WO2025004597A1 - 面発光装置及び面発光装置の製造方法 - Google Patents

面発光装置及び面発光装置の製造方法 Download PDF

Info

Publication number
WO2025004597A1
WO2025004597A1 PCT/JP2024/018434 JP2024018434W WO2025004597A1 WO 2025004597 A1 WO2025004597 A1 WO 2025004597A1 JP 2024018434 W JP2024018434 W JP 2024018434W WO 2025004597 A1 WO2025004597 A1 WO 2025004597A1
Authority
WO
WIPO (PCT)
Prior art keywords
emitting device
light emitting
mounting substrate
dummy
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/018434
Other languages
English (en)
French (fr)
Inventor
重吾 御友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN202480041049.3A priority Critical patent/CN121336329A/zh
Publication of WO2025004597A1 publication Critical patent/WO2025004597A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Definitions

  • the technology disclosed herein (hereinafter also referred to as "the technology”) relates to a surface-emitting device and a method for manufacturing a surface-emitting device.
  • semiconductor devices have been known that include a semiconductor element and a mounting substrate on which the semiconductor element is mounted (e.g., flip-chip mounted) (see, for example, Patent Documents 1 and 2).
  • the main objective of this technology is to provide a surface light emitting device that can prevent deformation of the surface light emitting element when it is mounted on a mounting board.
  • the outermost periphery may extend along at least a part of the periphery of the element region, and the spacer may be provided along at least a part of the direction in which the outermost periphery extends.
  • the outermost peripheral portion may extend along the entire periphery of the element region.
  • the spacer may have a plurality of portions aligned in the extending direction.
  • the spacer may include a dummy bump.
  • An emission surface of the surface light emitting device which is a surface opposite to the mounting substrate, may be a flat surface.
  • a modified layer may be present on the side surface of the surface light emitting element.
  • the surface of the electrode facing the mounting substrate may be located closer to the mounting substrate than the surface of the outermost part of the peripheral region facing the mounting substrate, and the thickness of the spacer may be thicker than the thickness of the bump.
  • Another electrode may be provided on the mounting substrate side of the dummy element portion of the peripheral region and/or on the mounting substrate side of the dummy element portion of the element region, and the another electrode may be joined to the mounting substrate via another bump.
  • the element region may have a plurality of the light emitting element components spaced apart in an in-plane direction, and the another electrode may be a common electrode provided in common to the plurality of light emitting element components.
  • the present technology includes a step of forming a surface light emitting device including an element region having a light emitting element portion and a peripheral region of the element region; a step of interposing a spacer between the peripheral region and a mounting substrate, and bonding an electrode provided on the mounting substrate side of the light emitting element portion to the mounting substrate via a bump; Also provided is a method for manufacturing a surface emitting device, comprising: The spacer may include a dummy bump.
  • the joining step may be performed by pressing an emission surface, which is a surface of the surface light emitting device opposite to the mounting substrate, toward the mounting substrate.
  • the forming process may include forming a plurality of the surface-emitting elements collectively so that the peripheral regions are adjacent to each other, and after the forming process and before the joining process, the process may include a process of performing stealth dicing along the boundaries between adjacent peripheral regions to individualize the plurality of surface-emitting elements.
  • 1 is a cross-sectional view (part 1) of a surface emitting device according to Example 1 of an embodiment of the present technology; 1 is a cross-sectional view (part 2) of a surface emitting device according to Example 1 of an embodiment of the present technology; 1 is a bottom view of a surface emitting device according to a first example of an embodiment of the present technology in a state where a mounting substrate is omitted.
  • 1 is a flowchart for explaining an example of a method for manufacturing a surface emitting device according to Example 1 of an embodiment of the present technology.
  • 1A to 1C are cross-sectional views of steps in an example of a method for manufacturing a surface emitting device according to Example 1 of an embodiment of the present technology.
  • 1A to 1C are cross-sectional views of steps in an example of a method for manufacturing a surface emitting device according to Example 1 of an embodiment of the present technology.
  • 1A to 1C are cross-sectional views of steps in an example of a method for manufacturing a surface emitting device according to Example 1 of an embodiment of the present technology.
  • 1A to 1C are cross-sectional views of steps in an example of a method for manufacturing a surface emitting device according to Example 1 of an embodiment of the present technology.
  • 1A to 1C are cross-sectional views of steps in an example of a method for manufacturing a surface emitting device according to Example 1 of an embodiment of the present technology.
  • 1A to 1C are cross-sectional views of steps in an example of a method for manufacturing a surface emitting device according to Example 1 of an embodiment of the present technology.
  • 1A to 1C are cross-sectional views of steps in an example of a method for manufacturing a surface emitting device according to Example 1 of an embodiment of the present technology.
  • 1A to 1C are perspective views of steps in an example of a method for manufacturing a surface emitting device according to Example 1 of an embodiment of the present technology.
  • 1A to 1C are cross-sectional views of steps in an example of a method for manufacturing a surface emitting device according to Example 1 of an embodiment of the present technology.
  • 1A to 1C are cross-sectional views of steps in an example of a method for manufacturing a surface emitting device according to Example 1 of an embodiment of the present technology.
  • 1A to 1C are cross-sectional views of steps in an example of a method for manufacturing a surface emitting device according to Example 1 of an embodiment of the present technology.
  • 1A to 1C are cross-sectional views of steps in an example of a method for manufacturing a surface emitting device according to Example 1 of an embodiment of the present technology.
  • 1A to 1C are cross-sectional views of steps in an example of a method for manufacturing a surface emitting device according to Example 1 of an embodiment of the present technology.
  • FIG. 1A to 1C are perspective views of steps in an example of a method for manufacturing a surface emitting device according to Example 1 of an embodiment of the present technology.
  • 19A and 19B are diagrams for explaining a defect during bump bonding of a surface emitting device according to a comparative example, and a function during bump bonding of a surface emitting device according to the present disclosure;
  • FIG. 11 is a cross-sectional view of a surface emitting device according to Example 2 of an embodiment of the present technology.
  • FIG. 11 is a cross-sectional view of a surface emitting device according to Example 3 of an embodiment of the present technology.
  • 13 is a bottom view of a surface emitting device according to Example 3 of an embodiment of the present technology in a state where a mounting substrate is omitted.
  • FIG. 11 is a cross-sectional view of a surface emitting device according to Example 4 of an embodiment of the present technology.
  • FIG. 13 is a bottom view of a surface emitting device according to a fourth example of an embodiment of the present technology in a state where a mounting substrate is omitted.
  • FIG. 11 is a cross-sectional view of a surface emitting device according to Example 5 of an embodiment of the present technology.
  • FIG. 13 is a cross-sectional view of a surface emitting device according to Example 6 of an embodiment of the present technology.
  • FIG. 13 is a cross-sectional view of a surface emitting device according to Example 7 of an embodiment of the present technology.
  • FIG. 13 is a cross-sectional view of a surface emitting device according to Example 8 of an embodiment of the present technology.
  • FIG. 11 is a cross-sectional view of a surface emitting device according to Example 4 of an embodiment of the present technology.
  • FIG. 13 is a bottom view of a surface emitting device according to
  • FIG. 13 is a bottom view of a surface emitting device according to Example 9 of an embodiment of the present technology in a state where a mounting substrate is omitted.
  • FIG. 23 is a bottom view of a surface emitting device according to a tenth example of an embodiment of the present technology in a state where a mounting substrate is omitted. 13 is a bottom view of a surface emitting device according to an eleventh example of an embodiment of the present technology, with the mounting substrate omitted.
  • FIG. FIG. 23 is a bottom view of a surface emitting device according to Example 12 of an embodiment of the present technology in a state where a mounting substrate is omitted.
  • FIG. 23 is a cross-sectional view of a surface emitting device according to Example 13 of an embodiment of the present technology.
  • FIG. 21 is a cross-sectional view of a surface emitting device according to Example 14 of an embodiment of the present technology.
  • 1 is a comparative reference diagram used to explain a surface light emitting device according to Example 1 of an embodiment of the present technology;
  • FIG. 11 is a cross-sectional view showing a light-emitting element portion of a modified example.
  • 1 is a diagram illustrating an example of an application of a surface-emitting laser device according to a first embodiment of the present technology to a distance measuring device.
  • 1 is a block diagram showing an example of a schematic configuration of a vehicle control system;
  • FIG. 2 is an explanatory diagram showing an example of an installation position of a distance measuring device.
  • Example 11 of one embodiment of the present technology Surface light emitting device according to Example 11 of one embodiment of the present technology 12.
  • Surface light emitting device according to Example 12 of one embodiment of the present technology Surface light emitting device according to Example 13 of one embodiment of the present technology 14.
  • Surface light emitting device according to Example 14 of one embodiment of the present technology Modification of the present technology 16.
  • Application example to electronic device Example in which the surface light emitting device is applied to a distance measurement device 18.
  • semiconductor devices have been known that include a semiconductor element (semiconductor chip) that includes an element region and its surrounding region, and a mounting substrate (e.g., a drive substrate, a wiring substrate, etc.) on which the semiconductor element is flip-chip mounted (see, for example, Patent Documents 1 and 2).
  • a semiconductor element semiconductor chip
  • a mounting substrate e.g., a drive substrate, a wiring substrate, etc.
  • multiple semiconductor devices are formed together on a single wafer, and then diced into individual semiconductor devices.
  • the element portion which is a structure in the element region, is bonded to the mounting substrate via bumps, but there is no spacer structure between the peripheral region and the mounting substrate.
  • the inventors developed a surface light emitting device according to the present technology that can prevent deformation (elastic deformation) of the surface light emitting element when it is mounted (bump bonded) on a mounting board.
  • the inventors succeeded in suppressing deformation (elastic deformation) of the surface-emitting element when it is mounted on the mounting substrate by interposing a spacer structure between the peripheral area of the element region of the surface-emitting element and the mounting substrate.
  • the area of the dicing region which is the outermost periphery of the peripheral region.
  • the inventors therefore succeeded in performing stealth dicing accurately and suppressing deformation during mounting (bump bonding) of the surface-emitting element to the mounting substrate by forming a spacer structure in the laser irradiation area after stealth dicing, for example.
  • Fig. 1 is a cross-sectional view (part 1) of a surface emitting device 10 according to Example 1 of an embodiment of the present technology.
  • Fig. 2 is a cross-sectional view (part 2) of a surface emitting device 10 according to Example 1 of an embodiment of the present technology.
  • Fig. 3 is a bottom view of the surface emitting device 10 according to Example 1 of an embodiment of the present technology with the mounting substrate omitted.
  • Fig. 1 is a cross-sectional view taken along line 1-1 in Fig. 3.
  • Fig. 2 is a cross-sectional view taken along line 2-2 in Fig. 3.
  • the surface light emitting device 10 includes a surface light emitting element 100 and a mounting substrate 200 on which the surface light emitting element 100 is mounted, as shown in Figs. 1 and 2.
  • the surface light emitting element 100 is, for example, in the form of a chip, and is also called a "surface light emitting chip.”
  • the surface light emitting element 100 is, for example, flip-chip mounted on a mounting substrate 200. Flip-chip mounting is also called “junction-down mounting” or “face-down mounting.”
  • the surface light emitting element 100 is, for example, driven by a driver (driving circuit).
  • the mounting substrate 200 is, for example, a driving substrate having a driver (driving circuit) or a wiring substrate connected to a driver (driving circuit).
  • the surface light emitting element 100 includes an element area EA and a peripheral area PA of the element area EA.
  • the element area EA and the peripheral area PA are spaced apart in the in-plane direction.
  • Each light-emitting element unit LE is, for example, a back-emitting surface-emitting laser (VCSEL: Vertical Cavity Surface Emitting Laser). Each light-emitting element unit LE emits light to the side opposite the mounting substrate 200 (the back side (upper side) of the substrate 101 described later).
  • VCSEL Vertical Cavity Surface Emitting Laser
  • a resonator is formed including a light-emitting layer 106 and first and second semiconductor multilayer film reflectors 103, 108 that sandwich the light-emitting layer 106 in the stacking direction (vertical direction).
  • the length of the resonator is, for example, an integer multiple of half the wavelength ( ⁇ /2) of the standing wave generated within the resonator.
  • ⁇ is the emission wavelength of the light-emitting element section LE.
  • each of the light-emitting element portions LE and dummy element portions DE includes a mesa.
  • the mesa of the light-emitting element portion LE is also called the light-emitting mesa LM
  • the mesa of the dummy element portion DE is also called the dummy mesa DM.
  • the dummy mesa is also called the "pedestal portion.”
  • Each light-emitting mesa LM and dummy mesa DM is configured to include a part (upper part) of the first contact layer 102, a first semiconductor multilayer reflector 103 having an oxide constriction layer 104 therein, a first cladding layer 105, a light-emitting layer 106, a second cladding layer 107, a second semiconductor multilayer reflector 108, and a second contact layer 109.
  • the shape of the dummy mesa DM in plan view is rectangular frame-shaped here (see FIG. 3), but it may be, for example, a circular ring, an elliptical ring, or a polygonal frame shape other than a rectangular frame shape.
  • the region of the first contact layer 102 between the element region EA and the peripheral region PA, and the region between adjacent light emitting element sections LE, are covered with an intermediate electrode 113.
  • the intermediate electrode 113 is made of, for example, Au/Pt/Ti.
  • the intermediate electrode 113 and the insulating film 111 provided on the side and bottom surface of the first region R1 of the dummy element portion DE are covered with wiring 114.
  • the end of the wiring 114 provided on the bottom surface of the first region R1 is in contact with the anode electrode 112.
  • the anode electrode 112 is connected to the intermediate electrode 113 via the wiring 114.
  • the wiring 114 is made of, for example, conductive plating.
  • the conductive plating is made of, for example, Au, Ag, Cu, etc.
  • the surface light emitting element 100 has an electrode layout with a common anode and an independent cathode on the mounting substrate 200, and each light emitting element unit LE can be driven independently by a driver.
  • the substrate 101 is made of, for example, GaAs (eg, SI (semi-insulating)-GaAs).
  • the first contact layer 102 is a semiconductor layer with high carrier conductivity and low resistance, and is, for example, a p-GaAs layer doped with a high concentration of p-type impurities.
  • the p-type impurities (dopants) include Zn, Mg, Be, and C.
  • the contact layer is also called a "current injection layer.”
  • a lateral current path is formed in the first contact layer 102 of the light emitting element portion LE.
  • the first semiconductor multilayer reflector 103 is, for example, a semiconductor multilayer reflector doped with p-type impurities, and has low light absorption, high reflectivity, and electrical conductivity.
  • the semiconductor multilayer reflector has a structure in which multiple types (for example, two types) of semiconductor layers (for example, p-AlGaAs layers) with different refractive indices are alternately stacked with an optical thickness of 1 ⁇ 4 wavelength of the emission wavelength ⁇ .
  • Examples of the p-type impurities (dopants) include Zn, Mg, Be, and C.
  • the oxidized constriction layer 104 is preferably disposed at or near a node of a standing wave generated in the resonator.
  • the first cladding layer 105 is made of p-AlGaAs, for example.
  • the cladding layer is also called a "spacer layer.”
  • the light emitting layer 106 is, for example, made of a compound semiconductor having a smaller band gap energy than the first and second semiconductor structures SS1 and SS2.
  • the light emitting layer 106 is, for example, made of a GaAs-based compound semiconductor (e.g., GaAs, AlGaAs, GaInAs, GaInAsN, etc.).
  • the second semiconductor multilayer film reflector 108 is, for example, a semiconductor multilayer film reflector doped with n-type impurities, and has low light absorption, high reflectance, and electrical conductivity.
  • the semiconductor multilayer film reflector has a structure in which a plurality of types (for example, two types) of semiconductor layers (for example, n-AlGaAs layers) having different refractive indices are alternately stacked with an optical thickness of 1 ⁇ 4 wavelength of the emission wavelength ⁇ .
  • Examples of the n-type impurity (dopant) include Si, Se, and Ge.
  • the second semiconductor multilayer film reflector 108 is set to have a reflectance slightly higher than that of the first semiconductor multilayer film reflector 103.
  • the second contact layer 109 is a semiconductor layer with high carrier conductivity and low resistance, and is, for example, an n-GaAs layer doped with a high concentration of n-type impurities.
  • n-type impurities dopants
  • dopants include Si, Se, and Ge.
  • the contact layer is also called a "current injection layer.”
  • a spacer SP is interposed between the peripheral area PA and the mounting substrate 200. More specifically, as an example, a dummy bump DB of the spacer SP is interposed between the outermost periphery of the peripheral area PA and the mounting substrate 200.
  • the spacer SP is configured to include a plurality of dummy bumps DB. More specifically, as an example, a dummy bump DB is interposed between the second region R2 of the dummy element portion DE, which is the outermost periphery of the peripheral area PA, and the mounting substrate 200.
  • the dummy bump DB may or may not bond the second region R2 to the mounting substrate 200. That is, the dummy bump DB may be sandwiched between the second region R2 and the mounting substrate 200, or a gap may exist between the dummy bump DB and one of the second region R2 and the mounting substrate 200. In other words, there may be play between the spacer SP and one of the second region R2 and the mounting substrate 200.
  • the second region R2 of the dummy element portion DE is also a stealth dicing area SDA (laser irradiation area) of the stealth dicing performed in the manufacturing method of the surface emitting device 10, which will be described later.
  • Stealth dicing is a dicing method in which laser light is focused in a laser irradiation area as a stealth dicing area SDA shared by adjacent surface-emitting elements SLE on a wafer W, as shown in the comparative reference diagram of FIG. 35, for example, and cracks are generated inside the wafer by thermal shock.
  • the stealth dicing area SDA had to be a flat area without structures that affect the laser light.
  • a flat area (stealth dicing area SDA, laser irradiation area) without structures for stealth dicing is provided on the outer periphery outside the bump bonding areas (element area EA and dummy element portion DE) of each of two adjacent surface-emitting elements SLE on the wafer W.
  • the total width of the flat areas of two adjacent surface-emitting elements SLE required for stealth dicing is about 0.4 times the thickness of the wafer W, and is 40 ⁇ m when the thickness of the wafer W is 100 ⁇ m, for example.
  • the width of the flat area required on the outer periphery of one surface-emitting element SLE is half the total, that is, about 0.2 times the thickness of the wafer W. If the thickness of the wafer W does not change, the width of the required flat area does not change, so as the chip size becomes smaller, the proportion of the flat area in the surface-emitting chip (chip-shaped surface-emitting element) increases. As the chip size becomes smaller, the proportion of flat areas on the periphery of the chip where no structures are provided increases, and when the surface-emitting chip is pressure-bonded to the mounting substrate, the periphery of the chip where no structures are provided is pressed strongly, making the surface-emitting chip more likely to bend (see FIG. 19A).
  • a force acts to return the bent surface-emitting chip to its original position after bonding, and strong tensile stress is applied to the light-emitting element unit LE and electrodes near the periphery of the chip, which may damage the surface-emitting chip or reduce its reliability.
  • the spacer SP is made up of multiple dummy bumps DB (structures) that can be easily formed in the stealth dicing area SDA (flat area) after stealth dicing.
  • the dummy bumps DB can be formed simultaneously with the first and second bumps B1, B2 when the surface light emitting device 100 is bump-bonded to the mounting substrate 200.
  • the second region R2 of the dummy element portion DE extends, for example, along at least a portion (e.g., the entire circumference) of the outer periphery of the element region EA (see FIG. 3).
  • the spacer SP is provided along at least a portion (e.g., the entirety) of the extension direction (circumferential direction) of the second region R2. More specifically, the spacer SP has a plurality of dummy bump groups aligned in the extension direction (circumferential direction) of the second region R2. Each dummy bump group includes a plurality (e.g., three) dummy bumps DB aligned in a direction intersecting (e.g., perpendicular to) the extension direction.
  • the emission surface which is the surface of the surface-emitting element 100 opposite the mounting substrate 200 (the back surface (upper surface) of the substrate 101), is a flat surface.
  • the surface of the dummy element portion DE facing the mounting substrate 200 (the lower surface) is a flat surface.
  • An insulating film or a transparent conductive film that is transparent to the wavelength of the laser light used in stealth dicing may be provided on the flat surface. The presence of these flat surfaces can be evidence that the surface-emitting element 100 has been singulated by stealth dicing.
  • At least one modified layer may be present on the side of the substrate 101 in the outermost portion of the peripheral area PA (second region R2 of the dummy element portion DE).
  • the presence of the modified layer may be evidence that the surface-emitting element 100 has been singulated by stealth dicing.
  • no oxidized region is provided on the side of the oxidized constriction layer 104 in the outermost portion of the peripheral area PA (second region R2 of the dummy element portion DE).
  • the surface of the second region R2 of the dummy element portion DE facing the mounting substrate 200 (the former) and the surface of the cathode electrode 115 facing the mounting substrate 200 (the latter) are in the same position.
  • the surface (lower surface) of the cathode electrode 115 on the mounting substrate 200 side is located closer to the mounting substrate 200 than the surface (lower surface) of the second region R2 of the dummy element portion DE on the mounting substrate 200 side, for example, by a predetermined distance (micro distance).
  • the thickness of the spacer SP (the thickness of each dummy bump DB) is thicker than the thickness of the first bump B1, for example, by the predetermined distance, and is thicker than the thickness of the second bump B2, for example, by the thickness of the anode electrode 112. This makes it possible to make the distance between the substrate 101 and the mounting substrate 200 more uniform in the plane.
  • the thickness of the spacer SP thinner than the thickness of the first bump B1 and thicker than the thickness of the second bump B2.
  • a plurality of first bumps B1 are arranged in a matrix (rows and columns) to correspond to a plurality of light emitting element units LE.
  • a plurality of second bumps B2 are arranged in a matrix to correspond to a first region R1 of the dummy element unit DE.
  • a plurality of dummy bumps DB are arranged in a matrix to correspond to each side of the second region R2 of the dummy element unit DE.
  • each of the first bump B1, the second bump B2, and the dummy bump DB includes a material that is not easily crushed by pressure. Furthermore, as an example, the first bump B1, the second bump B2, and the dummy bump DB are made of the same conductive material. Note that the dummy bump DB may be made of, for example, a conductive resin, a semi-insulating resin, an insulating resin, etc.
  • the conductive material constituting the first bump B1, the second bump B2, and the dummy bump DB is preferably a conductive material that can be transitioned from a softened state (relatively soft state) to a hardened state (relatively hard state) during bump bonding.
  • the conductive material includes a material that is not easily crushed by pressure.
  • the conductive material may be, for example, a metal particle paste.
  • the metal particle paste can be gradually transitioned from a softened state to a hardened state by applying pressure. Furthermore, the metal paste can be solidified by sintering. Examples of the metal particle paste include Au particle paste, Ag particle paste, and Cu particle paste.
  • the surface light emitting device 70 has a configuration generally similar to that of the surface light emitting device 10 of Example 1, except that each light emitting element unit LE of the surface light emitting element 100 is a rear-emitting light emitting diode (LED).
  • LED rear-emitting light emitting diode
  • FIG. 28 is a cross-sectional view of a surface light emitting device 80 according to an eighth example of an embodiment of the present technology.
  • the surface light emitting device 80 has a configuration generally similar to that of the surface light emitting device 10 of Example 1, except that each light emitting element unit LE of the surface light emitting element 100 is a rear-emitting light emitting diode (LED).
  • LED rear-emitting light emitting diode
  • the first and second semiconductor multilayer film reflectors 103, 108 are not provided, and an oxide constriction layer 104 is provided within the first cladding layer 105.
  • the light emitted from the light-emitting layer 106 of the light-emitting element unit LE to the upper side (the back side of the substrate 101) and the light emitted from the light-emitting layer 106 to the lower side (the front side of the substrate 101) and reflected by the cathode electrode 115 are combined and emitted to the back side of the substrate 101.
  • the surface light emitting device 80 can realize a surface light emitting device equipped with highly efficient light emitting diodes that achieves the same effects as the surface light emitting device 10 according to the first embodiment.
  • FIG. 29 is a bottom view illustrating a state in which a mounting substrate 200 of a surface light emitting device 90 according to a ninth example of an embodiment of the present technology is omitted.
  • the surface light emitting device 90 has a similar configuration to the surface light emitting device 10 of Example 1, except that the first bumps B1, the second bumps B2, and the dummy bumps DB are each arranged in a staggered pattern. Note that instead of the staggered pattern, for example, a random pattern may also be used.
  • the surface light emitting device 90 allows the bumps to be densely arranged, making it possible to realize a surface light emitting device 90 equipped with surface light emitting elements 100 with more channels and in which damage to elements and reduced reliability are suppressed.
  • FIG. 30 is a bottom view illustrating a state in which a mounting substrate 200 of a surface emitting device 110 according to a tenth example of an embodiment of the present technology is omitted.
  • the surface emitting device 110 has a configuration similar to that of the surface emitting device 90 of Example 9, except that the first region R1 of the dummy element portion DE is circular (e.g., rectangular frame-shaped) extending along the entire periphery of the outer periphery of the element region EA, and the second bump B2 is provided along the entire periphery of the second region R2.
  • the first region R1 of the dummy element portion DE is circular (e.g., rectangular frame-shaped) extending along the entire periphery of the outer periphery of the element region EA
  • the second bump B2 is provided along the entire periphery of the second region R2.
  • FIG. 31 is a bottom view illustrating a state in which a mounting substrate 200 of a surface light emitting device 120 according to an eleventh example of an embodiment of the present technology is omitted.
  • the surface emitting device 120 has a similar configuration to the surface emitting device 10 of Example 1, except that a dummy bump DB is provided along a portion of the circumference of the second region R2 of the dummy element portion DE, as shown in FIG. 31.
  • multiple dummy bumps DB are provided along the four corners, the center of the short sides, and the center of the long sides of the second region R2.
  • dummy bumps DB are not provided along a portion of the second region R2, but by arranging the dummy bumps DB in a well-balanced manner in the second region R2 as in the example of Figure 31, it is possible to suppress deformation of the surface light emitting element when the bumps are bonded.
  • FIG. 32 is a bottom view illustrating a state in which the mounting substrate 200 of the surface light emitting device 130 according to Example 12 of the embodiment of the present technology is omitted.
  • the surface light emitting device 130 has a similar configuration to the surface light emitting device 10 of Example 1, except that a dummy bump DB is provided along a portion of the circumference of the second region R2 of the dummy element portion DE, as shown in FIG. 32.
  • multiple dummy bumps DB are provided along multiple equally spaced locations, including the four circumferential corner locations of the second region R2.
  • dummy bumps DB are not provided along a portion of the second region R2, but by arranging the dummy bumps DB in a well-balanced manner in the second region R2 as in the example of Figure 32, it is possible to suppress deformation of the surface light emitting element when the bumps are bonded.
  • the surface light emitting device 140 has a configuration generally similar to that of the surface light emitting device 50 of Example 5, except that it does not have a dummy element portion DE.
  • a number of dummy bumps DB are interposed as spacers between the outermost periphery of the peripheral area PA of the surface light emitting element 100, where no structures (e.g., dummy mesas DM) are provided, and the mounting substrate 200.
  • FIG. 34 is a cross-sectional view of a surface emitting device 150 according to Example 14 of an embodiment of the present technology.
  • the surface light emitting device 150 has a configuration generally similar to that of the surface light emitting device 30 of Example 3, except that it does not have the first dummy element portion DE1.
  • a number of dummy bumps DB are interposed as spacers between the outermost periphery of the peripheral area PA of the surface light emitting element 100, where no structures (e.g., dummy mesas DM) are provided, and the mounting substrate 200.
  • a modified light-emitting element unit LE shown in FIG. 36 may be used as the light-emitting element unit of the surface-emitting device according to each of the above embodiments.
  • the light-emitting element unit LE of this modified example is a multi-junction VCSEL.
  • the light-emitting element unit LE includes a plurality of (e.g., three) light-emitting layers 106 stacked on top of each other, an oxide constriction layer 104 arranged on the p-side (upper side) of each light-emitting layer 106, and a tunnel junction layer 116 arranged between two adjacent light-emitting layers 106.
  • Each light-emitting layer 106 is sandwiched between the first cladding layer 105 directly above and the second cladding layer 107 directly below.
  • Each oxide constriction layer 104 is sandwiched between the first cladding layer 105 directly above and the first cladding layer 105 directly below.
  • Each tunnel junction layer 116 is sandwiched between the second cladding layer 107 directly above and the first cladding layer 105 directly below.
  • the spacer SP may be composed of a single structure.
  • the spacer SP may be composed of at least one structure other than a bump.
  • the surface-emitting device does not have to have at least one of the first and second contact layers 102, 109.
  • the oxide constriction layer 104 may be provided in at least one of the following locations: in the first contact layer 102, between the first contact layer 102 and the first semiconductor multilayer reflector 103, between the first semiconductor multilayer reflector 103 and the first cladding layer 105, in the first cladding layer 105, between the first cladding layer 105 and the light-emitting layer 106, between the light-emitting layer 106 and the second cladding layer 107, in the second cladding layer 107, between the second cladding layer 107 and the second semiconductor multilayer reflector 108, in the second semiconductor multilayer reflector 108, between the second semiconductor multilayer reflector 108 and the second contact layer 109, and in the second contact layer 109.
  • the light emitting element array of the surface light emitting element has light emitting element units LE arranged two-dimensionally, but it may also have light emitting element units LE arranged one-dimensionally, for example.
  • current confinement in a surface-emitting device is not limited to that achieved by the oxide confinement layer 104 or the ion-implanted region IIA.
  • current confinement may be achieved by QWI, tunnel junction, buried tunnel junction, or the like, which creates a band gap energy difference between the inside and outside of the aperture by Ga vacancy diffusion to confine carriers.
  • Multiple current confinement structures may also be used in combination.
  • the non-oxidized region 104a of the oxide confinement layer 104 may be surrounded by the ion-implanted region IIA.
  • the substrate 101 may be a Si substrate, a Ge substrate, a GaN substrate, an InP substrate, or the like.
  • the surface-emitting element any material that emits light at any wavelength in the wavelength range of 200 to 2000 nm can be used.
  • the surface-emitting device is not limited to a semiconductor multilayer reflector, but may have a reflector made of one or a combination of two or more materials selected from semiconductors, dielectrics, and metals.
  • the conductivity types (p-type and n-type) of the first and second semiconductor structures may be reversed.
  • the positional relationship between the anode electrode and the cathode electrode must also be reversed.
  • Parts of the configurations of the surface emitting devices in each of the above embodiments may be combined within the limits of not being mutually inconsistent.
  • each component of the surface light emitting element and mounting board that make up the surface light emitting device can be changed as appropriate within the range that allows the surface light emitting device to function.
  • the technology according to the present disclosure can be applied to various products (electronic devices).
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, a robot, or a low-power device (e.g., a smartphone, a smart watch, a tablet, a mouse, etc.).
  • the surface-emitting device according to this technology can also be used as a light source for devices that form or display images using light (e.g., printers, copiers, projectors, head-mounted displays, head-up displays, etc.).
  • devices that form or display images using light (e.g., printers, copiers, projectors, head-mounted displays, head-up displays, etc.).
  • Example of application of surface emitting device to distance measuring device An application example of the surface light emitting device 10 according to the first embodiment will be described below.
  • FIG. 37 shows an example of the schematic configuration of a distance measurement device 1000 (distance measuring device) equipped with a surface light emitting device 10, as an example of electronic equipment related to the present technology.
  • the distance measurement device 1000 measures the distance to a subject S using a TOF (Time Of Flight) method.
  • the distance measurement device 1000 is equipped with a surface light emitting device 10.
  • the distance measurement device 1000 is equipped with, for example, a surface light emitting device 10, a light receiving device 125, lenses 128, 138, a signal processing unit 145, a control unit 155, a display unit 165, and a memory unit 175.
  • the light receiving device 125 receives the light emitted from the surface emitting device 10 and reflected by the subject S (object). That is, the light receiving device 125 detects the light reflected by the subject S.
  • the lens 128 is a lens for converting the light emitted from the surface emitting device 10 into parallel light, for example a collimating lens.
  • the lens 138 is a lens for collecting the light reflected by the subject S and guiding it to the light receiving device 125, for example a collecting lens.
  • the signal processing unit 145 is a circuit for generating a signal corresponding to the difference between the signal input from the light receiving device 125 and the reference signal input from the control unit 155.
  • the control unit 155 is configured to include, for example, a Time to Digital Converter (TDC).
  • the reference signal may be a signal input from the control unit 155, or may be an output signal of a detection unit that directly detects the output of the surface light emitting device 10.
  • the control unit 155 is, for example, a processor that controls the surface light emitting device 10, the light receiving device 125, the signal processing unit 145, the display unit 165, and the memory unit 175.
  • the control unit 155 is a circuit that measures the distance to the specimen S based on the signal generated by the signal processing unit 145.
  • the control unit 155 generates a video signal for displaying information about the distance to the specimen S and outputs it to the display unit 165.
  • the display unit 165 displays information about the distance to the specimen S based on the video signal input from the control unit 155.
  • the control unit 155 stores information about the distance to the subject S in the memory unit 175.
  • the audio/image output unit 12052 transmits at least one output signal of audio and image to an output device capable of visually or audibly notifying the occupants of the vehicle or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • Figure 39 shows an example of the installation location of the distance measuring device 12031.
  • the vehicle 12100 has distance measurement devices 12101, 12102, 12103, 12104, and 12105 as the distance measurement device 12031.
  • the distance measuring devices 12101, 12102, 12103, 12104, and 12105 are provided, for example, on the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle cabin of the vehicle 12100.
  • the distance measuring device 12101 provided on the front nose and the distance measuring device 12105 provided on the top of the windshield inside the vehicle cabin mainly obtain data in front of the vehicle 12100.
  • the distance measuring devices 12102 and 12103 provided on the side mirrors mainly obtain data on the sides of the vehicle 12100.
  • the distance measuring device 12104 provided on the rear bumper or back door mainly obtains data on the rear of the vehicle 12100.
  • the forward data obtained by the distance measuring devices 12101 and 12105 is mainly used to detect preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, etc.
  • FIG. 39 shows an example of the detection ranges of the distance measuring devices 12101 to 12104.
  • Detection range 12111 indicates the detection range of the distance measuring device 12101 provided on the front nose
  • detection ranges 12112 and 12113 indicate the detection ranges of the distance measuring devices 12102 and 12103 provided on the side mirrors, respectively
  • detection range 12114 indicates the detection range of the distance measuring device 12104 provided on the rear bumper or back door.
  • the microcomputer 12051 can determine the distance to each three-dimensional object within the detection ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100) based on the distance data obtained from the distance measuring devices 12101 to 12104, and can extract as a preceding vehicle, in particular, the closest three-dimensional object on the path of the vehicle 12100 that is traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or faster). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of automatic driving, which runs autonomously without relying on the driver's operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 classifies and extracts three-dimensional object data on three-dimensional objects, such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, based on the distance data obtained from the distance measuring devices 12101 to 12104, and can use the data to automatically avoid obstacles.
  • the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and there is a possibility of a collision, it can provide driving assistance for collision avoidance by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by forcibly decelerating or steering to avoid a collision via the drive system control unit 12010.
  • the above describes an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the technology disclosed herein can be applied to the distance measuring device 12031 of the configuration described above.
  • the present technology can also be configured as follows. (1) a surface light emitting device including an element region and a peripheral region surrounding the element region; a mounting substrate on which the surface light emitting device is mounted; Equipped with the element region has a light emitting element portion provided with an electrode on the mounting substrate side, the electrodes are joined to the mounting substrate via bumps, A spacer is interposed between the peripheral region and the mounting substrate. (2) The surface emitting device according to (1), wherein the spacer is interposed between the outermost periphery of the peripheral region and the mounting substrate. (3) The surface emitting device according to (1) or (2), wherein the peripheral region has a dummy element portion. (4) The surface emitting device according to (3), wherein the dummy element portion includes the outermost peripheral portion.
  • the outermost periphery extends along at least a part of the periphery of the element region
  • Another electrode is provided on the mounting substrate side of the dummy element portion of the peripheral region and/or on the mounting substrate side of the dummy element portion of the element region,
  • the element region has a plurality of the light emitting element components spaced apart in an in-plane direction,
  • the surface emitting device according to claim 11, wherein the another electrode is a common electrode provided in common to the plurality of light emitting element portions.
  • the surface emitting device according to any one of (8) to (14), wherein the bumps and the dummy bumps are made of the same conductive material.
  • the peripheral region includes a dummy element portion, Each of the light emitting element portion and the dummy element portion is first and second semiconductor structures stacked together; a light emitting layer disposed between the first and second semiconductor structures;
  • the surface emitting device according to any one of (1) to (15), (17) A step of forming a surface light emitting device including an element region having a light emitting element portion and a peripheral region of the element region; a step of interposing a spacer between the peripheral region and a mounting substrate, and bonding an electrode provided on the mounting substrate side of the light emitting element portion to the mounting substrate via a bump;
  • a method for manufacturing a surface emitting device comprising: (18) The method for manufacturing a surface emitting device according to (17), wherein the spacer includes a dummy bump.
  • Surface light emitting device 100 Surface light emitting element 106: Light emitting layer 115: Cathode electrode (electrode) 112: Anode electrode (another electrode) 200: mounting substrate EA: element area PA: peripheral area LE: light emitting element section B1: first bump (bump) B2: Second bump (another bump) DE: dummy element portion SP: spacer DB: dummy bump SS1: first semiconductor structure SS2: second semiconductor structure SD1: first modified layer (modified layer) SD2: Second modified layer (modified layer)

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Device Packages (AREA)

Abstract

面発光素子の実装基板への実装時に該面発光素子が変形してしまうことを抑制できる面発光装置を提供すること。　本技術に係る面発光装置は、素子領域と、該素子領域の周辺の周辺領域とを含む面発光素子と、前記面発光素子が実装される実装基板と、を備え、前記素子領域は、前記実装基板側に電極が設けられた発光素子部を有し、前記電極がバンプを介して前記実装基板と接合され、前記周辺領域と前記実装基板との間にスペーサが介在している、面発光装置である。

Description

面発光装置及び面発光装置の製造方法
　本開示に係る技術（以下「本技術」とも呼ぶ）は、面発光装置及び面発光装置の製造方法に関する。
　従来、半導体素子と、該半導体素子が実装（例えばフリップチップ実装）される実装基板とを備える半導体装置が知られている（例えば特許文献１、２参照）。
特開平８－２８８３３６号公報 特開２００１－３５８７２号公報
　しかしながら、特許文献１、２には、半導体素子の実装基板への実装時に該半導体素子が変形してしまうことについて何ら言及されていない。
　そこで、本技術は、面発光素子の実装基板への実装時に該面発光素子が変形してしまうことを抑制できる面発光装置を提供することを主目的とする。
　本技術は、素子領域と、該素子領域の周辺の周辺領域とを含む面発光素子と、
　前記面発光素子が実装される実装基板と、
　を備え、
　前記素子領域は、前記実装基板側に電極が設けられた発光素子部を有し、
　前記電極がバンプを介して前記実装基板と接合され、
　前記周辺領域と前記実装基板との間にスペーサが介在している、面発光装置を提供する。
　前記周辺領域の最外周部と前記実装基板との間に前記スペーサが介在していてもよい。　前記周辺領域が、ダミー素子部を有していてもよい。
　前記ダミー素子部が前記最外周部を含んでいてもよい。
　前記最外周部が、前記素子領域の外周の少なくとも一部に沿って延在し、前記スペーサが、前記最外周部の延在方向の少なくとも一部に沿って設けられていてもよい。
　前記最外周部が、前記素子領域の外周の全周に沿って延在していてもよい。
　前記スペーサが、前記延在方向に並ぶ複数の部分を有していてもよい。
　前記スペーサが、ダミーバンプを含んでいてもよい。
　前記面発光素子の前記実装基板側とは反対側の面である出射面は、平坦面であってもよい。
　前記面発光素子の側面に改質層が存在していてもよい。
　面内方向に直交する方向に関して、前記周辺領域の最外周部の前記実装基板側の面よりも前記電極の前記実装基板側の面の方が前記実装基板に近い位置に位置し、前記スペーサの厚さが前記バンプの厚さよりも厚くてもよい。
　前記周辺領域が有するダミー素子部の前記実装基板側及び／又は前記素子領域が有するダミー素子部の前記実装基板側に別の電極が設けられ、前記別の電極が、別のバンプを介して前記実装基板と接合されていてもよい。
　前記素子領域が、面内方向に離間する複数の前記発光素子部を有し、前記別の電極は、前記複数の発光素子部に共通に設けられた共通電極であってもよい。
　前記バンプ及び前記ダミーバンプの各々は、加圧により潰れにくくなる材料を含んでいてもよい。
　前記バンプ及び前記ダミーバンプが、同一の導電性材料からなってもよい。
　前記周辺領域が、ダミー素子部を含み、前記発光素子部及び前記ダミー素子部の各々は、互いに積層された第１及び第２半導体構造と、前記第１及び第２半導体構造の間に配置された発光層と、を有していてもよい。
　本技術は、発光素子部を有する素子領域と該素子領域の周辺領域とを含む面発光素子を形成する工程と、
　前記周辺領域と実装基板との間にスペーサを介在させるとともに、前記発光素子部の前記実装基板側に設けられた電極と前記実装基板とをバンプを介して接合する工程と、
　を含む、面発光装置の製造方法も提供する。
　前記スペーサは、ダミーバンプを含んでいてもよい。
　前記接合する工程は、前記面発光素子の前記実装基板側とは反対側の面である出射面を前記実装基板側に押圧することにより行われてもよい。
　前記形成する工程では、複数の前記面発光素子が、前記周辺領域同士が隣接するように一括して形成され、前記形成する工程の後、且つ、前記接合する工程の前に、前記複数の面発光素子を隣接する前記周辺領域同士の境界に沿ってステルスダイシングを行って個片化する工程と、を含んでいてもよい。
本技術の一実施形態の実施例１に係る面発光装置の断面図（その１）である。 本技術の一実施形態の実施例１に係る面発光装置の断面図（その２）である。 本技術の一実施形態の実施例１に係る面発光装置の実装基板を省略した状態の下面図である。 本技術の一実施形態の実施例１に係る面発光装置の製造方法の一例を説明するためのフローチャートである。 本技術の一実施形態の実施例１に係る面発光装置の製造方法の一例の工程断面図である。 本技術の一実施形態の実施例１に係る面発光装置の製造方法の一例の工程断面図である。 本技術の一実施形態の実施例１に係る面発光装置の製造方法の一例の工程断面図である。 本技術の一実施形態の実施例１に係る面発光装置の製造方法の一例の工程断面図である。 本技術の一実施形態の実施例１に係る面発光装置の製造方法の一例の工程断面図である。 本技術の一実施形態の実施例１に係る面発光装置の製造方法の一例の工程断面図である。 本技術の一実施形態の実施例１に係る面発光装置の製造方法の一例の工程断面図である。 本技術の一実施形態の実施例１に係る面発光装置の製造方法の一例の工程斜視図である。 本技術の一実施形態の実施例１に係る面発光装置の製造方法の一例の工程断面図である。 本技術の一実施形態の実施例１に係る面発光装置の製造方法の一例の工程断面図である。 本技術の一実施形態の実施例１に係る面発光装置の製造方法の一例の工程断面図である。 本技術の一実施形態の実施例１に係る面発光装置の製造方法の一例の工程断面図である。 本技術の一実施形態の実施例１に係る面発光装置の製造方法の一例の工程断面図である。 本技術の一実施形態の実施例１に係る面発光装置の製造方法の一例の工程斜視図である。 図１９Ａは、比較例に係る面発光装置のバンプ接合時の不具合を説明するための図である。図１９Ｂは、本技術に係る面発光装置のバンプ接合時の作用を説明するための図である。 本技術の一実施形態の実施例２に係る面発光装置の断面図である。 本技術の一実施形態の実施例３に係る面発光装置の断面図である。 本技術の一実施形態の実施例３に係る面発光装置の実装基板を省略した状態の下面図である。 本技術の一実施形態の実施例４に係る面発光装置の断面図である。 本技術の一実施形態の実施例４に係る面発光装置の実装基板を省略した状態の下面図である。 本技術の一実施形態の実施例５に係る面発光装置の断面図である。 本技術の一実施形態の実施例６に係る面発光装置の断面図である。 本技術の一実施形態の実施例７に係る面発光装置の断面図である。 本技術の一実施形態の実施例８に係る面発光装置の断面図である。 本技術の一実施形態の実施例９に係る面発光装置の実装基板を省略した状態の下面図である。 本技術の一実施形態の実施例１０に係る面発光装置の実装基板を省略した状態の下面図である。 本技術の一実施形態の実施例１１に係る面発光装置の実装基板を省略した状態の下面図である。 本技術の一実施形態の実施例１２に係る面発光装置の実装基板を省略した状態の下面図である。 本技術の一実施形態の実施例１３に係る面発光装置の断面図である。 本技術の一実施形態の実施例１４に係る面発光装置の断面図である。 本技術の一実施形態の実施例１に係る面発光装置の説明に用いる比較参照図である。 変形例の発光素子部を示す断面図である。 本技術の一実施形態の実施例１に係る面発光レーザ装置の距離測定装置への適用例を示す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 距離測定装置の設置位置の一例を示す説明図である。
　以下に添付図面を参照しながら、本技術の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。以下に説明する実施形態は、本技術の代表的な実施形態を示したものであり、これにより本技術の範囲が狭く解釈されることはない。本明細書において、本技術に係る面発光装置及び面発光装置の製造方法の各々が複数の効果を奏することが記載される場合でも、本技術に係る面発光装置及び面発光装置の製造方法の各々は、少なくとも１つの効果を奏すればよい。本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
　また、以下の順序で説明を行う。
０．導入
１．本技術の一実施形態の実施例１に係る面発光装置
２．本技術の一実施形態の実施例２に係る面発光装置
３．本技術の一実施形態の実施例３に係る面発光装置
４．本技術の一実施形態の実施例４に係る面発光装置
５．本技術の一実施形態の実施例５に係る面発光装置
６．本技術の一実施形態の実施例６に係る面発光装置
７．本技術の一実施形態の実施例７に係る面発光装置
８．本技術の一実施形態の実施例８に係る面発光装置
９．本技術の一実施形態の実施例９に係る面発光装置
１０．本技術の一実施形態の実施例１０に係る面発光装置
１１．本技術の一実施形態の実施例１１に係る面発光装置
１２．本技術の一実施形態の実施例１２に係る面発光装置
１３．本技術の一実施形態の実施例１３に係る面発光装置
１４．本技術の一実施形態の実施例１４に係る面発光装置
１５．本技術の変形例
１６．電子機器への応用例
１７．面発光装置を距離測定装置に適用した例
１８．距離測定装置を移動体に搭載した例
＜０．導入＞
　従来、素子領域及びその周辺領域を含む半導体素子（半導体チップ）と、該半導体素子がフリップチップ実装される実装基板（例えば駆動基板、配線基板等）とを備える半導体装置（例えば特許文献１、２参照）が知られている。
　一般に、半導体装置は、複数の半導体装置が１枚のウェハ上に一括して形成された後、ダイシングにより半導体装置毎に個片化される。
　従来の半導体装置では、素子領域が有する構造物としての素子部と実装基板とがバンプを介して接合されるのに対し、周辺領域と実装基板との間にはスペーサとなる構造物が介在していなかった。
　発明者は、従来の半導体装置は、フリップチップ実装時（バンプ接合時）に半導体素子の全体が実装基板側に押し付けられると、実装基板との間に構造物が介在しない周辺領域が実装基板側に押し込まれ、素子（チップ）が変形して（撓んで）しまう問題を見出した。すなわち、発明者は、半導体素子の素子領域の周辺領域と実装基板との間隙が存在することにより半導体素子が変形（弾性変形）してしまう問題を見出した。バンプ接合時に半導体素子が変形すると、バンプ接合後に該半導体素子に引っ張り応力がかかり、素子破損や信頼性低下につながる。
　そこで、発明者は、鋭意検討の末、面発光素子の実装基板への実装時（バンプ接合時）に該面発光素子が変形（弾性変形）してしまうことを抑制できる面発光装置として、本技術に係る面発光装置を開発した。
　具体的には、発明者は、面発光素子の素子領域の周辺領域と実装基板との間にスペーサとなる構造物を介在させることにより、面発光素子の実装基板への実装時における変形（弾性変形）を抑制することに成功した。
　上記問題は、周辺領域の最外周部であるダイシング領域の面積が大きいほど、深刻化する。例えばステルスダイシングによりダイシングを行う場合、ダイシング領域としてのレーザ照射エリアの面積をある程度確保する必要がある。そこで、当該問題に対処するために、ステルスダイシング前にレーザ照射エリアに予め何らかの構造物を設けることが考えられるが、その場合にはステルスダイシング時に当該構造物によりレーザ光が散乱、吸収等されるため、ステルスダイシングを精確に行うことが困難となる。
　そこで、発明者は、例えば、ステルスダイシングでダイシングを行うときには、ステルスダイシング後にレーザ照射エリアにスペーサとなる構造物を形成することにより、ステルスダイシングを精確に行うとともに、面発光素子の実装基板への実装時（バンプ接合時）における変形を抑制することに成功した。
　以下、本技術に係る面発光素子の一実施形態の幾つかの実施例について図面を用いて詳細に説明する。以下、図１等の断面図において、適宜、上側を「上」、下側を「下」として説明する。
＜１．本技術の一実施形態の実施例１に係る面発光装置＞
　図１は、本技術の一実施形態の実施例１に係る面発光装置１０の断面図（その１）である。図２は、本技術の一実施形態の実施例１に係る面発光装置１０の断面図（その２）である。図３は、本技術の一実施形態の実施例１に係る面発光装置１０の実装基板を省略した状態の下面図である。図１は、図３の１－１線断面図である。図２は、図３の２－２線断面図である。
≪面発光装置の構成≫
（面発光装置の全体構成）
　本技術に係る面発光装置１０は、一例として、図１及び図２に示すように、面発光素子１００と、該面発光素子１００が実装される実装基板２００と、を備える。
　面発光素子１００は、一例として、チップ状であり、「面発光チップ」とも呼ばれる。面発光素子１００は、一例として、実装基板２００にフリップチップ実装されている。フリップチップ実装は、「ジャンクションダウン実装」、「フェイスダウン実装」とも呼ばれる。面発光素子１００は、一例として、ドライバ（駆動回路）により駆動される。実装基板２００は、一例として、ドライバ（駆動回路）を有する駆動基板又はドライバ（駆動回路）に接続される配線基板である。
　面発光素子１００は、図１～図３に示すように、素子領域ＥＡと該素子領域ＥＡの周辺領域ＰＡとを含む。素子領域ＥＡ及び周辺領域ＰＡは、一例として、面内方向に離間している。
　素子領域ＥＡは、一例として、図３に示すように、面内方向に離間して配置された複数（例えば６４個）の発光素子部ＬＥを含む。複数の発光素子部ＬＥは、一例として、面内方向に二次元アレイ状（例えばマトリクス状）に配置され、発光素子部アレイを構成する。
　周辺領域ＰＡは、一例として、ダミー素子部ＤＥを有する。ダミー素子部ＤＥは、一例として、下面視（平面視、以下同様）において素子領域ＥＡを図３の１－１線方向に挟む２つの第１領域Ｒ１、Ｒ１と、素子領域ＥＡ及び２つの第１領域Ｒ１、Ｒ１を含む領域を囲む下面視周回状（例えば下面視矩形枠状）の第２領域Ｒ２（周辺領域ＰＡの最外周部）とを有する。
　各発光素子部ＬＥは、一例として、裏面出射型の面発光レーザ（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ　Ｃａｖｉｔｙ　Ｓｕｒｆａｃｅ　Ｅｍｉｔｔｉｎｇ　Ｌａｓｅｒ）である。各発光素子部ＬＥは、実装基板２００側とは反対側（後述する基板１０１の裏面側（上面側））へ光を出射する。
　各発光素子部ＬＥ及びダミー素子部ＤＥは、図１及び図２に示すように、いずれも、基板１０１と、基板１０１上に互いに積層された第１及び第２半導体構造ＳＳ１、ＳＳ２と、第１及び第２半導体構造ＳＳ１、ＳＳ２の間に配置された発光層１０６と、を有する。すなわち、各発光素子部ＬＥ及びダミー素子部ＤＥは、実質的に同一の積層構造を有する。
　第１及び第２半導体構造ＳＳ１、ＳＳ２は、導電型が異なる。各発光素子部ＬＥは、発光層１０６が導電型の異なる第１及び第２半導体構造ＳＳ１、ＳＳ２で積層方向（上下方向、面内方向と直交する方向）に挟まれたダブルヘテロ構造を有し、発光層１０６で正孔と電子とを発光再結合（輻射再結合）させることができる。
　第１半導体構造ＳＳ１は、一例として、基板１０１上に配置された第１コンタクト層１０２と、第１コンタクト層１０２上に配置された第１半導体多層膜反射鏡１０３と、第１半導体多層膜反射鏡１０３上に配置された第１クラッド層１０５とを有する。一例として、第１半導体多層膜反射鏡１０３内に酸化狭窄層１０４が配置されている。一例として、基板１０１及び第１コンタクト層１０２の一部（下部）は、各発光素子部ＬＥ及びダミー素子部ＤＥで共有されている。
　第２半導体構造ＳＳ２は、一例として、発光層１０６上に配置された第２クラッド層１０７と、第２クラッド層１０７上に配置された第２半導体多層膜反射鏡１０８と、第２半導体多層膜反射鏡１０８上に配置された第２コンタクト層１０９とを有する。
　すなわち、面発光素子１００では、一例として、基板１０１上に第１コンタクト層１０２と、酸化狭窄層１０４が内部に配置された第１半導体多層膜反射鏡１０３と、第１クラッド層１０５と、発光層１０６と、第２クラッド層１０７と、第２半導体多層膜反射鏡１０８と、第２コンタクト層１０９とがこの順に積層されている。
　各発光素子部ＬＥでは、発光層１０６と、該発光層１０６を積層方向（上下方向）に挟む第１及び第２半導体多層膜反射鏡１０３、１０８とを含んで、共振器が構成されている。該共振器の共振器長は、一例として、該共振器内に生じる定在波の半波長（λ／２）の整数倍となっている。但し、λは、発光素子部ＬＥの発光波長である。
　各発光素子部ＬＥ及びダミー素子部ＤＥは、一例として、いずれもメサを含む。以下、発光素子部ＬＥのメサを発光メサＬＭ、ダミー素子部ＤＥのメサをダミーメサＤＭとも呼ぶ。ダミーメサは「台座部」とも呼ばれる。
　各発光メサＬＭ及びダミーメサＤＭは、一例として、いずれも、第１コンタクト層１０２の一部（上部）、酸化狭窄層１０４を内部に有する第１半導体多層膜反射鏡１０３、第１クラッド層１０５、発光層１０６、第２クラッド層１０７、第２半導体多層膜反射鏡１０８及び第２コンタクト層１０９を含んで構成されている。
　各発光メサＬＭ及びダミーメサＤＭは、一例として、いずれも、数μｍ～十数μｍ（例えば３～１０μｍ程度）の高さを有する。各発光メサＬＭ及びダミーメサＤＭは、高さの差が極力小さいことが好ましい。発光メサＬＭの平面視形状は、ここでは円形とされている（図３参照）が、例えば楕円形や、正方形、長方形、六角形、八角形等の多角形であってもよい。ダミーメサＤＭの平面視形状（下面視形状）は、ここでは矩形枠状とされている（図３参照）が、例えば円環状、楕円環状、矩形枠状以外の多角形枠状等であってもよい。
　各発光素子部ＬＥには、一例として、実装基板２００側にカソード電極１１５（電極）が設けられている。各カソード電極１１５は、一例として、対応する発光素子部ＬＥの第２コンタクト層１０９上にベタ状に設けられている。各カソード電極１１５は、一例として、第１バンプＢ１（バンプ）を介して実装基板２００と接合されている。各カソード電極１１５は、例えばＡｕ／Ｎｉ／ＡｕＧｅ等からなる。
　図１に示すように、ダミー素子部ＤＥの第１領域Ｒ１には、一例として、実装基板２００側にアノード電極１１２（別の電極）が設けられている。アノード電極１１２は、一例として、ダミー素子部ＤＥの第１領域Ｒ１の第２コンタクト層１０９上にベタ状に設けられている。アノード電極１１２は、一例として、複数の第２バンプＢ２（別のバンプ）を介して実装基板２００と接合されている。アノード電極１１２は、複数の発光素子部ＬＥに共通に設けられた共通電極である。アノード電極１１２は、例えばＡｕ／Ｐｔ／Ｔｉ等からなる。
　一例として、第１コンタクト層１０２の、素子領域ＥＡと周辺領域ＰＡとの間の領域と、隣接する発光素子部ＬＥ同士の間の領域とが中間電極１１３で覆われている。中間電極１１３は、例えばＡｕ／Ｐｔ／Ｔｉ等からなる。
　一例として、ダミー素子部ＤＥの第１領域Ｒ１の側面及び下面（ダミーメサＤＭの頂部）と、素子領域ＥＡの各発光素子部ＬＥの側面とが絶縁膜１１１で覆われている。絶縁膜１１１は、例えばＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の誘電体からなる。
　一例として、中間電極１１３と、ダミー素子部ＤＥの第１領域Ｒ１の側面及び下面に設けられた絶縁膜１１１とが配線１１４で覆われている。配線１１４の、第１領域Ｒ１の下面に設けられた部分の端部がアノード電極１１２と接している。すなわち、アノード電極１１２は、配線１１４を介して中間電極１１３と接続されている。配線１１４は、例えば、導電メッキからなる。該導電メッキは、例えばＡｕ、Ａｇ、Ｃｕ等からなる。
　以上の説明から明らかなように、面発光装置１０では、面発光素子１００が実装基板２００に対してアノード共通、カソード独立の電極レイアウトを有しており、ドライバにより各発光素子部ＬＥを独立駆動可能である。
（基板）
　基板１０１は、一例として、ＧａＡｓ（例えばＳＩ（半絶縁性）－ＧａＡｓ））からなる。
（第１コンタクト層）
　第１コンタクト層１０２は、キャリア伝導性が高い低抵抗の半導体層であり、一例としてｐ型不純物が高濃度でドープされたｐ－ＧａＡｓ層からなる。該ｐ型不純物（ドーパント）としては、例えばＺｎ、Ｍｇ、Ｂｅ、Ｃ等が挙げられる。コンタクト層は、「電流注入層」とも呼ばれる。発光素子部ＬＥの第１コンタクト層１０２内には、横方向の電流パスが形成される。
（第１半導体多層膜反射鏡）
　第１半導体多層膜反射鏡１０３は、一例として、ｐ型不純物がドープされた半導体多層膜反射鏡であり、光吸収が少なく、高反射率と導電性とを有する。該半導体多層膜反射鏡は、屈折率が互いに異なる複数種類（例えば２種類）の半導体層（例えばｐ－ＡｌＧａＡｓ層）が発光波長λの１／４波長の光学厚さで交互に積層された構造を有する。該ｐ型不純物（ドーパント）としては、例えばＺｎ、Ｍｇ、Ｂｅ、Ｃ等が挙げられる。
（酸化狭窄層）
　酸化狭窄層１０４は、非酸化領域１０４ａと、該非酸化領域１０４ａを取り囲む酸化領域１０４ｂとを有する。非酸化領域１０４ａは、化合物半導体（例えばＡｌＧａＡｓ、ＡｌＡｓ等）からなる。酸化領域１０４ｂは、絶縁体（例えばＡｌｘＯｙ等の酸化物）からなる。酸化領域１０４ｂが非酸化領域１０４ａよりも高抵抗且つ低屈折率であることにより、非酸化領域１０４ａが電流・光通過領域として機能し、且つ、酸化領域１０４ｂが電流・光狭窄領域として機能する。酸化狭窄層１０４は、共振器内に生じる定在波の節の位置又はその近傍に配置されることが好ましい。
（第１クラッド層）
　第１クラッド層１０５は、一例として、ｐ－ＡｌＧａＡｓからなる。クラッド層は「スペーサ層」とも呼ばれる。
（発光層）
　発光層１０６は、一例として、第１及び第２半導体構造ＳＳ１、ＳＳ２よりもバンドギャップエネルギーが小さい化合物半導体からなる。発光層１０６は、一例として、ＧａＡｓ系化合物半導体（例えばＧａＡｓ、ＡｌＧａＡｓ、ＧａＩｎＡｓ、ＧａＩｎＡｓＮ等）からなる。発光層１０６は、量子井戸構造を有していてもよいし、多重量子井戸構造を有していてもよいし、量子ドット構造を有していてもよい。発光層１０６は、「活性層」とも呼ばれる。発光層１０６は、該発光層１０６における電流が注入される領域（電流注入領域）であって発光する領域である発光領域を有する。該発光領域は、酸化狭窄層１０４の酸化領域１０４ｂにより設定される。発光層１０６は、共振器内に生じる定在波の腹の位置又はその近傍に配置されることが好ましい。
（第２クラッド層）
　第２クラッド層１０７は、一例として、ｎ－ＡｌＧａＡｓからなる。クラッド層は「スペーサ層」とも呼ばれる。
（第２半導体多層膜反射鏡）
　第２半導体多層膜反射鏡１０８は、一例として、ｎ型不純物がドープされた半導体多層膜反射鏡であり、光吸収が少なく、高反射率と導電性とを有する。該半導体多層膜反射鏡は、屈折率が互いに異なる複数種類（例えば２種類）の半導体層（例えばｎ－ＡｌＧａＡｓ層）が発光波長λの１／４波長の光学厚さで交互に積層された構造を有する。該ｎ型不純物（ドーパント）としては、例えばＳｉ、Ｓｅ、Ｇｅ等が挙げられる。第２半導体多層膜反射鏡１０８は、第１半導体多層膜反射鏡１０３よりも反射率が僅かに高く設定されている。
（第２コンタクト層）
　第２コンタクト層１０９は、キャリア伝導性が高い低抵抗の半導体層であり、一例としてｎ型不純物が高濃度でドープされたｎ－ＧａＡｓ層からなる。該ｎ型不純物（ドーパント）としては、例えばＳｉ、Ｓｅ、Ｇｅ等が挙げられる。コンタクト層は、「電流注入層」とも呼ばれる。
（ダミー素子部、スペーサ）
　面発光装置１０では、周辺領域ＰＡと実装基板２００との間にスペーサＳＰを介在させている。詳述すると、一例として、周辺領域ＰＡの最外周部と実装基板２００との間に、スペーサＳＰが有するダミーバンプＤＢが介在している。ここでは、スペーサＳＰは、複数のダミーバンプＤＢを含んで構成されている。より詳細には、一例として、周辺領域ＰＡの最外周部である、ダミー素子部ＤＥの第２領域Ｒ２と実装基板２００との間にダミーバンプＤＢが介在している。
　ダミーバンプＤＢは、第２領域Ｒ２と実装基板２００とを接合していてもよいし、接合していなくてもよい。すなわち、ダミーバンプＤＢが第２領域Ｒ２と実装基板２００とで挟持されていてもよいし、第２領域Ｒ２及び実装基板２００の一方と、ダミーバンプＤＢとの間に空隙が存在していてもよい。換言すると、第２領域Ｒ２及び実装基板２００の一方と、スペーサＳＰとの間に遊びがあってもよい。ダミー素子部ＤＥの第２領域Ｒ２は、後述する、面発光装置１０の製造方法において実施されるステルスダイシングの、ステルスダイシング領域ＳＤＡ（レーザ照射エリア）でもある。
　ところで、近年、チップ状の面発光素子（面発光チップ）のチップサイズの小型化が進み、複数の面発光素子が一括して形成されたウェハのダイシング方法として、チッピングやクラックが無く、加工くずが生じず、切りしろも生じない、ステルスダイシングが用いられるようになってきた。ステルスダイシングは、例えば図３５の比較参照図に示すような、ウェハＷ上で隣接する面発光素子ＳＬＥ同士が共有するステルスダイシング領域ＳＤＡとしてのレーザ照射エリア内にレーザ光を集光し、熱衝撃でウェハ内部にクラックを生じさせるダイシング方法である。このため、ステルスダイシング領域ＳＤＡには、レーザ光を遮るメタル等の遮蔽物、レーザ光の焦点の光密度を低下させるようなレーザ光を吸収する層、レーザ光の光路を乱す凹凸等を設けることができなかった。すなわち、ステルスダイシング領域ＳＤＡは、レーザ光に影響を及ぼす構造物のない平坦エリアとする必要があった。
　図３５の例では、ウェハＷ上で隣接する２つの面発光素子ＳＬＥの各々のバンプ接合エリア（素子領域ＥＡ及びダミー素子部ＤＥ）より外側の外周部にステルスダイシング用の、構造物のない平坦エリア（ステルスダイシング領域ＳＤＡ、レーザ照射エリア）が設けられている。ステルスダイシングに必要な、平坦エリア同士が隣接する２つの面発光素子ＳＬＥの平坦エリアの幅の合計は、ウェハＷの厚さの約０．４倍であり、例えばウェハＷの厚さが１００μｍの場合には４０μｍとなる。よって、面発光素子ＳＬＥ１つ分の外周部に必要となる平坦エリアの幅は、上記合計の半分、すなわちウェハＷの厚さの約０．２倍となる。ウェハＷの厚さが変わらなければ、必要となる平坦エリアの幅も変わらないため、チップサイズの小型化が進むにつれ、面発光チップ（チップ状の面発光素子）に占める平坦エリアの割合が大きくなる。チップサイズの小型化が進むほど、構造物が設けられないチップ外周部の平坦エリアの割合が増え、面発光チップを実装基板に押圧接合する際に、構造物のないチップ外周部が強く押し込まれ、面発光チップが撓み易くなる（図１９Ａ参照）。押圧接合時に面発光チップが撓むと、接合後に、撓んだ面発光チップが戻る力（反力）が働き、チップ外周部付近の発光素子部ＬＥや電極に強い引っ張り応力がかかり、面発光チップが破損したり、信頼性が低下することが懸念される。
　そこで、面発光装置１０では、ステルスダイシング後にステルスダイシング領域ＳＤＡ（平坦エリア）に容易に形成可能な複数のダミーバンプＤＢ（構造物）によりスペーサＳＰを構成している。ダミーバンプＤＢは、面発光素子１００を実装基板２００にバンプ接合する際に、第１及び第２バンプＢ１、Ｂ２と同時並行的に形成することが可能である。
　ダミー素子部ＤＥの第２領域Ｒ２は、一例として、素子領域ＥＡの外周の少なくとも一部（例えば全周）に沿って延在している（図３参照）。
　スペーサＳＰは、第２領域Ｒ２の延在方向（周方向）の少なくとも一部（例えば全体）に沿って設けられている。詳述すると、スペーサＳＰが、第２領域Ｒ２の延在方向（周方向）に並ぶ複数のダミーバンプ群を有する。各ダミーバンプ群は、当該延在方向と交差（例えば直交）する方向に並ぶ複数（例えば３つ）のダミーバンプＤＢを含む。
　面発光素子１００の実装基板２００側とは反対側の面（基板１０１の裏面（上面））である出射面は、平坦面である。ダミー素子部ＤＥの実装基板２００側の面（下面）は、平坦面である。該平坦面にステルスダイシングに用いられるレーザ光の波長に対して透明な絶縁膜や透明導電膜が設けられてもよい。これらの平坦面の存在は、面発光素子１００がステルスダイシングにより個片化されたことの証となりうる。
　周辺領域ＰＡの最外周部（ダミー素子部ＤＥの第２領域Ｒ２）の基板１０１の側面に少なくとも１つの改質層（例えば第１及び第２改質層ＳＤ１、ＳＤ２）が存在しうる。該改質層の存在は、面発光素子１００がステルスダイシングにより個片化されたことの証となりうる。また、一例として、周辺領域ＰＡの最外周部（ダミー素子部ＤＥの第２領域Ｒ２）の酸化狭窄層１０４の側面には酸化領域が設けられていない。
　面内方向に直交する方向（積層方向）に関して、ダミー素子部ＤＥの第２領域Ｒ２の実装基板２００側の面（前者）及びカソード電極１１５の実装基板２００側の面（後者）は、同一の位置にある。これは、面発光素子１００の実装基板２００へのフリップチップ実装時（バンプ実装時）に面発光素子１００に均等に荷重をかけることができ（基板１０１と実装基板２００との間隔を面内で均一にすることができ）、接合不良や局所的な応力による素子破損を抑制できることを意味する。但し、厳密に言うと、前者及び後者の積層方向の位置には微差がある。
　具体的には、一例として、面内方向に直交する方向に関して、ダミー素子部ＤＥの第２領域Ｒ２の実装基板２００側の面（下面）よりもカソード電極１１５の実装基板２００側の面（下面）の方が実装基板２００に例えば所定距離（微小距離）だけ近い位置に位置する。スペーサＳＰの厚さ（各ダミーバンプＤＢの厚さ）が、第１バンプＢ１の厚さよりも例えば当該所定距離だけ厚く、且つ、第２バンプＢ２の厚さよりも例えばアノード電極１１２の厚さの分だけ厚い。これにより、基板１０１と実装基板２００との間隔を面内でより均一にすることが可能となる。なお、例えば、面内方向に直交する方向に関する当該２つの面の位置関係が逆の場合には、スペーサＳＰの厚さを第１バンプＢ１の厚さよりも薄く、且つ、第２バンプＢ２の厚さよりも厚くすることが好ましい。
（バンプ）
　図３に示すように、一例として、複数の第１バンプＢ１が複数の発光素子部ＬＥに対応するようにマトリクス状（行列状）に配置されている。一例として、複数の第２バンプＢ２がダミー素子部ＤＥの第１領域Ｒ１に対応するようにマトリクス状に配置されている。一例として、複数のダミーバンプＤＢがダミー素子部ＤＥの第２領域Ｒ２の各辺に対応するようにマトリクス状に配置されている。
　一例として、第１バンプＢ１、第２バンプＢ２及びダミーバンプＤＢの各々が、加圧により潰れにくくなる材料を含む。さらに、一例として、第１バンプＢ１、第２バンプＢ２及びダミーバンプＤＢは、同一の導電性材料からなる。なお、ダミーバンプＤＢは、例えば導電性樹脂、半絶縁性樹脂、絶縁性樹脂等からなってもよい。
　第１バンプＢ１、第２バンプＢ２及びダミーバンプＤＢを構成する導電性材料は、バンプ接合時に軟化状態（相対的に軟らかい状態）から硬化状態（相対的に硬い状態）へ移行させることが可能な導電性材料であることが好ましい。具体的には、当該導電性材料は、加圧により潰れにくくなる材料を含む。
　より詳細には、当該導電性材料は、例えば金属粒子ペーストであってもよい。当該金属粒子ペーストは、加圧により軟化状態から硬化状態に徐々に移行させることができる。さらに、当該金属ペーストは、焼結させることにより固化させることができる。当該金属粒子ペーストとしては、例えばＡｕ粒子ペースト、Ａｇ粒子ペースト、Ｃｕ粒子ペースト等が挙げられる。
　当該金属粒子ペーストは、金属ナノ粒子を含む金属ナノペーストであることが好ましい。当該金属ナノペーストは、粒径が１μｍ未満の金属ナノ粒子を含む金属粒子が樹脂バインダ中に分散されたものである。当該金属ナノペーストとしては、例えばＡｕナノペースト、Ａｇナノペースト、Ｃｕナノペースト等が挙げられる。
　当該導電性材料は、例えば合金ペーストであってもよい。当該合金ペーストは、例えばソルダーペースト（クリーム半田）であってもよい。ソルダーペーストは、攪拌されると粘度が下がり（軟化状態になり）、放置されると粘度が元の状態（硬化状態）に戻る性質（チクソトロピー）を有する。ソルダーペーストの具体例としては、例えばＳｎ－Ａｇ系、Ｓｎ－Ａｕ系、Ｓｎ－Ｃｕ系等が挙げられる。
　一例として、第１バンプＢ１、第２バンプＢ２及びダミーバンプＤＢの面内における配置密度（面密度）の差は、極力小さいこと（理想的には０）であることが好ましい。これにより、面発光素子１００の実装基板２００への実装時（バンプ接合時）における面発光素子１００にかかる荷重を面内でより均一にでき、ひいては面発光素子１００の変形をより抑制できる。
（実装基板）
　実装基板２００は、基板部としての半導体基板２０１と、各カソード電極１１５と第１バンプＢ１を介して接合される第１電極２０２（陰極）と、アノード電極１１２と第２バンプＢ２を介して接合される第２電極２０３（陽極）とを有する。
　実装基板２００としての駆動基板が有するドライバ又は実装基板２００としての配線基板に接続されるドライバは、一例として電源と、該電源から面発光素子１００への通電のオンオフを制御するトランジスタ（例えばｎ－ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、ｐ－ＭＯＳＦＥＴ等）とを含んで構成される。
≪面発光装置の動作≫
　以下、面発光装置１０の動作について説明する。面発光素子１００にドライバの電源電圧が印加されると、ドライバの陽極側からの電流が第２電極２０３、第２バンプＢ２、アノード電極１１２、配線１１４及び中間電極１１３を介して第１コンタクト層１０２に注入される。第１コンタクト層１０２を介した電流は、各発光素子部ＬＥの第１半導体多層膜反射鏡１０３に流入し酸化狭窄層１０４で狭窄され第１クラッド層１０５を介して発光層１０６の発光領域に注入される。このとき、該発光領域が発光し、その光が第１及び第２半導体多層膜反射鏡１０３、１０８の間を酸化狭窄層１０４で狭窄され且つ発光層１０６で増幅されつつ往復し、発振条件を満たしたとき、基板１０１の裏面側（上面側）へレーザ光として出射される。該発光領域に注入された電流は、第２クラッド層１０７、第２半導体多層膜反射鏡１０８、第２コンタクト層１０９、カソード電極１１５、第１バンプＢ１及び第１電極２０２をこの順に介してドライバの陰極側へ流出される。
≪面発光装置の製造方法≫
　以下、面発光装置１０の製造方法の一例について、図８のフローチャート、面発光装置１０の製造方法の工程図（図５～図１８）を参照して説明する。全体の流れとしては、先ず、半導体製造装置を用いた半導体製造方法により、基板１０１の基材である１枚のウェハ（以下では、便宜上「基板１０１」と呼ぶ）上に面発光素子１００を複数同時に生成する。次いで、一連一体の複数の面発光素子１００をダイシングにより互いに分離して、チップ状の面発光素子１００（面発光チップ）を得る。チップ状の面発光素子１００を実装基板２００へ実装する。
　最初のステップＳ１では、積層体を生成する（図５参照）。具体的には、例えばＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相成長）法などのエピタキシャル結晶成長法により、成長基板としての基板１０１上に第１コンタクト層１０２、被酸化層１０４Ｓ（例えばＡｌＧａＡｓ層、ＡｌＡｓ層等）が内部に配置された第１半導体多層膜反射鏡１０３、第１クラッド層１０５、発光層１０６、第２クラッド層１０７、第２半導体多層膜反射鏡１０８及び第２コンタクト層１０９をこの順に積層して積層体を生成する。この際、化合物半導体の原料としては、例えば、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）などのメチル系有機金属ガスと、アルシン(ＡｓＨ３)ガスを用い、ドナー不純物の原料としては、例えばジシラン（Ｓｉ２Ｈ６）を用い、アクセプタ不純物の原料としては、例えば四臭化炭素（ＣＢｒ４）を用いる。
　次のステップＳ２では、発光メサＬＭとなる第１メサＭ１及び一体化された２つのダミーメサＤＭ（隣接する２つのダミーメサＤＭ）となる第２メサＭ２を形成する（図６参照）。具体的には、フォトリソグラフィにより、積層体上に第１及び第２メサＭ１、Ｍ２が形成されることとなる箇所を覆うレジストパターンを形成し、該レジストパターンをマスクとして積層体をドライエッチング又はウェットエッチングによりエッチングする。このときのエッチングは、例えばエッチング底面が第１コンタクト層１０２内に到達するまでとする。結果として、第１及び第２メサＭ１、Ｍ２が形成される。その後、レジストパターンを除去する。なお、第１コンタクト層１０２と第１半導体多層膜反射鏡１０３との間にエッチングストップ層（例えばＩｎＧａＰ層）を配置しておいてもよい。
　次のステップＳ３では、酸化狭窄層１０４を形成する（図７参照）。具体的には、第１及び第２メサＭ１、Ｍ２（図６参照）を高温の水蒸気雰囲気中に曝し、被酸化層１０４Ｓを側面から所定距離だけ選択的に酸化する。この結果、第１メサＭ１に非酸化領域１０４ａが酸化領域１０４ｂで取り囲まれた酸化狭窄層１０４が形成され、発光メサＬＭが生成される。第２メサＭ２にも非酸化領域が酸化領域で取り囲まれた層が形成され、一体化された２つのダミーメサＤＭが生成される。
　次のステップＳ４では、アノード電極１１２、中間電極１１３及びカソード電極１１５を形成する（図８参照）。具体的には、例えばリフトオフ法により、発光メサＬＭの頂部上にカソード電極１１５をベタ状に形成し、且つ、ダミーメサＤＭの頂部上にアノード電極１１２をベタ状に形成し、且つ、第１コンタクト層１０２の上面のメサ間の領域を覆う中間電極１１３を形成する。このとき、電極材料の成膜に例えば蒸着、スパッタ等を用いる。
　次のステップＳ５では、絶縁膜１１１を形成する。具体的には、先ず、絶縁膜１１１を全面に成膜する（図９参照）。次いで、フォトリソグラフィ及びエッチングにより、絶縁膜１１１の一部を除去して、アノード電極１１２、中間電極１１３、カソード電極１１５及び一体化された２つのダミーメサＤＭのステルスダイシング領域ＳＤＡを露出させる（図１０参照）。
　次のステップＳ６では、配線１１４を形成する（図１１、図１２参照）。具体的には、例えばメッキ法により、配線１１４を、該配線１１４が、中間電極１１３と、一体化された２つのダミーメサＤＭの側面及び上面の外周部に形成された絶縁膜１１１と、アノード電極１１２の外周部を覆うように形成する。なお、メッキ法に先立って、メッキされる箇所に予めシード層を形成しておくことが好ましい。
　次のステップＳ７では、ステルスダイシングを行う（図１３、図１４参照）。ステルスダイシングに先立って、基板１０１の裏面をバックグライダーやＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｅｒ）装置により研磨して基板１０１を例えば１００μｍ程度まで薄肉化することが好ましい。ステルスダイシングは、一例として、基板１０１の裏面（下面）にダイシングテープを貼り付けてテープマウントした状態で基板１０１の表面（上面）側からステルスダイシング領域ＳＤＡ（平坦エリア）に対してレーザ光をフォーカス制御しながら隣接するダミー素子部ＤＥ同士の境界に沿って第２領域Ｒ２の延在方向（周方向）に走査することにより行う。
　ここでのフォーカス制御は、各走査位置において、レーザ光の焦点を基板１０１内の第１深さ位置（基板１０１の裏面から近い位置）に位置させた後、基板１０１内の第２深さ位置（第１深さ位置よりも基板１０１の裏面から遠い位置）に位置させる制御である。レーザ光の焦点が第１深さ位置にあるときに高い光密度で多光子吸収が生じ、急激に発熱し、その熱衝撃で基板１０１内に第１改質層ＳＤ１と、該第１改質層ＳＤ１を起点として基板１０１の裏面まで延伸するクラックとが生じる（図１３参照）。レーザ光の焦点が第２深さ位置にあるときに高い光密度で多光子吸収が生じ、急激に発熱し、その熱衝撃で基板１０１内に第２改質層ＳＤ２と、該第２改質層ＳＤ２を起点として基板１０１の裏面側に延伸するクラックであって第１改質層ＳＤ１まで延伸するクラックが生じる（図１４参照）。
　その後、テープマウントされている基板１０１をテープ延伸機にかけることで、複数の面発光素子１００がチップ状に分割され、ダイシング完了となる（図１５参照）。
　最後のステップＳ８では、面発光素子１００を実装基板２００へ実装（フリップチップ実装）する（図１６～図１８参照、図１８は実装基板２００を透視した状態を示す模式図である）。具体的には、先ず、実装基板２００の各第１電極２０２上に軟化状態にある第１バンプＢ１を付着させ、且つ、第２電極２０３に軟化状態にある第２バンプＢ２を付着させ、且つ、ダミー素子部ＤＥの第２領域Ｒ２に対応する箇所に軟化状態にあるダミーバンプＤＢを付着させる（図１６参照）。ここで、各バンプの配置密度（面密度）及びサイズは、基板１０１と実装基板２００との間隔が面内で概ね一定となるように、該バンプに所定の圧力がかかったときの該バンプの潰れ量の差が小さくなるように設定してもよい。ここでは、各バンプは、加圧により潰れにくくなる導電性材料を含む。例えば、各バンプがソルダーペーストである場合には、予め硬化状態で攪拌して軟化状態にしておく。
　次いで、チップ状の面発光素子１００を、例えば図１９Ｂに示すような、真空吸引穴ＶＳＨが貫通する、コレットＣ（緩衝材）付きボンディングヘッドＢＨにより基板１０１の裏面を真空吸引してピックアップし、カソード電極１１５と第１バンプＢ１とが対向し、且つ、アノード電極１１２と第２バンプＢ２とが対向し、且つ、第２領域Ｒ２とダミーバンプＤＢとが対向するように実装基板２００に対して位置合わせする（図１６参照）。その後、高温環境下で加圧接合する。この際、面発光素子１００の全体が実装基板２００に対して所定の圧力で均一に加圧され、カソード電極１１５と第１電極２０２とが第１バンプＢ１を介して接合され、且つ、アノード電極１１２と第２電極２０３とが第２バンプＢ２を介して接合される（図１７、図１８参照）。このとき、第２領域Ｒ２と実装基板２００との間隙に複数のダミーバンプＤＢがスペーサとして介在するため、面発光素子１００の撓みが抑制される（図１９Ｂ参照）。さらに、各バンプが押し潰されていく過程で軟化状態から徐々に硬化状態へ移行するため、接合初期から接合中期に面発光素子１００にかかる応力が分散され、素子破損が抑制される。接合中期から接合終期には、各バンプが相対的に硬くなるため十分な接合強度（接合剛性）を得ることができる。一方、例えば図１９Ａに示す比較例のように、バンプ接合時に面発光素子１００Ｃの最外周部と実装基板２００Ｃとの間にスペーサが介在しない場合には面発光素子１００Ｃが撓み、接合後に面発光素子１００Ｃに引っ張り応力がかかるため、素子破損や信頼性低下の懸念がある。
　次いで、各バンプを固化させる。具体的には、例えば、各バンプが金属粒子ペーストである場合には、加圧しながら加熱して焼結させて固化させてもよいし、加熱炉内で焼結させて（リフローにより）固化させてもよい。例えば、各バンプがソルダーペーストである場合には、攪拌終了時から所定時間放置することにより固化させる。
　なお、ダミーバンプＤＢは、メタル間で挟持されないので、剥がれやすく、バンプ接合後に脱落することも想定されるが、特に差し支えない。ダミーバンプＤＢがスペーサとして機能することは、面発光素子１００の全体が実装基板２００に対して押圧されるバンプ接合時に重要であり、バンプ接合後においてはさほど重要でないからである。
　バンプ接合後に、接合部を異物等から保護するため、且つ、接合強度を向上させるために面発光素子１００と実装基板２００との間隙にアンダーフィルを注入（好ましくは充填）してもよい。
　上記フォーカス制御では、レーザ光の焦点を２つの深さ位置で制御したが、例えばウェハがより薄い場合は１つの深さ位置に位置させてもよいし、ウェハがより厚い場合には３つ以上の深さ位置で制御してもよい。
≪面発光装置及び該面発光装置の製造方法の効果≫
　以下、面発光装置１０及び該面発光装置１０の製造方法の効果について説明する。
　面発光装置１０は、素子領域ＥＡと該素子領域ＥＡの周辺領域ＰＡとを含む面発光素子１００と、該面発光素子１００が実装される実装基板２００と、を備える。素子領域ＥＡは、実装基板２００側にカソード電極１１５が設けられた発光素子部ＬＥを有し、カソード電極１１５が第１バンプＢ１を介して実装基板２００と接合され、周辺領域ＰＡと実装基板２００との間にスペーサＳＰが介在している。
　面発光装置１０では、面発光素子１００の実装基板２００への実装時（バンプ接合時）に周辺領域ＰＡと実装基板２００との間にスペーサＳＰを介在させつつ、発光素子部ＬＥに設けられたカソード電極１１５と実装基板２００とを第１バンプＢ１を介して接合することができる。
　結果として、面発光装置１０によれば、面発光素子１００の実装基板２００への実装時に面発光素子１００が変形（弾性変形）してしまう（撓んでしまう）ことを抑制できる面発光装置を提供することができる。
　一方、特許文献１に記載の半導体装置では、対向するチップの複数の電極間の隙間を一定にするため、一部の電極に高さ調整パッドを設けて、機械的に隙間を一定にしている。しかし、この構成を面発光装置に適用すると、接合時の押圧により面発光チップが凹上に撓み、特に調整パッド近傍の発光素子部に強い応力がかかるため、面発光チップが破損したり、信頼性が低下することが懸念される。
　特許文献２に記載の半導体素子の実装構造は、半導体素子の四隅の接続バンプを高密度にして、素子駆動時の発熱による接続部熱ストレスによるバンプクラックを低減させている。しかし、この構成を面発光装置に適用すると、バンプ接合時の押圧により面発光素子が凹上に撓み、特に四隅の接続バンプ近傍の発光素子部に強い応力がかかるため、面発光素子が破損したり、信頼性が低下することが懸念される。
　周辺領域ＰＡの最外周部と実装基板２００との間にスペーサＳＰが介在している。これにより、バンプ接合時の面発光素子１００の変形をより効果的に抑制することができる。
　周辺領域ＰＡが、最外周部を含むダミー素子部を有する。これにより、スペーサＳＰの厚さを薄くすることができる。
　周辺領域ＰＡの最外周部が、素子領域ＥＡの外周の少なくとも一部（例えば全周）に沿って延在し、スペーサＳＰが、周辺領域ＰＡの最外周部の延在方向の少なくとも一部（例えば全周）に沿って設けられている。これにより、バンプ接合時に面発光素子１００の変形を抑制できる範囲を該最外周部の周方向に延ばすことができる。
　周辺領域ＰＡの最外周部が、素子領域ＥＡの外周の全周に沿って延在している。これにより、スペーサＳＰを周辺領域ＰＡの最外周部の全周に沿って設けることが可能となる。この場合には、バンプ接合時に面発光素子１００の全周において変形を抑制することができる。
　スペーサＳＰが、周辺領域ＰＡの最外周部の延在方向に並ぶ複数の部分を有する。これにより、スペーサＳＰを複数の構造物で構成できる。
　スペーサＳＰが、ダミーバンプＤＢを含む。これにより、スペーサＳＰをバンプ接合時に形成することができる。例えば、面発光素子１００をステルスダイシングによりダイシングする前にスペーサＳＰとなる構造物を形成する必要がないので、ステルスダイシングを精確に行うことができ、面発光素子１００にチッピングやクラックが生じにくい。面発光素子１００をステルスダイシングによりダイシングした後にスペーサＳＰとなる構造物（複数のダミーバンプＤＢ）を形成することができるので、バンプ接合時の面発光素子１００の撓みを抑制できるためチップ割れ、チップ欠け等の破損が抑制され、撓みに起因する最外周部付近の発光素子部や電極にかかる強い引っ張り応力による素子破損や信頼性の低下も抑制できる。よって、高品質且つ高信頼性の面発光素子を提供することができる。
　ダミーバンプＤＢがダミー素子部ＤＥ上に設けられ、ダミー素子部ＤＥの実装基板２００側の面とアノード電極１１２の実装基板２００側の面とが同一平面上に位置することが好ましい。これにより、ダミーバンプＤＢの厚さと第１バンプＢ１の厚さとを同一にすることができる。
　ダミーバンプＤＢを第１バンプＢ１と同時並行的に形成することができるので、バンプ形状ばらつきを抑制でき、製造工数の増加を抑制でき、品質向上やコストダウンも実現できる。
　面発光素子１００の実装基板２００側とは反対側の面である出射面は、平坦面であることが好ましい。これにより、出射面の高品質化を図ることができる。
　面発光素子１００の側面に第１及び第２改質層ＳＤ１、ＳＤ２が存在しうる。これにより、面発光素子１００がステルスダイシングでダイシングされたものであることが推定され、例えばブレードダイシング等の機械的なダイシング手法によりダイシングされた面発光素子に比べて、素子破損や信頼性低下が十分に抑制されることの保証となりうる。
　面内方向に直交する方向に関して、周辺領域ＰＡの最外周部の実装基板２００側の面よりもカソード電極１１５の実装基板２００側の面の方が実装基板２００に近い位置に位置し、スペーサＳＰの厚さが第１バンプＢ１の厚さよりも厚くてもよい。
　周辺領域ＰＡが有するダミー素子部ＤＥの実装基板２００側にアノード電極１１２が設けられ、アノード電極１１２が、第２バンプＢ２を介して実装基板２００と接合されている。これにより、カソード電極１１５及びアノード電極１１２を実装基板２００に同時にバンプ接合することが可能となり、ひいては製造工数削減を図ることができる。
　素子領域ＥＡが、面内方向に離間する複数の発光素子部ＬＥを有し、アノード電極１１２は、複数の発光素子部ＬＥに共通に設けられた共通電極である。これにより、電極数を削減しつつ、複数の発光素子部ＬＥを独立駆動することができる。
　第１バンプＢ１及びダミーバンプＤＢの各々は、加圧により潰れにくくなる材料を含むことが好ましい。これにより、バンプ接合時の素子破損を抑制し、且つ、接合強度（接合剛性）を向上することができる。
　第１バンプＢ１及びダミーバンプＤＢが、同一の導電性材料からなる。これにより、バンプ材料の種類を限定する（少なくする）ことによるバンプ接合工程の容易化及び低コスト化を図ることができる。
　周辺領域ＰＡが、ダミー素子部ＤＥを含み、発光素子部ＬＥ及びダミー素子部ＤＥの各々は、互いに積層された第１及び第２半導体構造ＳＳ１、ＳＳ２と、第１及び第２半導体構造ＳＳ１、ＳＳ２の間に配置された発光層１０６と、を有する。これにより、半導体製造工程により面発光素子１００を容易に形成することができる。
　面発光装置１０の製造方法は、発光素子部ＬＥを有する素子領域ＥＡと該素子領域ＥＡの周辺領域ＰＡとを含む面発光素子１００を形成する工程と、周辺領域ＰＡと実装基板２００との間にスペーサＳＰを介在させるとともに、発光素子部ＬＥ上に設けられたカソード電極１１５と実装基板２００とを第１バンプＢ１を介して接合する工程と、を含む。
　面発光装置１０の製造方法によれば、面発光素子１００の実装基板２００への実装時に面発光素子１００が変形して（撓んで）しまうことを抑制しつつ面発光装置１０を製造することができる。
　面発光装置１０の製造方法において、スペーサＳＰは、ダミーバンプＤＢを含む。これにより、スペーサＳＰをバンプ接合時に形成することができる。
　上記接合する工程は、面発光素子１００の実装基板２００側とは反対側の面である出射面を実装基板２００側に押圧することにより行われる。これにより、面発光素子１００を該面発光素子１００の変形を抑制しつつ実装基板２００に加圧接合することができる。この際、緩衝材を介して出射面を実装基板２００側に押圧することにより、出射面の損傷を抑制することができる。
　上記形成する工程では、複数の面発光素子１００が、周辺領域ＰＡ同士が隣接するように一括して形成され、該形成する工程の後、且つ、上記接合する工程の前に、複数の面発光素子１００をステルスダイシングにより個片化する工程と、を含む。これにより、出射面が高品質な平坦面であり、且つ、素子破損や信頼性低下が抑制された複数のチップ状の面発光素子１００を得ることができる。
＜２．本技術の一実施形態の実施例２に係る面発光装置＞
　図２０は、本技術の一実施形態の実施例２に係る面発光装置２０の断面図である。
　面発光装置２０は、図２０に示すように、絶縁膜１１１が、ダミー素子部ＤＥの第１領域Ｒ１の第２コンタクト層１０９とアノード電極１１２との間にも配置されている点を除いて、実施例１に係る面発光装置２０と同様の構成を有する。すなわち、共通電極としてのアノード電極１１２は、実施例１に係る面発光装置１０のように第２コンタクト層１０９上に配置されてもよいし、面発光装置２０のように絶縁膜１１１上に配置されてもよい。共通電極の配置は、面発光素子１００の駆動時のインダクタンス、コンダクタンス、インピーダンス設計に応じて設定されることが好ましい。
＜３．本技術の一実施形態の実施例３に係る面発光装置＞
　図２１は、本技術の一実施形態の実施例３に係る面発光装置３０の断面図である。図２２は、本技術の一実施形態の実施例３に係る面発光装置３０の実装基板２００を省略した状態の下面図である。図２１は、図２２の２１－２１線断面図である。
　面発光装置３０は、図２１及び図２２に示すように、周辺領域ＰＡが第１ダミー素子部ＤＥ１を有し、且つ、素子領域ＥＡが少なくとも１つ（例えば２つ）の第２ダミー素子部ＤＥ２を有する点を除いて、実施例１に係る面発光装置１０と概ね同様の構成を有する。
　面発光装置３０では、第１ダミー素子部ＤＥ１が周辺領域ＰＡの最外周部を含み、実装基板２００側に第１ダミーメサＤＭ１を有する。第１ダミーメサＤＭ１と実装基板２００との間にスペーサを構成する複数のダミーバンプＤＢが介在している。
　面発光装置３０では、一例として、発光素子部アレイが、複数（例えば２４個）の発光素子部ＬＥを各々が含む複数（例えば３つ）の発光素子部群であって面内の一方向（例えば図２２の２１－２１線方向）に並ぶ複数（例えば３つ）の発光素子部群を有する。該発光素子部群と第２ダミー素子部ＤＥ２とが上記一方向に交互に並んでいる。
＜４．本技術の一実施形態の実施例４に係る面発光装置＞
　図２３は、本技術の一実施形態の実施例４に係る面発光装置４０の断面図である。図２４は、本技術の一実施形態の実施例４に係る面発光装置４０の実装基板２００を省略した状態の下面図である。図２３は、図２４の２３－２３線断面図である。
　面発光装置４０は、図２３及び図２４に示すように、面発光素子１００がメサレス構造を有している点及び酸化狭窄層１０４に代えてイオン注入領域ＩＩＡが設けられている点を除いて、実施例１に係る面発光装置１０と概ね同様の構成を有する。
　面発光装置４０では、各発光素子部ＬＥ及びダミー素子部ＤＥが、基板１０１、第１コンタクト層１０２、第１半導体多層膜反射鏡１０３、第１クラッド層１０５、発光層１０６、第２クラッド層１０７、第２半導体多層膜反射鏡１０８、第２コンタクト層１０９を含んで構成されている。
　発光素子部ＬＥの、カソード電極１１５の直上の領域を取り囲むように高抵抗領域又は絶縁領域としてのイオン注入領域ＩＩＡが設けられている。ここでは、イオン注入領域ＩＩＡは、発光素子部ＬＥの積層方向（上下方向）の第１コンタクト層１０２を除く領域に設けられている。ここでも、発光素子部ＬＥの第１コンタクト層１０２内に横方向の電流パスが形成される。
　イオン注入領域ＩＩＡに用いられるイオン種としては、例えばＨ＋、Ｂ＋等が挙げられる。
　素子領域ＥＡとダミー素子部ＤＥとの間にトレンチＴが設けられている。トレンチＴの底面は、第１コンタクト層１０２の下面に一致している。トレンチＴの底面上に中間電極１１３が設けられている。トレンチＴの相対する一側面及び他側面の一方が素子領域ＥＡの側面であり、他方がダミー素子部ＤＥの側面である。トレンチＴの相対する一側面側及び他側面側には、イオン注入領域ＩＩＡが設けられている。トレンチは、狭義には「溝」を意味するが、広義には「穴」、「凹部」、「凹み」等を含むものとする。
　配線１１４は、素子領域ＥＡの下面のトレンチＴの周辺部、トレンチＴの素子領域ＥＡ側の側面、ダミー素子部ＤＥ側の側面、中間電極１１３、ダミー素子部ＤＥの下面のトレンチＴの周辺部を覆うように設けられている。配線１１４のダミー素子部ＤＥの下面を覆う部分の端部がアノード電極１１２に接している。以上のように構成される配線１１４により、第１コンタクト層１０２に接する中間電極１１３とアノード電極１１２との良好な導通性が確保されている。
＜５．本技術の一実施形態の実施例５に係る面発光装置＞
　図２５は、本技術の一実施形態の実施例５に係る面発光装置５０の断面図である。
　面発光装置５０は、アノード電極１１２が基板１０１の裏面側（上面側）に設けられ、且つ、ダミー素子部ＤＥが第１領域Ｒ１に相当する領域を有していない点を除いて、実施例１に係る面発光装置１０と概ね同様の構成を有する。ここでは、基板１０１は、例えばｐ－ＧａＡｓからなる。
　面発光装置５０では、アノード電極１１２が基板１０１の裏面に平面視において発光層１０６の発光領域を囲むように設けられている。アノード電極１１２は、ボンディングワイヤＢＷを介して実装基板２００の第２電極２０３に接続されている。
＜６．本技術の一実施形態の実施例６に係る面発光装置＞
　図２６は、本技術の一実施形態の実施例６に係る面発光装置６０の断面図である。
　面発光装置６０は、ダミー素子部ＤＥが周辺領域ＰＡの最外周部を有しておらず、該最外周部と実装基板２００とがダミーバンプＤＢを介して接合されている点を除いて、実施例１に係る面発光装置１０と概ね同様の構成を有する。
＜７．本技術の一実施形態の実施例７に係る面発光装置＞
　図２７は、本技術の一実施形態の実施例７に係る面発光装置７０の断面図である。
　面発光装置７０は、図２７に示すように、面発光素子１００の各発光素子部ＬＥが裏面出射型の発光ダイオード（ＬＥＤ）である点を除いて、実施例１に係る面発光装置１０と概ね同様の構成を有する。
　面発光装置７０では、一例として、第１半導体多層膜反射鏡１０３が設けられておらず、第１クラッド層１０５内に酸化狭窄層１０４が設けられている。
　面発光装置７０では、発光素子部ＬＥの発光層１０６から上側（基板１０１の裏面側）に発せられた光と、該発光層１０６から下側（基板１０１の表面側）に発せられ第２半導体多層膜反射鏡１０８で反射された光との合成光が基板１０１の裏面側へ出射される。
　面発光装置７０によれば、実施例１に係る面発光装置１０と同様の効果を奏する、高効率且つ高出力の発光ダイオードを備える面発光装置を実現できる。
＜８．本技術の一実施形態の実施例８に係る面発光装置＞
　図２８は、本技術の一実施形態の実施例８に係る面発光装置８０の断面図である。
　面発光装置８０は、図２８に示すように、面発光素子１００の各発光素子部ＬＥが裏面出射型の発光ダイオード（ＬＥＤ）である点を除いて、実施例１に係る面発光装置１０と概ね同様の構成を有する。
　面発光装置８０では、一例として、第１及び第２半導体多層膜反射鏡１０３、１０８が設けられておらず、第１クラッド層１０５内に酸化狭窄層１０４が設けられている。
　面発光装置８０では、発光素子部ＬＥの発光層１０６から上側（基板１０１の裏面側）に発せられた光と、該発光層１０６から下側（基板１０１の表面側）に発せられカソード電極１１５で反射された光との合成光が基板１０１の裏面側へ出射される。
　面発光装置８０によれば、実施例１に係る面発光装置１０と同様の効果を奏する、高効率の発光ダイオードを備える面発光装置を実現できる。
＜９．本技術の一実施形態の実施例９に係る面発光装置＞
　図２９は、本技術の一実施形態の実施例９に係る面発光装置９０の実装基板２００を省略した状態を示す下面図である。
　面発光装置９０は、第１バンプＢ１、第２バンプＢ２及びダミーバンプＤＢの各々が、千鳥配置されている点を除いて、実施例１に係る面発光装置１０と同様の構成を有する。なお、千鳥配置に代えて、例えばランダム配置としてもよい。
　面発光装置９０によれば、各バンプを密に配置することができるため、より多チャンネルの、素子破損や信頼性低下が抑制された面発光素子１００を備える面発光装置９０を実現することができる。
＜１０．本技術の一実施形態の実施例１０に係る面発光装置＞
　図３０は、本技術の一実施形態の実施例１０に係る面発光装置１１０の実装基板２００を省略した状態を示す下面図である。
　面発光装置１１０は、図３０に示すように、ダミー素子部ＤＥの第１領域Ｒ１が素子領域ＥＡの外周の全周に沿って延在する周回状（例えば矩形枠状）であり、第２バンプＢ２が第２領域Ｒ２の全周に沿って設けられている点を除いて、実施例９に係る面発光装置９０と同様の構成を有する。
＜１１．本技術の一実施形態の実施例１１に係る面発光装置＞
　図３１は、本技術の一実施形態の実施例１１に係る面発光装置１２０の実装基板２００を省略した状態を示す下面図である。
　面発光装置１２０は、図３１に示すように、ダミー素子部ＤＥの第２領域Ｒ２の周方向の一部に沿ってダミーバンプＤＢが設けられている点を除いて、実施例１に係る面発光装置１０と同様の構成を有する。
　面発光装置１２０では、第２領域Ｒ２の４隅、短辺の中央部及び長辺の中央部の各々に沿って複数のダミーバンプＤＢが設けられている。
　面発光装置１２０によれば、第２領域Ｒ２の一部に沿ってダミーバンプＤＢが設けられていないが、図３１の例のように第２領域Ｒ２に対してダミーバンプＤＢがバランス良く配置されることにより、バンプ接合時の面発光素子の変形を抑制することが可能である。
＜１２．本技術の一実施形態の実施例１２に係る面発光装置＞
　図３２は、本技術の一実施形態の実施例１２に係る面発光装置１３０の実装基板２００を省略した状態を示す下面図である。
　面発光装置１３０は、図３２に示すように、ダミー素子部ＤＥの第２領域Ｒ２の周方向の一部に沿ってダミーバンプＤＢが設けられている点を除いて、実施例１に係る面発光装置１０と同様の構成を有する。
　面発光装置１３０では、第２領域Ｒ２の周方向の４隅の箇所を含む、等間隔で離間する複数の箇所の各々に沿って複数のダミーバンプＤＢが設けられている。
　面発光装置１３０によれば、第２領域Ｒ２の一部に沿ってダミーバンプＤＢが設けられていないが、図３２の例のように第２領域Ｒ２に対してダミーバンプＤＢがバランス良く配置されることにより、バンプ接合時の面発光素子の変形を抑制することが可能である。
＜１３．本技術の一実施形態の実施例１３に係る面発光装置＞
　図３３は、本技術の一実施形態の実施例１３に係る面発光装置１４０の断面図である。
　面発光装置１４０は、ダミー素子部ＤＥを有していない点を除いて、実施例５に係る面発光装置５０と概ね同様の構成を有する。
　面発光装置１４０では、面発光素子１００の周辺領域ＰＡの、構造物（例えばダミーメサＤＭ）が設けられていない最外周部と、実装基板２００との間に複数のダミーバンプＤＢがスペーサとして介在している。
＜１４．本技術の一実施形態の実施例１４に係る面発光装置＞
　図３４は、本技術の一実施形態の実施例１４に係る面発光装置１５０の断面図である。
　面発光装置１５０は、第１ダミー素子部ＤＥ１を有していない点を除いて、実施例３に係る面発光装置３０と概ね同様の構成を有する。
　面発光装置１５０では、面発光素子１００の周辺領域ＰＡの、構造物（例えばダミーメサＤＭ）が設けられていない最外周部と、実装基板２００との間に複数のダミーバンプＤＢがスペーサとして介在している。
＜１５．本技術の変形例＞
　本技術は、上記一実施形態の各実施例に限らず、適宜変更可能である。
　例えば、上記各実施例に係る面発光装置の発光素子部として、図３６に示す、変形例の発光素子部ＬＥを用いてもよい。本変形例の発光素子部ＬＥは、マルチジャンクションＶＣＳＥＬである。本変形例では、発光素子部ＬＥが、互いに積層された複数（例えば３つ）の発光層１０６と、各発光層１０６のｐ側（上側）に配置された酸化狭窄層１０４と、隣り合う２つの発光層１０６の間に配置されたトンネルジャンクション層１１６とを含む。各発光層１０６は、直上の第１クラッド層１０５と直下の第２クラッド層１０７とで挟まれている。各酸化狭窄層１０４は、直上の第１クラッド層１０５と直下の第１クラッド層１０５とで挟まれている。各トンネルジャンクション層１１６は、直上の第２クラッド層１０７と直下の第１クラッド層１０５とで挟まれている。上記各実施例に係る面発光装置の発光素子部として、本変形例の発光素子部ＬＥを用いることにより、高出力化を図ることができる。よって、当該面発光装置は、特に、後述する移動体（例えば車両）に搭載される距離測定装置（ＬｉＤＡＲ）の光源に適している。なお、本変形例において、発光層１０６、酸化狭窄層１０４及びトンネルジャンクション層１１６の数は、適宜変更可能である。
　例えば、スペーサＳＰは、単一の構造物で構成されてもよい。
　例えば、スペーサＳＰは、バンプ以外の少なくとも１つの構造物で構成されてもよい。
　上記各実施例において、面発光素子は、第１及び第２コンタクト層１０２、１０９の少なくとも一方を有していなくてもよい。
　酸化狭窄層１０４が、第１半導体多層膜反射鏡１０３内に代えて又は加えて、第１コンタクト層１０２内、第１コンタクト層１０２と第１半導体多層膜反射鏡１０３との間、第１半導体多層膜反射鏡１０３と第１クラッド層１０５との間、第１クラッド層１０５内、第１クラッド層１０５と発光層１０６との間、発光層１０６と第２クラッド層１０７との間、第２クラッド層１０７内、第２クラッド層１０７と第２半導体多層膜反射鏡１０８との間、第２半導体多層膜反射鏡１０８内、第２半導体多層膜反射鏡１０８と第２コンタクト層１０９との間、第２コンタクト層１０９内の少なくとも１つに設けられてもよい。
　上記各実施例において、面発光素子の発光素子部アレイは、発光素子部ＬＥが２次元配置されたものであるが、例えば、発光素子部ＬＥが１次元配置されたものであってもよい。
　例えば、面発光素子における電流狭窄は、酸化狭窄層１０４やイオン注入領域ＩＩＡによるものに限らない。例えばＧａ空孔拡散によりアパーチャの内外でバンドギャップエネルギー差を設けてキャリアを閉じ込めるＱＷＩ、トンネルジャンクション、埋め込みトンネルジャンクション等により電流狭窄を行ってもよい。複数の電流狭窄構造を併用してもよい。例えば、酸化狭窄層１０４の非酸化領域１０４ａをイオン注入領域ＩＩＡで取り囲むようにしてもよい。
　例えば、基板１０１は、Ｓｉ基板、Ｇｅ基板、ＧａＮ基板、ＩｎＰ基板等であってもよい。いずれの場合も、基板１０１上に積層される半導体層は、基板１０１の材料に格子整合するものを適宜選択することが好ましい。面発光素子には、波長帯２００～２０００ｎｍに含まれるいずれの発光波長となる材料も用いることが可能である。
　面発光素子は、半導体多層膜反射鏡に限らず、要は、半導体、誘電体及び金属から選択される一種又は２種以上の組み合わせで構成される反射鏡を有していてもよい。
　上記各実施例の面発光装置において、第１及び第２半導体構造の導電型（ｐ型及びｎ型）を逆にしてもよい。この場合、アノード電極及びカソード電極の位置関係も逆にする必要がある。
　上記各実施例の面発光装置の構成の一部を相互に矛盾しない範囲内で組み合わせてもよい。
　上記各実施例において、面発光装置を構成する面発光素子及び実装基板の各構成要素の材料、厚さ、幅、形状、大きさ等は、面発光装置として機能する範囲内で適宜変更可能である。
＜１６．電子機器への応用例＞
　本開示に係る技術（本技術）は、様々な製品（電子機器）へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体や、低消費電力機器（例えばスマートフォン、スマートウォッチ、タブレット、マウス等）に搭載される装置として実現されてもよい。
　本技術に係る面発光装置は、例えば、光により画像を形成又は表示する機器（例えばプリンタ、複写機、プロジェクタ、ヘッドマウントディスプレイ、ヘッドアップディスプレイ等）の光源としても応用可能である。
＜１７．面発光装置を距離測定装置に適用した例＞
　以下に、実施例１に係る面発光装置１０の適用例について説明する。
　図３７は、本技術に係る電子機器の一例としての、面発光装置１０を備えた距離測定装置１０００（測距装置）の概略構成の一例を表したものである。距離測定装置１０００は、ＴＯＦ（Time Of Flight）方式により被検体Ｓまでの距離を測定するものである。距離測定装置１０００は、面発光装置１０を備えている。距離測定装置１０００は、例えば、面発光装置１０、受光装置１２５、レンズ１２８、１３８、信号処理部１４５、制御部１５５、表示部１６５および記憶部１７５を備えている。
　受光装置１２５は、面発光装置１０から出射され被検体Ｓ（物体）で反射された光を受光する。すなわち、受光装置１２５は、被検体Ｓで反射された光を検出する。レンズ１２８は、面発光装置１０から出射された光を平行光化するためのレンズであり、例えばコリメートレンズである。レンズ１３８は、被検体Ｓで反射された光を集光し、受光装置１２５に導くためのレンズであり、例えば集光レンズである。
　信号処理部１４５は、受光装置１２５から入力された信号と、制御部１５５から入力された参照信号との差分に対応する信号を生成するための回路である。制御部１５５は、例えば、Time to Digital Converter (TDC)を含んで構成されている。参照信号は、制御部１５５から入力される信号であってもよいし、面発光装置１０の出力を直接検出する検出部の出力信号であってもよい。制御部１５５は、例えば、面発光装置１０、受光装置１２５、信号処理部１４５、表示部１６５および記憶部１７５を制御するプロセッサである。制御部１５５は、信号処理部１４５で生成された信号に基づいて、被検体Ｓまでの距離を計測する回路である。制御部１５５は、被検体Ｓまでの距離についての情報を表示するための映像信号を生成し、表示部１６５に出力する。表示部１６５は、制御部１５５から入力された映像信号に基づいて、被検体Ｓまでの距離についての情報を表示する。制御部１５５は、被検体Ｓまでの距離についての情報を記憶部１７５に格納する。
　本適用例において、面発光装置１０に代えて、面発光装置２０、３０、４０、５０、６０、７０、８０、９０、１１０、１２０、１３０のいずれかを距離測定装置１０００に適用することもできる。
＜１８．距離測定装置を移動体に搭載した例＞
　図３８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、距離測定装置１２０３１が接続される。距離測定装置１２０３１には、上述の距離測定装置１０００が含まれる。車外情報検出ユニット１２０３０は、距離測定装置１２０３１に車外の物体（被検体Ｓ）との距離を計測させ、それにより得られた距離データを取得する。車外情報検出ユニット１２０３０は、取得した距離データに基づいて、人、車、障害物、標識等の物体検出処理を行ってもよい。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３９は、距離測定装置１２０３１の設置位置の例を示す図である。
　図３９では、車両１２１００は、距離測定装置１２０３１として、距離測定装置１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　距離測定装置１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる距離測定装置１２１０１及び車室内のフロントガラスの上部に備えられる距離測定装置１２１０５は、主として車両１２１００の前方のデータを取得する。サイドミラーに備えられる距離測定装置１２１０２，１２１０３は、主として車両１２１００の側方のデータを取得する。リアバンパ又はバックドアに備えられる距離測定装置１２１０４は、主として車両１２１００の後方のデータを取得する。距離測定装置１２１０１及び１２１０５で取得される前方のデータは、主として先行車両又は、歩行者、障害物、信号機、交通標識等の検出に用いられる。
　なお、図３９には、距離測定装置１２１０１ないし１２１０４の検出範囲の一例が示されている。検出範囲１２１１１は、フロントノーズに設けられた距離測定装置１２１０１の検出範囲を示し、検出範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた距離測定装置１２１０２，１２１０３の検出範囲を示し、検出範囲１２１１４は、リアバンパ又はバックドアに設けられた距離測定装置１２１０４の検出範囲を示す。
　例えば、マイクロコンピュータ１２０５１は、距離測定装置１２１０１ないし１２１０４から得られた距離データを基に、検出範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、距離測定装置１２１０１ないし１２１０４から得られた距離データを元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、距離測定装置１２０３１に適用され得る。
　また、本技術は、以下のような構成をとることもできる。
（１）素子領域と、該素子領域の周辺の周辺領域とを含む面発光素子と、
　前記面発光素子が実装される実装基板と、
　を備え、
　前記素子領域は、前記実装基板側に電極が設けられた発光素子部を有し、
　前記電極がバンプを介して前記実装基板と接合され、
　前記周辺領域と前記実装基板との間にスペーサが介在している、面発光装置。
（２）前記周辺領域の最外周部と前記実装基板との間に前記スペーサが介在している、（１）に記載の面発光装置。
（３）前記周辺領域が、ダミー素子部を有する、（１）又は（２）に記載の面発光装置。
（４）前記ダミー素子部が前記最外周部を含む、（３）に記載の面発光装置。
（５）前記最外周部が、前記素子領域の外周の少なくとも一部に沿って延在し、
　前記スペーサが、前記最外周部の延在方向の少なくとも一部に沿って設けられている、（２）～（４）のいずれか１項に記載の面発光装置。
（６）前記最外周部が、前記素子領域の外周の全周に沿って延在している、（５）に記載の面発光装置。
（７）前記スペーサが、前記延在方向に並ぶ複数の部分を有する、（５）又は（６）に記載の面発光装置。
（８）前記スペーサが、ダミーバンプを含む、（１）～（７）のいずれか１つに記載の面発光装置。
（９）前記面発光素子の前記実装基板側とは反対側の面である出射面は、平坦面である、（１）～（８）のいずれか１つに記載の面発光装置。
（１０）前記面発光素子の側面に改質層が存在する、（１）～（９）のいずれか１つに記載の面発光装置。
（１１）面内方向に直交する方向に関して、前記周辺領域の最外周部の前記実装基板側の面よりも前記電極の前記実装基板側の面の方が前記実装基板に近い位置に位置し、
　前記スペーサの厚さが前記バンプの厚さよりも厚い、（１）～（１０）のいずれか１つに記載の面発光装置。
（１２）前記周辺領域が有するダミー素子部の前記実装基板側及び／又は前記素子領域が有するダミー素子部の前記実装基板側に別の電極が設けられ、
　前記別の電極が、別のバンプを介して前記実装基板と接合されている、（１）～（１１）のいずれか１つに記載の面発光装置。
（１３）前記素子領域が、面内方向に離間する複数の前記発光素子部を有し、
　前記別の電極は、前記複数の発光素子部に共通に設けられた共通電極である、（１１）に記載の面発光装置。
（１４）前記バンプ及び前記ダミーバンプの各々は、加圧により潰れにくくなる材料を含む、（８）～（１３）のいずれか１つに記載の面発光装置。
（１５）前記バンプ及び前記ダミーバンプが、同一の導電性材料からなる、（８）～（１４）のいずれか１つに記載の面発光装置。
（１６）前記周辺領域が、ダミー素子部を含み、
　前記発光素子部及び前記ダミー素子部の各々は、
　互いに積層された第１及び第２半導体構造と、
　前記第１及び第２半導体構造の間に配置された発光層と、
　を有する、（１）～（１５）のいずれか１つに記載の面発光装置。
（１７）発光素子部を有する素子領域と該素子領域の周辺領域とを含む面発光素子を形成する工程と、
　前記周辺領域と実装基板との間にスペーサを介在させるとともに、前記発光素子部の前記実装基板側に設けられた電極と前記実装基板とをバンプを介して接合する工程と、
　を含む、面発光装置の製造方法。
（１８）前記スペーサは、ダミーバンプを含む、（１７）に記載の面発光装置の製造方法。
（１９）前記接合する工程は、前記面発光素子の前記実装基板側とは反対側の面である出射面を前記実装基板側に押圧することにより行われる、（１７）又は（１８）に記載の面発光装置の製造方法。
（２０）前記形成する工程では、複数の前記面発光素子が、前記周辺領域同士が隣接するように一括して形成され、
　前記形成する工程の後、且つ、前記接合する工程の前に前記複数の面発光素子をステルスダイシングにより個片化する工程と、
　を含む、（１７）～（１９）のいずれか１つに記載の面発光装置の製造方法。
　１０、２０、３０、４０、５０、６０、７０、８０、９０、１１０、１２０、１３０：面発光装置
　１００：面発光素子
　１０６：発光層
　１１５：カソード電極（電極）
　１１２：アノード電極（別の電極）
　２００：実装基板
　ＥＡ：素子領域
　ＰＡ：周辺領域
　ＬＥ：発光素子部
　Ｂ１：第１バンプ（バンプ）
　Ｂ２：第２バンプ（別のバンプ）
　ＤＥ：ダミー素子部
　ＳＰ：スペーサ
　ＤＢ：ダミーバンプ
　ＳＳ１：第１半導体構造
　ＳＳ２：第２半導体構造
　ＳＤ１：第１改質層（改質層）
　ＳＤ２：第２改質層（改質層）

Claims (20)

  1. 　素子領域と、該素子領域の周辺の周辺領域とを含む面発光素子と、
    　前記面発光素子が実装される実装基板と、
    　を備え、
    　前記素子領域は、前記実装基板側に電極が設けられた発光素子部を有し、
    　前記電極がバンプを介して前記実装基板と接合され、
    　前記周辺領域と前記実装基板との間にスペーサが介在している、面発光装置。
  2. 　前記周辺領域の最外周部と前記実装基板との間に前記スペーサが介在している、請求項１に記載の面発光装置。
  3. 　前記周辺領域が、ダミー素子部を有する、請求項２に記載の面発光装置。
  4. 　前記ダミー素子部が前記最外周部を含む、請求項３に記載の面発光装置。
  5. 　前記最外周部が、前記素子領域の外周の少なくとも一部に沿って延在し、
    　前記スペーサが、前記最外周部の延在方向の少なくとも一部に沿って設けられている、請求項２に記載の面発光装置。
  6. 　前記最外周部が、前記素子領域の外周の全周に沿って延在している、請求項５に記載の面発光装置。
  7. 　前記スペーサが、前記延在方向に並ぶ複数の部分を有する、請求項５に記載の面発光装置。
  8. 　前記スペーサが、ダミーバンプを含む、請求項１に記載の面発光装置。
  9. 　前記面発光素子の前記実装基板側とは反対側の面である出射面は、平坦面である、請求項１に記載の面発光装置。
  10. 　前記面発光素子の側面に改質層が存在する、請求項１に記載の面発光装置。
  11. 　面内方向に直交する方向に関して、前記周辺領域の最外周部の前記実装基板側の面よりも前記電極の前記実装基板側の面の方が前記実装基板に近い位置に位置し、
    　前記スペーサの厚さが前記バンプの厚さよりも厚い、請求項１に記載の面発光装置。
  12. 　前記周辺領域が有するダミー素子部の前記実装基板側及び／又は前記素子領域が有するダミー素子部の前記実装基板側に別の電極が設けられ、
    　前記別の電極が、別のバンプを介して前記実装基板と接合されている、請求項１に記載の面発光装置。
  13. 　前記素子領域が、面内方向に離間する複数の前記発光素子部を有し、
    　前記別の電極は、前記複数の発光素子部に共通に設けられた共通電極である、請求項１２に記載の面発光装置。
  14. 　前記バンプ及び前記ダミーバンプの各々は、加圧により潰れにくくなる材料を含む、請求項８に記載の面発光装置。
  15. 　前記バンプ及び前記ダミーバンプが、同一の導電性材料からなる、請求項８に記載の面発光装置。
  16. 　前記周辺領域が、ダミー素子部を含み、
    　前記発光素子部及び前記ダミー素子部の各々は、
    　互いに積層された第１及び第２半導体構造と、
    　前記第１及び第２半導体構造の間に配置された発光層と、
    　を有する、請求項１に記載の面発光装置。
  17. 　発光素子部を有する素子領域と該素子領域の周辺領域とを含む面発光素子を形成する工程と、
    　前記周辺領域と実装基板との間にスペーサを介在させるとともに、前記発光素子部の前記実装基板側に設けられた電極と前記実装基板とをバンプを介して接合する工程と、
    　を含む、面発光装置の製造方法。
  18. 　前記スペーサは、ダミーバンプを含む、請求項１７に記載の面発光装置の製造方法。
  19. 　前記接合する工程は、前記面発光素子の前記実装基板側とは反対側の面である出射面を前記実装基板側に押圧することにより行われる、請求項１７に記載の面発光装置の製造方法。
  20. 　前記形成する工程では、複数の前記面発光素子が、前記周辺領域同士が隣接するように一括して形成され、
    　前記形成する工程の後、且つ、前記接合する工程の前に前記複数の面発光素子をステルスダイシングにより個片化する工程と、
    　を含む、請求項１７に記載の面発光装置の製造方法。
PCT/JP2024/018434 2023-06-28 2024-05-20 面発光装置及び面発光装置の製造方法 Ceased WO2025004597A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202480041049.3A CN121336329A (zh) 2023-06-28 2024-05-20 表面发射装置及表面发射装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-105877 2023-06-28
JP2023105877 2023-06-28

Publications (1)

Publication Number Publication Date
WO2025004597A1 true WO2025004597A1 (ja) 2025-01-02

Family

ID=93938506

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/018434 Ceased WO2025004597A1 (ja) 2023-06-28 2024-05-20 面発光装置及び面発光装置の製造方法

Country Status (2)

Country Link
CN (1) CN121336329A (ja)
WO (1) WO2025004597A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319915A (ja) * 2003-04-18 2004-11-11 Sharp Corp 半導体レーザー装置の製造方法および半導体レーザー装置
JP2008235750A (ja) * 2007-03-23 2008-10-02 Seiko Epson Corp レーザ素子、レーザ光源の製造方法、レーザ光源、照明装置、モニタ装置及びプロジェクタ
JP2008243836A (ja) * 2007-03-23 2008-10-09 Hamamatsu Photonics Kk 光源装置および半導体発光素子
WO2020105411A1 (ja) * 2018-11-20 2020-05-28 ソニーセミコンダクタソリューションズ株式会社 発光デバイス及び発光装置
JP2022045535A (ja) * 2020-09-09 2022-03-22 ソニーセミコンダクタソリューションズ株式会社 面発光レーザ装置、電子機器及び面発光レーザ装置の製造方法
JP2022117852A (ja) * 2021-02-01 2022-08-12 京セラ株式会社 光デバイスおよび発光装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319915A (ja) * 2003-04-18 2004-11-11 Sharp Corp 半導体レーザー装置の製造方法および半導体レーザー装置
JP2008235750A (ja) * 2007-03-23 2008-10-02 Seiko Epson Corp レーザ素子、レーザ光源の製造方法、レーザ光源、照明装置、モニタ装置及びプロジェクタ
JP2008243836A (ja) * 2007-03-23 2008-10-09 Hamamatsu Photonics Kk 光源装置および半導体発光素子
WO2020105411A1 (ja) * 2018-11-20 2020-05-28 ソニーセミコンダクタソリューションズ株式会社 発光デバイス及び発光装置
JP2022045535A (ja) * 2020-09-09 2022-03-22 ソニーセミコンダクタソリューションズ株式会社 面発光レーザ装置、電子機器及び面発光レーザ装置の製造方法
JP2022117852A (ja) * 2021-02-01 2022-08-12 京セラ株式会社 光デバイスおよび発光装置

Also Published As

Publication number Publication date
CN121336329A (zh) 2026-01-13

Similar Documents

Publication Publication Date Title
US20220247153A1 (en) Surface light-emission laser device
WO2022130825A1 (ja) 面発光レーザ装置
WO2022185766A1 (ja) 面発光レーザ及び面発光レーザの製造方法
US20250141187A1 (en) Surface emitting laser and manufacturing method for surface emitting laser
WO2025004597A1 (ja) 面発光装置及び面発光装置の製造方法
WO2025013420A1 (ja) 面発光素子及び面発光素子の製造方法
CN118805309A (zh) 表面发射激光器、表面发射激光器阵列以及表面发射激光器的制造方法
WO2025211125A1 (ja) 半導体装置及び半導体装置の製造方法
CN118591954A (zh) 表面发射激光器、表面发射激光器阵列和光源装置
WO2022176482A1 (ja) 面発光レーザ
WO2026028620A1 (ja) フォトニック結晶面発光素子、電子機器及びフォトニック結晶面発光素子の製造方法
WO2024241740A1 (ja) 面発光素子及び光源装置
EP4661223A1 (en) Light source device
WO2024122178A1 (en) Optical apparatus and method for manufacturing optical apparatus
WO2024241931A1 (ja) 面発光素子
WO2026028626A1 (ja) 発光装置
US20250158361A1 (en) Surface emitting laser and method for manufacturing surface emitting laser
WO2026028622A1 (ja) 発光装置
EP4716037A1 (en) Surface light-emitting element
WO2024135133A1 (ja) 面発光レーザ
WO2024241744A1 (ja) 面発光素子
WO2025032979A1 (ja) 発光装置及び測距装置
WO2022185765A1 (ja) 面発光レーザ及び電子機器
CN119137820A (zh) 表面发射激光器和测距装置
WO2025084020A1 (ja) 発光装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24831469

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE