WO2025004192A1

WO2025004192A1 - ブレーキ装置の異常検出装置

Info

Publication number: WO2025004192A1
Application number: PCT/JP2023/023835
Authority: WO
Inventors: 陽一郎大井; 真一水上
Original assignee: Fanuc Corp
Current assignee: Fanuc Corp
Priority date: 2023-06-27
Filing date: 2023-06-27
Publication date: 2025-01-02
Anticipated expiration: 2025-12-27
Also published as: JPWO2025004192A1

Abstract

異常検出装置は、無励磁作動型のブレーキ装置の第１のスイッチング素子の制御端子に第１の指令電圧を印加し、第２のスイッチング素子の制御端子に第２の指令電圧を印加する制御回路と、ブレーキコイルの第１の端子の電位である第１の電位と、ブレーキコイルの第２の端子の電位である第２の電位とを検出する検出回路と、制御回路が第１のスイッチング素子の制御端子に印加した第１の指令電圧と、検出回路によって検出された第１の端子の第１の電位と、制御回路が第２のスイッチング素子の制御端子に印加した第２の指令電圧と、検出回路によって検出された第２の端子の電位との組み合わせパターンに基づき、第１のスイッチング素子及び第２のスイッチング素子の異常の有無を判定する判定回路と、を備える。

Description

ブレーキ装置の異常検出装置

　本開示は、ブレーキ装置の異常検出装置に関する。

　モータ駆動装置では、回転しているモータにブレーキをかけたり、停止しているモータが回転しないよう固定したりするために、無励磁作動型の機械式ブレーキ装置（以下、単に「ブレーキ装置」と称する。）が広く用いられている。ブレーキ装置のブレーキコイルと電源との間にはスイッチング素子が接続されている。無励磁作動型のブレーキ装置では、スイッチング素子が閉動作することで電源からブレーキコイルに電流が流れ込み、ブレーキが解除される。また、スイッチング素子が開動作して電源からブレーキコイルに電流が流れ込まないようにすることで、ブレーキが締結される。ブレーキ装置は、安全に関わる機構であるので高い信頼性が要求される。ブレーキコイルに流れる電流を制御するスイッチング素子に異常があると、ブレーキの締結や解除が正常に行うことができない。このため、ブレーキ装置の異常を検出する技術がいくつか提案されている。

特開２０２２－０６８１４０号公報特開２０１５－２１１６０９号公報

　無励磁作動型のブレーキ装置の異常を正確に検出できる技術が望まれている。

　本開示の一態様によれば、異常検出装置は、ブレーキコイルに電流が流れているときはブレーキを解除し、ブレーキコイルへの電流が遮断されているときはブレーキを締結する無励磁作動型のブレーキ装置の、電源とブレーキコイルの第１の端子との間に接続された第１のスイッチング素子の制御端子に第１の指令電圧を印加することで第１のスイッチング素子の開閉を制御し、ブレーキコイルの第２の端子とグランド４との間に接続された第２のスイッチング素子の制御端子に第２の指令電圧を印加することで第２のスイッチング素子の開閉を制御する制御回路と、ブレーキコイルの第１の端子の電位である第１の電位と、ブレーキコイルの第２の端子の電位である第２の電位とを検出する検出回路と、制御回路が第１のスイッチング素子の制御端子に印加した第１の指令電圧の大きさと、検出回路によって検出された第１の端子の第１の電位の大きさと、制御回路が第２のスイッチング素子の制御端子に印加した第２の指令電圧の大きさと、検出回路によって検出された第２の端子の電位の大きさとの組み合わせパターンに基づき、第１のスイッチング素子及び第２のスイッチング素子の異常の有無を判定する判定回路と、を備える。

本開示の一実施形態による異常検出装置を示す図である。本開示の一実施形態による異常検出装置の異常検出対象である無励磁作動型のブレーキ装置の構造を示す断面図であって、モータに対してブレーキを締結させた状態を示す。本開示の一実施形態による異常検出装置の異常検出対象である無励磁作動型のブレーキ装置の構造を示す断面図であって、モータに対するブレーキが解除された状態を示す。ブレーキ装置のブレーキ締結時におけるノイズの発生を例示する図である。本開示の一実施形態による異常検出装置における判定回路による判定処理に用いられるブレーキ締結時の基準パターンを示す図である。本開示の一実施形態において、ブレーキ装置のブレーキ締結時において各スイッチング素子が正常であるがノイズの影響がある場合の指令電圧及び検出電位を例示する図である。本開示の一実施形態において、ブレーキ装置のブレーキ締結時において第１のスイッチング素子に異常がある場合の指令電圧及び検出電位を例示する図である。本開示の一実施形態による異常検出装置における判定回路による判定処理に用いられるブレーキ解除時の基準パターンを示す図である。本開示の一実施形態による異常検出装置における判定回路の動作フローを示すフローチャートである。

　以下、ブレーキ装置の異常検出装置を、図面を参照して説明する。なお、以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は、省略する場合がある。理解を容易にするために、図面は縮尺を適宜変更している。また、以下の説明では、単に「ブレーキ装置」と表記するときは、無励磁作動型のブレーキ装置を意味する。

＜本開示の一実施形態による全体構成＞
　図１は、本開示の一実施形態による異常検出装置を示す図である。

　本開示の一実施形態による異常検出装置１は、無励磁作動型のブレーキ装置２の異常の有無を検出する。無励磁作動型のブレーキ装置２は、ブレーキコイル２５に電流が流れている励磁時にブレーキを解除し、ブレーキコイル２５への電流が遮断されている無励磁時にブレーキを締結する。

　本開示の一実施形態による異常検出装置１を説明するに先立ち、異常検出装置１が接続されたブレーキ駆動装置が制御するブレーキ装置２の構造について図２及び図３を参照して説明する。図２は、本開示の一実施形態による異常検出装置の異常検出対象である無励磁作動型のブレーキ装置の構造を示す断面図であって、モータに対してブレーキを締結させた状態を示す。図３は、本開示の一実施形態による異常検出装置の異常検出対象である無励磁作動型のブレーキ装置の構造を示す断面図であって、モータに対するブレーキが解除された状態を示す。

　図２及び図３に示すように、ブレーキ装置２において、アマチュア２２と端板２３との間には摩擦板２１が配置される。摩擦板２１にはハブ３２がスプライン結合される。ハブ３２とモータのシャフト３１とは例えば焼き嵌めにより一体化されているので、モータのシャフト３１の回転に連動して摩擦板２１も回転する。端板２３とスペーサ２７とはボルト２８によって結合され、アマチュア２２が摩擦板２１に近づく方向及び遠ざかる方向に移動可能となるようにスペーサ２７に結合される。コア２６内にはバネ２４及びブレーキコイル２５が設けられる。図２に示すように、ブレーキコイル２５に電流が流れていない無励磁状態においては、アマチュア２２はバネ２４の弾性力により摩擦板２１に強く押し付けられ、摩擦板２１がアマチュア２２と端板２３とで挟まれて回転できない。この結果、摩擦板２１に結合されたモータのシャフト３１も回転できなくなり、モータに対してブレーキが作動した状態となる（ブレーキ締結状態）。一方、図３に示すように、ブレーキコイル２５にブレーキ電流が流れる励磁状態においては、アマチュア２２を摩擦板２１に押し付けていたバネ２４の弾性力に打ち勝つ電磁力がコア２６に発生し、これによりアマチュア２２がコア２６に引きつけられて摩擦板２１はアマチュア２２及び端板２３との接触から解放される。この結果、摩擦板２１ひいてはモータのシャフト３１は自由に回転できるようになり、モータに対するブレーキが解除された状態となる（ブレーキ解除状態）。

　図１に示すように、ブレーキ装置２には電源３が接続されている。電源３は、直流電圧を出力する。電源３は、例えば交流電圧を直流電圧に変換する整流器、スイッチングレギュレータ、あるいはバッテリなどで構成される。一例として、電源３は、電圧値が２４Ｖの直流電圧を出力するが、その他の電圧値（例えば１５Ｖ、１２Ｖ、５Ｖなど）の直流電圧を出力する直流電源であってもよい。

　ブレーキ装置２は、電源３からブレーキコイル２５に流れる電流を制御するために、第１のスイッチング素子ＳＷ１と、第２のスイッチング素子ＳＷ２と、ダイオード２９とを備える。

　第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２は、それぞれブレーキ装置２のブレーキコイル２５に直列に接続される。ブレーキコイル２５の正極端子である第１の端子Ｐ１と電源３との間の電路を開路（遮断）または閉路（接続）する第１のスイッチング素子ＳＷ１が設けられる。また、ブレーキコイル２５の負極端子である第２の端子Ｐ２とグランド４との間の電路を開路（遮断）または閉路（接続）する第２のスイッチング素子ＳＷ２が設けられる。なお、図１に示す例では第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２をそれぞれ１つずつ設けたが、この変形例として、それぞれについて２つ以上設けてもよい。第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２の例としては、ＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタ、ＧＴＯ、トランジスタなどがある。ＭＯＳＦＥＴはその端子としてゲート端子、ドレイン端子及びソース端子を有する。ＩＧＢＴはその端子としてゲート端子、コレクタ端子及びエミッタ端子を有する。トランジスタはその端子としてベース端子、コレクタ端子及びエミッタ端子を有する。サイリスタ及びＧＴＯはその端子としてゲート端子、アノード端子及びカソード端子を有する。第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２の「電流流入端子」は、ＭＯＳＦＥＴの「ドレイン端子」、ＩＧＢＴ及びトランジスタの「コレクタ端子」、サイリスタ及びＧＴＯの「アノード端子」がそれぞれ対応する。第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２の「電流流出端子」は、ＭＯＳＦＥＴの「ソース端子」、ＩＧＢＴ及びトランジスタの「エミッタ端子」、サイリスタ及びＧＴＯの「カソード端子」がそれぞれ対応する。第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２の「制御端子」は、ＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタ及びＧＴＯの「ゲート端子」、トランジスタの「ベース端子」がそれぞれ対応する。

　第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２の種類自体は本実施形態を限定するものではなく、例示した以外のスイッチング素子であってもよい。以下の説明では、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２は、一例として、ノーマリーオフ型のスイッチング素子としている。第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２をノーマリーオン型のスイッチング素子とする場合は、以下の説明では、閉指令電圧はＬ（ロー）、開指令電圧はＨ（ハイ）と読み替えられる。

　ダイオード２９は、ブレーキ装置２に対して並列接続されるように、ブレーキコイル２５の第１の端子Ｐ１と第２の端子Ｐ２との間に接続される。ダイオード２９は、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２の開閉サージやノイズなどの瞬間的な高電圧を除去する。

　図１に示すように、本開示の一実施形態による異常検出装置１は、制御回路１１と、検出回路１２と、判定回路１３とを備える。

　制御回路１１は、第１のスイッチング素子ＳＷ１の制御端子Ｃ１に第１の指令電圧を印加することで第１のスイッチング素子ＳＷ１の開閉を制御する。また、制御回路１１は、第２のスイッチング素子ＳＷ２の制御端子Ｃ２に第２の指令電圧を印加することで第２のスイッチング素子ＳＷ２の開閉を制御する。制御回路１１は、ブレーキ装置２のブレーキ締結及びブレーキ解除を制御するためのブレーキ駆動装置としての機能を有するとともに、ブレーキ装置２の異常を検出するための異常検出装置１としての機能を有する。すなわち、制御回路１１は、第１の指令電圧及び第２の指令電圧として、ブレーキ締結時にはブレーキ締結用指令電圧を出力し、ブレーキ解除時にはブレーキ解除用指令電圧を出力する。また、制御回路１１は、第１の指令電圧及び第２の指令電圧として、パルス状のテスト用指令電圧を出力する。制御回路１１から出力された第１の指令電圧は、第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加される。制御回路１１から出力された第２の指令電圧は、第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加される。また、制御回路１１から出力された第１の指令電圧及び第２の指令電圧に関するデータは、判定回路１３に送られる。

　検出回路１２は、ブレーキコイル２５の第１の端子Ｐ１の電位である第１の電位と、ブレーキコイル２５の第２の端子Ｐ２の電位である第２の電位とを検出する。以下、検出された第１の電位及び第２の電位を、「検出電位」と称することがある。検出回路１２による検出結果に関するデータは、判定回路１３に送られる。

　判定回路１３は、制御回路１１が第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加した第１の指令電圧の大きさと、第１のスイッチング素子ＳＷ１の制御端子Ｃ１に第１の指令電圧が印加されたときに検出回路１２によって検出された第１の端子Ｐ１の第１の電位の大きさと、制御回路１１が第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加した第２の指令電圧の大きさと、第２のスイッチング素子ＳＷ２の制御端子Ｃ２に第２の指令電圧が印加されたときに検出回路１２によって検出された第２の端子Ｐ２の電位の大きさとの組み合わせパターンに基づき、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２の異常の有無を判定する。

　判定回路１３は、各指令電圧及び各検出電位の組み合わせパターンが予め規定された基準パターンとは一致しない状態が、所定の不一致判定時間にわたって継続した場合、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２のうちの少なくとも１つに異常が発生したと判定する。

　判定回路１３による判定結果を、例えば表示装置（図示せず）に表示させてもよい。表示装置の例としては、単体のディスプレイ装置、ブレーキ装置２に接続されたモータ駆動装置に付属のディスプレイ装置、上位制御装置（例えばロボットコントローラや数値制御装置）に付属のディスプレイ装置、並びに、パソコン及び携帯端末に付属のディスプレイ装置などがある。

　ブレーキ装置２のブレーキ締結時においては、ノイズの影響により誤判定してしまう可能性があるので、判定回路１３はノイズの影響を排除するための構成を有する。

　ここで、ブレーキ締結時におけるノイズの発生について説明する。図４は、ブレーキ装置のブレーキ締結時におけるノイズの発生を例示する図である。

　ブレーキコイル２５の第１の端子Ｐ１の第１の電位及び第２の端子Ｐ２の第２の電位の大きさを判定するために閾値を設定することで、閾値以上の電位を高電位（Ｈ）とし、閾値未満の電位を低電位（Ｌ）として切り分けることができる。閾値は、例えば、電源３の電位とグランド４の電位とのほぼ中間の値に設定される。

　ブレーキ装置２のブレーキ締結時においては、制御回路１１は、第１の指令電圧として第１のスイッチング素子ＳＷ１の制御端子Ｃ１にブレーキ締結用開指令電圧であるＬ（ロー）を印加し、第２の指令電圧として第２のスイッチング素子ＳＷ２の制御端子Ｃ２にブレーキ締結用開指令電圧であるＬ（ロー）を印加する。第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２に異常がなければ、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２は開動作する。これにより、ブレーキコイル２５の第１の端子Ｐ１と第２の端子Ｐ２との間には電源３からの直流電圧が印加されないので、理想的には、第１の端子Ｐ１の第１の電位と第２の端子Ｐ２の第２の電位は、ともに低電位（Ｌ）になるはずである。ブレーキ装置２がブレーキ締結時にあるにもかかわらず、第１の端子Ｐ１の第１の電位及び／または第２の端子Ｐ２の第２の電位がＨ（ハイ）になった場合は、第１のスイッチング素子ＳＷ１及び／または第２のスイッチング素子ＳＷ２に異常が発生している可能性がある。

　しかしながら、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２に異常が発生していなくても、ノイズの影響によって第１の端子Ｐ１の第１の電位及び／または第２の端子Ｐ２の第２の電位がＨ（ハイ）になることがある。その理由は次の通りである。

　ブレーキコイル２５の第１の端子Ｐ１と第２の端子Ｐ２との間は、グランド４から切り離されたハイインピーダンス状態となるので、ブレーキコイル２５の第１の端子Ｐ１と第２の端子Ｐ２との間は、外部からのノイズの影響を受けやすくなり、ノイズに起因してその電位の大きさが変動する。図４に示す例では、ブレーキコイル２５の第２の端子Ｐ２の第２の電位が、ノイズの影響を受けて変動している様子を示している。第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２が正常であった場合は、ブレーキ装置２のブレーキ締結時においては第２の電位は、本来は低電位（Ｌ）であると判定されるべきところ、ノイズの影響により、本来の判定結果とは「不一致」となる高電位（Ｈ）と判定されてしまう時間が生じることがある。このような「不一致時間」がある程度長い時間継続し、アラーム判定時間を超えてしまうと、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２に異常が発生していないにもかかわらず、「異常が発生した」と誤判定してしまう。

　そこで、本開示の一実施形態では、ブレーキ装置２のブレーキ締結時における上述したようなノイズに起因する誤判定を回避するために、制御回路１１は、ブレーキ装置２のブレーキ締結時において、第１のスイッチング素子ＳＷ１の制御端子Ｃ１及び第２のスイッチング素子ＳＷ２の制御端子Ｃ２に対して、ブレーキ締結用指令電圧を印加している合間に、パルス状のテスト用指令電圧を印加する。すなわち、制御回路１１は、ブレーキ装置２のブレーキ締結時において、第１の指令電圧として、ブレーキ締結用開指令電圧及びパルス状のテスト用閉指令電圧のうちの一方を第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加し、第２の指令電圧として、ブレーキ締結用開指令電圧及びパルス状のテスト用閉指令電圧のうちの一方を第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加する。そして、判定回路１３は、各制御端子Ｃ１及びＣ２に対するブレーキ締結用開指令電圧及びパルス状のテスト用閉指令電圧の印加時のそれぞれにおいて、各指令電圧及び各検出電位の組み合わせパターンが予め規定された基準パターンと一致するか否かを判定する。判定回路１３は、各指令電圧及び各検出電位の組み合わせパターンが基準パターンと一致しない状態（すなわち不一致である状態）が、予め規定された不一致判定時間にわたって継続した場合、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２に異常が発生したと判定する。また、判定回路１３は、各指令電圧及び各検出電位の組み合わせパターンが基準パターンと一致しない状態（すなわち不一致である状態）が、不一致判定時間まで継続しない場合は、ノイズの発生の可能性があるので、異常とは判定しない。また、判定回路１３は、各指令電圧及び各検出電位の組み合わせパターンが基準パターンと一致する場合は、当然のことながら異常とは判定しない。

＜ブレーキ締結時の基準パターン＞
　続いて、判定回路１３による判定処理に用いられるブレーキ締結時の基準パターンについて説明する。

　第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２が正常である場合、第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加される第１の指令電圧及び第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加される第２の指令電圧に応じて、ブレーキコイル２５の第１の端子Ｐ１の第１の電位の大きさ及びブレーキコイル２５の第２の端子Ｐ２の第２の電位の大きさが決まる。第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２が正常である場合における第１の指令電圧と第１の電位と第２の指令電圧と第２の電位との組み合わせが、基準パターンとして規定される。

　図５は、本開示の一実施形態による異常検出装置における判定回路による判定処理に用いられるブレーキ締結時の基準パターンを示す図である。なお、図５では、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２はノーマリーオフ型のスイッチング素子としているので、開指令電圧はＬ（ロー）であり、閉指令電圧はＨ（ハイ）である。第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２はノーマリーオン型のスイッチング素子である場合は、図５の基準テーブルは、開指令電圧はＨ（ハイ）に、閉指令電圧はＬ（ロー）にそれぞれ読み替えて適用される。

　制御回路１１は、ブレーキ装置２のブレーキ締結時において、第１の指令電圧として、ブレーキ締結用開指令電圧及びパルス状のテスト用閉指令電圧のうちの一方を第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加し、第２の指令電圧として、ブレーキ締結用開指令電圧及びパルス状のテスト用閉指令電圧のうちの一方を第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加する。ブレーキ締結時における基準パターンは、ブレーキ装置２のブレーキ締結状態を維持するための指令電圧と検出電位との組み合わせと、第１のスイッチング素子ＳＷ１の制御端子Ｃ１にパルス状のテスト用指令電圧が印加されるときの指令電圧と検出電位との組み合わせと、第２のスイッチング素子ＳＷ２の制御端子Ｃ２にパルス状のテスト用指令電圧が印加されるときの指令電圧と検出電位との組み合わせとを含む。より詳細には次の通りである。

　ブレーキ締結時の基本状態では、第１の指令電圧がブレーキ締結用開指令電圧であるＬ（ロー）であり、かつ第１の端子Ｐ１の第１の電位が閾値未満の値であるＬ（ロー）であり、かつ第２の指令電圧がブレーキ締結用開指令電圧であるＬ（ロー）であり、かつ第２の端子Ｐ２の第２の電位が閾値未満の値であるＬ（ロー）である組み合わせが、基準パターンとなる。

　第１のスイッチング素子ＳＷ１の制御端子Ｃ１にパルス状のテスト用指令電圧が印加される状態では、第１の指令電圧がテスト用閉指令電圧であるＨ（ハイ）であり、かつ第１の端子Ｐ１の第１の電位が閾値以上の値であるＨ（ハイ）であり、かつ第２の指令電圧がブレーキ締結用開指令電圧であるＬ（ロー）であり、かつ第２の端子Ｐ２の第２の電位が閾値以上の値であるＨ（ハイ）である組み合わせが、基準パターンとなる。

　第２のスイッチング素子ＳＷ２の制御端子Ｃ２にパルス状のテスト用指令電圧が印加される状態では、第１の指令電圧がブレーキ締結用開指令電圧であるＬ（ロー）でり、かつ第１の端子Ｐ１の第１の電位が閾値未満の値であるＬ（ロー）であり、かつ第２の指令電圧がテスト用閉指令電圧であるＨ（ハイ）であり、かつ第２の端子Ｐ２の第２の電位が閾値未満の値であるＬ（ロー）である組み合わせが、基準パターンとなる。

＜波形例＞
　図６は、本開示の一実施形態において、ブレーキ装置のブレーキ締結時において各スイッチング素子が正常であるがノイズの影響がある場合の指令電圧及び検出電位を例示する図である。図６では、ブレーキ締結時において時刻ｔ１から時刻ｔ２までの間と時刻ｔ４以降にブレーキコイル２５の第１の端子Ｐ１と第２の端子Ｐ２との間にノイズが発生した場合を例示している。

　開始時刻から時刻ｔ１までは、第１の指令電圧としてブレーキ締結用開指令電圧であるＬ（ロー）が第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加され、第２の指令電圧としてブレーキ締結用開指令電圧であるＬ（ロー）が第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加される。これにより、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２は、ともに開状態となる。この結果、第２の端子Ｐ２の第２の電位は主としてＬ（ロー）であるが、第１の端子Ｐ１の第１の電位は、本来であればＬ（ロー）であるべきところ、ノイズの影響により、閾値以上の値であるＨ（ハイ）となる時間が比較的長く発生している。よって、開始時刻から時刻ｔ１までは、各指令電圧及び各検出電位の組み合わせパターンは、図５に示す基準パターンと不一致となる。

　時刻ｔ１から時刻ｔ２までの間は、第１の指令電圧としてテスト用閉指令電圧であるＨ（ハイ）が第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加され、第２の指令電圧としてブレーキ締結用開指令電圧であるＬ（ロー）が第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加される。これにより、第１のスイッチング素子ＳＷ１は開状態となり、第２のスイッチング素子ＳＷ２は閉状態となる。この結果、第１の端子Ｐ１の第１の電位は閾値以上の値であるＨ（ハイ）となり、第２の端子Ｐ２の第２の電位は閾値以上の値であるＨ（ハイ）となる。よって、時刻ｔ１から時刻ｔ２までは、各指令電圧及び各検出電位の組み合わせパターンは、図５に示す基準パターンと一致し、開始時刻から時刻ｔ１までの不一致時間が終了する。

　時刻ｔ２から時刻ｔ３までの間は、第１の指令電圧としてブレーキ締結用開指令電圧であるＬ（ロー）が第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加され、第２の指令電圧としてブレーキ締結用開指令電圧であるＬ（ロー）が第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加される。これにより、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２は、ともに開状態となる。第１の端子Ｐ１の第１の電位は主としてＬ（ロー）であるが、第２の端子Ｐ２の第２の電位は、本来であればＬ（ロー）であるべきところ、ノイズの影響により、閾値以上の値であるＨ（ハイ）となる時間が比較的長く発生している。よって、時刻ｔ２から時刻ｔ３までは、各指令電圧及び各検出電位の組み合わせパターンは、図５に示す基準パターンと不一致となる。

　時刻ｔ３から時刻ｔ４までの間は、第１の指令電圧としてブレーキ締結用開指令電圧であるＬ（ロー）が第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加され、第２の指令電圧としてテスト用閉指令電圧であるＨ（ハイ）が第２のスイッチング素子の制御端子Ｃ２に印加される。このとき、第１のスイッチング素子ＳＷ１は開状態となり、第２のスイッチング素子ＳＷ２は閉状態となる。この結果、第１の端子Ｐ１の第１の電位は閾値未満の値であるＬ（ロー）となり、第２の端子Ｐ２の第２の電位は閾値未満の値であるＬ（ロー）となる。よって、時刻ｔ３から時刻ｔ４までは、各指令電圧及び各検出電位の組み合わせパターンは、図５に示す基準パターンと一致し、時刻ｔ２から時刻ｔ３までの不一致時間が終了する。

　図６に例示したように、各スイッチング素子が正常であるがノイズの影響を受けている場合であっても、パルス状のテスト用指令電圧が第１のスイッチング素子ＳＷ１の制御端子Ｃ１及び第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加されることによって、各指令電圧及び各検出電位の組み合わせパターンと基準パターンとが一致するので、ノイズの影響によりパターンが不一致となる時間は長くは継続しない。そこで、各指令電圧及び各検出電位の組み合わせパターンが基準パターンと一致したときは不一致判定時間を０に一旦リセットする。これにより、ノイズに起因するパターン不一致状態が異常判定処理から排除されるので、ノイズに起因する誤判定を防ぐことができる。

　図７は、本開示の一実施形態において、ブレーキ装置のブレーキ締結時において第１のスイッチング素子に異常がある場合の指令電圧及び検出電位を例示する図である。図７では、ブレーキ締結時において時刻ｔ６で第１のスイッチング素子ＳＷ１に異常が発生した場合を例示している。なお、図７では、説明を簡明なものにするために、ノイズの発生はしていないとした。

　開始時刻から時刻ｔ５までは、第１の指令電圧としてブレーキ締結用開指令電圧であるＬ（ロー）が第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加され、第２の指令電圧としてブレーキ締結用開指令電圧であるＬ（ロー）が第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加される。これにより、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２は、ともに開状態となる。この結果、第１の端子Ｐ１の第１の電位及び第２の端子Ｐ２の第２の電位はともにＬ（ロー）となる。よって、開始時刻から時刻ｔ５までは、各指令電圧及び各検出電位の組み合わせパターンは、図５に示す基準パターンと一致する。

　時刻ｔ５から時刻ｔ６までの間は、第１の指令電圧としてテスト用閉指令電圧であるＨ（ハイ）が第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加され、第２の指令電圧としてブレーキ締結用開指令電圧であるＬ（ロー）が第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加される。これにより、第１のスイッチング素子ＳＷ１は開状態となり、第２のスイッチング素子ＳＷ２は閉状態となる。この結果、第１の端子Ｐ１の第１の電位は閾値以上の値であるＨ（ハイ）となり、第２の端子Ｐ２の第２の電位は閾値以上の値であるＨ（ハイ）となる。よって、時刻ｔ５から時刻ｔ６までは、各指令電圧及び各検出電位の組み合わせパターンは、図５に示す基準パターンと一致する。

　時刻ｔ６以降、第１のスイッチング素子ＳＷ１に異常（ショート故障）が発生している。

　時刻ｔ６から時刻ｔ７までの間は、第１の指令電圧としてブレーキ締結用開指令電圧であるＬ（ロー）が第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加され、第２の指令電圧としてブレーキ締結用開指令電圧であるＬ（ロー）が第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加される。このとき、第２のスイッチング素子ＳＷ２は開状態となるが、第１のスイッチング素子ＳＷ１はショート故障しているので閉状態のままである。この結果、第１の端子Ｐ１の第１の電位はＨ（ハイ）となり、第２の端子Ｐ２の第２の電位はＨ（ハイ）となる時間が比較的長く発生する。よって、時刻ｔ６から時刻ｔ７までは、各指令電圧及び各検出電位の組み合わせパターンは、図５に示す基準パターンと不一致となる。

　時刻ｔ７から時刻ｔ８までの間は、第１の指令電圧としてブレーキ締結用開指令電圧であるＬ（ロー）が第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加され、第２の指令電圧としてテスト用閉指令電圧であるＨ（ハイ）が第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加される。このとき、第１のスイッチング素子ＳＷ１はショート故障しているので閉状態のままであり、第２のスイッチング素子ＳＷ２は閉状態となる。この結果、第１の端子Ｐ１の第１の電位はＨ（ハイ）となり、第２の端子Ｐ２の第２の電位はＬ（ロー）となる。よって、時刻ｔ７から時刻ｔ８までは、各指令電圧及び各検出電位の組み合わせパターンは、図５に示す基準パターンと不一致となる。

　時刻ｔ８から時刻ｔ９までは、第１の指令電圧としてブレーキ締結用開指令電圧であるＬ（ロー）が第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加され、第２の指令電圧としてブレーキ締結用開指令電圧であるＬ（ロー）が第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加される。このとき、第１のスイッチング素子ＳＷ１はショート故障しているので閉状態のままであり、第２のスイッチング素子ＳＷ２は、開状態となる。この結果、第１の端子Ｐ１の第１の電位はＨ（ハイ）となり、第２の端子Ｐ２の第２の電位はＨ（ハイ）となる。よって、時刻ｔ７から時刻ｔ８までは、各指令電圧及び各検出電位の組み合わせパターンは、図５に示す基準パターンと不一致となる。

　図７に例示したように、第１のスイッチング素子ＳＷ１に異常が発生した時刻ｔ６以降において、各指令電圧及び各検出電位の組み合わせパターンと基準パターンとの不一致が一旦発生すると、それ以降はパターン不一致時間が継続することになる。第２のスイッチング素子ＳＷ２に異常が発生しても同様である。

　上述した図６及び図７から、各指令電圧及び各検出電位の組み合わせパターンが基準パターンと一致したときに不一致判定時間を０に一旦リセットすれば、「各指令電圧及び各検出電位の組み合わせパターンが基準パターンとは一致しない状態が不一致判定時間にわたって継続した場合に１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２に異常が発生した」という判定処理を行ったとしても、ノイズに起因する誤判定は発生しないことが分かる。

　そこで、本開示の実施形態では、各指令電圧及び各検出電位の組み合わせパターンと基準パターンとの不一致時間をカウントする不一致時間カウンタ１３２を設け、不一致時間カウンタ１３２によりカウントされた不一致時間を監視する。各指令電圧及び各検出電位の組み合わせパターンと基準パターンとの不一致が一旦発生したら、不一致時間カウンタ１３２による不一致時間のカウントを開始し、各指令電圧及び各検出電位の組み合わせパターンと基準パターンとが一致した時点で不一致時間カウンタ１３２のカウントをリセットする。不一致時間カウンタ１３２によるカウントされた不一致時間が、所定の不一致判定時間を超えた場合は、第１のスイッチング素子ＳＷ１及び／または第２のスイッチング素子ＳＷ２に異常が発生したと判定する。ブレーキ装置２のブレーキ締結時には、第１のスイッチング素子ＳＷ１の制御端子Ｃ１及び第２のスイッチング素子ＳＷ２の制御端子Ｃ２には、主としてブレーキ締結用開指令電圧が印加されるが、その間にもパルス状のテスト用閉指令電圧が周期的に印加される。パルス状のテスト用閉指令電圧の印加の周期は、不一致判定時間よりも短く設定される。これにより、ノイズに起因するパターン不一致時間は異常と判定されなくなり、無励磁作動型のブレーキ装置２の異常検出装置１においてノイズに起因する誤判定を防ぐことができる。

　本開示の一実施形態による異常検出装置１は、上述したブレーキ装置２のブレーキ締結時に加え、ブレーキ解除時にも同様に適用することができる。

＜ブレーキ解除時の基準パターン＞
　図８は、本開示の一実施形態による異常検出装置における判定回路による判定処理に用いられるブレーキ解除時の基準パターンを示す図である。なお、図８では、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２はノーマリーオフ型のスイッチング素子としているので、開指令電圧はＬ（ロー）であり、閉指令電圧はＨ（ハイ）である。第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２はノーマリーオン型のスイッチング素子である場合は、図８の基準テーブルは、開指令電圧はＨ（ハイ）に、閉指令電圧はＬ（ロー）にそれぞれ読み替えて適用される。

　制御回路１１は、ブレーキ装置２のブレーキ解除時において、第１の指令電圧として、ブレーキ解除用閉指令電圧及びパルス状のテスト用開指令電圧のうちの一方を第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加し、第２の指令電圧として、ブレーキ解除用閉指令電圧及びパルス状のテスト用開指令電圧を第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加する。ブレーキ解除時における基準パターンは、ブレーキ装置２のブレーキ機序状態を維持するための指令電圧と検出電位との組み合わせと、第１のスイッチング素子ＳＷ１の制御端子Ｃ１にパルス状のテスト用指令電圧が印加されるときの指令電圧と検出電位との組み合わせと、第２のスイッチング素子ＳＷ２の制御端子Ｃ２にパルス状のテスト用指令電圧が印加されるときの指令電圧と検出電位との組み合わせとを含む。より詳細には次の通りである。

　ブレーキ解除時の基本状態では、第１の指令電圧がブレーキ解除用閉指令電圧であるＨ（ハイ）であり、かつ第１の端子Ｐ１の第１の電位が閾値以上の値であるＨ（ハイ）であり、かつ第２の指令電圧がブレーキ解除用閉指令電圧であるＨ（ハイ）であり、かつ第２の端子Ｐ２の第２の電位が閾値未満の値であるＬ（ロー）である組み合わせが、基準パターンとなる。

　第１のスイッチング素子ＳＷ１の制御端子Ｃ１にパルス状のテスト用指令電圧が印加される状態では、第１の指令電圧がテスト用開指令電圧であるＬ（ロー）であり、かつ第１の端子Ｐ１の第１の電位が閾値未満の値であるＬ（ロー）であり、かつ第２の指令電圧がブレーキ解除用閉指令電圧であるＨ（ハイ）であり、かつ第２の端子Ｐ２の第２の電位が閾値未満の値であるＬ（ロー）である組み合わせが、基準パターンとなる。

　第２のスイッチング素子ＳＷ２の制御端子Ｃ２にパルス状のテスト用指令電圧が印加される状態では、第１の指令電圧がブレーキ解除用閉指令電圧であるＨ（ハイ）であり、かつ第１の端子Ｐ１の第１の電位が閾値以上の値であるＨ（ハイ）であり、かつ第２の指令電圧がテスト用開指令電圧であるＬ（ロー）であり、かつ第２の端子Ｐ２の第２の電位が閾値以上の値であるＨ（ハイ）である組み合わせが、基準パターンとなる。

　なお、ブレーキ装置２のブレーキ解除時は、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２はともに閉状態にあるので、電源３から第１のスイッチング素子ＳＷ１、ブレーキコイル２５、第２のスイッチング素子ＳＷ２を経てグランド４に至るまでの経路は導通状態にある。よって、ブレーキコイル２５の第１の端子Ｐ１と第２の端子Ｐ２との間は、外部からのノイズの影響を受けにくい。したがって、ブレーキ装置２のブレーキ締結時において判定回路１３による異常判定処理に用いられる不一致判定時間は、ブレーキ装置２のブレーキ解除時において判定回路１３による異常判定処理に用いられる不一致判定時間よりも短く設定されてもよい。

　ブレーキ装置２のブレーキ解除時には、第１のスイッチング素子ＳＷ１の制御端子Ｃ１及び第２のスイッチング素子ＳＷ２の制御端子Ｃ２には、主としてブレーキ解除用閉指令電圧が印加されるが、その間にもパルス状のテスト用開指令電圧が周期的に印加される。パルス状のテスト用開指令電圧の印加の周期は、不一致判定時間よりも短く設定される。これにより、仮にノイズが発生したとしても当該ノイズに起因するパターン不一致時間は異常と判定されなくなり、無励磁作動型のブレーキ装置２の異常検出装置１においてノイズに起因する誤判定をより確実に防ぐことができる。

＜判定回路の詳細＞
　上述した判定回路１３による判定処理を実現するために、判定回路１３は、パターン判定部１３１と、不一致時間カウンタ１３２と、不一致時間判定部１３３と、アラーム出力部１３４と、テスト時間カウンタ１３５と、テスト時間判定部１３６とを備える。

　パターン判定部１３１は、各指令電圧及び各検出電位の組み合わせパターンが基準パターンと一致するか否かを判定する。

　不一致時間カウンタ１３２は、各指令電圧及び各検出電位の組み合わせパターンと基準パターンとが不一致となる継続時間を示す不一致時間カウント値を格納する。

　不一致時間判定部１３３は、不一致時間カウント値が第１の規定値に達したか否かを判定する。第１の規定値は、不一致判定時間に設定される。

　アラーム出力部１３４は、不一致時間判定部１３３による判定の結果、不一致時間カウント値が第１の規定値に達したと判定された場合、異常が発生したことを示すアラームを出力する。

　テスト時間カウンタ１３５は、テスト時間カウント値を格納する。

　テスト時間判定部１３６は、不一致時間判定部１３３による判定の結果、不一致時間カウント値が第１の規定値に達したと判定されなかった場合、テスト時間カウント値が第２の規定値に達したか否かを判定する。第２の規定値は、パルス状のテスト用閉指令電圧の印加の１周期の長さに設定される。

　パターン判定部１３１による判定の結果、各指令電圧及び各検出電位の組み合わせパターンが基準パターンと一致すると判定されなかった場合は、不一致時間カウンタ１３２は不一致時間カウント値をインクリメントし、かつ、不一致時間カウンタ１３２により不一致時間カウント値がインクリメントされた後に、テスト時間判定部１３６による判定処理が実行される。

　パターン判定部１３１による判定の結果、各指令電圧及び各検出電位の組み合わせパターンが基準パターンと一致すると判定された場合は、不一致時間カウンタ１３２は不一致時間カウント値をリセットし、かつ、不一致時間カウンタ１３２により不一致時間カウント値がリセットされた後に、テスト時間判定部１３６による判定処理が実行される。

　テスト時間判定部１３６による判定の結果、テスト時間カウント値が第２の規定値に達したと判定されなかった場合は、テスト時間カウンタ１３５はテスト時間カウント値をインクリメントし、かつ、テスト時間カウンタ１３５によりテスト時間カウント値がインクリメントされた後に、パターン判定部１３１による判定処理が実行される。

　テスト時間判定部１３６による判定の結果、テスト時間カウント値が第２の規定値に達したと判定された場合は、テスト時間カウンタ１３５はテスト時間カウント値をリセットし、かつ、テスト時間カウンタ１３５によりテスト時間カウント値がリセットされた後に、制御回路１１はパルス状のテスト用指令電圧を第１のスイッチング素子ＳＷ１の制御端子Ｃ１及び第２のスイッチング素子ＳＷ２の制御端子Ｃ２のうちのいずれかに印加し、かつ、パルス状のテスト用指令電圧が第１のスイッチング素子ＳＷ１の制御端子Ｃ１及び第２のスイッチング素子ＳＷ２の制御端子Ｃ２のうちのいずれかに印加された後に、パターン判定部１３１による判定処理が実行される。

　図９は、本開示の一実施形態による異常検出装置における判定回路の動作フローを示すフローチャートである。図９に示すフローチャートはブレーキ装置２のブレーキ締結及びブレーキ解除のいずれの場合においても適用可能であるが、ここでは、ブレーキ装置２のブレーキ締結時の判定回路１３の動作について説明する。

　ブレーキ装置２のブレーキ締結時において、ステップＳ１０１において、テスト時間カウンタ１３５のテスト時間カウント値がリセットされる。

　ステップＳ１０２において、制御回路１１は、第１の指令電圧として第１のスイッチング素子ＳＷ１の制御端子Ｃ１にテスト用閉指令電圧を印加し、第２の指令電圧として第２のスイッチング素子ＳＷ２の制御端子Ｃ２にブレーキ締結用開指令電圧を印加する。

　ステップＳ１０３において、パターン判定部１３１は、各指令電圧及び各検出電位の組み合わせパターンが基準パターンと一致するか否かを判定する。

　ステップＳ１０３において各指令電圧及び各検出電位の組み合わせパターンが基準パターンと一致すると判定された場合は、ステップＳ１０４において、不一致時間カウンタ１３２の不一致時間カウント値がリセットされ、その後、ステップＳ１０６へ進む。

　ステップＳ１０３において各指令電圧及び各検出電位の組み合わせパターンが基準パターンと一致しないと判定された場合は、ステップＳ１０５において、不一致時間カウンタ１３２の不一致時間カウント値がインクリメントされ、その後、ステップＳ１０６へ進む。

　ステップＳ１０６において、不一致時間判定部１３３は、不一致時間カウント値が第１の規定値に達したか否かを判定する。第１の規定値は、不一致判定時間に設定されている。

　ステップＳ１０６において不一致時間カウント値が第１の規定値に達したと判定された場合は、ステップＳ１０７において、アラーム出力部１３４は、アラームを出力する。

　ステップＳ１０７において不一致時間カウント値が第１の規定値に達したと判定されなかった場合は、ステップＳ１０８において、テスト時間判定部１３６は、テスト時間カウント値が第２の規定値に達したか否かを判定する。第２の規定値は、パルス状のテスト用閉指令電圧の印加の１周期の長さに設定されている。

　ステップＳ１０８においてテスト時間カウント値が第２の規定値に達したと判定されなかった場合は、ステップＳ１０９において、テスト時間カウンタ１３５のテスト時間カウント値がインクリメントされ、その後、ステップＳ１０３へ戻る。

　ステップＳ１０８においてテスト時間カウント値が第２の規定値に達したと判定された場合は、ステップＳ１１０へ進む。

　ステップＳ１１０において、テスト時間カウンタ１３５のテスト時間カウント値がリセットされる。

　ステップＳ１１１において、制御回路１１は、第１の指令電圧として第１のスイッチング素子ＳＷ１の制御端子Ｃ１にブレーキ締結用開指令電圧を印加し、第２の指令電圧として第２のスイッチング素子ＳＷ２の制御端子Ｃ２にテスト用閉指令電圧を印加する。

　ステップＳ１１２において、パターン判定部１３１は、各指令電圧及び各検出電位の組み合わせパターンが基準パターンと一致するか否かを判定する。

　ステップＳ１１２において各指令電圧及び各検出電位の組み合わせパターンが基準パターンと一致すると判定された場合は、ステップＳ１１３において、不一致時間カウンタ１３２の不一致時間カウント値がリセットされ、その後、ステップＳ１１５へ進む。

　ステップＳ１１２において各指令電圧及び各検出電位の組み合わせパターンが基準パターンと一致しないと判定された場合は、ステップＳ１１４において、不一致時間カウンタ１３２の不一致時間カウント値がインクリメントされ、その後、ステップＳ１１５へ進む。

　ステップＳ１１５において、不一致時間判定部１３３は、不一致時間カウント値が第１の規定値に達したか否かを判定する。

　ステップＳ１１５において不一致時間カウント値が第１の規定値に達したと判定された場合は、ステップＳ１１６において、アラーム出力部１３４は、アラームを出力する。

　ステップＳ１１５において不一致時間カウント値が第１の規定値に達したと判定されなかった場合は、ステップＳ１１７において、テスト時間判定部１３６は、テスト時間カウント値が第２の規定値に達したか否かを判定する。

　ステップＳ１１７においてテスト時間カウント値が第２の規定値に達したと判定されなかった場合は、ステップＳ１１８において、テスト時間カウンタ１３５のテスト時間カウント値がインクリメントされ、その後、ステップＳ１１２へ戻る。

　ステップＳ１１７においてテスト時間カウント値が第２の規定値に達したと判定された場合は、ステップＳ１０１へ戻る。

＜プロセッサ及びメモリ＞
　異常検出装置１内には、演算処理装置である少なくとも１つのプロセッサが設けられる。演算処理装置としては、例えばＩＣ、ＬＳＩ、ＣＰＵ、ＭＰＵ、ＤＳＰなどがある。演算処理装置は、ブレーキ装置２が接続されるモータ駆動装置内に設けられてもよい。演算処理装置は、制御回路１１、検出回路１２、判定回路１３、及びその他の処理部を有する。演算処理装置が有するこれらの各部は、例えば、プロセッサ上で実行されるプログラムにより実現される機能モジュールである。例えば、制御回路１１、検出回路１２、判定回路１３、及びその他の処理部をプログラム形式で構築する場合は、演算処理装置をこのプログラムに従って動作させることで、各部の機能を実現することができる。制御回路１１、検出回路１２、判定回路１３、及びその他の処理部における各処理を実行するためのプログラムは、半導体メモリ、磁気記録媒体または光記録媒体といった、コンピュータ読取可能な記録媒体に記録された形で提供されてもよい。またあるいは、制御回路１１、検出回路１２、判定回路１３、及びその他の処理部を、各部の機能を実現するプログラムを書き込んだ半導体集積回路として実現してもよい。

　また、異常検出装置１内には、記憶装置である少なくとも１つのメモリが設けられる。メモリは、ブレーキ装置２が接続されるモータ駆動装置内に設けられてもよい。メモリとしては、例えばＥＥＰＲＯＭ（登録商標）などのような電気的に消去・記録可能な不揮発性メモリ、または、例えばＤＲＡＭ、ＳＲＡＭなどのような高速で読み書きのできるランダムアクセスメモリなどがある。また、記憶装置は、例えばＨＤＤ（ハードディスクドライブ）やＳＳＤ（ソリッドステートドライブ）などのような構成を有してもよい。メモリには、制御回路１１、検出回路１２、判定回路１３、及びその他の処理部を動作させるためのプログラムが格納される。また、メモリには、不一致時間カウンタ１３２の不一致時間カウント値が格納される。また、メモリには、テスト時間カウンタ１３５のテスト時間カウント値が格納される。メモリには、検出回路１２が検出した第１の電位及び第２の電池がＨ（ハイ）であるかＬ（ロー）であるかを切り分けるための閾値が格納される。また、メモリには、異常検出装置１に関連する各種プログラム及び各種データが格納される。

＜異常検出装置の動作＞
　本開示の一実施形態による異常検出装置１によれば、無励磁作動型のブレーキ装置２のブレーキ締結時及びブレーキ解除時のいずれにおいてもブレーキ装置２の異常を正確に検出することができる。

　上述したように、本開示の一実施形態では、各指令電圧及び各検出電位の組み合わせパターンが基準パターンと一致しない状態が、不一致判定時間にわたって継続した場合は、異常が発生と判定する。ブレーキ装置２のブレーキ締結時はブレーキコイル２５の第１の端子Ｐ１と第２の端子Ｐ２との間は、グランド４から切り離されたハイインピーダンス状態となるので、ブレーキコイル２５の第１の端子Ｐ１と第２の端子Ｐ２との間は、外部からのノイズの影響を受けやすくなる。第１のスイッチング素子ＳＷ１の制御端子Ｃ１及び第２のスイッチング素子ＳＷ２の制御端子Ｃ２にパルス状のテスト用指令電圧が印加されたときに各指令電圧及び各検出電位の組み合わせパターンが基準パターンと一致した場合は、不一致判定時間をカウントする不一致時間カウンタ値がリセットされる。これにより、ノイズに起因するパターン不一致状態が排除されるので、ノイズに起因する誤判定を防ぐことができる。

　以上、本開示について詳述したが、本開示は上述した個々の実施形態に限定されるものではない。これらの実施形態は、本開示の要旨を逸脱しない範囲で、または、特許請求の範囲に記載された内容とその均等物から導き出される本開示の趣旨を逸脱しない範囲で、種々の追加、置き換え、変更、部分的削除等が可能である。また、これらの実施形態は、組み合わせて実施することもできる。例えば、上述した実施形態において、各動作の順序や各処理の順序は、一例として示したものであり、これらに限定されるものではない。また、上述した実施形態の説明に数値又は数式が用いられている場合も同様である。

＜付記＞
　上記実施形態に関し、更に以下の付記を開示する。

（付記１）
　ブレーキコイル２５に電流が流れているときはブレーキを解除し、ブレーキコイル２５への電流が遮断されているときはブレーキを締結する無励磁作動型のブレーキ装置２の、電源３とブレーキコイル２５の第１の端子Ｐ１との間に接続された第１のスイッチング素子ＳＷ１の制御端子Ｃ１に第１の指令電圧を印加することで第１のスイッチング素子ＳＷ１の開閉を制御し、ブレーキコイル２５の第２の端子Ｐ２とグランド４との間に接続された第２のスイッチング素子の制御端子Ｃ２に第２の指令電圧を印加することで第２のスイッチング素子ＳＷ２の開閉を制御する制御回路１１と、
　ブレーキコイル２５の第１の端子Ｐ１の電位である第１の電位と、ブレーキコイル２５の第２の端子Ｐ２の電位である第２の電位とを検出する検出回路１２と、
　制御回路１１が第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加した第１の指令電圧の大きさと、検出回路１２によって検出された第１の端子Ｐ１の第１の電位の大きさと、制御回路１１が第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加した第２の指令電圧の大きさと、検出回路１２によって検出された第２の端子Ｐ２の電位の大きさとの組み合わせパターンに基づき、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２の異常の有無を判定する判定回路１３と、
を備える異常検出装置１。
（付記２）
　判定回路１３は、組み合わせパターンが予め規定された基準パターンとは一致しない状態が、所定の不一致判定時間にわたって継続した場合、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２に異常が発生したと判定する、付記１に記載の異常検出装置１。
（付記３）
　制御回路１１は、ブレーキ装置２のブレーキ締結時において、第１の指令電圧として、ブレーキ締結用開指令電圧及びパルス状のテスト用閉指令電圧のうちの一方を第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加し、第２の指令電圧として、ブレーキ締結用開指令電圧及びパルス状のテスト用閉指令電圧のうちの一方を第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加する、付記２に記載の異常検出装置１。
（付記４）
　基準パターンは、
　第１の指令電圧がブレーキ締結用開指令電圧であり、かつ第１の電位が閾値未満の値であり、かつ第２の指令電圧がブレーキ締結用開指令電圧であり、かつ第２の電位が閾値未満の値である組み合わせと、
　第１の指令電圧がテスト用閉指令電圧であり、かつ第１の電位が閾値以上の値であり、かつ第２の指令電圧がブレーキ締結用開指令電圧であり、かつ第２の電位が閾値以上の値である組み合わせと、
　第１の指令電圧がブレーキ締結用開指令電圧であり、かつ第１の電位が閾値未満の値であり、かつ第２の指令電圧がテスト用閉指令電圧であり、かつ第２の電位が閾値未満の値である組み合わせと、
を含む、付記３に記載の異常検出装置１。
（付記５）
　制御回路１１は、ブレーキ装置２のブレーキ解除時において、第１の指令電圧として、ブレーキ解除用閉指令電圧及びパルス状のテスト用開指令電圧のうちの一方を第１のスイッチング素子ＳＷ１の制御端子Ｃ１に印加し、第２の指令電圧として、ブレーキ解除用閉指令電圧及びパルス状のテスト用開指令電圧を第２のスイッチング素子ＳＷ２の制御端子Ｃ２に印加する、付記２に記載の異常検出装置１。
（付記６）
　基準パターンは、
　第１の指令電圧がブレーキ解除用閉指令電圧であり、かつ第１の電位が閾値以上の値であり、かつ第２の指令電圧がブレーキ解除用閉指令電圧であり、かつ第２の電位が閾値未満の値である組み合わせと、
　第１の指令電圧がテスト用開指令電圧であり、かつ第１の電位が閾値未満の値であり、かつ第２の指令電圧がブレーキ解除用閉指令電圧であり、かつ第２の電位が閾値未満の値である組み合わせと、
　第１の指令電圧がブレーキ解除用閉指令電圧であり、かつ第１の電位が閾値以上の値であり、かつ第２の指令電圧がテスト用開指令電圧であり、かつ第２の電位が閾値以上の値である組み合わせと、
を含む、付記５に記載の異常検出装置１。
（付記７）
　ブレーキ装置２のブレーキ締結時において判定回路１３による異常判定処理に用いられる不一致判定時間は、ブレーキ装置２のブレーキ解除時において判定回路１３による異常判定処理に用いられる不一致判定時間よりも短い、付記２に記載の異常検出装置１。
（付記８）
　判定回路１３は、
　組み合わせパターンが基準パターンと一致するか否かを判定するパターン判定部１３１と、
　不一致時間カウント値を格納する不一致時間カウンタ１３２と、
　不一致時間カウント値が第１の規定値に達したか否かを判定する不一致時間判定部１３３と、
　不一致時間判定部１３３による判定の結果、不一致時間カウント値が第１の規定値に達したと判定された場合、異常が発生したことを示すアラームを出力するアラーム出力部１３４と、
　テスト時間カウント値を格納するテスト時間カウンタ１３５と、
　不一致時間判定部１３３による判定の結果、不一致時間カウント値が第１の規定値に達したと判定されなかった場合、テスト時間カウント値が第２の規定値に達したか否かを判定するテスト時間判定部１３６と、
を備え、
　パターン判定部１３１による判定の結果、組み合わせパターンが基準パターンと一致すると判定されなかった場合は、不一致時間カウンタ１３２は不一致時間カウント値をインクリメントし、かつ、不一致時間カウンタ１３２により不一致時間カウント値がインクリメントされた後に、テスト時間判定部１３６による判定処理が実行され、
　パターン判定部１３１による判定の結果、組み合わせパターンが基準パターンと一致すると判定された場合は、不一致時間カウンタ１３２は不一致時間カウント値をリセットし、かつ、不一致時間カウンタ１３２により不一致時間カウント値がリセットされた後に、テスト時間判定部１３６による判定処理が実行され、
　テスト時間判定部１３６による判定の結果、テスト時間カウント値が第２の規定値に達したと判定されなかった場合は、テスト時間カウンタ１３５はテスト時間カウント値をインクリメントし、かつ、テスト時間カウンタ１３５によりテスト時間カウント値がインクリメントされた後に、パターン判定部１３１による判定処理が実行され、
　テスト時間判定部１３６による判定の結果、テスト時間カウント値が第２の規定値に達したと判定された場合は、テスト時間カウンタ１３５はテスト時間カウント値をリセットし、かつ、テスト時間カウンタ１３５によりテスト時間カウント値がリセットされた後に、制御回路１１はパルス状のテスト用指令電圧を第１のスイッチング素子ＳＷ１の制御端子Ｃ１及び第２のスイッチング素子ＳＷ２の制御端子Ｃ２のうちのいずれかに印加し、かつ、パルス状のテスト用指令電圧が第１のスイッチング素子ＳＷ１の制御端子Ｃ１及び第２のスイッチング素子ＳＷ２の制御端子Ｃ２のうちのいずれかに印加された後に、パターン判定部１３１による判定処理が実行される、付記２～７のいずれか１つに記載の異常検出装置１。

　１　　異常検出装置
　２　　ブレーキ装置
　３　　電源
　４　　グランド
　１１　　制御回路
　１２　　検出回路
　１３　　判定回路
　２１　　摩擦板
　２２　　アマチュア
　２３　　端板
　２４　　バネ
　２５　　ブレーキコイル
　２６　　コア
　２７　　スペーサ
　２８　　ボルト
　２９　　ダイオード
　３１　　シャフト
　３２　　ハブ
　１３１　　パターン判定部
　１３２　　不一致時間カウンタ
　１３３　　不一致時間判定部
　１３４　　アラーム出力部
　１３５　　テスト時間カウンタ
　１３６　　テスト時間判定部
　Ｃ１、Ｃ２　　制御端子
　Ｐ１　　第１の端子
　Ｐ２　　第２の端子
　ＳＷ１　　第１のスイッチング素子
　ＳＷ２　　第２のスイッチング素子

Claims

　ブレーキコイルに電流が流れているときはブレーキを解除し、前記ブレーキコイルへの電流が遮断されているときはブレーキを締結する無励磁作動型のブレーキ装置の、電源と前記ブレーキコイルの第１の端子との間に接続された第１のスイッチング素子の制御端子に第１の指令電圧を印加することで前記第１のスイッチング素子の開閉を制御し、前記ブレーキコイルの第２の端子とグランドとの間に接続された第２のスイッチング素子の制御端子に第２の指令電圧を印加することで前記第２のスイッチング素子の開閉を制御する制御回路と、
　前記ブレーキコイルの前記第１の端子の電位である第１の電位と、前記ブレーキコイルの前記第２の端子の電位である第２の電位とを検出する検出回路と、
　前記制御回路が前記第１のスイッチング素子の制御端子に印加した前記第１の指令電圧の大きさと、前記検出回路によって検出された前記第１の端子の前記第１の電位の大きさと、前記制御回路が前記第２のスイッチング素子の制御端子に印加した前記第２の指令電圧の大きさと、前記検出回路によって検出された前記第２の端子の電位の大きさとの組み合わせパターンに基づき、前記第１のスイッチング素子及び前記第２のスイッチング素子の異常の有無を判定する判定回路と、
を備える異常検出装置。
　前記判定回路は、前記組み合わせパターンが予め規定された基準パターンとは一致しない状態が、所定の不一致判定時間にわたって継続した場合、前記第１のスイッチング素子及び前記第２のスイッチング素子に異常が発生したと判定する、請求項１に記載の異常検出装置。
　前記制御回路は、前記ブレーキ装置のブレーキ締結時において、前記第１の指令電圧として、ブレーキ締結用開指令電圧及びパルス状のテスト用閉指令電圧のうちの一方を前記第１のスイッチング素子の制御端子に印加し、前記第２の指令電圧として、ブレーキ締結用開指令電圧及びパルス状のテスト用閉指令電圧のうちの一方を前記第２のスイッチング素子の制御端子に印加する、請求項２に記載の異常検出装置。
　前記基準パターンは、
　前記第１の指令電圧が前記ブレーキ締結用開指令電圧であり、かつ前記第１の電位が閾値未満の値であり、かつ前記第２の指令電圧が前記ブレーキ締結用開指令電圧であり、かつ前記第２の電位が前記閾値未満の値である組み合わせと、
　前記第１の指令電圧が前記テスト用閉指令電圧であり、かつ前記第１の電位が前記閾値以上の値であり、かつ前記第２の指令電圧が前記ブレーキ締結用開指令電圧であり、かつ前記第２の電位が前記閾値以上の値である組み合わせと、
　前記第１の指令電圧が前記ブレーキ締結用開指令電圧であり、かつ前記第１の電位が前記閾値未満の値であり、かつ前記第２の指令電圧が前記テスト用閉指令電圧であり、かつ前記第２の電位が前記閾値未満の値である組み合わせと、
を含む、請求項３に記載の異常検出装置。
　前記制御回路は、前記ブレーキ装置のブレーキ解除時において、前記第１の指令電圧として、ブレーキ解除用閉指令電圧及びパルス状のテスト用開指令電圧のうちの一方を前記第１のスイッチング素子の制御端子に印加し、前記第２の指令電圧として、ブレーキ解除用閉指令電圧及びパルス状のテスト用開指令電圧のうちの一方を前記第２のスイッチング素子の制御端子に印加する、請求項２に記載の異常検出装置。
　前記基準パターンは、
　前記第１の指令電圧が前記ブレーキ解除用閉指令電圧であり、かつ前記第１の電位が閾値以上の値であり、かつ前記第２の指令電圧が前記ブレーキ解除用閉指令電圧であり、かつ前記第２の電位が前記閾値未満の値である組み合わせと、
　前記第１の指令電圧が前記テスト用開指令電圧であり、かつ前記第１の電位が前記閾値未満の値であり、かつ前記第２の指令電圧が前記ブレーキ解除用閉指令電圧であり、かつ前記第２の電位が前記閾値未満の値である組み合わせと、
　前記第１の指令電圧が前記ブレーキ解除用閉指令電圧であり、かつ前記第１の電位が前記閾値以上の値であり、かつ前記第２の指令電圧が前記テスト用開指令電圧であり、かつ前記第２の電位が前記閾値以上の値である組み合わせと、
を含む、請求項５に記載の異常検出装置。
　前記ブレーキ装置のブレーキ締結時において前記判定回路による異常判定処理に用いられる前記不一致判定時間は、前記ブレーキ装置のブレーキ解除時において前記判定回路による異常判定処理に用いられる前記不一致判定時間よりも短い、請求項２に記載の異常検出装置。
　前記判定回路は、
　前記組み合わせパターンが前記基準パターンと一致するか否かを判定するパターン判定部と、
　不一致時間カウント値を格納する不一致時間カウンタと、
　前記不一致時間カウント値が第１の規定値に達したか否かを判定する不一致時間判定部と、
　前記不一致時間判定部による判定の結果、前記不一致時間カウント値が前記第１の規定値に達したと判定された場合、異常が発生したことを示すアラームを出力するアラーム出力部と、
　テスト時間カウント値を格納するテスト時間カウンタと、
　前記不一致時間判定部による判定の結果、前記不一致時間カウント値が前記第１の規定値に達したと判定されなかった場合、前記テスト時間カウント値が第２の規定値に達したか否かを判定するテスト時間判定部と、
を備え、
　前記パターン判定部による判定の結果、前記組み合わせパターンが前記基準パターンと一致すると判定されなかった場合は、前記不一致時間カウンタは前記不一致時間カウント値をインクリメントし、かつ、前記不一致時間カウンタにより前記不一致時間カウント値がインクリメントされた後に、前記テスト時間判定部による判定処理が実行され、
　前記パターン判定部による判定の結果、前記組み合わせパターンが前記基準パターンと一致すると判定された場合は、前記不一致時間カウンタは前記不一致時間カウント値をリセットし、かつ、前記不一致時間カウンタにより前記不一致時間カウント値がリセットされた後に、前記テスト時間判定部による判定処理が実行され、
　前記テスト時間判定部による判定の結果、前記テスト時間カウント値が前記第２の規定値に達したと判定されなかった場合は、前記テスト時間カウンタは前記テスト時間カウント値をインクリメントし、かつ、前記テスト時間カウンタにより前記テスト時間カウント値がインクリメントされた後に、前記パターン判定部による判定処理が実行され、
　前記テスト時間判定部による判定の結果、前記テスト時間カウント値が前記第２の規定値に達したと判定された場合は、前記テスト時間カウンタは前記テスト時間カウント値をリセットし、かつ、前記テスト時間カウンタにより前記テスト時間カウント値がリセットされた後に、前記制御回路はパルス状のテスト用指令電圧を前記第１のスイッチング素子の制御端子及び前記第２のスイッチング素子の制御端子のうちのいずれかに印加し、かつ、前記パルス状のテスト用指令電圧が前記第１のスイッチング素子の制御端子及び前記第２のスイッチング素子の制御端子のうちのいずれかに印加された後に、前記パターン判定部による判定処理が実行される、請求項２～７のいずれか一項に記載の異常検出装置。