WO2024257544A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2024257544A1
WO2024257544A1 PCT/JP2024/018096 JP2024018096W WO2024257544A1 WO 2024257544 A1 WO2024257544 A1 WO 2024257544A1 JP 2024018096 W JP2024018096 W JP 2024018096W WO 2024257544 A1 WO2024257544 A1 WO 2024257544A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead
semiconductor device
region
die pad
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/018096
Other languages
English (en)
French (fr)
Inventor
登茂平 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2025527581A priority Critical patent/JPWO2024257544A1/ja
Priority to CN202480037736.8A priority patent/CN121286140A/zh
Publication of WO2024257544A1 publication Critical patent/WO2024257544A1/ja
Priority to US19/412,003 priority patent/US20260096448A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/10—Configurations of laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/417—Bonding materials between chips and die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Definitions

  • This disclosure relates to a semiconductor device.
  • the semiconductor device disclosed in Patent Document 1 includes two die pads, a control element (controller) and a drive element (gate driver) mounted individually on the two die pads, and a sealing resin that covers the two die pads, the control element, and the drive element.
  • the semiconductor device drives switching elements such as IGBTs and MOSFETs.
  • the semiconductor device is used in inverter circuits, etc.
  • the power supply voltage supplied to the drive element is equal to or greater than the voltage applied to the switching element, and so the power supply voltage supplied to the control element is different from the power supply voltage supplied to the drive element. This results in a difference between the voltage applied to the control element and its conductive path, and the voltage applied to the drive element and its conductive path. Therefore, in this semiconductor device, an insulating element is interposed in the transmission path of the electrical signal between the control element and drive element, so that the control element and its conductive path are insulated from the drive element and its conductive path. This prevents dielectric breakdown of each of the control element and drive element.
  • the semiconductor device further includes a wire that is conductively connected to either the control element or the drive element and the terminal.
  • a wire that is conductively connected to either the control element or the drive element and the terminal.
  • An object of the present disclosure is to provide a semiconductor device that is improved over conventional semiconductor devices.
  • an object of the present disclosure is to provide a semiconductor device that can suppress a decrease in the dielectric strength voltage of the device without increasing the size of the device.
  • the semiconductor device provided by a first aspect of the present disclosure comprises a first die pad having a first mounting surface and a first back surface facing opposite each other in a first direction, a first semiconductor element mounted on the first mounting surface, a first lead spaced from the first die pad, a first conductive member conductively joined to the first semiconductor element and the first lead, and a sealing resin covering the first die pad, the first semiconductor element, and the first conductive member.
  • the first semiconductor element has a first element surface facing the same side as the first mounting surface in the first direction.
  • the sealing resin has a top surface facing the same side as the first mounting surface in the first direction, a bottom surface facing the opposite side to the top surface in the first direction, and a first side surface facing one side in a second direction perpendicular to the first direction.
  • the first lead protrudes from the first side surface. If the first distance between the first mounting surface and the top surface in the first direction is D1, the second distance between the first back surface and the bottom surface in the first direction is D2, and the third distance between the first element surface and the top surface in the first direction is D3, then the relationship D1>D2 ⁇ D3 is satisfied.
  • the first conductive member is located between the first mounting surface and the top surface.
  • FIG. 1 is a plan view of a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a plan view corresponding to FIG. 1, showing the sealing resin through the plan view.
  • FIG. 3 is a front view of the semiconductor device shown in FIG.
  • FIG. 4 is a rear view of the semiconductor device shown in FIG.
  • FIG. 5 is a left side view of the semiconductor device shown in FIG.
  • FIG. 6 is a right side view of the semiconductor device shown in FIG.
  • FIG. 7 is a cross-sectional view taken along line VII-VII in FIG.
  • FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG.
  • FIG. 9 is a cross-sectional view taken along line IX-IX in FIG.
  • FIG. 10 is a plan view of the semiconductor device according to the second embodiment of the present disclosure, seen through the sealing resin.
  • FIG. 11 is a cross-sectional view taken along line XI-XI of FIG.
  • FIG. 12 is a plan view of a semiconductor device according to a third embodiment of the present disclosure.
  • FIG. 13 is a plan view corresponding to FIG. 12, showing the sealing resin through the transparent view.
  • 14 is a front view of the semiconductor device shown in FIG. 15 is a left side view of the semiconductor device shown in FIG.
  • FIG. 16 is a cross-sectional view taken along line XVI-XVI in FIG.
  • the semiconductor device A10 includes a first semiconductor element 11, a second semiconductor element 12, an insulating element 13, a first die pad 21, a second die pad 22, a plurality of first leads 31, a plurality of second leads 32, and a sealing resin 50.
  • the semiconductor device A10 further includes a third lead 33, a fourth lead 34, a fifth lead 35, a sixth lead 36, two seventh leads 37, a plurality of first conductive members 41, a plurality of second conductive members 42, a plurality of third conductive members 43, and a plurality of fourth conductive members 44.
  • the semiconductor device A10 is surface-mounted on a wiring board of an inverter device of an electric vehicle or a hybrid vehicle, for example.
  • the package format of the semiconductor device A10 is a small outline package (SOP).
  • SOP small outline package
  • FIG. 2 shows the sealing resin 50 through the transparent state for ease of understanding.
  • the outer shape of the sealing resin 50 is indicated by an imaginary line (two-dot chain line).
  • first direction z A direction perpendicular to the first direction z is referred to as the "second direction x.”
  • second direction x A direction perpendicular to both the first direction z and the second direction x is referred to as the "third direction y.”
  • the first semiconductor element 11, the second semiconductor element 12, and the insulating element 13 are each composed of individual elements.
  • the second semiconductor element 12 is located on the opposite side of the first semiconductor element 11 in the second direction x with the insulating element 13 as a reference.
  • the insulating element 13 is located next to the first semiconductor element 11 in the third direction y.
  • each of the first semiconductor element 11, the second semiconductor element 12, and the insulating element 13 is rectangular with its longer side extending in the third direction y.
  • the first semiconductor element 11 controls the second semiconductor element 12.
  • the first semiconductor element 11 includes a circuit that converts an electrical signal input from another semiconductor device into a PWM control signal, a transmission circuit that transmits the PWM control signal to the second semiconductor element 12, and a receiving circuit that receives the electrical signal from the second semiconductor element 12.
  • the second semiconductor element 12 drives a switching element located outside the semiconductor device A10.
  • the switching element is, for example, an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor).
  • the second semiconductor element 12 includes a receiving circuit for receiving a PWM control signal, a circuit for driving the switching element based on the PWM control signal, and a transmitting circuit for transmitting an electrical signal to the first semiconductor element 11.
  • An example of the electrical signal is an output signal from a temperature sensor located near the motor.
  • the insulating element 13 transmits an electric signal such as a PWM (Pulse Width Modulation) control signal in an insulated state.
  • the insulating element 13 is an inductor-coupled type.
  • An insulating transformer is an example of an inductor-coupled type insulating element 13.
  • the insulating transformer transmits an electric signal in an insulated state by inductively coupling two inductors (coils).
  • the two inductors include a transmitting inductor and a receiving inductor. Each of the two inductors is stacked in the first direction z.
  • a dielectric layer made of silicon dioxide (SiO 2 ) or the like is located between the transmitting inductor and the receiving inductor. The dielectric layer electrically insulates the transmitting inductor and the receiving inductor.
  • the insulating element 13 may be a capacitive type.
  • a capacitor is an example of a capacitive type insulating element 13.
  • the voltages applied to the first semiconductor element 11 and the second semiconductor element 12 are different from each other. Therefore, a potential difference occurs between the first semiconductor element 11 and the second semiconductor element 12.
  • the voltage applied to the second semiconductor element 12 is higher than the voltage applied to the first semiconductor element 11.
  • the power supply voltage supplied to the second semiconductor element 12 is higher than the power supply voltage supplied to the first semiconductor element 11.
  • a first circuit having a first semiconductor element 11 and a second circuit having a second semiconductor element 12 are insulated from each other by an insulating element 13.
  • the insulating element 13 is conductive to the first circuit and the second circuit.
  • the first circuit includes a plurality of first leads 31, a third lead 33 and a fifth lead 35 in addition to the first semiconductor element 11.
  • the second circuit includes a plurality of second leads 32, a fourth lead 34 and a sixth lead 36 in addition to the second die pad 22.
  • the first circuit and the second circuit have relatively different potentials.
  • the potential of the first circuit is higher than the potential of the second circuit.
  • the insulating element 13 relays mutual signals between the first circuit and the second circuit.
  • the voltage applied to the ground (GND) of the first semiconductor element 11 is about 0 V
  • the voltage applied to the ground of the second semiconductor element 12 may transiently reach 600 V or more.
  • the first semiconductor element 11 has a first element surface 11A that faces the same side in the first direction z as a first mounting surface 21A of a first die pad 21 described below.
  • the first semiconductor element 11 has a plurality of first electrodes 111.
  • the plurality of first electrodes 111 are provided on the first element surface 11A.
  • the plurality of first electrodes 111 include, for example, aluminum (Al).
  • the plurality of first electrodes 111 are conductive to a circuit formed in the first semiconductor element 11.
  • the second semiconductor element 12 has a second element surface 12A that faces the same side in the first direction z as a second mounting surface 22A of the second die pad 22 described below.
  • the second semiconductor element 12 has a plurality of second electrodes 121.
  • the plurality of second electrodes 121 are provided on the second element surface 12A.
  • the plurality of second electrodes 121 include, for example, aluminum.
  • the plurality of second electrodes 121 are conductive to a circuit formed in the second semiconductor element 12.
  • the insulating element 13 is located between the second semiconductor element 12 and the first semiconductor element 11 in the second direction x.
  • the first semiconductor element 11 is located on the opposite side of the second semiconductor element 12 with respect to the insulating element 13 in the second direction x.
  • On one side of the insulating element 13 in the first direction z (the side to which the first element surface 11A of the first semiconductor element 11 faces in the first direction z), a plurality of third electrodes 131 and a plurality of fourth electrodes 132 are provided.
  • Each of the third electrodes 131 and each of the fourth electrodes 132 is conductive to a transmitting inductor or a receiving inductor, respectively.
  • the multiple third electrodes 131 are arranged along the third direction y, and are located between the first semiconductor element 11 and the second semiconductor element 12 in the second direction x.
  • the multiple fourth electrodes 132 are arranged along the third direction y, and are located on the opposite side of the first semiconductor element 11 with respect to the multiple third electrodes 131 in the second direction x.
  • the multiple third electrodes 131 and the multiple fourth electrodes 132 include, for example, aluminum.
  • the sealing resin 50 covers the first semiconductor element 11, the second semiconductor element 12, the insulating element 13, the first die pad 21, and the second die pad 22. As shown in FIG. 7, the sealing resin 50 further covers the first conductive members 41, the second conductive members 42, the third conductive members 43, and the fourth conductive members 44.
  • the sealing resin 50 is an insulator.
  • the sealing resin 50 is made of a material that contains, for example, epoxy resin. When viewed in the first direction z, the sealing resin 50 is rectangular.
  • the sealing resin 50 has a top surface 51, a bottom surface 52, a first side surface 53, a second side surface 54, and two third side surfaces 55.
  • the top surface 51 and the bottom surface 52 face in opposite directions in the first direction z.
  • the top surface 51 faces the same side in the first direction z as the first mounting surface 21A of the first die pad 21, which will be described later.
  • the first side 53 is connected to the top surface 51 and the bottom surface 52 and faces one side of the second direction x.
  • the first side 53 is located closer to the first die pad 21 than the second side 54.
  • the first side 53 includes a first region 531, a second region 532, and a third region 533.
  • the first region 531 includes the first direction z as an in-plane direction. When viewed in the first direction z, the first region 531 is located outward from each of the top surface 51 and the bottom surface 52.
  • the second region 532 is located between the first region 531 and the top surface 51 in the first direction z.
  • the third region 533 is located on the opposite side to the second region 532 with respect to the first region 531.
  • Each of the second region 532 and the third region 533 is inclined with respect to the first region 531.
  • the inclination angle ⁇ 1 of the second region 532 relative to the first region 531 is greater than the inclination angle ⁇ 1 of the third region 533 relative to the first region 531.
  • the second side 54 is connected to the top surface 51 and the bottom surface 52 and faces the opposite side to the first side 53 in the second direction x.
  • the second side 54 is located closer to the second die pad 22 than the first side 53.
  • the second side 54 includes a fourth region 541, a fifth region 542, and a sixth region 543.
  • the fourth region 541 includes the first direction z as an in-plane direction. When viewed in the first direction z, the fourth region 541 is located outward from each of the top surface 51 and the bottom surface 52.
  • the fifth region 542 is located between the fourth region 541 and the top surface 51 in the first direction z.
  • the sixth region 543 is located on the opposite side to the fifth region 542 with respect to the fourth region 541.
  • Each of the fifth region 542 and the sixth region 543 is inclined with respect to the fourth region 541.
  • the inclination angle ⁇ 2 of the fifth region 542 relative to the fourth region 541 is greater than the inclination angle ⁇ 2 of the sixth region 543 relative to the fourth region 541.
  • each of the two third side surfaces 55 is connected to the top surface 51 and the bottom surface 52 and faces opposite each other in the third direction y.
  • Each of the two third side surfaces 55 includes a seventh region 551, an eighth region 552, and a ninth region 553.
  • the seventh region 551 includes the first direction z as an in-plane direction. When viewed in the first direction z, the seventh region 551 is located outward from each of the top surface 51 and the bottom surface 52.
  • the eighth region 552 is located between the seventh region 551 and the top surface 51 in the first direction z.
  • the ninth region 553 is located on the opposite side to the eighth region 552 with respect to the seventh region 551.
  • Each of the eighth region 552 and the ninth region 553 is inclined with respect to the seventh region 551.
  • the inclination angle ⁇ 3 of the eighth region 552 relative to the seventh region 551 is greater than the inclination angle ⁇ 3 of the ninth region 553 relative to the seventh region 551.
  • the first die pad 21, the second die pad 22, the multiple first leads 31, the multiple second leads 32, the third lead 33, the fourth lead 34, the fifth lead 35, the sixth lead 36, and the two seventh leads 37 all contain copper (Cu).
  • the first die pad 21, the second die pad 22, and these leads are obtained from the same lead frame.
  • the first die pad 21 and the second die pad 22 are spaced apart from each other in the second direction x, as shown in Figures 1 and 2.
  • the first semiconductor element 11 and the insulating element 13 are mounted on the first die pad 21, and the second semiconductor element 12 is mounted on the second die pad 22.
  • the area of the first die pad 21 is larger than the area of the second die pad 22 when viewed in the first direction z.
  • the first semiconductor element 11 may be mounted on the first die pad 21, and the second semiconductor element 12 and the insulating element 13 may be mounted on the second die pad 22.
  • the first die pad 21 has a first mounting surface 21A and a first back surface 21B that face opposite each other in the first direction z.
  • the first mounting surface 21A faces the same side as the top surface 51 of the sealing resin 50 in the first direction z.
  • the first semiconductor element 11 and the insulating element 13 are each bonded to the first mounting surface 21A via a bonding layer 29.
  • the bonding layer 29 is made of a paste containing metal particles.
  • the metal particles are, for example, silver (Ag). Therefore, the bonding layer 29 is a conductor. Alternatively, the bonding layer 29 may be solder.
  • the distance in the first direction z between the first mounting surface 21A of the first die pad 21 and the top surface 51 of the sealing resin 50 is defined as a first distance D1.
  • the distance in the first direction z between the first back surface 21B of the first die pad 21 and the bottom surface 52 of the sealing resin 50 is defined as a second distance D2.
  • the distance in the first direction z between the first element surface 11A of the first semiconductor element 11 and the top surface 51 is defined as a third distance D3. In this case, the relationship D1>D2>D3 is satisfied.
  • the first die pad 21 has two first holes 211, a plurality of second holes 212, and two third holes 213.
  • the two first holes 211, the plurality of second holes 212, and the two third holes 213 each penetrate the first die pad 21 in the first direction z.
  • the two first holes 211 are located on both sides of the first semiconductor element 11 in the third direction y.
  • Each of the two first holes 211 extends in the second direction x.
  • the plurality of second holes 212 are located between the first semiconductor element 11 and the insulating element 13 in the second direction x.
  • Each of the plurality of second holes 212 extends in the third direction y.
  • the plurality of second holes 212 are arranged along the third direction y.
  • the two third holes 213 are located on both sides of the insulating element 13 in the third direction y. Each of the two third holes 213 extends in the second direction x.
  • the second die pad 22 has a second mounting surface 22A and a second back surface 22B that face opposite each other in the first direction z.
  • the second mounting surface 22A faces the same side as the first mounting surface 21A of the first die pad 21 in the first direction z.
  • the second semiconductor element 12 is bonded to the second mounting surface 22A via a bonding layer 29.
  • the distance in the first direction z between the second mounting surface 22A of the second die pad 22 and the top surface 51 of the sealing resin 50 is defined as a fourth distance D4.
  • the distance in the first direction z between the second back surface 22B of the second die pad 22 and the bottom surface 52 of the sealing resin 50 is defined as a fifth distance D5.
  • the distance in the first direction z between the second element surface 12A of the second semiconductor element 12 and the top surface 51 is defined as a sixth distance D6. In this case, the relationship D4>D5>D6 is satisfied.
  • the multiple first leads 31 are located between the third lead 33 and the fifth lead 35 in the third direction y.
  • the multiple first leads 31 are located on the opposite side of the second die pad 22 with respect to the first die pad 21 in the second direction x.
  • the multiple first leads 31 are arranged along the third direction y. At least one of the multiple first leads 31 is electrically connected to the first semiconductor element 11.
  • each of the multiple first leads 31 has a first inner part 311 and a first outer part 312.
  • the first inner part 311 is covered with the sealing resin 50.
  • the first inner part 311 has a first connection surface 311A.
  • the first connection surface 311A faces the same side as the first mounting surface 21A of the first die pad 21 in the first direction z.
  • the first connection surface 311A and the first mounting surface 21A are each included in the same plane.
  • the first outer part 312 is connected to the first inner part 311.
  • the first outer part 312 protrudes from the first region 531 of the first side surface 53 of the sealing resin 50. When viewed in the first direction z, the first outer part 312 extends in the second direction x.
  • the first outer part 312 When viewed in the third direction y, the first outer part 312 is bent in a gull-wing shape.
  • the shape of the first outer part 312 is equal to the shape of the third outer part 332 (see FIG. 4) of the third lead 33 described below.
  • the surface of the first outer part 312 is plated with, for example, tin.
  • the first outer part 312 has a first mounting surface 312A.
  • the first mounting surface 312A faces the opposite side to the first connection surface 311A of the first inner part 311 in the first direction z.
  • the first mounting surface 312A is located farthest from the first connection surface 311A in the first direction z.
  • the first mounting surface 312A protrudes from within a plane including the bottom surface 52 of the sealing resin 50.
  • the first mounting surface 312A is inclined with respect to the bottom surface 52.
  • the third lead 33 includes a portion extending toward the first die pad 21 and is located closest to one of the two third side surfaces 55 of the sealing resin 50.
  • the third lead 33 is connected to one side of the first die pad 21 in the third direction y.
  • the third lead 33 is away from each of the two third side surfaces 55.
  • the third lead 33 has a third inner part 331 and a third outer part 332.
  • the third inner part 331 is connected to the first die pad 21 and is covered by the sealing resin 50.
  • the third outer part 332 is connected to the third inner part 331.
  • the third outer part 332 protrudes from a first region 531 of the first side surface 53 of the sealing resin 50. When viewed in the first direction z, the third outer part 332 extends in the second direction x. As shown in FIG. 4, the third outer part 332 is bent in a gull-wing shape when viewed in the third direction y.
  • the surface of the third outer part 332 is, for example, tin-plated.
  • the fifth lead 35 includes a portion extending toward the first die pad 21 and is located closest to one of the two third side surfaces 55 of the sealing resin 50.
  • the fifth lead 35 is connected to the side of the first die pad 21 opposite to the side on which the third lead 33 is located in the third direction y.
  • the fifth lead 35 is away from each of the two third side surfaces 55.
  • the fifth lead 35 has a fifth inner part 351 and a fifth outer part 352.
  • the fifth inner part 351 is connected to the first die pad 21 and is covered by the sealing resin 50.
  • the fifth outer part 352 is connected to the fifth inner part 351.
  • the fifth inner part 351 protrudes from the first region 531 of the first side surface 53 of the sealing resin 50.
  • the fifth outer part 352 When viewed in the first direction z, the fifth outer part 352 extends in the second direction x. As shown in FIG. 3, the fifth outer part 352 is bent in a gull-wing shape when viewed in the third direction y.
  • the surface of the fifth outer part 352 is, for example, tin-plated.
  • the third inner portion 331 of the third lead 33 and the fifth inner portion 351 of the fifth lead 35 each overlap the first die pad 21.
  • the multiple second leads 32 are located between the fourth lead 34 and the sixth lead 36 in the third direction y.
  • the multiple second leads 32 are located on the opposite side of the first die pad 21 with respect to the second die pad 22 in the second direction x.
  • the multiple second leads 32 are arranged along the third direction y. At least one of the multiple second leads 32 is electrically connected to the second semiconductor element 12.
  • each of the multiple second leads 32 has a second inner part 321 and a second outer part 322.
  • the second inner part 321 is covered with the sealing resin 50.
  • the second inner part 321 has a second connection surface 321A.
  • the second connection surface 321A faces the same side as the second mounting surface 22A of the second die pad 22 in the first direction z.
  • the second connection surface 321A and the second mounting surface 22A are each included in the same plane.
  • the second outer part 322 is connected to the second inner part 321.
  • the second outer part 322 protrudes from the fourth region 541 of the second side surface 54 of the sealing resin 50. When viewed in the first direction z, the second outer part 322 extends in the second direction x.
  • the second outer part 322 When viewed in the third direction y, the second outer part 322 is bent in a gull-wing shape.
  • the shape of the second outer part 322 is equal to the shape of the seventh outer part 372 (see Figures 3 and 4) of each of the two seventh leads 37 described below.
  • the surface of the second outer part 322 is, for example, tin-plated.
  • the second outer part 322 has a second mounting surface 322A.
  • the second mounting surface 322A faces the opposite side to the second connection surface 321A of the second inner part 321 in the first direction z.
  • the second mounting surface 322A is located farthest from the second connection surface 321A in the first direction z.
  • the second mounting surface 322A protrudes from within a plane including the bottom surface 52 of the sealing resin 50.
  • the second mounting surface 322A is inclined with respect to the bottom surface 52.
  • the fourth lead 34 includes a portion extending toward the second die pad 22 and is located closest to one of the two third side surfaces 55 of the sealing resin 50.
  • the fourth lead 34 is connected to one side of the second die pad 22 in the third direction y.
  • the fourth lead 34 is away from each of the two third side surfaces 55.
  • the fourth lead 34 has a fourth inner part 341 and a fourth outer part 342.
  • the fourth inner part 341 is connected to the second die pad 22 and is covered by the sealing resin 50.
  • the fourth outer part 342 is connected to the fourth inner part 341.
  • the fourth outer part 342 protrudes from the fourth region 541 of the second side surface 54 of the sealing resin 50. When viewed in the first direction z, the fourth outer part 342 extends in the second direction x.
  • the fourth outer part 342 When viewed in the third direction y, the fourth outer part 342 is bent in a gull-wing shape.
  • the shape of the fourth outer part 342 is equal to the shape of the seventh outer part 372 (see Figures 3 and 4) of each of the two seventh leads 37 described below.
  • the surface of the fourth outer part 342 is, for example, tin-plated.
  • the sixth lead 36 includes a portion extending toward the second die pad 22 and is located closest to one of the two third side surfaces 55 of the sealing resin 50.
  • the sixth lead 36 is connected to the side of the second die pad 22 opposite to the side on which the fourth lead 34 is located in the third direction y.
  • the sixth lead 36 is away from each of the two third side surfaces 55.
  • the sixth lead 36 has a sixth inner part 361 and a sixth outer part 362.
  • the sixth inner part 361 is connected to the second die pad 22 and is covered by the sealing resin 50.
  • the sixth outer part 362 is connected to the sixth inner part 361.
  • the sixth outer part 362 protrudes from the fourth region 541 of the second side surface 54 of the sealing resin 50.
  • the sixth outer part 362 When viewed in the first direction z, the sixth outer part 362 extends in the second direction x.
  • the sixth outer part 362 is bent in a gull-wing shape when viewed in the third direction y.
  • the shape of the sixth outer part 362 is equal to the shape of the seventh outer part 372 (see Figures 3 and 4) of each of the two seventh leads 37 described below.
  • the fourth inner portion 341 of the fourth lead 34 and the sixth inner portion 361 of the sixth lead 36 each overlap the second die pad 22.
  • each of the two seventh leads 37 includes a portion extending toward either the first die pad 21 or the second die pad 22, and is located closest to either of the two third side surfaces 55 of the sealing resin 50.
  • the two seventh leads 37 are spaced apart from each other in the third direction y.
  • a plurality of second leads 32, fourth leads 34, and sixth leads 36 are located between the two seventh leads 37.
  • Each of the two seventh leads 37 is spaced apart from each of the first die pad 21, the second die pad 22, and the two third side surfaces 55.
  • Each of the two seventh leads 37 has a seventh inner portion 371 and a seventh outer portion 372.
  • the seventh inner portion 371 is covered with the sealing resin 50.
  • the seventh outer portion 372 is connected to the seventh inner portion 371.
  • the seventh outer part 372 protrudes from the fourth region 541 of the second side surface 54 of the sealing resin 50. When viewed in the first direction z, the seventh outer part 372 extends in the second direction x. As shown in FIGS. 3 and 4, the seventh outer part 372 is bent in a gull-wing shape when viewed in the third direction y.
  • the surface of the seventh outer part 372 is, for example, tin-plated.
  • each of the multiple first conductive members 41 is conductively joined to one of the multiple first electrodes 111 of the first semiconductor element 11 and the first connection surface 311A of the first inner portion 311 of one of the multiple first leads 31.
  • at least one of the multiple first leads 31 is conductively connected to the first semiconductor element 11.
  • At least one of the multiple first conductive members 41 is conductively joined to one of the multiple first electrodes 111 and the third inner portion 331 of the third lead 33.
  • the third lead 33 is conductively connected to the first semiconductor element 11.
  • at least one of the multiple first conductive members 41 is conductively joined to one of the multiple first electrodes 111 and the fifth inner portion 351 of the fifth lead 35.
  • the fifth lead 35 is conductively connected to the first semiconductor element 11.
  • At least one of the third lead 33 and the fifth lead 35 forms the ground of the first semiconductor element 11.
  • the multiple first conductive members 41 are located between the first mounting surface 21A of the first die pad 21 and the top surface 51 of the sealing resin 50.
  • the multiple first conductive members 41 are wires.
  • the multiple first conductive members 41 contain, for example, gold.
  • each of the multiple first conductive members 41 may include a core material containing copper and a coating material containing palladium and covering the core material.
  • each of the multiple second conductive members 42 is conductively joined to one of the multiple second electrodes 121 of the second semiconductor element 12 and the second connection surface 321A of the second inner portion 321 of one of the multiple second leads 32.
  • at least one of the multiple second leads 32 is conductively connected to the second semiconductor element 12.
  • At least one of the multiple second conductive members 42 is conductively joined to one of the multiple second electrodes 121 and the fourth inner portion 341 of the fourth lead 34.
  • the fourth lead 34 is conductively connected to the second semiconductor element 12.
  • At least one of the multiple second conductive members 42 is conductively joined to one of the multiple second electrodes 121 and the sixth inner portion 361 of the sixth lead 36.
  • the sixth lead 36 is conductively connected to the second semiconductor element 12. At least one of the fourth lead 34 and the sixth lead 36 forms the ground of the second semiconductor element 12. At least one of the multiple second conductive members 42 is conductively joined to one of the multiple second electrodes 121 and to the seventh inner portion 371 of one of the two seventh leads 37. As a result, one of the two seventh leads 37 is electrically connected to the second semiconductor element 12.
  • the multiple second conductive members 42 are located between the second mounting surface 22A of the second die pad 22 and the top surface 51 of the sealing resin 50.
  • the multiple second conductive members 42 are wires.
  • the multiple second conductive members 42 contain, for example, gold.
  • each of the multiple second conductive members 42 may include a core material containing copper and a coating material containing palladium and covering the core material.
  • each of the multiple third conductive members 43 is conductively joined to one of the multiple third electrodes 131 of the insulating element 13 and one of the multiple first electrodes 111 of the first semiconductor element 11. This allows the first semiconductor element 11 to be electrically connected to the insulating element 13.
  • the multiple third conductive members 43 are arranged along the third direction y. Any of the multiple third conductive members 43 straddles any of the multiple second holes 212 provided in the first die pad 21.
  • each of the multiple fourth conductive members 44 is conductively joined to one of the multiple fourth electrodes 132 of the insulating element 13 and one of the multiple second electrodes 121 of the second semiconductor element 12. This allows the second semiconductor element 12 to be electrically connected to the insulating element 13.
  • the multiple fourth conductive members 44 are arranged along the third direction y. The multiple fourth conductive members 44 straddle the gap between the first die pad 21 and the second die pad 22.
  • each of the multiple third conductive members 43 and the multiple fourth conductive members 44 is located between either the first mounting surface 21A of the first die pad 21 or the second mounting surface 22A of the second die pad 22 and the top surface 51 of the sealing resin 50.
  • the multiple third conductive members 43 and the multiple fourth conductive members 44 are wires.
  • the multiple third conductive members 43 and the multiple fourth conductive members 44 contain, for example, gold.
  • the distance L1 from the top surface 51 of the sealing resin 50 to any one of the multiple fourth conductive members 44 is shorter than the distance L2 from the top surface 51 to any one of the multiple third conductive members 43.
  • a half-bridge circuit including a low-side (low potential side) switching element and a high-side (high potential side) switching element is generally configured.
  • these switching elements are MOSFETs.
  • the reference potential of the source of the switching element and the gate driver that drives the switching element are both ground.
  • the reference potential of the source of the switching element and the gate driver that drives the switching element are both equivalent to the potential at the output node of the half-bridge circuit.
  • the reference potential of the gate driver that drives the high-side switching element changes.
  • the reference potential is equivalent to the voltage applied to the drain of the high-side switching element (for example, 600 V or more).
  • the ground of the first semiconductor element 11 and the ground of the second semiconductor element 12 are configured to be separated. Therefore, when the semiconductor device A10 is used as a gate driver for driving a high-side switching element, a voltage equivalent to the voltage applied to the drain of the high-side switching element is transiently applied to the ground of the second semiconductor element 12.
  • the semiconductor device A10 includes a first die pad 21, a first semiconductor element 11, a first lead 31, a first conductive member 41, and a sealing resin 50.
  • the first lead 31 protrudes from a first side surface 53 of the sealing resin 50.
  • the distance in the first direction z between the first mounting surface 21A of the first die pad 21 and the top surface 51 of the sealing resin 50 is defined as a first distance D1.
  • the distance in the first direction z between the first back surface 21B of the first die pad 21 and the bottom surface 52 of the sealing resin 50 is defined as a second distance D2.
  • the distance in the first direction z between the first element surface 11A of the first semiconductor element 11 and the top surface 51 is defined as a third distance D3.
  • the first conductive member 41 is located between the first mounting surface 21A and the top surface 51.
  • the sealing resin 50 that covers the first conductive member 41 can be made larger without increasing the size of the sealing resin 50. Therefore, with this configuration, in the semiconductor device A10, it is possible to suppress a decrease in the dielectric strength voltage of the semiconductor device A10 without increasing the size of the semiconductor device A10.
  • the first side surface 53 of the sealing resin 50 includes a first region 531, a second region 532, and a third region 533.
  • the second region 532 and the third region 533 are each inclined with respect to the first region 531.
  • the first lead 31 protrudes from the first region 531.
  • the inclination angle ⁇ 1 of the second region 532 with respect to the first region 531 is greater than the inclination angle ⁇ 1 of the third region 533 with respect to the first region 531.
  • the semiconductor device A10 further includes a second die pad 22, a second semiconductor element 12, a second lead 32, and a second conductive member 42.
  • the second lead 32 protrudes from the second side surface 54 of the sealing resin 50.
  • the distance in the first direction z between the second mounting surface 22A of the second die pad 22 and the top surface 51 of the sealing resin 50 is a fourth distance D4.
  • the distance in the first direction z between the second back surface 22B of the second die pad 22 and the bottom surface 52 of the sealing resin 50 is a fifth distance D5.
  • the distance in the first direction z between the second element surface 12A of the second semiconductor element 12 and the top surface 51 is a sixth distance D6.
  • the second conductive member 42 is located between the second mounting surface 22A and the top surface 51.
  • the covering of the sealing resin 50 that covers the second conductive member 42 can be made larger without increasing the size of the sealing resin 50. This effectively prevents a decrease in the dielectric strength voltage of the semiconductor device A10.
  • the third lead 33 and the fifth lead 35 each overlap the first die pad 21.
  • This configuration makes the flow rate of the molten resin that flows on both sides of the first die pad 21 in the cavity of the molding die in the first direction z more uniform. This makes the filling state of the portion of the sealing resin 50 that overlaps the entire first die pad 21 more dense when viewed in the first direction z.
  • each of the two seventh leads 37 overlaps the second die pad 22.
  • This configuration makes the flow rate of the molten resin flowing on both sides of the second die pad 22 in the first direction z in the cavity of the molding die more uniform. This makes the filling state of the portion of the sealing resin 50 that overlaps the entire second die pad 22 more dense when viewed in the first direction z.
  • the semiconductor device A10 further includes an insulating element 13, a third conductive member 43, and a fourth conductive member 44.
  • each of the third conductive member 43 and the fourth conductive member 44 is located between either the first mounting surface 21A of the first die pad 21 or the second mounting surface 22A of the second die pad 22 and the top surface 51 of the sealing resin 50.
  • This configuration makes it possible to increase the area of the sealing resin 50 covering the third conductive member 43 and the area of the sealing resin 50 covering the fourth conductive member 44 without increasing the size of the sealing resin 50. This makes it possible to more effectively suppress a decrease in the dielectric strength voltage of the semiconductor device A10.
  • the first die pad 21 has two first holes 211 and a second hole 212 that each penetrate in the first direction z.
  • the two first holes 211 are located on either side of the first semiconductor element 11 in the third direction y.
  • the second hole 212 is located between the first semiconductor element 11 and the insulating element 13 in the second direction x.
  • FIG. 10 shows the sealing resin 50 in a see-through manner for ease of understanding.
  • the outline of the sealing resin 50 is shown by imaginary lines.
  • semiconductor device A20 the configuration of the multiple first leads 31 and multiple second leads 32 differs from that of semiconductor device A10.
  • the top surface 51 of the sealing resin 50 is located closer to the first connection surface 311A of each of the first leads 31 than the first mounting surface 21A of the first die pad 21.
  • the top surface 51 is located closer to the second connection surface 321A of each of the second leads 32 than the second mounting surface 22A of the second die pad 22.
  • the semiconductor device A20 includes a first die pad 21, a first semiconductor element 11, a first lead 31, a first conductive member 41, and a sealing resin 50.
  • the first lead 31 protrudes from a first side surface 53 of the sealing resin 50.
  • the distance between the first mounting surface 21A of the first die pad 21 and the top surface 51 of the sealing resin 50 in the first direction z is defined as a first distance D1.
  • the distance between the first back surface 21B of the first die pad 21 and the bottom surface 52 of the sealing resin 50 in the first direction z is defined as a second distance D2.
  • the third distance between the first element surface 11A of the first semiconductor element 11 and the top surface 51 in the first direction z is defined as D3.
  • the first conductive member 41 is located between the first mounting surface 21A and the top surface 51. Therefore, with this configuration, it is possible to suppress the decrease in the dielectric strength voltage of the semiconductor device A20 without increasing the size of the semiconductor device A20. Furthermore, the semiconductor device A20 has a configuration in common with the semiconductor device A10, and thus achieves the same effects as the semiconductor device A10.
  • the top surface 51 of the sealing resin 50 is located closer to the first connection surface 311A of the first lead 31 than the first mounting surface 21A of the first die pad 21.
  • FIG. 12 shows the sealing resin 50 in a see-through manner.
  • the outline of the sealing resin 50 is shown by imaginary lines.
  • the configuration of the third lead 33 is different from that of semiconductor device A10.
  • the third inner portion 331 of the third lead 33 is connected to one side of the first die pad 21 in the second direction x.
  • the third lead 33 is located between two of the multiple first leads 31 in the third direction y.
  • the third lead 33 is located on the opposite side of the second die pad 22 with respect to the first die pad 21 in the second direction x.
  • the semiconductor device A30 has one seventh lead 37 instead of two seventh leads 37.
  • the seventh lead 37 is located on one side of the first die pad 21 in the third direction y.
  • the multiple first leads 31 and the third lead 33 are located between the seventh lead 37 and the fifth lead 35 in the third direction y.
  • the semiconductor device A30 includes a first die pad 21, a first semiconductor element 11, a first lead 31, a first conductive member 41, and a sealing resin 50.
  • the first lead 31 protrudes from a first side surface 53 of the sealing resin 50.
  • the distance between the first mounting surface 21A of the first die pad 21 and the top surface 51 of the sealing resin 50 in the first direction z is defined as a first distance D1.
  • the distance between the first back surface 21B of the first die pad 21 and the bottom surface 52 of the sealing resin 50 in the first direction z is defined as a second distance D2.
  • the third distance between the first element surface 11A of the first semiconductor element 11 and the top surface 51 in the first direction z is defined as D3.
  • the first conductive member 41 is located between the first mounting surface 21A and the top surface 51. Therefore, with this configuration, it is possible to suppress the decrease in the dielectric strength voltage of the semiconductor device A30 without increasing the size of the semiconductor device A30. Furthermore, the semiconductor device A30 has a configuration in common with the semiconductor device A10, and thus achieves the same effects as the semiconductor device A10.
  • Appendix 1 a first die pad having a first mounting surface and a first back surface facing in opposite directions in a first direction; a first semiconductor element mounted on the first mounting surface; a first lead spaced from the first die pad; a first conductive member conductively connected to the first semiconductor element and the first lead; a sealing resin that covers the first die pad, the first semiconductor element, and the first conductive member, the first semiconductor element has a first element surface facing the same side as the first mounting surface in the first direction; the sealing resin has a top surface facing the same side as the first mounting surface in the first direction, a bottom surface facing an opposite side to the top surface in the first direction, and a first side surface facing one side in a second direction perpendicular to the first direction, the first lead protrudes from the first side surface, When a first distance between the first mounting surface and the top surface in the first direction is defined as D1, a second distance between the first back surface and the bottom surface in the first direction is defined as D
  • the first side includes a first region including the first direction as an in-plane direction, a second region located between the first region and the top surface in the first direction, and a third region located on the opposite side of the second region with respect to the first region; each of the second region and the third region is inclined with respect to the first region; the first lead protrudes from the first region; 2.
  • the semiconductor device of claim 1 wherein an inclination angle of the second region with respect to the first region is greater than an inclination angle of the third region with respect to the first region.
  • Appendix 3. 3.
  • the first conductive member is a wire.
  • the first lead has a first connection surface facing the same side as the first mounting surface in the first direction; 4.
  • the semiconductor device according to claim 3, wherein the first conductive member is conductively connected to the first connection surface. Appendix 5. 5. The semiconductor device according to claim 4, wherein the first connection surface and the first mounting surface are included in the same plane. Appendix 6. 5. The semiconductor device of claim 4, wherein the top surface is located closer to the first connection surface than the first mounting surface. Appendix 7. the first lead has a first mounting surface that is exposed from the sealing resin and faces an opposite side to the first connection surface in the first direction; the first mounting surface is located farthest from the first connecting surface in the first direction, 5. The semiconductor device according to claim 4, wherein the first mounting surface protrudes from a plane including the bottom surface. Appendix 8. 8. The semiconductor device according to claim 7, wherein the first mounting surface is inclined with respect to the bottom surface.
  • Appendix 9 a second die pad having a second mounting surface facing the same side as the first mounting surface in the first direction and a second back surface facing an opposite side to the second mounting surface in the first direction; A second semiconductor element mounted on the second mounting surface; a second lead spaced from the second die pad; a second conductive member conductively connected to the second semiconductor element and the second lead, the second semiconductor element has a second element surface facing the same side as the second mounting surface in the first direction, the sealing resin has a second side surface facing an opposite side to the first side surface in the second direction, the second die pad, the second semiconductor element, and the second conductive member are covered with the sealing resin; the second lead protrudes from the second side surface,
  • D4 a fourth distance between the second mounting surface and the top surface in the first direction
  • D5 a fifth distance between the second back surface and the bottom surface in the first direction
  • D6 a sixth distance between the second element surface and the top surface in the first direction
  • the second conductive member is located between the second mounting surface and the top surface.
  • Appendix 10. 10. The semiconductor device according to claim 9, wherein the second conductive member is a wire.
  • Appendix 11. a third lead connected to the first die pad; 11. The semiconductor device according to claim 10, wherein the third lead protrudes from the first side surface.
  • Appendix 12. the sealing resin has two third side surfaces spaced apart from each other in a third direction perpendicular to each of the first direction and the second direction; 12.
  • the semiconductor device of claim 11, wherein the third lead is spaced apart from each of the two third sides.
  • Appendix 13. 13 The semiconductor device according to claim 12, wherein the third lead is coupled to one side of the first die pad in the first direction. Appendix 14.
  • a fourth lead connected to the second die pad; 13.
  • Appendix 15. The semiconductor device of claim 14, wherein the fourth lead is spaced apart from each of the two third sides.
  • Appendix 16. an insulating element mounted on the first mounting surface; a third conductive member conductively connected to the insulating element and the first semiconductor element; a fourth conductive member conductively connected to the insulating element and the second semiconductor element, In the first direction, each of the third conductive member and the fourth conductive member is located between either the first mounting surface or the second mounting surface and the top surface, 16.
  • Appendix 17. 17 The semiconductor device according to claim 16, wherein a distance from the top surface to the fourth conductive member in the first direction is shorter than a distance from the top surface to the third conductive member.

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置は、第１ダイパッド、第１半導体素子、第１リード、第１導通部材および封止樹脂を備える。前記第１導通部材は、前記第１半導体素子と前記第１リードとに導電接合されている。前記第１ダイパッド、前記第１半導体素子および前記第１導通部材は、前記封止樹脂に覆われている。前記第１リードは、前記封止樹脂の第１側面から突出している。第１距離Ｄ１、第２距離Ｄ２および第３距離Ｄ３は、Ｄ１＞Ｄ２≧Ｄ３の関係を満たす。第１方向ｚにおいて、第１導通部材４１は、第１ダイパッド２１の第１搭載面２１Ａと封止樹脂５０の頂面５１との間に位置する。

Description

半導体装置
　本開示は、半導体装置に関する。
　特許文献１に開示されている半導体装置は、２つのダイパッドと、２つのダイパッドに個別に搭載された制御素子（コントローラ）および駆動素子（ゲートドライバ）と、２つのダイパッド、制御素子および駆動素子を覆う封止樹脂とを備える。当該半導体装置は、ＩＧＢＴやＭＯＳＦＥＴなどのスイッチング素子を駆動する。当該半導体装置は、インバータ回路などに用いられる。
　ここで、当該半導体装置においては、駆動素子に供給される電源電圧は、スイッチング素子に印加される電圧以上であるため、制御素子に供給される電源電圧と、駆動素子に供給される電源電圧とは異なる。このため、制御素子およびその導電経路に印加される電圧と、駆動素子およびその導電経路に印加される電圧とに差異が生じる。そこで、当該半導体装置においては、制御素子と駆動素子との間の電気信号の伝送経路に絶縁素子を介在させることによって、制御素子およびその導電経路と、駆動素子およびその導電経路とが互いに絶縁されている。これにより、制御素子および駆動素子の各々が絶縁破壊することが防止される。
　当該半導体装置においては、制御素子および駆動素子のいずれかと端子とに導電接合されたワイヤをさらに備える。ここで、当該半導体装置の大きさをより小さくする、または当該半導体装置の大きさを変えずに制御素子および駆動素子の各々の大きさをより大きくすると、ワイヤを覆う封止樹脂の被りがより小さくなる。当該被りが小さくなると、当該半導体装置の絶縁耐圧の低下が懸念される。
特開２０１６－２０７７１４号公報
　概要：
　本開示は、従来より改良が施された半導体装置を提供することを一の課題とする。特に本開示は、先述の事情に鑑み、装置の大型化を招くことなく、当該装置の絶縁耐圧の低下を抑制することが可能な半導体装置を提供することを一の課題とする。
　本開示の第１の側面によって提供される半導体装置は、第１方向において互いに反対側を向く第１搭載面および第１裏面を有する第１ダイパッドと、前記第１搭載面に搭載された第１半導体素子と、前記第１ダイパッドから離れた第１リードと、前記第１半導体素子と前記第１リードとに導電接合された第１導通部材と、前記第１ダイパッド、前記第１半導体素子および前記第１導通部材を覆う封止樹脂とを備える。前記第１半導体素子は、前記第１方向において前記第１搭載面と同じ側を向く第１素子面を有する。前記封止樹脂は、前記第１方向において前記第１搭載面と同じ側を向く頂面と、前記第１方向において前記頂面とは反対側を向く底面と、前記第１方向に対して直交する第２方向の一方側を向く第１側面とを有する。前記第１リードは、前記第１側面から突出している。前記第１方向における前記第１搭載面と前記頂面との第１間隔をＤ１、前記第１方向における前記第１裏面と前記底面との第２間隔をＤ２、前記第１方向における前記第１素子面と前記頂面との第３間隔をＤ３、とすると、Ｄ１＞Ｄ２≧Ｄ３の関係を満たす。前記第１方向において、前記第１導通部材は、前記第１搭載面と前記頂面との間に位置する。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態にかかる半導体装置の平面図である。 図２は、図１に対応する平面図であり、封止樹脂を透過して示している。 図３は、図１に示す半導体装置の正面図である。 図４は、図１に示す半導体装置の背面図である。 図５は、図１に示す半導体装置の左側面図である。 図６は、図１に示す半導体装置の右側面図である。 図７は、図２のＶＩＩ－ＶＩＩ線に沿う断面図である。 図８は、図２のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図９は、図２のＩＸ－ＩＸ線に沿う断面図である。 図１０は、本開示の第２実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図１１は、図１０のＸＩ－ＸＩ線に沿う断面図である。 図１２は、本開示の第３実施形態にかかる半導体装置の平面図である。 図１３は、図１２に対応する平面図であり、封止樹脂を透過して示している。 図１４は、図１２に示す半導体装置の正面図である。 図１５は、図１２に示す半導体装置の左側面図である。 図１６は、図１３のＸＶＩ－ＸＶＩ線に沿う断面図である。
　詳細な説明：
　本開示の詳細について、添付図面に基づき説明する。
　第１実施形態：
　図１～図９に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、第１半導体素子１１、第２半導体素子１２、絶縁素子１３、第１ダイパッド２１、第２ダイパッド２２、複数の第１リード３１、複数の第２リード３２、および封止樹脂５０を備える。さらに半導体装置Ａ１０は、第３リード３３、第４リード３４、第５リード３５、第６リード３６、２つの第７リード３７、複数の第１導通部材４１、複数の第２導通部材４２、複数の第３導通部材４３、および複数の第４導通部材４４を備える。半導体装置Ａ１０は、たとえば電気自動車またはハイブリッド自動車などのインバータ装置の配線基板に表面実装されるものである。半導体装置Ａ１０のパッケージ形式は、ＳＯＰ（Small Outline Package）である。ただし、半導体装置Ａ１０のパッケージ形式は、ＳＯＰに限定されない。ここで、図２は、理解の便宜上、封止樹脂５０を透過して示している。図２においては、封止樹脂５０の外形を想像線（二点鎖線）で示している。
　半導体装置Ａ１０の説明においては、便宜上、後述する第１ダイパッド２１の第１搭載面２１Ａの法線方向を「第１方向ｚ」と呼ぶ。第１方向ｚに対して直交する一方向を「第２方向ｘ」と呼ぶ。第１方向ｚおよび第２方向ｘの各々に対して直交する方向を「第３方向ｙ」と呼ぶ。
　半導体装置Ａ１０においては、第１半導体素子１１、第２半導体素子１２および絶縁素子１３は、それぞれ個々の素子で構成されている。第２半導体素子１２は、第２方向ｘにおいて絶縁素子１３を基準として第１半導体素子１１とは反対側に位置する。絶縁素子１３は、第３方向ｙにおいて第１半導体素子１１の隣に位置する。第１方向ｚに視て（平面視において）、第１半導体素子１１、第２半導体素子１２および絶縁素子１３の各々は、第３方向ｙを長辺とする矩形状である。
　第１半導体素子１１は、第２半導体素子１２を制御する。第１半導体素子１１は、他の半導体装置から入力された電気信号をＰＷＭ制御信号に変換する回路と、当該ＰＷＭ制御信号を第２半導体素子１２へ伝送するための送信回路と、第２半導体素子１２からの電気信号を受ける受信回路とを具備する。
　第２半導体素子１２は、半導体装置Ａ１０の外部に位置するスイッチング素子を駆動する。スイッチング素子は、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。第２半導体素子１２は、ＰＷＭ制御信号を受信する受信回路と、当該ＰＷＭ制御信号に基づきスイッチング素子を駆動するための回路と、電気信号を第１半導体素子１１へ伝送するための送信回路とを具備する。当該電気信号は、たとえばモータ近傍に配置された温度センサからの出力信号が挙げられる。
　絶縁素子１３は、ＰＷＭ（Pulse Width Modulation）制御信号などの電気信号を絶縁状態で伝送する。絶縁素子１３は、インダクタ結合型である。インダクタ結合型の絶縁素子１３の一例として、絶縁型トランスが挙げられる。絶縁型トランスは、２つのインダクタ（コイル）を誘導結合させることで、絶縁状態による電気信号の伝送を行う。当該２つのインダクタは、送信側インダクタおよび受信側インダクタを含む。当該２つのインダクタの各々は、第１方向ｚに積層されている。送信側インダクタと受信側インダクタとの間には、二酸化ケイ素（ＳｉＯ2）などからなる誘電体層が位置する。当該誘電体層により、送信側インダクタと受信側インダクタとは、電気絶縁されている。この他、絶縁素子１３は、キャパシティブ型でよい。キャパシティブ型の絶縁素子１３の一例として、コンデンサが挙げられる。
　第１半導体素子１１および第２半導体素子１２の各々に印加される電圧は、互いに異なる。このため、第１半導体素子１１と第２半導体素子１２との間に電位差が生じる。半導体装置Ａ１０においては、第２半導体素子１２に印加される電圧は、第１半導体素子１１に印加される電圧より高い。あわせて半導体装置Ａ１０においては、第２半導体素子１２に供給される電源電圧は、第１半導体素子１１に供給される電源電圧より高い。
　半導体装置Ａ１０においては、第１半導体素子１１を具備する第１回路と、第２半導体素子１２を具備する第２回路とが、絶縁素子１３により互いに絶縁されている。絶縁素子１３は、第１回路と第２回路とに導通している。第１回路は、第１半導体素子１１の他、複数の第１リード３１、第３リード３３および第５リード３５を含む。第２回路は、第２ダイパッド２２の他、複数の第２リード３２、第４リード３４および第６リード３６を含む。第１回路と第２回路とは、相対的に電位が異なる。半導体装置Ａ１０においては、第１回路の電位は、第２回路の電位より高い。絶縁素子１３は、第１回路と第２回路との間の相互信号を中継する。たとえば、電気自動車やハイブリッド自動車のインバータ装置においては、第１半導体素子１１のグランド（ＧＮＤ）に印加させる電圧が０Ｖ程度であることに対し、第２半導体素子１２のグランドに印加される電圧が過渡的に６００Ｖ以上となることがある。
　図７に示すように、第１半導体素子１１は、後述する第１ダイパッド２１の第１搭載面２１Ａと第１方向ｚにおいて同じ側を向く第１素子面１１Ａを有する。図２および図７に示すように、第１半導体素子１１は、複数の第１電極１１１を有する。複数の第１電極１１１は、第１素子面１１Ａに設けられている。複数の第１電極１１１は、たとえばアルミニウム（Ａｌ）を含む。複数の第１電極１１１は、第１半導体素子１１に構成された回路に導通している。
　図７に示すように、第２半導体素子１２は、後述する第２ダイパッド２２の第２搭載面２２Ａと第１方向ｚにおいて同じ側を向く第２素子面１２Ａを有する。図２、図７および図９に示すように、第２半導体素子１２は、複数の第２電極１２１を有する。複数の第２電極１２１は、第２素子面１２Ａに設けられている。複数の第２電極１２１は、たとえばアルミニウムを含む。複数の第２電極１２１は、第２半導体素子１２に構成された回路に導通している。
　図２および図７示すように、絶縁素子１３は、第２方向ｘにおいて、第２半導体素子１２と第１半導体素子１１との間に位置する。換言すれば、第１半導体素子１１は、第２方向ｘにおいて絶縁素子１３を基準として第２半導体素子１２とは反対側に位置する。絶縁素子１３の第１方向ｚの一方側（第１方向ｚにおいて第１半導体素子１１の第１素子面１１Ａが向く側）には、複数の第３電極１３１、および複数の第４電極１３２が設けられている。各第３電極１３１および各第４電極１３２は、送信側インダクタまたは受信側インダクタにそれぞれ導通している。複数の第３電極１３１は、第３方向ｙに沿って配列され、かつ第２方向ｘにおいて第１半導体素子１１と第２半導体素子１２との間に位置する。複数の第４電極１３２は、第３方向ｙに沿って配列され、かつ第２方向ｘにおいて複数の第３電極１３１を基準として第１半導体素子１１とは反対側に位置する。複数の第３電極１３１、および複数の第４電極１３２は、たとえばアルミニウムを含む。
　封止樹脂５０は、図１に示すように、第１半導体素子１１、第２半導体素子１２、絶縁素子１３、第１ダイパッド２１および第２ダイパッド２２を覆っている。図７に示すように、封止樹脂５０は、複数の第１導通部材４１、複数の第２導通部材４２、複数の第３導通部材４３、および複数の第４導通部材４４をさらに覆っている。封止樹脂５０は、絶縁体である。封止樹脂５０は、たとえばエポキシ樹脂を含む材料からなる。第１方向ｚに視て、封止樹脂５０は矩形状である。
　図３～図６に示すように、封止樹脂５０は、頂面５１、底面５２、第１側面５３、第２側面５４、および２つの第３側面５５を有する。
　図３～図６に示すように、頂面５１および底面５２は、第１方向ｚにおいて互いに反対側を向く。頂面５１は、第１方向ｚにおいて後述する第１ダイパッド２１の第１搭載面２１Ａと同じ側を向く。
　図３および図４に示すように、第１側面５３は、頂面５１および底面５２につながるとともに、第２方向ｘの一方側を向く。第１側面５３は、第２側面５４より第１ダイパッド２１の近くに位置する。第１側面５３は、第１領域５３１、第２領域５３２および第３領域５３３を含む。第１領域５３１は、面内方向として第１方向ｚを含む。第１方向ｚに視て、第１領域５３１は、頂面５１および底面５２の各々より外方に位置する。第２領域５３２は、第１方向ｚにおいて第１領域５３１と頂面５１との間に位置する。第３領域５３３は、第１領域５３１を基準として第２領域５３２とは反対側に位置する。第２領域５３２および第３領域５３３の各々は、第１領域５３１に対して傾斜している。第１領域５３１に対する第２領域５３２の傾斜角α１は、第１領域５３１に対する第３領域５３３の傾斜角β１より大きい。
　図３および図４に示すように、第２側面５４は、頂面５１および底面５２につながるとともに、第２方向ｘにおいて第１側面５３とは反対側を向く。第２側面５４は、第１側面５３より第２ダイパッド２２の近くに位置する。第２側面５４は、第４領域５４１、第５領域５４２および第６領域５４３を含む。第４領域５４１は、面内方向として第１方向ｚを含む。第１方向ｚに視て、第４領域５４１は、頂面５１および底面５２の各々より外方に位置する。第５領域５４２は、第１方向ｚにおいて第４領域５４１と頂面５１との間に位置する。第６領域５４３は、第４領域５４１を基準として第５領域５４２とは反対側に位置する。第５領域５４２および第６領域５４３の各々は、第４領域５４１に対して傾斜している。第４領域５４１に対する第５領域５４２の傾斜角α２は、第４領域５４１に対する第６領域５４３の傾斜角β２より大きい。
　図５および図６に示すように、２つの第３側面５５の各々は、頂面５１および底面５２につながるとともに、第３方向ｙにおいて互いに反対側を向く。２つの第３側面５５の各々は、第７領域５５１、第８領域５５２および第９領域５５３を含む。第７領域５５１は、面内方向として第１方向ｚを含む。第１方向ｚに視て、第７領域５５１は、頂面５１および底面５２の各々より外方に位置する。第８領域５５２は、第１方向ｚにおいて第７領域５５１と頂面５１との間に位置する。第９領域５５３は、第７領域５５１を基準として第８領域５５２とは反対側に位置する。第８領域５５２および第９領域５５３の各々は、第７領域５５１に対して傾斜している。第７領域５５１に対する第８領域５５２の傾斜角α３は、第７領域５５１に対する第９領域５５３の傾斜角β３より大きい。
　第１ダイパッド２１、第２ダイパッド２２、複数の第１リード３１、複数の第２リード３２、第３リード３３、第４リード３４、第５リード３５、第６リード３６、および２つの第７リード３７は、いずれも銅（Ｃｕ）を含む。第１ダイパッド２１、第２ダイパッド２２、およびこれらのリードは、同一のリードフレームから得られる。
　第１ダイパッド２１および第２ダイパッド２２は、図１および図２に示すように、第２方向ｘにおいて互いに離れている。半導体装置Ａ１０においては、第１半導体素子１１および絶縁素子１３が第１ダイパッド２１に搭載され、かつ第２半導体素子１２が第２ダイパッド２２に搭載されている。この場合において、第１方向ｚに視て、第１ダイパッド２１の面積は、第２ダイパッド２２の面積より大きい。図示された例とは異なり、第１半導体素子１１が第１ダイパッド２１に搭載され、かつ第２半導体素子１２および絶縁素子１３が第２ダイパッド２２に搭載されてよい。
　図７および図８に示すように、第１ダイパッド２１は、第１方向ｚにおいて互いに反対側を向く第１搭載面２１Ａおよび第１裏面２１Ｂを有する。第１搭載面２１Ａは、第１方向ｚにおいて封止樹脂５０の頂面５１と同じ側を向く。第１半導体素子１１および絶縁素子１３の各々は、接合層２９を介して第１搭載面２１Ａに接合されている。接合層２９は、金属粒子を含むペーストからなる。当該金属粒子は、たとえば銀（Ａｇ）である。したがって、接合層２９は、導電体である。この他、接合層２９は、ハンダでよい。
　図７に示すように、第１ダイパッド２１の第１搭載面２１Ａと封止樹脂５０の頂面５１との第１方向ｚにおける間隔を第１間隔Ｄ１とする。第１ダイパッド２１の第１裏面２１Ｂと封止樹脂５０の底面５２との第１方向ｚにおける間隔を第２間隔Ｄ２とする。第１半導体素子１１の第１素子面１１Ａと頂面５１との第１方向ｚにおける間隔を第３間隔Ｄ３とする。このとき、Ｄ１＞Ｄ２≧Ｄ３の関係を満たす。
　図２、図７および図８に示すように、第１ダイパッド２１には、２つの第１孔２１１、複数の第２孔２１２、２つの第３孔２１３が設けられている。２つの第１孔２１１、複数の第２孔２１２、および２つの第３孔２１３の各々は、第１ダイパッド２１を第１方向ｚに貫通している。２つの第１孔２１１は、第３方向ｙにおいて第１半導体素子１１の両側にそれぞれ位置する。２つの第１孔２１１の各々は、第２方向ｘに延びている。複数の第２孔２１２は、第２方向ｘにおいて第１半導体素子１１と絶縁素子１３との間に位置する。複数の第２孔２１２の各々は、第３方向ｙに延びている。複数の第２孔２１２は、第３方向ｙに沿って配列されている。２つの第３孔２１３は、第３方向ｙにおいて絶縁素子１３の両側に位置する。２つの第３孔２１３の各々は、第２方向ｘに延びている。
　図７および図９に示すように、第２ダイパッド２２は、第１方向ｚにおいて互いに反対側を向く第２搭載面２２Ａおよび第２裏面２２Ｂを有する。第２搭載面２２Ａは、第１方向ｚにおいて第１ダイパッド２１の第１搭載面２１Ａと同じ側を向く。第２半導体素子１２は、接合層２９を介して第２搭載面２２Ａに接合されている。
　図７に示すように、第２ダイパッド２２の第２搭載面２２Ａと封止樹脂５０の頂面５１との第１方向ｚにおける間隔を第４間隔Ｄ４とする。第２ダイパッド２２の第２裏面２２Ｂと封止樹脂５０の底面５２との第１方向ｚにおける間隔を第５間隔Ｄ５とする。第２半導体素子１２の第２素子面１２Ａと頂面５１との第１方向ｚにおける間隔を第６間隔Ｄ６とする。このとき、Ｄ４＞Ｄ５≧Ｄ６の関係を満たす。
　複数の第１リード３１は、図１および図２に示すように、第３方向ｙにおいて第３リード３３と第５リード３５との間に位置する。複数の第１リード３１は、第２方向ｘにおいて第１ダイパッド２１を基準として第２ダイパッド２２とは反対側に位置する。複数の第１リード３１は、第３方向ｙに沿って配列されている。複数の第１リード３１の少なくともいずれかは、第１半導体素子１１に導通している。
　図２および図７に示すように、複数の第１リード３１の各々は、第１インナ部３１１および第１アウタ部３１２を有する。第１インナ部３１１は、封止樹脂５０に覆われている。図７に示すように、第１インナ部３１１は、第１接続面３１１Ａを有する。第１接続面３１１Ａは、第１方向ｚにおいて第１ダイパッド２１の第１搭載面２１Ａと同じ側を向く。第１接続面３１１Ａおよび第１搭載面２１Ａの各々は、同一の面内に含まれる。第１アウタ部３１２は、第１インナ部３１１につながっている。第１アウタ部３１２は、封止樹脂５０の第１側面５３の第１領域５３１から突出している。第１方向ｚに視て、第１アウタ部３１２は、第２方向ｘに延びている。第３方向ｙに視て、第１アウタ部３１２はガルウィング状に屈曲している。第１アウタ部３１２の形状は、後述する第３リード３３の第３アウタ部３３２（図４参照）の形状に等しい。第１アウタ部３１２の表面には、たとえば錫めっきが施されている。
　図７に示すように、第１アウタ部３１２は、第１実装面３１２Ａを有する。第１実装面３１２Ａは、第１方向ｚにおいて第１インナ部３１１の第１接続面３１１Ａとは反対側を向く。第１実装面３１２Ａは、第１方向ｚにおいて第１接続面３１１Ａから最も遠くに位置する。第１実装面３１２Ａは、封止樹脂５０の底面５２を含む面内から突出している。第１実装面３１２Ａは、底面５２に対して傾斜している。
　第３リード３３は、図１および図２に示すように、第１ダイパッド２１に向けて延びる部分を含むとともに、封止樹脂５０の２つの第３側面５５のいずれかから最も近くに位置する。第３リード３３は、第１ダイパッド２１の第３方向ｙの一方側につながっている。第３リード３３は、２つの第３側面５５の各々から離れている。第３リード３３は、第３インナ部３３１および第３アウタ部３３２を有する。第３インナ部３３１は、第１ダイパッド２１につながり、かつ封止樹脂５０に覆われている。第３アウタ部３３２は、第３インナ部３３１につながっている。第３アウタ部３３２は、封止樹脂５０の第１側面５３の第１領域５３１から突出している。第１方向ｚに視て、第３アウタ部３３２は、第２方向ｘに延びている。図４に示すように、第３アウタ部３３２は、第３方向ｙに視てガルウィング状に屈曲している。第３アウタ部３３２の表面には、たとえば錫めっきが施されている。
　第５リード３５は、図１および図２に示すように、第１ダイパッド２１に向けて延びる部分を含むととともに、封止樹脂５０の２つの第３側面５５のいずれかから最も近くに位置する。第５リード３５は、第１ダイパッド２１の第３方向ｙにおいて第３リード３３が位置する側とは反対側につながっている。第５リード３５は、２つの第３側面５５の各々から離れている。第５リード３５は、第５インナ部３５１および第５アウタ部３５２を有する。第５インナ部３５１は、第１ダイパッド２１につながり、かつ封止樹脂５０に覆われている。第５アウタ部３５２は、第５インナ部３５１につながっている。第５インナ部３５１は、封止樹脂５０の第１側面５３の第１領域５３１から突出している。第１方向ｚに視て、第５アウタ部３５２は、第２方向ｘに延びている。図３に示すように、第５アウタ部３５２は、第３方向ｙに視てガルウィング状に屈曲している。第５アウタ部３５２の表面には、たとえば錫めっきが施されている。
　図８に示すように、第３方向ｙに視て、第３リード３３の第３インナ部３３１と、第５リード３５の第５インナ部３５１との各々は、第１ダイパッド２１に重なっている。
　複数の第２リード３２は、図１および図２に示すように、第３方向ｙにおいて第４リード３４と第６リード３６との間に位置する。複数の第２リード３２は、第２方向ｘにおいて第２ダイパッド２２を基準として第１ダイパッド２１とは反対側に位置する。複数の第２リード３２は、第３方向ｙに沿って配列されている。複数の第２リード３２の少なくともいずれかは、第２半導体素子１２に導通している。
　図２および図７に示すように、複数の第２リード３２の各々は、第２インナ部３２１および第２アウタ部３２２を有する。第２インナ部３２１は、封止樹脂５０に覆われている。図７に示すように、第２インナ部３２１は、第２接続面３２１Ａを有する。第２接続面３２１Ａは、第１方向ｚにおいて第２ダイパッド２２の第２搭載面２２Ａと同じ側を向く。第２接続面３２１Ａおよび第２搭載面２２Ａの各々は、同一の面内に含まれる。第２アウタ部３２２は、第２インナ部３２１につながっている。第２アウタ部３２２は、封止樹脂５０の第２側面５４の第４領域５４１から突出している。第１方向ｚに視て、第２アウタ部３２２は、第２方向ｘに延びている。第３方向ｙに視て、第２アウタ部３２２はガルウィング状に屈曲している。第２アウタ部３２２の形状は、後述する２つの第７リード３７の各々の第７アウタ部３７２（図３および図４参照）の形状に等しい。第２アウタ部３２２の表面には、たとえば錫めっきが施されている。
　図７に示すように、第２アウタ部３２２は、第２実装面３２２Ａを有する。第２実装面３２２Ａは、第１方向ｚにおいて第２インナ部３２１の第２接続面３２１Ａとは反対側を向く。第２実装面３２２Ａは、第１方向ｚにおいて第２接続面３２１Ａから最も遠くに位置する。第２実装面３２２Ａは、封止樹脂５０の底面５２を含む面内から突出している。第２実装面３２２Ａは、底面５２に対して傾斜している。
　第４リード３４は、図１および図２に示すように、第２ダイパッド２２に向けて延びる部分を含むとともに、封止樹脂５０の２つの第３側面５５のいずれかから最も近くに位置する。第４リード３４は、第２ダイパッド２２の第３方向ｙの一方側につながっている。第４リード３４は、２つの第３側面５５の各々から離れている。第４リード３４は、第４インナ部３４１および第４アウタ部３４２を有する。第４インナ部３４１は、第２ダイパッド２２につながり、かつ封止樹脂５０に覆われている。第４アウタ部３４２は、第４インナ部３４１につながっている。第４アウタ部３４２は、封止樹脂５０の第２側面５４の第４領域５４１から突出している。第１方向ｚに視て、第４アウタ部３４２は、第２方向ｘに延びている。第４アウタ部３４２は、第３方向ｙに視てガルウィング状に屈曲している。第４アウタ部３４２の形状は、後述する２つの第７リード３７の各々の第７アウタ部３７２（図３および図４参照）の形状に等しい。第４アウタ部３４２の表面には、たとえば錫めっきが施されている。
　第６リード３６は、図１および図２に示すように、第２ダイパッド２２に向けて延びる部分を含むとともに、封止樹脂５０の２つの第３側面５５のいずれかから最も近くに位置する。第６リード３６は、第２ダイパッド２２の第３方向ｙにおいて第４リード３４が位置する側とは反対側につながっている。第６リード３６は、２つの第３側面５５の各々から離れている。第６リード３６は、第６インナ部３６１および第６アウタ部３６２を有する。第６インナ部３６１は、第２ダイパッド２２につながり、かつ封止樹脂５０に覆われている。第６アウタ部３６２は、第６インナ部３６１につながっている。第６アウタ部３６２は、封止樹脂５０の第２側面５４の第４領域５４１から突出している。第１方向ｚに視て、第６アウタ部３６２は、第２方向ｘに延びている。第６アウタ部３６２は、第３方向ｙに視てガルウィング状に屈曲している。第６アウタ部３６２の形状は、後述する２つの第７リード３７の各々の第７アウタ部３７２（図３および図４参照）の形状に等しい。
　図９に示すように、第３方向ｙに視て、第４リード３４の第４インナ部３４１と、第６リード３６の第６インナ部３６１との各々は、第２ダイパッド２２に重なっている。
　２つの第７リード３７の各々は、図１および図２に示すように、第１ダイパッド２１および第２ダイパッド２２のいずれかに向けて延びる部分を含むとともに、封止樹脂５０の２つの第３側面５５のいずれかから最も近くに位置する。２つの第７リード３７は、第３方向ｙにおいて互いに離れている。半導体装置Ａ１０においては、２つの第７リード３７の間に複数の第２リード３２、第４リード３４および第６リード３６が位置する。２つの第７リード３７の各々は、第１ダイパッド２１、第２ダイパッド２２、および２つの第３側面５５の各々から離れている。２つの第７リード３７の各々は、第７インナ部３７１および第７アウタ部３７２を有する。第７インナ部３７１は、封止樹脂５０に覆われている。第７アウタ部３７２は、第７インナ部３７１につながっている。第７アウタ部３７２は、封止樹脂５０の第２側面５４の第４領域５４１から突出している。第１方向ｚに視て、第７アウタ部３７２は、第２方向ｘに延びている。図３および図４に示すように、第７アウタ部３７２は、第３方向ｙに視てガルウィング状に屈曲している。第７アウタ部３７２の表面には、たとえば錫めっきが施されている。
　複数の第１導通部材４１の各々は、図２および図７に示すように、第１半導体素子１１の複数の第１電極１１１のいずれかと、複数の第１リード３１のいずれかの第１インナ部３１１の第１接続面３１１Ａとに導電接合されている。これにより、複数の第１リード３１の少なくともいずれかは、第１半導体素子１１に導通している。複数の第１導通部材４１の少なくともいずれかは、複数の第１電極１１１のいずれかと、第３リード３３の第３インナ部３３１とに導電接合されている。これにより、第３リード３３は、第１半導体素子１１に導通している。さらに、複数の第１導通部材４１の少なくともいずれかは、複数の第１電極１１１のいずれかと、第５リード３５の第５インナ部３５１とに導電接合されている。これにより、第５リード３５は、第１半導体素子１１に導通している。第３リード３３および第５リード３５の少なくともいずれかは、第１半導体素子１１のグランドをなす。
　図７に示すように、第１方向ｚにおいて、複数の第１導通部材４１は、第１ダイパッド２１の第１搭載面２１Ａと封止樹脂５０の頂面５１との間に位置する。複数の第１導通部材４１は、ワイヤである。第１方向ｚにおいて、複数の第１導通部材４１は、たとえば金を含む。この他、複数の第１導通部材４１の各々は、銅を含む芯材と、パラジウムを含みかつ当該芯材を覆う被覆材とを具備するものでよい。
　複数の第２導通部材４２の各々は、図２および図７に示すように、第２半導体素子１２の複数の第２電極１２１のいずれかと、複数の第２リード３２のいずれかの第２インナ部３２１の第２接続面３２１Ａとに導電接合されている。これにより、複数の第２リード３２の少なくともいずれかは、第２半導体素子１２に導通している。複数の第２導通部材４２の少なくともいずれかは、複数の第２電極１２１のいずれかと、第４リード３４の第４インナ部３４１とに導電接合されている。これにより、第４リード３４は、第２半導体素子１２に導通している。複数の第２導通部材４２の少なくともいずれかは、複数の第２電極１２１のいずれかと、第６リード３６の第６インナ部３６１とに導電接合されている。これにより、第６リード３６は、第２半導体素子１２に導通している。第４リード３４および第６リード３６の少なくともいずれかは、第２半導体素子１２のグランドをなす。複数の第２導通部材４２の少なくともいずれかは、複数の第２電極１２１のいずれかと、２つの第７リード３７のいずれかの第７インナ部３７１とに導電接合されている。これにより、２つの第７リード３７のいずれかは、第２半導体素子１２に導通している。
　図７に示すように、第１方向ｚにおいて、複数の第２導通部材４２は、第２ダイパッド２２の第２搭載面２２Ａと封止樹脂５０の頂面５１との間に位置する。複数の第２導通部材４２は、ワイヤである。複数の第２導通部材４２は、たとえば金を含む。この他、複数の第２導通部材４２の各々は、銅を含む芯材と、パラジウムを含みかつ当該芯材を覆う被覆材とを具備するものでよい。
　複数の第３導通部材４３の各々は、図２および図７に示すように、絶縁素子１３の複数の第３電極１３１のいずれかと、第１半導体素子１１の複数の第１電極１１１のいずれかとに導電接合されている。これにより、第１半導体素子１１は、絶縁素子１３に導通している。複数の第３導通部材４３は、第３方向ｙに沿って配列されている。複数の第３導通部材４３のいずれかは、第１ダイパッド２１に設けられた複数の第２孔２１２のいずれかを跨いでいる。
　複数の第４導通部材４４の各々は、図２および図７に示すように、絶縁素子１３の複数の第４電極１３２のいずれかと、第２半導体素子１２の複数の第２電極１２１のいずれかとに導電接合されている。これにより、第２半導体素子１２は、絶縁素子１３に導通している。複数の第４導通部材４４は、第３方向ｙに沿って配列されている。複数の第４導通部材４４は、第１ダイパッド２１と第２ダイパッド２２との間を跨いでいる。
　図７に示すように、第１方向ｚにおいて、複数の第３導通部材４３、および複数の第４導通部材４４の各々は、第１ダイパッド２１の第１搭載面２１Ａ、および第２ダイパッド２２の第２搭載面２２Ａのいずれかと、封止樹脂５０の頂面５１との間に位置する。複数の第３導通部材４３、および複数の第４導通部材４４は、ワイヤである。複数の第３導通部材４３、および複数の第４導通部材４４は、たとえば金を含む。
　図７に示すように、第１方向ｚにおいて、封止樹脂５０の頂面５１から複数の第４導通部材４４のいずれかに至る距離Ｌ１は、頂面５１から複数の第３導通部材４３のいずれかに至る距離Ｌ２より短い。
　インバータ装置におけるモータドライバ回路においては、ローサイド（低電位側）スイッチング素子と、ハイサイド（高電位側）スイッチング素子とを含むハーフブリッジ回路が構成されることが一般的である。以下の説明においては、これらのスイッチング素子がＭＯＳＦＥＴである場合を対象とする。ここで、ローサイドスイッチング素子においては、当該スイッチング素子のソースと、当該スイッチング素子を駆動するゲートドライバとの基準電位は、ともにグランドとなっている。一方、ハイサイドスイッチング素子においては、当該スイッチング素子のソースと、当該スイッチング素子を駆動するゲートドライバとの基準電位は、ともにハーフブリッジ回路の出力ノードにおける電位に相当する。ハイサイドスイッチング素子およびローサイドスイッチング素子の駆動に応じて出力ノードにおける電位は変化するため、ハイサイドスイッチング素子を駆動するゲートドライバの基準電位は変化する。ハイサイドスイッチング素子がオンの場合は、当該基準電位は、ハイサイドスイッチング素子のドレインに印加される電圧と等価（たとえば６００Ｖ以上）となる。半導体装置Ａ１０においては、第１半導体素子１１のグランドと、第２半導体素子１２のグランドとは、分離された構成となっている。したがって、ハイサイドスイッチング素子を駆動するためのゲートドライバとして半導体装置Ａ１０が使用される場合、第２半導体素子１２のグランドには、ハイサイドスイッチング素子のドレインに印加される電圧と等価な電圧が過渡的に印加される。
　次に、半導体装置Ａ１０の作用効果について説明する。
　半導体装置Ａ１０は、第１ダイパッド２１、第１半導体素子１１、第１リード３１、第１導通部材４１および封止樹脂５０を備える。第１リード３１は、封止樹脂５０の第１側面５３から突出している。第１ダイパッド２１の第１搭載面２１Ａと封止樹脂５０の頂面５１との第１方向ｚにおける間隔を第１間隔Ｄ１とする。第１ダイパッド２１の第１裏面２１Ｂと封止樹脂５０の底面５２との第１方向ｚにおける間隔を第２間隔Ｄ２とする。第１半導体素子１１の第１素子面１１Ａと頂面５１との第１方向ｚにおける間隔を第３間隔Ｄ３とする。これらは、Ｄ１＞Ｄ２≧Ｄ３の関係を満たす。さらに第１方向ｚにおいて、第１導通部材４１は、第１搭載面２１Ａと頂面５１との間に位置する。本構成をとることにより、封止樹脂５０の大きさを拡大することなく、第１導通部材４１を覆う封止樹脂５０の被りをより大きくすることができる。したがって、本構成によれば、半導体装置Ａ１０においては、半導体装置Ａ１０の大型化を招くことなく、半導体装置Ａ１０の絶縁耐圧の低下を抑制することが可能となる。
　封止樹脂５０の第１側面５３は、第１領域５３１、第２領域５３２および第３領域５３３を含む。第２領域５３２および第３領域５３３の各々は、第１領域５３１に対して傾斜している。第１リード３１は、第１領域５３１から突出している。第１領域５３１に対する第２領域５３２の傾斜角α１は、第１領域５３１に対する第３領域５３３の傾斜角β１より大きい。本構成をとることにより、第１方向ｚにおいて頂面５１と第１ダイパッド２１の第１搭載面２１Ａとの間に位置する封止樹脂５０の部分を形成する際、成形金型の引き抜きに伴って当該部分に欠損が発生することを抑制できる。
　半導体装置Ａ１０は、第２ダイパッド２２、第２半導体素子１２、第２リード３２および第２導通部材４２をさらに備える。第２リード３２は、封止樹脂５０の第２側面５４から突出している。第２ダイパッド２２の第２搭載面２２Ａと封止樹脂５０の頂面５１との第１方向ｚにおける間隔を第４間隔Ｄ４とする。第２ダイパッド２２の第２裏面２２Ｂと封止樹脂５０の底面５２との第１方向ｚにおける間隔を第５間隔Ｄ５とする。第２半導体素子１２の第２素子面１２Ａと頂面５１との第１方向ｚにおける間隔を第６間隔Ｄ６とする。これらは、Ｄ４＞Ｄ５≧Ｄ６の関係を満たす。さらに第１方向ｚにおいて、第２導通部材４２は、第２搭載面２２Ａと頂面５１との間に位置する。本構成をとることにより、封止樹脂５０の大きさを拡大することなく、第２導通部材４２を覆う封止樹脂５０の被りをより大きくすることができる。これにより、半導体装置Ａ１０の絶縁耐圧の低下を効果的に抑制できる。
　第３方向ｙに視て、第３リード３３および第５リード３５の各々は、第１ダイパッド２１に重なっている。本構成をとることにより、成形金型のキャビティにおいて第１ダイパッド２１を基準として第１方向ｚの両側に流れる溶融樹脂の流量がより均一になる。これにより、第１方向ｚに視て、封止樹脂５０の第１ダイパッド２１の全体に重なる部分の充填状態がより密実になる。
　第３方向ｙに視て、２つの第７リード３７の各々は、第２ダイパッド２２に重なっている。本構成をとることにより、成形金型のキャビティにおいて第２ダイパッド２２を基準として第１方向ｚの両側に流れる溶融樹脂の流量がより均一になる。これにより、第１方向ｚに視て、封止樹脂５０の第２ダイパッド２２の全体に重なる部分の充填状態がより密実になる。
　半導体装置Ａ１０は、絶縁素子１３、第３導通部材４３および第４導通部材４４をさらに備える。第１方向ｚにおいて、第３導通部材４３および第４導通部材４４の各々は、第１ダイパッド２１の第１搭載面２１Ａ、および第２ダイパッド２２の第２搭載面２２Ａのいずれかと、封止樹脂５０の頂面５１との間に位置する。本構成をとることにより、封止樹脂５０の大きさを拡大することなく、第３導通部材４３を覆う封止樹脂５０の被りと、第４導通部材４４を覆う封止樹脂５０の被りとの各々をより大きくすることができる。これにより、半導体装置Ａ１０の絶縁耐圧の低下をさらに効果的に抑制できる。
　第１ダイパッド２１には、各々が第１方向ｚに貫通する２つの第１孔２１１、および第２孔２１２が設けられている。２つの第１孔２１１は、第１半導体素子１１の第３方向ｙの両側に位置する。第２孔２１２は、第２方向ｘにおいて第１半導体素子１１と絶縁素子１３との間に位置する。本構成をとることにより、成形金型のキャビティにおいて溶融樹脂が２つの第１孔２１１、および第２孔２１２を通過するため、封止樹脂５０の充填状態がさらに密実になる。
　第２実施形態：
　図１０および図１１に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１０は、理解の便宜上、封止樹脂５０を透過して示している。図１０においては、封止樹脂５０の外形を想像線で示している。
　半導体装置Ａ２０においては、複数の第１リード３１、および複数の第２リード３２の構成が、半導体装置Ａ１０の当該構成と異なる。
　図１１に示すように、封止樹脂５０の頂面５１は、第１ダイパッド２１の第１搭載面２１Ａより複数の第１リード３１の各々の第１接続面３１１Ａの近くに位置する。頂面５１は、第２ダイパッド２２の第２搭載面２２Ａより複数の第２リード３２の各々の第２接続面３２１Ａの近くに位置する。
　次に、半導体装置Ａ２０の作用効果について説明する。
　半導体装置Ａ２０は、第１ダイパッド２１、第１半導体素子１１、第１リード３１、第１導通部材４１および封止樹脂５０を備える。第１リード３１は、封止樹脂５０の第１側面５３から突出している。第１方向ｚにおける第１ダイパッド２１の第１搭載面２１Ａと封止樹脂５０の頂面５１との間隔を第１間隔Ｄ１とする。第１方向ｚにおける第１ダイパッド２１の第１裏面２１Ｂと封止樹脂５０の底面５２との間隔を第２間隔Ｄ２とする。第１方向ｚにおける第１半導体素子１１の第１素子面１１Ａと頂面５１との第３間隔をＤ３とする。これらは、Ｄ１＞Ｄ２≧Ｄ３の関係を満たす。さらに第１方向ｚにおいて、第１導通部材４１は、第１搭載面２１Ａと頂面５１との間に位置する。したがって、本構成によれば、半導体装置Ａ２０においても、半導体装置Ａ２０の大型化を招くことなく、半導体装置Ａ２０の絶縁耐圧の低下を抑制することが可能となる。さらに半導体装置Ａ２０においては、半導体装置Ａ１０と共通する構成を具備することにより、半導体装置Ａ１０と同等の作用効果を奏する。
　半導体装置Ａ２０においては、封止樹脂５０の頂面５１は、第１ダイパッド２１の第１搭載面２１Ａより第１リード３１の第１接続面３１１Ａの近くに位置する。本構成をとることにより、第１導通部材４１の長さをより短縮できる。
　第３実施形態：
　図１２～図１６に基づき、本開示の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１３は、理解の便宜上、封止樹脂５０を透過して示している。図１３においては、封止樹脂５０の外形を想像線で示している。
　半導体装置Ａ３０においては、第３リード３３の構成が半導体装置Ａ１０の当該構成と異なる。
　図１２および図１３に示すように、第３リード３３の第３インナ部３３１は、第１ダイパッド２１の第２方向ｘの一方側に連結されている。第３リード３３は、第３方向ｙにおいて複数の第１リード３１のうち２つの第１リード３１の間に位置する。第３リード３３は、第２方向ｘにおいて第１ダイパッド２１を基準として第２ダイパッド２２とは反対側に位置する。
　図１２および図１３に示すように、半導体装置Ａ３０は、２つの第７リード３７に替えて１つの第７リード３７を具備する。第７リード３７は、第１ダイパッド２１の第３方向ｙの一方側に位置する。複数の第１リード３１、および第３リード３３は、第３方向ｙにおいて第７リード３７と第５リード３５との間に位置する。
　次に、半導体装置Ａ３０の作用効果について説明する。
　半導体装置Ａ３０は、第１ダイパッド２１、第１半導体素子１１、第１リード３１、第１導通部材４１および封止樹脂５０を備える。第１リード３１は、封止樹脂５０の第１側面５３から突出している。第１方向ｚにおける第１ダイパッド２１の第１搭載面２１Ａと封止樹脂５０の頂面５１との間隔を第１間隔Ｄ１とする。第１方向ｚにおける第１ダイパッド２１の第１裏面２１Ｂと封止樹脂５０の底面５２との間隔を第２間隔Ｄ２とする。第１方向ｚにおける第１半導体素子１１の第１素子面１１Ａと頂面５１との第３間隔をＤ３とする。これらは、Ｄ１＞Ｄ２≧Ｄ３の関係を満たす。さらに第１方向ｚにおいて、第１導通部材４１は、第１搭載面２１Ａと頂面５１との間に位置する。したがって、本構成によれば、半導体装置Ａ３０においても、半導体装置Ａ３０の大型化を招くことなく、半導体装置Ａ３０の絶縁耐圧の低下を抑制することが可能となる。さらに半導体装置Ａ３０においては、半導体装置Ａ１０と共通する構成を具備することにより、半導体装置Ａ１０と同等の作用効果を奏する。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　本開示は、以下の付記に記載した実施形態を含む。
　付記１．
　第１方向において互いに反対側を向く第１搭載面および第１裏面を有する第１ダイパッドと、
　前記第１搭載面に搭載された第１半導体素子と、
　前記第１ダイパッドから離れた第１リードと、
　前記第１半導体素子と前記第１リードとに導電接合された第１導通部材と、
　前記第１ダイパッド、前記第１半導体素子および前記第１導通部材を覆う封止樹脂と、を備え、
　前記第１半導体素子は、前記第１方向において前記第１搭載面と同じ側を向く第１素子面を有し、
　前記封止樹脂は、前記第１方向において前記第１搭載面と同じ側を向く頂面と、前記第１方向において前記頂面とは反対側を向く底面と、前記第１方向に対して直交する第２方向の一方側を向く第１側面と、を有し、
　前記第１リードは、前記第１側面から突出しており、
　前記第１方向における前記第１搭載面と前記頂面との第１間隔をＤ１、前記第１方向における前記第１裏面と前記底面との第２間隔をＤ２、前記第１方向における前記第１素子面と前記頂面との第３間隔をＤ３、とそれぞれ定義すると、Ｄ１＞Ｄ２≧Ｄ３の関係を満たし、
　前記第１方向において、前記第１導通部材は、前記第１搭載面と前記頂面との間に位置する、半導体装置。
　付記２．
　前記第１側面は、面内方向として前記第１方向を含む第１領域と、前記第１方向において前記第１領域と前記頂面との間に位置する第２領域と、前記第１領域を基準として前記第２領域とは反対側に位置する第３領域と、を含み、
　前記第２領域および前記第３領域の各々は、前記第１領域に対して傾斜しており、
　前記第１リードは、前記第１領域から突出しており、
　前記第１領域に対する前記第２領域の傾斜角は、前記第１領域に対する前記第３領域の傾斜角より大きい、付記１に記載の半導体装置。
　付記３．
　前記第１導通部材は、ワイヤである、付記２に記載の半導体装置。
　付記４．
　前記第１リードは、前記第１方向において前記第１搭載面と同じ側を向く第１接続面を有し、
　前記第１導通部材は、前記第１接続面に導電接合されている、付記３に記載の半導体装置。
　付記５．
　前記第１接続面および前記第１搭載面の各々は、同一の面内に含まれる、付記４に記載の半導体装置。
　付記６．
　前記頂面は、前記第１搭載面より前記第１接続面の近くに位置する、付記４に記載の半導体装置。
　付記７．
　前記第１リードは、前記封止樹脂から露出しており、かつ前記第１方向において前記第１接続面と反対側を向く第１実装面を有し、
　前記第１実装面は、前記第１方向において前記第１接続面から最も遠くに位置しており、
　前記第１実装面は、前記底面を含む面内から突出している、付記４に記載の半導体装置。
　付記８．
　前記第１実装面は、前記底面に対して傾斜している、付記７に記載の半導体装置。
　付記９．
　前記第１方向において前記第１搭載面と同じ側を向く第２搭載面と、前記第１方向において前記第２搭載面とは反対側を向く第２裏面と、を有する第２ダイパッドと、
　前記第２搭載面に搭載された第２半導体素子と、
　前記第２ダイパッドから離れた第２リードと、
　前記第２半導体素子と前記第２リードとに導電接合された第２導通部材と、をさらに備え、
　前記第２半導体素子は、前記第１方向において前記第２搭載面と同じ側を向く第２素子面を有し、
　前記封止樹脂は、前記第２方向において前記第１側面とは反対側を向く第２側面を有し、
　前記第２ダイパッド、前記第２半導体素子および前記第２導通部材は、前記封止樹脂に覆われており、
　前記第２リードは、前記第２側面から突出しており、
　前記第１方向における前記第２搭載面と前記頂面との第４間隔をＤ４、前記第１方向における前記第２裏面と前記底面との第５間隔をＤ５、前記第１方向における前記第２素子面と前記頂面との第６間隔をＤ６、とそれぞれ定義すると、Ｄ４＞Ｄ５≧Ｄ６の関係を満たし、
　前記第１方向において、前記第２導通部材は、前記第２搭載面と前記頂面との間に位置する、付記１ないし８のいずれかに記載の半導体装置。
　付記１０．
　前記第２導通部材は、ワイヤである、付記９に記載の半導体装置。
　付記１１．
　前記第１ダイパッドに連結された第３リードをさらに備え、
　前記第３リードは、前記第１側面から突出している、付記１０に記載の半導体装置。
　付記１２．
　前記封止樹脂は、前記第１方向および前記第２方向の各々に対して直交する第３方向において互いに離れた２つの第３側面を有し、
　前記第３リードは、前記２つの第３側面の各々から離れている、付記１１に記載の半導体装置。
　付記１３．
　前記第３リードは、前記第１ダイパッドの前記第１方向の一方側に連結されている、付記１２に記載の半導体装置。
　付記１４．
　前記第２ダイパッドに連結された第４リードをさらに備え、
　前記第４リードは、前記第２側面から突出している、付記１２に記載の半導体装置。
　付記１５．
　前記第４リードは、前記２つの第３側面の各々から離れている、付記１４に記載の半導体装置。
　付記１６．
　前記第１搭載面に搭載された絶縁素子と、
　前記絶縁素子と前記第１半導体素子とに導電接合された第３導通部材と、
　前記絶縁素子と前記第２半導体素子とに導電接合された第４導通部材と、をさらに備え、
　前記第１方向において、前記第３導通部材および前記第４導通部材の各々は、前記第１搭載面および前記第２搭載面のいずれかと、前記頂面との間に位置しており、
　前記第３導通部材および前記第４導通部材の各々は、ワイヤである、付記１５に記載の半導体装置。
　付記１７．
　前記第１方向において、前記頂面から前記第４導通部材に至る距離は、前記頂面から前記第３導通部材に至る距離より短い、付記１６に記載の半導体装置。
Ａ１０，Ａ２０，Ａ３０：半導体装置　　　　１１：第１半導体素子
１１Ａ：第１素子面　　　　１１１：第１電極
１２：第２半導体素子　　　　１２Ａ：第２素子面
１２１：第２電極　　　　１３：絶縁素子
１３１：第３電極　　　　１３２：第４電極
２１：第１ダイパッド　　　　２１Ａ：第１搭載面
２１Ｂ：第１裏面　　　　２１１：第１孔
２１２：第２孔　　　　２１３：第３孔
２２：第２ダイパッド　　　　２２Ａ：第２搭載面
２２Ｂ：第２裏面　　　　２９：接合層
３１：第１リード　　　　３１１：インナ部
３１１Ａ：第１接続面　　　　３１２：アウタ部
３１２Ａ：第１実装面　　　　３２：第２リード
３２１：インナ部　　　　３２１Ａ：第２接続面
３２２：アウタ部　　　　３２２Ａ：第２実装面
３３：第３リード　　　　３３１：第３インナ部
３３２：第３アウタ部　　　　３４：第４リード
３４１：第４インナ部　　　　３４２：第４アウタ部
３５：第５リード　　　　３５１：第５インナ部
３５２：第５アウタ部　　　　３６：第６リード
３６１：第６インナ部　　　　３６２：第６アウタ部
３７：第７リード　　　　３７１：第７インナ部
３７２：第７アウタ部　　　　４１～４４：第１導通部材～第４導通部材
５０：封止樹脂　　　　５１：頂面
５２：底面　　　　５３：第１側面
５３１～５３３：第１領域～第３領域　　　　５４：第２側面
５４１～５４３：第４領域～第６領域　　　　５５：第３側面
５５１～５５３：第７領域～第９領域　　　　ｚ：第１方向
ｘ：第２方向　　　　ｙ：第３方向

Claims (17)

  1. 　第１方向において互いに反対側を向く第１搭載面および第１裏面を有する第１ダイパッドと、
    　前記第１搭載面に搭載された第１半導体素子と、
    　前記第１ダイパッドから離れた第１リードと、
    　前記第１半導体素子と前記第１リードとに導電接合された第１導通部材と、
    　前記第１ダイパッド、前記第１半導体素子および前記第１導通部材を覆う封止樹脂と、を備え、
    　前記第１半導体素子は、前記第１方向において前記第１搭載面と同じ側を向く第１素子面を有し、
    　前記封止樹脂は、前記第１方向において前記第１搭載面と同じ側を向く頂面と、前記第１方向において前記頂面とは反対側を向く底面と、前記第１方向に対して直交する第２方向の一方側を向く第１側面と、を有し、
    　前記第１リードは、前記第１側面から突出しており、
    　前記第１方向における前記第１搭載面と前記頂面との第１間隔をＤ１、前記第１方向における前記第１裏面と前記底面との第２間隔をＤ２、前記第１方向における前記第１素子面と前記頂面との第３間隔をＤ３、とすると、Ｄ１＞Ｄ２≧Ｄ３の関係を満たし、
    　前記第１方向において、前記第１導通部材は、前記第１搭載面と前記頂面との間に位置する、半導体装置。
  2. 　前記第１側面は、面内方向として前記第１方向を含む第１領域と、前記第１方向において前記第１領域と前記頂面との間に位置する第２領域と、前記第１領域を基準として前記第２領域とは反対側に位置する第３領域と、を含み、
    　前記第２領域および前記第３領域の各々は、前記第１領域に対して傾斜しており、
    　前記第１リードは、前記第１領域から突出しており、
    　前記第１領域に対する前記第２領域の傾斜角は、前記第１領域に対する前記第３領域の傾斜角より大きい、請求項１に記載の半導体装置。
  3. 　前記第１導通部材は、ワイヤである、請求項２に記載の半導体装置。
  4. 　前記第１リードは、前記第１方向において前記第１搭載面と同じ側を向く第１接続面を有し、
    　前記第１導通部材は、前記第１接続面に導電接合されている、請求項３に記載の半導体装置。
  5. 　前記第１接続面および前記第１搭載面の各々は、同一の面内に含まれる、請求項４に記載の半導体装置。
  6. 　前記頂面は、前記第１搭載面より前記第１接続面の近くに位置する、請求項４に記載の半導体装置。
  7. 　前記第１リードは、前記封止樹脂から露出しており、かつ前記第１方向において前記第１接続面と反対側を向く第１実装面を有し、
    　前記第１実装面は、前記第１方向において前記第１接続面から最も遠くに位置しており、
    　前記第１実装面は、前記底面を含む面内から突出している、請求項４に記載の半導体装置。
  8. 　前記第１実装面は、前記底面に対して傾斜している、請求項７に記載の半導体装置。
  9. 　前記第１方向において前記第１搭載面と同じ側を向く第２搭載面と、前記第１方向において前記第２搭載面とは反対側を向く第２裏面と、を有する第２ダイパッドと、
    　前記第２搭載面に搭載された第２半導体素子と、
    　前記第２ダイパッドから離れた第２リードと、
    　前記第２半導体素子と前記第２リードとに導電接合された第２導通部材と、をさらに備え、
    　前記第２半導体素子は、前記第１方向において前記第２搭載面と同じ側を向く第２素子面を有し、
    　前記封止樹脂は、前記第２方向において前記第１側面とは反対側を向く第２側面を有し、
    　前記第２ダイパッド、前記第２半導体素子および前記第２導通部材は、前記封止樹脂に覆われており、
    　前記第２リードは、前記第２側面から突出しており、
    　前記第１方向における前記第２搭載面と前記頂面との第４間隔をＤ４、前記第１方向における前記第２裏面と前記底面との第５間隔をＤ５、前記第１方向における前記第２素子面と前記頂面との第６間隔をＤ６、とすると、Ｄ４＞Ｄ５≧Ｄ６の関係を満たし、
    　前記第１方向において、前記第２導通部材は、前記第２搭載面と前記頂面との間に位置する、請求項１ないし８のいずれかに記載の半導体装置。
  10. 　前記第２導通部材は、ワイヤである、請求項９に記載の半導体装置。
  11. 　前記第１ダイパッドに連結された第３リードをさらに備え、
    　前記第３リードは、前記第１側面から突出している、請求項１０に記載の半導体装置。
  12. 　前記封止樹脂は、前記第１方向および前記第２方向の各々に対して直交する第３方向において互いに離れた２つの第３側面を有し、
    　前記第３リードは、前記２つの第３側面の各々から離れている、請求項１１に記載の半導体装置。
  13. 　前記第３リードは、前記第１ダイパッドの前記第１方向の一方側に連結されている、請求項１２に記載の半導体装置。
  14. 　前記第２ダイパッドに連結された第４リードをさらに備え、
    　前記第４リードは、前記第２側面から突出している、請求項１２に記載の半導体装置。
  15. 　前記第４リードは、前記２つの第３側面の各々から離れている、請求項１４に記載の半導体装置。
  16. 　前記第１搭載面に搭載された絶縁素子と、
    　前記絶縁素子と前記第１半導体素子とに導電接合された第３導通部材と、
    　前記絶縁素子と前記第２半導体素子とに導電接合された第４導通部材と、をさらに備え、
    　前記第１方向において、前記第３導通部材および前記第４導通部材の各々は、前記第１搭載面および前記第２搭載面のいずれかと、前記頂面との間に位置しており、
    　前記第３導通部材および前記第４導通部材の各々は、ワイヤである、請求項１５に記載の半導体装置。
  17. 　前記第１方向において、前記頂面から前記第４導通部材に至る距離は、前記頂面から前記第３導通部材に至る距離より短い、請求項１６に記載の半導体装置。
PCT/JP2024/018096 2023-06-13 2024-05-16 半導体装置 Ceased WO2024257544A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2025527581A JPWO2024257544A1 (ja) 2023-06-13 2024-05-16
CN202480037736.8A CN121286140A (zh) 2023-06-13 2024-05-16 半导体装置
US19/412,003 US20260096448A1 (en) 2023-06-13 2025-12-08 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-096748 2023-06-13
JP2023096748 2023-06-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US19/412,003 Continuation US20260096448A1 (en) 2023-06-13 2025-12-08 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2024257544A1 true WO2024257544A1 (ja) 2024-12-19

Family

ID=93852076

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/018096 Ceased WO2024257544A1 (ja) 2023-06-13 2024-05-16 半導体装置

Country Status (4)

Country Link
US (1) US20260096448A1 (ja)
JP (1) JPWO2024257544A1 (ja)
CN (1) CN121286140A (ja)
WO (1) WO2024257544A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214589A (ja) * 1998-01-23 1999-08-06 Matsushita Electron Corp 半導体装置
WO2010147187A1 (ja) * 2009-06-18 2010-12-23 ローム株式会社 半導体装置
US20230137762A1 (en) * 2021-10-29 2023-05-04 Texas Instruments Incorporated Semiconductor package having an interdigitated mold arrangement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214589A (ja) * 1998-01-23 1999-08-06 Matsushita Electron Corp 半導体装置
WO2010147187A1 (ja) * 2009-06-18 2010-12-23 ローム株式会社 半導体装置
US20230137762A1 (en) * 2021-10-29 2023-05-04 Texas Instruments Incorporated Semiconductor package having an interdigitated mold arrangement

Also Published As

Publication number Publication date
JPWO2024257544A1 (ja) 2024-12-19
CN121286140A (zh) 2026-01-06
US20260096448A1 (en) 2026-04-02

Similar Documents

Publication Publication Date Title
US12165960B2 (en) Semiconductor device
JP7792472B2 (ja) 半導体装置
TW201703136A (zh) 半導體裝置及其製造方法
CN117083713A (zh) 半导体器件
JP7775228B2 (ja) 半導体装置
JP6510123B2 (ja) 半導体装置
WO2022130906A1 (ja) 半導体装置
JP7798800B2 (ja) 半導体装置
US20240030105A1 (en) Semiconductor device
WO2024257544A1 (ja) 半導体装置
WO2023095659A1 (ja) 半導体装置
US20260018562A1 (en) Semiconductor device
JP7837876B2 (ja) 半導体装置
JP7791168B2 (ja) 半導体装置
US20250006775A1 (en) Semiconductor element and semiconductor device
US20250309068A1 (en) Semiconductor device
US20240030109A1 (en) Semiconductor device
US20250070076A1 (en) Semiconductor device
US12622333B2 (en) Semiconductor device
WO2023199808A1 (ja) 半導体装置
WO2024257543A1 (ja) 半導体装置
WO2025069992A1 (ja) 半導体装置
WO2022176690A1 (ja) 半導体装置、半導体装置の設計方法および半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24823166

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2025527581

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2025527581

Country of ref document: JP