WO2024253074A1 - 光検出装置および電子機器 - Google Patents

光検出装置および電子機器 Download PDF

Info

Publication number
WO2024253074A1
WO2024253074A1 PCT/JP2024/020300 JP2024020300W WO2024253074A1 WO 2024253074 A1 WO2024253074 A1 WO 2024253074A1 JP 2024020300 W JP2024020300 W JP 2024020300W WO 2024253074 A1 WO2024253074 A1 WO 2024253074A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
signal
pixel
insulating layer
isolation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/020300
Other languages
English (en)
French (fr)
Inventor
英男 城戸
昌樹 大和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2025526109A priority Critical patent/JPWO2024253074A1/ja
Priority to CN202480032655.9A priority patent/CN121286124A/zh
Priority to EP24819304.7A priority patent/EP4726780A1/en
Priority to KR1020257043757A priority patent/KR20260022339A/ko
Publication of WO2024253074A1 publication Critical patent/WO2024253074A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels

Definitions

  • This disclosure relates to a light detection device and electronic equipment.
  • An imaging device has been proposed that has a stacked structure of a first substrate having sensor pixels, a second substrate having a readout circuit, and a third substrate having a logic circuit (Patent Document 1).
  • An optical detection device includes a first substrate having a plurality of photoelectric conversion elements that photoelectrically convert light, a second substrate stacked on the first substrate and having a plurality of readout circuits capable of outputting a first signal based on electric charges converted by the photoelectric conversion elements, a through electrode provided for each readout circuit or for each of a plurality of readout circuits in the second substrate and capable of transmitting the first signal, and a first insulating layer provided around the through electrode so as to penetrate the second substrate.
  • An optical detection device includes a first substrate having a plurality of photoelectric conversion elements that photoelectrically convert light, a second substrate having a plurality of readout circuits, each of which includes an amplification transistor capable of generating a first signal based on an electric charge converted by the photoelectric conversion element, and is stacked on the first substrate, a through electrode provided for each readout circuit or for each of a plurality of readout circuits on the second substrate and capable of transmitting the first signal, and an insulating layer provided to surround the amplification transistor on the second substrate.
  • An optical detection device includes a first substrate having a plurality of photoelectric conversion elements that photoelectrically convert light; a second substrate stacked on the first substrate and having a plurality of amplification transistors capable of generating a first signal based on electric charges converted by the photoelectric conversion elements; a first pixel and a second pixel each including a photoelectric conversion element and an amplification transistor; a first isolation region provided on the second substrate to surround the amplification transistor of the first pixel; and a second isolation region having at least a portion of the first isolation region and provided on the second substrate to surround the amplification transistor of the second pixel.
  • an electronic device includes an optical system and a photodetector that receives light transmitted through the optical system.
  • the photodetector includes a first substrate having a plurality of photoelectric conversion elements that convert light into an electric charge, a second substrate that is stacked on the first substrate and has a plurality of readout circuits that can output a first signal based on the electric charge converted by the photoelectric conversion elements, a through electrode that is provided for each readout circuit or each of the plurality of readout circuits in the second substrate and can transmit the first signal, and a first insulating layer that is provided around the through electrode so as to penetrate the second substrate.
  • an electronic device includes an optical system and a photodetector that receives light transmitted through the optical system.
  • the photodetector includes a first substrate having a plurality of photoelectric conversion elements that convert light into an electric charge, a second substrate having a plurality of readout circuits each including an amplification transistor capable of generating a first signal based on the electric charge converted by the photoelectric conversion elements and stacked on the first substrate, a through electrode provided for each readout circuit or each of the plurality of readout circuits in the second substrate and capable of transmitting the first signal, and an insulating layer provided on the second substrate to surround the amplification transistor.
  • FIG. 1 is a block diagram illustrating an example of a schematic configuration of an imaging device which is an example of a light detection device according to a first embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of a pixel unit of the imaging device according to the first embodiment of the present disclosure.
  • FIG. 3 is a diagram for explaining an example of a circuit configuration of a pixel of the imaging device according to the first embodiment of the present disclosure.
  • FIG. 4 is a diagram for explaining another example of a circuit configuration of a pixel of the imaging device according to the first embodiment of the present disclosure.
  • FIG. 5 is a diagram for explaining another example of a circuit configuration of a pixel of the imaging device according to the first embodiment of the present disclosure.
  • FIG. 1 is a block diagram illustrating an example of a schematic configuration of an imaging device which is an example of a light detection device according to a first embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of a pixel unit of the imaging device according
  • FIG. 6 is a diagram for explaining another example of a circuit configuration of a pixel of the imaging device according to the first embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating an example of a cross-sectional configuration of the imaging device according to the first embodiment of the present disclosure.
  • FIG. 8 is a diagram for explaining an example of a planar configuration of the imaging device according to the first embodiment of the present disclosure.
  • FIG. 9 is a diagram for explaining a configuration example of an imaging device according to the first embodiment of the present disclosure.
  • FIG. 10 is a diagram for explaining an example of the configuration of a pixel of an imaging device according to the second embodiment of the present disclosure.
  • FIG. 11 is a diagram for explaining a configuration example of an imaging device according to the second embodiment of the present disclosure.
  • FIG. 11 is a diagram for explaining a configuration example of an imaging device according to the second embodiment of the present disclosure.
  • FIG. 12 is a diagram for explaining a configuration example of an imaging device according to the second embodiment of the present disclosure.
  • FIG. 13 is a diagram for explaining a configuration example of an imaging device according to the second embodiment of the present disclosure.
  • FIG. 14 is a diagram for explaining an example of the configuration of a pixel of an imaging device according to a third embodiment of the present disclosure.
  • FIG. 15 is a diagram for explaining a configuration example of an imaging device according to the third embodiment of the present disclosure.
  • FIG. 16 is a diagram for explaining a configuration example of an imaging device according to the third embodiment of the present disclosure.
  • FIG. 17 is a diagram for explaining a configuration example of an imaging device according to the third embodiment of the present disclosure.
  • FIG. 18 is a diagram for explaining a configuration example of an imaging device according to the third embodiment of the present disclosure.
  • FIG. 19 is a diagram for explaining an example of a planar configuration of an imaging device according to a third embodiment of the present disclosure.
  • FIG. 20 is a diagram for explaining an example of a cross-sectional configuration of an imaging device according to a third embodiment of the present disclosure.
  • FIG. 21 is a diagram for explaining an example of a cross-sectional configuration of an imaging device according to the first modification of the present disclosure.
  • FIG. 22 is a diagram for explaining an example of a planar configuration of an imaging device according to the first modification of the present disclosure.
  • FIG. 23 is a diagram for explaining another example of the cross-sectional configuration of the imaging device according to the first modification of the present disclosure.
  • FIG. FIG. 20 is a diagram for explaining an example of a cross-sectional configuration of an imaging device according to a third embodiment of the present disclosure.
  • FIG. 21 is a diagram for explaining an example of a cross
  • FIG. 24 is a diagram for explaining an example of a cross-sectional configuration of an imaging device according to Modification 2 of the present disclosure.
  • FIG. 25 is a diagram for explaining an example of a planar configuration of an imaging device according to the second modification of the present disclosure.
  • FIG. 26 is a diagram for explaining a configuration example of an imaging device according to the third modification of the present disclosure.
  • FIG. 27 is a diagram for explaining a configuration example of an imaging device according to the fourth modification of the present disclosure.
  • FIG. 28 is a diagram for explaining another configuration example of an imaging device according to the fourth modification of the present disclosure.
  • FIG. 29 is a diagram for explaining another configuration example of an imaging device according to the fourth modification of the present disclosure.
  • FIG. FIG. 29 is a diagram for explaining another configuration example of an imaging device according to the fourth modification of the present disclosure.
  • FIG. FIG. 29 is a diagram for explaining another configuration example of an imaging device according to the fourth modification of the present disclosure.
  • FIG. FIG. 29 is a diagram for explaining another
  • FIG. 30 is a diagram for explaining another configuration example of an imaging device according to the fourth modification of the present disclosure.
  • FIG. 31 is a diagram for explaining a configuration example of an imaging device according to the fifth modification of the present disclosure.
  • FIG. 32 is a diagram for explaining a configuration example of an imaging device according to the sixth modification of the present disclosure.
  • FIG. 33 is a diagram for explaining a configuration example of an imaging device according to the seventh modification of the present disclosure.
  • FIG. 34 is a diagram for explaining a configuration example of an imaging device according to Modification 8 of the present disclosure.
  • FIG. 35 is a diagram for explaining a configuration example of an imaging device according to Modification 9 of the present disclosure.
  • FIG. 36 is a diagram for explaining a configuration example of an imaging device according to Modification 9 of the present disclosure.
  • FIG. 37 is a diagram for explaining a configuration example of an imaging device according to Modification 9 of the present disclosure.
  • FIG. 38 is a diagram for explaining another example configuration of an imaging device according to the ninth modification of the present disclosure.
  • FIG. 39 is a diagram for explaining a configuration example of an imaging device according to a tenth modification of the present disclosure.
  • FIG. 40 is a diagram for explaining a configuration example of an imaging device according to a tenth modification of the present disclosure.
  • FIG. 41 is a diagram for explaining a configuration example of an imaging device according to the eleventh modification of the present disclosure.
  • FIG. 42 is a diagram for explaining another example configuration of an imaging device according to the eleventh modification of the present disclosure.
  • FIG. 43 is a block diagram showing an example of the configuration of an electronic device having an imaging device.
  • FIG. 44 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 45 is an explanatory diagram showing an example of the installation positions of the outside-vehicle information detection unit and the imaging unit.
  • FIG. 46 is a diagram showing an example of a schematic configuration of an endoscopic surgery system.
  • FIG. 47 is a block diagram showing an example of the functional configuration of the camera head and the CCU.
  • Fig. 1 is a block diagram showing an example of a schematic configuration of an imaging device which is an example of a light detection device according to a first embodiment of the present disclosure.
  • Fig. 2 is a diagram showing an example of a pixel unit of the imaging device according to the first embodiment.
  • the light detection device is a device capable of detecting incident light.
  • the imaging device 1 which is a light detection device has a plurality of pixels P having a photoelectric conversion unit (photoelectric conversion element) and is configured to perform photoelectric conversion of the incident light to generate a signal.
  • the imaging device 1 (light detection device) can generate a signal by receiving light transmitted through an optical system (not shown) including an optical lens.
  • the imaging device 1 is configured, for example, using a semiconductor substrate (e.g., a silicon substrate) on which a plurality of pixels P are provided.
  • the photoelectric conversion unit of each pixel P of the imaging device 1 is, for example, a photodiode (PD) and is configured to be capable of photoelectric conversion of light.
  • the imaging device 1 has an area (pixel section 100) in which a plurality of pixels P are arranged two-dimensionally in a matrix as an imaging area.
  • the pixel section 100 is a pixel array in which a plurality of pixels P are arranged, and can also be considered a light receiving area.
  • the imaging device 1 captures incident light (image light) from a subject through an optical system including an optical lens.
  • the imaging device 1 captures an image of the subject formed by the optical lens.
  • the imaging device 1 can perform photoelectric conversion on the received light to generate a pixel signal.
  • the imaging device 1 is, for example, a CMOS (Complementary Metal Oxide Semiconductor) image sensor.
  • the imaging device 1 can be used in electronic devices such as digital still cameras, video cameras, and mobile phones.
  • the direction of incidence of light from the subject is the Z-axis direction
  • the left-right direction on the paper that is perpendicular to the Z-axis direction is the X-axis direction
  • the up-down direction on the paper that is perpendicular to the Z-axis and X-axis directions is the Y-axis direction.
  • directions may be indicated based on the direction of the arrow in Figure 2.
  • the imaging device 1 which will be described later, has a structure (layered structure) formed by stacking multiple substrates. As shown in the example of FIG. 1, the imaging device 1 has a pixel driving unit 110, a signal processing unit 112, a control unit 113, a processing unit 114, etc. The imaging device 1 also has multiple control lines Lread and multiple signal lines VSL.
  • the control line Lread is a signal line capable of transmitting a signal that controls the pixel P, and is connected to the pixel driving unit 110 and the pixel P of the pixel unit 100.
  • a plurality of control lines Lread are wired for each pixel row made up of a plurality of pixels P arranged in the horizontal direction (row direction).
  • the control line Lread is configured to transmit a control signal for reading out a signal from the pixel P.
  • the multiple control lines Lread for each pixel row of the imaging device 1 include, for example, wiring for transmitting a signal that controls a transfer transistor, wiring for transmitting a signal that controls a selection transistor, wiring for transmitting a signal that controls a reset transistor, etc.
  • the control lines Lread can also be considered as drive lines (pixel drive lines) that transmit signals that drive the pixels P.
  • the signal line VSL is a signal line capable of transmitting a signal from the pixel P, and is connected to the pixel P of the pixel unit 100 and the signal processing unit 112.
  • one or more signal lines VSL are wired for each pixel column composed of multiple pixels P aligned in the vertical direction (column direction).
  • the signal line VSL is configured to be capable of transmitting a signal output from the pixel P.
  • multiple signal lines VSL may be provided for one pixel column.
  • the imaging device 1 has, for example, multiple signal lines VSL for each pixel column.
  • the signal line VSL may be configured using a through electrode, a via, etc.
  • the pixel driving unit 110 is configured to be able to drive each pixel P of the pixel unit 100.
  • the pixel driving unit 110 is a driving circuit, and is configured by a plurality of circuits including, for example, a buffer, a shift register, an address decoder, etc.
  • the pixel driving unit 110 generates a signal for driving the pixel P, and outputs it to each pixel P of the pixel unit 100 via a control line Lread.
  • the pixel driving unit 110 is controlled by the control unit 113, and controls the pixels P of the pixel unit 100.
  • the pixel driving unit 110 generates signals for controlling the pixel P, such as a signal for controlling the transfer transistor of the pixel P, a signal for controlling the selection transistor, and a signal for controlling the reset transistor, and supplies these to each pixel P via a control line Lread.
  • the pixel driving unit 110 can control the reading of pixel signals from each pixel P.
  • the pixel driving unit 110 can also be called a pixel control unit configured to be able to control each pixel P.
  • the pixel driving unit 110 and the control unit 113 can also be called a pixel control unit collectively.
  • the signal processing unit 112 is configured to be able to perform signal processing of the input pixel signal.
  • the signal processing unit 112 is a signal processing circuit, and has, for example, a load circuit unit, an AD conversion unit 40, a horizontal selection switch, etc.
  • the load circuit unit is configured by a current source capable of supplying current to the amplification transistor of the pixel P.
  • the load circuit unit for example, forms a source follower circuit together with the amplification transistor of the pixel P.
  • the signal processing unit 112 may also have an amplification circuit unit configured to amplify the signal read out from the pixel P via the signal line VSL.
  • the signal processing unit 112 includes a plurality of AD conversion units 40 (AD conversion circuits), and can output pixel signals converted into digital signals by the AD conversion units 40.
  • the AD conversion units 40 are ADCs (Analog to Digital Converters).
  • an AD conversion unit 40 is provided for each of the plurality of signal lines VSL.
  • An AD conversion unit 40 can be provided for each pixel column of the pixel unit 100.
  • the AD conversion unit 40 is configured to convert the input analog signal into a digital signal.
  • the AD conversion unit 40 performs AD conversion processing on the pixel signal, which is an analog signal input from each pixel P via the signal line VSL.
  • the AD conversion unit 40 includes, as an example, a comparison circuit (comparator circuit) and a counter, and can convert the input pixel signal into a digital signal with a predetermined number of bits.
  • the signal output from each pixel P selected and scanned by the pixel driving unit 110 is input to the signal processing unit 112 via the signal line VSL.
  • the signal processing unit 112 can perform signal processing such as AD conversion of the pixel P signal and CDS (Correlated Double Sampling).
  • the signal from each pixel P transmitted through each signal line VSL is subjected to signal processing by the signal processing unit 112 and output to the processing unit 114.
  • the processing unit 114 is configured to be able to perform signal processing on the input signal.
  • the processing unit 114 is a processing circuit, and is configured, for example, by a circuit that performs various types of signal processing on pixel signals.
  • the processing unit 114 may include a processor and a memory.
  • the processing unit 114 performs signal processing on pixel signals input from the signal processing unit 112, and outputs the processed pixel signals.
  • the processing unit 114 can perform various types of signal processing, for example, noise reduction processing, tone correction processing, etc.
  • the control unit 113 is configured to be able to control each unit of the imaging device 1.
  • the control unit 113 receives an externally provided clock, data instructing the operation mode, and the like, and can also output data such as internal information of the imaging device 1.
  • the control unit 113 is a control circuit, and has, for example, a timing generator configured to be able to generate various timing signals.
  • the control unit 113 controls the driving of the pixel driving unit 110 and the signal processing unit 112, etc., based on various timing signals (pulse signals, clock signals, etc.) generated by the timing generator.
  • the pixel driving unit 110, the signal processing unit 112, the control unit 113, the processing unit 114, etc. may be provided on a single semiconductor substrate, or may be provided separately on multiple semiconductor substrates. Some or all of the signal processing unit 112, the control unit 113, and the processing unit 114 may be configured as an integrated unit.
  • FIG. 3 is a diagram for explaining an example of the circuit configuration of a pixel of the imaging device according to the first embodiment.
  • a pixel P of the imaging device 1 has a photoelectric conversion unit 12 (photoelectric conversion element), a transfer transistor TRG, a floating diffusion FD, and a readout circuit 20.
  • the photoelectric conversion unit 12 is configured to receive light and generate a signal.
  • the photoelectric conversion unit 12 is a light receiving unit (light receiving element) and is configured to be able to generate an electric charge by photoelectric conversion.
  • the readout circuit 20 is configured to be capable of outputting a signal based on the photoelectrically converted charge.
  • the readout circuit 20 is provided for, for example, a plurality of pixels P.
  • the imaging device 1 has a configuration in which a single readout circuit 20 is shared by a plurality of pixels P.
  • a readout circuit 20 is arranged for every two pixels P (referred to as pixel Pa and pixel Pb). Pixels Pa and Pb share one readout circuit 20. For example, a 2 ⁇ 1 pixel consisting of adjacent pixels Pa and Pb shares one readout circuit 20. Multiple pixels P sharing one readout circuit 20 can also be called a pixel unit (or pixel block).
  • the imaging device 1 can read out the pixel signals of each of the 2 x 1 pixels by operating the readout circuit 20 in a time-division manner.
  • the imaging device 1 can also read out a pixel signal in which the signals of each of the 2 x 1 pixels are added together.
  • the imaging device 1 can read out a pixel signal corresponding to the charge obtained by adding up the charge converted by the photoelectric conversion unit 12 of pixel Pa and the charge converted by the photoelectric conversion unit 12 of pixel Pb.
  • the photoelectric conversion unit 12 is a photodiode (PD) that converts incident light into an electric charge.
  • the photoelectric conversion unit 12 (in FIG. 3, the photodiode PD of pixel Pa and the photodiode PD of pixel Pb) performs photoelectric conversion to generate an electric charge according to the amount of light received.
  • the transfer transistor TRG (in FIG. 3, the transfer transistor TRG1 of pixel Pa and the transfer transistor TRG2 of pixel Pb) is configured to be able to transfer the charge photoelectrically converted in the photoelectric conversion unit 12 to the floating diffusion FD.
  • the transfer transistor TRG is controlled by a signal STRG, and electrically connects or disconnects the photoelectric conversion unit 12 and the floating diffusion FD.
  • the transfer transistor TRG can transfer the charge photoelectrically converted and accumulated in the photoelectric conversion unit 12 to the floating diffusion FD.
  • the transfer transistors TRG of pixels Pa and Pb are controlled by different signals.
  • the transfer transistor TRG1 of pixel Pa is on/off controlled by signal STRG1.
  • the transfer transistor TRG2 of pixel Pb is on/off controlled by signal STRG2.
  • the floating diffusion FD is an accumulation section and is configured to be able to accumulate the transferred charge.
  • the floating diffusion FD can accumulate the charge photoelectrically converted by the photoelectric conversion section 12.
  • the floating diffusion FD can also be said to be a retention section capable of retaining the transferred charge.
  • the floating diffusion FD accumulates the transferred charge and converts it into a voltage according to the capacity of the floating diffusion FD.
  • the readout circuit 20 has an amplification transistor AMP, a selection transistor SEL, and a reset transistor RST, as shown in FIG. 3.
  • the amplification transistor AMP is configured to generate and output a signal based on the charge accumulated in the floating diffusion FD.
  • the amplification transistor AMP can generate and output a signal based on the charge converted by the photoelectric conversion unit 12.
  • the gate of the amplifier transistor AMP is electrically connected to the floating diffusion FD, and the voltage converted by the floating diffusion FD is input.
  • the drain of the amplifier transistor AMP is connected to a power supply line that supplies the power supply voltage VDD.
  • the source of the amplification transistor AMP is connected to the signal line VSL via the selection transistor SEL.
  • the amplification transistor AMP generates a signal based on the charge stored in the floating diffusion FD, i.e., a signal based on the voltage of the floating diffusion FD, and can output it to the signal line VSL.
  • the selection transistor SEL is configured to be capable of controlling the output of a pixel signal.
  • the selection transistor SEL is controlled by a signal SSEL, and is configured to be capable of outputting a signal from the amplification transistor AMP to a signal line VSL.
  • the selection transistor SEL can control the output timing of the pixel signal.
  • the selection transistor SEL is configured to be capable of outputting a signal based on the charge converted by the photoelectric conversion unit 12.
  • the selection transistor SEL may be provided between the power supply line to which the power supply voltage VDD is applied and the amplification transistor AMP, as in the example shown in FIG. 4.
  • the drain of the amplification transistor AMP is connected to the power supply line to which the power supply voltage VDD is supplied via the selection transistor SEL.
  • the source of the amplification transistor AMP is connected to the signal line VSL.
  • the selection transistor SEL may be omitted as necessary.
  • the reset transistor RST is configured to be able to reset the voltage of the floating diffusion FD.
  • the reset transistor RST is electrically connected to a power supply line to which a power supply voltage VDD is applied, and is configured to reset the charge of the pixel P.
  • the reset transistor RST is controlled by a signal SRST, and can reset the charge accumulated in the floating diffusion FD and reset the voltage of the floating diffusion FD.
  • the reset transistor RST can also discharge the charge accumulated in the photoelectric conversion unit 12 via the transfer transistor TRG.
  • the transfer transistor TRG, amplification transistor AMP, selection transistor SEL, and reset transistor RST described above are each MOS transistors (MOSFETs) having gate, source, and drain terminals.
  • MOSFETs MOS transistors
  • the transfer transistor TRG, amplification transistor AMP, selection transistor SEL, and reset transistor RST are each composed of an NMOS transistor.
  • the transistor of pixel P may be composed of a PMOS transistor.
  • the imaging device 1 may have a configuration in which three or more pixels P share one readout circuit 20.
  • a readout circuit 20 may be arranged for every four pixels P (referred to as pixels Pa to Pd).
  • the selection transistor SEL may be electrically connected between the power supply line and the amplification transistor AMP, as in the example shown in FIG. 6. Furthermore, the selection transistor SEL may be omitted if necessary.
  • pixels Pa, Pb, Pc, and Pd share one readout circuit 20.
  • a pixel unit including 2 ⁇ 2 pixels made up of adjacent pixels Pa to Pd shares one readout circuit 20.
  • the imaging device 1 may have a configuration in which five or more pixels P, for example, eight pixels P, share one readout circuit 20.
  • the pixel driving unit 110 supplies control signals to the gates of the transfer transistor TRG, selection transistor SEL, reset transistor RST, etc. of each pixel P via the control line Lread described above, turning the transistors on (conducting state) or off (non-conducting state).
  • the multiple control lines Lread of the imaging device 1 include wiring that transmits a signal STRG that controls the transfer transistor TRG, wiring that transmits a signal SSEL that controls the selection transistor SEL, wiring that transmits a signal SRST that controls the reset transistor RST, etc.
  • the transfer transistor TRG, selection transistor SEL, reset transistor RST, etc. are controlled to be turned on and off by the pixel driving unit 110.
  • the pixel driving unit 110 controls the readout circuit 20 of each pixel P to output a pixel signal from each pixel P to a signal line VSL.
  • the pixel driving unit 110 can control the reading out of the pixel signal of each pixel P to the signal line VSL.
  • FIG. 7 is a diagram showing an example of a cross-sectional configuration of an imaging device according to a first embodiment.
  • imaging device 1 has a first substrate 101, a second substrate 102, and a third substrate 103.
  • Imaging device 1 has a configuration in which first substrate 101, second substrate 102, and third substrate 103 are stacked in the Z-axis direction.
  • a first substrate 101, a second substrate 102, and a third substrate 103 are provided.
  • the first substrate 101, the second substrate 102, and the third substrate 103 are each made of a semiconductor substrate (e.g., a silicon substrate, an SOI (Silicon On Insulator) substrate, etc.).
  • a semiconductor substrate e.g., a silicon substrate, an SOI (Silicon On Insulator) substrate, etc.
  • the first substrate 101 has opposing surfaces 11S1 and 11S2.
  • Surface 11S2 is the surface opposite to surface 11S1.
  • Surface 11S2 of the first substrate 101 is a light receiving surface (light incident surface).
  • a plurality of photoelectric conversion units 12 are provided along surfaces 11S1 and 11S2 of the first substrate 101.
  • a plurality of photoelectric conversion units 12 are embedded.
  • the second substrate 102 has opposing surfaces 12S1 and 12S2.
  • Surface 12S2 is the surface opposite surface 12S1.
  • the third substrate 103 has opposing surfaces 13S1 and 13S2.
  • Surface 13S2 is the surface opposite surface 13S1.
  • Surfaces 11S1, 12S1, and 13S1 are element formation surfaces on which elements such as transistors are formed.
  • a gate electrode, a gate insulating film (e.g., a gate oxide film), etc. may be provided on each of surfaces 11S1, 12S1, and 13S1.
  • FIG. 7 illustrates the transfer transistor TRG, amplification transistor AMP, selection transistor SEL, etc. of the pixel P described above.
  • the transfer transistor TRG and floating diffusion FD are formed on the surface 11S1 side of the first substrate 101.
  • the transistors (amplification transistor AMP, selection transistor SEL, reset transistor RST, etc.) of the readout circuit 20 of the pixel P are provided on the surface 12S1 side of the second substrate 102.
  • a wiring layer 111 is provided on the surface 11S1 side of the first substrate 101.
  • a wiring layer 121 is provided on the surface 12S1 side of the second substrate 102, and a wiring layer 122 is provided on the surface 12S2 side of the second substrate 102.
  • a wiring layer 131 is provided on the surface 13S1 side of the third substrate 103.
  • Each of the wiring layers 111, 121, 122, and 131 includes, for example, a conductive film and an insulating film, and has a plurality of wirings and vias (VIAs), etc.
  • the wiring layers 111, 121, 122, and 131 each have a configuration in which multiple wirings are stacked with insulating films (interlayer insulating films) between them.
  • Each insulating film of the wiring layers 111, 121, 122, and 131 can also be called an interlayer insulating film (interlayer insulating layer).
  • each of the wiring layers 111, 121, 122, and 131 includes two or more layers of wiring.
  • Each of the wiring layers 122 and 131 may include three or more layers of wiring.
  • the wiring of each of the wiring layers 111, 121, 122, and 131 is formed using a metal material such as aluminum (Al), copper (Cu), or tungsten (W).
  • the wiring of each of the wiring layers 111, 121, 122, and 131 may be formed using polysilicon (Poly-Si) or other conductive materials.
  • the interlayer insulating film is formed using, for example, silicon oxide (SiO), silicon nitride (SiN), silicon oxynitride (SiON), or the like.
  • the first substrate 101 and the wiring layer 111 can be collectively referred to as the first substrate 101 (or the first circuit layer).
  • the second substrate 102 and the wiring layers 121 and 122 can be collectively referred to as the second substrate 102 (or the second circuit layer).
  • the third substrate 103 and the wiring layer 131 can be collectively referred to as the third substrate 103 (or the third circuit layer).
  • a plurality of electrodes 85 are provided on the wiring layer 111, and a plurality of electrodes 86 are provided on the wiring layer 121.
  • a plurality of electrodes 95 are provided on the wiring layer 122, and a plurality of electrodes 96 are provided on the wiring layer 131. Electrodes 85, 86, 95, and 96 are each formed using, for example, copper (Cu).
  • Electrodes 85, 86, 95, and 96 are electrodes used to bond metal electrodes together, and can also be called bonding electrodes.
  • the first substrate 101 and the second substrate 102 are bonded together by bonding between metal electrodes (electrodes 85 and 86) made of Cu, i.e., Cu-Cu bonding.
  • First substrate 101 and second substrate 102 are laminated by bonding between electrodes so that surfaces 11S1 and 12S1, on which elements such as transistors are formed, face each other. That is, first substrate 101 and second substrate 102 are bonded so that the surface of first substrate 101 and the surface of second substrate 102 face each other. Electrodes 85 and electrodes 86 electrically connect the circuit provided on the first substrate 101 side and the circuit provided on the second substrate 102 side.
  • the second substrate 102 and the third substrate 103 are bonded together by bonding between electrodes 95 and 96 made of Cu, i.e., Cu-Cu bonding.
  • the second substrate 102 and the third substrate 103 are stacked such that the surfaces 12S2 and 13S1 face each other by bonding between the electrodes.
  • the second substrate 102 and the third substrate 103 are bonded together such that the rear surface of the second substrate 102 and the front surface of the third substrate 103 face each other.
  • the electrodes 95 and 96 electrically connect the circuit of the second substrate 102 and the circuit of the third substrate 103.
  • the third substrate 103 and the wiring layer 131 may be provided with, for example, the pixel driving unit 110, the signal processing unit 112, the control unit 113, and the processing unit 114 described above.
  • the electrodes 85, 86, 95, and 96 may each be made of a metal material other than copper, such as nickel (Ni), cobalt (Co), gold (Au), or other materials.
  • the first substrate 101, the second substrate 102, and the third substrate 103 may be stacked using bumps.
  • each transistor of the readout circuit 20 (amplification transistor AMP, selection transistor SEL, reset transistor RST, etc.) is provided on a second substrate 102.
  • the floating diffusion FD of the pixel P of the first substrate 101 is electrically connected to the amplification transistor AMP, reset transistor RST, etc. of the readout circuit 20 of the second substrate 102 via the wiring of the wiring layer 111 and the wiring of the wiring layer 121, as in the example shown in FIG. 7.
  • the charge photoelectrically converted by the photoelectric conversion unit 12 of the first substrate 101 can be transferred to the floating diffusion FD of the first substrate 101 and the readout circuit 20 of the second substrate 102 via the transfer transistor TRG.
  • the readout circuit 20 generates a pixel signal based on the charge converted by the photoelectric conversion unit 12, and can output the pixel signal to the signal processing unit 112 on the third substrate 103 via a signal line VSL that includes a through electrode, which will be described later.
  • the photoelectric conversion unit 12 and the readout circuit 20 are disposed on separate substrates. Therefore, the imaging device 1 can have a structure that is advantageous for miniaturizing pixels.
  • the second substrate 102 and wiring layers 121, 122 of the imaging device 1 have a plurality of through electrodes 50, as shown in FIG. 7.
  • a plurality of through electrodes 50 are provided for each pixel P or for each set of pixels P.
  • the through electrodes 50 are connection electrodes (connection portions) and connect between circuits provided on different layers.
  • the through electrodes 50 are provided so as to penetrate the second substrate 102.
  • the through electrode 50 is formed between adjacent readout circuits 20 so as to reach the surface 12S2 of the second substrate 102, penetrating the second substrate 102.
  • the through electrode 50 is an electrode that penetrates the second substrate 102.
  • the through electrode 50 is formed so as to extend in the Z-axis direction and reach inside the wiring layer 122.
  • the through electrode 50 is made of, for example, tungsten (W), aluminum (Al), copper (Cu), etc.
  • the through electrode 50 may be formed using cobalt (Co), molybdenum (Mo), ruthenium (Ru), silver (Ag), etc.
  • the through electrode 50 may be made of other metal materials.
  • the through electrode 50 electrically connects the readout circuit 20 of the pixel P to the wiring provided on the surface 12S2 side of the second substrate 102 and the circuit provided on the third substrate 103.
  • the readout circuit 20 of the pixel P is electrically connected to the circuit of the third substrate 103 via the through electrode 50 and the bonding electrodes 95, 96, etc.
  • the signal line VSL of the imaging device 1 includes a through electrode 50 and is configured to be capable of transmitting pixel signals.
  • the through electrode 50 that transmits pixel signals may be provided for each readout circuit 20 or for each of multiple readout circuits 20.
  • the through electrode 50 that constitutes part of the signal line VSL is disposed, for example, relative to the selection transistor SEL of the readout circuit 20.
  • the signal line VSL includes a wiring 61 provided in the wiring layer 121, and wirings 62 and 63 provided in the wiring layer 122.
  • the through electrode 50 which is part of the signal line VSL, is electrically connected to the selection transistor SEL via the wiring 61, and is electrically connected to the wiring 63 via the wiring 62.
  • the wiring 63 is wired in the wiring layer 122 so as to run along the direction in which the pixels in the pixel column are arranged.
  • FIG. 8 is a diagram for explaining an example of the planar configuration of the imaging device according to the first embodiment.
  • A) of FIG. 8 shows an example of the planar configuration of the second substrate 102 and wiring layer 121 of the imaging device 1.
  • B) of FIG. 8 shows an example of the planar configuration of the wiring layer 122 of the imaging device 1.
  • the readout circuit 20 is provided for an area of two pixels P that share the readout circuit 20, as shown in the example in FIG. 8.
  • the readout circuit 20 may be arranged for an area of 2 ⁇ 2 pixels that share the readout circuit 20.
  • the selection transistors SEL of the multiple readout circuits 20 are electrically connected to the wiring 63 formed in the wiring layer 122 via the wiring 61 and the through electrode 50, etc., as shown in FIGS. 8(A) and (B).
  • the wiring 63 is arranged to extend, for example, in the column direction (for example, the Y-axis direction).
  • a plurality of wirings 63 corresponding to a plurality of signal lines VSL can be arranged for a pixel column.
  • the readout circuit 20 of the pixel P is electrically connected to the signal processing unit 112 including the AD conversion unit 40 provided on the third substrate 103 via the signal line VSL, which is a signal line using the through electrode 50 as described above.
  • the pixel signal output from the amplification transistor AMP of the pixel P is input to the AD conversion unit 40 of the signal processing unit 112 via the wiring 61, the through electrode 50, the wirings 62 and 63, and the electrodes 95 and 96, etc.
  • the signal line VSL reaches the surface 12S2 side of the second substrate 102 by the through electrode 50, and is wired so as to extend in a predetermined direction (e.g., the column direction) in the wiring layer 122 on the surface 12S2 side. This makes it possible to prevent an increase in the number of wiring layers in the wiring layer 121 on the surface 12S1 side.
  • the wiring layer 121 can be made lower in height, and the distance (spacing) between the floating diffusion FD of the first substrate 101 and the amplification transistor AMP of the second substrate 102 can be shortened. This makes it possible to reduce the wiring capacitance added to the floating diffusion FD in the wiring layer 121. This makes it possible to improve the conversion efficiency (conversion gain) when converting charge to voltage in the floating diffusion FD.
  • the signal line VSL can be separated from the floating diffusion FD, making it possible to reduce unnecessary parasitic capacitance formed between the signal line VSL and the floating diffusion FD. This makes it possible to prevent noise from being mixed into the pixel signal and to prevent deterioration in the quality of the pixel signal. It becomes possible to prevent deterioration in the image quality.
  • the imaging device 1 is also provided with an insulating layer 70, as shown in Figs. 7 and 8.
  • the insulating layer 70 is provided so as to penetrate the second substrate 102 around the through electrode 50.
  • the insulating layer 70 is configured to include, for example, a trench (groove portion).
  • the insulating layer 70 is configured using an insulating material, and is disposed around the through electrode 50 in the second substrate 102.
  • the insulating layer 70 is provided within the second substrate 102, and can also be said to be disposed by replacing part of the second substrate 102.
  • the insulating layer 70 is provided adjacent to the through electrode 50, for example, as in the examples shown in Figures 7 and 8.
  • multiple insulating layers 70 may be formed so as to surround each of the multiple through electrodes 50.
  • the insulating layer 70 is provided so as to surround each of the multiple through electrodes 50 in a planar view.
  • the insulating layer 70 has a predetermined thickness and may be provided so as to surround the four sides of the through electrode 50.
  • the insulating layer 70 may be provided between a transistor of the read circuit 20 (e.g., the selection transistor SEL or the amplification transistor AMP) and the through electrode 50 that constitutes part of the signal line VSL.
  • a transistor of the read circuit 20 e.g., the selection transistor SEL or the amplification transistor AMP
  • the through electrode 50 that constitutes part of the signal line VSL.
  • at least a part of the insulating layer 70 is provided between the through electrode 50 as the signal line VSL and the selection transistor SEL, and the through electrode 50 is located away from the selection transistor SEL.
  • the insulating layer 70 is formed between the transistor of the readout circuit 20 and the through electrode 50, and has a predetermined width W (width W1 and width W2 in FIG. 8).
  • the width W1 and width W2 shown in FIG. 8 may each be 200 nm or more and 1 ⁇ m or less.
  • the widths W1 and W2 of the insulating layer 70 may each be 300 nm or more, or 400 nm or more.
  • the insulating layer 70 is formed using an insulating material such as silicon oxide (SiO), silicon nitride (SiN), aluminum oxide (AlO), or a resin material.
  • the insulating layer 70 may be made of a low dielectric constant material (low-k material) such as SiOC or SiOCH.
  • the insulating layer 70 may be made of SiOF, porous silica, or other materials.
  • the insulating layer 70 may be a single layer film made of one of the above materials, or a laminate film made of two or more of these materials.
  • an insulating layer 70 is provided around the through electrode 50. This makes it possible to reduce the parasitic capacitance formed in the through electrode 50 that serves as the signal line VSL. It is possible to reduce unnecessary parasitic capacitance added to the signal line VSL, and it is possible to improve the transmission characteristics of the pixel signal. For example, it is possible to suppress signal delays in the signal line VSL, reductions in signal level, reductions in frame rate, and the like. It is also possible to reduce noise components mixed into pixel signals, making it possible to suppress deterioration in signal quality.
  • FIG. 9 is a diagram for explaining an example of the configuration of an imaging device according to the first embodiment.
  • the imaging device 1 may have a lens 15 and a filter 16.
  • the lens 15 and the filter 16 are provided, for example, on the surface 11S2 side of the first substrate 101.
  • the lens 15 guides light incident from above to the photoelectric conversion unit 12 side.
  • the lens 15 (lens unit) is an optical member also known as an on-chip lens.
  • the lens 15 is provided above the photoelectric conversion unit 12, for example, for each pixel P or for each set of pixels P. Light from a subject enters the lens 15 via an optical system such as an imaging lens.
  • the photoelectric conversion unit 12 of the pixel P photoelectrically converts the light entering through the lens 15.
  • the filter 16 is configured to selectively transmit light of a specific wavelength range from the incident light.
  • the filter 16 is, for example, an RGB color filter, and is provided between the lens 15 and the photoelectric conversion unit 12.
  • the filter 16 is disposed above the photoelectric conversion unit 12, for example, for each pixel P or for each set of multiple pixels P.
  • the filter 16 provided for each pixel P of the pixel unit 100 may be a complementary color filter, a filter that transmits infrared light, etc.
  • the photodetection device of this embodiment includes a first substrate (first substrate 101) having a plurality of photoelectric conversion elements (photoelectric conversion units 12) that photoelectrically convert light, a second substrate (second substrate 102) that is stacked with the first substrate and has a plurality of readout circuits (readout circuits 20) capable of outputting a first signal based on electric charges converted by the photoelectric conversion elements, a through electrode (through electrode 50) that is provided for each readout circuit or for each of a plurality of readout circuits in the second substrate and is capable of transmitting the first signal, and a first insulating layer (insulating layer 70) that is provided so as to penetrate the second substrate around the through electrode.
  • an insulating layer 70 is provided around the through electrode 50 capable of transmitting a pixel signal so as to penetrate the second substrate 102. This makes it possible to reduce unnecessary parasitic capacitance added to the through electrode 50 that serves as the signal line VSL. It is possible to realize a photodetection device that can suppress degradation of signal quality.
  • FIG. 10 is a diagram for explaining an example of the configuration of a pixel of an imaging device according to a second embodiment of the present disclosure.
  • the amplification transistor AMP and other transistors of the readout circuit 20 are provided in separate wells (wells 25 and 26 in FIG. 10).
  • the amplification transistor AMP of the readout circuit 20 is provided in a well 25.
  • a well 25 is provided for each amplification transistor AMP.
  • one well 25 may be formed for one amplification transistor AMP.
  • the selection transistor SEL and reset transistor RST of the readout circuit 20 are provided in a well 26.
  • the source region and drain region of the selection transistor SEL and the source region and drain region of the reset transistor RST are each provided in the well 26 (see also FIG. 13).
  • the backgate of the amplifying transistor AMP is electrically connected to the source of the amplifying transistor AMP. In this case, it is possible to prevent the backgate effect from occurring in the amplifying transistor AMP, and it is possible to improve the conversion efficiency.
  • the amplifying transistor AMP can also be called a lossless amplifier transistor.
  • the gain of the source follower circuit including the amplifying transistor AMP can be set to 1, making it possible to suppress deterioration in the quality of the pixel signal.
  • FIGS. 11 to 13 are diagrams for explaining an example configuration of an imaging device according to the second embodiment.
  • FIG. 11 shows an example of a cross-sectional configuration of the second substrate 102 of the imaging device 1.
  • FIG. 12 shows an example of a cross-sectional configuration of the imaging device 1.
  • FIG. 13 shows an example of a planar configuration of the second substrate 102 of the imaging device 1.
  • well 25 and well 26 are, for example, p-type semiconductor regions and p-type wells (p-wells).
  • Wells 25 and 26, which are p-type well regions, are provided in second substrate 102.
  • An insulating layer 70 is provided between well 25 and well 26, electrically isolating well 25 and well 26.
  • the insulating layer 70 is provided so as to surround the amplifying transistor AMP on the second substrate 102. Also, as in the first embodiment, the insulating layer 70 is provided around the through electrode 50. The insulating layer 70 provided around the through electrode 50 also serves as a separator that separates the well 25 and the well 26.
  • the insulating layer 70 is formed, for example, using a trench (groove portion).
  • the insulating layer 70 has a full trench isolation (FTI) structure and is formed so as to penetrate the second substrate 102.
  • the insulating layer 70 is provided so as to surround the well 25 in the second substrate 102.
  • an insulating film such as a silicon oxide film or an aluminum oxide film, is provided within the trench.
  • the insulating layer 70 may be formed using other insulating materials having a low refractive index.
  • a semiconductor region 35 is provided on the surface 12S1 side of the second substrate 102.
  • the semiconductor region 35 is a semiconductor region of the same conductivity type as the well 25.
  • the semiconductor region 35 has, for example, a higher impurity concentration than the impurity concentration of the well 25 and is a p+ type semiconductor region.
  • the semiconductor region 35 which is a p+ region, is a p+ type diffusion region and can also be said to be a p+ type conductive region.
  • the semiconductor region 35 is a well contact region and is arranged, for example, for each well 25.
  • the semiconductor region 35 can form part of the back gate of the amplifier transistor AMP.
  • the amplifier transistor AMP also has a semiconductor region 32 and a semiconductor region 33.
  • the semiconductor region 32 is the source region of the amplifier transistor AMP.
  • the semiconductor region 33 is the drain region of the amplifier transistor AMP.
  • the semiconductor region 32 and the semiconductor region 33 each have, for example, an impurity concentration higher than the impurity concentration of the well 25, and are n+ type semiconductor regions.
  • the semiconductor region 33, which is the drain region of the amplifier transistor AMP, is electrically connected to a power supply line to which the power supply voltage VDD is supplied.
  • the semiconductor region 32 which becomes the source region of the amplifier transistor AMP, is electrically connected to the semiconductor region 35, as in the examples shown in Figures 11 and 13. That is, the source of the amplifier transistor AMP and the backgate of the amplifier transistor AMP are electrically connected. This makes it possible to suppress fluctuations in the threshold voltage of the amplifier transistor AMP.
  • the readout circuit 20 can generate and output pixel signals using an amplification transistor AMP having a lossless amplifier structure. This can reduce degradation in the quality of the pixel signals. It is possible to prevent noise from being mixed into the pixel signals and to prevent degradation in image quality.
  • the photodetection device of this embodiment includes a first substrate (first substrate 101) having a plurality of photoelectric conversion elements (photoelectric conversion units 12) that photoelectrically convert light, a second substrate (second substrate 102) having a plurality of readout circuits (readout circuits 20) each including an amplification transistor capable of generating a first signal based on an electric charge converted by the photoelectric conversion elements and stacked on the first substrate, a through electrode (through electrode 50) provided for each readout circuit or for each of a plurality of readout circuits in the second substrate and capable of transmitting the first signal, and an insulating layer (insulating layer 70) provided to surround the amplification transistor in the second substrate.
  • first substrate 101 having a plurality of photoelectric conversion elements (photoelectric conversion units 12) that photoelectrically convert light
  • second substrate 102 having a plurality of readout circuits (readout circuits 20) each including an amplification transistor capable of generating a first signal based on an electric charge converted by the photoelectric conversion elements and stacked
  • an insulating layer 70 is provided on the second substrate 102 so as to surround the amplification transistor AMP. This allows the well 25 of the amplification transistor AMP to be isolated from other wells, making it possible to improve the characteristics of the amplification transistor AMP. It is possible to realize a photodetection device that can suppress degradation of signal quality.
  • FIG. 14 is a diagram for explaining an example of the configuration of a pixel of an imaging device according to a third embodiment of the present disclosure.
  • the imaging device 1 has an isolation region 80 provided around the amplification transistor AMP.
  • the isolation region 80 (isolation portion) is configured using, for example, a trench (groove portion) and is provided on the second substrate 102 so as to surround the amplification transistor AMP.
  • the amplification transistor AMP of the readout circuit 20 is provided in a well 25 surrounded by an isolation region 80.
  • Other transistors of the readout circuit 20 e.g., a selection transistor SEL and a reset transistor RST
  • the wells 25 and 26 are, for example, p-type wells.
  • An isolation region 80 is provided between the wells 25 and 26, electrically isolating the wells 25 and 26.
  • the amplifier transistor AMP has a semiconductor region 32 and a semiconductor region 33.
  • the semiconductor region 32 which is the source region of the amplifier transistor AMP
  • the semiconductor region 33 which is the drain region of the amplifier transistor AMP, are each an n+ type semiconductor region and are provided in the well 25.
  • the semiconductor region 35 is a semiconductor region of the same conductivity type as the well 25, for example, a p+ type semiconductor region.
  • the semiconductor region 35 is arranged, for example, for each well 25, as a well contact region.
  • the semiconductor region 35 can form part of the backgate of the amplification transistor AMP.
  • the imaging device 1 has a configuration in which multiple pixels P (or pixel units) share at least a portion of the isolation region 80.
  • an isolation region 80 is shown provided for the amplification transistor AMP of pixel Pa1.
  • an isolation region 80 is shown provided for the amplification transistor AMP of pixel Pa2.
  • Isolation region 80a and isolation region 80b are integrally configured and, for example, have a common portion 71.
  • Isolation region 80b has a portion 71 that is part of isolation region 80a, and is provided so as to surround the amplification transistor AMP of pixel Pa2.
  • Isolation region 80a has a portion 71 that is also part of isolation region 80b, and is provided so as to surround the amplification transistor AMP of pixel Pa1.
  • pixels P pixels Pa1 and Pa2 in FIG. 14
  • pixels Pa1 and Pa2 adjacent to each other in the gate width direction of the amplification transistor AMP share a portion 71.
  • Isolation region 80a and isolation region 80b can be formed continuously and provided as one unit. In the example shown in FIG. 14, isolation region 80a and isolation region 80b are provided so as to be continuous at the boundary between pixel Pa1 and pixel Pa2. Isolation region 80 (isolation regions 80a, 80b in FIG. 14) has, for example, a DTI (Deep Trench Isolation) structure. Note that isolation region 80a and isolation region 80b can be collectively referred to as an isolation region.
  • DTI Deep Trench Isolation
  • the isolation region 80 is provided from the surface 12S1 of the second substrate 102 to between the surfaces 12S1 and 12S2 of the second substrate 102.
  • the isolation region 80 (i.e., the trench) is arranged in the second substrate 102 so as to surround the semiconductor region 32 and the semiconductor region 33 of the amplification transistor AMP, and the semiconductor region 35.
  • the imaging device 1 may also have a semiconductor region 36 provided in the second substrate 102.
  • the semiconductor region 36 is a semiconductor region of a different conductivity type from the well 25, and is formed on the surface 12S2 side of the second substrate 102.
  • the semiconductor region 36 is a region formed using an impurity, for example, an n-type semiconductor region.
  • the semiconductor region 36 has an impurity concentration higher than the impurity concentration of the well 25 and is an n+ type semiconductor region.
  • the semiconductor region 36 is disposed in contact with the isolation region 80 and is located below the wells 25 and 26 in the second substrate 102.
  • the wells 25 and 26 are electrically isolated from each other by the isolation region 80 and the semiconductor region 36.
  • a silicon oxide film (SiO 2 ) is provided in the trench of the isolation region 80.
  • the trench of the isolation region 80 may be filled with other insulating films, such as a silicon nitride film, a silicon oxynitride film, an aluminum oxide film, etc.
  • the isolation region 80 may be formed using other insulating materials.
  • the trench of the isolation region 80 may be filled with polysilicon, a metal material, etc.
  • the isolation region 80 may be formed using polysilicon (Poly-Si) or silicon nitride (SiN).
  • the isolation region 80 may be formed by embedding a polysilicon film or a silicon nitride film in the trench of the isolation region 80. By using polysilicon or silicon nitride as the embedding material, it is possible to suppress the occurrence of cracks in the isolation region 80.
  • the separation region 80 may have a portion 81a and a portion 81b, as in the example shown in FIG. 16.
  • the portion 81a of the separation region 80 is provided on the surface 12S1 side of the second substrate 102.
  • the portion 81b of the separation region 80 is provided so as to reach the semiconductor region 36 from below the portion 81a.
  • the separation region 80 may be provided so as to reach the surface 12S2 of the second substrate 102, as in the example shown in FIG. 17 or FIG. 18.
  • the separation region 80 is provided so as to penetrate the second substrate 102.
  • the portion 81b of the separation region 80 is formed from the bottom (lower end) of the portion 81a to the surface 12S2 of the second substrate 102.
  • the semiconductor region 32 that serves as the source region of the amplifier transistor AMP is electrically connected to the semiconductor region 35, for example, as shown in the example of FIG. 15. That is, the source of the amplifier transistor AMP and the back gate of the amplifier transistor AMP are electrically connected.
  • the amplifier transistor AMP is configured as a lossless amplifier, and it is possible to suppress the introduction of noise into the pixel signal.
  • FIG. 19 is a diagram for explaining an example of the planar configuration of an imaging device according to the third embodiment.
  • FIG. 19 shows an example of the planar configuration of the second substrate 102 of the imaging device 1.
  • FIG. 20 is a diagram for explaining an example of the cross-sectional configuration of the imaging device.
  • the imaging device 1 according to this embodiment may have a structure in which, for example, two or three or more semiconductor layers are stacked.
  • the select transistor SEL and reset transistor RST of the readout circuit 20 are provided in the region around the amplification transistor AMP on the second substrate 102, for example, as shown in the example of FIG. 19 or FIG. 20.
  • the source region and drain region of the select transistor SEL and the source region and drain region of the reset transistor RST are each formed in the well 26.
  • the imaging device 1 has a configuration in which a plurality of pixels P share at least a portion of the isolation region 80. This allows the area in the pixel P in which the amplification transistor AMP is disposed to be made wider (larger). As in the example shown in FIG. 19, the gate width of the amplification transistor AMP can be increased, making it possible to reduce random noise that gets mixed into the pixel signal.
  • the amplification transistor AMP is configured as a lossless amplifier, and the gate width of the amplification transistor AMP can be increased. This makes it possible to effectively suppress the inclusion of noise in the pixel signal and suppress deterioration in the quality of the pixel signal. It becomes possible to suppress deterioration in the image quality.
  • the photodetection device of this embodiment includes a first substrate (first substrate 101) having a plurality of photoelectric conversion elements (photoelectric conversion units 12) that photoelectrically convert light, a second substrate (second substrate 102) stacked with the first substrate and having a plurality of amplification transistors capable of generating a first signal based on charges converted by the photoelectric conversion elements, a first pixel and a second pixel (e.g., pixels Pa1, Pa2) each including a photoelectric conversion element and an amplification transistor, a first isolation region (isolation region 80a) arranged in the second substrate to surround the amplification transistor of the first pixel, and a second isolation region (isolation region 80b) having at least a portion of the first isolation region and arranged in the second substrate to surround the amplification transistor of the second pixel.
  • first substrate first substrate 101
  • second substrate 102 stacked with the first substrate and having a plurality of amplification transistors capable of generating a first signal based on charges converted by the photoelectric conversion
  • the isolation region 80b has a portion 71 of the isolation region 80a, and is provided so as to surround the amplification transistor AMP of pixel Pa2.
  • the gate width of the amplification transistor AMP can be increased, and the characteristics of the amplification transistor AMP can be improved. It is possible to realize a photodetection device capable of suppressing degradation of signal quality.
  • Fig. 21 is a diagram for explaining an example of a cross-sectional configuration of an imaging device according to a first modification of the present disclosure.
  • Fig. 22 is a diagram for explaining an example of a planar configuration of an imaging device according to the first modification.
  • the imaging device 1 may have an insulating layer 70 (insulating layer 70a) provided around the through electrode 50, and an insulating layer 70 (insulating layer 70b) that electrically separates the wells.
  • insulating layer 70a for the through electrode 50
  • insulating layer 70b for separating the wells.
  • the insulating layer 70a may be provided outside the insulating layer 70b, as shown in the example of Figure 22.
  • the insulating layer 70b may be provided so as to penetrate the second substrate 102, for example, as shown in FIG. 21. That is, the insulating layer 70 may be formed so as to reach the surface 12S2 of the second substrate 102. Also, as shown in the example in FIG. 23, the insulating layer 70 may be formed up to between the surfaces 12S1 and 12S2 of the second substrate 102. In the example shown in FIG. 23, the insulating layer 70 is provided from the surface 12S1 side of the second substrate 102 to between the surfaces 12S1 and 12S2 of the second substrate 102. In the case of this modified example, the same effect as that of the imaging device of the above embodiment can be obtained.
  • (4-3. Modification 3) 26 is a diagram for explaining a configuration example of an imaging device according to Modification 3.
  • the imaging device 1 may be configured to have only one of an insulating layer 70a provided around the through electrode 50 and an insulating layer 70b provided between the wells.
  • an insulating layer 70a provided around the through electrode 50
  • an insulating layer 70b provided between the wells.
  • only the insulating layer 70b may be provided, and the insulating layer 70a may not be provided.
  • only the insulating layer 70a may be provided, and the insulating layer 70b may not be provided.
  • the isolation regions 80a and 80b provided for the adjacent pixels Pa1 and Pa2 are configured to have a portion shared between the pixels Pa1 and Pa2. Also, the isolation regions 80c and 80d provided for the adjacent pixels Pa3 and Pa4 are configured to have a portion shared between the pixels Pa3 and Pa4.
  • FIGS. 28 and 29 are diagrams for explaining another example configuration of an imaging device according to Modification 4.
  • an isolation region 80 including a portion shared between pixels P may be provided for every three pixels P.
  • isolation regions 80a to 80c provided for adjacent pixels Pa1 to Pa3 are configured to have a portion shared between pixels Pa1 to Pa3.
  • an isolation region 80 including a portion shared between pixels P may be provided for every four pixels P.
  • isolation regions 80a to 80d provided for adjacent pixels Pa1 to Pa4 are configured to have a portion shared between pixels Pa1 to Pa4.
  • FIG. 30 is a diagram for explaining another example configuration of an imaging device according to Modification 4.
  • a separation region 80 including a portion shared between multiple pixels P may be provided for each pixel row (or pixel column) composed of multiple pixels P aligned in the horizontal direction (or vertical direction).
  • the shape of the separation region 80 of the imaging device 1 is not limited to the example shown in the drawings and can be changed as appropriate.
  • the shape of the separation region 80 in a plan view may be a rectangle, a circle, or an ellipse.
  • the shape of the separation region 80 may be a polygon (e.g., a hexagon, an octagon, etc.) or another shape.
  • FIG. 31 is a diagram for explaining an example configuration of an imaging device according to variant example 5.
  • the separation region 80 may have a shape including five or more straight lines in a plan view.
  • the separation region 80 may have a polygonal shape having, for example, a pentagon or more sides.
  • the imaging device 1 may have a configuration in which a plurality of pixel units (pixel blocks) each including a plurality of pixels P share at least a portion of the isolation region 80.
  • a pixel unit including four pixels P may have one readout circuit 20, and an isolation region 80 including a portion shared between the plurality of pixel units may be provided.
  • FIG. 32 is a diagram for explaining an example configuration of an imaging device according to Modification 6.
  • FIG. 32 illustrates a pixel unit PUa including adjacent pixels Pa1 to Pa4, and a pixel unit PUb including adjacent pixels Pb1 to Pb4.
  • the isolation region 80a is provided to surround the amplification transistor AMP of the readout circuit 20 of the pixel unit PUa (i.e., the readout circuit 20 shared by pixels Pa1 to Pa4).
  • the isolation region 80b is provided to surround the amplification transistor AMP of the readout circuit 20 of the pixel unit PUb (i.e., the readout circuit 20 shared by pixels Pb1 to Pb4).
  • the isolation region 80a and the isolation region 80b can be configured to have a portion shared between the pixel unit PUa and the pixel unit PUb. In the case of this modified example, the same effect as that of the imaging device of the above embodiment can be obtained.
  • Fig. 33 is a diagram for explaining a configuration example of an imaging device according to Modification Example 7.
  • the well 25 may be formed to have a shape including a concave portion (or a convex portion).
  • an isolation region 80 including a portion shared between a plurality of pixels P (or a plurality of pixel units) adjacent to each other in the gate length direction of the amplification transistor AMP may be provided.
  • (4-8. Modification 8) 34 is a diagram for explaining a configuration example of an imaging device according to Modification 8.
  • the separation region 80 may be provided so as to surround a plurality of amplification transistors AMP (two amplification transistors AMP in FIG. 34).
  • the separation region 80 may be disposed so as to surround the two amplification transistors AMP of the readout circuit 20.
  • the through electrode 50 may be provided in the well 25.
  • the through electrode 50 is provided in a region of the well 25 surrounded by the isolation region 80. In the case of this modification, it is possible to improve the conversion efficiency.
  • the width W1 of the insulating film provided around the through electrode 50, i.e., the insulating layer 70 may be, for example, approximately the same as the width W2 of the isolation region 80.
  • the imaging device 1 may be configured, for example, so that the width W1 of the insulating layer 70 (i.e., the insulating film) is equal to the width W2 of the isolation region 80.
  • the width W1 of the insulating layer 70 may be more than twice the width W2 of the isolation region 80.
  • the insulating layer 70 may be configured to have a dielectric constant lower than the dielectric constant of the material that constitutes the isolation region 80.
  • the insulating layer 70 may be configured, for example, using a material that has a dielectric constant lower than the dielectric constant of the material that is filled into the trenches of the isolation region 80.
  • FIG. 38 is a diagram for explaining another example configuration of an imaging device according to Modification 9.
  • the imaging device 1 may be configured to have a portion shared between the insulating layer 70 and the isolation region 80.
  • the insulating layer 70 may be configured using the same material as the isolation region 80 (e.g., a silicon oxide film).
  • FIG. 39 and 40 are diagrams for explaining a configuration example of an imaging device according to Modification 10.
  • the through electrode 50 may be provided in a region outside the well 25, for example, in the well 26. This makes it possible to reduce noise mixed into the pixel signal, as compared to the case of Fig. 35, for example.
  • Fig. 41 is a diagram for explaining a configuration example of an imaging device according to Modification 11.
  • Well 25 may have a convex structural portion in a plan view.
  • a central region of well 25 may be configured to have a convex structure (convex portion).
  • FIG. 42 is a diagram for explaining another example configuration of an imaging device according to Modification 11.
  • the shape and arrangement of the semiconductor region 35 as a well contact region can be changed as appropriate.
  • the semiconductor region 35 may be arranged adjacent to the amplifier transistor AMP in the gate width direction of the amplifier transistor AMP.
  • the imaging device 1 and the like can be applied to any type of electronic device equipped with an imaging function, for example, a camera system such as a digital still camera or a video camera, a mobile phone with an imaging function, etc.
  • Fig. 43 shows a schematic configuration of an electronic device 1000.
  • the electronic device 1000 includes, for example, a lens group 1001, an imaging device 1, a DSP (Digital Signal Processor) circuit 1002, a frame memory 1003, a display unit 1004, a recording unit 1005, an operation unit 1006, and a power supply unit 1007, which are interconnected via a bus line 1008.
  • a lens group 1001 an imaging device 1
  • a DSP (Digital Signal Processor) circuit 1002 a frame memory 1003, a display unit 1004, a recording unit 1005, an operation unit 1006, and a power supply unit 1007, which are interconnected via a bus line 1008.
  • DSP Digital Signal Processor
  • the lens group 1001 captures incident light (image light) from a subject and forms an image on the imaging surface of the imaging device 1.
  • the imaging device 1 converts the amount of incident light formed on the imaging surface by the lens group 1001 into an electrical signal on a pixel-by-pixel basis and supplies the signal as a pixel signal to the DSP circuit 1002.
  • the DSP circuit 1002 is a signal processing circuit that processes the signal supplied from the imaging device 1.
  • the DSP circuit 1002 outputs image data obtained by processing the signal from the imaging device 1.
  • the frame memory 1003 temporarily holds the image data processed by the DSP circuit 1002 on a frame-by-frame basis.
  • the display unit 1004 is, for example, a panel-type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and records image data of moving images or still images captured by the imaging device 1 on a recording medium such as a semiconductor memory or a hard disk.
  • a panel-type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel
  • a recording medium such as a semiconductor memory or a hard disk.
  • the operation unit 1006 outputs operation signals for various functions of the electronic device 1000 in accordance with operations by the user.
  • the power supply unit 1007 appropriately supplies various types of power to the DSP circuit 1002, frame memory 1003, display unit 1004, recording unit 1005, and operation unit 1006 to these devices.
  • the technology according to the present disclosure (the present technology) can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility device, an airplane, a drone, a ship, or a robot.
  • FIG. 44 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • Also shown as functional components of the integrated control unit 12050 are a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (interface) 12053.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 functions as a control device for a drive force generating device for generating the drive force of the vehicle, such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to the wheels, a steering mechanism for adjusting the steering angle of the vehicle, and a braking device for generating a braking force for the vehicle.
  • the body system control unit 12020 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, tail lamps, brake lamps, turn signals, and fog lamps.
  • radio waves or signals from various switches transmitted from a portable device that replaces a key can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts the input of these radio waves or signals and controls the vehicle's door lock device, power window device, lamps, etc.
  • the outside-vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image capturing unit 12031 is connected to the outside-vehicle information detection unit 12030.
  • the outside-vehicle information detection unit 12030 causes the image capturing unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside-vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, characters on the road surface, etc. based on the received images.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information inside the vehicle.
  • a driver state detection unit 12041 that detects the state of the driver is connected.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's degree of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
  • the microcomputer 12051 can calculate the control target values of the driving force generating device, steering mechanism, or braking device based on the information inside and outside the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, and output a control command to the drive system control unit 12010.
  • the microcomputer 12051 can perform cooperative control aimed at realizing the functions of an ADAS (Advanced Driver Assistance System), including avoiding or mitigating vehicle collisions, following based on the distance between vehicles, maintaining vehicle speed, vehicle collision warning, or vehicle lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 can also perform cooperative control for the purpose of autonomous driving, which allows the vehicle to travel autonomously without relying on the driver's operation, by controlling the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040.
  • the microcomputer 12051 can also output control commands to the body system control unit 12020 based on information outside the vehicle acquired by the outside information detection unit 12030. For example, the microcomputer 12051 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the outside information detection unit 12030, and perform cooperative control aimed at preventing glare, such as switching from high beams to low beams.
  • the audio/image output unit 12052 transmits at least one output signal of audio and image to an output device capable of visually or audibly notifying the occupants of the vehicle or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 45 shows an example of the installation position of the imaging unit 12031.
  • the vehicle 12100 has imaging units 12101, 12102, 12103, 12104, and 12105 as the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle cabin of the vehicle 12100.
  • the imaging unit 12101 provided at the front nose and the imaging unit 12105 provided at the top of the windshield inside the vehicle cabin mainly acquire images of the front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided at the side mirrors mainly acquire images of the sides of the vehicle 12100.
  • the imaging unit 12104 provided at the rear bumper or back door mainly acquires images of the rear of the vehicle 12100.
  • the images of the front acquired by the imaging units 12101 and 12105 are mainly used to detect preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • FIG. 45 shows an example of the imaging ranges of the imaging units 12101 to 12104.
  • Imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 indicates the imaging range of the imaging unit 12104 provided on the rear bumper or back door.
  • an overhead image of the vehicle 12100 viewed from above is obtained by superimposing the image data captured by the imaging units 12101 to 12104.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera consisting of multiple imaging elements, or an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 can obtain the distance to each solid object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104, and can extract as a preceding vehicle, in particular, the closest solid object on the path of the vehicle 12100 that is traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or faster). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of automatic driving, which runs autonomously without relying on the driver's operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 classifies and extracts three-dimensional object data on three-dimensional objects, such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, based on the distance information obtained from the imaging units 12101 to 12104, and can use the data to automatically avoid obstacles.
  • the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and there is a possibility of a collision, it can provide driving assistance for collision avoidance by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by performing forced deceleration or avoidance steering via the drive system control unit 12010.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the image captured by the imaging units 12101 to 12104. The recognition of such a pedestrian is performed, for example, by a procedure of extracting feature points in the image captured by the imaging units 12101 to 12104 as infrared cameras, and a procedure of performing pattern matching processing on a series of feature points that indicate the contour of an object to determine whether or not it is a pedestrian.
  • the audio/image output unit 12052 controls the display unit 12062 to superimpose a rectangular contour line for emphasis on the recognized pedestrian.
  • the audio/image output unit 12052 may also control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to, for example, the imaging unit 12031.
  • the imaging device 1 or the like can be applied to the imaging unit 12031.
  • the technology according to the present disclosure (Application example to endoscopic surgery system)
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be applied to an endoscopic surgery system.
  • FIG. 46 is a diagram showing an example of the general configuration of an endoscopic surgery system to which the technology disclosed herein (the present technology) can be applied.
  • an operator (doctor) 11131 is shown using an endoscopic surgery system 11000 to perform surgery on a patient 11132 on a patient bed 11133.
  • the endoscopic surgery system 11000 is composed of an endoscope 11100, other surgical tools 11110 such as an insufflation tube 11111 and an energy treatment tool 11112, a support arm device 11120 that supports the endoscope 11100, and a cart 11200 on which various devices for endoscopic surgery are mounted.
  • the endoscope 11100 is composed of a lens barrel 11101, the tip of which is inserted into the body cavity of the patient 11132 at a predetermined length, and a camera head 11102 connected to the base end of the lens barrel 11101.
  • the endoscope 11100 is configured as a so-called rigid scope having a rigid lens barrel 11101, but the endoscope 11100 may also be configured as a so-called flexible scope having a flexible lens barrel.
  • the tip of the tube 11101 has an opening into which an objective lens is fitted.
  • a light source device 11203 is connected to the endoscope 11100, and light generated by the light source device 11203 is guided to the tip of the tube by a light guide extending inside the tube 11101, and is irradiated via the objective lens towards an object to be observed inside the body cavity of the patient 11132.
  • the endoscope 11100 may be a direct-viewing endoscope, an oblique-viewing endoscope, or a side-viewing endoscope.
  • An optical system and an image sensor are provided inside the camera head 11102, and the reflected light (observation light) from the object of observation is focused on the image sensor by the optical system.
  • the image sensor converts the observation light photoelectrically to generate an electrical signal corresponding to the observation light, i.e., an image signal corresponding to the observed image.
  • the image signal is sent to the camera control unit (CCU: Camera Control Unit) 11201 as RAW data.
  • CCU Camera Control Unit
  • the CCU 11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and controls the overall operation of the endoscope 11100 and the display device 11202. Furthermore, the CCU 11201 receives an image signal from the camera head 11102, and performs various image processing on the image signal, such as development processing (demosaic processing), in order to display an image based on the image signal.
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 under the control of the CCU 11201, displays an image based on the image signal that has been subjected to image processing by the CCU 11201.
  • the light source device 11203 is composed of a light source such as an LED (Light Emitting Diode) and supplies irradiation light to the endoscope 11100 when photographing the surgical site, etc.
  • a light source such as an LED (Light Emitting Diode) and supplies irradiation light to the endoscope 11100 when photographing the surgical site, etc.
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • a user can input various information and instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) of the endoscope 11100.
  • the treatment tool control device 11205 controls the operation of the energy treatment tool 11112 for cauterizing tissue, incising, sealing blood vessels, etc.
  • the insufflation device 11206 sends gas into the body cavity of the patient 11132 via the insufflation tube 11111 to inflate the body cavity in order to ensure a clear field of view for the endoscope 11100 and to ensure a working space for the surgeon.
  • the recorder 11207 is a device capable of recording various types of information related to the surgery.
  • the printer 11208 is a device capable of printing various types of information related to the surgery in various formats such as text, images, or graphs.
  • the light source device 11203 that supplies irradiation light to the endoscope 11100 when photographing the surgical site can be composed of a white light source composed of, for example, an LED, a laser light source, or a combination of these.
  • a white light source composed of, for example, an LED, a laser light source, or a combination of these.
  • the white light source is composed of a combination of RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high precision, so that the white balance of the captured image can be adjusted in the light source device 11203.
  • the light source device 11203 may be controlled to change the intensity of the light it outputs at predetermined time intervals.
  • the image sensor of the camera head 11102 may be controlled to acquire images in a time-division manner in synchronization with the timing of the change in the light intensity, and the images may be synthesized to generate an image with a high dynamic range that is free of so-called blackout and whiteout.
  • the light source device 11203 may be configured to supply light of a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependency of light absorption in body tissue, a narrow band of light is irradiated compared to the light irradiated during normal observation (i.e., white light), and a specific tissue such as blood vessels on the surface of the mucosa is photographed with high contrast, so-called narrow band imaging is performed.
  • fluorescent observation may be performed in which an image is obtained by fluorescence generated by irradiating excitation light.
  • excitation light is irradiated to the body tissue and the fluorescence from the body tissue is observed (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and excitation light corresponding to the fluorescent wavelength of the reagent is irradiated to the body tissue to obtain a fluorescent image.
  • the light source device 11203 may be configured to supply narrow band light and/or excitation light corresponding to such special light observation.
  • FIG. 47 is a block diagram showing an example of the functional configuration of the camera head 11102 and CCU 11201 shown in FIG. 46.
  • the camera head 11102 has a lens unit 11401, an imaging unit 11402, a drive unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • the CCU 11201 has a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and the CCU 11201 are connected to each other via a transmission cable 11400 so that they can communicate with each other.
  • the lens unit 11401 is an optical system provided at the connection with the lens barrel 11101. Observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and enters the lens unit 11401.
  • the lens unit 11401 is composed of a combination of multiple lenses including a zoom lens and a focus lens.
  • the imaging unit 11402 is composed of an imaging element.
  • the imaging element constituting the imaging unit 11402 may be one (so-called single-plate type) or multiple (so-called multi-plate type).
  • each imaging element may generate an image signal corresponding to each of RGB, and a color image may be obtained by combining these.
  • the imaging unit 11402 may be configured to have a pair of imaging elements for acquiring image signals for the right eye and the left eye corresponding to 3D (dimensional) display. By performing 3D display, the surgeon 11131 can more accurately grasp the depth of the biological tissue in the surgical site.
  • 3D dimensional
  • the imaging unit 11402 does not necessarily have to be provided in the camera head 11102.
  • the imaging unit 11402 may be provided inside the lens barrel 11101, immediately after the objective lens.
  • the driving unit 11403 is composed of an actuator, and moves the zoom lens and focus lens of the lens unit 11401 a predetermined distance along the optical axis under the control of the camera head control unit 11405. This allows the magnification and focus of the image captured by the imaging unit 11402 to be adjusted appropriately.
  • the communication unit 11404 is configured with a communication device for transmitting and receiving various information to and from the CCU 11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
  • the communication unit 11404 also receives control signals for controlling the operation of the camera head 11102 from the CCU 11201, and supplies them to the camera head control unit 11405.
  • the control signals include information on the imaging conditions, such as information specifying the frame rate of the captured image, information specifying the exposure value during imaging, and/or information specifying the magnification and focus of the captured image.
  • the above-mentioned frame rate, exposure value, magnification, focus, and other imaging conditions may be appropriately specified by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal.
  • the endoscope 11100 is equipped with so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function.
  • the camera head control unit 11405 controls the operation of the camera head 11102 based on a control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is configured with a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 also transmits to the camera head 11102 a control signal for controlling the operation of the camera head 11102.
  • the image signal and the control signal can be transmitted by electrical communication, optical communication, etc.
  • the image processing unit 11412 performs various image processing operations on the image signal, which is the RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various controls related to the imaging of the surgical site, etc. by the endoscope 11100, and the display of the captured images obtained by imaging the surgical site, etc. For example, the control unit 11413 generates a control signal for controlling the driving of the camera head 11102.
  • the control unit 11413 also causes the display device 11202 to display the captured image showing the surgical site, etc., based on the image signal that has been image-processed by the image processing unit 11412. At this time, the control unit 11413 may recognize various objects in the captured image using various image recognition techniques. For example, the control unit 11413 can recognize surgical tools such as forceps, specific body parts, bleeding, mist generated when the energy treatment tool 11112 is used, etc., by detecting the shape and color of the edges of objects included in the captured image. When the control unit 11413 causes the display device 11202 to display the captured image, it may use the recognition result to superimpose various types of surgical support information on the image of the surgical site. By superimposing the surgical support information and presenting it to the surgeon 11131, the burden on the surgeon 11131 can be reduced and the surgeon 11131 can proceed with the surgery reliably.
  • various image recognition techniques such as forceps, specific body parts, bleeding, mist generated when the energy treatment tool 11112 is used, etc.
  • the transmission cable 11400 that connects the camera head 11102 and the CCU 11201 is an electrical signal cable that supports electrical signal communication, an optical fiber that supports optical communication, or a composite cable of these.
  • communication is performed wired using a transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may also be performed wirelessly.
  • the technology of the present disclosure can be suitably applied to, for example, the imaging unit 11402 provided in the camera head 11102 of the endoscope 11100.
  • the technology of the present disclosure it is possible to provide a high-definition endoscope 11100.
  • an imaging device has been described as an example, but the light detection device disclosed herein may be, for example, a device that receives incident light and converts the light into an electric charge.
  • the output signal may be a signal of image information or a signal of distance measurement information.
  • the light detection device imaging device
  • the light detection device may be applied to an image sensor, a distance measurement sensor, etc.
  • the optical detection device disclosed herein may also be applied as a distance measurement sensor capable of measuring distance using the Time Of Flight (TOF) method.
  • the optical detection device (imaging device) may also be applied as a sensor capable of detecting events, for example, an event-driven sensor (called an Event Vision Sensor (EVS), Event Driven Sensor (EDS), Dynamic Vision Sensor (DVS), etc.).
  • EVS Event Vision Sensor
  • EDS Event Driven Sensor
  • DVS Dynamic Vision Sensor
  • the photodetector of one embodiment of the present disclosure includes a first substrate having a plurality of photoelectric conversion elements, a second substrate having a plurality of readout circuits stacked on the first substrate and capable of outputting a first signal based on electric charges converted by the photoelectric conversion elements, a through electrode provided for each readout circuit or for each of a plurality of readout circuits on the second substrate and capable of transmitting the first signal, and a first insulating layer provided so as to penetrate the second substrate around the through electrode.
  • the photodetector of one embodiment of the present disclosure includes a first substrate having a plurality of photoelectric conversion elements, a second substrate having a plurality of readout circuits each including an amplification transistor capable of generating a first signal based on the charge converted by the photoelectric conversion element, and is stacked on the first substrate, a through electrode provided for each readout circuit or for each of a plurality of readout circuits on the second substrate and capable of transmitting the first signal, and an insulating layer provided to surround the amplification transistor on the second substrate. This makes it possible to realize a photodetector capable of suppressing degradation of signal quality.
  • the present disclosure may have the following configurations. (1) a first substrate having a plurality of photoelectric conversion elements that convert light into an electric signal; a second substrate laminated on the first substrate and having a plurality of readout circuits capable of outputting a first signal based on the electric charge converted by the photoelectric conversion element; a through electrode provided for each of the readout circuits or for each of a plurality of the readout circuits in the second substrate and capable of transmitting the first signal; a first insulating layer provided around the through electrode so as to penetrate the second substrate.
  • the read circuit has a selection transistor capable of outputting the first signal; The photodetector according to any one of (1) to (6), wherein the through electrode is electrically connected to the selection transistor.
  • the read circuit includes an amplifier transistor capable of generating the first signal; The photodetector according to any one of (1) to (8), wherein the first insulating layer is provided on the second substrate so as to surround the amplification transistor.
  • a second well of a first conductivity type is provided in the second substrate, the read circuit has a selection transistor capable of outputting the first signal;
  • the read circuit includes an amplifier transistor capable of generating the first signal;
  • a first substrate having a plurality of photoelectric conversion elements that convert light into an electric signal
  • a second substrate laminated on the first substrate and including a plurality of amplifying transistors capable of generating a first signal based on the charge converted by the photoelectric conversion element
  • a first pixel and a second pixel each including the photoelectric conversion element and the amplification transistor
  • a first isolation region provided in the second substrate so as to surround the amplification transistor of the first pixel
  • a second isolation region having at least a part of the first isolation region and provided in the second substrate so as to surround the amplification transistor of the second pixel.
  • the photodetector according to any one of (19) to (26), wherein the first separation region and the second separation region each have a shape including five or more straight lines, a circular shape, or an elliptical shape.
  • An optical system a light detection device that receives light transmitted through the optical system;
  • the light detection device includes: a first substrate having a plurality of photoelectric conversion elements that convert light into an electric signal; a second substrate laminated on the first substrate and having a plurality of readout circuits capable of outputting a first signal based on the electric charge converted by the photoelectric conversion element; a through electrode provided for each of the readout circuits or for each of a plurality of the readout circuits in the second substrate and capable of transmitting the first signal; a first insulating layer provided around the through electrode so as to penetrate the second substrate.
  • An optical system a light detection device that receives light transmitted through the optical system;
  • the light detection device includes: a first substrate having a plurality of photoelectric conversion elements that convert light into an electric signal; a second substrate including a plurality of readout circuits each including an amplification transistor capable of generating a first signal based on the charge converted by the photoelectric conversion element, the second substrate being laminated on the first substrate; a through electrode provided for each of the readout circuits or for each of a plurality of the readout circuits in the second substrate and capable of transmitting the first signal; an insulating layer provided on the second substrate so as to surround the amplifying transistor.
  • An optical system a light detection device that receives light transmitted through the optical system;
  • the light detection device includes: a first substrate having a plurality of photoelectric conversion elements that convert light into an electric signal; a second substrate laminated on the first substrate and including a plurality of amplifying transistors capable of generating a first signal based on the charge converted by the photoelectric conversion element; a first pixel and a second pixel each including the photoelectric conversion element and the amplification transistor; a first isolation region provided in the second substrate so as to surround the amplification transistor of the first pixel; a second isolation region having at least a part of the first isolation region and provided on the second substrate so as to surround the amplification transistor of the second pixel.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

本開示の一実施形態の光検出装置は、光を光電変換する複数の光電変換素子を有する第１基板と、前記第１基板と積層され、前記光電変換素子で変換された電荷に基づく第１信号を出力可能な複数の読み出し回路を有する第２基板と、前記第２基板において前記読み出し回路毎または複数の前記読み出し回路毎に設けられ、前記第１信号を伝送可能な貫通電極と、前記貫通電極の周囲において前記第２基板を貫通するように設けられる第１絶縁層とを備える。

Description

光検出装置および電子機器
　本開示は、光検出装置および電子機器に関する。
　センサ画素を有する第１基板と、読み出し回路を有する第２基板と、ロジック回路を有する第３基板とが積層された構造を有する撮像装置が提案されている（特許文献１）。
国際公開第２０２０／１７０９３６号
　光を検出する装置では、信号品質の低下を抑えることが求められている。
　信号品質の低下を抑制可能な光検出装置を提供することが望まれる。
　本開示の一実施形態の光検出装置は、光を光電変換する複数の光電変換素子を有する第１基板と、第１基板と積層され、光電変換素子で変換された電荷に基づく第１信号を出力可能な複数の読み出し回路を有する第２基板と、第２基板において読み出し回路毎または複数の読み出し回路毎に設けられ、第１信号を伝送可能な貫通電極と、貫通電極の周囲において第２基板を貫通するように設けられる第１絶縁層とを備える。
　本開示の一実施形態の光検出装置は、光を光電変換する複数の光電変換素子を有する第１基板と、光電変換素子で変換された電荷に基づく第１信号を生成可能な増幅トランジスタをそれぞれ含む複数の読み出し回路を有し、第１基板と積層される第２基板と、第２基板において読み出し回路毎または複数の読み出し回路毎に設けられ、第１信号を伝送可能な貫通電極と、第２基板において増幅トランジスタを囲むように設けられる絶縁層とを備える。
　本開示の一実施形態の光検出装置は、光を光電変換する複数の光電変換素子を有する第１基板と、第１基板と積層され、光電変換素子で変換された電荷に基づく第１信号を生成可能な複数の増幅トランジスタを有する第２基板と、光電変換素子と増幅トランジスタとをそれぞれ含む第１画素及び第２画素と、第２基板において第１画素の増幅トランジスタを囲むように設けられる第１分離領域と、第１分離領域の少なくとも一部を有し、第２基板において第２画素の増幅トランジスタを囲むように設けられる第２分離領域とを備える。
　本開示の一実施形態の電子機器は、光学系と、光学系を透過した光を受光する光検出装置とを備える。光検出装置は、光を光電変換する複数の光電変換素子を有する第１基板と、第１基板と積層され、光電変換素子で変換された電荷に基づく第１信号を出力可能な複数の読み出し回路を有する第２基板と、第２基板において読み出し回路毎または複数の読み出し回路毎に設けられ、第１信号を伝送可能な貫通電極と、貫通電極の周囲において第２基板を貫通するように設けられる第１絶縁層とを有する。
　本開示の一実施形態の電子機器は、光学系と、光学系を透過した光を受光する光検出装置とを備える。光検出装置は、光を光電変換する複数の光電変換素子を有する第１基板と、光電変換素子で変換された電荷に基づく第１信号を生成可能な増幅トランジスタをそれぞれ含む複数の読み出し回路を有し、第１基板と積層される第２基板と、第２基板において読み出し回路毎または複数の読み出し回路毎に設けられ、第１信号を伝送可能な貫通電極と、第２基板において増幅トランジスタを囲むように設けられる絶縁層とを有する。
図１は、本開示の第１の実施の形態に係る光検出装置の一例である撮像装置の概略構成の一例を示すブロック図である。 図２は、本開示の第１の実施の形態に係る撮像装置の画素部の一例を示す図である。 図３は、本開示の第１の実施の形態に係る撮像装置の画素の回路構成の一例を説明するための図である。 図４は、本開示の第１の実施の形態に係る撮像装置の画素の回路構成の別の例を説明するための図である。 図５は、本開示の第１の実施の形態に係る撮像装置の画素の回路構成の別の例を説明するための図である。 図６は、本開示の第１の実施の形態に係る撮像装置の画素の回路構成の別の例を説明するための図である。 図７は、本開示の第１の実施の形態に係る撮像装置の断面構成の一例を示す図である。 図８は、本開示の第１の実施の形態に係る撮像装置の平面構成の一例を説明するための図である。 図９は、本開示の第１の実施の形態に係る撮像装置の構成例を説明するための図である。 図１０は、本開示の第２の実施の形態に係る撮像装置の画素の構成例を説明するための図である。 図１１は、本開示の第２の実施の形態に係る撮像装置の構成例を説明するための図である。 図１２は、本開示の第２の実施の形態に係る撮像装置の構成例を説明するための図である。 図１３は、本開示の第２の実施の形態に係る撮像装置の構成例を説明するための図である。 図１４は、本開示の第３の実施の形態に係る撮像装置の画素の構成例を説明するための図である。 図１５は、本開示の第３の実施の形態に係る撮像装置の構成例を説明するための図である。 図１６は、本開示の第３の実施の形態に係る撮像装置の構成例を説明するための図である。 図１７は、本開示の第３の実施の形態に係る撮像装置の構成例を説明するための図である。 図１８は、本開示の第３の実施の形態に係る撮像装置の構成例を説明するための図である。 図１９は、本開示の第３の実施の形態に係る撮像装置の平面構成の一例を説明するための図である。 図２０は、本開示の第３の実施の形態に係る撮像装置の断面構成の一例を説明するための図である。 図２１は、本開示の変形例１に係る撮像装置の断面構成の一例を説明するための図である。 図２２は、本開示の変形例１に係る撮像装置の平面構成の一例を説明するための図である。 図２３は、本開示の変形例１に係る撮像装置の断面構成の別の例を説明するための図である。 図２４は、本開示の変形例２に係る撮像装置の断面構成の一例を説明するための図である。 図２５は、本開示の変形例２に係る撮像装置の平面構成の一例を説明するための図である。 図２６は、本開示の変形例３に係る撮像装置の構成例を説明するための図である。 図２７は、本開示の変形例４に係る撮像装置の構成例を説明するための図である。 図２８は、本開示の変形例４に係る撮像装置の別の構成例を説明するための図である。 図２９は、本開示の変形例４に係る撮像装置の別の構成例を説明するための図である。 図３０は、本開示の変形例４に係る撮像装置の別の構成例を説明するための図である。 図３１は、本開示の変形例５に係る撮像装置の構成例を説明するための図である。 図３２は、本開示の変形例６に係る撮像装置の構成例を説明するための図である。 図３３は、本開示の変形例７に係る撮像装置の構成例を説明するための図である。 図３４は、本開示の変形例８に係る撮像装置の構成例を説明するための図である。 図３５は、本開示の変形例９に係る撮像装置の構成例を説明するための図である。 図３６は、本開示の変形例９に係る撮像装置の構成例を説明するための図である。 図３７は、本開示の変形例９に係る撮像装置の構成例を説明するための図である。 図３８は、本開示の変形例９に係る撮像装置の別の構成例を説明するための図である。 図３９は、本開示の変形例１０に係る撮像装置の構成例を説明するための図である。 図４０は、本開示の変形例１０に係る撮像装置の構成例を説明するための図である。 図４１は、本開示の変形例１１に係る撮像装置の構成例を説明するための図である。 図４２は、本開示の変形例１１に係る撮像装置の別の構成例を説明するための図である。 図４３は、撮像装置を有する電子機器の構成例を表すブロック図である。 図４４は、車両制御システムの概略的な構成の一例を示すブロック図である。 図４５は、車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 図４６は、内視鏡手術システムの概略的な構成の一例を示す図である。 図４７は、カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
　１．第１の実施の形態
　２．第２の実施の形態
　３．第３の実施の形態
　４．変形例
　５．適用例
　６．応用例
＜１．第１の実施の形態＞
　図１は、本開示の第１の実施の形態に係る光検出装置の一例である撮像装置の概略構成の一例を示すブロック図である。図２は、第１の実施の形態に係る撮像装置の画素部の一例を示す図である。光検出装置は、入射する光を検出可能な装置である。光検出装置である撮像装置１は、光電変換部（光電変換素子）を有する複数の画素Ｐを有し、入射した光を光電変換して信号を生成するように構成される。撮像装置１（光検出装置）は、光学レンズを含む光学系（不図示）を透過した光を受光して信号を生成し得る。
　撮像装置１は、例えば、複数の画素Ｐが設けられた半導体基板（例えばシリコン基板）を用いて構成される。撮像装置１の各画素Ｐの光電変換部は、例えばフォトダイオード（ＰＤ）であり、光を光電変換可能に構成される。撮像装置１は、図２に示すように、複数の画素Ｐが行列状に２次元配置された領域（画素部１００）を、撮像エリアとして有する。画素部１００は、複数の画素Ｐが配置される画素アレイであり、受光領域ともいえる。
　撮像装置１は、光学レンズを含む光学系を介して、被写体からの入射光（像光）を取り込む。撮像装置１は、光学レンズにより形成される被写体の像を撮像する。撮像装置１は、受光した光を光電変換して画素信号を生成し得る。撮像装置１は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。撮像装置１は、例えば、デジタルスチルカメラ、ビデオカメラ、携帯電話等の電子機器に利用可能である。
　なお、図２に示すように、被写体からの光の入射方向をＺ軸方向、Ｚ軸方向に直交する紙面左右方向をＸ軸方向、Ｚ軸方向及びＸ軸方向に直交する紙面上下方向をＹ軸方向とする。以降の図において、図２の矢印の方向を基準として方向を表記する場合もある。
　撮像装置１は、後述するが、複数の基板を積層して構成された構造（積層構造）を有する。撮像装置１は、例えば、図１に示す例のように、画素駆動部１１０、信号処理部１１２、制御部１１３、処理部１１４等を有する。また、撮像装置１には、複数の制御線Ｌｒｅａｄと、複数の信号線ＶＳＬが設けられる。
　制御線Ｌｒｅａｄは、画素Ｐを制御する信号を伝えることが可能な信号線であり、画素駆動部１１０と画素部１００の画素Ｐとに接続される。図１に示す例では、画素部１００では、水平方向（行方向）に並ぶ複数の画素Ｐにより構成される画素行ごとに、複数の制御線Ｌｒｅａｄが配線される。制御線Ｌｒｅａｄは、画素Ｐからの信号読み出しのための制御信号を伝送するように構成される。
　撮像装置１の画素行ごとの複数の制御線Ｌｒｅａｄには、一例として、転送トランジスタを制御する信号を伝送する配線、選択トランジスタを制御する信号を伝送する配線、リセットトランジスタを制御する信号を伝送する配線等が含まれる。制御線Ｌｒｅａｄは、画素Ｐを駆動する信号を伝送する駆動線（画素駆動線）ともいえる。
　信号線ＶＳＬは、画素Ｐからの信号を伝えることが可能な信号線であり、画素部１００の画素Ｐと信号処理部１１２とに接続される。画素部１００には、例えば、垂直方向（列方向）に並ぶ複数の画素Ｐにより構成される画素列ごとに、１つ又は複数の信号線ＶＳＬが配線される。
　信号線ＶＳＬは、画素Ｐから出力される信号を伝送可能に構成される。撮像装置１では、１つの画素列に対して、複数の信号線ＶＳＬが設けられ得る。撮像装置１は、例えば、画素列ごとに複数の信号線ＶＳＬを有する。信号線ＶＳＬは、後述するが、貫通電極、ビア等を用いて構成され得る。
　画素駆動部１１０は、画素部１００の各画素Ｐを駆動可能に構成される。画素駆動部１１０は、駆動回路であり、例えば、バッファ、シフトレジスタ、アドレスデコーダ等を含む複数の回路によって構成される。画素駆動部１１０は、画素Ｐを駆動するための信号を生成し、制御線Ｌｒｅａｄを介して画素部１００の各画素Ｐへ出力する。画素駆動部１１０は、制御部１１３により制御され、画素部１００の画素Ｐの制御を行う。
　画素駆動部１１０は、例えば、画素Ｐの転送トランジスタを制御する信号、選択トランジスタを制御する信号、及びリセットトランジスタを制御する信号等の画素Ｐを制御するための信号を生成し、制御線Ｌｒｅａｄによって各画素Ｐに供給する。画素駆動部１１０は、各画素Ｐから画素信号を読み出す制御を行い得る。画素駆動部１１０は、各画素Ｐを制御可能に構成された画素制御部ともいえる。なお、画素駆動部１１０と制御部１１３とを併せて、画素制御部ということもできる。
　信号処理部１１２は、入力される画素の信号の信号処理を実行可能に構成される。信号処理部１１２は、信号処理回路であり、例えば、負荷回路部、ＡＤ変換部４０、水平選択スイッチ等を有する。負荷回路部は、一例として、画素Ｐの増幅トランジスタに電流を供給可能な電流源により構成される。負荷回路部は、例えば、画素Ｐの増幅トランジスタと共にソースフォロア回路を構成する。なお、信号処理部１１２は、信号線ＶＳＬを介して画素Ｐから読み出される信号を増幅するように構成された増幅回路部を有していてもよい。
　信号処理部１１２は、複数のＡＤ変換部４０（ＡＤ変換回路）を含み、ＡＤ変換部４０によってデジタル信号に変換された画素信号を出力し得る。ＡＤ変換部４０は、ＡＤＣ（Analog to Digital Converter）である。ＡＤ変換部４０は、例えば、複数の信号線ＶＳＬの各々に対して設けられる。画素部１００の画素列ごとに、ＡＤ変換部４０が設けられ得る。
　ＡＤ変換部４０は、入力されるアナログ信号をデジタル信号に変換するように構成される。ＡＤ変換部４０は、各画素Ｐから信号線ＶＳＬを介して入力されるアナログ信号である画素の信号に対して、ＡＤ変換処理を行う。ＡＤ変換部４０（ＡＤ変換回路）は、一例として、比較回路（コンパレータ回路）とカウンタとを含み、入力される画素の信号を、所定のビット数のデジタル信号に変換し得る。
　画素駆動部１１０によって選択走査された各画素Ｐから出力される信号は、信号線ＶＳＬを介して信号処理部１１２に入力される。信号処理部１１２は、例えば、画素Ｐの信号のＡＤ変換、ＣＤＳ(Correlated Double Sampling：相関二重サンプリング)等の信号処理を行い得る。各信号線ＶＳＬを通して伝送される各画素Ｐの信号は、信号処理部１１２により信号処理が施され、処理部１１４に出力される。
　処理部１１４は、入力される信号に対して信号処理を実行可能に構成される。処理部１１４は、処理回路であり、例えば、画素信号に対して各種の信号処理を施す回路により構成される。処理部１１４は、プロセッサ及びメモリを含んでいてもよい。処理部１１４は、信号処理部１１２から入力される画素の信号に対して信号処理を行い、処理後の画素の信号を出力する。処理部１１４は、例えば、ノイズ低減処理、階調補正処理等の各種の信号処理を行い得る。
　制御部１１３は、撮像装置１の各部を制御可能に構成される。制御部１１３は、外部から与えられるクロック、動作モードを指令するデータ等を受け取り、また、撮像装置１の内部情報等のデータを出力し得る。制御部１１３は、制御回路であり、例えば、各種のタイミング信号を生成可能に構成されたタイミングジェネレータを有する。
　制御部１１３は、タイミングジェネレータで生成された各種のタイミング信号（パルス信号、クロック信号等）に基づき、画素駆動部１１０及び信号処理部１１２等の駆動制御を行う。なお、画素駆動部１１０、信号処理部１１２、制御部１１３、処理部１１４等は、１つの半導体基板に設けられていてもよいし、複数の半導体基板に分けて設けられていてもよい。信号処理部１１２、制御部１１３、及び処理部１１４の一部又は全部は、一体的に構成されていてもよい。
　図３は、第１の実施の形態に係る撮像装置の画素の回路構成の一例を説明するための図である。撮像装置１の画素Ｐは、光電変換部１２（光電変換素子）と、転送トランジスタＴＲＧと、フローティングディフュージョンＦＤと、読み出し回路２０とを有する。光電変換部１２は、光を受光して信号を生成するように構成される。光電変換部１２は、受光部（受光素子）であり、光電変換により電荷を生成可能に構成される。
　読み出し回路２０は、光電変換された電荷に基づく信号を出力可能に構成される。撮像装置１では、読み出し回路２０は、例えば、複数の画素Ｐに対して設けられる。撮像装置１は、複数の画素Ｐが１つの読み出し回路２０を共有する構成を有する。
　図３に示す例では、２つの画素Ｐ（画素Ｐａ、画素Ｐｂと称する）毎に、読み出し回路２０が配置される。画素Ｐａと画素Ｐｂとが、１つの読み出し回路２０を共有する。例えば、隣り合う画素Ｐａ及び画素Ｐｂにより構成される２×１画素が、１つの読み出し回路２０を共有する。１つの読み出し回路２０を共有する複数の画素Ｐは、画素ユニット（又は画素ブロック）ともいえる。
　撮像装置１は、読み出し回路２０を時分割で動作させることにより、２×１画素の各々の画素信号を読み出し得る。また、撮像装置１は、２×１画素の各々の信号が加算された画素信号を読み出すことも可能である。例えば、撮像装置１は、画素Ｐａの光電変換部１２で変換された電荷と、画素Ｐｂの光電変換部１２で変換された電荷とを加算した電荷に応じた画素信号を読み出し得る。
　図３に示す例では、光電変換部１２は、フォトダイオード（ＰＤ）であり、入射する光を電荷に変換する。光電変換部１２（図３では、画素ＰａのフォトダイオードＰＤ、画素ＰｂのフォトダイオードＰＤ）は、光電変換を行って受光量に応じた電荷を生成する。
　転送トランジスタＴＲＧ（図３では、画素Ｐａの転送トランジスタＴＲＧ１、画素Ｐｂの転送トランジスタＴＲＧ２）は、光電変換部１２で光電変換された電荷をフローティングディフュージョンＦＤに転送可能に構成される。転送トランジスタＴＲＧは、信号ＳＴＲＧにより制御され、光電変換部１２とフローティングディフュージョンＦＤとを電気的に接続または切断する。転送トランジスタＴＲＧは、光電変換部１２で光電変換されて蓄積された電荷をフローティングディフュージョンＦＤに転送し得る。
　図３に示す例では、画素Ｐａと画素Ｐｂの各々の転送トランジスタＴＲＧは、互いに異なる信号によって制御される。画素Ｐａの転送トランジスタＴＲＧ１は、信号ＳＴＲＧ１によってオンオフ制御される。また、画素Ｐｂの転送トランジスタＴＲＧ２は、信号ＳＴＲＧ２によってオンオフ制御される。
　フローティングディフュージョンＦＤは、蓄積部であり、転送された電荷を蓄積可能に構成される。フローティングディフュージョンＦＤは、光電変換部１２で光電変換された電荷を蓄積し得る。フローティングディフュージョンＦＤは、転送された電荷を保持可能な保持部ともいえる。フローティングディフュージョンＦＤは、転送された電荷を蓄積し、フローティングディフュージョンＦＤの容量に応じた電圧に変換する。
　読み出し回路２０は、一例として、図３に示すように、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬと、リセットトランジスタＲＳＴとを有する。増幅トランジスタＡＭＰは、フローティングディフュージョンＦＤに蓄積された電荷に基づく信号を生成して出力するように構成される。増幅トランジスタＡＭＰは、光電変換部１２で変換された電荷に基づく信号を生成して出力し得る。
　図３に示すように、増幅トランジスタＡＭＰのゲートは、フローティングディフュージョンＦＤと電気的に接続され、フローティングディフュージョンＦＤで変換された電圧が入力される。増幅トランジスタＡＭＰのドレインは、電源電圧ＶＤＤが供給される電源線に接続される。
　増幅トランジスタＡＭＰのソースは、選択トランジスタＳＥＬを介して信号線ＶＳＬに接続される。増幅トランジスタＡＭＰは、フローティングディフュージョンＦＤに蓄積された電荷に基づく信号、即ちフローティングディフュージョンＦＤの電圧に基づく信号を生成し、信号線ＶＳＬへ出力し得る。
　選択トランジスタＳＥＬは、画素の信号の出力を制御可能に構成される。選択トランジスタＳＥＬは、信号ＳＳＥＬにより制御され、増幅トランジスタＡＭＰからの信号を信号線ＶＳＬに出力可能に構成される。選択トランジスタＳＥＬは、画素の信号の出力タイミングを制御し得る。選択トランジスタＳＥＬは、光電変換部１２で変換された電荷に基づく信号を出力可能に構成される。
　なお、選択トランジスタＳＥＬは、図４に示す例のように、電源電圧ＶＤＤが与えられる電源線と増幅トランジスタＡＭＰとの間に設けられてもよい。図４に示す例では、増幅トランジスタＡＭＰのドレインは、選択トランジスタＳＥＬを介して、電源電圧ＶＤＤが供給される電源線に接続される。増幅トランジスタＡＭＰのソースは、信号線ＶＳＬに接続される。なお、必要に応じて、選択トランジスタＳＥＬを省略してもよい。
　リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤの電圧をリセット可能に構成される。図３又は図４に示す例では、リセットトランジスタＲＳＴは、電源電圧ＶＤＤが与えられる電源線と電気的に接続され、画素Ｐの電荷のリセットを行うように構成される。
　リセットトランジスタＲＳＴは、信号ＳＲＳＴにより制御され、フローティングディフュージョンＦＤに蓄積された電荷をリセットし、フローティングディフュージョンＦＤの電圧をリセットし得る。なお、リセットトランジスタＲＳＴは、転送トランジスタＴＲＧを介して、光電変換部１２に蓄積された電荷を排出し得る。
　上述した転送トランジスタＴＲＧと、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬと、リセットトランジスタＲＳＴは、それぞれ、ゲート、ソース、ドレインの端子を有するＭＯＳトランジスタ（ＭＯＳＦＥＴ）である。図３等に示す例では、転送トランジスタＴＲＧ、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、及びリセットトランジスタＲＳＴは、それぞれＮＭＯＳトランジスタにより構成される。なお、画素Ｐのトランジスタは、ＰＭＯＳトランジスタにより構成されてもよい。
　撮像装置１は、３つ以上の画素Ｐが、１つの読み出し回路２０を共有する構成を有していてもよい。例えば、図５に示す例のように、４つの画素Ｐ（画素Ｐａ～画素Ｐｄと称する）毎に、読み出し回路２０が配置されてもよい。なお、選択トランジスタＳＥＬは、図６に示す例のように、電源線と増幅トランジスタＡＭＰとの間に電気的に接続されていてもよい。また、必要に応じて、選択トランジスタＳＥＬを省略してもよい。
　図５又は図６に示す例では、画素Ｐａと画素Ｐｂと画素Ｐｃと画素Ｐｄとが、１つの読み出し回路２０を共有する。例えば、隣り合う画素Ｐａ～画素Ｐｄにより構成される２×２画素を含む画素ユニットが、１つの読み出し回路２０を共有する。なお、撮像装置１は、５つ以上の画素Ｐ、例えば８つの画素Ｐが１つの読み出し回路２０を共有する構成を有していてもよい。
　画素駆動部１１０（図１参照）は、上述した制御線Ｌｒｅａｄを介して、各画素Ｐの転送トランジスタＴＲＧ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ等のゲートに制御信号を供給し、トランジスタをオン状態（導通状態）又はオフ状態（非導通状態）とする。
　撮像装置１の複数の制御線Ｌｒｅａｄには、転送トランジスタＴＲＧを制御する信号ＳＴＲＧを伝送する配線、選択トランジスタＳＥＬを制御する信号ＳＳＥＬを伝送する配線、リセットトランジスタＲＳＴを制御する信号ＳＲＳＴを伝送する配線等が含まれる。
　転送トランジスタＴＲＧ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ等は、画素駆動部１１０によってオンオフ制御される。画素駆動部１１０は、各画素Ｐの読み出し回路２０を制御することによって、各画素Ｐから画素信号を信号線ＶＳＬに出力させる。画素駆動部１１０は、各画素Ｐの画素信号を信号線ＶＳＬへ読み出す制御を行い得る。
　図７は、第１の実施の形態に係る撮像装置の断面構成の一例を示す図である。撮像装置１は、例えば、図７に示す例のように、第１基板１０１と、第２基板１０２と、第３基板１０３とを有する。撮像装置１は、第１基板１０１と、第２基板１０２と、第３基板１０３とがＺ軸方向に積層された構成を有する。
　光が入射する側から、第１基板１０１と、第２基板１０２と、第３基板１０３とが設けられている。第１基板１０１、第２基板１０２、及び第３基板１０３は、半導体基板（例えばシリコン基板、ＳＯＩ（Silicon On Insulator）基板等）によって構成される。
　第１基板１０１は、図７に示すように、対向する面１１Ｓ１及び面１１Ｓ２を有する。面１１Ｓ２は、面１１Ｓ１とは反対側の面である。第１基板１０１の面１１Ｓ２は、受光面（光入射面）である。第１基板１０１では、第１基板１０１の面１１Ｓ１及び面１１Ｓ２に沿って、複数の光電変換部１２（光電変換素子）が設けられる。第１基板１０１には、例えば、複数の光電変換部１２が埋め込み形成される。
　第２基板１０２は、対向する面１２Ｓ１及び面１２Ｓ２を有する。面１２Ｓ２は、面１２Ｓ１とは反対側の面である。また、第３基板１０３は、対向する面１３Ｓ１及び面１３Ｓ２を有する。面１３Ｓ２は、面１３Ｓ１とは反対側の面である。面１１Ｓ１，１２Ｓ１，１３Ｓ１は、それぞれ、トランジスタ等の素子が形成される素子形成面である。面１１Ｓ１，１２Ｓ１，１３Ｓ１の各々には、ゲート電極、ゲート絶縁膜（例えばゲート酸化膜）等が設けられ得る。
　図７では、上述した画素Ｐの転送トランジスタＴＲＧ、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ等を図示している。第１基板１０１の面１１Ｓ１側には、転送トランジスタＴＲＧ、フローティングディフュージョンＦＤが形成される。第２基板１０２の面１２Ｓ１側には、画素Ｐの読み出し回路２０の各トランジスタ（増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ等）が設けられる。
　第１基板１０１の面１１Ｓ１側には、図７に示すように、配線層１１１が設けられる。また、第２基板１０２の面１２Ｓ１側には配線層１２１が設けられ、第２基板１０２の面１２Ｓ２側には配線層１２２が設けられる。第３基板１０３の面１３Ｓ１側には、配線層１３１が設けられる。配線層１１１，１２１，１２２，１３１は、それぞれ、例えば、導体膜および絶縁膜を含み、複数の配線およびビア（ＶＩＡ）等を有する。
　配線層１１１，１２１，１２２，１３１は、それぞれ、複数の配線が絶縁膜（層間絶縁膜）を間に積層された構成を有する。配線層１１１，１２１，１２２，１３１の各々の絶縁膜は、層間絶縁膜（層間絶縁層）ともいえる。配線層１１１，１２１，１２２，１３１は、それぞれ、一例として、２層以上の配線を含む。配線層１２２，１３１は、それぞれ、３層以上の配線を含んでいてもよい。
　配線層１１１，１２１，１２２，１３１の各々の配線は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）等の金属材料を用いて形成される。配線層１１１，１２１，１２２，１３１の各々の配線は、ポリシリコン（Ｐｏｌｙ－Ｓｉ）、その他の導電材料を用いて構成されてもよい。層間絶縁膜は、例えば、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）等を用いて形成される。
　なお、第１基板１０１と配線層１１１とを併せて、第１基板１０１（または第１の回路層）ということもできる。また、第２基板１０２と配線層１２１，１２２とを併せて、第２基板１０２（または第２の回路層）ということもできる。さらに、第３基板１０３と配線層１３１とを併せて、第３基板１０３（または第３の回路層）ということもできる。
　配線層１１１には複数の電極８５が設けられ、配線層１２１には複数の電極８６が設けられる。また、配線層１２２には複数の電極９５が設けられ、配線層１３１には複数の電極９６が設けられる。電極８５、電極８６、電極９５、及び電極９６は、例えば、それぞれ、銅（Ｃｕ）を用いて形成される電極である。
　電極８５，８６，９５，９６は、金属電極間の接合に用いる電極であり、接合用電極ともいえる。一例として、Ｃｕからなる金属電極（電極８５、電極８６）間の接合、即ちＣｕ－Ｃｕ接合によって、第１基板１０１と第２基板１０２とが貼り合わされる。
　第１基板１０１と第２基板１０２とは、電極間の接合により、トランジスタ等の素子がそれぞれ形成される面１１Ｓ１と面１２Ｓ１が互いに対向するように積層される。即ち、第１基板１０１と第２基板１０２は、第１基板１０１の表面と第２基板１０２の表面とが互いに対向するように接合される。電極８５及び電極８６によって、第１基板１０１側に設けられた回路と第２基板１０２側に設けられた回路とが電気的に接続される。
　また、Ｃｕからなる電極９５及び電極９６間の接合、即ちＣｕ－Ｃｕ接合によって、第２基板１０２と第３基板１０３とが貼り合わされる。第２基板１０２と第３基板１０３とは、電極間の接合により、面１２Ｓ２と面１３Ｓ１が互いに対向するように積層される。即ち、第２基板１０２及び第３基板１０３は、第２基板１０２の裏面と第３基板１０３の表面とが互いに対向するように接合される。
　電極９５及び電極９６によって、第２基板１０２の回路と第３基板１０３の回路とが電気的に接続される。第３基板１０３及び配線層１３１には、例えば、上述した画素駆動部１１０、信号処理部１１２、制御部１１３、及び処理部１１４等が設けられ得る。
　なお、電極８５，８６，９５，９６は、それぞれ、銅以外の金属材料、例えばニッケル（Ｎｉ）、コバルト（Ｃｏ）、金（Ａｕ）等により構成されてもよく、その他の材料により構成されてもよい。また、バンプを用いて第１基板１０１、第２基板１０２、及び第３基板１０３を積層するようにしてもよい。
　撮像装置１では、各画素Ｐの光電変換部１２及び転送トランジスタＴＲＧ及びフローティングディフュージョンＦＤは、第１基板１０１に設けられる。また、読み出し回路２０の各トランジスタ（増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ等）は、第２基板１０２に設けられる。
　第１基板１０１の画素ＰのフローティングディフュージョンＦＤは、図７に示す例のように、配線層１１１の配線と配線層１２１の配線を介して、第２基板１０２の読み出し回路２０の増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ等と電気的に接続される。第１基板１０１の光電変換部１２で光電変換された電荷は、転送トランジスタＴＲＧを介して、第１基板１０１のフローティングディフュージョンＦＤと第２基板１０２の読み出し回路２０とに転送され得る。
　読み出し回路２０は、光電変換部１２で変換された電荷に基づく画素信号を生成し、後述する貫通電極を含んで構成される信号線ＶＳＬを介して、第３基板１０３の信号処理部１１２へ画素信号を出力し得る。上述のように、撮像装置１では、光電変換部１２と読み出し回路２０とが別々の基板に配置される。このため、撮像装置１は、画素の微細化に有利な構造を有することができる。
　撮像装置１の第２基板１０２及び配線層１２１，１２２は、図７に示すように、複数の貫通電極５０を有する。例えば、画素Ｐ毎または複数の画素Ｐ毎に、複数の貫通電極５０が設けられる。貫通電極５０は、接続電極（接続部）であり、異なる層に設けられた回路間を接続する。貫通電極５０は、第２基板１０２を貫通するように設けられる。
　貫通電極５０は、一例として、隣り合う複数の読み出し回路２０の間において、第２基板１０２の面１２Ｓ２まで達するように形成され、第２基板１０２を貫通している。貫通電極５０は、第２基板１０２を貫通する電極である。貫通電極５０は、Ｚ軸方向に延び、配線層１２２内に達するように形成される。
　貫通電極５０は、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等によって構成される。貫通電極５０は、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、銀（Ａｇ）等を用いて形成されてもよい。貫通電極５０は、その他の金属材料により構成されてもよい。
　撮像装置１では、貫通電極５０によって、画素Ｐの読み出し回路２０が、第２基板１０２の面１２Ｓ２側に設けられた配線、および第３基板１０３に設けられた回路と電気的に接続される。図７に示す例では、画素Ｐの読み出し回路２０は、貫通電極５０と接合用の電極９５，電極９６等を介して、第３基板１０３の回路と電気的に接続される。
　撮像装置１の信号線ＶＳＬは、貫通電極５０を含んで構成され、画素の信号を伝送可能に構成される。画素信号を伝送する貫通電極５０は、読み出し回路２０毎または複数の読み出し回路２０毎に設けられ得る。信号線ＶＳＬの一部を構成する貫通電極５０は、例えば、読み出し回路２０の選択トランジスタＳＥＬに対して配置される。
　信号線ＶＳＬは、図７に示すように、配線層１２１に設けられる配線６１と、配線層１２２に設けられる配線６２，６３とを含んで構成される。図７に示す例では、信号線ＶＳＬの一部である貫通電極５０は、配線６１を介して選択トランジスタＳＥＬと電気的に接続され、配線６２を介して配線６３と電気的に接続されている。配線６３は、一例として、配線層１２２において、画素列の画素の配列方向に沿うように配線される。
　図８は、第１の実施の形態に係る撮像装置の平面構成の一例を説明するための図である。図８の（Ａ）は、撮像装置１の第２基板１０２と配線層１２１における平面構成の一例を示している。図８の（Ｂ）は、撮像装置１の配線層１２２における平面構成の一例を示している。
　読み出し回路２０は、一例として、図８に示す例のように、読み出し回路２０を共有する２つの画素Ｐの領域に対して設けられる。なお、読み出し回路２０は、読み出し回路２０を共有する２×２画素の領域に対して配置されてもよい。複数の読み出し回路２０の選択トランジスタＳＥＬは、図８（Ａ）,（Ｂ）に示すように、配線６１及び貫通電極５０等を介して、配線層１２２に形成された配線６３と電気的に接続される。
　配線６３は、例えば、列方向（例えばＹ軸方向）に延びるように設けられる。撮像装置１では、画素列に対して、複数の信号線ＶＳＬ（図８（Ｂ）では信号線ＶＳＬ０～信号線ＶＳＬ６）に対応する複数の配線６３が配置され得る。複数の信号線ＶＳＬが設けられることで、例えば、画素列の複数の読み出し回路２０から、画素の信号を同時に（並列に）伝送することが可能となる。
　画素Ｐの読み出し回路２０は、上述のように貫通電極５０を用いた信号線となる信号線ＶＳＬを介して、第３基板１０３に設けられたＡＤ変換部４０を含む信号処理部１１２と電気的に接続される。画素Ｐの増幅トランジスタＡＭＰから出力される画素信号は、配線６１、貫通電極５０、配線６２，６３、及び電極９５，９６等を介して、信号処理部１１２のＡＤ変換部４０に入力される。
　このように、本実施の形態に係る撮像装置１では、信号線ＶＳＬは、貫通電極５０によって第２基板１０２の面１２Ｓ２側まで達し、面１２Ｓ２側の配線層１２２において所定の方向（例えば列方向）に延びるように配線される。このため、面１２Ｓ１側の配線層１２１における配線の層数が増大することを防ぐことができる。
　配線層１２１における配線の層数を低減することによって配線層１２１を低背化することができ、第１基板１０１のフローティングディフュージョンＦＤと第２基板１０２の増幅トランジスタＡＭＰとの距離（間隔）を短くすることが可能となる。これにより、配線層１２１においてフローティングディフュージョンＦＤに付加される配線容量を低減することができる。このため、フローティングディフュージョンＦＤにおいて電荷を電圧に変換する際の変換効率（変換ゲイン）を向上させることが可能となる。
　本実施の形態に係る撮像装置１では、信号線ＶＳＬをフローティングディフュージョンＦＤから離すことができ、信号線ＶＳＬとフローティングディフュージョンＦＤの間に形成される不要な寄生容量を低減することが可能となる。画素信号にノイズが混入することを抑制し、画素信号の品質が低下することを抑制することができる。画像の画質低下を抑制することが可能となる。
　また、撮像装置１には、図７及び図８に示すように、絶縁層７０が設けられる。絶縁層７０は、貫通電極５０の周囲において第２基板１０２を貫通するように設けられる。絶縁層７０は、例えば、トレンチ（溝部）を含んで構成される。絶縁層７０は、絶縁材料を用いて構成され、第２基板１０２において貫通電極５０の周囲に配置される。絶縁層７０は、第２基板１０２内に設けられ、第２基板１０２の一部に置換して配置されるともいえる。
　絶縁層７０は、例えば、図７及び図８に示す例のように、貫通電極５０に隣接するように設けられる。撮像装置１では、例えば、複数の貫通電極５０をそれぞれ囲むように、複数の絶縁層７０が形成され得る。図８に示す例では、絶縁層７０は、平面視において、複数の貫通電極５０をそれぞれ囲むように設けられる。絶縁層７０は、所定の厚みを有し、貫通電極５０の四方を取り囲むように設けられ得る。
　絶縁層７０は、読み出し回路２０のトランジスタ（例えば選択トランジスタＳＥＬ又は増幅トランジスタＡＭＰ）と、信号線ＶＳＬの一部を構成する貫通電極５０との間に設けられ得る。例えば、信号線ＶＳＬとしての貫通電極５０と選択トランジスタＳＥＬとの間に絶縁層７０の少なくとも一部が設けられ、貫通電極５０が選択トランジスタＳＥＬから離れて位置する。
　絶縁層７０は、読み出し回路２０のトランジスタと貫通電極５０との間に形成され、所定の幅Ｗ（図８では幅Ｗ１、幅Ｗ２）を有する。図８に示す幅Ｗ１及び幅Ｗ２は、一例として、それぞれ、２００ｎｍ以上１μｍ以下であってよい。絶縁層７０の幅Ｗ１，Ｗ２は、それぞれ、３００ｎｍ以上としてもよく、４００ｎｍ以上としてもよい。
　絶縁層７０は、例えば、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（ＡｌＯ）、樹脂材料等の絶縁材料を用いて形成される。絶縁層７０は、低誘電率材料（Ｌｏｗ－ｋ材料）であるＳｉＯＣ、ＳｉＯＣＨ等によって構成されてもよい。絶縁層７０は、ＳｉＯＦ、ポーラスシリカ等により構成されてもよく、その他の材料を用いて構成されてもよい。なお、絶縁層７０は、上記材料のうちの１種よりなる単層膜、或いは、これらのうちの２種以上よりなる積層膜により構成されてもよい。
　このように、本実施の形態に係る撮像装置１では、貫通電極５０の周囲に絶縁層７０が設けられる。これにより、信号線ＶＳＬとなる貫通電極５０に対して形成される寄生容量を低減することができる。信号線ＶＳＬに付加される不要な寄生容量を小さくすることができ、画素の信号の伝送特性を改善することが可能となる。例えば、信号線ＶＳＬにおける信号遅延、信号レベルの低下、フレームレートの低下等を抑制することができる。また、画素信号に混入するノイズ成分を低減することができ、信号品質の低下を抑制することが可能となる。
　図９は、第１の実施の形態に係る撮像装置の構成例を説明するための図である。撮像装置１は、図９に示す例のように、レンズ１５とフィルタ１６を有し得る。レンズ１５及びフィルタ１６は、例えば、第１基板１０１の面１１Ｓ２側に設けられる。レンズ１５は、上方から入射する光を光電変換部１２側へ導く。レンズ１５（レンズ部）は、オンチップレンズとも呼ばれる光学部材である。
　レンズ１５は、例えば、画素Ｐ毎または複数の画素Ｐ毎に、光電変換部１２の上方に設けられる。レンズ１５には、撮像レンズ等の光学系を介して被写体からの光が入射する。画素Ｐの光電変換部１２は、レンズ１５を介して入射する光を光電変換する。
　フィルタ１６は、入射する光のうちの特定の波長域の光を選択的に透過させるように構成される。フィルタ１６は、例えば、ＲＧＢのカラーフィルタであり、レンズ１５と光電変換部１２との間に設けられる。フィルタ１６は、例えば、画素Ｐ毎または複数の画素Ｐ毎に、光電変換部１２の上方に配置される。なお、画素部１００の各画素Ｐに設けられるフィルタ１６は、補色系のカラーフィルタ、赤外光を透過するフィルタ等であってもよい。
［作用・効果］
　本実施の形態に係る光検出装置は、光を光電変換する複数の光電変換素子（光電変換部１２）を有する第１基板（第１基板１０１）と、第１基板と積層され、光電変換素子で変換された電荷に基づく第１信号を出力可能な複数の読み出し回路（読み出し回路２０）を有する第２基板（第２基板１０２）と、第２基板において読み出し回路毎または複数の読み出し回路毎に設けられ、第１信号を伝送可能な貫通電極（貫通電極５０）と、貫通電極の周囲において第２基板を貫通するように設けられる第１絶縁層（絶縁層７０）とを備える。
　本実施の形態に係る光検出装置（撮像装置１）では、画素の信号を伝送可能な貫通電極５０の周囲において、第２基板１０２を貫通するように絶縁層７０が設けられる。このため、信号線ＶＳＬとなる貫通電極５０に付加される不要な寄生容量を低減することができる。信号品質の低下を抑制可能な光検出装置を実現することが可能となる。
＜２．第２の実施の形態＞
　次に、本開示の第２の実施の形態について説明する。以下では、上述した実施の形態と同様の構成部分については同一の符号を付し、適宜説明を省略する。
　図１０は、本開示の第２の実施の形態に係る撮像装置の画素の構成例を説明するための図である。本実施の形態に係る撮像装置１では、増幅トランジスタＡＭＰと、読み出し回路２０の他のトランジスタとが、別々のウェル（図１０ではウェル２５、ウェル２６）に分けて設けられる。
　図１０に模式的に示すように、読み出し回路２０の増幅トランジスタＡＭＰは、ウェル２５に設けられる。撮像装置１では、一例として、増幅トランジスタＡＭＰ毎に、ウェル２５が設けられる。例えば、撮像装置１の第２基板１０２では、１つの増幅トランジスタＡＭＰに対して、１つのウェル２５が形成され得る。読み出し回路２０の選択トランジスタＳＥＬ、リセットトランジスタＲＳＴは、ウェル２６に設けられる。選択トランジスタＳＥＬのソース領域及びドレイン領域と、リセットトランジスタＲＳＴのソース領域及びドレイン領域とは、それぞれウェル２６に設けられる（図１３も参照）。
　増幅トランジスタＡＭＰのバックゲートは、増幅トランジスタＡＭＰのソースと電気的に接続される。この場合、増幅トランジスタＡＭＰにおいてバックゲート効果が生じることを防ぐことができ、変換効率を向上させることが可能となる。増幅トランジスタＡＭＰは、ロスレスアンプトランジスタともいえる。例えば、増幅トランジスタＡＭＰを含むソースフォロア回路のゲインを１とすることができ、画素信号の品質低下を抑制することが可能となる。
　図１１～図１３は、第２の実施の形態に係る撮像装置の構成例を説明するための図である。図１１は、撮像装置１の第２基板１０２における断面構成の一例を示している。また、図１２は、撮像装置１の断面構成の一例を示している。また、図１３は、撮像装置１の第２基板１０２における平面構成の一例を示している。
　図１１に示すように、ウェル２５及びウェル２６は、例えば、それぞれ、ｐ型の半導体領域であり、ｐ型のウェル（ｐウェル）である。第２基板１０２には、ｐ型のウェル領域であるウェル２５とウェル２６が設けられる。ウェル２５とウェル２６との間には絶縁層７０が設けられ、ウェル２５及びウェル２６間が電気的に分離される。
　絶縁層７０は、図１１～図１３に示す例のように、第２基板１０２において増幅トランジスタＡＭＰを囲むように設けられる。また、絶縁層７０は、第１の実施の形態の場合と同様に、貫通電極５０の周囲に設けられる。貫通電極５０の周囲に設けられる絶縁層７０は、ウェル２５及びウェル２６間を分離する分離部を兼ねている。
　絶縁層７０は、例えばトレンチ（溝部）を用いて構成される。絶縁層７０は、ＦＴＩ（Full Trench Isolation）構造を有し、第２基板１０２を貫通するように形成される。絶縁層７０は、第２基板１０２においてウェル２５を囲むように設けられている。トレンチ内には、一例として、絶縁膜、例えばシリコン酸化膜、酸化アルミニウム膜等が設けられる。絶縁層７０は、低屈折率を有する他の絶縁材料を用いて形成されてもよい。
　第２基板１０２の面１２Ｓ１側には、半導体領域３５が設けられる。半導体領域３５は、ウェル２５と同じ導電型の半導体領域である。半導体領域３５は、例えば、ウェル２５の不純物濃度よりも高い不純物濃度を有し、ｐ＋型の半導体領域である。
　ｐ＋領域である半導体領域３５は、ｐ＋型の拡散領域であり、ｐ＋型の導電領域ともいえる。半導体領域３５は、ウェルコンタクト領域であり、例えばウェル２５毎に配置される。半導体領域３５は、増幅トランジスタＡＭＰのバックゲートの一部を構成し得る。また、増幅トランジスタＡＭＰは、半導体領域３２と、半導体領域３３とを有する。
　半導体領域３２は、増幅トランジスタＡＭＰのソース領域である。また、半導体領域３３は、増幅トランジスタＡＭＰのドレイン領域である。半導体領域３２及び半導体領域３３は、例えば、それぞれ、ウェル２５の不純物濃度よりも高い不純物濃度を有し、ｎ＋型の半導体領域となる。増幅トランジスタＡＭＰのドレイン領域となる半導体領域３３は、電源電圧ＶＤＤが供給される電源線と電気的に接続される。
　増幅トランジスタＡＭＰのソース領域となる半導体領域３２は、図１１及び図１３に示す例のように、半導体領域３５と電気的に接続される。即ち、増幅トランジスタＡＭＰのソースと、増幅トランジスタＡＭＰのバックゲートとが電気的に接続される。これにより、増幅トランジスタＡＭＰの閾値電圧の変動を抑制することが可能となる。
　撮像装置１では、読み出し回路２０は、ロスレスアンプ構造を有する増幅トランジスタＡＭＰによって画素信号を生成して出力し得る。このため、画素信号の品質低下を低減させることができる。画素信号にノイズが混入することを抑制し、画像の画質低下を抑制することが可能となる。
［作用・効果］
　本実施の形態に係る光検出装置は、光を光電変換する複数の光電変換素子（光電変換部１２）を有する第１基板（第１基板１０１）と、光電変換素子で変換された電荷に基づく第１信号を生成可能な増幅トランジスタをそれぞれ含む複数の読み出し回路（読み出し回路２０）を有し、第１基板と積層される第２基板（第２基板１０２）と、第２基板において読み出し回路毎または複数の読み出し回路毎に設けられ、第１信号を伝送可能な貫通電極（貫通電極５０）と、第２基板において増幅トランジスタを囲むように設けられる絶縁層（絶縁層７０）とを備える。
　本実施の形態に係る光検出装置（撮像装置１）では、第２基板１０２において増幅トランジスタＡＭＰを囲むように絶縁層７０が設けられる。このため、増幅トランジスタＡＭＰのウェル２５を他のウェルから分離することができ、増幅トランジスタＡＭＰの特性を向上させることが可能となる。信号品質の低下を抑制可能な光検出装置を実現することが可能となる。
＜３．第３の実施の形態＞
　次に、本開示の第３の実施の形態について説明する。以下では、上述した実施の形態と同様の構成部分については同一の符号を付し、適宜説明を省略する。
　図１４は、本開示の第３の実施の形態に係る撮像装置の画素の構成例を説明するための図である。撮像装置１は、増幅トランジスタＡＭＰの周囲に設けられる分離領域８０を有する。分離領域８０（分離部）は、例えば、トレンチ（溝部）を用いて構成され、第２基板１０２において増幅トランジスタＡＭＰを囲むように設けられる。
　読み出し回路２０の増幅トランジスタＡＭＰは、分離領域８０に囲まれたウェル２５に設けられる。読み出し回路２０の他のトランジスタ（例えば、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ）は、ウェル２５を囲む分離領域８０の外側のウェル２６に設けられる。ウェル２５及びウェル２６は、例えば、それぞれ、ｐ型のウェルである。ウェル２５とウェル２６との間には分離領域８０が設けられ、ウェル２５及びウェル２６間が電気的に分離される。
　増幅トランジスタＡＭＰは、半導体領域３２と、半導体領域３３を有する。例えば、増幅トランジスタＡＭＰのソース領域となる半導体領域３２と、増幅トランジスタＡＭＰのドレイン領域となる半導体領域３３は、それぞれ、ｎ＋型の半導体領域であり、ウェル２５に設けられる。
　半導体領域３５は、ウェル２５と同じ導電型の半導体領域、例えばｐ＋型の半導体領域である。半導体領域３５は、ウェルコンタクト領域として、例えばウェル２５毎に配置される。半導体領域３５は、増幅トランジスタＡＭＰのバックゲートの一部を構成し得る。
　撮像装置１は、複数の画素Ｐ（又は画素ユニット）が、分離領域８０の少なくとも一部を共有する構成を有する。図１４では、隣り合う２つの画素Ｐ（画素Ｐａ１、画素Ｐａ２と称する）のうちの画素Ｐａ１の増幅トランジスタＡＭＰに対して設けられる分離領域８０（分離領域８０ａ）を図示している。また、画素Ｐａ２の増幅トランジスタＡＭＰに対して設けられる分離領域８０（分離領域８０ｂ）を図示している。
　分離領域８０ａと分離領域８０ｂとは、一体的に構成され、例えば、共通する部分７１を有する。分離領域８０ｂは、分離領域８０ａの一部である部分７１を有し、画素Ｐａ２の増幅トランジスタＡＭＰを囲むように設けられる。分離領域８０ａは、分離領域８０ｂの一部でもある部分７１を有し、画素Ｐａ１の増幅トランジスタＡＭＰを囲むように設けられる。
　撮像装置１では、例えば、画素部１００（図２等参照）においてＸ軸方向（又はＹ軸方向）に隣り合う２つの画素Ｐ（図１４では画素Ｐａ１，Ｐａ２）が、部分７１を共有する構成を有する。一例として、増幅トランジスタＡＭＰのゲート幅方向に隣り合う画素Ｐａ１と画素Ｐａ２とが、部分７１を共有する構成を有する。
　分離領域８０ａと分離領域８０ｂとは、連続して形成され、一体に設けられ得る。図１４に示す例では、分離領域８０ａ及び分離領域８０ｂは、画素Ｐａ１と画素Ｐａ２との境界において連続するように設けられる。分離領域８０（図１４では、分離領域８０ａ，８０ｂ）は、例えば、ＤＴＩ(Deep Trench Isolation)構造を有する。なお、分離領域８０ａと分離領域８０ｂとを併せて、分離領域ということもできる。
　分離領域８０は、図１５に示す例のように、第２基板１０２の面１２Ｓ１から、第２基板１０２の面１２Ｓ１と面１２Ｓ２との間まで設けられる。分離領域８０（即ちトレンチ）は、第２基板１０２において、増幅トランジスタＡＭＰの半導体領域３２及び半導体領域３３と、半導体領域３５を囲むように配置されている。
　また、撮像装置１は、第２基板１０２に設けられる半導体領域３６を有し得る。半導体領域３６は、ウェル２５とは異なる導電型の半導体領域であり、第２基板１０２の面１２Ｓ２側に形成される。半導体領域３６は、不純物を用いて形成される領域、例えばｎ型の半導体領域である。
　半導体領域３６は、一例として、ウェル２５の不純物濃度よりも高い不純物濃度を有し、ｎ＋型の半導体領域である。半導体領域３６は、例えば、図１５に示す例のように、分離領域８０に接して配置され、第２基板１０２内においてウェル２５及びウェル２６の下方に位置する。ウェル２５及びウェル２６は、分離領域８０及び半導体領域３６によって、互いに電気的に分離される。
　分離領域８０のトレンチ内には、一例として、シリコン酸化膜（ＳｉＯ２）が設けられる。分離領域８０のトレンチには、他の絶縁膜、例えばシリコン窒化膜、シリコン酸窒化膜、酸化アルミニウム膜等が埋め込まれていてもよい。分離領域８０は、その他の絶縁材料を用いて形成されてもよい。分離領域８０のトレンチには、ポリシリコン、金属材料等が埋め込まれていてもよい。
　分離領域８０は、ポリシリコン（Ｐｏｌｙ－Ｓｉ）、又は、窒化シリコン（ＳｉＮ）を用いて構成されてもよい。分離領域８０は、分離領域８０のトレンチ内に、ポリシリコン膜、又はシリコン窒化膜を埋め込んで構成され得る。埋め込み材としてポリシリコン又は窒化シリコンを用いることで、分離領域８０にクラックが生じることを抑制することができる。
　分離領域８０は、図１６に示す例のように、部分８１ａと部分８１ｂを有していてもよい。例えば、分離領域８０の部分８１ａは、第２基板１０２の面１２Ｓ１側に設けられる。また、分離領域８０の部分８１ｂは、部分８１ａの下方から、半導体領域３６に達するように設けられる。
　分離領域８０は、図１７又は図１８に示す例のように、第２基板１０２の面１２Ｓ２に達するように設けられてもよい。分離領域８０は、第２基板１０２を貫通するように設けられる。図１８に示す例では、分離領域８０の部分８１ｂは、部分８１ａの底部（下端）から、第２基板１０２の面１２Ｓ２まで形成されている。
　増幅トランジスタＡＭＰのソース領域となる半導体領域３２は、例えば、図１５等に示す例のように、半導体領域３５と電気的に接続される。即ち、増幅トランジスタＡＭＰのソースと、増幅トランジスタＡＭＰのバックゲートとが電気的に接続される。増幅トランジスタＡＭＰをロスレスアンプとして構成し、画素信号にノイズが混入することを抑制することができる。
　図１９は、第３の実施の形態に係る撮像装置の平面構成の一例を説明するための図である。図１９は、撮像装置１の第２基板１０２における平面構成の一例を示している。また、図２０は、撮像装置の断面構成の一例を説明するための図である。本実施の形態に係る撮像装置１は、例えば、２つ又は３つ以上の半導体層が積層された構造を有し得る。
　読み出し回路２０の選択トランジスタＳＥＬ、リセットトランジスタＲＳＴは、例えば、図１９又は図２０に示す例のように、第２基板１０２において、増幅トランジスタＡＭＰの周りの領域に設けられる。選択トランジスタＳＥＬのソース領域及びドレイン領域と、リセットトランジスタＲＳＴのソース領域及びドレイン領域とは、それぞれウェル２６に形成される。
　本実施の形態に係る撮像装置１は、上述のように、複数の画素Ｐが分離領域８０の少なくとも一部を共有する構成を有する。このため、画素Ｐにおいて増幅トランジスタＡＭＰを配置する領域を広く（大きく）することができる。図１９に示す例のように、増幅トランジスタＡＭＰのゲート幅を大きくすることができ、画素の信号に混入するランダムノイズを低減することが可能となる。
　本実施の形態では、増幅トランジスタＡＭＰをロスレスアンプとして構成し、増幅トランジスタＡＭＰのゲート幅を大きくすることができる。このため、画素信号へのノイズの混入を効果的に抑制し、画素信号の品質低下を抑制することができる。画像の画質低下を抑制することが可能となる。
［作用・効果］
　本実施の形態に係る光検出装置は、光を光電変換する複数の光電変換素子（光電変換部１２）を有する第１基板（第１基板１０１）と、第１基板と積層され、光電変換素子で変換された電荷に基づく第１信号を生成可能な複数の増幅トランジスタを有する第２基板（第２基板１０２）と、光電変換素子と増幅トランジスタとをそれぞれ含む第１画素及び第２画素（例えば画素Ｐａ１，Ｐａ２）と、第２基板において第１画素の増幅トランジスタを囲むように設けられる第１分離領域（分離領域８０ａ）と、第１分離領域の少なくとも一部を有し、第２基板において第２画素の増幅トランジスタを囲むように設けられる第２分離領域（分離領域８０ｂ）とを備える。
　本実施の形態に係る光検出装置（撮像装置１）では、分離領域８０ｂは、分離領域８０ａの部分７１を有し、画素Ｐａ２の増幅トランジスタＡＭＰを囲むように設けられる。増幅トランジスタＡＭＰのゲート幅を大きくすることができ、増幅トランジスタＡＭＰの特性を向上させることが可能となる。信号品質の低下を抑制可能な光検出装置を実現することが可能となる。
　次に、本開示の変形例について説明する。以下では、上記実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
＜４．変形例＞
（４－１．変形例１）
　上述した実施の形態では、撮像装置１の構成例について説明したが、あくまでも一例であって、撮像装置１の構成は、上述した例に限られない。図２１は、本開示の変形例１に係る撮像装置の断面構成の一例を説明するための図である。また、図２２は、変形例１に係る撮像装置の平面構成の一例を説明するための図である。
　撮像装置１は、貫通電極５０の周囲に設けられる絶縁層７０（絶縁層７０ａ）と、ウェル間を電気的に分離する絶縁層７０（絶縁層７０ｂ）とを有していてもよい。例えば、図２１及び図２２に示す例のように、撮像装置１では、貫通電極５０用の絶縁層７０ａと、ウェル分離用の絶縁層７０ｂとが設けられる。絶縁層７０ａは、例えば、図２２に示す例のように、絶縁層７０ｂの外側に設けられ得る。
　絶縁層７０ｂは、例えば、図２１に示すように、第２基板１０２を貫通するように設けられてもよい。即ち、絶縁層７０は、第２基板１０２の面１２Ｓ２まで達するように形成されてもよい。また、図２３に示す例のように、絶縁層７０は、第２基板１０２の面１２Ｓ１と面１２Ｓ２との間まで形成されてもよい。図２３に示す例では、絶縁層７０は、第２基板１０２の面１２Ｓ１側から、第２基板１０２の面１２Ｓ１と面１２Ｓ２との間まで設けられる。本変形例の場合も、上記実施の形態の撮像装置と同様の効果を得ることができる。
（４－２．変形例２）
　図２４は、変形例２に係る撮像装置の断面構成の一例を説明するための図である。また、図２５は、変形例２に係る撮像装置の平面構成の一例を説明するための図である。貫通電極５０の周囲に設けられる絶縁層７０（図２４及び図２５では絶縁層７０ａ）は、第２基板１０２の一部を挟んで、貫通電極５０の周囲に設けられてもよい。
　図２４及び図２５に示す例では、貫通電極５０と絶縁層７０ａとは、第２基板１０２の一部を挟んで配置される。絶縁層７０ａは、第２基板１０２の一部を介して、貫通電極５０に接するように設けられ得る。本変形例に係る撮像装置１の場合も、絶縁層７０ａが設けられることで、貫通電極５０に付加される寄生容量を低減することができる。画素の信号の品質低下を抑制することが可能となる。
（４－３．変形例３）
　図２６は、変形例３に係る撮像装置の構成例を説明するための図である。撮像装置１を、貫通電極５０の周囲に設けられる絶縁層７０ａと、ウェル間に設けられる絶縁層７０ｂの一方のみを有する構成としてもよい。例えば、図２６に示す例のように、絶縁層７０ｂのみを配置し、絶縁層７０ａを配置しなくてもよい。また、例えば、絶縁層７０ａのみを配置し、絶縁層７０ｂを配置しないようにしてもよい。
（４－４．変形例４）
　上述した実施の形態では、分離領域８０を有する撮像装置１の構成例について説明したが、あくまでも一例であって、撮像装置１の構成は、上述した例に限られない。図２７は、変形例４に係る撮像装置の構成例を説明するための図である。撮像装置１は、図２７に示す例のように、水平方向（行方向）または垂直方向（列方向）に隣り合う２つの画素Ｐ毎に、画素Ｐ間で共有される部分を含む分離領域８０を有していてもよい。
　図２７に示す例では、隣り合う画素Ｐａ１及び画素Ｐａ２に対して設けられる分離領域８０ａ及び分離領域８０ｂが、画素Ｐａ１及び画素Ｐａ２間で共有する部分を有するように構成される。また、隣り合う画素Ｐａ３及び画素Ｐａ４に対して設けられる分離領域８０ｃ及び分離領域８０ｄが、画素Ｐａ３及び画素Ｐａ４間で共有する部分を有するように構成される。
　図２８及び図２９は、変形例４に係る撮像装置の別の構成例を説明するための図である。撮像装置１では、図２８に示す例のように、３つの画素Ｐ毎に、画素Ｐ間で共有する部分を含む分離領域８０を設けてもよい。図２８に示す例では、隣り合う画素Ｐａ１～画素Ｐａ３に対して設けられる分離領域８０ａ～分離領域８０ｃが、画素Ｐａ１～画素Ｐａ３間で共有する部分を有するように構成される。
　また、撮像装置１では、図２９に示す例のように、４つの画素Ｐ毎に、画素Ｐ間で共有する部分を含む分離領域８０を設けてもよい。図２９に示す例では、隣り合う画素Ｐａ１～画素Ｐａ４に対して設けられる分離領域８０ａ～分離領域８０ｄが、画素Ｐａ１～画素Ｐａ４間で共有する部分を有するように構成される。
　図３０は、変形例４に係る撮像装置の別の構成例を説明するための図である。図３０に模式的に示す例のように、水平方向（又は垂直方向）に並ぶ複数の画素Ｐにより構成される画素行（又は画素列）毎に、複数の画素Ｐ間で共有する部分を含む分離領域８０を設けてもよい。
（４－５．変形例５）
　撮像装置１の分離領域８０の形状は、図示した例に限られず、適宜変更可能である。分離領域８０の平面視における形状は、四角形状であってもよく、円形状または楕円形状であってもよい。分離領域８０の形状は、多角形（例えば六角形、八角形等）、又はその他の形状であってもよい。
　図３１は、変形例５に係る撮像装置の構成例を説明するための図である。分離領域８０は、図３１に示す例のように、平面視において、５つ以上の直線を含む形状を有していてもよい。分離領域８０は、例えば、五角形以上の多角形状を有し得る。図３１に示す例のように分離領域８０を構成することにより、分離領域８０の角部分の線幅が広くなって残渣が残りやすくなってしまうことを防ぐことが可能となる。
（４－６．変形例６）
　撮像装置１は、複数の画素Ｐをそれぞれ含む複数の画素ユニット（画素ブロック）が、分離領域８０の少なくとも一部を共有する構成を有していてもよい。例えば、４つの画素Ｐを含む画素ユニットが１つの読み出し回路２０を有し、複数の画素ユニット間で共有する部分を含む分離領域８０が設けられてもよい。
　図３２は、変形例６に係る撮像装置の構成例を説明するための図である。図３２では、隣り合う画素Ｐａ１～画素Ｐａ４を含む画素ユニットＰＵａと、隣り合う画素Ｐｂ１～画素Ｐｂ４を含む画素ユニットＰＵｂとを図示している。図３２に示す例では、分離領域８０ａは、画素ユニットＰＵａの読み出し回路２０（即ち、画素Ｐａ１～画素Ｐａ４により共有される読み出し回路２０）の増幅トランジスタＡＭＰを囲むように設けられる。
　分離領域８０ｂは、画素ユニットＰＵｂの読み出し回路２０（即ち、画素Ｐｂ１～画素Ｐｂ４により共有される読み出し回路２０）の増幅トランジスタＡＭＰを囲むように設けられる。分離領域８０ａ及び分離領域８０ｂは、画素ユニットＰＵａ及び画素ユニットＰＵｂ間で共有する部分を有するように構成され得る。本変形例の場合も、上記実施の形態の撮像装置と同様の効果を得ることができる。
（４－７．変形例７）
　図３３は、変形例７に係る撮像装置の構成例を説明するための図である。図３３に示す例のように、ウェル２５は、凹部（又は凸部）を含む形状を有するように形成されてもよい。撮像装置１では、増幅トランジスタＡＭＰのゲート長方向に隣り合う複数の画素Ｐ（又は複数の画素ユニット）間で共有する部分を含む分離領域８０が設けられてもよい。図３３に示す例のように撮像装置１を構成することにより、画素Ｐ（又は画素ユニット）における面積効率を向上させることが可能となる。
（４－８．変形例８）
　図３４は、変形例８に係る撮像装置の構成例を説明するための図である。分離領域８０は、複数の増幅トランジスタＡＭＰ（図３４では、２つの増幅トランジスタＡＭＰ）を囲むように設けられてもよい。例えば、読み出し回路２０が互いに電気的に並列に接続された２つの増幅トランジスタＡＭＰを有する場合、分離領域８０は、読み出し回路２０の２つの増幅トランジスタＡＭＰを囲むように配置されてもよい。
（４－９．変形例９）
　図３５～３７は、変形例９に係る撮像装置の構成例を説明するための図である。撮像装置１では、貫通電極５０をウェル２５に設けてもよい。図３５等に示す例では、貫通電極５０は、分離領域８０により囲まれたウェル２５の領域内に設けられる。本変形例の場合、変換効率を向上させることが可能となる。
　図３６に示す例のように、貫通電極５０の周囲に設けられる絶縁膜、即ち絶縁層７０の幅Ｗ１は、例えば、分離領域８０の幅Ｗ２と略同一であってもよい。撮像装置１は、例えば、絶縁層７０（即ち絶縁膜）の幅Ｗ１が分離領域８０の幅Ｗ２と等しくなるように構成され得る。なお、図３７に示す例のように、絶縁層７０の幅Ｗ１は、分離領域８０の幅Ｗ２の２倍以上としてもよい。
　絶縁層７０は、分離領域８０を構成する材料の誘電率よりも低い誘電率を有するように構成されてもよい。絶縁層７０は、例えば、分離領域８０のトレンチ内に埋め込まれる材料の誘電率よりも低い誘電率を有する材料を用いて構成され得る。
　図３８は、変形例９に係る撮像装置の別の構成例を説明するための図である。図３８に示す例のように、撮像装置１は、絶縁層７０及び分離領域８０間で共有する部分を有するように構成されてもよい。絶縁層７０は、分離領域８０と同じ材料（例えばシリコン酸化膜）を用いて構成されてよい。図３８に示す例のように撮像装置１を構成することにより、画素Ｐ（又は画素ユニット）における面積効率を向上させることが可能となる。
（４－１０．変形例１０）
　図３９及び図４０は、変形例１０に係る撮像装置の構成例を説明するための図である。図３９又は図４０に示す例のように、貫通電極５０を、ウェル２５の外側の領域、例えばウェル２６に設けるようにしてもよい。これにより、例えば図３５の場合と比較して、画素信号に混入するノイズを低減させることが可能となる。
（４－１１．変形例１１）
　図４１は、変形例１１に係る撮像装置の構成例を説明するための図である。ウェル２５は、平面視において、凸状の構造部分を有していてもよい。図４１に示す例のように、ウェル２５の中央の領域が、凸構造（凸部）を有するように構成されてもよい。
　図４２は、変形例１１に係る撮像装置の別の構成例を説明するための図である。ウェルコンタクト領域としての半導体領域３５の形状および配置は、適宜変更可能である。例えば、図４２に示す例のように、半導体領域３５は、増幅トランジスタＡＭＰに対して、増幅トランジスタＡＭＰのゲート幅方向に隣り合うように配置されてもよい。
＜５．適用例＞
　上記撮像装置１等は、例えば、デジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話等、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図４３は、電子機器１０００の概略構成を表したものである。
　電子機器１０００は、例えば、レンズ群１００１と、撮像装置１と、ＤＳＰ（Digital Signal Processor）回路１００２と、フレームメモリ１００３と、表示部１００４と、記録部１００５と、操作部１００６と、電源部１００７とを有し、バスライン１００８を介して相互に接続されている。
　レンズ群１００１は、被写体からの入射光（像光）を取り込んで撮像装置１の撮像面上に結像するものである。撮像装置１は、レンズ群１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ回路１００２に供給する。
　ＤＳＰ回路１００２は、撮像装置１から供給される信号を処理する信号処理回路である。ＤＳＰ回路１００２は、撮像装置１からの信号を処理して得られる画像データを出力する。フレームメモリ１００３は、ＤＳＰ回路１００２により処理された画像データをフレーム単位で一時的に保持するものである。
　表示部１００４は、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネル等のパネル型表示装置からなり、撮像装置１で撮像された動画または静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
　操作部１００６は、ユーザによる操作に従い、電子機器１０００が所有する各種の機能についての操作信号を出力する。電源部１００７は、ＤＳＰ回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５および操作部１００６の動作電源となる各種の電源を、これら供給対象に対して適宜供給するものである。
＜６．応用例＞
（移動体への応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図４４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図４４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図４４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図４５は、撮像部１２０３１の設置位置の例を示す図である。
　図４５では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図４５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、例えば、撮像装置１等は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、高精細な撮影画像を得ることが可能となる。移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことが可能となる。
（内視鏡手術システムへの応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図４６は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図４６では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ　Ｂａｎｄ　Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図４７は、図４６に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、内視鏡１１１００のカメラヘッド１１１０２に設けられた撮像部１１４０２に好適に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、高精細な内視鏡１１１００を提供することが可能となる。
　以上、実施の形態、変形例および適用例ならびに応用例を挙げて本開示を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば、上述した変形例は、上記実施の形態の変形例として説明したが、各変形例の構成を適宜組み合わせることができる。例えば本開示は、裏面照射型イメージセンサに限定されるものではなく、表面照射型イメージセンサにも適用可能である。
　上記実施の形態等では、撮像装置を例示して説明するようにしたが、本開示の光検出装置は、例えば、入射する光を受光し、光を電荷に変換するものであればよい。出力される信号は、画像情報の信号でもよいし、測距情報の信号でもよい。光検出装置（撮像装置）は、イメージセンサ、測距センサ等に適用され得る。
　本開示に係る光検出装置は、ＴＯＦ（Time Of Flight）方式の距離計測が可能な測距センサとしても適用され得る。光検出装置（撮像装置）は、イベントを検出可能なセンサ、例えば、イベント駆動型のセンサ（ＥＶＳ（Event Vision Sensor）、ＥＤＳ（Event Driven Sensor）、ＤＶＳ（Dynamic Vision Sensor）等と呼ばれる）としても適用され得る。
　本開示の一実施形態の光検出装置は、複数の光電変換素子を有する第１基板と、第１基板と積層され、光電変換素子で変換された電荷に基づく第１信号を出力可能な複数の読み出し回路を有する第２基板と、第２基板において読み出し回路毎または複数の読み出し回路毎に設けられ、第１信号を伝送可能な貫通電極と、貫通電極の周囲において第２基板を貫通するように設けられる第１絶縁層とを備える。このため、信号品質の低下を抑制可能な光検出装置を実現することが可能となる。
　本開示の一実施形態の光検出装置は、複数の光電変換素子を有する第１基板と、光電変換素子で変換された電荷に基づく第１信号を生成可能な増幅トランジスタをそれぞれ含む複数の読み出し回路を有し、第１基板と積層される第２基板と、第２基板において読み出し回路毎または複数の読み出し回路毎に設けられ、第１信号を伝送可能な貫通電極と、第２基板において増幅トランジスタを囲むように設けられる絶縁層とを備える。このため、信号品質の低下を抑制可能な光検出装置を実現することが可能となる。
　なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。また、本開示は以下のような構成をとることも可能である。
（１）
　光を光電変換する複数の光電変換素子を有する第１基板と、
　前記第１基板と積層され、前記光電変換素子で変換された電荷に基づく第１信号を出力可能な複数の読み出し回路を有する第２基板と、
　前記第２基板において前記読み出し回路毎または複数の前記読み出し回路毎に設けられ、前記第１信号を伝送可能な貫通電極と、
　前記貫通電極の周囲において前記第２基板を貫通するように設けられる第１絶縁層と
　を備える光検出装置。
（２）
　前記第１基板と前記第２基板とは、前記第１基板の素子が形成される第１面と前記第２基板の素子が形成される第２面とが対向するように積層されている
　前記（１）に記載の光検出装置。
（３）
　前記第２基板の前記第２面とは反対の第３面側に設けられる配線層をさらに備え、
　前記配線層は、前記第２基板を貫通する前記貫通電極と電気的に接続される配線を含む
　前記（２）に記載の光検出装置。
（４）
　信号処理を行うことが可能な信号処理部を有する第３基板をさらに備える
　前記（２）または（３）に記載の光検出装置。
（５）
　前記第２基板と前記第３基板とは、前記第２基板の前記第２面とは反対の第３面と、前記第３基板の素子が形成される第４面とが対向するように積層されている
　前記（４）に記載の光検出装置。
（６）
　前記第２基板と前記第３基板とは、前記貫通電極に接続される電極間の接合により積層されている
　前記（４）または（５）に記載の光検出装置。
（７）
　前記読み出し回路は、前記第１信号を出力可能な選択トランジスタを有し、
　前記貫通電極は、前記選択トランジスタと電気的に接続されている
　前記（１）から（６）のいずれか１つに記載の光検出装置。
（８）
　前記第１絶縁層は、前記選択トランジスタと前記貫通電極との間に設けられている
　前記（７）に記載の光検出装置。
（９）
　前記読み出し回路は、前記第１信号を生成可能な増幅トランジスタを有し、
　前記第１絶縁層は、前記第２基板において前記増幅トランジスタを囲むように設けられている
　前記（１）から（８）のいずれか１つに記載の光検出装置。
（１０）
　前記増幅トランジスタのバックゲートは、前記増幅トランジスタのソースと電気的に接続されている
　前記（９）に記載の光検出装置。
（１１）
　前記第２基板に設けられる第１導電型の第１ウェルと、
　前記第１ウェルに設けられる前記第１導電型の第１半導体領域と
　をさらに備え、
　前記増幅トランジスタは、前記第１ウェルに設けられる第２導電型のソース領域を有し、
　前記第１半導体領域は、前記ソース領域と電気的に接続されている
　前記（９）または（１０）に記載の光検出装置。
（１２）
　前記第１絶縁層は、前記第２基板において前記第１ウェルを囲むように設けられている
　前記（１１）に記載の光検出装置。
（１３）
　前記第２基板に設けられる第１導電型の第２ウェルをさらに備え、
　前記読み出し回路は、前記第１信号を出力可能な選択トランジスタを有し、
　前記選択トランジスタのソース領域及びドレイン領域は、前記第２ウェルに設けられている
　前記（１１）または（１２）に記載の光検出装置。
（１４）
　前記第１絶縁層とは異なる第２絶縁層をさらに備え、
　前記読み出し回路は、前記第１信号を生成可能な増幅トランジスタを有し、
　前記第２絶縁層は、前記第２基板において前記増幅トランジスタを囲むように設けられている
　前記（１）から（１３）のいずれか１つに記載の光検出装置。
（１５）
　前記第１絶縁層は、前記第２絶縁層の外側に設けられている
　前記（１４）に記載の光検出装置。
（１６）
　前記第２絶縁層は、前記増幅トランジスタの周囲において前記第２基板を貫通するように設けられている
　前記（１４）または（１５）に記載の光検出装置。
（１７）
　光を光電変換する複数の光電変換素子を有する第１基板と、
　前記光電変換素子で変換された電荷に基づく第１信号を生成可能な増幅トランジスタをそれぞれ含む複数の読み出し回路を有し、前記第１基板と積層される第２基板と、
　前記第２基板において前記読み出し回路毎または複数の前記読み出し回路毎に設けられ、前記第１信号を伝送可能な貫通電極と、
　前記第２基板において前記増幅トランジスタを囲むように設けられる絶縁層と
　を備える光検出装置。
（１８）
　前記第２基板に設けられる第１導電型の第１ウェルと、
　前記第１ウェルに設けられる前記第１導電型の第１半導体領域と
　をさらに備え、
　前記増幅トランジスタは、前記第１ウェルに設けられる第２導電型のソース領域を有し、
　前記第１半導体領域は、前記ソース領域と電気的に接続されている
　前記（１７）に記載の光検出装置。
（１９）
　光を光電変換する複数の光電変換素子を有する第１基板と、
　前記第１基板と積層され、前記光電変換素子で変換された電荷に基づく第１信号を生成可能な複数の増幅トランジスタを有する第２基板と、
　前記光電変換素子と前記増幅トランジスタとをそれぞれ含む第１画素及び第２画素と、
　前記第２基板において前記第１画素の前記増幅トランジスタを囲むように設けられる第１分離領域と、
　前記第１分離領域の少なくとも一部を有し、前記第２基板において前記第２画素の前記増幅トランジスタを囲むように設けられる第２分離領域と
　を備える光検出装置。
（２０）
　前記第１分離領域及び前記第２分離領域は、前記第２基板において前記増幅トランジスタを囲むように設けられるトレンチを有する
　前記（１９）に記載の光検出装置。
（２１）
　前記第１分離領域と前記第２分離領域とは、一体に設けられている
　前記（１９）または（２０）に記載の光検出装置。
（２２）
　前記第１分離領域と前記第２分離領域とは、前記第１画素と前記第２画素との境界において連続するように設けられている
　前記（１９）から（２１）のいずれか１つに記載の光検出装置。
（２３）
　前記第２基板において前記第１分離領域に囲まれた第１導電型の第１ウェルと、
　前記第１ウェルに設けられる前記第１導電型の第１半導体領域と
　をさらに備え、
　前記増幅トランジスタは、前記第１ウェルに設けられる第２導電型のソース領域を有し、
　前記第１半導体領域は、前記ソース領域と電気的に接続されている
　前記（１９）から（２２）のいずれか１つに記載の光検出装置。
（２４）
　前記増幅トランジスタと前記第１信号を出力可能な選択トランジスタとを含み、前記第２基板に設けられる読み出し回路を備え、
　前記選択トランジスタは、前記増幅トランジスタを囲むように設けられた前記第１分離領域の外側に設けられている
　前記（１９）から（２３）のいずれか１つに記載の光検出装置。
（２５）
　前記第１分離領域及び前記第２分離領域は、それぞれ、酸化シリコンを用いて構成され、四角形状を有する
　前記（１９）から（２４）のいずれか１つに記載の光検出装置。
（２６）
　前記第１分離領域及び前記第２分離領域は、それぞれ、ポリシリコンまたは窒化シリコンを用いて構成されている
　前記（１９）から（２５）のいずれか１つに記載の光検出装置。
（２７）
　前記第１分離領域及び前記第２分離領域は、それぞれ、５つ以上の直線を含む形状、円形状、または楕円形状を有する
　前記（１９）から（２６）のいずれか１つに記載の光検出装置。
（２８）
　信号処理を行うことが可能な信号処理部を有する第３基板をさらに備える
　前記（１９）から（２７）のいずれか１つに記載の光検出装置。
（２９）
　光学系と、
　前記光学系を透過した光を受光する光検出装置と
　を備え、
　前記光検出装置は、
　光を光電変換する複数の光電変換素子を有する第１基板と、
　前記第１基板と積層され、前記光電変換素子で変換された電荷に基づく第１信号を出力可能な複数の読み出し回路を有する第２基板と、
　前記第２基板において前記読み出し回路毎または複数の前記読み出し回路毎に設けられ、前記第１信号を伝送可能な貫通電極と、
　前記貫通電極の周囲において前記第２基板を貫通するように設けられる第１絶縁層と
　を有する
　電子機器。
（３０）
　光学系と、
　前記光学系を透過した光を受光する光検出装置と
　を備え、
　前記光検出装置は、
　光を光電変換する複数の光電変換素子を有する第１基板と、
　前記光電変換素子で変換された電荷に基づく第１信号を生成可能な増幅トランジスタをそれぞれ含む複数の読み出し回路を有し、前記第１基板と積層される第２基板と、
　前記第２基板において前記読み出し回路毎または複数の前記読み出し回路毎に設けられ、前記第１信号を伝送可能な貫通電極と、
　前記第２基板において前記増幅トランジスタを囲むように設けられる絶縁層と
　を有する
　電子機器。
（３１）
　光学系と、
　前記光学系を透過した光を受光する光検出装置と
　を備え、
　前記光検出装置は、
　光を光電変換する複数の光電変換素子を有する第１基板と、
　前記第１基板と積層され、前記光電変換素子で変換された電荷に基づく第１信号を生成可能な複数の増幅トランジスタを有する第２基板と、
　前記光電変換素子と前記増幅トランジスタとをそれぞれ含む第１画素及び第２画素と、
　前記第２基板において前記第１画素の前記増幅トランジスタを囲むように設けられる第１分離領域と、
　前記第１分離領域の少なくとも一部を有し、前記第２基板において前記第２画素の前記増幅トランジスタを囲むように設けられる第２分離領域と
　を有する
　電子機器。
　本出願は、日本国特許庁において２０２３年６月９日に出願された日本特許出願番号２０２３－０９５８０３号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (30)

  1. 　光を光電変換する複数の光電変換素子を有する第１基板と、
    　前記第１基板と積層され、前記光電変換素子で変換された電荷に基づく第１信号を出力可能な複数の読み出し回路を有する第２基板と、
    　前記第２基板において前記読み出し回路毎または複数の前記読み出し回路毎に設けられ、前記第１信号を伝送可能な貫通電極と、
    　前記貫通電極の周囲において前記第２基板を貫通するように設けられる第１絶縁層と
    　を備える光検出装置。
  2. 　前記第１基板と前記第２基板とは、前記第１基板の素子が形成される第１面と前記第２基板の素子が形成される第２面とが対向するように積層されている
    　請求項１に記載の光検出装置。
  3. 　前記第２基板の前記第２面とは反対の第３面側に設けられる配線層をさらに備え、
    　前記配線層は、前記第２基板を貫通する前記貫通電極と電気的に接続される配線を含む
    　請求項２に記載の光検出装置。
  4. 　信号処理を行うことが可能な信号処理部を有する第３基板をさらに備える
    　請求項２に記載の光検出装置。
  5. 　前記第２基板と前記第３基板とは、前記第２基板の前記第２面とは反対の第３面と、前記第３基板の素子が形成される第４面とが対向するように積層されている
    　請求項４に記載の光検出装置。
  6. 　前記第２基板と前記第３基板とは、前記貫通電極に接続される電極間の接合により積層されている
    　請求項４に記載の光検出装置。
  7. 　前記読み出し回路は、前記第１信号を出力可能な選択トランジスタを有し、
    　前記貫通電極は、前記選択トランジスタと電気的に接続されている
    　請求項１に記載の光検出装置。
  8. 　前記第１絶縁層は、前記選択トランジスタと前記貫通電極との間に設けられている
    　請求項７に記載の光検出装置。
  9. 　前記読み出し回路は、前記第１信号を生成可能な増幅トランジスタを有し、
    　前記第１絶縁層は、前記第２基板において前記増幅トランジスタを囲むように設けられている
    　請求項１に記載の光検出装置。
  10. 　前記増幅トランジスタのバックゲートは、前記増幅トランジスタのソースと電気的に接続されている
    　請求項９に記載の光検出装置。
  11. 　前記第２基板に設けられる第１導電型の第１ウェルと、
    　前記第１ウェルに設けられる前記第１導電型の第１半導体領域と
    　をさらに備え、
    　前記増幅トランジスタは、前記第１ウェルに設けられる第２導電型のソース領域を有し、
    　前記第１半導体領域は、前記ソース領域と電気的に接続されている
    　請求項９に記載の光検出装置。
  12. 　前記第１絶縁層は、前記第２基板において前記第１ウェルを囲むように設けられている
    　請求項１１に記載の光検出装置。
  13. 　前記第２基板に設けられる第１導電型の第２ウェルをさらに備え、
    　前記読み出し回路は、前記第１信号を出力可能な選択トランジスタを有し、
    　前記選択トランジスタのソース領域及びドレイン領域は、前記第２ウェルに設けられている
    　請求項１１に記載の光検出装置。
  14. 　前記第１絶縁層とは異なる第２絶縁層をさらに備え、
    　前記読み出し回路は、前記第１信号を生成可能な増幅トランジスタを有し、
    　前記第２絶縁層は、前記第２基板において前記増幅トランジスタを囲むように設けられている
    　請求項１に記載の光検出装置。
  15. 　前記第１絶縁層は、前記第２絶縁層の外側に設けられている
    　請求項１４に記載の光検出装置。
  16. 　前記第２絶縁層は、前記増幅トランジスタの周囲において前記第２基板を貫通するように設けられている
    　請求項１４に記載の光検出装置。
  17. 　光を光電変換する複数の光電変換素子を有する第１基板と、
    　前記光電変換素子で変換された電荷に基づく第１信号を生成可能な増幅トランジスタをそれぞれ含む複数の読み出し回路を有し、前記第１基板と積層される第２基板と、
    　前記第２基板において前記読み出し回路毎または複数の前記読み出し回路毎に設けられ、前記第１信号を伝送可能な貫通電極と、
    　前記第２基板において前記増幅トランジスタを囲むように設けられる絶縁層と
    　を備える光検出装置。
  18. 　前記第２基板に設けられる第１導電型の第１ウェルと、
    　前記第１ウェルに設けられる前記第１導電型の第１半導体領域と
    　をさらに備え、
    　前記増幅トランジスタは、前記第１ウェルに設けられる第２導電型のソース領域を有し、
    　前記第１半導体領域は、前記ソース領域と電気的に接続されている
    　請求項１７に記載の光検出装置。
  19. 　光を光電変換する複数の光電変換素子を有する第１基板と、
    　前記第１基板と積層され、前記光電変換素子で変換された電荷に基づく第１信号を生成可能な複数の増幅トランジスタを有する第２基板と、
    　前記光電変換素子と前記増幅トランジスタとをそれぞれ含む第１画素及び第２画素と、
    　前記第２基板において前記第１画素の前記増幅トランジスタを囲むように設けられる第１分離領域と、
    　前記第１分離領域の少なくとも一部を有し、前記第２基板において前記第２画素の前記増幅トランジスタを囲むように設けられる第２分離領域と
    　を備える光検出装置。
  20. 　前記第１分離領域及び前記第２分離領域は、前記第２基板において前記増幅トランジスタを囲むように設けられるトレンチを有する
    　請求項１９に記載の光検出装置。
  21. 　前記第１分離領域と前記第２分離領域とは、一体に設けられている
    　請求項１９に記載の光検出装置。
  22. 　前記第１分離領域と前記第２分離領域とは、前記第１画素と前記第２画素との境界において連続するように設けられている
    　請求項１９に記載の光検出装置。
  23. 　前記第２基板において前記第１分離領域に囲まれた第１導電型の第１ウェルと、
    　前記第１ウェルに設けられる前記第１導電型の第１半導体領域と
    　をさらに備え、
    　前記増幅トランジスタは、前記第１ウェルに設けられる第２導電型のソース領域を有し、
    　前記第１半導体領域は、前記ソース領域と電気的に接続されている
    　請求項１９に記載の光検出装置。
  24. 　前記増幅トランジスタと前記第１信号を出力可能な選択トランジスタとを含み、前記第２基板に設けられる読み出し回路を備え、
    　前記選択トランジスタは、前記増幅トランジスタを囲むように設けられた前記第１分離領域の外側に設けられている
    　請求項１９に記載の光検出装置。
  25. 　前記第１分離領域及び前記第２分離領域は、それぞれ、酸化シリコンを用いて構成され、四角形状を有する
    　請求項１９に記載の光検出装置。
  26. 　前記第１分離領域及び前記第２分離領域は、それぞれ、ポリシリコンまたは窒化シリコンを用いて構成されている
    　請求項１９に記載の光検出装置。
  27. 　前記第１分離領域及び前記第２分離領域は、それぞれ、５つ以上の直線を含む形状、円形状、または楕円形状を有する
    　請求項１９に記載の光検出装置。
  28. 　信号処理を行うことが可能な信号処理部を有する第３基板をさらに備える
    　請求項１９に記載の光検出装置。
  29. 　光学系と、
    　前記光学系を透過した光を受光する光検出装置と
    　を備え、
    　前記光検出装置は、
    　光を光電変換する複数の光電変換素子を有する第１基板と、
    　前記第１基板と積層され、前記光電変換素子で変換された電荷に基づく第１信号を出力可能な複数の読み出し回路を有する第２基板と、
    　前記第２基板において前記読み出し回路毎または複数の前記読み出し回路毎に設けられ、前記第１信号を伝送可能な貫通電極と、
    　前記貫通電極の周囲において前記第２基板を貫通するように設けられる第１絶縁層と
    　を有する
    　電子機器。
  30. 　光学系と、
    　前記光学系を透過した光を受光する光検出装置と
    　を備え、
    　前記光検出装置は、
    　光を光電変換する複数の光電変換素子を有する第１基板と、
    　前記光電変換素子で変換された電荷に基づく第１信号を生成可能な増幅トランジスタをそれぞれ含む複数の読み出し回路を有し、前記第１基板と積層される第２基板と、
    　前記第２基板において前記読み出し回路毎または複数の前記読み出し回路毎に設けられ、前記第１信号を伝送可能な貫通電極と、
    　前記第２基板において前記増幅トランジスタを囲むように設けられる絶縁層と
    　を有する
    　電子機器。
PCT/JP2024/020300 2023-06-09 2024-06-04 光検出装置および電子機器 Ceased WO2024253074A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2025526109A JPWO2024253074A1 (ja) 2023-06-09 2024-06-04
CN202480032655.9A CN121286124A (zh) 2023-06-09 2024-06-04 光检测装置和电子设备
EP24819304.7A EP4726780A1 (en) 2023-06-09 2024-06-04 Light detection device and electronic equipment
KR1020257043757A KR20260022339A (ko) 2023-06-09 2024-06-04 광 검출 장치 및 전자 기기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023095803 2023-06-09
JP2023-095803 2023-06-09

Publications (1)

Publication Number Publication Date
WO2024253074A1 true WO2024253074A1 (ja) 2024-12-12

Family

ID=93796000

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/020300 Ceased WO2024253074A1 (ja) 2023-06-09 2024-06-04 光検出装置および電子機器

Country Status (6)

Country Link
EP (1) EP4726780A1 (ja)
JP (1) JPWO2024253074A1 (ja)
KR (1) KR20260022339A (ja)
CN (1) CN121286124A (ja)
TW (1) TW202520924A (ja)
WO (1) WO2024253074A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020045122A1 (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその駆動方法、並びに電子機器
WO2020170936A1 (ja) 2019-02-20 2020-08-27 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2020262629A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2020262584A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法
JP2021086919A (ja) * 2019-11-27 2021-06-03 キヤノン株式会社 光電変換装置、撮像システム、および移動体
US20210210534A1 (en) * 2020-01-07 2021-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical gate field effect transistor
WO2021256142A1 (ja) * 2020-06-16 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2023095803A (ja) 2021-12-24 2023-07-06 セメス カンパニー，リミテッド 基板処理装置及び基板処理方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020045122A1 (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその駆動方法、並びに電子機器
WO2020170936A1 (ja) 2019-02-20 2020-08-27 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2020262629A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2020262584A1 (ja) * 2019-06-26 2020-12-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法
JP2021086919A (ja) * 2019-11-27 2021-06-03 キヤノン株式会社 光電変換装置、撮像システム、および移動体
US20210210534A1 (en) * 2020-01-07 2021-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical gate field effect transistor
WO2021256142A1 (ja) * 2020-06-16 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2023095803A (ja) 2021-12-24 2023-07-06 セメス カンパニー，リミテッド 基板処理装置及び基板処理方法

Also Published As

Publication number Publication date
EP4726780A1 (en) 2026-04-15
JPWO2024253074A1 (ja) 2024-12-12
CN121286124A (zh) 2026-01-06
TW202520924A (zh) 2025-05-16
KR20260022339A (ko) 2026-02-19

Similar Documents

Publication Publication Date Title
JP7642528B2 (ja) 撮像素子および半導体素子
JP7676319B2 (ja) 撮像装置および電子機器
WO2023106308A1 (ja) 受光装置
KR20230138460A (ko) 광전 변환 소자 및 전자 기기
KR20240116912A (ko) 수광 장치
JP7589310B2 (ja) 光検出装置および電子機器
WO2024111457A1 (ja) 光検出装置、その製造方法、及び電子機器
WO2024111280A1 (ja) 光検出装置および電子機器
JP2024094103A (ja) 光検出装置および電子機器
WO2024253074A1 (ja) 光検出装置および電子機器
WO2024202748A1 (ja) 光検出装置および電子機器
WO2024202672A1 (ja) 光検出装置および電子機器
WO2025047397A1 (ja) 光検出装置および電子機器
WO2024202671A1 (ja) 光検出装置および電子機器
JP2025043667A (ja) 光検出装置および電子機器
KR20260060369A (ko) 광 검출 장치 및 전자 기기
JP2024110674A (ja) 光検出装置、光学素子、および電子機器
WO2024252897A1 (ja) 光検出装置および電子機器
WO2024225123A1 (ja) 撮像装置および電子機器
WO2024057814A1 (ja) 光検出装置および電子機器
JP2024094104A (ja) 光学素子、光検出装置、および電子機器
WO2025142160A1 (ja) 光検出装置および電子機器
WO2024101203A1 (ja) 光検出装置及び積層基板
WO2024095751A1 (ja) 光検出装置及び電子機器
JP2025023596A (ja) 光検出装置および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24819304

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2025526109

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2025526109

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 1020257043757

Country of ref document: KR

Free format text: ST27 STATUS EVENT CODE: A-0-1-A10-A15-NAP-PA0105 (AS PROVIDED BY THE NATIONAL OFFICE)

WWE Wipo information: entry into national phase

Ref document number: 2024819304

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2024819304

Country of ref document: EP

Effective date: 20260109

ENP Entry into the national phase

Ref document number: 2024819304

Country of ref document: EP

Effective date: 20260109

ENP Entry into the national phase

Ref document number: 2024819304

Country of ref document: EP

Effective date: 20260109

ENP Entry into the national phase

Ref document number: 2024819304

Country of ref document: EP

Effective date: 20260109

ENP Entry into the national phase

Ref document number: 2024819304

Country of ref document: EP

Effective date: 20260109

WWP Wipo information: published in national office

Ref document number: 2024819304

Country of ref document: EP