WO2024246718A1 - 半導体装置、及び、半導体装置の作製方法 - Google Patents

半導体装置、及び、半導体装置の作製方法 Download PDF

Info

Publication number
WO2024246718A1
WO2024246718A1 PCT/IB2024/055122 IB2024055122W WO2024246718A1 WO 2024246718 A1 WO2024246718 A1 WO 2024246718A1 IB 2024055122 W IB2024055122 W IB 2024055122W WO 2024246718 A1 WO2024246718 A1 WO 2024246718A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
insulating layer
conductive layer
insulating
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/IB2024/055122
Other languages
English (en)
French (fr)
Inventor
神長正美
井口貴弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2025524848A priority Critical patent/JPWO2024246718A1/ja
Priority to CN202480034194.9A priority patent/CN121195613A/zh
Priority to KR1020257039012A priority patent/KR20260018816A/ko
Publication of WO2024246718A1 publication Critical patent/WO2024246718A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6736—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes characterised by the shape of gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Definitions

  • One aspect of the present invention relates to a transistor, a semiconductor device, a display device, a display module, and an electronic device.
  • One aspect of the present invention relates to a method for manufacturing a transistor, a method for manufacturing a semiconductor device, and a method for manufacturing a display device.
  • one embodiment of the present invention is not limited to the above technical field.
  • Examples of technical fields of one embodiment of the present invention include semiconductor devices, display devices, light-emitting devices, power storage devices, memory devices, lighting devices, input devices (e.g., touch sensors), input/output devices (e.g., touch panels), electronic devices having them, driving methods thereof, or manufacturing methods thereof.
  • Semiconductor devices having transistors are widely used in display devices and electronic devices, and there is a demand for semiconductor devices to be highly integrated and operate at high speed. For example, when semiconductor devices are used in high-definition display devices, high integration is required. As one method of increasing the integration level of transistors, the development of fine-sized transistors is underway.
  • VR virtual reality
  • AR augmented reality
  • SR substitutional reality
  • MR mixed reality
  • Display devices for XR are desired to have high resolution and high color reproducibility in order to enhance the sense of reality and immersion.
  • Examples of display devices that can be applied to the display device include a liquid crystal display device, an organic EL (Electro Luminescence) element, or a light-emitting device equipped with a light-emitting element (also called a light-emitting device) such as a light-emitting diode (LED).
  • Patent Document 1 discloses a display device for VR that uses organic EL elements (also called organic EL devices).
  • One embodiment of the present invention has an object to provide a semiconductor device having a fine-sized transistor and a manufacturing method thereof.
  • one embodiment of the present invention has an object to provide a small-sized semiconductor device and a manufacturing method thereof.
  • one embodiment of the present invention has an object to provide a semiconductor device having a transistor with a large on-state current and a manufacturing method thereof.
  • one embodiment of the present invention has an object to provide a semiconductor device having a transistor with excellent saturation characteristics and a manufacturing method thereof.
  • one embodiment of the present invention has an object to provide a semiconductor device having a transistor with a long channel length and a manufacturing method thereof.
  • one embodiment of the present invention has an object to provide a semiconductor device having both a transistor with a long channel length and a transistor with a short channel length and a manufacturing method thereof.
  • one embodiment of the present invention has an object to provide a semiconductor device with favorable electrical characteristics and a manufacturing method thereof.
  • one embodiment of the present invention has an object to provide a highly reliable semiconductor device and a manufacturing method thereof.
  • one embodiment of the present invention has an object to provide a manufacturing method of a semiconductor device with high productivity.
  • Another object of one embodiment of the present invention is to provide a novel semiconductor device and a manufacturing method thereof.
  • One aspect of the present invention is a semiconductor device having a semiconductor layer, a first conductive layer, a second conductive layer, a third conductive layer, a first insulating layer, a second insulating layer, and a third insulating layer, the first insulating layer being provided on the first conductive layer and having a first opening reaching the first conductive layer, the second conductive layer being provided on the first insulating layer and having a second opening overlapping the first opening, the second insulating layer being in contact with a side surface of the first insulating layer in the first opening, the semiconductor layer being in contact with an upper surface of the first conductive layer in the first opening, a side surface of the second insulating layer in the first opening, and an upper surface of the second conductive layer, the third insulating layer being provided on the semiconductor layer, the third conductive layer being provided on the third insulating layer, and facing the semiconductor layer through the third insulating layer in the first opening.
  • the semiconductor layer contains a metal oxide.
  • the first insulating layer and the second insulating layer each contain one or more of silicon oxide, silicon oxynitride, aluminum oxide, hafnium oxide, yttrium oxide, zirconium oxide, gallium oxide, tantalum oxide, magnesium oxide, lanthanum oxide, cerium oxide, neodymium oxide, silicon nitride, silicon nitride oxide, and aluminum nitride.
  • the second insulating layer has a fourth insulating layer and a fifth insulating layer
  • the fourth insulating layer is provided in contact with the side surface of the first insulating layer in the first opening and has one or more of silicon nitride, silicon oxynitride, hafnium oxide, and aluminum oxide
  • the fifth insulating layer is provided on the fourth insulating layer so as to face the side surface of the first insulating layer in the first opening via the fourth insulating layer, and has one or more of silicon oxide and silicon oxynitride.
  • the first insulating layer contains one or more of silicon nitride, silicon oxynitride, hafnium oxide, and aluminum oxide.
  • the first insulating layer has a fourth insulating layer, a fifth insulating layer on the fourth insulating layer, and a sixth insulating layer on the fifth insulating layer, the fourth insulating layer and the sixth insulating layer have one or more of silicon nitride, silicon oxynitride, hafnium oxide, and aluminum oxide, and the fifth insulating layer has one or more of silicon oxide and silicon oxynitride.
  • one embodiment of the present invention has a semiconductor layer, a first conductive layer, a second conductive layer, a third conductive layer, a first insulating layer, a second insulating layer, a third insulating layer, and a film thickness adjustment layer, the first insulating layer being provided on the first conductive layer, the film thickness adjustment layer being provided on the first insulating layer, the first insulating layer and the film thickness adjustment layer having a first opening that reaches the first conductive layer, the second conductive layer being provided on the film thickness adjustment layer and having a second opening that overlaps with the first opening,
  • the second insulating layer contacts the side of the first insulating layer in the first opening and the side of the film thickness adjustment layer in the first opening, the semiconductor layer contacts the top surface of the first conductive layer in the first opening, the side of the second insulating layer in the first opening, and the top surface of the second conductive layer, the third insulating layer is provided on the semiconductor layer, and the third conductive layer is provided on the third insulating
  • the semiconductor layer contains a metal oxide.
  • the first insulating layer and the second insulating layer each contain one or more of silicon oxide, silicon oxynitride, aluminum oxide, hafnium oxide, yttrium oxide, zirconium oxide, gallium oxide, tantalum oxide, magnesium oxide, lanthanum oxide, cerium oxide, neodymium oxide, silicon nitride, silicon nitride oxide, and aluminum nitride.
  • the second insulating layer preferably has a fourth insulating layer and a fifth insulating layer
  • the fourth insulating layer is provided in contact with the side surface of the first insulating layer in the first opening and the side surface of the film thickness adjustment layer in the first opening, and has one or more of silicon nitride, silicon oxynitride, hafnium oxide, and aluminum oxide
  • the fifth insulating layer is provided on the fourth insulating layer so as to face the side surface of the first insulating layer in the first opening and the side surface of the film thickness adjustment layer in the first opening via the fourth insulating layer, and preferably has one or more of silicon oxide and silicon oxynitride.
  • the first insulating layer has a fourth insulating layer, a fifth insulating layer on the fourth insulating layer, and a sixth insulating layer on the fifth insulating layer, the fourth insulating layer and the sixth insulating layer have one or more of silicon nitride, silicon oxynitride, hafnium oxide, and aluminum oxide, and the fifth insulating layer has one or more of silicon oxide and silicon oxynitride.
  • a fourth insulating layer is provided on the film thickness adjustment layer, the fourth insulating layer is provided in contact with the upper surface of the film thickness adjustment layer and the side surface of the film thickness adjustment layer outside the first opening, and the fourth insulating layer comprises one or more of silicon nitride, silicon oxynitride, hafnium oxide, and aluminum oxide.
  • An embodiment of the present invention includes a first semiconductor layer, a second semiconductor layer, a first conductive layer, a second conductive layer, a third conductive layer, a fourth conductive layer, a fifth conductive layer, a sixth conductive layer, a first insulating layer, a second insulating layer, a third insulating layer, a fourth insulating layer, and a film thickness adjustment layer, the first insulating layer being provided on the first conductive layer and the second conductive layer, and the film thickness adjustment layer being provided on the first insulating layer so as to have an area overlapping with the second conductive layer.
  • the first insulating layer has a first opening reaching the first conductive layer in a region overlapping with the first conductive layer
  • the first insulating layer and the film thickness adjustment layer have a second opening reaching the second conductive layer in a region overlapping with the second conductive layer
  • the third conductive layer is provided on the first insulating layer and has a third opening overlapping with the first opening
  • the fourth conductive layer is provided on the film thickness adjustment layer and has a fourth opening overlapping with the second opening
  • the insulating layer contacts a side surface of the first insulating layer in the first opening
  • the third insulating layer contacts a side surface of the first insulating layer in the second opening and a side surface of the film thickness adjusting layer in the second opening
  • the first semiconductor layer contacts an upper surface of the first conductive layer in the first opening, a side surface of the second insulating layer in the first opening, and an upper surface of the third conductive layer
  • the second semiconductor layer contacts an upper surface of the second conductive layer in the second opening and a
  • the semiconductor device has a sixth conductive layer that contacts the side of the third insulating layer and the top surface of the fourth conductive layer in the first opening, the fourth insulating layer is provided on the first semiconductor layer and the second semiconductor layer, the fifth conductive layer is provided on the fourth insulating layer and faces the first semiconductor layer through the fourth insulating layer in the first opening, and the sixth conductive layer is provided on the fourth insulating layer and faces the second semiconductor layer through the fourth insulating layer in the second opening.
  • the first semiconductor layer and the second semiconductor layer contain a metal oxide.
  • An aspect of the present invention is to form a first conductive layer and a second conductive layer, form a first insulating film on the first conductive layer and the second conductive layer, form a first layer on the first insulating film so as to have an area overlapping with the second conductive layer, form a conductive film on the first layer and the first insulating film, remove a part of the first insulating film, a part of the first layer, and a part of the conductive film to expose the first conductive layer and the second conductive layer, form a first insulating layer and a third conductive layer each having a first opening in the area overlapping with the first conductive layer, and A first insulating layer, a second layer, and a third conductive layer, each having a second opening, are formed in a region overlapping with the conductive layer, and a second insulating film is formed in contact with an upper surface of the first conductive layer in the first opening, a side surface of the first insulating layer in the first opening, a side surface
  • a semiconductor device having a fine-sized transistor and a manufacturing method thereof can be provided.
  • a small-sized semiconductor device and a manufacturing method thereof can be provided.
  • a semiconductor device having a transistor with a large on-state current and a manufacturing method thereof can be provided.
  • a semiconductor device having a transistor with excellent saturation characteristics and a manufacturing method thereof can be provided.
  • a semiconductor device having a transistor with a long channel length and a manufacturing method thereof can be provided.
  • a semiconductor device having both a transistor with a long channel length and a transistor with a short channel length and a manufacturing method thereof can be provided.
  • a semiconductor device having good electrical characteristics and a manufacturing method thereof can be provided.
  • a semiconductor device with high reliability and a manufacturing method thereof can be provided.
  • a manufacturing method of a semiconductor device with high productivity can be provided.
  • a novel semiconductor device and a manufacturing method thereof can be provided.
  • FIG. 1A is a plan view of an example of a semiconductor device
  • FIG 1B is a cross-sectional view of the example of the semiconductor device.
  • FIG. 2 is a cross-sectional view showing an example of a semiconductor device.
  • 3A and 3B are cross-sectional views showing an example of a semiconductor device.
  • 4A and 4B are cross-sectional views showing an example of a semiconductor device.
  • 5A and 5B are cross-sectional views showing an example of a semiconductor device.
  • 6A to 6C are cross-sectional views showing an example of a semiconductor device.
  • 7A to 7C are cross-sectional views showing an example of a semiconductor device.
  • 8A to 8C are cross-sectional views showing an example of a method for manufacturing a semiconductor device.
  • FIG. 9A to 9C are cross-sectional views showing an example of a method for manufacturing a semiconductor device.
  • 10A to 10C are cross-sectional views showing an example of a method for manufacturing a semiconductor device.
  • FIG. 11 is a perspective view showing an example of a display device.
  • FIG. 12 is a cross-sectional view showing an example of a display device.
  • FIG. 13 is a cross-sectional view showing an example of a display device.
  • FIG. 14 is a cross-sectional view showing an example of a display device.
  • FIG. 15 is a cross-sectional view showing an example of a display device.
  • FIG. 16 is a cross-sectional view showing an example of a display device.
  • 17A and 17B are diagrams showing a configuration example of a display device.
  • FIG. 18 is a cross-sectional view showing a configuration example of a display device.
  • FIG. 19 is a cross-sectional view showing a configuration example of a display device.
  • FIG. 20 is a cross-sectional view showing a configuration example of a display device.
  • FIG. 21 is a block diagram of a display device.
  • 22A and 22B are circuit diagrams of a pixel circuit.
  • 23A to 23C are circuit diagrams of pixel circuits.
  • 24A to 24D are diagrams showing an example of an electronic device.
  • 25A to 25F are diagrams showing an example of an electronic device.
  • 26A to 26G are diagrams showing an example of an electronic device.
  • film and “layer” can be interchanged depending on the circumstances.
  • conductive layer can be changed to the term “conductive film.”
  • insulating film can be changed to the term “insulating layer.”
  • a transistor is a type of semiconductor element that can perform functions such as amplifying current or voltage, and switching operations that control conduction or non-conduction.
  • transistor includes IGFETs (Insulated Gate Field Effect Transistors) and thin film transistors (TFTs).
  • source and drain may be interchanged when transistors of different polarity are used, or when the direction of current changes during circuit operation. For this reason, in this specification, the terms “source” and “drain” may be used interchangeably. Note that the source and drain of a transistor may be appropriately referred to as the source terminal and drain terminal, or the source electrode and drain electrode, depending on the situation.
  • connection includes “electrical connection.”
  • a and B are electrically connected means that, among A and B connected without an insulator (A and B connected via a conductor or semiconductor, or A and B in contact), there is a time when an electrical signal is exchanged or a potential interaction occurs between A and B during circuit operation. In other words, even if there is a time when an electrical signal is not exchanged or a potential interaction does not occur between A and B during circuit operation, if there is a time when an electrical signal is exchanged or a potential interaction occurs between A and B, it can be said that "A and B are electrically connected.”
  • Electrical connection includes a connection that does not involve a circuit element (e.g., a transistor, but excluding wiring) (direct connection), and a connection that involves one or more circuit elements (indirect connection).
  • a circuit element e.g., a transistor, but excluding wiring
  • indirect connection includes a connection that involves one or more circuit elements
  • Examples of "A and B being electrically connected” include when A and B are connected without a circuit element, and when A and B are connected via the source and drain of one or more transistors. However, this is subject to the premise that there is a timing when an electrical signal is exchanged or potential interaction occurs between A and B.
  • a and B are connected via an insulator and therefore it cannot be said that "A and B are electrically connected" is when there is a dielectric of a capacitive element, a gate insulating film of a transistor, etc. between A and B.
  • Examples of cases where A and B are connected without an insulator, but there is no timing when an electrical signal is sent or received between A and B or when potential interaction occurs between A and B, and therefore it cannot be said that "A and B are electrically connected” include a case where a potential V is supplied to the path from A to B from a power source, signal source, etc. (however, this does not include a case where the potential V is supplied via a circuit element), or a case where A and C are connected via the source and drain of a transistor TrP and B and C are connected via the source and drain of a transistor TrQ, but there is no timing when both the transistor TrP and the transistor TrQ are on at the same time.
  • SBS Side By Side
  • the SBS structure allows the materials and configuration to be optimized for each light-emitting element, which increases the freedom to select materials and configurations and makes it easier to improve brightness and reliability.
  • an island-like light-emitting layer refers to a state in which the light-emitting layer is physically separated from the adjacent light-emitting layer.
  • a tapered shape refers to a shape in which at least a portion of the side of a structure is inclined with respect to the substrate surface or the surface to be formed.
  • it refers to a shape having an area in which the angle (also called the taper angle) between the inclined side and the substrate surface or the surface to be formed is less than 90 degrees.
  • the side of the structure, the substrate surface, and the surface to be formed do not necessarily need to be completely flat, and may be approximately planar with a slight curvature, or approximately planar with fine irregularities.
  • a step disconnection refers to a phenomenon in which a layer, film, or electrode is disconnected due to the shape of the surface on which it is formed (e.g., a step, etc.).
  • top surface shapes shape in plan view, also called contour shape
  • contour shape contour in plan view
  • the top surface shape of a certain component refers to the contour shape of the component when viewed from a plan view.
  • a plan view refers to a view from the normal direction of the surface on which the component is formed, or the surface of the support (e.g., substrate) on which the component is formed.
  • approximately the same height refers to a configuration in which the heights from a reference surface (for example, a flat surface such as the surface of a substrate) are approximately the same in a cross-sectional view.
  • a planarization process typically a chemical mechanical polishing (CMP) process
  • CMP chemical mechanical polishing
  • the heights may not strictly match depending on the film material, etc., but in this specification, the heights are also considered to be “approximately the same” in this case.
  • One aspect of the present invention is a semiconductor device having a transistor.
  • the transistor has a structure in which a source electrode and a drain electrode are provided overlapping each other at different heights with respect to a substrate surface, and a drain current flows in the height direction (vertical direction). Therefore, the transistor can be miniaturized more than a transistor having a structure in which a source electrode and a drain electrode are provided on the same plane.
  • the transistor having the above structure can achieve miniaturization and high integration of the semiconductor device.
  • the semiconductor device has a first insulating layer sandwiched between a source electrode and a drain electrode of a transistor.
  • the first insulating layer has a first opening that reaches one of the source electrode or drain electrode of the transistor, and the other of the source electrode or drain electrode of the transistor has a second opening in a region overlapping with the first opening.
  • a second insulating layer is provided in contact with a side surface of the first insulating layer in the first opening
  • a semiconductor layer of the transistor is provided in contact with a side surface of the second insulating layer in the first opening, an upper surface of one of the source electrode or drain electrode of the transistor in the first opening, a side surface of the other of the source electrode or drain electrode of the transistor in the second opening, and an upper surface of the other of the source electrode or drain electrode of the transistor. That is, at least a region of the semiconductor layer of the transistor that corresponds to a channel formation region (a region sandwiched between the source electrode and the drain electrode) is in contact with the second insulating layer.
  • the second insulating layer contains oxygen, and oxygen can be supplied to the semiconductor layer (particularly, the channel formation region) of the transistor by heat treatment or the like. Therefore, for example, when a metal oxide is used as the material of the semiconductor layer, oxygen vacancies in the metal oxide can be repaired by supplying oxygen from the second insulating layer. Therefore, the electrical characteristics and reliability of the transistor can be improved.
  • the semiconductor device may have, in addition to the first insulating layer, a layer (hereinafter also referred to as a film thickness adjustment layer) stacked on or below the first insulating layer between the source electrode and drain electrode of the transistor.
  • a layer hereinafter also referred to as a film thickness adjustment layer
  • the first insulating layer and the film thickness adjustment layer are located on one of the source electrode or drain electrode of the transistor and below the other of the source electrode or drain electrode of the transistor. Therefore, the channel length of the transistor can be controlled by adjusting the thickness of the first insulating layer and the film thickness adjustment layer.
  • the channel length of the transistor can be shortened to the limit resolution of the exposure device or less by forming the first insulating layer thin.
  • the channel length of the transistor can be made extremely long. Also, since the channel length direction of the transistor of one embodiment of the present invention corresponds to the vertical direction, the occupation area of the transistor in the substrate surface does not increase due to the channel length.
  • transistors with different channel lengths can be formed using some common steps. Therefore, by applying a transistor with a short channel length to a transistor that requires a large on-current and a transistor with a long channel length to a transistor that requires high saturation characteristics (when operating in the saturation region, the magnitude of the drain current hardly changes with an increase in the drain voltage), a high-performance semiconductor device that utilizes the characteristics of each transistor can be realized.
  • FIG 1A shows a plan view (also referred to as a top view) of a transistor 100 included in a semiconductor device of one embodiment of the present invention.
  • FIG 1B shows a cross-sectional view taken along dashed dotted line A1-A2 in FIG 1A
  • FIG 2 shows a cross-sectional view taken along dashed dotted line B1-B2 in FIG 1A.
  • some of the components of the transistor 100 are omitted in FIG 1A.
  • FIG 1A some of the components are omitted in the plan views of the transistor and the like in the subsequent drawings.
  • the transistor 100 is provided on a substrate 102.
  • the transistor 100 has a conductive layer 104, an insulating layer 106, a semiconductor layer 108, a conductive layer 112a, and a conductive layer 112b.
  • the conductive layer 104 functions as a gate electrode.
  • a part of the insulating layer 106 functions as a gate insulating layer.
  • the conductive layer 112a functions as one of a source electrode and a drain electrode, and the conductive layer 112b functions as the other of the source electrode and the drain electrode.
  • the semiconductor layer 108 the entire region that overlaps with the gate electrode via the gate insulating layer between the source electrode and the drain electrode functions as a channel formation region.
  • a region in contact with the source electrode functions as a source region
  • a region in contact with the drain electrode functions as a drain region.
  • a conductive layer 112a is provided on the substrate 102.
  • An insulating layer 110 (insulating layer 110a, insulating layer 110b, and insulating layer 110c) is provided on the conductive layer 112a and on the substrate 102.
  • a conductive layer 112b is provided on the insulating layer 110.
  • the insulating layer 110 has a region sandwiched between the conductive layer 112a and the conductive layer 112b.
  • the conductive layer 112a has a region that overlaps with the conductive layer 112b via the insulating layer 110.
  • the insulating layer 110 is shown to have a laminated structure of insulating layer 110a, insulating layer 110b on insulating layer 110a, and insulating layer 110c on insulating layer 110b.
  • the insulating layer 110 and the conductive layer 112b each have an opening.
  • the opening in the insulating layer 110 is shown as opening 142
  • the opening in the conductive layer 112b is shown as opening 143.
  • the conductive layer 112a is exposed in opening 142.
  • An insulating layer 110s is provided on the conductive layer 112a.
  • the insulating layer 110s is provided along the side walls of the opening 142 in the insulating layer 110 and the opening 143 in the conductive layer 112b (i.e., the side of the insulating layer 110 on the opening 142 side and the side of the conductive layer 112b on the opening 143 side).
  • the side walls of the opening 142 in the insulating layer 110 and the opening 143 in the conductive layer 112b form a continuous side surface, and the insulating layer 110s is formed along the continuous side surface.
  • the insulating layer 110s contacts the upper surface of the conductive layer 112a, the side surface of the insulating layer 110, and the side surface of the conductive layer 112b in the opening 142 and the opening 143.
  • the insulating layer 110s may be called a sidewall, a sidewall insulating layer, a sidewall protective layer, or the like.
  • the insulating layer 110s is preferably an insulating layer that releases oxygen. As a result, when the insulating layer 110 is made of a material containing oxygen, the oxygen contained in the insulating layer 110 can be supplied to the semiconductor layer 108 through the insulating layer 110s.
  • the insulating layer 110s is preferably an insulating layer that contains oxygen.
  • the oxygen contained in the insulating layer 110s can be supplied to the semiconductor layer 108.
  • oxygen vacancies in the semiconductor layer 108 can be repaired by supplying oxygen from the insulating layer 110s to the semiconductor layer 108, and a transistor having good electrical characteristics and reliability can be realized.
  • Opening 142 and opening 143 each have an area that overlaps with conductive layer 112a. Also, opening 142 and opening 143 have an area that overlaps with each other.
  • the transistor 100 has a recess (sometimes called a depression) whose bottom is the top surface of the conductive layer 112a and whose inner wall is the side surface (sidewall 141) of the insulating layer 110s.
  • the semiconductor layer 108 is provided along the inside of the recess.
  • the semiconductor layer 108 overlaps with the conductive layer 112a in a region that is inside the sidewall 141 of the insulating layer 110s in a planar view. In this region, the semiconductor layer 108 contacts the upper surface of the conductive layer 112a.
  • the semiconductor layer 108 also overlaps with the conductive layer 112b in a region that is outside the sidewall 141 of the insulating layer 110s in a plan view. In this region, the semiconductor layer 108 contacts the upper surface of the conductive layer 112b.
  • the transistor 100 can be said to be a bottom contact type transistor because the bottom surface of the semiconductor layer 108 (the surface facing the substrate 102) is in contact with the source electrode and the drain electrode.
  • the semiconductor layer 108 has a region that is provided along the upper surface of the conductive layer 112a, a region that is provided along the sidewall 141 of the insulating layer 110s, and a region that is provided along the upper surface of the conductive layer 112b.
  • the semiconductor layer 108 has a region that faces the side of the insulating layer 110 in the opening 142, with the insulating layer 110s sandwiched therebetween. In addition, in this region, the semiconductor layer 108 preferably contacts the sidewall 141 of the insulating layer 110s.
  • An insulating layer 106 is provided on the semiconductor layer 108.
  • the insulating layer 106 has a region that overlaps with the conductive layer 112a with the semiconductor layer 108 sandwiched therebetween, a region that faces the insulating layer 110 with the semiconductor layer 108 and the insulating layer 110s sandwiched therebetween, a region that faces the conductive layer 112b with the semiconductor layer 108 and the insulating layer 110s sandwiched therebetween, and a region that overlaps with the conductive layer 112b with the semiconductor layer 108 sandwiched therebetween.
  • the insulating layer 106 has a region facing the top surface of the conductive layer 112a with the semiconductor layer 108 sandwiched therebetween, a region facing the side surface of the insulating layer 110 with the semiconductor layer 108 and the insulating layer 110s sandwiched therebetween, a region facing the side surface of the conductive layer 112b with the semiconductor layer 108 and the insulating layer 110s sandwiched therebetween, and a region facing the top surface of the conductive layer 112b with the semiconductor layer 108 sandwiched therebetween.
  • a conductive layer 104 is provided on the insulating layer 106.
  • the conductive layer 104 has a region facing the semiconductor layer 108 between the conductive layer 112a and the conductive layer 112b, with the insulating layer 106 sandwiched therebetween.
  • the conductive layer 104 and the conductive layer 112a are insulated by the insulating layer 106 provided therebetween.
  • the conductive layer 104 and the conductive layer 112b are insulated by the insulating layer 106 provided therebetween.
  • the transistor 100 has a recess.
  • the bottom of the recess is the top surface of the conductive layer 112a, and the inner wall is the side wall 141 of the insulating layer 110s.
  • the semiconductor layer 108 is provided along the inside of the recess and has a shape corresponding to the recess.
  • the insulating layer 106 is provided on the semiconductor layer 108 and has a shape corresponding to the recess.
  • the conductive layer 104 is provided on the insulating layer 106. Note that, although FIG. 1B and other figures show an example in which the conductive layer 104 has a shape that conforms to the recess, this is not the only possible example.
  • the conductive layer 104 can also be provided so as to fill the recesses on the semiconductor layer 108 and the insulating layer 106 that reflect the shape along the side surface of the insulating layer 110s and the top surface of the conductive layer 112a. This allows the conductive layer 104 to be thickened, thereby reducing the electrical resistance.
  • An insulating layer 195 is provided to cover the conductive layer 112a, the semiconductor layer 108, the conductive layer 112b, the insulating layer 106, the conductive layer 104, etc., of the transistor 100.
  • the insulating layer 195 functions as a protective layer for the transistor 100.
  • the upper surface shape of the openings 142 and 143 may be, for example, circular or elliptical.
  • the upper surface shape of the openings 142 and 143 may be polygonal, such as a triangle, a quadrangle (including a rectangle, a rhombus, and a square), or a pentagon, or a polygon with rounded corners.
  • the upper surface shape of the openings 142 and 143 is preferably circular.
  • the shape of the top surface of the sidewall 141 of the insulating layer 110s changes according to the shape of the opening 142 in the insulating layer 110 and the opening 143 in the conductive layer 112b.
  • the top surface of the sidewall 141 can be made annular.
  • the uniformity of the film thickness of the semiconductor layer 108 provided along the sidewall 141 can be improved.
  • the top surface of the sidewall 141 has a corner, for example, the film thickness of the semiconductor layer 108 and the film thickness of the insulating layer 106 formed on the semiconductor layer 108 may be non-uniform compared to when the top surface does not have a corner.
  • the opening 142 in the insulating layer 110 and the opening 143 in the conductive layer 112b can be formed, for example, by forming a mask on the surface to be processed and then using an etching process.
  • the mask may be a resist mask or a hard mask made of an insulating layer or a conductive layer.
  • the opening 143 in the conductive layer 112b and the opening 142 in the insulating layer 110 are successively formed, so that the mask formation process and each opening formation process can be performed consecutively.
  • the diameter and position of each opening can also be made to match or approximately match. In this specification, the process of successively forming multiple openings using the same mask is sometimes called a batch opening.
  • the insulating layer 110s is formed, thereby making it possible to fabricate the configuration shown in FIG. 1B, FIG. 2, etc.
  • the diameters of the openings are made to match or roughly match, thereby improving the coverage of the insulating layer 110s.
  • the opening 142 in the insulating layer 110 and the opening 143 in the conductive layer 112b do not have to be formed consecutively.
  • a mask may be formed when each opening is provided.
  • the channel length and channel width of transistor 100 are explained.
  • the region in contact with the conductive layer 112a functions as one of the source region and the drain region
  • the region in contact with the conductive layer 112b functions as the other of the source region and the drain region
  • the region between the source region and the drain region functions as a channel formation region.
  • the channel length of the transistor 100 is the distance between the source region and the drain region. Therefore, the channel length can be said to be the distance between the conductive layer 112a and the conductive layer 112b along the interface between the semiconductor layer 108 and the insulating layer 110s.
  • the channel length may also be defined as the distance between the top surface of the conductive layer 112a and the top surface of the conductive layer 112b in the direction along the interface between the semiconductor layer 108 and the insulating layer 110s.
  • the channel length of the transistor 100 is described as the distance between the top surface of the conductive layer 112a and the top surface of the conductive layer 112b along the interface between the semiconductor layer 108 and the insulating layer 110s.
  • the channel length L100 of the transistor 100 is indicated by a double-headed dashed arrow.
  • the channel length L100 of the transistor 100 may be represented by a thickness T110, which is the thickness of the insulating layer 110 in the region between the upper surface of the conductive layer 112a and the lower surface of the conductive layer 112b.
  • the channel length L100 of the transistor 100 may be represented by the sum of the thickness T110 and the thickness of the conductive layer 112b.
  • the thickness T110 is indicated by a dashed double-headed arrow.
  • the channel length L100 of the transistor 100 is determined by the thickness of the insulating layer 110, the angle ⁇ 110 between the surface on which the insulating layer 110s is formed (here, the side surface of the insulating layer 110) and the surface on which the insulating layer 110 is formed (here, the top surface of the conductive layer 112a), and the like, and is not affected by the performance of the exposure device used to fabricate the transistor. Therefore, the channel length L100 can be set to a value smaller than the limit resolution of the exposure device, making it possible to realize a transistor of a fine size.
  • the channel length L100 can be increased, and a transistor with a long channel length can be realized.
  • the longer the channel length the greater the area occupied by the transistor in a planar view, making it difficult to manufacture a semiconductor device with a high degree of integration.
  • the channel length corresponds to the thickness direction of the insulating layer 110, so the area occupied by the transistor in a planar view does not increase depending on the channel length. Therefore, even if a transistor with a long channel length is included, a semiconductor device with a high degree of integration can be realized.
  • the channel length of the transistor 100 is not restricted by the integration degree of the semiconductor device, a transistor with a longer channel length than a planar transistor can be applied to the semiconductor device.
  • the channel length L100 can be, for example, 5 nm or more and less than 3 ⁇ m, 7 nm or more and less than 2.5 ⁇ m, 10 nm or more and less than 2 ⁇ m, 10 nm or more and less than 1.5 ⁇ m, 10 nm or more and less than 1.2 ⁇ m, 10 nm or more and less than 1 ⁇ m, 10 nm or more and less than 500 nm, 10 nm or more and less than 300 nm, 10 nm or more and less than 200 nm, 10 nm or more and less than 100 nm, 10 nm or more and less than 50 nm, 10 nm or more and less than 30 nm, or 10 nm or more and less than 20 nm.
  • the channel length L100 can be 100 nm or more and less than 1 ⁇ m.
  • the thickness T110 can be, for example, 5 nm or more and less than 3 ⁇ m, 7 nm or more and less than 2.5 ⁇ m, 10 nm or more and less than 2 ⁇ m, 10 nm or more and less than 1.5 ⁇ m, 10 nm or more and less than 1.2 ⁇ m, 10 nm or more and less than 1 ⁇ m, 10 nm or more and less than 500 nm, 10 nm or more and less than 300 nm, 10 nm or more and less than 200 nm, 10 nm or more and less than 100 nm, 10 nm or more and less than 50 nm, 10 nm or more and less than 30 nm, or 10 nm or more and less than 20 nm.
  • the thickness T110 can be set appropriately to obtain the desired channel length L100.
  • the angle ⁇ 110 can be, for example, 30 degrees or more and 90 degrees or less, 35 degrees or more and 85 degrees or less, 40 degrees or more and 80 degrees or less, 45 degrees or more and 80 degrees or less, 50 degrees or more and 80 degrees or less, 55 degrees or more and 80 degrees or less, 60 degrees or more and 80 degrees or less, 65 degrees or more and 80 degrees or less, or 70 degrees or more and 80 degrees or less.
  • the angle ⁇ 110 can be appropriately set to obtain the desired channel length L100.
  • the smaller the value of the angle ⁇ 110 i.e., the more tapered the side surface of the insulating layer 110 is in the opening 142), the higher the coverage of the film (e.g., the semiconductor layer 108) formed to cover the side surface can be, which is preferable.
  • the closer the angle ⁇ 110 is to 90 degrees i.e., the closer the side surface of the insulating layer 110 is to being perpendicular to the substrate surface in the opening 142
  • the insulating layer 110s is provided along the entire region of each sidewall of the opening 142 of the insulating layer 110 and the opening 143 of the conductive layer 112b, but this is not the only possible example.
  • the height of the upper end of the insulating layer 110s may be lower than the height of the upper surface of the conductive layer 112b, and the insulating layer 110s may not cover a part of the side surface of the conductive layer 112b in the opening 143. It is preferable that the insulating layer 110s covers at least the entire side surface of the insulating layer 110 in the opening 142.
  • the on-current of the transistor 100 can be increased.
  • the saturation characteristics of the on-current of the transistor 100 can be improved. Therefore, by appropriately adjusting the channel length, a transistor 100 with desired characteristics can be realized. Furthermore, by applying the transistor 100, it is possible to reduce the area occupied by the circuit in the semiconductor device compared to the case where a planar type transistor is applied, and the semiconductor device can be made more compact.
  • the frame of the display device can be narrowed.
  • a transistor of one embodiment of the present invention when applied to a large display device or a high-resolution display device, even if the number of wirings is increased, signal delay in each wiring can be reduced, and display unevenness can be suppressed.
  • the channel width of the transistor 100 is the length of the source region or the length of the drain region in a planar view.
  • the channel width is the length of the region where the semiconductor layer 108 and the conductive layer 112a contact each other, or the length of the region where the semiconductor layer 108 and the conductive layer 112b contact each other in a planar view.
  • the semiconductor layer 108 is provided along a recess whose bottom is the top surface of the conductive layer 112a and whose inner wall is the side wall 141 of the insulating layer 110s. Therefore, the perimeter of the inner wall of the recess in a planar view may be used as the channel width.
  • the insulating layer 110s can also be expressed as having a shape with an opening at or near the center of a cylinder in a planar view. The perimeter of the opening can also be used as the channel width of the semiconductor layer 108.
  • the channel width of the transistor 100 is described as the length of the region where the semiconductor layer 108 and the conductive layer 112b contact each other in a planar view.
  • the channel width W100 of the transistor 100 is indicated by a solid double-headed arrow.
  • the channel width W100 is the perimeter of the opening 143 in a planar view.
  • the channel width W100 is determined by the top surface shape of the opening 143.
  • the width D143 of the opening 143 is indicated by a two-dot chain line with a double arrow.
  • the width D143 refers to the short side of the smallest rectangle that circumscribes the opening 143 in a plan view.
  • the width D143 of the opening 143 is equal to or greater than the limit resolution of the exposure device.
  • the width D143 is, for example, 0.20 ⁇ m or more and less than 5.0 ⁇ m.
  • the width D143 corresponds to the diameter of the opening 143, and the channel width W100 can be calculated as "D143 x ⁇ ".
  • the semiconductor material that can be used for the semiconductor layer 108 is not particularly limited.
  • an elemental semiconductor or a compound semiconductor can be used.
  • the elemental semiconductor for example, silicon or germanium can be used.
  • the compound semiconductor for example, gallium arsenide and silicon germanium can be used.
  • an organic substance having semiconductor properties or a metal oxide (also referred to as an oxide semiconductor) having semiconductor properties can be used. Note that these semiconductor materials may contain impurities as dopants.
  • the crystallinity of the semiconductor material used for the semiconductor layer 108 is not particularly limited, and any of an amorphous semiconductor and a semiconductor having crystallinity (a single crystal semiconductor, a polycrystalline semiconductor, a microcrystalline semiconductor, or a semiconductor having a crystalline region in a portion) may be used.
  • the use of a semiconductor having crystallinity is preferable because it can suppress deterioration of the transistor characteristics.
  • Silicon can be used for the semiconductor layer 108.
  • Examples of silicon include single crystal silicon, polycrystalline silicon, microcrystalline silicon, and amorphous silicon.
  • Examples of polycrystalline silicon include low temperature polysilicon (LTPS).
  • Transistors using amorphous silicon for the semiconductor layer 108 can be formed on large glass substrates and can be manufactured at low cost. Transistors using polycrystalline silicon for the semiconductor layer 108 have high field effect mobility and can operate at high speed. Transistors using microcrystalline silicon for the semiconductor layer 108 have higher field effect mobility and can operate at high speed than transistors using amorphous silicon.
  • the semiconductor layer 108 preferably has a metal oxide (oxide semiconductor).
  • metal oxides that can be used for the semiconductor layer 108 include indium oxide, gallium oxide, and zinc oxide.
  • the metal oxide preferably contains at least indium (In) or zinc (Zn).
  • the metal oxide preferably contains two or three elements selected from indium, element M, and zinc.
  • the element M is one or more elements selected from gallium, aluminum, silicon, boron, yttrium, tin, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, cobalt, and magnesium.
  • the element M is preferably one or more elements selected from aluminum, gallium, yttrium, and tin.
  • the element M is more preferably gallium.
  • indium tin oxide containing silicon can be used.
  • the metal oxide can be formed preferably by sputtering or atomic layer deposition (ALD).
  • ALD atomic layer deposition
  • the atomic ratio of the target and the atomic ratio of the metal oxide may differ.
  • the atomic ratio of zinc in the metal oxide may be smaller than the atomic ratio of the target.
  • the atomic ratio of zinc in the metal oxide may be 40% or more and 90% or less of the atomic ratio of zinc contained in the target.
  • Specific examples of forming the semiconductor layer 108 by the ALD method include film formation methods such as thermal ALD and PEALD (Plasma Enhanced ALD).
  • the thermal ALD method is preferred because it exhibits extremely high step coverage.
  • the PEALD method is also preferred because it exhibits high step coverage and allows low-temperature film formation.
  • composition of the metal oxide in the semiconductor layer 108 significantly affects the electrical characteristics and reliability of the transistor 100.
  • a transistor with a large on-state current can be realized.
  • a transistor with high reliability when a positive bias is applied can be realized.
  • a transistor with high reliability when a positive bias is applied can be realized.
  • a transistor with high reliability when a positive bias is applied can be realized.
  • a transistor with high reliability when exposed to light can be realized.
  • the semiconductor layer 108 is preferably a crystalline metal oxide layer.
  • a metal oxide layer having a CAAC (C-Axis Aligned Crystal) structure, a polycrystalline (poly-crystal) structure, a nanocrystalline (nc: nano-crystal) structure, or the like can be used.
  • the CAAC structure is a crystal structure in which multiple microcrystals (typically multiple IGZO microcrystals) have a c-axis orientation, and the multiple microcrystals are connected without being oriented in the a-b plane.
  • the CAAC structure has fewer crystal grain boundaries and grains in the a-b plane than the polycrystalline structure, and therefore a highly reliable transistor can be realized.
  • the semiconductor layer 108 may have a stacked structure of two or more metal oxide layers with different crystallinity.
  • a stacked structure of a first metal oxide layer and a second metal oxide layer provided on the first metal oxide layer may be used, and the second metal oxide layer may have a region with higher crystallinity than the first metal oxide layer.
  • the second metal oxide layer may have a region with lower crystallinity than the first metal oxide layer.
  • the two or more metal oxide layers in the semiconductor layer 108 may have the same or approximately the same composition. By forming a stacked structure of metal oxide layers with the same composition, for example, the same sputtering target can be used to form the layers, which can reduce manufacturing costs.
  • a stacked structure of two or more metal oxide layers with different crystallinity can be formed.
  • the two or more metal oxide layers in the semiconductor layer 108 may have different compositions.
  • the thickness of the semiconductor layer 108 is preferably 3 nm or more and 100 nm or less, more preferably 5 nm or more and 100 nm or less, even more preferably 10 nm or more and 100 nm or less, even more preferably 10 nm or more and 70 nm or less, even more preferably 15 nm or more and 70 nm or less, even more preferably 15 nm or more and 50 nm or less, even more preferably 20 nm or more and 50 nm or less, even more preferably 20 nm or more and 40 nm or less, even more preferably 25 nm or more and 40 nm or less.
  • oxygen vacancies may be formed in the oxide semiconductor.
  • VOH oxygen vacancies
  • some of the hydrogen may bond with oxygen bonded to a metal atom to generate an electron that is a carrier. Therefore, a transistor using an oxide semiconductor containing a large amount of hydrogen is likely to have normally-on characteristics. Furthermore, hydrogen in an oxide semiconductor is easily moved by stress such as heat or an electric field, and therefore, if an oxide semiconductor contains a large amount of hydrogen, the reliability of the transistor may be deteriorated.
  • VOH can function as a donor of an oxide semiconductor.
  • evaluation may be performed using the carrier concentration instead of the donor concentration.
  • the carrier concentration assuming a state in which no electric field is applied may be used instead of the donor concentration.
  • the "carrier concentration” described in this specification and the like may be rephrased as the "donor concentration”.
  • V O H when an oxide semiconductor is used for the semiconductor layer 108, it is preferable to reduce V O H in the semiconductor layer 108 as much as possible and make the semiconductor layer 108 highly pure and intrinsic or substantially highly pure and intrinsic.
  • it is important to remove impurities such as water and hydrogen from the oxide semiconductor (sometimes referred to as dehydration or dehydrogenation treatment) and to supply oxygen to the oxide semiconductor to repair oxygen vacancies (V O ).
  • an oxide semiconductor with sufficiently reduced defects such as V O H for a channel formation region of a transistor, stable electrical characteristics can be imparted.
  • oxygen addition treatment supplying oxygen to an oxide semiconductor to repair oxygen vacancies (V O ) may be referred to as oxygen addition treatment.
  • the carrier concentration of the oxide semiconductor in a region functioning as a channel formation region is preferably 1 ⁇ 10 18 cm -3 or less, more preferably less than 1 ⁇ 10 17 cm -3 , further preferably less than 1 ⁇ 10 16 cm -3 , further preferably less than 1 ⁇ 10 13 cm -3 , and further preferably less than 1 ⁇ 10 12 cm -3 .
  • the lower limit of the carrier concentration of the oxide semiconductor in the region functioning as a channel formation region is not particularly limited, and can be, for example, 1 ⁇ 10 -9 cm -3 .
  • Transistors using an oxide semiconductor have extremely high field-effect mobility compared to transistors using amorphous silicon.
  • the leakage current between the source and drain of an OS transistor in an off state (hereinafter also referred to as off-current) is extremely small, and the charge accumulated in a capacitor connected in series with the transistor can be held for a long period of time.
  • off-current the leakage current between the source and drain of an OS transistor in an off state
  • OS transistors can be applied to display devices. To increase the emission luminance of a light-emitting element included in a pixel circuit of a display device, it is necessary to increase the amount of current flowing through the light-emitting element. To achieve this, it is necessary to increase the source-drain voltage of a driving transistor included in the pixel circuit. Compared to transistors using silicon (hereinafter referred to as Si transistors), OS transistors have a higher source-drain withstand voltage, so a high voltage can be applied between the source and drain of an OS transistor. Therefore, by applying an OS transistor to a driving transistor in a pixel circuit, it is possible to increase the amount of current flowing through the light-emitting element and increase the emission luminance of the light-emitting element.
  • an OS transistor When a transistor operates in the saturation region, an OS transistor can reduce the change in source-drain current in response to a change in gate-source voltage compared to a Si transistor. Therefore, by using an OS transistor as a driving transistor included in a pixel circuit, the current flowing between the source and drain can be precisely determined by changing the gate-source voltage, and the amount of current flowing to the light-emitting element can be precisely controlled. This allows a greater number of gray levels to be achieved in the pixel circuit.
  • an OS transistor can pass a more stable current (saturation current) than a Si transistor, even when the source-drain voltage gradually increases. Therefore, by using an OS transistor as a driving transistor, a stable current can be passed to the light-emitting element, for example, even when there is variation in the current-voltage characteristics of the light-emitting element. In other words, when an OS transistor operates in the saturation region, the source-drain current hardly changes even when the source-drain voltage is increased, so the light emission luminance of the light-emitting element can be stabilized.
  • OS transistors have small variations in electrical characteristics due to radiation exposure, i.e., they have high resistance to radiation, and therefore can be suitably used in environments where radiation may be present. It can also be said that OS transistors have high reliability against radiation.
  • OS transistors can be suitably used in pixel circuits of X-ray flat panel detectors.
  • OS transistors can also be suitably used in semiconductor devices used in outer space.
  • radiation include electromagnetic radiation (e.g., X-rays and gamma rays) and particle radiation (e.g., alpha rays, beta rays, neutron rays, and proton rays).
  • an inorganic insulating material or an organic insulating material can be used for the insulating layer.
  • a stacked structure of an inorganic insulating material and an organic insulating material may be used for the insulating layer.
  • inorganic insulating materials one or more of oxide, oxynitride, oxynitride, and nitride can be used.
  • an oxynitride refers to a material whose composition contains more oxygen than nitrogen.
  • a nitride oxide refers to a material whose composition contains more nitrogen than oxygen.
  • silicon oxynitride refers to a material whose composition contains more oxygen than nitrogen
  • silicon nitride oxide refers to a material whose composition contains more nitrogen than oxygen.
  • SIMS secondary ion mass spectrometry
  • XPS X-ray photoelectron spectrometry
  • SIMS is suitable when the content of the target element is high (e.g., 0.5 atomic% or more, or 1 atomic% or more).
  • SIMS is suitable when the content of the target element is low (e.g., less than 0.5 atomic% or less than 1 atomic%).
  • the film density of the insulating layer can be evaluated, for example, by Rutherford Backscattering Spectrometry (RBS) or X-ray Reflection (XRR). Differences in film density can sometimes be evaluated in cross-sectional transmission electron microscopy (TEM) images. In TEM observation, if the film density is high, the transmission electron (TE) image becomes dense (dark), and if the film density is low, the transmission electron (TE) image becomes faint (bright). Even when the same material is used for the insulating layer, if the film densities are different, the boundaries between these can sometimes be observed as differences in contrast in the cross-sectional TEM image.
  • TEM transmission electron microscopy
  • the nitrogen content of the insulating layer can be confirmed, for example, by energy dispersive X-ray spectrometry (EDX).
  • EDX energy dispersive X-ray spectrometry
  • the nitrogen content can be evaluated using the ratio of the nitrogen peak height to the silicon peak height.
  • the peak of a certain element refers to the point at which the count number of the element is a maximum value in a spectrum in which the horizontal axis shows the energy of characteristic X-rays and the vertical axis shows the count number (detection value) of characteristic X-rays.
  • the count number at the energy of characteristic X-rays specific to the element can be used to confirm the difference in nitrogen content by the ratio of the nitrogen count number to the silicon count number.
  • the count number at 1.739 keV (Si-K ⁇ ) can be used for silicon
  • the count number at 0.392 keV (N-K ⁇ ) can be used for nitrogen.
  • the hydrogen concentration in the insulating layer can be evaluated, for example, by SIMS.
  • oxygen can be supplied from the insulating layer to the semiconductor layer 108.
  • oxygen vacancies ( VO ) and VOH in the semiconductor layer 108 can be reduced, and a transistor with good electrical characteristics and high reliability can be obtained.
  • other treatments for supplying oxygen to the semiconductor layer 108 include heat treatment in an atmosphere containing oxygen, plasma treatment in an atmosphere containing oxygen, and the like.
  • oxygen vacancies ( VO ) may be formed in the semiconductor layer 108.
  • VOH may be formed in the semiconductor layer 108, and the carrier concentration in the semiconductor layer 108 may be increased.
  • the oxygen vacancies (V O ) and V O H in the channel formation region of the transistor 100 are small.
  • the oxygen vacancies (V O ) and V O H in the channel formation region have a large effect on the electrical characteristics and reliability of the transistor 100.
  • the diffusion of V O H from the source region or drain region to the channel formation region increases the carrier concentration in the channel formation region, which may cause a change in the threshold voltage of the transistor 100 or a decrease in reliability.
  • the shorter the channel length L100 of the transistor 100 the larger the effect of such diffusion of V O H on the electrical characteristics and reliability of the transistor 100.
  • the insulating layer in contact with the semiconductor layer 108 or the insulating layer located around the semiconductor layer 108 releases little impurities (e.g., water and hydrogen) from itself.
  • impurities e.g., water and hydrogen
  • Oxygen may be released from the semiconductor layer 108 due to heat applied in a step after the formation of the semiconductor layer 108.
  • oxygen is supplied to the semiconductor layer 108 from an insulating layer in contact with the semiconductor layer 108 or an insulating layer located around the semiconductor layer 108, so that an increase in oxygen vacancies ( VO ) and VOH in the semiconductor layer 108 can be suppressed.
  • the degree of freedom in the process temperature can be increased in the steps after the formation of the semiconductor layer 108. Specifically, the process temperature can be increased in the steps after the formation of the semiconductor layer 108. Therefore, the transistor 100 exhibits favorable electrical characteristics and is highly reliable.
  • Insulating layer 110 An inorganic insulating material or an organic insulating material can be used for the insulating layer 110.
  • the insulating layer 110 may have a stacked structure of an inorganic insulating material and an organic insulating material.
  • An inorganic insulating material can be suitably used as the insulating layer 110.
  • the inorganic insulating material one or more of oxide, oxynitride, nitride oxide, and nitride can be used.
  • the insulating layer 110 for example, one or more of silicon oxide, silicon oxynitride, aluminum oxide, hafnium oxide, yttrium oxide, zirconium oxide, gallium oxide, tantalum oxide, magnesium oxide, lanthanum oxide, cerium oxide, neodymium oxide, silicon nitride, silicon nitride oxide, and aluminum nitride can be used.
  • the insulating layer 110 may have a laminated structure of two or more layers.
  • FIG. 1B and other figures show that the insulating layer 110 has a laminated structure of an insulating layer 110a, an insulating layer 110b on the insulating layer 110a, and an insulating layer 110c on the insulating layer 110b.
  • the insulating layers 110a, 110b, and 110c may each be made of the materials that can be used for the insulating layer 110 described above. Note that the insulating layers 110a, 110b, and 110c may each be made of the same material or different materials.
  • each of insulating layers 110a, 110b, and 110c emits little impurities (e.g., water and hydrogen) from itself.
  • the thickness of insulating layer 110b can be configured to be thicker than the thickness of insulating layer 110a and the thickness of insulating layer 110c.
  • the deposition rate of insulating layer 110b is preferably faster than the deposition rate of insulating layer 110a and the deposition rate of insulating layer 110c.
  • Insulating layer 110a and insulating layer 110c each function as a blocking film that suppresses gas escaping from insulating layer 110b.
  • insulating layer 110a and insulating layer 110c it is preferable to use a material through which gas does not easily diffuse. It is preferable that insulating layer 110a and insulating layer 110c each have an area with a higher film density than insulating layer 110b.
  • By increasing the film density of the insulating layer it is possible to increase the blocking ability against gas. By slowing down the film formation speed of the insulating layer, the film density increases and the blocking ability against gas can be increased.
  • an oxide or an oxynitride as the insulating layer 110b. It is preferable to use a film that releases oxygen when heated as the insulating layer 110b.
  • silicon oxide or silicon oxynitride can be suitably used as the insulating layer 110b.
  • oxygen can be supplied from the insulating layer 110b to the semiconductor layer 108.
  • the insulating layer 110b has a high oxygen diffusion coefficient. By increasing the oxygen diffusion coefficient, oxygen can be easily diffused in the insulating layer 110b, and oxygen can be efficiently supplied to the semiconductor layer 108.
  • the insulating layer 110b by configuring the insulating layer 110b to be thicker than the insulating layer 110a and the insulating layer 110c, more oxygen can be supplied to the semiconductor layer 108.
  • Insulating layers 110a, 110b, and 110c are preferably formed by a film formation method such as sputtering, ALD, or plasma CVD.
  • the film by forming the film by a sputtering method without using a gas containing hydrogen in the film forming gas, a film with an extremely low hydrogen content can be obtained. Therefore, hydrogen can be prevented from being supplied to the semiconductor layer 108, and the electrical characteristics of the transistor 100 can be stabilized.
  • the film When forming a silicon oxide film by a sputtering method, the film can be formed, for example, using a silicon target in an atmosphere containing an oxygen gas.
  • the film when forming a silicon nitride film by a sputtering method, the film can be formed, for example, using a silicon target in an atmosphere containing nitrogen gas.
  • the film When forming an aluminum oxide film by a sputtering method, the film can be formed, for example, using an aluminum target in an atmosphere containing an oxidizing gas.
  • Silicon oxide and silicon nitride can be deposited using, for example, the PEALD method.
  • Aluminum oxide and hafnium oxide can be deposited using, for example, the thermal ALD method.
  • a dense insulating film can be formed, which can improve blocking properties against oxygen and hydrogen.
  • the insulating layers 110a and 110c can be made of a material with a higher nitrogen content than the insulating layer 110b. Increasing the nitrogen content of the insulating layer can improve the blocking properties against oxygen and hydrogen.
  • insulating layer 110a and insulating layer 110c may have regions in which the hydrogen concentration in the film is lower than that of insulating layer 110b.
  • the insulating layer 110a and the insulating layer 110c are preferably impermeable to oxygen. Furthermore, the insulating layer 110a and the insulating layer 110c are preferably impermeable to hydrogen.
  • the insulating layer 110a and the insulating layer 110c function as blocking films that suppress the diffusion of hydrogen from the outside of the transistor to the semiconductor layer 108 through the insulating layer 110a and the insulating layer 110c.
  • the film density of the insulating layer 110a and the insulating layer 110c is preferably higher than the film density of the insulating layer 110b. By increasing the film density of the insulating layer, the blocking property of oxygen and hydrogen can be improved.
  • silicon oxide or silicon oxynitride is used for the insulating layer 110b
  • silicon nitride or silicon nitride oxide can be used for the insulating layer 110a and the insulating layer 110c, respectively.
  • hafnium oxide or aluminum oxide can be suitably used for the insulating layer 110a and the insulating layer 110c.
  • insulating layer 110a and insulating layer 110c may each have a structure in which two or more materials selected from silicon nitride, silicon oxynitride, hafnium oxide, and aluminum oxide are stacked.
  • the amount of oxygen supplied from the insulating layer 110b to the semiconductor layer 108 may decrease.
  • the insulating layer 110a below the insulating layer 110b it is possible to suppress the oxygen contained in the insulating layer 110b from diffusing downward from the insulating layer 110b.
  • the insulating layer 110c on the insulating layer 110b it is possible to suppress the oxygen contained in the insulating layer 110b from diffusing upward from the insulating layer 110b. Therefore, the amount of oxygen supplied from the insulating layer 110b to the semiconductor layer 108 increases, and oxygen vacancies ( VO ) and VOH in the semiconductor layer 108 can be reduced.
  • the conductive layer 112a and the conductive layer 112b may be oxidized by oxygen contained in the insulating layer 110b, and the resistance may be increased.
  • the amount of oxygen supplied from the insulating layer 110b to the semiconductor layer 108 may be reduced by the oxidation of the conductive layer 112a and the conductive layer 112b.
  • the conductive layer 112a and the conductive layer 112b may be prevented from being oxidized and the resistance may be reduced.
  • the amount of oxygen supplied from the insulating layer 110b to the semiconductor layer 108 can be increased, and oxygen vacancies ( VO ) and VOH in the semiconductor layer 108 can be reduced.
  • the insulating layers 110a and 110c Furthermore, by providing the insulating layers 110a and 110c, diffusion of hydrogen into the semiconductor layer 108 can be suppressed, and oxygen vacancies ( VO ) and VOH in the semiconductor layer 108 can be reduced.
  • the insulating layer 110a and the insulating layer 110c each preferably have a thickness that functions as a blocking film for oxygen and hydrogen. If the film thickness is too thin, the function as a blocking film may be reduced. On the other hand, if the film thickness is too thick, the region of the semiconductor layer 108 facing the insulating layer 110b may become narrow, and the amount of oxygen supplied to the semiconductor layer 108 may become small.
  • the film thicknesses (film thicknesses with respect to the surface to be formed) of the insulating layer 110a and the insulating layer 110c are preferably 1 nm or more and 200 nm or less, 1 nm or more and 100 nm or less, 1 nm or more and 60 nm or less, 1 nm or more and 50 nm or less, 1 nm or more and 40 nm or less, 1 nm or more and 30 nm or less, 1 nm or more and 20 nm or less, 1 nm or more and 10 nm or less, 1 nm or more and 5 nm or less, or 2 nm or more and 5 nm or less.
  • an organic insulating material may be used as the insulating layer 110.
  • a material that releases oxygen is used for the insulating layer 110s in contact with the semiconductor layer 108. Therefore, even if a material that releases oxygen is not used for the insulating layer 110 (for example, even if an organic insulating material is used), oxygen can be supplied from the insulating layer 110s to the semiconductor layer 108. Therefore, in one embodiment of the present invention, an organic insulating material such as a resin that can be formed by coating or the like can also be used for the insulating layer 110.
  • Organic insulating materials that can be used for the insulating layer 110 include acrylic resin, polyimide resin, epoxy resin, polyamide resin, polyimideamide resin, siloxane resin, benzocyclobutene resin, phenolic resin, precursors of these resins, etc.
  • the insulating layer 110 may have a laminated structure of an organic insulating film and an inorganic insulating film.
  • the insulating layer 106 functioning as a gate insulating layer and the insulating layer 110s functioning as a sidewall insulating layer preferably have a low defect density. Both the insulating layer 106 and the insulating layer 110s are layers in contact with the semiconductor layer 108. Thus, the low defect density of the insulating layer 106 and the insulating layer 110s allows a transistor to have good electrical characteristics. Furthermore, the insulating layer 106 and the insulating layer 110s preferably have a high withstand voltage. The high withstand voltage of the insulating layer 106 and the insulating layer 110s allows a transistor to have high reliability.
  • the insulating layer 106 and the insulating layer 110s may each be made of, for example, one or more of an oxide, an oxide nitride, a nitride oxide, and a nitride having insulating properties.
  • the insulating layer 106 and the insulating layer 110s may each be made of, for example, one or more of silicon oxide, silicon oxide nitride, silicon nitride, aluminum oxide, aluminum oxide nitride, aluminum nitride, aluminum oxide, hafnium oxide, hafnium oxynitride, gallium oxide, gallium oxide nitride, yttrium oxide, yttrium oxynitride, and Ga-Zn oxide.
  • the insulating layer 106 and the insulating layer 110s may each be a single layer or a stacked layer.
  • the insulating layer 106 and the insulating layer 110s may each be a stacked layer structure of an oxide and a nitride, for example.
  • the leakage current may become large.
  • a material with a high relative dielectric constant also called a high-k material
  • high-k materials include gallium oxide, hafnium oxide, zirconium oxide, oxides containing aluminum and hafnium, oxynitrides containing aluminum and hafnium, oxides containing silicon and hafnium, oxynitrides containing silicon and hafnium, and nitrides containing silicon and hafnium.
  • the insulating layer 106 and the insulating layer 110s release little impurities (e.g., water and hydrogen) from themselves. By reducing the release of impurities from the insulating layer 106 and the insulating layer 110s, the impurities are prevented from diffusing into the semiconductor layer 108, and a transistor exhibiting good electrical characteristics and high reliability can be obtained.
  • impurities e.g., water and hydrogen
  • the insulating layer 106 is a film formed under conditions that cause little damage to the semiconductor layer 108.
  • the insulating layer 106 is formed under conditions in which the film formation speed (also called the film formation rate) is sufficiently slow.
  • the film formation speed also called the film formation rate
  • the damage to the semiconductor layer 108 can be reduced by forming the insulating layer 106 under low power conditions.
  • the insulating layer 106 and the insulating layer 110s using an example of a configuration in which a metal oxide is used for the semiconductor layer 108.
  • an oxide and an oxynitride on at least the side of the insulating layer 106 and the insulating layer 110s that contacts the semiconductor layer 108.
  • one or more of silicon oxide and silicon oxynitride can be suitably used for the insulating layer 106 and the insulating layer 110s. It is more preferable to use a film that releases oxygen when heated for the insulating layer 106 and the insulating layer 110s.
  • the insulating layer 106 and the insulating layer 110s may have a stacked structure.
  • the insulating layer 106 can have a stacked structure of an oxide film or oxynitride film on the side in contact with the semiconductor layer 108 and a nitride film on the side in contact with the conductive layer 104.
  • the insulating layer 110s can have a stacked structure of an oxide film or oxynitride film on the side in contact with the semiconductor layer 108 and a nitride film on the side in contact with the insulating layer 110.
  • the oxide film or oxynitride film for example, one or more of silicon oxide and silicon oxynitride can be preferably used.
  • the nitride film for example, silicon nitride can be preferably used.
  • the film thickness of the insulating layer 106 and the insulating layer 110s (film thickness relative to the surface on which it is formed) is 1 nm or more and 100 nm or less. It is sufficient that at least a portion of the insulating layer 106 and the insulating layer 110s has a region with the above-mentioned film thickness.
  • the insulating layer 106 and the insulating layer 110s have the function of supplying oxygen.
  • the conductive layers 112a and 112b functioning as a source electrode and a drain electrode are formed of chromium, copper, aluminum, gold, silver, zinc, tantalum, titanium, tungsten, manganese, nickel, iron, cobalt, molybdenum, or niobium, respectively.
  • the conductive layer 112a and the conductive layer 112b can be formed using one or more of the above-mentioned metals, or an alloy containing one or more of the above-mentioned metals. A low-resistance conductive material including one or more of these can be suitably used. In particular, copper or aluminum is preferred because of its excellent mass productivity.
  • the conductive layer 112a and the conductive layer 112b can each be formed using a metal oxide film (also called an oxide conductor).
  • oxide conductors include In-Sn oxide (ITO), In-W oxide, In-W-Zn oxide, In-Ti oxide, In-Ti-Sn oxide, In-Zn oxide, In-Sn-Si oxide (ITSO), and In-Ga-Zn oxide.
  • oxide conductors For example, when oxygen vacancies are created in a metal oxide with semiconductor properties and hydrogen is added to the oxygen vacancies, a donor level is formed near the conduction band. As a result, the metal oxide becomes more conductive and becomes a conductor. A metal oxide that has become a conductor can be called an oxide conductor.
  • the conductive layer 112a and the conductive layer 112b may each have a stacked structure of a conductive film containing the oxide conductor (metal oxide) described above and a conductive film containing a metal or an alloy. By using a conductive film containing a metal or an alloy, the wiring resistance can be reduced.
  • a Cu-X alloy film (X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti) may be applied to the conductive layer 112a and the conductive layer 112b.
  • X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti
  • a Cu-X alloy film it is possible to process it by a wet etching method, which makes it possible to reduce manufacturing costs.
  • the conductive layers 112a and 112b may be made of the same material or different materials.
  • the conductive layer 112a and the conductive layer 112b will be specifically described using an example of a structure in which a metal oxide is used for the semiconductor layer 108.
  • the conductive layer 112a and the conductive layer 112b may be oxidized by oxygen contained in the semiconductor layer 108, resulting in an increase in resistance.
  • the conductive layer 112a and the conductive layer 112b may be oxidized by oxygen contained in the insulating layer 110 and the insulating layer 110s, resulting in an increase in resistance.
  • the conductive layer 112a and the conductive layer 112b may be oxidized by oxygen contained in the semiconductor layer 108, resulting in an increase in oxygen vacancy (V O ) in the semiconductor layer 108.
  • the conductive layer 112a and the conductive layer 112b may be oxidized by oxygen contained in the insulating layer 110 and the insulating layer 110s, resulting in a decrease in the amount of oxygen supplied to the semiconductor layer 108 from the insulating layer 110 and the insulating layer 110s.
  • the conductive layer 112a and the conductive layer 112b are preferably made of a material that is not easily oxidized.
  • the conductive layer 112a and the conductive layer 112b are preferably made of an oxide conductor.
  • ITO In-Sn oxide
  • ITSO In-Sn-Si oxide
  • the conductive layer 112a and the conductive layer 112b may be made of a nitride conductor. Examples of nitride conductors include tantalum nitride and titanium nitride.
  • the conductive layer 112a and the conductive layer 112b may each have a stacked structure of the above-mentioned materials.
  • the conductive layer 112a and the conductive layer 112b By using a material that is not easily oxidized for the conductive layer 112a and the conductive layer 112b, it is possible to suppress an increase in resistance due to oxidation by oxygen contained in the semiconductor layer 108 or oxygen contained in the insulating layer 110 and the insulating layer 110s. In addition, an increase in oxygen vacancy ( VO ) in the semiconductor layer 108 can be suppressed, and the amount of oxygen supplied to the semiconductor layer 108 from the insulating layer 110 and the insulating layer 110s can be increased.
  • VO oxygen vacancy
  • the conductive layer 104 functioning as a gate electrode can be formed using, for example, one or more of chromium, copper, aluminum, gold, silver, zinc, molybdenum, tantalum, titanium, tungsten, manganese, nickel, iron, cobalt, and niobium, or an alloy containing one or more of the above-mentioned metals.
  • the conductive layer 104 may be formed using a material that can be used for the conductive layer 112a and the conductive layer 112b.
  • the conductive layer 104 is shown as a single layer structure in FIG. 1B and other figures, this is not the only possible embodiment.
  • the conductive layer 104 may have a stacked structure of two or more layers.
  • a nitride or oxide can be used as the first conductive layer (the conductive layer on the insulating layer 106 side), and one or more of chromium, copper, aluminum, gold, silver, zinc, molybdenum, tantalum, titanium, tungsten, manganese, nickel, iron, cobalt, and niobium, or an alloy containing one or more of the above-mentioned metals, can be used as the second conductive layer.
  • the first conductive layer (the conductive layer on the insulating layer 106 side) can be an alloy containing one or more of the above-mentioned metals as components, or a nitride of the metal or the alloy
  • the second conductive layer can be an alloy containing one or more of the above-mentioned metals as components
  • the third conductive layer can be an alloy containing one or more of the above-mentioned metals as components, or a nitride of the metal or the alloy.
  • the insulating layer 195 which functions as a protective layer for the transistor 100, is preferably made of a material that does not easily diffuse impurities. By providing the insulating layer 195, it is possible to effectively suppress the diffusion of impurities from the outside into the transistor, and the reliability of the transistor can be improved. Examples of impurities include water and hydrogen.
  • the insulating layer 195 can be an insulating layer having an inorganic material or an insulating layer having an organic material. For example, an inorganic material such as an oxide, an oxynitride, a nitride oxide, or a nitride can be suitably used for the insulating layer 195.
  • silicon nitride, silicon nitride oxide, silicon oxynitride, aluminum oxide, aluminum oxynitride, aluminum nitride, hafnium oxide, and hafnium aluminate can be used.
  • silicon nitride, silicon nitride oxide, silicon oxynitride, aluminum oxide, aluminum oxynitride, aluminum nitride, hafnium oxide, and hafnium aluminate can be used.
  • an acrylic resin and a polyimide resin can be used as the organic material.
  • a photosensitive material may be used as the organic material.
  • Two or more of the above insulating films may be stacked.
  • the insulating layer 195 may have a stacked structure of an insulating layer having an inorganic material and an insulating layer having an organic material.
  • Substrate 102 There are no significant limitations on the material of the substrate 102, but the material must have at least sufficient heat resistance to withstand subsequent heat treatment.
  • a single crystal semiconductor substrate made of silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, a glass substrate, a quartz substrate, a sapphire substrate, a ceramic substrate, or an organic resin substrate may be used as the substrate 102.
  • any of these substrates on which semiconductor elements are provided may be used as the substrate 102.
  • the shape of the semiconductor substrate and the insulating substrate may be circular or rectangular.
  • a flexible substrate may be used as the substrate 102, and the transistors 100 and the like may be formed directly on the flexible substrate.
  • a peeling layer may be provided between the substrate 102 and the transistors 100 and the like. The peeling layer can be used to separate the semiconductor device from the substrate 102 after a part or whole of the semiconductor device is completed thereon, and to transfer the device to another substrate.
  • the transistors 100 and the like can also be transferred to a substrate with poor heat resistance or a flexible substrate.
  • composition of Metal Oxide in Semiconductor Layer 108 The composition of the metal oxide contained in the semiconductor layer 108 will be described below.
  • composition of the metal oxide in the semiconductor layer 108 significantly affects the electrical characteristics and reliability of the transistor 100.
  • In-Zn oxide When In-Zn oxide is used for the semiconductor layer 108, it is preferable to use a metal oxide in which the atomic ratio of indium is equal to or greater than the atomic ratio of zinc.
  • metal oxide in which the atomic ratio of indium is equal to or greater than the atomic ratio of tin can be used.
  • In-M-Zn oxide is used for the semiconductor layer 108
  • a metal oxide in which the atomic ratio of indium to the number of atoms of the metal element is higher than the atomic ratio of element M can be used. Furthermore, it is more preferable to use a metal oxide in which the atomic ratio of zinc is higher than the atomic ratio of element M.
  • the sum of the atomic ratios of the metal elements can be taken as the atomic ratio of element M.
  • the sum of the atomic ratio of gallium and the atomic ratio of aluminum can be taken as the atomic ratio of element M.
  • the atomic ratios of indium, element M, and zinc are within the above-mentioned range.
  • the sum of the atomic ratio of gallium and the atomic ratio of tin can be taken as the atomic ratio of element M. It is also preferable that the atomic ratios of indium, element M, and zinc are within the above-mentioned range.
  • a metal oxide in which the ratio of the number of indium atoms to the number of atoms of the metal elements contained in the metal oxide is 30 atomic % or more and 100 atomic %, preferably 30 atomic % or more and 95 atomic % or less, more preferably 35 atomic % or more and 95 atomic % or less, more preferably 35 atomic % or more and 90 atomic %, more preferably 40 atomic % or more and 90 atomic %, more preferably 45 atomic % or more and 90 atomic %, more preferably 50 atomic % or more and 80 atomic %, more preferably 60 atomic % or more and 80 atomic %, more preferably 70 atomic % or more and 80 atomic % or less.
  • the ratio of the number of indium atoms to the total number of atoms of indium, element M, and zinc is in the above-mentioned range.
  • the ratio of the number of indium atoms to the number of atoms of the metal element contained may be referred to as the indium content. The same applies to other metal elements.
  • EDX EDX
  • XPS inductively coupled plasma mass spectrometry
  • ICP-AES inductively coupled plasma-atomic emission spectrometry
  • the analysis may be performed by combining a plurality of these techniques. Note that for elements with low content, the actual content may differ from the content obtained by analysis due to the influence of analytical accuracy. For example, when the content of element M is low, the content of element M obtained by analysis may be lower than the actual content, quantification may be difficult, or element M may not be detected.
  • a composition in the vicinity includes a range of ⁇ 30% of the desired atomic ratio.
  • GBT Gate Bias Temperature
  • PBTS Positive Bias Temperature Stress
  • NBTS Negative Bias Temperature Stress
  • the PBTS and NBTS tests performed under light irradiation are called the PBTIS (Positive Bias Temperature Illumination Stress) test and the NBTIS (Negative Bias Temperature Illumination Stress) test, respectively.
  • n-channel transistors In the case of n-channel transistors, a positive potential is applied to the gate when the transistor is turned on (current passing state), so the amount of variation in threshold voltage during PBTS testing is one of the important items to note as an indicator of the reliability of the transistor.
  • a transistor with high reliability when a positive bias is applied can be obtained.
  • a transistor with a small amount of variation in threshold voltage in a PBTS test can be obtained.
  • One of the factors that causes the threshold voltage to fluctuate in the PBTS test is carrier trapping into defect levels at or near the interface between the semiconductor layer and the gate insulating layer.
  • the gallium content in the region of the semiconductor layer that contacts the gate insulating layer By lowering the gallium content in the region of the semiconductor layer that contacts the gate insulating layer, the generation of such defect levels can be suppressed.
  • the reason why the use of a metal oxide that does not contain gallium or has a low gallium content in the semiconductor layer can suppress the variation in threshold voltage in the PBTS test is thought to be, for example, as follows.
  • the gallium contained in the metal oxide has the property of attracting oxygen more easily than other metal elements (e.g., indium or zinc). Therefore, it is presumed that at the interface between the metal oxide that contains a lot of gallium and the gate insulating layer, gallium bonds with excess oxygen in the gate insulating layer, making it easier to create carrier (here, electron) trap sites. Therefore, when a positive potential is applied to the gate, carriers are trapped at the interface between the semiconductor layer and the gate insulating layer, which is thought to cause the threshold voltage to vary.
  • a metal oxide in which the atomic ratio of indium is higher than the atomic ratio of gallium can be applied to the semiconductor layer 108. It is more preferable to use a metal oxide in which the atomic ratio of zinc is higher than the atomic ratio of gallium. In other words, it is preferable to apply a metal oxide in which the atomic ratios of metal elements satisfy In>Ga and Zn>Ga to the semiconductor layer 108.
  • a metal oxide in which the ratio of the number of gallium atoms to the number of atoms of the contained metal element is higher than 0 atomic % and is 50 atomic % or less, preferably 0.1 atomic % to 40 atomic % or less, more preferably 0.1 atomic % to 35 atomic % or less, more preferably 0.1 atomic % to 30 atomic % or less, more preferably 0.1 atomic % to 25 atomic % or less, more preferably 0.1 atomic % to 20 atomic % or less, more preferably 0.1 atomic % to 15 atomic % or less, and more preferably 0.1 atomic % to 10 atomic % or less.
  • a metal oxide that does not contain gallium may be applied to the semiconductor layer 108.
  • In-Zn oxide may be applied to the semiconductor layer 108.
  • the field effect mobility of the transistor can be increased.
  • the atomic ratio of zinc to the atomic number of metal elements contained in the metal oxide the metal oxide becomes highly crystalline, so that the fluctuation in the electrical characteristics of the transistor is suppressed and the reliability can be increased.
  • a metal oxide that does not contain gallium and zinc, such as indium oxide may be applied to the semiconductor layer 108. By using a metal oxide that does not contain gallium, the fluctuation in the threshold voltage, particularly in the PBTS test, can be made extremely small.
  • an oxide containing indium and zinc can be used for the semiconductor layer 108.
  • gallium has been used as a representative example, the present invention can also be applied to a case where element M is used instead of gallium.
  • the semiconductor layer 108 it is preferable to use a metal oxide in which the atomic ratio of indium is higher than the atomic ratio of element M. It is also preferable to use a metal oxide in which the atomic ratio of zinc is higher than the atomic ratio of element M.
  • transistors used in areas where light can be incident have small fluctuations in electrical characteristics under light irradiation and high reliability against light. Reliability against light can be evaluated, for example, by the amount of variation in threshold voltage in an NBTIS test.
  • a transistor with high reliability against light can be obtained.
  • a transistor with a small variation in threshold voltage in NBTIS testing can be obtained.
  • a metal oxide in which the atomic ratio of element M is equal to or greater than the atomic ratio of indium has a larger band gap, and can reduce the variation in threshold voltage of a transistor in NBTIS testing.
  • the band gap of the metal oxide in the semiconductor layer 108 is preferably 2.0 eV or more, more preferably 2.5 eV or more, even more preferably 3.0 eV or more, even more preferably 3.2 eV or more, even more preferably 3.3 eV or more, even more preferably 3.4 eV or more, and even more preferably 3.5 eV or more.
  • metal oxides in which the ratio of the number of atoms of element M to the number of atoms of the contained metal elements is 20 atomic % or more and 70 atomic % or less, preferably 30 atomic % or more and 70 atomic % or less, more preferably 30 atomic % or more and 60 atomic % or less, more preferably 40 atomic % or more and 60 atomic % or less, and more preferably 50 atomic % or more and 60 atomic % or less can be preferably used.
  • metal oxides can be used in which the atomic ratio of indium to the atomic number of the metal element is equal to or less than the atomic ratio of gallium.
  • metal oxides in which the ratio of the number of gallium atoms to the number of atoms of the contained metal elements is 20 atomic % or more and 60 atomic % or less, preferably 30 atomic % or more and 60 atomic % or less, more preferably 40 atomic % or more and 60 atomic % or less, and more preferably 50 atomic % or more and 60 atomic % or less can be preferably used.
  • a metal oxide with a high content of element M By applying a metal oxide with a high content of element M to the semiconductor layer 108, a transistor with high reliability against light can be obtained. By applying this transistor to a transistor that requires high reliability against light, a semiconductor device with high reliability can be obtained.
  • the electrical characteristics and reliability of the transistor vary depending on the composition of the metal oxide applied to the semiconductor layer 108. Therefore, by varying the composition of the metal oxide according to the electrical characteristics and reliability required of the transistor, it is possible to obtain a semiconductor device that has both excellent electrical characteristics and high reliability.
  • the semiconductor layer 108 may have a stacked structure having two or more metal oxide layers.
  • the two or more metal oxide layers in the semiconductor layer 108 may have the same or approximately the same composition.
  • the two or more metal oxide layers in the semiconductor layer 108 may have different compositions.
  • gallium or aluminum as the element M.
  • a stacked structure of any one selected from indium oxide, indium gallium oxide, and IGZO, and any one selected from IAZO, IAGZO, and ITZO (registered trademark) can be used.
  • Fig. 3A shows a configuration example of a transistor 100A having a different configuration from the transistor 100 shown in Fig. 1A to Fig. 2.
  • Fig. 3A is a cross-sectional view of the transistor 100A corresponding to the dashed dotted line A1-A2 in the plan view shown in Fig. 1A.
  • the transistor 100A shown in FIG. 3A differs from the transistor 100 shown in FIG. 1B mainly in that the insulating layer 110s has a layered structure of an insulating layer 110s1 and an insulating layer 110s2 on the insulating layer 110s1.
  • the insulating layer 110s1 is provided in contact with the upper surface of the conductive layer 112a, the side surface of the insulating layer 110, and the side surface of the conductive layer 112b.
  • the insulating layer 110s2 is provided so as to face the upper surface of the conductive layer 112a, the side surface of the insulating layer 110, and the side surface of the conductive layer 112b via the insulating layer 110s1.
  • the materials and manufacturing methods used for the insulating layers 110a and 110c can be applied.
  • the materials and manufacturing methods used for the insulating layer 110b can be applied.
  • the insulating layer 110s2 which has a function of supplying oxygen, is in contact with the conductive layer 112a and the conductive layer 112b, there is a concern that the conductive layer 112a and the conductive layer 112b are oxidized, the amount of oxygen contained in the insulating layer 110s2 is reduced, and the amount of oxygen supplied from the insulating layer 110s2 to the semiconductor layer 108 is reduced.
  • the insulating layer 110s into a stacked structure of the insulating layer 110s1 and the insulating layer 110s2, it is possible to configure the insulating layer 110s2 not to be in contact with the conductive layer 112a and the conductive layer 112b.
  • Fig. 3B shows a configuration example of a transistor 100B that has a different configuration from the transistor 100 shown in Fig. 1A to Fig. 2.
  • Fig. 3B is a cross-sectional view of the transistor 100B corresponding to the dashed dotted line A1-A2 in the plan view shown in Fig. 1A.
  • the transistor 100B shown in FIG. 3B differs from the transistor 100 shown in FIG. 1B mainly in the configuration of the insulating layer 110s.
  • the bottom surface of the insulating layer 110s is in contact with the top surface of the insulating layer 110a, and the side surface of the insulating layer 110a is in contact with the semiconductor layer 108. In other words, in the transistor 100B, the insulating layer 110s is not in contact with the conductive layer 112a.
  • the insulating layer 110s can have the function of supplying oxygen to the semiconductor layer 108. Therefore, in a configuration in which the bottom surface of the insulating layer 110s is in contact with the conductive layer 112a, as in the transistor 100, oxygen diffused from the insulating layer 110s may oxidize a portion of the top surface of the conductive layer 112a, increasing its resistance, which may induce a defect that reduces the on-current of the transistor. In contrast, by using a configuration in which the insulating layer 110s and the conductive layer 112a are not in contact, as in the transistor 100B, the risk of inducing the above-mentioned defect can be reduced.
  • Fig. 4A shows a configuration example of a transistor 100C that has a different configuration from the transistor 100 shown in Fig. 1A to Fig. 2.
  • Fig. 4A is a cross-sectional view of the transistor 100C corresponding to the dashed dotted line A1-A2 in the plan view shown in Fig. 1A.
  • the transistor 100C shown in FIG. 4A differs from the transistor 100 shown in FIG. 1B mainly in that it does not have the conductive layer 112b and that the end of the semiconductor layer 108 extends to the outside of the conductive layer 112a in a plan view.
  • the semiconductor layer 108 has a region in contact with the top surface of the conductive layer 112a, the side surface of the insulating layer 110s, and the top surface of the insulating layer 110.
  • the semiconductor layer 108 can function as a semiconductor layer having a channel formation region and as the other of the source electrode and drain electrode.
  • the region of the semiconductor layer 108 facing the insulating layer 110s can function as the channel formation region.
  • the region located outside the channel formation region (the region in contact with the top surface of the insulating layer 110) can function as the other of the source electrode and drain electrode.
  • the resistance of the region in the semiconductor layer 108 that functions as the other of the source electrode or the drain electrode can be selectively reduced.
  • the impurities include one or more of hydrogen, boron, carbon, nitrogen, phosphorus, sulfur, arsenic, aluminum, magnesium, silicon, and noble gases.
  • noble gases include helium, neon, argon, krypton, and xenon.
  • a silicon nitride film or the like can be formed on the region that functions as the other of the source region or the drain region of the semiconductor layer 108 to make a part of the semiconductor layer 108 an oxide conductor (OC), thereby forming a low-resistance region in the semiconductor layer 108.
  • the regions corresponding to the source and drain regions of the semiconductor layer 108 can be made to have lower resistance than the channel formation region. Therefore, the channel formation region and the source and drain regions having lower resistance than the channel formation region can be separately formed in the semiconductor layer 108.
  • regions corresponding to the source and drain electrodes can be formed in the semiconductor layer 108 without providing the conductive layer 112b. Therefore, in the transistor 100C, the number of steps involved in manufacturing the transistor can be reduced by the amount that the conductive layer 112b is not provided.
  • Fig. 4B shows an example of a configuration of a transistor 100D that is different from the configuration of the transistor 100C shown in Fig. 4A.
  • Fig. 4B is a cross-sectional view of the transistor 100D corresponding to the dashed dotted line A1-A2 in the plan view of the transistor 100 shown in Fig. 1A.
  • the transistor 100D shown in FIG. 4B differs from the transistor 100C shown in FIG. 4A mainly in that the insulating layer 110 has a single-layer structure.
  • the insulating layer 110 is preferably made of a material that can be used for the insulating layer 110a and the insulating layer 110c described above. That is, it is preferable to use a material that has high blocking properties against oxygen and hydrogen. This can suppress oxidation of the conductive layer 112a due to diffusion of oxygen from the outside of the insulating layer 110. Even if the insulating layer 110 is not made of a material that releases oxygen, such as the insulating layer 110b, the insulating layer 110s can supply oxygen to the semiconductor layer 108 by using a material that releases oxygen. Therefore, oxygen vacancies (V O ) and V O H in the semiconductor layer 108 can be reduced. Since the transistor 100D has the insulating layer 110 having a single-layer structure, the number of steps required for forming the insulating layer 110 can be reduced compared to the transistor 100C and the like.
  • the material that can be used for the insulating layer 110 is not limited to the material that can be used for the insulating layer 110a and the insulating layer 110c.
  • the insulating layer 110 may be made of a material that can be used for the insulating layer 110b. In other words, a material that releases oxygen may be used. This allows oxygen to be released from the entire insulating layer 110, so that more oxygen can be supplied to the semiconductor layer 108 than in the transistor 100C, etc. Furthermore, the number of steps involved in forming the insulating layer 110 can be reduced compared to the transistor 100C, etc.
  • Fig. 5A shows a configuration example of a transistor 100E that has a different configuration from the transistor 100 shown in Fig. 1A to Fig. 2.
  • Fig. 5A is a cross-sectional view of the transistor 100E corresponding to the dashed dotted line A1-A2 in the plan view shown in Fig. 1A.
  • the transistor 100E shown in FIG. 5A differs from the transistor 100 shown in FIG. 1B mainly in that the conductive layer 112a has a layered structure.
  • the conductive layer 112a has a stacked structure of a conductive layer 112a_1 and a conductive layer 112a_2 on the conductive layer 112a_1.
  • the conductive layer 112a_1 is provided so as to be embedded in an opening formed in an insulating layer 115 on the substrate 102, and the top surface of the conductive layer 112a_1 and the top surface of the insulating layer 115 are planarized.
  • the conductive layer 112a_2 is located on the conductive layer 112a_1 and the insulating layer 115.
  • the height of the top surface of the insulating layer 115 relative to the substrate surface is the same or approximately the same as the height of the top surface of the conductive layer 112a_1 relative to the substrate surface.
  • the step on the surface on which the insulating layer 110 and the conductive layer 112b are formed can be made smaller than in a configuration in which the heights are matched or approximately mismatched. This makes it possible to reduce the step that can be formed on the upper surface of the conductive layer 112b and the step that can be formed on the upper surface of the insulating layer 110.
  • the process of forming the insulating layer 110s e.g., an etch-back process, etc.
  • the end of the conductive layer 112a_2 is located outside the end of the conductive layer 112a_1, but the end of the conductive layer 112a_2 may be located inside the end of the conductive layer 112a_1.
  • the conductive layer 112a_2 may be extended outside the conductive layer 112a_1, and the upper surface of the conductive layer 112a_2 may be in contact with the plug in the extended region.
  • the plug is provided so as to fill an opening (not shown) provided in the insulating layer 110, the insulating layer 195, etc.
  • the conductive layer 112a and the conductive layer 112b in contact with the semiconductor layer 108 are preferably made of a material that is not easily oxidized.
  • the resistance of the conductive layer 112a and the conductive layer 112b may become high. Since the conductive layer 112a and the conductive layer 112b function as wirings, it is preferable that the resistance is low.
  • the resistance of the conductive layer 112a can be reduced. Furthermore, oxygen vacancies ( VO ) and VOH in the semiconductor layer 108 can be reduced.
  • oxygen vacancies ( VO ) and VOH in the channel formation region have a large effect on the electrical characteristics and reliability of the transistor.
  • an increase in oxygen vacancies ( VO ) and VOH in the semiconductor layer 108 can be suppressed. Therefore, a transistor with a short channel length having good electrical characteristics and high reliability can be realized.
  • the conductive layer 112a_2 can be preferably made of one or more oxide conductors and nitride conductors.
  • the conductive layer 112a_1 can be preferably made of a material having a lower resistance than the conductive layer 112a_2.
  • the conductive layer 112a_1 can be preferably made of, for example, one or more of copper, aluminum, titanium, tungsten, and molybdenum, or an alloy containing one or more of the above-mentioned metals.
  • the conductive layer 112a_2 can be preferably made of In-Sn-Si oxide (ITSO), and the conductive layer 112a_1 can be preferably made of tungsten.
  • ITSO In-Sn-Si oxide
  • the configuration of the conductive layer 112a may be determined according to the wiring resistance required for the conductive layer 112a. For example, if the length of the wiring (conductive layer 112a) is short and a relatively high required wiring resistance is not a problem, the conductive layer 112a may have a single-layer structure and a material that is not easily oxidized may be used. On the other hand, if the length of the wiring (conductive layer 112a) is long and the required wiring resistance is relatively low, it is preferable to use a layered structure of a material that is not easily oxidized and a material with low resistance for the conductive layer 112a.
  • an inorganic insulating material or an organic insulating material can be used for the insulating layer 115.
  • the insulating layer 115 may have a laminated structure of an inorganic insulating material and an organic insulating material.
  • the materials and structures listed for the insulating layer 110b, the insulating layer 195, etc. can be suitably used for the insulating layer 115.
  • Fig. 5B shows an example of the configuration of a transistor 100F that is different from the configuration of the transistor 100 shown in Fig. 1A to Fig. 2.
  • Fig. 5B is a cross-sectional view of the transistor 100F corresponding to the dashed dotted line A1-A2 in the plan view shown in Fig. 1A.
  • the transistor 100F shown in FIG. 5B differs from the transistor 100 shown in FIG. 1B mainly in the configuration of the conductive layer 104 and the configuration of the insulating layer 195.
  • transistor 100F conductive layer 104 is provided on semiconductor layer 108 and insulating layer 106 so as to fill recesses that reflect the shape of the side surface of insulating layer 110s and the top surface of conductive layer 112a, and insulating layer 195 is provided so as to fill conductive layer 104.
  • the top surface of conductive layer 104 and the top surface of insulating layer 195 are planarized.
  • transistor 100F has a configuration in which the height of the top surface of conductive layer 104 relative to the substrate surface and the height of the top surface of insulating layer 195 relative to the substrate surface match or approximately match.
  • the transistor 100F can improve the coverage of the film provided on the conductive layer 104 and the insulating layer 195.
  • the semiconductor device of one embodiment of the present invention can be configured with any one or more of the above-described transistor 100 and transistors 100A to 100F. All of the transistors constituting the semiconductor device of one embodiment of the present invention have an insulating layer 110 having a region sandwiched between a source electrode and a drain electrode. Therefore, the channel length of all of the transistors constituting the semiconductor device of one embodiment of the present invention can be controlled by adjusting the film thickness of the insulating layer 110.
  • the thickness of the layer located between the source electrode and the drain electrode of each transistor is made different within the substrate plane, so that transistors with different channel lengths can be manufactured.
  • the semiconductor device of one embodiment of the present invention can have a transistor whose channel length is controlled by the thickness of the insulating layer 110, and a transistor whose channel length is controlled by the thickness of the insulating layer 110 and the thickness of a layer (film thickness adjustment layer) stacked above or below the insulating layer 110.
  • a film thickness adjustment layer is provided above or below the insulating layer 110 between the source electrode and the drain electrode. In this way, transistors with different channel lengths can be manufactured within the substrate plane.
  • the film thickness adjustment layer can be applied to any of the above-described transistors (transistor 100, transistors 100A to 100F).
  • the thickness adjustment layer preferably has a thickness of 0.01 to 0.99 times the total thickness of the insulating layer 110 and the thickness adjustment layer. This makes it possible to realize transistors with various channel lengths by introducing the thickness adjustment layer.
  • the material that can be used for the film thickness adjustment layer there are no particular limitations on the material that can be used for the film thickness adjustment layer. Any of an insulating layer, a conductive layer, and a semiconductor layer may be used as the film thickness adjustment layer. Furthermore, when an insulating layer is used for the film thickness adjustment layer, either an organic insulating material or an inorganic insulating material may be used. Furthermore, the film thickness adjustment layer may have a single layer structure, or a laminated structure composed of layers made of different materials.
  • insulating layer 110 a material that can be used for the above-mentioned insulating layer
  • insulating layer 110s a material that can be used for the above-mentioned insulating layer
  • a conductive layer a material that can be used for the above-mentioned conductive layer
  • a semiconductor layer a material that can be used for the above-mentioned semiconductor layer (semiconductor layer 108, etc.) can be used.
  • the channel length can be accurately shortened to below the limit resolution of an exposure device.
  • a film thickness adjustment layer stacked above or below the insulating layer 110 in addition to the insulating layer 110 between the source and drain electrodes of a transistor, and using an organic insulating material such as a resin that can be formed into a film by coating or the like as the film thickness adjustment layer, a transistor with an extremely long channel length can be realized with better productivity than when a material that can be formed into a film by a CVD method, sputtering method, or the like is used.
  • examples of organic insulating materials that can be used for the film thickness adjustment layer include the organic insulating materials that can be used for the insulating layer 110 described above.
  • transistors with different channel lengths can be formed using some common steps. Therefore, by applying a short-channel-length transistor to a transistor that requires a large on-state current, and applying a long-channel-length transistor to a transistor that requires high saturation characteristics (when operating in the saturation region, the magnitude of the drain current hardly changes with an increase in the drain voltage), a high-performance semiconductor device that utilizes the characteristics of each transistor can be realized.
  • the channel length direction of the transistor according to one embodiment of the present invention corresponds to the vertical direction
  • the area occupied by the transistor in the substrate surface does not increase depending on the channel length, as in the case of planar transistors. Therefore, the area occupied by each transistor in the substrate surface can be miniaturized regardless of the channel length, and a highly integrated semiconductor device can be realized.
  • the above-mentioned material that releases oxygen can be used for the insulating layer 110s in contact with the semiconductor layer 108, and therefore oxygen can be supplied to the semiconductor layer 108 regardless of the material of the film thickness adjustment layer.
  • oxygen can be supplied from the insulating layer 110s to the semiconductor layer 108 because the insulating layer 110s is provided in contact with the entire channel formation region of the semiconductor layer 108. Therefore, an increase in oxygen vacancy ( VO ) and VOH in the semiconductor layer 108 can be suppressed, and a transistor with favorable electrical characteristics and high reliability can be realized.
  • FIG. 6A illustrates an example of a semiconductor device including a transistor 100 and a transistor 200 having a channel length longer than that of the transistor 100.
  • the above description can be referred to for the transistor 100.
  • the transistor 200 is provided in a region of a substrate 102 that does not overlap with the transistor 100.
  • the transistor 200 has a conductive layer 204, an insulating layer 106, a semiconductor layer 208, a conductive layer 212a, and a conductive layer 212b.
  • the conductive layer 204 functions as a gate electrode.
  • a part of the insulating layer 106 functions as a gate insulating layer.
  • the conductive layer 212a functions as one of a source electrode and a drain electrode, and the conductive layer 212b functions as the other of the source electrode and the drain electrode.
  • the semiconductor layer 208 the entire region that overlaps with the gate electrode via the gate insulating layer between the source electrode and the drain electrode functions as a channel formation region.
  • a region in contact with the source electrode functions as a source region
  • a region in contact with the drain electrode functions as a drain region.
  • an insulating layer 110 (insulating layer 110a, insulating layer 110b, and insulating layer 110c) and a film thickness adjustment layer 211 on the insulating layer 110 are sandwiched.
  • the insulating layer 110, the film thickness adjustment layer 211, and the conductive layer 212b each have an opening.
  • the openings in the insulating layer 110 and the film thickness adjustment layer 211 are shown as openings 144
  • the opening in the conductive layer 212b is shown as openings 145.
  • the conductive layer 212a is exposed in the openings 144.
  • An insulating layer 210s is provided on the conductive layer 212a.
  • the insulating layer 210s is provided along the side walls of the opening 144 of the insulating layer 110 and the thickness adjustment layer 211, and the opening 145 of the conductive layer 212b (i.e., the side of the insulating layer 110 and the thickness adjustment layer 211 on the opening 144 side, and the side of the conductive layer 212b on the opening 145 side).
  • the insulating layer 210s contacts the upper surface of the conductive layer 212a, the side of the insulating layer 110, the side of the thickness adjustment layer 211, and the side of the conductive layer 212b in the opening 144 and the opening 145.
  • the distance along the interface between the semiconductor layer 208 and the insulating layer 210s between the upper surface of the conductive layer 212a and the upper surface of the conductive layer 212b corresponds to the channel length.
  • Opening 144 and opening 145 each have an area that overlaps with conductive layer 212a. Also, opening 144 and opening 145 have an area that overlaps with each other.
  • openings 144 and 145 can be the same as that of openings 142 and 143 described above.
  • the transistor 200 has a recess whose bottom is the top surface of the conductive layer 212a and whose inner wall is the side surface of the insulating layer 210s.
  • the semiconductor layer 208 is provided along the inside of the recess.
  • the semiconductor layer 208 contacts the upper surface of the conductive layer 212a and the side surface of the insulating layer 210s inside the openings 144 and 145.
  • the semiconductor layer 208 also contacts the upper surface of the conductive layer 212b outside the openings 144 and 145.
  • An insulating layer 106 is provided on the semiconductor layer 208.
  • the insulating layer 106 has a region overlapping with the conductive layer 212a with the semiconductor layer 208 sandwiched therebetween, a region facing the insulating layer 110 with the semiconductor layer 208 and the insulating layer 210s sandwiched therebetween, a region facing the film thickness adjustment layer 211 with the semiconductor layer 208 and the insulating layer 210s sandwiched therebetween, a region facing the conductive layer 212b with the semiconductor layer 208 and the insulating layer 210s sandwiched therebetween, and a region overlapping with the conductive layer 212b with the semiconductor layer 208 sandwiched therebetween.
  • the insulating layer 106 has a region facing the upper surface of the conductive layer 212a with the semiconductor layer 208 sandwiched therebetween, a region facing the side surface of the insulating layer 110 with the semiconductor layer 208 and the insulating layer 210s sandwiched therebetween, a region facing the side surface of the film thickness adjustment layer 211 with the semiconductor layer 208 and the insulating layer 210s sandwiched therebetween, a region facing the side surface of the conductive layer 212b with the semiconductor layer 208 and the insulating layer 210s sandwiched therebetween, and a region facing the upper surface of the conductive layer 212b with the semiconductor layer 208 sandwiched therebetween.
  • the insulating layer 106 has both the function as the gate insulating layer of the transistor 100 and the function as the gate insulating layer of the transistor 200.
  • a conductive layer 204 is provided on the insulating layer 106.
  • the conductive layer 204 has a region facing the semiconductor layer 208 between the conductive layer 212a and the conductive layer 212b, with the insulating layer 106 sandwiched therebetween.
  • An insulating layer 195 is provided to cover the conductive layer 212a, the semiconductor layer 208, the conductive layer 212b, the insulating layer 106, the conductive layer 204, and the like of the transistor 200.
  • the insulating layer 195 is a layer provided to cover both the transistor 100 and the transistor 200. As described above, the insulating layer 195 functions as a protective layer for the transistor 100 and also functions as a protective layer for the transistor 200.
  • the conductive layer 212a and the conductive layer 212b can be made of the materials that can be used for the conductive layer 112a and the conductive layer 112b described above.
  • the semiconductor layer 208 can be made of the materials that can be used for the semiconductor layer 108 described above.
  • the conductive layer 204 can be made of the materials that can be used for the conductive layer 104 described above.
  • the insulating layer 210s can be made of the materials that can be used for the insulating layer 110s described above. As described above, there is no particular limit to the materials that can be used for the film thickness adjustment layer 211.
  • Transistor 200 has the same configuration as transistor 100, except that film thickness adjustment layer 211 is sandwiched between the source electrode and drain electrode. Transistor 200 can be said to have a longer channel length than transistor 100 because film thickness adjustment layer 211 is sandwiched between the source electrode and drain electrode (by the film thickness of film thickness adjustment layer 211).
  • the transistors 100 and 200 can be fabricated separately on the same substrate by sharing some of the steps.
  • FIG. 6B shows an example of a semiconductor device including a transistor 100G and a transistor 200A having a channel length longer than that of the transistor 100G.
  • the transistor 100G has a similar structure to the transistor 100 except that the transistor 100G has an insulating layer 110d provided on the insulating layer 110 in addition to the insulating layer 110 (insulating layer 110a, insulating layer 110b, and insulating layer 110c) between the conductive layer 112a and the conductive layer 112b.
  • the transistor 200A has a similar structure to the transistor 200 except that the transistor 200A has an insulating layer 110d provided on the film thickness adjusting layer 211 in addition to the insulating layer 110 and the film thickness adjusting layer 211 between the conductive layer 212a and the conductive layer 212b.
  • Insulating layer 110d is provided on insulating layer 110c. In the region overlapping with transistor 100, insulating layer 110d is provided in contact with the upper surface of insulating layer 110c and sandwiched between insulating layer 110c and conductive layer 112b. In addition, in the region overlapping with transistor 200, insulating layer 110d is provided in contact with the side (side outside opening 144) and upper surface of film thickness adjustment layer 211 and sandwiched between film thickness adjustment layer 211 and conductive layer 212b.
  • the insulating layer 110d can be made of the same material as the insulating layers 110a and 110c. Depending on the material used for the film thickness adjustment layer 211, it may be preferable to provide an insulating layer 110d that covers the film thickness adjustment layer 211, as in the transistor 200A. For example, if the film thickness adjustment layer 211 is made of the same material as the insulating layer 110b (i.e., a material that releases oxygen), the conductive layer 212b may be oxidized by the oxygen released from the film thickness adjustment layer 211, resulting in high resistance. Therefore, by providing an insulating layer 110d, which has the function of suppressing the diffusion of oxygen, between the film thickness adjustment layer 211 and the conductive layer 212b, the occurrence of the above-mentioned problems can be suppressed.
  • the film thickness adjustment layer 211 is made of the same material as the insulating layer 110b (i.e., a material that releases oxygen)
  • the conductive layer 212b may be oxidized by the oxygen
  • transistor 100G and transistor 200A shown in FIG. 6B other than as described above, the description of transistor 100 and transistor 200 shown in FIG. 6A can be referred to.
  • FIG. 6C shows an example of a semiconductor device including a transistor 100G and a transistor 200B having a channel length longer than that of the transistor 100G.
  • the above description can be referred to for the transistor 100G.
  • the transistor 200B has a similar structure to the transistor 200A shown in FIG. 6B except that the insulating layer 210s has a stacked structure of an insulating layer 210s1 and an insulating layer 210s2 over the insulating layer 210s1.
  • Insulating layer 210s1 is provided in contact with the upper surface of conductive layer 212a, the side of insulating layer 110, the side of film thickness adjustment layer 211, and the side of conductive layer 212b. Insulating layer 210s2 is provided to face the upper surface of conductive layer 212a, the side of insulating layer 110, the side of film thickness adjustment layer 211, and the side of conductive layer 212b via insulating layer 210s1.
  • the insulating layer 210s1 may be made of a material that can be used for the insulating layer 110a and the insulating layer 110c.
  • the insulating layer 210s2 may be made of a material that can be used for the insulating layer 110b.
  • it may be preferable to make the insulating layer 210s have a laminated structure of the insulating layer 210s1 and the insulating layer 210s2 as in the transistor 200B.
  • a gas containing a resin material component may be generated from the film thickness adjustment layer 211, and the gas may diffuse to the semiconductor layer 208 through the insulating layer 210s.
  • the semiconductor layer 208 for example, increasing oxygen deficiency (V O ) and V O H in the semiconductor layer 208, etc.
  • the insulating layer 210s can suppress the diffusion of the gas into the semiconductor layer 208. Furthermore, as shown in Fig. 6C, by providing the insulating layer 110d covering the film thickness adjusting layer 211, the film thickness adjusting layer 211 can be surrounded by the insulating layer 110c, the insulating layer 110d, and the insulating layer 210s1, so that the gas generated from the film thickness adjusting layer 211 can be suppressed from diffusing to the outside.
  • transistor 100G and transistor 200B shown in FIG. 6C other than as described above, the description of transistor 100 and transistor 200 shown in FIG. 6A can be referred to.
  • [Configuration Example 1-11] 7A shows an example of a semiconductor device including a transistor 100 and a transistor 200C having a channel length longer than that of the transistor 100.
  • the above description can be referred to for the transistor 100.
  • the transistor 200C has a similar structure to the transistor 200 shown in FIG. 6A except that the stacking order of the insulating layer 110 and the film thickness adjustment layer 211 sandwiched between the conductive layers 212a and 212b is different.
  • the transistor 200 shown in FIG. 6A has a configuration in which an insulating layer 110 is provided on a conductive layer 212a, a film thickness adjustment layer 211 is provided on the insulating layer 110, and a conductive layer 212b is provided on the film thickness adjustment layer 211.
  • the transistor 200C shown in FIG. 7A has a configuration in which a film thickness adjustment layer 211 is provided on a conductive layer 212a, an insulating layer 110 is provided on the film thickness adjustment layer 211, and a conductive layer 212b is provided on the insulating layer 110. This allows the transistor 200C to achieve the same effects as the transistor 200.
  • transistor 100 and transistor 200C shown in FIG. 7A other than as described above, the description of transistor 100 and transistor 200 shown in FIG. 6A can be referred to.
  • the film thickness adjustment layer 211 in the region within the substrate plane where a transistor with a long channel length is fabricated, the film thickness adjustment layer 211 can be formed either above or below the insulating layer 110. Although not shown, the film thickness adjustment layer 211 can also be formed both above and below the insulating layer 110. Therefore, when multiple transistors with different channel lengths are fabricated within the same substrate plane, the degree of freedom in fabricating each transistor can be increased.
  • [Configuration Example 1-12] 7B shows an example of a semiconductor device including a transistor 100H and a transistor 200D having a channel length longer than that of the transistor 100H.
  • the transistor 100H has a similar structure to the transistor 100 except that, in addition to the insulating layer 110, an insulating layer 110e is provided under the insulating layer 110 between the conductive layer 112a and the conductive layer 112b.
  • the transistor 200D has a similar structure to the transistor 200C except that, in addition to the film thickness adjusting layer 211 and the insulating layer 110, an insulating layer 110e is provided under the film thickness adjusting layer 211 between the conductive layer 212a and the conductive layer 212b.
  • the insulating layer 110e is provided in contact with the upper and side surfaces of the conductive layer 112a, the upper and side surfaces of the conductive layer 212a, and the upper surface of the substrate 102.
  • the insulating layer 110e can be made of the same material as the insulating layers 110a and 110c. Depending on the material used for the film thickness adjustment layer 211, it may be preferable to provide the insulating layer 110e covering the bottom surface of the film thickness adjustment layer 211, as in the transistor 200D.
  • the film thickness adjustment layer 211 is made of the same material as the insulating layer 110b (i.e., a material that releases oxygen)
  • the conductive layer 212a may be oxidized by the oxygen released from the film thickness adjustment layer 211, and the resistance may increase. Therefore, by providing the insulating layer 110e, which has the function of suppressing the diffusion of oxygen, between the film thickness adjustment layer 211 and the conductive layer 212a, the occurrence of the above-mentioned problems can be suppressed.
  • transistor 100H and transistor 200D shown in FIG. 7B other than as described above, the description of transistor 100 and transistor 200C shown in FIG. 7A can be referred to.
  • FIG. 7C shows an example of a semiconductor device including a transistor 100H and a transistor 200E having a channel length longer than that of the transistor 100H.
  • the above description can be referred to for the transistor 100H.
  • the transistor 200E has a similar structure to the transistor 200D shown in FIG. 7B except that the insulating layer 210s has a stacked structure of an insulating layer 210s1 and an insulating layer 210s2 over the insulating layer 210s1.
  • transistor 100H and transistor 200E shown in FIG. 7C other than as described above, the description of transistor 100 and transistor 200C shown in FIG. 7A can be referred to.
  • Example of manufacturing method> A method for manufacturing a semiconductor device according to one embodiment of the present invention will be described below with reference to the drawings.
  • a plurality of transistors having different channel lengths can be separately manufactured within the same substrate by sharing some steps.
  • a case where a semiconductor device including a transistor 100 and a transistor 200 shown in FIG. 6A is manufactured will be described as an example.
  • the thin films (insulating films, semiconductor films, conductive films, etc.) that make up the semiconductor device can be formed using a sputtering method, a CVD method, a vacuum deposition method, a pulsed laser deposition (PLD) method, an atomic layer deposition (ALD) method, etc.
  • Sputtering methods include RF sputtering, which uses a high-frequency power source as the sputtering power source, DC sputtering, which uses a direct current power source, and pulsed DC sputtering, which changes the voltage applied to the electrodes in a pulsed manner.
  • RF sputtering is mainly used when depositing insulating films
  • DC sputtering is mainly used when depositing metal conductive films.
  • Pulsed DC sputtering is mainly used when depositing compounds such as oxides, nitrides, or carbides using the reactive sputtering method.
  • CVD methods can be classified into plasma CVD (PECVD) which uses plasma, thermal CVD (TCVD: Thermal CVD) which uses heat, and photo CVD (Photo CVD) which uses light. Furthermore, depending on the source gas used, they can be divided into metal CVD (MCVD: Metal CVD) and metal organic CVD (MOCVD: Metal Organic CVD).
  • PECVD plasma CVD
  • TCVD Thermal CVD
  • Photo CVD Photo CVD
  • MCVD Metal CVD
  • MOCVD Metal Organic CVD
  • the plasma CVD method can produce high-quality films at relatively low temperatures. Furthermore, because the thermal CVD method does not use plasma, it is a film formation method that can reduce plasma damage to the workpiece. For example, wiring, electrodes, elements (transistors, capacitors, etc.) included in a semiconductor device may become charged up by receiving electric charge from the plasma. At this time, the accumulated electric charge may destroy the wiring, electrodes, elements, etc. included in the semiconductor device. On the other hand, in the case of thermal CVD method, which does not use plasma, such plasma damage does not occur, and therefore the yield of semiconductor devices can be increased. Furthermore, because no plasma damage occurs during film formation with thermal CVD method, films with fewer defects can be obtained.
  • the ALD method can be a thermal ALD method in which the reaction between the precursor and reactant is carried out using only thermal energy, or a PEALD method in which a plasma-excited reactant is used.
  • the CVD and ALD methods are different from sputtering methods in which particles emitted from a target or the like are deposited. Therefore, they are film formation methods that are less affected by the shape of the workpiece and have good step coverage.
  • the ALD method has excellent step coverage and excellent thickness uniformity, making it suitable, for example, for coating the surface of an opening with a high aspect ratio.
  • the ALD method since the ALD method has a relatively slow film formation speed, it may be preferable to use it in combination with other film formation methods such as the CVD method, which has a fast film formation speed.
  • a film of any composition can be formed by changing the flow rate ratio of the raw material gases.
  • a film with a continuously changing composition can be formed by changing the flow rate ratio of the raw material gases while forming the film.
  • the ALD method by simultaneously introducing multiple different types of precursors, it is possible to deposit a film of any composition. Or, when multiple different types of precursors are introduced, it is possible to deposit a film of any composition by controlling the number of cycles of each precursor.
  • the thin films (insulating films, semiconductor films, conductive films, etc.) that make up semiconductor devices can be formed by methods such as spin coating, dipping, spray coating, inkjet, dispensing, screen printing, offset printing, doctor knife, slit coating, roll coating, curtain coating, and knife coating.
  • the thin film that constitutes the semiconductor device When processing the thin film that constitutes the semiconductor device, it can be processed using a photolithography method or the like.
  • the thin film may be processed using a nanoimprint method, a sandblasting method, a lift-off method, or the like.
  • island-shaped thin films may be directly formed using a film formation method that uses a shielding mask such as a metal mask.
  • the light used for exposure can be, for example, i-line (wavelength 365 nm), g-line (wavelength 436 nm), h-line (wavelength 405 nm), or a mixture of these. Other light such as ultraviolet light, KrF laser light, or ArF laser light can also be used.
  • Exposure can also be performed by immersion exposure technology. Extreme ultraviolet (EUV) light or X-rays can also be used as the light used for exposure. Electron beams can also be used instead of the light used for exposure. Extreme ultraviolet light, X-rays, or electron beams are preferable because they enable extremely fine processing. When exposure is performed by scanning a beam such as an electron beam, a photomask is not required.
  • etching the thin film for example, dry etching, wet etching, or sandblasting can be used.
  • a polishing process such as a CMP process can be preferably used.
  • a reflow process in which a conductive layer is heated to cause it to flow can also be preferably used.
  • a combination of the reflow process and the CMP process may also be used.
  • a dry etching process or a plasma process may also be used.
  • the polishing process, dry etching process, and plasma process may be performed multiple times, or may be performed in combination.
  • the order of the processes is not particularly limited, and may be set appropriately according to the unevenness of the surface to be treated.
  • a CMP method is used to precisely process the thin film to the desired thickness.
  • the thin film is first polished at a constant processing speed until part of the top surface is exposed. Then, polishing is continued at a slower processing speed until the thin film reaches the desired thickness, making it possible to process with high precision.
  • Methods for detecting the end point of polishing include an optical method in which light is shone on the surface of the workpiece and the change in the reflected light is detected, a physical method in which the processing device detects the change in the polishing resistance received from the workpiece, and a method in which magnetic field lines are applied to the workpiece surface and the change in the magnetic field lines due to the eddy currents that are generated are used.
  • the thickness of the thin film can be controlled with high precision by performing a polishing process under slow processing speed conditions while monitoring the thickness of the thin film using an optical method such as a laser interferometer. If necessary, the polishing process can be performed multiple times until the thin film reaches the desired thickness.
  • FIGS 8A to 10C explain a method for manufacturing a semiconductor device having the transistor 100 and the transistor 200 shown in Figure 6A.
  • a conductive film that will become the conductive layer 112a and the conductive layer 212a is formed on the substrate 102, and a part of the conductive film is removed to form the conductive layer 112a and the conductive layer 212a (FIG. 8A).
  • the conductive film can be formed by, for example, a sputtering method.
  • the conductive film can be processed by one or both of a wet etching method and a dry etching method.
  • insulating film 110a_f is formed on conductive layer 112a, conductive layer 212a, and substrate 102, insulating film 110b_f is formed on insulating film 110a_f, and insulating film 110c_f is formed on insulating film 110b_f.
  • the insulating film 110a_f and the insulating film 110c_f can be made of any of the materials that can be used for the insulating layer 110a and the insulating layer 110c described above.
  • the insulating film 110a_f and the insulating film 110c_f for example, silicon nitride, silicon nitride oxide, aluminum oxide, hafnium oxide, or the like can be suitably used.
  • a silicon nitride film can be formed by, for example, a sputtering method.
  • a silicon nitride film can be formed by, for example, a PEALD method.
  • an aluminum oxide film can be formed by, for example, a sputtering method.
  • a laminated structure of aluminum oxide and silicon nitride can be used.
  • a laminated structure of aluminum oxide formed by sputtering and silicon nitride formed by PEALD can be used.
  • the insulating film 110b_f can be made of any of the materials that can be used for the insulating layer 110b described above.
  • silicon oxide, silicon oxynitride, etc. can be suitably used as the insulating film 110b_f.
  • a silicon oxide film can be formed, for example, by using a sputtering method.
  • a silicon oxide film can be formed, for example, by using a PECVD method.
  • a silicon oxynitride film can be formed, for example, by using a PECVD method.
  • a silicon oxide film formed by sputtering and a silicon oxide or silicon oxynitride film formed by PECVD can be stacked together.
  • heat treatment may be performed. By performing heat treatment, water and hydrogen can be desorbed from the surface and inside of the insulating film 110b_f.
  • the temperature of the heat treatment is preferably 150°C or higher and lower than the distortion point of the substrate, more preferably 200°C or higher and 450°C or lower, even more preferably 250°C or higher and 450°C or lower, even more preferably 300°C or higher and 450°C or lower, even more preferably 300°C or higher and 400°C or lower, and even more preferably 350°C or higher and 400°C or lower.
  • the heat treatment can be performed in an atmosphere containing one or more of a noble gas, nitrogen, or oxygen.
  • a noble gas nitrogen, or oxygen
  • dry air dry air
  • the atmosphere it is preferable to use a high-purity gas with a dew point of -60°C or lower, preferably -100°C or lower.
  • a high-purity gas with a dew point of -60°C or lower, preferably -100°C or lower.
  • the heat treatment can be performed, for example, using an oven or a rapid thermal annealing (RTA) device. By using an RTA device, the heat treatment time can be shortened.
  • RTA rapid thermal annealing
  • a step of supplying oxygen to the insulating film 110b_f may be performed.
  • a metal oxide layer may be formed over the insulating film 110b_f to supply oxygen to the insulating film 110b_f.
  • heat treatment may be performed after the metal oxide layer is formed.
  • oxygen can be effectively supplied from the metal oxide layer to the insulating film 110b_f and oxygen can be contained in the insulating film 110b_f.
  • the oxygen supplied to the insulating film 110b_f is supplied to the semiconductor layer 108 and the semiconductor layer 208 in a later step, whereby oxygen vacancies ( VO ) and VOH in the semiconductor layer 108 and the semiconductor layer 208 can be reduced.
  • oxygen may be further supplied to the insulating film 110b_f through the metal oxide layer.
  • a method for supplying oxygen for example, an ion implantation method, an ion doping method, a plasma immersion ion implantation method, or a plasma treatment can be used.
  • the plasma treatment an apparatus that turns oxygen gas into plasma by high-frequency power can be preferably used.
  • a plasma etching apparatus and a plasma ashing apparatus can be used.
  • the metal oxide layer may be an insulating layer or a conductive layer.
  • aluminum oxide, hafnium oxide, hafnium aluminate, indium oxide, indium tin oxide (ITO), or silicon-doped indium tin oxide (ITSO) may be used for the metal oxide layer.
  • the metal oxide layer it is preferable to use an oxide material that contains one or more of the same elements as the semiconductor layer 108 and the semiconductor layer 208. In particular, it is preferable to use an oxide semiconductor material that can be applied to the semiconductor layer 108 and the semiconductor layer 208.
  • a material having a higher gallium composition (content) than the semiconductor layer 108 and the semiconductor layer 208 can be used.
  • the blocking property against oxygen can be further improved. This is preferable because it can prevent oxygen supplied to the insulating film 110b_f from being released to the outside through the metal oxide layer.
  • the metal oxide layer is preferably formed, for example, in an atmosphere containing oxygen.
  • it is preferably formed by a sputtering method in an atmosphere containing oxygen. This allows oxygen to be suitably supplied to the insulating film 110b_f when the metal oxide layer is formed.
  • the metal oxide layer is removed.
  • a wet etching method can be suitably used for removing the metal oxide layer.
  • the process of supplying oxygen to the insulating film 110b_f is not limited to the above-mentioned method.
  • oxygen radicals, oxygen atoms, oxygen atomic ions, oxygen molecular ions, or the like may be supplied to the insulating film 110b_f by ion doping, ion implantation, plasma treatment, or the like.
  • oxygen may be supplied to the insulating film 110b_f through the film. The film is preferably removed after oxygen is supplied.
  • a conductive film or a semiconductor film containing one or more of indium, zinc, gallium, tin, aluminum, chromium, tantalum, titanium, molybdenum, nickel, iron, cobalt, or tungsten can be used.
  • a film that will become layer 211_e is formed on insulating film 110c_f, and a portion of the film is removed to process the film, forming layer 211_e (FIG. 8B).
  • Layer 211_e is formed to have an area that overlaps with conductive layer 212a. Note that in a later process, an opening can be provided in layer 211_e to form film thickness adjustment layer 211.
  • a conductive film 112b_f is formed on the insulating film 110c_f and the layer 211_e.
  • the conductive film 112b_f can be formed using any of the materials that can be used for the conductive layer 112b described above.
  • a resist mask 191a is formed on the conductive film 112b_f using photolithography ( Figure 8C).
  • the conductive film 112b_f, the layer 211_e, the insulating film 110c_f, the insulating film 110b_f, and the insulating film 110a_f are partially removed using the resist mask 191a as a mask.
  • the conductive layer 112b_e having the opening 143 and the insulating layer 110 (insulating layer 110c, insulating layer 110b, and insulating layer 110a) having the opening 142 are formed.
  • the conductive layer 112b_e having the opening 145 and the film thickness adjustment layer 211 and insulating layer 110 having the opening 144 are formed.
  • the conductive layer 112a is exposed in the region overlapping with the opening 143 and the opening 142.
  • the conductive layer 212a is exposed in the region overlapping with the opening 145 and the opening 144. Then, the resist mask 191a is removed.
  • insulating film 110s_f is formed in contact with the upper surface of conductive layer 112b_e, the side surface of conductive layer 112b_e in opening 143, the side surface of insulating layer 110 in opening 142, the upper surface of conductive layer 112a in opening 142, the side surface of conductive layer 112b_e in opening 145, the side surface of film thickness adjustment layer 211 in opening 144, the side surface of insulating layer 110 in opening 144, and the upper surface of conductive layer 212a in opening 144 ( Figure 9A).
  • the insulating film 110s_f can be made of any of the materials that can be used for the insulating layer 110s described above.
  • the insulating film 110s_f By forming the insulating film 110s_f using a CVD method, an ALD method, or the like, it is possible to satisfactorily coat the insulating film 110s_f on the side surfaces of the conductive layer 112b_e in the openings 143 and 145, the side surfaces of the insulating layer 110 in the openings 142 and 144, and the side surfaces of the film thickness adjustment layer 211 in the opening 144, for example, which is preferable.
  • a part of the insulating film 110s_f is removed by etching to form the insulating layer 110s.
  • the insulating film 110s_f is etched to remove a part of it (a region in contact with the upper surface of the conductive layer 112a, a region in contact with the upper surface of the conductive layer 212a, and a region in contact with the upper surface of the conductive layer 112b_e), and the insulating layer 110s is formed by leaving the side of the conductive layer 112b_e in the opening 143 and the region in contact with the side of the insulating layer 110 in the opening 142 in the insulating film 110s_f.
  • the insulating layer 210s is formed by leaving the side of the conductive layer 112b_e in the opening 145, the side of the film thickness adjustment layer 211 in the opening 144, and the region in contact with the side of the insulating layer 110 in the opening 144 in the insulating film 110s_f.
  • anisotropic etching can be used to etch the insulating film 110s_f. More specifically, for example, highly anisotropic etching can be performed in dry etching to form the insulating layer 110s and the insulating layer 210s. The upper end portions of the insulating layer 110s and the insulating layer 210s each have a curved shape.
  • etch-back process The process of forming a planarizing film on an uneven film surface and then performing highly anisotropic etching (e.g., dry etching) on the uneven film along with the planarizing film to reduce the unevenness of the film is sometimes called the "etch-back process.”
  • highly anisotropic etching e.g., dry etching
  • the height of the upper ends of the insulating layers 110s and 210s relative to the substrate surface can be adjusted.
  • a resist mask 191b is formed on the conductive layer 112b_e so as to overlap the exposed regions of the conductive layer 112a and the exposed regions of the conductive layer 212a (FIG. 9B).
  • a part of the conductive layer 112b_e is removed using the resist mask 191b as a mask to form the conductive layer 112b and the conductive layer 212b.
  • the resist mask 191b is removed (FIG. 9C).
  • a resist mask 191b may be formed on the conductive film 112b_f to process the conductive film 112b_f, and after removing the resist mask 191b, a resist mask 191a may be formed to process the conductive film 112b_f, the layer 211_e, the insulating film 110c_f, the insulating film 110b_f, and the insulating film 110a_f that have been processed.
  • a semiconductor film that becomes the semiconductor layer 108 and the semiconductor layer 208 is formed by covering the exposed upper surface of the conductive layer 112a, the side of the insulating layer 110s, the curved portion of the insulating layer 110s, the upper surface of the conductive layer 112b, the side of the conductive layer 112b, the upper surface of the exposed conductive layer 212a, the side of the insulating layer 210s, the curved portion of the insulating layer 210s, the upper surface of the conductive layer 212b, the side of the conductive layer 212b, the upper surface of the film thickness adjustment layer 211, the side of the film thickness adjustment layer 211, and the upper surface of the insulating layer 110. Then, a part of the semiconductor film is removed by etching to form the semiconductor layer 108 and the semiconductor layer 208 (FIG. 10A).
  • the semiconductor layer 108 is preferably formed on the side of the insulating layer 110s with a thickness as uniform as possible.
  • the semiconductor layer 208 is preferably formed on the side of the insulating layer 210s with a thickness as uniform as possible.
  • the semiconductor films that become the semiconductor layer 108 and the semiconductor layer 208 are preferably formed using the ALD method.
  • film formation methods such as thermal ALD and PEALD.
  • thermal ALD method is preferred because it exhibits extremely high step coverage.
  • PEALD method is also preferred because it not only exhibits high step coverage but also allows low-temperature film formation.
  • the film can be formed by the ALD method using a precursor containing the constituent metal element and an oxidizing agent.
  • three precursors can be used: a precursor containing indium, a precursor containing gallium, and a precursor containing zinc.
  • two precursors can be used: a precursor containing indium, and a precursor containing gallium and zinc.
  • Indium-containing precursors that can be used include triethylindium, tris(2,2,6,6-tetramethyl-3,5-heptanedionate)indium, cyclopentadienylindium, and indium(III) chloride.
  • precursors containing gallium trimethylgallium, triethylgallium, gallium trichloride, tris(dimethylamido)gallium(III), gallium(III) acetylacetonate, tris(2,2,6,6-tetramethyl-3,5-heptanedionate)gallium, dimethylchlorogallium, diethylchlorogallium, etc. can be used.
  • dimethylzinc, diethylzinc, zinc bis(2,2,6,6-tetramethyl-3,5-heptanedionate), zinc chloride, etc. can be used as precursors containing zinc.
  • ozone oxygen, water, etc. can be used as an oxidizing agent.
  • Methods for controlling the composition of the resulting film include adjusting the flow ratio of the raw material gases, the time for which the raw material gases are flowed, the order in which the raw material gases are flowed, etc. By adjusting these, it is also possible to deposit a film whose composition changes continuously. It is also possible to deposit two or more films with different compositions in succession.
  • heat treatment may be performed.
  • the heat treatment can reduce water and hydrogen contained in the semiconductor film and supply oxygen to the semiconductor film from the insulating layer 110, the insulating layer 110s, the insulating layer 210s, etc. Note that the heat treatment may be performed after processing the semiconductor film.
  • the method of forming the semiconductor film that becomes the semiconductor layer 108 and the semiconductor layer 208 is not limited to the ALD method, and other film formation methods can be used.
  • the sputtering method since it is relatively easy to obtain a film with a low hydrogen content.
  • the substrate temperature during the formation of the semiconductor film that will become the semiconductor layer 108 and the semiconductor layer 208 is preferably from room temperature (25°C) to 200°C, more preferably from room temperature to 130°C. By keeping the substrate temperature within the above range, bending or distortion of the substrate can be suppressed when a large-area glass substrate is used.
  • the insulating layer 106 is formed to cover the semiconductor layer 108, the conductive layer 112b, the semiconductor layer 208, the conductive layer 212b, the film thickness adjustment layer 211, and the insulating layer 110 ( Figure 10B).
  • the insulating layer 106 is preferably formed using a film formation method that has high step coverage, and is preferably formed using the ALD method. Note that, if the semiconductor layer 108 and the semiconductor layer 208 can be sufficiently covered, the insulating layer 106 may be formed by a method other than the ALD method, and for example, a film formation method such as a PECVD method or a sputtering method can be used.
  • a process of supplying impurities to the semiconductor layer 108 and the semiconductor layer 208 through the insulating layer 106 may be performed.
  • the impurities include one or more of hydrogen, boron, carbon, nitrogen, phosphorus, sulfur, arsenic, aluminum, magnesium, silicon, and noble gases.
  • noble gases include helium, neon, argon, krypton, and xenon.
  • the impurities are preferably one or more of boron, phosphorus, aluminum, magnesium, and silicon.
  • the impurities that can be supplied include ion implantation, ion doping, plasma immersion ion implantation, and plasma treatment.
  • This treatment can reduce the resistance of the region in the semiconductor layer 108 that can become the source region or drain region of the transistor 100 (specifically, the region in contact with the conductive layer 112a or conductive layer 112b of the semiconductor layer 108) and the region in the semiconductor layer 208 that can become the source region or drain region of the transistor 200 (specifically, the region in contact with the conductive layer 212a or conductive layer 212b of the semiconductor layer 208).
  • a conductive film to become the conductive layer 104 and the conductive layer 204 is formed on the insulating layer 106.
  • the conductive material described above may be used as appropriate for the conductive film.
  • the conductive film may be formed by a sputtering method, a CVD method, an MBE method, a PLD method, an ALD method, or the like as appropriate.
  • the conductive film is preferably formed in contact with a region of the insulating layer 106 that faces the side surface of the insulating layer 110s and a region that faces the side surface of the insulating layer 210s. Therefore, the conductive film is preferably formed by a film formation method that has good coverage or embedding properties, and more preferably by a CVD method, an ALD method, or the like.
  • the conductive film that will become the conductive layer 104 and the conductive layer 204 is processed to form the conductive layer 104 and the conductive layer 204 (FIG. 10C).
  • the conductive layer 104 is formed to have a region that overlaps with the semiconductor layer 108 and the insulating layer 110s in a planar view.
  • the conductive layer 204 is formed to have a region that overlaps with the semiconductor layer 208 and the insulating layer 210s in a planar view.
  • the conductive layer 104 and the conductive layer 204 may be formed by photolithography.
  • the above processing can be performed by dry etching or wet etching. Processing by dry etching is suitable for fine processing.
  • insulating layer 195 is formed covering conductive layer 104, conductive layer 204, and insulating layer 106 ( Figure 6A).
  • Insulating layer 195 can be formed, for example, using the same materials and methods as insulating layers 110a and 110c.
  • the display device of this embodiment can be a high-resolution display device or a large display device. Therefore, the display device of this embodiment can be used in electronic devices with relatively large screens, such as television devices, desktop or notebook personal computers, computer monitors, digital signage, and large game machines such as pachinko machines, as well as in the display units of digital cameras, digital video cameras, digital photo frames, mobile phones, portable game machines, personal digital assistants, and audio playback devices.
  • electronic devices with relatively large screens such as television devices, desktop or notebook personal computers, computer monitors, digital signage, and large game machines such as pachinko machines, as well as in the display units of digital cameras, digital video cameras, digital photo frames, mobile phones, portable game machines, personal digital assistants, and audio playback devices.
  • the display device of this embodiment can be a high-definition display device. Therefore, the display device of this embodiment can be used, for example, in the display section of a wristwatch-type or bracelet-type information terminal (wearable device), as well as in the display section of a wearable device that can be worn on the head, such as a head-mounted display (HMD) or other VR device, and a glasses-type AR device.
  • a wearable device such as a head-mounted display (HMD) or other VR device, and a glasses-type AR device.
  • HMD head-mounted display
  • AR device glasses-type AR device
  • the semiconductor device of one embodiment of the present invention can be used in a display device or a module having the display device.
  • the module having the display device include a module in which a connector such as a flexible printed circuit (hereinafter, referred to as FPC) or a TCP (Tape Carrier Package) is attached to the display device, and a module in which an integrated circuit (IC) is mounted by a COG (Chip On Glass) method or a COF (Chip On Film) method, etc.
  • FPC flexible printed circuit
  • TCP Tape Carrier Package
  • FIG. 11 shows a perspective view of the display device 50A.
  • Display device 50A has a configuration in which substrate 152 and substrate 151 are bonded together.
  • substrate 152 is indicated by a dashed line.
  • the display device 50A has a display unit 168, a connection unit 140, a circuit unit 164, wiring 165, etc.
  • FIG. 11 shows an example in which an IC 173 and an FPC 172 are mounted on the display device 50A. Therefore, the configuration shown in FIG. 11 can also be said to be a display module having the display device 50A, an IC, and an FPC.
  • connection portion 140 is provided on the outside of the display portion 168.
  • the connection portion 140 can be provided along one side or multiple sides of the display portion 168. There may be one or multiple connection portions 140.
  • FIG. 11 shows an example in which the connection portion 140 is provided so as to surround the four sides of the display portion.
  • the connection portion 140 connects the common electrode of the display element and the conductive layer, and can supply a potential to the common electrode.
  • the circuit portion 164 has, for example, a scanning line driver circuit (also called a gate driver).
  • the circuit portion 164 may also have both a scanning line driver circuit and a signal line driver circuit (also called a source driver).
  • the wiring 165 has a function of supplying signals and power to the display unit 168 and the circuit unit 164.
  • the signals and power are input to the wiring 165 from the outside via the FPC 172, or are input to the wiring 165 from the IC 173.
  • FIG. 11 shows an example in which an IC 173 is provided on a substrate 151 by a COG method, a COF method, or the like.
  • an IC having one or both of a scanning line driver circuit and a signal line driver circuit can be used as the IC 173.
  • the display device 50A and the display module may be configured without an IC.
  • the IC may be mounted on an FPC by a COF method, or the like.
  • a transistor according to one embodiment of the present invention can be used in, for example, one or both of the display portion 168 and the circuit portion 164 of the display device 50A.
  • a transistor of one embodiment of the present invention when a transistor of one embodiment of the present invention is applied to a pixel circuit of a display device, the area occupied by the pixel circuit can be reduced, and a high-definition display device can be obtained. Furthermore, when a transistor of one embodiment of the present invention is applied to a driver circuit of a display device (e.g., one or both of a gate line driver circuit and a source line driver circuit), the area occupied by the driver circuit can be reduced, and a display device with a narrow frame can be obtained. Furthermore, since the transistor of one embodiment of the present invention has good electrical characteristics, the reliability of the display device can be improved by using it in the display device.
  • the display unit 168 is an area that displays an image in the display device 50A, and has a number of periodically arranged pixels 210.
  • Figure 11 shows an enlarged view of one pixel 210.
  • pixel arrangements there are no particular limitations on the pixel arrangement in the display device of this embodiment, and various methods can be applied. Examples of pixel arrangements include a stripe arrangement, an S-stripe arrangement, a matrix arrangement, a delta arrangement, a Bayer arrangement, and a pentile arrangement.
  • the pixel 210 shown in FIG. 11 has a subpixel 11R that emits red light, a subpixel 11G that emits green light, and a subpixel 11B that emits blue light.
  • Each of subpixels 11R, 11G, and 11B has a display element and a circuit that controls the driving of the display element.
  • the display element including, for example, liquid crystal elements and light-emitting elements.
  • display elements using shutter-type or optical interference-type MEMS (Micro Electro Mechanical Systems) elements, microcapsule-type, electrophoresis-type, electrowetting-type, or electronic liquid powder (registered trademark)-type can also be used.
  • QLED Quantum-dot LED
  • a light source and color conversion technology using quantum dot materials may also be used.
  • Display devices using liquid crystal elements include, for example, transmissive liquid crystal display devices, reflective liquid crystal display devices, and semi-transmissive liquid crystal display devices.
  • Light-emitting elements include, for example, self-emitting light-emitting elements such as LEDs, OLEDs (organic LEDs), and semiconductor lasers. As LEDs, for example, mini LEDs and micro LEDs can be used.
  • Light-emitting materials that light-emitting elements have include, for example, materials that emit fluorescence (fluorescent materials), materials that emit phosphorescence (phosphorescent materials), materials that exhibit thermally activated delayed fluorescence (thermally activated delayed fluorescence (TADF) materials), and inorganic compounds (quantum dot materials, etc.).
  • fluorescent materials materials that emit fluorescence
  • phosphorescent materials materials that emit phosphorescence
  • TADF thermally activated delayed fluorescence
  • inorganic compounds quantum dot materials, etc.
  • the light-emitting element can emit light of infrared, red, green, blue, cyan, magenta, yellow, or white.
  • the color purity can be increased by providing the light-emitting element with a microcavity structure.
  • one electrode functions as an anode and the other electrode functions as a cathode.
  • the display device of one embodiment of the present invention may be a top-emission type that emits light in a direction opposite to the substrate on which the light-emitting elements are formed, a bottom-emission type that emits light toward the substrate on which the light-emitting elements are formed, or a dual-emission type that emits light on both sides.
  • FIG. 12 shows an example of a cross section of the display device 50A when a portion of the area including the FPC 172, a portion of the circuit section 164, a portion of the display section 168, a portion of the connection section 140, and a portion of the area including the end portion are cut away.
  • the display device 50A shown in FIG. 12 has transistors 205D, 205R, 205G, and 205B, light-emitting elements 130R, 130G, and 130B between substrates 151 and 152.
  • Light-emitting element 130R is a display element included in subpixel 11R that emits red light
  • light-emitting element 130G is a display element included in subpixel 11G that emits green light
  • light-emitting element 130B is a display element included in subpixel 11B that emits blue light.
  • the display device 50A uses an SBS structure.
  • the SBS structure allows the material and configuration to be optimized for each light-emitting element, which increases the freedom of material and configuration selection and makes it easier to improve brightness and reliability.
  • the display device 50A is a top emission type.
  • transistors and the like can be arranged so as to overlap the light emitting region of the light emitting element, so the aperture ratio of the pixel can be increased compared to a bottom emission type.
  • Transistor 205D, transistor 205R, transistor 205G, and transistor 205B are all formed over a substrate 151.
  • OS transistors are used as transistor 205D, transistor 205R, transistor 205G, and transistor 205B.
  • Transistors of one embodiment of the present invention can be used as transistor 205D, transistor 205R, transistor 205G, and transistor 205B.
  • the display device 50A includes transistors of one embodiment of the present invention in both the display portion 168 and the circuit portion 164.
  • FIG. 12 shows an example in which a transistor having the same structure as the transistor 100 shown in FIG. 6A (a transistor having a short channel length) is used as the transistor 205D, and a transistor having the same structure as the transistor 200 shown in FIG. 6A (a transistor having a long channel length) is used as the transistor 205R, the transistor 205G, and the transistor 205B.
  • the circuit portion 164 is required to operate at high speed, and therefore preferably has a transistor having a large on-state current. Therefore, as shown in FIG. 12, it is preferable to have a transistor having a short channel length.
  • the display portion 168 is required to have a suppressed variation in light emission luminance between light-emitting elements, and therefore preferably has a transistor having a high drain current saturation characteristic. Therefore, as shown in FIG. 12, it is preferable to have a transistor having a long channel length. As described in embodiment 1, these transistors can be manufactured using the same material and by sharing some steps.
  • the pixel size can be reduced, and high definition can be achieved.
  • the area occupied by the circuit portion 164 can be reduced, and a narrower frame can be achieved.
  • the description of the previous embodiment can be referred to.
  • the transistor 205D has a conductive layer 104 that functions as a gate electrode, an insulating layer 106 that functions as a gate insulating layer, an insulating layer 110s, a conductive layer 112a that functions as one of the source electrode and the drain electrode, a conductive layer 112b that functions as the other of the source electrode and the drain electrode, and a semiconductor layer 108 that has a metal oxide.
  • the transistors 205R, 205G, and 205B each have a conductive layer 204 that functions as a gate electrode, an insulating layer 106 that functions as a gate insulating layer, an insulating layer 210s, a conductive layer 212a that functions as one of the source electrode and the drain electrode, a conductive layer 212b that functions as the other of the source electrode and the drain electrode, and a semiconductor layer 208 that has a metal oxide.
  • the transistor 205D is a transistor having a short channel length according to one embodiment of the present invention
  • the transistors 205R, 205G, and 205B are long-channel-length transistors according to one embodiment of the present invention, but this is not limited thereto.
  • a transistor having a long channel length (such as the transistor 200) may be used as the transistor 205D
  • a transistor having a short channel length (such as the transistor 100) may be used as the transistors 205R, 205G, and 205B.
  • Transistors having a short channel length may be used as all of the transistors 205D, 205R, 205G, and 205B.
  • Transistors having a long channel length may be used as all of the transistors 205D, 205R, 205G, and 205B.
  • Transistors having a long channel length may be used as all of the transistors 205D, 205R, 205G, and 205B.
  • the transistors included in the display device of this embodiment are not limited to the transistors of one embodiment of the present invention.
  • the display device may include a combination of a transistor of one embodiment of the present invention and a transistor having another structure.
  • the display device of this embodiment may have, for example, one or more of a planar transistor, a staggered transistor, and an inverted staggered transistor.
  • the transistors of the display device of this embodiment may be either a top-gate type or a bottom-gate type.
  • a gate may be provided above and below a semiconductor layer in which a channel is formed.
  • the display device of this embodiment may also have a transistor that uses silicon in the channel formation region (Si transistor).
  • Silicon may be single crystal silicon, polycrystalline silicon, amorphous silicon, etc.
  • a transistor having LTPS in the semiconductor layer (hereinafter also referred to as an LTPS transistor) can be used.
  • LTPS transistors have high field effect mobility and good frequency characteristics.
  • the OS transistor when the transistor operates in the saturation region, the OS transistor can reduce the change in source-drain current in response to a change in gate-source voltage compared to a Si transistor. Therefore, by using an OS transistor as a driving transistor included in a pixel circuit, the current flowing between the source and drain can be precisely determined by changing the gate-source voltage, and the amount of current flowing to the light-emitting element can be controlled. This makes it possible to increase the number of gray levels in the pixel circuit.
  • an OS transistor can pass a more stable current (saturation current) than a Si transistor, even when the source-drain voltage gradually increases. Therefore, by using an OS transistor as a driving transistor, a stable current can be passed to a light-emitting element, for example, even when the current-voltage characteristics of an EL element vary. In other words, when an OS transistor operates in the saturation region, the source-drain current hardly changes even when the source-drain voltage is changed, so the light emission luminance of the light-emitting element can be stabilized.
  • the transistors in the circuit unit 164 and the transistors in the display unit 168 may have the same structure or different structures.
  • the transistors in the circuit unit 164 may all have the same structure or there may be two or more types.
  • the transistors in the display unit 168 may all have the same structure or there may be two or more types.
  • All of the transistors in the display portion 168 may be OS transistors, all of the transistors in the display portion 168 may be Si transistors, or some of the transistors in the display portion 168 may be OS transistors and the rest may be Si transistors.
  • LTPS transistors and OS transistors are used in the display unit 168.
  • LTPO A configuration in which OS transistors are used as transistors that function as switches for controlling conduction/non-conduction between wirings, and LTPS transistors are used as transistors for controlling current.
  • one of the transistors in the display unit 168 functions as a transistor for controlling the current flowing to the light-emitting element, and can also be called a driving transistor.
  • One of the source and drain of the driving transistor is connected to the pixel electrode of the light-emitting element. It is preferable to use an LTPS transistor as the driving transistor. This makes it possible to increase the current flowing to the light-emitting element in the pixel circuit.
  • the other transistor in the display unit 168 functions as a switch for controlling pixel selection/non-selection, and can also be called a selection transistor.
  • the gate of the selection transistor is connected to a gate line, and one of the source and drain is connected to a source line (signal line). It is preferable to use an OS transistor as the selection transistor. This makes it possible to maintain the gradation of the pixel even if the frame frequency is significantly reduced (for example, 1 fps or less), and therefore power consumption can be reduced by stopping the driver when displaying a still image.
  • An insulating layer 195 is provided to cover transistors 205D, 205R, 205G, and 205B, and an insulating layer 235 is provided on insulating layer 195.
  • the insulating layer 195 preferably functions as a protective layer for the transistor.
  • the insulating layer 195 is preferably made of a material that is difficult for impurities such as water and hydrogen to diffuse into. This allows the insulating layer 195 to function as a barrier layer. With this structure, it is possible to effectively prevent impurities from diffusing from the outside into the transistor, and the reliability of the display device can be improved.
  • the insulating layer 195 preferably has one or more inorganic insulating films.
  • inorganic insulating films include oxide insulating films, nitride insulating films, oxynitride insulating films, and nitride oxide insulating films. Specific examples of these inorganic insulating films are as described above.
  • the insulating layer 235 preferably functions as a planarizing layer, and is preferably an organic insulating film. Materials that can be used for the organic insulating film include the organic insulating materials that can be used for the insulating layer 110 described above.
  • the insulating layer 235 may also have a laminated structure of an organic insulating film and an inorganic insulating film.
  • the outermost layer of the insulating layer 235 preferably functions as an etching protection layer. This makes it possible to prevent recesses from being formed in the insulating layer 235 when processing the pixel electrodes 111R, 111G, 111B, etc. Alternatively, recesses may be provided in the insulating layer 235 when processing the pixel electrodes 111R, 111G, 111B, etc.
  • Light-emitting elements 130R, 130G, and 130B are provided on insulating layer 235.
  • the light-emitting element 130R has a pixel electrode 111R on the insulating layer 235, an EL layer 113R on the pixel electrode 111R, and a common electrode 135 on the EL layer 113R.
  • the light-emitting element 130R shown in FIG. 12 emits red light (R).
  • the EL layer 113R has a light-emitting layer that emits red light.
  • the light-emitting element 130G has a pixel electrode 111G on the insulating layer 235, an EL layer 113G on the pixel electrode 111G, and a common electrode 135 on the EL layer 113G.
  • the light-emitting element 130G shown in FIG. 12 emits green light (G).
  • the EL layer 113G has a light-emitting layer that emits green light.
  • the light-emitting element 130B has a pixel electrode 111B on the insulating layer 235, an EL layer 113B on the pixel electrode 111B, and a common electrode 135 on the EL layer 113B.
  • the light-emitting element 130B shown in FIG. 12 emits blue light (B).
  • the EL layer 113B has a light-emitting layer that emits blue light.
  • EL layers 113R, 113G, and EL layers 113B are all shown with the same film thickness, but this is not limited to this.
  • EL layers 113R, 113G, and EL layers 113B may each have a different film thickness.
  • it is preferable that EL layers 113R, 113G, and EL layers 113B are set to a film thickness corresponding to the optical path length that intensifies the light emitted by each layer. This makes it possible to realize a microcavity structure and increase the color purity of the light emitted from each light-emitting element.
  • the pixel electrode 111R is connected to the conductive layer 212b of the transistor 205R through openings provided in the insulating layer 106, the insulating layer 195, and the insulating layer 235.
  • the pixel electrode 111G is connected to the conductive layer 212b of the transistor 205G
  • the pixel electrode 111B is connected to the conductive layer 212b of the transistor 205B.
  • the ends of the pixel electrodes 111R, 111G, and 111B are covered with an insulating layer 237.
  • the insulating layer 237 functions as a partition (also called a bank or spacer).
  • the insulating layer 237 can be provided in a single layer structure or a stacked structure using one or both of an inorganic insulating material and an organic insulating material.
  • the material that can be used for the insulating layer 195 and the material that can be used for the insulating layer 235 can be applied to the insulating layer 237.
  • the insulating layer 237 can electrically insulate the pixel electrode and the common electrode.
  • the insulating layer 237 can electrically insulate adjacent light-emitting elements from each other.
  • the common electrode 135 is a continuous film that is provided in common to the light-emitting elements 130R, 130G, and 130B.
  • the common electrode 135 that is shared by the multiple light-emitting elements is connected to the conductive layer 123 provided in the connection portion 140.
  • the conductive layer 123 it is preferable to use a conductive layer formed from the same material and in the same process as the pixel electrodes 111R, 111G, and 111B.
  • a conductive film that transmits visible light is used for the pixel electrode and the common electrode, which is the electrode from which light is extracted. It is preferable to use a conductive film that reflects visible light for the electrode from which light is not extracted.
  • a conductive film that transmits visible light may also be used for the electrode on the side from which light is not extracted.
  • the light emitted from the EL layer may be reflected by the reflective layer and extracted from the display device.
  • metals, alloys, electrically conductive compounds, and mixtures thereof can be appropriately used.
  • the material include metals such as aluminum, magnesium, titanium, chromium, manganese, iron, cobalt, nickel, copper, gallium, zinc, indium, tin, molybdenum, tantalum, tungsten, palladium, gold, platinum, silver, yttrium, and neodymium, and alloys containing these in appropriate combinations.
  • Examples of the material include indium tin oxide (In-Sn oxide, also called ITO), In-Si-Sn oxide (also called ITSO), indium zinc oxide (In-Zn oxide), and In-W-Zn oxide.
  • Examples of the material include alloys containing aluminum (aluminum alloys), such as an alloy of aluminum, nickel, and lanthanum (Al-Ni-La), and alloys containing silver, such as an alloy of silver and magnesium, and an alloy of silver, palladium, and copper (Ag-Pd-Cu, also called APC).
  • Such materials include elements belonging to Group 1 or 2 of the periodic table (e.g., lithium, cesium, calcium, and strontium) not listed above, rare earth metals such as europium and ytterbium, and alloys containing appropriate combinations of these, graphene, etc.
  • the light-emitting element preferably has a micro-optical resonator (microcavity) structure. Therefore, one of the pair of electrodes of the light-emitting element is preferably an electrode that is transparent and reflective to visible light (semi-transparent and semi-reflective electrode), and the other is preferably an electrode that is reflective to visible light (reflective electrode).
  • the light-emitting element have a microcavity structure, the light emitted from the light-emitting layer can be resonated between both electrodes, thereby intensifying the light emitted from the light-emitting element.
  • the light transmittance of the transparent electrode is 40% or more.
  • the visible light reflectance of the semi-transmissive/semi-reflective electrode is 10% or more and 95% or less, preferably 30% or more and 80% or less.
  • the visible light reflectance of the reflective electrode is 40% or more and 100% or less, preferably 70% or more and 100% or less.
  • the resistivity of these electrodes is preferably 1 ⁇ 10 ⁇ 2 ⁇ cm or less.
  • EL layer 113R, EL layer 113G, and EL layer 113B are each provided in an island shape.
  • the ends of adjacent EL layers 113R and 113G overlap, the ends of adjacent EL layers 113G and 113B overlap, and the ends of adjacent EL layers 113R and 113B overlap.
  • the ends of adjacent EL layers may overlap as shown in FIG. 12, but this is not limited to this. In other words, adjacent EL layers may not overlap and may be separated from each other.
  • EL layer 113R, EL layer 113G, and EL layer 113B each have at least a light-emitting layer.
  • the light-emitting layer has one or more types of light-emitting material.
  • a material that emits light of a color such as blue, purple, blue-purple, green, yellow-green, yellow, orange, or red is appropriately used.
  • a material that emits near-infrared light can also be used as the light-emitting material.
  • Light-emitting materials include fluorescent materials, phosphorescent materials, TADF materials, and quantum dot materials.
  • the light-emitting layer may have one or more organic compounds (host material, assist material, etc.) in addition to the light-emitting substance (guest material).
  • the one or more organic compounds one or both of a substance with high hole transport properties (hole transport material) and a substance with high electron transport properties (electron transport material) can be used.
  • a bipolar substance a substance with high electron transport properties and hole transport properties
  • a TADF material may be used as the one or more organic compounds.
  • the light-emitting layer preferably has, for example, a phosphorescent material and a hole-transporting material and an electron-transporting material, which are a combination that easily forms an exciplex.
  • ExTET Exciplex-Triple Energy Transfer
  • the energy transfer becomes smooth and light emission can be efficiently obtained.
  • the EL layer may have one or more of a layer containing a substance with high hole injection properties (hole injection layer), a layer containing a material with hole transport properties (hole transport layer), a layer containing a substance with high electron blocking properties (electron blocking layer), a layer containing a substance with high electron injection properties (electron injection layer), a layer containing a material with electron transport properties (electron transport layer), and a layer containing a substance with high hole blocking properties (hole blocking layer).
  • the EL layer may contain one or both of a bipolar material and a TADF material.
  • Eigen elements can be made of either low molecular weight compounds or high molecular weight compounds, and may contain inorganic compounds.
  • the layers constituting the luminescent element can be formed by deposition methods (including vacuum deposition methods), transfer methods, printing methods, inkjet methods, coating methods, etc.
  • the light-emitting element may have a single structure (a structure having only one light-emitting unit) or a tandem structure (a structure having multiple light-emitting units).
  • the light-emitting unit has at least one light-emitting layer.
  • the tandem structure is a structure in which multiple light-emitting units are connected in series via a charge-generating layer. When a voltage is applied between a pair of electrodes, the charge-generating layer has the function of injecting electrons into one of the two light-emitting units and injecting holes into the other.
  • the tandem structure makes it possible to obtain a light-emitting element capable of emitting light with high brightness. Furthermore, compared to a single structure, the tandem structure can reduce the current required to obtain the same brightness, thereby improving reliability.
  • the tandem structure may also be called a stack structure.
  • EL layer 113R has a structure having multiple light-emitting units that emit red light
  • EL layer 113G has a structure having multiple light-emitting units that emit green light
  • EL layer 113B has a structure having multiple light-emitting units that emit blue light.
  • a protective layer 131 is provided on the light-emitting element 130R, the light-emitting element 130G, and the light-emitting element 130B.
  • the protective layer 131 and the substrate 152 are bonded via an adhesive layer 149.
  • the substrate 152 is provided with a light-shielding layer 117.
  • a solid sealing structure or a hollow sealing structure can be applied to seal the light-emitting element.
  • the space between the substrate 152 and the substrate 151 is filled with an adhesive layer 149, and a solid sealing structure is applied.
  • the space may be filled with an inert gas (such as nitrogen or argon), and a hollow sealing structure may be applied.
  • the adhesive layer 149 may be provided so as not to overlap with the light-emitting element.
  • the space may also be filled with a resin different from the adhesive layer 149 provided in a frame shape.
  • the protective layer 131 is provided at least on the display unit 168, and is preferably provided so as to cover the entire display unit 168.
  • the protective layer 131 is preferably provided so as to cover not only the display unit 168, but also the connection unit 140 and the circuit unit 164.
  • the protective layer 131 is also preferably provided up to the end of the display device 50A.
  • the connection unit 214 there are portions where the protective layer 131 is not provided in order to connect the FPC 172 and the conductive layer 167.
  • the reliability of the light-emitting elements can be improved.
  • the protective layer 131 may have a single layer structure or a laminated structure of two or more layers.
  • the conductivity of the protective layer 131 does not matter.
  • At least one of an insulating film, a semiconductor film, and a conductive film can be used as the protective layer 131.
  • the protective layer 131 has an inorganic film, which prevents oxidation of the common electrode 135 and prevents impurities (water, oxygen, etc.) from entering the light-emitting element, thereby suppressing deterioration of the light-emitting element and improving the reliability of the display device.
  • an inorganic insulating film such as an oxide insulating film, a nitride insulating film, an oxynitride insulating film, or a nitride oxide insulating film can be used for the protective layer 131.
  • an inorganic insulating film such as an oxide insulating film, a nitride insulating film, an oxynitride insulating film, or a nitride oxide insulating film.
  • the protective layer 131 preferably has a nitride insulating film or a nitride oxide insulating film, and more preferably has a nitride insulating film.
  • the protective layer 131 may also be an inorganic film containing ITO, In-Zn oxide, Ga-Zn oxide, Al-Zn oxide, IGZO, or the like.
  • the inorganic film preferably has a high resistance, and more specifically, preferably has a higher resistance than the common electrode 135.
  • the inorganic film may further contain nitrogen.
  • the protective layer 131 has high transparency to visible light.
  • ITO, IGZO, and aluminum oxide are preferable because they are inorganic materials that have high transparency to visible light.
  • the protective layer 131 may be, for example, a laminated structure of an aluminum oxide film and a silicon nitride film on the aluminum oxide film, or a laminated structure of an aluminum oxide film and an IGZO film on the aluminum oxide film. By using such a laminated structure, it is possible to prevent impurities (water, oxygen, etc.) from penetrating into the EL layer.
  • the protective layer 131 may have an organic film.
  • the protective layer 131 may have both an organic film and an inorganic film.
  • organic films that can be used for the protective layer 131 include the organic insulating film that can be used for the insulating layer 235.
  • a connection portion 214 is provided in an area of the substrate 151 where the substrate 152 does not overlap.
  • the wiring 165 is connected to the FPC 172 via the conductive layer 166, the conductive layer 167, and the connection layer 242.
  • the wiring 165 is an example of a conductive layer having a single layer structure obtained by processing the same conductive film as the conductive layer 112a.
  • the conductive layer 166 is an example of a conductive layer having a single layer structure obtained by processing the same conductive film as the conductive layer 112b.
  • the conductive layer 167 is an example of a conductive layer having a single layer structure obtained by processing the same conductive film as the pixel electrode 111R, the pixel electrode 111G, and the pixel electrode 111B.
  • the conductive layer 167 is exposed on the upper surface of the connection portion 214. This allows the connection portion 214 and the FPC 172 to be connected via the connection layer 242.
  • the display device 50A is a top emission type. Light emitted by the light emitting elements is emitted towards the substrate 152. It is preferable to use a material that is highly transparent to visible light for the substrate 152.
  • the pixel electrodes 111R, 111G, and 111B contain a material that reflects visible light, and the counter electrode (common electrode 135) contains a material that transmits visible light.
  • the light-shielding layer 117 can be provided between adjacent light-emitting elements, in the connection section 140, in the circuit section 164, etc.
  • a colored layer such as a color filter may be provided on the surface of substrate 152 facing substrate 151 or on protective layer 131.
  • a color filter By providing a color filter over the light-emitting element, the color purity of the light emitted from the pixel can be increased.
  • various optical members can be arranged on the outside of the substrate 152 (the surface opposite to the substrate 151).
  • the optical members include a polarizing plate, a retardation plate, a light diffusion layer (such as a diffusion film), an anti-reflection layer, and a light collecting film.
  • a surface protection layer such as an antistatic film that suppresses the adhesion of dust, a water-repellent film that makes it difficult for dirt to adhere, a hard coat film that suppresses the occurrence of scratches due to use, and an impact absorbing layer may be arranged on the outside of the substrate 152.
  • a glass layer or a silica layer As the surface protection layer, it is possible to suppress the occurrence of surface contamination and scratches, which is preferable.
  • DLC diamond-like carbon
  • AlO x aluminum oxide
  • a polyester-based material a polycarbonate-based material, or the like
  • the substrates 151 and 152 may each be made of glass, quartz, ceramics, sapphire, resin, metal, alloy, semiconductor, or the like.
  • a material that transmits light is used for the substrate on the side from which light from the light-emitting element is extracted. If a flexible material is used for the substrates 151 and 152, the flexibility of the display device can be increased, and a flexible display can be realized.
  • a polarizing plate may also be used for at least one of the substrates 151 and 152.
  • the substrates 151 and 152 may each be made of polyester resins such as polyethylene terephthalate (PET) and polyethylene naphthalate (PEN), polyacrylonitrile resin, acrylic resin, polyimide resin, polymethyl methacrylate resin, polycarbonate (PC) resin, polyethersulfone (PES) resin, polyamide resin (nylon, aramid, etc.), polysiloxane resin, cycloolefin resin, polystyrene resin, polyamideimide resin, polyurethane resin, polyvinyl chloride resin, polyvinylidene chloride resin, polypropylene resin, polytetrafluoroethylene (PTFE) resin, ABS resin, cellulose nanofiber, etc. At least one of the substrates 151 and 152 may be made of glass having a thickness sufficient to provide flexibility.
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • polyacrylonitrile resin acrylic resin
  • polyimide resin polymethyl methacrylate resin
  • a substrate with high optical isotropy has small birefringence (it can also be said that the amount of birefringence is small).
  • films with high optical isotropy include triacetyl cellulose (TAC, also known as cellulose triacetate) film, cycloolefin polymer (COP) film, cycloolefin copolymer (COC) film, acrylic film, etc.
  • curing adhesives such as photo-curing adhesives such as ultraviolet curing adhesives, reactive curing adhesives, heat curing adhesives, and anaerobic adhesives.
  • photo-curing adhesives such as ultraviolet curing adhesives, reactive curing adhesives, heat curing adhesives, and anaerobic adhesives.
  • These adhesives include epoxy resin, acrylic resin, silicone resin, phenolic resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, and EVA (ethylene vinyl acetate) resin.
  • materials with low moisture permeability such as epoxy resin are preferable.
  • Two-part mixed resins may also be used.
  • Adhesive sheets, etc. may also be used.
  • connection layer 242 can be made of an anisotropic conductive film (ACF), an anisotropic conductive paste (ACP), or the like.
  • ACF anisotropic conductive film
  • ACP anisotropic conductive paste
  • Display device 50B] 13 is different from the display device 50A mainly in that a light-emitting element having a common EL layer 113 and a colored layer (such as a color filter) are used for each color subpixel.
  • a light-emitting element having a common EL layer 113 and a colored layer such as a color filter
  • the display device 50B shown in FIG. 13 has, between the substrate 151 and the substrate 152, a transistor 205D, a transistor 205R, a transistor 205G, a transistor 205B, a light-emitting element 130R, a light-emitting element 130G, a light-emitting element 130B, a colored layer 132R that transmits red light, a colored layer 132G that transmits green light, a colored layer 132B that transmits blue light, and the like.
  • the light-emitting element 130R has a pixel electrode 111R, an EL layer 113 on the pixel electrode 111R, and a common electrode 135 on the EL layer 113.
  • the light emitted by the light-emitting element 130R is extracted as red light to the outside of the display device 50B via the colored layer 132R.
  • the light-emitting element 130G has a pixel electrode 111G, an EL layer 113 on the pixel electrode 111G, and a common electrode 135 on the EL layer 113.
  • the light emitted by the light-emitting element 130G is extracted as green light to the outside of the display device 50B via the colored layer 132G.
  • the light-emitting element 130B has a pixel electrode 111B, an EL layer 113 on the pixel electrode 111B, and a common electrode 135 on the EL layer 113.
  • the light emitted by the light-emitting element 130B is extracted as blue light to the outside of the display device 50B via the colored layer 132B.
  • Light-emitting element 130R, light-emitting element 130G, and light-emitting element 130B each have a common EL layer 113 and a common electrode 135.
  • a configuration in which a common EL layer 113 is provided for the subpixels of each color can reduce the number of manufacturing steps compared to a configuration in which a different EL layer is provided for each subpixel of each color.
  • the light-emitting elements 130R, 130G, and 130B shown in FIG. 13 emit white light.
  • the white light emitted by the light-emitting elements 130R, 130G, and 130B passes through the colored layers 132R, 132G, and 132B, respectively, to obtain light of the desired color.
  • a light-emitting element that emits white light preferably includes two or more light-emitting layers.
  • light-emitting layers can be selected such that the emission colors of the two light-emitting layers are complementary to each other. For example, by making the emission color of the first light-emitting layer and the emission color of the second light-emitting layer complementary to each other, a configuration can be obtained in which the light-emitting element as a whole emits white light.
  • the emission colors of the three or more light-emitting layers can be combined to obtain a configuration in which the light-emitting element as a whole emits white light.
  • the EL layer 113 preferably has, for example, a light-emitting layer having a light-emitting material that emits blue light, and a light-emitting layer having a light-emitting material that emits visible light with a longer wavelength than blue.
  • the EL layer 113 preferably has, for example, a light-emitting layer that emits yellow light, and a light-emitting layer that emits blue light.
  • the EL layer 113 preferably has, for example, a light-emitting layer that emits red light, a light-emitting layer that emits green light, and a light-emitting layer that emits blue light.
  • a tandem structure For light-emitting elements that emit white light, it is preferable to use a tandem structure. Specifically, a two-stage tandem structure having a light-emitting unit that emits yellow light and a light-emitting unit that emits blue light, a two-stage tandem structure having a light-emitting unit that emits red and green light and a light-emitting unit that emits blue light, a three-stage tandem structure having, in this order, a light-emitting unit that emits blue light, a light-emitting unit that emits yellow, yellow-green or green light, and a light-emitting unit that emits blue light, or a three-stage tandem structure having, in this order, a light-emitting unit that emits blue light, a light-emitting unit that emits yellow, yellow-green or green light, and red light, and a light-emitting unit that emits blue light, etc.
  • the number of layers and the order of colors of the light-emitting units can be, from the anode side, a two-layer structure of B and Y, a two-layer structure of B and light-emitting unit X, a three-layer structure of B, Y, and B, or a three-layer structure of B, X, and B.
  • the number of layers and the order of colors of the light-emitting layers in light-emitting unit X can be, from the anode side, a two-layer structure of R and Y, a two-layer structure of R and G, a two-layer structure of G and R, a three-layer structure of G, R, and G, or a three-layer structure of R, G, and R.
  • another layer may be provided between the two light-emitting layers.
  • the light emitting element 130R, the light emitting element 130G, and the light emitting element 130B shown in FIG. 13 emit blue light.
  • the EL layer 113 has one or more light emitting layers that emit blue light.
  • the blue light emitted by the light emitting element 130B can be extracted.
  • a color conversion layer is provided between the light emitting element 130R or the light emitting element 130G and the substrate 152, so that the blue light emitted by the light emitting element 130R or the light emitting element 130G can be converted into light with a longer wavelength, and red or green light can be extracted.
  • a part of the light emitted by the light emitting element may be transmitted as it is without being converted by the color conversion layer.
  • Display device 50C A display device 50C shown in FIG. 14 differs from the display device 50B mainly in that it is a bottom emission type display device.
  • Light emitted by the light-emitting element is emitted toward the substrate 151. It is preferable to use a material that is highly transparent to visible light for the substrate 151. On the other hand, the translucency of the material used for the substrate 152 does not matter.
  • FIG. 14 shows an example in which the light-shielding layer 117 is provided on the substrate 151, the insulating layer 153 is provided on the light-shielding layer 117, and the transistors 205D, 205R (not shown), 205G, and 205B are provided on the insulating layer 153.
  • the colored layer 132R (not shown), the colored layer 132G, and the colored layer 132B are provided on the insulating layer 195, and the insulating layer 235 is provided on the colored layer 132R (not shown), the colored layer 132G, and the colored layer 132B.
  • the light-emitting element 130G which overlaps with the colored layer 132G, has a pixel electrode 111G, an EL layer 113, and a common electrode 135.
  • the light-emitting element 130B which overlaps with the colored layer 132B, has a pixel electrode 111B, an EL layer 113, and a common electrode 135.
  • the pixel electrodes 111G and 111B are each made of a material that is highly transparent to visible light. It is preferable to use a material that reflects visible light for the common electrode 135. In a bottom emission display device, a low resistance metal or the like can be used for the common electrode 135, so that voltage drops caused by the resistance of the common electrode 135 can be suppressed, and high display quality can be achieved.
  • the transistor of one embodiment of the present invention can be miniaturized and its occupation area can be reduced, so that in a display device with a bottom emission structure, the pixel aperture ratio can be increased or the pixel size can be reduced.
  • Display device 50D A display device 50D shown in FIG. 15 differs from the display device 50A mainly in that a light receiving element 130S is included.
  • Display device 50D has a light-emitting element and a light-receiving element (also called a light-receiving device) in each pixel.
  • a light-receiving element also called a light-receiving device
  • the organic EL element and the organic photodiode can be formed on the same substrate. Therefore, an organic photodiode can be built into a display device that uses an organic EL element.
  • display unit 168 has one or both of an imaging function and a sensing function. For example, in addition to displaying an image using all of the sub-pixels of display device 50D, some of the sub-pixels can provide light as a light source, some other sub-pixels can perform light detection, and the remaining sub-pixels can display an image.
  • the display device 50D it is not necessary to provide a light receiving unit and a light source separately from the display device 50D, and the number of parts in the electronic device can be reduced. For example, it is not necessary to provide a separate biometric authentication device in the electronic device, or a capacitive touch panel for scrolling, etc. Therefore, by using the display device 50D, it is possible to provide an electronic device with reduced manufacturing costs.
  • the display device 50D can capture an image using the light receiving element.
  • the image sensor can be used to capture images for personal authentication using a fingerprint, palm print, iris, pulse shape (including vein shape and artery shape), face, etc.
  • the light receiving element can be used as a touch sensor (also called a direct touch sensor) or a non-contact sensor (also called a hover sensor, hover touch sensor, or touchless sensor).
  • a touch sensor can detect an object (such as a finger, hand, or pen) by directly contacting the display device with the object.
  • a non-contact sensor can detect an object even if the object does not come into contact with the display device.
  • the light receiving element 130S has a pixel electrode 111S on an insulating layer 235, a functional layer 113S on the pixel electrode 111S, and a common electrode 135 on the functional layer 113S.
  • Light Lin is incident on the functional layer 113S from outside the display device 50D.
  • the pixel electrode 111S is connected to the conductive layer 212b of the transistor 205S through openings provided in the insulating layer 106, the insulating layer 195, and the insulating layer 235.
  • the ends of the pixel electrode 111S are covered by an insulating layer 237.
  • the common electrode 135 is a continuous film provided in common to the light receiving element 130S, the light emitting element 130R (not shown), the light emitting element 130G, and the light emitting element 130B.
  • the common electrode 135 shared by the light emitting element and the light receiving element is connected to the conductive layer 123 provided in the connection portion 140.
  • the functional layer 113S has at least an active layer (also called a photoelectric conversion layer).
  • the active layer includes a semiconductor.
  • the semiconductor include inorganic semiconductors such as silicon, and organic semiconductors including organic compounds.
  • an organic semiconductor is used as the semiconductor in the active layer.
  • the light-emitting layer and the active layer can be formed by the same method (for example, vacuum deposition), and the manufacturing equipment can be shared, which is preferable.
  • the functional layer 113S may further include a layer containing a material with high hole transport properties, a material with high electron transport properties, or a bipolar material (a material with high electron transport properties and hole transport properties) as a layer other than the active layer.
  • the functional layer 113S may further include a layer containing a material with high hole injection properties, a hole blocking material, a material with high electron injection properties, or an electron blocking material.
  • the materials that can be used in the above-mentioned light-emitting element can be used for the layers other than the active layer of the light-receiving element.
  • the light receiving element can be made of either a low molecular weight compound or a high molecular weight compound, and may contain an inorganic compound.
  • the layers that make up the light receiving element can be formed by a deposition method (including vacuum deposition), a transfer method, a printing method, an inkjet method, a coating method, etc.
  • the display device 50E shown in Fig. 16 is an example of a display device to which the MML (metal maskless) structure is applied. That is, the display device 50E has a light-emitting element manufactured without using a fine metal mask. Note that the laminated structure from the substrate 151 to the insulating layer 235 and the laminated structure from the protective layer 131 to the substrate 152 are similar to those of the display device 50A, and therefore the description thereof will be omitted.
  • light-emitting elements 130R, 130G, and 130B are provided on insulating layer 235.
  • the light-emitting element 130R has a conductive layer 124R on the insulating layer 235, a conductive layer 126R on the conductive layer 124R, a layer 133R on the conductive layer 126R, a common layer 134 on the layer 133R, and a common electrode 135 on the common layer 134.
  • the light-emitting element 130R shown in FIG. 16 emits red light (R).
  • the layer 133R has a light-emitting layer that emits red light.
  • the layer 133R and the common layer 134 can be collectively referred to as an EL layer.
  • one or both of the conductive layer 124R and the conductive layer 126R can be referred to as a pixel electrode.
  • the light-emitting element 130G has a conductive layer 124G on the insulating layer 235, a conductive layer 126G on the conductive layer 124G, a layer 133G on the conductive layer 126G, a common layer 134 on the layer 133G, and a common electrode 135 on the common layer 134.
  • the light-emitting element 130G shown in FIG. 16 emits green light (G).
  • the layer 133G has a light-emitting layer that emits green light.
  • the layer 133G and the common layer 134 can be collectively referred to as an EL layer.
  • one or both of the conductive layers 124G and 126G can be referred to as a pixel electrode.
  • the light-emitting element 130B has a conductive layer 124B on the insulating layer 235, a conductive layer 126B on the conductive layer 124B, a layer 133B on the conductive layer 126B, a common layer 134 on the layer 133B, and a common electrode 135 on the common layer 134.
  • the light-emitting element 130B shown in FIG. 16 emits blue light (B).
  • the layer 133B has a light-emitting layer that emits blue light.
  • the layer 133B and the common layer 134 can be collectively referred to as an EL layer.
  • one or both of the conductive layer 124B and the conductive layer 126B can be referred to as a pixel electrode.
  • layers provided in an island shape for each light-emitting element are indicated as layer 133B, layer 133G, or layer 133R, and a layer shared by a plurality of light-emitting elements is indicated as common layer 134.
  • layers 133R, 133G, and 133B may be referred to as island-shaped EL layers or EL layers formed in an island shape, without including common layer 134.
  • Layer 133R, layer 133G, and layer 133B are separated from each other.
  • the EL layer in an island shape for each light-emitting element, it is possible to suppress leakage current between adjacent light-emitting elements. This makes it possible to prevent unintended light emission caused by crosstalk, and to realize a display device with extremely high contrast.
  • layers 133R, 133G, and 133B are all shown to have the same film thickness, but this is not limited to this. Layers 133R, 133G, and 133B may each have a different film thickness.
  • the conductive layer 124R is connected to the conductive layer 212b of the transistor 205R through openings provided in the insulating layer 106, the insulating layer 195, and the insulating layer 235.
  • the conductive layer 124G is connected to the conductive layer 212b of the transistor 205G
  • the conductive layer 124B is connected to the conductive layer 212b of the transistor 205B.
  • the conductive layers 124R, 124G, and 124B are formed to cover the openings provided in the insulating layer 235.
  • Layer 128 is embedded in the recesses of the conductive layers 124R, 124G, and 124B, respectively.
  • Layer 128 has the function of planarizing the recesses of conductive layer 124R, conductive layer 124G, and conductive layer 124B.
  • Conductive layers 126R, 126G, and 126B connected to conductive layer 124R, conductive layer 124G, and conductive layer 124B are provided on conductive layer 124R, conductive layer 124G, conductive layer 124B, and layer 128, respectively. Therefore, the regions overlapping with the recesses of conductive layer 124R, conductive layer 124G, and conductive layer 124B can also be used as light-emitting regions, and the aperture ratio of the pixel can be increased. It is preferable to use a conductive layer that functions as a reflective electrode for conductive layer 124R and conductive layer 126R.
  • Layer 128 may be an insulating layer or a conductive layer.
  • Various inorganic insulating materials, organic insulating materials, and conductive materials can be used as appropriate for layer 128.
  • layer 128 is preferably formed using an insulating material, and is particularly preferably formed using an organic insulating material.
  • the organic insulating material that can be used for insulating layer 237 described above can be applied to layer 128.
  • FIG. 16 shows an example in which the top surface of layer 128 has a flat portion, but the shape of layer 128 is not particularly limited.
  • the top surface of layer 128 can have at least one of a convex curved surface, a concave curved surface, and a flat surface.
  • the height of the upper surface of layer 128 and the height of the upper surface of conductive layer 124R may be the same or approximately the same, or may be different from each other.
  • the height of the upper surface of layer 128 may be lower or higher than the height of the upper surface of conductive layer 124R.
  • the end of the conductive layer 126R may be aligned with the end of the conductive layer 124R, or may cover the side of the end of the conductive layer 124R.
  • the ends of the conductive layer 124R and the conductive layer 126R preferably have a tapered shape.
  • the ends of the conductive layer 124R and the conductive layer 126R preferably have a tapered shape with a taper angle of less than 90 degrees.
  • the layer 133R provided along the side of the pixel electrode has an inclined portion.
  • conductive layer 124G, conductive layer 126G, conductive layer 124B, and conductive layer 126B are similar to conductive layer 124R and conductive layer 126R, detailed description will be omitted.
  • conductive layer 126R The upper and side surfaces of conductive layer 126R are covered by layer 133R. Similarly, the upper and side surfaces of conductive layer 126G are covered by layer 133G, and the upper and side surfaces of conductive layer 126B are covered by layer 133B. Therefore, the entire area in which conductive layer 126R, conductive layer 126G, and conductive layer 126B are provided can be used as the light-emitting area of light-emitting element 130R, light-emitting element 130G, and light-emitting element 130B, thereby increasing the aperture ratio of the pixel.
  • a portion of the top surface and the side surfaces of layers 133R, 133G, and 133B are covered with insulating layers 125 and 127.
  • a common layer 134 is provided on layers 133R, 133G, and 133B, and insulating layers 125 and 127, and a common electrode 135 is provided on common layer 134.
  • Common layer 134 and common electrode 135 are each continuous films provided in common to multiple light-emitting elements.
  • the insulating layer 237 shown in FIG. 12 and the like is not provided between the conductive layer 126R and the layer 133R.
  • the display device 50E does not have an insulating layer (also called a partition, bank, spacer, etc.) that contacts the pixel electrode and covers the upper end of the pixel electrode. Therefore, the distance between adjacent light-emitting elements can be made extremely narrow. This makes it possible to provide a high-definition or high-resolution display device.
  • a mask for forming the insulating layer is not required, which reduces the manufacturing cost of the display device.
  • each of the layers 133R, 133G, and 133B has a light-emitting layer.
  • Each of the layers 133R, 133G, and 133B preferably has a light-emitting layer and a carrier transport layer (electron transport layer or hole transport layer) on the light-emitting layer.
  • each of the layers 133R, 133G, and 133B preferably has a light-emitting layer and a carrier block layer (hole block layer or electron block layer) on the light-emitting layer.
  • each of the layers 133R, 133G, and 133B preferably has a light-emitting layer, a carrier block layer on the light-emitting layer, and a carrier transport layer on the carrier block layer. Since the surfaces of the layers 133R, 133G, and 133B are exposed during the manufacturing process of the display device, by providing one or both of the carrier transport layer and the carrier block layer on the light-emitting layer, it is possible to suppress exposure of the light-emitting layer to the outermost surface and reduce damage to the light-emitting layer. This can improve the reliability of the light-emitting element.
  • the common layer 134 has, for example, an electron injection layer or a hole injection layer.
  • the common layer 134 may have an electron transport layer and an electron injection layer stacked together, or may have a hole transport layer and a hole injection layer stacked together.
  • the common layer 134 is shared by the light-emitting element 130R, the light-emitting element 130G, and the light-emitting element 130B.
  • Insulating layer 125 covers the sides of layers 133R, 133G, and 133B via insulating layer 125.
  • the side surfaces (and even parts of the top surfaces) of layers 133R, 133G, and 133B are covered with at least one of insulating layers 125 and 127, which prevents the common layer 134 (or common electrode 135) from coming into contact with the pixel electrodes and the side surfaces of layers 133R, 133G, and 133B, thereby preventing short circuits in the light-emitting elements. This improves the reliability of the light-emitting elements.
  • the insulating layer 125 is preferably in contact with the side surfaces of the layers 133R, 133G, and 133B. By configuring the insulating layer 125 to be in contact with the layers 133R, 133G, and 133B, peeling of the layers 133R, 133G, and 133B can be prevented, and the reliability of the light-emitting element can be improved.
  • the insulating layer 127 is provided on the insulating layer 125 so as to fill the recesses in the insulating layer 125. It is preferable that the insulating layer 127 covers at least a portion of the side surface of the insulating layer 125.
  • the gap between adjacent island-shaped layers can be filled, reducing the large unevenness of the surface on which layers (e.g., carrier injection layer and common electrode) are formed on the island-shaped layers, making it possible to make the surface flatter. This improves the coverage of the carrier injection layer, common electrode, etc.
  • layers e.g., carrier injection layer and common electrode
  • the common layer 134 and the common electrode 135 are provided on the layers 133R, 133G, and 133B, the insulating layer 125, and the insulating layer 127. Before the insulating layer 125 and the insulating layer 127 are provided, there is a step between the region where the pixel electrode and the island-shaped EL layer are provided and the region (region between the light-emitting elements) where the pixel electrode and the island-shaped EL layer are not provided. In the display device of one embodiment of the present invention, the step can be flattened by having the insulating layer 125 and the insulating layer 127, and the coverage of the common layer 134 and the common electrode 135 can be improved. Therefore, poor connection due to step disconnection can be suppressed. In addition, the step can be suppressed from locally thinning the common electrode 135 and increasing the electrical resistance.
  • the upper surface of the insulating layer 127 preferably has a highly flat shape.
  • the upper surface of the insulating layer 127 may have at least one of a flat surface, a convex curved surface, and a concave curved surface.
  • the upper surface of the insulating layer 127 preferably has a smooth convex curved shape with high flatness.
  • the insulating layer 125 can be an insulating layer containing an inorganic material.
  • an inorganic insulating film such as an oxide insulating film, a nitride insulating film, an oxynitride insulating film, or a nitride oxide insulating film can be used. Specific examples of these inorganic insulating films are as described above.
  • the insulating layer 125 may have a single layer structure or a laminated structure. In particular, aluminum oxide is preferable because it has a high selectivity with respect to the EL layer in etching and has a function of protecting the EL layer in the formation of the insulating layer 127 described later.
  • the insulating layer 125 may have a laminated structure of a film formed by the ALD method and a film formed by the sputtering method.
  • the insulating layer 125 may have a laminated structure of, for example, an aluminum oxide film formed by the ALD method and a silicon nitride film formed by the sputtering method.
  • the insulating layer 125 preferably has a function as a barrier insulating layer against at least one of water and oxygen.
  • the insulating layer 125 preferably has a function of suppressing the diffusion of at least one of water and oxygen.
  • the insulating layer 125 preferably has a function of capturing or fixing (also called gettering) at least one of water and oxygen.
  • a barrier insulating layer refers to an insulating layer that has barrier properties.
  • a barrier property refers to a function that suppresses the diffusion of the corresponding substance (also called low permeability). Or, a function that captures or fixes the corresponding substance (also called gettering).
  • the insulating layer 125 has a function as a barrier insulating layer or a gettering function, which makes it possible to suppress the intrusion of impurities (typically at least one of water and oxygen) that can diffuse from the outside into each light-emitting element. This configuration makes it possible to provide a highly reliable light-emitting element and further a highly reliable display device.
  • impurities typically at least one of water and oxygen
  • the insulating layer 125 has a low impurity concentration. This can prevent impurities from entering the EL layer from the insulating layer 125 and causing deterioration of the EL layer.
  • the impurity concentration in the insulating layer 125 it is possible to improve the barrier properties against at least one of water and oxygen.
  • the insulating layer 125 has a sufficiently low hydrogen concentration or a sufficiently low carbon concentration, and preferably both.
  • the insulating layer 127 provided on the insulating layer 125 has the function of flattening the unevenness of the insulating layer 125 formed between adjacent light-emitting elements. In other words, the presence of the insulating layer 127 has the effect of improving the flatness of the surface on which the common electrode 135 is formed.
  • an insulating layer containing an organic material can be suitably used.
  • the organic material it is preferable to use a photosensitive organic resin, for example, a photosensitive resin composition containing an acrylic resin.
  • acrylic resin does not only refer to polymethacrylic acid ester or methacrylic resin, but may refer to acrylic polymers in a broad sense.
  • the insulating layer 127 may be made of acrylic resin, polyimide resin, epoxy resin, imide resin, polyamide resin, polyimideamide resin, silicone resin, siloxane resin, benzocyclobutene resin, phenol resin, precursors of these resins, etc.
  • the insulating layer 127 may be made of organic materials such as polyvinyl alcohol (PVA), polyvinyl butyral, polyvinylpyrrolidone, polyethylene glycol, polyglycerin, pullulan, water-soluble cellulose, or alcohol-soluble polyamide resin.
  • PVA polyvinyl alcohol
  • a photoresist may be used as the photosensitive organic resin. Either a positive-type material or a negative-type material may be used as the photosensitive organic resin.
  • the insulating layer 127 may be made of a material that absorbs visible light. By having the insulating layer 127 absorb the light emitted from the light-emitting element, it is possible to suppress leakage of light from the light-emitting element to an adjacent light-emitting element through the insulating layer 127 (stray light). This can improve the display quality of the display device. In addition, since the display quality can be improved without using a polarizing plate in the display device, it is possible to reduce the weight and thickness of the display device.
  • Materials that absorb visible light include materials containing pigments such as black, materials containing dyes, resin materials with light absorbing properties (such as polyimide), and resin materials that can be used in color filters (color filter materials).
  • resin materials that can be used in color filters color filter materials.
  • mixing three or more colors of color filter materials makes it possible to create a resin layer that is black or close to black.
  • the transistor of one embodiment of the present invention can be miniaturized and its occupation area can be reduced, so that in a display device with a bottom emission structure, the pixel aperture ratio can be increased or the pixel size can be reduced.
  • a display device to which the semiconductor device of one embodiment of the present invention is applied can be a display device with extremely high resolution.
  • the display device of one embodiment of the present invention can be used in the display portion of a wristwatch-type or bracelet-type information terminal (wearable device), as well as in the display portion of a head-mounted display or other VR device, and a glasses-type AR device or other head-mounted device (HMD).
  • Display module 17A shows a perspective view of the display module 280.
  • the display module 280 includes a display device 300A and an FPC 290.
  • the display panel included in the display module 280 is not limited to the display device 300A, and may be a display device 300B or a display device 300C described later.
  • Display module 280 has substrate 291 and substrate 292.
  • Display module 280 has display section 281.
  • Display section 281 is an area that displays an image.
  • FIG. 17B is a perspective view showing a schematic configuration on the substrate 291 side.
  • a circuit section 282 On the substrate 291, a circuit section 282, a pixel circuit section 283 on the circuit section 282, and a pixel section 284 on the pixel circuit section 283 are stacked.
  • a terminal section 285 for connecting to an FPC 290 is provided in a portion of the substrate 291 that does not overlap with the pixel section 284.
  • the terminal section 285 and the circuit section 282 are connected by a wiring section 286 consisting of a plurality of wirings.
  • the pixel section 284 has a number of pixels 284a arranged periodically. An enlarged view of one pixel 284a is shown on the right side of FIG. 17B.
  • the pixel 284a has a sub-pixel 11R that emits red light, a sub-pixel 11G that emits green light, and a sub-pixel 11B that emits blue light.
  • the pixel circuit section 283 has a number of pixel circuits 283a arranged periodically. Each pixel circuit 283a is a circuit that controls the emission of three light-emitting elements in one pixel 284a.
  • One pixel circuit 283a may be configured to have three circuits that control the emission of one light-emitting element.
  • the pixel circuit 283a may be configured to have at least one selection transistor, one current control transistor (drive transistor), and a capacitance element for each light-emitting element. At this time, a gate signal is input to the gate of the selection transistor, and a source signal is input to the source. This realizes an active matrix display panel.
  • the circuit portion 282 has a circuit that drives each pixel circuit 283a of the pixel circuit portion 283.
  • a gate line driver circuit and a source line driver circuit may have at least one of an arithmetic circuit, a memory circuit, a power supply circuit, etc.
  • a transistor provided in the circuit portion 282 may constitute a part of the pixel circuit 283a.
  • the pixel circuit 283a may be constituted by a transistor included in the pixel circuit portion 283 and a transistor included in the circuit portion 282.
  • the FPC 290 functions as wiring for supplying video signals, power supply potential, etc. from the outside to the circuit section 282.
  • An IC may also be mounted on the FPC 290.
  • the display module 280 can be configured such that one or both of the pixel circuit section 283 and the circuit section 282 are provided overlappingly under the pixel section 284, so that the aperture ratio (effective display area ratio) of the display section 281 can be extremely high.
  • the aperture ratio of the display section 281 can be 40% or more and less than 100%, preferably 50% or more and 95% or less, and more preferably 60% or more and 95% or less.
  • the pixels 284a can be arranged at an extremely high density, so that the resolution of the display section 281 can be extremely high.
  • the pixels 284a are arranged in the display section 281 with a resolution of 2000 ppi or more and 30000 ppi or less, preferably 3000 ppi or more and 20000 ppi or less, more preferably 5000 ppi or more and 20000 ppi or less, and even more preferably 6000 ppi or more and 20000 ppi or less.
  • a display module 280 Since such a display module 280 has extremely high resolution, it can be suitably used in VR devices such as head-mounted displays, or glasses-type AR devices. For example, even in a configuration in which the display section of the display module 280 is viewed through a lens, the display module 280 has an extremely high resolution display section 281, so that even if the display section is enlarged with a lens, the pixels are not visible, and a highly immersive display can be performed. Furthermore, the display module 280 is not limited to this, and can be suitably used in electronic devices with relatively small display sections. For example, it can be suitably used in the display section of a wearable electronic device such as a wristwatch.
  • Display device 300A] 18 includes a substrate 331, a light-emitting element 130R, a light-emitting element 130G, a light-emitting element 130B, a capacitor 240, and a transistor 320.
  • the light-emitting element 130R is a display element included in the sub-pixel 11R that emits red light.
  • the light-emitting element 130G is a display element included in the sub-pixel 11G that emits green light
  • the light-emitting element 130B is a display element included in the sub-pixel 11B that emits blue light.
  • Substrate 331 corresponds to substrate 291 in FIG. 17A.
  • Transistor 320 is a vertical channel transistor in which an oxide semiconductor is used for a semiconductor layer in which a channel is formed.
  • the various transistors exemplified in embodiment 1 can be used for transistor 320.
  • An insulating layer 332 is provided on the substrate 331.
  • the insulating layer 332 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing from the substrate 331 to the transistor 320 and prevents oxygen from being released from the semiconductor layer 108 to the insulating layer 332 side.
  • a film in which hydrogen or oxygen is less likely to diffuse than a silicon oxide film such as an aluminum oxide film, a hafnium oxide film, or a silicon nitride film, can be used.
  • a conductive layer 112a is provided on the insulating layer 332. Also, on the conductive layer 112a, an insulating layer 110a, an insulating layer 110b on the insulating layer 110a, an insulating layer 110c on the insulating layer 110b, and a conductive layer 112b on the insulating layer 110c are provided. Openings are provided in the insulating layer 110a, the insulating layer 110b, the insulating layer 110c, and the conductive layer 112b, and an insulating layer 110s is provided along the sidewalls of each opening.
  • a semiconductor layer 108 is provided so as to cover the upper surface of the conductive layer 112a, the sidewalls of the insulating layer 110s, and the upper surface of the conductive layer 112b, an insulating layer 106 is provided on the semiconductor layer 108, and a conductive layer 104 is provided on the insulating layer 106.
  • An insulating layer 195 is provided on the insulating layer 106 and the conductive layer 104.
  • an insulating layer 196 is provided on the insulating layer 195. The upper surface of the insulating layer 196 is planarized, and an insulating layer 266 is provided on the insulating layer 196.
  • the insulating layer 196 and the insulating layer 266 function as interlayer insulating layers.
  • a barrier layer may be provided between the insulating layer 266 and the insulating layer 196 to prevent impurities such as water or hydrogen from diffusing from the insulating layer 266 to the transistor 320.
  • An insulating film similar to the insulating layer 332 can be used as the barrier layer.
  • the plug 274 connected to the conductive layer 112b is provided so as to be embedded in the insulating layer 266, the insulating layer 196, the insulating layer 195, and the insulating layer 106.
  • the plug 274 preferably has a conductive layer 274a that covers the side surfaces of the openings of the insulating layer 266, the insulating layer 196, the insulating layer 195, and the insulating layer 106, and a part of the upper surface of the conductive layer 112b, and a conductive layer 274b that contacts the upper surface of the conductive layer 274a.
  • a capacitor 240 is provided on the insulating layer 266.
  • the capacitor 240 has a conductive layer 241, a conductive layer 245, and an insulating layer 243 located between them.
  • the conductive layer 241 functions as one electrode of the capacitor 240
  • the conductive layer 245 functions as the other electrode of the capacitor 240
  • the insulating layer 243 functions as a dielectric of the capacitor 240.
  • the conductive layer 241 is provided on the insulating layer 266 and is embedded in the insulating layer 254.
  • the conductive layer 241 is connected to the conductive layer 112b of the transistor 320 by a plug 274.
  • the insulating layer 243 is provided to cover the conductive layer 241.
  • the conductive layer 245 is provided in a region that overlaps with the conductive layer 241 via the insulating layer 243.
  • An insulating layer 255a is provided covering the capacitor 240, an insulating layer 255b is provided on the insulating layer 255a, and an insulating layer 255c is provided on the insulating layer 255b.
  • Insulating layer 255a, insulating layer 255b, and insulating layer 255c can each preferably be made of an inorganic insulating film.
  • a silicon oxide film for insulating layer 255a and insulating layer 255c and a silicon nitride film for insulating layer 255b. This allows insulating layer 255b to function as an etching protection film.
  • an example is shown in which part of insulating layer 255c is etched to form a recess, but insulating layer 255c does not necessarily have to have a recess.
  • Light-emitting elements 130R, 130G, and 130B are provided on insulating layer 255c. For details of light-emitting elements 130R, 130G, and 130B, see the description of embodiment 2.
  • Light-emitting element 130R has pixel electrode 111R, layer 133R, common layer 134, and common electrode 135.
  • Light-emitting element 130G has pixel electrode 111G, layer 133G, common layer 134, and common electrode 135.
  • Light-emitting element 130B has pixel electrode 111B, layer 133B, common layer 134, and common electrode 135.
  • Common layer 134 and common electrode 135 are provided in common to light-emitting element 130R, light-emitting element 130G, and light-emitting element 130B.
  • Layer 133R of light-emitting element 130R has a light-emitting organic compound that emits at least red light.
  • Layer 133G of light-emitting element 130G has a light-emitting organic compound that emits at least green light.
  • Layer 133B of light-emitting element 130B has a light-emitting organic compound that emits at least blue light.
  • Layer 133R, layer 133G, and layer 133B can each be called an EL layer, and have at least a layer (light-emitting layer) that contains a light-emitting organic compound.
  • display device 300A a different light-emitting element is created for each emitted color, so there is little change in chromaticity between light emitted at low and high luminance.
  • layers 133R, 133G, and 133B are spaced apart from each other, the occurrence of crosstalk between adjacent subpixels can be suppressed even in a high-definition display panel. This makes it possible to realize a display panel that is both high-definition and has high display quality.
  • Insulating layer 125, insulating layer 127, and layer 129 are provided in the area between adjacent light-emitting elements.
  • the pixel electrodes 111R, 111G, and 111B of the light-emitting element are connected to the conductive layer 112b of the transistor 320 by the plug 256 embedded in the insulating layers 255a, 255b, and 255c, the conductive layer 241 embedded in the insulating layer 254, and the plug 274.
  • the height of the top surface of the insulating layer 255c and the height of the top surface of the plug 256 are the same or approximately the same.
  • Various conductive materials can be used for the plug.
  • a protective layer 131 is provided on the light-emitting elements 130R, 130G, and 130B.
  • a substrate 170 is attached to the protective layer 131 by an adhesive layer 171.
  • Display device 300B A display device having a configuration partially different from that described above will be described below, but the same configuration as the above will be referred to and the description thereof may be omitted.
  • the display device 300B shown in FIG. 19 shows an example in which a transistor 320A, which is a planar type transistor in which a semiconductor layer is formed on a flat surface, and a transistor 320B, which is a vertical channel type transistor, are stacked.
  • the transistor 320B has the same configuration as the transistor 320 in the display device 300A.
  • Transistor 320A has a semiconductor layer 351, an insulating layer 353, a conductive layer 354, a pair of conductive layers 355, an insulating layer 356, and a conductive layer 357.
  • the insulating layer 352 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing from the substrate 331 to the transistor 320 and prevents oxygen from being released from the semiconductor layer 351 toward the insulating layer 352.
  • impurities such as water or hydrogen
  • an aluminum oxide film, a hafnium oxide film, a silicon nitride film, or other film through which hydrogen or oxygen is less likely to diffuse than a silicon oxide film can be used as the insulating layer 352.
  • a conductive layer 357 is provided on the insulating layer 352, and an insulating layer 356 is provided covering the conductive layer 357.
  • the conductive layer 357 functions as a first gate electrode of the transistor 320A, and a part of the insulating layer 356 functions as a first gate insulating layer. It is preferable to use an oxide insulating film such as a silicon oxide film for at least the portion of the insulating layer 356 that is in contact with the semiconductor layer 351. It is preferable that the upper surface of the insulating layer 356 is planarized.
  • the semiconductor layer 351 is provided on the insulating layer 356.
  • the semiconductor layer 351 preferably has a metal oxide (also referred to as an oxide semiconductor) film that exhibits semiconductor characteristics.
  • a pair of conductive layers 355 is provided on and in contact with the semiconductor layer 351 and functions as a source electrode and a drain electrode.
  • Insulating layers 358 and 350 are provided to cover the top and side surfaces of the pair of conductive layers 355 and the side surfaces of the semiconductor layer 351.
  • the insulating layer 358 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing into the semiconductor layer 351 and prevents oxygen from being released from the semiconductor layer 351.
  • the insulating layer 358 can be an insulating film similar to the insulating layer 352.
  • Insulating layer 358 and insulating layer 350 have openings that reach semiconductor layer 351. Inside the openings, insulating layer 353, which is in contact with the upper surface of semiconductor layer 351, and conductive layer 354 are embedded. Conductive layer 354 functions as a second gate electrode, and insulating layer 353 functions as a second gate insulating layer.
  • the top surface of the conductive layer 354, the top surface of the insulating layer 353, and the top surface of the insulating layer 350 are planarized so that their heights are the same or approximately the same, and an insulating layer 359 is provided to cover them.
  • the insulating layer 359 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing into the transistor 320.
  • the insulating layer 359 can be an insulating film similar to the insulating layer 352 described above.
  • Transistor 320 has a structure in which a semiconductor layer in which a channel is formed is sandwiched between two gates.
  • the two gates may be connected and the transistor may be driven by supplying the same signal to them.
  • the threshold voltage of the transistor may be controlled by applying a potential to one of the two gates for controlling the threshold voltage and a potential to drive the other.
  • a display device 300C shown in FIG. 20 has a stacked structure of a transistor 310 having a channel formed in a semiconductor substrate and a transistor 320B which is a vertical channel transistor.
  • the transistor 310 has a channel formation region in the substrate 301.
  • the substrate 301 may be, for example, a semiconductor substrate such as a single crystal silicon substrate.
  • the transistor 310 has a part of the substrate 301, a conductive layer 311, a low resistance region 312, an insulating layer 313, and an insulating layer 314.
  • the conductive layer 311 functions as a gate electrode.
  • the insulating layer 313 is located between the substrate 301 and the conductive layer 311, and functions as a gate insulating layer.
  • the low resistance region 312 is a region in which the substrate 301 is doped with impurities, and functions as either a source or a drain.
  • the insulating layer 314 is provided to cover the side surface of the conductive layer 311.
  • an element isolation layer 315 is provided between two adjacent transistors 310 so as to be embedded in the substrate 301.
  • This embodiment can be implemented by combining at least a portion of it with other embodiments described in this specification.
  • FIG. 21 is a block diagram illustrating the display device 300.
  • the display device 300 has a display unit 435, a first drive circuit unit 431, and a second drive circuit unit 432.
  • the display unit 435 has a plurality of pixels 230 arranged in a matrix of m rows (m is an integer greater than or equal to 1) and n columns (n is an integer greater than or equal to 1).
  • Display unit 435 corresponds to, for example, display unit 168 in FIG. 11, and pixel 230 corresponds to, for example, subpixel 11R, subpixel 11G, subpixel 11B, and pixel 210 in FIG. 11.
  • the display unit 435 corresponds to, for example, the display unit 281 in FIG. 17, and the pixel 230 corresponds to, for example, the sub-pixels 11R, 11G, and 11B, and the pixel 284a in FIG. 17.
  • pixel 230 in the first row and nth column is indicated as pixel 230[1,n]
  • pixel 230 in the mth row and first column is indicated as pixel 230[m,1]
  • pixel 230 in the mth row and nth column is indicated as pixel 230[m,n].
  • any pixel 230 included in display unit 435 may be indicated as pixel 230[r,s]. r is an integer between 1 and m, and s is an integer between 1 and n.
  • the circuit included in the first drive circuit unit 431 functions, for example, as a scanning line drive circuit.
  • the circuit included in the second drive circuit unit 432 functions, for example, as a signal line drive circuit. Note that some kind of circuit may be provided at a position facing the first drive circuit unit 431 across the display unit 435. Note that some kind of circuit may be provided at a position facing the second drive circuit unit 432 across the display unit 435. Note that the circuits included in the first drive circuit unit 431 and the second drive circuit unit 432 are collectively referred to as the peripheral drive circuit 433.
  • the peripheral driver circuit 433 can include various circuits such as a shift register circuit, a level shifter circuit, an inverter circuit, a latch circuit, an analog switch circuit, a multiplexer circuit, a demultiplexer circuit, and a logic circuit.
  • the peripheral driver circuit 433 can include a transistor 100 according to one embodiment of the present invention. Note that the transistor included in the peripheral driver circuit and the transistor included in the pixel 230 may be formed in the same process.
  • the display device 300 also has m wires 436 that are arranged approximately in parallel and whose potential is controlled by a circuit included in the first drive circuit unit 431, and n wires 437 that are arranged approximately in parallel and whose potential is controlled by a circuit included in the second drive circuit unit 432.
  • FIG. 21 shows an example in which wiring 436 and wiring 437 are connected to pixel 230.
  • wiring 436 and wiring 437 are just an example, and wirings connected to pixel 230 are not limited to wiring 436 and wiring 437.
  • the pixel 230 includes a pixel circuit 51 (a pixel circuit 51A, a pixel circuit 51B, a pixel circuit 51C, a pixel circuit 51D, or a pixel circuit 51E) and a light-emitting element 61.
  • the light-emitting element described in the present embodiment refers to a self-emitting display element such as an organic electroluminescent element (also called an OLED).
  • the light-emitting element connected to the pixel circuit can be a self-emitting light-emitting element such as an LED, micro LED, QLED, or semiconductor laser.
  • the pixel circuit 51A shown in FIG. 22A is a 2Tr1C type pixel circuit having a transistor 52A, a transistor 52B, and a capacitor 53.
  • One of the source or drain of transistor 52A is connected to wiring SL, and the gate of transistor 52A is connected to wiring GL.
  • One of the source or drain of transistor 52A is connected to the gate of transistor 52B and one terminal of capacitor 53.
  • One of the source or drain of transistor 52B is connected to wiring ANO.
  • the other of the source or drain of transistor 52B is connected to the other terminal of capacitor 53 and the anode of light-emitting element 61.
  • the cathode of light-emitting element 61 is connected to wiring VCOM.
  • the region to which the other of the source or drain of transistor 52A, the gate of transistor 52B, and one terminal of capacitor 53 are connected functions as node ND.
  • the wiring GL corresponds to the wiring 436
  • the wiring SL corresponds to the wiring 437.
  • the wiring VCOM is a wiring that provides a potential for supplying a current to the light-emitting element 61.
  • the transistor 52A has a function of controlling the conductive state or non-conductive state between the wiring SL and the gate of the transistor 52B based on the potential of the wiring GL. For example, VDD is supplied to the wiring ANO, and VSS is supplied to the wiring VCOM.
  • an image signal is supplied from the wiring SL to the node ND. Then, by turning off the transistor 52A, the image signal is held in the node ND.
  • a transistor with a low off-state current it is preferable to use a transistor with a low off-state current as the transistor 52A.
  • an OS transistor is preferable to use as the transistor 52A.
  • Transistor 52B has a function of controlling the amount of current flowing through light-emitting element 61.
  • Capacitor 53 has a function of holding the gate potential of transistor 52B. The intensity of light emitted by light-emitting element 61 is controlled according to an image signal supplied to the gate (node ND) of transistor 52B.
  • the pixel circuit 51B shown in FIG. 22B is a 3Tr1C type pixel circuit having transistors 52A, 52B, and 52C, and a capacitor 53.
  • the pixel circuit 51B shown in FIG. 22B has a configuration in which a transistor 52C is added to the pixel circuit 51A shown in FIG. 22A.
  • One of the source or drain of transistor 52C is connected to the other of the source or drain of transistor 52B.
  • the other of the source or drain of transistor 52C is connected to wiring V0.
  • a reference potential is supplied to wiring V0.
  • Transistor 52C has a function of controlling the conductive or non-conductive state between the other of the source or drain of transistor 52B and wiring V0 based on the potential of wiring GL.
  • Wiring V0 is a wiring for providing a reference potential.
  • the reference potential of wiring V0 provided via transistor 52C can suppress variations in the gate-source voltage of transistor 52B.
  • the wiring V0 can also be used to obtain a current value that can be used to set pixel parameters. More specifically, the wiring V0 can function as a monitor line for outputting the current flowing through the transistor 52B or the current flowing through the light-emitting element 61 to the outside.
  • the current output to the wiring V0 can be converted into a voltage by a source follower circuit or the like and output to the outside. Alternatively, it can be converted into a digital signal by an A-D converter or the like and output to the outside.
  • the pixel circuit 51C shown in FIG. 23A has a configuration in which a transistor 52D is added to the pixel circuit 51B shown in FIG. 22B.
  • the pixel circuit 51C shown in FIG. 23A is a 4Tr1C type pixel circuit having a transistor 52A, a transistor 52B, a transistor 52C, a transistor 52D, and a capacitor 53.
  • Wiring GL1, wiring GL2, and wiring GL3 are connected to pixel circuit 51C.
  • Wiring GL1 is connected to the gate of transistor 52A
  • wiring GL2 is connected to the gate of transistor 52C
  • wiring GL3 is connected to the gate of transistor 52D.
  • wirings GL1, GL2, and GL3 may be collectively referred to as wirings GL. Therefore, the number of wirings GL is not limited to one, and may be multiple.
  • transistor 52B By simultaneously turning on transistors 52C and 52D, the source and gate of transistor 52B have the same potential, and transistor 52B can be turned off. This makes it possible to forcibly cut off the current flowing through light-emitting element 61.
  • Such a pixel circuit is suitable for use in a display method in which display periods and off periods are alternated.
  • the pixel circuit 51D shown in FIG. 23B is an example in which a capacitor 53A is added to the pixel circuit 51C.
  • the capacitor 53A functions as a storage capacitor.
  • the pixel circuit 51C shown in FIG. 23A is a 4Tr1C type pixel circuit.
  • the pixel circuit 51D shown in FIG. 23B is a 4Tr2C type pixel circuit.
  • the pixel circuit 51E shown in FIG. 23C is a 6Tr1C type pixel circuit having transistor 52A, transistor 52B, transistor 52C, transistor 52D, transistor 52E, transistor 52F, and capacitor 53.
  • One of the source or drain of transistor 52A is connected to wiring SL, and the gate of transistor 52A is connected to wiring GL1.
  • One of the source or drain of transistor 52D is connected to wiring ANO, and the gate of transistor 52D is connected to wiring GL2.
  • the other of the source or drain of transistor 52D is connected to one of the source or drain of transistor 52B.
  • the other of the source or drain of transistor 52B is connected to the other of the source or drain of transistor 52A and one of the source or drain of transistor 52F.
  • the gate of transistor 52F is connected to wiring GL3.
  • One of the source or drain of transistor 52E is connected to the other of the source or drain of transistor 52D and one of the source or drain of transistor 52B.
  • the other of the source or drain of transistor 52E is connected to the gate of transistor 52B and one terminal of capacitor 53.
  • the other terminal of capacitor 53 is connected to the other of the source or drain of transistor 52F, the anode of the light-emitting element 61, and one of the source or drain of transistor 52C.
  • the gate of transistor 52E and the gate of transistor 52C are connected to wiring GL4.
  • the other of the source or drain of transistor 52C is connected to wiring V0.
  • the region to which the other of the source or drain of transistor 52E, the gate of transistor 52B, and one terminal of capacitor 53 are connected functions as node ND.
  • a transistor according to one embodiment of the present invention in a pixel circuit of a display device, the area occupied by the pixel circuit can be reduced.
  • the resolution of the display device can be improved.
  • a display device having a resolution of 1000 ppi to 10000 ppi, preferably 2000 ppi to 9000 ppi, more preferably 3000 ppi to 8000 ppi, even more preferably 4000 ppi to 8000 ppi, even more preferably 5000 ppi to 8000 ppi, and even more preferably 6000 ppi to 8000 ppi can be realized.
  • the display device by reducing the area occupied by the pixel circuit, it is possible to increase the number of pixels (increase the resolution) of the display device. For example, it is possible to realize display devices with extremely high resolutions such as HD (1280 x 720 pixels), FHD (1920 x 1080 pixels), WQHD (2560 x 1440 pixels), WQXGA (2560 x 1600 pixels), 4K2K (3840 x 2160 pixels), or 8K4K (7680 x 4320 pixels).
  • HD high resolution
  • FHD (1920 x 1080 pixels
  • WQHD 2560 x 1440 pixels
  • WQXGA 2560 x 1600 pixels
  • 4K2K 3840 x 2160 pixels
  • 8K4K 8K4K
  • the display quality of the display device can be improved. Furthermore, in a bottom-emission display device using an EL element, the aperture ratio of the pixel can be increased. A pixel with a high aperture ratio can emit light with the same luminance as a pixel with a low aperture ratio, but with a lower current density than a pixel with a low aperture ratio. Therefore, the reliability of the display device can be improved.
  • the electronic device of this embodiment has a display device of one embodiment of the present invention in a display portion.
  • the display device of one embodiment of the present invention can easily achieve high definition and high resolution. Therefore, it can be used in the display portion of various electronic devices.
  • Electronic devices include, for example, electronic devices with relatively large screens such as television sets, desktop or notebook personal computers, computer monitors, digital signage, large game machines such as pachinko machines, as well as digital cameras, digital video cameras, digital photo frames, mobile phones, portable game machines, personal digital assistants, and audio playback devices.
  • the display device of one embodiment of the present invention can be used favorably in electronic devices having a relatively small display area because it is possible to increase the resolution.
  • electronic devices include wristwatch-type and bracelet-type information terminals (wearable devices), as well as wearable devices that can be worn on the head, such as VR devices such as head-mounted displays, AR glasses-type devices, and MR devices.
  • the display device of one embodiment of the present invention preferably has an extremely high resolution such as HD (1280 x 720 pixels), FHD (1920 x 1080 pixels), WQHD (2560 x 1440 pixels), WQXGA (2560 x 1600 pixels), 4K (3840 x 2160 pixels), or 8K (7680 x 4320 pixels).
  • an extremely high resolution such as HD (1280 x 720 pixels), FHD (1920 x 1080 pixels), WQHD (2560 x 1440 pixels), WQXGA (2560 x 1600 pixels), 4K (3840 x 2160 pixels), or 8K (7680 x 4320 pixels).
  • HD 1280 x 720 pixels
  • FHD (1920 x 1080 pixels
  • WQHD 2560 x 1440 pixels
  • WQXGA 2560 x 1600 pixels
  • 4K 3840 x 2160 pixels
  • 8K 8K
  • the pixel density (resolution) of the display device of one embodiment of the present invention is preferably 100 ppi or more, preferably 300 ppi or more, more preferably 500 ppi or more, more preferably 1000 ppi or more, more preferably 2000 ppi or more, more preferably 3000 ppi or more, more preferably 5000 ppi or more, and even more preferably 7000 ppi or more.
  • the display device can support various screen ratios such as 1:1 (square), 4:3, 16:9, and 16:10.
  • the electronic device of this embodiment may have a sensor (including a function to sense, detect, or measure force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substances, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, or infrared light).
  • a sensor including a function to sense, detect, or measure force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substances, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, or infrared light).
  • the electronic device of this embodiment can have various functions. For example, it can have a function to display various information (still images, videos, text images, etc.) on the display unit, a touch panel function, a function to display a calendar, date or time, etc., a function to execute various software (programs), a wireless communication function, a function to read out programs or data recorded on a recording medium, etc.
  • a function to display various information still images, videos, text images, etc.
  • a touch panel function a function to display a calendar, date or time, etc.
  • a function to execute various software (programs) a wireless communication function
  • a function to read out programs or data recorded on a recording medium etc.
  • FIG. 24A to 24D An example of a wearable device that can be worn on the head will be described using Figures 24A to 24D.
  • These wearable devices have at least one of the following functions: a function to display AR content, a function to display VR content, a function to display SR content, and a function to display MR content.
  • a function to display AR content a function to display AR content
  • VR content a function to display VR content
  • SR content a function to display SR content
  • MR content a function to display MR content
  • Electronic device 700A shown in FIG. 24A and electronic device 700B shown in FIG. 24B each have a pair of display panels 751, a pair of housings 721, a communication unit (not shown), a pair of mounting units 723, a control unit (not shown), an imaging unit (not shown), a pair of optical members 753, a frame 757, and a pair of nose pads 758.
  • a display device can be applied to the display panel 751. Therefore, the electronic device can display images with extremely high resolution.
  • Electronic device 700A and electronic device 700B can each project an image displayed on display panel 751 onto display area 756 of optical member 753. Because optical member 753 is translucent, the user can see the image displayed in the display area superimposed on the transmitted image visible through optical member 753. Therefore, electronic device 700A and electronic device 700B are each electronic devices capable of AR display.
  • Electronic device 700A and electronic device 700B may be provided with a camera capable of capturing an image of the front as an imaging unit. Furthermore, electronic device 700A and electronic device 700B may each be provided with an acceleration sensor such as a gyro sensor, thereby detecting the orientation of the user's head and displaying an image corresponding to that orientation in display area 756.
  • an acceleration sensor such as a gyro sensor
  • the communication unit has a wireless communication device, and can supply video signals and the like via the wireless communication device.
  • a connector can be provided to which a cable through which a video signal and power supply potential can be connected.
  • Electronic device 700A and electronic device 700B are provided with a battery (not shown) and can be charged wirelessly, wired, or both.
  • the housing 721 may be provided with a touch sensor module.
  • the touch sensor module has a function of detecting that the outer surface of the housing 721 is touched.
  • the touch sensor module can detect a tap operation or a slide operation by the user and execute various processes. For example, a tap operation can execute processes such as pausing or resuming a video, and a slide operation can execute processes such as fast-forwarding or rewinding. Furthermore, by providing a touch sensor module on each of the two housings 721, the range of operations can be expanded.
  • touch sensors can be used as the touch sensor module.
  • various types can be adopted, such as the capacitance type, resistive film type, infrared type, electromagnetic induction type, surface acoustic wave type, and optical type.
  • a photoelectric conversion element When using an optical touch sensor, a photoelectric conversion element can be used as the light receiving element.
  • the active layer of the photoelectric conversion element can be made of either or both of an inorganic semiconductor and an organic semiconductor.
  • Electronic device 800A shown in FIG. 24C and electronic device 800B shown in FIG. 24D each have a pair of display units 820, a housing 821, a communication unit 822, a pair of mounting units 823, a control unit 824, a pair of imaging units 825, and a pair of lenses 832.
  • a display device can be applied to the display portion 820. Therefore, the electronic device can display images with extremely high resolution. This allows the user to feel a high sense of immersion.
  • the display unit 820 is provided at a position inside the housing 821 where it can be viewed through the lens 832. In addition, by displaying different images on the pair of display units 820, it is also possible to perform a three-dimensional display using parallax.
  • the electronic device 800A and the electronic device 800B can each be considered electronic devices for VR.
  • a user wearing the electronic device 800A or the electronic device 800B can view the image displayed on the display unit 820 through the lens 832.
  • Electric device 800A and electronic device 800B each preferably have a mechanism that can adjust the left-right positions of lens 832 and display unit 820 so that they are optimally positioned according to the position of the user's eyes. Also, it is preferable that they have a mechanism that can adjust the focus by changing the distance between lens 832 and display unit 820.
  • the attachment unit 823 allows the user to attach the electronic device 800A or electronic device 800B to the head. Note that in FIG. 24C and other figures, the attachment unit 823 is shaped like the temples of glasses, but is not limited to this. The attachment unit 823 may be shaped like a helmet or band, for example, as long as it can be worn by the user.
  • the imaging unit 825 has a function of acquiring external information.
  • the data acquired by the imaging unit 825 can be output to the display unit 820.
  • An image sensor can be used for the imaging unit 825.
  • multiple cameras may be provided to support multiple angles of view, such as telephoto and wide angle.
  • the imaging unit 825 is one aspect of the detection unit.
  • a distance measuring sensor hereinafter also referred to as a detection unit
  • the imaging unit 825 is one aspect of the detection unit.
  • an image sensor or a distance image sensor such as a LIDAR (Light Detection and Ranging) can be used.
  • LIDAR Light Detection and Ranging
  • the electronic device 800A may have a vibration mechanism that functions as a bone conduction earphone.
  • a vibration mechanism that functions as a bone conduction earphone.
  • a configuration having such a vibration mechanism can be applied to one or more of the display unit 820, the housing 821, and the wearing unit 823. This makes it possible to enjoy video and audio by simply wearing the electronic device 800A without the need for separate audio equipment such as headphones, earphones, or speakers.
  • Each of electronic devices 800A and 800B may have an input terminal.
  • the input terminal can be connected to a cable that supplies a video signal from a video output device or the like, and power for charging a battery provided within the electronic device.
  • the electronic device of one embodiment of the present invention may have a function of wireless communication with the earphone 750.
  • the earphone 750 has a communication unit (not shown) and has a wireless communication function.
  • the earphone 750 can receive information (e.g., audio data) from the electronic device through the wireless communication function.
  • the electronic device 700A shown in FIG. 24A has a function of transmitting information to the earphone 750 through the wireless communication function.
  • the electronic device 800A shown in FIG. 24C has a function of transmitting information to the earphone 750 through the wireless communication function.
  • the electronic device may have an earphone unit.
  • the electronic device 700B shown in FIG. 24B has an earphone unit 727.
  • the earphone unit 727 and the control unit may be configured to be connected to each other by wire.
  • a portion of the wiring connecting the earphone unit 727 and the control unit may be disposed inside the housing 721 or the attachment unit 723.
  • electronic device 800B shown in FIG. 24D has earphone unit 827.
  • earphone unit 827 and control unit 824 can be configured to be connected to each other by wire.
  • Part of the wiring connecting earphone unit 827 and control unit 824 may be disposed inside housing 821 or mounting unit 823.
  • earphone unit 827 and mounting unit 823 may have magnets. This allows earphone unit 827 to be fixed to mounting unit 823 by magnetic force, which is preferable as it makes storage easier.
  • the electronic device may have an audio output terminal to which earphones or headphones can be connected.
  • the electronic device may also have one or both of an audio input terminal and an audio input mechanism.
  • a sound collection device such as a microphone can be used as the audio input mechanism.
  • the electronic device may be endowed with the functionality of a so-called headset.
  • both glasses-type devices such as electronic device 700A and electronic device 700B
  • goggle-type devices such as electronic device 800A and electronic device 800B
  • An electronic device can transmit information to an earphone via wire or wirelessly.
  • the electronic device 6500 shown in FIG. 25A is a portable information terminal that can be used as a smartphone.
  • the electronic device 6500 includes a housing 6501, a display portion 6502, a power button 6503, a button 6504, a speaker 6505, a microphone 6506, a camera 6507, a light source 6508, etc.
  • the display portion 6502 has a touch panel function.
  • the display device of one embodiment of the present invention can be applied to the display portion 6502.
  • FIG. 25B is a schematic cross-sectional view of the housing 6501 including the end portion on the microphone 6506 side.
  • a translucent protective member 6510 is provided on the display surface side of the housing 6501, and a display panel 6511, optical members 6512, a touch sensor panel 6513, a printed circuit board 6517, a battery 6518, etc. are arranged in the space surrounded by the housing 6501 and the protective member 6510.
  • the display panel 6511, the optical member 6512, and the touch sensor panel 6513 are fixed to the protective member 6510 by an adhesive layer (not shown).
  • a part of the display panel 6511 is folded back in the area outside the display unit 6502, and the FPC 6515 is connected to the folded back part.
  • An IC 6516 is mounted on the FPC 6515.
  • the FPC 6515 is connected to a terminal provided on a printed circuit board 6517.
  • the flexible display of one embodiment of the present invention can be applied to the display panel 6511. Therefore, an extremely lightweight electronic device can be realized.
  • the display panel 6511 is extremely thin, a large-capacity battery 6518 can be mounted thereon while keeping the thickness of the electronic device small.
  • an electronic device with a narrow frame can be realized.
  • FIG. 25C shows an example of a television device.
  • a display unit 7000 is built into a housing 7101.
  • the housing 7101 is supported by a stand 7103.
  • a display device can be applied to the display portion 7000.
  • the television set 7100 shown in FIG. 25C can be operated using operation switches provided on the housing 7101 and a separate remote control 7111.
  • the display unit 7000 may be provided with a touch sensor, and the television set 7100 may be operated by touching the display unit 7000 with a finger or the like.
  • the remote control 7111 may have a display unit that displays information output from the remote control 7111.
  • the channel and volume can be operated using operation keys or a touch panel provided on the remote control 7111, and the image displayed on the display unit 7000 can be operated.
  • the television device 7100 is configured to include a receiver and a modem.
  • the receiver can receive general television broadcasts.
  • by connecting to a wired or wireless communication network via the modem it is also possible to perform one-way (from sender to receiver) or two-way (between sender and receiver, or between receivers, etc.) information communication.
  • FIG. 25D shows an example of a notebook personal computer.
  • the notebook personal computer 7200 has a housing 7211, a keyboard 7212, a pointing device 7213, an external connection port 7214, etc.
  • the display unit 7000 is incorporated in the housing 7211.
  • a display device can be applied to the display portion 7000.
  • Figures 25E and 25F show an example of digital signage.
  • the digital signage 7300 shown in FIG. 25E has a housing 7301, a display unit 7000, a speaker 7303, etc. It can also have LED lamps, operation keys (including a power switch or an operation switch), connection terminals, various sensors, a microphone, etc.
  • FIG. 25F shows digital signage 7400 attached to a cylindrical pole 7401.
  • Digital signage 7400 has a display unit 7000 that is provided along the curved surface of pole 7401.
  • a display device according to one embodiment of the present invention can be applied to the display portion 7000.
  • the larger the display unit 7000 the more information can be provided at one time. Also, the larger the display unit 7000, the more easily it catches people's attention, which can increase the advertising effectiveness of an advertisement, for example.
  • a touch panel By applying a touch panel to the display unit 7000, not only can images or videos be displayed on the display unit 7000, but the user can also intuitively operate it, which is preferable. Furthermore, when used to provide information such as route information or traffic information, the intuitive operation can improve usability.
  • the digital signage 7300 or the digital signage 7400 can be linked via wireless communication with an information terminal 7311 or an information terminal 7411 such as a smartphone carried by a user.
  • advertising information displayed on the display unit 7000 can be displayed on the screen of the information terminal 7311 or the information terminal 7411.
  • the display on the display unit 7000 can be switched by operating the information terminal 7311 or the information terminal 7411.
  • the digital signage 7300 or the digital signage 7400 can also be made to run a game using the screen of the information terminal 7311 or the information terminal 7411 as an operating means (controller). This allows an unspecified number of users to participate in and enjoy the game at the same time.
  • the electronic device shown in Figures 26A to 26G has a housing 9000, a display unit 9001, a speaker 9003, operation keys 9005 (including a power switch or an operation switch), a connection terminal 9006, a sensor 9007 (including a function to sense, detect, or measure force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor, or infrared light), a microphone 9008, etc.
  • a display device according to one embodiment of the present invention can be applied to the display portion 9001.
  • the electronic devices shown in Figures 26A to 26G have various functions. For example, they can have a function to display various information (still images, videos, text images, etc.) on the display unit, a touch panel function, a function to display a calendar, date or time, etc., a function to control processing by various software (programs), a wireless communication function, a function to read and process programs or data recorded on a recording medium, etc.
  • the functions of the electronic devices are not limited to these, and they can have various functions.
  • the electronic devices may have multiple display units.
  • the electronic devices may have a function to provide a camera or the like, capture still images or videos, and store them on a recording medium (external or built into the camera), display the captured images on the display unit, etc.
  • FIG. 26A is a perspective view showing a mobile information terminal 9101.
  • the mobile information terminal 9101 can be used as a smartphone, for example.
  • the mobile information terminal 9101 may be provided with a speaker 9003, a connection terminal 9006, a sensor 9007, and the like.
  • the mobile information terminal 9101 can display text and image information on multiple surfaces.
  • FIG. 26A shows an example in which three icons 9050 are displayed.
  • Information 9051 shown in a dashed rectangle can also be displayed on another surface of the display unit 9001. Examples of the information 9051 include notifications of incoming e-mail, SNS, telephone calls, etc., the title of e-mail or SNS, the sender's name, the date and time, the remaining battery level, and radio wave strength.
  • an icon 9050 or the like may be displayed at the position where the information 9051 is displayed.
  • FIG 26B is a perspective view showing a mobile information terminal 9102.
  • the mobile information terminal 9102 has a function of displaying information on three or more sides of the display unit 9001.
  • information 9052, information 9053, and information 9054 are each displayed on different sides.
  • a user can check information 9053 displayed in a position that can be observed from above the mobile information terminal 9102 while the mobile information terminal 9102 is stored in a breast pocket of clothes. The user can check the display without taking the mobile information terminal 9102 out of the pocket and determine, for example, whether or not to answer a call.
  • FIG. 26C is a perspective view showing a tablet terminal 9103.
  • the tablet terminal 9103 is capable of executing various applications such as mobile phone calls, e-mail, text browsing and creation, music playback, internet communication, and computer games, for example.
  • the tablet terminal 9103 has a display unit 9001, a camera 9002, a microphone 9008, and a speaker 9003 on the front side of the housing 9000, operation keys 9005 as operation buttons on the side of the housing 9000, and a connection terminal 9006 on the bottom.
  • FIG. 26D is a perspective view showing a wristwatch-type mobile information terminal 9200.
  • the mobile information terminal 9200 can be used as, for example, a smart watch (registered trademark).
  • the display surface of the display unit 9001 is curved, and display can be performed along the curved display surface.
  • the mobile information terminal 9200 can also make hands-free calls by communicating with, for example, a headset capable of wireless communication.
  • the mobile information terminal 9200 can also transmit data to and from other information terminals and charge itself via a connection terminal 9006. Charging may be performed by wireless power supply.
  • FIG. 26E to 26G are perspective views showing a foldable mobile information terminal 9201.
  • FIG. 26E is a perspective view of the mobile information terminal 9201 in an unfolded state
  • FIG. 26G is a perspective view of the mobile information terminal 9201 in a folded state
  • FIG. 26F is a perspective view of a state in the middle of changing from one of FIG. 26E and FIG. 26G to the other.
  • the mobile information terminal 9201 has excellent portability when folded, and excellent display visibility due to a seamless wide display area when unfolded.
  • the display unit 9001 of the mobile information terminal 9201 is supported by three housings 9000 connected by hinges 9055.
  • the display unit 9001 can be bent with a radius of curvature of 0.1 mm or more and 150 mm or less.
  • 11B subpixel, 11G: subpixel, 11R: subpixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

微細なサイズのトランジスタを有する半導体装置を提供する。 半導体層と、第１乃至第３の導電層と、第１乃至第３の絶縁層と、を有し、第１の絶縁層は、第１の導電層上に設けられ、第１の導電層に達する第１の開口を有し、第２の導電層は、第１の絶縁層上 設けられ、第１の開口と重畳する第２の開口を有し、第２の絶縁層は、第１の開口内における第１の絶縁層の側面に接し、半導体層は、第１の開口内における第１の導電層の上面、第１の開口内における第２の絶縁層の側面、及び、第２の導電層の上面に接し、第３の絶縁層は、半導体層上に設けられ、第３の導電層は、第３の絶縁層上に設けられ、第１の開口内において、第３の絶縁層を介して、半導体層と対向する。

Description

半導体装置、及び、半導体装置の作製方法
　本発明の一態様は、トランジスタ、半導体装置、表示装置、表示モジュール、及び電子機器に関する。本発明の一態様は、トランジスタの作製方法、半導体装置の作製方法、及び、表示装置の作製方法に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野として、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、照明装置、入力装置（例えば、タッチセンサ）、入出力装置（例えば、タッチパネル）、それらを有する電子機器、それらの駆動方法、又は、それらの製造方法を一例として挙げることができる。
　トランジスタを有する半導体装置は、表示装置及び電子機器に広く適用されており、半導体装置の高集積化及び高速化が求められている。例えば、高精細な表示装置に半導体装置を適用する場合、半導体装置の高集積化が求められる。トランジスタの集積度を高める手段の１つとして、微細なサイズのトランジスタの開発が進められている。
　近年、仮想現実（ＶＲ：Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）、代替現実（ＳＲ：Ｓｕｂｓｔｉｔｕｔｉｏｎａｌ　Ｒｅａｌｉｔｙ）、又は複合現実（ＭＲ：Ｍｉｘｅｄ　Ｒｅａｌｉｔｙ）に適用可能な表示装置が求められている。ＶＲ、ＡＲ、ＳＲ、及びＭＲは、総称して、ＸＲ（Ｅｘｔｅｎｄｅｄ　Ｒｅａｌｉｔｙ）とも呼ばれる。ＸＲ向けの表示装置は、現実感及び没入感を高めるために、精細度の高いこと、及び、色再現性の高いことが望まれている。当該表示装置に適用可能なものとして、例えば、液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、又は発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の発光素子（発光デバイスともいう。）を備える発光装置が挙げられる。
　特許文献１には、有機ＥＬ素子（有機ＥＬデバイスともいう。）を用いた、ＶＲ向けの表示装置が開示されている。
国際公開第２０１８／０８７６２５号
　本発明の一態様は、微細なサイズのトランジスタを有する半導体装置、及び、その作製方法を提供することを課題の一とする。又は、本発明の一態様は、小型の半導体装置、及び、その作製方法を提供することを課題の一とする。又は、本発明の一態様は、オン電流の大きいトランジスタを有する半導体装置、及び、その作製方法を提供することを課題の一とする。又は、本発明の一態様は、飽和特性に優れるトランジスタを有する半導体装置、及び、その作製方法を提供することを課題の一とする。又は、本発明の一態様は、チャネル長の長いトランジスタを有する半導体装置、及び、その作製方法を提供することを課題の一とする。又は、本発明の一態様は、チャネル長の長いトランジスタとチャネル長の短いトランジスタの双方を有する半導体装置、及び、その作製方法を提供することを課題の一とする。又は、本発明の一態様は、電気特性の良好な半導体装置、及び、その作製方法を提供することを課題の一とする。又は、本発明の一態様は、信頼性の高い半導体装置、及び、その作製方法を提供することを課題の一とする。又は、本発明の一態様は、生産性の高い半導体装置の作製方法を提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置、及び、その作製方法を提供することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。明細書、図面、請求項の記載から、これら以外の課題を抽出することが可能である。
　本発明の一態様は、半導体層と、第１の導電層と、第２の導電層と、第３の導電層と、第１の絶縁層と、第２の絶縁層と、第３の絶縁層と、を有し、第１の絶縁層は、第１の導電層上に設けられ、第１の導電層に達する第１の開口を有し、第２の導電層は、第１の絶縁層上に設けられ、第１の開口と重畳する第２の開口を有し、第２の絶縁層は、第１の開口内における第１の絶縁層の側面に接し、半導体層は、第１の開口内における第１の導電層の上面、第１の開口内における第２の絶縁層の側面、及び、第２の導電層の上面に接し、第３の絶縁層は、半導体層上に設けられ、第３の導電層は、第３の絶縁層上に設けられ、第１の開口内において、第３の絶縁層を介して、半導体層と対向する半導体装置である。
　また上記において、半導体層は、金属酸化物を有していることが好ましい。
　また上記において、第１の絶縁層及び第２の絶縁層は、それぞれ、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化イットリウム、酸化ジルコニウム、酸化ガリウム、酸化タンタル、酸化マグネシウム、酸化ランタン、酸化セリウム、酸化ネオジム、窒化シリコン、窒化酸化シリコン、及び窒化アルミニウムの一又は複数を有していることが好ましい。
　また上記において、第２の絶縁層は、第４の絶縁層と、第５の絶縁層と、を有し、第４の絶縁層は、第１の開口内における第１の絶縁層の側面に接して設けられ、窒化シリコン、窒化酸化シリコン、酸化ハフニウム、及び酸化アルミニウムの一又は複数を有し、第５の絶縁層は、第４の絶縁層を介して、第１の開口内における第１の絶縁層の側面と対向するように、第４の絶縁層上に設けられ、酸化シリコン、及び酸化窒化シリコンの一又は複数を有していることが好ましい。
　また上記において、第１の絶縁層は、窒化シリコン、窒化酸化シリコン、酸化ハフニウム、及び酸化アルミニウムの一又は複数を有していることが好ましい。
　また上記において、第１の絶縁層は、第４の絶縁層と、第４の絶縁層上の第５の絶縁層と、第５の絶縁層上の第６の絶縁層と、を有し、第４の絶縁層及び第６の絶縁層は、窒化シリコン、窒化酸化シリコン、酸化ハフニウム、及び酸化アルミニウムの一又は複数を有し、第５の絶縁層は、酸化シリコン、及び酸化窒化シリコンの一又は複数を有していることが好ましい。
　また、本発明の一態様は、半導体層と、第１の導電層と、第２の導電層と、第３の導電層と、第１の絶縁層と、第２の絶縁層と、第３の絶縁層と、膜厚調整層と、を有し、第１の絶縁層は、第１の導電層上に設けられ、膜厚調整層は、第１の絶縁層上に設けられ、第１の絶縁層及び膜厚調整層は、第１の導電層に達する第１の開口を有し、第２の導電層は、膜厚調整層上に設けられ、第１の開口と重畳する第２の開口を有し、第２の絶縁層は、第１の開口内における第１の絶縁層の側面、及び、第１の開口内における膜厚調整層の側面に接し、半導体層は、第１の開口内における第１の導電層の上面、第１の開口内における第２の絶縁層の側面、及び、第２の導電層の上面に接し、第３の絶縁層は、半導体層上に設けられ、第３の導電層は、第３の絶縁層上に設けられ、第１の開口内において、第３の絶縁層を介して、半導体層と対向する半導体装置である。
　また上記において、半導体層は、金属酸化物を有していることが好ましい。
　また上記において、第１の絶縁層及び第２の絶縁層は、それぞれ、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化イットリウム、酸化ジルコニウム、酸化ガリウム、酸化タンタル、酸化マグネシウム、酸化ランタン、酸化セリウム、酸化ネオジム、窒化シリコン、窒化酸化シリコン、及び窒化アルミニウムの一又は複数を有していることが好ましい。
　また上記において、第２の絶縁層は、第４の絶縁層と、第５の絶縁層と、を有し、第４の絶縁層は、第１の開口内における第１の絶縁層の側面、及び、第１の開口内における膜厚調整層の側面に接して設けられ、窒化シリコン、窒化酸化シリコン、酸化ハフニウム、及び酸化アルミニウムの一又は複数を有し、第５の絶縁層は、第４の絶縁層を介して、第１の開口内における第１の絶縁層の側面、及び、第１の開口内における膜厚調整層の側面と対向するように、第４の絶縁層上に設けられ、酸化シリコン、及び酸化窒化シリコンの一又は複数を有していることが好ましい。
　また上記において、第１の絶縁層は、第４の絶縁層と、第４の絶縁層上の第５の絶縁層と、第５の絶縁層上の第６の絶縁層と、を有し、第４の絶縁層及び第６の絶縁層は、窒化シリコン、窒化酸化シリコン、酸化ハフニウム、及び酸化アルミニウムの一又は複数を有し、第５の絶縁層は、酸化シリコン、及び酸化窒化シリコンの一又は複数を有していることが好ましい。
　また上記において、膜厚調整層上に、第４の絶縁層を有し、第４の絶縁層は、膜厚調整層の上面、及び、第１の開口の外側における膜厚調整層の側面に接して設けられ、窒化シリコン、窒化酸化シリコン、酸化ハフニウム、及び酸化アルミニウムの一又は複数を有していることが好ましい。
　また、本発明の一態様は、第１の半導体層と、第２の半導体層と、第１の導電層と、第２の導電層と、第３の導電層と、第４の導電層と、第５の導電層と、第６の導電層と、第１の絶縁層と、第２の絶縁層と、第３の絶縁層と、第４の絶縁層と、膜厚調整層と、を有し、第１の絶縁層は、第１の導電層及び第２の導電層上に設けられ、膜厚調整層は、第２の導電層と重なる領域を有するように、第１の絶縁層上に設けられ、第１の絶縁層は、第１の導電層と重なる領域に、第１の導電層に達する第１の開口を有し、第１の絶縁層及び膜厚調整層は、第２の導電層と重なる領域に、第２の導電層に達する第２の開口を有し、第３の導電層は、第１の絶縁層上に設けられ、第１の開口と重畳する第３の開口を有し、第４の導電層は、膜厚調整層上に設けられ、第２の開口と重畳する第４の開口を有し、第２の絶縁層は、第１の開口内における第１の絶縁層の側面に接し、第３の絶縁層は、第２の開口内における第１の絶縁層の側面、及び、第２の開口内における膜厚調整層の側面に接し、第１の半導体層は、第１の開口内における第１の導電層の上面、第１の開口内における第２の絶縁層の側面、及び、第３の導電層の上面に接し、第２の半導体層は、第２の開口内における第２の導電層の上面、第２の開口内における第３の絶縁層の側面、及び、第４の導電層の上面に接し、第４の絶縁層は、第１の半導体層及び第２の半導体層上に設けられ、第５の導電層は、第４の絶縁層上に設けられ、第１の開口内において、第４の絶縁層を介して、第１の半導体層と対向し、第６の導電層は、第４の絶縁層上に設けられ、第２の開口内において、第４の絶縁層を介して、第２の半導体層と対向する半導体装置である。
　また上記において、第１の半導体層及び第２の半導体層は、金属酸化物を有していることが好ましい。
　また、本発明の一態様は、第１の導電層及び第２の導電層を形成し、第１の導電層及び第２の導電層上に、第１の絶縁膜を形成し、第１の絶縁膜上に、第２の導電層と重なる領域を有するように、第１の層を形成し、第１の層及び第１の絶縁膜上に、導電膜を形成し、第１の絶縁膜の一部、第１の層の一部、及び、導電膜の一部を除去して第１の導電層及び第２の導電層を露出させ、第１の導電層と重なる領域には、それぞれ第１の開口を有する第１の絶縁層及び第３の導電層を形成し、かつ、第２の導電層と重なる領域には、それぞれ第２の開口を有する第１の絶縁層、第２の層、及び第３の導電層を形成し、第１の開口内における第１の導電層の上面、第１の開口内における第１の絶縁層の側面、第１の開口内における第３の導電層の側面、第２の開口内における第２の導電層の上面、第２の開口内における第１の絶縁層の側面、第２の開口内における第２の層の側面、第２の開口内における第３の導電層の側面、及び、第３の導電層の上面に接して、第２の絶縁膜を形成し、第２の絶縁膜の、第１の導電層の上面に接する領域、第２の導電層の上面に接する領域、及び、第３の導電層の上面に接する領域を除去して、第１の開口内における第１の絶縁層の側面に接する第２の絶縁層と、第２の開口内における第１の絶縁層の側面、及び、第２の開口内における第２の層の側面に接する第３の絶縁層と、を形成し、第３の導電層を加工して、第１の開口と重なる領域を有する第４の導電層と、第２の開口と重なる領域を有する第５の導電層と、を形成し、第１の導電層の上面、第２の絶縁層の側面、及び、第４の導電層の上面に接する第１の半導体層と、第２の導電層の上面、第３の絶縁層の側面、及び、第５の導電層の上面に接する第２の半導体層と、を形成し、第１の半導体層及び第２の半導体層の上面に接する第４の絶縁層を形成し、第４の絶縁層の上面に接し、平面視にて、第１の半導体層及び第２の絶縁層と重なる領域を有する第６の導電層と、第４の絶縁層の上面に接し、平面視にて、第２の半導体層及び第３の絶縁層と重なる領域を有する第７の導電層と、を形成する半導体装置の作製方法である。
　本発明の一態様により、微細なサイズのトランジスタを有する半導体装置、及び、その作製方法を提供することができる。又は、本発明の一態様により、小型の半導体装置、及び、その作製方法を提供することができる。又は、本発明の一態様により、オン電流の大きいトランジスタを有する半導体装置、及び、その作製方法を提供することができる。又は、本発明の一態様により、飽和特性に優れるトランジスタを有する半導体装置、及び、その作製方法を提供することができる。又は、本発明の一態様により、チャネル長の長いトランジスタを有する半導体装置、及び、その作製方法を提供することができる。又は、本発明の一態様により、チャネル長の長いトランジスタとチャネル長の短いトランジスタの双方を有する半導体装置、及び、その作製方法を提供することができる。又は、本発明の一態様により、電気特性の良好な半導体装置、及び、その作製方法を提供することができる。又は、本発明の一態様により、信頼性の高い半導体装置、及び、その作製方法を提供することができる。又は、本発明の一態様により、生産性の高い半導体装置の作製方法を提供することができる。又は、本発明の一態様により、新規な半導体装置、及び、その作製方法を提供することができる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から、これら以外の効果を抽出することが可能である。
図１Ａは、半導体装置の一例を示す平面図である。図１Ｂは、半導体装置の一例を示す断面図である。
図２は、半導体装置の一例を示す断面図である。
図３Ａ及び図３Ｂは、半導体装置の一例を示す断面図である。
図４Ａ及び図４Ｂは、半導体装置の一例を示す断面図である。
図５Ａ及び図５Ｂは、半導体装置の一例を示す断面図である。
図６Ａ乃至図６Ｃは、半導体装置の一例を示す断面図である。
図７Ａ乃至図７Ｃは、半導体装置の一例を示す断面図である。
図８Ａ乃至図８Ｃは、半導体装置の作製方法の一例を示す断面図である。
図９Ａ乃至図９Ｃは、半導体装置の作製方法の一例を示す断面図である。
図１０Ａ乃至図１０Ｃは、半導体装置の作製方法の一例を示す断面図である。
図１１は、表示装置の一例を示す斜視図である。
図１２は、表示装置の一例を示す断面図である。
図１３は、表示装置の一例を示す断面図である。
図１４は、表示装置の一例を示す断面図である。
図１５は、表示装置の一例を示す断面図である。
図１６は、表示装置の一例を示す断面図である。
図１７Ａ及び図１７Ｂは、表示装置の構成例を示す図である。
図１８は、表示装置の構成例を示す断面図である。
図１９は、表示装置の構成例を示す断面図である。
図２０は、表示装置の構成例を示す断面図である。
図２１は、表示装置のブロック図である。
図２２Ａ及び図２２Ｂは、画素回路の回路図である。
図２３Ａ乃至図２３Ｃは、画素回路の回路図である。
図２４Ａ乃至図２４Ｄは、電子機器の一例を示す図である。
図２５Ａ乃至図２５Ｆは、電子機器の一例を示す図である。
図２６Ａ乃至図２６Ｇは、電子機器の一例を示す図である。
　実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
　なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチングパターンを同じくし、特に符号を付さない場合がある。
　図面において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲などに限定されない。
　なお、「膜」という言葉と、「層」という言葉とは、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。
　トランジスタは半導体素子の一種であり、電流又は電圧を増幅する機能、及び、導通又は非導通を制御するスイッチング動作などを実現することができる。本明細書等におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）及び薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）を含む。
「ソース」と「ドレイン」の機能は、異なる極性のトランジスタを採用する場合、又は、回路動作において電流の方向が変化する場合などには、入れ替わることがある。このため、本明細書等においては、「ソース」と「ドレイン」の用語は、入れ替えて用いることができるものとする。なお、トランジスタのソース及びドレインの呼称については、ソース端子及びドレイン端子、又は、ソース電極及びドレイン電極等、状況に応じて適切に言い換えることができる。
　また、本明細書等において、「接続」は「電気的接続」を含む。
　「ＡとＢとが電気的に接続されている」とは、ＡとＢとが絶縁体を介さずに接続されているもの（ＡとＢとが導電体又は半導体を介して接続されているもの。ＡとＢとが接触しているもの。）のうち、回路の動作中に、ＡとＢの間に電気信号の授受又は電位の相互作用が発生するタイミングがあるものを意味する。すなわち、回路の動作中に、ＡとＢの間に電気信号の授受又は電位の相互作用が発生しないタイミングがあるとしても、ＡとＢの間に電気信号の授受又は電位の相互作用が発生するタイミングがあれば、「ＡとＢとが電気的に接続されている」と言える。
　「電気的接続」には、回路素子（例えば、トランジスタ。ただし、配線は除く。）を介さない接続（直接接続）と、一つ以上の回路素子を介する接続（間接接続）と、がある。
　「ＡとＢとが電気的に接続されている」例としては、ＡとＢとが回路素子を介さずに接続されている場合、ＡとＢとが一つ以上のトランジスタのソース及びドレインを介して接続されている場合などがある。ただし、ＡとＢの間に電気信号の授受又は電位の相互作用が発生するタイミングがあることを前提にする。
　ＡとＢとが絶縁体を介して接続されているため、「ＡとＢとが電気的に接続されている」とは言えない例としては、ＡとＢの間に容量素子の誘電体、トランジスタのゲート絶縁膜などが介在している場合がある。
　ＡとＢとが絶縁体を介さずに接続されているが、ＡとＢの間に電気信号の授受又は電位の相互作用が発生するタイミングのいずれもがないため、「ＡとＢとが電気的に接続されている」とは言えない例としては、ＡからＢまでの経路に、電源、信号源などからの電位Ｖが供給されている場合（ただし、回路素子を介して電位Ｖが供給されている場合は含まない。）、ＡとＣとがトランジスタＴｒＰのソース及びドレインを介して接続され、ＢとＣとがトランジスタＴｒＱのソース及びドレインを介して接続されているもののうち、トランジスタＴｒＰ及びトランジスタＴｒＱの双方が同時にオン状態になるタイミングがない場合などがある。
　本明細書等では、発光波長が異なる発光素子で少なくとも発光層を作り分ける構造をＳＢＳ（Ｓｉｄｅ　Ｂｙ　Ｓｉｄｅ）構造と呼ぶ場合がある。ＳＢＳ構造は、発光素子ごとに材料及び構成を最適化することができるため、材料及び構成の選択の自由度が高まり、輝度の向上、及び、信頼性の向上を図ることが容易となる。
　本明細書等において、島状とは、同一工程で形成された同一材料を用いた２以上の層が、物理的に分離されている状態であることを示す。例えば、島状の発光層とは、当該発光層と、隣接する発光層とが、物理的に分離されている状態であることを示す。
　本明細書等において、テーパ形状とは、構造の側面の少なくとも一部が、基板面又は被形成面に対して傾斜して設けられている形状のことを指す。例えば、傾斜した側面と基板面又は被形成面とがなす角（テーパ角ともいう。）が９０度未満である領域を有する形状のことを指す。なお、構造の側面、基板面、及び被形成面は、必ずしも完全に平坦である必要はなく、微小な曲率を有する略平面状、又は、微細な凹凸を有する略平面状であってもよい。
　本明細書等において、段切れとは、層、膜、又は電極が、被形成面の形状（例えば、段差など）に起因して分断されてしまう現象を示す。
　本明細書等において「上面形状（平面視における形状、輪郭形状ともいう。）が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、又は、一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置すること、又は、上層が下層の外側に位置することもあり、この場合も「上面形状が概略一致」という。
　なお、本明細書等において、ある構成要素の上面形状とは、その平面視における当該構成要素の輪郭形状のことをいう。また、平面視とは、当該構成要素の被形成面、又は、当該構成要素が形成される支持体（例えば、基板）の表面の法線方向から見ることをいう。
　また、本明細書等において、「高さが概略一致」とは、断面視において、基準となる面（例えば、基板表面などの平坦な面）からの高さが概略等しい構成を示す。例えば、平坦化処理（代表的には、化学機械研磨（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理）を行った場合の被処理面は、高さが概略一致する。ただし、平坦化処理を行っても、膜の材料などによって厳密には高さが一致しない場合があるが、本明細書等においては、この場合も「高さが概略一致」しているとする。
（実施の形態１）
　本実施の形態では、本発明の一態様のトランジスタ、及び、その作製方法等について説明する。
　本発明の一態様は、トランジスタを有する半導体装置である。当該トランジスタは、基板面に対してソース電極と、ドレイン電極と、がそれぞれ異なる高さに重畳して設けられ、ドレイン電流が高さ方向（縦方向）に流れる構造を有する。このため、ソース電極と、ドレイン電極と、がそれぞれ同一平面上に設けられる構造のトランジスタよりも微細化を図ることができる。当該トランジスタが上述の構造を有することで、半導体装置の微細化及び高集積化を図ることができる。
　また、本発明の一態様の半導体装置は、トランジスタのソース電極とドレイン電極との間に挟まれるように設けられる第１の絶縁層を有する。第１の絶縁層は、トランジスタのソース電極又はドレイン電極の一方に達する第１の開口を有し、トランジスタのソース電極又はドレイン電極の他方は、第１の開口と重なる領域に第２の開口を有する。また、第１の開口内における第１の絶縁層の側面に接して第２の絶縁層が設けられ、第１の開口内における第２の絶縁層の側面、第１の開口内におけるトランジスタのソース電極又はドレイン電極の一方の上面、第２の開口内におけるトランジスタのソース電極又はドレイン電極の他方の側面、及び、トランジスタのソース電極又はドレイン電極の他方の上面に接して、トランジスタの半導体層が設けられる。すなわち、トランジスタの半導体層のうち、少なくとも、チャネル形成領域に相当する領域（ソース電極とドレイン電極に挟まれた領域）は、第２の絶縁層と接する。
　本発明の一態様では、第２の絶縁層は、酸素を含み、加熱処理等によって、トランジスタの半導体層（特に、チャネル形成領域）に酸素を供給することができる。したがって、例えば、半導体層の材料として金属酸化物を用いる場合、第２の絶縁層からの酸素供給によって、金属酸化物中の酸素欠損を修復することができる。したがって、トランジスタの電気特性及び信頼性を高めることができる。
　また、本発明の一態様の半導体装置は、トランジスタのソース電極とドレイン電極との間に、第１の絶縁層に加えて、第１の絶縁層の上又は下に積層された層（以下、膜厚調整層ともいう。）を有し得る。別言すると、第１の絶縁層及び膜厚調整層は、トランジスタのソース電極又はドレイン電極の一方の上に位置し、トランジスタのソース電極又はドレイン電極の他方の下に位置する、ともいえる。したがって、第１の絶縁層及び膜厚調整層の厚さを調整することによって、トランジスタのチャネル長を制御することができる。
　例えば、半導体装置が有する複数のトランジスタのうちの一部が、ソース電極とドレイン電極の間に第１の絶縁層のみを有する（膜厚調整層を有さない）構成である場合、第１の絶縁層を薄く形成することによって、当該トランジスタのチャネル長を露光装置の限界解像度以下にまで短くすることができる。また、例えば、半導体装置が有する複数のトランジスタのうちの他の一部が、ソース電極とドレイン電極の間に第１の絶縁層と膜厚調整層の双方を有する構成である場合、膜厚調整層として、塗布等で成膜可能な樹脂等の材料を用いることにより、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法等で成膜する材料を用いる場合よりも、厚膜の膜厚調整層を容易に形成することができ、当該トランジスタのチャネル長を極めて長くすることができる。また、本発明の一態様のトランジスタは、チャネル長方向が縦方向に相当するため、チャネル長の長さによってトランジスタの基板面内における占有面積が増加することがない。
　また、本発明の一態様の半導体装置は、膜厚調整層を有する箇所と有さない箇所を基板面内で作り分けることによって、チャネル長の異なるトランジスタを、一部の工程を共通にして、作り分けることができる。したがって、大きいオン電流が求められるトランジスタにチャネル長の短いトランジスタを適用し、高い飽和特性（飽和領域での動作において、ドレイン電圧の増加に対して、ドレイン電流の大きさがほとんど変化しない）が求められるトランジスタにチャネル長の長いトランジスタを適用することにより、それぞれのトランジスタが有する特長を活かした高い性能の半導体装置を実現することができる。
　以下では、本発明の一態様の半導体装置の具体的な構成例について説明する。
＜構成例１＞
〔構成例１−１〕
　図１Ａに、本発明の一態様の半導体装置が有するトランジスタ１００の平面図（上面図ともいう。）を示す。図１Ｂに、図１Ａに示す一点鎖線Ａ１−Ａ２における断面図を示し、図２に、図１Ａに示す一点鎖線Ｂ１−Ｂ２における断面図を示す。なお、図１Ａでは、トランジスタ１００の構成要素の一部（絶縁層等）を省略している。トランジスタなどの平面図については、以降の図面においても、図１Ａと同様に、構成要素の一部を省略する。
　トランジスタ１００は、基板１０２上に設けられる。トランジスタ１００は、導電層１０４と、絶縁層１０６と、半導体層１０８と、導電層１１２ａと、導電層１１２ｂと、を有する。導電層１０４は、ゲート電極として機能する。絶縁層１０６の一部は、ゲート絶縁層として機能する。導電層１１２ａは、ソース電極又はドレイン電極の一方として機能し、導電層１１２ｂは、ソース電極又はドレイン電極の他方として機能する。半導体層１０８のうち、ソース電極とドレイン電極との間において、ゲート絶縁層を介してゲート電極と重なる領域の全体がチャネル形成領域として機能する。また、半導体層１０８のうち、ソース電極と接する領域はソース領域として機能し、ドレイン電極と接する領域はドレイン領域として機能する。
　トランジスタ１００を有する半導体装置の詳細な構成について、説明する。
　基板１０２上には、導電層１１２ａが設けられる。導電層１１２ａ上及び基板１０２上には、絶縁層１１０（絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃ）が設けられる。絶縁層１１０上には、導電層１１２ｂが設けられる。絶縁層１１０は、導電層１１２ａと、導電層１１２ｂと、に挟まれる領域を有する。導電層１１２ａは、絶縁層１１０を介して、導電層１１２ｂと重なる領域を有する。
　図１Ｂ、図２等においては、絶縁層１１０が、絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｂと、絶縁層１１０ｂ上の絶縁層１１０ｃと、の積層構造を有する構成を示している。
　絶縁層１１０及び導電層１１２ｂは、それぞれ開口を有する。図１Ｂでは、絶縁層１１０が有する開口を開口１４２、導電層１１２ｂが有する開口を開口１４３として、それぞれ示している。開口１４２内において、導電層１１２ａが露出する。
　導電層１１２ａ上には、絶縁層１１０ｓが設けられる。絶縁層１１０ｓは、絶縁層１１０が有する開口１４２、及び、導電層１１２ｂが有する開口１４３のそれぞれの側壁（すなわち、開口１４２側の絶縁層１１０の側面、及び、開口１４３側の導電層１１２ｂの側面）に沿うように設けられる。図１Ｂ、図２等においては、絶縁層１１０が有する開口１４２、及び、導電層１１２ｂが有する開口１４３のそれぞれの側壁が一続きの側面を形成し、一続きの当該側面に沿って絶縁層１１０ｓが形成されている。絶縁層１１０ｓは、開口１４２内及び開口１４３内において、導電層１１２ａの上面、絶縁層１１０の側面、及び、導電層１１２ｂの側面に接する。絶縁層１１０ｓは、サイドウォール、側壁絶縁層、あるいは側壁保護層などと呼ばれることがある。絶縁層１１０ｓは、酸素を放出する絶縁層であることが好ましい。これにより、絶縁層１１０が酸素を有する材料で構成されている場合、絶縁層１１０が有する酸素を、絶縁層１１０ｓを介して、半導体層１０８に供給することができる。また、絶縁層１１０ｓは、酸素を有する絶縁層であることが好ましい。これにより、絶縁層１１０が酸素を有さない材料で構成されている場合であっても、絶縁層１１０ｓが有する酸素を、半導体層１０８に供給することができる。例えば、半導体層１０８に金属酸化物を用いる場合、絶縁層１１０ｓから半導体層１０８に酸素が供給されることによって、半導体層１０８中の酸素欠損を修復し、良好な電気特性と信頼性を有するトランジスタを実現することができる。
　開口１４２及び開口１４３は、それぞれ、導電層１１２ａと重畳する領域を有する。また、開口１４２と、開口１４３と、は互いに重畳する領域を有する。
　トランジスタ１００は、底部を導電層１１２ａの上面とし、内壁を絶縁層１１０ｓの側面（側壁１４１）とする凹部（窪みと呼ぶ場合もある。）を有する。半導体層１０８は、当該凹部内に沿って設けられる。
　半導体層１０８は、平面視で絶縁層１１０ｓの側壁１４１より内側となる領域において、導電層１１２ａと重畳する。当該領域において、半導体層１０８は、導電層１１２ａの上面と接する。
　また、半導体層１０８は、平面視で絶縁層１１０ｓの側壁１４１より外側となる領域において、導電層１１２ｂと重畳する。当該領域において、半導体層１０８は、導電層１１２ｂの上面と接する。
　トランジスタ１００は、半導体層１０８の下面（基板１０２側の面）がソース電極及びドレイン電極と接することから、ボトムコンタクト（Ｂｏｔｔｏｍ　Ｃｏｎｔａｃｔ）型のトランジスタということができる。
　半導体層１０８は、導電層１１２ａの上面に沿うように設けられる領域と、絶縁層１１０ｓの側壁１４１に沿って設けられる領域と、導電層１１２ｂの上面に沿うように設けられる領域と、を有する。
　半導体層１０８は、絶縁層１１０ｓを間に挟んで、開口１４２内における絶縁層１１０の側面と向かい合う領域を有する。また、当該領域において、半導体層１０８は、絶縁層１１０ｓの側壁１４１に接することが好ましい。
　半導体層１０８上には、絶縁層１０６が設けられる。絶縁層１０６は、半導体層１０８を間に挟んで導電層１１２ａと重畳する領域と、半導体層１０８及び絶縁層１１０ｓを間に挟んで絶縁層１１０と対向する領域と、半導体層１０８及び絶縁層１１０ｓを間に挟んで導電層１１２ｂと対向する領域と、半導体層１０８を間に挟んで導電層１１２ｂと重畳する領域と、を有する。
　図１Ｂ、図２等において、絶縁層１０６は、半導体層１０８を間に挟んで導電層１１２ａの上面と向かい合う領域と、半導体層１０８及び絶縁層１１０ｓを間に挟んで絶縁層１１０の側面と向かい合う領域と、半導体層１０８及び絶縁層１１０ｓを間に挟んで導電層１１２ｂの側面と向かい合う領域と、半導体層１０８を間に挟んで導電層１１２ｂの上面と向かい合う領域と、を有する。
　絶縁層１０６上には、導電層１０４が設けられる。導電層１０４は、絶縁層１０６を間に挟んで、導電層１１２ａと導電層１１２ｂの間の半導体層１０８と対向する領域を有する。
　トランジスタ１００において、導電層１０４と導電層１１２ａとは、間に設けられた絶縁層１０６によって絶縁されている。また、トランジスタ１００において、導電層１０４と導電層１１２ｂとは、間に設けられた絶縁層１０６によって絶縁されている。
　トランジスタ１００は、凹部を有する。当該凹部は、底部を導電層１１２ａの上面とし、内壁を絶縁層１１０ｓの側壁１４１とする。半導体層１０８は、当該凹部内に沿って設けられ、当該凹部に対応した形状を有する。絶縁層１０６は、半導体層１０８上に設けられ、当該凹部に対応した形状を有する。導電層１０４は、絶縁層１０６上に設けられる。なお、図１Ｂ等では、導電層１０４が、当該凹部に沿った形状を有する例を示しているが、この限りではない。導電層１０４を、絶縁層１１０ｓの側面、及び、導電層１１２ａの上面に沿った形状を反映した半導体層１０８上及び絶縁層１０６上の凹部を埋め込むように設けることも可能である。これにより、導電層１０４を厚くすることができ、電気抵抗を下げることができる。
　トランジスタ１００が有する導電層１１２ａ、半導体層１０８、導電層１１２ｂ、絶縁層１０６、導電層１０４等を覆って、絶縁層１９５が設けられる。絶縁層１９５は、トランジスタ１００の保護層として機能する。
　開口１４２及び開口１４３の上面形状は、それぞれ、例えば、円形、又は楕円形とすることができる。開口１４２及び開口１４３の上面形状は、それぞれ、三角形、四角形（長方形、菱形、正方形を含む。）、五角形などの多角形、又は、これら多角形の角が丸い形状としてもよい。図１Ａに示すように、開口１４２及び開口１４３の上面形状は、それぞれ、円形であることが好ましい。開口１４２及び開口１４３の上面形状を円形とすることにより、開口１４２及び開口１４３を形成する際の加工精度を高めることができ、微細なサイズの開口１４２及び開口１４３を形成することができる。なお、本明細書等において、円形とは真円に限定されない。
　また、絶縁層１１０ｓの側壁１４１の上面形状は、絶縁層１１０が有する開口１４２、及び、導電層１１２ｂが有する開口１４３の形状に応じて変化する。それぞれの開口の形状を円形とすることにより、側壁１４１の上面形状を円環形状とすることができる。側壁１４１の上面形状を円環形状とすることにより、側壁１４１に沿って設けられる半導体層１０８の膜厚の均一性を高めることができる。側壁１４１の上面が、例えば、角を有する場合には、角を有さない場合と比較して、半導体層１０８の膜厚、及び、半導体層１０８上に形成される絶縁層１０６の膜厚が不均一となる場合がある。膜厚が不均一になる領域において、半導体層１０８と、ゲート電極（導電層１０４）と、の間の電界集中が生じる懸念がある。当該電界集中により、トランジスタの劣化が生じる場合がある。したがって、側壁１４１の上面形状を円環形状とすることにより、トランジスタの信頼性を高めることができる。
　絶縁層１１０が有する開口１４２、及び、導電層１１２ｂが有する開口１４３は、例えば、被加工面上にマスクを形成し、続いてエッチング工程を用いることで、形成することができる。マスクとしては、レジストマスクを用いてもよいし、絶縁層又は導電層からなるハードマスクを用いてもよい。マスクを形成した後、導電層１１２ｂの開口１４３、及び、絶縁層１１０の開口１４２を、続けて形成することにより、マスク形成工程と、各開口形成工程と、を連続して行うことができる。また、それぞれの開口の径及び位置を一致又は概略一致させることもできる。このように、同じマスクを用いて、複数の開口を続けて形成する工程を、本明細書等において、一括開口と呼ぶ場合がある。
　一括開口を行った後、絶縁層１１０ｓを形成することにより、図１Ｂ、図２等に示す構成を作製することができる。上記開口の形成工程において、それぞれの開口の径を一致又は概略一致させることにより、絶縁層１１０ｓの被覆性を高めることができる。
　なお、絶縁層１１０が有する開口１４２、及び、導電層１１２ｂが有する開口１４３の形成は、連続して行わなくてもよい。例えば、それぞれの開口を設ける際に、それぞれ、マスクを形成してもよい。
　トランジスタ１００のチャネル長及びチャネル幅について説明する。
　半導体層１０８において、導電層１１２ａと接する領域は、ソース領域又はドレイン領域の一方として機能し、導電層１１２ｂと接する領域は、ソース領域又はドレイン領域の他方として機能し、ソース領域とドレイン領域の間の領域は、チャネル形成領域として機能する。
　トランジスタ１００のチャネル長は、ソース領域とドレイン領域との間の距離となる。よって、チャネル長は、導電層１１２ａと導電層１１２ｂの間における、半導体層１０８と絶縁層１１０ｓの界面に沿った距離ということができる。また、チャネル長を、半導体層１０８と絶縁層１１０ｓの界面に沿った方向の、導電層１１２ａの上面と導電層１１２ｂの上面との距離として定義する場合もある。ここでは、トランジスタ１００のチャネル長は、導電層１１２ａの上面と、導電層１１２ｂの上面と、の間における半導体層１０８と絶縁層１１０ｓの界面に沿った距離として説明する。図１Ｂ及び図２では、トランジスタ１００のチャネル長Ｌ１００を破線の両矢印で示している。
　なお、トランジスタ１００のチャネル長Ｌ１００として、導電層１１２ａの上面と、導電層１１２ｂの下面と、に挟まれる領域における絶縁層１１０の厚さである厚さＴ１１０を用いる場合がある。あるいは、トランジスタ１００のチャネル長Ｌ１００として、厚さＴ１１０と、導電層１１２ｂの厚さと、の和を用いる場合がある。図１Ｂ及び図２では、厚さＴ１１０を、一点鎖線の両矢印で示している。
　ここで、トランジスタ１００のチャネル長Ｌ１００は、絶縁層１１０の厚さ、絶縁層１１０ｓの被形成面（ここでは、絶縁層１１０の側面）と絶縁層１１０の被形成面（ここでは、導電層１１２ａの上面）とのなす角θ１１０、等により決められ、トランジスタの作製に用いる露光装置の性能に影響されない。したがって、チャネル長Ｌ１００を露光装置の限界解像度よりも小さな値とすることができ、微細なサイズのトランジスタを実現することができる。
　一方、絶縁層１１０の厚さ（厚さＴ１１０）を厚く形成することにより、チャネル長Ｌ１００を大きくすることができ、チャネル長の長いトランジスタを実現することができる。ここで、プレーナ型のトランジスタでは、チャネル長が長くなるほど平面視におけるトランジスタの占有面積が増加するため、集積度の高い半導体装置を作製することが困難となる。しかしながら、トランジスタ１００では、チャネル長が絶縁層１１０の厚さ方向に対応するため、チャネル長の長さによって平面視におけるトランジスタの占有面積が増加することはない。したがって、チャネル長の長いトランジスタを有している場合であっても、集積度の高い半導体装置を実現することができる。また、トランジスタ１００のチャネル長が半導体装置の集積度の制約を受けないため、プレーナ型のトランジスタよりも、チャネル長の長いトランジスタを半導体装置に適用することができる。
　チャネル長Ｌ１００は、例えば、５ｎｍ以上３μｍ未満、７ｎｍ以上２．５μｍ以下、１０ｎｍ以上２μｍ以下、１０ｎｍ以上１．５μｍ以下、１０ｎｍ以上１．２μｍ以下、１０ｎｍ以上１μｍ以下、１０ｎｍ以上５００ｎｍ以下、１０ｎｍ以上３００ｎｍ以下、１０ｎｍ以上２００ｎｍ以下、１０ｎｍ以上１００ｎｍ以下、１０ｎｍ以上５０ｎｍ以下、１０ｎｍ以上３０ｎｍ以下、又は１０ｎｍ以上２０ｎｍ以下とすることができる。例えば、チャネル長Ｌ１００を、１００ｎｍ以上１μｍ以下とすることもできる。
　厚さＴ１１０は、例えば、５ｎｍ以上３μｍ未満、７ｎｍ以上２．５μｍ以下、１０ｎｍ以上２μｍ以下、１０ｎｍ以上１．５μｍ以下、１０ｎｍ以上１．２μｍ以下、１０ｎｍ以上１μｍ以下、１０ｎｍ以上５００ｎｍ以下、１０ｎｍ以上３００ｎｍ以下、１０ｎｍ以上２００ｎｍ以下、１０ｎｍ以上１００ｎｍ以下、１０ｎｍ以上５０ｎｍ以下、１０ｎｍ以上３０ｎｍ以下、又は１０ｎｍ以上２０ｎｍ以下とすることができる。厚さＴ１１０は、所望のチャネル長Ｌ１００になるように、適宜設定することができる。
　角θ１１０は、例えば、３０度以上９０度以下、３５度以上８５度以下、４０度以上８０度以下、４５度以上８０度以下、５０度以上８０度以下、５５度以上８０度以下、６０度以上８０度以下、６５度以上８０度以下、又は７０度以上８０度以下とすることができる。角θ１１０は、所望のチャネル長Ｌ１００になるように、適宜設定することができる。角θ１１０の値が小さいほど（すなわち、開口１４２において、絶縁層１１０の側面がテーパ形状を有するほど）、当該側面を覆って形成される膜（例えば、半導体層１０８）の被覆性を高めることができるため好ましい。一方、角θ１１０が９０度に近いほど（すなわち、開口１４２において、絶縁層１１０の側面が基板面に対して垂直に近いほど）、平面視におけるトランジスタの占有面積を低減することができるため好ましい。
　なお、図１Ｂ、図２等では、絶縁層１１０ｓが、絶縁層１１０が有する開口１４２、及び、導電層１１２ｂが有する開口１４３のそれぞれの側壁の全ての領域に沿って設けられている例を示しているが、この限りではない。例えば、絶縁層１１０ｓの上端部の高さが、導電層１１２ｂの上面の高さよりも低く位置し、絶縁層１１０ｓが、開口１４３内における導電層１１２ｂの側面の一部を覆わない場合がある。絶縁層１１０ｓは、少なくとも、開口１４２内における絶縁層１１０の側面全体を覆っていることが好ましい。これにより、導電層１１２ａと導電層１１２ｂの間に位置する半導体層１０８の領域（チャネル形成領域）全体を、絶縁層１１０ｓに接触させることができる。したがって、半導体層１０８のチャネル形成領域全体に、絶縁層１１０ｓから酸素を供給させることができる。
　チャネル長Ｌ１００を短くすることにより、トランジスタ１００のオン電流を大きくすることができる。一方、チャネル長Ｌ１００を長くすることにより、トランジスタ１００のオン電流の飽和特性を高めることができる。したがって、チャネル長を適宜調整することによって、求める特性に応じたトランジスタ１００を実現することができる。また、トランジスタ１００を適用することにより、プレーナ型のトランジスタを適用する場合よりも、半導体装置における回路の占有面積を縮小することが可能となり、半導体装置の小型化を図ることができる。
　また、例えば、本発明の一態様のトランジスタを表示装置に適用することにより、表示装置の額縁を狭くすることができる。また、例えば、本発明の一態様のトランジスタを大型の表示装置、又は、高精細な表示装置に適用する際、配線数が増加した場合においても、各配線における信号遅延を低減することができ、表示ムラを抑制することができる。
　トランジスタ１００のチャネル幅は、平面視における、ソース領域の長さ、又は、ドレイン領域の長さとなる。つまり、チャネル幅は、平面視における、半導体層１０８と導電層１１２ａとが接する領域の長さ、又は、半導体層１０８と導電層１１２ｂとが接する領域の長さとなる。
　また、半導体層１０８は、底部を導電層１１２ａの上面、内壁を絶縁層１１０ｓの側壁１４１とする凹部に沿って設けられる。よって、チャネル幅として、平面視における、当該凹部の内壁の周の長さを用いる場合もある。絶縁層１１０ｓは、例えば、平面視における筒の中心あるいは中心近傍に開口を有する形状を有すると表現することもできる。当該開口の周長を、半導体層１０８のチャネル幅として用いることもできる。
　ここでは、トランジスタ１００のチャネル幅は、平面視において、半導体層１０８と導電層１１２ｂとが接する領域の長さとして説明する。図１Ａ、図１Ｂ、及び図２では、トランジスタ１００のチャネル幅Ｗ１００を実線の両矢印で示している。チャネル幅Ｗ１００は、平面視において、開口１４３の周長となる。
　チャネル幅Ｗ１００は、開口１４３の上面形状で決まる。図１Ａ、図１Ｂ、及び図２では、開口１４３の幅Ｄ１４３を二点鎖線の両矢印で示している。幅Ｄ１４３は、平面視において、開口１４３に外接する最小の矩形の短辺を指す。フォトリソグラフィ法を用いて開口１４３を形成する場合、開口１４３の幅Ｄ１４３は、露光装置の限界解像度以上となる。幅Ｄ１４３は、例えば、０．２０μｍ以上５．０μｍ未満である。なお、開口１４３の上面形状が円形の場合、幅Ｄ１４３は開口１４３の直径に相当し、チャネル幅Ｗ１００は“Ｄ１４３×π”と算出することができる。
［半導体層１０８］
　半導体層１０８に用いることができる半導体材料は、特に限定されない。例えば、単体半導体又は化合物半導体を用いることができる。単体半導体として、例えば、シリコン又はゲルマニウムを用いることができる。化合物半導体として、例えば、ヒ化ガリウム、シリコンゲルマニウムが挙げられる。化合物半導体として、半導体特性を有する有機物、又は、半導体特性を有する金属酸化物（酸化物半導体ともいう。）を用いることができる。なお、これらの半導体材料に、ドーパントとして不純物が含まれてもよい。
　半導体層１０８に用いる半導体材料の結晶性は特に限定されず、非晶質半導体、又は、結晶性を有する半導体（単結晶半導体、多結晶半導体、微結晶半導体、又は、一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制することができるため好ましい。
　半導体層１０８には、シリコンを用いることができる。シリコンとして、単結晶シリコン、多結晶シリコン、微結晶シリコン、及び非晶質シリコンが挙げられる。多結晶シリコンとして、例えば、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｐｏｌｙ　Ｓｉｌｉｃｏｎ）が挙げられる。
　半導体層１０８に非晶質シリコンを用いたトランジスタは、大型のガラス基板上に形成することができ、低コストで作製することができる。半導体層１０８に多結晶シリコンを用いたトランジスタは、電界効果移動度が高く、高速動作が可能である。また、半導体層１０８に微結晶シリコンを用いたトランジスタは、非晶質シリコンを用いたトランジスタより電界効果移動度が高く、高速動作が可能である。
　半導体層１０８は、金属酸化物（酸化物半導体）を有することが好ましい。半導体層１０８に用いることができる金属酸化物として、例えば、インジウム酸化物、ガリウム酸化物、及び、亜鉛酸化物が挙げられる。金属酸化物は、少なくとも、インジウム（Ｉｎ）又は亜鉛（Ｚｎ）を含むことが好ましい。また、金属酸化物は、インジウムと、元素Ｍと、亜鉛と、の中から選ばれる二又は三を有することが好ましい。なお、元素Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、コバルト、及びマグネシウムから選ばれた一種又は複数種である。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、及びスズから選ばれた一種又は複数種であることが好ましい。元素Ｍは、ガリウムがより好ましい。
　半導体層１０８には、例えば、酸化インジウム、インジウム亜鉛酸化物（Ｉｎ−Ｚｎ酸化物）、インジウムスズ酸化物（Ｉｎ−Ｓｎ酸化物）、インジウムチタン酸化物（Ｉｎ−Ｔｉ酸化物）、インジウムアルミニウム亜鉛酸化物（Ｉｎ−Ａｌ−Ｚｎ酸化物、ＩＡＺＯとも記す。）、インジウムスズ亜鉛酸化物（Ｉｎ−Ｓｎ−Ｚｎ酸化物）、インジウムチタン亜鉛酸化物（Ｉｎ−Ｔｉ−Ｚｎ酸化物）、インジウムガリウム亜鉛酸化物（Ｉｎ−Ｇａ−Ｚｎ酸化物、ＩＧＺＯとも記す。）、インジウムガリウムスズ亜鉛酸化物（Ｉｎ−Ｇａ−Ｓｎ−Ｚｎ酸化物、ＩＧＺＴＯとも記す。）、インジウムガリウムアルミニウム亜鉛酸化物（Ｉｎ−Ｇａ−Ａｌ−Ｚｎ酸化物、ＩＧＡＺＯ又はＩＡＧＺＯとも記す。）などを用いることができる。又は、シリコンを含むインジウムスズ酸化物などを用いることができる。
　金属酸化物の形成には、スパッタリング法又は原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法を好適に用いることができる。なお、金属酸化物をスパッタリング法で形成する場合、ターゲットの原子数比と、当該金属酸化物の原子数比が異なる場合がある。特に、亜鉛は、ターゲットの原子数比よりも金属酸化物の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０％以上９０％以下程度となる場合がある。
　半導体層１０８をＡＬＤ法で形成する具体的な例としては、熱ＡＬＤ法又はＰＥＡＬＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＡＬＤ）法等の成膜方法が挙げられる。熱ＡＬＤ法は、極めて高い段差被覆性を示すため好ましい。また、ＰＥＡＬＤ法は、高い段差被覆性を示すことに加え、低温成膜が可能であるため好ましい。
　半導体層１０８が有する金属酸化物の組成は、トランジスタ１００の電気特性及び信頼性に大きく影響する。
　例えば、金属酸化物のインジウムの含有率を高くすることにより、オン電流の大きいトランジスタを実現することができる。また、例えば、半導体層１０８にガリウムを含まない、又は、ガリウムの含有率の低い金属酸化物を用いることにより、正バイアス印加に対する信頼性が高いトランジスタとすることができる。また、例えば、半導体層１０８に元素Ｍの含有率が低い金属酸化物を適用することにより、正バイアス印加に対する信頼性が高いトランジスタとすることができる。また、例えば、金属酸化物の元素Ｍの含有率を高くすることにより、光に対する信頼性の高いトランジスタとすることができる。
　半導体層１０８が有する金属酸化物の組成についての詳細は、後述する。
　半導体層１０８には、結晶性を有する金属酸化物層を用いることが好ましい。例えば、ＣＡＡＣ（Ｃ−Ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌ）構造、多結晶（ｐｏｌｙ−ｃｒｙｓｔａｌ）構造、微結晶（ｎｃ：ｎａｎｏ−ｃｒｙｓｔａｌ）構造等を有する金属酸化物層を用いることができる。結晶性を有する金属酸化物層を半導体層１０８に用いることにより、半導体層１０８中の欠陥準位密度を低減することができ、信頼性の高いトランジスタを実現することができる。なお、ＣＡＡＣ構造とは、複数の微結晶（代表的には、複数のＩＧＺＯの微結晶）がｃ軸配向を有し、かつａ−ｂ面においては、上記複数の微結晶が配向せずに連結した結晶構造である。ＣＡＡＣ構造は、多結晶構造よりもａ−ｂ面において結晶粒界、グレインなどが少ないため、信頼性の高いトランジスタを実現できる。
　半導体層１０８に用いる金属酸化物層の結晶性が高いほど、半導体層１０８中の欠陥準位密度を低減することができる。一方、結晶性の低い金属酸化物層を用いることで、大きな電流を流すことができるトランジスタを実現することができる。
　半導体層１０８は、結晶性が異なる２以上の金属酸化物層の積層構造としてもよい。例えば、第１の金属酸化物層と、当該第１の金属酸化物層上に設けられる第２の金属酸化物層と、の積層構造とし、第２の金属酸化物層は、第１の金属酸化物層より結晶性が高い領域を有する構成とすることができる。又は、第２の金属酸化物層は、第１の金属酸化物層より結晶性が低い領域を有する構成とすることができる。半導体層１０８が有する２以上の金属酸化物層は、組成が互いに同じ又は概略同じであってもよい。組成が同じ金属酸化物層の積層構造とすることで、例えば、同じスパッタリングターゲットを用いて形成することができるため、製造コストを削減することができる。例えば、同じスパッタリングターゲットを用いて、形成時に用いる成膜ガス全体に対する酸素ガスの流量の割合（以下、酸素流量比ともいう。）を異ならせることにより、結晶性が異なる２以上の金属酸化物層の積層構造を形成することができる。なお、半導体層１０８が有する２以上の金属酸化物層は、組成が互いに異なってもよい。
　半導体層１０８の厚さ（被形成面に対する膜厚）は、３ｎｍ以上１００ｎｍ以下が好ましく、さらには５ｎｍ以上１００ｎｍ以下が好ましく、さらには１０ｎｍ以上１００ｎｍ以下が好ましく、さらには１０ｎｍ以上７０ｎｍ以下が好ましく、さらには１５ｎｍ以上７０ｎｍ以下が好ましく、さらには１５ｎｍ以上５０ｎｍ以下が好ましく、さらには２０ｎｍ以上５０ｎｍ以下が好ましく、さらには２０ｎｍ以上４０ｎｍ以下が好ましく、さらには２５ｎｍ以上４０ｎｍ以下が好ましい。
　ここで、半導体層１０８中に形成され得る酸素欠損について、説明する。
　半導体層１０８に酸化物半導体を用いる場合、酸化物半導体に含まれる水素が金属原子と結合する酸素と反応して水になり、酸化物半導体中に酸素欠損（ＶＯ：Ｏｘｙｇｅｎ　Ｖａｃａｎｃｙ）が形成される場合がある。さらに、酸素欠損に水素が入った欠陥（以下、ＶＯＨと記す。）はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。したがって、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。
　ＶＯＨは、酸化物半導体のドナーとして機能し得る。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
　以上より、半導体層１０８に酸化物半導体を用いる場合、半導体層１０８中のＶＯＨをできる限り低減し、高純度真性、又は、実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された酸化物半導体を得るには、酸化物半導体中の水、水素などの不純物を除去すること（脱水、脱水素化処理と記載する場合がある。）と、酸化物半導体に酸素を供給して酸素欠損（ＶＯ）を修復することが重要である。ＶＯＨなどの欠陥が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。なお、酸化物半導体に酸素を供給して酸素欠損（ＶＯ）を修復することを、加酸素化処理と記す場合がある。
　半導体層１０８に酸化物半導体を用いる場合、チャネル形成領域として機能する領域の酸化物半導体のキャリア濃度は、１×１０１８ｃｍ−３以下であることが好ましく、１×１０１７ｃｍ−３未満であることがより好ましく、１×１０１６ｃｍ−３未満であることがさらに好ましく、１×１０１３ｃｍ−３未満であることがさらに好ましく、１×１０１２ｃｍ−３未満であることがさらに好ましい。なお、チャネル形成領域として機能する領域の酸化物半導体のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０−９ｃｍ−３とすることができる。
　酸化物半導体を用いたトランジスタ（以下、ＯＳトランジスタと記す。）は、非晶質シリコンを用いたトランジスタと比較して電界効果移動度が極めて高い。また、ＯＳトランジスタは、オフ状態におけるソース−ドレイン間のリーク電流（以下、オフ電流ともいう。）が著しく小さく、当該トランジスタと直列に接続された容量に蓄積した電荷を長期間にわたって保持することが可能である。また、ＯＳトランジスタを半導体装置に適用することで、半導体装置の消費電力を低減することができる。
　ＯＳトランジスタは、表示装置に適用することができる。表示装置の画素回路に含まれる発光素子の発光輝度を高くする場合、発光素子に流す電流量を大きくする必要がある。そのためには、画素回路に含まれている駆動トランジスタのソース−ドレイン間電圧を高くする必要がある。ＯＳトランジスタは、シリコンを用いたトランジスタ（以下、Ｓｉトランジスタと記す。）と比較して、ソース−ドレイン間における耐圧が高いため、ＯＳトランジスタのソース−ドレイン間には高い電圧を印加することができる。したがって、ＯＳトランジスタを、画素回路の駆動トランジスタに適用することにより、発光素子に流れる電流量を大きくし、発光素子の発光輝度を高くすることができる。
　トランジスタが飽和領域で動作する場合において、ＯＳトランジスタは、Ｓｉトランジスタよりも、ゲート−ソース間電圧の変化に対して、ソース−ドレイン間電流の変化を小さくすることができる。このため、画素回路に含まれる駆動トランジスタとしてＯＳトランジスタを適用することによって、ゲート−ソース間電圧の変化によって、ソース−ドレイン間に流れる電流を細かく定めることができるため、発光素子に流れる電流量を細かく制御することができる。このため、画素回路における階調数を多くすることができる。
　トランジスタが飽和領域で動作するときに流れる電流の飽和特性において、ＯＳトランジスタは、ソース−ドレイン間電圧が徐々に高くなった場合においても、Ｓｉトランジスタよりも安定した電流（飽和電流）を流すことができる。そのため、ＯＳトランジスタを駆動トランジスタとして用いることで、例えば、発光素子の電流−電圧特性にばらつきが生じた場合においても、発光素子に安定した電流を流すことができる。つまり、ＯＳトランジスタは、飽和領域で動作する場合において、ソース−ドレイン間電圧を高くしても、ソース−ドレイン間電流がほぼ変化しないため、発光素子の発光輝度を安定させることができる。
　上記の通り、画素回路に含まれる駆動トランジスタにＯＳトランジスタを用いることで、「黒浮きの抑制」、「発光輝度の上昇」、「多階調化」、「発光輝度のばらつきの抑制」などを図ることができる。
　ＯＳトランジスタは、放射線照射による電気特性の変動が小さい、つまり放射線に対する耐性が高いため、放射線が入射し得る環境においても好適に用いることができる。ＯＳトランジスタは、放射線に対する信頼性が高いともいえる。例えば、Ｘ線のフラットパネルディテクタの画素回路に、ＯＳトランジスタを好適に用いることができる。また、ＯＳトランジスタは、宇宙空間で使用する半導体装置に好適に用いることができる。放射線として、電磁放射線（例えば、Ｘ線及びガンマ線）及び粒子放射線（例えば、アルファ線、ベータ線、中性子線、及び陽子線）が挙げられる。
［絶縁層］
　本発明の一態様のトランジスタ、及び、本発明の一態様のトランジスタが適用された半導体装置、表示装置等において、絶縁層として、無機絶縁材料又は有機絶縁材料を用いることができる。また、絶縁層として、無機絶縁材料と有機絶縁材料の積層構造を用いてもよい。
　無機絶縁材料として、酸化物、酸化窒化物、窒化酸化物、及び窒化物の一又は複数を用いることができる。
　なお、本明細書等において、酸化窒化物とは、その組成として窒素よりも酸素の含有量が多い材料を指す。窒化酸化物とは、その組成として酸素よりも窒素の含有量が多い材料を指す。例えば、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として酸素よりも窒素の含有量が多い材料を指す。
　酸素及び窒素の含有量の分析には、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）又はＸ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いることができる。目的の元素の含有率が高い（例えば、０．５ａｔｏｍｉｃ％以上、又は１ａｔｏｍｉｃ％以上）場合には、ＸＰＳが適している。一方、目的の元素の含有率が低い（例えば、０．５ａｔｏｍｉｃ％未満、又は１ａｔｏｍｉｃ％未満）場合には、ＳＩＭＳが適している。元素の含有量を比較する際には、ＳＩＭＳとＸＰＳの両方の分析手法を用いた複合解析を行うことがより好ましい。
　また、絶縁層などの膜密度の評価には、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ　Ｂａｃｋｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）又はＸ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ　Ｒｅｆｌｅｃｔｉｏｎ）を用いることができる。また、膜密度の違いは、断面の透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｙ）像で評価することができる場合がある。ＴＥＭ観察において、膜密度が高いと透過電子（ＴＥ）像が濃く（暗く）、膜密度が低いと透過電子（ＴＥ）像が淡く（明るく）なる。なお、絶縁層に同じ材料を適用する場合であっても、膜密度が異なる場合には、断面のＴＥＭ像において、これらの境界をコントラストの違いとして観察することができる場合がある。
　絶縁層の窒素の含有量は、例えば、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）で確認することができる。例えば、絶縁層に窒化シリコン、酸化窒化シリコン、等を用いる場合、シリコンのピークの高さに対する窒素のピークの高さの比を用いて、窒素の含有量を評価することができる。なお、ＥＤＸにおいて、ある元素のピークとは、横軸に特性Ｘ線のエネルギーを示し、縦軸に特性Ｘ線のカウント数（検出値）を示すスペクトルにおいて、当該元素のカウント数が極大値となる点を指す。又は、当該元素固有の特性Ｘ線のエネルギーにおけるカウント数を用い、シリコンのカウント数に対する窒素のカウント数の比で窒素の含有量の違いを確認してもよい。例えば、シリコンは１．７３９ｋｅＶ（Ｓｉ−Ｋα）でのカウント数を用いることができ、窒素は０．３９２ｋｅＶ（Ｎ−Ｋα）でのカウント数を用いることができる。
　絶縁層の水素濃度は、例えば、ＳＩＭＳで評価することができる。
　半導体層１０８と接する絶縁層、あるいは、半導体層１０８の周辺に位置する絶縁層として、酸素を放出する絶縁層を用いることで、当該絶縁層から半導体層１０８に酸素を供給することができる。半導体層１０８のチャネル形成領域に酸素を供給することで、半導体層１０８中の酸素欠損（ＶＯ）及びＶＯＨを低減することができ、良好な電気特性を示し、かつ、信頼性の高いトランジスタとすることができる。なお、半導体層１０８に酸素を供給する処理は、他に、酸素を含む雰囲気での加熱処理、又は、酸素を含む雰囲気下におけるプラズマ処理などがある。
　半導体層１０８に水素が拡散すると、酸化物半導体に含まれる酸素原子と反応して水になり、半導体層１０８中に酸素欠損（ＶＯ）が形成される場合がある。さらに、半導体層１０８中にＶＯＨが形成され、半導体層１０８中のキャリア濃度が高くなってしまう場合がある。半導体層１０８と接する絶縁層、あるいは、半導体層１０８の周辺に位置する絶縁層として、水素の拡散を抑制するブロッキング膜を用いることにより、半導体層１０８中の酸素欠損（ＶＯ）及びＶＯＨを低減することができ、良好な電気特性を示し、かつ、信頼性の高いトランジスタとすることができる。
　トランジスタ１００のチャネル形成領域の酸素欠損（ＶＯ）及びＶＯＨは、少ないことが好ましい。特に、チャネル長Ｌ１００が短い場合、チャネル形成領域の酸素欠損（ＶＯ）及びＶＯＨが、トランジスタ１００の電気特性及び信頼性に及ぼす影響が大きくなる。例えば、ソース領域又はドレイン領域からチャネル形成領域にＶＯＨが拡散することで、チャネル形成領域のキャリア濃度が高まり、トランジスタ１００のしきい値電圧の変動、又は、信頼性の低下が生じる場合がある。このようなＶＯＨの拡散によるトランジスタ１００の電気特性及び信頼性への影響は、トランジスタ１００のチャネル長Ｌ１００が短いほど、大きくなる。半導体層１０８、特に、半導体層１０８のチャネル形成領域の酸素欠損（ＶＯ）及びＶＯＨを低減することにより、良好な電気特性、及び、高い信頼性を有するチャネル長の短いトランジスタを実現することができる。
　半導体層１０８と接する絶縁層、あるいは、半導体層１０８の周辺に位置する絶縁層は、自身からの不純物（例えば、水及び水素）の放出が少ないことが好ましい。不純物の放出を少なくすることにより、当該不純物が半導体層１０８に拡散することが抑制され、良好な電気特性を示し、かつ、信頼性の高いトランジスタとすることができる。
　半導体層１０８の形成より後の工程で加わる熱により、半導体層１０８から酸素が脱離してしまう場合がある。しかしながら、半導体層１０８と接する絶縁層、あるいは、半導体層１０８の周辺に位置する絶縁層から半導体層１０８に酸素が供給されることにより、半導体層１０８中の酸素欠損（ＶＯ）及びＶＯＨが増加することを抑制することができる。また、半導体層１０８の形成より後の工程において、処理温度の自由度を高めることができる。具体的には、半導体層１０８の形成より後の工程においても、処理温度を高くすることができる。したがって、良好な電気特性を示し、かつ、信頼性の高いトランジスタ１００を形成することができる。
［絶縁層１１０］
　絶縁層１１０として、無機絶縁材料又は有機絶縁材料を用いることができる。絶縁層１１０は、無機絶縁材料と有機絶縁材料の積層構造としてもよい。
　絶縁層１１０として、無機絶縁材料を好適に用いることができる。無機絶縁材料として、酸化物、酸化窒化物、窒化酸化物、及び窒化物の一又は複数を用いることができる。絶縁層１１０として、例えば、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化イットリウム、酸化ジルコニウム、酸化ガリウム、酸化タンタル、酸化マグネシウム、酸化ランタン、酸化セリウム、酸化ネオジム、窒化シリコン、窒化酸化シリコン、及び窒化アルミニウムの一又は複数を用いることができる。
　絶縁層１１０を、２層以上の積層構造としてもよい。図１Ｂ等では、絶縁層１１０が、絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｂと、絶縁層１１０ｂ上の絶縁層１１０ｃと、の積層構造を有する構成を示している。絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃには、それぞれ、前述の絶縁層１１０に用いることができる材料を用いることができる。なお、絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃで互いに同じ材料を用いてもよく、異なる材料を用いてもよい。
　絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃは、それぞれ、自身からの不純物（例えば、水及び水素）の放出が少ないことが好ましい。
　絶縁層１１０ｂの膜厚は、絶縁層１１０ａの膜厚、絶縁層１１０ｃの膜厚より厚い構成とすることができる。絶縁層１１０ｂの成膜速度は、絶縁層１１０ａの成膜速度、及び、絶縁層１１０ｃの成膜速度よりも速いことが好ましい。膜厚が厚い膜の成膜速度を速くすることにより、生産性を高めることができる。
　絶縁層１１０ａ及び絶縁層１１０ｃは、それぞれ、絶縁層１１０ｂからガスが脱離することを抑制するブロッキング膜として機能する。絶縁層１１０ａ及び絶縁層１１０ｃには、それぞれ、ガスが拡散しにくい材料を用いることが好ましい。絶縁層１１０ａ及び絶縁層１１０ｃは、それぞれ、絶縁層１１０ｂより膜密度が高い領域を有することが好ましい。絶縁層の膜密度を高くすることで、ガスに対するブロッキング性を高めることができる。絶縁層の成膜速度を遅くすることにより、膜密度が高くなり、ガスに対するブロッキング性を高めることができる。
　絶縁層１１０ｂとして、酸化物又は酸化窒化物を用いることが好ましい。絶縁層１１０ｂとして、加熱により酸素を放出する膜を用いることが好ましい。絶縁層１１０ｂとして、例えば、酸化シリコン又は酸化窒化シリコンを好適に用いることができる。
　絶縁層１１０ｂが酸素を放出することで、絶縁層１１０ｂから、半導体層１０８に酸素を供給することができる。絶縁層１１０ｂは、酸素の拡散係数が高いことが好ましい。酸素の拡散係数を高くすることで、絶縁層１１０ｂ中を酸素が拡散しやすくなり、効率よく半導体層１０８に酸素を供給することができる。また、上述のように、絶縁層１１０ｂの膜厚を、絶縁層１１０ａの膜厚、絶縁層１１０ｃの膜厚より厚い構成とすることで、より多くの酸素を半導体層１０８に供給することができる。
　絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃは、スパッタリング法、ＡＬＤ法、又はプラズマＣＶＤ法などの成膜方法で形成することが好ましい。
　特に、スパッタリング法を用い、成膜ガスに水素を含むガスを用いない成膜方法で成膜することで、水素の含有量の極めて少ない膜とすることができる。そのため、半導体層１０８に水素が供給されることを抑制し、トランジスタ１００の電気特性の安定化を図ることができる。酸化シリコンをスパッタリング法で成膜する場合には、例えば、酸素性ガスを含む雰囲気でシリコンターゲットを用いて、成膜することができる。また、窒化シリコンをスパッタリング法で成膜する場合には、例えば、窒素ガスを含む雰囲気でシリコンターゲットを用いて、成膜することができる。また、酸化アルミニウムをスパッタリング法で成膜する場合には、例えば、酸化性ガスを含む雰囲気でアルミニウムターゲットを用いて、成膜することができる。
　また、酸化シリコン及び窒化シリコンは、例えば、ＰＥＡＬＤ法を用いて成膜することができる。また、酸化アルミニウム及び酸化ハフニウムは、例えば、熱ＡＬＤ法を用いて成膜することができる。ＰＥＡＬＤ法及び熱ＡＬＤ法を用いて絶縁層を成膜することにより、緻密な絶縁膜を形成することができるため、酸素及び水素に対するブロッキング性を高めることができる。
　絶縁層１１０ａ及び絶縁層１１０ｃには、絶縁層１１０ｂより窒素の含有量が多い材料を用いることができる。絶縁層の窒素の含有量を多くすることで、酸素及び水素に対するブロッキング性を高めることができる。
　また、絶縁層１１０ａ及び絶縁層１１０ｃは、絶縁層１１０ｂより膜中の水素濃度が低い領域を有する場合がある。
　絶縁層１１０ａ及び絶縁層１１０ｃは、それぞれ、酸素を透過させにくいことが好ましい。さらに、絶縁層１１０ａ及び絶縁層１１０ｃは、それぞれ、水素を透過させにくいことが好ましい。絶縁層１１０ａ及び絶縁層１１０ｃは、トランジスタの外から絶縁層１１０ａ及び絶縁層１１０ｃを介して、半導体層１０８へ水素が拡散することを抑制するブロッキング膜として機能する。絶縁層１１０ａ及び絶縁層１１０ｃの膜密度は、絶縁層１１０ｂの膜密度よりも高いことが好ましい。絶縁層の膜密度を高くすることで、酸素及び水素のブロッキング性を高めることができる。絶縁層１１０ｂに酸化シリコン又は酸化窒化シリコンを用いる場合、絶縁層１１０ａ及び絶縁層１１０ｃには、それぞれ、窒化シリコン又は窒化酸化シリコンを用いることができる。また、絶縁層１１０ａ及び絶縁層１１０ｃとして、酸化ハフニウム又は酸化アルミニウムを好適に用いることができる。
　また、絶縁層１１０ａ及び絶縁層１１０ｃとして、それぞれ、窒化シリコン、窒化酸化シリコン、酸化ハフニウム、及び酸化アルミニウムから選ばれる二以上を積層した構造を用いることができる。
　絶縁層１１０ｂに含まれる酸素が、絶縁層１１０ｂから下方（基板１０２側）へ拡散すると、絶縁層１１０ｂから半導体層１０８へ供給される酸素の量が少なくなってしまう場合がある。絶縁層１１０ｂ下に絶縁層１１０ａを設けることにより、絶縁層１１０ｂに含まれる酸素が、絶縁層１１０ｂの下方に拡散することを抑制することができる。また、絶縁層１１０ｂの上に絶縁層１１０ｃを設けることにより、絶縁層１１０ｂに含まれる酸素が、絶縁層１１０ｂの上方に拡散することを抑制することができる。したがって、絶縁層１１０ｂから半導体層１０８へ供給される酸素の量が増え、半導体層１０８中の酸素欠損（ＶＯ）及びＶＯＨを低減することができる。
　絶縁層１１０ｂに含まれる酸素によって、導電層１１２ａ及び導電層１１２ｂが酸化され、抵抗が高くなってしまう場合がある。導電層１１２ａ及び導電層１１２ｂが酸化されることにより、絶縁層１１０ｂから半導体層１０８に供給される酸素の量が少なくなってしまう場合がある。絶縁層１１０ｂと導電層１１２ａとの間に絶縁層１１０ａを、絶縁層１１０ｂと導電層１１２ｂとの間に絶縁層１１０ｃを、それぞれ設けることにより、導電層１１２ａ及び導電層１１２ｂが酸化され、抵抗が高くなることを抑制することができる。それとともに、絶縁層１１０ｂから半導体層１０８へ供給される酸素の量が増え、半導体層１０８中の酸素欠損（ＶＯ）及びＶＯＨを低減することができる。
　また、絶縁層１１０ａ及び絶縁層１１０ｃを設けることにより、半導体層１０８への水素の拡散を抑制し、半導体層１０８中の酸素欠損（ＶＯ）及びＶＯＨを低減することができる。
　絶縁層１１０ａ及び絶縁層１１０ｃは、それぞれ、酸素及び水素のブロッキング膜として機能する膜厚であることが好ましい。膜厚が薄いと、ブロッキング膜としての機能が低くなってしまう場合がある。一方、膜厚が厚いと、絶縁層１１０ｂと対向する半導体層１０８の領域が狭くなり、半導体層１０８へ供給される酸素の量が少なくなってしまう場合がある。絶縁層１１０ａ及び絶縁層１１０ｃの膜厚（被形成面に対する膜厚）は、それぞれ、１ｎｍ以上２００ｎｍ以下、１ｎｍ以上１００ｎｍ以下、１ｎｍ以上６０ｎｍ以下、１ｎｍ以上５０ｎｍ以下、１ｎｍ以上４０ｎｍ以下、１ｎｍ以上３０ｎｍ以下、１ｎｍ以上２０ｎｍ以下、１ｎｍ以上１０ｎｍ以下、１ｎｍ以上５ｎｍ以下、又は、２ｎｍ以上５ｎｍ以下が好ましい。
　また、絶縁層１１０として、有機絶縁材料を用いてもよい。前述のように、本発明の一態様では、半導体層１０８に接する絶縁層１１０ｓに酸素を放出する材料を用いる。したがって、絶縁層１１０に酸素を放出する材料を用いなくても（例えば、有機絶縁材料を用いる場合であっても）、絶縁層１１０ｓから半導体層１０８に酸素を供給することができる。そのため、本発明の一態様においては、絶縁層１１０として、塗布等で形成可能な樹脂等の有機絶縁材料を用いることもできる。これにより、絶縁層１１０に用いることができる材料の選択の幅を広げることができ、ＣＶＤ法、スパッタリング法等で形成する絶縁材料を用いる場合よりも、生産性高く、厚膜の絶縁層１１０を形成することができる。
　絶縁層１１０に用いることができる有機絶縁材料としては、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、これら樹脂の前駆体等が挙げられる。また、絶縁層１１０を、有機絶縁膜と、無機絶縁膜との積層構造にしてもよい。
［絶縁層１０６、絶縁層１１０ｓ］
　ゲート絶縁層として機能する絶縁層１０６、及び、側壁絶縁層として機能する絶縁層１１０ｓは、それぞれ、欠陥密度が低いことが好ましい。絶縁層１０６及び絶縁層１１０ｓは、いずれも半導体層１０８に接する層である。したがって、絶縁層１０６及び絶縁層１１０ｓの欠陥密度が低いことにより、良好な電気特性を示すトランジスタとすることができる。さらに、絶縁層１０６及び絶縁層１１０ｓは、絶縁耐圧が高いことが好ましい。絶縁層１０６及び絶縁層１１０ｓの絶縁耐圧が高いことにより、信頼性の高いトランジスタとすることができる。
　絶縁層１０６及び絶縁層１１０ｓには、それぞれ、例えば、絶縁性を有する酸化物、酸化窒化物、窒化酸化物、及び窒化物の一又は複数を用いることができる。絶縁層１０６及び絶縁層１１０ｓには、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、及びＧａ−Ｚｎ酸化物の一又は複数を用いることができる。絶縁層１０６及び絶縁層１１０ｓは、それぞれ、単層でもよく、積層であってもよい。絶縁層１０６及び絶縁層１１０ｓは、例えば、酸化物と窒化物の積層構造としてもよい。
　なお、微細なトランジスタにおいて、ゲート絶縁層の膜厚が薄くなると、リーク電流が大きくなってしまう場合がある。ゲート絶縁層に、比誘電率の高い材料（ｈｉｇｈ−ｋ材料ともいう。）を用いることで、物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。ｈｉｇｈ−ｋ材料として、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウム及びハフニウムを有する酸化物、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、シリコン及びハフニウムを有する酸化窒化物、又は、シリコン及びハフニウムを有する窒化物が挙げられる。
　絶縁層１０６及び絶縁層１１０ｓは、自身からの不純物（例えば、水、及び水素）の放出が少ないことが好ましい。絶縁層１０６及び絶縁層１１０ｓからの不純物の放出が少ないことにより、当該不純物が半導体層１０８に拡散することが抑制され、良好な電気特性を示し、かつ、信頼性の高いトランジスタとすることができる。
　絶縁層１０６は、半導体層１０８上に形成されるため、半導体層１０８へのダメージが少ない条件で形成される膜であることが好ましい。例えば、成膜速度（成膜レートともいう。）が十分に遅い条件で形成することが好ましい。例えば、プラズマＣＶＤ法により絶縁層１０６を形成する場合、低電力の条件で形成することにより、半導体層１０８に与えるダメージを小さくすることができる。
　ここで、半導体層１０８に金属酸化物を用いる構成を例に挙げて、絶縁層１０６及び絶縁層１１０ｓについて、具体的に説明する。
　半導体層１０８との界面特性を向上させるため、絶縁層１０６及び絶縁層１１０ｓの少なくとも半導体層１０８と接する側には、酸化物及び酸化窒化物の一以上を用いることが好ましい。絶縁層１０６及び絶縁層１１０ｓには、例えば、酸化シリコン及び酸化窒化シリコンの一以上を好適に用いることができる。また、絶縁層１０６及び絶縁層１１０ｓには、加熱により酸素を放出する膜を用いるとより好ましい。
　なお、絶縁層１０６及び絶縁層１１０ｓを、積層構造としてもよい。絶縁層１０６は、半導体層１０８と接する側の酸化物膜又は酸化窒化物膜と、導電層１０４と接する側の窒化物膜との積層構造とすることができる。同様に、絶縁層１１０ｓは、半導体層１０８と接する側の酸化物膜又は酸化窒化物膜と、絶縁層１１０と接する側の窒化物膜との積層構造とすることができる。当該酸化物膜又は酸化窒化物膜として、例えば、酸化シリコン及び酸化窒化シリコンの一以上を好適に用いることができる。当該窒化物膜として、例えば、窒化シリコンを好適に用いることができる。
　絶縁層１０６及び絶縁層１１０ｓの膜厚（被形成面に対する膜厚）は、１ｎｍ以上１００ｎｍ以下とすることがさらに好ましい。絶縁層１０６及び絶縁層１１０ｓは、少なくとも一部において、上記のような膜厚の領域を有していればよい。
　また、絶縁層１０６及び絶縁層１１０ｓは、酸素を供給する機能を有することが好ましい。
［導電層１１２ａ、導電層１１２ｂ］
　ソース電極及びドレイン電極として機能する導電層１１２ａ及び導電層１１２ｂは、それぞれ、クロム、銅、アルミニウム、金、銀、亜鉛、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルト、モリブデン、及びニオブの一又は複数、若しくは、前述した金属の一又は複数を成分とする合金を用いて、それぞれ形成することができる。導電層１１２ａ及び導電層１１２ｂには、それぞれ、銅、銀、金、又はアルミニウムの一又は複数を含む、低抵抗な導電性材料を好適に用いることができる。特に、銅又はアルミニウムは、量産性に優れるため好ましい。
　導電層１１２ａ及び導電層１１２ｂには、それぞれ、金属酸化物膜（酸化物導電体ともいう。）を用いることができる。酸化物導電体（ＯＣ：Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）として、例えば、Ｉｎ−Ｓｎ酸化物（ＩＴＯ）、Ｉｎ−Ｗ酸化物、Ｉｎ−Ｗ−Ｚｎ酸化物、Ｉｎ−Ｔｉ酸化物、Ｉｎ−Ｔｉ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯ）、及びＩｎ−Ｇａ−Ｚｎ酸化物が挙げられる。
　ここで、酸化物導電体（ＯＣ）について説明を行う。例えば、半導体特性を有する金属酸化物に酸素欠損を形成し、当該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。
　導電層１１２ａ及び導電層１１２ｂは、それぞれ、前述の酸化物導電体（金属酸化物）を含む導電膜と、金属又は合金を含む導電膜と、の積層構造としてもよい。金属又は合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。
　導電層１１２ａ及び導電層１１２ｂには、それぞれ、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、又はＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウェットエッチング法により加工することができるため、製造コストを抑制することが可能となる。
　なお、導電層１１２ａ及び導電層１１２ｂで、互いに同じ材料を用いてもよく、互いに異なる材料を用いてもよい。
　ここで、半導体層１０８に金属酸化物を用いる構成を例に挙げて、導電層１１２ａ及び導電層１１２ｂについて、具体的に説明する。
　半導体層１０８に酸化物半導体を用いる場合、半導体層１０８に含まれる酸素によって導電層１１２ａ及び導電層１１２ｂが酸化され、抵抗が高くなってしまう場合がある。絶縁層１１０及び絶縁層１１０ｓに含まれる酸素によって導電層１１２ａ及び導電層１１２ｂが酸化され、抵抗が高くなってしまう場合がある。また、半導体層１０８に含まれる酸素によって導電層１１２ａ及び導電層１１２ｂが酸化されることにより、半導体層１０８中の酸素欠損（ＶＯ）が増加してしまう場合がある。絶縁層１１０及び絶縁層１１０ｓに含まれる酸素によって導電層１１２ａ及び導電層１１２ｂが酸化されることにより、絶縁層１１０及び絶縁層１１０ｓから半導体層１０８に供給される酸素の量が少なくなってしまう場合がある。
　導電層１１２ａ及び導電層１１２ｂには、それぞれ、酸化されにくい材料を用いることが好ましい。導電層１１２ａ及び導電層１１２ｂには、それぞれ、酸化物導電体を用いることが好ましい。例えば、Ｉｎ−Ｓｎ酸化物（ＩＴＯ）又はＩｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯ）を好適に用いることができる。導電層１１２ａ及び導電層１１２ｂには、それぞれ、窒化物導電体を用いてもよい。窒化物導電体として、窒化タンタル及び窒化チタンが挙げられる。導電層１１２ａ及び導電層１１２ｂは、それぞれ、前述の材料の積層構造を有してもよい。
　導電層１１２ａ及び導電層１１２ｂに酸化されにくい材料を用いることにより、半導体層１０８に含まれる酸素、又は、絶縁層１１０及び絶縁層１１０ｓに含まれる酸素によって酸化され、抵抗が高くなることを抑制することができる。また、半導体層１０８中の酸素欠損（ＶＯ）の増加が抑制されるとともに、絶縁層１１０及び絶縁層１１０ｓから半導体層１０８に供給される酸素の量を増やすことができる。
［導電層１０４］
　ゲート電極として機能する導電層１０４は、例えば、クロム、銅、アルミニウム、金、銀、亜鉛、モリブデン、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルト、及びニオブの一又は複数、若しくは、前述した金属の一又は複数を成分とする合金を用いて形成することができる。また、導電層１０４として、上記導電層１１２ａ及び導電層１１２ｂに用いることができる材料を適用してもよい。
　なお、図１Ｂ等では、導電層１０４を単層構造として示しているが、この限りではない。例えば、導電層１０４を２層以上の積層構造としてもよい。例えば、導電層１０４を２層積層構造とする場合、１層目の導電層（絶縁層１０６側の導電層）として、窒化物又は酸化物を用いることができ、２層目の導電層として、クロム、銅、アルミニウム、金、銀、亜鉛、モリブデン、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルト、及びニオブの一又は複数、若しくは、前述した金属の一又は複数を成分とする合金を用いることができる。また、例えば、導電層１０４を３層積層構造とする場合、１層目の導電層（絶縁層１０６側の導電層）として、上述の金属の一又は複数を成分とする合金、又は、当該金属又は当該合金の窒化物を用いることができ、２層目の導電層として、上述の金属の一又は複数を成分とする合金を用いることができ、３層目の導電層として、上述の金属の一又は複数を成分とする合金、又は、当該金属又は当該合金の窒化物を用いることができる。
［絶縁層１９５］
　トランジスタ１００の保護層として機能する絶縁層１９５には、不純物が拡散しにくい材料を用いることが好ましい。絶縁層１９５を設けることにより、トランジスタに外部から不純物が拡散することを効果的に抑制することができ、トランジスタの信頼性を高めることができる。不純物として、例えば、水及び水素が挙げられる。絶縁層１９５は、無機材料を有する絶縁層、又は、有機材料を有する絶縁層とすることができる。絶縁層１９５には、例えば、酸化物、酸化窒化物、窒化酸化物、又は窒化物の無機材料を好適に用いることができる。より具体的には、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、及びハフニウムアルミネートの一又は複数を用いることができる。有機材料として、例えば、アクリル樹脂及びポリイミド樹脂の一又は複数を用いることができる。有機材料には、感光性の材料を用いてもよい。また、上述の絶縁膜を２以上積層して用いてもよい。絶縁層１９５は、無機材料を有する絶縁層と、有機材料を有する絶縁層と、の積層構造としてもよい。
［基板１０２］
　基板１０２の材質に大きな制限はないが、少なくとも、後の熱処理に耐え得る程度の耐熱性を有している必要がある。例えば、シリコン又は炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板、ガラス基板、石英基板、サファイア基板、セラミック基板、又は有機樹脂基板を、基板１０２として用いてもよい。また、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、半導体基板及び絶縁性基板の形状は円形であってもよく、角形であってもよい。
　基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００等を形成してもよい。又は、基板１０２とトランジスタ１００等の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するために用いることができる。その際、トランジスタ１００等を耐熱性の劣る基板、又は可撓性基板にも転載することができる。
［半導体層１０８が有する金属酸化物の組成］
　半導体層１０８が有する金属酸化物の組成について、以下に説明する。
　半導体層１０８が有する金属酸化物の組成は、トランジスタ１００の電気特性及び信頼性に大きく影響する。
　例えば、金属酸化物のインジウムの含有率を高くすることにより、オン電流の大きいトランジスタを実現することができる。
　半導体層１０８にＩｎ−Ｚｎ酸化物を用いる場合、インジウムの原子数比が亜鉛の原子数比以上である金属酸化物を適用することが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ｚｎ＝１：１、Ｉｎ：Ｚｎ＝２：１、Ｉｎ：Ｚｎ＝３：１、Ｉｎ：Ｚｎ＝４：１、Ｉｎ：Ｚｎ＝５：１、Ｉｎ：Ｚｎ＝７：１、又はＩｎ：Ｚｎ＝１０：１、又はこれらの近傍の金属酸化物を用いることができる。
　半導体層１０８にＩｎ−Ｓｎ酸化物を用いる場合、インジウムの原子数比がスズの原子数比以上である金属酸化物を適用することが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ｓｎ＝１：１、Ｉｎ：Ｓｎ＝２：１、Ｉｎ：Ｓｎ＝３：１、Ｉｎ：Ｓｎ＝４：１、Ｉｎ：Ｓｎ＝５：１、Ｉｎ：Ｓｎ＝７：１、又はＩｎ：Ｓｎ＝１０：１、又はこれらの近傍の金属酸化物を用いることができる。
　半導体層１０８にＩｎ−Ｍ−Ｚｎ酸化物を用いる場合、金属元素の原子数に対するインジウムの原子数比が、元素Ｍの原子数比よりも高い金属酸化物を適用することができる。さらには、亜鉛の原子数比が、元素Ｍの原子数比よりも高い金属酸化物を用いることが、より好ましい。例えば、半導体層１０８には、金属元素の原子数比が、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３、Ｉｎ：Ｍ：Ｚｎ＝１０：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：７、Ｉｎ：Ｍ：Ｚｎ＝１０：１：８、Ｉｎ：Ｍ：Ｚｎ＝５：２：５、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝４０：１：１０、又はこれらの近傍の金属酸化物を用いることができる。
　なお、元素Ｍとして複数の金属元素を有する場合は、当該金属元素の原子数比の合計を、元素Ｍの原子数比とすることができる。例えば、元素Ｍとしてガリウムとアルミニウムを有するＩｎ−Ｇａ−Ａｌ−Ｚｎ酸化物の場合、ガリウムの原子数比とアルミニウムの原子数比の合計を元素Ｍの原子数比とすることができる。また、インジウム、元素Ｍ、及び亜鉛の原子数比が前述の範囲であることが好ましい。例えば、元素Ｍとしてガリウムとスズを有するＩｎ−Ｇａ−Ｓｎ−Ｚｎ酸化物の場合、ガリウムの原子数比とスズの原子数比の合計を元素Ｍの原子数比とすることができる。また、インジウム、元素Ｍ、及び亜鉛の原子数比が前述の範囲であることが好ましい。
　金属酸化物に含有される金属元素の原子数に対するインジウムの原子数の割合が、３０原子％以上１００原子％以下、好ましくは３０原子％以上９５原子％以下、より好ましくは３５原子％以上９５原子％以下、より好ましくは３５原子％以上９０原子％以下、より好ましくは４０原子％以上９０原子％以下、より好ましくは４５原子％以上９０原子％以下、より好ましくは５０原子％以上８０原子％以下、より好ましくは６０原子％以上８０原子％以下、より好ましくは７０原子％以上８０原子％以下である金属酸化物を用いることが好ましい。例えば、半導体層１０８にＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合、インジウム、元素Ｍ、及び亜鉛の原子数の合計に対する、インジウムの原子数の割合が前述の範囲であることが好ましい。
　本明細書等において、含有される金属元素の原子数に対するインジウムの原子数の割合を、インジウムの含有率と記す場合がある。他の金属元素においても同様である。
　金属酸化物のインジウムの含有率を高くすることにより、オン電流の大きいトランジスタとすることができる。当該トランジスタを大きいオン電流が求められるトランジスタに適用することにより、優れた電気特性を有する半導体装置とすることができる。
　金属酸化物の組成の分析には、例えば、ＥＤＸ、ＸＰＳ、誘導結合プラズマ質量分析法（ＩＣＰ−ＭＳ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ−Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）、又は誘導結合高周波プラズマ発光分光法（ＩＣＰ−ＡＥＳ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ−Ａｔｏｍｉｃ　Ｅｍｉｓｓｉｏｎ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いることができる。又は、これらの手法を複数組み合わせて分析を行ってもよい。なお、含有率が低い元素は、分析精度の影響により、実際の含有率と、分析によって得られた含有率と、が異なる場合がある。例えば、元素Ｍの含有率が低い場合、分析によって得られた元素Ｍの含有率が、実際の含有率より低くなる、定量が困難となる、又は検出されない場合がある。
　本明細書等において、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。例えば、原子数比がＩｎ：Ｍ：Ｚｎ＝４：２：３又はその近傍の組成と記載する場合、インジウムの原子数比を４としたとき、Ｍの原子数比が１以上３以下であり、亜鉛の原子数比が２以上４以下である場合を含む。また、原子数比がＩｎ：Ｍ：Ｚｎ＝５：１：６又はその近傍の組成と記載する場合、インジウムの原子数比を５としたときに、Ｍの原子数比が０．１より大きく２以下であり、亜鉛の原子数比が５以上７以下である場合を含む。また、原子数比がＩｎ：Ｍ：Ｚｎ＝１：１：１又はその近傍の組成と記載する場合、インジウムの原子数比を１としたときに、Ｍの原子数比が０．１より大きく２以下であり、亜鉛の原子数比が０．１より大きく２以下である場合を含む。
　ここで、トランジスタの信頼性について、説明する。トランジスタの信頼性を評価する指標の１つとして、ゲートに電界を印加した状態で、高温下で保持する、ＧＢＴ（Ｇａｔｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験がある。その中でも、ソース電位及びドレイン電位に対して、ゲートに正の電位（正バイアス）を与えた状態で、高温下で保持する試験をＰＢＴＳ（Ｐｏｓｉｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｓｔｒｅｓｓ）試験、ゲートに負の電位（負バイアス）を与えた状態で、高温下で保持する試験をＮＢＴＳ（Ｎｅｇａｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｓｔｒｅｓｓ）試験と呼ぶ。また、光を照射した状態で行うＰＢＴＳ試験及びＮＢＴＳ試験を、それぞれ、ＰＢＴＩＳ（Ｐｏｓｉｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ　Ｓｔｒｅｓｓ）試験、ＮＢＴＩＳ（Ｎｅｇａｔｉｖｅ　Ｂｉａｓ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｉｌｌｕｍｉｎａｔｉｏｎ　Ｓｔｒｅｓｓ）試験と呼ぶ。
　ｎチャネル型のトランジスタにおいては、トランジスタをオン状態（電流を流す状態）とする際にゲートに正の電位が与えられるため、ＰＢＴＳ試験でのしきい値電圧の変動量が、トランジスタの信頼性の指標として着目すべき重要な項目の１つとなる。
　半導体層１０８にガリウムを含まない、又は、ガリウムの含有率の低い金属酸化物を用いることにより、正バイアス印加に対する信頼性が高いトランジスタとすることができる。つまり、ＰＢＴＳ試験でのしきい値電圧の変動量が小さいトランジスタとすることができる。また、ガリウムを含む金属酸化物を用いる場合は、インジウムの含有率よりも、ガリウムの含有率を低くすることが好ましい。これにより、信頼性の高いトランジスタを実現することができる。
　ＰＢＴＳ試験でのしきい値電圧の変動の１つの要因として、半導体層とゲート絶縁層の界面又は界面近傍における欠陥準位へのキャリアトラップが挙げられる。欠陥準位密度が大きいほど、欠陥準位へのキャリアトラップ量が増えるため、ＰＢＴＳ試験での劣化が顕著になる。半導体層の、ゲート絶縁層と接する領域におけるガリウムの含有率を低くすることにより、当該欠陥準位の生成を抑制することができる。
　ガリウムを含まない、又は、ガリウムの含有率の低い金属酸化物を半導体層に用いることにより、ＰＢＴＳ試験でのしきい値電圧の変動を抑制することができる理由として、例えば、以下のようなことが考えられる。金属酸化物に含まれるガリウムは、他の金属元素（例えば、インジウム又は亜鉛）と比較して、酸素を誘引しやすい性質を有する。そのため、ガリウムを多く含む金属酸化物と、ゲート絶縁層と、の界面において、ガリウムがゲート絶縁層中の余剰酸素と結合することにより、キャリア（ここでは電子）トラップサイトを生じさせやすくなると推察される。そのため、ゲートに正の電位を与えた際に、半導体層とゲート絶縁層との界面にキャリアがトラップされることにより、しきい値電圧が変動することが考えられる。
　より具体的には、半導体層１０８にＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合、インジウムの原子数比が、ガリウムの原子数比よりも高い金属酸化物を、半導体層１０８に適用することができる。また、亜鉛の原子数比が、ガリウムの原子数比よりも高い金属酸化物を用いることが、より好ましい。言い換えると、金属元素の原子数比が、Ｉｎ＞Ｇａ、かつ、Ｚｎ＞Ｇａを満たす金属酸化物を、半導体層１０８に適用することが好ましい。
　半導体層１０８には、含有される金属元素の原子数に対するガリウムの原子数の割合が、０原子％より高く５０原子％以下、好ましくは０．１原子％以上４０原子％以下、より好ましくは０．１原子％以上３５原子％以下、より好ましくは０．１原子％以上３０原子％以下、より好ましくは０．１原子％以上２５原子％以下、より好ましくは０．１原子％以上２０原子％以下、より好ましくは０．１原子％以上１５原子％以下、より好ましくは０．１原子％以上１０原子％以下である金属酸化物を用いることが好ましい。半導体層中のガリウムの含有率を低くすることにより、ＰＢＴＳ試験に対する耐性の高いトランジスタとすることができる。なお、金属酸化物にガリウムを含有させることにより、金属酸化物に酸素欠損（ＶＯ）が生じにくくなるといった効果を奏する。
　半導体層１０８に、ガリウムを含まない金属酸化物を適用してもよい。例えば、Ｉｎ−Ｚｎ酸化物を半導体層１０８に適用することができる。このとき、金属酸化物に含まれる金属元素の原子数に対するインジウムの原子数比を高くすることにより、トランジスタの電界効果移動度を高めることができる。一方、金属酸化物に含まれる金属元素の原子数に対する亜鉛の原子数比を高くすることにより、結晶性の高い金属酸化物となるため、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。また、半導体層１０８には、酸化インジウムなどの、ガリウム及び亜鉛を含まない金属酸化物を適用してもよい。ガリウムを含まない金属酸化物を用いることにより、特に、ＰＢＴＳ試験におけるしきい値電圧の変動を極めて小さなものとすることができる。
　例えば、半導体層１０８に、インジウムと亜鉛を含む酸化物を用いることができる。このとき、金属元素の原子数比が、例えば、Ｉｎ：Ｚｎ＝２：３、又はこれらの近傍である金属酸化物を用いることができる。
　なお、代表的にガリウムを挙げて説明したが、ガリウムに代えて元素Ｍを用いる場合にも適用することができる。半導体層１０８には、インジウムの原子数比が元素Ｍの原子数比よりも高い金属酸化物を適用することが好ましい。また、亜鉛の原子数比が元素Ｍの原子数比よりも高い金属酸化物を適用することが好ましい。
　半導体層１０８に元素Ｍの含有率が低い金属酸化物を適用することにより、正バイアス印加に対する信頼性が高いトランジスタとすることができる。当該トランジスタを正バイアス印加に対する高い信頼性が求められるトランジスタに適用することにより、高い信頼性を有する半導体装置とすることができる。
　続いて、光に対するトランジスタの信頼性について、説明する。
　トランジスタに光が入射することにより、トランジスタの電気特性が変動してしまう場合がある。特に、光が入射し得る領域に適用されるトランジスタは、光照射下での電気特性の変動が小さく、光に対する信頼性が高いことが好ましい。光に対する信頼性は、例えば、ＮＢＴＩＳ試験でのしきい値電圧の変動量により評価することができる。
　金属酸化物の元素Ｍの含有率を高くすることにより、光に対する信頼性の高いトランジスタとすることができる。つまり、ＮＢＴＩＳ試験でのしきい値電圧の変動量が小さいトランジスタとすることができる。具体的には、元素Ｍの原子数比がインジウムの原子数比以上である金属酸化物は、バンドギャップがより大きくなり、トランジスタのＮＢＴＩＳ試験でのしきい値電圧の変動量を小さくすることができる。半導体層１０８が有する金属酸化物のバンドギャップは、２．０ｅＶ以上が好ましく、さらには２．５ｅＶ以上が好ましく、さらには３．０ｅＶ以上が好ましく、さらには３．２ｅＶ以上が好ましく、さらには３．３ｅＶ以上が好ましく、さらには３．４ｅＶ以上が好ましく、さらには３．５ｅＶ以上が好ましい。
　例えば、半導体層１０８には、金属元素の原子数比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：３、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、又はこれらの近傍の金属酸化物を用いることができる。
　半導体層１０８には、特に、含有される金属元素の原子数に対する元素Ｍの原子数の割合が、２０原子％以上７０原子％以下、好ましくは３０原子％以上７０原子％以下、より好ましくは３０原子％以上６０原子％以下、より好ましくは４０原子％以上６０原子％以下、より好ましくは５０原子％以上６０原子％以下である金属酸化物を好適に用いることができる。
　半導体層１０８にＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合、金属元素の原子数に対するインジウムの原子数比が、ガリウムの原子数比以下の金属酸化物を適用することができる。例えば、金属元素の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：３、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、又はこれらの近傍の金属酸化物を用いることができる。
　半導体層１０８には、特に、含有される金属元素の原子数に対するガリウムの原子数の割合が、２０原子％以上６０原子％以下、好ましくは３０原子％以上６０原子％以下、より好ましくは４０原子％以上６０原子％以下、より好ましくは５０原子％以上６０原子％以下である金属酸化物を好適に用いることができる。
　半導体層１０８に元素Ｍの含有率が高い金属酸化物を適用することにより、光に対する信頼性が高いトランジスタとすることができる。当該トランジスタを光に対する高い信頼性が求められるトランジスタに適用することにより、高い信頼性を有する半導体装置とすることができる。
　前述したように、半導体層１０８に適用する金属酸化物の組成により、トランジスタの電気特性及び信頼性が異なる。したがって、トランジスタに求められる電気特性及び信頼性に応じて、金属酸化物の組成を異ならせることにより、優れた電気特性と高い信頼性を両立した半導体装置とすることができる。
　半導体層１０８は、２以上の金属酸化物層を有する積層構造としてもよい。半導体層１０８が有する２以上の金属酸化物層は、組成が互いに同じ又は概略同じであってもよい。組成が同じ金属酸化物層の積層構造とすることで、例えば、同じスパッタリングターゲットを用いて形成することができるため、製造コストを削減することができる。
　半導体層１０８が有する２以上の金属酸化物層は、組成が互いに異なってもよい。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］若しくはその近傍の組成の第１の金属酸化物層と、当該第１の金属酸化物層上に設けられるＩｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］若しくはその近傍の組成の第２の金属酸化物層と、の積層構造を好適に用いることができる。また、元素Ｍとして、ガリウム又はアルミニウムを用いることが特に好ましい。例えば、インジウム酸化物、インジウムガリウム酸化物、及びＩＧＺＯの中から選ばれるいずれか一と、ＩＡＺＯ、ＩＡＧＺＯ、及びＩＴＺＯ（登録商標）の中から選ばれるいずれか一と、の積層構造を用いてもよい。
〔構成例１−２〕
　図３Ａに、図１Ａ乃至図２に示すトランジスタ１００とは異なる構成のトランジスタ１００Ａの構成例を示す。図３Ａは、図１Ａに示す平面図の一点鎖線Ａ１−Ａ２に対応するトランジスタ１００Ａの断面図である。
　図３Ａに示すトランジスタ１００Ａは、絶縁層１１０ｓが、絶縁層１１０ｓ１と、絶縁層１１０ｓ１上の絶縁層１１０ｓ２と、の積層構造を有する点で、図１Ｂに示すトランジスタ１００と主に異なる。絶縁層１１０ｓ１は、導電層１１２ａの上面、絶縁層１１０の側面、及び、導電層１１２ｂの側面に接して設けられる。絶縁層１１０ｓ２は、絶縁層１１０ｓ１を介して、導電層１１２ａの上面、絶縁層１１０の側面、及び、導電層１１２ｂの側面と対向するように設けられる。
　絶縁層１１０ｓ１として、例えば、絶縁層１１０ａ及び絶縁層１１０ｃに用いる材料、及び作製方法、等を適用することができる。また、絶縁層１１０ｓ２として、例えば、絶縁層１１０ｂに用いる材料、及び作製方法、等を適用することができる。
　酸素を供給する機能を有する絶縁層１１０ｓ２が、導電層１１２ａ及び導電層１１２ｂと接する構成の場合には、導電層１１２ａ及び導電層１１２ｂが酸化され、絶縁層１１０ｓ２が有する酸素の量が減少し、絶縁層１１０ｓ２から半導体層１０８へ供給される酸素量が減少する懸念がある。絶縁層１１０ｓを絶縁層１１０ｓ１と、絶縁層１１０ｓ２と、の積層構造とすることにより、絶縁層１１０ｓ２と、導電層１１２ａ及び導電層１１２ｂと、が接しない構成とすることができる。これにより、絶縁層１１０ｓ２が有する酸素によって、導電層１１２ａ及び導電層１１２ｂが酸化されることを抑制することができる。また、絶縁層１１０ｓ２から半導体層１０８へ供給される酸素の量が減少することを抑制することができる。
〔構成例１−３〕
　図３Ｂに、図１Ａ乃至図２に示すトランジスタ１００とは異なる構成のトランジスタ１００Ｂの構成例を示す。図３Ｂは、図１Ａに示す平面図の一点鎖線Ａ１−Ａ２に対応するトランジスタ１００Ｂの断面図である。
　図３Ｂに示すトランジスタ１００Ｂは、絶縁層１１０ｓの構成が、図１Ｂに示すトランジスタ１００と主に異なる。
　トランジスタ１００Ｂでは、絶縁層１１０ｓの底面が、絶縁層１１０ａの上面に接し、絶縁層１１０ａの側面が、半導体層１０８に接する構成を有している。すなわち、トランジスタ１００Ｂでは、絶縁層１１０ｓが、導電層１１２ａに接しない構成を有する。
　前述のように、絶縁層１１０ｓは、絶縁層１１０ｂとともに、半導体層１０８に酸素を供給する機能を有し得る。そのため、トランジスタ１００等のように、絶縁層１１０ｓの底面が、導電層１１２ａに接する構成の場合、絶縁層１１０ｓから拡散した酸素によって、導電層１１２ａの上面の一部が酸化されて高抵抗化し、トランジスタのオン電流を低下させる不具合を誘発する恐れがある。これに対して、トランジスタ１００Ｂのように、絶縁層１１０ｓと導電層１１２ａとが接しない構成とすることで、上記不具合を誘発する恐れを低減することができる。
〔構成例１−４〕
　図４Ａに、図１Ａ乃至図２に示すトランジスタ１００とは異なる構成のトランジスタ１００Ｃの構成例を示す。図４Ａは、図１Ａに示す平面図の一点鎖線Ａ１−Ａ２に対応するトランジスタ１００Ｃの断面図である。
　図４Ａに示すトランジスタ１００Ｃは、導電層１１２ｂを有さない点、及び、半導体層１０８の端部が、平面視にて、導電層１１２ａの外側まで延伸している点で、図１Ｂに示すトランジスタ１００と主に異なる。
　トランジスタ１００Ｃでは、半導体層１０８は、導電層１１２ａの上面、絶縁層１１０ｓの側面、及び、絶縁層１１０の上面に接する領域を有する。トランジスタ１００Ｃにおいて、半導体層１０８は、チャネル形成領域を有する半導体層としての機能と、ソース電極又はドレイン電極の他方としての機能と、を兼ねることができる。例えば、半導体層１０８のうち、絶縁層１１０ｓと対向する領域は、チャネル形成領域として機能することができる。また、チャネル形成領域の外側に位置する領域（絶縁層１１０の上面に接する領域）は、ソース電極又はドレイン電極の他方として機能することができる。
　例えば、半導体層１０８に対して、基板面に対して垂直な方向から、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理等を用いて、不純物を供給することで、半導体層１０８における、ソース電極又はドレイン電極の他方として機能する領域を、選択的に低抵抗化することができる。当該不純物としては、例えば、水素、ホウ素、炭素、窒素、リン、硫黄、ヒ素、アルミニウム、マグネシウム、シリコン、及び貴ガスの一又は複数が挙げられる。なお、貴ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンが挙げられる。又は、半導体層１０８に酸化物半導体を用いる場合、半導体層１０８のソース領域又はドレイン領域の他方として機能させる領域上に窒化シリコン膜等を形成することで、半導体層１０８の一部を酸化物導電体（ＯＣ）とし、半導体層１０８に低抵抗な領域を形成することができる。
　このようにして、半導体層１０８のソース領域及びドレイン領域に対応する領域を、チャネル形成領域よりも低抵抗化させることができる。そのため、半導体層１０８に、チャネル形成領域と、チャネル形成領域よりも低抵抗なソース領域及びドレイン領域と、を作り分けることができる。これにより、トランジスタ１００Ｃでは、導電層１１２ｂを設けなくても、半導体層１０８内にソース電極及びドレイン電極に相当する領域を形成することができる。よって、トランジスタ１００Ｃでは、導電層１１２ｂを設けない分、トランジスタの作製に係る工程数を削減することができる。
〔構成例１−５〕
　図４Ｂに、図４Ａに示すトランジスタ１００Ｃとは異なる構成のトランジスタ１００Ｄの構成例を示す。図４Ｂは、図１Ａに示すトランジスタ１００の平面図の一点鎖線Ａ１−Ａ２に対応するトランジスタ１００Ｄの断面図である。
　図４Ｂに示すトランジスタ１００Ｄは、絶縁層１１０の構成が単層構造である点で、図４Ａに示すトランジスタ１００Ｃと主に異なる。
　トランジスタ１００Ｄにおいて、絶縁層１１０には、前述した絶縁層１１０ａ及び絶縁層１１０ｃに用いることができる材料を用いることが好ましい。すなわち、酸素及び水素に対するブロッキング性の高い材料を用いることが好ましい。これにより、絶縁層１１０の外側からの酸素の拡散によって、導電層１１２ａが酸化されることを抑制することができる。また、絶縁層１１０に、絶縁層１１０ｂのような酸素を放出する材料を用いない場合であっても、絶縁層１１０ｓに酸素を放出する材料を用いることで、絶縁層１１０ｓから半導体層１０８に酸素を供給することができる。そのため、半導体層１０８中の酸素欠損（ＶＯ）及びＶＯＨを低減することができる。トランジスタ１００Ｄが、単層構造の絶縁層１１０を有することにより、トランジスタ１００Ｃ等に比べて、絶縁層１１０の形成に係る工程数を削減することができる。
　なお、絶縁層１１０に用いることができる材料は、絶縁層１１０ａ及び絶縁層１１０ｃに用いることができる材料に限られない。絶縁層１１０に、絶縁層１１０ｂに用いることができる材料を用いてもよい。すなわち、酸素を放出する材料を用いてもよい。これにより、絶縁層１１０の全体から酸素を放出させることができるため、半導体層１０８へ、トランジスタ１００Ｃ等よりも多くの酸素を供給することができる。また、トランジスタ１００Ｃ等に比べて、絶縁層１１０の形成に係る工程数を削減することもできる。
〔構成例１−６〕
　図５Ａに、図１Ａ乃至図２に示すトランジスタ１００とは異なる構成のトランジスタ１００Ｅの構成例を示す。図５Ａは、図１Ａに示す平面図の一点鎖線Ａ１−Ａ２に対応するトランジスタ１００Ｅの断面図である。
　図５Ａに示すトランジスタ１００Ｅは、導電層１１２ａの構成が積層構造である点で、図１Ｂに示すトランジスタ１００と主に異なる。
　トランジスタ１００Ｅでは、導電層１１２ａは、導電層１１２ａ＿１と、導電層１１２ａ＿１上の導電層１１２ａ＿２と、の積層構造を有する。導電層１１２ａ＿１は、基板１０２上の絶縁層１１５に形成された開口に埋め込まれるように設けられ、導電層１１２ａ＿１の上面と、絶縁層１１５の上面と、は平坦化されている。導電層１１２ａ＿２は、導電層１１２ａ＿１上及び絶縁層１１５上に位置する。トランジスタ１００Ｅでは、基板面に対する絶縁層１１５の上面の高さと、基板面に対する導電層１１２ａ＿１の上面の高さと、が一致又は概略一致する構成を有する。
　トランジスタ１００Ｅにおいて、絶縁層１１５の上面の高さと、導電層１１２ａ＿１の上面の高さと、が一致又は概略一致する構成とすることにより、一致又は概略一致しない構成よりも、絶縁層１１０、及び導電層１１２ｂの被形成面の段差を小さくすることができる。これにより、導電層１１２ｂの上面に形成され得る段差、及び、絶縁層１１０の上面に形成され得る段差を小さくすることができる。そのため、絶縁層１１０ｓの形成工程（例えば、エッチバック工程等）において、導電層１１２ｂの上面、及び、絶縁層１１０の上面に絶縁層が残存することを抑制することができ、絶縁層１１０及び導電層１１２ｂのそれぞれの開口の側壁に、選択的に絶縁層を形成することができる。
　なお、トランジスタ１００Ｅにおいては、導電層１１２ａ＿２の端部が、導電層１１２ａ＿１の端部よりも外側に位置する例を示すが、導電層１１２ａ＿２の端部が、導電層１１２ａ＿１の端部よりも内側に位置してもよい。また、導電層１１２ａと、上部の導電層と、を接続するプラグ（図示しない。）を設ける場合において、導電層１１２ａ＿２を導電層１１２ａ＿１の外側に延伸させ、当該延伸させた領域において、導電層１１２ａ＿２の上面と、当該プラグと、が接する構成としてもよい。当該プラグは、絶縁層１１０、絶縁層１９５等に設けられた開口（図示しない。）を埋めるように設けられる。
　前述したように、半導体層１０８と接する導電層１１２ａ及び導電層１１２ｂには、酸化されにくい材料を用いることが好ましい。しかしながら、酸化されにくい材料を用いる場合、導電層１１２ａ及び導電層１１２ｂの抵抗が高くなってしまう場合がある。導電層１１２ａ及び導電層１１２ｂは配線として機能するため、抵抗は低いことが好ましい。そこで、半導体層１０８と接する領域を有する導電層１１２ａ＿２に酸化されにくい材料を用い、半導体層１０８と接する領域を有さない導電層１１２ａ＿１に抵抗の低い材料を用いることで、導電層１１２ａの抵抗を低くすることができる。さらに、半導体層１０８中の酸素欠損（ＶＯ）及びＶＯＨを低減することができる。
　また、前述したように、特に、チャネル長Ｌ１００が短い場合、チャネル形成領域の酸素欠損（ＶＯ）及びＶＯＨの、トランジスタの電気特性及び信頼性に与える影響が大きくなる。導電層１１２ａ＿２に酸化されにくい材料を用いることにより、半導体層１０８中の酸素欠損（ＶＯ）及びＶＯＨの増加を抑制することができる。したがって、良好な電気特性、及び、高い信頼性を有するチャネル長の短いトランジスタを実現することができる。
　導電層１１２ａ＿２には、酸化物導電体及び窒化物導電体の一又は複数を好適に用いることができる。導電層１１２ａ＿１には、導電層１１２ａ＿２より抵抗の低い材料を用いることが好ましい。導電層１１２ａ＿１には、例えば、銅、アルミニウム、チタン、タングステン、及びモリブデンの一又は複数、若しくは、前述した金属の一又は複数を成分とする合金を好適に用いることができる。具体的には、導電層１１２ａ＿２にＩｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯ）を、導電層１１２ａ＿１にタングステンを好適に用いることができる。
　なお、導電層１１２ａの構成は、導電層１１２ａに求められる配線抵抗に応じて決めればよい。例えば、配線（導電層１１２ａ）の長さが短く、求められる配線抵抗が比較的高くても問題ない場合は、導電層１１２ａを単層構造とし、酸化されにくい材料を適用してもよい。一方、配線（導電層１１２ａ）の長さが長く、求められる配線抵抗が比較的低い場合は、導電層１１２ａに、酸化されにくい材料と、抵抗の低い材料と、の積層構造を適用することが好ましい。
　また、絶縁層１１５には、無機絶縁材料又は有機絶縁材料を用いることができる。絶縁層１１５は、無機絶縁材料と有機絶縁材料の積層構造としてもよい。例えば、絶縁層１１５として、絶縁層１１０ｂ、絶縁層１９５等で挙げた材料及び構成を好適に用いることができる。
〔構成例１−７〕
　図５Ｂに、図１Ａ乃至図２に示すトランジスタ１００とは異なる構成のトランジスタ１００Ｆの構成例を示す。図５Ｂは、図１Ａに示す平面図の一点鎖線Ａ１−Ａ２に対応するトランジスタ１００Ｆの断面図である。
　図５Ｂに示すトランジスタ１００Ｆは、導電層１０４の構成、及び、絶縁層１９５の構成が、図１Ｂに示すトランジスタ１００と主に異なる。
　トランジスタ１００Ｆでは、導電層１０４が、絶縁層１１０ｓの側面、及び、導電層１１２ａの上面に沿った形状を反映した凹部を埋め込むように半導体層１０８上及び絶縁層１０６上に設けられており、かつ、絶縁層１９５が、導電層１０４を埋め込むように設けられている。トランジスタ１００Ｆでは、導電層１０４の上面、及び、絶縁層１９５の上面が平坦化されている。また、トランジスタ１００Ｆでは、基板面に対する導電層１０４の上面の高さと、基板面に対する絶縁層１９５の上面の高さと、が一致又は概略一致する構成を有する。
　トランジスタ１００Ｆが、上述の構成を有することで、導電層１０４上及び絶縁層１９５上に設けられる膜の被覆性を向上させることができる。
　本発明の一態様の半導体装置は、上述のトランジスタ１００、トランジスタ１００Ａ乃至トランジスタ１００Ｆのいずれか一又は複数で構成することができる。本発明の一態様の半導体装置を構成するトランジスタは、いずれもソース電極とドレイン電極との間に挟まれた領域を有する絶縁層１１０を有する。したがって、本発明の一態様の半導体装置を構成するトランジスタは、いずれも絶縁層１１０の膜厚を調整することによって、チャネル長を制御することができる。
　また、本発明の一態様の半導体装置は、各トランジスタのソース電極とドレイン電極の間に位置する層の膜厚を基板面内で異ならせることによって、チャネル長の異なるトランジスタを作り分けることができる。具体的には、本発明の一態様の半導体装置は、絶縁層１１０の厚さによってチャネル長が制御されるトランジスタと、絶縁層１１０の厚さ、及び、絶縁層１１０の上又は下に積層された層（膜厚調整層）の厚さによってチャネル長が制御されるトランジスタと、を有することができる。例えば、チャネル長の短いトランジスタを形成したい領域には、トランジスタのソース電極とドレイン電極の間に絶縁層１１０のみを設け、チャネル長の長いトランジスタを形成したい領域には、ソース電極とドレイン電極の間において、絶縁層１１０の上又は下に膜厚調整層を設ける。これにより、チャネル長の異なるトランジスタを基板面内で作り分けることができる。なお、膜厚調整層は、前述した各トランジスタ（トランジスタ１００、トランジスタ１００Ａ乃至トランジスタ１００Ｆ）のいずれに対しても適用することができる。
　膜厚調整層は、絶縁層１１０と膜厚調整層の合計膜厚に対して、０．０１倍以上０．９９倍以下の厚さを有していることが好ましい。これにより、膜厚調整層を導入することによって、様々なチャネル長のトランジスタを実現することができる。
　膜厚調整層に用いることができる材料に特に制限は無い。膜厚調整層として、絶縁層、導電層、半導体層のいずれを用いてもよい。また、膜厚調整層に絶縁層を用いる場合、有機絶縁材料と無機絶縁材料のいずれを用いてもよい。また、膜厚調整層は、単層構造であってもよいし、異なる材料からなる層で構成された積層構造であってもよい。
　具体的には、膜厚調整層として絶縁層を用いる場合、上述の絶縁層（絶縁層１１０、絶縁層１１０ｓ、絶縁層１０６等）に用いることができる材料を用いることができる。また、膜厚調整層として導電層を用いる場合、上述の導電層（導電層１１２ａ、導電層１１２ｂ、導電層１０４等）に用いることができる材料を用いることができる。また、膜厚調整層として半導体層を用いる場合、上述の半導体層（半導体層１０８等）に用いることができる材料を用いることができる。
　例えば、トランジスタのソース電極とドレイン電極の間に、極めて薄膜の絶縁層１１０のみを設ける構成とすることで、精度よく、チャネル長を露光装置の限界解像度以下にまで短くすることができる。また、例えば、トランジスタのソース電極とドレイン電極の間に、絶縁層１１０に加え、絶縁層１１０の上又は下に積層する膜厚調整層を設ける構成とし、当該膜厚調整層として、塗布等で成膜可能な樹脂等の有機絶縁材料を用いることにより、ＣＶＤ法、スパッタリング法等で成膜する材料を用いる場合よりも、生産性よく、極めてチャネル長の長いトランジスタを実現することができる。例えば、膜厚調整層に用いることができる有機絶縁材料として、上述の絶縁層１１０に用いることができる有機絶縁材料が挙げられる。
　このように、本発明の一態様の半導体装置は、膜厚調整層を有する箇所と有さない箇所を基板面内で作り分けることによって、チャネル長の異なるトランジスタを、一部の工程を共通にして、作り分けることができる。したがって、大きいオン電流が求められるトランジスタには、チャネル長の短いトランジスタを適用し、高い飽和特性（飽和領域での動作において、ドレイン電圧の増加に対して、ドレイン電流の大きさがほとんど変化しない）が求められるトランジスタには、チャネル長の長いトランジスタを適用することにより、それぞれのトランジスタが有する特長を活かした高い性能の半導体装置を実現することができる。
　また、本発明の一態様のトランジスタは、チャネル長方向が縦方向に相当するため、プレーナ型のトランジスタのように、チャネル長の長さによってトランジスタの基板面内における占有面積が増加することがない。したがって、チャネル長によらず、各トランジスタの基板面内における占有面積を微細化することができ、集積度の高い半導体装置を実現することができる。
　また、本発明の一態様の半導体装置は、半導体層１０８に接する絶縁層１１０ｓに、上述した酸素を放出する材料を用いることができるため、膜厚調整層の材料によらず、半導体層１０８に酸素を供給することができる。例えば、チャネル長の長いトランジスタを実現するために、膜厚調整層に金属、樹脂等の酸素を放出しない材料を用いたとしても、半導体層１０８のチャネル形成領域全体に接して絶縁層１１０ｓが設けられていることで、絶縁層１１０ｓから半導体層１０８に酸素を供給することができる。したがって、半導体層１０８中の酸素欠損（ＶＯ）及びＶＯＨの増加を抑制することができ、良好な電気特性、及び、高い信頼性を有するトランジスタを実現することができる。
　以下では、チャネル長の異なるトランジスタを有する半導体装置の具体的な構成例について説明する。
〔構成例１−８〕
　図６Ａに、トランジスタ１００と、トランジスタ１００よりもチャネル長の長いトランジスタ２００と、で構成される半導体装置の一例を示す。トランジスタ１００については、上述した説明内容を参照することができる。トランジスタ２００は、基板１０２上のトランジスタ１００と重ならない領域に設けられる。
　トランジスタ２００は、導電層２０４と、絶縁層１０６と、半導体層２０８と、導電層２１２ａと、導電層２１２ｂと、を有する。導電層２０４は、ゲート電極として機能する。絶縁層１０６の一部は、ゲート絶縁層として機能する。導電層２１２ａは、ソース電極又はドレイン電極の一方として機能し、導電層２１２ｂは、ソース電極又はドレイン電極の他方として機能する。半導体層２０８のうち、ソース電極とドレイン電極との間において、ゲート絶縁層を介してゲート電極と重なる領域の全体がチャネル形成領域として機能する。また、半導体層２０８のうち、ソース電極と接する領域はソース領域として機能し、ドレイン電極と接する領域はドレイン領域として機能する。
　トランジスタ２００のソース電極とドレイン電極との間には、絶縁層１１０（絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃ）と、絶縁層１１０上の膜厚調整層２１１と、が挟まれるように設けられる。
　絶縁層１１０及び膜厚調整層２１１、並びに、導電層２１２ｂは、それぞれ開口を有する。図６Ａでは、絶縁層１１０及び膜厚調整層２１１が有する開口を開口１４４、導電層２１２ｂが有する開口を開口１４５として、それぞれ示している。開口１４４内において、導電層２１２ａが露出する。
　導電層２１２ａ上には、絶縁層２１０ｓが設けられる。絶縁層２１０ｓは、絶縁層１１０及び膜厚調整層２１１が有する開口１４４、及び、導電層２１２ｂが有する開口１４５のそれぞれの側壁（すなわち、開口１４４側の絶縁層１１０及び膜厚調整層２１１の側面、並びに、開口１４５側の導電層２１２ｂの側面）に沿うように設けられる。絶縁層２１０ｓは、開口１４４内及び開口１４５内において、導電層２１２ａの上面、絶縁層１１０の側面、膜厚調整層２１１の側面、及び、導電層２１２ｂの側面に接する。トランジスタ２００においては、導電層２１２ａの上面と、導電層２１２ｂの上面と、の間における半導体層２０８と絶縁層２１０ｓの界面に沿った距離が、チャネル長に相当する。
　開口１４４及び開口１４５は、それぞれ、導電層２１２ａと重畳する領域を有する。また、開口１４４と、開口１４５と、は互いに重畳する領域を有する。
　なお、開口１４４及び開口１４５の上面形状は、前述の開口１４２及び開口１４３に適用することができる上面形状を適用することができる。
　トランジスタ２００は、底部を導電層２１２ａの上面とし、内壁を絶縁層２１０ｓの側面とする凹部を有する。半導体層２０８は、当該凹部内に沿って設けられる。
　半導体層２０８は、開口１４４及び開口１４５の内側において、導電層２１２ａの上面、及び、絶縁層２１０ｓの側面に接する。また、半導体層２０８は、開口１４４及び開口１４５の外側において、導電層２１２ｂの上面に接する。
　半導体層２０８上には、絶縁層１０６が設けられる。絶縁層１０６は、半導体層２０８を間に挟んで導電層２１２ａと重畳する領域と、半導体層２０８及び絶縁層２１０ｓを間に挟んで絶縁層１１０と対向する領域と、半導体層２０８及び絶縁層２１０ｓを間に挟んで膜厚調整層２１１と対向する領域と、半導体層２０８及び絶縁層２１０ｓを間に挟んで導電層２１２ｂと対向する領域と、半導体層２０８を間に挟んで導電層２１２ｂと重畳する領域と、を有する。別言すると、絶縁層１０６は、半導体層２０８を間に挟んで導電層２１２ａの上面と向かい合う領域と、半導体層２０８及び絶縁層２１０ｓを間に挟んで絶縁層１１０の側面と向かい合う領域と、半導体層２０８及び絶縁層２１０ｓを間に挟んで膜厚調整層２１１の側面と向かい合う領域と、半導体層２０８及び絶縁層２１０ｓを間に挟んで導電層２１２ｂの側面と向かい合う領域と、半導体層２０８を間に挟んで導電層２１２ｂの上面と向かい合う領域と、を有する。
　ここで、絶縁層１０６の一部（導電層１０４と半導体層１０８に挟まれた領域）は、前述のようにトランジスタ１００のゲート絶縁層として機能する。また、絶縁層１０６の別の一部（導電層２０４と半導体層２０８に挟まれた領域）は、トランジスタ２００のゲート絶縁層として機能する。したがって、絶縁層１０６は、トランジスタ１００のゲート絶縁層としての機能と、トランジスタ２００のゲート絶縁層としての機能と、の双方を有する。
　絶縁層１０６上には、導電層２０４が設けられる。導電層２０４は、絶縁層１０６を間に挟んで、導電層２１２ａと導電層２１２ｂの間の半導体層２０８と対向する領域を有する。
　トランジスタ２００が有する導電層２１２ａ、半導体層２０８、導電層２１２ｂ、絶縁層１０６、導電層２０４等を覆って、絶縁層１９５が設けられる。絶縁層１９５は、トランジスタ１００及びトランジスタ２００の双方を覆って設けられる層である。絶縁層１９５は、前述のようにトランジスタ１００の保護層として機能するとともに、トランジスタ２００の保護層としても機能する。
　なお、導電層２１２ａ及び導電層２１２ｂに用いることができる材料は、前述の導電層１１２ａ及び導電層１１２ｂに用いることができる材料を用いることができる。半導体層２０８に用いることができる材料は、前述の半導体層１０８に用いることができる材料を用いることができる。導電層２０４に用いることができる材料は、前述の導電層１０４に用いることができる材料を用いることができる。絶縁層２１０ｓに用いることができる材料は、前述の絶縁層１１０ｓに用いることができる材料を用いることができる。また、膜厚調整層２１１に用いることができる材料は、前述のように、特に制限は無い。
　トランジスタ２００は、ソース電極とドレイン電極の間に膜厚調整層２１１が挟まれるように設けられる以外は、トランジスタ１００と同様の構成を有する。トランジスタ２００は、ソース電極とドレイン電極の間に膜厚調整層２１１を挟んで設けている分だけ（膜厚調整層２１１の膜厚分だけ）、トランジスタ１００よりもチャネル長が長いトランジスタであるといえる。
　なお、トランジスタ１００及びトランジスタ２００は、＜作製方法例＞で説明するように、一部の工程を共通にして、同一基板面内で作り分けることができる。
〔構成例１−９〕
　図６Ｂに、トランジスタ１００Ｇと、トランジスタ１００Ｇよりもチャネル長の長いトランジスタ２００Ａと、で構成される半導体装置の一例を示す。トランジスタ１００Ｇは、導電層１１２ａと導電層１１２ｂの間に、絶縁層１１０（絶縁層１１０ａ、絶縁層１１０ｂ、及び絶縁層１１０ｃ）に加えて、絶縁層１１０上に設けられた絶縁層１１０ｄを有している点以外については、トランジスタ１００と同様の構成を有する。トランジスタ２００Ａは、導電層２１２ａと導電層２１２ｂの間に、絶縁層１１０及び膜厚調整層２１１に加えて、膜厚調整層２１１上に設けられた絶縁層１１０ｄを有している点以外については、トランジスタ２００と同様の構成を有する。
　絶縁層１１０ｄは、絶縁層１１０ｃ上に設けられる。トランジスタ１００と重なる領域において、絶縁層１１０ｄは、絶縁層１１０ｃの上面に接し、絶縁層１１０ｃと導電層１１２ｂとに挟まれるように設けられる。また、トランジスタ２００と重なる領域において、絶縁層１１０ｄは、膜厚調整層２１１の側面（開口１４４の外側における側面）及び上面に接し、膜厚調整層２１１と導電層２１２ｂとに挟まれるように設けられる。
　絶縁層１１０ｄには、絶縁層１１０ａ及び絶縁層１１０ｃと同じ材料を用いることができる。膜厚調整層２１１に用いる材料によっては、トランジスタ２００Ａのように、膜厚調整層２１１を覆う絶縁層１１０ｄを設ける方が好ましい場合がある。例えば、膜厚調整層２１１に、絶縁層１１０ｂと同じ材料（すなわち、酸素を放出する材料）を用いる場合、膜厚調整層２１１から放出された酸素によって導電層２１２ｂが酸化され、抵抗が高くなってしまう恐れがある。したがって、酸素等の拡散を抑制する機能を有する絶縁層１１０ｄを、膜厚調整層２１１と導電層２１２ｂとの間に設けることで、上述のような不具合が生じることを抑制することができる。
　図６Ｂに示すトランジスタ１００Ｇ及びトランジスタ２００Ａに関し、上記以外については、図６Ａに示すトランジスタ１００及びトランジスタ２００に係る記載を参照することができる。
〔構成例１−１０〕
　図６Ｃに、トランジスタ１００Ｇと、トランジスタ１００Ｇよりもチャネル長の長いトランジスタ２００Ｂと、で構成される半導体装置の一例を示す。トランジスタ１００Ｇについては、上述の記載を参照することができる。トランジスタ２００Ｂは、絶縁層２１０ｓが、絶縁層２１０ｓ１と、絶縁層２１０ｓ１上の絶縁層２１０ｓ２と、の積層構造を有する点以外については、図６Ｂに示すトランジスタ２００Ａと同様の構成を有する。
　絶縁層２１０ｓ１は、導電層２１２ａの上面、絶縁層１１０の側面、膜厚調整層２１１の側面、及び、導電層２１２ｂの側面に接して設けられる。絶縁層２１０ｓ２は、絶縁層２１０ｓ１を介して、導電層２１２ａの上面、絶縁層１１０の側面、膜厚調整層２１１の側面、及び、導電層２１２ｂの側面と対向するように設けられる。
　絶縁層２１０ｓ１には、例えば、絶縁層１１０ａ及び絶縁層１１０ｃに用いることができる材料を用いることができる。また、絶縁層２１０ｓ２には、例えば、絶縁層１１０ｂに用いることができる材料を用いることができる。膜厚調整層２１１に用いる材料によっては、トランジスタ２００Ｂのように、絶縁層２１０ｓを上述した絶縁層２１０ｓ１と絶縁層２１０ｓ２の積層構造にした方が好ましい場合がある。例えば、膜厚調整層２１１に、樹脂等の有機絶縁材料を用いる場合、膜厚調整層２１１から樹脂材料成分を含むガスが発生し、当該ガスが絶縁層２１０ｓを介して、半導体層２０８に拡散する場合がある。当該ガスの成分によっては、半導体層２０８に悪影響を及ぼす恐れ（例えば、半導体層２０８中の酸素欠損（ＶＯ）及びＶＯＨを増加させる等）があるため、このような場合、当該ガスに対してバリア性を有する絶縁層を、膜厚調整層２１１と半導体層２０８との間に設けることが好ましい。これにより、膜厚調整層２１１から半導体層２０８にとって有害なガスが発生したとしても、絶縁層２１０ｓによって、半導体層２０８に当該ガスが拡散することを抑制することができる。また、図６Ｃに示すように、膜厚調整層２１１を覆う絶縁層１１０ｄを設けることで、絶縁層１１０ｃ、絶縁層１１０ｄ、及び絶縁層２１０ｓ１によって膜厚調整層２１１を取り囲むことができるため、膜厚調整層２１１から生じたガスが、外部に拡散することを抑制することができる。
　図６Ｃに示すトランジスタ１００Ｇ及びトランジスタ２００Ｂに関し、上記以外については、図６Ａに示すトランジスタ１００及びトランジスタ２００に係る記載を参照することができる。
〔構成例１−１１〕
　図７Ａに、トランジスタ１００と、トランジスタ１００よりもチャネル長の長いトランジスタ２００Ｃと、で構成される半導体装置の一例を示す。トランジスタ１００については、上述の記載を参照することができる。トランジスタ２００Ｃは、導電層２１２ａと導電層２１２ｂに挟まれた絶縁層１１０と膜厚調整層２１１の積層順が異なる点以外については、図６Ａに示すトランジスタ２００と同様の構成を有する。
　具体的には、図６Ａに示すトランジスタ２００では、導電層２１２ａ上に絶縁層１１０が設けられ、絶縁層１１０上に膜厚調整層２１１が設けられ、膜厚調整層２１１上に導電層２１２ｂが設けられる構成を有する。これに対して、図７Ａに示すトランジスタ２００Ｃでは、導電層２１２ａ上に膜厚調整層２１１が設けられ、膜厚調整層２１１上に絶縁層１１０が設けられ、絶縁層１１０上に導電層２１２ｂが設けられる構成を有する。これにより、トランジスタ２００Ｃは、トランジスタ２００と同様の効果を享受することができる。
　図７Ａに示すトランジスタ１００及びトランジスタ２００Ｃに関し、上記以外については、図６Ａに示すトランジスタ１００及びトランジスタ２００に係る記載を参照することができる。
　このように、本発明の一態様の半導体装置では、チャネル長の長いトランジスタを作製する基板面内領域において、膜厚調整層２１１を絶縁層１１０の上に形成することもでき、絶縁層１１０の下に形成することもできる。また、図示していないが、絶縁層１１０の上下双方に膜厚調整層２１１を形成することもできる。したがって、チャネル長の異なる複数のトランジスタを同一基板面内に作製する場合において、各トランジスタの作製の自由度を高めることができる。
〔構成例１−１２〕
　図７Ｂに、トランジスタ１００Ｈと、トランジスタ１００Ｈよりもチャネル長の長いトランジスタ２００Ｄと、で構成される半導体装置の一例を示す。トランジスタ１００Ｈは、導電層１１２ａと導電層１１２ｂの間に、絶縁層１１０に加えて、絶縁層１１０下に設けられた絶縁層１１０ｅを有している点以外については、トランジスタ１００と同様の構成を有する。トランジスタ２００Ｄは、導電層２１２ａと導電層２１２ｂの間に、膜厚調整層２１１及び絶縁層１１０に加えて、膜厚調整層２１１下に設けられた絶縁層１１０ｅを有している点以外については、トランジスタ２００Ｃと同様の構成を有する。
　絶縁層１１０ｅは、導電層１１２ａの上面及び側面、導電層２１２ａの上面及び側面、並びに、基板１０２の上面に接して設けられる。絶縁層１１０ｅには、絶縁層１１０ａ及び絶縁層１１０ｃと同じ材料を用いることができる。膜厚調整層２１１に用いる材料によっては、トランジスタ２００Ｄのように、膜厚調整層２１１の底面を覆う絶縁層１１０ｅを設ける方が好ましい場合がある。例えば、膜厚調整層２１１に、絶縁層１１０ｂと同じ材料（すなわち、酸素を放出する材料）を用いる場合、膜厚調整層２１１から放出された酸素によって導電層２１２ａが酸化され、抵抗が高くなってしまう恐れがある。したがって、酸素等の拡散を抑制する機能を有する絶縁層１１０ｅを、膜厚調整層２１１と導電層２１２ａとの間に設けることで、上述のような不具合が生じることを抑制することができる。
　図７Ｂに示すトランジスタ１００Ｈ及びトランジスタ２００Ｄに関し、上記以外については、図７Ａに示すトランジスタ１００及びトランジスタ２００Ｃに係る記載を参照することができる。
〔構成例１−１３〕
　図７Ｃに、トランジスタ１００Ｈと、トランジスタ１００Ｈよりもチャネル長の長いトランジスタ２００Ｅと、で構成される半導体装置の一例を示す。トランジスタ１００Ｈについては、上述の記載を参照することができる。トランジスタ２００Ｅは、絶縁層２１０ｓが、絶縁層２１０ｓ１と、絶縁層２１０ｓ１上の絶縁層２１０ｓ２と、の積層構造を有する点以外については、図７Ｂに示すトランジスタ２００Ｄと同様の構成を有する。
　絶縁層２１０ｓ１及び絶縁層２１０ｓ２の詳細、及び、絶縁層２１０ｓ１及び絶縁層２１０ｓ２を有することによる効果については、図６Ｃに示すトランジスタ２００Ｂで説明した内容を参照することができる。
　図７Ｃに示すトランジスタ１００Ｈ及びトランジスタ２００Ｅに関し、上記以外については、図７Ａに示すトランジスタ１００及びトランジスタ２００Ｃに係る記載を参照することができる。
＜作製方法例＞
　以下では、本発明の一態様の半導体装置の作製方法について、図面を参照して説明する。本発明の一態様では、チャネル長の異なる複数のトランジスタを、一部の工程を共通にして、同一基板面内で作り分けることができる。ここでは、図６Ａに示すトランジスタ１００及びトランジスタ２００を有する半導体装置を作製する場合を例に挙げて、説明する。
　なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、ＣＶＤ法、真空蒸着法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ）法等を用いて形成することができる。
　スパッタリング法には、スパッタリング用電源に高周波電源を用いるＲＦスパッタリング法、直流電源を用いるＤＣスパッタリング法、さらに、パルス的に電極に印加する電圧を変化させるパルスＤＣスパッタリング法がある。ＲＦスパッタリング法は、主に、絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は、主に、金属導電膜を成膜する場合に用いられる。また、パルスＤＣスパッタリング法は、主に、酸化物、窒化物、又は炭化物等の化合物をリアクティブスパッタリング法で成膜する際に用いられる。
　ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ　ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ　ＣＶＤ）法等に分類することができる。さらに、用いる原料ガスによって、金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ　ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法に分けることができる。
　プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量等）等は、プラズマから電荷を受け取ることで、チャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、又は素子等が破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
　ＡＬＤ法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ法等を用いることができる。
　ＣＶＤ法及びＡＬＤ法は、ターゲット等から放出される粒子が堆積するスパッタリング法とは異なる。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性と、を有するため、例えば、アスペクト比の高い開口部の表面を被覆する場合に好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法等の他の成膜方法と組み合わせて用いることが好ましい場合もある。
　また、ＣＶＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。例えば、ＣＶＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送又は圧力調整にかかる時間を要さない分、成膜にかかる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
　また、ＡＬＤ法では、異なる複数種のプリカーサを同時に導入することで、任意の組成の膜を成膜することができる。又は、異なる複数種のプリカーサを導入する場合、各プリカーサのサイクル数を制御することで、任意の組成の膜を成膜することができる。
　半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
　半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
　フォトリソグラフィ法は、代表的には、以下の２つの方法がある。１つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう１つは、感光性を有する薄膜を形成した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
　フォトリソグラフィ法において、露光に用いる光は、例えば、ｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、又は、これらを混合させた光を用いることができる。その他、紫外線、ＫｒＦレーザ光、又はＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外（ＥＵＶ：Ｅｘｔｒｅｍｅ　Ｕｌｔｒａ−Ｖｉｏｌｅｔ）光又はＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線、又は電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
　薄膜のエッチングには、例えば、ドライエッチング法、ウェットエッチング法、又はサンドブラスト法を用いることができる。
　薄膜の平坦化処理としては、代表的には、ＣＭＰ法等の研磨処理法を好適に用いることができる。また、導電層に加熱処理を行い、流動化させるリフロー法を好適に用いることができる。また、リフロー法とＣＭＰ法を組み合わせて用いてもよい。その他、ドライエッチング処理、プラズマ処理を用いてもよい。なお、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、被処理面の凹凸状態に合わせて適宜設定すればよい。
　薄膜の厚みを所望の厚さになるように精度よく加工するには、例えば、ＣＭＰ法を用いる。その場合、まず、当該薄膜の上面の一部が露出するまで、一定の加工速度で研磨する。その後、これよりも加工速度の遅い条件で、当該薄膜が所望の厚さになるまで研磨を行うことで、高精度に加工することが可能となる。
　研磨の終了点を検出する方法としては、被処理面の表面に光を照射し、その反射光の変化を検出する光学的な方法、又は、加工装置が被処理面から受ける研磨抵抗の変化を検出する物理的な方法、被処理面に磁力線を当て、発生する渦電流による磁力線の変化を用いる方法などがある。
　当該薄膜の上面が露出した後、レーザ干渉計などを用いた光学的な方法により、当該薄膜の厚さを監視しながら、遅い加工速度の条件で研磨処理を行うことで、当該薄膜の厚さを高精度に制御することができる。なお、必要に応じて、当該薄膜が所望の厚さになるまで、研磨処理を複数回行ってもよい。
　図８Ａ乃至図１０Ｃに示す各図は、図６Ａに示すトランジスタ１００及びトランジスタ２００を有する半導体装置の作製方法を説明する図である。
　まず、基板１０２上に、導電層１１２ａ及び導電層２１２ａとなる導電膜を形成し、当該導電膜の一部を除去することにより、導電層１１２ａ及び導電層２１２ａを形成する（図８Ａ）。当該導電膜の形成には、例えば、スパッタリング法を用いることができる。また、当該導電膜の加工には、ウェットエッチング法及びドライエッチング法の一方又は双方を用いればよい。
　続いて、導電層１１２ａ上、導電層２１２ａ上、及び基板１０２上に、絶縁膜１１０ａ＿ｆを形成し、絶縁膜１１０ａ＿ｆ上に、絶縁膜１１０ｂ＿ｆを形成し、絶縁膜１１０ｂ＿ｆ上に、絶縁膜１１０ｃ＿ｆを形成する。
　絶縁膜１１０ａ＿ｆ及び絶縁膜１１０ｃ＿ｆには、先に記載の絶縁層１１０ａ及び絶縁層１１０ｃに用いることができる材料を適宜、用いることができる。
　絶縁膜１１０ａ＿ｆ及び絶縁膜１１０ｃ＿ｆとして、例えば、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、又は酸化ハフニウム等を好適に用いることができる。
　具体的には、絶縁膜１１０ａ＿ｆ及び絶縁膜１１０ｃ＿ｆとして、例えば、スパッタリング法を用いて、窒化シリコンを成膜することができる。又は、例えば、ＰＥＡＬＤ法を用いて、窒化シリコンを成膜することができる。又は、例えば、スパッタリング法を用いて、酸化アルミニウムを成膜することができる。
　また、例えば、酸化アルミニウムと、窒化シリコンと、を積層した構成を用いることができる。例えば、スパッタリング法を用いて成膜した酸化アルミニウムと、ＰＥＡＬＤ法を用いて成膜した窒化シリコンと、を積層して用いることができる。
　絶縁膜１１０ｂ＿ｆには、先に記載の絶縁層１１０ｂに用いることができる材料を適宜、用いることができる。
　絶縁膜１１０ｂ＿ｆとして、例えば、酸化シリコン、酸化窒化シリコン等を好適に用いることができる。
　具体的には、絶縁膜１１０ｂ＿ｆとして、例えば、スパッタリング法を用いて、酸化シリコンを成膜することができる。又は、例えば、ＰＥＣＶＤ法を用いて、酸化シリコンを成膜することができる。又は、例えば、ＰＥＣＶＤ法を用いて、酸化窒化シリコンを成膜することができる。
　また、例えば、スパッタリング法を用いて成膜した酸化シリコンと、ＰＥＣＶＤ法を用いて成膜した酸化シリコンあるいは酸化窒化シリコンと、を積層して用いることができる。
　絶縁膜１１０ｂ＿ｆを形成した後に、加熱処理を行ってもよい。加熱処理を行うことで、絶縁膜１１０ｂ＿ｆの表面及び膜中から、水及び水素を脱離させることができる。
　加熱処理の温度は、１５０℃以上基板の歪み点未満が好ましく、さらには２００℃以上４５０℃以下が好ましく、さらには２５０℃以上４５０℃以下が好ましく、さらには３００℃以上４５０℃以下が好ましく、さらには３００℃以上４００℃以下が好ましく、さらには３５０℃以上４００℃以下が好ましい。加熱処理は、貴ガス、窒素又は酸素の一以上を含む雰囲気で行うことができる。窒素を含む雰囲気、又は、酸素を含む雰囲気として、乾燥空気（ＣＤＡ：Ｃｌｅａｎ　Ｄｒｙ　Ａｉｒ）を用いてもよい。なお、当該雰囲気に水素、水などの含有量が極力少ないことが好ましい。当該雰囲気として、露点が−６０℃以下、好ましくは−１００℃以下の高純度ガスを用いることが好ましい。水素、水などの含有量が極力少ない雰囲気を用いることで、絶縁膜１１０ｂ＿ｆに水素、水などが取り込まれることを可能な限り防ぐことができる。加熱処理は、例えば、オーブン又は急速加熱（ＲＴＡ：Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）装置を用いることができる。ＲＴＡ装置を用いることで、加熱処理時間を短縮することができる。
　上記加熱処理の後に、絶縁膜１１０ｂ＿ｆに酸素を供給する工程を行ってもよい。例えば、絶縁膜１１０ｂ＿ｆの形成後、絶縁膜１１０ｂ＿ｆ上に金属酸化物層を形成することにより、絶縁膜１１０ｂ＿ｆに酸素を供給してもよい。また、当該金属酸化物層を形成後、加熱処理を行ってもよい。当該金属酸化物層を形成した後に加熱処理を行うことで、当該金属酸化物層から絶縁膜１１０ｂ＿ｆに効果的に酸素を供給し、絶縁膜１１０ｂ＿ｆ中に酸素を含有させることができる。絶縁膜１１０ｂ＿ｆに供給された酸素が、後の工程において、半導体層１０８及び半導体層２０８に供給されることにより、半導体層１０８中及び半導体層２０８中の酸素欠損（ＶＯ）及びＶＯＨを低減することができる。
　当該金属酸化物層を形成した後、又は前述の加熱処理の後に、さらに、当該金属酸化物層を介して、絶縁膜１１０ｂ＿ｆに酸素を供給してもよい。酸素の供給方法として、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理を用いることができる。当該プラズマ処理として、酸素ガスを高周波電力によってプラズマ化させる装置を好適に用いることができる。ガスを高周波電力によってプラズマ化させる装置として、例えば、プラズマエッチング装置及びプラズマアッシング装置が挙げられる。
　当該金属酸化物層は、絶縁層でもよく、また導電層であってもよい。当該金属酸化物層は、例えば、酸化アルミニウム、酸化ハフニウム、ハフニウムアルミネート、インジウム酸化物、インジウムスズ酸化物（ＩＴＯ）、又は、シリコンを含有したインジウムスズ酸化物（ＩＴＳＯ）を用いることもできる。
　当該金属酸化物層として、半導体層１０８及び半導体層２０８と同一の元素を一以上含む酸化物材料を用いることが好ましい。特に、半導体層１０８及び半導体層２０８に適用可能な酸化物半導体材料を用いることが好ましい。
　当該金属酸化物層に、インジウム及びガリウムを含む金属酸化物材料を用いる場合、半導体層１０８及び半導体層２０８よりもガリウムの組成（含有率）が高い材料を用いることができる。ガリウムの組成（含有率）が高い材料を当該金属酸化物層に用いることにより、酸素に対するブロッキング性をより高めることができる。これにより、絶縁膜１１０ｂ＿ｆに供給された酸素が、当該金属酸化物層を介して外部に放出されてしまうことを抑制することができるため、好ましい。
　当該金属酸化物層は、例えば、酸素を含む雰囲気で形成することが好ましい。特に、酸素を含む雰囲気で、スパッタリング法により形成することが好ましい。これにより、当該金属酸化物層の形成の際、絶縁膜１１０ｂ＿ｆに酸素を好適に供給することができる。
　続いて、当該金属酸化物層を除去する。当該金属酸化物層には、例えば、ウェットエッチング法を好適に用いることができる。
　絶縁膜１１０ｂ＿ｆに対して酸素を供給する処理は、前述の方法に限定されない。例えば、絶縁膜１１０ｂ＿ｆに対して、イオンドーピング法、イオン注入法、プラズマ処理等により、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等を供給する。また、絶縁膜１１０ｂ＿ｆ上に酸素の脱離を抑制する膜を形成した後、当該膜を介して、絶縁膜１１０ｂ＿ｆに酸素を供給してもよい。当該膜は、酸素を供給した後に除去することが好ましい。上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、スズ、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、又はタングステンの１以上を有する導電膜あるいは半導体膜を用いることができる。
　続いて、絶縁膜１１０ｃ＿ｆ上に、層２１１＿ｅとなる膜を形成し、その一部を除去することにより当該膜を加工し、層２１１＿ｅを形成する（図８Ｂ）。層２１１＿ｅは、導電層２１２ａと重なる領域を有するように形成する。なお、後の工程において、層２１１＿ｅに開口を設けることにより、膜厚調整層２１１を形成することができる。
　続いて、絶縁膜１１０ｃ＿ｆ上及び層２１１＿ｅ上に、導電膜１１２ｂ＿ｆを成膜する。導電膜１１２ｂ＿ｆには、先に記載の導電層１１２ｂに用いることができる材料を適宜、用いることができる。
　続いて、導電膜１１２ｂ＿ｆ上に、フォトリソグラフィを用いて、レジストマスク１９１ａを形成する（図８Ｃ）。
　続いて、レジストマスク１９１ａをマスクとして、導電膜１１２ｂ＿ｆ、層２１１＿ｅ、絶縁膜１１０ｃ＿ｆ、絶縁膜１１０ｂ＿ｆ、及び絶縁膜１１０ａ＿ｆの一部を除去する。これにより、導電層１１２ａと重なる領域には、開口１４３を有する導電層１１２ｂ＿ｅと、開口１４２を有する絶縁層１１０（絶縁層１１０ｃ、絶縁層１１０ｂ、及び絶縁層１１０ａ）と、が形成される。また、導電層２１２ａと重なる領域には、開口１４５を有する導電層１１２ｂ＿ｅと、開口１４４を有する膜厚調整層２１１及び絶縁層１１０と、が形成される。この結果、開口１４３及び開口１４２と重なる領域において、導電層１１２ａが露出する。また、開口１４５及び開口１４４と重なる領域において、導電層２１２ａが露出する。その後、レジストマスク１９１ａを除去する。
　続いて、導電層１１２ｂ＿ｅの上面、開口１４３内における導電層１１２ｂ＿ｅの側面、開口１４２内における絶縁層１１０の側面、開口１４２内における導電層１１２ａの上面、開口１４５内における導電層１１２ｂ＿ｅの側面、開口１４４内における膜厚調整層２１１の側面、開口１４４内における絶縁層１１０の側面、及び、開口１４４内における導電層２１２ａの上面に接して、絶縁膜１１０ｓ＿ｆを形成する（図９Ａ）。
　絶縁膜１１０ｓ＿ｆには、先に記載の絶縁層１１０ｓに用いることができる材料を適宜、用いることができる。
　ＣＶＤ法、ＡＬＤ法、等を用いて絶縁膜１１０ｓ＿ｆを成膜することにより、例えば、絶縁膜１１０ｓ＿ｆを、開口１４３内及び開口１４５内における導電層１１２ｂ＿ｅの側面、開口１４２内及び開口１４４内における絶縁層１１０の側面、及び、開口１４４内における膜厚調整層２１１の側面に良好に被覆することができるため、好ましい。
　続いて、エッチングにより絶縁膜１１０ｓ＿ｆの一部を除去することにより、絶縁層１１０ｓを形成する。具体的には、絶縁膜１１０ｓ＿ｆのエッチングによりその一部（導電層１１２ａの上面に接する領域、導電層２１２ａの上面に接する領域、及び、導電層１１２ｂ＿ｅの上面に接する領域）を除去し、絶縁膜１１０ｓ＿ｆにおいて、開口１４３内における導電層１１２ｂ＿ｅの側面、及び、開口１４２内における絶縁層１１０の側面に接する領域を残存させることにより、絶縁層１１０ｓを形成することができる。また、絶縁膜１１０ｓ＿ｆにおいて、開口１４５内における導電層１１２ｂ＿ｅの側面、開口１４４内における膜厚調整層２１１の側面、及び、開口１４４内における絶縁層１１０の側面に接する領域を残存させることにより、絶縁層２１０ｓを形成することができる。
　絶縁膜１１０ｓ＿ｆのエッチングには、例えば、異方性エッチングを用いることができる。より具体的には、例えば、ドライエッチングにおいて、異方性の高いエッチングを行うことにより、絶縁層１１０ｓ及び絶縁層２１０ｓを形成することができる。絶縁層１１０ｓ及び絶縁層２１０ｓのそれぞれの上端部は、湾曲した形状を有する。
　なお、凹凸のある膜表面に平坦化膜を形成し、平坦化膜ごと凹凸のある膜に対して異方性の高いエッチング（例えば、ドライエッチング）を行うことで、膜の凹凸を低減する工程を、「エッチバック工程」と呼ぶ場合がある。
　異方性エッチングの条件を変えることにより、絶縁層１１０ｓ及び絶縁層２１０ｓの、基板面に対する上端部の高さを調整することができる。
　続いて、導電層１１２ａの露出した領域、及び、導電層２１２ａの露出した領域と重なるように、導電層１１２ｂ＿ｅ上に、レジストマスク１９１ｂを形成する（図９Ｂ）。その後、レジストマスク１９１ｂをマスクとして、導電層１１２ｂ＿ｅの一部を除去し、導電層１１２ｂ及び導電層２１２ｂを形成する。導電層１１２ｂ及び導電層２１２ｂの形成後、レジストマスク１９１ｂを除去する（図９Ｃ）。
　なお、図８Ｃにおいて、レジストマスク１９１ａを形成する前に、レジストマスク１９１ｂを導電膜１１２ｂ＿ｆ上に形成して導電膜１１２ｂ＿ｆの加工を行い、レジストマスク１９１ｂを除去した後、レジストマスク１９１ａを形成して、当該加工を行った導電膜１１２ｂ＿ｆ、層２１１＿ｅ、絶縁膜１１０ｃ＿ｆ、絶縁膜１１０ｂ＿ｆ、及び、絶縁膜１１０ａ＿ｆの加工を行ってもよい。
　続いて、露出した導電層１１２ａの上面、絶縁層１１０ｓの側面、絶縁層１１０ｓの湾曲部、導電層１１２ｂの上面、導電層１１２ｂの側面、露出した導電層２１２ａの上面、絶縁層２１０ｓの側面、絶縁層２１０ｓの湾曲部、導電層２１２ｂの上面、導電層２１２ｂの側面、膜厚調整層２１１の上面、膜厚調整層２１１の側面、及び、絶縁層１１０の上面を覆って、半導体層１０８及び半導体層２０８となる半導体膜を形成する。その後、エッチングにより当該半導体膜の一部を除去し、半導体層１０８及び半導体層２０８を形成する（図１０Ａ）。
　半導体層１０８は、絶縁層１１０ｓの側面に、できるだけ均一な厚さの膜を形成することが好ましい。同様に、半導体層２０８は、絶縁層２１０ｓの側面に、できるだけ均一な厚さの膜を形成することが好ましい。そのため、半導体層１０８及び半導体層２０８となる半導体膜は、ＡＬＤ法を用いて成膜することが好ましい。
　具体的な例としては、熱ＡＬＤ法又はＰＥＡＬＤ法等の成膜方法を用いることが好ましい。熱ＡＬＤ法は、極めて高い段差被覆性を示すため好ましい。また、ＰＥＡＬＤ法は、高い段差被覆性を示すことに加え、低温成膜が可能であるため好ましい。
　例えば、半導体層１０８及び半導体層２０８に金属酸化物を用いる場合、構成する金属元素を含むプリカーサと、酸化剤と、を用いてＡＬＤ法により成膜することができる。
　例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を成膜する場合には、インジウムを含むプリカーサ、ガリウムを含むプリカーサ、及び、亜鉛を含むプリカーサの、３つのプリカーサを用いることができる。又は、インジウムを含むプリカーサと、ガリウム及び亜鉛を含むプリカーサの、２つのプリカーサを用いてもよい。
　インジウムを含むプリカーサとして、トリエチルインジウム、トリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオン酸）インジウム、シクロペンタジエニルインジウム、塩化インジウム（ＩＩＩ）などを用いることができる。
　また、ガリウムを含むプリカーサとして、トリメチルガリウム、トリエチルガリウム、三塩化ガリウム、トリス（ジメチルアミド）ガリウム（ＩＩＩ）、ガリウム（ＩＩＩ）アセチルアセトナート、トリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオン酸）ガリウム、ジメチルクロロガリウム、ジエチルクロロガリウムなどを用いることができる。
　また、亜鉛を含むプリカーサとして、ジメチル亜鉛、ジエチル亜鉛、ビス（２，２，６，６−テトラメチル−３，５−ヘプタンジオン酸）亜鉛、塩化亜鉛などを用いることができる。
　酸化剤としては、例えば、オゾン、酸素、水などを用いることができる。
　得られる膜の組成を制御する方法としては、原料ガスの流量比、原料ガスを流す時間、原料ガスを流す順番などを調整することが挙げられる。また、これらを調整することで、組成が連続して変化する膜を成膜することもできる。また、組成の異なる２以上の膜を連続して成膜することも可能となる。
　半導体層１０８及び半導体層２０８となる半導体膜の成膜後、加熱処理を行ってもよい。加熱処理により、半導体膜に含まれる水及び水素を低減し、かつ、絶縁層１１０、絶縁層１１０ｓ、絶縁層２１０ｓ等から半導体膜に酸素を供給することができる。なお、加熱処理は、半導体膜を加工した後に行ってもよい。
　なお、絶縁層１１０ｓ及び絶縁層２１０ｓの側面を十分に被覆することができる場合には、半導体層１０８及び半導体層２０８となる半導体膜の成膜方法はＡＬＤ法に限られず、他の成膜方法を用いることができる。例えば、スパッタリング法を用いることで、水素の含有量の少ない膜が比較的容易に得られるため好ましい。
　半導体層１０８及び半導体層２０８となる半導体膜の形成時の基板温度は、室温（２５℃）以上２００℃以下が好ましく、室温以上１３０℃以下がより好ましい。基板温度を前述の範囲とすることで、大面積のガラス基板を用いる場合に、基板の撓み又は歪みを抑制することができる。
　金属酸化物層の形成時の基板温度（ステージ温度）が高いほど、結晶性の高い金属酸化物層を形成することができる。また、酸素流量比が高いほど、結晶性の高い金属酸化物層を形成することができる。
　続いて、半導体層１０８、導電層１１２ｂ、半導体層２０８、導電層２１２ｂ、膜厚調整層２１１、及び絶縁層１１０を覆って、絶縁層１０６を形成する（図１０Ｂ）。
　絶縁層１０６も、半導体層１０８及び半導体層２０８となる半導体膜と同様に、段差被覆性の高い成膜方法を用いることが好ましく、ＡＬＤ法を用いて形成することが好ましい。なお、半導体層１０８及び半導体層２０８を十分に被覆することができる場合には、絶縁層１０６をＡＬＤ法以外の方法により形成してもよく、例えば、ＰＥＣＶＤ法、スパッタリング法などの成膜方法を用いることができる。
　続いて、絶縁層１０６を介して、半導体層１０８及び半導体層２０８に対して、不純物を供給する処理を行ってもよい。当該不純物としては、例えば、水素、ホウ素、炭素、窒素、リン、硫黄、ヒ素、アルミニウム、マグネシウム、シリコン、及び貴ガスの一又は複数が挙げられる。なお、貴ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンが挙げられる。当該不純物としては、特に、ホウ素、リン、アルミニウム、マグネシウム、及びシリコンの一又は複数であることが好ましい。当該不純物の供給方法としては、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理を用いることができる。当該処理により、半導体層１０８における、トランジスタ１００のソース領域又はドレイン領域となり得る領域（具体的には、半導体層１０８の導電層１１２ａ又は導電層１１２ｂと接する領域）、及び、半導体層２０８における、トランジスタ２００のソース領域又はドレイン領域となり得る領域（具体的には、半導体層２０８の導電層２１２ａ又は導電層２１２ｂと接する領域）を低抵抗化させることができる。
　次に、絶縁層１０６上に、導電層１０４及び導電層２０４となる導電膜を成膜する。当該導電膜には、上述の導電性材料を適宜用いればよい。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを適宜用いて行えばよい。ここで、当該導電膜は、絶縁層１０６のうち、絶縁層１１０ｓの側面と対向する領域、及び、絶縁層２１０ｓの側面と対向する領域に接して形成されることが好ましい。よって、当該導電膜の成膜は、被覆性又は埋め込み性が良好な成膜方法を用いることが好ましく、ＣＶＤ法又はＡＬＤ法などを用いることがより好ましい。
　次に、導電層１０４及び導電層２０４となる導電膜を加工して、導電層１０４及び導電層２０４を形成する（図１０Ｃ）。導電層１０４は、平面視にて、半導体層１０８、絶縁層１１０ｓと重なる領域を有するように形成する。また、導電層２０４は、平面視にて、半導体層２０８、絶縁層２１０ｓと重なる領域を有するように形成する。導電層１０４及び導電層２０４の形成は、フォトリソグラフィ法を用いて行えばよい。上記加工は、ドライエッチング法又はウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
　続いて、導電層１０４、導電層２０４、及び絶縁層１０６を覆って、絶縁層１９５を形成する（図６Ａ）。
　絶縁層１９５は、例えば、絶縁層１１０ａ及び絶縁層１１０ｃと同様の材料及び方法で形成することができる。
　以上の工程により、トランジスタ１００及びトランジスタ２００を有する半導体装置を作製することができる。
　本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書において、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
（実施の形態２）
　本実施の形態では、本発明の一態様の表示装置について図１１乃至図１６を用いて説明する。
　本実施の形態の表示装置は、高解像度の表示装置又は大型の表示装置とすることができる。したがって、本実施の形態の表示装置は、例えば、テレビジョン装置、デスクトップ型若しくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ、及び、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、及び、音響再生装置の表示部に用いることができる。
　また、本実施の形態の表示装置は、高精細な表示装置とすることができる。したがって、本実施の形態の表示装置は、例えば、腕時計型、及び、ブレスレット型などの情報端末機（ウェアラブル機器）の表示部、並びに、ヘッドマウントディスプレイ（ＨＭＤ：Ｈｅａｄ　Ｍｏｕｎｔｅｄ　Ｄｉｓｐｌａｙ）などのＶＲ向け機器、及び、メガネ型のＡＲ向け機器などの頭部に装着可能なウェアラブル機器の表示部に用いることができる。
　本発明の一態様の半導体装置は、表示装置、又は、当該表示装置を有するモジュールに用いることができる。当該表示装置を有するモジュールとしては、当該表示装置にフレキシブルプリント回路基板（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ、以下、ＦＰＣと記す。）若しくはＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）等のコネクタが取り付けられたモジュール、ＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方式若しくはＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）方式等により集積回路（ＩＣ）が実装されたモジュール等が挙げられる。
［表示装置５０Ａ］
　図１１に、表示装置５０Ａの斜視図を示す。
　表示装置５０Ａは、基板１５２と基板１５１とが貼り合わされた構成を有する。図１１では、基板１５２を破線で示している。
　表示装置５０Ａは、表示部１６８、接続部１４０、回路部１６４、配線１６５等を有する。図１１では表示装置５０ＡにＩＣ１７３及びＦＰＣ１７２が実装されている例を示している。そのため、図１１に示す構成は、表示装置５０Ａと、ＩＣと、ＦＰＣと、を有する表示モジュールということもできる。
　接続部１４０は、表示部１６８の外側に設けられる。接続部１４０は、表示部１６８の一辺又は複数の辺に沿って設けることができる。接続部１４０は、単数であっても複数であってもよい。図１１では、表示部の四辺を囲むように接続部１４０が設けられている例を示す。接続部１４０では、表示素子の共通電極と、導電層と、が接続されており、共通電極に電位を供給することができる。
　回路部１６４は、例えば、走査線駆動回路（ゲートドライバともいう。）を有する。また、回路部１６４は、走査線駆動回路及び信号線駆動回路（ソースドライバともいう。）の双方を有していてもよい。
　配線１６５は、表示部１６８及び回路部１６４に信号及び電力を供給する機能を有する。当該信号及び電力は、ＦＰＣ１７２を介して、外部から配線１６５に入力される、又はＩＣ１７３から配線１６５に入力される。
　図１１では、ＣＯＧ方式又はＣＯＦ方式等により、基板１５１にＩＣ１７３が設けられている例を示す。ＩＣ１７３には、例えば、走査線駆動回路及び信号線駆動回路のうち一方又は双方を有するＩＣを適用することができる。なお、表示装置５０Ａ及び表示モジュールは、ＩＣを設けない構成としてもよい。また、ＩＣを、ＣＯＦ方式等により、ＦＰＣに実装してもよい。
　本発明の一態様のトランジスタは、例えば、表示装置５０Ａの表示部１６８及び回路部１６４の一方又は双方に適用することができる。
　例えば、本発明の一態様のトランジスタを表示装置の画素回路に適用する場合、画素回路の占有面積を縮小することができ、高精細の表示装置とすることができる。また、例えば、本発明の一態様のトランジスタを表示装置の駆動回路（例えば、ゲート線駆動回路及びソース線駆動回路の一方又は双方）に適用する場合、駆動回路の占有面積を縮小することができ、狭額縁の表示装置とすることができる。また、本発明の一態様のトランジスタは、電気特性が良好であるため、表示装置に用いることで表示装置の信頼性を高めることができる。
　表示部１６８は、表示装置５０Ａにおける画像を表示する領域であり、周期的に配列された複数の画素２１０を有する。図１１には、１つの画素２１０の拡大図を示している。
　本実施の形態の表示装置における画素の配列に特に限定はなく、様々な方法を適用することができる。画素の配列としては、例えば、ストライプ配列、Ｓストライプ配列、マトリクス配列、デルタ配列、ベイヤー配列、及びペンタイル配列が挙げられる。
　図１１に示す画素２１０は、赤色の光を呈する副画素１１Ｒ、緑色の光を呈する副画素１１Ｇ、及び、青色の光を呈する副画素１１Ｂを有する。
　副画素１１Ｒ、副画素１１Ｇ、及び副画素１１Ｂは、それぞれ、表示素子と、当該表示素子の駆動を制御する回路と、を有する。
　表示素子としては、様々な素子を用いることができ、例えば、液晶素子及び発光素子が挙げられる。その他、シャッター方式又は光干渉方式のＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、又は電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。また、光源と、量子ドット材料による色変換技術と、を用いたＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　ＬＥＤ）を用いてもよい。
　液晶素子を用いた表示装置としては、例えば、透過型の液晶表示装置、反射型の液晶表示装置、及び、半透過型の液晶表示装置が挙げられる。
　発光素子としては、例えば、ＬＥＤ、ＯＬＥＤ（Ｏｒｇａｎｉｃ　ＬＥＤ）、半導体レーザなどの、自発光型の発光素子が挙げられる。ＬＥＤとして、例えば、ミニＬＥＤ、マイクロＬＥＤなどを用いることができる。
　発光素子が有する発光物質としては、例えば、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　Ａｃｔｉｖａｔｅｄ　Ｄｅｌａｙｅｄ　Ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）、及び無機化合物（量子ドット材料等）が挙げられる。
　発光素子の発光色は、赤外、赤、緑、青、シアン、マゼンタ、黄、又は白などとすることができる。また、発光素子にマイクロキャビティ構造を付与することにより色純度を高めることができる。
　発光素子が有する一対の電極のうち、一方の電極は陽極として機能し、他方の電極は陰極として機能する。
　本実施の形態では、主に、表示素子として発光素子を用いる場合を例に挙げて説明する。
　なお、本発明の一態様の表示装置は、発光素子が形成されている基板とは反対方向に光を射出する上面射出型（トップエミッション型）、発光素子が形成されている基板側に光を射出する下面射出型（ボトムエミッション型）、両面に光を射出する両面射出型（デュアルエミッション型）のいずれであってもよい。
　図１２に、表示装置５０Ａの、ＦＰＣ１７２を含む領域の一部、回路部１６４の一部、表示部１６８の一部、接続部１４０の一部、及び、端部を含む領域の一部をそれぞれ切断したときの断面の一例を示す。
　図１２に示す表示装置５０Ａは、基板１５１と基板１５２の間に、トランジスタ２０５Ｄ、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、トランジスタ２０５Ｂ、発光素子１３０Ｒ、発光素子１３０Ｇ、発光素子１３０Ｂ等を有する。発光素子１３０Ｒは、赤色の光を呈する副画素１１Ｒが有する表示素子であり、発光素子１３０Ｇは、緑色の光を呈する副画素１１Ｇが有する表示素子であり、発光素子１３０Ｂは、青色の光を呈する副画素１１Ｂが有する表示素子である。
　表示装置５０Ａには、ＳＢＳ構造が適用されている。ＳＢＳ構造は、発光素子ごとに材料及び構成を最適化することができるため、材料及び構成の選択の自由度が高まり、輝度の向上、及び、信頼性の向上を図ることが容易となる。
　また、表示装置５０Ａは、トップエミッション型である。トップエミッション型は、トランジスタ等を発光素子の発光領域と重ねて配置することができるため、ボトムエミッション型に比べて画素の開口率を高めることができる。
　トランジスタ２０５Ｄ、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂは、いずれも基板１５１上に形成されている。本実施の形態では、トランジスタ２０５Ｄ、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂには、ＯＳトランジスタを用いる例を示す。トランジスタ２０５Ｄ、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂには、本発明の一態様のトランジスタを用いることができる。つまり、表示装置５０Ａは、表示部１６８及び回路部１６４の双方に、本発明の一態様のトランジスタを有する。
　図１２に示す表示装置５０Ａでは、トランジスタ２０５Ｄに、図６Ａ等に示すトランジスタ１００と同じ構成のトランジスタ（チャネル長の短いトランジスタ）を適用し、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂに、図６Ａに示すトランジスタ２００と同じ構成のトランジスタ（チャネル長の長いトランジスタ）を適用する例を示している。回路部１６４は高速動作が求められるため、オン電流の大きいトランジスタを有していることが好ましい。そのため、図１２に示すように、チャネル長の短いトランジスタを有していることが好ましい。一方、表示部１６８は発光素子間の発光輝度ばらつきが抑制されていることが求められるため、ドレイン電流の飽和特性の高いトランジスタを有していることが好ましい。そのため、図１２に示すように、チャネル長の長いトランジスタを有していることが好ましい。実施の形態１で説明したように、これらのトランジスタは、同一の材料を用いて、一部の工程を共通にして作製することができる。表示部１６８に本発明の一態様のトランジスタを用いることで、画素サイズを縮小することができ、高精細化を図ることができる。また、回路部１６４に本発明の一態様のトランジスタを用いることで、回路部１６４の占有面積を小さくすることができ、狭額縁化を図ることができる。本発明の一態様のトランジスタについては、先の実施の形態の記載を参照することができる。
　具体的には、トランジスタ２０５Ｄは、ゲート電極として機能する導電層１０４、ゲート絶縁層として機能する絶縁層１０６、絶縁層１１０ｓ、ソース電極又はドレイン電極の一方として機能する導電層１１２ａ、ソース電極又はドレイン電極の他方として機能する導電層１１２ｂ、並びに、金属酸化物を有する半導体層１０８、を有する。また、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂは、それぞれ、ゲート電極として機能する導電層２０４、ゲート絶縁層として機能する絶縁層１０６、絶縁層２１０ｓ、ソース電極又はドレイン電極の一方として機能する導電層２１２ａ、ソース電極又はドレイン電極の他方として機能する導電層２１２ｂ、並びに、金属酸化物を有する半導体層２０８、を有する。
　なお、図１２に示す表示装置５０Ａでは、トランジスタ２０５Ｄに、本発明の一態様のチャネル長の短いトランジスタを用い、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂに、本発明の一態様のチャネル長の長いトランジスタを用いているが、この限りではない。トランジスタ２０５Ｄに、チャネル長の長いトランジスタ（トランジスタ２００等）を用い、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂに、チャネル長の短いトランジスタ（トランジスタ１００等）を用いてもよい。また、トランジスタ２０５Ｄ、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂの全てに、チャネル長の短いトランジスタを用いてもよい。また、トランジスタ２０５Ｄ、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂの全てに、チャネル長の長いトランジスタを用いてもよい。
　また、本実施の形態の表示装置が有するトランジスタは、本発明の一態様のトランジスタのみに限定されない。例えば、本発明の一態様のトランジスタと、他の構造のトランジスタと、を組み合わせて有していてもよい。
　本実施の形態の表示装置は、例えば、プレーナ型のトランジスタ、スタガ型のトランジスタ、逆スタガ型のトランジスタのいずれか一以上を有していてもよい。本実施の形態の表示装置が有するトランジスタは、トップゲート型又はボトムゲート型のいずれとしてもよい。又は、チャネルが形成される半導体層の上下にゲートが設けられていてもよい。
　また、本実施の形態の表示装置は、シリコンをチャネル形成領域に用いたトランジスタ（Ｓｉトランジスタ）を有していてもよい。
　シリコンとしては、単結晶シリコン、多結晶シリコン、非晶質シリコン等が挙げられる。特に、半導体層にＬＴＰＳを有するトランジスタ（以下、ＬＴＰＳトランジスタともいう。）を用いることができる。ＬＴＰＳトランジスタは、電界効果移動度が高く、周波数特性が良好である。
　画素回路に含まれる発光素子の発光輝度を高くする場合、発光素子に流す電流量を大きくする必要がある。そのためには、画素回路に含まれている駆動トランジスタのソース−ドレイン間電圧を高くする必要がある。ＯＳトランジスタは、Ｓｉトランジスタと比較して、ソース−ドレイン間における耐圧が高いため、ＯＳトランジスタのソース−ドレイン間には高い電圧を印加することができる。したがって、画素回路に含まれる駆動トランジスタをＯＳトランジスタとすることで、発光素子に流れる電流量を大きくし、発光素子の発光輝度を高くすることができる。
　また、トランジスタが飽和領域で動作する場合において、ＯＳトランジスタは、Ｓｉトランジスタよりも、ゲート−ソース間電圧の変化に対して、ソース−ドレイン間電流の変化を小さくすることができる。このため、画素回路に含まれる駆動トランジスタとしてＯＳトランジスタを適用することによって、ゲート−ソース間電圧の変化によって、ソース−ドレイン間に流れる電流を細かく定めることができるため、発光素子に流れる電流量を制御することができる。このため、画素回路における階調数を多くすることができる。
　また、トランジスタが飽和領域で動作するときに流れる電流の飽和特性において、ＯＳトランジスタは、ソース−ドレイン間電圧が徐々に高くなった場合においても、Ｓｉトランジスタよりも安定した電流（飽和電流）を流すことができる。そのため、ＯＳトランジスタを駆動トランジスタとして用いることで、例えば、ＥＬ素子の電流−電圧特性にばらつきが生じた場合においても、発光素子に安定した電流を流すことができる。つまり、ＯＳトランジスタは、飽和領域で動作する場合において、ソース−ドレイン間電圧を変化させても、ソース−ドレイン間電流がほぼ変化しないため、発光素子の発光輝度を安定させることができる。
　回路部１６４が有するトランジスタと、表示部１６８が有するトランジスタは、同じ構造であってもよく、異なる構造であってもよい。回路部１６４が有する複数のトランジスタの構造は、全て同じであってもよく、２種類以上あってもよい。同様に、表示部１６８が有する複数のトランジスタの構造は、全て同じであってもよく、２種類以上あってもよい。
　表示部１６８が有するトランジスタの全てをＯＳトランジスタとしてもよく、表示部１６８が有するトランジスタの全てをＳｉトランジスタとしてもよく、表示部１６８が有するトランジスタの一部をＯＳトランジスタとし、残りをＳｉトランジスタとしてもよい。
　例えば、表示部１６８にＬＴＰＳトランジスタとＯＳトランジスタとの双方を用いることで、消費電力が低く、駆動能力の高い表示装置を実現することができる。また、ＬＴＰＳトランジスタと、ＯＳトランジスタとを、組み合わせる構成をＬＴＰＯと呼称する場合がある。なお、より好適な例としては、配線間の導通、非導通を制御するためのスイッチとして機能するトランジスタ等にＯＳトランジスタを適用し、電流を制御するトランジスタ等にＬＴＰＳトランジスタを適用する構成が挙げられる。
　例えば、表示部１６８が有するトランジスタの一は、発光素子に流れる電流を制御するためのトランジスタとして機能し、駆動トランジスタとも呼ぶことができる。駆動トランジスタのソース又はドレインの一方は、発光素子の画素電極と接続される。当該駆動トランジスタには、ＬＴＰＳトランジスタを用いることが好ましい。これにより、画素回路において発光素子に流れる電流を大きくすることができる。
　一方、表示部１６８が有するトランジスタの他の一は、画素の選択、非選択を制御するためのスイッチとして機能し、選択トランジスタとも呼ぶことができる。選択トランジスタのゲートはゲート線と接続され、ソース又はドレインの一方は、ソース線（信号線）と接続される。選択トランジスタには、ＯＳトランジスタを適用することが好ましい。これにより、フレーム周波数を著しく小さく（例えば、１ｆｐｓ以下）しても、画素の階調を維持することができるため、静止画を表示する際にドライバを停止することで、消費電力を低減することができる。
　トランジスタ２０５Ｄ、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂを覆うように、絶縁層１９５が設けられ、絶縁層１９５上に絶縁層２３５が設けられている。
　絶縁層１９５は、トランジスタの保護層として機能することが好ましい。絶縁層１９５には、水及び水素などの不純物が拡散しにくい材料を用いることが好ましい。これにより、絶縁層１９５をバリア層として機能させることができる。このような構成とすることで、トランジスタに外部から不純物が拡散することを効果的に抑制することができ、表示装置の信頼性を高めることができる。
　絶縁層１９５は、１層以上の無機絶縁膜を有することが好ましい。無機絶縁膜としては、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜が挙げられる。これらの無機絶縁膜の具体例は、前述の通りである。
　絶縁層２３５は、平坦化層としての機能を有することが好ましく、有機絶縁膜が好適である。有機絶縁膜に用いることができる材料としては、前述の絶縁層１１０に用いることができる有機絶縁材料が挙げられる。また、絶縁層２３５を、有機絶縁膜と、無機絶縁膜との積層構造にしてもよい。絶縁層２３５の最表層は、エッチング保護層としての機能を有することが好ましい。これにより、画素電極１１１Ｒ、画素電極１１１Ｇ、画素電極１１１Ｂなどの加工時に、絶縁層２３５に凹部が形成されることを抑制することができる。又は、絶縁層２３５には、画素電極１１１Ｒ、画素電極１１１Ｇ、画素電極１１１Ｂなどの加工時に、凹部が設けられてもよい。
　絶縁層２３５上に、発光素子１３０Ｒ、発光素子１３０Ｇ、発光素子１３０Ｂが設けられている。
　発光素子１３０Ｒは、絶縁層２３５上の画素電極１１１Ｒと、画素電極１１１Ｒ上のＥＬ層１１３Ｒと、ＥＬ層１１３Ｒ上の共通電極１３５と、を有する。図１２に示す発光素子１３０Ｒは、赤色の光（Ｒ）を発する。ＥＬ層１１３Ｒは、赤色の光を発する発光層を有する。
　発光素子１３０Ｇは、絶縁層２３５上の画素電極１１１Ｇと、画素電極１１１Ｇ上のＥＬ層１１３Ｇと、ＥＬ層１１３Ｇ上の共通電極１３５と、を有する。図１２に示す発光素子１３０Ｇは、緑色の光（Ｇ）を発する。ＥＬ層１１３Ｇは、緑色の光を発する発光層を有する。
　発光素子１３０Ｂは、絶縁層２３５上の画素電極１１１Ｂと、画素電極１１１Ｂ上のＥＬ層１１３Ｂと、ＥＬ層１１３Ｂ上の共通電極１３５と、を有する。図１２に示す発光素子１３０Ｂは、青色の光（Ｂ）を発する。ＥＬ層１１３Ｂは、青色の光を発する発光層を有する。
　なお、図１２では、ＥＬ層１１３Ｒ、ＥＬ層１１３Ｇ、及びＥＬ層１１３Ｂを全て同じ膜厚で示すが、これに限られない。ＥＬ層１１３Ｒ、ＥＬ層１１３Ｇ、及びＥＬ層１１３Ｂのそれぞれの膜厚は異なっていてもよい。例えば、ＥＬ層１１３Ｒ、ＥＬ層１１３Ｇ、及びＥＬ層１１３Ｂは、それぞれの発する光を強める光路長に対応した膜厚に設定することが好ましい。これにより、マイクロキャビティ構造を実現し、各発光素子から射出される光の色純度を高めることができる。
　画素電極１１１Ｒは、絶縁層１０６、絶縁層１９５、及び絶縁層２３５に設けられた開口を介して、トランジスタ２０５Ｒが有する導電層２１２ｂと接続されている。同様に、画素電極１１１Ｇは、トランジスタ２０５Ｇが有する導電層２１２ｂと接続され、画素電極１１１Ｂは、トランジスタ２０５Ｂが有する導電層２１２ｂと接続されている。
　画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂのそれぞれの端部は、絶縁層２３７によって覆われている。絶縁層２３７は、隔壁（土手、バンク、スペーサともいう。）として機能する。絶縁層２３７は、無機絶縁材料及び有機絶縁材料の一方又は双方を用いて、単層構造又は積層構造で設けることができる。絶縁層２３７には、例えば、絶縁層１９５に用いることができる材料及び絶縁層２３５に用いることができる材料を適用することができる。絶縁層２３７により、画素電極と共通電極とを電気的に絶縁することができる。また、絶縁層２３７により、隣接する発光素子同士を電気的に絶縁することができる。
　共通電極１３５は、発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂに共通して設けられる一続きの膜である。複数の発光素子が共通して有する共通電極１３５は、接続部１４０に設けられた導電層１２３と接続される。導電層１２３には、画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂと同じ材料及び同じ工程で形成された導電層を用いることが好ましい。
　本発明の一態様の表示装置において、画素電極と共通電極のうち、光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。
　また、光を取り出さない側の電極にも可視光を透過する導電膜を用いてもよい。この場合、反射層と、ＥＬ層との間に当該電極を配置することが好ましい。つまり、ＥＬ層の発光は、当該反射層によって反射されて、表示装置から取り出されてもよい。
　発光素子の一対の電極を形成する材料としては、金属、合金、電気伝導性化合物、及び、これらの混合物などを適宜用いることができる。当該材料としては、具体的には、アルミニウム、マグネシウム、チタン、クロム、マンガン、鉄、コバルト、ニッケル、銅、ガリウム、亜鉛、インジウム、スズ、モリブデン、タンタル、タングステン、パラジウム、金、白金、銀、イットリウム、ネオジムなどの金属、及びこれらを適宜組み合わせて含む合金が挙げられる。また、当該材料としては、インジウムスズ酸化物（Ｉｎ−Ｓｎ酸化物、ＩＴＯともいう。）、Ｉｎ−Ｓｉ−Ｓｎ酸化物（ＩＴＳＯともいう。）、インジウム亜鉛酸化物（Ｉｎ−Ｚｎ酸化物）、及びＩｎ−Ｗ−Ｚｎ酸化物などを挙げることができる。また、当該材料としては、アルミニウム、ニッケル、及びランタンの合金（Ａｌ−Ｎｉ−Ｌａ）等のアルミニウムを含む合金（アルミニウム合金）、並びに、銀とマグネシウムの合金、及び、銀とパラジウムと銅の合金（Ａｇ−Ｐｄ−Ｃｕ、ＡＰＣとも記す。）等の銀を含む合金が挙げられる。その他、当該材料としては、上記例示のない元素周期表の第１族又は第２族に属する元素（例えば、リチウム、セシウム、カルシウム、ストロンチウム）、ユウロピウム、イッテルビウムなどの希土類金属及びこれらを適宜組み合わせて含む合金、グラフェン等が挙げられる。
　発光素子には、微小光共振器（マイクロキャビティ）構造が適用されていることが好ましい。したがって、発光素子が有する一対の電極の一方は、可視光に対する透過性及び反射性を有する電極（半透過・半反射電極）であることが好ましく、他方は、可視光に対する反射性を有する電極（反射電極）であることが好ましい。発光素子がマイクロキャビティ構造を有することで、発光層から得られる発光を両電極間で共振させ、発光素子から射出される光を強めることができる。
　透明電極の光の透過率は、４０％以上とする。例えば、発光素子の透明電極には、可視光（波長４００ｎｍ以上７５０ｎｍ未満の光）の透過率が４０％以上である電極を用いることが好ましい。半透過・半反射電極の可視光の反射率は、１０％以上９５％以下、好ましくは３０％以上８０％以下とする。反射電極の可視光の反射率は、４０％以上１００％以下、好ましくは７０％以上１００％以下とする。また、これらの電極の抵抗率は、１×１０−２Ωｃｍ以下が好ましい。
　ＥＬ層１１３Ｒ、ＥＬ層１１３Ｇ、及びＥＬ層１１３Ｂは、それぞれ、島状に設けられている。図１２では、隣り合うＥＬ層１１３Ｒの端部とＥＬ層１１３Ｇの端部とが重なっており、隣り合うＥＬ層１１３Ｇの端部とＥＬ層１１３Ｂの端部とが重なっており、隣り合うＥＬ層１１３Ｒの端部とＥＬ層１１３Ｂの端部とが重なっている。ファインメタルマスクを用いて島状のＥＬ層を成膜する場合、図１２に示すように、隣り合うＥＬ層の端部同士が重なることがあるが、これに限られない。つまり、隣り合うＥＬ層同士は重ならず、互いに離隔されていてもよい。また、表示装置において、隣り合うＥＬ層同士が重なっている部分と、隣り合うＥＬ層同士が重ならず離隔されている部分と、の双方が存在してもよい。
　ＥＬ層１１３Ｒ、ＥＬ層１１３Ｇ、及びＥＬ層１１３Ｂは、それぞれ、少なくとも発光層を有する。発光層は、１種又は複数種の発光物質を有する。発光物質としては、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、又は赤色などの発光色を呈する物質を適宜用いる。また、発光物質として、近赤外光を発する物質を用いることもできる。
　発光物質としては、蛍光材料、燐光材料、ＴＡＤＦ材料、及び量子ドット材料などが挙げられる。
　発光層は、発光物質（ゲスト材料）に加えて、１種又は複数種の有機化合物（ホスト材料、アシスト材料等）を有していてもよい。１種又は複数種の有機化合物としては、正孔輸送性の高い物質（正孔輸送性材料）及び電子輸送性の高い物質（電子輸送性材料）の一方又は双方を用いることができる。また、１種又は複数種の有機化合物として、バイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）、又はＴＡＤＦ材料を用いてもよい。
　発光層は、例えば、燐光材料と、励起錯体を形成しやすい組み合わせである正孔輸送性材料及び電子輸送性材料と、を有することが好ましい。このような構成とすることにより、励起錯体から発光物質（燐光材料）へのエネルギー移動であるＥｘＴＥＴ（Ｅｘｃｉｐｌｅｘ−Ｔｒｉｐｌｅｔ　Ｅｎｅｒｇｙ　Ｔｒａｎｓｆｅｒ）を用いた発光を効率よく得ることができる。発光物質の最も低エネルギー側の吸収帯の波長と重なるような発光を呈する励起錯体を形成するような組み合わせを選択することで、エネルギー移動がスムーズとなり、効率よく発光を得ることができる。この構成により、発光素子の高効率、低電圧駆動、長寿命を同時に実現することができる。
　ＥＬ層は、発光層の他に、正孔注入性の高い物質を含む層（正孔注入層）、正孔輸送性材料を含む層（正孔輸送層）、電子ブロック性の高い物質を含む層（電子ブロック層）、電子注入性の高い物質を含む層（電子注入層）、電子輸送性材料を含む層（電子輸送層）、及び、正孔ブロック性の高い物質を含む層（正孔ブロック層）のうち１つ又は複数を有することができる。その他、ＥＬ層は、バイポーラ性材料及びＴＡＤＦ材料の一方又は双方を含んでいてもよい。
　発光素子には低分子化合物及び高分子化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。発光素子を構成する層は、それぞれ、蒸着法（真空蒸着法を含む。）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
　発光素子には、シングル構造（発光ユニットを１つだけ有する構造）を適用してもよく、タンデム構造（発光ユニットを複数有する構造）を適用してもよい。発光ユニットは、少なくとも１層の発光層を有する。タンデム構造は、複数の発光ユニットが電荷発生層を介して直列に接続された構成である。電荷発生層は、一対の電極間に電圧を印加したときに、２つの発光ユニットの一方に電子を注入し、他方に正孔を注入する機能を有する。タンデム構造とすることで、高輝度発光が可能な発光素子とすることができる。また、タンデム構造は、シングル構造と比べて、同じ輝度を得るために必要な電流を低減することができるため、信頼性を高めることができる。なお、タンデム構造をスタック構造と呼んでもよい。
　図１２において、タンデム構造の発光素子を用いる場合、ＥＬ層１１３Ｒは、赤色の光を発する発光ユニットを複数有する構造であり、ＥＬ層１１３Ｇは、緑色の光を発する発光ユニットを複数有する構造であり、ＥＬ層１１３Ｂは、青色の光を発する発光ユニットを複数有する構造であると好ましい。
　発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂ上には保護層１３１が設けられている。保護層１３１と基板１５２は接着層１４９を介して接着されている。基板１５２には、遮光層１１７が設けられている。発光素子の封止には、例えば、固体封止構造又は中空封止構造を適用することができる。図１２では、基板１５２と基板１５１との間の空間が、接着層１４９で充填されており、固体封止構造が適用されている。又は、当該空間を不活性ガス（窒素又はアルゴンなど）で充填し、中空封止構造を適用してもよい。このとき、接着層１４９は、発光素子と重ならないように設けられていてもよい。また、当該空間を、枠状に設けられた接着層１４９とは異なる樹脂で充填してもよい。
　保護層１３１は、少なくとも表示部１６８に設けられており、表示部１６８全体を覆うように設けられていることが好ましい。保護層１３１は、表示部１６８だけでなく、接続部１４０及び回路部１６４を覆うように設けられていることが好ましい。また、保護層１３１は、表示装置５０Ａの端部にまで設けられていることが好ましい。一方で、接続部２１４には、ＦＰＣ１７２と導電層１６７とを接続させるため、保護層１３１が設けられていない部分が生じる。
　発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂ上に保護層１３１を設けることで、発光素子の信頼性を高めることができる。
　保護層１３１は単層構造でもよく、２層以上の積層構造であってもよい。また、保護層１３１の導電性は問わない。保護層１３１としては、絶縁膜、半導体膜、及び導電膜の少なくとも一種を用いることができる。
　保護層１３１が無機膜を有することで、共通電極１３５の酸化を防止する、発光素子に不純物（水、酸素等）が入り込むことを抑制する、等、発光素子の劣化を抑制し、表示装置の信頼性を高めることができる。
　保護層１３１には、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、窒化酸化絶縁膜等の無機絶縁膜を用いることができる。これらの無機絶縁膜の具体例は、前述の通りである。特に、保護層１３１は、窒化絶縁膜又は窒化酸化絶縁膜を有することが好ましく、窒化絶縁膜を有することがより好ましい。
　また、保護層１３１には、ＩＴＯ、Ｉｎ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、又はＩＧＺＯ等を含む無機膜を用いることもできる。当該無機膜は、高抵抗であることが好ましく、具体的には、共通電極１３５よりも高抵抗であることが好ましい。当該無機膜は、さらに窒素を含んでいてもよい。
　発光素子の発光を、保護層１３１を介して取り出す場合、保護層１３１は、可視光に対する透過性が高いことが好ましい。例えば、ＩＴＯ、ＩＧＺＯ、及び酸化アルミニウムは、それぞれ、可視光に対する透過性が高い無機材料であるため、好ましい。
　保護層１３１としては、例えば、酸化アルミニウム膜と、酸化アルミニウム膜上の窒化シリコン膜と、の積層構造、又は、酸化アルミニウム膜と、酸化アルミニウム膜上のＩＧＺＯ膜と、の積層構造を用いることができる。当該積層構造を用いることで、不純物（水、酸素等）がＥＬ層側に入り込むことを抑制することができる。
　さらに、保護層１３１は、有機膜を有していてもよい。例えば、保護層１３１は、有機膜と無機膜の双方を有していてもよい。保護層１３１に用いることができる有機膜としては、例えば、絶縁層２３５に用いることができる有機絶縁膜などが挙げられる。
　基板１５１の、基板１５２が重ならない領域には、接続部２１４が設けられている。接続部２１４では、配線１６５が、導電層１６６、導電層１６７、及び接続層２４２を介して、ＦＰＣ１７２と接続されている。配線１６５は、導電層１１２ａと同一の導電膜を加工して得られた単層構造の導電層である例を示す。導電層１６６は、導電層１１２ｂと同一の導電膜を加工して得られた単層構造の導電層である例を示す。導電層１６７は、画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂと同一の導電膜を加工して得られた単層構造の導電層である例を示す。接続部２１４の上面では、導電層１６７が露出している。これにより、接続部２１４と、ＦＰＣ１７２とを、接続層２４２を介して、接続することができる。
　表示装置５０Ａは、トップエミッション型である。発光素子が発する光は、基板１５２側に射出される。基板１５２には、可視光に対する透過性が高い材料を用いることが好ましい。画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂは可視光を反射する材料を含み、対向電極（共通電極１３５）は可視光を透過する材料を含む。
　基板１５２の基板１５１側の面には、遮光層１１７を設けることが好ましい。遮光層１１７は、隣り合う発光素子の間、接続部１４０、及び回路部１６４などに設けることができる。
　また、基板１５２の基板１５１側の面、又は、保護層１３１上に、カラーフィルタなどの着色層を設けてもよい。発光素子に重ねてカラーフィルタを設けると、画素から射出される光の色純度を高めることができる。
　また、基板１５２の外側（基板１５１とは反対側の面）には各種光学部材を配置することができる。光学部材としては、例えば、偏光板、位相差板、光拡散層（拡散フィルムなど）、反射防止層、及び集光フィルムが挙げられる。また、基板１５２の外側には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜、衝撃吸収層等の表面保護層を配置してもよい。例えば、表面保護層として、ガラス層又はシリカ層（ＳｉＯｘ層）を設けることで、表面汚染及び傷の発生を抑制することができ、好ましい。また、表面保護層としては、ＤＬＣ（ダイヤモンドライクカーボン）、酸化アルミニウム（ＡｌＯｘ）、ポリエステル系材料、又はポリカーボネート系材料などを用いてもよい。なお、表面保護層には、可視光に対する透過率が高い材料を用いることが好ましい。また、表面保護層には、硬度が高い材料を用いることが好ましい。
　基板１５１及び基板１５２としては、それぞれ、ガラス、石英、セラミックス、サファイア、樹脂、金属、合金、半導体などを用いることができる。発光素子からの光を取り出す側の基板には、当該光を透過する材料を用いる。基板１５１及び基板１５２に可撓性を有する材料を用いると、表示装置の可撓性を高め、フレキシブルディスプレイを実現することができる。また、基板１５１及び基板１５２の少なくとも一方として偏光板を用いてもよい。
　基板１５１及び基板１５２としては、それぞれ、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂（ナイロン、アラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ＡＢＳ樹脂、セルロースナノファイバー等を用いることができる。基板１５１及び基板１５２の少なくとも一方に、可撓性を有する程度の厚さのガラスを用いてもよい。
　なお、表示装置に円偏光板を重ねる場合、表示装置が有する基板には、光学等方性の高い基板を用いることが好ましい。光学等方性が高い基板は、複屈折が小さい（複屈折量が小さい、ともいえる。）。光学等方性が高いフィルムとしては、トリアセチルセルロース（ＴＡＣ、セルローストリアセテートともいう。）フィルム、シクロオレフィンポリマー（ＣＯＰ）フィルム、シクロオレフィンコポリマー（ＣＯＣ）フィルム、アクリルフィルム等が挙げられる。
　接着層１４９としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
　接続層２４２としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｐａｓｔｅ）などを用いることができる。
［表示装置５０Ｂ］
　図１３に示す表示装置５０Ｂは、各色の副画素に、共通のＥＬ層１１３を有する発光素子と、着色層（カラーフィルタなど）と、が用いられている点で、表示装置５０Ａと主に異なる。なお、以降の表示装置の説明では、先に説明した表示装置と同様の部分については説明を省略することがある。
　図１３に示す表示装置５０Ｂは、基板１５１と基板１５２の間に、トランジスタ２０５Ｄ、トランジスタ２０５Ｒ、トランジスタ２０５Ｇ、トランジスタ２０５Ｂ、発光素子１３０Ｒ、発光素子１３０Ｇ、発光素子１３０Ｂ、赤色の光を透過する着色層１３２Ｒ、緑色の光を透過する着色層１３２Ｇ、青色の光を透過する着色層１３２Ｂ等を有する。
　発光素子１３０Ｒは、画素電極１１１Ｒと、画素電極１１１Ｒ上のＥＬ層１１３と、ＥＬ層１１３上の共通電極１３５と、を有する。発光素子１３０Ｒの発光は、着色層１３２Ｒを介して、表示装置５０Ｂの外部に赤色の光として取り出される。
　発光素子１３０Ｇは、画素電極１１１Ｇと、画素電極１１１Ｇ上のＥＬ層１１３と、ＥＬ層１１３上の共通電極１３５と、を有する。発光素子１３０Ｇの発光は、着色層１３２Ｇを介して、表示装置５０Ｂの外部に緑色の光として取り出される。
　発光素子１３０Ｂは、画素電極１１１Ｂと、画素電極１１１Ｂ上のＥＬ層１１３と、ＥＬ層１１３上の共通電極１３５と、を有する。発光素子１３０Ｂの発光は、着色層１３２Ｂを介して、表示装置５０Ｂの外部に青色の光として取り出される。
　発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂは、ＥＬ層１１３と、共通電極１３５と、をそれぞれ共通して有する。各色の副画素に共通のＥＬ層１１３を設ける構成は、各色の副画素にそれぞれ異なるＥＬ層を設ける構成に比べて、作製工程数の削減が可能である。
　例えば、図１３に示す発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂは、白色の光を発する。発光素子１３０Ｒ、発光素子１３０Ｇ、発光素子１３０Ｂが発する白色の光が、それぞれ、着色層１３２Ｒ、着色層１３２Ｇ、着色層１３２Ｂを透過することで、所望の色の光を得ることができる。
　白色の光を発する発光素子は、２つ以上の発光層を含むことが好ましい。２つの発光層を用いて白色発光を得る場合、２つの発光層の発光色が補色の関係となるような発光層を選択すればよい。例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることで、発光素子全体として白色発光する構成を得ることができる。また、３つ以上の発光層を用いて白色発光を得る場合、３つ以上の発光層の発光色が合わさることで、発光素子全体として白色発光する構成とすればよい。
　ＥＬ層１１３は、例えば、青色の光を発する発光物質を有する発光層、及び、青色よりも長波長の可視光を発する発光物質を有する発光層を有することが好ましい。ＥＬ層１１３は、例えば、黄色の光を発する発光層、及び、青色の光を発する発光層を有することが好ましい。又は、ＥＬ層１１３は、例えば、赤色の光を発する発光層、緑色の光を発する発光層、及び、青色の光を発する発光層を有することが好ましい。
　白色の光を発する発光素子には、タンデム構造を用いることが好ましい。具体的には、黄色の光を発する発光ユニットと、青色の光を発する発光ユニットとを有する２段タンデム構造、赤色と緑色の光を発する発光ユニットと、青色の光を発する発光ユニットとを有する２段タンデム構造、青色の光を発する発光ユニットと、黄色、黄緑色、又は緑色の光を発する発光ユニットと、青色の光を発する発光ユニットとをこの順で有する３段タンデム構造、又は、青色の光を発する発光ユニットと、黄色、黄緑色、又は緑色の光と、赤色の光とを発する発光ユニットと、青色の光を発する発光ユニットと、をこの順で有する３段タンデム構造などを適用することができる。例えば、発光ユニットの積層数と色の順番としては、陽極側から、Ｂ、Ｙの２段構造、Ｂと発光ユニットＸとの２段構造、Ｂ、Ｙ、Ｂの３段構造、Ｂ、Ｘ、Ｂの３段構造が挙げられ、発光ユニットＸにおける発光層の積層数と色の順番としては、陽極側から、Ｒ、Ｙの２層構造、Ｒ、Ｇの２層構造、Ｇ、Ｒの２層構造、Ｇ、Ｒ、Ｇの３層構造、又は、Ｒ、Ｇ、Ｒの３層構造などとすることができる。また、２つの発光層の間に他の層が設けられていてもよい。
　又は、例えば、図１３に示す発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂは、青色の光を発する。このとき、ＥＬ層１１３は、青色の光を発する発光層を１層以上有する。青色の光を呈する副画素１１Ｂにおいては、発光素子１３０Ｂが発する青色の光を取り出すことができる。また、赤色の光を呈する副画素１１Ｒ及び緑色の光を呈する副画素１１Ｇにおいては、発光素子１３０Ｒ又は発光素子１３０Ｇと、基板１５２との間に、色変換層を設けることで、発光素子１３０Ｒ又は１３０Ｇが発する青色の光をより長波長の光に変換し、赤色又は緑色の光を取り出すことができる。さらに、発光素子１３０Ｒ上には、色変換層と基板１５２との間に着色層１３２Ｒを設け、発光素子１３０Ｇ上には、色変換層と基板１５２との間に着色層１３２Ｇを設けることが好ましい。発光素子が発する光の一部は、色変換層で変換されずにそのまま透過してしまうことがある。色変換層を透過した光を、着色層を介して取り出すことで、所望の色の光以外を着色層で吸収し、副画素が呈する光の色純度を高めることができる。
［表示装置５０Ｃ］
　図１４に示す表示装置５０Ｃは、ボトムエミッション型の表示装置である点で、表示装置５０Ｂと主に相違する。
　発光素子が発する光は、基板１５１側に射出される。基板１５１には、可視光に対する透過性が高い材料を用いることが好ましい。一方、基板１５２に用いる材料の透光性は問わない。
　基板１５１とトランジスタとの間には、遮光層１１７を形成することが好ましい。図１４では、基板１５１上に遮光層１１７が設けられ、遮光層１１７上に絶縁層１５３が設けられ、絶縁層１５３上にトランジスタ２０５Ｄ、トランジスタ２０５Ｒ（図示しない。）、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂなどが設けられている例を示す。また、絶縁層１９５上に、着色層１３２Ｒ（図示しない。）、着色層１３２Ｇ、及び着色層１３２Ｂが設けられ、着色層１３２Ｒ（図示しない。）、着色層１３２Ｇ、及び着色層１３２Ｂ上に絶縁層２３５が設けられている。
　着色層１３２Ｇと重なる発光素子１３０Ｇは、画素電極１１１Ｇと、ＥＬ層１１３と、共通電極１３５と、を有する。
　着色層１３２Ｂと重なる発光素子１３０Ｂは、画素電極１１１Ｂと、ＥＬ層１１３と、共通電極１３５と、を有する。
　画素電極１１１Ｇ、画素電極１１１Ｂには、それぞれ、可視光に対する透過性が高い材料を用いる。共通電極１３５には可視光を反射する材料を用いることが好ましい。ボトムエミッション型の表示装置では、共通電極１３５に抵抗の低い金属等を用いることができるため、共通電極１３５の抵抗に起因する電圧降下が生じることを抑制することができ、高い表示品位を実現することができる。
　本発明の一態様のトランジスタは微細化が可能であり、占有面積を小さくすることができるため、ボトムエミッション構造の表示装置において、画素の開口率を高めること、又は、画素のサイズを小さくすることができる。
［表示装置５０Ｄ］
　図１５に示す表示装置５０Ｄは、受光素子１３０Ｓを有する点で、表示装置５０Ａと主に相違する。
　表示装置５０Ｄは、画素に、発光素子と受光素子（受光デバイスともいう。）を有する。表示装置５０Ｄにおいて、発光素子として有機ＥＬ素子を用い、受光素子として有機フォトダイオードを用いることが好ましい。有機ＥＬ素子及び有機フォトダイオードは、同一基板上に形成することができる。したがって、有機ＥＬ素子を用いた表示装置に有機フォトダイオードを内蔵することができる。
　画素に、発光素子及び受光素子を有する表示装置５０Ｄでは、画素が受光機能を有するため、画像を表示しながら、対象物の接触又は近接を検出することができる。したがって、表示部１６８は、画像表示機能に加えて、撮像機能及びセンシング機能の一方又は双方を有する。例えば、表示装置５０Ｄが有する副画素全てで画像を表示するだけでなく、一部の副画素は、光源としての光を呈し、他の一部の副画素で光検出を行い、残りの副画素で画像を表示することもできる。
　したがって、表示装置５０Ｄと別に受光部及び光源を設けなくてもよく、電子機器の部品点数を削減することができる。例えば、電子機器に設けられる生体認証装置、又はスクロールなどを行うための静電容量方式のタッチパネルなどを別途設ける必要がない。したがって、表示装置５０Ｄを用いることで、製造コストが低減された電子機器を提供することができる。
　受光素子をイメージセンサに用いる場合、表示装置５０Ｄは、受光素子を用いて、画像を撮像することができる。例えば、イメージセンサを用いて、指紋、掌紋、虹彩、脈形状（静脈形状、動脈形状を含む。）、又は顔などを用いた個人認証のための撮像を行うことができる。
　また、受光素子は、タッチセンサ（ダイレクトタッチセンサともいう。）又は非接触センサ（ホバーセンサ、ホバータッチセンサ、タッチレスセンサともいう。）などに用いることができる。タッチセンサは、表示装置と、対象物（指、手、又はペンなど）とが、直接接することで、対象物を検出することができる。また、非接触センサは、対象物が表示装置に接触しなくても、当該対象物を検出することができる。
　受光素子１３０Ｓは、絶縁層２３５上の画素電極１１１Ｓと、画素電極１１１Ｓ上の機能層１１３Ｓと、機能層１１３Ｓ上の共通電極１３５と、を有する。機能層１１３Ｓには、表示装置５０Ｄの外部から光Ｌｉｎが入射する。
　画素電極１１１Ｓは、絶縁層１０６、絶縁層１９５、及び絶縁層２３５に設けられた開口を介して、トランジスタ２０５Ｓが有する導電層２１２ｂと接続されている。
　画素電極１１１Ｓの端部は、絶縁層２３７によって覆われている。
　共通電極１３５は、受光素子１３０Ｓ、発光素子１３０Ｒ（図示しない。）、発光素子１３０Ｇ、及び、発光素子１３０Ｂに共通して設けられる一続きの膜である。発光素子と受光素子とが共通して有する共通電極１３５は、接続部１４０に設けられた導電層１２３と接続される。
　機能層１１３Ｓは、少なくとも活性層（光電変換層ともいう。）を有する。活性層は、半導体を含む。当該半導体としては、シリコンなどの無機半導体、及び、有機化合物を含む有機半導体が挙げられる。本実施の形態では、活性層が有する半導体として、有機半導体を用いる例を示す。有機半導体を用いることで、発光層と、活性層と、を同じ方法（例えば、真空蒸着法）で形成することができ、製造装置を共通化することができるため好ましい。
　機能層１１３Ｓは、活性層以外の層として、正孔輸送性の高い物質、電子輸送性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含む層をさらに有していてもよい。また、上記に限られず、正孔注入性の高い物質、正孔ブロック材料、電子注入性の高い物質、又は電子ブロック材料などを含む層をさらに有していてもよい。受光素子が有する活性層以外の層には、例えば、上述の発光素子に用いることができる材料を用いることができる。
　受光素子には低分子化合物及び高分子化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。受光素子を構成する層は、それぞれ、蒸着法（真空蒸着法を含む。）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
［表示装置５０Ｅ］
　図１６に示す表示装置５０Ｅは、ＭＭＬ（メタルマスクレス）構造が適用された表示装置の一例である。つまり、表示装置５０Ｅは、ファインメタルマスクを用いずに作製された発光素子を有する。なお、基板１５１から絶縁層２３５までの積層構造、及び保護層１３１から基板１５２までの積層構造は、表示装置５０Ａと同様のため、説明を省略する。
　図１６において、絶縁層２３５上に、発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂが設けられている。
　発光素子１３０Ｒは、絶縁層２３５上の導電層１２４Ｒと、導電層１２４Ｒ上の導電層１２６Ｒと、導電層１２６Ｒ上の層１３３Ｒと、層１３３Ｒ上の共通層１３４と、共通層１３４上の共通電極１３５と、を有する。図１６に示す発光素子１３０Ｒは、赤色の光（Ｒ）を発する。層１３３Ｒは、赤色の光を発する発光層を有する。発光素子１３０Ｒにおいて、層１３３Ｒ及び共通層１３４をまとめてＥＬ層と呼ぶことができる。また、導電層１２４Ｒ及び導電層１２６Ｒのうち、一方又は双方を画素電極と呼ぶことができる。
　発光素子１３０Ｇは、絶縁層２３５上の導電層１２４Ｇと、導電層１２４Ｇ上の導電層１２６Ｇと、導電層１２６Ｇ上の層１３３Ｇと、層１３３Ｇ上の共通層１３４と、共通層１３４上の共通電極１３５と、を有する。図１６に示す発光素子１３０Ｇは、緑色の光（Ｇ）を発する。層１３３Ｇは、緑色の光を発する発光層を有する。発光素子１３０Ｇにおいて、層１３３Ｇ及び共通層１３４をまとめてＥＬ層と呼ぶことができる。また、導電層１２４Ｇ及び導電層１２６Ｇのうち、一方又は双方を画素電極と呼ぶことができる。
　発光素子１３０Ｂは、絶縁層２３５上の導電層１２４Ｂと、導電層１２４Ｂ上の導電層１２６Ｂと、導電層１２６Ｂ上の層１３３Ｂと、層１３３Ｂ上の共通層１３４と、共通層１３４上の共通電極１３５と、を有する。図１６に示す発光素子１３０Ｂは、青色の光（Ｂ）を発する。層１３３Ｂは、青色の光を発する発光層を有する。発光素子１３０Ｂにおいて、層１３３Ｂ及び共通層１３４をまとめてＥＬ層と呼ぶことができる。また、導電層１２４Ｂ及び導電層１２６Ｂのうち、一方又は双方を画素電極と呼ぶことができる。
　本明細書等では、発光素子が有するＥＬ層のうち、発光素子ごとに島状に設けられた層を層１３３Ｂ、層１３３Ｇ、又は層１３３Ｒと示し、複数の発光素子が共通して有する層を共通層１３４と示す。なお、本明細書等において、共通層１３４を含めず、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂを指して、島状のＥＬ層、島状に形成されたＥＬ層などと呼ぶ場合もある。
　層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、互いに離隔されている。ＥＬ層を発光素子ごとに島状に設けることで、隣接する発光素子間のリーク電流を抑制することができる。これにより、クロストークに起因した意図しない発光を防ぐことができ、コントラストの極めて高い表示装置を実現することができる。
　なお、図１６では、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂを全て同じ膜厚で示すが、これに限られない。層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂのそれぞれの膜厚は異なっていてもよい。
　導電層１２４Ｒは、絶縁層１０６、絶縁層１９５、及び絶縁層２３５に設けられた開口を介して、トランジスタ２０５Ｒが有する導電層２１２ｂと接続されている。同様に、導電層１２４Ｇは、トランジスタ２０５Ｇが有する導電層２１２ｂと接続され、導電層１２４Ｂは、トランジスタ２０５Ｂが有する導電層２１２ｂと接続されている。
　導電層１２４Ｒ、導電層１２４Ｇ、導電層１２４Ｂは、絶縁層２３５に設けられた開口を覆うように形成される。導電層１２４Ｒ、導電層１２４Ｇ、導電層１２４Ｂの凹部には、それぞれ、層１２８が埋め込まれている。
　層１２８は、導電層１２４Ｒ、導電層１２４Ｇ、導電層１２４Ｂの凹部を平坦化する機能を有する。導電層１２４Ｒ上、導電層１２４Ｇ上、導電層１２４Ｂ上、及び層１２８上には、それぞれ、導電層１２４Ｒ、導電層１２４Ｇ、導電層１２４Ｂと接続される導電層１２６Ｒ、導電層１２６Ｇ、導電層１２６Ｂが設けられている。したがって、導電層１２４Ｒ、導電層１２４Ｇ、導電層１２４Ｂの凹部と重なる領域も発光領域として使用することができ、画素の開口率を高めることができる。導電層１２４Ｒ及び導電層１２６Ｒに反射電極として機能する導電層を用いることが好ましい。
　層１２８は、絶縁層であってもよく、導電層であってもよい。層１２８には、各種無機絶縁材料、有機絶縁材料、及び導電材料を適宜用いることができる。特に、層１２８は、絶縁材料を用いて形成されることが好ましく、有機絶縁材料を用いて形成されることが特に好ましい。層１２８には、例えば、前述の絶縁層２３７に用いることができる有機絶縁材料を適用することができる。
　図１６では、層１２８の上面が平坦部を有する例を示すが、層１２８の形状は、特に限定されない。層１２８の上面は、凸曲面、凹曲面、及び平面の少なくとも１つを有することができる。
　また、層１２８の上面の高さと、導電層１２４Ｒの上面の高さと、は、一致又は概略一致していてもよく、互いに異なっていてもよい。例えば、層１２８の上面の高さは、導電層１２４Ｒの上面の高さより低くてもよく、高くてもよい。
　導電層１２６Ｒの端部は、導電層１２４Ｒの端部と揃っていてもよく、導電層１２４Ｒの端部の側面を覆っていてもよい。導電層１２４Ｒ及び導電層１２６Ｒのそれぞれの端部は、テーパ形状を有することが好ましい。具体的には、導電層１２４Ｒ及び導電層１２６Ｒのそれぞれの端部はテーパ角９０度未満のテーパ形状を有することが好ましい。画素電極の端部がテーパ形状を有する場合、画素電極の側面に沿って設けられる層１３３Ｒは、傾斜部を有する。画素電極の側面をテーパ形状とすることで、画素電極の側面に沿って設けられるＥＬ層の被覆性を良好にすることができる。
　導電層１２４Ｇ、導電層１２６Ｇ、及び、導電層１２４Ｂ、導電層１２６Ｂについては、導電層１２４Ｒ、導電層１２６Ｒと同様であるため、詳細な説明は省略する。
　導電層１２６Ｒの上面及び側面は、層１３３Ｒによって覆われている。同様に、導電層１２６Ｇの上面及び側面は、層１３３Ｇによって覆われており、導電層１２６Ｂの上面及び側面は、層１３３Ｂによって覆われている。したがって、導電層１２６Ｒ、導電層１２６Ｇ、導電層１２６Ｂが設けられている領域全体を、発光素子１３０Ｒ、発光素子１３０Ｇ、発光素子１３０Ｂの発光領域として用いることができるため、画素の開口率を高めることができる。
　層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂそれぞれの上面の一部及び側面は、絶縁層１２５、絶縁層１２７によって覆われている。層１３３Ｒ、層１３３Ｇ、層１３３Ｂ、及び、絶縁層１２５、絶縁層１２７上に、共通層１３４が設けられ、共通層１３４上に共通電極１３５が設けられている。共通層１３４及び共通電極１３５は、それぞれ、複数の発光素子に共通して設けられる一続きの膜である。
　図１６において、導電層１２６Ｒと層１３３Ｒとの間には、図１２等に示す絶縁層２３７が設けられていない。つまり、表示装置５０Ｅには、画素電極に接し、かつ、画素電極の上面端部を覆う絶縁層（隔壁、バンク、スペーサなどともいう。）が設けられていない。そのため、隣り合う発光素子の間隔を極めて狭くすることができる。したがって、高精細又は高解像度の表示装置とすることができる。また、当該絶縁層を形成するためのマスクも不要となり、表示装置の製造コストを削減することができる。
　前述の通り、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、それぞれ、発光層を有する。層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、それぞれ、発光層と、発光層上のキャリア輸送層（電子輸送層又は正孔輸送層）と、を有することが好ましい。又は、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、それぞれ、発光層と、発光層上のキャリアブロック層（正孔ブロック層又は電子ブロック層）と、を有することが好ましい。又は、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、それぞれ、発光層と、発光層上のキャリアブロック層と、キャリアブロック層上のキャリア輸送層と、を有することが好ましい。層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂの表面は、表示装置の作製工程中に露出するため、キャリア輸送層及びキャリアブロック層の一方又は双方を発光層上に設けることで、発光層が最表面に露出することを抑制し、発光層が受けるダメージを低減することができる。これにより、発光素子の信頼性を高めることができる。
　共通層１３４は、例えば、電子注入層、又は正孔注入層を有する。又は、共通層１３４は、電子輸送層と電子注入層とを積層して有していてもよく、正孔輸送層と正孔注入層とを積層して有していてもよい。共通層１３４は、発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂで共有されている。
　層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂのそれぞれの側面は、絶縁層１２５によって覆われている。絶縁層１２７は、絶縁層１２５を介して、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂのそれぞれの側面を覆っている。
　層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂの側面（さらには、上面の一部）が、絶縁層１２５及び絶縁層１２７の少なくとも一方によって覆われていることで、共通層１３４（又は共通電極１３５）が、画素電極、及び、層１３３Ｒ、層１３３Ｇ、層１３３Ｂの側面と接することを抑制し、発光素子のショートを抑制することができる。これにより、発光素子の信頼性を高めることができる。
　絶縁層１２５は、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂのそれぞれの側面と接することが好ましい。絶縁層１２５が層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂと接する構成とすることで、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂの膜剥がれを防止することができ、発光素子の信頼性を高めることができる。
　絶縁層１２７は、絶縁層１２５の凹部を充填するように、絶縁層１２５上に設けられる。絶縁層１２７は、絶縁層１２５の側面の少なくとも一部を覆うことが好ましい。
　絶縁層１２５及び絶縁層１２７を設けることで、隣り合う島状の層の間を埋めることができるため、島状の層上に設ける層（例えば、キャリア注入層及び共通電極など）の被形成面の高低差の大きな凹凸を低減し、より平坦にすることができる。したがって、キャリア注入層及び共通電極などの被覆性を高めることができる。
　共通層１３４及び共通電極１３５は、層１３３Ｒ、層１３３Ｇ、層１３３Ｂ、絶縁層１２５、及び絶縁層１２７上に設けられる。絶縁層１２５及び絶縁層１２７を設ける前の段階では、画素電極及び島状のＥＬ層が設けられる領域と、画素電極及び島状のＥＬ層が設けられない領域（発光素子間の領域）と、に起因する段差が生じている。本発明の一態様の表示装置は、絶縁層１２５及び絶縁層１２７を有することで当該段差を平坦化させることができ、共通層１３４及び共通電極１３５の被覆性を向上させることができる。したがって、段切れによる接続不良を抑制することができる。また、段差によって共通電極１３５が局所的に薄膜化して電気抵抗が上昇することを抑制することができる。
　絶縁層１２７の上面は、平坦性の高い形状を有することが好ましい。絶縁層１２７の上面は、平面、凸曲面、及び、凹曲面のうち、少なくとも１つを有していてもよい。例えば、絶縁層１２７の上面は、平坦性の高い、滑らかな凸曲面形状を有することが好ましい。
　絶縁層１２５は、無機材料を有する絶縁層とすることができる。絶縁層１２５には、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、窒化酸化絶縁膜等の無機絶縁膜を用いることができる。これらの無機絶縁膜の具体例は、前述の通りである。絶縁層１２５は単層構造であってもよく積層構造であってもよい。特に、酸化アルミニウムは、エッチングにおいて、ＥＬ層との選択比が高く、後述する絶縁層１２７の形成において、ＥＬ層を保護する機能を有するため、好ましい。特に、ＡＬＤ法により形成した酸化アルミニウム膜、酸化ハフニウム膜、又は酸化シリコン膜等の無機絶縁膜を絶縁層１２５に適用することで、ピンホールが少なく、ＥＬ層を保護する機能に優れた絶縁層１２５を形成することができる。また、絶縁層１２５は、ＡＬＤ法により形成した膜と、スパッタリング法により形成した膜と、の積層構造としてもよい。絶縁層１２５は、例えば、ＡＬＤ法によって形成された酸化アルミニウム膜と、スパッタリング法によって形成された窒化シリコン膜と、の積層構造であってもよい。
　絶縁層１２５は、水及び酸素の少なくとも一方に対するバリア絶縁層としての機能を有することが好ましい。また、絶縁層１２５は、水及び酸素の少なくとも一方の拡散を抑制する機能を有することが好ましい。また、絶縁層１２５は、水及び酸素の少なくとも一方を捕獲、又は固着する（ゲッタリングともいう。）機能を有することが好ましい。
　なお、本明細書等において、バリア絶縁層とは、バリア性を有する絶縁層のことを示す。また、本明細書等において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう。）とする。又は、対応する物質を、捕獲、又は固着する（ゲッタリングともいう。）機能とする。
　絶縁層１２５が、バリア絶縁層としての機能、又はゲッタリング機能を有することで、外部から各発光素子に拡散し得る不純物（代表的には、水及び酸素の少なくとも一方）の侵入を抑制することが可能な構成となる。当該構成とすることで、信頼性の高い発光素子、さらには、信頼性の高い表示装置を提供することができる。
　また、絶縁層１２５は、不純物濃度が低いことが好ましい。これにより、絶縁層１２５からＥＬ層に不純物が混入し、ＥＬ層が劣化することを抑制することができる。また、絶縁層１２５において、不純物濃度を低くすることで、水及び酸素の少なくとも一方に対するバリア性を高めることができる。例えば、絶縁層１２５は、水素濃度及び炭素濃度の一方、好ましくは双方が十分に低いことが望ましい。
　絶縁層１２５上に設けられる絶縁層１２７は、隣接する発光素子間に形成された絶縁層１２５の高低差の大きな凹凸を平坦化する機能を有する。換言すると、絶縁層１２７を有することで共通電極１３５を形成する面の平坦性を向上させる効果を奏する。
　絶縁層１２７としては、有機材料を有する絶縁層を好適に用いることができる。有機材料としては、感光性の有機樹脂を用いることが好ましく、例えば、アクリル樹脂を含む感光性の樹脂組成物を用いることが好ましい。なお、本明細書などにおいて、アクリル樹脂とは、ポリメタクリル酸エステル、又はメタクリル樹脂だけを指すものではなく、広義のアクリル系ポリマー全体を指す場合がある。
　また、絶縁層１２７として、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、イミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シリコーン樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、これら樹脂の前駆体等を用いてもよい。また、絶縁層１２７として、ポリビニルアルコール（ＰＶＡ）、ポリビニルブチラル、ポリビニルピロリドン、ポリエチレングリコール、ポリグリセリン、プルラン、水溶性のセルロース、又はアルコール可溶性のポリアミド樹脂等の有機材料を用いてもよい。また、感光性の有機樹脂としてはフォトレジストを用いてもよい。感光性の有機樹脂として、ポジ型の材料及びネガ型の材料のどちらを用いてもよい。
　絶縁層１２７には可視光を吸収する材料を用いてもよい。絶縁層１２７が発光素子からの発光を吸収することで、発光素子から絶縁層１２７を介して隣接する発光素子に光が漏れること（迷光）を抑制することができる。これにより、表示装置の表示品位を高めることができる。また、表示装置に偏光板を用いなくても、表示品位を高めることができるため、表示装置の軽量化及び薄型化を図ることができる。
　可視光を吸収する材料としては、黒色などの顔料を含む材料、染料を含む材料、光吸収性を有する樹脂材料（例えば、ポリイミドなど）、及び、カラーフィルタに用いることのできる樹脂材料（カラーフィルタ材料）が挙げられる。特に、２色、又は３色以上のカラーフィルタ材料を積層又は混合した樹脂材料を用いると、可視光の遮蔽効果を高めることができるため好ましい。特に、３色以上のカラーフィルタ材料を混合させることで、黒色又は黒色近傍の樹脂層とすることが可能となる。
　本発明の一態様のトランジスタは微細化が可能であり、占有面積を小さくすることができるため、ボトムエミッション構造の表示装置において、画素の開口率を高めること、又は、画素のサイズを小さくすることができる。
　本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
　本実施の形態では、本発明の一態様の半導体装置を適用することのできる表示装置の構成例について説明する。
　本発明の一態様の半導体装置は、極めて微細なものとすることができるため、本発明の一態様の半導体装置を適用する表示装置は、極めて高精細な表示装置とすることができる。例えば、本発明の一態様の表示装置は、腕時計型、及び、ブレスレット型などの情報端末機（ウェアラブル機器）の表示部、並びに、ヘッドマウントディスプレイなどのＶＲ向け機器、及び、メガネ型のＡＲ向け機器などの頭部に装着可能な機器（ＨＭＤ）の表示部に用いることができる。
［表示モジュール］
　図１７Ａに、表示モジュール２８０の斜視図を示す。表示モジュール２８０は、表示装置３００Ａと、ＦＰＣ２９０と、を有する。なお、表示モジュール２８０が有する表示パネルは表示装置３００Ａに限られず、後述する表示装置３００Ｂ又は表示装置３００Ｃであってもよい。
　表示モジュール２８０は、基板２９１及び基板２９２を有する。表示モジュール２８０は、表示部２８１を有する。表示部２８１は、画像を表示する領域である。
　図１７Ｂに、基板２９１側の構成を模式的に示した斜視図を示している。基板２９１上には、回路部２８２と、回路部２８２上の画素回路部２８３と、画素回路部２８３上の画素部２８４と、が積層されている。また、基板２９１上の画素部２８４と重ならない部分に、ＦＰＣ２９０と接続するための端子部２８５が設けられている。端子部２８５と回路部２８２とは、複数の配線により構成される配線部２８６により接続されている。
　画素部２８４は、周期的に配列した複数の画素２８４ａを有する。図１７Ｂの右側に、１つの画素２８４ａの拡大図を示している。画素２８４ａは、赤色の光を呈する副画素１１Ｒ、緑色の光を呈する副画素１１Ｇ、及び、青色の光を呈する副画素１１Ｂを有する。
　画素回路部２８３は、周期的に配列した複数の画素回路２８３ａを有する。１つの画素回路２８３ａは、１つの画素２８４ａが有する３つの発光素子の発光を制御する回路である。１つの画素回路２８３ａには、１つの発光素子の発光を制御する回路が３つ設けられる構成としてもよい。例えば、画素回路２８３ａは、１つの発光素子につき、１つの選択トランジスタと、１つの電流制御用トランジスタ（駆動トランジスタ）と、容量素子と、を少なくとも有する構成とすることができる。このとき、選択トランジスタのゲートにはゲート信号が、ソースにはソース信号が、それぞれ入力される。これにより、アクティブマトリクス型の表示パネルが実現されている。
　回路部２８２は、画素回路部２８３の各画素回路２８３ａを駆動する回路を有する。例えば、ゲート線駆動回路及びソース線駆動回路の一方又は双方を有することが好ましい。この他、演算回路、メモリ回路、電源回路等の少なくとも１つを有していてもよい。また、回路部２８２に設けられるトランジスタが画素回路２８３ａの一部を構成してもよい。すなわち、画素回路２８３ａが、画素回路部２８３が有するトランジスタと、回路部２８２が有するトランジスタと、により構成されていてもよい。
　ＦＰＣ２９０は、外部から回路部２８２にビデオ信号、電源電位等を供給するための配線として機能する。また、ＦＰＣ２９０上にＩＣが実装されていてもよい。
　表示モジュール２８０は、画素部２８４の下側に画素回路部２８３及び回路部２８２の一方又は双方が重ねて設けられた構成とすることができるため、表示部２８１の開口率（有効表示面積比）を極めて高くすることができる。例えば表示部２８１の開口率は、４０％以上１００％未満、好ましくは５０％以上９５％以下、より好ましくは６０％以上９５％以下とすることができる。また、画素２８４ａを極めて高密度に配置することが可能で、表示部２８１の精細度を極めて高くすることができる。例えば、表示部２８１には、２０００ｐｐｉ以上３００００ｐｐｉ以下、好ましくは３０００ｐｐｉ以上２００００ｐｐｉ以下、より好ましくは５０００ｐｐｉ以上２００００ｐｐｉ以下、さらに好ましくは６０００ｐｐｉ以上２００００ｐｐｉ以下の精細度で、画素２８４ａが配置されることが好ましい。
　このような表示モジュール２８０は、極めて高精細であることから、ヘッドマウントディスプレイなどのＶＲ向け機器、又は、メガネ型のＡＲ向け機器に好適に用いることができる。例えば、レンズを通して表示モジュール２８０の表示部を視認する構成の場合であっても、表示モジュール２８０は極めて高精細な表示部２８１を有するためにレンズで表示部を拡大しても画素が視認されず、没入感の高い表示を行うことができる。また、表示モジュール２８０はこれに限られず、比較的小型の表示部を有する電子機器に好適に用いることができる。例えば、腕時計などの装着型の電子機器の表示部に好適に用いることができる。
［表示装置３００Ａ］
　図１８に示す表示装置３００Ａは、基板３３１、発光素子１３０Ｒ、発光素子１３０Ｇ、発光素子１３０Ｂ、容量２４０、及びトランジスタ３２０を有する。発光素子１３０Ｒは、赤色の光を呈する副画素１１Ｒが有する表示素子であり、発光素子１３０Ｇは、緑色の光を呈する副画素１１Ｇが有する表示素子であり、発光素子１３０Ｂは、青色の光を呈する副画素１１Ｂが有する表示素子である。
　基板３３１は、図１７Ａにおける基板２９１に相当する。
　トランジスタ３２０は、チャネルが形成される半導体層に酸化物半導体が適用された、縦チャネル型のトランジスタである。トランジスタ３２０には、実施の形態１で例示した各種トランジスタを適用することができる。
　基板３３１上に、絶縁層３３２が設けられている。絶縁層３３２は、基板３３１から水又は水素などの不純物がトランジスタ３２０に拡散すること、及び、半導体層１０８から絶縁層３３２側に酸素が脱離することを防ぐバリア層として機能する。絶縁層３３２としては、例えば、酸化アルミニウム膜、酸化ハフニウム膜、窒化シリコン膜などの、酸化シリコン膜よりも水素又は酸素が拡散しにくい膜を用いることができる。
　絶縁層３３２上には、導電層１１２ａが設けられている。また、導電層１１２ａ上には、絶縁層１１０ａと、絶縁層１１０ａ上の絶縁層１１０ｂと、絶縁層１１０ｂ上の絶縁層１１０ｃと、絶縁層１１０ｃ上の導電層１１２ｂと、が設けられている。絶縁層１１０ａ、絶縁層１１０ｂ、絶縁層１１０ｃ、及び導電層１１２ｂには、それぞれ開口が設けられ、それぞれの開口の側壁に沿って、絶縁層１１０ｓが設けられている。導電層１１２ａの上面、絶縁層１１０ｓの側壁、及び、導電層１１２ｂの上面を覆うように、半導体層１０８が設けられ、半導体層１０８上には絶縁層１０６が設けられ、絶縁層１０６上には導電層１０４が設けられる。絶縁層１０６及び導電層１０４上には絶縁層１９５が設けられる。また、絶縁層１９５上には絶縁層１９６が設けられている。絶縁層１９６の上面は平坦化されており、絶縁層１９６上には、絶縁層２６６が設けられている。
　絶縁層１９６及び絶縁層２６６は、層間絶縁層として機能する。絶縁層２６６と絶縁層１９６との間に、トランジスタ３２０に絶縁層２６６等から水又は水素などの不純物が拡散することを防ぐバリア層を設けてもよい。バリア層としては、絶縁層３３２と同様の絶縁膜を用いることができる。
　導電層１１２ｂと接続するプラグ２７４は、絶縁層２６６、絶縁層１９６、絶縁層１９５、及び絶縁層１０６に埋め込まれるように設けられている。ここで、プラグ２７４は、絶縁層２６６、絶縁層１９６、絶縁層１９５、及び絶縁層１０６のそれぞれの開口の側面、及び、導電層１１２ｂの上面の一部を覆う導電層２７４ａと、導電層２７４ａの上面に接する導電層２７４ｂと、を有することが好ましい。このとき、導電層２７４ａとして、水素及び酸素が拡散しにくい導電材料を用いることが好ましい。
　また、絶縁層２６６上に容量２４０が設けられている。容量２４０は、導電層２４１と、導電層２４５と、これらの間に位置する絶縁層２４３を有する。導電層２４１は、容量２４０の一方の電極として機能し、導電層２４５は、容量２４０の他方の電極として機能し、絶縁層２４３は、容量２４０の誘電体として機能する。
　導電層２４１は絶縁層２６６上に設けられ、絶縁層２５４に埋め込まれている。導電層２４１は、プラグ２７４によって、トランジスタ３２０の導電層１１２ｂと接続されている。絶縁層２４３は、導電層２４１を覆って設けられる。導電層２４５は、絶縁層２４３を介して、導電層２４１と重なる領域に設けられている。
　容量２４０を覆って、絶縁層２５５ａが設けられ、絶縁層２５５ａ上に絶縁層２５５ｂが設けられ、絶縁層２５５ｂ上に絶縁層２５５ｃが設けられている。
　絶縁層２５５ａ、絶縁層２５５ｂ、及び絶縁層２５５ｃには、それぞれ無機絶縁膜を好適に用いることができる。例えば、絶縁層２５５ａ及び絶縁層２５５ｃに酸化シリコン膜を用い、絶縁層２５５ｂに窒化シリコン膜を用いることが好ましい。これにより、絶縁層２５５ｂは、エッチング保護膜として機能させることができる。本実施の形態では、絶縁層２５５ｃの一部がエッチングされ、凹部が形成されている例を示すが、絶縁層２５５ｃに凹部が設けられていなくてもよい。
　絶縁層２５５ｃ上に発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂが設けられている。発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂの詳細は、実施の形態２の記載を参照することができる。
　発光素子１３０Ｒは、画素電極１１１Ｒ、層１３３Ｒ、共通層１３４、及び共通電極１３５を有する。発光素子１３０Ｇは、画素電極１１１Ｇ、層１３３Ｇ、共通層１３４、及び共通電極１３５を有する。発光素子１３０Ｂは、画素電極１１１Ｂ、層１３３Ｂ、共通層１３４、及び共通電極１３５を有する。共通層１３４と共通電極１３５は、発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂに共通に設けられる。
　発光素子１３０Ｒが有する層１３３Ｒは、少なくとも赤色の光を発する発光性の有機化合物を有する。発光素子１３０Ｇが有する層１３３Ｇは、少なくとも緑色の光を発する発光性の有機化合物を有する。発光素子１３０Ｂが有する層１３３Ｂは、少なくとも青色の光を発する発光性の有機化合物を有する。層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、それぞれＥＬ層とも呼ぶことができ、少なくとも発光性の有機化合物を含む層（発光層）を有する。
　表示装置３００Ａは、発光色ごとに、発光素子を作り分けているため、低輝度での発光と高輝度での発光で色度の変化が小さい。また、層１３３Ｒ、層１３３Ｇ、層１３３Ｂがそれぞれ離隔しているため、高精細な表示パネルであっても、隣接する副画素間におけるクロストークの発生を抑制することができる。したがって、高精細であり、かつ、表示品位の高い表示パネルを実現することができる。
　隣り合う発光素子の間の領域には、絶縁層１２５、絶縁層１２７、及び層１２９が設けられる。
　発光素子の画素電極１１１Ｒ、画素電極１１１Ｇ、及び画素電極１１１Ｂは、絶縁層２５５ａ、絶縁層２５５ｂ、及び絶縁層２５５ｃに埋め込まれたプラグ２５６、絶縁層２５４に埋め込まれた導電層２４１、及びプラグ２７４によってトランジスタ３２０の導電層１１２ｂと接続されている。絶縁層２５５ｃの上面の高さと、プラグ２５６の上面の高さは、一致又は概略一致している。プラグには各種導電材料を用いることができる。
　また、発光素子１３０Ｒ、発光素子１３０Ｇ、及び発光素子１３０Ｂ上には、保護層１３１が設けられている。保護層１３１上には、接着層１７１によって、基板１７０が貼り合わされている。
　隣接する２つの画素電極１１１間には、画素電極１１１の上面端部を覆う絶縁層が設けられていない。そのため、隣り合う発光素子の間隔を極めて狭くすることができる。したがって、高精細又は高解像度の表示装置とすることができる。
［表示装置３００Ｂ］
　以下では、上記とは一部の構成が異なる表示装置について説明する。なお、上記と共通する部分はこれを参照し、説明を省略する場合がある。
　図１９に示す表示装置３００Ｂは、半導体層が平面上に形成されたプレーナ型のトランジスタであるトランジスタ３２０Ａと、縦チャネル型トランジスタであるトランジスタ３２０Ｂと、が積層された例を示している。トランジスタ３２０Ｂは、上記表示装置３００Ａにおけるトランジスタ３２０と同様の構成を有する。
　トランジスタ３２０Ａは、半導体層３５１、絶縁層３５３、導電層３５４、一対の導電層３５５、絶縁層３５６、及び導電層３５７を有する。
　基板３３１上に、絶縁層３５２が設けられている。絶縁層３５２は、基板３３１から水又は水素などの不純物がトランジスタ３２０に拡散すること、及び半導体層３５１から絶縁層３５２側に酸素が脱離することを防ぐバリア層として機能する。絶縁層３５２としては、例えば酸化アルミニウム膜、酸化ハフニウム膜、窒化シリコン膜などの、酸化シリコン膜よりも水素又は酸素が拡散しにくい膜を用いることができる。
　絶縁層３５２上に導電層３５７が設けられ、導電層３５７を覆って絶縁層３５６が設けられている。導電層３５７は、トランジスタ３２０Ａの第１のゲート電極として機能し、絶縁層３５６の一部は、第１のゲート絶縁層として機能する。絶縁層３５６の少なくとも半導体層３５１と接する部分には、酸化シリコン膜等の酸化物絶縁膜を用いることが好ましい。絶縁層３５６の上面は、平坦化されていることが好ましい。
　半導体層３５１は、絶縁層３５６上に設けられる。半導体層３５１は、半導体特性を示す金属酸化物（酸化物半導体ともいう。）膜を有することが好ましい。一対の導電層３５５は、半導体層３５１上に接して設けられ、ソース電極及びドレイン電極として機能する。
　一対の導電層３５５の上面及び側面、並びに、半導体層３５１の側面等を覆って絶縁層３５８、絶縁層３５０が設けられている。絶縁層３５８は、半導体層３５１に水又は水素などの不純物が拡散すること、及び半導体層３５１から酸素が脱離することを防ぐバリア層として機能する。絶縁層３５８としては、上記絶縁層３５２と同様の絶縁膜を用いることができる。
　絶縁層３５８及び絶縁層３５０に、半導体層３５１に達する開口が設けられている。当該開口の内部に、半導体層３５１の上面に接する絶縁層３５３と、導電層３５４とが埋め込まれている。導電層３５４は、第２のゲート電極として機能し、絶縁層３５３は、第２のゲート絶縁層として機能する。
　導電層３５４の上面、絶縁層３５３の上面、及び、絶縁層３５０の上面は、それぞれ高さが一致又は概略一致するように平坦化処理され、これらを覆って絶縁層３５９が設けられている。絶縁層３５９は、トランジスタ３２０に水又は水素などの不純物が拡散することを防ぐバリア層として機能する。絶縁層３５９としては、上記絶縁層３５２と同様の絶縁膜を用いることができる。
　トランジスタ３２０には、チャネルが形成される半導体層を２つのゲートで挟んだ構成が適用されている。２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。又は、２つのゲートのうち、一方にしきい値電圧を制御するための電位を与え、他方に駆動のための電位を与えることで、トランジスタのしきい値電圧を制御してもよい。
［表示装置３００Ｃ］
　図２０に示す表示装置３００Ｃは、半導体基板にチャネルが形成されるトランジスタ３１０と、縦チャネル型トランジスタであるトランジスタ３２０Ｂと、が積層された構成を有する。
　トランジスタ３１０は、基板３０１にチャネル形成領域を有するトランジスタである。基板３０１としては、例えば、単結晶シリコン基板などの半導体基板を用いることができる。トランジスタ３１０は、基板３０１の一部、導電層３１１、低抵抗領域３１２、絶縁層３１３、及び絶縁層３１４を有する。導電層３１１は、ゲート電極として機能する。絶縁層３１３は、基板３０１と導電層３１１の間に位置し、ゲート絶縁層として機能する。低抵抗領域３１２は、基板３０１に不純物がドープされた領域であり、ソース又はドレインの一方として機能する。絶縁層３１４は、導電層３１１の側面を覆って設けられる。
　また、基板３０１に埋め込まれるように、隣接する２つのトランジスタ３１０の間に素子分離層３１５が設けられている。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
　本実施の形態では、本発明の一態様の表示装置に適用可能な回路、レイアウト等について説明する。
　図２１は、表示装置３００を説明するブロック図である。表示装置３００は、表示部４３５、第１駆動回路部４３１、及び第２駆動回路部４３２を有する。
　表示部４３５は、ｍ行（ｍは１以上の整数）ｎ列（ｎは１以上の整数）のマトリクス状に配置された複数の画素２３０を有する。
　表示部４３５は、例えば、図１１の表示部１６８に対応し、画素２３０は、例えば、図１１の副画素１１Ｒ、副画素１１Ｇ、副画素１１Ｂ、及び画素２１０に対応する。
　また、表示部４３５は、例えば、図１７の表示部２８１に対応し、画素２３０は、例えば、図１７の副画素１１Ｒ、副画素１１Ｇ、副画素１１Ｂ、及び画素２８４ａに対応する。
　図２１では、１行ｎ列目の画素２３０を画素２３０［１，ｎ］と示し、ｍ行１列目の画素２３０を画素２３０［ｍ，１］と示し、ｍ行ｎ列目の画素２３０を画素２３０［ｍ，ｎ］と示している。また、表示部４３５に含まれる任意の画素２３０を画素２３０［ｒ，ｓ］と示す場合がある。ｒは１以上ｍ以下の整数であり、ｓは１以上ｎ以下の整数である。
　第１駆動回路部４３１に含まれる回路は、例えば、走査線駆動回路として機能する。第２駆動回路部４３２に含まれる回路は、例えば、信号線駆動回路として機能する。なお、表示部４３５を挟んで第１駆動回路部４３１と向き合う位置に、何らかの回路を設けてもよい。表示部４３５を挟んで第２駆動回路部４３２と向き合う位置に、何らかの回路を設けてもよい。なお、第１駆動回路部４３１及び第２駆動回路部４３２に含まれる回路をまとめて、周辺駆動回路４３３という。
　周辺駆動回路４３３には、シフトレジスタ回路、レベルシフタ回路、インバータ回路、ラッチ回路、アナログスイッチ回路、マルチプレクサ回路、デマルチプレクサ回路、論理回路等の様々な回路を用いることができる。周辺駆動回路４３３に、本発明の一態様に係るトランジスタ１００等を用いることができる。なお、周辺駆動回路が有するトランジスタと画素２３０に含まれるトランジスタを同じ工程で形成してもよい。
　また、表示装置３００は、各々が略平行に配設され、かつ、第１駆動回路部４３１に含まれる回路によって電位が制御されるｍ本の配線４３６と、各々が略平行に配設され、かつ、第２駆動回路部４３２に含まれる回路によって電位が制御されるｎ本の配線４３７と、を有する。
　なお、図２１では、画素２３０に配線４３６と配線４３７が接続している例を示している。ただし、配線４３６と配線４３７は一例であり、画素２３０と接続する配線は、配線４３６と配線４３７に限らない。
＜画素回路の構成例＞
　図２２Ａ及び図２２Ｂ、図２３Ａ乃至図２３Ｃに画素２３０の構成例を示す。画素２３０は、画素回路５１（画素回路５１Ａ、画素回路５１Ｂ、画素回路５１Ｃ、画素回路５１Ｄ、又は画素回路５１Ｅ）及び発光素子６１を有する。
　本実施の形態などで説明する発光素子とは、有機ＥＬ素子（ＯＬＥＤともいう。）などの自発光型の表示素子をいう。なお、画素回路に接続される発光素子は、ＬＥＤ、マイクロＬＥＤ、ＱＬＥＤ、半導体レーザ等の、自発光型の発光素子とすることが可能である。
　図２２Ａに示す画素回路５１Ａは、トランジスタ５２Ａ、トランジスタ５２Ｂ、及び容量５３を有する２Ｔｒ１Ｃ型の画素回路である。
　トランジスタ５２Ａのソース又はドレインの一方は配線ＳＬと接続され、トランジスタ５２Ａのゲートは配線ＧＬと接続される。トランジスタ５２Ａのソース又はドレインの一方は、トランジスタ５２Ｂのゲート及び容量５３の一方の端子と接続される。トランジスタ５２Ｂのソース又はドレインの一方は配線ＡＮＯと接続される。トランジスタ５２Ｂのソース又はドレインの他方は、容量５３の他方の端子及び発光素子６１のアノードと接続される。発光素子６１のカソードは、配線ＶＣＯＭと接続される。トランジスタ５２Ａのソース又はドレインの他方、トランジスタ５２Ｂのゲート、及び容量５３の一方の端子が接続される領域が、ノードＮＤとして機能する。
　配線ＧＬは配線４３６に相当し、配線ＳＬは配線４３７に相当する。配線ＶＣＯＭは、発光素子６１に電流を供給するための電位を与える配線である。トランジスタ５２Ａは、配線ＧＬの電位に基づいて、配線ＳＬとトランジスタ５２Ｂのゲート間の導通状態又は非導通状態を制御する機能を有する。例えば、配線ＡＮＯにはＶＤＤが供給され、配線ＶＣＯＭにはＶＳＳが供給される。
　トランジスタ５２Ａをオン状態にすることで、配線ＳＬからノードＮＤに画像信号が供給される。その後、トランジスタ５２Ａをオフ状態にすることで、画像信号がノードＮＤに保持される。ノードＮＤに供給された画像信号を確実に保持するため、トランジスタ５２Ａはオフ電流が少ないトランジスタを用いることが好ましい。例えば、トランジスタ５２ＡとしてＯＳトランジスタを用いることが好ましい。
　トランジスタ５２Ｂは発光素子６１に流れる電流量を制御する機能を有する。容量５３は、トランジスタ５２Ｂのゲート電位を保持する機能を有する。発光素子６１が射出する光の強度は、トランジスタ５２Ｂのゲート（ノードＮＤ）に供給される画像信号に応じて制御される。
　図２２Ｂに示す画素回路５１Ｂは、トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、及び容量５３を有する３Ｔｒ１Ｃ型の画素回路である。図２２Ｂに示す画素回路５１Ｂは、図２２Ａに示す画素回路５１Ａにトランジスタ５２Ｃを追加した構成を有する。
　トランジスタ５２Ｃのソース又はドレインの一方は、トランジスタ５２Ｂのソース又はドレインの他方と接続される。トランジスタ５２Ｃのソース又はドレインの他方は、配線Ｖ０と接続される。例えば、配線Ｖ０には基準電位が供給される。
　トランジスタ５２Ｃは、配線ＧＬの電位に基づいて、トランジスタ５２Ｂのソース又はドレインの他方と配線Ｖ０間の導通状態又は非導通状態を制御する機能を有する。配線Ｖ０は、基準電位を与えるための配線である。トランジスタ５２Ｂにｎチャネル型トランジスタを用いる場合は、トランジスタ５２Ｃを介して与えられる配線Ｖ０の基準電位によって、トランジスタ５２Ｂのゲート−ソース間電圧のばらつきを抑制することができる。
　また配線Ｖ０を用いて、画素パラメータの設定に用いることのできる電流値を取得することができる。より具体的には、配線Ｖ０は、トランジスタ５２Ｂに流れる電流、又は、発光素子６１に流れる電流を、外部に出力するためのモニタ線として機能させることができる。配線Ｖ０に出力された電流は、ソースフォロア回路などにより電圧に変換され、外部に出力することができる。又は、Ａ−Ｄコンバータなどによりデジタル信号に変換され、外部に出力することができる。
　図２３Ａに示す画素回路５１Ｃは、図２２Ｂに示す画素回路５１Ｂにトランジスタ５２Ｄを追加した構成を有する。図２３Ａに示す画素回路５１Ｃは、トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、トランジスタ５２Ｄ、及び容量５３を有する４Ｔｒ１Ｃ型の画素回路である。
　画素回路５１Ｃには、配線ＧＬ１、配線ＧＬ２、及び配線ＧＬ３が接続されている。配線ＧＬ１はトランジスタ５２Ａのゲートと接続され、配線ＧＬ２はトランジスタ５２Ｃのゲートと接続され、配線ＧＬ３はトランジスタ５２Ｄのゲートと接続されている。なお、本実施の形態などにおいて、配線ＧＬ１、配線ＧＬ２、及び配線ＧＬ３をまとめて配線ＧＬと呼ぶ場合がある。よって、配線ＧＬは１本に限らず、複数本の場合がある。
　トランジスタ５２Ｃとトランジスタ５２Ｄを同時に導通状態とさせることで、トランジスタ５２Ｂのソースとゲートが同電位となり、トランジスタ５２Ｂを非導通状態とすることができる。これにより、発光素子６１に流れる電流を強制的に遮断することができる。このような画素回路は、表示期間と消灯期間を交互に設ける表示方法を用いる場合に適している。
　図２３Ｂに示す画素回路５１Ｄは、上記画素回路５１Ｃに容量５３Ａを追加した場合の例である。容量５３Ａは保持容量として機能する。図２３Ａに示す画素回路５１Ｃは、４Ｔｒ１Ｃ型の画素回路である。また、図２３Ｂに示す画素回路５１Ｄは、４Ｔｒ２Ｃ型の画素回路である。
　図２３Ｃに示す画素回路５１Ｅは、トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、トランジスタ５２Ｄ、トランジスタ５２Ｅ、トランジスタ５２Ｆ、及び容量５３を有する６Ｔｒ１Ｃ型の画素回路である。
　トランジスタ５２Ａのソース又はドレインの一方は配線ＳＬと接続され、トランジスタ５２Ａのゲートは配線ＧＬ１と接続される。トランジスタ５２Ｄのソース又はドレインの一方は配線ＡＮＯと接続され、トランジスタ５２Ｄのゲートは配線ＧＬ２と接続される。トランジスタ５２Ｄのソース又はドレインの他方はトランジスタ５２Ｂのソース又はドレインの一方と接続される。トランジスタ５２Ｂのソース又はドレインの他方は、トランジスタ５２Ａのソース又はドレインの他方、及び、トランジスタ５２Ｆのソース又はドレインの一方と接続される。トランジスタ５２Ｆのゲートは配線ＧＬ３と接続される。
　トランジスタ５２Ｅのソース又はドレインの一方は、トランジスタ５２Ｄのソース又はドレインの他方、及び、トランジスタ５２Ｂのソース又はドレインの一方と接続される。トランジスタ５２Ｅのソース又はドレインの他方は、トランジスタ５２Ｂのゲート、及び、容量５３の一方の端子と接続される。容量５３の他方の端子は、トランジスタ５２Ｆのソース又はドレインの他方、発光素子６１のアノード、及びトランジスタ５２Ｃのソース又はドレインの一方と接続される。トランジスタ５２Ｅのゲート及びトランジスタ５２Ｃのゲートは配線ＧＬ４と接続される。トランジスタ５２Ｃのソース又はドレインの他方は、配線Ｖ０と接続される。トランジスタ５２Ｅのソース又はドレインの他方、トランジスタ５２Ｂのゲート、及び、容量５３の一方の端子が接続される領域が、ノードＮＤとして機能する。
　本発明の一態様に係るトランジスタを表示装置の画素回路に用いることで、画素回路の占有面積を低減することができる。よって、表示装置の精細度を高めることができる。例えば、精細度が１０００ｐｐｉ以上１００００ｐｐｉ以下、好ましくは２０００ｐｐｉ以上９０００ｐｐｉ以下、より好ましくは３０００ｐｐｉ以上８０００ｐｐｉ以下、さらに好ましくは４０００ｐｐｉ以上８０００ｐｐｉ以下、さらに好ましくは５０００ｐｐｉ以上８０００ｐｐｉ以下、さらに好ましくは６０００ｐｐｉ以上８０００ｐｐｉ以下である表示装置を実現することができる。
　また、画素回路の占有面積が低減することで、表示装置の画素数を多く（解像度を高く）することができる。例えば、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ２Ｋ（画素数３８４０×２１６０）、又は８Ｋ４Ｋ（画素数７６８０×４３２０）といった極めて高い解像度の表示装置を実現することができる。
　よって、本発明の一態様に係るトランジスタを表示装置の画素回路に用いることで、表示装置の表示品位を高めることができる。また、ＥＬ素子を用いたボトムエミッション型の表示装置では、画素の開口率を高めることができる。開口率の高い画素は、開口率の低い画素と同じ輝度の発光を、開口率の低い画素よりも少ない電流密度で実現することができる。よって、表示装置の信頼性を高めることができる。
　本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。
（実施の形態５）
　本実施の形態では、本発明の一態様の電子機器について、図２４Ａ乃至図２６Ｇを用いて説明する。
　本実施の形態の電子機器は、表示部に本発明の一態様の表示装置を有する。本発明の一態様の表示装置は、高精細化及び高解像度化が容易である。したがって、様々な電子機器の表示部に用いることができる。
　電子機器としては、例えば、テレビジョン装置、デスクトップ型若しくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
　特に、本発明の一態様の表示装置は、精細度を高めることが可能なため、比較的小さな表示部を有する電子機器に好適に用いることができる。このような電子機器としては、例えば、腕時計型及びブレスレット型の情報端末機（ウェアラブル機器）、並びに、ヘッドマウントディスプレイなどのＶＲ向け機器、メガネ型のＡＲ向け機器、及び、ＭＲ向け機器など、頭部に装着可能なウェアラブル機器等が挙げられる。
　本発明の一態様の表示装置は、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ（画素数３８４０×２１６０）、８Ｋ（画素数７６８０×４３２０）といった極めて高い解像度を有していることが好ましい。特に４Ｋ、８Ｋ、又はそれ以上の解像度とすることが好ましい。また、本発明の一態様の表示装置における画素密度（精細度）は、１００ｐｐｉ以上が好ましく、３００ｐｐｉ以上が好ましく、５００ｐｐｉ以上がより好ましく、１０００ｐｐｉ以上がより好ましく、２０００ｐｐｉ以上がより好ましく、３０００ｐｐｉ以上がより好ましく、５０００ｐｐｉ以上がより好ましく、７０００ｐｐｉ以上がさらに好ましい。このように高い解像度及び高い精細度の一方又は双方を有する表示装置を用いることで、臨場感及び奥行き感などをより高めることが可能となる。また、本発明の一態様の表示装置の画面比率（アスペクト比）については、特に限定はない。例えば、表示装置は、１：１（正方形）、４：３、１６：９、１６：１０など様々な画面比率に対応することができる。
　本実施の形態の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を検知、検出、又は測定する機能を含むもの）を有してもよい。
　本実施の形態の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。
　図２４Ａ乃至図２４Ｄを用いて、頭部に装着可能なウェアラブル機器の一例を説明する。これらウェアラブル機器は、ＡＲのコンテンツを表示する機能、ＶＲのコンテンツを表示する機能、ＳＲのコンテンツを表示する機能、ＭＲのコンテンツを表示する機能のうち少なくとも１つを有する。電子機器が、ＡＲ、ＶＲ、ＳＲ、及びＭＲなどの少なくとも１つのコンテンツを表示する機能を有することで、使用者の没入感を高めることが可能となる。
　図２４Ａに示す電子機器７００Ａ、及び、図２４Ｂに示す電子機器７００Ｂは、それぞれ、一対の表示パネル７５１と、一対の筐体７２１と、通信部（図示しない。）と、一対の装着部７２３と、制御部（図示しない。）と、撮像部（図示しない。）と、一対の光学部材７５３と、フレーム７５７と、一対の鼻パッド７５８と、を有する。
　表示パネル７５１には、本発明の一態様の表示装置を適用することができる。したがって極めて精細度の高い表示が可能な電子機器とすることができる。
　電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、光学部材７５３の表示領域７５６に、表示パネル７５１で表示した画像を投影することができる。光学部材７５３は透光性を有するため、使用者は光学部材７５３を通して視認される透過像に重ねて、表示領域に表示された画像を見ることができる。したがって、電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、ＡＲ表示が可能な電子機器である。
　電子機器７００Ａ、及び、電子機器７００Ｂには、撮像部として、前方を撮像することのできるカメラが設けられていてもよい。また、電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、ジャイロセンサなどの加速度センサを備えることで、使用者の頭部の向きを検知して、その向きに応じた画像を表示領域７５６に表示することもできる。
　通信部は無線通信機を有し、当該無線通信機により映像信号等を供給することができる。なお、無線通信機に代えて、又は無線通信機に加えて、映像信号及び電源電位が供給されるケーブルを接続可能なコネクタを備えていてもよい。
　電子機器７００Ａ、及び、電子機器７００Ｂには、バッテリ（図示しない。）が設けられており、無線及び有線の一方又は双方によって充電することができる。
　筐体７２１には、タッチセンサモジュールが設けられていてもよい。タッチセンサモジュールは、筐体７２１の外側の面がタッチされることを検出する機能を有する。タッチセンサモジュールにより、使用者のタップ操作又はスライド操作などを検出し、様々な処理を実行することができる。例えば、タップ操作によって動画の一時停止又は再開などの処理を実行することが可能となり、スライド操作により、早送り又は早戻しの処理を実行することなどが可能となる。また、２つの筐体７２１のそれぞれにタッチセンサモジュールを設けることで、操作の幅を広げることができる。
　タッチセンサモジュールとしては、様々なタッチセンサを適用することができる。例えば、静電容量方式、抵抗膜方式、赤外線方式、電磁誘導方式、表面弾性波方式、光学方式等、種々の方式を採用することができる。特に、静電容量方式又は光学方式のセンサを、タッチセンサモジュールに適用することが好ましい。
　光学方式のタッチセンサを用いる場合には、受光素子として、光電変換素子を用いることができる。光電変換素子の活性層には、無機半導体及び有機半導体の一方又は双方を用いることができる。
　図２４Ｃに示す電子機器８００Ａ、及び、図２４Ｄに示す電子機器８００Ｂは、それぞれ、一対の表示部８２０と、筐体８２１と、通信部８２２と、一対の装着部８２３と、制御部８２４と、一対の撮像部８２５と、一対のレンズ８３２と、を有する。
　表示部８２０には、本発明の一態様の表示装置を適用することができる。したがって極めて精細度の高い表示が可能な電子機器とすることができる。これにより、使用者に高い没入感を感じさせることができる。
　表示部８２０は、筐体８２１の内部の、レンズ８３２を通して視認することができる位置に設けられる。また、一対の表示部８２０に異なる画像を表示させることで、視差を用いた３次元表示を行うこともできる。
　電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、ＶＲ向けの電子機器ということができる。電子機器８００Ａ又は電子機器８００Ｂを装着した使用者は、レンズ８３２を通して、表示部８２０に表示される画像を視認することができる。
　電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、レンズ８３２及び表示部８２０が、使用者の目の位置に応じて最適な位置となるように、これらの左右の位置を調整可能な機構を有していることが好ましい。また、レンズ８３２と表示部８２０との距離を変えることで、ピントを調整する機構を有していることが好ましい。
　装着部８２３により、使用者は電子機器８００Ａ又は電子機器８００Ｂを頭部に装着することができる。なお、図２４Ｃなどにおいては、メガネのつる（テンプルともいう。）のような形状として例示しているがこれに限定されない。装着部８２３は、使用者が装着することができればよく、例えば、ヘルメット型又はバンド型の形状としてもよい。
　撮像部８２５は、外部の情報を取得する機能を有する。撮像部８２５が取得したデータは、表示部８２０に出力することができる。撮像部８２５には、イメージセンサを用いることができる。また、望遠、広角などの複数の画角に対応可能なように複数のカメラを設けてもよい。
　なお、ここでは撮像部８２５を有する例を示したが、対象物の距離を測定することのできる測距センサ（以下、検知部ともよぶ。）を設ければよい。すなわち、撮像部８２５は、検知部の一態様である。検知部としては、例えば、イメージセンサ又はライダー（ＬＩＤＡＲ：Ｌｉｇｈｔ　Ｄｅｔｅｃｔｉｏｎ　Ａｎｄ　Ｒａｎｇｉｎｇ）などの距離画像センサを用いることができる。カメラによって得られた画像と、距離画像センサによって得られた画像とを用いることにより、より多くの情報を取得し、より高精度なジェスチャー操作を可能とすることができる。
　電子機器８００Ａは、骨伝導イヤフォンとして機能する振動機構を有してもよい。例えば、表示部８２０、筐体８２１、及び装着部８２３のいずれか一又は複数に、当該振動機構を有する構成を適用することができる。これにより、別途、ヘッドフォン、イヤフォン、又はスピーカなどの音響機器を必要とせず、電子機器８００Ａを装着しただけで映像と音声を楽しむことができる。
　電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、入力端子を有してもよい。入力端子には映像出力機器等からの映像信号、及び、電子機器内に設けられるバッテリを充電するための電力等を供給するケーブルを接続することができる。
　本発明の一態様の電子機器は、イヤフォン７５０と無線通信を行う機能を有してもよい。イヤフォン７５０は、通信部（図示しない。）を有し、無線通信機能を有する。イヤフォン７５０は、無線通信機能により、電子機器から情報（例えば、音声データ）を受信することができる。例えば、図２４Ａに示す電子機器７００Ａは、無線通信機能によって、イヤフォン７５０に情報を送信する機能を有する。また、例えば、図２４Ｃに示す電子機器８００Ａは、無線通信機能によって、イヤフォン７５０に情報を送信する機能を有する。
　電子機器がイヤフォン部を有してもよい。図２４Ｂに示す電子機器７００Ｂは、イヤフォン部７２７を有する。例えば、イヤフォン部７２７と制御部とは、互いに有線接続されている構成とすることができる。イヤフォン部７２７と制御部とをつなぐ配線の一部は、筐体７２１又は装着部７２３の内部に配置されていてもよい。
　同様に、図２４Ｄに示す電子機器８００Ｂは、イヤフォン部８２７を有する。例えば、イヤフォン部８２７と制御部８２４とは、互いに有線接続されている構成とすることができる。イヤフォン部８２７と制御部８２４とをつなぐ配線の一部は、筐体８２１又は装着部８２３の内部に配置されていてもよい。また、イヤフォン部８２７と装着部８２３とがマグネットを有してもよい。これにより、イヤフォン部８２７を装着部８２３に磁力によって固定することができ、収納が容易となり好ましい。
　なお、電子機器は、イヤフォン又はヘッドフォンなどを接続することができる音声出力端子を有してもよい。また、電子機器は、音声入力端子及び音声入力機構の一方又は双方を有してもよい。音声入力機構としては、例えば、マイクなどの集音装置を用いることができる。電子機器が音声入力機構を有することで、電子機器に、いわゆるヘッドセットとしての機能を付与してもよい。
　このように、本発明の一態様の電子機器としては、メガネ型（電子機器７００Ａ及び電子機器７００Ｂなど）と、ゴーグル型（電子機器８００Ａ及び電子機器８００Ｂなど）と、のどちらも好適である。
　本発明の一態様の電子機器は、有線又は無線によって、イヤフォンに情報を送信することができる。
　図２５Ａに示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
　電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
　表示部６５０２に、本発明の一態様の表示装置を適用することができる。
　図２５Ｂは、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
　筐体６５０１の表示面側には、透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリ６５１８等が配置されている。
　保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が接着層（図示しない。）により固定されている。
　表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されており、当該折り返された部分にＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。ＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
　表示パネル６５１１には、本発明の一態様のフレキシブルディスプレイを適用することができる。そのため、極めて軽量な電子機器を実現することができる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリ６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、表示部６５０２の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現することができる。
　図２５Ｃにテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
　表示部７０００に、本発明の一態様の表示装置を適用することができる。
　図２５Ｃに示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチ、及び、別体のリモコン操作機７１１１により行うことができる。又は、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有してもよい。リモコン操作機７１１１が備える操作キー又はタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。
　なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間など）の情報通信を行うことも可能である。
　図２５Ｄに、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。
　表示部７０００に、本発明の一態様の表示装置を適用することができる。
　図２５Ｅ及び図２５Ｆに、デジタルサイネージの一例を示す。
　図２５Ｅに示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、スピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ又は操作スイッチを含む。）、接続端子、各種センサ、マイクロフォン等を有することができる。
　図２５Ｆは円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。
　図２５Ｅ及び図２５Ｆにおいて、表示部７０００に、本発明の一態様の表示装置を適用することができる。
　表示部７０００が広いほど、一度に提供することができる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
　表示部７０００にタッチパネルを適用することで、表示部７０００に画像又は動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報若しくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
　図２５Ｅ及び図２５Ｆに示すように、デジタルサイネージ７３００又はデジタルサイネージ７４００は、使用者が所持するスマートフォン等の情報端末機７３１１又は情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１又は情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１又は情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。
　デジタルサイネージ７３００又はデジタルサイネージ７４００に、情報端末機７３１１又は情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数の使用者が同時にゲームに参加し、楽しむことができる。
　図２６Ａ乃至図２６Ｇに示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む。）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を検知、検出、又は測定する機能を含むもの。）、マイクロフォン９００８、等を有する。
　図２６Ａ乃至図２６Ｇにおいて、表示部９００１に、本発明の一態様の表示装置を適用することができる。
　図２６Ａ乃至図２６Ｇに示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有してもよい。また、電子機器にカメラ等を設け、静止画又は動画を撮影し、記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有してもよい。
　図２６Ａ乃至図２６Ｇに示す電子機器の詳細について、以下説明を行う。
　図２６Ａは、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字及び画像情報をその複数の面に表示することができる。図２６Ａでは、３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例としては、電子メール、ＳＮＳ、電話などの着信の通知、電子メール又はＳＮＳなどの題名、送信者名、日時、時刻、バッテリの残量、電波強度などがある。又は、情報９０５１が表示されている位置にはアイコン９０５０などを表示してもよい。
　図２６Ｂは、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察することができる位置に表示された情報９０５３を確認することもできる。使用者は、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば、電話を受けるか否かを判断することができる。
　図２６Ｃは、タブレット端末９１０３を示す斜視図である。タブレット端末９１０３は、一例として、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションの実行が可能である。タブレット端末９１０３は、筐体９０００の正面に表示部９００１、カメラ９００２、マイクロフォン９００８、スピーカ９００３を有し、筐体９０００の側面には操作用のボタンとしての操作キー９００５、底面には接続端子９００６を有する。
　図２６Ｄは、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、例えばスマートウォッチ（登録商標）として用いることができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、例えば、無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うこと、及び、充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
　図２６Ｅ乃至図２６Ｇは、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２６Ｅは携帯情報端末９２０１を展開した状態、図２６Ｇは折り畳んだ状態、図２６Ｆは図２６Ｅと図２６Ｇの一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径０．１ｍｍ以上１５０ｍｍ以下で曲げることができる。
　本実施の形態は、他の実施の形態と適宜組み合わせることができる。
１１Ｂ：副画素、１１Ｇ：副画素、１１Ｒ：副画素、５０Ａ：表示装置、５０Ｂ：表示装置、５０Ｃ：表示装置、５０Ｄ：表示装置、５０Ｅ：表示装置、５１Ａ：画素回路、５１Ｂ：画素回路、５１Ｃ：画素回路、５１Ｄ：画素回路、５１Ｅ：画素回路、５１：画素回路、５２Ａ：トランジスタ、５２Ｂ：トランジスタ、５２Ｃ：トランジスタ、５２Ｄ：トランジスタ、５２Ｅ：トランジスタ、５２Ｆ：トランジスタ、５３Ａ：容量、５３：容量、６１：発光素子、１００Ａ：トランジスタ、１００Ｂ：トランジスタ、１００Ｃ：トランジスタ、１００Ｄ：トランジスタ、１００Ｅ：トランジスタ、１００Ｆ：トランジスタ、１００Ｇ：トランジスタ、１００Ｈ：トランジスタ、１００：トランジスタ、１０２：基板、１０４：導電層、１０６：絶縁層、１０８：半導体層、１１０ａ：絶縁層、１１０ａ＿ｆ：絶縁膜、１１０ｂ：絶縁層、１１０ｂ＿ｆ：絶縁膜、１１０ｃ：絶縁層、１１０ｃ＿ｆ：絶縁膜、１１０ｄ：絶縁層、１１０ｅ：絶縁層、１１０ｓ：絶縁層、１１０ｓ１：絶縁層、１１０ｓ２：絶縁層、１１０ｓ＿ｆ：絶縁膜、１１０：絶縁層、１１１Ｂ：画素電極、１１１Ｇ：画素電極、１１１Ｒ：画素電極、１１１Ｓ：画素電極、１１１：画素電極、１１２ａ：導電層、１１２ａ＿１：導電層、１１２ａ＿２：導電層、１１２ｂ：導電層、１１２ｂ＿ｅ：導電層、１１２ｂ＿ｆ：導電膜、１１３Ｂ：ＥＬ層、１１３Ｇ：ＥＬ層、１１３Ｒ：ＥＬ層、１１３Ｓ：機能層、１１３：ＥＬ層、１１５：絶縁層、１１７：遮光層、１２３：導電層、１２４Ｂ：導電層、１２４Ｇ：導電層、１２４Ｒ：導電層、１２５：絶縁層、１２６Ｂ：導電層、１２６Ｇ：導電層、１２６Ｒ：導電層、１２７：絶縁層、１２８：層、１２９：層、１３０Ｂ：発光素子、１３０Ｇ：発光素子、１３０Ｒ：発光素子、１３０Ｓ：受光素子、１３１：保護層、１３２Ｂ：着色層、１３２Ｇ：着色層、１３２Ｒ：着色層、１３３Ｂ：層、１３３Ｇ：層、１３３Ｒ：層、１３４：共通層、１３５：共通電極、１４０：接続部、１４１：側壁、１４２：開口、１４３：開口、１４４：開口、１４５：開口、１４９：接着層、１５１：基板、１５２：基板、１５３：絶縁層、１６４：回路部、１６５：配線、１６６：導電層、１６７：導電層、１６８：表示部、１７０：基板、１７１：接着層、１７２：ＦＰＣ、１７３：ＩＣ、１９１ａ：レジストマスク、１９１ｂ：レジストマスク、１９５：絶縁層、１９６：絶縁層、２００Ａ：トランジスタ、２００Ｂ：トランジスタ、２００Ｃ：トランジスタ、２００Ｄ：トランジスタ、２００Ｅ：トランジスタ、２００：トランジスタ、２０４：導電層、２０５Ｂ：トランジスタ、２０５Ｄ：トランジスタ、２０５Ｇ：トランジスタ、２０５Ｒ：トランジスタ、２０５Ｓ：トランジスタ、２０８：半導体層、２１０ｓ：絶縁層、２１０ｓ１：絶縁層、２１０ｓ２：絶縁層、２１０：画素、２１１＿ｅ：層、２１１：膜厚調整層、２１２ａ：導電層、２１２ｂ：導電層、２１４：接続部、２３０：画素、２３５：絶縁層、２３７：絶縁層、２４０：容量、２４１：導電層、２４２：接続層、２４３：絶縁層、２４５：導電層、２５４：絶縁層、２５５ａ：絶縁層、２５５ｂ：絶縁層、２５５ｃ：絶縁層、２５６：プラグ、２６６：絶縁層、２７４ａ：導電層、２７４ｂ：導電層、２７４：プラグ、２８０：表示モジュール、２８１：表示部、２８２：回路部、２８３ａ：画素回路、２８３：画素回路部、２８４ａ：画素、２８４：画素部、２８５：端子部、２８６：配線部、２９０：ＦＰＣ、２９１：基板、２９２：基板、３００Ａ：表示装置、３００Ｂ：表示装置、３００Ｃ：表示装置、３００：表示装置、３０１：基板、３１０：トランジスタ、３１１：導電層、３１２：低抵抗領域、３１３：絶縁層、３１４：絶縁層、３１５：素子分離層、３２０Ａ：トランジスタ、３２０Ｂ：トランジスタ、３２０：トランジスタ、３３１：基板、３３２：絶縁層、３５０：絶縁層、３５１：半導体層、３５２：絶縁層、３５３：絶縁層、３５４：導電層、３５５：導電層、３５６：絶縁層、３５７：導電層、３５８：絶縁層、３５９：絶縁層、４３１：第１駆動回路部、４３２：第２駆動回路部、４３３：周辺駆動回路、４３５：表示部、４３６：配線、４３７：配線、７００Ａ：電子機器、７００Ｂ：電子機器、７２１：筐体、７２３：装着部、７２７：イヤフォン部、７５０：イヤフォン、７５１：表示パネル、７５３：光学部材、７５６：表示領域、７５７：フレーム、７５８：鼻パッド、８００Ａ：電子機器、８００Ｂ：電子機器、８２０：表示部、８２１：筐体、８２２：通信部、８２３：装着部、８２４：制御部、８２５：撮像部、８２７：イヤフォン部、８３２：レンズ、６５００：電子機器、６５０１：筐体、６５０２：表示部、６５０３：電源ボタン、６５０４：ボタン、６５０５：スピーカ、６５０６：マイク、６５０７：カメラ、６５０８：光源、６５１０：保護部材、６５１１：表示パネル、６５１２：光学部材、６５１３：タッチセンサパネル、６５１５：ＦＰＣ、６５１６：ＩＣ、６５１７：プリント基板、６５１８：バッテリ、７０００：表示部、７１００：テレビジョン装置、７１０１：筐体、７１０３：スタンド、７１１１：リモコン操作機、７２００：ノート型パーソナルコンピュータ、７２１１：筐体、７２１２：キーボード、７２１３：ポインティングデバイス、７２１４：外部接続ポート、７３００：デジタルサイネージ、７３０１：筐体、７３０３：スピーカ、７３１１：情報端末機、７４００：デジタルサイネージ、７４０１：柱、７４１１：情報端末機、９０００：筐体、９００１：表示部、９００２：カメラ、９００３：スピーカ、９００５：操作キー、９００６：接続端子、９００７：センサ、９００８：マイクロフォン、９０５０：アイコン、９０５１：情報、９０５２：情報、９０５３：情報、９０５４：情報、９０５５：ヒンジ、９１０１：携帯情報端末、９１０２：携帯情報端末、９１０３：タブレット端末、９２００：携帯情報端末、９２０１：携帯情報端末

Claims (15)

  1. 　半導体層と、第１の導電層と、第２の導電層と、第３の導電層と、第１の絶縁層と、第２の絶縁層と、第３の絶縁層と、を有し、
    　前記第１の絶縁層は、前記第１の導電層上に設けられ、前記第１の導電層に達する第１の開口を有し、
    　前記第２の導電層は、前記第１の絶縁層上に設けられ、前記第１の開口と重畳する第２の開口を有し、
    　前記第２の絶縁層は、前記第１の開口内における前記第１の絶縁層の側面に接し、
    　前記半導体層は、前記第１の開口内における前記第１の導電層の上面、前記第１の開口内における前記第２の絶縁層の側面、及び、前記第２の導電層の上面に接し、
    　前記第３の絶縁層は、前記半導体層上に設けられ、
    　前記第３の導電層は、前記第３の絶縁層上に設けられ、前記第１の開口内において、前記第３の絶縁層を介して、前記半導体層と対向する、
    　半導体装置。
  2. 　請求項１において、
    　前記半導体層は、金属酸化物を有する、
    　半導体装置。
  3. 　請求項１又は請求項２において、
    　前記第１の絶縁層及び前記第２の絶縁層は、それぞれ、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化イットリウム、酸化ジルコニウム、酸化ガリウム、酸化タンタル、酸化マグネシウム、酸化ランタン、酸化セリウム、酸化ネオジム、窒化シリコン、窒化酸化シリコン、及び窒化アルミニウムの一又は複数を有する、
    　半導体装置。
  4. 　請求項１又は請求項２において、
    　前記第２の絶縁層は、第４の絶縁層と、第５の絶縁層と、を有し、
    　前記第４の絶縁層は、前記第１の開口内における前記第１の絶縁層の側面に接して設けられ、窒化シリコン、窒化酸化シリコン、酸化ハフニウム、及び酸化アルミニウムの一又は複数を有し、
    　前記第５の絶縁層は、前記第４の絶縁層を介して、前記第１の開口内における前記第１の絶縁層の側面と対向するように、前記第４の絶縁層上に設けられ、酸化シリコン、及び酸化窒化シリコンの一又は複数を有する、
    　半導体装置。
  5. 　請求項１又は請求項２において、
    　前記第１の絶縁層は、窒化シリコン、窒化酸化シリコン、酸化ハフニウム、及び酸化アルミニウムの一又は複数を有する、
    　半導体装置。
  6. 　請求項１又は請求項２において、
    　前記第１の絶縁層は、第４の絶縁層と、前記第４の絶縁層上の第５の絶縁層と、前記第５の絶縁層上の第６の絶縁層と、を有し、
    　前記第４の絶縁層及び前記第６の絶縁層は、窒化シリコン、窒化酸化シリコン、酸化ハフニウム、及び酸化アルミニウムの一又は複数を有し、
    　前記第５の絶縁層は、酸化シリコン、及び酸化窒化シリコンの一又は複数を有する、
    　半導体装置。
  7. 　半導体層と、第１の導電層と、第２の導電層と、第３の導電層と、第１の絶縁層と、第２の絶縁層と、第３の絶縁層と、膜厚調整層と、を有し、
    　前記第１の絶縁層は、前記第１の導電層上に設けられ、
    　前記膜厚調整層は、前記第１の絶縁層上に設けられ、
    　前記第１の絶縁層及び前記膜厚調整層は、前記第１の導電層に達する第１の開口を有し、
    　前記第２の導電層は、前記膜厚調整層上に設けられ、前記第１の開口と重畳する第２の開口を有し、
    　前記第２の絶縁層は、前記第１の開口内における前記第１の絶縁層の側面、及び、前記第１の開口内における前記膜厚調整層の側面に接し、
    　前記半導体層は、前記第１の開口内における前記第１の導電層の上面、前記第１の開口内における前記第２の絶縁層の側面、及び、前記第２の導電層の上面に接し、
    　前記第３の絶縁層は、前記半導体層上に設けられ、
    　前記第３の導電層は、前記第３の絶縁層上に設けられ、前記第１の開口内において、前記第３の絶縁層を介して、前記半導体層と対向する、
    　半導体装置。
  8. 　請求項７において、
    　前記半導体層は、金属酸化物を有する、
    　半導体装置。
  9. 　請求項７又は請求項８において、
    　前記第１の絶縁層及び前記第２の絶縁層は、それぞれ、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化イットリウム、酸化ジルコニウム、酸化ガリウム、酸化タンタル、酸化マグネシウム、酸化ランタン、酸化セリウム、酸化ネオジム、窒化シリコン、窒化酸化シリコン、及び窒化アルミニウムの一又は複数を有する、
    　半導体装置。
  10. 　請求項７又は請求項８において、
    　前記第２の絶縁層は、第４の絶縁層と、第５の絶縁層と、を有し、
    　前記第４の絶縁層は、前記第１の開口内における前記第１の絶縁層の側面、及び、前記第１の開口内における前記膜厚調整層の側面に接して設けられ、窒化シリコン、窒化酸化シリコン、酸化ハフニウム、及び酸化アルミニウムの一又は複数を有し、
    　前記第５の絶縁層は、前記第４の絶縁層を介して、前記第１の開口内における前記第１の絶縁層の側面、及び、前記第１の開口内における前記膜厚調整層の側面と対向するように、前記第４の絶縁層上に設けられ、酸化シリコン、及び酸化窒化シリコンの一又は複数を有する、
    　半導体装置。
  11. 　請求項７又は請求項８において、
    　前記第１の絶縁層は、第４の絶縁層と、前記第４の絶縁層上の第５の絶縁層と、前記第５の絶縁層上の第６の絶縁層と、を有し、
    　前記第４の絶縁層及び前記第６の絶縁層は、窒化シリコン、窒化酸化シリコン、酸化ハフニウム、及び酸化アルミニウムの一又は複数を有し、
    　前記第５の絶縁層は、酸化シリコン、及び酸化窒化シリコンの一又は複数を有する、
    　半導体装置。
  12. 　請求項７又は請求項８において、
    　前記膜厚調整層上に、第４の絶縁層を有し、
    　前記第４の絶縁層は、前記膜厚調整層の上面、及び、前記第１の開口の外側における前記膜厚調整層の側面に接して設けられ、窒化シリコン、窒化酸化シリコン、酸化ハフニウム、及び酸化アルミニウムの一又は複数を有する、
    　半導体装置。
  13. 　第１の半導体層と、第２の半導体層と、第１の導電層と、第２の導電層と、第３の導電層と、第４の導電層と、第５の導電層と、第６の導電層と、第１の絶縁層と、第２の絶縁層と、第３の絶縁層と、第４の絶縁層と、膜厚調整層と、を有し、
    　前記第１の絶縁層は、前記第１の導電層及び前記第２の導電層上に設けられ、
    　前記膜厚調整層は、前記第２の導電層と重なる領域を有するように、前記第１の絶縁層上に設けられ、
    　前記第１の絶縁層は、前記第１の導電層と重なる領域に、前記第１の導電層に達する第１の開口を有し、
    　前記第１の絶縁層及び前記膜厚調整層は、前記第２の導電層と重なる領域に、前記第２の導電層に達する第２の開口を有し、
    　前記第３の導電層は、前記第１の絶縁層上に設けられ、前記第１の開口と重畳する第３の開口を有し、
    　前記第４の導電層は、前記膜厚調整層上に設けられ、前記第２の開口と重畳する第４の開口を有し、
    　前記第２の絶縁層は、前記第１の開口内における前記第１の絶縁層の側面に接し、
    　前記第３の絶縁層は、前記第２の開口内における前記第１の絶縁層の側面、及び、前記第２の開口内における前記膜厚調整層の側面に接し、
    　前記第１の半導体層は、前記第１の開口内における前記第１の導電層の上面、前記第１の開口内における前記第２の絶縁層の側面、及び、前記第３の導電層の上面に接し、
    　前記第２の半導体層は、前記第２の開口内における前記第２の導電層の上面、前記第２の開口内における前記第３の絶縁層の側面、及び、前記第４の導電層の上面に接し、
    　前記第４の絶縁層は、前記第１の半導体層及び前記第２の半導体層上に設けられ、
    　前記第５の導電層は、前記第４の絶縁層上に設けられ、前記第１の開口内において、前記第４の絶縁層を介して、前記第１の半導体層と対向し、
    　前記第６の導電層は、前記第４の絶縁層上に設けられ、前記第２の開口内において、前記第４の絶縁層を介して、前記第２の半導体層と対向する、
    　半導体装置。
  14. 　請求項１３において、
    　前記第１の半導体層及び前記第２の半導体層は、金属酸化物を有する、
    　半導体装置。
  15. 　第１の導電層及び第２の導電層を形成し、
    　前記第１の導電層及び前記第２の導電層上に、第１の絶縁膜を形成し、
    　前記第１の絶縁膜上に、前記第２の導電層と重なる領域を有するように、第１の層を形成し、
    　前記第１の層及び前記第１の絶縁膜上に、導電膜を形成し、
    　前記第１の絶縁膜の一部、前記第１の層の一部、及び、前記導電膜の一部を除去して前記第１の導電層及び前記第２の導電層を露出させ、前記第１の導電層と重なる領域には、それぞれ第１の開口を有する第１の絶縁層及び第３の導電層を形成し、かつ、前記第２の導電層と重なる領域には、それぞれ第２の開口を有する前記第１の絶縁層、第２の層、及び前記第３の導電層を形成し、
    　前記第１の開口内における前記第１の導電層の上面、前記第１の開口内における前記第１の絶縁層の側面、前記第１の開口内における前記第３の導電層の側面、前記第２の開口内における前記第２の導電層の上面、前記第２の開口内における前記第１の絶縁層の側面、前記第２の開口内における前記第２の層の側面、前記第２の開口内における前記第３の導電層の側面、及び、前記第３の導電層の上面に接して、第２の絶縁膜を形成し、
    　前記第２の絶縁膜の、前記第１の導電層の上面に接する領域、前記第２の導電層の上面に接する領域、及び、前記第３の導電層の上面に接する領域を除去して、前記第１の開口内における前記第１の絶縁層の側面に接する第２の絶縁層と、前記第２の開口内における前記第１の絶縁層の側面、及び、前記第２の開口内における前記第２の層の側面に接する第３の絶縁層と、を形成し、
    　前記第３の導電層を加工して、前記第１の開口と重なる領域を有する第４の導電層と、前記第２の開口と重なる領域を有する第５の導電層と、を形成し、
    　前記第１の導電層の上面、前記第２の絶縁層の側面、及び、前記第４の導電層の上面に接する第１の半導体層と、前記第２の導電層の上面、前記第３の絶縁層の側面、及び、前記第５の導電層の上面に接する第２の半導体層と、を形成し、
    　前記第１の半導体層及び前記第２の半導体層の上面に接する第４の絶縁層を形成し、
    　前記第４の絶縁層の上面に接し、平面視にて、前記第１の半導体層及び前記第２の絶縁層と重なる領域を有する第６の導電層と、前記第４の絶縁層の上面に接し、平面視にて、前記第２の半導体層及び前記第３の絶縁層と重なる領域を有する第７の導電層と、を形成する、
    　半導体装置の作製方法。
PCT/IB2024/055122 2023-06-02 2024-05-27 半導体装置、及び、半導体装置の作製方法 Ceased WO2024246718A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2025524848A JPWO2024246718A1 (ja) 2023-06-02 2024-05-27
CN202480034194.9A CN121195613A (zh) 2023-06-02 2024-05-27 半导体装置及半导体装置的制造方法
KR1020257039012A KR20260018816A (ko) 2023-06-02 2024-05-27 반도체 장치 및 반도체 장치의 제작 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023-091550 2023-06-02
JP2023091550 2023-06-02

Publications (1)

Publication Number Publication Date
WO2024246718A1 true WO2024246718A1 (ja) 2024-12-05

Family

ID=93656827

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2024/055122 Ceased WO2024246718A1 (ja) 2023-06-02 2024-05-27 半導体装置、及び、半導体装置の作製方法

Country Status (4)

Country Link
JP (1) JPWO2024246718A1 (ja)
KR (1) KR20260018816A (ja)
CN (1) CN121195613A (ja)
WO (1) WO2024246718A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653440A (ja) * 1991-12-27 1994-02-25 Samsung Electron Co Ltd 半導体メモリ装置の薄膜トランジスタおよびその製造方法
JP2012174836A (ja) * 2011-02-21 2012-09-10 Fujitsu Ltd 縦型電界効果トランジスタとその製造方法及び電子機器
JP2013211356A (ja) * 2012-03-30 2013-10-10 Toyama Univ 電界効果型トランジスタおよびその製造方法
JP2016149552A (ja) * 2015-02-11 2016-08-18 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190076045A (ko) 2016-11-10 2019-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치의 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653440A (ja) * 1991-12-27 1994-02-25 Samsung Electron Co Ltd 半導体メモリ装置の薄膜トランジスタおよびその製造方法
JP2012174836A (ja) * 2011-02-21 2012-09-10 Fujitsu Ltd 縦型電界効果トランジスタとその製造方法及び電子機器
JP2013211356A (ja) * 2012-03-30 2013-10-10 Toyama Univ 電界効果型トランジスタおよびその製造方法
JP2016149552A (ja) * 2015-02-11 2016-08-18 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Also Published As

Publication number Publication date
CN121195613A (zh) 2025-12-23
JPWO2024246718A1 (ja) 2024-12-05
KR20260018816A (ko) 2026-02-09

Similar Documents

Publication Publication Date Title
US20250234591A1 (en) Semiconductor device and method for fabricating the semiconductor device
KR20240016906A (ko) 반도체 장치 및 반도체 장치의 제작 방법
US20250241144A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2024042408A1 (ja) 半導体装置
US20260020288A1 (en) Transistor and method for fabricating transistor
KR20250127097A (ko) 반도체 장치 및 반도체 장치의 제작 방법
WO2024134441A1 (ja) 半導体装置
KR20250003528A (ko) 반도체 장치
WO2024241137A1 (ja) 半導体装置、及び、半導体装置の作製方法
JP2025042595A (ja) 半導体装置、及び半導体装置の作製方法
WO2025094019A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2025114847A1 (ja) 半導体装置、及び半導体装置の作製方法
KR20260018816A (ko) 반도체 장치 및 반도체 장치의 제작 방법
WO2025233766A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2024134442A1 (ja) 半導体装置
KR20250170619A (ko) 반도체 장치 및 반도체 장치의 제작 방법
WO2024201263A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2025017414A1 (ja) 半導体装置、及び半導体装置の作製方法
KR20260005209A (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR20250089503A (ko) 반도체 장치 및 표시 장치
WO2025215474A1 (ja) 半導体装置
KR20260041802A (ko) 반도체 장치
KR20250059459A (ko) 반도체 장치
WO2025215473A1 (ja) 半導体装置
WO2023227992A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24814718

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2025524848

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2025524848

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE