WO2024201684A1 - 自発光型表示装置および自発光型表示装置の製造方法 - Google Patents

自発光型表示装置および自発光型表示装置の製造方法 Download PDF

Info

Publication number
WO2024201684A1
WO2024201684A1 PCT/JP2023/012358 JP2023012358W WO2024201684A1 WO 2024201684 A1 WO2024201684 A1 WO 2024201684A1 JP 2023012358 W JP2023012358 W JP 2023012358W WO 2024201684 A1 WO2024201684 A1 WO 2024201684A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
capacitor
display device
self
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/012358
Other languages
English (en)
French (fr)
Inventor
猛 原
賢一 紀藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Display Technology Corp
Original Assignee
Sharp Display Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Display Technology Corp filed Critical Sharp Display Technology Corp
Priority to PCT/JP2023/012358 priority Critical patent/WO2024201684A1/ja
Publication of WO2024201684A1 publication Critical patent/WO2024201684A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Definitions

  • This disclosure relates to a self-luminous display device and a method for manufacturing a self-luminous display device.
  • Patent document 1 discloses a configuration in which the ratio of capacitance values between multiple capacitance elements in the same pixel circuit does not change even if the amount of etching varies.
  • a self-luminous display device includes a first pixel circuit including a first capacitor, and a second pixel circuit having the same circuit configuration as the first pixel circuit and including a second capacitor corresponding to the first capacitor, in which the inter-electrode distance of the second capacitor is greater than the inter-electrode distance of the first capacitor, and the electrode area of the second capacitor is greater than the electrode area of the first capacitor.
  • a method for manufacturing a self-luminous display device includes the steps of forming a first conductor layer, etching the first conductor layer with a first plasma to form a first electrode from the first conductor layer, forming an insulating layer above the first electrode, etching the insulating layer with a second plasma to thin at least a portion of the insulating layer, forming a second conductor layer above the insulating layer, and etching the second conductor layer with a third plasma to form a second electrode from the second conductor layer that overlaps with the first electrode in a planar view.
  • FIG. 1 is a plan view illustrating a configuration example of a self-luminous display device according to an embodiment of the present disclosure.
  • 2 is a cross-sectional view showing an example of the configuration of a first capacitor and a second capacitor shown in FIG. 1 .
  • FIG. 11 is a cross-sectional view showing a capacitor of a comparative example.
  • 1A to 1C are cross-sectional views illustrating an example of a method for manufacturing a self-luminous display device according to an embodiment of the present disclosure.
  • FIG. 5 is a plan view showing an example of the intensity distribution of the plasma shown in FIG. 4 .
  • 1 is a plan view illustrating a configuration example of a self-luminous display device according to an embodiment of the present disclosure.
  • 1A to 1C are cross-sectional views illustrating an example of a method for manufacturing a self-luminous display device according to an embodiment of the present disclosure.
  • FIG. 1 is a plan view showing an example of the configuration of a self-luminous display device according to an embodiment of the present disclosure.
  • the self-luminous display device 1 according to the present disclosure includes a display section DA including a plurality of pixels PX, and a drive circuit 10 that drives the display section DA.
  • Each of the plurality of pixels PX includes a light-emitting element 2 and a pixel circuit 3 that controls a current or voltage applied to the light-emitting element 2.
  • Each of the pixel circuits 3 includes a capacitor CX.
  • the first capacitor C1 and the second capacitor C2 are designed to have the same capacitance value, the same distance between the electrodes, and the same electrode area.
  • the first capacitor C1 and the second capacitor C2 may be memory capacitors. Hereinafter, attention will be paid to the first capacitor C1 and the second capacitor C2.
  • FIG. 2 is a cross-sectional view showing an example of the configuration of the first capacitor and the second capacitor shown in FIG. 1.
  • the actual inter-electrode distance d2 of the second capacitor C2 is larger than the actual inter-electrode distance d1 of the first capacitor C1
  • the actual electrode area of the second capacitor C2 is larger than the actual electrode area of the first capacitor C1.
  • FIG 3 is a cross-sectional view of a capacitor of the comparative example.
  • the capacitor of the comparative example has the same inter-electrode distance but different electrode areas. Therefore, the difference in electrode area directly leads to a difference in capacitance value, and the difference in capacitance value is large.
  • a large difference in capacitance value causes brightness unevenness and deteriorates display quality.
  • adjustments are usually made before shipping so that the brightness unevenness is no longer visible (so-called "demura processing"), but brightness unevenness that is difficult to adjust may remain.
  • the difference in capacitance value leads to differences in aging, causing brightness unevenness after aging and deteriorating display quality.
  • the electrode area of the first capacitor C1 is the area where the first electrode E1 and the second electrode E2 overlap each other in a planar view
  • the electrode area of the second capacitor C2 is the area where the third electrode E3 and the fourth electrode E4 overlap each other in a planar view.
  • a second conductor layer 12 is formed above the insulating layer 4 (step S30), and a patterned second template layer 22 is formed on the second conductor layer 12 (step S32).
  • the second conductor layer 12 is then etched by a third plasma 43 according to the second template layer 22 to form a second electrode E2 and a fourth electrode E4 from the second conductor layer 12 (step S34), and the second template layer 22 is removed.
  • the stronger the third plasma 43 the smaller the electrodes are formed.
  • the stronger the first to third plasmas 41 to 43 are in an area the smaller the inter-electrode distance and electrode area of the capacitors.
  • the inter-electrode distance d1 and electrode area of the first capacitor C1 formed in an area where the plasma intensity is strong are smaller than the inter-electrode distance d2 and electrode area of the second capacitor C2 formed in an area where the plasma intensity is weak.
  • the difference between the design capacitance value of the capacitor and the actual capacitance value of the capacitor can be reduced.
  • the difference in capacitance value between the first capacitor C1 formed in an area where the plasma intensity is strong and the second capacitor C2 formed in an area where the plasma intensity is weak can be reduced.
  • FIG. 5 is a plan view showing an example of the intensity distribution of the plasma shown in FIG. 4.
  • the first to third plasmas 41 to 43 may each have a spatially non-uniform intensity distribution.
  • the plasma is weak in the central region F1 and the outer peripheral region F2, and is strong in the intermediate region F3 between them.
  • the shape of the intermediate region F3 corresponds to the shape of the plasma generating electrode and is usually annular. It is beneficial that the intensity distributions of the first to third plasmas 41 to 43 are approximately the same as each other.
  • FIG. 7 is a cross-sectional view showing an example of a method for manufacturing a self-luminous display device according to an embodiment of the present disclosure. As shown in FIG. 7, steps S10 and S12 are performed in order, and in step S14, the first conductor layer 11 is etched by the first plasma 41 according to the first template layer 21 so as to form the first electrode E1, the third electrode E3, and the lower electrode E5 from the first conductor layer 11.
  • steps S16 and S20 are performed to form a photoresist layer 23 on the insulating layer 4 (step S22), which has a first opening O1 that overlaps with the first electrode E1 in a planar view and does not penetrate therethrough, and a second opening O2 that overlaps with the lower electrode E5 in a planar view and penetrates therethrough.
  • a third opening O3 that overlaps with the third electrode E3 in a planar view and does not penetrate therethrough is also formed.
  • the third opening O3 is the same size as the first opening O1.
  • step S24 the photoresist layer 23 and the insulating layer 4 are etched by the second plasma 42 (step S24), and the photoresist layer 23 is removed (step S26).
  • step S24 the insulating layer 4 is etched by the second plasma 42 while the photoresist layer 23 is on the insulating layer 4. Therefore, the insulating layer 4 is etched so that a portion of the insulating layer 4 (specifically, the portion overlapping the first opening O1) becomes thinner.
  • step S24 the photoresist layer 23 is etched by the second plasma 42 so that the first opening O1 penetrates the photoresist layer 23, and the insulating layer 4 is further etched so that the portion of the insulating layer 4 overlapping with the first opening O1 in a planar view becomes thinner.
  • the insulating layer 4 is etched by the second plasma 42 so that a contact hole CH is formed in the portion of the insulating layer 4 overlapping with the second opening O2 in a planar view.
  • the third opening O3 may also penetrate the photoresist layer 23.
  • the depth to which the portion of the insulating layer 4 overlapping with the third opening O3 is removed may be smaller than the depth to which the portion of the insulating layer 4 overlapping with the first opening O1 is removed, and may be zero.
  • steps S30 and S32 are performed in order, and in step S34, the second conductor layer 12 is etched using a third plasma 43 to form a second electrode E2 and a fourth electrode E4 from the second conductor layer 12, and an upper electrode E6 that connects to the lower electrode E5 through the contact hole CH. Then, the second template layer 22 is removed.
  • Self-luminous display device Insulating layer 11 First conductor layer 12 Second conductor layer 23 Photoresist layer 31 First pixel circuit 32 Second pixel circuit 41 First plasma 42 Second plasma 43 Third plasma A1, A2, A3, A4 Area C1 First capacitor C2 Second capacitor CH Contact hole d1, d2 Distance between electrodes E1 First electrode E2 Second electrode E3 Third electrode E4 Fourth electrode E5 Lower electrode E6 Upper electrode P1 First portion P2 Second portion

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本開示に係る自発光型表示装置は、第１コンデンサ（Ｃ１）を含む第１画素回路と、第１画素回路と同一回路構成を有し、第１コンデンサ（Ｃ１）に対応する第２コンデンサ（Ｃ２）を含む第２画素回路と、を備え、第２コンデンサ（Ｃ２）の電極間距離（ｄ２）が第１コンデンサ（Ｃ１）の電極間距離（ｄ１）よりも大きく、第２コンデンサ（Ｃ２）の電極面積が第１コンデンサ（Ｃ１）の電極面積よりも大きい。

Description

自発光型表示装置および自発光型表示装置の製造方法
　本開示は、自発光型表示装置および自発光型表示装置の製造方法に関する。
　特許文献１は、エッチング量が変動しても、同一画素回路内における複数の容量素子間での容量値の比が変化しない構成を開示している。
特開２０１０－１７５９８７号（２０１０年８月１２日公開）
　しかしながら、特許文献１に開示の技術では、エッチング量の変動に伴って各容量素子の容量値が変化する。このため、表示品位が低下しやすい。
　本開示の一態様に係る自発光型表示装置は、第１コンデンサを含む第１画素回路と、前記第１画素回路と同一回路構成を有し、前記第１コンデンサに対応する第２コンデンサを含む第２画素回路と、を備え、前記第２コンデンサの電極間距離が前記第１コンデンサの電極間距離よりも大きく、前記第２コンデンサの電極面積が前記第１コンデンサの電極面積よりも大きい構成である。
　本開示の一態様に係る自発光型表示装置の製造方法は、第１導体層を形成する工程と、第１プラズマによって、前記第１導体層から第１電極を形成するように、前記第１導体層をエッチングする工程と、前記第１電極より上に絶縁層を形成する工程と、第２プラズマによって、前記絶縁層の少なくとも一部が薄くなるように、前記絶縁層をエッチングする工程と、前記絶縁層より上に第２導体層を形成する工程と、第３プラズマによって、前記第２導体層から平面視で前記第１電極と重なる第２電極を形成するように、前記第２導体層をエッチングする工程と、を含む方法である。
　本開示の一態様によれば、表示装置の表示品位を向上することができる。
本開示の一実施形態に係る自発光型表示装置の構成例を示す平面図である。 図１に示した、第１コンデンサおよび第２コンデンサの構成例を示す断面図である。 比較例のコンデンサを示す断面図である。 本開示の一実施形態に係る自発光型表示装置の製造方法の一例を示す断面図である。 図４に示したプラズマの強度分布の一例を示す平面図である。 本開示の一実施形態に係る自発光型表示装置の構成例を示す平面図である。 本開示の一実施形態に係る自発光型表示装置の製造方法の一例を示す断面図である。
　〔実施形態１〕
　（構成）
　図１は、本開示の一実施形態に係る自発光型表示装置の構成例を示す平面図である。図１に示すように、本開示に係る自発光型表示装置１は、複数の画素ＰＸを含む表示部ＤＡと、表示部ＤＡを駆動する駆動回路１０と、を備える。複数の画素ＰＸはそれぞれ、発光素子２と、発光素子２に印加する電流または電圧を制御する画素回路３とを有する。画素回路３はそれぞれ、コンデンサＣＸを含む。
　自発光型表示装置１は、第１コンデンサＣ１を含む第１画素回路３１と、第１画素回路３１と同一回路構成を有し、第１コンデンサＣ１に対応する第２コンデンサＣ２を含む第２画素回路３２と、を備える。第２画素回路３２は、より詳細に言えば、設計上、回路素子の配置および接続関係が第１画素回路３１と同一であり、対応する回路素子の特性が同一である。回路素子の特性は、例えば、トランジスタの閾値および容量素子の容量値などである。平行板コンデンサの容量値は、周知のように、当該コンデンサの電極間距離に反比例し、当該コンデンサの電極面積に比例する。したがって、第１コンデンサＣ１および第２コンデンサＣ２は、設計上、容量値が同一であり、電極間距離および電極面積が同一である。第１コンデンサＣ１および第２コンデンサＣ２は、記憶容量であってよい。以降、第１コンデンサＣ１および第２コンデンサＣ２に注目する。
　図２は、図１に示した、第１コンデンサおよび第２コンデンサの構成例を示す断面図である。図２に示すように、第２コンデンサＣ２の実際の電極間距離ｄ２が第１コンデンサＣ１の実際の電極間距離ｄ１よりも大きく、第２コンデンサＣ２の実際の電極面積が第１コンデンサＣ１の実際の電極面積よりも大きい。これら実際での差異は、製造プロセスに起因する。以降、「設計上」または「理想的」などと断らない限り、実際の値および差異について述べる。
　上記構成によれば、電極間距離ｄ１，ｄ２の差異は、第２コンデンサＣ２の容量値を第１コンデンサＣ１の容量値よりも小さくするように作用する。一方、電極面積Ｓ１，Ｓ２の差異は、第２コンデンサＣ２の容量値を第１コンデンサＣ１の容量値よりも大きくするように作用する。これらの作用が（少なくとも部分的に）打消し合う結果、第１コンデンサＣ１と第２コンデンサＣ２との容量値の差異を低減することができる。
　図３は、比較例のコンデンサを示す断面図である。図３に示すように、比較例のコンデンサは、電極間距離が同一であり、電極面積が異なる。このため、電極面積の差異が容量値の差異に直結し、容量値の差異が大きい。自発光型表示装置の複数の画素回路において、このように大きな容量値の差異は、輝度ムラを生じさせ、表示品位を悪くする。商業的には通常、出荷前に輝度ムラが視認されなくなる調整（いわゆる「デムラ処理」）を行うが、調整困難な程度の輝度ムラが残ることがある。また、容量値の差異は、経年変化の差異に繋がり、経年変化後に輝度ムラを生じさせ、表示品位を悪くする。
　本開示の構成によれば、容量値の差異が小さく、このため、デムラ処理前の素の輝度ムラが小さい。したがって、自発光型表示装置１の表示品位を向上でき、特に経年変化後の表示品位を向上できる。
　第１コンデンサＣ１は、互いと対向する第１電極Ｅ１および第２電極Ｅ２を有し、第２コンデンサＣ２は、互いと対向する第３電極Ｅ３および第４電極Ｅ４を有する。第１電極Ｅ１および第３電極Ｅ３は、互いと同一の層から形成され、第２電極Ｅ２および第４電極Ｅ４は、互いと同一の層から形成されている。第３電極Ｅ３の面積Ａ３が第１電極Ｅ１の面積Ａ１よりも大きく（Ａ１＜Ａ３）、第４電極Ｅ４の面積Ａ４が第２電極Ｅ２の面積Ａ２よりも大きい（Ａ２＜Ａ４）。第１コンデンサＣ１の電極面積は、第１電極Ｅ１および第２電極Ｅ２が平面視で互いと重畳している面積であり、第２コンデンサＣ２の電極面積は、第３電極Ｅ３および第４電極Ｅ４が平面視で互いと重畳している面積である。
　自発光型表示装置１は、第１電極Ｅ１および第２電極Ｅ２の間に位置する第１部分Ｐ１と、第３電極Ｅ３および第４電極Ｅ４の間に位置する第２部分Ｐ２とを有する絶縁層４をさらに備える。第２部分Ｐ２の厚みが第１部分Ｐ１の厚みよりも大きい。絶縁層４は、無機絶縁層であってよく、例えば、窒化シリコン（ＳｉＮ），酸化シリコン（ＳｉＯ）、窒酸化シリコン（ＳｉＮＯ）を含んでよい。
　（製造方法）
　図４は、本開示の一実施形態に係る自発光型表示装置の製造方法の一例を示す断面図である。図４に示すように、本開示に係る製造方法は、まず、基板ＢＰより上に第１導体層１１を形成し（ステップＳ１０）、第１導体層１１の上にパターニングされた第１テンプレート層２１を形成する（ステップＳ１２）。そして、第１テンプレート層２１に従って、第１プラズマ４１によって、第１導体層１１から第１電極Ｅ１および第３電極Ｅ３を形成するように、第１導体層１１をエッチングし（ステップＳ１４）、第１テンプレート層２１を除去する（ステップＳ１６）。ステップＳ１４において、第１プラズマ４１が強いほど、電極がより小さく形成される。
　続いて、第１電極Ｅ１および第３電極Ｅ３より上に絶縁層４を形成し（ステップＳ２０）、第２プラズマ４２によって、絶縁層４の少なくとも一部が薄くなるように、絶縁層４をエッチングする（ステップＳ２４）。ステップＳ２０において、絶縁層４の厚みは略均一である。ステップＳ２４において、絶縁層４の上面が全て露出した状態で、第２プラズマ４２によって絶縁層４をエッチングする。このため、絶縁層４の全体が薄くなるように、絶縁層４がエッチングされる。また、第２プラズマ４２が強いほど、絶縁層４が薄くなる。
　続いて、絶縁層４より上に第２導体層１２を形成し（ステップＳ３０）、第２導体層１２の上にパターニングされた第２テンプレート層２２を形成する（ステップＳ３２）。そして、第２テンプレート層２２に従って、第３プラズマ４３によって、第２導体層１２から第２電極Ｅ２および第４電極Ｅ４を形成するように、第２導体層１２をエッチングし（ステップＳ３４）、第２テンプレート層２２を除去する。ステップＳ３４において、第３プラズマ４３が強いほど、電極がより小さく形成される。
　この製造方法によれば、第１～第３プラズマ４１～４３が強い領域ほど、コンデンサの電極間距離および電極面積が小さい。具体的には、プラズマの強度が強い領域に形成される第１コンデンサＣ１の電極間距離ｄ１および電極面積が、プラズマが弱い領域に形成される第２コンデンサＣ２の電極間距離ｄ２および電極面積よりも小さい。そして、コンデンサの容量値に対する電極間距離および電極面積の影響が（少なくとも部分的に）打消し合う結果、コンデンサの設計上の容量値と、コンデンサの実際の容量値との差異を低減できる。また、プラズマの強度が強い領域に形成される第１コンデンサＣ１と、プラズマが弱い領域に形成される第２コンデンサＣ２との容量値の差異を低減できる。
　図５は、図４に示したプラズマの強度分布の一例を示す平面図である。図５に示すように、第１～第３プラズマ４１～４３はそれぞれ、空間的に不均一な強度分布を有していてよい。典型的には、プラズマ発生するチャンバ４０内のうち、中心領域Ｆ１および外周領域Ｆ２でプラズマが弱く、その間の中間領域Ｆ３でプラズマが強い。中間領域Ｆ３の形状は、プラズマ発生電極の形状に対応し、通常、円環形状である。第１～第３プラズマ４１～４３の強度分布は、互いに略同一であることが有益である。具体的には、第１コンデンサＣ１が形成される領域で、第１～第３プラズマ４１～４３が強く、第２コンデンサＣ２が形成される領域で、第１～第３プラズマ４１～４３が弱いことが有益である。強度分布を測定しても、プラズマ発生装置の構成から強度分布を推定してもよい。プラズマ発生電極の形状および配置が同一である場合、第１～第３プラズマ４１～４３の強度分布が、同一であると判断できる。また、前記第１～第３プラズマ４１～４３を、同一装置によって生成してよい。
　〔実施形態２〕
　本開示の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
　図６は、本開示の一実施形態に係る自発光型表示装置の構成例を示す断面図である。図６に示すように、本開示に係る自発光型表示装置１は、下部電極Ｅ５がコタクトホールＣＨを通じて上部電極Ｅ６に接続している接続構造５０をさらに備えてよい。下部電極Ｅ５は、第１電極Ｅ１および第３電極Ｅ３と同一層から形成されてよく、上部電極Ｅ６は、第２電極Ｅ２および第４電極Ｅ４と同一層から形成されてよい。コンタクトホールＣＨは、絶縁層４を貫通している。
　図７は、本開示の一実施形態に係る自発光型表示装置の製造方法の一例を示す断面図である。図７に示すように、ステップＳ１０，Ｓ１２を順に行い、ステップＳ１４において、第１テンプレート層２１に従って、第１プラズマ４１によって、第１導体層１１から第１電極Ｅ１、第３電極Ｅ３および下部電極Ｅ５を形成するように、第１導体層１１をエッチングする。
　続いて、ステップＳ１６，Ｓ２０を行い、絶縁層４の上に、平面視で第１電極Ｅ１と重なり貫通していない第１開口Ｏ１と、平面視で前記下部電極Ｅ５と重なり貫通している第２開口Ｏ２とを有するフォトレジスト層２３を形成する（ステップＳ２２）。ステップＳ２２において、平面視で第３電極Ｅ３と重なり貫通していない第３開口Ｏ３も形成する。理想的には、第３開口Ｏ３が、第１開口Ｏ１と同一サイズである。
　そして、第２プラズマ４２によって、フォトレジスト層２３および絶縁層４をエッチングし（ステップＳ２４）、フォトレジスト層２３を除去する（ステップＳ２６）。ステップＳ２４において、絶縁層４の上にフォトレジスト層２３が在る状態で、第２プラズマ４２によって絶縁層４をエッチングする。このため、絶縁層４の一部（具体的には、第１開口Ｏ１と重なる部分）が薄くなるように、絶縁層４がエッチングされる。
　ステップＳ２４において、第２プラズマ４２によって、第１開口Ｏ１がフォトレジスト層２３を貫通するように、フォトレジスト層２３をエッチングし、さらに、絶縁層４の平面視で第１開口Ｏ１と重なる部分が薄くなるように、絶縁層４をエッチングする。同時に、第２プラズマ４２によって、絶縁層４の平面視で第２開口Ｏ２と重なる部分にコンタクトホールＣＨを形成するように、絶縁層４をエッチングする。ステップＳ２４において、第３開口Ｏ３もフォトレジスト層２３を貫通してよい。絶縁層４の第３開口Ｏ３と重なる部分が削られる深さは、第１開口Ｏ１と重なる部分が削られる深さよりも小さくてよく、０であってもよい。
　続いて、ステップＳ３０、Ｓ３２を順に行い、ステップＳ３４において、第３プラズマ４３によって、第２導体層１２から、第２電極Ｅ２および第４電極Ｅ４を形成し、コンタクトホールＣＨを通じて下部電極Ｅ５と接続する上部電極Ｅ６を形成するように、第２導体層１２をエッチングする。そして、第２テンプレート層２２を除去する。
　本開示は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
　１　自発光型表示装置
　４　絶縁層
　１１　第１導体層
　１２　第２導体層
　２３　フォトレジスト層
　３１　第１画素回路
　３２　第２画素回路
　４１　第１プラズマ
　４２　第２プラズマ
　４３　第３プラズマ
　Ａ１，Ａ２，Ａ３，Ａ４　面積
　Ｃ１　第１コンデンサ
　Ｃ２　第２コンデンサ
　ＣＨ　コンタクトホール
　ｄ１，ｄ２　電極間距離
　Ｅ１　第１電極
　Ｅ２　第２電極
　Ｅ３　第３電極
　Ｅ４　第４電極
　Ｅ５　下部電極
　Ｅ６　上部電極
　Ｐ１　第１部分
　Ｐ２　第２部分

 

Claims (13)

  1. 　第１コンデンサを含む第１画素回路と、
    　前記第１画素回路と同一回路構成を有し、前記第１コンデンサに対応する第２コンデンサを含む第２画素回路と、を備え、
    　前記第２コンデンサの電極間距離が前記第１コンデンサの電極間距離よりも大きく、前記第２コンデンサの電極面積が前記第１コンデンサの電極面積よりも大きい、自発光型表示装置。
  2. 　前記第１コンデンサは、互いと対向する第１電極および第２電極を有し、
    　前記第２コンデンサは、互いと対向する第３電極および第４電極を有し、
    　前記第１電極および前記第３電極は、互いと同一の層から形成され、
    　前記第２電極および前記第４電極は、互いと同一の層から形成されている、請求項１に記載の自発光型表示装置。
  3. 　前記第３電極の面積が前記第１電極の面積よりも大きく、
    　前記第４電極の面積が前記第２電極の面積よりも大きい、請求項２に記載の自発光型表示装置。
  4. 　前記第１コンデンサの電極面積は、前記第１電極および前記第２電極が平面視で互いと重畳している面積であり、
    　前記第２コンデンサの電極面積は、前記第３電極および前記第４電極が平面視で互いと重畳している面積である、請求項２または３に記載の自発光型表示装置。
  5. 　前記第１電極および前記第２電極の間に位置する第１部分と、前記第３電極および前記第４電極の間に位置する第２部分とを有する絶縁層をさらに備え、
    　前記第２部分の厚みが前記第１部分の厚みよりも大きい、請求項２または３に記載の自発光型表示装置。
  6. 　第１導体層を形成する工程と、
    　第１プラズマによって、前記第１導体層から第１電極を形成するように、前記第１導体層をエッチングする工程と、
    　前記第１電極より上に絶縁層を形成する工程と、
    　第２プラズマによって、前記絶縁層の少なくとも一部が薄くなるように、前記絶縁層をエッチングする工程と、
    　前記絶縁層より上に第２導体層を形成する工程と、
    　第３プラズマによって、前記第２導体層から平面視で前記第１電極と重なる第２電極を形成するように、前記第２導体層をエッチングする工程と、
    を含む自発光型表示装置の製造方法。
  7. 　前記第１～第３プラズマはそれぞれ、空間的に不均一な強度分布を有する請求項６に記載の自発光型表示装置の製造方法。
  8. 　前記第１～第３プラズマの強度分布は、互いに同一である、請求項６または７に記載の自発光型表示装置の製造方法。
  9. 　前記第１～第３プラズマを、同一装置によって生成する、請求項６～８の何れか１項に記載の自発光型表示装置の製造方法。
  10. 　前記絶縁層の上面が全て露出した状態で、前記第２プラズマによって前記絶縁層をエッチングする、請求項６～９の何れか１項に記載の自発光型表示装置の製造方法。
  11. 　前記第１導体層から下部電極を形成し、
    　前記絶縁層の上に、平面視で前記第１電極と重なり貫通してない第１開口と、平面視で前記下部電極と重なり貫通している第２開口と、を有するフォトレジスト層を形成する工程をさらに含み、
    　前記第２プラズマによって、前記フォトレジスト層および前記絶縁層をエッチングする、請求項６～９の何れか１項に記載の自発光型表示装置の製造方法。
  12. 　前記第２プラズマによって、前記第１開口が前記フォトレジスト層を貫通するように、前記フォトレジスト層をエッチングし、前記絶縁層の平面視で前記第１開口と重なる部分が薄くなるように、前記絶縁層をエッチングする、請求項１１に記載の自発光型表示装置の製造方法。
  13. 　前記第２プラズマによって、前記絶縁層の平面視で前記第２開口と重なる部分にコンタクトホールを形成するように、前記絶縁層をエッチングし、
    　前記第３プラズマによって、前記第２導体層から、前記コンタクトホールを通じて前記下部電極と接続する上部電極を形成する、請求項１１または１２に記載の自発光型表示装置の製造方法。
PCT/JP2023/012358 2023-03-28 2023-03-28 自発光型表示装置および自発光型表示装置の製造方法 Ceased WO2024201684A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/012358 WO2024201684A1 (ja) 2023-03-28 2023-03-28 自発光型表示装置および自発光型表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/012358 WO2024201684A1 (ja) 2023-03-28 2023-03-28 自発光型表示装置および自発光型表示装置の製造方法

Publications (1)

Publication Number Publication Date
WO2024201684A1 true WO2024201684A1 (ja) 2024-10-03

Family

ID=92904319

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/012358 Ceased WO2024201684A1 (ja) 2023-03-28 2023-03-28 自発光型表示装置および自発光型表示装置の製造方法

Country Status (1)

Country Link
WO (1) WO2024201684A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008129550A (ja) * 2006-11-27 2008-06-05 Hitachi Displays Ltd 表示装置
JP2008249919A (ja) * 2007-03-30 2008-10-16 Sony Corp 表示装置及び電子機器
JP2012068662A (ja) * 2011-11-04 2012-04-05 Sony Corp 表示装置
KR20120063784A (ko) * 2010-12-08 2012-06-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2017120376A (ja) * 2015-12-29 2017-07-06 Ｎｌｔテクノロジー株式会社 表示装置および表示装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008129550A (ja) * 2006-11-27 2008-06-05 Hitachi Displays Ltd 表示装置
JP2008249919A (ja) * 2007-03-30 2008-10-16 Sony Corp 表示装置及び電子機器
KR20120063784A (ko) * 2010-12-08 2012-06-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2012068662A (ja) * 2011-11-04 2012-04-05 Sony Corp 表示装置
JP2017120376A (ja) * 2015-12-29 2017-07-06 Ｎｌｔテクノロジー株式会社 表示装置および表示装置の製造方法

Similar Documents

Publication Publication Date Title
US8860898B2 (en) Array substrate and liquid crystal display
US10943984B2 (en) Thin film transistor and manufacturing method thereof, display substrate and manufacturing method thereof, and display device
JP2009186986A (ja) 薄膜トランジスタ液晶ディスプレイのアレイ基板の画素構造
US11276358B2 (en) Display panel and method of manufacturing the same
WO2020019829A1 (en) Substrate and fabricating method thereof, and display apparatus
CN102054833B (zh) 薄膜晶体管基板及其制造方法
US6998640B2 (en) Thin film transistor structure
US9859307B2 (en) Display panel and manufacturing method for the same
US20130292795A1 (en) Semiconductor device
WO2024201684A1 (ja) 自発光型表示装置および自発光型表示装置の製造方法
CN101562152B (zh) 主动元件阵列基板的制造方法
KR100482029B1 (ko) 엠아이엠 캐패시터 형성방법
KR20190081674A (ko) 콘택홀 형성방법과 이를 이용한 유기발광표시장치의 제조방법 및 이를 이용하여 제조된 유기발광표시장치
CN109212920B (zh) 显示基板及其对位标记的制作方法、显示面板和显示装置
KR100303348B1 (ko) 액정표시소자의 데이터 라인 형성방법
US20220004066A1 (en) Array substrate and manufacturing method thereof
TW350119B (en) Manufacturing method and the structure of IC capacitors the invention relates to a manufacturing method and the structure of IC capacitors
US20200035713A1 (en) Array substrate and method of manufacturing the same, display panel and display apparatus
WO2024201685A1 (ja) 自発光型表示装置および自発光型表示装置の製造方法
JP5308831B2 (ja) 積層構造体及びその製造方法
JPS63289946A (ja) Ｎ↑＋非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法
KR100707016B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100791676B1 (ko) 커패시터의 형성 방법
KR20040011911A (ko) 엠아이엠 캐패시터 형성방법
KR100636918B1 (ko) 반도체 장치의 캐패시터 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23930324

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23930324

Country of ref document: EP

Kind code of ref document: A1