WO2024154590A1 - 光検出装置 - Google Patents

光検出装置 Download PDF

Info

Publication number
WO2024154590A1
WO2024154590A1 PCT/JP2024/000025 JP2024000025W WO2024154590A1 WO 2024154590 A1 WO2024154590 A1 WO 2024154590A1 JP 2024000025 W JP2024000025 W JP 2024000025W WO 2024154590 A1 WO2024154590 A1 WO 2024154590A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
semiconductor substrate
material layer
unit
intra
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/000025
Other languages
English (en)
French (fr)
Inventor
敦 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to KR1020257025909A priority Critical patent/KR20250134632A/ko
Publication of WO2024154590A1 publication Critical patent/WO2024154590A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Definitions

  • This disclosure relates to a light detection device.
  • Patent Document 1 in an image sensor in which one on-chip lens is arranged across multiple pixels, trenches are provided between adjacent pixels and in the center of the phase difference acquisition pixel.
  • the purpose of this disclosure is to provide a photodetection device that can improve optical characteristics.
  • a photodetector has a first surface and a second surface located opposite to the first surface, and includes a semiconductor substrate on which a plurality of unit pixels are arranged in a matrix, and a plurality of photoelectric conversion units for each unit pixel that generate an electric charge according to the amount of light received by photoelectric conversion; an inter-pixel isolation unit provided between adjacent unit pixels and having a gap that electrically and optically isolates the adjacent unit pixels; an intra-pixel isolation unit provided between adjacent photoelectric conversion units in the unit pixel and having a first material layer that electrically isolates the adjacent photoelectric conversion units; and a connection unit provided between adjacent unit pixels and connecting the intra-pixel isolation unit of one adjacent unit pixel to the intra-pixel isolation unit of the other adjacent unit pixel.
  • the gap in the inter-pixel separation section can totally reflect the light that enters the unit pixel, confining it within the unit pixel. This can suppress color mixing between adjacent unit pixels.
  • a material with a refractive index close to that of the material (e.g., silicon) that constitutes the semiconductor substrate can be used as the first material layer of the intra-pixel separation section. This can suppress reflection and scattering of light between adjacent photoelectric conversion sections within the unit pixel. From the above, it is possible to improve the optical characteristics of the photodetector.
  • FIG. 1 is a diagram illustrating an example of an overall configuration of an imaging device according to an embodiment of the present disclosure.
  • FIG. 2 shows an example of a readout circuit for a unit pixel of the image pickup device shown in FIG.
  • FIG. 3 is a plan view illustrating an example of the configuration of the imaging device according to the first embodiment of the present disclosure.
  • FIG. 4 is a simplified view of the plan view shown in FIG. 3, and is a plan view showing the positional relationship between the inter-pixel isolation portions, the intra-pixel isolation portions, the connecting portions, and the color filters.
  • FIG. 5 is a cross-sectional view taken along line AA' of the plan view shown in FIG.
  • FIG. 6 is a cross-sectional view taken along line BB' of the plan view shown in FIG. FIG.
  • FIG. 7 is a cross-sectional view taken along line CC' of the plan view shown in FIG.
  • FIG. 8 is a plan view illustrating an imaging device according to a first modification of the first embodiment of the present disclosure.
  • FIG. 9 is a plan view illustrating an imaging device according to a second modification of the first embodiment of the present disclosure.
  • FIG. 10 is a plan view illustrating an imaging device according to a third modification of the first embodiment of the present disclosure.
  • FIG. 11 is a cross-sectional view illustrating a configuration example of an imaging device according to a second embodiment of the present disclosure.
  • FIG. 12 is a plan view illustrating a configuration example of an imaging device according to a third embodiment of the present disclosure.
  • FIG. 13 is a cross-sectional view illustrating a configuration example of an imaging device according to a third embodiment of the present disclosure.
  • FIG. 14 is a cross-sectional view illustrating a configuration example of an imaging device according to a third embodiment of the present disclosure.
  • FIG. 15 is a cross-sectional view illustrating a configuration example of an imaging device according to a third embodiment of the present disclosure.
  • FIG. 16A is a diagram showing a process sequence of a manufacturing method for an imaging device according to the fourth embodiment of the present disclosure.
  • FIG. 16B is a diagram showing a manufacturing method of an imaging device according to the fourth embodiment of the present disclosure in the order of steps.
  • FIG. 16C is a diagram showing a process sequence of a manufacturing method for an imaging device according to the fourth embodiment of the present disclosure.
  • FIG. 16A is a diagram showing a process sequence of a manufacturing method for an imaging device according to the fourth embodiment of the present disclosure.
  • FIG. 16B is a diagram showing a manufacturing method of an imaging
  • FIG. 16D is a diagram showing a process sequence of a manufacturing method for an imaging device according to the fourth embodiment of the present disclosure.
  • FIG. 17 is a diagram showing a manufacturing method of an imaging device according to Modification 1 of the fourth embodiment of the present disclosure in the order of steps.
  • FIG. 18A is a diagram showing a process sequence of a manufacturing method for an imaging device according to Modification 2 of Embodiment 4 of the present disclosure.
  • FIG. 18B is a diagram showing a manufacturing method of an imaging device according to Modification 2 of Embodiment 4 of the present disclosure in the order of steps.
  • FIG. 18C is a diagram showing a process sequence of a manufacturing method for an imaging device according to Modification 2 of Embodiment 4 of the present disclosure.
  • FIG. 18A is a diagram showing a process sequence of a manufacturing method for an imaging device according to Modification 2 of Embodiment 4 of the present disclosure.
  • FIG. 18B is a diagram showing a manufacturing method of an imaging device according to Modification 2 of
  • FIG. 19A is a diagram showing a manufacturing method of an imaging device according to a fifth embodiment of the present disclosure in the order of steps.
  • FIG. 19B is a diagram showing a manufacturing method of an imaging device according to the fifth embodiment of the present disclosure in the order of steps.
  • FIG. 20A is a diagram showing a manufacturing method of an imaging device according to the sixth embodiment of the present disclosure in the order of steps.
  • FIG. 20B is a diagram showing a manufacturing method of an imaging device according to the sixth embodiment of the present disclosure in the order of steps.
  • FIG. 20C is a diagram showing a process sequence of a manufacturing method for an imaging device according to the sixth embodiment of the present disclosure.
  • FIG. 20D is a diagram showing the process steps of a manufacturing method for an imaging device according to the sixth embodiment of the present disclosure.
  • FIG. 21 is a diagram showing a schematic configuration of an electronic device.
  • FIG. 22 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology according to the present disclosure can be applied.
  • FIG. 23 is a diagram showing an example of the installation position of the imaging unit.
  • FIG. 24 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technology according to the present disclosure (the present technology) can be applied.
  • FIG. 25 is a block diagram showing an example of the functional configuration of the camera head and the CCU shown in FIG. 24. As shown in FIG.
  • directions may be described using the terms X-axis, Y-axis, and Z-axis.
  • the Z-axis is the thickness direction of the semiconductor substrate 11, which will be described later.
  • the X-axis and Y-axis are directions that are perpendicular to the Z-axis.
  • the X-axis, Y-axis, and Z-axis are perpendicular to each other.
  • FIG. 1 is a diagram showing an example of the overall configuration of an imaging device 1 according to an embodiment of the present disclosure.
  • the imaging device 1 is an example of the "photodetection device" of the present disclosure, and is, for example, a CMOS (Complementary Metal Oxide Semiconductor) image sensor used in electronic devices such as digital still cameras and video cameras.
  • the imaging device 1 has a pixel section (pixel section 100A) in which a plurality of pixels are two-dimensionally arranged in a matrix as an imaging area.
  • the imaging device 1 is, for example, a back-illuminated imaging device in this CMOS image sensor or the like.
  • the imaging device 1 takes in incident light (image light) from a subject via an optical lens system (not shown), converts the amount of incident light imaged on the imaging surface into an electrical signal on a pixel-by-pixel basis, and outputs it as a pixel signal.
  • the imaging device 1 has a pixel section 100A as an imaging area on a semiconductor substrate 11, and also has, for example, a vertical drive circuit 111, a column signal processing circuit 112, a horizontal drive circuit 113, an output circuit 114, a control circuit 115, and an input/output terminal 116 in the peripheral area of this pixel section 100A.
  • a plurality of unit pixels P are arranged two-dimensionally in a matrix.
  • Each of the plurality of unit pixels P serves as both an imaging pixel and an image plane phase difference pixel.
  • the imaging pixel photoelectrically converts the subject image formed by the imaging lens in a photodiode (PD) to generate a signal for generating an image.
  • the image plane phase difference pixel divides the pupil region of the imaging lens, and photoelectrically converts the subject image from the divided pupil region to generate a signal for phase difference detection.
  • a pixel drive line Lread (specifically, a row selection line and a reset control line) is wired for each pixel row, and a vertical signal line Lsig is wired for each pixel column.
  • the pixel drive line Lread transmits a drive signal for reading out signals from the pixels.
  • One end of the pixel drive line Lread is connected to an output terminal of the vertical drive circuit 111 corresponding to each row.
  • the vertical drive circuit 111 is a pixel drive section that is composed of a shift register, an address decoder, etc., and drives each unit pixel P of the pixel section 100A, for example, row by row.
  • the signals output from each unit pixel P of the pixel row selected and scanned by the vertical drive circuit 111 are supplied to the column signal processing circuit 112 through each vertical signal line Lsig.
  • the column signal processing circuit 112 is composed of an amplifier, a horizontal selection switch, etc., provided for each vertical signal line Lsig.
  • the horizontal drive circuit 113 is composed of a shift register, an address decoder, etc., and drives each horizontal selection switch of the column signal processing circuit 112 in sequence while scanning them. Through selective scanning by this horizontal drive circuit 113, the signals of each pixel transmitted through each of the vertical signal lines Lsig are output in sequence to the horizontal signal line 121, and transmitted to the outside of the semiconductor substrate 11 through the horizontal signal line 121.
  • the output circuit 114 processes and outputs signals sequentially supplied from each of the column signal processing circuits 112 via the horizontal signal line 121.
  • the output circuit 114 may perform only buffering, or may perform black level adjustment, column variation correction, various digital signal processing, etc., for example.
  • the circuit portion consisting of the vertical drive circuit 111, column signal processing circuit 112, horizontal drive circuit 113, horizontal signal line 121, and output circuit 114 may be formed directly on the semiconductor substrate 11, or may be disposed on an external control IC. In addition, these circuit portions may be formed on other substrates connected by cables or the like.
  • the control circuit 115 receives a clock and data instructing the operation mode provided from outside the semiconductor substrate 11, and also outputs data such as internal information of the imaging device 1.
  • the control circuit 115 further has a timing generator that generates various timing signals, and controls the driving of peripheral circuits such as the vertical drive circuit 111, column signal processing circuit 112, and horizontal drive circuit 113 based on the various timing signals generated by the timing generator.
  • the input/output terminal 116 is used to exchange signals with the outside world.
  • Fig. 2 illustrates an example of a readout circuit for a unit pixel P of the imaging device 1 illustrated in Fig. 1.
  • the unit pixel P includes, for example, four photoelectric conversion units 12A, 12B, 12C, and 12D, transfer transistors TR1, TR2, TR3, and TR4, a floating diffusion FD, a reset transistor RST, an amplification transistor AMP, and a selection transistor SEL.
  • the photoelectric conversion units 12A, 12B, 12C, and 12D are each a photodiode (PD).
  • the photoelectric conversion unit 12A has an anode connected to a ground voltage line and a cathode connected to the source of the transfer transistor TR1. Similar to the photoelectric conversion unit 12A, the photoelectric conversion units 12B, 12C, and 12D have an anode connected to a ground voltage line and a cathode connected to the sources of the transfer transistors TR2, TR3, and TR4.
  • the transfer transistor TR1 is connected between the photoelectric conversion unit 12A and the floating diffusion FD.
  • the transfer transistor TR2 is connected between the photoelectric conversion unit 12B and the floating diffusion FD.
  • the transfer transistor TR3 is connected between the photoelectric conversion unit 12C and the floating diffusion FD.
  • the transfer transistor TR4 is connected between the photoelectric conversion unit 12D and the floating diffusion FD.
  • a drive signal TRsig is applied to each gate electrode of the transfer transistors TR1, TR2, TR3, and TR4.
  • this drive signal TRsig becomes active, the transfer gates of the transfer transistors TR1, TR2, TR3, and TR4 become conductive, and the signal charges stored in the photoelectric conversion units 12A, 12B, 12C, and 12D are transferred to the floating diffusion FD via the transfer transistors TR1, TR2, TR3, and TR4.
  • the floating diffusion FD is connected between the transfer transistors TR1, TR2, TR3, and TR4 and the amplification transistor AMP.
  • the floating diffusion FD converts the signal charges transferred by the transfer transistors TR1, TR2, TR3, and TR4 into a voltage signal and outputs it to the amplification transistor AMP.
  • the reset transistor RST is connected between the floating diffusion FD and the power supply unit.
  • a drive signal RSTsig is applied to the gate electrode of the reset transistor RST.
  • this drive signal RSTsig becomes active, the reset gate of the reset transistor RST becomes conductive, and the potential of the floating diffusion FD is reset to the level of the power supply unit.
  • the amplifier transistor AMP has its gate electrode connected to the floating diffusion FD and its drain electrode connected to the power supply, and serves as the input of a readout circuit for the voltage signal held by the floating diffusion FD, a so-called source follower circuit.
  • the amplifier transistor AMP has its source electrode connected to the vertical signal line Lsig via the selection transistor SEL, and thus constitutes a constant current source connected to one end of the vertical signal line Lsig and a source follower circuit.
  • the selection transistor SEL is connected between the source electrode of the amplification transistor AMP and the vertical signal line Lsig.
  • a drive signal SELsig is applied to the gate electrode of the selection transistor SEL.
  • the selection transistor SEL becomes conductive and the unit pixel P becomes selected.
  • the read signal (pixel signal) output from the amplification transistor AMP is output to the vertical signal line Lsig via the selection transistor SEL.
  • the signal charges generated in the photoelectric conversion unit 12A, the signal charges generated in the photoelectric conversion unit 12B, the signal charges generated in the photoelectric conversion unit 12C, and the signal charges generated in the photoelectric conversion unit 12D are read out.
  • the signal charges read out from each of these photoelectric conversion units 12A, 12B, 12C, and 12D to, for example, a phase difference calculation block of an external signal processing unit, a signal for phase difference autofocus can be obtained.
  • FIG. 3 is a plan view showing a configuration example of the imaging device 1 according to the first embodiment of the present disclosure.
  • Fig. 4 is a simplified view of the plan view shown in Fig. 3, and is a plan view showing the positional relationship between the inter-pixel isolation portion 13, the intra-pixel isolation portion 14, the connecting portion 15, and the color filter 21.
  • the on-chip lens 24 shown in Fig. 3 is omitted.
  • Fig. 5 is a cross-sectional view taken along line A-A' in the plan view shown in Fig. 4.
  • Fig. 6 is a cross-sectional view taken along line B-B' in the plan view shown in Fig. 4.
  • Fig. 7 is a cross-sectional view taken along line C-C' in the plan view shown in Fig. 4.
  • the imaging device 1 shown in Figures 3 to 7 is, for example, a back-illuminated imaging device, as described above.
  • the multiple unit pixels P arranged two-dimensionally in a matrix in the pixel section 100A each have, for example, a light receiving section 10, a light collecting section 20 provided on the first surface 11S1 side, which is the light incident surface of the light receiving section 10, and a multilayer wiring layer 30 provided on the second surface 11S2 side, which is the opposite side to the first surface 11S1 of the light receiving section 10.
  • the imaging device 1 is a back-illuminated type
  • the first surface 11S1 corresponds to the back surface
  • the second surface 11S2 corresponds to the front surface.
  • the light receiving unit 10 has a semiconductor substrate 11 having a first surface 11S1 and a second surface 11S2 facing each other, and a plurality of photoelectric conversion units 12 embedded in the semiconductor substrate 11.
  • the semiconductor substrate 11 is, for example, made of a silicon substrate.
  • the photoelectric conversion units 12 are, for example, PIN (Positive Intrinsic Negative) type photodiodes (PD) and have a pn junction in a predetermined region of the semiconductor substrate 11.
  • a plurality of photoelectric conversion units 12 are embedded in the unit pixel P.
  • four photoelectric conversion units 12A, 12B, 12C, and 12D are embedded in the unit pixel P.
  • the light receiving section 10 further has an inter-pixel isolation section 13, an intra-pixel isolation section 14, and a connection section 15.
  • the inter-pixel isolation section 13 is provided between adjacent unit pixels P. In other words, the inter-pixel isolation section 13 is provided around the unit pixels P.
  • the inter-pixel isolation section 13 is provided in a lattice shape in a plan view, as shown in, for example, Figures 3 and 4.
  • the inter-pixel isolation section 13 is for electrically and optically isolating adjacent unit pixels P.
  • the inter-pixel isolation section 13 penetrates between the first surface 11S1 and the second surface 11S2 of the semiconductor substrate 11, for example, along the thickness direction of the semiconductor substrate 11 (for example, the Z-axis direction).
  • the pixel separation portion 13 has a gap 131 and an insulating film 135 (an example of a "first insulating film” in this disclosure) provided between the gap 131 and the semiconductor substrate 11.
  • the gap 131 is a slit that penetrates between the first surface 11S1 and the second surface 11S2 of the semiconductor substrate 11.
  • the insulating film 135 is provided around this slit (i.e., the gap 131). As shown in FIG. 4, this slit (i.e., the gap 131) is provided in a lattice shape in a plan view.
  • the gap 131 may also be referred to as an air layer.
  • the insulating film 135 is, for example, a silicon oxide (SiOx), aluminum oxide (AlOx), or hafnium oxide (HfOx) film.
  • SiOx silicon oxide
  • AlOx aluminum oxide
  • HfOx hafnium oxide
  • the insulating film 135 can be made into a pinning film having a negative fixed charge.
  • the electric field induced by this pinning film can form a hole accumulation layer in the semiconductor substrate 11 that contacts the pinning film, and the generation of dark current due to the interface state of the semiconductor substrate 11 that contacts the pinning film can be suppressed.
  • the inter-pixel separation section 13 is located in a planar view between a unit pixel P that overlaps with the red color filter 21R and a unit pixel P that overlaps with the green color filter 21G, and between a unit pixel P that overlaps with the blue color filter 21B and a unit pixel P that overlaps with the green color filter 21G.
  • the inter-pixel separation section 13 separates different colors in a planar view. For this reason, the inter-pixel separation section 13 may be referred to as a "different color separation section.”
  • the intra-pixel isolation portion 14 is provided between adjacent photoelectric conversion portions 12A, 12B, 12C, and 12D within a unit pixel P.
  • the intra-pixel isolation portion 14 serves to electrically isolate adjacent photoelectric conversion portions 12A, 12B, 12C, and 12D.
  • the intra-pixel isolation portion 14 is provided in a lattice pattern in a plan view.
  • the intra-pixel isolation portion 14 like the inter-pixel isolation portion 13, penetrates between the first surface 11S1 and the second surface 11S2 of the semiconductor substrate 11 along the thickness direction of the semiconductor substrate 11 (e.g., the Z-axis direction).
  • the pixel isolation portion 14 has a first material layer 141 and an insulating film 145 (an example of a "second insulating film” in this disclosure) provided between the first material layer 141 and the semiconductor substrate 11.
  • the first material layer 141 penetrates between the first surface 11S1 and the second surface 11S2 of the semiconductor substrate 11.
  • the insulating film 145 is provided around the first material layer 141.
  • the first material layer 141 is preferably made of a material having a refractive index close to that of the semiconductor substrate 11, for example, a material having a refractive index that is 0.6 to 1.4 times that of the semiconductor substrate 11. Since the semiconductor substrate 11 is silicon (Si), the first material layer 141 is preferably made of a material having a refractive index close to that of silicon, for example, a material having a refractive index that is 0.6 to 1.4 times that of the refractive index of silicon. Examples of the first material layer 141 that satisfies such conditions include titanium oxide (TiOx; for example, TiO 2 ), iron oxide (FexOy; for example, Fe 2 O 3 ), or a laminated film of titanium oxide and iron oxide.
  • TiOx titanium oxide
  • FeOy iron oxide
  • Fe 2 O 3 iron oxide
  • the first material layer 141 is made of a material (e.g., TiO2 , Fe2O3 ) having a refractive index close to that of the semiconductor substrate 11, reflection of light between the first material layer 141 and the semiconductor substrate 11 can be suppressed, thereby improving the optical characteristics of the unit pixel P.
  • a material e.g., TiO2 , Fe2O3
  • the first material layer 141 is not limited to TiOx or FexOy, and may be, for example, SiOx (e.g., SiO 2 ) or SiNx (e.g., Si 3 N 4 ), or a laminated film of SiOx and SiNx.
  • the first material layer 141 may be one or more of tantalum oxide (TaOx), diamond, zirconium oxide (ZrOx), hafnium oxide (HfOx), cerium oxide (CeOx), aluminum oxide (AlOx), and niobium oxide (NbOx).
  • the first material layer 141 may be non-doped polysilicon (Poly-Si) or amorphous silicon (a-Si).
  • the insulating film 145 is, for example, a silicon oxide (SiOx), aluminum oxide (AlOx), or hafnium oxide (HfOx) film.
  • SiOx silicon oxide
  • AlOx aluminum oxide
  • HfOx hafnium oxide
  • the insulating film 145 can be made into a pinning film having a negative fixed charge.
  • the electric field induced by this pinning film can form a hole accumulation layer in the semiconductor substrate 11 that contacts the pinning film, and the generation of dark current due to the interface state of the semiconductor substrate 11 that contacts the pinning film can be suppressed.
  • the intra-pixel separation section 14 is located between the photoelectric conversion sections 12A, 12B, 12C, and 12D that overlap with the color filters 21 of the same color in a planar view.
  • the intra-pixel separation section 14 separates the same colors in a planar view. For this reason, the intra-pixel separation section 14 may be referred to as a "same-color separation section.”
  • the connecting portion 15 is provided between adjacent unit pixels P and connects the intra-pixel isolation portion 14 of one adjacent unit pixel P to the intra-pixel isolation portion 14 of the other adjacent unit pixel P.
  • the connecting portion 15 is formed integrally with the intra-pixel isolation portion 14.
  • the connecting portion 15 has, for example, a first material layer 141 and an insulating film 145.
  • the first material layer 141 of the connecting portion 15 has the same composition as the first material layer 141 of the intra-pixel isolation portion 14.
  • the first material layer 141 of the connecting portion 15 is formed integrally with the first material layer 141 of the intra-pixel isolation portion 14.
  • the insulating film 145 of the connecting portion 15 has the same composition as the insulating film 145 of the intra-pixel isolation portion 14.
  • the insulating film 145 of the connecting portion 15 is formed integrally with the insulating film 145 of the intra-pixel isolation portion 14.
  • the first surface 11S1 of the semiconductor substrate 11 is provided with a fixed charge layer 16 that also serves to prevent reflection on the first surface 11S1 of the semiconductor substrate 11.
  • the fixed charge layer 16 may be a film having a positive fixed charge, or a film having a negative fixed charge.
  • Examples of the material constituting the fixed charge layer 16 include semiconductor materials or conductive materials having a band gap wider than the band gap of the semiconductor substrate 11.
  • examples of the material include hafnium oxide (HfOx), aluminum oxide (AlOx), zirconium oxide (ZrOx), tantalum oxide (TaOx), titanium oxide (TiOx), lanthanum oxide (LaOx), praseodymium oxide (PrOx), cerium oxide (CeOx), neodymium oxide (NdOx), promethium oxide (PmOx), samarium oxide (SmOx), europium oxide (EuOx), gallium oxide (GaOx), and the like.
  • the fixed charge layer 16 may be a single layer film or a laminated film made of different materials.
  • the light-collecting section 20 is provided on the first surface 11S1 of the light-receiving section 10, and includes a color filter 21 that selectively transmits a color preset for each unit pixel P, such as red light (R), green light (G), or blue light (B), a light-shielding section 22 provided between the unit pixels P of the color filter 21, a planarization layer 23, and a lens layer 24L, which are stacked in this order from the light-receiving section 10 side.
  • a color filter 21 that selectively transmits a color preset for each unit pixel P, such as red light (R), green light (G), or blue light (B)
  • a light-shielding section 22 provided between the unit pixels P of the color filter 21, a planarization layer 23, and a lens layer 24L, which are stacked in this order from the light-receiving section 10 side.
  • the color filters 21 are arranged diagonally with two color filters 21G that selectively transmit green light (G), and one color filter 21R, 21B that selectively transmit red light (R) and blue light (B) arranged on each of the orthogonal diagonals.
  • the unit pixels P provided with the color filters 21R, 21G, 21B for example, the corresponding color light is detected in each photoelectric conversion section 12. That is, in the pixel section 100A, the unit pixels P that detect red light (R), green light (G), and blue light (B), respectively, are arranged in a Bayer pattern.
  • the light shielding portions 22 are intended to prevent light incident obliquely on the color filter 21 from leaking into adjacent unit pixels P, and are provided between the unit pixels P of the color filter 21 as described above. In other words, the light shielding portions 22 are provided in a lattice pattern in the pixel section 100A.
  • Examples of materials that constitute the light shielding portions 22 include conductive materials that have light shielding properties. Specific examples include tungsten (W), silver (Ag), copper (Cu), aluminum (Al), and alloys of Al and copper (Cu).
  • the planarization layer 23 is intended to planarize the surface of the light incident side S1, which is formed by the color filter 21 and the light shielding portion 22.
  • the planarization layer 23 is formed using, for example, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), etc.
  • the lens layer 24L is provided so as to cover the entire surface of the pixel section 100A, and has, for example, a plurality of on-chip lenses 24 arranged in a gapless manner on its surface.
  • the on-chip lenses 24 are for focusing light incident from above onto the photoelectric conversion section 12, and are provided, for example, for each unit pixel P. That is, the on-chip lenses 24 are provided across the multiple photoelectric conversion sections 12 in the unit pixel P.
  • the inter-pixel separation section 13 and the boundaries of the multiple on-chip lenses 24 approximately coincide with each other.
  • the lens layer 24L is formed of an inorganic material such as silicon oxide (SiOx) or silicon nitride (SiNx). Alternatively, the lens layer 24L may be formed using an organic material with a high refractive index such as an episulfide resin, a thietane compound or a resin thereof.
  • the shape of the on-chip lens 24 is not particularly limited, and various lens shapes such as a hemispherical shape or a semicylindrical shape can be used.
  • the multi-layer wiring layer 30 is provided on the side opposite to the first surface 11S1 of the light receiving section 10, specifically, on the second surface 11S2 side of the semiconductor substrate 11.
  • the multi-layer wiring layer 30 has a configuration in which, for example, a plurality of wiring layers 31, 32, and 33 are stacked with an interlayer insulating layer 34 between them.
  • the multi-layer wiring layer 30 also has, for example, a vertical drive circuit 111, a column signal processing circuit 112, a horizontal drive circuit 113, an output circuit 114, a control circuit 115, and input/output terminals 116 formed therein.
  • the wiring layers 31, 32, and 33 are formed using, for example, aluminum (Al), copper (Cu), or tungsten (W). Alternatively, the wiring layers 31, 32, and 33 may be formed using polysilicon (Poly-Si).
  • the interlayer insulating layer 34 is formed, for example, of a single layer film made of one of silicon oxide (SiOx), TEOS, silicon nitride (SiNx), silicon oxynitride (SiOxNy), etc., or a laminate film made of two or more of these.
  • the imaging device 1 has a first surface 11S1 and a second surface 11S2 located on the opposite side of the first surface 11S1, and is equipped with a semiconductor substrate 11 on which a plurality of unit pixels P are arranged in a matrix and on which a plurality of photoelectric conversion units 12 are provided for each unit pixel P, the photoelectric conversion units 12 generating an electric charge corresponding to the amount of received light through photoelectric conversion, an inter-pixel separation unit 13 provided between adjacent unit pixels P and having a gap portion 131 that electrically and optically separates the adjacent unit pixels P, an intra-pixel separation unit 14 provided between adjacent photoelectric conversion units 12A, 12B, 12C, and 12D within the unit pixel P and having a first material layer 141 that electrically separates the adjacent photoelectric conversion units 12, and a connecting unit 15 provided between adjacent unit pixels P and connecting the intra-pixel separation unit 14 of one adjacent unit pixel P to the intra-pixel separation unit 14 of
  • the gap 131 of the inter-pixel separation section 13 can totally reflect the light that enters the unit pixel P, confining it within the unit pixel P. This can suppress color mixing between adjacent unit pixels P.
  • a material with a refractive index close to that of the material (e.g., silicon) that constitutes the semiconductor substrate 11 can be used as the first material layer 141 of the intra-pixel separation section 14. This can suppress reflection and scattering of light between adjacent photoelectric conversion sections 12A, 12B, 12C, and 12D within the unit pixel P. From the above, the imaging device 1 can improve its optical characteristics.
  • the aspect ratio of the void 131 in the inter-pixel isolation 13 will increase. If the aspect ratio of the void 131 increases, the pattern including the intra-pixel isolation 14 will be more likely to collapse, for example, during a cleaning or etching process using a liquid or during a drying process after cleaning or etching.
  • the intra-pixel isolation 14 of one adjacent unit pixel P is connected to the intra-pixel isolation 14 of the other unit pixel P by a connecting portion 15 disposed between the unit pixels P. This makes it possible to suppress pattern collapse.
  • one unit pixel P has four photoelectric conversion units 12A, 12B, 12C, and 12D.
  • the unit pixel P shown in Fig. 4 is also referred to as a 2 x 2 type in this specification because the four photoelectric conversion units 12A, 12B, 12C, and 12D are arranged in pairs in the X-axis direction and in the Y-axis direction.
  • the configuration of the unit pixel P is not limited to the 2 x 2 type.
  • Modification 1 Fig. 8 is a plan view showing an imaging device 1A according to Modification 1 of the embodiment 1 of the present disclosure.
  • the imaging device 1A shown in Fig. 8 is an example of the "photodetection device" of the present disclosure.
  • each of the multiple unit pixels P has two photoelectric conversion units 12A, 12B.
  • the unit pixel P shown in Fig. 8 is also referred to as a 2x1 type in this specification because the two photoelectric conversion units 12A, 12B are aligned in the X-axis direction but not aligned in the Y-axis direction.
  • the imaging device 1A having a 2 ⁇ 1 type unit pixel P shown in FIG. 8 includes an inter-pixel separation section 13 provided between adjacent unit pixels P and having a gap section 131 that electrically and optically separates the adjacent unit pixels P, an intra-pixel separation section 14 provided between adjacent photoelectric conversion sections 12A, 12B within the unit pixel P and having a first material layer 141 that electrically separates the adjacent photoelectric conversion sections 12, and a connecting section 15 provided between adjacent unit pixels P and connecting the intra-pixel separation section 14 of one adjacent unit pixel P to the intra-pixel separation section 14 of the other adjacent unit pixel P.
  • the imaging device 1A can prevent color mixing between adjacent unit pixels P and suppress light reflection and scattering between adjacent photoelectric conversion sections 12A, 12B within the unit pixel P. Furthermore, because the connecting section 15 connects the intra-pixel separation section 14 of one adjacent unit pixel P to the intra-pixel separation section 14 of the other unit pixel P, the imaging device can suppress pattern collapse even when the aspect ratio of the gap section 131 becomes high.
  • FIG. 9 is a plan view showing an imaging device 1B according to Modification 2 of the first embodiment of the present disclosure.
  • the imaging device 1B shown in Fig. 9 is an example of the "photodetection device" of the present disclosure.
  • each of the multiple unit pixels P has nine photoelectric conversion units 12.
  • the unit pixel P shown in Fig. 9 is also referred to as a 3x3 type in this specification because the nine photoelectric conversion units 12 are arranged in threes in the X-axis direction and threes in the Y-axis direction.
  • the imaging device 1B having a 3x3 type unit pixel P shown in FIG. 9 has an inter-pixel separation section 13 having a void section 131, an intra-pixel separation section 14 having a first material layer 141, and a connecting section 15.
  • the imaging device 1B can prevent color mixing between adjacent unit pixels P and suppress light reflection and scattering between multiple (e.g., nine) adjacent photoelectric conversion sections 12 within the unit pixel P.
  • the connecting section 15 connects the intra-pixel separation section 14 of one adjacent unit pixel P to the intra-pixel separation section 14 of the other unit pixel P, the imaging device 1B can suppress pattern collapse even when the aspect ratio of the void section 131 becomes high.
  • FIG. 10 is a plan view illustrating an imaging device 1C according to Modification 3 of the first embodiment of the present disclosure.
  • the imaging device 1C illustrated in Fig. 10 is an example of the "photodetection device" of the present disclosure.
  • each of the multiple unit pixels P has 16 photoelectric conversion units 12.
  • the unit pixel P illustrated in Fig. 10 is also referred to as a 4x4 type in this specification because the 16 photoelectric conversion units 12 are arranged in four each in the X-axis direction and the Y-axis direction.
  • the imaging device 1C having a 4x4 type unit pixel P shown in FIG. 10 has an inter-pixel separation section 13 having a gap 131, an intra-pixel separation section 14 having a first material layer 141, and a connecting section 15.
  • the imaging device 1C can prevent color mixing between adjacent unit pixels P and suppress light reflection and scattering between multiple (e.g., 16) adjacent photoelectric conversion sections 12 within the unit pixel P.
  • the connecting section 15 connects the intra-pixel separation section 14 of one adjacent unit pixel P to the intra-pixel separation section 14 of the other unit pixel P, the imaging device 1C can suppress pattern collapse even when the aspect ratio of the gap 131 becomes high.
  • the inter-pixel isolation portion 13 and the intra-pixel isolation portion 14 each penetrate between the first surface 11S1 and the second surface 11S2 of the semiconductor substrate 11 along the thickness direction (e.g., the Z-axis direction) of the semiconductor substrate 11.
  • the embodiments of the present disclosure are not limited to this. At least one of the inter-pixel isolation portion 13 and the intra-pixel isolation portion 14 does not have to penetrate the semiconductor substrate 11.
  • FIG. 11 is a cross-sectional view showing an example of the configuration of an imaging device 1D according to embodiment 2 of the present disclosure.
  • the imaging device 1D shown in FIG. 11 differs from the imaging device 1 shown in FIG. 5 etc. in that the inter-pixel isolation portion 13 and the intra-pixel isolation portion 14 do not penetrate the semiconductor substrate 11.
  • the inter-pixel isolation portion 13 and the intra-pixel isolation portion 14 are provided from the first surface 11S1 side of the semiconductor substrate 11 to a midway position in the thickness direction (e.g., the Z-axis direction) of the semiconductor substrate 11.
  • the imaging device 1D is, for example, a back-illuminated type
  • the first surface 11S1 corresponds to the back surface.
  • the pixel separation portion 13 has a gap 131 and an insulating film 135 provided between the gap 131 and the semiconductor substrate 11.
  • the gap 131 and the insulating film 135 are provided from the first surface 11S1 side, which corresponds to the back surface of the semiconductor substrate 11, to a midway position in the thickness direction (e.g., the Z-axis direction) of the semiconductor substrate 11.
  • the gap 131 and the insulating film 135 do not reach the second surface 11S2 side, which corresponds to the front surface of the semiconductor substrate 11.
  • the intra-pixel isolation portion 14 has a first material layer 141 and an insulating film 145 provided between the first material layer 141 and the semiconductor substrate 11.
  • the first material layer 141 and the insulating film 145 are provided from the first surface 11S1 side, which corresponds to the back surface of the semiconductor substrate 11, to a position midway in the thickness direction (e.g., the Z-axis direction) of the semiconductor substrate 11.
  • the first material layer 141 and the insulating film 145 do not reach the second surface 11S2 side, which corresponds to the front surface of the semiconductor substrate 11.
  • the structure of the unit pixel P of the imaging device 1D in a plan view is the same as the structure of the unit pixel P of the imaging device 1 shown in, for example, Figures 3 and 4 in a plan view. Also, in embodiment 2, the configurations of variants 1 to 3 of embodiment 1 can be applied.
  • the unit pixel P of the imaging device 1D is not limited to the 2x2 type shown in Figures 3 and 4, but may be, for example, the 2x1 type shown in Figure 8, the 3x3 type shown in Figure 9, or the 4x4 type shown in Figure 10.
  • the imaging device 1D includes an inter-pixel separation section 13 having a void section 131, an intra-pixel separation section 14 having a first material layer 141, and a connecting section 15. As a result, like the imaging device 1, the imaging device 1D can prevent color mixing between adjacent unit pixels P and suppress light reflection and scattering between adjacent photoelectric conversion sections 12 within the unit pixel P. Furthermore, since the connecting section 15 connects the intra-pixel separation section 14 of one adjacent unit pixel P to the intra-pixel separation section 14 of the other unit pixel P, the imaging device 1D can suppress pattern collapse even when the aspect ratio of the void section 131 becomes high.
  • the intra-pixel separation portion 14 (i.e., the same-color separation portion) has a lattice-like shape in plan view.
  • the lattice-like intra-pixel separation portion 14 may have intersections and straight portions made of different materials.
  • FIG. 12 is a plan view showing an example of the configuration of an imaging device 1E according to embodiment 3 of the present disclosure.
  • FIGS. 13 to 15 are cross-sectional views showing an example of the configuration of an imaging device 1E according to embodiment 3 of the present disclosure.
  • FIG. 13 is a cross-sectional view taken along line D-D' in the plan view shown in FIG. 12.
  • FIG. 14 is a cross-sectional view taken along line E-E' in the plan view shown in FIG. 12.
  • FIG. 15 is a cross-sectional view taken along line F-F' in the plan view shown in FIG. 12. Note that the on-chip lens 24 shown in FIGS. 13 to 15 is omitted in FIG. 12.
  • the intra-pixel separation portion 14 in a plan view from the thickness direction (e.g., the Z-axis direction) of the semiconductor substrate 11, has a first straight portion 14L1 extending in the X-axis direction (an example of the "first direction” in this disclosure), a second straight portion 14L2 extending in the Y-axis direction (an example of the "second direction” in this disclosure) perpendicular to the X-axis direction, and an intersection portion 14CR located in the region where the first straight portion 14L1 and the second straight portion 14L2 intersect.
  • the first straight portion 14L1, the second straight portion 14L2, and the connecting portion 15 are made of the same material.
  • the intersection portion 14CR is made of a different material from the first straight portion 14L1, the second straight portion 14L2, and the connecting portion 15.
  • the intra-pixel isolation portion 14 has, as a first material layer, a second material layer 142 used for the first straight portion 14L1, the second straight portion 14L2, and the coupling portion 15, and a third material layer 143 used for the intersection portion 14CR.
  • the second material layer 142 has a boron-doped amorphous silicon (BDAS) layer.
  • the boron (B) concentration in the BDAS layer is, for example, 1 ⁇ 10 18 cm ⁇ 3 or more. This makes it possible to strengthen the pinning of the sidewalls of the trenches in which the first straight portion 14L1 and the second straight portion 14L2 are disposed.
  • the third material layer 143 also has a material layer with a refractive index close to that of silicon (Si) constituting the semiconductor substrate 11, for example at least one of a titanium oxide layer and an iron oxide layer.
  • the refractive index difference between the third material layer 143 and the semiconductor substrate 11 is greater than the refractive index difference between the second material layer and the semiconductor substrate. This makes it possible to suppress reflection and scattering of light even at the intersection 14CR, where light reflection and scattering are relatively likely to occur due to the structure.
  • the imaging device 1E includes an inter-pixel separation section 13 having a gap section 131, an intra-pixel separation section 14 having a second material layer 142 and a third material layer 143 as a first material layer, and a connection section 15.
  • This allows the imaging device 1E to prevent color mixing between adjacent unit pixels P, and to suppress light reflection and scattering between adjacent photoelectric conversion sections 12 within the unit pixel P.
  • the pinning of the trench sidewalls is strengthened at the first straight section 14L1 and the second straight section 14L2 of the intra-pixel separation section 14, and light reflection and scattering can be suppressed at the intersection section 14CR.
  • the connecting portion 15 connects the intra-pixel isolation portion 14 of one adjacent unit pixel P to the intra-pixel isolation portion 14 of the other adjacent unit pixel P, so that pattern collapse can be suppressed even when the aspect ratio of the void portion 131 becomes high.
  • the unit pixels P of the imaging device 1E are not limited to the 2 ⁇ 2 type shown in FIGS. 3 and 4, but may be, for example, the 2 ⁇ 1 type shown in FIG. 8, the 3 ⁇ 3 type shown in FIG. 9, or the 4 ⁇ 4 type shown in FIG. 10.
  • the imaging device is manufactured using various devices such as a resist coating device, an exposure device, an etching device, an ion implantation device, a film formation device, etc.
  • these devices will be collectively referred to as manufacturing devices.
  • 16A to 16D are diagrams showing the manufacturing method of an imaging device according to embodiment 4 of the present disclosure in the order of steps.
  • the upper diagrams are plan views and the lower diagrams are cross-sectional views.
  • line a is a line that intersects with the region where the lattice-shaped inter-pixel separation section 13 (different color separation section) is formed.
  • Line b is a line that intersects with the region where the lattice-shaped intra-pixel separation section 14 (same color separation section) is formed.
  • Line c is a line that intersects with the connecting direction of the region where the connecting section 15 that connects the intra-pixel separation section 14 (same color separation section) between adjacent unit pixels P is formed.
  • region Ra in the cross-sectional view at the bottom indicates the region along line a
  • region Rb indicates the region along line b
  • region Rc indicates the region along line c. Note that in the cross-sectional view at the bottom, regions Ra, Rb, and Rc are shown lined up in one direction, but this is a schematic depiction due to space limitations. Regions Ra, Rb, and Rc are not actually lined up in one direction. The actual positions of regions Ra, Rb, and Rc overlap with lines a, b, and c shown in the plan view at the top.
  • the manufacturing equipment partially etches the semiconductor substrate 11 from the second surface 11S2 side, which is the front surface of the semiconductor substrate 11, to form a slit H1.
  • the slit H1 is formed in a region Rb where the intra-pixel isolation portion 14 is formed, and in a region Rc where the connection portion 15 is formed.
  • the manufacturing equipment deposits an insulating film 145 and a material film 161 in this order on the second surface 11S2 side of the semiconductor substrate 11 to fill the slits H1 in the regions Rb and Rc.
  • the insulating film 145 is a pinning film on the sidewalls of the slits.
  • the material film 161 is preferably a material that has dry etching selectivity with respect to silicon (Si) constituting the semiconductor substrate 11, and is preferably, for example, Si3N4 or SiO2 .
  • the manufacturing equipment then performs, for example, a CMP process on the second surface 11S2 side of the semiconductor substrate 11 to remove the material film 161 and the insulating film 145 from the second surface 11S2.
  • a CMP process on the second surface 11S2 side of the semiconductor substrate 11 to remove the material film 161 and the insulating film 145 from the second surface 11S2.
  • the manufacturing equipment forms a mask M1 on the second surface 11S2 of the semiconductor substrate 11.
  • the mask M1 has a shape that covers the region Rb where the intra-pixel isolation portion 14 is formed, and exposes the region Rc where the connecting portion 15 is formed, and the region Ra where the inter-pixel isolation portion 13 is formed.
  • the mask M1 has a shape that covers the unit pixels P and exposes the space between adjacent unit pixels P.
  • the material that constitutes the mask M1 is, for example, SiOx, SiNx, or amorphous carbon (a-C).
  • the manufacturing equipment then etches region Ra exposed from mask M1 to form slit H2 in region Ra.
  • semiconductor substrate 11 is wet-etched or dry-etched under conditions in which the silicon that constitutes semiconductor substrate 11 is easily etched, and material film 161 and insulating film 145 that fill region Rc, and mask M1 are difficult to etch.
  • Material film 161 and insulating film 145 in region Rc exposed from under mask M1 are barely etched, and are left in slit H1.
  • the manufacturing equipment deposits the insulating film 135 and the material film 163 in this order on the second surface 11S2 side of the semiconductor substrate 11 to fill the slits H2 in the region Ra.
  • the material film 163 is, for example, polysilicon (Poly-Si).
  • the manufacturing equipment performs, for example, a CMP process on the second surface 11S2 side of the semiconductor substrate 11 to remove the material film 163, the insulating film 135, and the mask M1 from above the second surface 11S2.
  • the region Ra where the inter-pixel isolation portion 13 is to be formed is filled with the material film 163 and the insulating film 135, and the material film 163 and the insulating film 135 are removed from above the second surface 11S2 in other regions.
  • the manufacturing equipment simultaneously (or separately) recesses the material films 163, 165 from the second surface 11S2 side of the semiconductor substrate 11.
  • the recesses may be etched back.
  • the manufacturing equipment fills the recesses created by the recesses with an insulating film 167.
  • the insulating film 167 is, for example, SiOx or SiNx.
  • the FEOL (Front End of Line) process is completed for the process of forming the inter-pixel isolation portion 13, the intra-pixel isolation portion 14, and the connecting portion 15.
  • step ST16 the manufacturing equipment performs a wet etching process using an alkaline solution on the first surface 11S1, which is the back surface of the semiconductor substrate 11, to expose the material films 161, 163 on the first surface 11S1 side.
  • silicon (Si) that constitutes the semiconductor substrate 11 is etched, but the material film 163 (e.g., polysilicon) is difficult to etch.
  • the manufacturing equipment etches the material film 161 under conditions in which the material film 161 is easily etched and the material film 164 and the semiconductor substrate 11 are difficult to etch. This removes the material film 161 from the slit H1 in the region Rb where the intra-pixel isolation portion 14 is formed, and from the slit H1 in the region Rc where the connection portion 15 is formed.
  • the manufacturing equipment deposits a first material layer 141 on the first surface 11S1 side of the semiconductor substrate 11 to fill the slits H1 in the regions Rb and Rc .
  • the first material layer 141 is, for example, TiO2 or Fe2O3 .
  • the manufacturing equipment then performs, for example, a CMP process on the first surface 11S1 side of the semiconductor substrate 11 to remove the first material layer 141 from above the first surface 11S1.
  • a CMP process on the first surface 11S1 side of the semiconductor substrate 11 to remove the first material layer 141 from above the first surface 11S1.
  • the region Rb where the intra-pixel isolation portion 14 is to be formed and the region Rc where the connection portion 15 is to be formed are filled with the first material layer 141, and the first material layer 141 is removed from above the first surface 11S1 in other regions.
  • the manufacturing equipment etches and removes the material film 163 embedded in the region Ra in which the inter-pixel isolation portion 13 is to be formed, to form the void portion 131.
  • the material film 163 is, for example, polysilicon
  • the first material layer 141 is, for example, TiO2 or Fe2O3 . For this reason, it is possible to remove the material film 163 by wet etching without etching the first material layer 141.
  • a material film 161 is embedded in each slit H1 in the region Rb where the intra-pixel isolation portion 14 is formed and in the region Rc where the connecting portion is formed (step ST12). Then, in the back surface process, the material film 161 is removed from within the slit H1 (step ST16), and the first material layer 141 is embedded in the slit H1 from which the material film 161 has been removed. For example, compared to forming the first material layer 141 in the FEOL process rather than the back surface process, the possibility of contamination of the first material layer 141 can be reduced.
  • the first material layer 141 When the first material layer 141 is formed in the FEOL process, it is necessary to select a material having high heat resistance for the first material layer 141 in consideration of the heat treatment temperature in the annealing process of the source/drain, etc. However, in the manufacturing method of the first embodiment, the first material layer 141 is formed in a back surface process after the high-temperature annealing process. Therefore, a material with a relatively low heat resistance can be used for the first material layer 141. This allows a wider range of material options for the first material layer 141.
  • the material film 161 (e.g., SiN or SiO 2 ) filled in each slit H1 in the regions Rb and Rc in the FEOL process may be left as it is as a first material layer.
  • the material film 161 is an example of the "first material layer" of the present disclosure.
  • FIG. 17 is a diagram showing the process sequence of a manufacturing method for an imaging device according to Variation 1 of Embodiment 4 of the present disclosure.
  • steps ST21 and ST22 shown in FIG. 17 the upper figures show plan views and the lower figures show cross-sectional views.
  • Step ST21 in FIG. 17 is the same as step ST16 in embodiment 4 up to the process of subjecting the first surface 11S1, which is the back surface of the semiconductor substrate 11, to a wet etching process using an alkaline solution to expose material films 161 and 163 on the first surface 11S1 side.
  • the manufacturing equipment After exposing the material films 161 and 163 on the first surface 11S1 side, as shown in step ST22 of Fig. 17, the manufacturing equipment etches and removes the material film 163 embedded in the region Ra to form the void portion 131.
  • the material film 163 is, for example, polysilicon
  • the first material layer 141 is, for example, TiO2 or Fe2O3 . Therefore, it is possible to remove the material film 163 by wet etching without etching the first material layer 141.
  • the inter-pixel isolation portion 13, the intra-pixel isolation portion 14, and the connecting portion 15 are completed.
  • the material film 161 remaining in the regions Rb and Rc is an example of the "first insulating film" of the present disclosure. According to this modification 1, it is possible to shorten and simplify the manufacturing process compared to the manufacturing method of the above-mentioned embodiment 4.
  • the first material layer 141 such as TiO2 or Fe2O3 may be embedded in each slit H1 of the regions Rb and Rc, instead of the material film 161 such as SiN or SiO2 .
  • This may narrow the range of material selection for the first material layer 141, or may require a lower temperature for the thermal history, but on the other hand, since the process of forming the material film 161 is unnecessary, the manufacturing process can be shortened and simplified.
  • this modified example 2 will be described in the order of the processes using the drawings.
  • FIGS. 18A to 18C are diagrams showing the process sequence of a manufacturing method for an imaging device according to Variation 2 of Embodiment 4 of the present disclosure.
  • steps ST31 to ST35 shown in FIGS. 18A to 18C the upper figures show plan views and the lower figures show cross-sectional views.
  • step ST31 of FIG. 18A the process up to the step of forming slits H1 in regions Rb and Rc of semiconductor substrate 11 is the same as step ST16 of embodiment 4.
  • the manufacturing equipment deposits an insulating film 145 and a first material layer 141 in this order on the second surface 11S2 side of the semiconductor substrate 11 to fill the slits H1 in the regions Rb and Rc .
  • the first material layer 141 is, for example, TiO2 or Fe2O3 .
  • the manufacturing equipment then performs, for example, a CMP process on the second surface 11S2 side of the semiconductor substrate 11 to remove the first material layer 141 and the insulating film 145 from the second surface 11S2.
  • a CMP process on the second surface 11S2 side of the semiconductor substrate 11 to remove the first material layer 141 and the insulating film 145 from the second surface 11S2.
  • the manufacturing equipment forms a mask M1 on the second surface 11S2 of the semiconductor substrate 11.
  • the mask M1 has a shape that covers the region Rb where the intra-pixel isolation portion 14 is formed, and exposes the region Rc where the connecting portion 15 is formed, and the region Ra where the inter-pixel isolation portion 13 is formed.
  • the material that constitutes the mask M1 is, for example, SiOx, SiNx, or amorphous carbon (a-C).
  • the manufacturing equipment then etches region Ra exposed from mask M1 to form slit H2 in region Ra.
  • the semiconductor substrate 11 is wet-etched or dry-etched under conditions in which the silicon that constitutes the semiconductor substrate 11 is easily etched, and the first material layer 141 and insulating film 145 that fill region Rc, and mask M1 are difficult to etch.
  • the first material layer 141 and insulating film 145 in region Rc that are exposed from under mask M1 are barely etched and are left in slit H1.
  • the manufacturing equipment deposits the insulating film 135 and the material film 163 in this order on the second surface 11S2 side of the semiconductor substrate 11 to fill the slits H2 in the region Ra.
  • the material film 163 is, for example, polysilicon (Poly-Si).
  • the manufacturing equipment performs, for example, a CMP process on the second surface 11S2 side of the semiconductor substrate 11 to remove the material film 163, the insulating film 135, and the mask M1 from above the second surface 11S2.
  • the region Ra where the inter-pixel isolation portion 13 is to be formed is filled with the material film 163 and the insulating film 135, and the material film 163 and the insulating film 135 are removed from above the second surface 11S2 in other regions.
  • the manufacturing equipment recesses the first material layer 141 and the material film 163 simultaneously (or separately) from the second surface 11S2 side of the semiconductor substrate 11.
  • the recess may be an etch-back.
  • the manufacturing equipment fills the recess formed by the recess with an insulating film 167.
  • the insulating film 167 is, for example, SiOx or SiNx.
  • the FEOL (Front End of Line) process is completed for the process of forming the inter-pixel isolation portion 13, the intra-pixel isolation portion 14, and the connecting portion 15.
  • step ST35 the manufacturing equipment performs a wet etching process using an alkaline solution on the first surface 11S1, which is the back surface of the semiconductor substrate 11, to expose the first material layer 141 and the material film 163 on the first surface 11S1 side.
  • silicon (Si) constituting the semiconductor substrate 11 is etched, but the first material layer 141 and the material film 163 (e.g., polysilicon) are difficult to etch.
  • the manufacturing equipment etches and removes the material film 163 embedded in the region Ra in which the inter-pixel isolation portion 13 is to be formed, to form the void portion 131.
  • the material film 163 is, for example, polysilicon
  • the first material layer 141 is, for example, TiO2 or Fe2O3 . For this reason, it is possible to remove the material film 163 by wet etching without etching the first material layer 141.
  • the inter-pixel isolation portion 13, intra-pixel isolation portion 14, and connecting portion 15 of the imaging device 1 described in embodiment 1 are completed.
  • this modification 2 the step of filling the slits H1 in regions Rb and Rc with the material film 161 and the step of removing it are unnecessary, so that the manufacturing process can be shortened and simplified.
  • FIG. 19A and 19B are diagrams showing the manufacturing method of an imaging device according to embodiment 5 of the present disclosure in the order of steps.
  • steps ST41 to ST44 shown in Fig. 19A and Fig. 19B the upper figures show plan views, and the lower figures show cross-sectional views. Note that steps ST41 to ST44 in Fig. 19A are all backside steps.
  • the manufacturing equipment partially etches the semiconductor substrate 11 from the side of the first surface 11S1, which is the back surface of the semiconductor substrate 11, to form a slit H1.
  • the slit H1 is formed in the region Rb where the intra-pixel isolation portion 14 is to be formed, and in the region Rc where the connection portion 15 is to be formed.
  • the manufacturing equipment deposits an insulating film 145 and a first material layer 141 in this order on the first surface 11S1 side of the semiconductor substrate 11 to fill the slits H1 in the regions Rb and Rc.
  • the insulating film 145 is a pinning film, and is, for example, a silicon oxide (SiOx), aluminum oxide (AlOx), or hafnium oxide ( HfOx ) film.
  • the first material layer 141 is, for example, TiO2 or Fe2O3 .
  • the manufacturing equipment then performs, for example, a CMP process on the first surface 11S1 side of the semiconductor substrate 11 to remove the first material layer 141 and the insulating film 145 from above the first surface 11S1.
  • a CMP process on the first surface 11S1 side of the semiconductor substrate 11 to remove the first material layer 141 and the insulating film 145 from above the first surface 11S1.
  • the manufacturing equipment forms a mask M1 on the first surface 11S1 of the semiconductor substrate 11.
  • the mask M1 has a shape that covers the region Rb where the intra-pixel isolation portion 14 is to be formed, and exposes the region Rc where the connecting portion 15 is to be formed, and the region Ra where the inter-pixel isolation portion 13 is to be formed.
  • the manufacturing equipment then etches region Ra exposed from mask M1 to form slit H2 in region Ra.
  • the semiconductor substrate 11 is wet-etched or dry-etched under conditions in which the silicon that constitutes the semiconductor substrate 11 is easily etched, and the first material layer 141 and insulating film 145 that fill region Rc, and mask M1 are difficult to etch.
  • the first material layer 141 and insulating film 145 in region Rc that are exposed from under mask M1 are barely etched and are left in slit H1.
  • the manufacturing equipment forms an insulating film 135 on the first surface 11S1 side of the semiconductor substrate 11 to cover the bottom and side surfaces of the slit H2 in the region Ra.
  • the insulating film 135 is a pinning film, and is, for example, a silicon oxide (SiOx), aluminum oxide (AlOx), or hafnium oxide (HfOx) film.
  • the manufacturing equipment then performs, for example, a CMP process on the first surface 11S1 side of the semiconductor substrate 11 to remove the insulating film 135 and the mask M1 from the first surface 11S1.
  • the insulating film 135 remains in the region Ra where the inter-pixel isolation portion 13 is to be formed, and is removed from the other regions.
  • the inter-pixel isolation portion 13, intra-pixel isolation portion 14, and connecting portion 15 of the imaging device 1D described in embodiment 2 are completed.
  • the first material layer 141 is formed in a back surface process rather than a FEOL process, which reduces the possibility of contamination occurring in the first material layer 141.
  • the range of materials that can be selected for the first material layer 141 can be expanded.
  • FIGS. 20A to 20D are diagrams showing the order of steps in a method for manufacturing an imaging device according to embodiment 6 of the present disclosure.
  • steps ST51 to ST57 shown in FIGS. 20A and 20D the upper figures show plan views, and the lower figures show cross-sectional views.
  • line b is a line that intersects with the region where first straight line portion 14L1 of lattice-shaped intra-pixel separation portion 14 (same-color separation portion) is formed.
  • Line d is a line that intersects with the region where intersection portion 14CR of lattice-shaped intra-pixel separation portion 14 (same-color separation portion) is formed.
  • region Rb in the cross-sectional view at the bottom indicates the region along line b
  • region Rd indicates the region along line d. Note that in the cross-sectional view at the bottom, regions Ra, Rb, Rc, and Rd are shown lined up in one direction, but this is a schematic depiction due to space limitations. Regions Ra, Rb, Rc, and Rd are not actually lined up in one direction. The actual positions of regions Ra, Rb, Rc, and Rd overlap with lines a, b, c, and d shown in the plan view at the top.
  • the manufacturing equipment partially etches the semiconductor substrate 11 from the second surface 11S2 side, which is the front surface of the semiconductor substrate 11, to form a slit H3.
  • the slit H3 is formed in the region Rd where the intersection 14CR of the intra-pixel separation portion 14 (same-color separation portion) is formed.
  • the manufacturing equipment deposits an insulating film 145 and a third material layer 143 in this order on the second surface 11S2 side of the semiconductor substrate 11 to fill the slit H3 in the region Rd.
  • the insulating film 145 is a pinning film on the sidewall of the slit, and is, for example, a silicon oxide (SiOx), aluminum oxide (AlOx), or hafnium oxide ( HfOx ) film.
  • the third material layer 143 is a material layer having a refractive index close to that of silicon (Si) constituting the semiconductor substrate 11, and is, for example, TiO2 or Fe2O3 .
  • the manufacturing equipment then performs, for example, a CMP process on the second surface 11S2 side of the semiconductor substrate 11 to remove the third material layer 143 and the insulating film 145 from above the second surface 11S2.
  • a CMP process on the second surface 11S2 side of the semiconductor substrate 11 to remove the third material layer 143 and the insulating film 145 from above the second surface 11S2.
  • the manufacturing equipment forms a mask M2 on the second surface 11S2 of the semiconductor substrate 11.
  • Mask M2 has a shape that covers region Rd where intersection 14CR of intra-pixel isolation portion 14 is formed and region Ra where inter-pixel isolation portion 13 is formed, and exposes region Rb where straight portions (first straight portion 14L1, second straight portion 14L2) of intra-pixel isolation portion 14 are formed and region Rc where connection portion 15 is formed.
  • the material that constitutes mask M2 is, for example, SiOx, SiNx, or amorphous carbon (a-C).
  • the manufacturing equipment then etches the regions Rb and Rc exposed from the mask M2 to form slits H1 in the regions Rb and Rc.
  • the manufacturing equipment then deposits an insulating film 145 and a second material layer 142 in that order on the second surface 11S2 side of the semiconductor substrate 11 to fill the slits H1 in regions Rb and Rc.
  • the insulating film 145 filled in the slits H1 is, for example, a pinning film of the same composition as the insulating film 145 filled in the slits H3.
  • the second material layer 142 is a boron-doped amorphous silicon (BDAS) layer.
  • the manufacturing equipment then performs, for example, a CMP process on the second surface 11S2 side of the semiconductor substrate 11 to remove the second material layer 142, the insulating film 145, and the mask M2 from above the second surface 11S2.
  • the region Rb where the intra-pixel isolation portion 14 is to be formed and the region Rc where the connection portion 15 is to be formed are filled with the second material layer 142 and the insulating film 145, and the second material layer 142 and the insulating film 145 are removed from above the second surface 11S2 in other regions.
  • the manufacturing equipment simultaneously (or separately) recesses the second material layer 142 and the third material layer 143 from the second surface 11S2 side of the semiconductor substrate 11.
  • the recesses may be etched back.
  • the manufacturing equipment fills the recesses created by the recesses with an insulating film 167.
  • the insulating film 167 is, for example, SiOx or SiNx.
  • the manufacturing equipment forms a mask M3 on the second surface 11S2 of the semiconductor substrate 11.
  • Mask M3 has a shape that covers region Rb where the straight line portions of intra-pixel isolation portions 14 are formed and region Rd where intersection portions 14CR of intra-pixel isolation portions 14 are formed, and exposes region Ra where inter-pixel isolation portions 13 are formed and region Rc where connection portions 15 are formed.
  • the material that constitutes mask M3 is, for example, SiOx, SiNx, or amorphous carbon (a-C).
  • the manufacturing equipment then etches the area Ra exposed from the mask M3 to form a slit H2 in the area Ra.
  • the manufacturing equipment then deposits an insulating film 135 and a material film 163 in that order on the second surface 11S2 side of the semiconductor substrate 11 to fill the slit H2 in region Ra.
  • the insulating film 135 filled into the slit H2 is a pinning film on the sidewall of the slit, and is, for example, a silicon oxide (SiOx), aluminum oxide (AlOx), or hafnium oxide (HfOx) film.
  • the material film 163 is, for example, polysilicon (Poly-Si).
  • the manufacturing equipment performs, for example, a CMP process on the second surface 11S2 side of the semiconductor substrate 11 to remove the material film 163, the insulating film 135, and the mask M3 from the second surface 11S2.
  • a CMP process on the second surface 11S2 side of the semiconductor substrate 11 to remove the material film 163, the insulating film 135, and the mask M3 from the second surface 11S2.
  • the region Ra where the inter-pixel isolation portion 13 is to be formed is filled with the material film 163 and the insulating film 145, and the material film 163 and the insulating film 145 are removed from the second surface 11S2 in other regions.
  • the manufacturing equipment recesses the material film 163 from the second surface 11S2 side of the semiconductor substrate 11.
  • the recess may be an etch-back.
  • the manufacturing equipment fills the recess formed by the recess with an insulating film 167.
  • the insulating film 167 filled in region Ra is a film having the same composition as the insulating film 167 filled in regions Rb, Rc, and Rd, for example, SiOx or SiNx.
  • the manufacturing equipment then performs a wet etching process using an alkaline solution on the first surface 11S1, which is the back surface of the semiconductor substrate 11, to expose the second material layer 142, the third material layer 143, and the material film 163 on the first surface 11S1 side.
  • a wet etching process using an alkaline solution the silicon (Si) that constitutes the semiconductor substrate 11 is etched, but the material film 163 (e.g., polysilicon) is difficult to etch.
  • the manufacturing equipment etches and removes the material film 163 embedded in the region Ra in which the inter-pixel isolation portion 13 is to be formed, to form the void portion 131.
  • the material film 163 is, for example, polysilicon
  • the second material layer 142 is a BDAS layer
  • the third material layer 143 is, for example, TiO2 or Fe2O3 . For this reason, it is possible to remove the material film 163 by wet etching without etching the second material layer 142 and the third material layer 143.
  • the imaging device 1 and the like can be applied to any type of electronic device equipped with an imaging function, for example, a camera system such as a digital still camera or a video camera, a mobile phone with an imaging function, etc.
  • Fig. 21 shows a schematic configuration of an electronic device 1000.
  • the electronic device 1000 includes, for example, a lens group 1001, an imaging device 1, a DSP (Digital Signal Processor) circuit 1002, a frame memory 1003, a display unit 1004, a recording unit 1005, an operation unit 1006, and a power supply unit 1007, which are interconnected via a bus line 1008.
  • a lens group 1001 an imaging device 1
  • a DSP (Digital Signal Processor) circuit 1002 a frame memory 1003, a display unit 1004, a recording unit 1005, an operation unit 1006, and a power supply unit 1007, which are interconnected via a bus line 1008.
  • DSP Digital Signal Processor
  • the lens group 1001 captures incident light (image light) from a subject and forms an image on the imaging surface of the imaging device 1.
  • the imaging device 1 converts the amount of incident light formed on the imaging surface by the lens group 1001 into an electrical signal on a pixel-by-pixel basis and supplies the signal as a pixel signal to the DSP circuit 1002.
  • the DSP circuit 1002 is a signal processing circuit that processes the signal supplied from the imaging device 1.
  • the DSP circuit 1002 outputs image data obtained by processing the signal from the imaging device 1.
  • the frame memory 1003 temporarily holds the image data processed by the DSP circuit 1002 on a frame-by-frame basis.
  • the display unit 1004 is, for example, a panel-type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and records image data of moving images or still images captured by the imaging device 1 on a recording medium such as a semiconductor memory or a hard disk.
  • a panel-type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel
  • a recording medium such as a semiconductor memory or a hard disk.
  • the operation unit 1006 outputs operation signals for various functions possessed by the electronic device 1000 in accordance with operations by the user.
  • the power supply unit 1007 appropriately supplies various types of power to the DSP circuit 1002, frame memory 1003, display unit 1004, recording unit 1005, and operation unit 1006 as operating power sources to these devices.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility device, an airplane, a drone, a ship, or a robot.
  • FIG. 22 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • Also shown as functional components of the integrated control unit 12050 are a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (interface) 12053.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 functions as a control device for a drive force generating device for generating the drive force of the vehicle, such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to the wheels, a steering mechanism for adjusting the steering angle of the vehicle, and a braking device for generating a braking force for the vehicle.
  • the body system control unit 12020 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, tail lamps, brake lamps, turn signals, and fog lamps.
  • radio waves or signals from various switches transmitted from a portable device that replaces a key can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts the input of these radio waves or signals and controls the vehicle's door lock device, power window device, lamps, etc.
  • the outside-vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image capturing unit 12031 is connected to the outside-vehicle information detection unit 12030.
  • the outside-vehicle information detection unit 12030 causes the image capturing unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside-vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, or characters on the road surface based on the received images.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information inside the vehicle.
  • a driver state detection unit 12041 that detects the state of the driver is connected.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's degree of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
  • the microcomputer 12051 can calculate the control target values of the driving force generating device, steering mechanism, or braking device based on the information inside and outside the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, and output a control command to the drive system control unit 12010.
  • the microcomputer 12051 can perform cooperative control aimed at realizing the functions of an ADAS (Advanced Driver Assistance System), including avoiding or mitigating vehicle collisions, following based on the distance between vehicles, maintaining vehicle speed, vehicle collision warning, or vehicle lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 can also control the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, thereby performing cooperative control aimed at automatic driving, which allows the vehicle to travel autonomously without relying on the driver's operation.
  • the microcomputer 12051 can also output control commands to the body system control unit 12020 based on information outside the vehicle acquired by the outside-vehicle information detection unit 12030. For example, the microcomputer 12051 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the outside-vehicle information detection unit 12030, and perform cooperative control aimed at preventing glare, such as switching high beams to low beams.
  • the audio/image output unit 12052 transmits at least one output signal of audio and image to an output device capable of visually or audibly notifying the occupants of the vehicle or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 23 shows an example of the installation position of the imaging unit 12031.
  • the vehicle 12100 has imaging units 12101, 12102, 12103, 12104, and 12105 as the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle cabin of the vehicle 12100.
  • the imaging unit 12101 provided at the front nose and the imaging unit 12105 provided at the top of the windshield inside the vehicle cabin mainly acquire images of the front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided at the side mirrors mainly acquire images of the sides of the vehicle 12100.
  • the imaging unit 12104 provided at the rear bumper or back door mainly acquires images of the rear of the vehicle 12100.
  • the images of the front acquired by the imaging units 12101 and 12105 are mainly used to detect preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • FIG. 23 shows an example of the imaging ranges of the imaging units 12101 to 12104.
  • Imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 indicates the imaging range of the imaging unit 12104 provided on the rear bumper or back door.
  • an overhead image of the vehicle 12100 viewed from above is obtained by superimposing the image data captured by the imaging units 12101 to 12104.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera consisting of multiple imaging elements, or an imaging element having pixels for detecting phase differences.
  • the microcomputer 12051 can obtain the distance to each solid object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104, and can extract as a preceding vehicle, in particular, the closest solid object on the path of the vehicle 12100 that is traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or faster). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of automatic driving, which runs autonomously without relying on the driver's operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 classifies and extracts three-dimensional object data on three-dimensional objects, such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, based on the distance information obtained from the imaging units 12101 to 12104, and can use the data to automatically avoid obstacles.
  • the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and there is a possibility of a collision, it can provide driving assistance for collision avoidance by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by forcibly decelerating or steering the vehicle to avoid a collision via the drive system control unit 12010.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104. The recognition of such a pedestrian is performed, for example, by a procedure of extracting feature points in the captured image of the imaging units 12101 to 12104 as infrared cameras, and a procedure of performing pattern matching processing on a series of feature points that indicate the contour of an object to determine whether or not it is a pedestrian.
  • the audio/image output unit 12052 controls the display unit 12062 to superimpose a rectangular contour line for emphasis on the recognized pedestrian.
  • the audio/image output unit 12052 may also control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology of the present disclosure can be applied to the imaging unit 12031.
  • the imaging device 1 etc. can be applied to the imaging unit 12031.
  • the technology according to the present disclosure (Application example to endoscopic surgery system)
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be applied to an endoscopic surgery system.
  • FIG. 24 is a diagram showing an example of the general configuration of an endoscopic surgery system to which the technology disclosed herein (the present technology) can be applied.
  • an operator (doctor) 11131 is shown using an endoscopic surgery system 11000 to perform surgery on a patient 11132 on a patient bed 11153.
  • the endoscopic surgery system 11000 is composed of an endoscope 11100, other surgical tools 11110 such as an insufflation tube 11111 and an energy treatment tool 11112, a support arm device 11120 that supports the endoscope 11100, and a cart 11200 on which various devices for endoscopic surgery are mounted.
  • the endoscope 11100 is composed of a lens barrel 11101, the tip of which is inserted into the body cavity of the patient 11132 at a predetermined length, and a camera head 11102 connected to the base end of the lens barrel 11101.
  • the endoscope 11100 is configured as a so-called rigid scope having a rigid lens barrel 11101, but the endoscope 11100 may also be configured as a so-called flexible scope having a flexible lens barrel.
  • the tip of the tube 11101 has an opening into which an objective lens is fitted.
  • a light source device 11203 is connected to the endoscope 11100, and light generated by the light source device 11203 is guided to the tip of the tube by a light guide extending inside the tube 11101, and is irradiated via the objective lens towards an object to be observed inside the body cavity of the patient 11132.
  • the endoscope 11100 may be a direct-viewing endoscope, an oblique-viewing endoscope, or a side-viewing endoscope.
  • An optical system and an image sensor are provided inside the camera head 11102, and the reflected light (observation light) from the object of observation is focused on the image sensor by the optical system.
  • the observation light is photoelectrically converted by the image sensor to generate an electrical signal corresponding to the observation light, i.e., an image signal corresponding to the observed image.
  • the image signal is sent to the camera control unit (CCU: Camera Control Unit) 11201 as RAW data.
  • CCU Camera Control Unit
  • the CCU 11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and controls the overall operation of the endoscope 11100 and the display device 11202. Furthermore, the CCU 11201 receives an image signal from the camera head 11102, and performs various image processing on the image signal, such as development processing (demosaic processing), in order to display an image based on the image signal.
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 under the control of the CCU 11201, displays an image based on the image signal that has been subjected to image processing by the CCU 11201.
  • the light source device 11203 is composed of a light source such as an LED (Light Emitting Diode) and supplies irradiation light to the endoscope 11100 when photographing the surgical site, etc.
  • a light source such as an LED (Light Emitting Diode) and supplies irradiation light to the endoscope 11100 when photographing the surgical site, etc.
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • a user can input various information and instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) of the endoscope 11100.
  • the treatment tool control device 11205 controls the operation of the energy treatment tool 11112 for cauterizing tissue, incising, sealing blood vessels, etc.
  • the insufflation device 11206 sends gas into the body cavity of the patient 11132 via the insufflation tube 11111 to inflate the body cavity in order to ensure a clear field of view for the endoscope 11100 and to ensure a working space for the surgeon.
  • the recorder 11207 is a device capable of recording various types of information related to the surgery.
  • the printer 11208 is a device capable of printing various types of information related to the surgery in various formats such as text, images, or graphs.
  • the light source device 11203 that supplies illumination light to the endoscope 11100 when photographing the surgical site can be composed of a white light source composed of, for example, an LED, a laser light source, or a combination of these.
  • a white light source composed of, for example, an LED, a laser light source, or a combination of these.
  • the white light source is composed of a combination of RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high precision, so that the white balance of the captured image can be adjusted in the light source device 11203.
  • the light source device 11203 may be controlled to change the intensity of the light it outputs at predetermined time intervals.
  • the image sensor of the camera head 11102 may be controlled to acquire images in a time-division manner in synchronization with the timing of the change in the light intensity, and the images may be synthesized to generate an image with a high dynamic range that is free of so-called blackout and whiteout.
  • the light source device 11203 may be configured to supply light of a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependency of light absorption in body tissue, a narrow band of light is irradiated compared to the light irradiated during normal observation (i.e., white light), and a predetermined tissue such as blood vessels on the surface of the mucosa is photographed with high contrast, so-called narrow band imaging is performed.
  • fluorescent observation may be performed in which an image is obtained by fluorescence generated by irradiating excitation light.
  • excitation light is irradiated to the body tissue and the fluorescence from the body tissue is observed (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and excitation light corresponding to the fluorescent wavelength of the reagent is irradiated to the body tissue to obtain a fluorescent image.
  • the light source device 11203 may be configured to supply narrow band light and/or excitation light corresponding to such special light observation.
  • FIG. 25 is a block diagram showing an example of the functional configuration of the camera head 11102 and CCU 11201 shown in FIG. 24.
  • the camera head 11102 has a lens unit 11401, an imaging unit 11402, a drive unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • the CCU 11201 has a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and the CCU 11201 are connected to each other via a transmission cable 11400 so that they can communicate with each other.
  • the lens unit 11401 is an optical system provided at the connection with the lens barrel 11101. Observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and enters the lens unit 11401.
  • the lens unit 11401 is composed of a combination of multiple lenses including a zoom lens and a focus lens.
  • the imaging unit 11402 is composed of an imaging element.
  • the imaging element constituting the imaging unit 11402 may be one (so-called single-plate type) or multiple (so-called multi-plate type).
  • each imaging element may generate an image signal corresponding to each of RGB, and a color image may be obtained by combining these.
  • the imaging unit 11402 may be configured to have a pair of imaging elements for acquiring image signals for the right eye and the left eye corresponding to 3D (dimensional) display. By performing 3D display, the surgeon 11131 can more accurately grasp the depth of the biological tissue in the surgical site.
  • 3D dimensional
  • the imaging unit 11402 does not necessarily have to be provided in the camera head 11102.
  • the imaging unit 11402 may be provided inside the lens barrel 11101, immediately after the objective lens.
  • the driving unit 11403 is composed of an actuator, and moves the zoom lens and focus lens of the lens unit 11401 a predetermined distance along the optical axis under the control of the camera head control unit 11405. This allows the magnification and focus of the image captured by the imaging unit 11402 to be adjusted appropriately.
  • the communication unit 11404 is configured with a communication device for transmitting and receiving various information to and from the CCU 11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
  • the communication unit 11404 also receives control signals for controlling the operation of the camera head 11102 from the CCU 11201, and supplies them to the camera head control unit 11405.
  • the control signals include information on the imaging conditions, such as information specifying the frame rate of the captured image, information specifying the exposure value during imaging, and/or information specifying the magnification and focus of the captured image.
  • the above-mentioned frame rate, exposure value, magnification, focus, and other imaging conditions may be appropriately specified by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal.
  • the endoscope 11100 is equipped with so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function.
  • the camera head control unit 11405 controls the operation of the camera head 11102 based on a control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is configured with a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 also transmits to the camera head 11102 a control signal for controlling the operation of the camera head 11102.
  • the image signal and the control signal can be transmitted by electrical communication, optical communication, etc.
  • the image processing unit 11412 performs various image processing operations on the image signal, which is the RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various controls related to the imaging of the surgical site, etc. by the endoscope 11100, and the display of the captured images obtained by imaging the surgical site, etc. For example, the control unit 11413 generates a control signal for controlling the driving of the camera head 11102.
  • the control unit 11413 also causes the display device 11202 to display the captured image showing the surgical site, etc., based on the image signal that has been image-processed by the image processing unit 11412. At this time, the control unit 11413 may recognize various objects in the captured image using various image recognition techniques. For example, the control unit 11413 can recognize surgical tools such as forceps, specific body parts, bleeding, mist generated when the energy treatment tool 11112 is used, etc., by detecting the shape and color of the edges of objects included in the captured image. When the control unit 11413 causes the display device 11202 to display the captured image, it may use the recognition result to superimpose various types of surgical support information on the image of the surgical site. By superimposing the surgical support information and presenting it to the surgeon 11131, the burden on the surgeon 11131 can be reduced and the surgeon 11131 can proceed with the surgery reliably.
  • various image recognition techniques such as forceps, specific body parts, bleeding, mist generated when the energy treatment tool 11112 is used, etc.
  • the transmission cable 11400 that connects the camera head 11102 and the CCU 11201 is an electrical signal cable that supports electrical signal communication, an optical fiber that supports optical communication, or a composite cable of these.
  • communication is performed wired using a transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may also be performed wirelessly.
  • the technology according to the present disclosure can be suitably applied to the imaging unit 11402 provided in the camera head 11102 of the endoscope 11100.
  • the imaging device 1 according to the present disclosure or the like By applying the imaging device 1 according to the present disclosure or the like to the imaging unit 11402, the optical characteristics of the imaging unit 11402 can be improved, and therefore a high-definition endoscope 11100 can be provided.
  • the present disclosure has been described by the embodiments, modifications, application examples, and application examples, but the descriptions and drawings forming a part of this disclosure should not be understood as limiting the present disclosure.
  • the application of the technology according to the present disclosure is not limited to imaging devices such as CMOS image sensors, and may be applied to distance measuring devices such as direct ToF (Time of Flight) sensors and indirect ToF sensors.
  • the optical detection device of the present disclosure may be not only an imaging device, but also a distance measuring device.
  • the present technology includes various embodiments not described here. At least one of various omissions, substitutions, and modifications of components can be made within the scope of the above-mentioned embodiments and modifications.
  • the effects described in this specification are merely examples and are not limited, and other effects may also be present.
  • the present disclosure can also be configured as follows: a semiconductor substrate having a first surface and a second surface located opposite to the first surface, a plurality of unit pixels arranged in a matrix, and a plurality of photoelectric conversion parts each generating an electric charge according to an amount of received light by photoelectric conversion for each of the unit pixels; an inter-pixel isolation portion provided between adjacent unit pixels and having a gap portion that electrically and optically isolates the adjacent unit pixels; an intra-pixel isolation section provided between adjacent photoelectric conversion sections in the unit pixel and having a first material layer that electrically isolates the adjacent photoelectric conversion sections; a connecting portion provided between adjacent unit pixels and connecting the intra-pixel isolation portion of one of the adjacent unit pixels to the intra-pixel isolation portion of the other adjacent unit pixel.
  • the gap portion is The photodetector according to (1), wherein the photodetector is provided from one of the first surface and the second surface to at least a midpoint in a thickness direction of the semiconductor substrate.
  • the first material layer is The photodetector according to (4) or (5), wherein the photodetector is provided from one of the first surface and the second surface to at least a midpoint in a thickness direction of the semiconductor substrate.
  • the pixel isolation portion is When viewed from a thickness direction of the semiconductor substrate, A first linear portion extending in a first direction; and a second linear portion extending in a second direction intersecting the first direction.
  • the photodetector according to any one of (1) to (8), wherein the intersection is made of a different material from the first straight portion and the second straight portion.
  • the pixel isolation portion includes the first material layer. A second material layer used for the first straight portion and the second straight portion; and a third material layer used at the intersection, wherein a refractive index difference between the third material layer and the semiconductor substrate is greater than a refractive index difference between the second material layer and the semiconductor substrate.
  • the third material layer has at least one of a titanium oxide layer and an iron oxide layer.
  • the photodetector device according to any one of claims 10 to 11, wherein the second material layer comprises a boron-doped amorphous silicon (BDAS) layer.
  • the photodetector device according to any one of (1) to (14), wherein the inter-pixel isolation portion and the intra-pixel isolation portion each penetrate between the first surface and the second surface of the semiconductor substrate.
  • Imaging device 10
  • Light receiving section 11 Semiconductor substrate 11S1 First surface 11S2 Second surface 12, 12A, 12B, 12C, 12D Photoelectric conversion section 13
  • Inter-pixel isolation section 14 Intra-pixel isolation section 14CR Intersection section 14L1 First straight section 14L2 Second straight section 15 Connection section 16
  • Fixed charge layer 20
  • Light collecting section 21
  • Color filter 21B (selectively transmits blue light)
  • Color filter 21G (selectively transmits green light)
  • Color filter 21R selectiveively transmits red light
  • Color filter 22 Light shielding section 23 Planarization layer 24 On-chip lens 24L Lens layer 30
  • Multilayer wiring layer 31, 32, 33 Wiring layer 34 Interlayer insulating layer 100A
  • Pixel section 111
  • Column signal processing circuit 113
  • Horizontal drive circuit 114
  • Output circuit 115
  • Control circuit 116
  • Input/output terminal 121
  • Horizontal signal line 131 Gap portion 135, 145, 167 Insulating film
  • First material layer 142

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

光学特性を向上させることが可能な光検出装置を提供する。光検出装置は、第１面と、第１面の反対側に位置する第２面とを有し、複数の単位画素が行列状に配設されると共に、単位画素毎に、受光量に応じた電荷を光電変換により生成する複数の光電変換部を有する半導体基板と、隣り合う単位画素間に設けられ、隣り合う単位画素間を電気的且つ光学的に分離する空隙部を有する画素間分離部と、単位画素内で隣り合う光電変換部の間に設けられ、隣り合う光電変換部の間を電気的に分離する第１材料層を有する画素内分離部と、隣り合う単位画素間に設けられ、隣り合う一方の単位画素の画素内分離部と他方の単位画素の画素内分離部とを連結する連結部と、を備える。

Description

光検出装置
　本開示は、光検出装置に関する。
　　例えば、特許文献１では、複数の画素に１つのオンチップレンズが跨って配置されたイメージセンサにおいて、隣り合う画素間及び位相差取得画素の中央部にトレンチが設けられている。
米国特許出願公開２０１７／００１２０６６号明細書
　上記のような複数の画素に跨って１つのオンチップレンズが配置された撮像装置では、光学特性の向上が求められている。
　本開示は、光学特性を向上させることが可能な光検出装置を提供することを目的とする。
　本開示の一態様に係る光検出装置は、第１面と、前記第１面の反対側に位置する第２面とを有し、複数の単位画素が行列状に配設されると共に、前記単位画素毎に、受光量に応じた電荷を光電変換により生成する複数の光電変換部を有する半導体基板と、隣り合う前記単位画素間に設けられ、隣り合う前記単位画素間を電気的且つ光学的に分離する空隙部を有する画素間分離部と、前記単位画素内で隣り合う前記光電変換部の間に設けられ、隣り合う前記光電変換部の間を電気的に分離する第１材料層を有する画素内分離部と、隣り合う前記単位画素間に設けられ、隣り合う一方の前記単位画素の前記画素内分離部と他方の前記単位画素の前記画素内分離部とを連結する連結部と、を備える。
　これによれば、画素間分離部の空隙部は、単位画素内に入射した光を全反射させて、単位画素内に閉じ込めることが可能である。これにより、隣り合う単位画素間で混色を抑制することができる。また、画素内分離部の第１材料層として、半導体基板を構成する材料（例えば、シリコン）に屈折率が近い材料を用いることができる。これにより、単位画素内では、隣り合う光電変換部間では光の反射や散乱を抑制することができる。以上から、光検出装置は、光学特性を向上させることが可能である。
図１は、本開示の実施形態に係る撮像装置の全体構成の一例を示す図である。 図２は、図１に示した撮像装置の単位画素の読み出し回路の一例を表したものである。 図３は、本開示の実施形態１に係る撮像装置の構成例を示す平面図である。 図４は、図３に示す平面図を簡略化した図であって、画素間分離部、画素内分離部、連結部及びカラーフィルタの位置関係を示す平面図である。 図５は、図４に示す平面図をＡ－Ａ´線で切断した断面図である。 図６は、図４に示す平面図をＢ－Ｂ´線で切断した断面図である。 図７は、図４に示す平面図をＣ－Ｃ´線で切断した断面図である。 図８は、本開示の実施形態１の変形例１に係る撮像装置を示す平面図である。 図９は、本開示の実施形態１の変形例２に係る撮像装置を示す平面図である。 図１０は、本開示の実施形態１の変形例３に係る撮像装置を示す平面図である。 図１１は、本開示の実施形態２に係る撮像装置の構成例を示す断面図である。 図１２は、本開示の実施形態３に係る撮像装置の構成例を示す平面図である。 図１３は、本開示の実施形態３に係る撮像装置の構成例を示す断面図である。 図１４は、本開示の実施形態３に係る撮像装置の構成例を示す断面図である。 図１５は、本開示の実施形態３に係る撮像装置の構成例を示す断面図である。 図１６Ａは、本開示の実施形態４に係る撮像装置の製造方法を工程順に示す図である。 図１６Ｂは、本開示の実施形態４に係る撮像装置の製造方法を工程順に示す図である。 図１６Ｃは、本開示の実施形態４に係る撮像装置の製造方法を工程順に示す図である。 図１６Ｄは、本開示の実施形態４に係る撮像装置の製造方法を工程順に示す図である。 図１７は、本開示の実施形態４の変形例１に係る撮像装置の製造方法を工程順に示す図である。 図１８Ａは、本開示の実施形態４の変形例２に係る撮像装置の製造方法を工程順に示す図である。 図１８Ｂは、本開示の実施形態４の変形例２に係る撮像装置の製造方法を工程順に示す図である。 図１８Ｃは、本開示の実施形態４の変形例２に係る撮像装置の製造方法を工程順に示す図である。 図１９Ａは、本開示の実施形態５に係る撮像装置の製造方法を工程順に示す図である。 図１９Ｂは、本開示の実施形態５に係る撮像装置の製造方法を工程順に示す図である。 図２０Ａは、本開示の実施形態６に係る撮像装置の製造方法を工程順に示す図である。 図２０Ｂは、本開示の実施形態６に係る撮像装置の製造方法を工程順に示す図である。 図２０Ｃは、本開示の実施形態６に係る撮像装置の製造方法を工程順に示す図である。 図２０Ｄは、本開示の実施形態６に係る撮像装置の製造方法を工程順に示す図である。 図２１は、電子機器の概略構成を表した図である。 図２２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。 図２３は、撮像部の設置位置の例を示す図である。 図２４は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。 図２５は、図２４に示すカメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
　以下において、図面を参照して本開示の実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
　また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
　また、以下の説明では、Ｘ軸方向、Ｙ軸方向及びＺ軸方向の文言を用いて、方向を説明する場合がある。例えば、Ｚ軸方向は、後述する半導体基板１１の厚さ方向である。Ｘ軸方向及びＹ軸方向は、Ｚ軸方向と直交する方向である。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。
＜実施形態１＞
（撮像装置の全体構成例）
　図１は、本開示の実施形態に係る撮像装置１の全体構成の一例を示す図である。撮像装置１は、本開示の「光検出装置」の一例であり、例えば、デジタルスチルカメラ、ビデオカメラ等の電子機器に用いられるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ等である。撮像装置１の撮像エリアとして、複数の画素が行列状に２次元配置された画素部（画素部１００Ａ）を有する。撮像装置１は、このＣＭＯＳイメージセンサ等において、例えば裏面照射型の撮像装置である。
　撮像装置１は、光学レンズ系（図示せず）を介して被写体からの入射光（像光）を取り込んで、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力するものである。撮像装置１は、半導体基板１１上に、撮像エリアとしての画素部１００Ａを有すると共に、この画素部１００Ａの周辺領域に、例えば、垂直駆動回路１１１、カラム信号処理回路１１２、水平駆動回路１１３、出力回路１１４、制御回路１１５及び入出力端子１１６を有する。
　画素部１００Ａには、例えば、複数の単位画素Ｐが行列状に２次元配置されている。複数の単位画素Ｐは、それぞれ、撮像画素と像面位相差画素とを兼ねている。撮像画素は、撮像レンズによって結像された被写体像をフォトダイオード（ＰＤ）において光電変換して画像生成用の信号を生成するものである。像面位相差画素は、撮像レンズの瞳領域を分割し、分割された瞳領域からの被写体像を光電変換して位相差検出用の信号を生成するものである。
　単位画素Ｐには、例えば、画素行毎に画素駆動線Ｌｒｅａｄ（具体的には行選択線及びリセット制御線）が配線され、画素列毎に垂直信号線Ｌｓｉｇが配線されている。画素駆動線Ｌｒｅａｄは、画素からの信号読み出しのための駆動信号を伝送するものである。画素駆動線Ｌｒｅａｄの一端は、垂直駆動回路１１１の各行に対応した出力端に接続されている。
　垂直駆動回路１１１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１００Ａの各単位画素Ｐを、例えば、行単位で駆動する画素駆動部である。垂直駆動回路１１１によって選択走査された画素行の各単位画素Ｐから出力される信号は、垂直信号線Ｌｓｉｇの各々を通してカラム信号処理回路１１２に供給される。カラム信号処理回路１１２は、垂直信号線Ｌｓｉｇ毎に設けられたアンプや水平選択スイッチ等によって構成されている。
　水平駆動回路１１３は、シフトレジスタやアドレスデコーダ等によって構成され、カラム信号処理回路１１２の各水平選択スイッチを走査しつつ順番に駆動するものである。この水平駆動回路１１３による選択走査により、垂直信号線Ｌｓｉｇの各々を通して伝送される各画素の信号が順番に水平信号線１２１に出力され、当該水平信号線１２１を通して半導体基板１１の外部へ伝送される。
　出力回路１１４は、カラム信号処理回路１１２の各々から水平信号線１２１を介して順次供給される信号に対して信号処理を行って出力するものである。出力回路１１４は、例えば、バッファリングのみを行う場合もあるし、黒レベル調整、列ばらつき補正及び各種デジタル信号処理等が行われる場合もある。
　垂直駆動回路１１１、カラム信号処理回路１１２、水平駆動回路１１３、水平信号線１２１及び出力回路１１４からなる回路部分は、半導体基板１１上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。また、それらの回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。
　制御回路１１５は、半導体基板１１の外部から与えられるクロックや、動作モードを指令するデータ等を受け取り、また、撮像装置１の内部情報等のデータを出力するものである。制御回路１１５はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動回路１１１、カラム信号処理回路１１２及び水平駆動回路１１３等の周辺回路の駆動制御を行う。
　入出力端子１１６は、外部との信号のやり取りを行うものである。
（単位画素の回路構成例）
　図２は、図１に示した撮像装置１の単位画素Ｐの読み出し回路の一例を表したものである。単位画素Ｐは、例えば、図２に示したように、４つの光電変換部１２Ａ，１２Ｂ，１２Ｃ，１２Ｄと、転送トランジスタＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４と、フローティングディフュージョンＦＤと、リセットトランジスタＲＳＴと、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬとを有する。
　光電変換部１２Ａ，１２Ｂ，１２Ｃ，１２Ｄは、それぞれ、フォトダイオード（ＰＤ）である。光電変換部１２Ａは、アノードが接地電圧線に接続され、カソードが転送トランジスタＴＲ１のソースに接続されている。光電変換部１２Ｂ，１２Ｃ，１２Ｄは、光電変換部１２Ａと同様に、アノードが接地電圧線にそれぞれ接続され、カソードが転送トランジスタＴＲ２，ＴＲ３，ＴＲ４のソースにそれぞれ接続されている。
　転送トランジスタＴＲ１は、光電変換部１２ＡとフローティングディフュージョンＦＤとの間に接続されている。転送トランジスタＴＲ２は、光電変換部１２ＢとフローティングディフュージョンＦＤとの間に接続されている。転送トランジスタＴＲ３は、光電変換部１２ＣとフローティングディフュージョンＦＤとの間に接続されている。転送トランジスタＴＲ４は、光電変換部１２ＤとフローティングディフュージョンＦＤとの間に接続されている。
　転送トランジスタＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４の各ゲート電極には、それぞれ、駆動信号ＴＲｓｉｇが印加される。この駆動信号ＴＲｓｉｇがアクティブ状態になると、転送トランジスタＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４のそれぞれの転送ゲートが導通状態となり、光電変換部１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの各々に蓄積されている信号電荷が、転送トランジスタＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４を介してフローティングディフュージョンＦＤに転送される。
　フローティングディフュージョンＦＤは、転送トランジスタＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４と増幅トランジスタＡＭＰとの間に接続されている。フローティングディフュージョンＦＤは、転送トランジスタＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４により転送される信号電荷を電圧信号に電荷電圧変換して、増幅トランジスタＡＭＰに出力する。
　リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤと電源部との間に接続されている。リセットトランジスタＲＳＴのゲート電極には、駆動信号ＲＳＴｓｉｇが印加される。この駆動信号ＲＳＴｓｉｇがアクティブ状態になると、リセットトランジスタＲＳＴのリセットゲートが導通状態となり、フローティングディフュージョンＦＤの電位が電源部のレベルにリセットされる。
　増幅トランジスタＡＭＰは、そのゲート電極がフローティングディフュージョンＦＤに、ドレイン電極が電源部にそれぞれ接続されており、フローティングディフュージョンＦＤが保持している電圧信号の読み出し回路、所謂ソースフォロア回路の入力部となる。即ち、増幅トランジスタＡＭＰは、そのソース電極が選択トランジスタＳＥＬを介して垂直信号線Ｌｓｉｇに接続されることで、垂直信号線Ｌｓｉｇの一端に接続される定電流源とソースフォロア回路を構成する。
　選択トランジスタＳＥＬは、増幅トランジスタＡＭＰのソース電極と、垂直信号線Ｌｓｉｇとの間に接続される。選択トランジスタＳＥＬのゲート電極には、駆動信号ＳＥＬｓｉｇが印加される。この駆動信号ＳＥＬｓｉｇがアクティブ状態になると、選択トランジスタＳＥＬが導通状態となり、単位画素Ｐが選択状態となる。これにより、増幅トランジスタＡＭＰから出力される読み出し信号（画素信号）が、選択トランジスタＳＥＬを介して、垂直信号線Ｌｓｉｇに出力される。
　単位画素Ｐでは、例えば、光電変換部１２Ａにおいて生成された信号電荷、光電変換部１２Ｂにおいて生成された信号電荷、光電変換部１２Ｃにおいて生成された信号電荷及び光電変換部１２Ｄにおいて生成された信号電荷がそれぞれ読み出される。これら光電変換部１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの各々から読み出された信号電荷を、例えば外部の信号処理部の位相差演算ブロックに出力することで、位相差オートフォーカス用の信号が取得できる。また、この光電変換部１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの各々から読み出された信号電荷をフローティングディフュージョンＦＤにおいて足し合わせ、例えば外部の信号処理部の撮像ブロックに出力することで、光電変換部１２Ａ，１２Ｂ，１２Ｃ，１２Ｄの総電荷に基づく画素信号を取得できる。
（単位画素の断面視及び平面視による構成例）
　図３は、本開示の実施形態１に係る撮像装置１の構成例を示す平面図である。図４は、図３に示す平面図を簡略化した図であって、画素間分離部１３、画素内分離部１４、連結部１５及びカラーフィルタ２１の位置関係を示す平面図である。図４では、図３に示したオンチップレンズ２４の図示を省略している。図５は、図４に示す平面図をＡ－Ａ´線で切断した断面図である。図６は、図４に示す平面図をＢ－Ｂ´線で切断した断面図である。図７は、図４に示す平面図をＣ－Ｃ´線で切断した断面図である。
　図３から図７に示す撮像装置１は、上記のように、例えば裏面照射型の撮像装置である。図３及び図４に示すように、画素部１００Ａ（図１参照）に行列状に２次元配置された複数の単位画素Ｐは、それぞれ、例えば、受光部１０と、受光部１０の光入射面である第１面１１Ｓ１側に設けられた集光部２０と、受光部１０の第１面１１Ｓ１とは反対側である第２面１１Ｓ２側に設けられた多層配線層３０とを有する。なお、撮像装置１は裏面照射型であるため、第１面１１Ｓ１は裏面に相当し、第２面１１Ｓ２は表面に相当する。
　図５から図７に示すように、受光部１０は、対向する第１面１１Ｓ１及び第２面１１Ｓ２を有する半導体基板１１と、半導体基板１１に埋め込み形成された複数の光電変換部１２とを有する。半導体基板１１は、例えば、シリコン基板で構成されている。光電変換部１２は、例えばＰＩＮ（Ｐｏｓｉｔｉｖｅ　Ｉｎｔｒｉｎｓｉｃ　Ｎｅｇａｔｉｖｅ）型のフォトダイオード（ＰＤ）であり、半導体基板１１の所定領域にｐｎ接合を有する。光電変換部１２は、上記のように、単位画素Ｐに複数埋め込み形成されている。例えば、４つの光電変換部１２Ａ，１２Ｂ，１２Ｃ，１２Ｄが単位画素Ｐに埋め込み形成されている。
　受光部１０は、さらに、画素間分離部１３と、画素内分離部１４と、連結部１５を有する。画素間分離部１３は、隣り合う単位画素Ｐの間に設けられている。換言すると、画素間分離部１３は単位画素Ｐの周囲に設けられている。画素部１００Ａにおいて、画素間分離部１３は、例えば図３及び図４に示すように、平面視で格子状に設けられている。画素間分離部１３は、隣り合う単位画素Ｐを電気的且つ光学的に分離するためのものである。画素間分離部１３は、例えば、半導体基板１１の厚さ方向（例えば、Ｚ軸方向）に沿って、半導体基板１１の第１面１１Ｓ１と第２面１１Ｓ２との間を貫通している。
　図５及び図６に示すように、画素間分離部１３は、空隙部１３１と、空隙部１３１と半導体基板１１との間に設けられた絶縁膜１３５（本開示の「第１絶縁膜」の一例）とを有する。空隙部１３１は、半導体基板１１の第１面１１Ｓ１と第２面１１Ｓ２との間を貫通するスリットである。このスリット（すなわち、空隙部１３１）の周囲に絶縁膜１３５が設けられている。図４に示すように、このスリット（すなわち、空隙部１３１）は、平面視で格子状に設けられている。なお、空隙部１３１は、空気層と言い換えてもよい。
　絶縁膜１３５は、例えば、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、又は、酸化ハフニウム（ＨｆＯｘ）膜である。例えば、絶縁膜１３５として、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、又は、酸化ハフニウム（ＨｆＯｘ）膜を用いることによって、絶縁膜１３５を負の固定電荷を有するピニング膜とすることができる。このピニング膜が誘起する電界により、ピニング膜と接する半導体基板１１にホール蓄積層を形成することができ、ピニング膜と接する半導体基板１１の界面準位に起因した暗電流の発生を抑制することができる。
　なお、図３及び図４に示すように、画素間分離部１３は、平面視で、赤色のカラーフィルタ２１Ｒと平面視で重なる単位画素Ｐと緑色のカラーフィルタ２１Ｇと平面視で重なる単位画素Ｐとの間や、青色のカラーフィルタ２１Ｂと平面視で重なる単位画素Ｐと緑色のカラーフィルタ２１Ｇと平面視で重なる単位画素Ｐとの間に位置する。画素間分離部１３は、平面視で、異色間を分離している。このため、画素間分離部１３を「異色間分離部」と言い換えてもよい。
　図３に示すように、画素内分離部１４は、単位画素Ｐ内において隣り合う光電変換部１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ間に設けられている。画素内分離部１４は、隣り合う光電変換部１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ間を電気的に分離するためのものである。図３及び図４に示すように、画素内分離部１４は、平面視で格子状に設けられている。
　図５から図７に示すように、画素内分離部１４は、画素間分離部１３と同様に、半導体基板１１の厚さ方向（例えば、Ｚ軸方向）に沿って、半導体基板１１の第１面１１Ｓ１と第２面１１Ｓ２との間を貫通している。
　画素内分離部１４は、第１材料層１４１と、第１材料層１４１と半導体基板１１との間に設けられた絶縁膜１４５（本開示の「第２絶縁膜」の一例）とを有する。第１材料層１４１は、半導体基板１１の第１面１１Ｓ１と第２面１１Ｓ２との間を貫通している。第１材料層１４１の周囲に絶縁膜１４５が設けられている。
　第１材料層１４１は、半導体基板１１と屈折率が近い材料で構成されていることが好ましく、例えば、半導体基板１１の屈折率の０．６倍以上、１．４倍以下の屈折率を有する材料で構成されていることが好ましい。半導体基板１１はシリコン（Ｓｉ）であるため、第１材料層１４１は、シリコンと屈折率が近い材料で構成されていることが好ましく、シリコンの屈折率の０．６倍以上１．４倍以下の屈折率を有する材料で構成されていることが好ましい。このような条件を満たす第１材料層１４１として、酸化チタン（ＴｉＯｘ；例えばＴｉＯ２）又は酸化鉄（ＦｅｘＯｙ；例えばＦｅ２Ｏ３）、若しくは酸化チタンと酸化鉄の積層膜が例示される。
　第１材料層１４１が半導体基板１１と屈折率が近い材料（例えば、ＴｉＯ２、Ｆｅ２Ｏ３）で構成されることにより、第１材料層１４１と半導体基板１１との間での光の反射を抑制することができるので、単位画素Ｐの光学的特性の向上が可能である。
　なお、第１材料層１４１は，ＴｉＯｘ、ＦｅｘＯｙに限定されるものではなく、例えば、ＳｉＯｘ（例えば、ＳｉＯ２）又はＳｉＮｘ（例えば、Ｓｉ３Ｎ４）、若しくは、ＳｉＯｘとＳｉＮｘとの積層膜であってあってもよい。あるいは、第１材料層１４１は、酸化タンタル（ＴａＯｘ）、ダイヤモンド、酸化ジルコニウム（ＺｒＯｘ）、酸化ハフニウム（ＨｆＯｘ）、酸化セリウム（ＣｅＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化ニオブ（ＮｂＯｘ）のいずれか１つ以上であってもよい。第１材料層１４１は、ノンドープのポリシリコン（Ｐｏｌｙ－Ｓｉ）やアモルファスシリコン（ａ－Ｓｉ）であってもよい。
　絶縁膜１４５は、例えば、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、又は、酸化ハフニウム（ＨｆＯｘ）膜である。例えば、絶縁膜１４５として、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、又は、酸化ハフニウム（ＨｆＯｘ）膜を用いることによって、絶縁膜１４５を負の固定電荷を有するピニング膜とすることができる。このピニング膜が誘起する電界により、ピニング膜と接する半導体基板１１にホール蓄積層を形成することができ、ピニング膜と接する半導体基板１１の界面準位に起因した暗電流の発生を抑制することができる。
　なお、図３及び図４に示すように、画素内分離部１４は、同色のカラーフィルタ２１と平面視で重なる光電変換部１２Ａ，１２Ｂ，１２Ｃ，１２Ｄ間に位置する。画素内分離部１４は、平面視で同色間を分離している。このため、画素内分離部１４を「同色間分離部」と言い換えてもよい。
　図３及び図４に示すように、連結部１５は、隣り合う単位画素Ｐ間に設けられ、隣り合う一方の単位画素Ｐの画素内分離部１４と他方の単位画素Ｐの画素内分離部１４とを連結する。連結部１５は、画素内分離部１４と一体に形成されている。図７に示すように、連結部１５は、例えば、第１材料層１４１と絶縁膜１４５とを有する。連結部１５が有する第１材料層１４１は、画素内分離部１４が有する第１材料層１４１と同一組成を有する。連結部１５が有する第１材料層１４１は、画素内分離部１４が有する第１材料層１４１と一体に形成されている。同様に、連結部１５が有する絶縁膜１４５は、画素内分離部１４が有する絶縁膜１４５と同一組成を有する。連結部１５が有する絶縁膜１４５は、画素内分離部１４が有する絶縁膜１４５と一体に形成されている。
　図５から図７に示すように、半導体基板１１の第１面１１Ｓ１には、半導体基板１１の第１面１１Ｓ１での反射防止を兼ねた固定電荷層１６が設けられている。固定電荷層１６は、正の固定電荷を有する膜でもよいし、負の固定電荷を有する膜でもよい。固定電荷層１６の構成材料としては、半導体基板１１のバンドギャップよりも広いバンドギャップを有する半導体材料又は導電材料が挙げられる。具体的には、例えば、例えば、酸化ハフニウム（ＨｆＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化タンタル（ＴａＯｘ）、酸化チタン（ＴｉＯｘ）、酸化ランタン（ＬａＯｘ）、酸化プラセオジム（ＰｒＯｘ）、酸化セリウム（ＣｅＯｘ）、酸化ネオジム（ＮｄＯｘ）、酸化プロメチウム（ＰｍＯｘ）、酸化サマリウム（ＳｍＯｘ）、酸化ユウロピウム（ＥｕＯｘ）、酸化ガドリニウム（ＧｄＯｘ）、酸化テルビウム（ＴｂＯｘ）、酸化ジスプロシウム（ＤｙＯｘ）、酸化ホルミウム（ＨｏＯｘ）、酸化ツリウム（ＴｍＯｘ）、酸化イッテルビウム（ＹｂＯｘ）、酸化ルテチウム（ＬｕＯｘ）、酸化イットリウム（ＹＯｘ）、窒化ハフニウム（ＨｆＮｘ）、窒化アルミニウム（ＡｌＮｘ）、酸窒化ハフニウム（ＨｆＯｘＮｙ）及び酸窒化アルミニウム（ＡｌＯｘＮｙ）等が挙げられる。固定電荷層１６は、単層膜としてもよいし、異なる材料からなる積層膜としてもよい。
　集光部２０は、受光部１０の第１面１１Ｓ１に設けられ、例えば、単位画素Ｐごとに予め設定された色、例えば赤色光（Ｒ）、緑色光（Ｇ）又は青色光（Ｂ）を選択的に透過させるカラーフィルタ２１と、カラーフィルタ２１の単位画素Ｐの間に設けられた遮光部２２と、平坦化層２３と、レンズ層２４Ｌとを有し、受光部１０側からこの順に積層されている。
　図３に示すように、カラーフィルタ２１は、例えば、２行×２列で配置された４つの単位画素Ｐに対して、緑色光（Ｇ）を選択的に透過させるカラーフィルタ２１Ｇが対角線上に２つ配置され、赤色光（Ｒ）及び青色光（Ｂ）を選択的に透過させるカラーフィルタ２１Ｒ，２１Ｂが、直交する対角線上に１つずつ配置されている。各カラーフィルタ２１Ｒ，２１Ｇ，２１Ｂが設けられた単位画素Ｐでは、例えば、それぞれの光電変換部１２において対応する色光が検出されるようになっている。即ち、画素部１００Ａでは、それぞれ、赤色光（Ｒ）、緑色光（Ｇ）及び青色光（Ｂ）を検出する単位画素Ｐが、ベイヤー状に配列されている。
　遮光部２２は、カラーフィルタ２１に斜め入射した光の隣接する単位画素Ｐへの漏れ込みを防ぐためのものであり、上記のように、カラーフィルタ２１の単位画素Ｐの間に設けられている。換言すると、遮光部２２は、画素部１００Ａにおいて、格子状に設けられている。遮光部２２を構成する材料としては、例えば、遮光性を有する導電材料が挙げられる。具体的には、例えば、タングステン（Ｗ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）又はＡｌと銅（Ｃｕ）との合金等が挙げられる。
　平坦化層２３は、カラーフィルタ２１及び遮光部２２によって構成される光入射側Ｓ１の表面を平坦化するためのものである。平坦化層２３は、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）及び酸窒化シリコン（ＳｉＯｘＮｙ）等を用いて形成されている。
　レンズ層２４Ｌは、画素部１００Ａの全面を覆うように設けられており、その表面には、例えばギャップレスに設けられた複数のオンチップレンズ２４を有する。オンチップレンズ２４は、その上方から入射した光を光電変換部１２へ集光するためのものであり、例えば、単位画素Ｐごとに設けられている。即ち、オンチップレンズ２４は、単位画素Ｐ内の複数の光電変換部１２に跨って設けられている。また、平面視において、画素間分離部１３と、複数のオンチップレンズ２４の境界とは、略一致している。
　レンズ層２４Ｌは、例えば、酸化シリコン（ＳｉＯｘ）や窒化シリコン（ＳｉＮｘ）等の無機材料により形成されている。この他、レンズ層２４Ｌは、エピスルフィド系樹脂、チエタン化合物やその樹脂等の高屈折率の有機材料を用いて形成してもよい。オンチップレンズ２４の形状は、特に限定されるものではなく、半球形状や半円筒状等の各種レンズ形状を採用することができる。
　多層配線層３０は、受光部１０の第１面１１Ｓ１とは反対側、具体的には、半導体基板１１の第２面１１Ｓ２側に設けられている。多層配線層３０は、例えば、複数の配線層３１，３２，３３が、層間絶縁層３４を間に積層された構成を有する。多層配線層３０には、例えば、上述した読み出し回路の他に、垂直駆動回路１１１、カラム信号処理回路１１２、水平駆動回路１１３、出力回路１１４、制御回路１１５及び入出力端子１１６等が形成されている。
　配線層３１，３２，３３は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）又はタングステン（Ｗ）等を用いて形成されている。この他、配線層３１，３２，３３は、ポリシリコン（Ｐｏｌｙ－Ｓｉ）を用いて形成するようにしてもよい。
　層間絶縁層３４は、例えば、酸化シリコン（ＳｉＯｘ）、ＴＥＯＳ、窒化シリコン（ＳｉＮｘ）及び酸窒化シリコン（ＳｉＯｘＮｙ）等のうちの１種よりなる単層膜、あるいはこれらのうちの２種以上よりなる積層膜により形成されている。
（実施形態１の効果）
　以上説明したように、本開示の実施形態１に係る撮像装置１は、第１面１１Ｓ１と、第１面１１Ｓ１の反対側に位置する第２面１１Ｓ２とを有し、複数の単位画素Ｐが行列状に配設されると共に、単位画素Ｐ毎に、受光量に応じた電荷を光電変換により生成する複数の光電変換部１２を有する半導体基板１１と、隣り合う単位画素Ｐ間に設けられ、隣り合う単位画素Ｐ間を電気的且つ光学的に分離する空隙部１３１を有する画素間分離部１３と、単位画素Ｐ内で隣り合う光電変換部１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ間に設けられ、隣り合う光電変換部１２の間を電気的に分離する第１材料層１４１を有する画素内分離部１４と、隣り合う単位画素Ｐ間に設けられ、隣り合う一方の単位画素Ｐの画素内分離部１４と他方の単位画素Ｐの画素内分離部１４とを連結する連結部１５と、を備える。
　これによれば、画素間分離部１３の空隙部１３１は、単位画素Ｐ内に入射した光を全反射させて、単位画素Ｐ内に閉じ込めることが可能である。これにより、隣り合う単位画素Ｐ間で混色を抑制することができる。また、画素内分離部１４の第１材料層１４１として、半導体基板１１を構成する材料（例えば、シリコン）に屈折率が近い材料を用いることができる。これにより、単位画素Ｐ内では、隣り合う光電変換部１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ間で光の反射や散乱を抑制することができる。以上から、撮像装置１は、光学特性を向上させることが可能である。
　また、単位画素Ｐの微細化、高集積化が進展すると、画素間分離部１３が有する空隙部１３１のアスペクト比が高くなることが考えられる。空隙部１３１のアスペクト比が高くなると、例えば、液体を用いる洗浄又はエッチング工程や、洗浄又はエッチング後の乾燥工程で、画素内分離部１４を含むパターンが倒壊し易くなる。しかしながら、撮像装置１では、隣り合う一方の単位画素Ｐの画素内分離部１４と他方の単位画素Ｐの画素内分離部１４とを、単位画素Ｐ間に配置された連結部１５が連結する。これにより、パターン倒壊を抑制することができる。
（実施形態１の変形例）
　上記の実施形態１では、図３に示したように、１つの単位画素Ｐが、４つの光電変換部１２Ａ，１２Ｂ，１２Ｃ，１２Ｄを有することを態様した。図４に示した単位画素Ｐは、４つの光電変換部１２Ａ，１２Ｂ，１２Ｃ，１２ＤがＸ軸方向とＹ軸方向にそれぞれ２つずつ並んでいることから、本明細書では２×２型ともいう。しかしながら、本開示の実施形態において、単位画素Ｐの構成は、２×２型に限定されない。
（１）変形例１
　図８は、本開示の実施形態１の変形例１に係る撮像装置１Ａを示す平面図である。図８に示す撮像装置１Ａは、本開示の「光検出装置」の一例である。撮像装置１Ａにおいて、複数の単位画素Ｐの各々は、２個の光電変換部１２Ａ、１２Ｂを有する。図８に示す単位画素Ｐは、２個の光電変換部１２Ａ，１２ＢがＸ軸方向に並びかつＹ軸方向には並んでいないことから、本明細書では２×１型ともいう。
　図８に示す２×１型の単位画素Ｐを備える撮像装置１Ａは、隣り合う単位画素Ｐ間に設けられ、隣り合う単位画素Ｐ間を電気的且つ光学的に分離する空隙部１３１を有する画素間分離部１３と、単位画素Ｐ内で隣り合う光電変換部１２Ａ、１２Ｂ間に設けられ、隣り合う光電変換部１２の間を電気的に分離する第１材料層１４１を有する画素内分離部１４と、隣り合う単位画素Ｐ間に設けられ、隣り合う一方の単位画素Ｐの画素内分離部１４と他方の単位画素Ｐの画素内分離部１４とを連結する連結部１５と、を備える。
　これにより、撮像装置１Ａは、撮像装置１と同様に、隣り合う単位画素Ｐ間での混色を防止するとともに、単位画素Ｐ内では隣り合う光電変換部１２Ａ、１２Ｂ間で光の反射や散乱を抑制することができる。また、撮像装置は、隣り合う一方の単位画素Ｐの画素内分離部１４と他方の単位画素Ｐの画素内分離部１４とを連結部１５が連結するため、空隙部１３１のアスペクト比が高くなる場合でもパターンの倒壊を抑制することができる。
（２）変形例２
　図９は、本開示の実施形態１の変形例２に係る撮像装置１Ｂを示す平面図である。図９に示す撮像装置１Ｂは、本開示の「光検出装置」の一例である。撮像装置１Ｂにおいて、複数の単位画素Ｐの各々は、９個の光電変換部１２を有する。図９に示す単位画素Ｐは、９個の光電変換部１２がＸ軸方向とＹ軸方向とにそれぞれ３個ずつ並んでいることから、本明細書では３×３型ともいう。
　図９に示す３×３型の単位画素Ｐを備える撮像装置１Ｂは、空隙部１３１を有する画素間分離部１３と、第１材料層１４１を有する画素内分離部１４と、連結部１５とを備える。これにより、撮像装置１Ｂは、撮像装置１と同様に、隣り合う単位画素Ｐ間での混色を防止するとともに、単位画素Ｐ内では隣り合う複数（例えば、９個）の光電変換部１２間で光の反射や散乱を抑制することができる。また、撮像装置１Ｂは、隣り合う一方の単位画素Ｐの画素内分離部１４と他方の単位画素Ｐの画素内分離部１４とを連結部１５が連結するため、空隙部１３１のアスペクト比が高くなる場合でもパターンの倒壊を抑制することができる。
（３）変形例３
　図１０は、本開示の実施形態１の変形例３に係る撮像装置１Ｃを示す平面図である。図１０に示す撮像装置１Ｃは、本開示の「光検出装置」の一例である。撮像装置１Ｃにおいて、複数の単位画素Ｐの各々は、１６個の光電変換部１２を有する。図１０に示す単位画素Ｐは、１６個の光電変換部１２がＸ軸方向とＹ軸方向とにそれぞれ４個ずつ並んでいることから、本明細書では４×４型ともいう。
　図１０に示す４×４型の単位画素Ｐを備える撮像装置１Ｃは、空隙部１３１を有する画素間分離部１３と、第１材料層１４１を有する画素内分離部１４と、連結部１５とを備える。これにより、撮像装置１Ｃは、撮像装置１と同様に、隣り合う単位画素Ｐ間での混色を防止するとともに、単位画素Ｐ内では隣り合う複数（例えば、１６個）の光電変換部１２間で光の反射や散乱を抑制することができる。また、撮像装置１Ｃは、隣り合う一方の単位画素Ｐの画素内分離部１４と他方の単位画素Ｐの画素内分離部１４とを連結部１５が連結するため、空隙部１３１のアスペクト比が高くなる場合でもパターンの倒壊を抑制することができる。
＜実施形態２＞
　上記の実施形態１では、図５から図７に示したように、画素間分離部１３及び画素内分離部１４がそれぞれ、半導体基板１１の厚さ方向（例えば、Ｚ軸方向）に沿って半導体基板１１の第１面１１Ｓ１と第２面１１Ｓ２との間を貫通している態様を示した。しかしながら、本開示の実施形態はこれに限定されない。画素間分離部１３及び画素内分離部１４の少なくとも一方が、半導体基板１１を貫通していなくてもよい。
　図１１は、本開示の実施形態２に係る撮像装置１Ｄの構成例を示す断面図である。図１１に示す撮像装置１Ｄにおいて、図５等に示した撮像装置１との違いは、画素間分離部１３及び画素内分離部１４が半導体基板１１を貫通していない点である。撮像装置１Ｄにおいて、画素間分離部１３及び画素内分離部１４は、半導体基板１１の第１面１１Ｓ１側から半導体基板１１の厚さ方向（例えば、Ｚ軸方向）の途中位置まで設けられている。なお、撮像装置１Ｄは例えば裏面照射型であるため、第１面１１Ｓ１は裏面に相当する。
　例えば、画素間分離部１３は、空隙部１３１と、空隙部１３１と半導体基板１１との間に設けられた絶縁膜１３５とを有する。空隙部１３１及び絶縁膜１３５は、半導体基板１１の裏面に相当する第１面１１Ｓ１側から半導体基板１１の厚さ方向（例えば、Ｚ軸方向）の途中位置まで設けられている。空隙部１３１及び絶縁膜１３５は、半導体基板１１の表面に相当する第２面１１Ｓ２側には到達していない。
　同様に、画素内分離部１４は、第１材料層１４１と、第１材料層１４１と半導体基板１１との間に設けられた絶縁膜１４５とを有する。第１材料層１４１及び絶縁膜１４５は、半導体基板１１の裏面に相当する第１面１１Ｓ１側から半導体基板１１の厚さ方向（例えば、Ｚ軸方向）の途中位置まで設けられている。第１材料層１４１及び絶縁膜１４５は、半導体基板１１の表面に相当する第２面１１Ｓ２側には到達していない。
　撮像装置１Ｄが有する単位画素Ｐの平面視による構造は、例えば、図３及び図４に示した撮像装置１が有する単位画素Ｐの平面視による構造と同じである。また、実施形態２においても、実施形態１の変形例１から変形例３の構成を適用可能である。撮像装置１Ｄが有する単位画素Ｐは、図３及び図４に示した２×２型に限定されるものではなく、例えば、図８に示した２×１型、図９に示した３×３型又は図１０に示した４×４型であってもよい。
　撮像装置１Ｄは、空隙部１３１を有する画素間分離部１３と、第１材料層１４１を有する画素内分離部１４と、連結部１５とを備える。これにより、撮像装置１Ｄは、撮像装置１と同様に、隣り合う単位画素Ｐ間での混色を防止するとともに、単位画素Ｐ内では隣り合う複数の光電変換部１２間で光の反射や散乱を抑制することができる。また、撮像装置１Ｄは、隣り合う一方の単位画素Ｐの画素内分離部１４と他方の単位画素Ｐの画素内分離部１４とを連結部１５が連結するため、空隙部１３１のアスペクト比が高くなる場合でもパターンの倒壊を抑制することができる。
＜実施形態３＞
　上記の実施形態１では、画素内分離部１４（すなわち、同色間分離部）の平面視による形状が格子状であることを説明した。本開示の実施形態では、格子状の画素内分離部１４について、格子の交差部と、格子の直線部とを互いに異なる材料で構成してもよい。
　図１２は、本開示の実施形態３に係る撮像装置１Ｅの構成例を示す平面図である。図１３から図１５は、本開示の実施形態３に係る撮像装置１Ｅの構成例を示す断面図である。図１３は、図１２に示す平面図をＤ－Ｄ´線で切断した断面図である。図１４は、図１２に示す平面図をＥ－Ｅ´線で切断した断面図である。図１５は、図１２に示す平面図をＦ－Ｆ´線で切断した断面図である。なお、図１２において、図１３から図１５に示すオンチップレンズ２４の図示は省略している。
　図１２に示すように、画素内分離部１４は、半導体基板１１の厚さ方向（例えば、Ｚ軸方向）からの平面視で、Ｘ軸方向（本開示の「第１方向」の一例）に延設された第１直線部１４Ｌ１とＸ軸方向と直交するＹ軸方向（本開示の「第２方向」の一例）に延設された第２直線部１４Ｌ２と、第１直線部１４Ｌ１と第２直線部１４Ｌ２とが交差する領域に位置する交差部１４ＣＲと、を有する。撮像装置１Ｅにおいて、第１直線部１４Ｌ１、第２直線部１４Ｌ２及び連結部１５は互いに同一の材料で構成されている。また、交差部１４ＣＲは、第１直線部１４Ｌ１、第２直線部１４Ｌ２及び連結部１５とは異なる材料で構成されている。
　例えば、画素内分離部１４は、第１材料層として、第１直線部１４Ｌ１、第２直線部１４Ｌ２及び連結部１５に用いられる第２材料層１４２と、交差部１４ＣＲに用いられる第３材料層１４３と、を有する。第２材料層１４２は、ボロンをドープしたアモルファスシリコン（ＢＤＡＳ）層を有する。ＢＤＡＳ層におけるボロン（Ｂ）濃度は、例えば１×１０１８ｃｍ－３以上である。これにより、第１直線部１４Ｌ１及び第２直線部１４Ｌ２が配置されるトレンチの側壁のピニングを強化することができる。
　また、第３材料層１４３は、半導体基板１１を構成しているシリコン（Ｓｉ）と屈折率の近い材料層、例えば、酸化チタン層及び酸化鉄層の少なくとも一方を有する。第３材料層１４３と半導体基板１１との屈折率差は、第２材料層と半導体基板との屈折率差よりも大きい。これにより、構造上、光の反射や散乱が比較的生じ易い交差部１４ＣＲにおいても、光の反射や散乱を抑制することができる。
　撮像装置１Ｅは、空隙部１３１を有する画素間分離部１３と、第１材料層として第２材料層１４２及び第３材料層１４３を有する画素内分離部１４と、連結部１５とを備える。これにより、撮像装置１Ｅは、隣り合う単位画素Ｐ間での混色を防止するとともに、単位画素Ｐ内では隣り合う複数の光電変換部１２間で光の反射や散乱を抑制することができる。特に、画素内分離部１４の第１直線部１４Ｌ１及び第２直線部１４Ｌ２ではトレンチ側壁のピニングを強化し、交差部１４ＣＲでは光の反射や、散乱を抑制することが可能である。
　また、撮像装置１Ｅは、撮像装置１と同様に、隣り合う一方の単位画素Ｐの画素内分離部１４と他方の単位画素Ｐの画素内分離部１４とを連結部１５が連結するため、空隙部１３１のアスペクト比が高くなる場合でもパターンの倒壊を抑制することができる。
　なお、実施形態３においても、実施形態１の変形例１から変形例３の構成を適用可能である。撮像装置１Ｅが有する単位画素Ｐは、図３及び図４に示した２×２型に限定されるものではなく、例えば、図８に示した２×１型、図９に示した３×３型又は図１０に示した４×４型であってもよい。
＜実施形態４＞
　次に、本開示の実施形態４として、実施形態１で説明した撮像装置１の画素間分離部１３、画素内分離部１４及び連結部１５の製造方法を説明する。なお、撮像装置は、レジスト塗布装置、露光装置、エッチング装置、イオン注入装置、成膜装置など、各種の装置を用いて製造される。以下、これらの装置を、製造装置と総称する。
　図１６Ａから図１６Ｄは、本開示の実施形態４に係る撮像装置の製造方法を工程順に示す図である。図１６Ａから図１６Ｄに示す各ステップＳＴ１１からＳＴ１７において、上段の図は平面図であり、下段の図は断面図を示す。上段の平面図において、ａ線は、格子状の画素間分離部１３（異色間分離部）が形成される領域と交差する線である。ｂ線は、格子状の画素内分離部１４（同色間分離部）が形成される領域と交差する線である。ｃ線は、隣り合う単位画素Ｐ間で画素内分離部１４（同色間分離部）同士を連結する連結部１５が形成される領域の連結方向と交差する線である。
　また、図１６Ａから図１６Ｄに示す各ステップＳＴ１１からＳＴ１７において、下段の断面図の領域Ｒａはａ線に沿う領域を示し、領域Ｒｂはｂ線に沿う領域を示し、領域Ｒｃはｃ線に沿う領域を示す。なお、下段の断面図では、各領域Ｒａ、Ｒｂ、Ｒｃを一方向に並べて記載しているが、これは紙面の都合上から模式的に記載したものである。各領域Ｒａ、Ｒｂ、Ｒｃは、実際には一方向に並んではいない。各領域Ｒａ、Ｒｂ、Ｒｃの実際の位置は、上段の平面図に示すａ線、ｂ線、ｃ線と重なる位置である。
　図１６ＡのステップＳＴ１１に示すように、製造装置は、半導体基板１１の表面である第２面１１Ｓ２の側から、半導体基板１１を部分的にエッチングして、スリットＨ１を形成する。スリットＨ１は、画素内分離部１４が形成される領域Ｒｂと、連結部１５が形成される領域Ｒｃとに形成される。
　次に、製造装置は、半導体基板１１の第２面１１Ｓ２側に絶縁膜１４５と、材料膜１６１とをこの順で成膜して、領域Ｒｂ、ＲｃのスリットＨ１を埋め込む。上述したように、絶縁膜１４５はスリット側壁のピニング膜である。材料膜１６１は、半導体基板１１を構成するシリコン（Ｓｉ）に対してドライエッチングの選択性を有する材料であることが好ましく、例えば、Ｓｉ３Ｎ４又はＳｉＯ２であることが好ましい。
　次に、製造装置は、半導体基板１１の第２面１１Ｓ２側に例えばＣＭＰ処理を施して、第２面１１Ｓ２上から材料膜１６１と絶縁膜１４５とを除去する。これにより、図１６ＡのステップＳＴ１２に示すように、画素内分離部１４が形成される領域Ｒｂと、連結部１５が形成される領域Ｒｃとが材料膜１６１及び絶縁膜１４５で埋め込まれ、それ以外の領域の第２面１１Ｓ２上から材料膜１６１と絶縁膜１４５とが除去された形となる。
　次に、図１６ＢのステップＳＴ１３に示すように、製造装置は、半導体基板１１の第２面１１Ｓ２上にマスクＭ１を形成する。マスクＭ１は、画素内分離部１４が形成される領域Ｒｂを覆い、連結部１５が形成される領域Ｒｃと、画素間分離部１３が形成される領域Ｒａとを露出する形状を有する。すなわち、マスクＭ１は、単位画素Ｐを覆い、隣り合う単位画素Ｐ間を露出する形状を有する。マスクＭ１を構成する材料は、例えばＳｉＯｘ、ＳｉＮｘ、又は、アモルファスカーボン（ａ－Ｃ）である。
　次に、製造装置は、マスクＭ１から露出している領域Ｒａをエッチングして、領域ＲａにスリットＨ２を形成する。このエッチング工程では、半導体基板１１を構成するシリコンがエッチングされ易く、領域Ｒｃを埋め込んでいる材料膜１６１及び絶縁膜１４５とマスクＭ１はエッチングされ難い条件で、半導体基板１１をウェットエッチング又はドライエッチングする。これにより、領域ＲａにスリットＨ２が形成される。マスクＭ１下から露出している領域Ｒｃの材料膜１６１及び絶縁膜１４５はほとんどエッチングされずに、スリットＨ１内に残される。
　次に、製造装置は、半導体基板１１の第２面１１Ｓ２側に絶縁膜１３５と、材料膜１６３とをこの順で成膜して、領域ＲａのスリットＨ２を埋め込む。材料膜１６３は、例えばポリシリコン（Ｐｏｌｙ－Ｓｉ）である。次に、製造装置は、半導体基板１１の第２面１１Ｓ２側に例えばＣＭＰ処理を施して、第２面１１Ｓ２上から材料膜１６３と絶縁膜１３５とマスクＭ１とを除去する。これにより、図１６ＢのステップＳＴ１４に示すように、画素間分離部１３が形成される領域Ｒａが材料膜１６３及び絶縁膜１３５で埋め込まれ、それ以外の領域の第２面１１Ｓ２上から材料膜１６３と絶縁膜１３５とが除去された形となる。
　次に、製造装置は、半導体基板１１の第２面１１Ｓ２側から、材料膜１６３、１６５を同時に（または、別々に）リセスを行う。リセスはエッチバックであってもよい。次に、図１６ＣのステップＳＴ１５において、製造装置はリセスにより生じた凹部に絶縁膜１６７を埋め込む。絶縁膜１６７は、例えばＳｉＯｘ又はＳｉＮｘである。画素間分離部１３、画素内分離部１４及び連結部１５の形成工程について、ＦＥＯＬ（Ｆｒｏｎｔ　Ｅｎｄ　ｏｆ　Ｌｉｎｅ）工程での処理が終了する。
　次に、図１６ＣのステップＳＴ１６から裏面工程である。ステップＳＴ１６において、製造装置は半導体基板１１の裏面である第１面１１Ｓ１にアルカリ溶液を用いたウェットエッチング処理を施して、第１面１１Ｓ１側に材料膜１６１、１６３を露出させる。アルカリ溶液を用いたウェットエッチングでは、半導体基板１１を構成するシリコン（Ｓｉ）はエッチングされるが、材料膜１６３（例えば、ポリシリコン）はエッチングされ難い。
　次に、製造装置は、材料膜１６１はエッチングされ易く、材料膜１６４及び半導体基板１１はエッチングされ難い条件で、材料膜１６１をエッチングする。これにより、画素内分離部１４が形成される領域ＲｂのスリットＨ１内、及び、連結部１５が形成される領域Ｒｃ内のスリットＨ１から材料膜１６１をそれぞれ除去する。
　次に、図１６ＤのステップＳＴ１７に示すように、製造装置は、半導体基板１１の第１面１１Ｓ１側に第１材料層１４１を成膜して、領域Ｒｂ、ＲｃのスリットＨ１を埋め込む。上述したように、第１材料層１４１は、例えばＴｉＯ２又はＦｅ２Ｏ３である。
　次に、製造装置は、半導体基板１１の第１面１１Ｓ１側に例えばＣＭＰ処理を施して、第１面１１Ｓ１上から第１材料層１４１を除去する。これにより、画素内分離部１４が形成される領域Ｒｂと、連結部１５が形成される領域Ｒｃとが第１材料層１４１で埋め込まれ、それ以外の領域の第１面１１Ｓ１上から第１材料層１４１が除去された形となる。
　次に、製造装置は、画素間分離部１３が形成される領域Ｒａ内に埋め込まれている材料膜１６３をエッチングして除去し、空隙部１３１を形成する。材料膜１６３は例えばポリシリコンであり、第１材料層１４１は例えばＴｉＯ２又はＦｅ２Ｏ３である。このため、第１材料層１４１をエッチングすることなく、材料膜１６３をウェットエッチングで除去することが可能である。
　以上の工程を経て、実施形態１で説明した撮像装置１の画素間分離部１３、画素内分離部１４及び連結部１５が完成する。
　また、実施形態４に係る製造方法によれば、ＦＥＯＬ工程で、画素内分離部１４が形成される領域Ｒｂ及び連結部が形成される領域Ｒｃの各スリットＨ１に材料膜１６１を埋め込む（ステップＳＴ１２）。その後、裏面工程で、スリットＨ１内から材料膜１６１を除去し（ステップＳＴ１６）、材料膜１６１を除去したスリットＨ１内に第１材料層１４１を埋め込む。例えば、裏面工程ではなく、ＦＥＯＬ工程で第１材料層１４１を形成する場合と比べて、第１材料層１４１にコンタミネーションが生じる可能性を低減することができる。
　ＦＥＯＬ工程で第１材料層１４１を形成する場合は、ソース・ドレイン等のアニール工程での熱処理温度を考慮して、第１材料層１４１に耐熱性の高い材料を選択する必要がある。
しかし、実施形態１の製造方法では、高温アニール工程を経た後の裏面工程で第１材料層１４１を形成する。このため、第１材料層１４１に耐熱性が比較的低い材料を用いることができる。第１材料層１４１の材料選択の幅を広げることができる。
（実施形態４の変形例）
　上記の実施形態４では、ＦＥＯＬ工程で、画素内分離部１４が形成される領域Ｒｂ及び連結部が形成される領域Ｒｃの各スリットＨ１に材料膜１６１を一旦埋め込み、裏面工程で材料膜１６１を除去してから、上記スリットＨ１に第１材料層１４１を埋め込んで、画素内分離部１４及び連結部１５を形成することを説明した。しかしながら、本開示の実施形態において、画素内分離部１４及び連結部１５の形成方法はこれに限定されない。
（１）変形例１
　本開示の実施形態では、ＦＥＯＬ工程で、領域Ｒｂ、Ｒｃの各スリットＨ１に埋め込んだ材料膜１６１（例えば、ＳｉＮ又はＳｉＯ２）をそのまま第１材料層として残してもよい。この場合、材料膜１６１が本開示の「第１材料層」の一例となる。
　図１７は、本開示の実施形態４の変形例１に係る撮像装置の製造方法を工程順に示す図である。上述の図１６Ａから図１６Ｄと同様に、図１７に示すステップＳＴ２１、ＳＴ２２において、上段の図は平面図であり、下段の図は断面図を示す。図１７のステップＳＴ２１において、半導体基板１１の裏面である第１面１１Ｓ１にアルカリ溶液を用いたウェットエッチング処理を施して、第１面１１Ｓ１側に材料膜１６１、１６３を露出させる工程までは、実施形態４のステップＳＴ１６と同じである。
　実施形態４の変形例１では、第１面１１Ｓ１側に材料膜１６１、１６３を露出させた後、図１７のステップＳＴ２２に示すように、製造装置は、領域Ｒａ内に埋め込まれている材料膜１６３をエッチングして除去し、空隙部１３１を形成する。材料膜１６３は例えばポリシリコンであり、第１材料層１４１は例えばＴｉＯ２又はＦｅ２Ｏ３である。このため、第１材料層１４１をエッチングすることなく、材料膜１６３をウェットエッチングで除去することが可能である。
　以上の工程を経て、画素間分離部１３、画素内分離部１４及び連結部１５が完成する。上述したように、この変形例１では、領域Ｒｂ、Ｒｃに残された材料膜１６１が本開示の「第１絶縁膜」の一例となる。この変形例１によれば、上記の実施形態４の製造方法と比べて、製造工程の短縮、簡易化が可能である。
（２）変形例２
　本開示の実施形態では、ＦＥＯＬ工程で、領域Ｒｂ、Ｒｃの各スリットＨ１にＳｉＮ又はＳｉＯ２等の材料膜１６１ではなく、ＴｉＯ２又はＦｅ２Ｏ３等の第１材料層１４１を埋め込んでもよい。これにより、第１材料層１４１について材料選択の幅が狭くなる可能性や、熱履歴の低温化が必要になる可能性は生じるが、その一方で、材料膜１６１の形成工程が不要となるので、製造工程の短縮、簡易化が可能である。以下、この変形例２について、図面を用いて工程順に説明する。
　図１８Ａから図１８Ｃは、本開示の実施形態４の変形例２に係る撮像装置の製造方法を工程順に示す図である。上述の図１６Ａから図１６Ｄと同様に、図１８Ａから図１８Ｃに示すステップＳＴ３１からＳＴ３５において、上段の図は平面図であり、下段の図は断面図を示す。図１８ＡのステップＳＴ３１において、半導体基板１１の領域Ｒｂ、ＲｃにスリットＨ１を形成する工程までは、実施形態４のステップＳＴ１６と同じである。
　次に、製造装置は、半導体基板１１の第２面１１Ｓ２側に絶縁膜１４５と、第１材料層１４１とをこの順で成膜して、領域Ｒｂ、ＲｃのスリットＨ１を埋め込む。上述したように、第１材料層１４１は例えばＴｉＯ２又はＦｅ２Ｏ３である。
　次に、製造装置は、半導体基板１１の第２面１１Ｓ２側に例えばＣＭＰ処理を施して、第２面１１Ｓ２上から第１材料層１４１と絶縁膜１４５とを除去する。これにより、図１８ＡのステップＳＴ３１に示すように、画素内分離部１４が形成される領域Ｒｂと、連結部１５が形成される領域Ｒｃとが第１材料層１４１及び絶縁膜１４５で埋め込まれ、それ以外の領域の第２面１１Ｓ２上から第１材料層１４１と絶縁膜１４５とが除去された形となる。
　次に、図１８ＡのステップＳＴ３２に示すように、製造装置は、半導体基板１１の第２面１１Ｓ２上にマスクＭ１を形成する。上述したように、マスクＭ１は、画素内分離部１４が形成される領域Ｒｂを覆い、連結部１５が形成される領域Ｒｃと、画素間分離部１３が形成される領域Ｒａとを露出する形状を有する。マスクＭ１を構成する材料は、例えばＳｉＯｘ、ＳｉＮｘ、又は、アモルファスカーボン（ａ－Ｃ）である。
　次に、製造装置は、マスクＭ１から露出している領域Ｒａをエッチングして、領域ＲａにスリットＨ２を形成する。このエッチング工程では、半導体基板１１を構成するシリコンがエッチングされ易く、領域Ｒｃを埋め込んでいる第１材料層１４１及び絶縁膜１４５とマスクＭ１はエッチングされ難い条件で、半導体基板１１をウェットエッチング又はドライエッチングする。これにより、領域ＲａにスリットＨ２が形成される。マスクＭ１下から露出している領域Ｒｃの第１材料層１４１及び絶縁膜１４５はほとんどエッチングされずに、スリットＨ１内に残される。
　次に、製造装置は、半導体基板１１の第２面１１Ｓ２側に絶縁膜１３５と、材料膜１６３とをこの順で成膜して、領域ＲａのスリットＨ２を埋め込む。材料膜１６３は、例えばポリシリコン（Ｐｏｌｙ－Ｓｉ）である。次に、製造装置は、半導体基板１１の第２面１１Ｓ２側に例えばＣＭＰ処理を施して、第２面１１Ｓ２上から材料膜１６３と絶縁膜１３５とマスクＭ１とを除去する。これにより、図１８ＢのステップＳＴ３３に示すように、画素間分離部１３が形成される領域Ｒａが材料膜１６３及び絶縁膜１３５で埋め込まれ、それ以外の領域の第２面１１Ｓ２上から材料膜１６３と絶縁膜１３５とが除去された形となる。
　次に、製造装置は、半導体基板１１の第２面１１Ｓ２側から、第１材料層１４１及び材料膜１６３を同時に（または、別々に）リセスを行う。リセスはエッチバックであってもよい。次に、図１８ＢのステップＳＴ３４に示すように、製造装置はリセスにより生じた凹部に絶縁膜１６７を埋め込む。絶縁膜１６７は、例えばＳｉＯｘ又はＳｉＮｘである。画素間分離部１３、画素内分離部１４及び連結部１５の形成工程について、ＦＥＯＬ（Ｆｒｏｎｔ　Ｅｎｄ　ｏｆ　Ｌｉｎｅ）工程での処理が終了する。
　次に、図１８ＣのステップＳＴ３５から裏面工程である。ステップＳＴ３５において、製造装置は半導体基板１１の裏面である第１面１１Ｓ１にアルカリ溶液を用いたウェットエッチング処理を施して、第１面１１Ｓ１側に第１材料層１４１及び材料膜１６３を露出させる。アルカリ溶液を用いたウェットエッチングでは、半導体基板１１を構成するシリコン（Ｓｉ）はエッチングされるが、第１材料層１４１及び材料膜１６３（例えば、ポリシリコン）はエッチングされ難い。
　次に、製造装置は、画素間分離部１３が形成される領域Ｒａ内に埋め込まれている材料膜１６３をエッチングして除去し、空隙部１３１を形成する。材料膜１６３は例えばポリシリコンであり、第１材料層１４１は例えばＴｉＯ２又はＦｅ２Ｏ３である。このため、第１材料層１４１をエッチングすることなく、材料膜１６３をウェットエッチングで除去することが可能である。
　以上の工程を経て、実施形態１で説明した撮像装置１の画素間分離部１３、画素内分離部１４及び連結部１５が完成する。この変形例２によれば、領域Ｒｂ、ＲｃのスリットＨ１への材料膜１６１の埋め込み工程とその除去工程とが不要となるため、製造工程の短縮、簡易化が可能である。
＜実施形態５＞
　次に、本開示の実施形態５として、実施形態２で説明した撮像装置１Ｄの画素間分離部１３、画素内分離部１４及び連結部１５の製造方法を説明する。
　図１９Ａ及び図１９Ｂは、本開示の実施形態５に係る撮像装置の製造方法を工程順に示す図である。図１９Ａ及び図１９Ｂに示すステップＳＴ４１からＳＴ４４において、上段の図は平面図であり、下段の図は断面図を示す。なお、図１９ＡのステップＳＴ４１からＳＴ４４は全て裏面工程である。
　図１９ＡのステップＳＴ４１に示すように、製造装置は、半導体基板１１の裏面である第１面１１Ｓ１の側から、半導体基板１１を部分的にエッチングして、スリットＨ１を形成する。スリットＨ１は、画素内分離部１４が形成される領域Ｒｂと、連結部１５が形成される領域Ｒｃとに形成される。
　次に、製造装置は、半導体基板１１の第１面１１Ｓ１側に絶縁膜１４５と、第１材料層１４１とをこの順で成膜して、領域Ｒｂ、ＲｃのスリットＨ１を埋め込む。絶縁膜１４５は、ピニング膜であり、例えば、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、又は、酸化ハフニウム（ＨｆＯｘ）膜である。第１材料層１４１は、例えばＴｉＯ２又はＦｅ２Ｏ３である。
　次に、製造装置は、半導体基板１１の第１面１１Ｓ１側に例えばＣＭＰ処理を施して、第１面１１Ｓ１上から第１材料層１４１と絶縁膜１４５とを除去する。これにより、図１９ＡのステップＳＴ４２に示すように、画素内分離部１４が形成される領域Ｒｂと、連結部１５が形成される領域Ｒｃとが第１材料層１４１及び絶縁膜１４５で埋め込まれ、それ以外の領域の第１面１１Ｓ１上から第１材料層１４１と絶縁膜１４５とが除去された形となる。
　次に、図１９ＢのステップＳＴ４３に示すように、製造装置は、半導体基板１１の第１面１１Ｓ１上にマスクＭ１を形成する。マスクＭ１は、画素内分離部１４が形成される領域Ｒｂを覆い、連結部１５が形成される領域Ｒｃと、画素間分離部１３が形成される領域Ｒａとを露出する形状を有する。
　次に、製造装置は、マスクＭ１から露出している領域Ｒａをエッチングして、領域ＲａにスリットＨ２を形成する。このエッチング工程では、半導体基板１１を構成するシリコンがエッチングされ易く、領域Ｒｃを埋め込んでいる第１材料層１４１及び絶縁膜１４５とマスクＭ１はエッチングされ難い条件で、半導体基板１１をウェットエッチング又はドライエッチングする。これにより、領域ＲａにスリットＨ２が形成される。マスクＭ１下から露出している領域Ｒｃの第１材料層１４１及び絶縁膜１４５はほとんどエッチングされずに、スリットＨ１内に残される。
　次に、製造装置は、半導体基板１１の第１面１１Ｓ１側に絶縁膜１３５を成膜して、領域ＲａのスリットＨ２の底面及び側面を覆う。絶縁膜１３５は、ピニング膜であり、例えば、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、又は、酸化ハフニウム（ＨｆＯｘ）膜である。
　次に、製造装置は、半導体基板１１の第１面１１Ｓ１側に例えばＣＭＰ処理を施して、第１面１１Ｓ１上から絶縁膜１３５とマスクＭ１とを除去する。これにより、図１９ＢのステップＳＴ４４に示すように、画素間分離部１３が形成される領域Ｒａに絶縁膜１３５が残され、それ以外の領域から絶縁膜１３５が除去された形となる。
　以上の工程を経て、実施形態２で説明した撮像装置１Ｄの画素間分離部１３、画素内分離部１４及び連結部１５が完成する。実施形態５の製造方法では、ＦＥＯＬ工程ではなく、裏面工程で第１材料層１４１を形成するため、第１材料層１４１にコンタミネーションが生じる可能性を低減することができる。また、第１材料層１４１に耐熱性が比較的低い材料を用いることができるため、第１材料層１４１の材料選択の幅を広げることができる。
＜実施形態６＞
　次に、本開示の実施形態５として、実施形態３で説明した撮像装置１Ｅの画素間分離部１３、画素内分離部１４及び連結部１５の製造方法を説明する。
　図２０Ａから図２０Ｄは、本開示の実施形態６に係る撮像装置の製造方法を工程順に示す図である。図２０Ａ及び図２０Ｄに示すステップＳＴ５１からＳＴ５７において、上段の図は平面図であり、下段の図は断面図を示す。上段の平面図において、ｂ線は、格子状の画素内分離部１４（同色間分離部）の第１直線部１４Ｌ１が形成される領域と交差する線である。ｄ線は、格子状の画素内分離部１４（同色間分離部）の交差部１４ＣＲが形成される領域と交差する線である。
　また、下段の断面図の領域Ｒｂはｂ線に沿う領域を示し、領域Ｒｄはｄ線に沿う領域を示す。なお、下段の断面図では、各領域Ｒａ、Ｒｂ、Ｒｃ、Ｒｄを一方向に並べて記載しているが、これは紙面の都合上から模式的に記載したものである。各領域Ｒａ、Ｒｂ、Ｒｃ、Ｒｄは、実際には一方向に並んではいない。各領域Ｒａ、Ｒｂ、Ｒｃ、Ｒｄの実際の位置は、上段の平面図に示すａ線、ｂ線、ｃ線、ｄ線と重なる位置である。
　図２０ＡのステップＳＴ５１に示すように、製造装置は、半導体基板１１の表面である第２面１１Ｓ２の側から、半導体基板１１を部分的にエッチングして、スリットＨ３を形成する。スリットＨ３は、画素内分離部１４（同色間分離部）の交差部１４ＣＲが形成される領域Ｒｄに形成される。
　次に、製造装置は、半導体基板１１の第２面１１Ｓ２側に絶縁膜１４５と、第３材料層１４３とをこの順で成膜して、領域ＲｄのスリットＨ３を埋め込む。上述したように、絶縁膜１４５はスリット側壁のピニング膜であり、例えば、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、又は、酸化ハフニウム（ＨｆＯｘ）膜である。第３材料層１４３は、半導体基板１１を構成しているシリコン（Ｓｉ）と屈折率の近い材料層であり、例えばＴｉＯ２又はＦｅ２Ｏ３である。
　次に、製造装置は、半導体基板１１の第２面１１Ｓ２側に例えばＣＭＰ処理を施して、第２面１１Ｓ２上から第３材料層１４３と絶縁膜１４５とを除去する。これにより、図２０ＡのステップＳＴ５１に示すように、画素内分離部１４（同色間分離部）の交差部１４ＣＲが形成される領域Ｒｄが第３材料層１４３及び絶縁膜１４５で埋め込まれ、それ以外の領域の第２面１１Ｓ２上から第３材料層１４３と絶縁膜１４５とが除去された形となる。
　次に、図２０ＡのステップＳＴ５２に示すように、製造装置は、半導体基板１１の第２面１１Ｓ２上にマスクＭ２を形成する。マスクＭ２は、画素内分離部１４の交差部１４ＣＲが形成される領域Ｒｄと画素間分離部１３が形成される領域Ｒａとを覆い、画素内分離部１４の直線部（第１直線部１４Ｌ１、第２直線部１４Ｌ２）が形成される領域Ｒｂと連結部１５が形成される領域Ｒｃとを露出する形状を有する。マスクＭ２を構成する材料は、例えばＳｉＯｘ、ＳｉＮｘ、又は、アモルファスカーボン（ａ－Ｃ）である。
　次に、製造装置は、マスクＭ２から露出している領域Ｒｂ、Ｒｃをエッチングして、領域Ｒｂ、ＲｃにスリットＨ１を形成する。
　次に、製造装置は、半導体基板１１の第２面１１Ｓ２側に絶縁膜１４５と、第２材料層１４２とをこの順で成膜して、領域Ｒｂ、ＲｃのスリットＨ１を埋め込む。スリットＨ１に埋め込む絶縁膜１４５は、例えばスリットＨ３に埋め込んだ絶縁膜１４５と同一組成のピニング膜である。第２材料層１４２は、ボロンをドープしたアモルファスシリコン（ＢＤＡＳ）層である。
　次に、製造装置は、半導体基板１１の第２面１１Ｓ２側に例えばＣＭＰ処理を施して、第２面１１Ｓ２上から第２材料層１４２と絶縁膜１４５とマスクＭ２とを除去する。これにより、画素内分離部１４が形成される領域Ｒｂと、連結部１５が形成される領域Ｒｃとが第２材料層１４２及び絶縁膜１４５で埋め込まれ、それ以外の領域の第２面１１Ｓ２上から第２材料層１４２と絶縁膜１４５とが除去された形となる。
　次に、製造装置は、半導体基板１１の第２面１１Ｓ２側から、第２材料層１４２及び第３材料層１４３を同時に（または、別々に）リセスを行う。リセスはエッチバックであってもよい。次に、図２０ＢのステップＳＴ５３において、製造装置はリセスにより生じた凹部に絶縁膜１６７を埋め込む。絶縁膜１６７は、例えばＳｉＯｘ又はＳｉＮｘである。
　次に、図２０ＢのステップＳＴ５４に示すように、製造装置は、半導体基板１１の第２面１１Ｓ２上にマスクＭ３を形成する。マスクＭ３は、画素内分離部１４の直線部が形成される領域Ｒｂと画素内分離部１４の交差部１４ＣＲが形成される領域Ｒｄとを覆い、画素間分離部１３が形成される領域Ｒａと連結部１５が形成される領域Ｒｃとを露出する形状を有する。マスクＭ３を構成する材料は、例えばＳｉＯｘ、ＳｉＮｘ、又は、アモルファスカーボン（ａ－Ｃ）である。
　次に、製造装置は、マスクＭ３から露出している領域Ｒａをエッチングして、領域ＲａにスリットＨ２を形成する。
　次に、製造装置は、半導体基板１１の第２面１１Ｓ２側に絶縁膜１３５と、材料膜１６３とをこの順で成膜して、領域ＲａのスリットＨ２を埋め込む。スリットＨ２に埋め込む絶縁膜１３５は、スリット側壁のピニング膜であり、例えば、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、又は、酸化ハフニウム（ＨｆＯｘ）膜である。材料膜１６３は、例えばポリシリコン（Ｐｏｌｙ－Ｓｉ）である。
　製造装置は、半導体基板１１の第２面１１Ｓ２側に例えばＣＭＰ処理を施して、第２面１１Ｓ２上から材料膜１６３と絶縁膜１３５とマスクＭ３とを除去する。これにより、図２０ＣのステップＳＴ５５に示すように、画素間分離部１３が形成される領域Ｒａが材料膜１６３及び絶縁膜１４５で埋め込まれ、それ以外の領域の第２面１１Ｓ２上から材料膜１６３と絶縁膜１４５とが除去された形となる。
　次に、製造装置は、半導体基板１１の第２面１１Ｓ２側から、材料膜１６３のリセスを行う。リセスはエッチバックであってもよい。次に、図２０ＣのステップＳＴ５６において、製造装置はリセスにより生じた凹部に絶縁膜１６７を埋め込む。領域Ｒａに埋め込む絶縁膜１６７は、例えば領域Ｒｂ、Ｒｃ、Ｒｄに埋め込まれた絶縁膜１６７と同一組成の膜であり、例えばＳｉＯｘ又はＳｉＮｘである。
　次に、製造装置は半導体基板１１の裏面である第１面１１Ｓ１にアルカリ溶液を用いたウェットエッチング処理を施して、第１面１１Ｓ１側に第２材料層１４２、第３材料層１４３、材料膜１６３を露出させる。アルカリ溶液を用いたウェットエッチングでは、半導体基板１１を構成するシリコン（Ｓｉ）はエッチングされるが、材料膜１６３（例えば、ポリシリコン）はエッチングされ難い。
　次に、図２０ＤのステップＳＴ５７に示すように、製造装置は、画素間分離部１３が形成される領域Ｒａ内に埋め込まれている材料膜１６３をエッチングして除去し、空隙部１３１を形成する。材料膜１６３は例えばポリシリコンであり、第２材料層１４２はＢＤＡＳ層であり、第３材料層１４３は例えばＴｉＯ２又はＦｅ２Ｏ３である。このため、第２材料層１４２及び第３材料層１４３をエッチングすることなく、材料膜１６３をウェットエッチングで除去することが可能である。
　以上の工程を経て、実施形態３で説明した撮像装置１Ｅの画素間分離部１３、画素内分離部１４及び連結部１５が完成する。
＜適用例＞
　上記撮像装置１等は、例えば、デジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話等、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図２１は、電子機器１０００の概略構成を表したものである。
　電子機器１０００は、例えば、レンズ群１００１と、撮像装置１と、ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）回路１００２と、フレームメモリ１００３と、表示部１００４と、記録部１００５と、操作部１００６と、電源部１００７とを有し、バスライン１００８を介して相互に接続されている。
　レンズ群１００１は、被写体からの入射光（像光）を取り込んで撮像装置１の撮像面上に結像するものである。撮像装置１は、レンズ群１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ回路１００２に供給する。
　ＤＳＰ回路１００２は、撮像装置１から供給される信号を処理する信号処理回路である。ＤＳＰ回路１００２は、撮像装置１からの信号を処理して得られる画像データを出力する。フレームメモリ１００３は、ＤＳＰ回路１００２により処理された画像データをフレーム単位で一時的に保持するものである。
　表示部１００４は、例えば、液晶パネルや有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）パネル等のパネル型表示装置からなり、撮像装置１で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
　操作部１００６は、ユーザによる操作に従い、電子機器１０００が所有する各種の機能についての操作信号を出力する。電源部１００７は、ＤＳＰ回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５及び操作部１００６の動作電源となる各種の電源を、これら供給対象に対して適宜供給するものである。
　＜応用例＞
（移動体への応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２３は、撮像部１２０３１の設置位置の例を示す図である。
　図２３では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、撮像装置１等は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、光学特性を向上させた高精細な撮影画像を得ることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
（内視鏡手術システムへの応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図２４は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図２４では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１５３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ　Ｂａｎｄ　Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図２５は、図２４に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００のカメラヘッド１１１０２に設けられた撮像部１１４０２に好適に適用され得る。撮像部１１４０２に本開示に係る撮像装置１等を適用することにより、撮像部１１４０２の光学特性を向上させることができるので、高精細な内視鏡１１１００を提供することができる。
＜その他の実施形態＞
　上記のように、本開示は実施形態及び変形例、適用例、応用例によって記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、本開示に係る技術の適用は、ＣＭＯＳイメージセンサ等の撮像装置に限定されず、例えば、直接ＴｏＦ（Ｔｉｍｅ　ｏｆ　Ｆｌｉｇｈｔ）センサ、間接ＴｏＦセンサ等の測距装置に適用してもよい。すなわち、本開示の光検出装置は、撮像装置だけでなく、測距装置であってよい。本技術はここでは記載していない様々な実施形態等を含むことは勿論である。上述した実施形態及び変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本開示は以下のような構成も取ることができる
（１）
　第１面と、前記第１面の反対側に位置する第２面とを有し、複数の単位画素が行列状に配設されると共に、前記単位画素毎に、受光量に応じた電荷を光電変換により生成する複数の光電変換部を有する半導体基板と、
　隣り合う前記単位画素間に設けられ、隣り合う前記単位画素間を電気的且つ光学的に分離する空隙部を有する画素間分離部と、
　前記単位画素内で隣り合う前記光電変換部の間に設けられ、隣り合う前記光電変換部の間を電気的に分離する第１材料層を有する画素内分離部と、
　隣り合う前記単位画素間に設けられ、隣り合う一方の前記単位画素の前記画素内分離部と他方の前記単位画素の前記画素内分離部とを連結する連結部と、を備える光検出装置。
（２）
　前記空隙部は、
　前記第１面及び前記第２面の一方から前記半導体基板の厚さ方向の少なくとも途中位置まで設けられている、前記（１）に記載の光検出装置。
（３）
　前記画素内分離部は、前記空隙部と前記半導体基板との間に設けられた第１絶縁膜を有する、前記（１）又は（２）に記載の光検出装置。
（４）
　前記画素内分離部は、屈折率が前記半導体基板の屈折率の０．６倍以上１．４倍以下である前記第１材料層を有する、前記（１）から（３）のいずれか１項に記載の光検出装置。
（５）
　前記第１材料層は、酸化チタン層及び酸化鉄層の少なくとも一方を有する、前記（１）から（３）のいずれか１項に記載の光検出装置。
（６）
　前記第１材料層は、
　前記第１面及び前記第２面の一方から、前記半導体基板の厚さ方向の少なくとも途中位置まで設けられている、前記（４）又は（５）に記載の光検出装置。
（７）
　前記画素間分離部は、前記第１材料層と前記半導体基板との間に設けられた第２絶縁膜を有する、前記（４）から（６）のいずれか１項に記載の光検出装置。
（８）
　前記連結部は、前記画素内分離部と一体に形成されている、前記（１）から（７）のいずれか１項に記載の光検出装置。
（９）
　前記画素内分離部は、
　前記半導体基板の厚さ方向からの平面視で、
　第１方向に延設された第１直線部と
　前記第１方向と交差する第２方向に延設された第２直線部と、
　前記第１直線部と前記第２直線部とが交差する交差領域に配置された交差部と、を有し、
　前記第１直線部及び前記第２直線部は互いに同一の材料で構成され、
　前記交差部は前記第１直線部及び前記第２直線部とは異なる材料で構成されている、前記（１）から（８）のいずれか１項に記載の光検出装置。
（１０）
　前記画素内分離部は、前記第１材料層として、
　前記第１直線部及び前記第２直線部に用いられる第２材料層と、
　前記交差部に用いられる第３材料層と、を有し
　前記第３材料層と前記半導体基板との屈折率差は、前記第２材料層と前記半導体基板との屈折率差よりも大きい、前記（９）に記載の光検出装置。
（１１）
　前記第３材料層は、酸化チタン層及び酸化鉄層の少なくとも一方を有する、前記（１０）に記載の光検出装置。
（１２）
　前記第２材料層は、ボロンをドープしたアモルファスシリコン（ＢＤＡＳ）層を有する、前記（１０）又は（１１）に記載の光検出装置。
（１３）
　前記第１面及び前記第２面の一方の側に設けられ、前記単位画素ごとにオンチップレンズが配置されたレンズ層、を備える前記（１）から（１２）のいずれか１項に記載の光検出装置。
（１４）
　前記レンズ層と前記半導体基板との間に設けられ、前記単位画素ごとに予め設定された色を選択的に透過させるカラーフィルタ、を備える前記（１３）に記載の光検出装置。
（１５）
　前記画素間分離部と前記画素内分離部はそれぞれ、前記半導体基板の前記第１面と前記第２面との間を貫通している、前記（１）から（１４）のいずれか１項に記載の光検出装置。
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ　撮像装置
１０　受光部
１１　半導体基板
１１Ｓ１　第１面
１１Ｓ２　第２面
１２、１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ　光電変換部
１３　画素間分離部
１４　画素内分離部
１４ＣＲ　交差部
１４Ｌ１　第１直線部
１４Ｌ２　第２直線部
１５　連結部
１６　固定電荷層
２０　集光部
２１　カラーフィルタ
２１Ｂ　（青色光を選択的に透過させる）カラーフィルタ
２１Ｇ　（緑色光を選択的に透過させる）カラーフィルタ
２１Ｒ　（赤色光を選択的に透過させる）カラーフィルタ
２２　遮光部
２３　平坦化層
２４　オンチップレンズ
２４Ｌ　レンズ層
３０　多層配線層
３１、３２、３３　配線層
３４　層間絶縁層
１００Ａ　画素部
１１１　垂直駆動回路
１１２　カラム信号処理回路
１１３　水平駆動回路
１１４　出力回路
１１５　制御回路
１１６　入出力端子
１２１　水平信号線
１３１　空隙部
１３５、１４５、１６７　絶縁膜
１４１　第１材料層
１４２　第２材料層
１４３　第３材料層
１６１、１６３、１６４、１６５　材料膜
１０００　電子機器
１００１　レンズ群
１００２　ＤＳＰ回路
１００３　フレームメモリ
１００４　表示部
１００５　記録部
１００６　操作部
１００７　電源部
１００８　バスライン
１１０００　内視鏡手術システム
１１１００　内視鏡
１１１０１　鏡筒
１１１０２　カメラヘッド
１１１１０　術具
１１１１１　気腹チューブ
１１１１２　エネルギー処置具
１１１２０　支持アーム装置
１１１３１　術者（医師）
１１１３２　患者
１１１５３　患者ベッド
１１２００　カート
１１２０１　カメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）
１１２０２　表示装置
１１２０３　光源装置
１１２０４　入力装置
１１２０５　処置具制御装置
１１２０６　気腹装置
１１２０７　レコーダ
１１２０８　プリンタ
１１４００　伝送ケーブル
１１４０１　レンズユニット
１１４０２　撮像部
１１４０３　駆動部
１１４０４　通信部
１１４０５　カメラヘッド制御部
１１４１１　通信部
１１４１２　画像処理部
１１４１３　制御部
１２０００　車両制御システム
１２００１　通信ネットワーク
１２０１０　駆動系制御ユニット
１２０２０　ボディ系制御ユニット
１２０３０　車外情報検出ユニット
１２０３１　撮像部
１２０４０　車内情報検出ユニット
１２０４１　運転者状態検出部
１２０５０　統合制御ユニット
１２０５１　マイクロコンピュータ
１２０５２　音声画像出力部
１２０６１　オーディオスピーカ
１２０６２　表示部
１２０６３　インストルメントパネル
１２１００　車両
１２１０１、１２１０２、１２１０３、１２１０４、１２１０５　撮像部
１２１１１、１２１１２、１２１１３、１２１１４　撮像範囲
Ｈ１、Ｈ２、Ｈ３　スリット
Ｉ　車載ネットワーク
ＩＣ　外部制御
Ｌｒｅａｄ　画素駆動線
Ｌｓｉｇ　垂直信号線
Ｍ１、Ｍ２、Ｍ３　マスク
Ｐ　単位画素
Ｒａ、Ｒｂ、Ｒｃ、Ｒｄ　領域
ＲＳＴ　リセットトランジスタ
ＲＳＴｓｉｇ　駆動信号
Ｓ１　光入射側
ＳＥＬ　選択トランジスタ
ＳＥＬｓｉｇ　駆動信号
ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４　転送トランジスタ
ＴＲｓｉｇ　駆動信号

Claims (15)

  1. 　第１面と、前記第１面の反対側に位置する第２面とを有し、複数の単位画素が行列状に配設されると共に、前記単位画素毎に、受光量に応じた電荷を光電変換により生成する複数の光電変換部を有する半導体基板と、
    　隣り合う前記単位画素間に設けられ、隣り合う前記単位画素間を電気的且つ光学的に分離する空隙部を有する画素間分離部と、
    　前記単位画素内で隣り合う前記光電変換部の間に設けられ、隣り合う前記光電変換部の間を電気的に分離する第１材料層を有する画素内分離部と、
    　隣り合う前記単位画素間に設けられ、隣り合う一方の前記単位画素の前記画素内分離部と他方の前記単位画素の前記画素内分離部とを連結する連結部と、を備える光検出装置。
  2. 　前記空隙部は、
    　前記第１面及び前記第２面の一方から前記半導体基板の厚さ方向の少なくとも途中位置まで設けられている、請求項１に記載の光検出装置。
  3. 　前記画素内分離部は、前記空隙部と前記半導体基板との間に設けられた第１絶縁膜を有する、請求項１に記載の光検出装置。
  4. 　前記画素内分離部は、屈折率が前記半導体基板の屈折率の０．６倍以上１．４倍以下である前記第１材料層を有する、請求項１に記載の光検出装置。
  5. 　前記第１材料層は、酸化チタン層及び酸化鉄層の少なくとも一方を有する、請求項１に記載の光検出装置。
  6. 　前記第１材料層は、
    　前記第１面及び前記第２面の一方から、前記半導体基板の厚さ方向の少なくとも途中位置まで設けられている、請求項４に記載の光検出装置。
  7. 　前記画素間分離部は、前記第１材料層と前記半導体基板との間に設けられた第２絶縁膜を有する、請求項４に記載の光検出装置。
  8. 　前記連結部は、前記画素内分離部と一体に形成されている、請求項１に記載の光検出装置。
  9. 　前記画素内分離部は、
    　前記半導体基板の厚さ方向からの平面視で、
    　第１方向に延設された第１直線部と
    　前記第１方向と交差する第２方向に延設された第２直線部と、
    　前記第１直線部と前記第２直線部とが交差する交差領域に配置された交差部と、を有し、
    　前記第１直線部及び前記第２直線部は互いに同一の材料で構成され、
    　前記交差部は前記第１直線部及び前記第２直線部とは異なる材料で構成されている、請求項１に記載の光検出装置。
  10. 　前記画素内分離部は、前記第１材料層として、
    　前記第１直線部及び前記第２直線部に用いられる第２材料層と、
    　前記交差部に用いられる第３材料層と、を有し
    　前記第３材料層と前記半導体基板との屈折率差は、前記第２材料層と前記半導体基板との屈折率差よりも大きい、請求項９に記載の光検出装置。
  11. 　前記第３材料層は、酸化チタン層及び酸化鉄層の少なくとも一方を有する、請求項１０に記載の光検出装置。
  12. 　前記第２材料層は、ボロンをドープしたアモルファスシリコン（ＢＤＡＳ）層を有する、請求項１０に記載の光検出装置。
  13. 　前記第１面及び前記第２面の一方の側に設けられ、前記単位画素ごとにオンチップレンズが配置されたレンズ層、を備える請求項１に記載の光検出装置。
  14. 　前記レンズ層と前記半導体基板との間に設けられ、前記単位画素ごとに予め設定された色を選択的に透過させるカラーフィルタ、を備える請求項１３に記載の光検出装置。
  15. 　前記画素間分離部と前記画素内分離部はそれぞれ、前記半導体基板の前記第１面と前記第２面との間を貫通している、請求項１に記載の光検出装置。
PCT/JP2024/000025 2023-01-18 2024-01-04 光検出装置 Ceased WO2024154590A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020257025909A KR20250134632A (ko) 2023-01-18 2024-01-04 광 검출 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023006129 2023-01-18
JP2023-006129 2023-01-18

Publications (1)

Publication Number Publication Date
WO2024154590A1 true WO2024154590A1 (ja) 2024-07-25

Family

ID=91955845

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/000025 Ceased WO2024154590A1 (ja) 2023-01-18 2024-01-04 光検出装置

Country Status (2)

Country Link
KR (1) KR20250134632A (ja)
WO (1) WO2024154590A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170365630A1 (en) * 2016-06-21 2017-12-21 SK Hynix Inc. Image sensor having nano voids and method for fabricating the same
JP2022114386A (ja) * 2021-01-26 2022-08-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2022220084A1 (ja) * 2021-04-15 2022-10-20 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6840480B2 (ja) 2015-07-23 2021-03-10 エボニック オペレーションズ ゲーエムベーハー エチレン性不飽和化合物のアルコキシカルボニル化のための、フェロセン系化合物及びこれに基づくパラジウム触媒

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170365630A1 (en) * 2016-06-21 2017-12-21 SK Hynix Inc. Image sensor having nano voids and method for fabricating the same
JP2022114386A (ja) * 2021-01-26 2022-08-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2022220084A1 (ja) * 2021-04-15 2022-10-20 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Also Published As

Publication number Publication date
KR20250134632A (ko) 2025-09-11

Similar Documents

Publication Publication Date Title
KR102723593B1 (ko) 촬상 소자 및 촬상 소자의 제조 방법
JPWO2018043654A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP7620005B2 (ja) 撮像装置及び電子機器
JP7621331B2 (ja) 撮像装置及び電子機器
JP7544601B2 (ja) 撮像素子および撮像装置
WO2019220861A1 (ja) 固体撮像素子および固体撮像素子の製造方法
JP2019012739A (ja) 固体撮像素子および撮像装置
KR20240058850A (ko) 광 검출 장치, 광 검출 장치의 제조 방법 및 전자 기기
JP2024174999A (ja) 撮像装置
WO2022220084A1 (ja) 撮像装置
JP7520499B2 (ja) 半導体素子および電子機器
WO2024014326A1 (ja) 光検出装置
WO2023068172A1 (ja) 撮像装置
JP7677899B2 (ja) 撮像素子および撮像装置
WO2024143079A1 (ja) 光検出装置および電子機器
JP7503399B2 (ja) 固体撮像装置及びその製造方法、並びに電子機器
JP7636332B2 (ja) 撮像素子および撮像装置
WO2024202674A1 (ja) 半導体素子および電子機器
JP2024059430A (ja) 光検出装置
WO2024154590A1 (ja) 光検出装置
JP7802812B2 (ja) 撮像装置及び電子機器
WO2024252897A1 (ja) 光検出装置および電子機器
WO2025028016A1 (ja) 半導体装置、半導体装置の製造方法及び光検出装置
WO2025028015A1 (ja) 光検出装置及び半導体装置
WO2024154666A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24744513

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 1020257025909

Country of ref document: KR

Free format text: ST27 STATUS EVENT CODE: A-0-1-A10-A15-NAP-PA0105 (AS PROVIDED BY THE NATIONAL OFFICE)

WWE Wipo information: entry into national phase

Ref document number: 1020257025909

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 24744513

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP