WO2024142534A1 - Silicon carbide substrate, method for producing silicon carbide single crystal, method for producing silicon carbide substrate, method for producing epitaxial substrate, and method for producing semiconductor device - Google Patents

Silicon carbide substrate, method for producing silicon carbide single crystal, method for producing silicon carbide substrate, method for producing epitaxial substrate, and method for producing semiconductor device Download PDF

Info

Publication number
WO2024142534A1
WO2024142534A1 PCT/JP2023/036546 JP2023036546W WO2024142534A1 WO 2024142534 A1 WO2024142534 A1 WO 2024142534A1 JP 2023036546 W JP2023036546 W JP 2023036546W WO 2024142534 A1 WO2024142534 A1 WO 2024142534A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
measurement position
single crystal
electrical resistivity
vanadium
Prior art date
Application number
PCT/JP2023/036546
Other languages
French (fr)
Japanese (ja)
Inventor
雅宏 上村
俊策 上田
将 佐々木
省吾 境谷
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Publication of WO2024142534A1 publication Critical patent/WO2024142534A1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Definitions

  • This disclosure relates to a silicon carbide substrate, a method for manufacturing a silicon carbide single crystal, a method for manufacturing a silicon carbide substrate, a method for manufacturing an epitaxial substrate, and a method for manufacturing a semiconductor device.
  • This application claims priority to Japanese patent application No. 2022-210294, filed on December 27, 2022. All contents of the Japanese patent application are incorporated herein by reference.
  • Patent Document 1 describes a silicon carbide single crystal wafer having an electrical resistivity of 5 ⁇ 10 6 ⁇ cm or more at room temperature.
  • Patent Document 2 JP2012-521948A (Patent Document 2) describes a physical vapor transport growth system that includes a growth chamber that contains silicon carbide raw material and silicon carbide seed crystals, and a cover that is disposed within the growth chamber and at least a portion of which is gas permeable. The cover separates the growth chamber into a raw material compartment that contains the silicon carbide raw material and a crystallization compartment that contains the silicon carbide seed crystals.
  • FIG. 1 is a schematic plan view showing the configuration of a silicon carbide substrate according to this embodiment.
  • FIG. 2 is a schematic cross-sectional view taken along line II-II in FIG.
  • FIG. 3 is a schematic plan view showing the measurement positions of the electrical resistivity in the central region.
  • FIG. 4 is a schematic plan view showing measurement positions of the vanadium concentration in the silicon carbide substrate.
  • FIG. 5 is a schematic plan view showing the measurement positions of the electrical resistivity in the outer circumferential region and the center.
  • FIG. 6 is a plan view showing the configuration of the silicon carbide single crystal according to this embodiment.
  • FIG. 7 is a schematic cross-sectional view taken along line VII-VII in FIG.
  • FIG. 8 is a schematic plan view showing the measurement positions of the electrical resistivity.
  • FIG. 1 is a schematic plan view showing the configuration of a silicon carbide substrate according to this embodiment.
  • FIG. 2 is a schematic cross-sectional view taken along line II-II in FIG.
  • FIG. 15 is a flow diagram illustrating a schematic diagram of a method for manufacturing a semiconductor device according to this embodiment.
  • FIG. 16 is a schematic cross-sectional view showing a step of forming a buffer layer on a silicon carbide substrate.
  • FIG. 17 is a schematic cross-sectional view showing a process of forming an electron transit layer and an electron supply layer.
  • FIG. 18 is a schematic cross-sectional view showing the configuration of a semiconductor device according to this embodiment.
  • FIG. 19 is a schematic cross-sectional view showing a state where the vanadium gas has reached the growth surface.
  • FIG. 20 is a schematic cross-sectional view showing a state in which solid vanadium is precipitated on the growth surface.
  • FIG. 21 is a schematic cross-sectional view showing a state in which a silicon carbide single crystal has grown on a growth surface on which solid vanadium has been precipitated.
  • An object of the present disclosure is to provide a silicon carbide substrate capable of improving the yield of semiconductor devices, a method for manufacturing a silicon carbide single crystal, a method for manufacturing a silicon carbide substrate, a method for manufacturing an epitaxial substrate, and a method for manufacturing a semiconductor device.
  • Silicon carbide substrate 200 includes a main surface 14. Silicon carbide substrate 200 contains vanadium. Main surface 14 has a diameter W4 of 100 mm or more. Main surface 14 is configured with an outer edge 13, a peripheral region 11 within 5 mm from outer edge 13, and a central region 12 surrounded by peripheral region 11.
  • the value obtained by dividing the number of square regions 50 having electrical resistivity equal to or greater than 1 ⁇ 10 10 ⁇ cm at 27° C. by the total number of square regions 50 may be equal to or greater than 50%.
  • the polytype of the silicon carbide constituting the silicon carbide substrate 200 according to any one of (1) to (5) above may be 4H.
  • vanadium supply source 154 may contain vanadium carbide.
  • the silicon carbide substrate 200 contains vanadium.
  • the silicon carbide substrate 200 is made of, for example, hexagonal silicon carbide.
  • the polytype of the hexagonal silicon carbide that makes up the silicon carbide substrate 200 is, for example, 4H.
  • the diameter of the fourth main surface 14 is the fourth diameter W4.
  • the fourth diameter W4 is, for example, 100 mm (4 inches).
  • the fourth diameter W4 is not particularly limited, but may be 100 mm or more, 150 mm (6 inches) or more, or 200 mm (8 inches) or more.
  • the fourth diameter W4 is not particularly limited, but may be, for example, 400 mm (16 inches) or less.
  • the fourth diameter W4 is the longest straight-line distance between two different points on the outer edge 13.
  • the fourth main surface 14 may be, for example, a ⁇ 0001 ⁇ plane, or may be a plane inclined with respect to the ⁇ 0001 ⁇ plane.
  • the inclination angle (off angle ⁇ ) of the fourth main surface 14 with respect to the ⁇ 0001 ⁇ plane is, for example, 1° or more and 8° or less.
  • the inclination direction (off direction) of the fourth main surface 14 is, for example, the ⁇ 11-20> direction.
  • the off angle ⁇ may be, for example, 2° or more and 6° or less.
  • the third outer peripheral surface 18 is connected to each of the fourth main surface 14 and the fifth main surface 15.
  • the third outer peripheral surface 18 is connected to the fourth main surface 14 at the outer edge 13.
  • the charge on the object being measured immediately after a voltage is applied and the charge on the object being measured a certain time after the voltage is applied are measured.
  • the relaxation time of the charge in the part of the object being measured to which the voltage is applied is measured. This allows the electrical resistivity of the object to be measured.
  • the measurement conditions for measuring the electrical resistivity are, for example, a voltage of 0.75 V applied to the object being measured.
  • the probe diameter is, for example, 1 mm.
  • the diameter of the central region 12 is, for example, 90 mm.
  • a 90 mm x 90 mm square is assumed to circumscribe the central region 12.
  • the maximum value of electrical resistivity in the multiple square regions 50 is set to a first maximum value.
  • the minimum value of electrical resistivity in the multiple square regions 50 is set to a first minimum value.
  • the value obtained by subtracting the first minimum value from the first maximum value and dividing the result by twice the first average value is set to a first value.
  • the first value is 45% or less.
  • the first value may be, for example, 1% or more, or 5% or more.
  • the first value may be, for example, 41% or less, 25% or less, or 15% or less.
  • the number of the square regions 50 having an electrical resistivity of 1 ⁇ 10 ⁇ cm or more at 27° C. divided by the total number of the square regions 50 is set to a second value.
  • the second value is 50% or more.
  • the second value is not particularly limited.
  • the second value may be, for example, 80% or more, 95% or more, or 99% or more.
  • Fig. 4 is a plan schematic diagram showing measurement positions for the vanadium concentration of silicon carbide substrate 200.
  • fourth main surface 14 has a first measurement position 61, a second measurement position 62, a third measurement position 63, and a fourth measurement position 64.
  • the first measurement position 61 is in the ⁇ 11-20> direction relative to the center O. In other words, the first measurement position 61 is in the first direction 101 relative to the center O.
  • the shortest distance (second distance D2) between the first measurement position 61 and the center O is 25 mm.
  • the diameter of the first main surface 1 is defined as the first diameter W1.
  • the first diameter W1 is, for example, 100 mm (4 inches) or more.
  • the first diameter W1 is not particularly limited.
  • the first diameter W1 may be, for example, 150 mm (6 inches) or more, or 200 mm (8 inches) or more.
  • the first diameter W1 may be 400 mm (16 inches) or less.
  • the first diameter W1 is the longest straight-line distance between two different points on the first outer peripheral surface 4.
  • the insulating material 145 is arranged so as to cover the entire crucible 130.
  • the induction heating coil 140 is arranged in a spiral shape around the outer circumference of the insulating material 145.
  • the induction heating coil 140 is movable along the third direction 103. By moving the induction heating coil 140 along the third direction 103, the heated position in the crucible 130 can be adjusted.
  • the porous carbon 160 contacts, for example, the main body portion 132.
  • the porous carbon 160 is spaced apart from each of the lid portion 131 and the bottom portion 133.
  • the porous carbon 160 is made of a porous material. In other words, the porous carbon 160 has a large number of pores.
  • the pressure inside the crucible 130 is reduced to, for example, 4 kPa.
  • the temperature and pressure of the crucible 130 are each maintained for, for example, 24 hours.
  • the silicon carbide raw material 153 is pre-sublimated. This causes the fine powder contained in the silicon carbide raw material 153 and the damaged layer in the silicon carbide raw material 153 to preferentially sublimate. In the initial stage of crystal growth, the fine powder and the damaged layer in the silicon carbide raw material 153 each cause dislocations to occur in the silicon carbide single crystal 100. Therefore, by pre-subliming the silicon carbide raw material 153, it is possible to suppress the occurrence of dislocations in the silicon carbide single crystal 100 due to the fine powder or the damaged layer.
  • the storage section 136 is attached to the main body section 132.
  • the storage section 136 may have substantially the same configuration as the bottom section 133 (see FIG. 11).
  • the storage section 136 has a second base section 137 and a third screw section 173.
  • the second base section 137 forms the bottom surface of the crucible 130.
  • the third screw section 173 is connected to the second base section 137.
  • the third screw section 173 has an annular shape.
  • a male screw is provided on the outer peripheral surface of the third screw section 173.
  • the storage section 136 is attached to the main body section 132 at a position where the bottom section 133 has been removed.
  • the storage section 136 is attached to the main body section 132 by fastening the third screw section 173 and the first screw section 171.
  • the storage section 136 forms the second space 92.
  • the vanadium supply source 154 is disposed in the second space 92.
  • the vanadium supply source 154 is disposed, for example, opposite the silicon carbide raw material 153 with respect to the porous carbon 160.
  • the porous carbon 160 is disposed, for example, between the silicon carbide raw material 153 and the vanadium supply source 154.
  • the porous carbon 160 faces the vanadium supply source 154.
  • the silicon carbide seed substrate 150 is, for example, a silicon carbide single crystal substrate having a polytype of 4H.
  • the diameter of the growth surface 151 is a third diameter W3.
  • the third diameter W3 is, for example, smaller than the second diameter W2.
  • the third diameter W3 is, for example, 150 mm.
  • the third diameter W3 may be, for example, 150 mm or more.
  • the growth surface 151 is, for example, a surface inclined at an off angle of about 8° or less with respect to the ⁇ 0001 ⁇ plane. As described above, the vanadium supply source 154 and the silicon carbide seed substrate 150 are disposed inside the crucible 130.
  • the pressure of the ambient gas inside the crucible 130 is reduced to, for example, 1.0 kPa.
  • the ambient gas is, for example, argon gas. This causes each of the silicon carbide raw material 153 and the vanadium supply source 154 to begin sublimating.
  • the sublimated silicon carbide gas recrystallizes on the growth surface 151.
  • the silicon carbide single crystal 100 grows on the growth surface 151.
  • the first main surface 1 of the silicon carbide single crystal 100 is in contact with the growth surface 151.
  • the first main surface 1 is the interface between the silicon carbide single crystal 100 and the silicon carbide seed substrate 150.
  • the pressure inside the crucible 130 is maintained at, for example, about 0.1 kPa or more and 3 kPa or less.
  • the temperature of the silicon carbide single crystal 100 is, for example, 2100°C or more and 2300°C or less.
  • the silicon carbide raw material 153 may be heated first, and then the vanadium supply source 154 may be heated, by moving the induction heating coil 140 along the third direction 103.
  • the sublimated vanadium gas passes through the pores in the porous carbon 160 and the gaps between the powders constituting the silicon carbide raw material 153, and reaches the periphery of the silicon carbide single crystal 100.
  • the vanadium gas reaches the periphery of the silicon carbide single crystal 100, thereby doping the silicon carbide single crystal 100 with vanadium.
  • the silicon carbide single crystal 100 is formed on the silicon carbide seed substrate 150.
  • the electrical resistivity of the silicon carbide single crystal 100 is, for example, 1 ⁇ 10 5 ⁇ cm or more.
  • the electrical resistivity of the silicon carbide single crystal 100 may be, for example, 1 ⁇ 10 11 ⁇ cm or more.
  • the crucible 130 is cooled to room temperature.
  • the silicon carbide single crystal 100 and the silicon carbide seed substrate 150 are removed from inside the crucible 130.
  • the silicon carbide seed substrate 150 is removed from the silicon carbide single crystal 100. In this manner, the silicon carbide single crystal 100 (see Figures 6 and 7) is produced.
  • Fig. 14 is a flow diagram that outlines the method for manufacturing silicon carbide substrate 200 according to this embodiment. As shown in Fig. 14, the method for manufacturing silicon carbide substrate 200 according to this embodiment mainly includes a step (S1) of preparing silicon carbide single crystal 100 and a step (S2) of cutting silicon carbide single crystal 100.
  • a step (S2) of cutting the silicon carbide single crystal 100 is carried out.
  • a saw wire is used to slice the silicon carbide single crystal 100 along a plane perpendicular to the central axis of the silicon carbide single crystal 100. This results in a plurality of silicon carbide substrates 200 (see Figures 1 and 2).
  • Fig. 15 is a flow diagram that outlines the method for manufacturing the semiconductor device 500 according to this embodiment.
  • the method for manufacturing the semiconductor device 500 according to this embodiment mainly includes a step (S3) of manufacturing an epitaxial substrate and a step (S4) of forming an electrode on the epitaxial layer.
  • the step (S3) of manufacturing an epitaxial substrate includes a step (S60) of preparing a silicon carbide substrate and a step (S70) of forming an epitaxial layer.
  • the step (S60) of preparing a silicon carbide substrate is performed.
  • the silicon carbide substrate 200 according to this embodiment is prepared using the method for manufacturing the silicon carbide substrate 200 described above (see FIG. 14) (see FIG. 1 and FIG. 2).
  • FIG. 17 is a schematic cross-sectional view showing the process of forming the electron transit layer 32 and the electron supply layer 33.
  • the electron transit layer 32 is formed on the buffer layer 31 by MOCVD.
  • the electron transit layer 32 is made of, for example, gallium nitride (GaN).
  • the thickness of the electron transit layer 32 is, for example, 1 ⁇ m.
  • the electron supply layer 33 is formed on the electron transit layer 32.
  • the electron supply layer 33 is formed, for example, by MOCVD.
  • the electron supply layer 33 is made of, for example, AlGaN.
  • the thickness of the electron supply layer 33 is, for example, 20 ⁇ m. Two-dimensional electron gas is generated in the part of the electron transit layer 32 near the interface between the electron transit layer 32 and the electron supply layer 33.
  • a first metal laminate film is formed on the first resist pattern, for example, by using a vacuum deposition method.
  • the first metal laminate film has, for example, a titanium (Ti) film and an aluminum (Al) film.
  • the first metal laminate film formed on the first resist pattern is removed by lift-off. As a result, a source electrode 41 and a drain electrode 42 made of the first metal laminate film are formed on the electron supply layer 33.
  • alloying annealing may be performed. Specifically, the source electrode 41 and the drain electrode 42 are annealed.
  • the annealing temperature is, for example, 600° C. This may allow each of the source electrode 41 and the drain electrode 42 to make ohmic contact with the electron supply layer 33.
  • the gate electrode 43 is formed. Specifically, a second resist pattern (not shown) is formed on the electron supply layer 33. In the second resist pattern, an opening is formed in the region where the gate electrode 43 is to be formed.
  • a second metal laminate film is formed on the second resist pattern, for example, by using a vacuum deposition method.
  • the second metal laminate film has, for example, a nickel (Ni) film and a gold (Au) film.
  • the second metal laminate film formed on the second resist pattern is removed by lift-off. As a result, a gate electrode 43 composed of the second metal laminate film is formed on the electron supply layer 33.
  • FIG. 18 is a schematic cross-sectional view showing the configuration of a semiconductor device 500 according to this embodiment.
  • the semiconductor device 500 is, for example, a field effect transistor, and more specifically, a high electron mobility transistor (HEMT).
  • the semiconductor device 500 mainly includes an epitaxial substrate 400, a gate electrode 43, a source electrode 41, and a drain electrode 42.
  • each of the gate electrode 43, the source electrode 41, and the drain electrode 42 is provided on the epitaxial substrate 400. Specifically, each of the gate electrode 43, the source electrode 41, and the drain electrode 42 is in contact with the electron supply layer 33.
  • the gate electrode 43 may be located between the source electrode 41 and the drain electrode 42.
  • Semi-insulating silicon carbide substrates are used in the manufacture of semiconductor devices such as HEMTs. As a measure to improve the performance of semiconductor devices and reduce their costs, efforts are being made to reduce the size of semiconductor devices. For example, hundreds to thousands of semiconductor devices are manufactured using a single silicon carbide substrate. Therefore, even if there is local variation in electrical resistivity on the main surface of the silicon carbide substrate, this will cause variation in the characteristics of the semiconductor device and reduce the yield of the semiconductor device. For this reason, silicon carbide substrates are required to have small variations in electrical resistivity. Specifically, even if the main surface of a silicon carbide substrate is divided into multiple fine measurement regions, it is required that the variation in electrical resistivity in the multiple measurement regions is small.
  • vanadium gas generated from the vanadium supply source 154 reaches the silicon carbide seed substrate 150 through the porous carbon 160. It is therefore believed that the vanadium gas is diffused by the porous carbon 160, thereby uniformly doping the silicon carbide single crystal 100 with vanadium.
  • the average particle size of the silicon carbide raw material 153 it is possible to prevent the growth rate of the silicon carbide single crystal 100 from becoming excessively fast. It is believed that this can further improve the uniformity of the vanadium concentration in the silicon carbide single crystal 100.
  • the average value (first average value) of the electrical resistivities of the plurality of square regions 50 is 1 ⁇ 10 5 ⁇ cm or more.
  • the value (first value) obtained by subtracting the minimum value of the electrical resistivities of the plurality of square regions 50 from the maximum value of the electrical resistivities of the plurality of square regions 50, and dividing the result by twice the first average value is 45% or less.
  • the value (second value) obtained by dividing the number of the plurality of square regions 50 having an electrical resistivity of 1 ⁇ 10 10 ⁇ cm or more at 27° C. by the total number of the plurality of square regions 50 may be 50% or more. This can increase the proportion of the square regions 50 having sufficiently high electrical resistivity. Therefore, when the semiconductor device 500 is manufactured using the silicon carbide substrate 200, the characteristics of the semiconductor device 500 can be sufficiently improved. As a result, the yield of the semiconductor device 500 can be improved.
  • the fourth main surface 14 may include a center O, a fifth measurement position 65, a sixth measurement position 66, a seventh measurement position 67, and an eighth measurement position 68.
  • the shortest distance between each of the fifth measurement position 65, the sixth measurement position 66, the seventh measurement position 67, and the eighth measurement position 68 and the outer edge 13 may be 5 mm.
  • FIG. 20 is a schematic cross-sectional view showing a state in which solid vanadium 190 has precipitated on growth surface 151.
  • FIG. 21 is a schematic cross-sectional view showing a state in which silicon carbide single crystal 100 has grown on growth surface 151 on which solid vanadium 190 has precipitated.
  • silicon carbide single crystal 100 grows around solid vanadium 190. It is believed that in the process of growing silicon carbide single crystal 100, solid vanadium 190 diffuses into silicon carbide single crystal 100, causing solid vanadium 190 to disappear. This increases the density of voids 191 around the interface (first main surface 1) between silicon carbide seed substrate 150 and silicon carbide single crystal 100.
  • silicon carbide raw material 153 By sublimating silicon carbide raw material 153 in advance, the fine powder contained in silicon carbide raw material 153 and the damaged layer in silicon carbide raw material 153 are removed. This makes it possible to suppress the occurrence of dislocations in silicon carbide single crystal 100 caused by the fine powder and the damaged layer, respectively.
  • silicon carbide raw material 153 and vanadium supply source 154 are sublimated in advance, vanadium gas passes through the gaps between the powders constituting silicon carbide raw material 153. In this case, vanadium adheres to the surface of the powder constituting silicon carbide raw material 153.
  • crucible 130 has a main body 132 and a bottom 133. Bottom 133 is detachable from main body 132.
  • the method for producing silicon carbide single crystal 100 includes a step (S30) of removing the bottom from the main body, and a step (S40) of attaching a container in which a vanadium supply source is disposed to the main body. Therefore, vanadium supply source 154 can be disposed inside crucible 130 without removing silicon carbide raw material 153 and porous carbon 160 from inside crucible 130. This reduces the time required to dispose vanadium supply source 154 inside crucible 130.
  • the electrical resistivity in the central region 12 of the silicon carbide substrate 200 according to Samples 1 to 4 was measured using the above-mentioned method for measuring the electrical resistivity in the central region 12.
  • the electrical resistivity in each of the square regions 50 was measured using COREMA-WT, an electrical resistivity measuring device manufactured by Semimap.
  • the measurement temperature was 27° C. (room temperature).
  • the average value (first average value) of the electrical resistivity in the square regions 50 was calculated.
  • a value (first value) was calculated by subtracting the minimum value (first minimum value) of the electrical resistivity in the square regions 50 from the maximum value (first maximum value) of the electrical resistivity in the square regions 50, and dividing the result by twice the first average value.
  • a value (second value) was calculated by dividing the number of the square regions 50 having an electrical resistivity of 1 ⁇ 10 10 ⁇ cm or more at 27° C. by the total number of the square regions 50.
  • the electrical resistivity was measured at outer circumferential region 11 and center O of silicon carbide substrate 200 according to Sample 4 using the above-mentioned measurement method. Specifically, using COREMA-WT, the electrical resistivity was measured at each of center O, fifth measurement position 65, sixth measurement position 66, seventh measurement position 67, eighth measurement position 68, ninth measurement position 69, tenth measurement position 70, eleventh measurement position 71 and twelfth measurement position 72.
  • the measurement temperature was set to 27° C. (room temperature).

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

This silicon carbide substrate has a principal surface. The silicon carbide substrate contains vanadium. The diameter of the principal surface is at least 100 mm. The principal surface comprises an outer edge, an outer peripheral region extending for up to 5 mm from the outer edge, and a central region surrounded by the outer peripheral region. If the central region is subdivided into a plurality of square regions with a side length equal to 1/64 the diameter of the central region, and the electrical resistivity of each of the plurality of square regions at 27°C is measured: the plurality of square regions are on the inner side from the boundary between the central region and the outer peripheral region; the mean electrical resistivity of the plurality of square regions is at least 1 × 105Ωcm; and dividing a value found by subtracting the minimum electrical resistivity of the plurality of square regions from the maximum electrical resistivity of the plurality of square regions by twice the mean electrical resistivity of the plurality of square regions produces a value that is 45% or less.

Description

炭化珪素基板、炭化珪素単結晶の製造方法、炭化珪素基板の製造方法、エピタキシャル基板の製造方法および半導体装置の製造方法Silicon carbide substrate, method for manufacturing silicon carbide single crystal, method for manufacturing silicon carbide substrate, method for manufacturing epitaxial substrate, and method for manufacturing semiconductor device
　本開示は、炭化珪素基板、炭化珪素単結晶の製造方法、炭化珪素基板の製造方法、エピタキシャル基板の製造方法および半導体装置の製造方法に関する。本出願は、２０２２年１２月２７日に出願した日本特許出願である特願２０２２－２１０２９４号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。 This disclosure relates to a silicon carbide substrate, a method for manufacturing a silicon carbide single crystal, a method for manufacturing a silicon carbide substrate, a method for manufacturing an epitaxial substrate, and a method for manufacturing a semiconductor device. This application claims priority to Japanese patent application No. 2022-210294, filed on December 27, 2022. All contents of the Japanese patent application are incorporated herein by reference.
　特開２００５－０４１７１０号公報（特許文献１）には、室温での電気抵抗率が５×１０6Ωｃｍ以上である炭化珪素単結晶ウェハが記載されている。 Japanese Patent Laid-Open Publication No. 2005-041710 (Patent Document 1) describes a silicon carbide single crystal wafer having an electrical resistivity of 5×10 6 Ωcm or more at room temperature.
　特表２０１２－５２１９４８号公報（特許文献２）には、炭化珪素原料および炭化珪素種結晶を収容する成長チャンバと、成長チャンバ内に配置される少なくとも一部がガス透過性である覆いとを備えた物理的気相輸送成長システムが記載されている。覆いは、成長チャンバを、炭化珪素原料を含む原料区画と炭化珪素種結晶を含む結晶化区画とに分離している。 JP2012-521948A (Patent Document 2) describes a physical vapor transport growth system that includes a growth chamber that contains silicon carbide raw material and silicon carbide seed crystals, and a cover that is disposed within the growth chamber and at least a portion of which is gas permeable. The cover separates the growth chamber into a raw material compartment that contains the silicon carbide raw material and a crystallization compartment that contains the silicon carbide seed crystals.
特開２００５－０４１７１０号公報JP 2005-041710 A 特表２０１２－５２１９４８号公報JP 2012-521948 A
　本開示に係る炭化珪素基板は、主面を備えている。炭化珪素基板は、バナジウムを含有している。主面の直径は、１００ｍｍ以上である。主面は、外縁と、外縁から５ｍｍ以内の外周領域と、外周領域に取り囲まれた中央領域とによって構成されている。中央領域を１辺の長さが中央領域の直径の６４分の１である複数の正方領域に区分し、２７℃において複数の正方領域の各々における電気抵抗率を測定した場合、複数の正方領域は、中央領域と外周領域との境界の内側にあり、複数の正方領域における電気抵抗率の平均値は、１×１０5Ωｃｍ以上であり、複数の正方領域における電気抵抗率の最大値から複数の正方領域における電気抵抗率の最小値を差し引いた値を、複数の正方領域における電気抵抗率の平均値の２倍で割った値は、４５％以下である。 A silicon carbide substrate according to the present disclosure includes a main surface. The silicon carbide substrate contains vanadium. The main surface has a diameter of 100 mm or more. The main surface is configured with an outer edge, a peripheral region within 5 mm from the outer edge, and a central region surrounded by the peripheral region. When the central region is divided into a plurality of square regions, each side of which has a length that is 1/64 of the diameter of the central region, and the electrical resistivity of each of the plurality of square regions is measured at 27° C., the plurality of square regions are located inside the boundary between the central region and the peripheral region, the average electrical resistivity of the plurality of square regions is 1×10 5 Ωcm or more, and the value obtained by subtracting the minimum electrical resistivity of the plurality of square regions from the maximum electrical resistivity of the plurality of square regions and dividing the result by twice the average electrical resistivity of the plurality of square regions is 45% or less.
図１は、本実施形態に係る炭化珪素基板の構成を示す平面模式図である。FIG. 1 is a schematic plan view showing the configuration of a silicon carbide substrate according to this embodiment. 図２は、図１のＩＩ－ＩＩ線に沿った断面模式図である。FIG. 2 is a schematic cross-sectional view taken along line II-II in FIG. 図３は、中央領域における電気抵抗率の測定位置を示す平面模式図である。FIG. 3 is a schematic plan view showing the measurement positions of the electrical resistivity in the central region. 図４は、炭化珪素基板のバナジウム濃度の測定位置を示す平面模式図である。FIG. 4 is a schematic plan view showing measurement positions of the vanadium concentration in the silicon carbide substrate. 図５は、外周領域および中心における電気抵抗率の測定位置を示す平面模式図である。FIG. 5 is a schematic plan view showing the measurement positions of the electrical resistivity in the outer circumferential region and the center. 図６は、本実施形態に係る炭化珪素単結晶の構成を示す平面模式図である。FIG. 6 is a plan view showing the configuration of the silicon carbide single crystal according to this embodiment. 図７は、図６のＶＩＩ－ＶＩＩ線に沿った断面模式図である。FIG. 7 is a schematic cross-sectional view taken along line VII-VII in FIG. 図８は、電気抵抗率の測定位置を示す平面模式図である。FIG. 8 is a schematic plan view showing the measurement positions of the electrical resistivity. 図９は、本実施形態に係る炭化珪素単結晶の製造装置の構成を示す断面模式図である。FIG. 9 is a cross-sectional view showing a schematic configuration of a silicon carbide single crystal manufacturing apparatus according to this embodiment. 図１０は、本実施形態に係る炭化珪素単結晶の製造方法を概略的に示すフロー図である。FIG. 10 is a flow diagram that illustrates a schematic diagram of the method for producing a silicon carbide single crystal according to this embodiment. 図１１は、炭化珪素原料を昇華させる第１加熱工程を示す断面模式図である。FIG. 11 is a schematic cross-sectional view showing the first heating step of sublimating the silicon carbide raw material. 図１２は、バナジウム供給源が配置された収容部を本体部に取り付ける工程を示す断面模式図である。FIG. 12 is a schematic cross-sectional view showing a process of attaching the container in which the vanadium supply source is disposed to the main body. 図１３は、炭化珪素原料およびバナジウム供給源を昇華させる第２加熱工程を示す断面模式図である。FIG. 13 is a schematic cross-sectional view showing the second heating step of sublimating the silicon carbide raw material and the vanadium supply source. 図１４は、本実施形態に係る炭化珪素基板の製造方法を概略的に示すフロー図である。FIG. 14 is a flow diagram illustrating roughly the method for manufacturing a silicon carbide substrate according to the present embodiment. 図１５は、本実施形態に係る半導体装置の製造方法を概略的に示すフロー図である。FIG. 15 is a flow diagram illustrating a schematic diagram of a method for manufacturing a semiconductor device according to this embodiment. 図１６は、炭化珪素基板上にバッファ層を形成する工程を示す断面模式図である。FIG. 16 is a schematic cross-sectional view showing a step of forming a buffer layer on a silicon carbide substrate. 図１７は、電子走行層および電子供給層を形成する工程を示す断面模式図である。FIG. 17 is a schematic cross-sectional view showing a process of forming an electron transit layer and an electron supply layer. 図１８は、本実施形態に係る半導体装置の構成を示す断面模式図である。FIG. 18 is a schematic cross-sectional view showing the configuration of a semiconductor device according to this embodiment. 図１９は、バナジウムガスが成長面に到達した状態を示す断面模式図である。FIG. 19 is a schematic cross-sectional view showing a state where the vanadium gas has reached the growth surface. 図２０は、成長面上に固体バナジウムが析出した状態を示す断面模式図である。FIG. 20 is a schematic cross-sectional view showing a state in which solid vanadium is precipitated on the growth surface. 図２１は、固体バナジウムが析出した成長面上に炭化珪素単結晶が成長した状態を示す断面模式図である。FIG. 21 is a schematic cross-sectional view showing a state in which a silicon carbide single crystal has grown on a growth surface on which solid vanadium has been precipitated.
　[本開示が解決しようとする課題]
　本開示の目的は、半導体装置の歩留まりを向上可能な炭化珪素基板、炭化珪素単結晶の製造方法、炭化珪素基板の製造方法、エピタキシャル基板の製造方法および半導体装置の製造方法を提供することである。 [Problem that this disclosure aims to solve]
An object of the present disclosure is to provide a silicon carbide substrate capable of improving the yield of semiconductor devices, a method for manufacturing a silicon carbide single crystal, a method for manufacturing a silicon carbide substrate, a method for manufacturing an epitaxial substrate, and a method for manufacturing a semiconductor device.
　[本開示の効果]
　本開示によれば、半導体装置の歩留まりを向上可能な炭化珪素基板、炭化珪素単結晶の製造方法、炭化珪素基板の製造方法、エピタキシャル基板の製造方法および半導体装置の製造方法を提供できる。 [Effects of this disclosure]
According to the present disclosure, it is possible to provide a silicon carbide substrate capable of improving the yield of semiconductor devices, a method for manufacturing a silicon carbide single crystal, a method for manufacturing a silicon carbide substrate, a method for manufacturing an epitaxial substrate, and a method for manufacturing a semiconductor device.
　[本開示の実施形態の説明]
　最初に本開示の実施態様を列記して説明する。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”－”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。 [Description of the embodiments of the present disclosure]
First, the embodiments of the present disclosure will be listed and described. In the crystallographic description in this specification, individual directions are indicated with [], collective directions with <>, individual planes with (), and collective planes with {}. In addition, for negative indices, a "-" (bar) is placed above the number in crystallography, but in this specification, a negative sign is placed before the number.
　（１）本開示に係る炭化珪素基板２００は、主面１４を備えている。炭化珪素基板２００は、バナジウムを含有している。主面１４の直径Ｗ４は、１００ｍｍ以上である。主面１４は、外縁１３と、外縁１３から５ｍｍ以内の外周領域１１と、外周領域１１に取り囲まれた中央領域１２とによって構成されている。中央領域１２を１辺の長さが中央領域１２の直径Ｗ５の６４分の１である複数の正方領域５０に区分し、２７℃において複数の正方領域５０の各々における電気抵抗率を測定した場合、複数の正方領域５０は、中央領域１２と外周領域１１との境界の内側にあり、複数の正方領域５０における電気抵抗率の平均値は、１×１０5Ωｃｍ以上であり、複数の正方領域５０における電気抵抗率の最大値から複数の正方領域５０における電気抵抗率の最小値を差し引いた値を、複数の正方領域５０における電気抵抗率の平均値の２倍で割った値は、４５％以下である。 (1) Silicon carbide substrate 200 according to the present disclosure includes a main surface 14. Silicon carbide substrate 200 contains vanadium. Main surface 14 has a diameter W4 of 100 mm or more. Main surface 14 is configured with an outer edge 13, a peripheral region 11 within 5 mm from outer edge 13, and a central region 12 surrounded by peripheral region 11. When the central region 12 is divided into a plurality of square regions 50, each side of which has a length of 1/64 of the diameter W5 of the central region 12, and the electrical resistivity of each of the plurality of square regions 50 is measured at 27°C, the plurality of square regions 50 are located inside the boundary between the central region 12 and the peripheral region 11, the average electrical resistivity of the plurality of square regions 50 is 1 x 105 Ωcm or more, and the value obtained by subtracting the minimum electrical resistivity of the plurality of square regions 50 from the maximum electrical resistivity of the plurality of square regions 50 divided by twice the average electrical resistivity of the plurality of square regions 50 is 45% or less.
　（２）上記（１）に係る炭化珪素基板２００によれば、２７℃における電気抵抗率が１×１０10Ωｃｍ以上である複数の正方領域５０の数を複数の正方領域５０の総数で割った値は、５０％以上であってもよい。 (2) In silicon carbide substrate 200 according to (1) above, the value obtained by dividing the number of square regions 50 having electrical resistivity equal to or greater than 1×10 10 Ωcm at 27° C. by the total number of square regions 50 may be equal to or greater than 50%.
　（３）上記（１）または（２）に係る炭化珪素基板２００によれば、主面１４は、中心Ｏと、第１測定位置６１と、第２測定位置６２と、第３測定位置６３と、第４測定位置６４とを含んでいてもよい。主面１４に垂直な直線に沿って見る平面視において、第１測定位置６１は、中心Ｏに対して＜１１－２０＞方向にあってもよい。平面視において、第２測定位置６２は、中心Ｏに対して＜１－１００＞方向にあってもよい。平面視において、第３測定位置６３は、中心Ｏに対して第１測定位置６１の反対にあってもよい。平面視において、第４測定位置６４は、中心Ｏに対して第２測定位置６２の反対にあってもよい。平面視において、第１測定位置６１、第２測定位置６２、第３測定位置６３および第４測定位置６４の各々と中心Ｏとの間の最短距離は、２５ｍｍであってもよい。中心Ｏと第１測定位置６１と第２測定位置６２と第３測定位置６３と第４測定位置６４とにおけるバナジウム濃度の平均値は、１×１０17／ｃｍ3以上３×１０17／ｃｍ3以下であってもよい。中心Ｏと第１測定位置６１と第２測定位置６２と第３測定位置６３と第４測定位置６４とにおけるバナジウム濃度の標準偏差は、３×１０16／ｃｍ3以下であってもよい。 (3) According to the silicon carbide substrate 200 according to the above (1) or (2), the main surface 14 may include a center O, a first measurement position 61, a second measurement position 62, a third measurement position 63, and a fourth measurement position 64. In a plan view seen along a straight line perpendicular to the main surface 14, the first measurement position 61 may be in a <11-20> direction with respect to the center O. In a plan view, the second measurement position 62 may be in a <1-100> direction with respect to the center O. In a plan view, the third measurement position 63 may be opposite the first measurement position 61 with respect to the center O. In a plan view, the fourth measurement position 64 may be opposite the second measurement position 62 with respect to the center O. In a plan view, the shortest distance between each of the first measurement position 61, the second measurement position 62, the third measurement position 63, and the fourth measurement position 64 and the center O may be 25 mm. The average value of the vanadium concentration at the center O, the first measurement position 61, the second measurement position 62, the third measurement position 63, and the fourth measurement position 64 may be 1×10 17 /cm 3 or more and 3×10 17 /cm 3 or less. The standard deviation of the vanadium concentration at the center O, the first measurement position 61, the second measurement position 62, the third measurement position 63, and the fourth measurement position 64 may be 3×10 16 /cm 3 or less.
　（４）上記（１）または（２）に係る炭化珪素基板２００によれば、主面１４は、中心Ｏと、第５測定位置６５と、第６測定位置６６と、第７測定位置６７と、第８測定位置６８とを含んでいてもよい。主面１４に垂直な直線に沿って見る平面視において、第５測定位置６５は、中心Ｏに対して＜１１－２０＞方向にあってもよい。平面視において、第６測定位置６６は、中心Ｏに対して＜１－１００＞方向にあってもよい。平面視において、第７測定位置６７は、中心Ｏに対して第５測定位置６５の反対にあってもよい。平面視において、第８測定位置６８は、中心Ｏに対して第６測定位置６６の反対にあってもよい。平面視において、第５測定位置６５、第６測定位置６６、第７測定位置６７および第８測定位置６８の各々と外縁１３との間の最短距離は、５ｍｍであってもよい。中心Ｏ、第５測定位置６５、第６測定位置６６、第７測定位置６７および第８測定位置６８における電気抵抗率の最大値から、中心Ｏ、第５測定位置６５、第６測定位置６６、第７測定位置６７および第８測定位置６８における電気抵抗率の最小値を差し引いた値を、中心Ｏ、第５測定位置６５、第６測定位置６６、第７測定位置６７および第８測定位置６８における電気抵抗率の平均値の２倍で割った値は、３０％以下であってもよい。 (4) According to the silicon carbide substrate 200 according to (1) or (2) above, the main surface 14 may include a center O, a fifth measurement position 65, a sixth measurement position 66, a seventh measurement position 67, and an eighth measurement position 68. In a plan view along a straight line perpendicular to the main surface 14, the fifth measurement position 65 may be in the <11-20> direction with respect to the center O. In a plan view, the sixth measurement position 66 may be in the <1-100> direction with respect to the center O. In a plan view, the seventh measurement position 67 may be opposite the fifth measurement position 65 with respect to the center O. In a plan view, the eighth measurement position 68 may be opposite the sixth measurement position 66 with respect to the center O. In a plan view, the shortest distance between each of the fifth measurement position 65, the sixth measurement position 66, the seventh measurement position 67, and the eighth measurement position 68 and the outer edge 13 may be 5 mm. The value obtained by subtracting the minimum value of the electrical resistivity at the center O, the fifth measurement position 65, the sixth measurement position 66, the seventh measurement position 67, and the eighth measurement position 68 from the maximum value of the electrical resistivity at the center O, the fifth measurement position 65, the sixth measurement position 66, the seventh measurement position 67, and the eighth measurement position 68, and dividing the result by twice the average value of the electrical resistivity at the center O, the fifth measurement position 65, the sixth measurement position 66, the seventh measurement position 67, and the eighth measurement position 68, may be 30% or less.
　（５）上記（１）から（４）のいずれかに係る炭化珪素基板２００によれば、主面１４の直径Ｗ４は、１５０ｍｍ以上であってもよい。 (5) According to the silicon carbide substrate 200 according to any one of (1) to (4) above, the diameter W4 of the main surface 14 may be 150 mm or more.
　（６）上記（１）から（５）のいずれかに係る炭化珪素基板２００を構成する炭化珪素のポリタイプは、４Ｈであってもよい。 (6) The polytype of the silicon carbide constituting the silicon carbide substrate 200 according to any one of (1) to (5) above may be 4H.
　（７）上記（１）から（６）のいずれかに係る炭化珪素基板２００によれば、複数の正方領域５０における電気抵抗率の最大値から複数の正方領域５０における電気抵抗率の最小値を差し引いた値を、複数の正方領域５０における電気抵抗率の平均値の２倍で割った値は、２０％以下であってもよい。 (7) According to the silicon carbide substrate 200 according to any one of (1) to (6) above, the value obtained by subtracting the minimum electrical resistivity value in the plurality of square regions 50 from the maximum electrical resistivity value in the plurality of square regions 50 and dividing the result by twice the average electrical resistivity value in the plurality of square regions 50 may be 20% or less.
　（８）本開示に係る炭化珪素単結晶１００の製造方法は、第１加熱工程と、坩堝を冷却する工程と、第２加熱工程とを備えている。第１加熱工程において、坩堝１３０内に炭化珪素原料１５３を配置した状態で炭化珪素原料１５３が昇華する。第２加熱工程において、坩堝１３０内に炭化珪素種基板１５０、バナジウム供給源１５４、炭化珪素原料１５３およびポーラスカーボン１６０を配置した状態で、炭化珪素原料１５３およびバナジウム供給源１５４が昇華する。バナジウム供給源１５４は、バナジウムを含んでいる。第２加熱工程において、ポーラスカーボン１６０は、炭化珪素種基板１５０とバナジウム供給源１５４との間に配置される。 (8) The method for producing silicon carbide single crystal 100 according to the present disclosure includes a first heating step, a step of cooling the crucible, and a second heating step. In the first heating step, silicon carbide raw material 153 is sublimated while placed in crucible 130. In the second heating step, silicon carbide raw material 153 and vanadium supply source 154 are sublimated while silicon carbide seed substrate 150, vanadium supply source 154, silicon carbide raw material 153, and porous carbon 160 are placed in crucible 130. Vanadium supply source 154 contains vanadium. In the second heating step, porous carbon 160 is placed between silicon carbide seed substrate 150 and vanadium supply source 154.
　（９）上記（８）に係る炭化珪素単結晶１００の製造方法によれば、第２加熱工程において、ポーラスカーボン１６０は、炭化珪素種基板１５０および炭化珪素原料１５３の各々とバナジウム供給源１５４との間に配置されてもよい。 (9) According to the method for producing silicon carbide single crystal 100 according to (8) above, in the second heating step, porous carbon 160 may be disposed between each of silicon carbide seed substrate 150 and silicon carbide raw material 153 and vanadium supply source 154.
　（１０）上記（８）または（９）に係る炭化珪素単結晶１００の製造方法によれば、坩堝１３０は、本体部１３２と、底部１３３とを含んでいてもよい。底部１３３は、本体部１３２に対して着脱可能であってもよい。第１加熱工程後かつ第２加熱工程前において、本体部１３２から底部１３３を取り外す工程と、バナジウム供給源１５４が配置された収容部１３６を本体部１３２における底部１３３が取り外された位置に取り付ける工程とを備えていてもよい。 (10) According to the method for producing silicon carbide single crystal 100 according to (8) or (9) above, crucible 130 may include body 132 and bottom 133. Bottom 133 may be detachable from body 132. After the first heating step and before the second heating step, the method may include a step of removing bottom 133 from body 132 and a step of attaching container 136 in which vanadium supply source 154 is disposed to the position of body 132 from which bottom 133 was removed.
　（１１）上記（１０）に係る炭化珪素単結晶１００の製造方法によれば、本体部１３２は、第１ネジ部１７１を有していてもよい。底部１３３は、第２ネジ部１７２を有していてもよい。第１加熱工程前において、第１ネジ部１７１と第２ネジ部１７２とが締結されることによって、底部１３３は、本体部１３２に取り付けられてもよい。 (11) According to the method for manufacturing silicon carbide single crystal 100 according to (10) above, main body 132 may have first screw portion 171. Bottom 133 may have second screw portion 172. Before the first heating step, bottom 133 may be attached to main body 132 by fastening first screw portion 171 and second screw portion 172 together.
　（１２）上記（１１）に係る炭化珪素単結晶１００の製造方法によれば、収容部１３６は、第３ネジ部１７３を有していてもよい。第１加熱工程後かつ第２加熱工程前において、第１ネジ部１７１と第３ネジ部１７３とが締結されることによって、収容部１３６は、本体部１３２に取り付けられてもよい。 (12) According to the method for producing silicon carbide single crystal 100 according to (11) above, accommodation portion 136 may have third screw portion 173. After the first heating step and before the second heating step, accommodation portion 136 may be attached to main body portion 132 by fastening first screw portion 171 and third screw portion 173.
　（１３）上記（８）から（１２）のいずれかに係る炭化珪素単結晶１００の製造方法によれば、第２加熱工程において、炭化珪素種基板１５０上に炭化珪素単結晶１００が形成されてもよい。炭化珪素単結晶１００の電気抵抗率は、１×１０5Ωｃｍ以上であってもよい。 (13) According to the method for producing silicon carbide single crystal 100 according to any one of (8) to (12) above, in the second heating step, silicon carbide single crystal 100 may be formed on silicon carbide seed substrate 150. Silicon carbide single crystal 100 may have an electrical resistivity of 1× 10 Ω cm or more.
　（１４）上記（１３）に係る炭化珪素単結晶１００の製造方法によれば、炭化珪素単結晶１００の電気抵抗率は、１×１０11Ωｃｍ以上であってもよい。 (14) According to the method for producing silicon carbide single crystal 100 according to (13) above, silicon carbide single crystal 100 may have an electrical resistivity of 1×10 11 Ωcm or more.
　（１５）上記（８）から（１４）のいずれかに係る炭化珪素単結晶１００の製造方法によれば、バナジウム供給源１５４は、炭化バナジウムを含んでいてもよい。 (15) According to any one of the methods for producing silicon carbide single crystal 100 described above in (8) to (14), vanadium supply source 154 may contain vanadium carbide.
　（１６）上記（８）から（１５）のいずれかに係る炭化珪素単結晶１００の製造方法によれば、第１加熱工程において、坩堝１３０内に炭化珪素原料１５３とポーラスカーボン１６０とを配置した状態で、炭化珪素原料１５３が昇華してもよい。 (16) According to any one of the methods for producing silicon carbide single crystal 100 described above in (8) to (15), in the first heating step, silicon carbide raw material 153 may be sublimated while silicon carbide raw material 153 and porous carbon 160 are placed in crucible 130.
　（１７）本開示に係る炭化珪素基板２００の製造方法は、以下の工程を備えている。上記（８）から（１６）のいずれかに係る炭化珪素単結晶１００の製造方法を用いて炭化珪素単結晶１００が準備される。炭化珪素単結晶１００が切断される。 (17) The method for manufacturing a silicon carbide substrate 200 according to the present disclosure includes the following steps. A silicon carbide single crystal 100 is prepared using the method for manufacturing a silicon carbide single crystal 100 according to any one of (8) to (16) above. The silicon carbide single crystal 100 is cut.
　（１８）本開示に係るエピタキシャル基板４００の製造方法は、以下の工程を備えている。上記（１７）に係る炭化珪素基板２００の製造方法を用いて炭化珪素基板２００が準備される。炭化珪素基板２００上に窒化物エピタキシャル層３０が形成される。 (18) The method for manufacturing the epitaxial substrate 400 according to the present disclosure includes the following steps. The silicon carbide substrate 200 is prepared using the method for manufacturing the silicon carbide substrate 200 according to (17) above. The nitride epitaxial layer 30 is formed on the silicon carbide substrate 200.
　（１９）本開示に係る半導体装置５００の製造方法は、以下の工程を備えている。上記（１８）に係るエピタキシャル基板４００の製造方法を用いてエピタキシャル基板４００が準備される。窒化物エピタキシャル層３０上に電極４３が形成される。 (19) The method for manufacturing the semiconductor device 500 according to the present disclosure includes the following steps. The epitaxial substrate 400 is prepared using the method for manufacturing the epitaxial substrate 400 according to (18) above. An electrode 43 is formed on the nitride epitaxial layer 30.
　[本開示の実施形態の詳細]
　次に、図面に基づいて本開示の実施形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。 [Details of the embodiment of the present disclosure]
Next, an embodiment of the present disclosure will be described with reference to the drawings. In the following drawings, the same or corresponding parts are designated by the same reference numerals, and the description thereof will not be repeated.
　＜炭化珪素基板＞
　まず、本実施形態に係る炭化珪素基板２００の構成について説明する。図１は、本実施形態に係る炭化珪素基板２００の構成を示す平面模式図である。図１に示されるように、本実施形態に係る炭化珪素基板２００は、第４主面１４と、第３外周面１８とを有している。第４主面１４は、たとえば平面状である。第４主面１４は、第１方向１０１および第２方向１０２の各々に沿って延在している。 <Silicon carbide substrate>
First, the configuration of a silicon carbide substrate 200 according to this embodiment will be described. Fig. 1 is a plan view schematic diagram showing the configuration of a silicon carbide substrate 200 according to this embodiment. As shown in Fig. 1, the silicon carbide substrate 200 according to this embodiment has a fourth main surface 14 and a third outer peripheral surface 18. The fourth main surface 14 is, for example, planar. The fourth main surface 14 extends along each of a first direction 101 and a second direction 102.
　第３外周面１８は、第２オリエンテーションフラット部１６と、第２円弧状部１７とを有している。第４主面１４に垂直な直線に沿って見て（以下、平面視とも称する）、第２オリエンテーションフラット部１６は直線状である。第２オリエンテーションフラット部１６が延在する方向は、たとえば＜１１－２０＞方向である。第２円弧状部１７は、第２オリエンテーションフラット部１６に連なっている。 The third outer peripheral surface 18 has a second orientation flat portion 16 and a second arc-shaped portion 17. When viewed along a straight line perpendicular to the fourth main surface 14 (hereinafter also referred to as a plan view), the second orientation flat portion 16 is linear. The direction in which the second orientation flat portion 16 extends is, for example, the <11-20> direction. The second arc-shaped portion 17 is connected to the second orientation flat portion 16.
　第１方向１０１は、たとえば＜１１－２０＞方向である。第１方向１０１は、たとえば［１１－２０］方向であってもよい。第１方向１０１は、＜１１－２０＞方向を第４主面１４に射影した方向であってもよい。別の観点から言えば、第１方向１０１は、たとえば＜１１－２０＞方向成分を含む方向であってもよい。 The first direction 101 is, for example, the <11-20> direction. The first direction 101 may be, for example, the [11-20] direction. The first direction 101 may be a direction obtained by projecting the <11-20> direction onto the fourth main surface 14. From another perspective, the first direction 101 may be, for example, a direction that includes a <11-20> directional component.
　第２方向１０２は、たとえば＜１－１００＞方向である。第２方向１０２は、たとえば［１－１００］方向であってもよい。第２方向１０２は、たとえば＜１－１００＞方向を第４主面１４に射影した方向であってもよい。別の観点から言えば、第２方向１０２は、たとえば＜１－１００＞方向成分を含む方向であってもよい。 The second direction 102 is, for example, the <1-100> direction. The second direction 102 may be, for example, the [1-100] direction. The second direction 102 may be, for example, the direction obtained by projecting the <1-100> direction onto the fourth main surface 14. From another perspective, the second direction 102 may be, for example, a direction that includes a <1-100> directional component.
　炭化珪素基板２００は、バナジウムを含んでいる。炭化珪素基板２００は、たとえば六方晶炭化珪素により構成されている。炭化珪素基板２００を構成している六方晶炭化珪素のポリタイプは、たとえば４Ｈである。 The silicon carbide substrate 200 contains vanadium. The silicon carbide substrate 200 is made of, for example, hexagonal silicon carbide. The polytype of the hexagonal silicon carbide that makes up the silicon carbide substrate 200 is, for example, 4H.
　図１に示されるように、第４主面１４は、外縁１３と、外周領域１１と、中央領域１２とによって構成されている。外周領域１１は、外縁１３から５ｍｍ以内の領域である。別の観点から言えば、平面視において、外縁１３と、外周領域１１と中央領域１２との境界との間の距離（第１距離Ｄ１）は５ｍｍである。中央領域１２は、外周領域１１に取り囲まれている。中央領域１２は、外周領域１１に連なっている。中央領域１２は、第４主面１４の中心Ｏを含む。平面視において、中心Ｏは、第２円弧状部１７に沿った円弧を含む円の中心である。 1, the fourth main surface 14 is composed of an outer edge 13, an outer peripheral region 11, and a central region 12. The outer peripheral region 11 is a region within 5 mm from the outer edge 13. From another perspective, in a plan view, the distance (first distance D1) between the outer edge 13 and the boundary between the outer peripheral region 11 and the central region 12 is 5 mm. The central region 12 is surrounded by the outer peripheral region 11. The central region 12 is connected to the outer peripheral region 11. The central region 12 includes a center O of the fourth main surface 14. In a plan view, the center O is the center of a circle that includes an arc along the second arc-shaped portion 17.
　図１に示されるように、第４主面１４の直径は、第４直径Ｗ４とされる。第４直径Ｗ４は、たとえば１００ｍｍ（４インチ）である。第４直径Ｗ４は、特に限定されないが、１００ｍｍ以上であってもよいし、１５０ｍｍ（６インチ）以上であってもよいし、２００ｍｍ（８インチ）以上であってもよい。第４直径Ｗ４は、特に限定されないが、たとえば４００ｍｍ（１６インチ）以下であってもよい。平面視において、第４直径Ｗ４は、外縁１３上の異なる２点間の最長直線距離である。 As shown in FIG. 1, the diameter of the fourth main surface 14 is the fourth diameter W4. The fourth diameter W4 is, for example, 100 mm (4 inches). The fourth diameter W4 is not particularly limited, but may be 100 mm or more, 150 mm (6 inches) or more, or 200 mm (8 inches) or more. The fourth diameter W4 is not particularly limited, but may be, for example, 400 mm (16 inches) or less. In a plan view, the fourth diameter W4 is the longest straight-line distance between two different points on the outer edge 13.
　本明細書において、４インチは、１００ｍｍ又は１０１．６ｍｍ（４インチ×２５．４ｍｍ／インチ）のことである。６インチは、１５０ｍｍ又は１５２．４ｍｍ（６インチ×２５．４ｍｍ／インチ）のことである。８インチは、２００ｍｍ又は２０３．２ｍｍ（８インチ×２５．４ｍｍ／インチ）のことである。１６インチは、４００ｍｍ又は４０６．４ｍｍ（１６インチ×２５．４ｍｍ／インチ）のことである。 In this specification, 4 inches means 100 mm or 101.6 mm (4 inches x 25.4 mm/inch). 6 inches means 150 mm or 152.4 mm (6 inches x 25.4 mm/inch). 8 inches means 200 mm or 203.2 mm (8 inches x 25.4 mm/inch). 16 inches means 400 mm or 406.4 mm (16 inches x 25.4 mm/inch).
　図１に示されるように、中央領域１２の直径は、第５直径Ｗ５とされる。第５直径Ｗ５は、たとえば９０ｍｍである。第５直径Ｗ５は、第４直径Ｗ４から第１距離Ｄ１の２倍を差し引いた値である。平面視において、第５直径Ｗ５は、中央領域１２と外周領域１１との境界上の異なる２点間の最長直線距離である。 As shown in FIG. 1, the diameter of the central region 12 is the fifth diameter W5. The fifth diameter W5 is, for example, 90 mm. The fifth diameter W5 is the fourth diameter W4 minus twice the first distance D1. In a plan view, the fifth diameter W5 is the longest straight-line distance between two different points on the boundary between the central region 12 and the peripheral region 11.
　図２は、図１のＩＩ－ＩＩ線に沿った断面模式図である。図２に示される断面は、第４主面１４に垂直であり、且つ第１方向１０１に平行である。図２に示されるように、炭化珪素基板２００は、第５主面１５を有している。第５主面１５は、第４主面１４の反対にある。 FIG. 2 is a schematic cross-sectional view taken along line II-II in FIG. 1. The cross section shown in FIG. 2 is perpendicular to the fourth main surface 14 and parallel to the first direction 101. As shown in FIG. 2, the silicon carbide substrate 200 has a fifth main surface 15. The fifth main surface 15 is opposite the fourth main surface 14.
　第４主面１４は、たとえば｛０００１｝面であってもよいし、または｛０００１｝面に対して傾斜した面であってもよい。第４主面１４が｛０００１｝面に対して傾斜している場合、｛０００１｝面に対する第４主面１４の傾斜角（オフ角θ）は、たとえば１°以上８°以下である。第４主面１４が｛０００１｝面に対して傾斜している場合、第４主面１４の傾斜方向（オフ方向）は、たとえば＜１１－２０＞方向である。オフ角θは、２°以上６°以下であってもよい。 The fourth main surface 14 may be, for example, a {0001} plane, or may be a plane inclined with respect to the {0001} plane. When the fourth main surface 14 is inclined with respect to the {0001} plane, the inclination angle (off angle θ) of the fourth main surface 14 with respect to the {0001} plane is, for example, 1° or more and 8° or less. When the fourth main surface 14 is inclined with respect to the {0001} plane, the inclination direction (off direction) of the fourth main surface 14 is, for example, the <11-20> direction. The off angle θ may be, for example, 2° or more and 6° or less.
　第３外周面１８は、第４主面１４および第５主面１５の各々に連なっている。第３外周面１８は、外縁１３において第４主面１４に連なっている。 The third outer peripheral surface 18 is connected to each of the fourth main surface 14 and the fifth main surface 15. The third outer peripheral surface 18 is connected to the fourth main surface 14 at the outer edge 13.
　第３方向１０３は、第４主面１４から第５主面１５に向かう方向である。第３方向１０３は、第１方向１０１および第２方向１０２の各々に対して垂直である。第３方向１０３において、炭化珪素基板２００の厚みは、たとえば３００μｍ以上７００μｍ以下である。 The third direction 103 is a direction from the fourth main surface 14 toward the fifth main surface 15. The third direction 103 is perpendicular to each of the first direction 101 and the second direction 102. In the third direction 103, the thickness of the silicon carbide substrate 200 is, for example, not less than 300 μm and not more than 700 μm.
　＜中央領域における電気抵抗率＞
　次に、炭化珪素基板２００の中央領域１２における電気抵抗率の測定方法について説明する。電気抵抗率は、たとえばＳｅｍｉｍａｐ社製の電気抵抗率測定装置であるＣＯＲＥＭＡ－ＷＴを用いて測定される。具体的には、電極を用いて、被測定物に接触することなく電圧が印加される。これによって、被測定物における電荷は、時間の経過とともに大きくなる。被測定物における電圧を印加された部分の電荷が測定される。 <Electrical resistivity in the central region>
Next, a method for measuring the electrical resistivity in central region 12 of silicon carbide substrate 200 will be described. The electrical resistivity is measured using, for example, COREMA-WT, an electrical resistivity measuring device manufactured by Semimap. Specifically, a voltage is applied using electrodes without contacting the object to be measured. This causes the charge in the object to increase over time. The charge in the portion of the object to which the voltage is applied is measured.
　具体的には、電圧を印加した直後における被測定物の電荷と、電圧を印加してから一定時間経過した時点における被測定物の電荷とが測定される。被測定物における電圧を印加された部分の電荷の緩和時間が測定される。これによって、被測定物の電気抵抗率が測定される。電気抵抗率の測定における測定条件は、たとえば被測定物に印加する電圧が０．７５Ｖという測定条件が用いられる。プローブ径は、たとえば１ｍｍとされる。 Specifically, the charge on the object being measured immediately after a voltage is applied and the charge on the object being measured a certain time after the voltage is applied are measured. The relaxation time of the charge in the part of the object being measured to which the voltage is applied is measured. This allows the electrical resistivity of the object to be measured. The measurement conditions for measuring the electrical resistivity are, for example, a voltage of 0.75 V applied to the object being measured. The probe diameter is, for example, 1 mm.
　図３は、中央領域１２における電気抵抗率の測定位置を示す平面模式図である。図３に示されるように、平面視において中央領域１２は、第１方向１０１および第２方向１０２の各々において６４分割される。具体的には、中央領域１２が複数の正方領域５０に区分される。平面視において、複数の正方領域５０の各々の形状は、実質的に正方形である。複数の正方領域５０の各々の１辺の長さＬは、第５直径Ｗ５（図１参照）の６４分の１である。 FIG. 3 is a schematic plan view showing the measurement positions of electrical resistivity in the central region 12. As shown in FIG. 3, in a plan view, the central region 12 is divided into 64 parts in each of the first direction 101 and the second direction 102. Specifically, the central region 12 is divided into a plurality of square regions 50. In a plan view, the shape of each of the plurality of square regions 50 is substantially square. The length L of one side of each of the plurality of square regions 50 is 1/64 of the fifth diameter W5 (see FIG. 1).
　中央領域１２の直径（第５直径Ｗ５）は、たとえば９０ｍｍである。まず、平面視において、中央領域１２に外接する９０ｍｍ×９０ｍｍの正方形が想定される。９０ｍｍ×９０ｍｍの正方形は、１．４ｍｍ×１．４ｍｍの正方領域（６４×６４＝４０９６個）に区分される。 The diameter of the central region 12 (fifth diameter W5) is, for example, 90 mm. First, in a plan view, a 90 mm x 90 mm square is assumed to circumscribe the central region 12. The 90 mm x 90 mm square is divided into 1.4 mm x 1.4 mm square regions (64 x 64 = 4096).
　平面視において、外周領域１１と中央領域１２との境界と交差する正方領域は、一部が欠けており完全な正方領域とはならない。そのため、外周領域１１と中央領域１２との境界と交差する正方領域は、中央領域１２を構成する正方領域５０とはみなされない。別の観点から言えば、複数の正方領域５０は、中央領域１２と外周領域１１との境界の内側にある。なお、平面視において、複数の正方領域５０の各々の一辺は、第２オリエンテーションフラット部１６の延在方向に平行である。言い換えれば、複数の正方領域５０の各々の一辺は、第１方向１０１に平行である。複数の正方領域５０の各々において、電気抵抗率が測定される。測定温度は、２７℃（室温）とされる。 In plan view, the square regions that intersect with the boundary between the peripheral region 11 and the central region 12 are missing a portion and are not complete square regions. Therefore, the square regions that intersect with the boundary between the peripheral region 11 and the central region 12 are not considered to be square regions 50 that constitute the central region 12. From another perspective, the multiple square regions 50 are inside the boundary between the central region 12 and the peripheral region 11. Note that, in plan view, one side of each of the multiple square regions 50 is parallel to the extension direction of the second orientation flat portion 16. In other words, one side of each of the multiple square regions 50 is parallel to the first direction 101. Electrical resistivity is measured in each of the multiple square regions 50. The measurement temperature is 27°C (room temperature).
　複数の正方領域５０における電気抵抗率の平均値は、第１平均値とされる。第１平均値は、１×１０5Ωｃｍ以上である。第１平均値は、たとえば１×１０7Ωｃｍ以上であってもよいし、１×１０9Ωｃｍ以上であってもよいし、１×１０11Ωｃｍ以上であってもよい。第１平均値は、たとえば１×１０13Ωｃｍ以下であってもよいし、１×１０12Ωｃｍ以下であってもよい。 The average value of the electrical resistivity in the plurality of square regions 50 is set to a first average value. The first average value is 1×10 5 Ωcm or more. The first average value may be, for example, 1×10 7 Ωcm or more, 1×10 9 Ωcm or more, or 1×10 11 Ωcm or more. The first average value may be, for example, 1×10 13 Ωcm or less, or 1×10 12 Ωcm or less.
　複数の正方領域５０における電気抵抗率の最大値は、第１最大値とされる。複数の正方領域５０における電気抵抗率の最小値は、第１最小値とされる。第１最大値から第１最小値を差し引いた値を、第１平均値の２倍で割った値は、第１値とされる。第１値は４５％以下である。第１値は、たとえば１％以上であってもよいし、５％以上であってもよい。第１値は、たとえば４１％以下であってもよいし、２５％以下であってもよいし、１５％以下であってもよい。 The maximum value of electrical resistivity in the multiple square regions 50 is set to a first maximum value. The minimum value of electrical resistivity in the multiple square regions 50 is set to a first minimum value. The value obtained by subtracting the first minimum value from the first maximum value and dividing the result by twice the first average value is set to a first value. The first value is 45% or less. The first value may be, for example, 1% or more, or 5% or more. The first value may be, for example, 41% or less, 25% or less, or 15% or less.
　２７℃における電気抵抗率が１×１０10Ωｃｍ以上である複数の正方領域５０の数を、複数の正方領域５０の総数で割った値は、第２値とされる。第２値は５０％以上である。第２値は特に限定されない。第２値は、たとえば８０％以上であってもよいし、９５％以上であってもよいし、９９％以上であってもよい。 The number of the square regions 50 having an electrical resistivity of 1× 10 Ωcm or more at 27° C. divided by the total number of the square regions 50 is set to a second value. The second value is 50% or more. The second value is not particularly limited. The second value may be, for example, 80% or more, 95% or more, or 99% or more.
　＜炭化珪素基板のバナジウム濃度＞
　次に、炭化珪素基板２００のバナジウム濃度の測定方法について説明する。図４は、炭化珪素基板２００のバナジウム濃度の測定位置を示す平面模式図である。図４に示されるように、第４主面１４は、第１測定位置６１と、第２測定位置６２と、第３測定位置６３と、第４測定位置６４とを有している。 <Vanadium Concentration in Silicon Carbide Substrate>
Next, a method for measuring the vanadium concentration of silicon carbide substrate 200 will be described. Fig. 4 is a plan schematic diagram showing measurement positions for the vanadium concentration of silicon carbide substrate 200. As shown in Fig. 4, fourth main surface 14 has a first measurement position 61, a second measurement position 62, a third measurement position 63, and a fourth measurement position 64.
　図４に示されるように、平面視において、第１測定位置６１は、中心Ｏに対して＜１１－２０＞方向にある。言い換えれば、第１測定位置６１は、中心Ｏに対して第１方向１０１にある。平面視において、第１測定位置６１と中心Ｏとの間の最短距離（第２距離Ｄ２）は２５ｍｍである。 As shown in FIG. 4, in a plan view, the first measurement position 61 is in the <11-20> direction relative to the center O. In other words, the first measurement position 61 is in the first direction 101 relative to the center O. In a plan view, the shortest distance (second distance D2) between the first measurement position 61 and the center O is 25 mm.
　平面視において、第２測定位置６２は、中心Ｏに対して＜１－１００＞方向にある。言い換えれば、第２測定位置６２は、中心Ｏに対して第２方向１０２にある。平面視において、第２測定位置６２と中心Ｏとの間の最短距離は２５ｍｍである。 In plan view, the second measurement position 62 is in the <1-100> direction relative to the center O. In other words, the second measurement position 62 is in the second direction 102 relative to the center O. In plan view, the shortest distance between the second measurement position 62 and the center O is 25 mm.
　平面視において、第３測定位置６３は、中心Ｏに対して第１測定位置６１の反対にある。別の観点から言えば、平面視において、中心Ｏは、第１測定位置６１と第３測定位置６３との間にある。平面視において、第３測定位置６３と中心Ｏとの間の最短距離は２５ｍｍである。平面視において、第１測定位置６１、第３測定位置６３および中心Ｏは、同一直線上にあってもよい。 In a plan view, the third measurement position 63 is opposite the first measurement position 61 with respect to the center O. From another perspective, in a plan view, the center O is between the first measurement position 61 and the third measurement position 63. In a plan view, the shortest distance between the third measurement position 63 and the center O is 25 mm. In a plan view, the first measurement position 61, the third measurement position 63, and the center O may be on the same straight line.
　平面視において、第４測定位置６４は、中心Ｏに対して第２測定位置６２の反対にある。別の観点から言えば、平面視において、中心Ｏは、第２測定位置６２と第４測定位置６４との間にある。平面視において、第４測定位置６４と中心Ｏとの間の最短距離は２５ｍｍである。平面視において、第２測定位置６２、第４測定位置６４および中心Ｏは、同一直線上にあってもよい。以下において、中心Ｏ、第１測定位置６１、第２測定位置６２、第３測定位置６３および第４測定位置６４を第１測定位置群とも称する。 In a plan view, the fourth measurement position 64 is opposite the second measurement position 62 with respect to the center O. From another perspective, in a plan view, the center O is between the second measurement position 62 and the fourth measurement position 64. In a plan view, the shortest distance between the fourth measurement position 64 and the center O is 25 mm. In a plan view, the second measurement position 62, the fourth measurement position 64, and the center O may be on the same line. Hereinafter, the center O, the first measurement position 61, the second measurement position 62, the third measurement position 63, and the fourth measurement position 64 are also referred to as the first measurement position group.
　バナジウム濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって測定される。ＳＩＭＳにおいて、たとえばＣａｍｅｃａ社製の二次イオン質量分析装置（型番：ＩＭＳ７ｆ）が用いられる。ＳＩＭＳにおいて、たとえば、一次イオンとして酸素（Ｏ２ ＋）またはセシウム（Ｃｓ＋）が用いられる。一次イオンビームが、各測定位置において走査される。各測定位置において、二次イオンが検出される。具体的には、たとえば中心Ｏを中心とする円形領域において二次イオンが検出される。円形領域の直径は、たとえば３０μｍ以上１５０μｍ以下程度である。検出された二次イオンを分析することによって、中心Ｏにおけるバナジウム濃度が測定される。同様にして、各測定位置におけるバナジウム濃度が測定される。 The vanadium concentration is measured by secondary ion mass spectrometry (SIMS). In the SIMS, for example, a secondary ion mass spectrometer (model number: IMS7f) manufactured by Cameca is used. In the SIMS, for example, oxygen (O 2 + ) or cesium (Cs + ) is used as the primary ion. A primary ion beam is scanned at each measurement position. Secondary ions are detected at each measurement position. Specifically, for example, secondary ions are detected in a circular region centered on the center O. The diameter of the circular region is, for example, about 30 μm or more and 150 μm or less. The vanadium concentration at the center O is measured by analyzing the detected secondary ions. In the same manner, the vanadium concentration at each measurement position is measured.
　第１測定位置群におけるバナジウム濃度の平均値は、第２平均値とされる。第２平均値は、たとえば１×１０17／ｃｍ3以上３×１０17／ｃｍ3以下である。第２平均値は、特に限定されない。第２平均値は、たとえば１．０３×１０17／ｃｍ3以上であってもよいし、１．０８×１０17／ｃｍ3以上であってもよい。第２平均値は、たとえば２．５×１０17／ｃｍ3以下であってもよいし、１．３×１０17／ｃｍ3以下であってもよい。 The average value of the vanadium concentration in the first group of measurement positions is set as a second average value. The second average value is, for example, 1×10 17 /cm 3 or more and 3×10 17 /cm 3 or less. The second average value is not particularly limited. The second average value may be, for example, 1.03×10 17 /cm 3 or more, or 1.08×10 17 /cm 3 or more. The second average value may be, for example, 2.5×10 17 /cm 3 or less, or 1.3×10 17 /cm 3 or less.
　第１測定位置群におけるバナジウム濃度の標準偏差は、たとえば３×１０16／ｃｍ3以下である。第１測定位置群におけるバナジウム濃度の標準偏差は、特に限定されない。第１測定位置群におけるバナジウム濃度の標準偏差は、たとえば１×１０14／ｃｍ3以上であってもよいし、１×１０15／ｃｍ3以上であってもよい。第１測定位置群におけるバナジウム濃度の標準偏差は、たとえば２．９５×１０16／ｃｍ3以下であってもよいし、２×１０16／ｃｍ3以下であってもよい。 The standard deviation of the vanadium concentration in the first measurement position group is, for example, 3×10 16 /cm 3 or less. The standard deviation of the vanadium concentration in the first measurement position group is not particularly limited. The standard deviation of the vanadium concentration in the first measurement position group may be, for example, 1×10 14 /cm 3 or more, or 1×10 15 /cm 3 or more. The standard deviation of the vanadium concentration in the first measurement position group may be, for example, 2.95×10 16 /cm 3 or less, or 2×10 16 /cm 3 or less.
　＜外周領域および中心における電気抵抗率＞
　次に、外周領域１１および中心Ｏにおける電気抵抗率の測定方法について説明する。図５は、外周領域１１および中心Ｏにおける電気抵抗率の測定位置を示す平面模式図である。図５に示されるように、第４主面１４は、第５測定位置６５と、第６測定位置６６と、第７測定位置６７と、第８測定位置６８とを有している。 <Electrical resistivity in the peripheral region and in the center>
Next, a method for measuring the electrical resistivity in the outer circumferential region 11 and the center O will be described. Fig. 5 is a schematic plan view showing measurement positions for the electrical resistivity in the outer circumferential region 11 and the center O. As shown in Fig. 5, the fourth main surface 14 has a fifth measurement position 65, a sixth measurement position 66, a seventh measurement position 67, and an eighth measurement position 68.
　図５に示されるように、平面視において、第５測定位置６５は、中心Ｏに対して＜１１－２０＞方向にある。言い換えれば、第５測定位置６５は、中心Ｏに対して第１方向１０１にある。平面視において、第５測定位置６５と外縁１３との間の最短距離（第３距離Ｄ３）は５ｍｍである。 As shown in FIG. 5, in a plan view, the fifth measurement position 65 is in the <11-20> direction relative to the center O. In other words, the fifth measurement position 65 is in the first direction 101 relative to the center O. In a plan view, the shortest distance (third distance D3) between the fifth measurement position 65 and the outer edge 13 is 5 mm.
　平面視において、第６測定位置６６は、中心Ｏに対して＜１－１００＞方向にある。言い換えれば、第６測定位置６６は、中心Ｏに対して第２方向１０２にある。平面視において、第６測定位置６６と外縁１３との間の最短距離は５ｍｍである。 In plan view, the sixth measurement position 66 is in the <1-100> direction relative to the center O. In other words, the sixth measurement position 66 is in the second direction 102 relative to the center O. In plan view, the shortest distance between the sixth measurement position 66 and the outer edge 13 is 5 mm.
　平面視において、第７測定位置６７は、中心Ｏに対して第５測定位置６５の反対にある。別の観点から言えば、平面視において、中心Ｏは、第５測定位置６５と第７測定位置６７との間にある。平面視において、第７測定位置６７と外縁１３との間の最短距離は５ｍｍである。平面視において、第５測定位置６５、第７測定位置６７および中心Ｏは、同一直線上にあってもよい。 In plan view, the seventh measurement position 67 is opposite the fifth measurement position 65 with respect to the center O. From another perspective, in plan view, the center O is between the fifth measurement position 65 and the seventh measurement position 67. In plan view, the shortest distance between the seventh measurement position 67 and the outer edge 13 is 5 mm. In plan view, the fifth measurement position 65, the seventh measurement position 67 and the center O may be on the same straight line.
　平面視において、第８測定位置６８は、中心Ｏに対して第６測定位置６６の反対にある。別の観点から言えば、平面視において、中心Ｏは、第６測定位置６６と第８測定位置６８との間にある。平面視において、第８測定位置６８と外縁１３との間の最短距離は５ｍｍである。平面視において、第６測定位置６６、第８測定位置６８および中心Ｏは、同一直線上にあってもよい。 In plan view, the eighth measurement position 68 is opposite the sixth measurement position 66 with respect to the center O. From another perspective, in plan view, the center O is between the sixth measurement position 66 and the eighth measurement position 68. In plan view, the shortest distance between the eighth measurement position 68 and the outer edge 13 is 5 mm. In plan view, the sixth measurement position 66, the eighth measurement position 68 and the center O may be on the same straight line.
　図５に示されるように、第４主面１４は、第９測定位置６９と、第１０測定位置７０と、第１１測定位置７１と、第１２測定位置７２とを有している。平面視において、第９測定位置６９は、中心Ｏに対して＜１１－２０＞方向にある。言い換えれば、第９測定位置６９は、中心Ｏに対して第１方向１０１にある。平面視において、第９測定位置６９と外縁１３との間の最短距離（第４距離Ｄ４）は３ｍｍである。 As shown in FIG. 5, the fourth principal surface 14 has a ninth measurement position 69, a tenth measurement position 70, an eleventh measurement position 71, and a twelfth measurement position 72. In a plan view, the ninth measurement position 69 is in the <11-20> direction relative to the center O. In other words, the ninth measurement position 69 is in the first direction 101 relative to the center O. In a plan view, the shortest distance (fourth distance D4) between the ninth measurement position 69 and the outer edge 13 is 3 mm.
　平面視において、第１０測定位置７０は、中心Ｏに対して＜１－１００＞方向にある。言い換えれば、第１０測定位置７０は、中心Ｏに対して第２方向１０２にある。平面視において、第１０測定位置７０と外縁１３との間の最短距離は３ｍｍである。 In plan view, the tenth measurement position 70 is in the <1-100> direction relative to the center O. In other words, the tenth measurement position 70 is in the second direction 102 relative to the center O. In plan view, the shortest distance between the tenth measurement position 70 and the outer edge 13 is 3 mm.
　平面視において、第１１測定位置７１は、中心Ｏに対して第９測定位置６９の反対にある。別の観点から言えば、平面視において、中心Ｏは、第９測定位置６９と第１１測定位置７１との間にある。平面視において、第１１測定位置７１と外縁１３との間の最短距離は３ｍｍである。平面視において、第９測定位置６９、第１１測定位置７１および中心Ｏは、同一直線上にあってもよい。 In plan view, the eleventh measurement position 71 is opposite the ninth measurement position 69 with respect to the center O. From another perspective, in plan view, the center O is between the ninth measurement position 69 and the eleventh measurement position 71. In plan view, the shortest distance between the eleventh measurement position 71 and the outer edge 13 is 3 mm. In plan view, the ninth measurement position 69, the eleventh measurement position 71 and the center O may be on the same straight line.
　平面視において、第１２測定位置７２は、中心Ｏに対して第１０測定位置７０の反対にある。別の観点から言えば、平面視において、中心Ｏは、第１０測定位置７０と第１２測定位置７２との間にある。平面視において、第１２測定位置７２と外縁１３との間の最短距離は３ｍｍである。平面視において、第１０測定位置７０、第１２測定位置７２および中心Ｏは、同一直線上にあってもよい。 In plan view, the twelfth measurement position 72 is opposite the tenth measurement position 70 with respect to the center O. From another perspective, in plan view, the center O is between the tenth measurement position 70 and the twelfth measurement position 72. In plan view, the shortest distance between the twelfth measurement position 72 and the outer edge 13 is 3 mm. In plan view, the tenth measurement position 70, the twelfth measurement position 72, and the center O may be on the same straight line.
　中心Ｏ、第５測定位置６５、第６測定位置６６、第７測定位置６７、第８測定位置６８、第９測定位置６９、第１０測定位置７０、第１１測定位置７１および第１２測定位置７２の各々において、電気抵抗率が測定される。測定温度は、２７℃（室温）である。以下において、中心Ｏ、第５測定位置６５、第６測定位置６６、第７測定位置６７および第８測定位置６８を第２測定位置群とも称する。中心Ｏ、第９測定位置６９、第１０測定位置７０、第１１測定位置７１および第１２測定位置７２を第３測定位置群とも称する。 Electrical resistivity is measured at each of the center O, the fifth measurement position 65, the sixth measurement position 66, the seventh measurement position 67, the eighth measurement position 68, the ninth measurement position 69, the tenth measurement position 70, the eleventh measurement position 71, and the twelfth measurement position 72. The measurement temperature is 27°C (room temperature). Hereinafter, the center O, the fifth measurement position 65, the sixth measurement position 66, the seventh measurement position 67, and the eighth measurement position 68 are also referred to as the second measurement position group. The center O, the ninth measurement position 69, the tenth measurement position 70, the eleventh measurement position 71, and the twelfth measurement position 72 are also referred to as the third measurement position group.
　第２測定位置群における電気抵抗率の平均値は、第３平均値とされる。第２測定位置群における電気抵抗率の最大値は、第２最大値とされる。第２測定位置群における電気抵抗率の最小値は、第２最小値とされる。第２最大値から第２最小値を差し引いた値を、第３平均値の２倍で割った値は、第３値とされる。 The average value of the electrical resistivity in the second group of measurement positions is the third average value. The maximum value of the electrical resistivity in the second group of measurement positions is the second maximum value. The minimum value of the electrical resistivity in the second group of measurement positions is the second minimum value. The value obtained by subtracting the second minimum value from the second maximum value and dividing the result by twice the third average value is the third value.
　第３値は、たとえば３０％以下である。第３値は、特に限定されない。第３値は、たとえば１％以上であってもよいし、５％以上であってもよい。第３値は、たとえば２５％以下であってもよいし、２０％以下であってもよいし、１５％以下であってもよいし、１３％以下であってもよい。 The third value is, for example, 30% or less. The third value is not particularly limited. The third value may be, for example, 1% or more, or 5% or more. The third value may be, for example, 25% or less, 20% or less, 15% or less, or 13% or less.
　第３測定位置群における電気抵抗率の平均値は、第４平均値とされる。第３測定位置群における電気抵抗率の最大値は、第３最大値とされる。第３測定位置群における電気抵抗率の最小値は、第３最小値とされる。第３最大値から第３最小値を差し引いた値を、第４平均値の２倍で割った値は、第４値とされる。 The average value of the electrical resistivity in the third group of measurement positions is the fourth average value. The maximum value of the electrical resistivity in the third group of measurement positions is the third maximum value. The minimum value of the electrical resistivity in the third group of measurement positions is the third minimum value. The value obtained by subtracting the third minimum value from the third maximum value and dividing the result by twice the fourth average value is the fourth value.
　第４値は、たとえば３５％以下である。第４値は、特に限定されない。第４値は、たとえば１％以上であってもよいし、５％以上であってもよい。第４値は、たとえば２８％以下であってもよいし、２０％以下であってもよいし、１６％以下であってもよい。 The fourth value is, for example, 35% or less. The fourth value is not particularly limited. The fourth value may be, for example, 1% or more, or 5% or more. The fourth value may be, for example, 28% or less, 20% or less, or 16% or less.
　＜炭化珪素単結晶＞
　次に、本実施形態に係る炭化珪素単結晶１００の構成について説明する。図６は、本実施形態に係る炭化珪素単結晶１００の構成を示す平面模式図である。図７は、図６のＶＩＩ－ＶＩＩ線に沿った断面模式図である。図６および図７に示されるように、本実施形態に係る炭化珪素単結晶１００は、第１主面１と、第２主面２と、第１外周面４とを有している。第１主面１は、たとえば平面状である。第２主面２は、第１主面１の反対側にある。第１外周面４は、第１主面１および第２主面２の各々に連なっている。第１外周面４は環状である。第１主面１は、第１方向１０１および第２方向１０２の各々に沿って延在している。 <Silicon carbide single crystal>
Next, the configuration of the silicon carbide single crystal 100 according to this embodiment will be described. FIG. 6 is a schematic plan view showing the configuration of the silicon carbide single crystal 100 according to this embodiment. FIG. 7 is a schematic cross-sectional view taken along line VII-VII in FIG. 6. As shown in FIGS. 6 and 7, the silicon carbide single crystal 100 according to this embodiment has a first main surface 1, a second main surface 2, and a first outer peripheral surface 4. The first main surface 1 is, for example, planar. The second main surface 2 is on the opposite side to the first main surface 1. The first outer peripheral surface 4 is continuous with each of the first main surface 1 and the second main surface 2. The first outer peripheral surface 4 is annular. The first main surface 1 extends along each of a first direction 101 and a second direction 102.
　第３方向１０３は、第１方向１０１および第２方向１０２の各々に垂直であり、且つ第１主面１から第２主面２に向かう方向である。第３方向１０３は、たとえば＜０００１＞方向である。第３方向１０３は、＜０００１＞方向に対してオフ角θだけ傾斜した方向であってもよい。第３方向１０３は、炭化珪素単結晶１００の成長方向である。第３方向１０３は、第１主面１に対して垂直であってもよい。 The third direction 103 is perpendicular to each of the first direction 101 and the second direction 102, and is a direction from the first main surface 1 toward the second main surface 2. The third direction 103 is, for example, the <0001> direction. The third direction 103 may be a direction inclined by the off angle θ with respect to the <0001> direction. The third direction 103 is the growth direction of the silicon carbide single crystal 100. The third direction 103 may be perpendicular to the first main surface 1.
　図７に示される断面は、第１主面１に垂直な断面である。具体的には、図７に示される断面は、第１方向１０１および第３方向１０３の各々に平行な断面である。第１主面１に垂直な断面において、第２主面２が第１外周面４に近づくにつれて、第３方向１０３における第１主面１と第２主面２との間の距離が小さくなっていてもよい。第１主面１は、炭化珪素種基板の成長面との界面である。炭化珪素種基板の詳細は後述する。 The cross section shown in FIG. 7 is a cross section perpendicular to the first main surface 1. Specifically, the cross section shown in FIG. 7 is a cross section parallel to each of the first direction 101 and the third direction 103. In the cross section perpendicular to the first main surface 1, the distance between the first main surface 1 and the second main surface 2 in the third direction 103 may become smaller as the second main surface 2 approaches the first outer peripheral surface 4. The first main surface 1 is the interface with the growth surface of the silicon carbide seed substrate. Details of the silicon carbide seed substrate will be described later.
　第１主面１は、たとえば｛０００１｝面であってもよいし、または｛０００１｝面に対して傾斜した面であってもよい。第１主面１が｛０００１｝面に対して傾斜している場合、｛０００１｝面に対する第１主面１の傾斜角（オフ角θ）は、たとえば１°以上８°以下である。第１主面１が｛０００１｝面に対して傾斜している場合、第１主面１の傾斜方向（オフ方向）は、たとえば＜１１－２０＞方向である。オフ角θは、２°以上６°以下であってもよい。 The first main surface 1 may be, for example, a {0001} plane, or may be a plane inclined with respect to the {0001} plane. When the first main surface 1 is inclined with respect to the {0001} plane, the inclination angle (off angle θ) of the first main surface 1 with respect to the {0001} plane is, for example, 1° or more and 8° or less. When the first main surface 1 is inclined with respect to the {0001} plane, the inclination direction (off direction) of the first main surface 1 is, for example, the <11-20> direction. The off angle θ may be, for example, 2° or more and 6° or less.
　第１主面１の直径は、第１直径Ｗ１とされる。第１直径Ｗ１は、たとえば１００ｍｍ（４インチ）以上である。第１直径Ｗ１は、特に限定されない。第１直径Ｗ１は、たとえば１５０ｍｍ（６インチ）以上であってもよいし、２００ｍｍ（８インチ）以上であってもよい。第１直径Ｗ１は、４００ｍｍ（１６インチ）以下であってもよい。第３方向１０３に沿って見て、第１直径Ｗ１は、第１外周面４上の異なる２点間の最長直線距離である。 The diameter of the first main surface 1 is defined as the first diameter W1. The first diameter W1 is, for example, 100 mm (4 inches) or more. The first diameter W1 is not particularly limited. The first diameter W1 may be, for example, 150 mm (6 inches) or more, or 200 mm (8 inches) or more. The first diameter W1 may be 400 mm (16 inches) or less. When viewed along the third direction 103, the first diameter W1 is the longest straight-line distance between two different points on the first outer peripheral surface 4.
　炭化珪素単結晶１００は、ドーパントとしてバナジウムを含んでいる。炭化珪素単結晶１００は、たとえば六方晶炭化珪素によって構成されている。炭化珪素単結晶１００を構成する六方晶炭化珪素のポリタイプは、たとえば４Ｈである。 Silicon carbide single crystal 100 contains vanadium as a dopant. Silicon carbide single crystal 100 is made of, for example, hexagonal silicon carbide. The polytype of the hexagonal silicon carbide that makes up silicon carbide single crystal 100 is, for example, 4H.
　＜炭化珪素単結晶の電気抵抗率＞
　炭化珪素単結晶１００の電気抵抗率は、たとえば１×１０5Ωｃｍ以上である。炭化珪素単結晶１００の電気抵抗率は、特に限定されない。炭化珪素単結晶１００の電気抵抗率は、たとえば１×１０7Ωｃｍ以上であってもよいし、１×１０9Ωｃｍ以上であってもよいし、１×１０11Ωｃｍ以上であってもよい。電気抵抗率は、たとえば１×１０13Ωｃｍ以下であってもよいし、１×１０12Ωｃｍ以下であってもよい。 <Electrical resistivity of silicon carbide single crystal>
The electrical resistivity of silicon carbide single crystal 100 is, for example, 1×10 5 Ωcm or more. The electrical resistivity of silicon carbide single crystal 100 is not particularly limited. The electrical resistivity of silicon carbide single crystal 100 may be, for example, 1×10 7 Ωcm or more, 1×10 9 Ωcm or more, or 1×10 11 Ωcm or more. The electrical resistivity may be, for example, 1×10 13 Ωcm or less, or 1×10 12 Ωcm or less.
　炭化珪素単結晶１００の電気抵抗率の測定方法について説明する。電気抵抗率は、たとえば、Ｓｅｍｉｍａｐ社製の電気抵抗率測定装置であるＣＯＲＥＭＡ－ＷＴを用いて測定される。 The method for measuring the electrical resistivity of silicon carbide single crystal 100 will be described. The electrical resistivity is measured, for example, using COREMA-WT, an electrical resistivity measuring device manufactured by Semimap.
　図８は、電気抵抗率の測定位置を示す平面模式図である。炭化珪素単結晶１００を第１主面１に平行な方向にスライスすることによって、炭化珪素ウェハ１０が作製される。炭化珪素ウェハ１０は、第３主面３と、第２外周面８とを有している。第２外周面８は、第１オリエンテーションフラット部６と、第１円弧状部７とを有している。第１円弧状部７は、第１オリエンテーションフラット部６に連なっている。第１オリエンテーションフラット部６が延在する方向は、たとえば＜１１－２０＞方向である。 FIG. 8 is a schematic plan view showing the measurement positions of electrical resistivity. Silicon carbide wafer 10 is produced by slicing silicon carbide single crystal 100 in a direction parallel to first main surface 1. Silicon carbide wafer 10 has third main surface 3 and second outer peripheral surface 8. Second outer peripheral surface 8 has first orientation flat portion 6 and first arc-shaped portion 7. First arc-shaped portion 7 is continuous with first orientation flat portion 6. The direction in which first orientation flat portion 6 extends is, for example, the <11-20> direction.
　第３主面３上において、電気抵抗率が計測される。図８に示されるように、複数の測定点２２が第３主面３の上に位置している。複数の測定点２２は、たとえば６ｍｍの間隔で格子状に位置している。複数の測定点２２の数は、たとえば２００個である。複数の測定点２２の各々において、電気抵抗率が測定される。複数の測定点２２の各々において測定された電気抵抗率の合計値を、複数の測定点２２の数で割った値は、炭化珪素単結晶１００の電気抵抗率とされる。 The electrical resistivity is measured on the third main surface 3. As shown in FIG. 8, a plurality of measurement points 22 are located on the third main surface 3. The plurality of measurement points 22 are located in a lattice pattern with intervals of, for example, 6 mm. The number of the plurality of measurement points 22 is, for example, 200. The electrical resistivity is measured at each of the plurality of measurement points 22. The sum of the electrical resistivities measured at each of the plurality of measurement points 22 divided by the number of the plurality of measurement points 22 is regarded as the electrical resistivity of the silicon carbide single crystal 100.
　＜炭化珪素単結晶の製造装置＞
　次に、本実施形態に係る炭化珪素単結晶１００の製造装置について説明する。図９は、本実施形態に係る炭化珪素単結晶１００の製造装置の構成を示す断面模式図である。図９に示される断面は、第３方向１０３に平行な断面である。図９に示されるように、炭化珪素単結晶１００の製造装置３００は、坩堝１３０と、断熱材１４５と、誘導加熱コイル１４０とを主に有している。 <Silicon carbide single crystal manufacturing equipment>
Next, a manufacturing apparatus for silicon carbide single crystal 100 according to this embodiment will be described. Fig. 9 is a cross-sectional schematic diagram showing the configuration of the manufacturing apparatus for silicon carbide single crystal 100 according to this embodiment. The cross section shown in Fig. 9 is a cross section parallel to third direction 103. As shown in Fig. 9, manufacturing apparatus 300 for silicon carbide single crystal 100 mainly includes crucible 130, heat insulating material 145, and induction heating coil 140.
　断熱材１４５は、坩堝１３０の全体を覆うように配置されている。誘導加熱コイル１４０は、断熱材１４５の外周の周りにおいて螺旋状に配置されている。誘導加熱コイル１４０に対して電力が印加されることにより、坩堝１３０が電磁誘導により加熱される。誘導加熱コイル１４０は、第３方向１０３に沿って移動可能である。誘導加熱コイル１４０が第３方向１０３に沿って移動することによって、坩堝１３０における加熱される位置を調整できる。 The insulating material 145 is arranged so as to cover the entire crucible 130. The induction heating coil 140 is arranged in a spiral shape around the outer circumference of the insulating material 145. When power is applied to the induction heating coil 140, the crucible 130 is heated by electromagnetic induction. The induction heating coil 140 is movable along the third direction 103. By moving the induction heating coil 140 along the third direction 103, the heated position in the crucible 130 can be adjusted.
　坩堝１３０は、黒鉛によって構成されている。坩堝１３０を構成している黒鉛のかさ密度は、たとえば１．７ｇ／ｃｍ3以上１．９ｇ／ｃｍ3以下である。坩堝１３０は、本体部１３２と、蓋部１３１と、底部１３３とを有している。 The crucible 130 is made of graphite. The bulk density of the graphite constituting the crucible 130 is, for example, 1.7 g/cm 3 or more and 1.9 g/cm 3 or less. The crucible 130 has a main body portion 132, a lid portion 131, and a bottom portion 133.
　本体部１３２の形状は、たとえば環状である。蓋部１３１は、本体部１３２上に配置されている。蓋部１３１は、本体部１３２に対して着脱可能である。底部１３３は、本体部１３２に取り付けられている。底部１３３は、本体部１３２に対して着脱可能である。底部１３３は、本体部１３２に対して蓋部１３１の反対にある。別の観点から言えば、本体部１３２は、蓋部１３１と底部１３３の間にある。蓋部１３１から底部１３３に向かう方向は、第３方向１０３である。 The shape of the main body 132 is, for example, annular. The lid 131 is disposed on the main body 132. The lid 131 is detachable from the main body 132. The bottom 133 is attached to the main body 132. The bottom 133 is detachable from the main body 132. The bottom 133 is opposite the lid 131 with respect to the main body 132. From another perspective, the main body 132 is between the lid 131 and the bottom 133. The direction from the lid 131 toward the bottom 133 is the third direction 103.
　本体部１３２は、筒部１３４と、第１ネジ部１７１とを有している。筒部１３４の形状は、環状である。蓋部１３１は、筒部１３４上に配置されている。第１ネジ部１７１は、筒部１３４に連なっている。第１ネジ部１７１は、筒部１３４に対して、蓋部１３１の反対に設けられている。第１ネジ部１７１の形状は、環状である。第１ネジ部１７１の内周面において、たとえば雌ネジが設けられている。 The main body 132 has a cylindrical portion 134 and a first screw portion 171. The cylindrical portion 134 is annular in shape. The lid portion 131 is disposed on the cylindrical portion 134. The first screw portion 171 is connected to the cylindrical portion 134. The first screw portion 171 is provided on the opposite side of the lid portion 131 with respect to the cylindrical portion 134. The first screw portion 171 is annular in shape. For example, a female screw is provided on the inner peripheral surface of the first screw portion 171.
　底部１３３は、第１ベース部１３５と、第２ネジ部１７２とを有している。第１ベース部１３５は、坩堝１３０の底面を形成している。第２ネジ部１７２は、第１ベース部１３５に連なっている。第２ネジ部１７２の形状は、環状である。第２ネジ部１７２の外周面において、雄ネジが設けられている。第２ネジ部１７２と第１ネジ部１７１とが締結されることによって、底部１３３は、本体部１３２に取り付けられている。 The bottom 133 has a first base portion 135 and a second screw portion 172. The first base portion 135 forms the bottom surface of the crucible 130. The second screw portion 172 is connected to the first base portion 135. The second screw portion 172 has an annular shape. A male thread is provided on the outer peripheral surface of the second screw portion 172. The second screw portion 172 and the first screw portion 171 are fastened together, whereby the bottom 133 is attached to the main body portion 132.
　図９に示されるように、坩堝１３０の内部において、第１空間９１と、第２空間９２とが形成されている。第１空間９１は、蓋部１３１と本体部１３２とによって形成されている。第２空間９２は、第１空間９１に連なっている。第２空間９２は、第１空間９１に対して第３方向１０３に設けられている。第２空間９２は、底部１３３によって形成されている。 As shown in FIG. 9, a first space 91 and a second space 92 are formed inside the crucible 130. The first space 91 is formed by the lid portion 131 and the body portion 132. The second space 92 is connected to the first space 91. The second space 92 is provided in the third direction 103 relative to the first space 91. The second space 92 is formed by the bottom portion 133.
　＜炭化珪素単結晶の製造方法＞
　次に、本実施形態に係る炭化珪素単結晶１００の製造方法について説明する。図１０は、本実施形態に係る炭化珪素単結晶１００の製造方法を概略的に示すフロー図である。図１０に示されるように、本実施形態に係る炭化珪素単結晶１００の製造方法は、炭化珪素原料を昇華させる第１加熱工程（Ｓ１０）と、坩堝を冷却する工程（Ｓ２０）と、本体部から底部を取り外す工程（Ｓ３０）と、バナジウム供給源が配置された収容部を本体部に取り付ける工程（Ｓ４０）と、炭化珪素原料およびバナジウム供給源を昇華させる第２加熱工程（Ｓ５０）とを主に有している。 <Method for producing silicon carbide single crystal>
Next, a method for producing the silicon carbide single crystal 100 according to this embodiment will be described. Fig. 10 is a flow diagram that shows a schematic diagram of the method for producing the silicon carbide single crystal 100 according to this embodiment. As shown in Fig. 10, the method for producing the silicon carbide single crystal 100 according to this embodiment mainly includes a first heating step (S10) for sublimating the silicon carbide raw material, a step (S20) for cooling the crucible, a step (S30) for removing the bottom from the main body, a step (S40) for attaching the container in which the vanadium supply source is disposed to the main body, and a second heating step (S50) for sublimating the silicon carbide raw material and the vanadium supply source.
　まず、炭化珪素原料を昇華させる第１加熱工程（Ｓ１０）が実施される。図１１は、炭化珪素原料を昇華させる第１加熱工程（Ｓ１０）を示す断面模式図である。図１１に示されるように、炭化珪素単結晶１００の製造装置３００が準備される。ポーラスカーボン１６０および炭化珪素原料１５３の各々は、第１空間９１に配置される。 First, a first heating step (S10) is carried out to sublimate the silicon carbide raw material. FIG. 11 is a schematic cross-sectional view showing the first heating step (S10) to sublimate the silicon carbide raw material. As shown in FIG. 11, a manufacturing apparatus 300 for a silicon carbide single crystal 100 is prepared. Each of the porous carbon 160 and the silicon carbide raw material 153 is placed in a first space 91.
　ポーラスカーボン１６０は、たとえば本体部１３２に接する。ポーラスカーボン１６０は、蓋部１３１および底部１３３の各々から離間している。ポーラスカーボン１６０は、多孔質材料によって構成されている。言い換えれば、ポーラスカーボン１６０において、多数の細孔が設けられている。 The porous carbon 160 contacts, for example, the main body portion 132. The porous carbon 160 is spaced apart from each of the lid portion 131 and the bottom portion 133. The porous carbon 160 is made of a porous material. In other words, the porous carbon 160 has a large number of pores.
　ポーラスカーボン１６０のかさ密度は、坩堝１３０を構成している黒鉛のかさ密度よりも小さい。ポーラスカーボン１６０のかさ密度は、たとえば１．３６ｇ／ｃｍ3である。ポーラスカーボン１６０のかさ密度は、たとえば１．３ｇ／ｃｍ3以上１．４ｇ／ｃｍ3以下であってもよい。ポーラスカーボン１６０のかさ密度は、たとえば１．８４ｇ／ｃｍ3であってもよいし、１．３８ｇ／ｃｍ3であってもよい。ポーラスカーボン１６０の平均気孔半径は２．０μｍであってもよいし、２．５μｍであってもよい。ポーラスカーボン１６０の平均気孔半径は２．０μｍ以上２．５μｍ以下であってもよい。 The bulk density of the porous carbon 160 is smaller than the bulk density of the graphite constituting the crucible 130. The bulk density of the porous carbon 160 is, for example, 1.36 g/cm 3. The bulk density of the porous carbon 160 may be, for example, 1.3 g/cm 3 or more and 1.4 g/cm 3 or less. The bulk density of the porous carbon 160 may be, for example, 1.84 g/cm 3 or 1.38 g/cm 3. The average pore radius of the porous carbon 160 may be 2.0 μm or 2.5 μm. The average pore radius of the porous carbon 160 may be 2.0 μm or more and 2.5 μm or less.
　第３方向１０３におけるポーラスカーボン１６０の厚みＨは、たとえば３ｍｍ以上１５ｍｍ以下である。第３方向１０３に垂直な方向におけるポーラスカーボン１６０の直径は、第２直径Ｗ２とされる。第２直径Ｗ２は、第１直径Ｗ１（図６参照）よりも大きくてもよい。第２直径Ｗ２は、たとえば１５０ｍｍ以上３００ｍｍ以下である。 The thickness H of the porous carbon 160 in the third direction 103 is, for example, 3 mm or more and 15 mm or less. The diameter of the porous carbon 160 in a direction perpendicular to the third direction 103 is set as a second diameter W2. The second diameter W2 may be larger than the first diameter W1 (see FIG. 6). The second diameter W2 is, for example, 150 mm or more and 300 mm or less.
　炭化珪素原料１５３は、たとえばポーラスカーボン１６０上に配置される。炭化珪素原料１５３は、たとえば多結晶炭化珪素の粉末である。炭化珪素原料１５３は、ポーラスカーボン１６０および本体部１３２の各々に接する。炭化珪素原料１５３は、蓋部１３１および底部１３３の各々から離間している。炭化珪素原料を昇華させる第１加熱工程（Ｓ１０）において、後述するバナジウム供給源１５４は、坩堝１３０の内部に配置されていない。 The silicon carbide raw material 153 is disposed, for example, on the porous carbon 160. The silicon carbide raw material 153 is, for example, a polycrystalline silicon carbide powder. The silicon carbide raw material 153 contacts both the porous carbon 160 and the main body portion 132. The silicon carbide raw material 153 is spaced apart from both the lid portion 131 and the bottom portion 133. In the first heating step (S10) for sublimating the silicon carbide raw material, the vanadium supply source 154, which will be described later, is not disposed inside the crucible 130.
　炭化珪素原料１５３として、たとえば高純度α－炭化珪素粉末を使用することができる。炭化珪素粉末は、たとえば平均粒径が１００μｍ程度であり、最大粒径が２００μｍ程度であってもよい。炭化珪素粉末は、平均粒径がたとえば４００μｍであってもよい。また、炭化珪素粉末は、微粉末を含んでいる。微粉末は、炭化珪素によって構成されている。微粉末の粒径は、たとえば３μｍ程度である。微粉末の粒径は、たとえば粒径が３０μｍ以下であってもよいし、１０μｍ以下であってもよい。炭化珪素原料１５３のかさ密度は、たとえば１．５ｇ／ｃｍ3である。 As silicon carbide raw material 153, for example, high purity α-silicon carbide powder can be used. The silicon carbide powder may have an average particle size of, for example, about 100 μm and a maximum particle size of, for example, about 200 μm. The silicon carbide powder may have an average particle size of, for example, 400 μm. The silicon carbide powder also contains fine powder. The fine powder is made of silicon carbide. The particle size of the fine powder is, for example, about 3 μm. The particle size of the fine powder may be, for example, 30 μm or less, or 10 μm or less. The bulk density of silicon carbide raw material 153 is, for example, 1.5 g/cm 3 .
　次に、坩堝１３０の内部を真空排気した後に、アルゴンガスなどの不活性ガスが坩堝１３０の内部に導入される。坩堝１３０の内部の圧力は、たとえば８０ｋＰａに維持される。坩堝１３０の内部の圧力を維持しながら、坩堝１３０の底部１３３の温度がたとえば２４００℃とされ、且つ蓋部１３１の温度がたとえば２２００℃とされる。これによって、炭化珪素原料１５３およびポーラスカーボン１６０の各々が加熱される。 Next, the inside of the crucible 130 is evacuated to a vacuum, and then an inert gas such as argon gas is introduced into the inside of the crucible 130. The pressure inside the crucible 130 is maintained at, for example, 80 kPa. While maintaining the pressure inside the crucible 130, the temperature of the bottom 133 of the crucible 130 is set to, for example, 2400°C, and the temperature of the lid 131 is set to, for example, 2200°C. This causes each of the silicon carbide raw material 153 and the porous carbon 160 to be heated.
　その後、坩堝１３０の内部における圧力がたとえば４ｋＰａに減圧される。坩堝１３０の温度および圧力の各々は、たとえば２４時間維持される。以上により、炭化珪素原料１５３が事前に昇華する。これによって、炭化珪素原料１５３に含まれる微粉末および炭化珪素原料１５３におけるダメージ層が優先的に昇華する。結晶成長の初期段階において、微粉末および炭化珪素原料１５３におけるダメージ層の各々は、炭化珪素単結晶１００における転位の発生の要因となる。従って、炭化珪素原料１５３が事前に昇華することによって、微粉末またはダメージ層に起因して、炭化珪素単結晶１００において転位が発生することを抑制できる。 Then, the pressure inside the crucible 130 is reduced to, for example, 4 kPa. The temperature and pressure of the crucible 130 are each maintained for, for example, 24 hours. As a result, the silicon carbide raw material 153 is pre-sublimated. This causes the fine powder contained in the silicon carbide raw material 153 and the damaged layer in the silicon carbide raw material 153 to preferentially sublimate. In the initial stage of crystal growth, the fine powder and the damaged layer in the silicon carbide raw material 153 each cause dislocations to occur in the silicon carbide single crystal 100. Therefore, by pre-subliming the silicon carbide raw material 153, it is possible to suppress the occurrence of dislocations in the silicon carbide single crystal 100 due to the fine powder or the damaged layer.
　次に、坩堝を冷却する工程（Ｓ２０）が実施される。坩堝１３０の内部における圧力がたとえば８０ｋＰａまで加圧される。坩堝１３０が室温まで冷却される。 Next, a step (S20) of cooling the crucible is carried out. The pressure inside the crucible 130 is increased to, for example, 80 kPa. The crucible 130 is cooled to room temperature.
　次に、本体部から底部を取り外す工程（Ｓ３０）が実施される。底部１３３が本体部１３２から取り外される。ポーラスカーボン１６０は、坩堝１３０の外部に露出する。 Next, a process (S30) of removing the bottom from the main body is carried out. The bottom 133 is removed from the main body 132. The porous carbon 160 is exposed to the outside of the crucible 130.
　次に、バナジウム供給源が配置された収容部を本体部に取り付ける工程（Ｓ４０）が実施される。図１２は、バナジウム供給源が配置された収容部を本体部に取り付ける工程（Ｓ４０）を示す断面模式図である。図１２に示されるように、収容部１３６にバナジウム供給源１５４が配置される。バナジウム供給源１５４は、バナジウムガスを供給する原料である。具体的には、バナジウム供給源１５４が昇華することによって、バナジウム供給源１５４は、バナジウムガスを供給する。バナジウム供給源１５４は、バナジウムを含んでいる。バナジウム供給源１５４は、たとえば炭化バナジウムを含んでいる。バナジウム供給源１５４は、たとえば炭化バナジウムの粉末である。 Next, a step (S40) of attaching the container in which the vanadium supply source is disposed to the main body is carried out. FIG. 12 is a schematic cross-sectional view showing the step (S40) of attaching the container in which the vanadium supply source is disposed to the main body. As shown in FIG. 12, a vanadium supply source 154 is disposed in the container 136. The vanadium supply source 154 is a raw material that supplies vanadium gas. Specifically, the vanadium supply source 154 supplies vanadium gas by sublimating. The vanadium supply source 154 contains vanadium. The vanadium supply source 154 contains, for example, vanadium carbide. The vanadium supply source 154 is, for example, vanadium carbide powder.
　収容部１３６が、本体部１３２に取り付けられる。収容部１３６は、底部１３３（図１１参照）と実質的に同じ構成であってもよい。具体的には、収容部１３６は、第２ベース部１３７と、第３ネジ部１７３とを有している。第２ベース部１３７は、坩堝１３０の底面を形成する。第３ネジ部１７３は、第２ベース部１３７に連なっている。第３ネジ部１７３の形状は、環状である。第３ネジ部１７３の外周面において、たとえば雄ネジが設けられている。収容部１３６は、本体部１３２における底部１３３が取り外された位置に取り付けられる。具体的には、第３ネジ部１７３と第１ネジ部１７１とが締結されることによって、収容部１３６は、本体部１３２に取り付けられる。 The storage section 136 is attached to the main body section 132. The storage section 136 may have substantially the same configuration as the bottom section 133 (see FIG. 11). Specifically, the storage section 136 has a second base section 137 and a third screw section 173. The second base section 137 forms the bottom surface of the crucible 130. The third screw section 173 is connected to the second base section 137. The third screw section 173 has an annular shape. For example, a male screw is provided on the outer peripheral surface of the third screw section 173. The storage section 136 is attached to the main body section 132 at a position where the bottom section 133 has been removed. Specifically, the storage section 136 is attached to the main body section 132 by fastening the third screw section 173 and the first screw section 171.
　収容部１３６は、第２空間９２を形成している。別の観点から言えば、バナジウム供給源１５４は、第２空間９２に配置される。バナジウム供給源１５４は、たとえばポーラスカーボン１６０に対して炭化珪素原料１５３の反対に配置される。別の観点から言えば、ポーラスカーボン１６０は、たとえば炭化珪素原料１５３とバナジウム供給源１５４との間に配置される。ポーラスカーボン１６０は、バナジウム供給源１５４に対面している。 The storage section 136 forms the second space 92. From another perspective, the vanadium supply source 154 is disposed in the second space 92. The vanadium supply source 154 is disposed, for example, opposite the silicon carbide raw material 153 with respect to the porous carbon 160. From another perspective, the porous carbon 160 is disposed, for example, between the silicon carbide raw material 153 and the vanadium supply source 154. The porous carbon 160 faces the vanadium supply source 154.
　炭化珪素種基板１５０が、たとえば接着剤（図示せず）を用いて蓋部１３１に固定される。炭化珪素種基板１５０は、成長面１５１と、取付面１５２とを有している。取付面１５２は、成長面１５１と反対側にある。成長面１５１は、炭化珪素原料１５３に対向する。取付面１５２は、蓋部１３１に対向する。炭化珪素種基板１５０の成長面１５１は、炭化珪素原料１５３の表面に対向するように配置される。ポーラスカーボン１６０は、炭化珪素種基板１５０とバナジウム供給源１５４との間に配置される。 The silicon carbide seed substrate 150 is fixed to the lid portion 131 using, for example, an adhesive (not shown). The silicon carbide seed substrate 150 has a growth surface 151 and an attachment surface 152. The attachment surface 152 is on the opposite side to the growth surface 151. The growth surface 151 faces the silicon carbide raw material 153. The attachment surface 152 faces the lid portion 131. The growth surface 151 of the silicon carbide seed substrate 150 is arranged so as to face the surface of the silicon carbide raw material 153. The porous carbon 160 is arranged between the silicon carbide seed substrate 150 and the vanadium supply source 154.
　炭化珪素種基板１５０は、たとえばポリタイプが４Ｈである炭化珪素単結晶基板である。成長面１５１の直径は、第３直径Ｗ３とされる。第３直径Ｗ３は、たとえば第２直径Ｗ２よりも小さい。第３直径Ｗ３は、たとえば１５０ｍｍである。第３直径Ｗ３は、たとえば１５０ｍｍ以上であってもよい。成長面１５１は、たとえば｛０００１｝面に対して８°以下程度のオフ角だけ傾斜した面である。以上のように、バナジウム供給源１５４と炭化珪素種基板１５０とが、坩堝１３０の内部に配置される。 The silicon carbide seed substrate 150 is, for example, a silicon carbide single crystal substrate having a polytype of 4H. The diameter of the growth surface 151 is a third diameter W3. The third diameter W3 is, for example, smaller than the second diameter W2. The third diameter W3 is, for example, 150 mm. The third diameter W3 may be, for example, 150 mm or more. The growth surface 151 is, for example, a surface inclined at an off angle of about 8° or less with respect to the {0001} plane. As described above, the vanadium supply source 154 and the silicon carbide seed substrate 150 are disposed inside the crucible 130.
　次に、炭化珪素原料およびバナジウム供給源を昇華させる第２加熱工程（Ｓ５０）が実施される。図１３は、炭化珪素原料およびバナジウム供給源を昇華させる第２加熱工程（Ｓ５０）を示す断面模式図である。 Next, a second heating step (S50) is carried out to sublimate the silicon carbide raw material and the vanadium supply source. Figure 13 is a schematic cross-sectional view showing the second heating step (S50) to sublimate the silicon carbide raw material and the vanadium supply source.
　炭化珪素種基板１５０の成長面１５１の温度が炭化珪素原料１５３の温度よりも低い状態で、坩堝１３０の内部における雰囲気ガスの圧力が、たとえば１．０ｋＰａまで減圧される。雰囲気ガスは、たとえばアルゴンガスである。これにより、炭化珪素原料１５３およびバナジウム供給源１５４の各々が昇華を開始する。 With the temperature of the growth surface 151 of the silicon carbide seed substrate 150 lower than the temperature of the silicon carbide raw material 153, the pressure of the ambient gas inside the crucible 130 is reduced to, for example, 1.0 kPa. The ambient gas is, for example, argon gas. This causes each of the silicon carbide raw material 153 and the vanadium supply source 154 to begin sublimating.
　昇華した炭化珪素ガスが成長面１５１において再結晶化する。成長面１５１上において、炭化珪素単結晶１００が成長する。炭化珪素単結晶１００の第１主面１は、成長面１５１に接している。言い換えれば、第１主面１は、炭化珪素単結晶１００と炭化珪素種基板１５０との界面である。炭化珪素単結晶１００が成長している間、坩堝１３０の内部における圧力は、たとえば０．１ｋＰａ以上３ｋＰａ以下程度に維持される。炭化珪素単結晶１００の温度は、たとえば２１００℃以上２３００℃以下である。誘導加熱コイル１４０が第３方向１０３に沿って移動することによって、先に炭化珪素原料１５３が加熱され、次にバナジウム供給源１５４が加熱されてもよい。 The sublimated silicon carbide gas recrystallizes on the growth surface 151. The silicon carbide single crystal 100 grows on the growth surface 151. The first main surface 1 of the silicon carbide single crystal 100 is in contact with the growth surface 151. In other words, the first main surface 1 is the interface between the silicon carbide single crystal 100 and the silicon carbide seed substrate 150. While the silicon carbide single crystal 100 is growing, the pressure inside the crucible 130 is maintained at, for example, about 0.1 kPa or more and 3 kPa or less. The temperature of the silicon carbide single crystal 100 is, for example, 2100°C or more and 2300°C or less. The silicon carbide raw material 153 may be heated first, and then the vanadium supply source 154 may be heated, by moving the induction heating coil 140 along the third direction 103.
　昇華したバナジウムガスは、ポーラスカーボン１６０に設けられている細孔と、炭化珪素原料１５３を構成している粉末の隙間とを通って、炭化珪素単結晶１００の周辺に到達する。炭化珪素単結晶１００が成長する際に、バナジウムガスが炭化珪素単結晶１００の周辺に到達することによって、炭化珪素単結晶１００にバナジウムがドープされる。以上により、炭化珪素種基板１５０上に炭化珪素単結晶１００が形成される。炭化珪素単結晶１００の電気抵抗率は、たとえば１×１０5Ωｃｍ以上である。炭化珪素単結晶１００の電気抵抗率は、たとえば１×１０11Ωｃｍ以上であってもよい。 The sublimated vanadium gas passes through the pores in the porous carbon 160 and the gaps between the powders constituting the silicon carbide raw material 153, and reaches the periphery of the silicon carbide single crystal 100. When the silicon carbide single crystal 100 grows, the vanadium gas reaches the periphery of the silicon carbide single crystal 100, thereby doping the silicon carbide single crystal 100 with vanadium. In this manner, the silicon carbide single crystal 100 is formed on the silicon carbide seed substrate 150. The electrical resistivity of the silicon carbide single crystal 100 is, for example, 1×10 5 Ωcm or more. The electrical resistivity of the silicon carbide single crystal 100 may be, for example, 1×10 11 Ωcm or more.
　炭化珪素単結晶１００の成長後、坩堝１３０は室温まで冷却される。炭化珪素単結晶１００と炭化珪素種基板１５０とが、坩堝１３０の内部から取り出される。炭化珪素種基板１５０が炭化珪素単結晶１００から除去される。以上により、炭化珪素単結晶１００（図６および図７参照）が作製される。 After the silicon carbide single crystal 100 has grown, the crucible 130 is cooled to room temperature. The silicon carbide single crystal 100 and the silicon carbide seed substrate 150 are removed from inside the crucible 130. The silicon carbide seed substrate 150 is removed from the silicon carbide single crystal 100. In this manner, the silicon carbide single crystal 100 (see Figures 6 and 7) is produced.
　＜炭化珪素基板の製造方法＞
　次に、本実施形態に係る炭化珪素基板２００の製造方法について説明する。図１４は、本実施形態に係る炭化珪素基板２００の製造方法を概略的に示すフロー図である。図１４に示されるように、本実施形態に係る炭化珪素基板２００の製造方法は、炭化珪素単結晶１００を準備する工程（Ｓ１）と、炭化珪素単結晶１００を切断する工程（Ｓ２）とを主に有している。 <Method for manufacturing silicon carbide substrate>
Next, a method for manufacturing silicon carbide substrate 200 according to this embodiment will be described. Fig. 14 is a flow diagram that outlines the method for manufacturing silicon carbide substrate 200 according to this embodiment. As shown in Fig. 14, the method for manufacturing silicon carbide substrate 200 according to this embodiment mainly includes a step (S1) of preparing silicon carbide single crystal 100 and a step (S2) of cutting silicon carbide single crystal 100.
　まず、炭化珪素単結晶１００を準備する工程（Ｓ１）が実施される。炭化珪素単結晶１００を準備する工程（Ｓ１）においては、上述の炭化珪素単結晶１００の製造方法（図１０参照）を用いて、本実施形態に係る炭化珪素単結晶１００が準備される（図６および図７参照）。 First, the step (S1) of preparing silicon carbide single crystal 100 is carried out. In the step (S1) of preparing silicon carbide single crystal 100, the silicon carbide single crystal 100 according to this embodiment is prepared (see FIGS. 6 and 7) using the above-described method of manufacturing silicon carbide single crystal 100 (see FIG. 10).
　次に、炭化珪素単結晶１００を切断する工程（Ｓ２）が実施される。たとえばソーワイヤーを用いて、炭化珪素単結晶１００の中心軸に垂直な平面に沿って、炭化珪素単結晶１００がスライスされる。これにより、複数の炭化珪素基板２００（図１および図２参照）が得られる。 Next, a step (S2) of cutting the silicon carbide single crystal 100 is carried out. For example, a saw wire is used to slice the silicon carbide single crystal 100 along a plane perpendicular to the central axis of the silicon carbide single crystal 100. This results in a plurality of silicon carbide substrates 200 (see Figures 1 and 2).
　＜半導体装置の製造方法＞
　次に、本実施形態に係る半導体装置５００の製造方法について説明する。図１５は、本実施形態に係る半導体装置５００の製造方法を概略的に示すフロー図である。本実施形態に係る半導体装置５００の製造方法は、エピタキシャル基板を製造する工程（Ｓ３）と、エピタキシャル層上に電極を形成する工程（Ｓ４）とを主に有している。 <Method of Manufacturing Semiconductor Device>
Next, a method for manufacturing the semiconductor device 500 according to this embodiment will be described. Fig. 15 is a flow diagram that outlines the method for manufacturing the semiconductor device 500 according to this embodiment. The method for manufacturing the semiconductor device 500 according to this embodiment mainly includes a step (S3) of manufacturing an epitaxial substrate and a step (S4) of forming an electrode on the epitaxial layer.
　まず、エピタキシャル基板を製造する工程（Ｓ３）が実施される。エピタキシャル基板を製造する工程（Ｓ３）は、炭化珪素基板を準備する工程（Ｓ６０）と、エピタキシャル層を形成する工程（Ｓ７０）とを有している。まず、炭化珪素基板を準備する工程（Ｓ６０）が実施される。炭化珪素基板を準備する工程（Ｓ６０）においては、上述の炭化珪素基板２００の製造方法（図１４参照）を用いて、本実施形態に係る炭化珪素基板２００が準備される（図１および図２参照）。 First, the step (S3) of manufacturing an epitaxial substrate is performed. The step (S3) of manufacturing an epitaxial substrate includes a step (S60) of preparing a silicon carbide substrate and a step (S70) of forming an epitaxial layer. First, the step (S60) of preparing a silicon carbide substrate is performed. In the step (S60) of preparing a silicon carbide substrate, the silicon carbide substrate 200 according to this embodiment is prepared using the method for manufacturing the silicon carbide substrate 200 described above (see FIG. 14) (see FIG. 1 and FIG. 2).
　次に、エピタキシャル層を形成する工程（Ｓ７０）が実施される。具体的には、炭化珪素基板２００上にバッファ層３１が形成される。図１６は、炭化珪素基板２００上にバッファ層３１を形成する工程を示す断面模式図である。炭化珪素基板２００の第４主面１４上にバッファ層３１がエピタキシャル成長により形成される。バッファ層３１は、たとえばＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）により形成される。 Next, a step (S70) of forming an epitaxial layer is carried out. Specifically, a buffer layer 31 is formed on the silicon carbide substrate 200. FIG. 16 is a schematic cross-sectional view showing the step of forming the buffer layer 31 on the silicon carbide substrate 200. The buffer layer 31 is formed by epitaxial growth on the fourth main surface 14 of the silicon carbide substrate 200. The buffer layer 31 is formed, for example, by MOCVD (Metal Organic Chemical Vapor Deposition).
　バッファ層３１は、たとえば窒化アルミニウムガリウム（ＡｌＧａＮ）により構成されている。バッファ層３１の厚みは、たとえば１５０ｎｍである。アルミニウム（Ａｌ）の原料ガスとして、たとえばＴＭＡ（トリメチルアルミニウム）が用いられる。ガリウム（Ｇａ）の原料として、たとえばＴＭＧ（トリメチルガリウム）が用いられる。窒素（Ｎ）の原料として、たとえばアンモニアが用いられる。 The buffer layer 31 is made of, for example, aluminum gallium nitride (AlGaN). The thickness of the buffer layer 31 is, for example, 150 nm. As a raw material gas for aluminum (Al), for example, TMA (trimethylaluminum) is used. As a raw material for gallium (Ga), for example, TMG (trimethylgallium) is used. As a raw material for nitrogen (N), for example, ammonia is used.
　次に、電子走行層３２および電子供給層３３が形成される。図１７は、電子走行層３２および電子供給層３３を形成する工程を示す断面模式図である。まず、バッファ層３１上において電子走行層３２がＭＯＣＶＤにより形成される。電子走行層３２は、たとえば窒化ガリウム（ＧａＮ）により構成されている。電子走行層３２の厚みは、たとえば１μｍである。 Next, the electron transit layer 32 and the electron supply layer 33 are formed. FIG. 17 is a schematic cross-sectional view showing the process of forming the electron transit layer 32 and the electron supply layer 33. First, the electron transit layer 32 is formed on the buffer layer 31 by MOCVD. The electron transit layer 32 is made of, for example, gallium nitride (GaN). The thickness of the electron transit layer 32 is, for example, 1 μm.
　次に、電子走行層３２上に電子供給層３３が形成される。電子供給層３３は、たとえばＭＯＣＶＤにより形成される。電子供給層３３は、たとえばＡｌＧａＮにより構成されている。電子供給層３３の厚みは、たとえば２０μｍである。電子走行層３２と電子供給層３３との界面付近における電子走行層３２の部分には、２次元電子ガスが生成される。 Next, the electron supply layer 33 is formed on the electron transit layer 32. The electron supply layer 33 is formed, for example, by MOCVD. The electron supply layer 33 is made of, for example, AlGaN. The thickness of the electron supply layer 33 is, for example, 20 μm. Two-dimensional electron gas is generated in the part of the electron transit layer 32 near the interface between the electron transit layer 32 and the electron supply layer 33.
　以上のように、エピタキシャル基板４００が製造される。図１７に示されるように、エピタキシャル基板４００は、炭化珪素基板２００と、窒化物エピタキシャル層３０とを有している。窒化物エピタキシャル層３０は、バッファ層３１と、電子走行層３２と、電子供給層３３とを有している。バッファ層３１は、炭化珪素基板２００上に設けられている。電子走行層３２は、バッファ層３１上に設けられている。電子供給層３３は、電子走行層３２上に設けられている。 In this manner, the epitaxial substrate 400 is manufactured. As shown in FIG. 17, the epitaxial substrate 400 has a silicon carbide substrate 200 and a nitride epitaxial layer 30. The nitride epitaxial layer 30 has a buffer layer 31, an electron transit layer 32, and an electron supply layer 33. The buffer layer 31 is provided on the silicon carbide substrate 200. The electron transit layer 32 is provided on the buffer layer 31. The electron supply layer 33 is provided on the electron transit layer 32.
　次に、エピタキシャル層上に電極を形成する工程（Ｓ４）が実施される。まず、ソース電極４１およびドレイン電極４２が形成される。具体的には、電子供給層３３上において第１レジストパターン（図示せず）が形成される。第１レジストパターンにおいては、ソース電極４１およびドレイン電極４２の各々が形成される領域において開口部が形成されている。 Next, the step (S4) of forming electrodes on the epitaxial layer is carried out. First, the source electrode 41 and the drain electrode 42 are formed. Specifically, a first resist pattern (not shown) is formed on the electron supply layer 33. In the first resist pattern, openings are formed in the regions where the source electrode 41 and the drain electrode 42 are to be formed.
　次に、たとえば真空蒸着法を用いて、第１レジストパターン上に第１金属積層膜が形成される。第１金属積層膜は、たとえばチタン（Ｔｉ）膜と、アルミニウム（Ａｌ）膜とを有している。次に、第１レジストパターン上に形成された第１金属積層膜がリフトオフにより除去される。これにより、第１金属積層膜により構成されたソース電極４１およびドレイン電極４２が電子供給層３３上に形成される。 Next, a first metal laminate film is formed on the first resist pattern, for example, by using a vacuum deposition method. The first metal laminate film has, for example, a titanium (Ti) film and an aluminum (Al) film. Next, the first metal laminate film formed on the first resist pattern is removed by lift-off. As a result, a source electrode 41 and a drain electrode 42 made of the first metal laminate film are formed on the electron supply layer 33.
　次に、合金化アニールが実施されてもよい。具体的には、ソース電極４１およびドレイン電極４２がアニールされる。アニール温度は、たとえば６００℃である。これにより、ソース電極４１およびドレイン電極４２の各々が、電子供給層３３とオーミックコンタクトしてもよい。 Next, alloying annealing may be performed. Specifically, the source electrode 41 and the drain electrode 42 are annealed. The annealing temperature is, for example, 600° C. This may allow each of the source electrode 41 and the drain electrode 42 to make ohmic contact with the electron supply layer 33.
　次に、ゲート電極４３が形成される。具体的には、電子供給層３３上において第２レジストパターン（図示せず）が形成される。第２レジストパターンにおいては、ゲート電極４３が形成される領域において開口部が形成されている。 Next, the gate electrode 43 is formed. Specifically, a second resist pattern (not shown) is formed on the electron supply layer 33. In the second resist pattern, an opening is formed in the region where the gate electrode 43 is to be formed.
　次に、たとえば真空蒸着法を用いて、第２レジストパターン上に第２金属積層膜が形成される。第２金属積層膜は、たとえばニッケル（Ｎｉ）膜と、金（Ａｕ）膜とを有している。次に、第２レジストパターン上に形成された第２金属積層膜がリフトオフにより除去される。これにより、第２金属積層膜により構成されたゲート電極４３が電子供給層３３上に形成される。 Next, a second metal laminate film is formed on the second resist pattern, for example, by using a vacuum deposition method. The second metal laminate film has, for example, a nickel (Ni) film and a gold (Au) film. Next, the second metal laminate film formed on the second resist pattern is removed by lift-off. As a result, a gate electrode 43 composed of the second metal laminate film is formed on the electron supply layer 33.
　図１８は、本実施形態に係る半導体装置５００の構成を示す断面模式図である。半導体装置５００は、たとえば電界効果型トランジスタであり、より特定的には、高電子移動度トランジスタ（ＨＥＭＴ）である。半導体装置５００は、エピタキシャル基板４００と、ゲート電極４３と、ソース電極４１と、ドレイン電極４２とを主に有している。 FIG. 18 is a schematic cross-sectional view showing the configuration of a semiconductor device 500 according to this embodiment. The semiconductor device 500 is, for example, a field effect transistor, and more specifically, a high electron mobility transistor (HEMT). The semiconductor device 500 mainly includes an epitaxial substrate 400, a gate electrode 43, a source electrode 41, and a drain electrode 42.
　図１８に示されるように、ゲート電極４３、ソース電極４１およびドレイン電極４２の各々は、エピタキシャル基板４００上に設けられている。具体的には、ゲート電極４３、ソース電極４１およびドレイン電極４２の各々は、電子供給層３３に接している。ゲート電極４３は、ソース電極４１とドレイン電極４２との間に位置していてもよい。 As shown in FIG. 18, each of the gate electrode 43, the source electrode 41, and the drain electrode 42 is provided on the epitaxial substrate 400. Specifically, each of the gate electrode 43, the source electrode 41, and the drain electrode 42 is in contact with the electron supply layer 33. The gate electrode 43 may be located between the source electrode 41 and the drain electrode 42.
　次に、本実施形態に係る炭化珪素基板２００および炭化珪素単結晶１００の製造方法の作用効果について説明する。 Next, the effects of the method for manufacturing the silicon carbide substrate 200 and silicon carbide single crystal 100 according to this embodiment will be described.
　ＨＥＭＴ等の半導体装置の製造において、半絶縁性炭化珪素基板が用いられる。半導体装置の性能向上および半導体装置のコストダウンのための方策として、半導体装置のサイズの縮小化が進められている。たとえば１枚の炭化珪素基板を用いて、数百個から数千個の半導体装置が製造される。従って、炭化珪素基板の主面において、局所的に電気抵抗率のばらつきがある場合においても、半導体装置の特性のばらつきが発生し、半導体装置の歩留まりが低下する。このため、炭化珪素基板においては、電気抵抗率のばらつきが小さいことが求められる。具体的には、炭化珪素基板においては、主面を複数の微細な測定領域に区分した場合においても、当該複数の測定領域における電気抵抗率のばらつきが小さいことが求められる。 Semi-insulating silicon carbide substrates are used in the manufacture of semiconductor devices such as HEMTs. As a measure to improve the performance of semiconductor devices and reduce their costs, efforts are being made to reduce the size of semiconductor devices. For example, hundreds to thousands of semiconductor devices are manufactured using a single silicon carbide substrate. Therefore, even if there is local variation in electrical resistivity on the main surface of the silicon carbide substrate, this will cause variation in the characteristics of the semiconductor device and reduce the yield of the semiconductor device. For this reason, silicon carbide substrates are required to have small variations in electrical resistivity. Specifically, even if the main surface of a silicon carbide substrate is divided into multiple fine measurement regions, it is required that the variation in electrical resistivity in the multiple measurement regions is small.
　発明者は、電気抵抗率のばらつきが小さい炭化珪素基板２００を得る方法について鋭意検討した結果、以下の知見を得た。具体的には、電気抵抗率が高い炭化珪素単結晶１００を製造するために、炭化珪素単結晶１００にバナジウムがドープされる場合がある。炭化珪素単結晶１００において、バナジウムは深い準位を形成するため、炭化珪素単結晶１００の電気抵抗率が向上する。発明者は、炭化珪素単結晶１００の製造において、ポーラスカーボン１６０を炭化珪素種基板１５０および炭化珪素原料１５３の各々とバナジウム供給源１５４との間に配置し、且つ炭化珪素原料１５３の平均粒径を適切に設定することによって、炭化珪素基板２００における電気抵抗率の均一性が向上することを見出した。 The inventors have intensively studied a method for obtaining a silicon carbide substrate 200 with small variations in electrical resistivity, and have come to the following findings. Specifically, in order to manufacture a silicon carbide single crystal 100 with high electrical resistivity, the silicon carbide single crystal 100 may be doped with vanadium. In the silicon carbide single crystal 100, vanadium forms a deep level, improving the electrical resistivity of the silicon carbide single crystal 100. The inventors have found that in the manufacture of silicon carbide single crystal 100, the uniformity of the electrical resistivity in the silicon carbide substrate 200 is improved by arranging porous carbon 160 between each of the silicon carbide seed substrate 150 and the silicon carbide raw material 153 and the vanadium supply source 154, and by appropriately setting the average particle size of the silicon carbide raw material 153.
　炭化珪素結晶を成長させる過程において、バナジウム供給源１５４から発生したバナジウムガスは、ポーラスカーボン１６０を通って炭化珪素種基板１５０に到達する。このため、ポーラスカーボン１６０によってバナジウムガスが拡散されることによって、炭化珪素単結晶１００にバナジウムが均一にドーピングされると考えられる。また、炭化珪素原料１５３の平均粒径を適切に設定することによって、炭化珪素単結晶１００の成長速度が過度に速くなることを抑制できる。これによって、炭化珪素単結晶１００におけるバナジウム濃度の均一性をより向上できると考えられる。 In the process of growing the silicon carbide crystal, vanadium gas generated from the vanadium supply source 154 reaches the silicon carbide seed substrate 150 through the porous carbon 160. It is therefore believed that the vanadium gas is diffused by the porous carbon 160, thereby uniformly doping the silicon carbide single crystal 100 with vanadium. In addition, by appropriately setting the average particle size of the silicon carbide raw material 153, it is possible to prevent the growth rate of the silicon carbide single crystal 100 from becoming excessively fast. It is believed that this can further improve the uniformity of the vanadium concentration in the silicon carbide single crystal 100.
　本実施形態に係る炭化珪素基板２００によれば、中央領域１２を１辺の長さが中央領域１２の直径Ｗ５の６４分の１である複数の正方領域５０に区分し、２７℃において複数の正方領域５０の各々における電気抵抗率を測定した場合、複数の正方領域５０における電気抵抗率の平均値（第１平均値）は、１×１０5Ωｃｍ以上である。複数の正方領域５０における電気抵抗率の最大値から複数の正方領域５０における電気抵抗率の最小値を差し引いた値を、第１平均値の２倍で割った値（第１値）は、４５％以下である。このように、中央領域１２を複数の微細な正方領域５０に区分した場合においても、当該複数の正方領域５０における電気抵抗率のばらつきが低減されている。このため、当該炭化珪素基板２００を用いて半導体装置５００を作製した場合において、半導体装置５００の特性のばらつきを低減できる。結果として、半導体装置５００の歩留まりを向上できる。 According to the silicon carbide substrate 200 of this embodiment, when the central region 12 is divided into a plurality of square regions 50, each of which has a side length of 1/64 of the diameter W5 of the central region 12, and the electrical resistivity of each of the plurality of square regions 50 is measured at 27° C., the average value (first average value) of the electrical resistivities of the plurality of square regions 50 is 1×10 5 Ωcm or more. The value (first value) obtained by subtracting the minimum value of the electrical resistivities of the plurality of square regions 50 from the maximum value of the electrical resistivities of the plurality of square regions 50, and dividing the result by twice the first average value is 45% or less. In this way, even when the central region 12 is divided into a plurality of fine square regions 50, the variation in the electrical resistivity of the plurality of square regions 50 is reduced. Therefore, when the semiconductor device 500 is manufactured using the silicon carbide substrate 200, the variation in the characteristics of the semiconductor device 500 can be reduced. As a result, the yield of the semiconductor device 500 can be improved.
　本実施形態に係る炭化珪素基板２００によれば、２７℃における電気抵抗率が１×１０10Ωｃｍ以上である複数の正方領域５０の数を複数の正方領域５０の総数で割った値（第２値）は、５０％以上であってもよい。これによって、電気抵抗率が十分に高い正方領域５０の割合が向上できる。このため、当該炭化珪素基板２００を用いて半導体装置５００を作製した場合において、半導体装置５００の特性を十分に高めることができる。結果として、半導体装置５００の歩留まりを向上できる。 According to the silicon carbide substrate 200 of the present embodiment, the value (second value) obtained by dividing the number of the plurality of square regions 50 having an electrical resistivity of 1×10 10 Ωcm or more at 27° C. by the total number of the plurality of square regions 50 may be 50% or more. This can increase the proportion of the square regions 50 having sufficiently high electrical resistivity. Therefore, when the semiconductor device 500 is manufactured using the silicon carbide substrate 200, the characteristics of the semiconductor device 500 can be sufficiently improved. As a result, the yield of the semiconductor device 500 can be improved.
　本実施形態に係る炭化珪素基板２００によれば、第４主面１４は、中心Ｏと、第５測定位置６５と、第６測定位置６６と、第７測定位置６７と、第８測定位置６８とを含んでいてもよい。平面視において、第５測定位置６５、第６測定位置６６、第７測定位置６７および第８測定位置６８の各々と外縁１３との間の最短距離は、５ｍｍであってもよい。中心Ｏ、第５測定位置６５、第６測定位置６６、第７測定位置６７および第８測定位置６８における電気抵抗率の最大値から、中心Ｏ、第５測定位置６５、第６測定位置６６、第７測定位置６７および第８測定位置６８における電気抵抗率の最小値を差し引いた値を、中心Ｏ、第５測定位置６５、第６測定位置６６、第７測定位置６７および第８測定位置６８における電気抵抗率の平均値の２倍で割った値（第３値）は、３０％以下であってもよい。このように、外縁１３に近い第４主面１４の部分においても、電気抵抗率の均一性が向上されている。これによって、半導体装置５００の歩留まりをより向上できる。 According to the silicon carbide substrate 200 of this embodiment, the fourth main surface 14 may include a center O, a fifth measurement position 65, a sixth measurement position 66, a seventh measurement position 67, and an eighth measurement position 68. In a plan view, the shortest distance between each of the fifth measurement position 65, the sixth measurement position 66, the seventh measurement position 67, and the eighth measurement position 68 and the outer edge 13 may be 5 mm. The value obtained by subtracting the minimum value of the electrical resistivity at the center O, the fifth measurement position 65, the sixth measurement position 66, the seventh measurement position 67, and the eighth measurement position 68 from the maximum value of the electrical resistivity at the center O, the fifth measurement position 65, the sixth measurement position 66, the seventh measurement position 67, and the eighth measurement position 68, and dividing the result by twice the average value of the electrical resistivity at the center O, the fifth measurement position 65, the sixth measurement position 66, the seventh measurement position 67, and the eighth measurement position 68 (third value) may be 30% or less. In this way, the uniformity of the electrical resistivity is improved even in the portion of the fourth main surface 14 close to the outer edge 13. This can further improve the yield of the semiconductor device 500.
　炭化珪素基板２００を構成する炭化珪素のポリタイプが６Ｈである場合と比較して、炭化珪素基板２００を構成する炭化珪素のポリタイプは４Ｈである場合、炭化珪素基板２００の製造時に窒素がドーピングされやすい。炭化珪素基板２００の窒素濃度が過度に高い場合、炭化珪素基板２００の電気抵抗率が低下する。従って、炭化珪素基板２００を構成する炭化珪素のポリタイプが６Ｈである場合と比較して、炭化珪素基板２００を構成する炭化珪素のポリタイプは４Ｈである場合、炭化珪素基板２００の電気抵抗率のばらつきを小さくすることが難しくなる。本実施形態に係る炭化珪素基板２００を構成する炭化珪素のポリタイプは４Ｈであってもよい。このように、炭化珪素基板２００を構成する炭化珪素のポリタイプが４Ｈであっても、電気抵抗率の均一性を十分に向上できる。 Compared to when the polytype of silicon carbide constituting the silicon carbide substrate 200 is 6H, when the polytype of silicon carbide constituting the silicon carbide substrate 200 is 4H, nitrogen is more likely to be doped during the manufacture of the silicon carbide substrate 200. If the nitrogen concentration of the silicon carbide substrate 200 is excessively high, the electrical resistivity of the silicon carbide substrate 200 decreases. Therefore, compared to when the polytype of silicon carbide constituting the silicon carbide substrate 200 is 6H, when the polytype of silicon carbide constituting the silicon carbide substrate 200 is 4H, it becomes more difficult to reduce the variation in the electrical resistivity of the silicon carbide substrate 200. The polytype of silicon carbide constituting the silicon carbide substrate 200 according to this embodiment may be 4H. In this way, even if the polytype of silicon carbide constituting the silicon carbide substrate 200 is 4H, the uniformity of the electrical resistivity can be sufficiently improved.
　炭化珪素単結晶１００にバナジウムをドープするためには、バナジウム供給源１５４と炭化珪素原料１５３とを坩堝１３０の内部に配置し、バナジウム供給源１５４および炭化珪素原料１５３を昇華させることによって、炭化珪素単結晶１００を成長させる。しかしながら、形成された炭化珪素単結晶１００と炭化珪素種基板１５０との界面の周辺において、ボイドの密度が増大することがあった。 To dope the silicon carbide single crystal 100 with vanadium, the vanadium supply source 154 and the silicon carbide raw material 153 are placed inside the crucible 130, and the vanadium supply source 154 and the silicon carbide raw material 153 are sublimated to grow the silicon carbide single crystal 100. However, the density of voids may increase around the interface between the formed silicon carbide single crystal 100 and the silicon carbide seed substrate 150.
　発明者は、ボイドが増大する要因について鋭意検討を行った結果、以下の知見を得た。具体的には、発明者は、バナジウムの蒸気圧と炭化珪素の蒸気圧との違いに着目した。バナジウムの蒸気圧は、炭化珪素の蒸気圧よりも高い。従って、炭化珪素原料１５３の昇華よりも早く、バナジウム供給源１５４の昇華が始まる。 The inventors conducted extensive research into the causes of the increase in voids, and came to the following findings. Specifically, the inventors focused on the difference between the vapor pressure of vanadium and that of silicon carbide. The vapor pressure of vanadium is higher than the vapor pressure of silicon carbide. Therefore, sublimation of vanadium supply source 154 begins earlier than sublimation of silicon carbide raw material 153.
　図１９は、バナジウムガスが成長面１５１に到達した状態を示す断面模式図である。図１９に示される断面は、成長面１５１に垂直な断面である。図１９に示されるように、炭化珪素原料１５３の昇華が開始するよりも早くバナジウム供給源１５４の昇華が始まる場合、炭化珪素単結晶１００の成長の最初期において、成長面１５１の周辺にバナジウムガスのみが供給される。図１９において、矢印Ａは、バナジウムガスの流れを示している。これによって、成長面１５１上において、固体バナジウムが析出する。 FIG. 19 is a schematic cross-sectional view showing the state when vanadium gas has reached growth surface 151. The cross section shown in FIG. 19 is perpendicular to growth surface 151. As shown in FIG. 19, if sublimation of vanadium supply source 154 begins before sublimation of silicon carbide raw material 153 begins, then at the very beginning of growth of silicon carbide single crystal 100, only vanadium gas is supplied to the periphery of growth surface 151. In FIG. 19, arrow A indicates the flow of vanadium gas. This causes solid vanadium to precipitate on growth surface 151.
　図２０は、成長面１５１上に固体バナジウム１９０が析出した状態を示す断面模式図である。図２１は、固体バナジウム１９０が析出した成長面１５１上に炭化珪素単結晶１００が成長した状態を示す断面模式図である。図２０および図２１に示されるように、固体バナジウム１９０の周辺において炭化珪素単結晶１００が成長する。炭化珪素単結晶１００が成長する過程において、固体バナジウム１９０が炭化珪素単結晶１００の内部に拡散することによって、固体バナジウム１９０は消失すると考えられる。これによって、炭化珪素種基板１５０と炭化珪素単結晶１００との界面（第１主面１）の周辺において、ボイド１９１の密度が増大する。 20 is a schematic cross-sectional view showing a state in which solid vanadium 190 has precipitated on growth surface 151. FIG. 21 is a schematic cross-sectional view showing a state in which silicon carbide single crystal 100 has grown on growth surface 151 on which solid vanadium 190 has precipitated. As shown in FIGS. 20 and 21, silicon carbide single crystal 100 grows around solid vanadium 190. It is believed that in the process of growing silicon carbide single crystal 100, solid vanadium 190 diffuses into silicon carbide single crystal 100, causing solid vanadium 190 to disappear. This increases the density of voids 191 around the interface (first main surface 1) between silicon carbide seed substrate 150 and silicon carbide single crystal 100.
　炭化珪素原料１５３を事前に昇華させることによって、炭化珪素原料１５３に含まれる微粉末および炭化珪素原料１５３におけるダメージ層が除去される。これによって、微粉末およびダメージ層の各々に起因する炭化珪素単結晶１００における転位の発生を抑制できる。しかしながら、炭化珪素原料１５３およびバナジウム供給源１５４を事前に昇華させた場合、バナジウムガスは、炭化珪素原料１５３を構成する粉末の隙間を通る。この場合、バナジウムが、炭化珪素原料１５３を構成する粉末の表面に付着する。これによって、炭化珪素単結晶１００の成長時（第２加熱工程）において、炭化珪素原料１５３よりも先に、炭化珪素原料１５３を構成する粉末の表面に付着したバナジウムが昇華する。結果として、成長面１５１上に固体バナジウム１９０が析出すると考えられる。 By sublimating silicon carbide raw material 153 in advance, the fine powder contained in silicon carbide raw material 153 and the damaged layer in silicon carbide raw material 153 are removed. This makes it possible to suppress the occurrence of dislocations in silicon carbide single crystal 100 caused by the fine powder and the damaged layer, respectively. However, when silicon carbide raw material 153 and vanadium supply source 154 are sublimated in advance, vanadium gas passes through the gaps between the powders constituting silicon carbide raw material 153. In this case, vanadium adheres to the surface of the powder constituting silicon carbide raw material 153. As a result, during the growth of silicon carbide single crystal 100 (second heating step), vanadium adhered to the surface of the powder constituting silicon carbide raw material 153 sublimes before silicon carbide raw material 153. As a result, it is considered that solid vanadium 190 precipitates on growth surface 151.
　本実施形態に係る炭化珪素単結晶１００の製造方法によれば、第１加熱工程（Ｓ１０）において、炭化珪素原料１５３が昇華する。第２加熱工程（Ｓ５０）において、炭化珪素原料１５３およびバナジウム供給源１５４の各々が昇華する。このため、第１加熱工程（Ｓ１０）においては、バナジウムが炭化珪素原料１５３に付着することを抑制しつつ、炭化珪素原料１５３に含まれる微粉末および炭化珪素原料１５３におけるダメージ層を除去できる。これによって、炭化珪素単結晶１００において、転位の発生を抑制しつつ、ボイド１９１の発生を抑制できる。 According to the method for producing silicon carbide single crystal 100 according to this embodiment, in the first heating step (S10), silicon carbide raw material 153 sublimes. In the second heating step (S50), silicon carbide raw material 153 and vanadium supply source 154 each sublimate. Therefore, in the first heating step (S10), the vanadium is prevented from adhering to silicon carbide raw material 153, while the fine powder contained in silicon carbide raw material 153 and the damaged layer in silicon carbide raw material 153 can be removed. This makes it possible to suppress the occurrence of dislocations in silicon carbide single crystal 100, while suppressing the occurrence of voids 191.
　本実施形態に係る炭化珪素単結晶１００の製造方法によれば、ポーラスカーボン１６０は、炭化珪素種基板１５０および炭化珪素原料１５３の各々と、バナジウム供給源１５４との間に配置される。このため、第２加熱工程（Ｓ５０）において、バナジウムガスがポーラスカーボン１６０を通ることによって、昇華したバナジウムガスが炭化珪素種基板１５０に到達するまでの時間を長くすることができる。一方で、炭化珪素ガスは、ポーラスカーボン１６０を通らずに、炭化珪素種基板１５０に到達する。このため、バナジウムガスと比較して、炭化珪素ガスが先に炭化珪素種基板１５０に到達できる。これによって、成長面１５１上にバナジウムが析出することを抑制できる。結果として、炭化珪素単結晶１００におけるボイドの発生を抑制できる。 According to the method for producing the silicon carbide single crystal 100 according to this embodiment, the porous carbon 160 is disposed between each of the silicon carbide seed substrate 150 and the silicon carbide raw material 153 and the vanadium supply source 154. Therefore, in the second heating step (S50), the vanadium gas passes through the porous carbon 160, so that the time until the sublimated vanadium gas reaches the silicon carbide seed substrate 150 can be lengthened. On the other hand, the silicon carbide gas reaches the silicon carbide seed substrate 150 without passing through the porous carbon 160. Therefore, compared with the vanadium gas, the silicon carbide gas can reach the silicon carbide seed substrate 150 first. This can suppress the precipitation of vanadium on the growth surface 151. As a result, the generation of voids in the silicon carbide single crystal 100 can be suppressed.
　本実施形態に係る炭化珪素単結晶１００の製造方法によれば、坩堝１３０は、本体部１３２と、底部１３３とを有している。底部１３３は、本体部１３２に対して着脱可能である。炭化珪素単結晶１００の製造方法は、本体部から底部を取り外す工程（Ｓ３０）と、バナジウム供給源が配置された収容部を本体部に取り付ける工程（Ｓ４０）とを有している。このため、炭化珪素原料１５３とポーラスカーボン１６０とを坩堝１３０の内部から取り出すことなく、バナジウム供給源１５４を坩堝１３０の内部に配置することができる。これによって、坩堝１３０の内部にバナジウム供給源１５４を配置するために必要な時間を低減できる。 In the method for producing silicon carbide single crystal 100 according to this embodiment, crucible 130 has a main body 132 and a bottom 133. Bottom 133 is detachable from main body 132. The method for producing silicon carbide single crystal 100 includes a step (S30) of removing the bottom from the main body, and a step (S40) of attaching a container in which a vanadium supply source is disposed to the main body. Therefore, vanadium supply source 154 can be disposed inside crucible 130 without removing silicon carbide raw material 153 and porous carbon 160 from inside crucible 130. This reduces the time required to dispose vanadium supply source 154 inside crucible 130.
　炭化珪素単結晶１００が成長する際に、供給するバナジウムガスの濃度が高いほど、炭化珪素単結晶１００の電気抵抗率が向上する。別の観点から言えば、炭化珪素単結晶１００の電気抵抗率を高くするほど、成長面１５１上に固体バナジウム１９０が析出しやすくなり、炭化珪素単結晶１００においてボイド１９１が発生しやすくなる。本実施形態に係る炭化珪素単結晶１００の製造方法によれば、炭化珪素単結晶１００の電気抵抗率は、１×１０5Ωｃｍ以上であってもよい。このように、電気抵抗率が高い炭化珪素単結晶１００を製造する場合においても、炭化珪素単結晶１００におけるボイド１９１の発生を抑制できる。 When the silicon carbide single crystal 100 grows, the higher the concentration of the vanadium gas supplied, the higher the electrical resistivity of the silicon carbide single crystal 100. From another perspective, the higher the electrical resistivity of the silicon carbide single crystal 100, the more likely solid vanadium 190 will precipitate on the growth surface 151, and the more likely voids 191 will occur in the silicon carbide single crystal 100. According to the method for producing the silicon carbide single crystal 100 according to this embodiment, the electrical resistivity of the silicon carbide single crystal 100 may be 1×10 5 Ωcm or more. In this way, even when producing a silicon carbide single crystal 100 with a high electrical resistivity, the occurrence of voids 191 in the silicon carbide single crystal 100 can be suppressed.
　坩堝１３０の内部にポーラスカーボン１６０を配置している状態で、炭化珪素原料１５３およびバナジウム供給源１５４を事前に昇華させた場合、バナジウムガスは、ポーラスカーボン１６０を透過する。この場合、ポーラスカーボン１６０の内部にバナジウムが取り込まれる。これによって、炭化珪素単結晶１００の成長時（第２加熱工程）において、炭化珪素原料１５３よりも先に、ポーラスカーボンに取り込まれたバナジウムが昇華する。結果として、成長面１５１上に析出する固体バナジウム１９０が増大する。 When the silicon carbide raw material 153 and the vanadium supply source 154 are sublimated in advance with the porous carbon 160 placed inside the crucible 130, the vanadium gas passes through the porous carbon 160. In this case, the vanadium is taken into the porous carbon 160. As a result, during the growth of the silicon carbide single crystal 100 (second heating step), the vanadium taken into the porous carbon sublimes before the silicon carbide raw material 153. As a result, the amount of solid vanadium 190 precipitated on the growth surface 151 increases.
　本実施形態に係る炭化珪素単結晶１００の製造方法によれば、第１加熱工程（Ｓ１０）において、坩堝１３０内に炭化珪素原料１５３とポーラスカーボン１６０とを配置した状態で、炭化珪素原料１５３が昇華する。第２加熱工程（Ｓ５０）において、炭化珪素原料１５３およびバナジウム供給源１５４の各々が昇華する。このため、第１加熱工程（Ｓ１０）において坩堝１３０内にポーラスカーボン１６０が配置されている場合においても、ポーラスカーボン１６０にバナジウムが取り込まれることを抑制できる。結果として、成長面１５１上に固体バナジウム１９０が析出することを抑制できる。 According to the method for producing silicon carbide single crystal 100 according to this embodiment, in the first heating step (S10), while the silicon carbide raw material 153 and the porous carbon 160 are placed in the crucible 130, the silicon carbide raw material 153 sublimes. In the second heating step (S50), the silicon carbide raw material 153 and the vanadium supply source 154 each sublimate. Therefore, even when the porous carbon 160 is placed in the crucible 130 in the first heating step (S10), it is possible to suppress the incorporation of vanadium into the porous carbon 160. As a result, it is possible to suppress the precipitation of solid vanadium 190 on the growth surface 151.
　炭化珪素基板２００の製造において、炭化珪素原料１５３が炭化珪素粉末によって構成されていることがある。炭化珪素粉末の平均粒径が過度に大きい場合、炭化珪素単結晶１００の成長速度が過度に速くなる。この場合、炭化珪素基板２００におけるバナジウム濃度のばらつきが大きくなることがある。結果として、炭化珪素基板２００の電気抵抗率のばらつきが大きくなることがある。一方で、炭化珪素粉末の平均粒径が過度に小さい場合、炭化珪素粉末のかさ密度が過度に大きくなる。この場合、バナジウムガスが炭化珪粉末の隙間を通りにくくなる。従って、炭化珪素単結晶１００におけるバナジウム濃度が十分に向上しないことがある。結果として、炭化珪素基板２００の電気抵抗率が十分に向上しないことがある。 In the manufacture of the silicon carbide substrate 200, the silicon carbide raw material 153 may be composed of silicon carbide powder. If the average particle size of the silicon carbide powder is excessively large, the growth rate of the silicon carbide single crystal 100 may be excessively fast. In this case, the variation in the vanadium concentration in the silicon carbide substrate 200 may be large. As a result, the variation in the electrical resistivity of the silicon carbide substrate 200 may be large. On the other hand, if the average particle size of the silicon carbide powder is excessively small, the bulk density of the silicon carbide powder becomes excessively large. In this case, it becomes difficult for vanadium gas to pass through the gaps in the silicon carbide powder. Therefore, the vanadium concentration in the silicon carbide single crystal 100 may not be sufficiently improved. As a result, the electrical resistivity of the silicon carbide substrate 200 may not be sufficiently improved.
　本実施形態に係る炭化珪素単結晶１００の製造方法および炭化珪素基板２００の製造方法によれば、炭化珪素原料１５３は、炭化珪素粉末によって構成されている。炭化珪素粉末の平均粒径は４００μｍであってもよい。このため、炭化珪素粉末の平均粒径が過度に大きくなったり過度に小さくなったりすることを抑制できる。これによって、炭化珪素基板２００の電気抵抗率のばらつきを小さくしつつ、炭化珪素基板２００の電気抵抗率を十分に向上できる。 According to the method for manufacturing silicon carbide single crystal 100 and the method for manufacturing silicon carbide substrate 200 according to this embodiment, silicon carbide raw material 153 is composed of silicon carbide powder. The average particle size of the silicon carbide powder may be 400 μm. This makes it possible to prevent the average particle size of the silicon carbide powder from becoming excessively large or small. This makes it possible to sufficiently improve the electrical resistivity of silicon carbide substrate 200 while reducing the variation in the electrical resistivity of silicon carbide substrate 200.
　炭化珪素基板２００の製造において、ポーラスカーボン１６０の平均気孔半径が過度に小さい場合、バナジウムガスがポーラスカーボン１６０に設けられている細孔を通りにくくなる。従って、炭化珪素単結晶１００におけるバナジウム濃度が十分に向上しないことがある。結果として、炭化珪素基板２００の電気抵抗率が十分に向上しないことがある。一方で、ポーラスカーボン１６０の平均気孔半径が過度に大きい場合、ポーラスカーボン１６０の上に配置された炭化珪素原料１５３が、ポーラスカーボン１６０の細孔を通って落下することがある。 In the manufacture of the silicon carbide substrate 200, if the average pore radius of the porous carbon 160 is excessively small, the vanadium gas will have difficulty passing through the pores provided in the porous carbon 160. Therefore, the vanadium concentration in the silicon carbide single crystal 100 may not be improved sufficiently. As a result, the electrical resistivity of the silicon carbide substrate 200 may not be improved sufficiently. On the other hand, if the average pore radius of the porous carbon 160 is excessively large, the silicon carbide raw material 153 arranged on the porous carbon 160 may fall through the pores of the porous carbon 160.
　本実施形態に係る炭化珪素単結晶１００の製造方法および炭化珪素基板２００の製造方法によれば、ポーラスカーボン１６０の平均気孔半径は、２．０μｍ以上２．５μｍ以下であってもよい。このため、ポーラスカーボン１６０の平均気孔半径が過度に小さくなったり過度に大きくなったりすることを抑制できる。これによって、炭化珪素基板２００の電気抵抗率を十分に向上することができる。また、炭化珪素原料１５３が、ポーラスカーボン１６０の細孔を通って落下することを抑制できる。 According to the method for manufacturing the silicon carbide single crystal 100 and the method for manufacturing the silicon carbide substrate 200 according to this embodiment, the average pore radius of the porous carbon 160 may be 2.0 μm or more and 2.5 μm or less. This makes it possible to prevent the average pore radius of the porous carbon 160 from becoming excessively small or large. This makes it possible to sufficiently improve the electrical resistivity of the silicon carbide substrate 200. In addition, it is possible to prevent the silicon carbide raw material 153 from falling through the pores of the porous carbon 160.
　上記において、炭化珪素単結晶１００の製造装置３００が、誘導加熱コイル１４０を有している構成について説明したが、本開示に係る炭化珪素単結晶１００の製造装置３００の構成は、上記の構成に限定されない。炭化珪素単結晶１００の製造装置３００は、少なくとも１つの抵抗加熱ヒータを有していてもよい。炭化珪素単結晶１００の製造装置３００は、２個の誘導加熱コイル１４０を有していてもよい。２個の誘導加熱コイル１４０の各々は、第３方向１０３に沿って並んでいてもよい。収容部１３６は、底部１３３であってもよい。別の観点から言えば、取り外された底部１３３にバナジウム供給源１５４が配置されてもよい。その後、底部１３３が本体部１３２に取り付けられてもよい。 In the above, the configuration of the manufacturing apparatus 300 for silicon carbide single crystal 100 having the induction heating coil 140 has been described, but the configuration of the manufacturing apparatus 300 for silicon carbide single crystal 100 according to the present disclosure is not limited to the above configuration. The manufacturing apparatus 300 for silicon carbide single crystal 100 may have at least one resistance heater. The manufacturing apparatus 300 for silicon carbide single crystal 100 may have two induction heating coils 140. Each of the two induction heating coils 140 may be aligned along the third direction 103. The accommodation section 136 may be the bottom 133. From another perspective, the vanadium supply source 154 may be placed on the removed bottom 133. The bottom 133 may then be attached to the main body 132.
　成長面１５１の直径（第３直径Ｗ３）は、ポーラスカーボン１６０の直径（第２直径Ｗ２）以上であってもよい。第２加熱工程（Ｓ５０）において、第３方向１０３に垂直な方向におけるポーラスカーボン１６０と坩堝１３０との間に、スペーサーが配置されていてもよい。スペーサーは、たとえば黒鉛によって構成されている。言い換えれば、スペーサーは、たとえば坩堝１３０と同じ材料によって構成されている。 The diameter of the growth surface 151 (third diameter W3) may be equal to or greater than the diameter of the porous carbon 160 (second diameter W2). In the second heating step (S50), a spacer may be disposed between the porous carbon 160 and the crucible 130 in a direction perpendicular to the third direction 103. The spacer is made of, for example, graphite. In other words, the spacer is made of, for example, the same material as the crucible 130.
　第１加熱工程（Ｓ１０）および第２加熱工程（Ｓ５０）の各々において、炭化珪素種基板１５０と炭化珪素原料１５３との間にポーラスカーボン１６０が配置されていてもよい。第１加熱工程（Ｓ１０）および第２加熱工程（Ｓ５０）の各々において、炭化珪素種基板１５０とポーラスカーボン１６０との間およびポーラスカーボン１６０と底部１３３との間の各々に、炭化珪素原料１５３が配置されていてもよい。 In each of the first heating step (S10) and the second heating step (S50), the porous carbon 160 may be disposed between the silicon carbide seed substrate 150 and the silicon carbide raw material 153. In each of the first heating step (S10) and the second heating step (S50), the silicon carbide raw material 153 may be disposed between the silicon carbide seed substrate 150 and the porous carbon 160 and between the porous carbon 160 and the bottom 133.
　（サンプル準備）
　まず、サンプル１から４に係る炭化珪素基板２００が準備された。サンプル１およびサンプル２に係る炭化珪素基板２００は、比較例である。サンプル３およびサンプル４に係る炭化珪素基板２００は、実施例である。サンプル１からサンプル４に係る炭化珪素基板２００は、上述の炭化珪素基板２００の製造方法を用いて作製された。 (Sample preparation)
First, silicon carbide substrates 200 according to Samples 1 to 4 were prepared. Silicon carbide substrates 200 according to Samples 1 and 2 are comparative examples. Silicon carbide substrates 200 according to Samples 3 and 4 are examples. Silicon carbide substrates 200 according to Samples 1 to 4 were fabricated using the method for manufacturing silicon carbide substrate 200 described above.
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000001
　表１は、サンプル１から４に係る炭化珪素基板２００の製造条件を示している。表１に示されるように、サンプル１において、炭化珪素原料１５３の平均粒径は１０００μｍとされた。炭化珪素原料１５３のかさ密度は、０．８ｇ／ｃｍ3とされた。サンプル２において、炭化珪素原料１５３の平均粒径は５００μｍとされた。炭化珪素原料１５３のかさ密度は、１．２ｇ／ｃｍ3とされた。サンプル３およびサンプル４において、炭化珪素原料１５３の平均粒径は４００μｍとされた。炭化珪素原料１５３のかさ密度は、１．５ｇ／ｃｍ3とされた。 Table 1 shows the manufacturing conditions of silicon carbide substrate 200 according to Samples 1 to 4. As shown in Table 1, in Sample 1, silicon carbide raw material 153 had an average particle size of 1000 μm. Silicon carbide raw material 153 had a bulk density of 0.8 g/cm 3 . In Sample 2, silicon carbide raw material 153 had an average particle size of 500 μm. Silicon carbide raw material 153 had a bulk density of 1.2 g/cm 3 . In Samples 3 and 4, silicon carbide raw material 153 had an average particle size of 400 μm. Silicon carbide raw material 153 had a bulk density of 1.5 g/cm 3 .
　サンプル１から３において、ポーラスカーボン１６０の平均気孔半径は、２．０μｍとされた。ポーラスカーボン１６０のかさ密度は、１．８４ｇ／ｃｍ3とされた。サンプル４において、ポーラスカーボン１６０の平均気孔半径は、２．５μｍとされた。ポーラスカーボン１６０のかさ密度は、１．３８ｇ／ｃｍ3とされた。サンプル１から４に係る炭化珪素基板２００の第４主面１４の直径（第４直径Ｗ４）は、１００ｍｍとされた。 In Samples 1 to 3, the average pore radius of the porous carbon 160 was set to 2.0 μm. The bulk density of the porous carbon 160 was set to 1.84 g/cm 3. In Sample 4, the average pore radius of the porous carbon 160 was set to 2.5 μm. The bulk density of the porous carbon 160 was set to 1.38 g/cm 3. The diameter (fourth diameter W4) of the fourth main surface 14 of the silicon carbide substrate 200 according to Samples 1 to 4 was set to 100 mm.
　（測定方法１）
　上述の中央領域１２における電気抵抗率の測定方法を用いて、サンプル１から４に係る炭化珪素基板２００の中央領域１２における電気抵抗率が測定された。具体的には、Ｓｅｍｉｍａｐ社製の電気抵抗率測定装置であるＣＯＲＥＭＡ－ＷＴを用いて、複数の正方領域５０の各々における電気抵抗率が測定された。測定温度は、２７℃（室温）とされた。複数の正方領域５０における電気抵抗率の平均値（第１平均値）が算出された。複数の正方領域５０における電気抵抗率の最大値（第１最大値）から複数の正方領域５０における電気抵抗率の最小値（第１最小値）を差し引いた値を、第１平均値の２倍で割った値（第１値）が算出された。２７℃における電気抵抗率が１×１０10Ωｃｍ以上である複数の正方領域５０の数を、複数の正方領域５０の総数で割った値（第２値）が算出された。 (Measurement Method 1)
The electrical resistivity in the central region 12 of the silicon carbide substrate 200 according to Samples 1 to 4 was measured using the above-mentioned method for measuring the electrical resistivity in the central region 12. Specifically, the electrical resistivity in each of the square regions 50 was measured using COREMA-WT, an electrical resistivity measuring device manufactured by Semimap. The measurement temperature was 27° C. (room temperature). The average value (first average value) of the electrical resistivity in the square regions 50 was calculated. A value (first value) was calculated by subtracting the minimum value (first minimum value) of the electrical resistivity in the square regions 50 from the maximum value (first maximum value) of the electrical resistivity in the square regions 50, and dividing the result by twice the first average value. A value (second value) was calculated by dividing the number of the square regions 50 having an electrical resistivity of 1×10 10 Ωcm or more at 27° C. by the total number of the square regions 50.
　（測定結果１） (Measurement result 1)
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000002
　表２は、サンプル１から４に係る炭化珪素基板２００の中央領域１２における電気抵抗率の測定結果を示している。表２に示されるように、サンプル１から４において、第１平均値は２×１０11Ωｃｍ以上であった。サンプル３および４における第１値は、サンプル１および２における第１値よりも低かった。サンプル３および４において、第１値は４０％以下であった。サンプル１から４において、第２値は１００％であった。 Table 2 shows the measurement results of electrical resistivity in central region 12 of silicon carbide substrate 200 according to samples 1 to 4. As shown in Table 2, in samples 1 to 4, the first average value was 2×10 11 Ωcm or more. The first values in samples 3 and 4 were lower than the first values in samples 1 and 2. In samples 3 and 4, the first value was 40% or less. In samples 1 to 4, the second value was 100%.
　以上の結果より、比較例に係る炭化珪素基板２００と比較して、実施例に係る炭化珪素基板２００は、電気抵抗率のばらつきが低減されていることが確認された。 The above results confirm that the silicon carbide substrate 200 according to the embodiment has reduced variation in electrical resistivity compared to the silicon carbide substrate 200 according to the comparative example.
　（測定方法２）
　次に、上述のバナジウム濃度の測定方法を用いて、サンプル１から４に係る炭化珪素基板２００のバナジウム濃度および窒素濃度が測定された。具体的には、Ｃａｍｅｃａ社製の二次イオン質量分析装置であるＩＭＳ７ｆを用いて、中心Ｏ、第１測定位置６１、第２測定位置６２、第３測定位置６３および第４測定位置６４の各々におけるバナジウム濃度が測定された。同様に、中心Ｏ、第１測定位置６１、第２測定位置６２、第３測定位置６３および第４測定位置６４の各々における窒素濃度が測定された。 (Measurement method 2)
Next, the vanadium concentration and nitrogen concentration of silicon carbide substrate 200 according to Samples 1 to 4 were measured using the above-mentioned vanadium concentration measurement method. Specifically, using IMS7f, a secondary ion mass spectrometer manufactured by Cameca, the vanadium concentration was measured at each of center O, first measurement position 61, second measurement position 62, third measurement position 63, and fourth measurement position 64. Similarly, the nitrogen concentration was measured at each of center O, first measurement position 61, second measurement position 62, third measurement position 63, and fourth measurement position 64.
　中心Ｏ、第１測定位置６１、第２測定位置６２、第３測定位置６３および第４測定位置６４（第１測定位置群）におけるバナジウム濃度の平均値（第２平均値）および標準偏差が算出された。第１測定位置群における窒素濃度の平均値が算出された。 The average value (second average value) and standard deviation of the vanadium concentration at the center O, the first measurement position 61, the second measurement position 62, the third measurement position 63, and the fourth measurement position 64 (first measurement position group) were calculated. The average value of the nitrogen concentration in the first measurement position group was calculated.
　（測定結果２） (Measurement result 2)
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000003
　表３は、サンプル１から４に係る炭化珪素基板２００におけるバナジウム濃度および窒素濃度の測定結果を示している。表３に示されるように、サンプル１から４において、第２平均値は、１．１×１０17／ｃｍ3以上であった。サンプル３および４におけるバナジウム濃度の標準偏差は、サンプル１および２におけるバナジウム濃度の標準偏差よりも低かった。サンプル３および４において、バナジウム濃度の標準偏差は２．９×１０16／ｃｍ3以下であった。サンプル１から４において、窒素濃度の平均値は１．８×１０16／ｃｍ3以上７．６×１０16／ｃｍ3以下であった。 Table 3 shows the measurement results of the vanadium concentration and the nitrogen concentration in silicon carbide substrate 200 according to samples 1 to 4. As shown in Table 3, in samples 1 to 4, the second average value was 1.1×10 17 /cm 3 or more. The standard deviation of the vanadium concentration in samples 3 and 4 was lower than the standard deviation of the vanadium concentration in samples 1 and 2. In samples 3 and 4, the standard deviation of the vanadium concentration was 2.9×10 16 /cm 3 or less. In samples 1 to 4, the average value of the nitrogen concentration was 1.8×10 16 /cm 3 or more and 7.6×10 16 /cm 3 or less.
　以上の結果より、比較例に係る炭化珪素基板２００と比較して、実施例に係る炭化珪素基板２００は、バナジウム濃度のばらつきが低減されていることが確認された。 The above results confirm that the silicon carbide substrate 200 according to the embodiment has reduced variation in vanadium concentration compared to the silicon carbide substrate 200 according to the comparative example.
　（測定方法３）
　次に、上述の測定方法を用いて、サンプル４に係る炭化珪素基板２００の外周領域１１および中心Ｏにおける電気抵抗率が測定された。具体的には、ＣＯＲＥＭＡ－ＷＴを用いて、中心Ｏ、第５測定位置６５、第６測定位置６６、第７測定位置６７、第８測定位置６８、第９測定位置６９、第１０測定位置７０、第１１測定位置７１および第１２測定位置７２の各々における電気抵抗率が測定された。測定温度は２７℃（室温）とされた。 (Measurement Method 3)
Next, the electrical resistivity was measured at outer circumferential region 11 and center O of silicon carbide substrate 200 according to Sample 4 using the above-mentioned measurement method. Specifically, using COREMA-WT, the electrical resistivity was measured at each of center O, fifth measurement position 65, sixth measurement position 66, seventh measurement position 67, eighth measurement position 68, ninth measurement position 69, tenth measurement position 70, eleventh measurement position 71 and twelfth measurement position 72. The measurement temperature was set to 27° C. (room temperature).
　中心Ｏ、第５測定位置６５、第６測定位置６６、第７測定位置６７および第８測定位置６８（第２測定位置群）における電気抵抗率の測定結果を用いて第３値が算出された。中心Ｏ、第９測定位置６９、第１０測定位置７０、第１１測定位置７１および第１２測定位置７２（第３測定位置群）における電気抵抗率の測定結果を用いて第４値が算出された。 The third value was calculated using the electrical resistivity measurement results at the center O, the fifth measurement position 65, the sixth measurement position 66, the seventh measurement position 67, and the eighth measurement position 68 (second measurement position group). The fourth value was calculated using the electrical resistivity measurement results at the center O, the ninth measurement position 69, the tenth measurement position 70, the eleventh measurement position 71, and the twelfth measurement position 72 (third measurement position group).
　（測定結果３） (Measurement result 3)
Figure JPOXMLDOC01-appb-T000004
Figure JPOXMLDOC01-appb-T000004
　表４は、サンプル４に係る炭化珪素基板２００の第２測定位置群における電気抵抗率の測定結果を示している。表４に示されるように、サンプル４において、第２測定位置群における電気抵抗率は、１．５７×１０11Ωｃｍ以上であった。サンプル４において、第３値は１２．６％であった。 Table 4 shows the measurement results of the electrical resistivity in the second measurement position group of silicon carbide substrate 200 according to Sample 4. As shown in Table 4, the electrical resistivity in the second measurement position group was 1.57× 10 Ωcm or more in Sample 4. In Sample 4, the third value was 12.6%.
Figure JPOXMLDOC01-appb-T000005
Figure JPOXMLDOC01-appb-T000005
　表５は、サンプル４に係る炭化珪素基板２００の第３測定位置群における電気抵抗率の測定結果を示している。表５に示されるように、サンプル４において、第３測定位置群における電気抵抗率は１．５０×１０11Ωｃｍ以上であった。サンプル４において、第４値は１５．２％であった。 Table 5 shows the measurement results of the electrical resistivity in the third measurement position group of silicon carbide substrate 200 according to Sample 4. As shown in Table 5, the electrical resistivity in the third measurement position group was 1.50× 10 Ωcm or more in Sample 4. In Sample 4, the fourth value was 15.2%.
　以上の結果より、実施例に係る炭化珪素基板２００において、外縁１３に近い第４主面１４の部分においても電気抵抗率の均一性が向上されていることが確認された。 The above results confirm that the uniformity of electrical resistivity is improved even in the portion of the fourth main surface 14 close to the outer edge 13 in the silicon carbide substrate 200 according to the embodiment.
　今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。 The embodiments disclosed herein are illustrative in all respects and should not be considered limiting. The scope of the present invention is indicated by the claims rather than the above-described embodiments, and is intended to include the meaning equivalent to the claims and all modifications within the scope.
１　第１主面、２　第２主面、３　第３主面、４　第１外周面、６　第１オリエンテーションフラット部、７　第１円弧状部、８　第２外周面、１０　炭化珪素ウェハ、１１　外周領域、１２　中央領域、１３　外縁、１４　第４主面（主面）、１５　第５主面、１６　第２オリエンテーションフラット部、１７　第２円弧状部、１８　第３外周面、２２　測定点、３０　窒化物エピタキシャル層、３１　バッファ層、３２　電子走行層、３３　電子供給層、４１　ソース電極、４２　ドレイン電極、４３　ゲート電極（電極）、５０　正方領域、６１　第１測定位置、６２　第２測定位置、６３　第３測定位置、６４　第４測定位置、６５　第５測定位置、６６　第６測定位置、６７　第７測定位置、６８　第８測定位置、６９　第９測定位置、７０　第１０測定位置、７１　第１１測定位置、７２　第１２測定位置、９１　第１空間、９２　第２空間、１００　炭化珪素単結晶、１０１　第１方向、１０２　第２方向、１０３　第３方向、１３０　坩堝、１３１　蓋部、１３２　本体部、１３３　底部、１３４　筒部、１３５　第１ベース部、１３６　収容部、１３７　第２ベース部、１４０　誘導加熱コイル、１４５　断熱材、１５０　炭化珪素種基板、１５１　成長面、１５２　取付面、１５３　炭化珪素原料、１５４　バナジウム供給源、１６０　ポーラスカーボン、１７１　第１ネジ部、１７２　第２ネジ部、１７３　第３ネジ部、１９０　固体バナジウム、１９１　ボイド、２００　炭化珪素基板、３００　製造装置、４００　エピタキシャル基板、５００　半導体装置、Ａ　矢印、Ｄ１　第１距離、Ｄ２　第２距離、Ｄ３　第３距離、Ｄ４　第４距離、Ｈ　厚み、Ｌ　長さ、Ｏ　中心、Ｗ１　第１直径、Ｗ２　第２直径、Ｗ３　第３直径、Ｗ４　第４直径、Ｗ５　第５直径、θ　オフ角。 1 First main surface, 2 Second main surface, 3 Third main surface, 4 First outer peripheral surface, 6 First orientation flat portion, 7 First arc-shaped portion, 8 Second outer peripheral surface, 10 Silicon carbide wafer, 11 Outer peripheral region, 12 Central region, 13 Outer edge, 14 Fourth main surface (principal surface), 15 Fifth main surface, 16 Second orientation flat portion, 17 Second arc-shaped portion, 18 Third outer peripheral surface, 22 Measurement point, 30 Nitride epitaxial layer, 31 Buffer layer, 32 Electron transit layer, 33 electron supply layer, 41 source electrode, 42 drain electrode, 43 gate electrode (electrode), 50 square region, 61 first measurement position, 62 second measurement position, 63 third measurement position, 64 fourth measurement position, 65 fifth measurement position, 66 sixth measurement position, 67 seventh measurement position, 68 eighth measurement position, 69 ninth measurement position, 70 tenth measurement position, 71 eleventh measurement position, 72 twelfth measurement position, 91 first space, 92 second space Between, 100 silicon carbide single crystal, 101 first direction, 102 second direction, 103 third direction, 130 crucible, 131 lid portion, 132 main body portion, 133 bottom portion, 134 tube portion, 135 first base portion, 136 storage portion, 137 second base portion, 140 induction heating coil, 145 heat insulating material, 150 silicon carbide seed substrate, 151 growth surface, 152 mounting surface, 153 silicon carbide raw material, 154 vanadium supply source, 160 porous carbon, 171 first screw part, 172 second screw part, 173 third screw part, 190 solid vanadium, 191 void, 200 silicon carbide substrate, 300 manufacturing device, 400 epitaxial substrate, 500 semiconductor device, A arrow, D1 first distance, D2 second distance, D3 third distance, D4 fourth distance, H thickness, L length, O center, W1 first diameter, W2 second diameter, W3 third diameter, W4 fourth diameter, W5 fifth diameter, θ off angle.

Claims (19)

  1. 　主面を備え、
    　バナジウムを含有し、
    　前記主面の直径は、１００ｍｍ以上であり、
    　前記主面は、外縁と、前記外縁から５ｍｍ以内の外周領域と、前記外周領域に取り囲まれた中央領域とによって構成されており、
    　前記中央領域を１辺の長さが前記中央領域の直径の６４分の１である複数の正方領域に区分し、２７℃において前記複数の正方領域の各々における電気抵抗率を測定した場合、
    　前記複数の正方領域は、前記中央領域と前記外周領域との境界の内側にあり、
    　前記複数の正方領域における電気抵抗率の平均値は、１×１０5Ωｃｍ以上であり、
    　前記複数の正方領域における電気抵抗率の最大値から前記複数の正方領域における電気抵抗率の最小値を差し引いた値を、前記複数の正方領域における電気抵抗率の平均値の２倍で割った値は、４５％以下である、炭化珪素基板。     A main surface is provided.
    Contains vanadium,
    The diameter of the main surface is 100 mm or more,
    The main surface is composed of an outer edge, an outer peripheral region within 5 mm from the outer edge, and a central region surrounded by the outer peripheral region,
    When the central region was divided into a plurality of square regions, each side of which had a length of 1/64 of the diameter of the central region, and the electrical resistivity of each of the plurality of square regions was measured at 27° C.,
    the plurality of square regions are located inside the boundary between the central region and the outer peripheral region,
    an average value of electrical resistivity in the plurality of square regions is 1×10 5 Ω cm or more;
    a value obtained by subtracting the minimum value of electrical resistivity in the plurality of square regions from the maximum value of electrical resistivity in the plurality of square regions and dividing the result by twice the average value of electrical resistivity in the plurality of square regions is 45% or less.
  2. 　２７℃における電気抵抗率が１×１０10Ωｃｍ以上である前記複数の正方領域の数を前記複数の正方領域の総数で割った値は、５０％以上である、請求項１に記載の炭化珪素基板。 2 . The silicon carbide substrate according to claim 1 , wherein a value obtained by dividing the number of said plurality of square regions having an electrical resistivity of 1×10 10 Ωcm or more at 27° C. by a total number of said plurality of square regions is 50% or more.
  3. 　前記主面は、
    　　中心と、
    　　前記主面に垂直な直線に沿って見る平面視において、前記中心に対して＜１１－２０＞方向にある第１測定位置と、
    　　前記平面視において、前記中心に対して＜１－１００＞方向にある第２測定位置と、
    　　前記平面視において、前記中心に対して前記第１測定位置の反対にある第３測定位置と、
    　　前記平面視において、前記中心に対して前記第２測定位置の反対にある第４測定位置とを含み、
    　前記平面視において、前記第１測定位置、前記第２測定位置、前記第３測定位置および前記第４測定位置の各々と前記中心との間の最短距離は、２５ｍｍであり、
    　前記中心と前記第１測定位置と前記第２測定位置と前記第３測定位置と前記第４測定位置とにおけるバナジウム濃度の平均値は、１×１０17／ｃｍ3以上３×１０17／ｃｍ3以下であり、
    　前記中心と前記第１測定位置と前記第２測定位置と前記第３測定位置と前記第４測定位置とにおけるバナジウム濃度の標準偏差は、３×１０16／ｃｍ3以下である、請求項１または請求項２に記載の炭化珪素基板。     The main surface is
    Center and
    a first measurement position in a <11-20> direction with respect to the center in a plan view along a straight line perpendicular to the main surface;
    a second measurement position in a <1-100> direction relative to the center in the plan view;
    a third measurement position that is opposite to the first measurement position with respect to the center in the plan view;
    a fourth measurement position that is opposite to the second measurement position with respect to the center in the plan view,
    In the plan view, a shortest distance between each of the first measurement position, the second measurement position, the third measurement position, and the fourth measurement position and the center is 25 mm;
    an average value of the vanadium concentration at the center, the first measurement position, the second measurement position, the third measurement position, and the fourth measurement position is 1×10 17 /cm 3 or more and 3×10 17 /cm 3 or less;
    3 . The silicon carbide substrate according to claim 1 , wherein a standard deviation of vanadium concentrations at the center, the first measurement position, the second measurement position, the third measurement position, and the fourth measurement position is 3×10 16 /cm 3 or less.
  4. 　前記主面は、
    　　中心と、
    　　前記主面に垂直な直線に沿って見る平面視において、前記中心に対して＜１１－２０＞方向にある第５測定位置と、
    　　前記平面視において、前記中心に対して＜１－１００＞方向にある第６測定位置と、
    　　前記平面視において、前記中心に対して前記第５測定位置の反対にある第７測定位置と、
    　　前記平面視において、前記中心に対して前記第６測定位置の反対にある第８測定位置とを含み、
    　前記平面視において、前記第５測定位置、前記第６測定位置、前記第７測定位置および前記第８測定位置の各々と前記外縁との間の最短距離は、５ｍｍであり、
    　２７℃において、前記中心、前記第５測定位置、前記第６測定位置、前記第７測定位置および前記第８測定位置の各々における電気抵抗率を測定した場合、
    　前記中心、前記第５測定位置、前記第６測定位置、前記第７測定位置および前記第８測定位置における電気抵抗率の最大値から、前記中心、前記第５測定位置、前記第６測定位置、前記第７測定位置および前記第８測定位置における電気抵抗率の最小値を差し引いた値を、前記中心、前記第５測定位置、前記第６測定位置、前記第７測定位置および前記第８測定位置における電気抵抗率の平均値の２倍で割った値は、３０％以下である、請求項１または請求項２に記載の炭化珪素基板。     The main surface is
    Center and
    a fifth measurement position in a <11-20> direction relative to the center in a plan view along a straight line perpendicular to the main surface;
    a sixth measurement position in a <1-100> direction with respect to the center in the plan view;
    a seventh measurement position that is opposite to the fifth measurement position with respect to the center in the plan view;
    an eighth measurement position that is opposite to the sixth measurement position with respect to the center in the plan view;
    In the plan view, a shortest distance between each of the fifth measurement position, the sixth measurement position, the seventh measurement position, and the eighth measurement position and the outer edge is 5 mm;
    When the electrical resistivity was measured at the center, the fifth measurement position, the sixth measurement position, the seventh measurement position, and the eighth measurement position at 27° C.,
    3. The silicon carbide substrate according to claim 1, wherein a value obtained by subtracting a minimum value of electrical resistivity at the center, the fifth measurement position, the sixth measurement position, the seventh measurement position, and the eighth measurement position from a maximum value of electrical resistivity at the center, the fifth measurement position, the sixth measurement position, the seventh measurement position, and the eighth measurement position, divided by twice an average value of electrical resistivity at the center, the fifth measurement position, the sixth measurement position, the seventh measurement position, and the eighth measurement position, is 30% or less.
  5. 　前記主面の直径は、１５０ｍｍ以上である、請求項１から請求項４のいずれか１項に記載の炭化珪素基板。 The silicon carbide substrate according to any one of claims 1 to 4, wherein the diameter of the main surface is 150 mm or more.
  6. 　前記炭化珪素基板を構成する炭化珪素のポリタイプは、４Ｈである、請求項１から請求項５のいずれか１項に記載の炭化珪素基板。 The silicon carbide substrate according to any one of claims 1 to 5, wherein the polytype of the silicon carbide constituting the silicon carbide substrate is 4H.
  7. 　前記複数の正方領域における電気抵抗率の最大値から前記複数の正方領域における電気抵抗率の最小値を差し引いた値を、前記複数の正方領域における電気抵抗率の平均値の２倍で割った値は、２０％以下である、請求項１から請求項６のいずれか１項に記載の炭化珪素基板。 The silicon carbide substrate according to any one of claims 1 to 6, wherein the value obtained by subtracting the minimum value of the electrical resistivity in the plurality of square regions from the maximum value of the electrical resistivity in the plurality of square regions and dividing the result by twice the average value of the electrical resistivity in the plurality of square regions is 20% or less.
  8. 　坩堝内に炭化珪素原料を配置した状態で前記炭化珪素原料を昇華させる第１加熱工程と、
    　前記坩堝を冷却する工程と、
    　前記坩堝内に炭化珪素種基板、バナジウム供給源、前記炭化珪素原料およびポーラスカーボンを配置した状態で、前記炭化珪素原料および前記バナジウム供給源を昇華させる第２加熱工程とを備え、
    　前記バナジウム供給源は、バナジウムを含み、
    　前記第２加熱工程において、前記ポーラスカーボンは、前記炭化珪素種基板と前記バナジウム供給源との間に配置される、炭化珪素単結晶の製造方法。     a first heating step of sublimating a silicon carbide raw material placed in a crucible;
    Cooling the crucible;
    a second heating step of sublimating the silicon carbide raw material and the vanadium supply source in a state in which a silicon carbide seed substrate, a vanadium supply source, the silicon carbide raw material, and porous carbon are disposed in the crucible;
    the vanadium source comprises vanadium;
    In the second heating step, the porous carbon is disposed between the silicon carbide seed substrate and the vanadium source.
  9. 　前記第２加熱工程において、前記ポーラスカーボンは、前記炭化珪素種基板および前記炭化珪素原料の各々と前記バナジウム供給源との間に配置される、請求項８に記載の炭化珪素単結晶の製造方法。 The method for producing a silicon carbide single crystal according to claim 8, wherein in the second heating step, the porous carbon is disposed between the silicon carbide seed substrate and the silicon carbide raw material, and the vanadium supply source.
  10. 　前記坩堝は、本体部と、前記本体部に対して着脱可能である底部とを含み、
    　前記第１加熱工程後かつ前記第２加熱工程前に、
    　　前記本体部から前記底部を取り外す工程と、
    　　前記バナジウム供給源が配置された収容部を前記本体部における前記底部が取り外された位置に取り付ける工程とを備える、請求項８または請求項９に記載の炭化珪素単結晶の製造方法。     The crucible includes a main body and a bottom that is detachable from the main body;
    After the first heating step and before the second heating step,
    removing the bottom portion from the body portion;
    10. The method for producing a silicon carbide single crystal according to claim 8, further comprising the step of attaching a container in which said vanadium supply source is disposed to a position of said main body from which said bottom portion is removed.
  11. 　前記本体部は、第１ネジ部を有し、
    　前記底部は、第２ネジ部を有し、
    　前記第１加熱工程前において、前記第１ネジ部と前記第２ネジ部とが締結されることによって、前記底部は、前記本体部に取り付けられる、請求項１０に記載の炭化珪素単結晶の製造方法。     The body portion has a first threaded portion,
    The bottom portion has a second threaded portion,
    11. The method for producing a silicon carbide single crystal according to claim 10, wherein, before the first heating step, the first threaded portion and the second threaded portion are fastened together, thereby attaching the bottom portion to the main body portion.
  12. 　前記収容部は、第３ネジ部を有し、
    　前記第１加熱工程後かつ前記第２加熱工程前において、前記第１ネジ部と前記第３ネジ部とが締結されることによって、前記収容部は、前記本体部に取り付けられる、請求項１１に記載の炭化珪素単結晶の製造方法。     The housing portion has a third screw portion,
    12. The method for producing a silicon carbide single crystal according to claim 11, wherein after the first heating step and before the second heating step, the accommodation portion is attached to the main body portion by fastening the first screw portion and the third screw portion together.
  13. 　前記第２加熱工程において、前記炭化珪素種基板上に炭化珪素単結晶が形成され、
    　前記炭化珪素単結晶の電気抵抗率は、１×１０5Ωｃｍ以上である、請求項８から請求項１２のいずれか１項に記載の炭化珪素単結晶の製造方法。     In the second heating step, a silicon carbide single crystal is formed on the silicon carbide seed substrate;
    13. The method for producing a silicon carbide single crystal according to claim 8, wherein the silicon carbide single crystal has an electrical resistivity of 1×10 5 Ωcm or more.
  14. 　前記炭化珪素単結晶の電気抵抗率は、１×１０11Ωｃｍ以上である、請求項１３に記載の炭化珪素単結晶の製造方法。 14. The method for producing a silicon carbide single crystal according to claim 13, wherein the silicon carbide single crystal has an electrical resistivity of 1×10 11 Ωcm or more.
  15. 　前記バナジウム供給源は、炭化バナジウムを含む、請求項８から請求項１４のいずれか１項に記載の炭化珪素単結晶の製造方法。 The method for producing a silicon carbide single crystal according to any one of claims 8 to 14, wherein the vanadium supply source includes vanadium carbide.
  16. 　前記第１加熱工程において、前記坩堝内に前記炭化珪素原料と前記ポーラスカーボンとを配置した状態で、前記炭化珪素原料を昇華させる、請求項８から請求項１５のいずれか１項に記載の炭化珪素単結晶の製造方法。 The method for producing a silicon carbide single crystal according to any one of claims 8 to 15, wherein in the first heating step, the silicon carbide raw material is sublimated while the silicon carbide raw material and the porous carbon are placed in the crucible.
  17. 　請求項８から請求項１６のいずれか１項に記載の炭化珪素単結晶の製造方法を用いて炭化珪素単結晶を準備する工程と、
    　前記炭化珪素単結晶を切断する工程とを備える、炭化珪素基板の製造方法。     A step of preparing a silicon carbide single crystal by using the method for producing a silicon carbide single crystal according to any one of claims 8 to 16;
    and cutting the silicon carbide single crystal.
  18. 　請求項１７に記載の炭化珪素基板の製造方法を用いて炭化珪素基板を準備する工程と、
    　前記炭化珪素基板上に窒化物エピタキシャル層を形成する工程とを備える、エピタキシャル基板の製造方法。     preparing a silicon carbide substrate by using the method for manufacturing a silicon carbide substrate according to claim 17;
    and forming a nitride epitaxial layer on the silicon carbide substrate.
  19. 　請求項１８に記載のエピタキシャル基板の製造方法を用いてエピタキシャル基板を準備する工程と、
    　前記窒化物エピタキシャル層上に電極を形成する工程とを備えた、半導体装置の製造方法。     Preparing an epitaxial substrate by using the method for producing an epitaxial substrate according to claim 18;
    and forming an electrode on the nitride epitaxial layer.
PCT/JP2023/036546 2022-12-27 2023-10-06 Silicon carbide substrate, method for producing silicon carbide single crystal, method for producing silicon carbide substrate, method for producing epitaxial substrate, and method for producing semiconductor device WO2024142534A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-210294 2022-12-27
JP2022210294 2022-12-27

Publications (1)

Publication Number Publication Date
WO2024142534A1 true WO2024142534A1 (en) 2024-07-04

Family

ID=91717274

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/036546 WO2024142534A1 (en) 2022-12-27 2023-10-06 Silicon carbide substrate, method for producing silicon carbide single crystal, method for producing silicon carbide substrate, method for producing epitaxial substrate, and method for producing semiconductor device

Country Status (1)

Country Link
WO (1) WO2024142534A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006111478A (en) * 2004-10-13 2006-04-27 Nippon Steel Corp Silicon carbide single crystal ingot, silicon carbide single crystal wafer, and its manufacturing method
JP2012521948A (en) * 2009-03-26 2012-09-20 トゥー‐シックス・インコーポレイテッド Method and apparatus for sublimation growth of SiC single crystal
JP2016106070A (en) * 2016-03-18 2016-06-16 住友電気工業株式会社 Manufacturing method of silicon carbide substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006111478A (en) * 2004-10-13 2006-04-27 Nippon Steel Corp Silicon carbide single crystal ingot, silicon carbide single crystal wafer, and its manufacturing method
JP2012521948A (en) * 2009-03-26 2012-09-20 トゥー‐シックス・インコーポレイテッド Method and apparatus for sublimation growth of SiC single crystal
JP2016106070A (en) * 2016-03-18 2016-06-16 住友電気工業株式会社 Manufacturing method of silicon carbide substrate

Similar Documents

Publication Publication Date Title
US8410488B2 (en) Micropipe-free silicon carbide and related method of manufacture
US7972704B2 (en) Single-crystal silicon carbide ingot, and substrate and epitaxial wafer obtained therefrom
JP6508050B2 (en) Method of manufacturing silicon carbide ingot, method of manufacturing silicon carbide substrate, and method of manufacturing semiconductor device
EP2432002A1 (en) Silicon carbide substrate and semiconductor device
JP3692076B2 (en) SiC single crystal and growth method thereof
US20110284871A1 (en) Silicon carbide substrate, semiconductor device, and method for manufacturing silicon carbide substrate
US11600704B2 (en) Nitride semiconductor laminate, semiconductor device, method of manufacturing nitride semiconductor laminate, method of manufacturing nitride semiconductor free-standing substrate and method of manufacturing semiconductor device
KR20100096084A (en) Semiconductor substrate, method for producing semiconductor substrate, and electronic device
US20210384336A1 (en) Gan crystal and substrate
EP2055811A2 (en) Nitride semiconductor substrate and method of manufacturing the same and field-effect transistor
US20120112209A1 (en) Silicon carbide substrate fabrication method, semiconductor device fabrication method, silicon carbide substrate, and semiconductor device
US11094539B2 (en) Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
WO2024142534A1 (en) Silicon carbide substrate, method for producing silicon carbide single crystal, method for producing silicon carbide substrate, method for producing epitaxial substrate, and method for producing semiconductor device
US11094835B2 (en) Silicon carbide substrate, method for manufacturing silicon carbide substrate, and method for manufacturing silicon carbide semiconductor device
EP4202090A1 (en) Gan crystal and gan substrate
WO2024157718A1 (en) Silicon carbide substrate, method for producing epitaxial substrate, and method for producing semiconductor device
WO2024048157A1 (en) Silicon carbide substrate, method for producing silicon carbide substrate, method for producing silicon carbide single crystal, epitaxial substrate, and method for producing semiconductor device
WO2024095640A1 (en) Silicon carbide substrate, epitaxial substrate, method for producing semiconductor device, and method for producing silicon carbide substrate
WO2024100962A1 (en) Silicon carbide substrate, method for producing epitaxial substrate, and method for producing semiconductor device
JP6748613B2 (en) Silicon carbide single crystal substrate
US20210010161A1 (en) Method for manufacturing silicon carbide single crystal
CN112602171A (en) Epitaxial substrate
WO2024080071A1 (en) Silicon carbide crystal substrate, epitaxial substrate, and method for manufacturing semiconductor device
US20110284872A1 (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate, and semiconductor device
WO2024084910A1 (en) Silicon carbide substrate, silicon carbide epitaxial substrate manufacturing method, and silicon carbide semiconductor device manufacturing method

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23911318

Country of ref document: EP

Kind code of ref document: A1