WO2024123164A1 - Capacitor component, method for manufacturing same, and integrated circuit chip package having capacitor component - Google Patents

Capacitor component, method for manufacturing same, and integrated circuit chip package having capacitor component Download PDF

Info

Publication number
WO2024123164A1
WO2024123164A1 PCT/KR2023/095101 KR2023095101W WO2024123164A1 WO 2024123164 A1 WO2024123164 A1 WO 2024123164A1 KR 2023095101 W KR2023095101 W KR 2023095101W WO 2024123164 A1 WO2024123164 A1 WO 2024123164A1
Authority
WO
WIPO (PCT)
Prior art keywords
wire
capacitor
common electrode
electrode layer
layer
Prior art date
Application number
PCT/KR2023/095101
Other languages
French (fr)
Korean (ko)
Inventor
안범모
박승호
변성현
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Publication of WO2024123164A1 publication Critical patent/WO2024123164A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for

Definitions

  • the present invention relates to capacitor components, a manufacturing method thereof, and an integrated circuit chip package including the same.
  • Capacitors are responsible for collecting and discharging electricity in circuits of information and communication devices and various electronic products, thereby stabilizing the flow of electricity within the circuit. Stable energy supply is becoming an important factor in various electronic products such as information and communication devices. Typically, this function is performed by a capacitor.
  • Capacitors are divided into various types depending on the dielectric, of which MLCC (multilayer ceramic capacitor) is currently the most widely used in the electronics industry. This is because it is easier to implement in a smaller form factor than existing capacitors.
  • MLCC multilayer ceramic capacitor
  • Patent Document 1 Registered Patent Gazette No. 10-2192426
  • Patent Document 2 Registered Patent Gazette No. 10-2189805
  • the purpose of the present invention is to provide a capacitor component that is suitable for a high-frequency environment and can be miniaturized, a method of manufacturing the same, and an integrated circuit chip package including the same. do.
  • a capacitor component according to the present invention includes an anodized body having a plurality of pores; a first wire metal layer provided on the inner wall of the pore; a dielectric layer provided on the first wire metal layer; a second wire metal layer provided on the dielectric layer; and a lower common electrode layer connected to the first wire metal layer at the bottom of the body.
  • an end of the first wire metal layer protrudes from the lower part of the anodized body and is buried in the lower common electrode layer.
  • the capacitor component according to the present invention includes a lower common electrode layer; an anodized body provided on the common electrode layer and having a plurality of pores; and a capacitor wire including a capacitor structure formed in the pore, wherein an end of the capacitor wire is connected to the lower common electrode layer.
  • the capacitor wire includes: a first wire metal layer provided on the inner wall of the pore; a dielectric layer provided on the first wire metal layer; and a second wire metal layer provided on the dielectric layer.
  • an end of the capacitor wire protrudes from the lower part of the anodized body and is buried in the lower common electrode layer.
  • the capacitor wire may include a surface portion provided on the surface of the anodized body; a main surface provided on the inner wall of the pore; and a bottom portion formed continuously with the main surface portion, protruding downward from the bottom of the body, and embedded in the lower common electrode layer.
  • the lower common electrode layer extends in the horizontal direction
  • the capacitor wire extends in the vertical direction and is provided in plural numbers spaced apart in the horizontal direction.
  • the capacitor component according to the present invention includes an anodized body provided on an upper part of the lower common electrode layer and having a plurality of pores; a capacitor wire including a capacitor structure formed within at least a portion of the pore; and a functional wire including a functional structure formed within at least a portion of the pores; Including, wherein an end of the capacitor wire is connected to the lower common electrode layer.
  • the functional structure is a metal material.
  • the functional structure is an insulating material.
  • the ends of the functional wire are closed by a patternable material.
  • the capacitor component according to the present invention includes an upper common electrode layer; lower common electrode layer; an anodized body provided between the upper common electrode layer and the lower common electrode layer and having a plurality of pores; and a capacitor wire including a capacitor structure formed within the pore, wherein an end of the capacitor wire is connected to the lower common electrode layer.
  • the capacitor wire includes: a first wire metal layer provided on the inner wall of the pore; A dielectric layer provided on the first wire metal layer; and a second wire metal layer provided on the dielectric layer, wherein the upper metal layer is provided on top of the second wire metal layer.
  • the integrated circuit chip package includes a package substrate; a semiconductor chip mounted on the package substrate; a molding portion that protects the semiconductor chip; and a capacitor component provided in or on the package substrate, wherein the capacitor component includes: a lower common electrode layer; an anodized body provided on the common electrode layer and having a plurality of pores; and a capacitor wire including a capacitor structure formed in the pore, wherein an end of the capacitor wire is connected to the lower common electrode layer.
  • the method of manufacturing a capacitor component according to the present invention includes preparing an anodized body; Forming a capacitor wire by filling pores of the anodized body with a capacitor structure; forming an upper common electrode layer on top of the capacitor wire; and forming a lower common electrode layer by removing a portion of the anodized body and forming a lower common electrode layer so that a portion of an end of the capacitor wire is buried.
  • the present invention provides a capacitor component that is suitable for a high-frequency environment and can be miniaturized, a manufacturing method thereof, and an integrated circuit chip package including the same.
  • FIG. 1 is a cross-sectional view of a capacitor component according to a first preferred embodiment of the present invention.
  • Figure 2 is a cross-sectional view of a capacitor wire according to a first preferred embodiment of the present invention.
  • Figure 3 is an enlarged view of part A of Figure 1.
  • 4A to 9B are views for explaining a method of manufacturing capacitor parts according to a first preferred embodiment of the present invention.
  • Figure 10 is a cross-sectional view of a capacitor component according to a second preferred embodiment of the present invention.
  • 11A to 15 are views for explaining a method of manufacturing capacitor parts according to a second preferred embodiment of the present invention.
  • Figure 16 is a cross-sectional view of a capacitor component according to a third preferred embodiment of the present invention.
  • 17A to 21 are views for explaining a method of manufacturing capacitor parts according to a third preferred embodiment of the present invention.
  • Figure 22 is a cross-sectional view of an integrated circuit chip package with a built-in capacitor component according to a preferred embodiment of the present invention.
  • Capacitor component 100 according to the first embodiment
  • FIG. 1 is a cross-sectional view of a capacitor component 100 according to a first preferred embodiment of the present invention
  • FIG. 2 is a cross-sectional view of a capacitor wire 130 according to a first preferred embodiment of the present invention
  • FIG. 3 is a cross-sectional view of a capacitor component 100 according to a first preferred embodiment of the present invention. This is an enlarged view of part A
  • FIGS. 4A to 9B are diagrams for explaining the manufacturing method of the capacitor component 100 according to the first preferred embodiment of the present invention.
  • the capacitor component 100 is provided between the upper common electrode layer 110, the lower common electrode layer 120, and the upper common electrode layer 110 and lower common electrode layer 120, It includes an anodized body 140 having a plurality of pores P, and a capacitor wire 130 including a capacitor structure cs formed in the pores P, wherein an end of the capacitor wire 130 is connected to a lower common Connected to the electrode layer 120.
  • the upper common electrode layer 110 and the lower common electrode layer 120 are provided to extend in the horizontal direction, and the capacitor wire 130 is provided to extend in the vertical direction between the upper common electrode layer 110 and the lower common electrode layer 120. .
  • An anodic oxide body 140 is provided between the upper common electrode layer 110 and the lower common electrode layer 120.
  • the capacitor wire 130 extends vertically within the pores P of the anodized body 140 and is provided in plural numbers spaced apart in the horizontal direction.
  • the end of the capacitor wire 130 protrudes from the lower part of the anodized body 140 and is buried in the lower common electrode layer 120.
  • the capacitor wire 130 includes a first wire metal layer 131 provided on the inner wall of the pore P, a dielectric layer 133 provided on the first wire metal layer 131, and a dielectric layer 133 provided on the dielectric layer 133. It includes a second wire metal layer 135. The dielectric layer 133 is interposed between the first wire metal layer 131 and the second wire metal layer 135.
  • the first wire metal layer 131, the dielectric layer 133, and the second wire metal layer 135 are sequentially stacked on the inner wall of the pore (P).
  • the first wire metal layer 131 is formed conformally on the inner wall of the pore (P) along the inner wall of the pore (P).
  • the first wire metal layer is provided in the form of a cylinder with an open top and a closed bottom, and the dielectric layer 133 and the second wire metal layer 135 are provided on the first wire metal layer 131.
  • the first wire metal layer 131 and the second wire metal layer 135 each include a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, and the first metal. It may be composed of a metal oxynitride film including a metal oxynitride film, or a combination thereof.
  • the first metal may be Ti, Co, Nb, or Sn.
  • the first wire metal layer 131 and the second wire metal layer 135 are respectively Ti, Ti oxide, Ti nitride, Ti oxynitride, Co, Co oxide, Co nitride, Co oxynitride, Nb, It may include Nb oxide, Nb nitride, Nb oxynitride, Sn, Sn oxide, Sn nitride, Sn oxynitride, or a combination thereof.
  • the first wire metal layer 131 and the second wire metal layer 135 may each be made of TiN, CoN, NbN, SnO 2 , or a combination thereof.
  • the dielectric layer 133 may be made of a metal oxide film containing a second metal.
  • the second metal may be Hf, Zr, Nb, Ce, or Ti.
  • the dielectric layer 133 may be made of Al 2 O 3 , ZrO 2 , HfO 2 , Nb 2 O 5 , CeO 2 , or TiO 2 .
  • the first wire metal layer 131 and the second wire metal layer 135 are made of a TiN film, and the dielectric layer 133 is made of a multilayer in which Al 2 O 3 films and ZrO 2 films are alternately stacked multiple times. You can.
  • the capacitor wire 130 is formed continuously with the surface portion wa provided on the surface of the anodized body 140, the main surface portion wb provided on the inner wall of the pore P, and the main surface portion wb. It includes a bottom portion (wc) that protrudes downward from the anodic oxide body 140 and is embedded in the lower common electrode layer 120.
  • the bottom wc refers to the round end of the capacitor wire 130.
  • Adjacent capacitor wires 130 are connected while sharing a surface portion wa.
  • the portion buried in the lower common electrode layer 120 may include at least a portion of the main surface portion (wb), including the bottom portion (wc).
  • the portion located inside the pore (P) is the main surface portion (wb), and the surface portion (wa) and bottom portion (wc) are portions located outside the pore (P).
  • the capacitor wire 130 has a length of 1 nm or more and 200 ⁇ m or less and a diameter of 10 nm or more and 1 ⁇ m or less.
  • the capacitor wire 130 has a long length compared to its small diameter and is configured in the form of a wire.
  • the pitch between adjacent capacitor wires 130 has a distance of 20 nm or more and 200 nm or less. In this way, since the capacitor component 100 includes a plurality of capacitor wires 130 arranged at high density at a fine pitch, capacitance per unit volume can be significantly improved.
  • the capacitor wire 130 has a surface portion (wa), a main surface portion (wb), and a bottom portion (wc) formed continuously.
  • the surface portion (wa) is provided on the surface of the anodized body 140 in the form of a surface extending in the horizontal direction
  • the main portion (wb) is in the form of a pillar that protrudes and extends in the vertical direction from the surface portion (wa). It is provided on the inner wall of the pore (P), and the bottom portion (wc) protrudes from the anodic oxide film body 140 and is embedded in the lower common electrode layer 120 to anchor the capacitor wire 130 to the lower common electrode layer 120. It is provided with
  • the end of the capacitor wire 130 is buried and connected to the lower common electrode layer 120.
  • the bottom (wc) of the capacitor wire 130 is formed in a hemispherical shape. Since the bottom portion (wc) is buried in the lower common electrode layer 120, the bottom portion (wc) is fully involved in the current flow through the lower common electrode layer 120.
  • Each capacitor wire 130 is connected to the lower common electrode layer 120. Therefore, quick electrical connection with each capacitor wire 130 is possible through the lower common electrode layer 120 in a high frequency environment.
  • the capacitor component 100 may have a thickness of 10 ⁇ m or more and 200 ⁇ m or less in the vertical direction.
  • the capacitor component 100 greatly improves capacitance per unit volume by forming a capacitor structure (cs) in the pores (P) of the anodized body 140.
  • the capacitance per unit area is also greatly improved.
  • the capacitance per mm 2 may be at least 1000 nF.
  • the manufacturing method of the capacitor component 100 includes the steps of (i) preparing an anodic oxide body 140, (ii) forming a capacitor structure (cs) into the pore (P) of the anodic oxide body 140. It includes filling to form the capacitor wire 130, (iii) forming the upper common electrode layer 110, and (iv) forming the lower common electrode layer 120.
  • Figure 4a is a cross-sectional perspective view after anodizing the base metal (M)
  • Figure 4b is a cross-sectional view after anodizing the base metal (M).
  • the anodic oxide film body 140 refers to a film formed by anodizing the base metal (M), and the pore (P) refers to a hole formed in the process of forming an anodic oxide film by anodizing the base metal (M).
  • the base metal (M) is aluminum (Al) or an aluminum alloy
  • an anodic oxide film made of aluminum oxide (Al 2 0 3 ) is formed on the surface of the base metal (M).
  • the base metal (M) is not limited to this and includes Ta, Nb, Ti, Zr, Hf, Zn, W, Sb, or alloys thereof.
  • the anodic oxide film formed as above has pores (P) vertically inside.
  • a crown protrusion is formed on the upper part of the porous layer 141. Based on each pore (P), the upper surface has the shape of a concave groove, and the concave grooves overlap with adjacent concave grooves to form a crown projection (CD). Because the crown protrusion (CD) contains sharp parts, it can become a structurally weak part when depositing the capacitor structure (CS) using atomic layer deposition (ALD).
  • an anodized body 140 is prepared by removing the base metal (M).
  • the anodized body 140 includes a barrier layer 143 and a porous layer 141.
  • the anodized body 140 may be formed in a structure that seals the upper and lower ends of the pore P while the barrier layer 143 formed during anodization remains intact.
  • the pores (P) have a length of 1 nm or more and 200 ⁇ m or less and a diameter of 10 nm or more and 1 ⁇ m or less.
  • the pitch between adjacent pores (P) has a distance of 20 nm or more and 200 nm or less.
  • the pores (P) of the anodized body 140 are used, a separate process of forming a through hole is not necessary.
  • the capacitor wire 130 is formed using the pores P of the anodized body 140, it is possible to have a high capacitance per unit area.
  • the anodic oxide film has a thermal expansion coefficient of 2 ⁇ 3ppm/°C. As a result, there is little thermal deformation due to temperature even in a high temperature environment. Therefore, even if there is a heat rise to high temperature in a high frequency environment, the capacity of the capacitor does not change.
  • step (ii) of filling the pores (P) of the anodized body 140 with the capacitor structure (cs) to form the capacitor wire 130 is performed.
  • the capacitor structure cs includes a first wire metal layer 131, a dielectric layer 133, and a second wire metal layer 135.
  • the anodized body 140 is attached to the substrate S using the bonding layer 160.
  • the substrate S may be made of semiconductor or glass.
  • the substrate S may be made of Si.
  • a first wire metal layer 131 is formed on the anodized body 140.
  • the first wire metal layer 131 may be formed through a deposition process (CVD, PVD, ALD).
  • the first wire metal layer 131 is deposited using atomic layer deposition (ALD).
  • the pore (P) is composed of a well shape that is open at the top and closed at the bottom, and the first wire metal layer 131 is conformal to the inner wall of the pore (P) along the inner wall of the pore (P). ) is coated.
  • the first wire metal layer 131 may be formed to have a thickness of 1 nm or more and 100 nm or less.
  • the distribution of charges charged in the first wire metal layer 131 becomes uniform throughout.
  • the metal layer is formed in an angled shape at the end side, the angled portion at the end side This may cause non-uniformity in charge distribution.
  • the first wire metal layer 131 is a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be done in combination.
  • the first metal may be Ti, Co, Nb, or Sn.
  • a dielectric layer 133 is formed on the first wire metal layer 131.
  • the dielectric layer 133 may be formed through a deposition process (CVD, PVD, ALD).
  • the dielectric layer 133 is deposited using atomic layer deposition (ALD).
  • ALD atomic layer deposition
  • the previously deposited first wire metal layer 131 is configured in the form of a well with the upper part open and the lower part closed.
  • the dielectric layer 133 is a first wire metal layer (131) along the inner wall of the first wire metal layer 131. 131) is conformally coated on the inner wall.
  • the dielectric layer 133 may be formed to have a thickness of 1 nm or more and 100 nm or less.
  • the dielectric layer 133 may be made of a metal oxide film containing a second metal.
  • the second metal may be Hf, Zr, Nb, Ce, or Ti.
  • a second wire metal layer 135 is formed on the dielectric layer 133.
  • the second wire metal layer 135 may be formed through a deposition process (CVD, PVD, ALD).
  • the second wire metal layer 135 is deposited using atomic layer deposition (ALD).
  • ALD atomic layer deposition
  • the previously deposited dielectric layer 133 is configured in the form of a well with an open top and a closed bottom, and the second wire metal layer 135 is formed along the inner wall of the dielectric layer 133 by forming a cone on the inner wall of the dielectric layer 133. It is coated conformally.
  • the second wire metal layer 135 may be formed to have a thickness of 1 nm or more and 100 nm or less.
  • the second wire metal layer 135 may be formed while filling the remaining space of the pore P coated with the dielectric layer 133.
  • the second wire metal layer 135 may be coated in a well shape with an open top and a closed bottom, thereby forming the pores P incompletely filled.
  • the second wire metal layer 135 is a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be done in combination.
  • the first metal may be Ti, Co, Nb, or Sn.
  • the capacitor wire 130 is formed by filling the pores (P) with the capacitor structure (cs). Since the capacitor wire 130 is formed at high density at narrow pitch intervals, capacitance per unit volume can be greatly improved.
  • step (iii) of forming the upper common electrode layer 110 is performed.
  • an upper common electrode layer 110 is formed on the second wire metal layer 135.
  • the upper common electrode layer 110 may be silver (Ag), nickel (Ni), copper (Cu), tin (Sn), indium oxide (ITO), palladium (Pd), or an alloy thereof, and the present invention is not limited thereto. That is not the case.
  • the upper common electrode layer 110 may be formed of the same material as the first wire metal layer and/or the second wire metal layer 135.
  • the upper common electrode layer 110 may be a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be made up of a combination of .
  • the first metal may be Ti, Co, Nb, or Sn.
  • a portion of the anodized body 140 is removed.
  • the end of the capacitor wire 130 is exposed to protrude from the anodic oxide body 140. More specifically, as a portion of the anodized body 140 is removed by the wet solution, the bottom wc of the capacitor wire 130 protrudes from the anodized body 140.
  • step (iv) of forming the lower common electrode layer 120 is performed.
  • the lower common electrode layer 120 is formed in the area where a portion of the anodized body 140 has been removed. Accordingly, the bottom wc of the capacitor wire 130 is buried in the lower common electrode layer 120. Here, a portion of the main surface portion (wb) of the capacitor wire 130 may also be embedded in the lower common electrode layer 120.
  • the bottom wc of the capacitor wire 130 is buried in the lower common electrode layer 120 and is not exposed to the outside by the lower common electrode layer 120. Since the lower common electrode layer 120 is formed while covering the end of the capacitor wire 130 protruding from the anodic oxide body 140, there is also the advantage of improved bonding strength.
  • the lower common electrode layer 120 may be silver (Ag), nickel (Ni), copper (Cu), tin (Sn), indium oxide (ITO), palladium (Pd), or an alloy thereof, and the present invention is not limited thereto. That is not the case.
  • the lower common electrode layer 120 may be formed of the same material as the first wire metal layer and/or the second wire metal layer 135.
  • the lower common electrode layer 120 may be a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be done in combination.
  • the first metal may be Ti, Co, Nb, or Sn.
  • the capacitor component 100 shown in FIG. 1 is completed by removing the substrate S and the bonding layer 160.
  • the capacitor component 100 is a capacitor extending vertically between the upper common electrode layer 110 extending in the horizontal direction and the lower common electrode layer 120 extending in the horizontal direction.
  • the capacitor wire 130 is provided in the opening P of the anodized body 140, it exhibits its unique characteristics without change in characteristics even in a high temperature environment.
  • the bonding strength with the lower common electrode layer 120 is improved and the heat energy generated in the capacitor wire 130 is dissipated and removed to the lower common electrode layer 120. It's easy to do.
  • Capacitor component (100) according to the second embodiment
  • Figure 10 is a cross-sectional view of the capacitor component 100 according to the second preferred embodiment of the present invention, and Figures 11A to 15 are for explaining the manufacturing method of the capacitor component 100 according to the second preferred embodiment of the present invention. It is a drawing.
  • the capacitor component 100 includes an anodic oxide body 140 provided on the upper part of the lower common electrode layer 120 and having a plurality of pores P, and a capacitor formed in at least a portion of the pores P.
  • the functional wire 150 is formed by filling the interior of the pore (P) with the functional structure (fs).
  • the functional structure (fs) may be a metal material or an insulating material.
  • the functional structure fs is made of a metal material, it may help dissipate heat from the capacitor wire 130 or may function to protect the capacitor wire 130 from peripheral signal interference.
  • the functional structure (fs) is an insulating material, it may help strengthen the physical properties of the anodized body 140.
  • the pores (P) By filling the pores (P) with an insulating material, there is an advantage that the overall physical rigidity of the anodized body 140 is improved compared to a structure in which the pores (P) are left alone.
  • the functional wire 150 may be located at the periphery of the capacitor wire 130. In this case, the functional wire 150 may be located on the outside and the capacitor wire 130 may be located on the inside. Alternatively, the functional wire 150 may be located between the capacitor wires 130. Alternatively, the functional wire 150 may be positioned surrounded by the capacitor wire 130.
  • the functional wire 150 does not protrude from the anodized body 140 but is provided inside the anodized body 140.
  • a patternable material 153 is provided on one end of the functional wire 150.
  • the ends of the functional wires 150 are closed by the patternable material 153.
  • the patternable material 153 is an insulating material that closes the end of the pore P filled with the functional structure fs to prevent the functional structure fs from leaking out and protect the functional structure fs from the outside. do.
  • the patternable material 153 includes, but is not limited to, photoresist.
  • the manufacturing method of the capacitor component 100 includes the steps of (i) preparing an anodic oxide body 140, (ii) forming a capacitor structure (cs) into the pore (P) of the anodic oxide body 140. forming the capacitor wire 130 by filling, (iii) forming the upper common electrode layer 110, (iv) filling the pores (P) of the anodic oxide body 140 with the functional structure (fs) to provide functionality. It includes forming a wire 150, and (v) forming a lower common electrode layer 120.
  • an anodized body 140 is prepared by removing the base metal (M).
  • the anodized body 140 includes a barrier layer 143 and a porous layer 141.
  • the anodized body 140 may be formed in a structure that seals the upper and lower ends of the pore P while the barrier layer 143 formed during anodization remains intact. Pores have a length of 1 nm to 200 ⁇ m and a diameter of 10 nm to 1 ⁇ m.
  • the pitch between adjacent pores (P) has a distance of 20 nm or more and 200 nm or less.
  • step (ii) of filling the pores (P) of the anodized body 140 with the capacitor structure (cs) to form the capacitor wire 130 is performed.
  • the anodized body 140 is attached to the substrate S using the bonding layer 160.
  • a patternable material e.g., photoresist (PR)
  • PR photoresist
  • a first wire metal layer 131 is formed in an area not covered by the patternable material 153.
  • the first wire metal layer 131 may be formed through a deposition process (CVD, PVD, ALD).
  • the first wire metal layer 131 is deposited using atomic layer deposition (ALD).
  • the pore (P) is composed of a well shape that is open at the top and closed at the bottom, and the first wire metal layer 131 is conformal to the inner wall of the pore (P) along the inner wall of the pore (P). ) is coated.
  • the first wire metal layer 131 is a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be done in combination.
  • the first metal may be Ti, Co, Nb, or Sn.
  • a dielectric layer 133 is formed on the first wire metal layer 131.
  • the dielectric layer 133 may be formed through a deposition process (CVD, PVD, ALD).
  • the dielectric layer 133 is deposited using atomic layer deposition (ALD).
  • ALD atomic layer deposition
  • the first wire metal layer 131 is formed in the form of a well with an open top and a closed bottom.
  • the dielectric layer 133 is formed along the inner wall of the first wire metal layer 131. It is conformally coated on the inner wall.
  • the dielectric layer 133 may be made of a metal oxide film containing a second metal.
  • the second metal may be Hf, Zr, Nb, Ce, or Ti.
  • a second wire metal layer 135 is formed on the dielectric layer 133.
  • the second wire metal layer 135 may be formed through a deposition process (CVD, PVD, ALD).
  • the second wire metal layer 135 is deposited using atomic layer deposition (ALD).
  • the dielectric layer 133 is composed of a well shape with the upper part open and the lower part closed.
  • the second wire metal layer 135 is conformal to the inner wall of the dielectric layer 133 along the inner wall of the dielectric layer 133. ) is coated.
  • the second wire metal layer 135 may be formed while filling the remaining space of the pore P coated with the dielectric layer 133.
  • the second wire metal layer 135 may be coated in a well shape with an open top and a closed bottom, thereby forming the pores P incompletely filled.
  • the second wire metal layer 135 is a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be done in combination.
  • the first metal may be Ti, Co, Nb, or Sn.
  • the capacitor wire 130 is formed by filling the pores (P) with the capacitor structure (cs). Since the capacitor wire 130 is formed at high density at narrow pitch intervals, capacitance per unit volume can be greatly improved.
  • step (iii) of forming the upper common electrode layer 110 is performed.
  • an upper common electrode layer 110 is formed on the second wire metal layer 135.
  • the upper common electrode layer 110 may be silver (Ag), nickel (Ni), copper (Cu), tin (Sn), indium oxide (ITO), palladium (Pd), or an alloy thereof, and the present invention is not limited thereto. That is not the case.
  • the upper common electrode layer 110 may be formed of the same material as the first wire metal layer and/or the second wire metal layer 135.
  • the upper common electrode layer 110 may be a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be made up of a combination of .
  • the first metal may be Ti, Co, Nb, or Sn.
  • the patternable material 153 on the upper surface of the anodized body 140 can be removed by an appropriate method.
  • the functional wire 150 is formed by filling the functional structure (fs) inside the pore (P) of the portion from which the patternable material 153 was removed.
  • the functional structure fs may be formed by a deposition method, but is not limited thereto.
  • the functional structure (fs) includes a metallic material or an insulating material.
  • the step of (iii) forming the upper common electrode layer 110 is first performed, and (iv) the pores (P) of the anodic oxide body 140 are filled with the functional structure (fs) to form the functional wire 150.
  • the upper part of the pore P in the portion where the functional wire 150 is formed is covered with the patternable material 153.
  • the patternable material 153 covers the top of the functional wire 150 to protect the functional wire 150 from the outside.
  • the one manufactured in the previous step is reversed and attached to a new substrate (S) using the bonding layer 160.
  • the existing substrate (S) on the upper side is removed, and a patternable material 153 is patterned and formed at that location.
  • a portion of the anodized body 140 is removed.
  • the end of the capacitor wire 130 is exposed and protrudes from the anodic oxide body 140. More specifically, as a portion of the anodized body 140 is removed by the wet solution, the bottom wc of the capacitor wire 130 protrudes from the anodized body 140.
  • step (iv) of forming the lower common electrode layer 120 is performed.
  • the lower common electrode layer 120 is formed in the area where a portion of the anodized body 140 has been removed. Accordingly, the bottom wc of the capacitor wire 130 is buried in the lower common electrode layer 120. The bottom wc of the capacitor wire 130 is buried in the lower common electrode layer 120 and is not exposed to the outside by the lower common electrode layer 120. Since the lower common electrode layer 120 is formed while covering the end of the capacitor wire 130 protruding from the anodic oxide body 140, there is also the advantage of improved bonding strength.
  • the lower common electrode layer 120 may be silver (Ag), nickel (Ni), copper (Cu), tin (Sn), indium oxide (ITO), palladium (Pd), or an alloy thereof, and the present invention is not limited thereto. That is not the case.
  • the lower common electrode layer 120 may be formed of the same material as the first wire metal layer and/or the second wire metal layer 135.
  • the lower common electrode layer 120 may be a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be done in combination.
  • the first metal may be Ti, Co, Nb, or Sn.
  • the capacitor component 100 shown in FIG. 10 is completed by removing the substrate S and the bonding layer 160.
  • Capacitor component (100) according to the third embodiment
  • Figure 16 is a cross-sectional view of the capacitor component 100 according to the third preferred embodiment of the present invention, and Figures 17A to 21 are for explaining the manufacturing method of the capacitor component 100 according to the third preferred embodiment of the present invention. It is a drawing.
  • the capacitor component 100 according to the third embodiment is similar to the capacitor according to the first embodiment in that the first wire metal layer 131 is not formed on the surface of the anodized body 140 and the pores P are formed only on the inside. There is a difference from part 100, and the remaining configuration is the same.
  • the first wire metal layer 131 is not formed on the surface portion (wa) of the capacitor wire 130, but is formed only on the main surface portion (wb) and the bottom portion (wc) of the capacitor wire 130. In this respect, there is a difference from the configuration formed in the surface portion (wa), the main surface portion (wb), and the bottom portion (wc) of the capacitor wire 130 according to the first embodiment.
  • the manufacturing method of the capacitor component 100 according to the third embodiment includes (i) preparing an anodic oxide body 140, (ii) forming a capacitor structure (cs) into the pore (P) of the anodic oxide body 140. It includes filling to form the capacitor wire 130, (iii) forming the upper common electrode layer 110, and (iv) forming the lower common electrode layer 120.
  • the anodized body 140 is prepared by removing the base metal (M).
  • the anodized body 140 includes a barrier layer 143 and a porous layer 141.
  • the anodized body 140 may be formed in a structure that seals the upper and lower ends of the pore P while the barrier layer 143 formed during anodization remains intact.
  • a crown protrusion (CD) is formed on the upper part of the porous layer 141. Based on each pore (P), the upper surface has the shape of a concave groove, and the concave grooves overlap with adjacent concave grooves to form a crown projection (CD).
  • step (ii) of filling the pores (P) of the anodized body 140 with the capacitor structure (cs) to form the capacitor wire 130 is performed.
  • the anodized body 140 is attached to the substrate S using the bonding layer 160.
  • a first wire metal layer 131 is formed on the upper surface of the anodized body 140.
  • the first wire metal layer 131 may be formed through a deposition process (CVD, PVD, ALD).
  • the first wire metal layer 131 is deposited using atomic layer deposition (ALD).
  • ALD atomic layer deposition
  • the pore (P) is composed of a well shape that is open at the top and closed at the bottom, and the first wire metal layer 131 is conformal to the inner wall of the pore (P) along the inner wall of the pore (P). ) is coated.
  • the first wire metal layer 131 is uniformly coated entirely on the surface of the crown projection (CD).
  • the upper surface of the anodized body 140 is planarized. Crown protrusions (CDs) are removed and flattened through a chemical mechanical polishing (CMP) process. As the crown projection (CD) portion is removed, the first wire metal layer 131 does not exist on the surface of the anodized body 140, and the first wire metal layer 131 is provided only inside the pore (P).
  • CMP chemical mechanical polishing
  • the first wire metal layer 131 is a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be done in combination.
  • the first metal may be Ti, Co, Nb, or Sn.
  • a dielectric layer 133 is formed on the first wire metal layer 131.
  • the dielectric layer 133 may be formed through a deposition process (CVD, PVD, ALD).
  • the dielectric layer 133 is deposited using atomic layer deposition (ALD).
  • ALD atomic layer deposition
  • the first wire metal layer 131 is configured in the form of a well with an open top and a closed bottom.
  • the dielectric layer 133 is formed along the inner wall of the first wire metal layer 131. It is conformally coated on the inner wall.
  • the dielectric layer 133 is also formed on the surface of the anodized body 140.
  • the dielectric layer 133 may be made of a metal oxide film containing a second metal.
  • the second metal may be Hf, Zr, Nb, Ce, or Ti.
  • a second wire metal layer 135 is formed on the dielectric layer 133.
  • the second wire metal layer 135 may be formed through a deposition process (CVD, PVD, ALD).
  • the second wire metal layer 135 is deposited using atomic layer deposition (ALD).
  • the dielectric layer 133 is composed of a well shape with the upper part open and the lower part closed.
  • the second wire metal layer 135 is conformal to the inner wall of the dielectric layer 133 along the inner wall of the dielectric layer 133. ) is coated.
  • the second wire metal layer 135 may be formed while filling the remaining space of the pore P coated with the dielectric layer 133.
  • the second wire metal layer 135 may be coated in a well shape with an open top and a closed bottom, thereby forming the pores P incompletely filled.
  • the second wire metal layer 135 is a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be done in combination.
  • the first metal may be Ti, Co, Nb, or Sn.
  • the capacitor wire 130 is formed by filling the pores (P) with the capacitor structure (cs). Since the capacitor wire 130 is formed at high density at narrow pitch intervals, capacitance per unit volume can be greatly improved.
  • step (iii) of forming the upper common electrode layer 110 is performed.
  • the upper common electrode layer 110 is formed on the second wire metal layer 135.
  • the upper common electrode layer 110 may be silver (Ag), nickel (Ni), copper (Cu), tin (Sn), indium oxide (ITO), palladium (Pd), or an alloy thereof, and the present invention is not limited thereto. That is not the case.
  • the upper common electrode layer 110 may be formed of the same material as the first wire metal layer and/or the second wire metal layer 135.
  • the upper common electrode layer 110 may include a first wire metal layer 131 including a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, and the first metal. It may be composed of a metal oxynitride film including a metal oxynitride film, or a combination thereof.
  • the first metal may be Ti, Co, Nb, or Sn.
  • the bonding layer 160 and the substrate S are removed.
  • the previously manufactured one is reversed, and the substrate S is attached using the bonding layer 160.
  • a portion of the anodized body 140 is removed.
  • the end of the capacitor wire 130 protrudes from the anodic oxide body 140 and is exposed. More specifically, as a portion of the anodized body 140 is removed by the wet solution, the bottom wc of the capacitor wire 130 protrudes from the anodized body 140.
  • step (iv) of forming the lower common electrode layer 120 is performed.
  • the lower common electrode layer 120 is formed in the area where a portion of the anodized body 140 has been removed. Accordingly, the bottom wc of the capacitor wire 130 is buried in the lower common electrode layer 120. The bottom wc of the capacitor wire 130 is buried in the lower common electrode layer 120 and is not exposed to the outside by the lower common electrode layer 120. Since the lower common electrode layer 120 is formed while covering the end of the capacitor wire 130 protruding from the anodic oxide body 140, there is also the advantage of improved bonding strength.
  • the lower common electrode layer 120 may be silver (Ag), nickel (Ni), copper (Cu), tin (Sn), indium oxide (ITO), palladium (Pd), or an alloy thereof, and the present invention is not limited thereto. That is not the case.
  • the lower common electrode layer 120 may be formed of the same material as the first wire metal layer and/or the second wire metal layer 135.
  • the lower common electrode layer 120 may be a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be made up of a combination of .
  • the first metal may be Ti, Co, Nb, or Sn.
  • the capacitor component 100 shown in FIG. 16 is completed by removing the substrate S and the bonding layer 160.
  • Figure 22 is a cross-sectional view of an integrated circuit chip package 1000 with a built-in capacitor component 100 according to a preferred embodiment of the present invention.
  • the integrated circuit chip package 1000 includes a package substrate 1300, a semiconductor chip 1200 mounted on the package substrate 1300, and a molding portion ( 1100 and a capacitor component 100 provided in or on the package substrate 1300.
  • the semiconductor chip 1200 may be a logic chip including a logic circuit.
  • the logic chip may be a controller that controls memory chips.
  • the semiconductor chip 1200 may be a memory chip.
  • Memory chips may include various types of memory circuits. Memory circuits include dynamic random access memory (DRAM), static RAM (SRAM), ferromagnetic RAM (FRAM), phase change RAM (PRAM), magnetic RAM (MRAM), resistive RAM (RRAM), read only memory (ROM), and MROM. (mask ROM), programmable ROM (PROM), erasable ROM (EPROM), electrically erasable ROM (EEPROM), or a combination thereof.
  • DRAM dynamic random access memory
  • SRAM static RAM
  • FRAM ferromagnetic RAM
  • PRAM phase change RAM
  • MRAM magnetic RAM
  • RRAM resistive RAM
  • ROM read only memory
  • MROM read only memory
  • MROM read only memory
  • MROM read only memory
  • MROM read only memory
  • MROM read only memory
  • MROM read only memory
  • the package substrate 1300 includes a plurality of wiring layers 1310 configured to be electrically connected to a plurality of chip pads 1210 included in the semiconductor chip 1200, and a plurality of wiring layers 1310 adjacent to each other among the plurality of wiring layers 1310. It may include an insulating film 1320 to selectively insulate.
  • the plurality of wiring layers 1310 included in the package substrate 1300 may include Al, Cu, Sn, Ni, Au, Pt, or alloys thereof.
  • a plurality of external connection members 1600 may be connected to the package substrate 1300.
  • the package substrate 1300 includes a capacitor component 100.
  • the capacitor component 100 includes some chip pads 1210 among the plurality of chip pads 1210 included in the semiconductor chip 1200, or some wiring layers selected from among the plurality of wiring layers 1310 included in the package substrate 1300 ( 1310) may be configured to be electrically connectable.
  • the capacitor component 100 may include any one selected from the capacitor components 100 according to the first to third embodiments.
  • the capacitor component 100 according to the present invention minimizes the influence of such noise.
  • the integrated circuit chip package 1000 including the capacitor component 100 according to the present invention exhibits superior performance in a high-frequency environment compared to existing MLCCs based on the advantages of the capacitor component 100, and can be used in small IT devices such as smartwatches. , HPC, and 5G fields in high frequency bands can be advantageously applied.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

The present invention provides a capacitor component which is suitable for a high frequency environment and capable of being miniaturized, a method for manufacturing same, and an integrated circuit chip package having the capacitor component. The capacitor component comprises: a positive electrode oxide film body having a plurality of pores; a first wire metal layer provided on the inner walls of the pores; a dielectric layer provided on the first wire metal layer; a second wire metal layer provided on the dielectric layer; and a lower common electrode layer connected to the first wire metal layer, under the body.

Description

커패시터 부품, 이의 제조 방법 및 이를 구비하는 집적회로 칩 패키지Capacitor parts, manufacturing method thereof, and integrated circuit chip package comprising the same
본 발명은 커패시터 부품, 이의 제조 방법 및 이를 구비하는 집적회로 칩 패키지에 관한 것이다.The present invention relates to capacitor components, a manufacturing method thereof, and an integrated circuit chip package including the same.
커패시터는 정보통신기기 및 각종 전자제품의 회로에서 전기를 모았다가 내보내는 기능을 담당하여 그 회로 내의 전기흐름을 안정화시키는 역할을 한다. 정보통신 기기와 같은 각종 전자제품에서 안정적인 에너지의 공급은 중요한 요소가 되고 있다. 일반적으로 이러한 기능은 커패시터(capacitor)에 의해 수행된다.Capacitors are responsible for collecting and discharging electricity in circuits of information and communication devices and various electronic products, thereby stabilizing the flow of electricity within the circuit. Stable energy supply is becoming an important factor in various electronic products such as information and communication devices. Typically, this function is performed by a capacitor.
커패시터는 유전체에 따라 다양한 종류로 나뉘며, 이 중 MLCC(적층세라믹콘덴서)가 현재 전자산업에서 가장 널리 사용되고 있다. 기존 커패시터 대비 폼팩터를 작게 구현하는 데 용이하기 때문이다. Capacitors are divided into various types depending on the dielectric, of which MLCC (multilayer ceramic capacitor) is currently the most widely used in the electronics industry. This is because it is easier to implement in a smaller form factor than existing capacitors.
그러나 현재 커패시터 시장의 주류인 MLCC는 0.2mm(200μm) 이하로 사이즈를 줄이는 것이 사실상 불가능한 상황이다. MLCC는 지속적으로 시장 규모가 증가할 것으로 전망될 정도로 유망한 기술이긴 하나, 이보다 더 작고 전기적 특성이 뛰어난 커패시터를 요구하는 고객사의 니즈를 반영하기에는 한계에 도달하고 있다.However, it is virtually impossible to reduce the size of MLCC, which is currently the mainstream in the capacitor market, below 0.2mm (200μm). Although MLCC is a promising technology whose market size is expected to continue to increase, it is reaching its limits in reflecting the needs of customers who require capacitors that are smaller and have superior electrical characteristics.
특히, MLCC는 다층 구조이기 때문에 고주파 환경에서 전류가 빠르게 들어왔다 나가기 어렵다는 문제점이 있다. 이에, 고주파 환경에 적합한 커패시터 개발이 시급한 상황이다.In particular, because MLCC has a multi-layer structure, there is a problem in that it is difficult for current to flow in and out quickly in a high frequency environment. Accordingly, there is an urgent need to develop capacitors suitable for high-frequency environments.
[선행기술문헌][Prior art literature]
[특허문헌][Patent Document]
(특허문헌 1) 등록번호 제10-2192426호 등록특허공보(Patent Document 1) Registered Patent Gazette No. 10-2192426
(특허문헌 2) 등록번호 제10-2189805호 등록특허공보(Patent Document 2) Registered Patent Gazette No. 10-2189805
이에 본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명은 고주파 환경에 적합하면서 소형화가 가능한 커패시터 부품, 이의 제조 방법 및 이를 구비하는 집적회로 칩 패키지를 제공하는 것을 그 목적으로 한다.Accordingly, the present invention was made to solve the problems of the prior art described above. The purpose of the present invention is to provide a capacitor component that is suitable for a high-frequency environment and can be miniaturized, a method of manufacturing the same, and an integrated circuit chip package including the same. do.
상술한 목적을 달성하기 위하여, 본 발명에 따른 커패시터 부품은, 다수의 기공을 구비하는 양극산화막 바디; 상기 기공의 내벽 상에 구비하는 제1 와이어 금속층; 상기 제1 와이어 금속층 상에 구비되는 유전층; 상기 유전층 상에 구비되는 제2 와이어 금속층; 및 상기 바디의 하부에서 상기 제1 와이어 금속층과 연결되는 하부 공통전극층을 포함한다. In order to achieve the above-described object, a capacitor component according to the present invention includes an anodized body having a plurality of pores; a first wire metal layer provided on the inner wall of the pore; a dielectric layer provided on the first wire metal layer; a second wire metal layer provided on the dielectric layer; and a lower common electrode layer connected to the first wire metal layer at the bottom of the body.
또한, 상기 제1 와이어 금속층의 단부는 상기 양극산화막 바디의 하부에서 돌출되어 상기 하부 공통 전극층에 매립된다.Additionally, an end of the first wire metal layer protrudes from the lower part of the anodized body and is buried in the lower common electrode layer.
한편, 본 발명에 따른 커패시터 부품은, 하부 공통 전극층; 상기 공통 전극층의 상부에 구비되며 다수의 기공을 구비하는 양극산화막 바디; 및 상기 기공 내에 형성된 커패시터 구조물을 포함하는 커패시터 와이어;를 포함하되, 상기 커패시터 와이어의 단부는 상기 하부 공통 전극층에 연결된다. Meanwhile, the capacitor component according to the present invention includes a lower common electrode layer; an anodized body provided on the common electrode layer and having a plurality of pores; and a capacitor wire including a capacitor structure formed in the pore, wherein an end of the capacitor wire is connected to the lower common electrode layer.
또한, 상기 커패시터 와이어는, 상기 기공의 내벽 상에 구비하는 제1 와이어 금속층; 상기 제1 와이어 금속층 상에 구비되는 유전층; 및 상기 유전층 상에 구비되는 제2 와이어 금속층;을 포함한다.Additionally, the capacitor wire includes: a first wire metal layer provided on the inner wall of the pore; a dielectric layer provided on the first wire metal layer; and a second wire metal layer provided on the dielectric layer.
또한, 상기 커패시터 와이어의 단부는 상기 양극산화막 바디의 하부에서 돌출되어 상기 하부 공통 전극층에 매립된다.Additionally, an end of the capacitor wire protrudes from the lower part of the anodized body and is buried in the lower common electrode layer.
또한, 상기 커패시터 와이어는, 상기 양극산화막 바디의 표면에 구비되는 표면부; 상기 기공의 내벽 상에 구비되는 주면부; 및 상기 주면부와 연속되어 형성되되 상기 바디의 하부로 돌출되어 상기 하부 공통 전극층에 매립된 바닥부를 포함한다. Additionally, the capacitor wire may include a surface portion provided on the surface of the anodized body; a main surface provided on the inner wall of the pore; and a bottom portion formed continuously with the main surface portion, protruding downward from the bottom of the body, and embedded in the lower common electrode layer.
또한, 상기 하부 공통 전극층은 수평 방향으로 연장되어 구비되고, 상기 커패시터 와이어는 수직 방향으로 연장되고 다수개가 수평 방향으로 이격되어 구비된다.Additionally, the lower common electrode layer extends in the horizontal direction, and the capacitor wire extends in the vertical direction and is provided in plural numbers spaced apart in the horizontal direction.
한편, 본 발명에 따른 커패시터 부품은, 상기 하부 공통 전극층의 상부에 구비되며 다수의 기공을 구비하는 양극산화막 바디; 상기 기공의 적어도 일부 내에 형성된 커패시터 구조물을 포함하는 커패시터 와이어; 및 상기 기공의 적어도 일부 내에 형성된 기능성 구조물을 포함하는 기능성 와이어; 를 포함하되, 상기 커패시터 와이어의 단부는 상기 하부 공통 전극층에 연결된다.Meanwhile, the capacitor component according to the present invention includes an anodized body provided on an upper part of the lower common electrode layer and having a plurality of pores; a capacitor wire including a capacitor structure formed within at least a portion of the pore; and a functional wire including a functional structure formed within at least a portion of the pores; Including, wherein an end of the capacitor wire is connected to the lower common electrode layer.
또한, 상기 기능성 구조물은, 금속 물질이다. Additionally, the functional structure is a metal material.
또한, 상기 기능성 구조물은, 절연 물질이다. Additionally, the functional structure is an insulating material.
또한, 상기 기능성 와이어의 단부는 패터닝 가능 물질에 의해 폐쇄된다.Additionally, the ends of the functional wire are closed by a patternable material.
한편, 본 발명에 따른 커패시터 부품은, 상부 공통 전극층; 하부 공통 전극층; 상기 상부 공통 전극층과 상기 하부 공통 전극층 사이에 구비되며, 다수이 기공을 구비하는 양극산화막 바디; 및 상기 기공 내에 형성된 커패시터 구조물을 포함하는 커패시터 와이어;를 포함하되, 상기 커패시터 와이어의 단부는 상기 하부 공통 전극층에 연결되는, 커패시터 부품.Meanwhile, the capacitor component according to the present invention includes an upper common electrode layer; lower common electrode layer; an anodized body provided between the upper common electrode layer and the lower common electrode layer and having a plurality of pores; and a capacitor wire including a capacitor structure formed within the pore, wherein an end of the capacitor wire is connected to the lower common electrode layer.
또한, 상기 커패시터 와이어는, 상기 기공의 내벽 상에 구비하는 제1 와이어 금속층; 상기 제1와이어 금속층 상에 구비되는 유전층; 및 상기 유전층 상에 구비되는 제2 와이어 금속층;을 포함하되, 상기 제2와이어 금속층의 상부에 상기 상부 금속층이 구비된다. Additionally, the capacitor wire includes: a first wire metal layer provided on the inner wall of the pore; A dielectric layer provided on the first wire metal layer; and a second wire metal layer provided on the dielectric layer, wherein the upper metal layer is provided on top of the second wire metal layer.
한편, 본 발명에 따른 집적회로 칩 패키지는, 패키지 기판; 상기 패키지 기판 상에 실장된 반도체 칩; 상기 반도체 칩을 보호하는 몰딩부; 및 상기 패키지 기판 내에 구비되거나 상기 패키지 기판 상에 구비된 커패시터 부품을 포함하되, 상기 커패시터 부품은, 하부 공통 전극층; 상기 공통 전극층의 상부에 구비되며 다수의 기공을 구비하는 양극산화막 바디; 및 상기 기공 내에 형성된 커패시터 구조물을 포함하는 커패시터 와이어;를 포함하되, 상기 커패시터 와이어의 단부는 상기 하부 공통 전극층에 연결된다.Meanwhile, the integrated circuit chip package according to the present invention includes a package substrate; a semiconductor chip mounted on the package substrate; a molding portion that protects the semiconductor chip; and a capacitor component provided in or on the package substrate, wherein the capacitor component includes: a lower common electrode layer; an anodized body provided on the common electrode layer and having a plurality of pores; and a capacitor wire including a capacitor structure formed in the pore, wherein an end of the capacitor wire is connected to the lower common electrode layer.
한편, 본 발명에 따른 커패시터 부품의 제조방법은, 양극산화막 바디를 마련하는 단계; 상기 양극산화막 바디의 기공에 커패시터 구조물을 충진하여 커패시터 와이어를 형성하는 단계; 상기 커패시터 와이어의 상부에 상부 공통 전극층을 형성하는 단계; 및 상기 양극산화막 바디의 일부를 제거하고 형성하되 상기 커패시터 와이어의 단부 일부가 매립되도록 하부 공통 전극층을 형성하는 단계;를 포함한다.Meanwhile, the method of manufacturing a capacitor component according to the present invention includes preparing an anodized body; Forming a capacitor wire by filling pores of the anodized body with a capacitor structure; forming an upper common electrode layer on top of the capacitor wire; and forming a lower common electrode layer by removing a portion of the anodized body and forming a lower common electrode layer so that a portion of an end of the capacitor wire is buried.
본 발명은 고주파 환경에 적합하면서 소형화가 가능한 커패시터 부품, 이의 제조 방법 및 이를 구비하는 집적회로 칩 패키지를 제공한다.The present invention provides a capacitor component that is suitable for a high-frequency environment and can be miniaturized, a manufacturing method thereof, and an integrated circuit chip package including the same.
도 1은 본 발명의 바람직한 제1실시예에 따른 커패시터 부품의 단면도. 1 is a cross-sectional view of a capacitor component according to a first preferred embodiment of the present invention.
도 2는 본 발명의 바람직한 제1실시예에 따른 커패시터 와이어의 단면도.Figure 2 is a cross-sectional view of a capacitor wire according to a first preferred embodiment of the present invention.
도 3은 도 1의 A부분을 확대한 확대도.Figure 3 is an enlarged view of part A of Figure 1.
도 4a 내지 도 9b는 본 발명의 바람직한 제1실시예에 따른 커패시터 부품의 제조방법을 설명하기 위한 도면.4A to 9B are views for explaining a method of manufacturing capacitor parts according to a first preferred embodiment of the present invention.
도 10은 본 발명의 바람직한 제2실시예에 따른 커패시터 부품의 단면도.Figure 10 is a cross-sectional view of a capacitor component according to a second preferred embodiment of the present invention.
도 11a 내지 도 15는 본 발명의 바람직한 제2실시예에 따른 커패시터 부품의 제조방법을 설명하기 위한 도면.11A to 15 are views for explaining a method of manufacturing capacitor parts according to a second preferred embodiment of the present invention.
도 16은 본 발명의 바람직한 제3실시예에 따른 커패시터 부품의 단면도.Figure 16 is a cross-sectional view of a capacitor component according to a third preferred embodiment of the present invention.
도 17a 내지 도 21은 본 발명의 바람직한 제3실시예에 따른 커패시터 부품의 제조방법을 설명하기 위한 도면.17A to 21 are views for explaining a method of manufacturing capacitor parts according to a third preferred embodiment of the present invention.
도 22는 본 발명의 바람직한 실시예에 따른 커패시터 부품이 내장된 집적회로 칩 패키지의 단면도.Figure 22 is a cross-sectional view of an integrated circuit chip package with a built-in capacitor component according to a preferred embodiment of the present invention.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시 예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시 예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.The following merely illustrates the principles of the invention. Therefore, those skilled in the art will be able to invent various devices that embody the principles of the invention and are included in the concept and scope of the invention, although not clearly described or shown herein. In addition, all conditional terms and embodiments listed in this specification are, in principle, expressly intended only for the purpose of ensuring that the inventive concept is understood, and should be understood as not limiting to the embodiments and conditions specifically listed as such. .
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.The above-mentioned purpose, features and advantages will become clearer through the following detailed description in relation to the attached drawings, and accordingly, those skilled in the art in the technical field to which the invention pertains will be able to easily implement the technical idea of the invention. .
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시 도인 단면도 및/또는 사시도들을 참고하여 설명될 것이다. 이러한 도면들에 도시된 막 및 영역들의 두께 등은 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 또한 도면에 도시된 성형물의 개수는 예시적으로 일부만을 도면에 도시한 것이다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다.Embodiments described herein will be explained with reference to cross-sectional views and/or perspective views, which are ideal illustrations of the present invention. The thicknesses of films and regions shown in these drawings are exaggerated for effective explanation of technical content. The form of the illustration may be modified depending on manufacturing technology and/or tolerance. In addition, the number of molded products shown in the drawings is only a partial number shown in the drawings as an example. Accordingly, embodiments of the present invention are not limited to the specific form shown, but also include changes in form produced according to the manufacturing process.
제1실시예에 따른 커패시터 부품(100) Capacitor component 100 according to the first embodiment
먼저, 본 발명의 바람직한 제1실시예에 따른 커패시터 부품(100)에 대해 살펴본다.First, let's look at the capacitor component 100 according to the first preferred embodiment of the present invention.
도 1은 본 발명의 바람직한 제1실시예에 따른 커패시터 부품(100)의 단면도이고, 도 2는 본 발명의 바람직한 제1실시예에 따른 커패시터 와이어(130)의 단면도이며, 도 3은 도 1의 A부분을 확대한 확대도이고, 도 4a 내지 도 9b는 본 발명의 바람직한 제1실시예에 따른 커패시터 부품(100)의 제조방법을 설명하기 위한 도면이다. FIG. 1 is a cross-sectional view of a capacitor component 100 according to a first preferred embodiment of the present invention, FIG. 2 is a cross-sectional view of a capacitor wire 130 according to a first preferred embodiment of the present invention, and FIG. 3 is a cross-sectional view of a capacitor component 100 according to a first preferred embodiment of the present invention. This is an enlarged view of part A, and FIGS. 4A to 9B are diagrams for explaining the manufacturing method of the capacitor component 100 according to the first preferred embodiment of the present invention.
도 1 내지 도 3을 참조하면, 커패시터 부품(100)은, 상부 공통 전극층(110)과, 하부 공통 전극층(120)과, 상부 공통 전극층(110)과 하부 공통 전극층(120) 사이에 구비되며, 다수의 기공(P)을 구비하는 양극산화막 바디(140)와, 기공(P) 내에 형성된 커패시터 구조물(cs)을 포함하는 커패시터 와이어(130)를 포함하되, 커패시터 와이어(130)의 단부는 하부 공통 전극층(120)에 연결된다. 1 to 3, the capacitor component 100 is provided between the upper common electrode layer 110, the lower common electrode layer 120, and the upper common electrode layer 110 and lower common electrode layer 120, It includes an anodized body 140 having a plurality of pores P, and a capacitor wire 130 including a capacitor structure cs formed in the pores P, wherein an end of the capacitor wire 130 is connected to a lower common Connected to the electrode layer 120.
상부 공통 전극층(110)과 하부 공통 전극층(120)은 수평 방향으로 연장되어 구비되고, 커패시터 와이어(130)는 상부 공통 전극층(110)과 하부 공통 전극층(120) 사이에서 수직 방향으로 연장되어 구비된다. The upper common electrode layer 110 and the lower common electrode layer 120 are provided to extend in the horizontal direction, and the capacitor wire 130 is provided to extend in the vertical direction between the upper common electrode layer 110 and the lower common electrode layer 120. .
상부 공통 전극층(110)과 하부 공통 전극층(120) 사이에는 양극산화막 바디(140)가 구비된다. 커패시터 와이어(130)는 양극산화막 바디(140)의 기공(P)내에서 수직 방향으로 연장되고 다수개가 수평 방향으로 이격되어 구비된다. An anodic oxide body 140 is provided between the upper common electrode layer 110 and the lower common electrode layer 120. The capacitor wire 130 extends vertically within the pores P of the anodized body 140 and is provided in plural numbers spaced apart in the horizontal direction.
커패시터 와이어(130)의 단부는 양극산화막 바디(140)의 하부에서 돌출되어 하부 공통 전극층(120)에 매립된다. The end of the capacitor wire 130 protrudes from the lower part of the anodized body 140 and is buried in the lower common electrode layer 120.
커패시터 와이어(130)는 기공(P)의 내벽 상에 구비하는 제1 와이어 금속층(131)과, 제1 와이어 금속층(131) 상에 구비되는 유전층(133)과, 유전층(133) 상에 구비되는 제2 와이어 금속층(135)를 포함한다. 유전층(133)은 제1 와이어 금속층(131)과 제2 와이어 금속층(135) 사이에 개재된다. The capacitor wire 130 includes a first wire metal layer 131 provided on the inner wall of the pore P, a dielectric layer 133 provided on the first wire metal layer 131, and a dielectric layer 133 provided on the dielectric layer 133. It includes a second wire metal layer 135. The dielectric layer 133 is interposed between the first wire metal layer 131 and the second wire metal layer 135.
제1 와이어 금속층(131), 유전층(133) 및 제2 와이어 금속층(135)는 기공(P)의 내벽에서 순차적으로 적층된다. 제1 와이어 금속층(131)은 기공(P)의 내벽을 따라 기공(P)의 내벽 상에 컨포멀(conformal)하게 형성된다. 제1 와이어 금속층은 상부가 개구되고 하부가 막힌 실린더 형태로 구비되며, 유전층(133)과 제 2와이어 금속층(135)은 제1 와이어 금속층(131)상에 구비된다. The first wire metal layer 131, the dielectric layer 133, and the second wire metal layer 135 are sequentially stacked on the inner wall of the pore (P). The first wire metal layer 131 is formed conformally on the inner wall of the pore (P) along the inner wall of the pore (P). The first wire metal layer is provided in the form of a cylinder with an open top and a closed bottom, and the dielectric layer 133 and the second wire metal layer 135 are provided on the first wire metal layer 131.
제1 와이어 금속층(131)과 제2 와이어 금속층(135)는 각각 제1 금속으로 이루어지는 금속막, 상기 제1 금속을 포함하는 금속 산화막, 상기 제1 금속을 포함하는 금속 질화막, 상기 제1 금속을 포함하는 금속 산질화막, 또는 이들의 조합으로 이루어질 수 있다. 예시적인 실시예들에서, 상기 제1 금속은 Ti, Co, Nb, 또는 Sn일 수 있다. 예시적인 실시예들에서, 제1 와이어 금속층(131)과 제2 와이어 금속층(135)은 각각 Ti, Ti 산화물, Ti 질화물, Ti 산질화물, Co, Co 산화물, Co 질화물, Co 산질화물, Nb, Nb 산화물, Nb 질화물, Nb 산질화물, Sn, Sn 산화물, Sn 질화물, Sn 산질화물, 또는 이들의 조합을 포함할 수 있다. 예를 들면, 제1 와이어 금속층(131)과 제2 와이어 금속층(135)은 각각 TiN, CoN, NbN, SnO2, 또는 이들의 조합으로 이루어질 수 있다.The first wire metal layer 131 and the second wire metal layer 135 each include a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, and the first metal. It may be composed of a metal oxynitride film including a metal oxynitride film, or a combination thereof. In example embodiments, the first metal may be Ti, Co, Nb, or Sn. In exemplary embodiments, the first wire metal layer 131 and the second wire metal layer 135 are respectively Ti, Ti oxide, Ti nitride, Ti oxynitride, Co, Co oxide, Co nitride, Co oxynitride, Nb, It may include Nb oxide, Nb nitride, Nb oxynitride, Sn, Sn oxide, Sn nitride, Sn oxynitride, or a combination thereof. For example, the first wire metal layer 131 and the second wire metal layer 135 may each be made of TiN, CoN, NbN, SnO 2 , or a combination thereof.
유전층(133)은 제2 금속을 포함하는 금속 산화막으로 이루어질 수 있다. 상기 제2 금속은 Hf, Zr, Nb, Ce, 또는 Ti일 수 있다. 예시적인 실시예들에서, 유전층(133)은 Al2O3, ZrO2, HfO2, Nb2O5, CeO2, 또는 TiO2로 이루어질 수 있다. 예를 들면, 제1 와이어 금속층(131)과 제2 와이어 금속층(135)은 TiN 막으로 이루어지고, 유전층(133)은 Al2O3 막 및 ZrO2 막이 교대로 복수 회 적층된 다중막으로 이루어질 수 있다. The dielectric layer 133 may be made of a metal oxide film containing a second metal. The second metal may be Hf, Zr, Nb, Ce, or Ti. In example embodiments, the dielectric layer 133 may be made of Al 2 O 3 , ZrO 2 , HfO 2 , Nb 2 O 5 , CeO 2 , or TiO 2 . For example, the first wire metal layer 131 and the second wire metal layer 135 are made of a TiN film, and the dielectric layer 133 is made of a multilayer in which Al 2 O 3 films and ZrO 2 films are alternately stacked multiple times. You can.
커패시터 와이어(130)는 양극산화막 바디(140)의 표면에 구비되는 표면부(wa)와, 기공(P)의 내벽 상에 구비되는 주면부(wb)와, 주면부(wb)와 연속되어 형성되되 양극산화막 바디(140)의 하부로 돌출되어 하부 공통 전극층(120)에 매립된 바닥부(wc)를 포함한다. 여기서, 바닥부(wc)는 커패시터 와이어(130)에서 둥근 단부를 지칭한다. The capacitor wire 130 is formed continuously with the surface portion wa provided on the surface of the anodized body 140, the main surface portion wb provided on the inner wall of the pore P, and the main surface portion wb. It includes a bottom portion (wc) that protrudes downward from the anodic oxide body 140 and is embedded in the lower common electrode layer 120. Here, the bottom wc refers to the round end of the capacitor wire 130.
인접하는 커패시터 와이어(130)들은 표면부(wa)를 서로 공유하면서 연결된다. 하부 공통 전극층(120)에 매립되는 부분은, 바닥부(wc)를 포함하여 주면부(wb)의 적어도 일부를 포함할 수 있다. 커패시터 와이어(130)에서 기공(P)의 내부에 위치하는 부분은 주면부(wb)이고, 표면부(wa)와 바닥부(wc)는 기공(P)의 외부에서 위치하는 부분이다. Adjacent capacitor wires 130 are connected while sharing a surface portion wa. The portion buried in the lower common electrode layer 120 may include at least a portion of the main surface portion (wb), including the bottom portion (wc). In the capacitor wire 130, the portion located inside the pore (P) is the main surface portion (wb), and the surface portion (wa) and bottom portion (wc) are portions located outside the pore (P).
커패시터 와이어(130)는 1 ㎛ 이상 200 ㎛ 이하의 길이와 10 ㎚ 이상 1㎛ 이하의 직경을 가진다. 커패시터 와이어(130)는 작은 직경에 비해 길이가 길어서 와이어 형태로 구성된다. 인접한 커패시터 와이어(130)간의 피치는 20 ㎚ 이상 200 ㎚이하의 거리를 가진다. 이처럼 커패시터 부품(100)은 미세한 피치로 고밀도로 배열된 다수의 커패시터 와이어(130)을 포함하므로 단위 체적당 커패시턴스를 현저하게 향상시킬 수 있다. The capacitor wire 130 has a length of 1 ㎚ or more and 200 ㎛ or less and a diameter of 10 ㎚ or more and 1 ㎛ or less. The capacitor wire 130 has a long length compared to its small diameter and is configured in the form of a wire. The pitch between adjacent capacitor wires 130 has a distance of 20 nm or more and 200 nm or less. In this way, since the capacitor component 100 includes a plurality of capacitor wires 130 arranged at high density at a fine pitch, capacitance per unit volume can be significantly improved.
커패시터 와이어(130)는 표면부(wa), 주면부(wb) 및 바닥부(wc)가 연속적으로 형성된다. 표면부(wa)는 수평 방향으로 연장된 면의 형태로 양극산화막 바디(140)의 표면에 구비되고, 주면부(wb)는 표면부(wa)로부터 수직 방향으로 돌출되어 연장된 기둥의 형태로 기공(P)의 내벽에 구비되며, 바닥부(wc)는 양극산화막 바디(140)로부터 돌출되어 하부 공통 전극층(120)에 매립되어 커패시터 와이어(130)를 하부 공통전극층(120)에 앵커링하는 형태로 구비된다. The capacitor wire 130 has a surface portion (wa), a main surface portion (wb), and a bottom portion (wc) formed continuously. The surface portion (wa) is provided on the surface of the anodized body 140 in the form of a surface extending in the horizontal direction, and the main portion (wb) is in the form of a pillar that protrudes and extends in the vertical direction from the surface portion (wa). It is provided on the inner wall of the pore (P), and the bottom portion (wc) protrudes from the anodic oxide film body 140 and is embedded in the lower common electrode layer 120 to anchor the capacitor wire 130 to the lower common electrode layer 120. It is provided with
도 3을 참조하면, 커패시터 와이어(130)의 단부는 하부 공통 전극층(120)에 매립되어 연결된다. 커패시터 와이어(130)의 바닥부(wc)는 반구 형태로 형성된다. 바닥부(wc)는 하부 공통 전극층(120)에 파묻혀 구성되기 때문에, 바닥부(wc)는 하부 공통 전극층(120)을 통한 전류 흐름에 온전히 관여하게 된다. 각각의 커패시터 와이어(130)는 하부 공통 전극층(120)에 연결된다. 따라서 고주파 환경에서 하부 공통 전극층(120)을 통해 각각의 커패시터 와이어(130)들과의 신속한 전기 접속이 가능하다. Referring to FIG. 3, the end of the capacitor wire 130 is buried and connected to the lower common electrode layer 120. The bottom (wc) of the capacitor wire 130 is formed in a hemispherical shape. Since the bottom portion (wc) is buried in the lower common electrode layer 120, the bottom portion (wc) is fully involved in the current flow through the lower common electrode layer 120. Each capacitor wire 130 is connected to the lower common electrode layer 120. Therefore, quick electrical connection with each capacitor wire 130 is possible through the lower common electrode layer 120 in a high frequency environment.
본 발명의 제1 실시예에 따른 커패시터 부품(100)은 수직 방향으로 10 ㎛ 이상 200㎛ 이하의 두께를 가질 수 있다. 커패시터 부품(100)은 양극산화막 바디(140)의 기공(P)에 커패시터 구조물(cs)을 형성함으로써 단위 체적당 커패시턴스를 크게 향상시킨다. 예를 들어, 특히 기공(P)은 비교적 작은 면적에서 고밀도로 배치되기 때문에 단위 면적당 커패시턴스 역시 크게 향상시킨다. 예를 들어, 디커플링 커패시터(100)에서, 1mm2 당 커패시턴스는 적어도 1000 nF일 수 있다. The capacitor component 100 according to the first embodiment of the present invention may have a thickness of 10 ㎛ or more and 200 ㎛ or less in the vertical direction. The capacitor component 100 greatly improves capacitance per unit volume by forming a capacitor structure (cs) in the pores (P) of the anodized body 140. For example, since the pores (P) are arranged at high density in a relatively small area, the capacitance per unit area is also greatly improved. For example, in decoupling capacitor 100, the capacitance per mm 2 may be at least 1000 nF.
이하 도 4a 내지 도 9b를 참조하여, 본 발명의 바람직한 제1 실시예에 따른 커패시터 부품(100)의 제조방법에 대해서 설명한다. 이하의 제조방법의 설명에서 제1 실시예에 따른 커패시터 부품(100)의 구성이 더욱 명확해 질 수 있다. Hereinafter, with reference to FIGS. 4A to 9B, a method of manufacturing the capacitor component 100 according to the first preferred embodiment of the present invention will be described. The configuration of the capacitor component 100 according to the first embodiment may become clearer in the description of the manufacturing method below.
제1 실시예에 따른 커패시터 부품(100)의 제조방법은 (i) 양극산화막 바디(140)를 마련하는 단계, (ii) 양극산화막 바디(140)의 기공(P)에 커패시터 구조물(cs)을 충진하여 커패시터 와이어(130)를 형성하는 단계, (iii) 상부 공통 전극층(110)을 형성하는 단계, 및 (iv) 하부 공통 전극층(120)을 형성하는 단계를 포함한다. The manufacturing method of the capacitor component 100 according to the first embodiment includes the steps of (i) preparing an anodic oxide body 140, (ii) forming a capacitor structure (cs) into the pore (P) of the anodic oxide body 140. It includes filling to form the capacitor wire 130, (iii) forming the upper common electrode layer 110, and (iv) forming the lower common electrode layer 120.
먼저 (i) 양극산화막 바디(140)를 마련하는 단계를 수행한다. First, the step of (i) preparing the anodic oxide body 140 is performed.
도 4a는 모재 금속(M)을 양극산화한 후의 단면 사시도이고, 도 4b는 모재 금속(M)을 양극산화한 후의 단면도이다.Figure 4a is a cross-sectional perspective view after anodizing the base metal (M), and Figure 4b is a cross-sectional view after anodizing the base metal (M).
양극산화막 바디(140)는 모재 금속(M)을 양극산화하여 형성된 막을 의미하고, 기공(P)은 모재 금속(M)을 양극산화하여 양극산화막을 형성하는 과정에서 형성되는 구멍을 의미한다. 예컨대, 모재 금속(M)이 알루미늄(Al) 또는 알루미늄 합금인 경우, 모재 금속(M)을 양극산화하면 모재 금속(M)의 표면에 알루미늄 산화물(Al203) 재질의 양극산화막이 형성된다. 다만 모재 금속(M)은 이에 한정되는 것은 아니며, Ta, Nb, Ti, Zr, Hf, Zn, W, Sb 또는 이들의 합금을 포함한다, 위와 같이 형성된 양극산화막은 수직적으로 내부에 기공(P)이 형성되지 않은 배리어층(143)과, 내부에 기공(P)이 형성된 다공층(141)으로 구분된다. 다공층(141)의 상부에는 크라운 돌기(CD)가 형성된다. 각각의 기공(P)을 기준으로 그 상면은 오목한 홈이 형태를 가지게 되고 오목한 홈들이 인접한 오목한 홈들과 서로 중첩되면서 크라운 돌기(CD)가 형성된다. 크라운 돌기(CD)는 날카로운 부분을 포함하고 있기 때문에 원자층 증착법(ALD)으로 커패시터 구조물(CS)을 증착할 때 구조적으로 취약한 부분이 될 수 있다. The anodic oxide film body 140 refers to a film formed by anodizing the base metal (M), and the pore (P) refers to a hole formed in the process of forming an anodic oxide film by anodizing the base metal (M). For example, when the base metal (M) is aluminum (Al) or an aluminum alloy, when the base metal (M) is anodized, an anodic oxide film made of aluminum oxide (Al 2 0 3 ) is formed on the surface of the base metal (M). . However, the base metal (M) is not limited to this and includes Ta, Nb, Ti, Zr, Hf, Zn, W, Sb, or alloys thereof. The anodic oxide film formed as above has pores (P) vertically inside. It is divided into an unformed barrier layer 143 and a porous layer 141 with pores P formed therein. A crown protrusion (CD) is formed on the upper part of the porous layer 141. Based on each pore (P), the upper surface has the shape of a concave groove, and the concave grooves overlap with adjacent concave grooves to form a crown projection (CD). Because the crown protrusion (CD) contains sharp parts, it can become a structurally weak part when depositing the capacitor structure (CS) using atomic layer deposition (ALD).
도 5a를 참조하면, 모재 금속(M)을 제거한 양극산화막 바디(140)를 준비한다. Referring to FIG. 5A, an anodized body 140 is prepared by removing the base metal (M).
양극산화 후, 모재 금속(M)을 제거하게 되면, 알루미늄 산화물(Al203) 재질의 양극산화막 바디(140)만이 남게 된다. 양극산화막 바디(140)는 배리어층(143)과 다공층(141)을 포함한다. 양극산화막 바디(140)은 양극산화시 형성된 배리어층(143)이 그대로 남아 기공(P)의 상, 하 중 일단부를 밀폐하는 구조로 형성될 수 있다. 기공(P)은 1 ㎛ 이상 200 ㎛ 이하의 길이와 10 ㎚ 이상 1㎛ 이하의 직경을 가진다. 인접한 기공(P)간의 피치는 20 ㎚ 이상 200 ㎚이하의 거리를 가진다.After anodizing, when the base metal (M) is removed, only the anodizing film body 140 made of aluminum oxide (Al 2 0 3 ) remains. The anodized body 140 includes a barrier layer 143 and a porous layer 141. The anodized body 140 may be formed in a structure that seals the upper and lower ends of the pore P while the barrier layer 143 formed during anodization remains intact. The pores (P) have a length of 1 ㎚ or more and 200 ㎛ or less and a diameter of 10 ㎚ or more and 1 ㎛ or less. The pitch between adjacent pores (P) has a distance of 20 nm or more and 200 nm or less.
본 발명에서는 양극산화막 바디(140)의 기공(P)을 이용하기 때문에 별도로 관통홀을 형성하는 공정이 불필요하다. 또한 양극산화막 바디(140)의 기공(P)을 이용하여 커패시터 와이어(130)를 형성하기 때문에 단위 면적당 높은 커패시턴스를 가질 수 있게 된다. In the present invention, since the pores (P) of the anodized body 140 are used, a separate process of forming a through hole is not necessary. In addition, since the capacitor wire 130 is formed using the pores P of the anodized body 140, it is possible to have a high capacitance per unit area.
양극산화막은 2~3ppm/℃의 열팽창 계수를 갖는다. 이로 인해 고온의 환경에서도, 온도에 의한 열변형이 적다. 따라서 고주파 환경에서 고온으로의 열상승이 있더라도 커패시터의 용량의 변화를 초래하지 않는다. The anodic oxide film has a thermal expansion coefficient of 2~3ppm/℃. As a result, there is little thermal deformation due to temperature even in a high temperature environment. Therefore, even if there is a heat rise to high temperature in a high frequency environment, the capacity of the capacitor does not change.
다음으로, (ii) 양극산화막 바디(140)의 기공(P)에 커패시터 구조물(cs)을 충진하여 커패시터 와이어(130)를 형성하는 단계를 수행한다. Next, the step (ii) of filling the pores (P) of the anodized body 140 with the capacitor structure (cs) to form the capacitor wire 130 is performed.
여기서, 커패시터 구조물(cs)은 제1 와이어 금속층(131), 유전층(133) 및 제 2와이어 금속층(135)을 포함한다.Here, the capacitor structure cs includes a first wire metal layer 131, a dielectric layer 133, and a second wire metal layer 135.
도 5b를 참조하면, 양극산화막 바디(140)를 본딩층(160)을 이용하여 기판(S)에 부착한다. 기판(S)은 반도체 또는 유리로 이루어질 수 있다. 예시적인 실시예들에서, 기판(S)은 Si로 이루어질 수 있다.Referring to FIG. 5B, the anodized body 140 is attached to the substrate S using the bonding layer 160. The substrate S may be made of semiconductor or glass. In example embodiments, the substrate S may be made of Si.
그 이후에 양극산화막 바디(140)에 제1 와이어 금속층(131)을 형성한다. 제1 와이어 금속층(131)은 증착공정(CVD, PVD, ALD)을 통해 형성될 수 있다. 바람직하게, 제1 와이어 금속층(131)은 원자층 증착법(ALD)을 이용하여 증착된다. 기공(P)은 상부가 개구되고 하부는 밀폐된 우물(well) 형태로 구성되는데, 제1와이어 금속층(131)은 이러한 기공(P)의 내벽을 따라 기공(P)의 내벽에 콘포멀(coformal)하게 코팅된다. 제1 와이어 금속층(131)은 1㎚ 이상 100㎚ 이하의 두께로 형성될 수 있다. Afterwards, a first wire metal layer 131 is formed on the anodized body 140. The first wire metal layer 131 may be formed through a deposition process (CVD, PVD, ALD). Preferably, the first wire metal layer 131 is deposited using atomic layer deposition (ALD). The pore (P) is composed of a well shape that is open at the top and closed at the bottom, and the first wire metal layer 131 is conformal to the inner wall of the pore (P) along the inner wall of the pore (P). ) is coated. The first wire metal layer 131 may be formed to have a thickness of 1 nm or more and 100 nm or less.
제1 와이어 금속층(131)은 기공(P)의 둥근 단부 내벽을 따라 형성되기 때문에 제 1와이어 금속층(131)에 충전된 전하의 분포가 전체적으로 균일하게 된다. 본 발명의 바람직한 실시예와는 다르게 절연막을 에칭하여 관통홀을 형성한 후 관통홀의 내벽에 커패시터 구조물을 형성하는 비교예의 경우에는, 단부측에서 금속층이 각진 형태로 형성되기 때문에 단부 측의 각진 부분에서의 전하 분포의 불균일성을 야기할 수 있다. Since the first wire metal layer 131 is formed along the inner wall of the round end of the pore P, the distribution of charges charged in the first wire metal layer 131 becomes uniform throughout. Unlike the preferred embodiment of the present invention, in the case of a comparative example in which a through hole is formed by etching the insulating film and then a capacitor structure is formed on the inner wall of the through hole, since the metal layer is formed in an angled shape at the end side, the angled portion at the end side This may cause non-uniformity in charge distribution.
제1 와이어 금속층(131)은 제1 금속으로 이루어지는 금속막, 상기 제1 금속을 포함하는 금속 산화막, 상기 제1 금속을 포함하는 금속 질화막, 상기 제1 금속을 포함하는 금속 산질화막, 또는 이들의 조합으로 이루어질 수 있다. 여기서 제1 금속은 Ti, Co, Nb, 또는 Sn일 수 있다.The first wire metal layer 131 is a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be done in combination. Here, the first metal may be Ti, Co, Nb, or Sn.
그 다음 도 6a를 참조하면, 제1와이어 금속층(131) 상에 유전층(133)을 형성한다. 유전층(133)은 증착 공정(CVD, PVD, ALD)을 통해 형성될 수 있다. 바람직하게, 유전층(133)은 원자층 증착법(ALD)을 이용하여 증착된다. 기 증착된 제1와이어 금속층(131)은 상부가 개구되고 하부는 밀폐된 우물(well) 형태로 구성되는데, 유전층(133)은 이러한 제1 와이어 금속층(131)의 내벽을 따라 제1 와이어 금속층(131)의 내벽에 콘포멀(coformal)하게 코팅된다. 유전층(133)은 1㎚ 이상 100㎚ 이하의 두께로 형성될 수 있다. Next, referring to FIG. 6A, a dielectric layer 133 is formed on the first wire metal layer 131. The dielectric layer 133 may be formed through a deposition process (CVD, PVD, ALD). Preferably, the dielectric layer 133 is deposited using atomic layer deposition (ALD). The previously deposited first wire metal layer 131 is configured in the form of a well with the upper part open and the lower part closed. The dielectric layer 133 is a first wire metal layer (131) along the inner wall of the first wire metal layer 131. 131) is conformally coated on the inner wall. The dielectric layer 133 may be formed to have a thickness of 1 nm or more and 100 nm or less.
유전층(133)은 제2 금속을 포함하는 금속 산화막으로 이루어질 수 있다. 상기 제2 금속은 Hf, Zr, Nb, Ce, 또는 Ti일 수 있다. The dielectric layer 133 may be made of a metal oxide film containing a second metal. The second metal may be Hf, Zr, Nb, Ce, or Ti.
그 다음 도 6b를 참조하면, 유전층(133) 상에 제2 와이어 금속층(135)을 형성한다. 제2 와이어 금속층(135)은 증착 공정(CVD, PVD, ALD)을 통해 형성될 수 있다. 바람직하게, 제2 와이어 금속층(135)은 원자층 증착법(ALD)을 이용하여 증착된다. 기 증착된 유전층(133)은 상부는 개구되고 하부는 밀폐된 우물(well) 형태로 구성되는데, 제2 와이어 금속층(135)은 이러한 유전층(133)의 내벽을 따라 유전층(133)의 내벽에 콘포멀(coformal)하게 코팅된다. 제2 와이어 금속층(135)은 1㎚ 이상 100㎚ 이하의 두께로 형성될 수 있다. Next, referring to FIG. 6B, a second wire metal layer 135 is formed on the dielectric layer 133. The second wire metal layer 135 may be formed through a deposition process (CVD, PVD, ALD). Preferably, the second wire metal layer 135 is deposited using atomic layer deposition (ALD). The previously deposited dielectric layer 133 is configured in the form of a well with an open top and a closed bottom, and the second wire metal layer 135 is formed along the inner wall of the dielectric layer 133 by forming a cone on the inner wall of the dielectric layer 133. It is coated conformally. The second wire metal layer 135 may be formed to have a thickness of 1 nm or more and 100 nm or less.
제2 와이어 금속층(135)은 유전층(133)이 코팅된 기공(P)의 나머지 공간을 모두 충진하면서 형성될 수 있다. 또는 도면에 도시된 바와는 다르게 제2 와이어 금속층(135)은 상부가 개구되고 하부는 밀폐된 우물(well)형태로 코팅되어 기공(P)을 불완전하게 충진하면서 형성될 수 있다. The second wire metal layer 135 may be formed while filling the remaining space of the pore P coated with the dielectric layer 133. Alternatively, unlike what is shown in the drawing, the second wire metal layer 135 may be coated in a well shape with an open top and a closed bottom, thereby forming the pores P incompletely filled.
제2 와이어 금속층(135)은 제1 금속으로 이루어지는 금속막, 상기 제1 금속을 포함하는 금속 산화막, 상기 제1 금속을 포함하는 금속 질화막, 상기 제1 금속을 포함하는 금속 산질화막, 또는 이들의 조합으로 이루어질 수 있다. 여기서 제1 금속은 Ti, Co, Nb, 또는 Sn일 수 있다The second wire metal layer 135 is a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be done in combination. Here the first metal may be Ti, Co, Nb, or Sn.
이상과 같이 기공(P)내에 커패시터 구조물(cs)을 충진함으로써 커패시터 와이어(130)를 구성한다. 커패시터 와이어(130)는 협피치 간격으로 고밀도로 형성되기 때문에 단위 체적당 커패시턴스를 크게 향상시킬 수 있게 된다. As described above, the capacitor wire 130 is formed by filling the pores (P) with the capacitor structure (cs). Since the capacitor wire 130 is formed at high density at narrow pitch intervals, capacitance per unit volume can be greatly improved.
다음으로, (iii) 상부 공통 전극층(110)을 형성하는 단계를 수행한다. Next, step (iii) of forming the upper common electrode layer 110 is performed.
도 7a를 참조하면, 제2 와이어 금속층(135)의 상부에 상부 공통 전극층(110)을 형성한다. 상부 공통 전극층(110)은 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있으며 본 발명이 이에 한정되는 것은 아니다. 또는, 상부 공통 전극층(110)은 제1 와이어 금속층 및/또는 제2 와이어 금속층(135)과 동일한 재질로 형성될 수 있다. 또는, 상부 공통 전극층(110)은 제1 금속으로 이루어지는 금속막, 상기 제1 금속을 포함하는 금속 산화막, 상기 제1 금속을 포함하는 금속 질화막, 상기 제1 금속을 포함하는 금속 산질화막, 또는 이들의 조합으로 이루어질 수 있다. 여기서 제1 금속은 Ti, Co, Nb, 또는 Sn일 수 있다.Referring to FIG. 7A, an upper common electrode layer 110 is formed on the second wire metal layer 135. The upper common electrode layer 110 may be silver (Ag), nickel (Ni), copper (Cu), tin (Sn), indium oxide (ITO), palladium (Pd), or an alloy thereof, and the present invention is not limited thereto. That is not the case. Alternatively, the upper common electrode layer 110 may be formed of the same material as the first wire metal layer and/or the second wire metal layer 135. Alternatively, the upper common electrode layer 110 may be a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be made up of a combination of . Here, the first metal may be Ti, Co, Nb, or Sn.
그 다음, 도 7b에 도시된 바와 같이, 본딩층(160)과 기판(S)을 제거한다. Next, as shown in FIG. 7B, the bonding layer 160 and the substrate S are removed.
그 다음, 도 8a에 도시된 바와 같이, 이전에 제작된 것을 반전시키고, 도 8b에 도시된 바와 같이 기판(S)을 본딩층(160)을 이용하여 새롭게 부착한다. Next, as shown in FIG. 8A, the previously manufactured one is reversed, and a new substrate S is attached using the bonding layer 160 as shown in FIG. 8B.
그 다음, 도 9a에 도시된 바와 같이, 양극산화막 바디(140)의 일부를 제거한다. 양극산화막 바디(140)의 일부만을 양극산화막에만 반응하는 용액을 이용하여 습식 에칭함으로써, 커패시터 와이어(130)의 단부를 양극산화막 바디(140)로부터 돌출되도록 노출시킨다. 보다 구체적으로, 습식용액에 의해 양극산화막 바디(140)의 일부가 제거됨에 따라 커패시터 와이어(130)의 바닥부(wc)가 양극산화막 바디(140)로부터 돌출된다. Next, as shown in FIG. 9A, a portion of the anodized body 140 is removed. By wet etching only a portion of the anodic oxide body 140 using a solution that reacts only to the anodic oxide layer, the end of the capacitor wire 130 is exposed to protrude from the anodic oxide body 140. More specifically, as a portion of the anodized body 140 is removed by the wet solution, the bottom wc of the capacitor wire 130 protrudes from the anodized body 140.
다음으로, (iv) 하부 공통 전극층(120)을 형성하는 단계를 수행한다. Next, step (iv) of forming the lower common electrode layer 120 is performed.
도 9b에 도시된 바와 같이, 양극산화막 바디(140)의 일부가 제거된 부위에 하부 공통 전극층(120)을 형성한다. 이에 따라 커패시터 와이어(130)의 바닥부(wc)는 하부 공통 전극층(120)에 매립된다. 여기서 커패시터 와이어(130)의 주면부(wb)의 일부도 하부 공통 전극층(120)에 매립될 수 있다. As shown in FIG. 9B, the lower common electrode layer 120 is formed in the area where a portion of the anodized body 140 has been removed. Accordingly, the bottom wc of the capacitor wire 130 is buried in the lower common electrode layer 120. Here, a portion of the main surface portion (wb) of the capacitor wire 130 may also be embedded in the lower common electrode layer 120.
커패시터 와이어(130)의 바닥부(wc)는 하부 공통 전극층(120)에 매립되며 하부 공통 전극층(120)에 의해 외부로 노출되지 않게 된다. 하부 공통 전극층(120)은 양극산화막 바디(140)로부터 돌출된 커패시터 와이어(130)의 단부를 덮으면서 형성되기 때문에 접합강도가 향상되는 이점도 있다. The bottom wc of the capacitor wire 130 is buried in the lower common electrode layer 120 and is not exposed to the outside by the lower common electrode layer 120. Since the lower common electrode layer 120 is formed while covering the end of the capacitor wire 130 protruding from the anodic oxide body 140, there is also the advantage of improved bonding strength.
하부 공통 전극층(120)은 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있으며 본 발명이 이에 한정되는 것은 아니다. 또는, 하부 공통 전극층(120)은 제1 와이어 금속층 및/또는 제2 와이어 금속층(135)과 동일한 재질로 형성될 수 있다. 또는 하부 공통 전극층(120)은 제1 금속으로 이루어지는 금속막, 상기 제1 금속을 포함하는 금속 산화막, 상기 제1 금속을 포함하는 금속 질화막, 상기 제1 금속을 포함하는 금속 산질화막, 또는 이들의 조합으로 이루어질 수 있다. 여기서 제1 금속은 Ti, Co, Nb, 또는 Sn일 수 있다.The lower common electrode layer 120 may be silver (Ag), nickel (Ni), copper (Cu), tin (Sn), indium oxide (ITO), palladium (Pd), or an alloy thereof, and the present invention is not limited thereto. That is not the case. Alternatively, the lower common electrode layer 120 may be formed of the same material as the first wire metal layer and/or the second wire metal layer 135. Alternatively, the lower common electrode layer 120 may be a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be done in combination. Here, the first metal may be Ti, Co, Nb, or Sn.
다음으로, 기판(S)과 본딩층(160)을 제거하면 도 1에 도시된 커패시터 부품(100)이 완성된다. Next, the capacitor component 100 shown in FIG. 1 is completed by removing the substrate S and the bonding layer 160.
이상과 같이, 본 발명의 바람직한 제1실시예에 따른 커패시터 부품(100)은 수평 방향으로 연장된 상부 공통 전극층(110)과 수평 방향으로 연장된 하부 공통 전극층(120) 사이에 수직으로 연장된 커패시터 와이어(130)을 고밀도로 배치함으로써 단위 체적당 커패시턴스를 현저히 향상시킴과 동시에 고주파 환경에서 회로 내의 전기 흐름을 빠르게 안정화시킨다.As described above, the capacitor component 100 according to the first preferred embodiment of the present invention is a capacitor extending vertically between the upper common electrode layer 110 extending in the horizontal direction and the lower common electrode layer 120 extending in the horizontal direction. By arranging the wires 130 at high density, the capacitance per unit volume is significantly improved and at the same time, the electric flow within the circuit is quickly stabilized in a high frequency environment.
또한, 커패시터 와이어(130)는 양극산화막 바디(140)의 개구(P)에 구비되므로 고온 환경에서도 특성 변화없이 고유 특성을 발휘하게 된다.In addition, since the capacitor wire 130 is provided in the opening P of the anodized body 140, it exhibits its unique characteristics without change in characteristics even in a high temperature environment.
또한, 커패시터 와이어(130)의 단부가 하부 공통 전극층(120)에 매립되므로 하부 공통 전극층(120)과의 결합력이 향상되고 커패시터 와이어(130)에서 발생한 열에너지를 하부 공통 전극층(120)으로 발산시켜 제거하는 것이 용이하다.In addition, since the end of the capacitor wire 130 is embedded in the lower common electrode layer 120, the bonding strength with the lower common electrode layer 120 is improved and the heat energy generated in the capacitor wire 130 is dissipated and removed to the lower common electrode layer 120. It's easy to do.
제2실시예에 따른 커패시터 부품(100)Capacitor component (100) according to the second embodiment
다음으로, 본 발명에 따른 제2실시예에 대해 살펴본다. 단, 이하 설명되는 실시예들은 상기 제1실시예와 비교하여 특징적인 구성요소들을 중심으로 설명하겠으며, 제1실시예와 동일하거나 유사한 구성요소들에 대한 설명은 생략한다.Next, we will look at the second embodiment according to the present invention. However, the embodiments described below will focus on characteristic components compared to the first embodiment, and descriptions of components that are the same or similar to the first embodiment will be omitted.
도 10은 본 발명의 바람직한 제2실시예에 따른 커패시터 부품(100)의 단면도이고, 도 11a 내지 도 15는 본 발명의 바람직한 제2실시예에 따른 커패시터 부품(100)의 제조방법을 설명하기 위한 도면이다. Figure 10 is a cross-sectional view of the capacitor component 100 according to the second preferred embodiment of the present invention, and Figures 11A to 15 are for explaining the manufacturing method of the capacitor component 100 according to the second preferred embodiment of the present invention. It is a drawing.
제2실시예에 따른 커패시터 부품(100)은 하부 공통 전극층(120)의 상부에 구비되며 다수의 기공(P)을 구비하는 양극산화막 바디(140)와, 기공(P)의 적어도 일부 내에 형성된 커패시터 구조물(cs)을 포함하는 커패시터 와이어(130)와, 기공(P)의 적어도 일부 내에 형성된 기능성 구조물(fs)을 포함하는 기능성 와이어(150)를 포함하되, 커패시터 와이어(130)의 단부는 하부 공통 전극층(120)에 연결된다. The capacitor component 100 according to the second embodiment includes an anodic oxide body 140 provided on the upper part of the lower common electrode layer 120 and having a plurality of pores P, and a capacitor formed in at least a portion of the pores P. A capacitor wire 130 including a structure (cs) and a functional wire 150 including a functional structure (fs) formed in at least a portion of the pore (P), wherein an end of the capacitor wire 130 has a lower common Connected to the electrode layer 120.
기능성 와이어(150)는 기공(P)의 내부에 기능성 구조물(fs)이 충진되어 형성된다. 여기서 기능성 구조물(fs)은 금속 물질 또는 절연 물질일 수 있다. The functional wire 150 is formed by filling the interior of the pore (P) with the functional structure (fs). Here, the functional structure (fs) may be a metal material or an insulating material.
기능성 구조물(fs)이 금속 물질인 경우에는 커패시터 와이어(130)의 방열에 도움이 되거나 커패시터 와이어(130)를 주변 신호간섭으로부터 보호하는 기능을 수행할 수 있다. If the functional structure fs is made of a metal material, it may help dissipate heat from the capacitor wire 130 or may function to protect the capacitor wire 130 from peripheral signal interference.
한편 기능성 구조물(fs)이 절연 물질인 경우에는 양극산화막 바디(140)의 물성을 강화하는데 도움이 될 수 있다. 절연 물질이 기공(P) 내부에 충진됨으로써 기공(P) 자체로 남겨져 있는 구조에 비해 양극산화막 바디(140)의 전체적인 물리적인 강성이 향상되는 이점이 있다. Meanwhile, if the functional structure (fs) is an insulating material, it may help strengthen the physical properties of the anodized body 140. By filling the pores (P) with an insulating material, there is an advantage that the overall physical rigidity of the anodized body 140 is improved compared to a structure in which the pores (P) are left alone.
기능성 와이어(150)는 커패시터 와이어(130)의 주변부에 위치할 수 있다. 이 경우 기능성 와이어(150)는 외측에 위치하고 그 내측에 커패시터 와이어(130)가 위치할 수 있다. 또는 이와는 달리 기능성 와이어(150)는 커패시터 와이어(130)들 사이에 위치할 수 있다. 또는 기능성 와이어(150)는 커패시터 와이어(130)에 의해 둘러싸인 형태로 위치할 수 있다. The functional wire 150 may be located at the periphery of the capacitor wire 130. In this case, the functional wire 150 may be located on the outside and the capacitor wire 130 may be located on the inside. Alternatively, the functional wire 150 may be located between the capacitor wires 130. Alternatively, the functional wire 150 may be positioned surrounded by the capacitor wire 130.
단부의 일부가 양극산화막 바디(140)로부터 돌출되는 커패시터 와이어(130)와는 달리, 기능성 와이어(150)는 양극산화막 바디(140)로부터 돌출되지 않고 양극산화막 바디(140)의 내부에 구비된다. Unlike the capacitor wire 130 whose end part protrudes from the anodized body 140, the functional wire 150 does not protrude from the anodized body 140 but is provided inside the anodized body 140.
기능성 와이어(150)의 일단부에는 패터닝 가능 물질(153)이 구비된다. 기능성 와이어(150)의 단부는 패터닝 가능 물질(153)에 의해 폐쇄된다. 패터닝 가능 물질(153)은 절연 재질로서, 기능성 구조물(fs)이 충진된 기공(P)의 단부를 폐쇄하여 기능성 구조물(fs)이 외부로 유출되는 것을 방지하고 기능성 구조물(fs)을 외부로부터 보호한다. 패터닝 가능 물질(153)은 포토레지스트를 포함하나 이에 한정되는 것은 아니다. A patternable material 153 is provided on one end of the functional wire 150. The ends of the functional wires 150 are closed by the patternable material 153. The patternable material 153 is an insulating material that closes the end of the pore P filled with the functional structure fs to prevent the functional structure fs from leaking out and protect the functional structure fs from the outside. do. The patternable material 153 includes, but is not limited to, photoresist.
이하 도 11a 내지 도 15를 참조하여, 본 발명의 바람직한 제2 실시예에 따른 커패시터 부품(100)의 제조방법에 대해서 설명한다. 이하의 제조방법의 설명에서 제2 실시예에 따른 커패시터 부품(100)의 구성이 더욱 명확해 질 수 있다. Hereinafter, with reference to FIGS. 11A to 15, a method of manufacturing the capacitor component 100 according to a second preferred embodiment of the present invention will be described. The configuration of the capacitor component 100 according to the second embodiment may become more clear in the description of the manufacturing method below.
제2 실시예에 따른 커패시터 부품(100)의 제조방법은 (i) 양극산화막 바디(140)를 마련하는 단계, (ii) 양극산화막 바디(140)의 기공(P)에 커패시터 구조물(cs)을 충진하여 커패시터 와이어(130)를 형성하는 단계, (iii) 상부 공통 전극층(110)을 형성하는 단계, (iv) 양극산화막 바디(140)의 기공(P)에 기능성 구조물(fs)을 충진하여 기능성 와이어(150)를 형성하는 단계, 및 (v)하부 공통 전극층(120)을 형성하는 단계를 포함한다. The manufacturing method of the capacitor component 100 according to the second embodiment includes the steps of (i) preparing an anodic oxide body 140, (ii) forming a capacitor structure (cs) into the pore (P) of the anodic oxide body 140. forming the capacitor wire 130 by filling, (iii) forming the upper common electrode layer 110, (iv) filling the pores (P) of the anodic oxide body 140 with the functional structure (fs) to provide functionality. It includes forming a wire 150, and (v) forming a lower common electrode layer 120.
먼저 (i) 양극산화막 바디(140)를 마련하는 단계를 수행한다. First, the step of (i) preparing the anodic oxide body 140 is performed.
도 11a를 참조하면, 모재 금속(M)을 제거한 양극산화막 바디(140)를 준비한다. Referring to FIG. 11A, an anodized body 140 is prepared by removing the base metal (M).
양극산화 후, 모재 금속(M)을 제거하게 되면, 알루미늄 산화물(Al203) 재질의 양극산화막 바디(140)만이 남게 된다. 양극산화막 바디(140)는 배리어층(143)과 다공층(141)을 포함한다. 양극산화막 바디(140)은 양극산화시 형성된 배리어층(143)이 그대로 남아 기공(P)의 상, 하 중 일단부를 밀폐하는 구조로 형성될 수 있다. 기공은 1 ㎛ 이상 200 ㎛ 이하의 길이와 10 ㎚ 이상 1㎛ 이하의 직경을 가진다. 인접한 기공(P)간의 피치는 20 ㎚ 이상 200 ㎚이하의 거리를 가진다.After anodizing, when the base metal (M) is removed, only the anodizing film body 140 made of aluminum oxide (Al 2 0 3 ) remains. The anodized body 140 includes a barrier layer 143 and a porous layer 141. The anodized body 140 may be formed in a structure that seals the upper and lower ends of the pore P while the barrier layer 143 formed during anodization remains intact. Pores have a length of 1 ㎚ to 200 ㎛ and a diameter of 10 ㎚ to 1 ㎛. The pitch between adjacent pores (P) has a distance of 20 nm or more and 200 nm or less.
다음으로, (ii) 양극산화막 바디(140)의 기공(P)에 커패시터 구조물(cs)을 충진하여 커패시터 와이어(130)를 형성하는 단계를 수행한다. Next, the step (ii) of filling the pores (P) of the anodized body 140 with the capacitor structure (cs) to form the capacitor wire 130 is performed.
도 5b를 참조하면, 양극산화막 바디(140)를 본딩층(160)을 이용하여 기판(S)에 부착한다. 그 이후에 양극산화막 바디(140)의 상면에 패터닝 가능 물질(예를 들어, 포토레지스트(PR))을 형성하고, 패터닝 가능 물질(153)을 패터닝하여 일부의 기공(P)들을 덮지 않고 다른 일부의 기공(P)들은 덮도록 한다. 패터닝 가능 물질(153)이 덮지 않는 영역에 제1 와이어 금속층(131)을 형성한다. 제1 와이어 금속층(131)은 증착공정(CVD, PVD, ALD)을 통해 형성될 수 있다. 바람직하게, 제1 와이어 금속층(131)은 원자층 증착법(ALD)을 이용하여 증착된다. 기공(P)은 상부가 개구되고 하부는 밀폐된 우물(well) 형태로 구성되는데, 제1와이어 금속층(131)은 이러한 기공(P)의 내벽을 따라 기공(P)의 내벽에 콘포멀(coformal)하게 코팅된다. Referring to FIG. 5B, the anodized body 140 is attached to the substrate S using the bonding layer 160. After that, a patternable material (e.g., photoresist (PR)) is formed on the upper surface of the anodic oxide body 140, and the patternable material 153 is patterned so that some of the pores P are not covered and other parts are covered. The pores (P) of are covered. A first wire metal layer 131 is formed in an area not covered by the patternable material 153. The first wire metal layer 131 may be formed through a deposition process (CVD, PVD, ALD). Preferably, the first wire metal layer 131 is deposited using atomic layer deposition (ALD). The pore (P) is composed of a well shape that is open at the top and closed at the bottom, and the first wire metal layer 131 is conformal to the inner wall of the pore (P) along the inner wall of the pore (P). ) is coated.
제1 와이어 금속층(131)은 제1 금속으로 이루어지는 금속막, 상기 제1 금속을 포함하는 금속 산화막, 상기 제1 금속을 포함하는 금속 질화막, 상기 제1 금속을 포함하는 금속 산질화막, 또는 이들의 조합으로 이루어질 수 있다. 여기서 제1 금속은 Ti, Co, Nb, 또는 Sn일 수 있다The first wire metal layer 131 is a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be done in combination. Here the first metal may be Ti, Co, Nb, or Sn.
그 다음 도 12a를 참조하면, 제1와이어 금속층(131) 상에 유전층(133)을 형성한다. 유전층(133)은 증착 공정(CVD, PVD, ALD)을 통해 형성될 수 있다. 바람직하게, 유전층(133)은 원자층 증착법(ALD)을 이용하여 증착된다. 제1와이어 금속층(131)은 상부가 개구되고 하부는 밀폐된 우물(well) 형태로 구성되는데, 유전층(133)은 이러한 제1 와이어 금속층(131)의 내벽을 따라 제1 와이어 금속층(131)의 내벽에 콘포멀(coformal)하게 코팅된다. Next, referring to FIG. 12A, a dielectric layer 133 is formed on the first wire metal layer 131. The dielectric layer 133 may be formed through a deposition process (CVD, PVD, ALD). Preferably, the dielectric layer 133 is deposited using atomic layer deposition (ALD). The first wire metal layer 131 is formed in the form of a well with an open top and a closed bottom. The dielectric layer 133 is formed along the inner wall of the first wire metal layer 131. It is conformally coated on the inner wall.
유전층(133)은 제2 금속을 포함하는 금속 산화막으로 이루어질 수 있다. 상기 제2 금속은 Hf, Zr, Nb, Ce, 또는 Ti일 수 있다. The dielectric layer 133 may be made of a metal oxide film containing a second metal. The second metal may be Hf, Zr, Nb, Ce, or Ti.
그 다음 도 12b를 참조하면, 유전층(133) 상에 제2 와이어 금속층(135)을 형성한다. 제2 와이어 금속층(135)은 증착 공정(CVD, PVD, ALD)을 통해 형성될 수 있다. 바람직하게, 제2 와이어 금속층(135)은 원자층 증착법(ALD)을 이용하여 증착된다. 유전층(133)은 상부가 개구되고 하부는 밀폐된 우물(well) 형태로 구성되는데, 제2 와이어 금속층(135)은 이러한 유전층(133)의 내벽을 따라 유전층(133)의 내벽에 콘포멀(coformal)하게 코팅된다. Next, referring to FIG. 12B, a second wire metal layer 135 is formed on the dielectric layer 133. The second wire metal layer 135 may be formed through a deposition process (CVD, PVD, ALD). Preferably, the second wire metal layer 135 is deposited using atomic layer deposition (ALD). The dielectric layer 133 is composed of a well shape with the upper part open and the lower part closed. The second wire metal layer 135 is conformal to the inner wall of the dielectric layer 133 along the inner wall of the dielectric layer 133. ) is coated.
제2 와이어 금속층(135)은 유전층(133)이 코팅된 기공(P)의 나머지 공간을 모두 충진하면서 형성될 수 있다. 또는 도면에 도시된 바와는 다르게 제2 와이어 금속층(135)은 상부가 개구되고 하부는 밀폐된 우물(well)형태로 코팅되어 기공(P)을 불완전하게 충진하면서 형성될 수 있다. The second wire metal layer 135 may be formed while filling the remaining space of the pore P coated with the dielectric layer 133. Alternatively, unlike what is shown in the drawing, the second wire metal layer 135 may be coated in a well shape with an open top and a closed bottom, thereby forming the pores P incompletely filled.
제2 와이어 금속층(135)은 제1 금속으로 이루어지는 금속막, 상기 제1 금속을 포함하는 금속 산화막, 상기 제1 금속을 포함하는 금속 질화막, 상기 제1 금속을 포함하는 금속 산질화막, 또는 이들의 조합으로 이루어질 수 있다. 여기서 제1 금속은 Ti, Co, Nb, 또는 Sn일 수 있다The second wire metal layer 135 is a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be done in combination. Here the first metal may be Ti, Co, Nb, or Sn.
이상과 같이 기공(P)내에 커패시터 구조물(cs)을 충진함으로써 커패시터 와이어(130)를 구성한다. 커패시터 와이어(130)는 협피치 간격으로 고밀도로 형성되기 때문에 단위 체적당 커패시턴스를 크게 향상시킬 수 있게 된다. As described above, the capacitor wire 130 is formed by filling the pores (P) with the capacitor structure (cs). Since the capacitor wire 130 is formed at high density at narrow pitch intervals, capacitance per unit volume can be greatly improved.
다음으로, (iii) 상부 공통 전극층(110)을 형성하는 단계를 수행한다. Next, step (iii) of forming the upper common electrode layer 110 is performed.
도 13a를 참조하면, 제2 와이어 금속층(135)의 상부에 상부 공통 전극층(110)을 형성한다. 상부 공통 전극층(110)은 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있으며 본 발명이 이에 한정되는 것은 아니다. 또는, 상부 공통 전극층(110)은 제1 와이어 금속층 및/또는 제2 와이어 금속층(135)과 동일한 재질로 형성될 수 있다. 또는, 상부 공통 전극층(110)은 제1 금속으로 이루어지는 금속막, 상기 제1 금속을 포함하는 금속 산화막, 상기 제1 금속을 포함하는 금속 질화막, 상기 제1 금속을 포함하는 금속 산질화막, 또는 이들의 조합으로 이루어질 수 있다. 여기서 제1 금속은 Ti, Co, Nb, 또는 Sn일 수 있다.Referring to FIG. 13A, an upper common electrode layer 110 is formed on the second wire metal layer 135. The upper common electrode layer 110 may be silver (Ag), nickel (Ni), copper (Cu), tin (Sn), indium oxide (ITO), palladium (Pd), or an alloy thereof, and the present invention is not limited thereto. That is not the case. Alternatively, the upper common electrode layer 110 may be formed of the same material as the first wire metal layer and/or the second wire metal layer 135. Alternatively, the upper common electrode layer 110 may be a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be made up of a combination of . Here, the first metal may be Ti, Co, Nb, or Sn.
다음으로, (iv) 양극산화막 바디(140)의 기공(P)에 기능성 구조물(fs)을 충진하여 기능성 와이어(150)를 형성하는 단계를 수행한다. Next, (iv) filling the pores (P) of the anodized body 140 with the functional structure (fs) to form the functional wire 150 is performed.
도 13a를 참조하면, 양극산화막 바디(140)의 상면에 있는 패터닝 가능 물질(153)은 적절한 방법에 의해 제거될 수 있다. 패터닝 가능 물질(153)이 제거된 부분의 기공(P) 내부에 기능성 구조물(fs)을 충진하여 기능성 와이어(150)를 형성한다. 기능성 구조물(fs)은 증착 방법에 의해 형성될 수 있으나 이에 한정되는 것은 아니다. 기능성 구조물(fs)은 금속 물질 또는 절연 물질을 포함한다. Referring to FIG. 13A, the patternable material 153 on the upper surface of the anodized body 140 can be removed by an appropriate method. The functional wire 150 is formed by filling the functional structure (fs) inside the pore (P) of the portion from which the patternable material 153 was removed. The functional structure fs may be formed by a deposition method, but is not limited thereto. The functional structure (fs) includes a metallic material or an insulating material.
한편, (iii) 상부 공통 전극층(110)을 형성하는 단계를 먼저 수행하고, (iv) 양극산화막 바디(140)의 기공(P)에 기능성 구조물(fs)을 충진하여 기능성 와이어(150)를 형성하는 단계를 수행하는 것으로 설명하였으나, 이에 한정되는 것은 아니고, 그 순서가 바뀌여도 무방하다. Meanwhile, the step of (iii) forming the upper common electrode layer 110 is first performed, and (iv) the pores (P) of the anodic oxide body 140 are filled with the functional structure (fs) to form the functional wire 150. Although it has been described as carrying out the steps, it is not limited to this, and the order may be changed.
그 다음, 도 13b를 참조하면, 기능성 와이어(150)가 형성된 부분의 기공(P)의 상부는 패터닝 가능 물질(153)로 덮혀진다. 다시 말해, 패터닝 가능 물질(153)이 기능성 와이어(150)의 상부를 커버하여 기능성 와이어(150)를 외부로부터 보호한다. Next, referring to FIG. 13B, the upper part of the pore P in the portion where the functional wire 150 is formed is covered with the patternable material 153. In other words, the patternable material 153 covers the top of the functional wire 150 to protect the functional wire 150 from the outside.
그 다음, 도 14a를 참조하면, 이전 단계에서 제작된 것을 반전하여 본딩층(160)을 이용하여 새로운 기판(S)에 부착한다. 그 다음, 상부에 있던 기존 기판(S)을 제거하고 그 위치에 패터닝 가능 물질(153)을 패터닝하여 형성한다. Next, referring to FIG. 14A, the one manufactured in the previous step is reversed and attached to a new substrate (S) using the bonding layer 160. Next, the existing substrate (S) on the upper side is removed, and a patternable material 153 is patterned and formed at that location.
그 다음, 도 14b를 참조하면, 양극산화막 바디(140)의 일부를 제거한다. 양극산화막 바디(140)의 일부만을 양극산화막에만 반응하는 용액을 이용하여 습식 에칭함으로써, 커패시터 와이어(130)의 단부가 양극산화막 바디(140)로부터 돌출되어 노출되도록 한다. 보다 구체적으로, 습식용액에 의해 양극산화막 바디(140)의 일부가 제거됨에 따라 커패시터 와이어(130)의 바닥부(wc)가 양극산화막 바디(140)로부터 돌출된다. Next, referring to FIG. 14b, a portion of the anodized body 140 is removed. By wet etching only a portion of the anodic oxide body 140 using a solution that reacts only to the anodic oxide layer, the end of the capacitor wire 130 is exposed and protrudes from the anodic oxide body 140. More specifically, as a portion of the anodized body 140 is removed by the wet solution, the bottom wc of the capacitor wire 130 protrudes from the anodized body 140.
다음으로, (iv) 하부 공통 전극층(120)을 형성하는 단계를 수행한다. Next, step (iv) of forming the lower common electrode layer 120 is performed.
도 15에 도시된 바와 같이, 양극산화막 바디(140)의 일부가 제거된 부위에 하부 공통 전극층(120)을 형성한다. 이에 따라 커패시터 와이어(130)의 바닥부(wc)는 하부 공통 전극층(120)에 매립된다. 커패시터 와이어(130)의 바닥부(wc)는 하부 공통 전극층(120)에 매립되며 하부 공통 전극층(120)에 의해 외부로 노출되지 않게 된다. 하부 공통 전극층(120)은 양극산화막 바디(140)로부터 돌출된 커패시터 와이어(130)의 단부를 덮으면서 형성되기 때문에 접합강도가 향상되는 이점도 있다. As shown in FIG. 15, the lower common electrode layer 120 is formed in the area where a portion of the anodized body 140 has been removed. Accordingly, the bottom wc of the capacitor wire 130 is buried in the lower common electrode layer 120. The bottom wc of the capacitor wire 130 is buried in the lower common electrode layer 120 and is not exposed to the outside by the lower common electrode layer 120. Since the lower common electrode layer 120 is formed while covering the end of the capacitor wire 130 protruding from the anodic oxide body 140, there is also the advantage of improved bonding strength.
하부 공통 전극층(120)은 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있으며 본 발명이 이에 한정되는 것은 아니다. 또는, 하부 공통 전극층(120)은 제1 와이어 금속층 및/또는 제2 와이어 금속층(135)과 동일한 재질로 형성될 수 있다. 또는 하부 공통 전극층(120)은 제1 금속으로 이루어지는 금속막, 상기 제1 금속을 포함하는 금속 산화막, 상기 제1 금속을 포함하는 금속 질화막, 상기 제1 금속을 포함하는 금속 산질화막, 또는 이들의 조합으로 이루어질 수 있다. 여기서 제1 금속은 Ti, Co, Nb, 또는 Sn일 수 있다.The lower common electrode layer 120 may be silver (Ag), nickel (Ni), copper (Cu), tin (Sn), indium oxide (ITO), palladium (Pd), or an alloy thereof, and the present invention is not limited thereto. That is not the case. Alternatively, the lower common electrode layer 120 may be formed of the same material as the first wire metal layer and/or the second wire metal layer 135. Alternatively, the lower common electrode layer 120 may be a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be done in combination. Here, the first metal may be Ti, Co, Nb, or Sn.
다음으로, 기판(S)과 본딩층(160)을 제거하면 도 10에 도시된 커패시터 부품(100)이 완성된다. Next, the capacitor component 100 shown in FIG. 10 is completed by removing the substrate S and the bonding layer 160.
제3실시예에 따른 커패시터 부품(100)Capacitor component (100) according to the third embodiment
다음으로, 본 발명에 따른 제3실시예에 대해 살펴본다. 단, 이하 설명되는 실시예들은 상기 제1실시예와 비교하여 특징적인 구성요소들을 중심으로 설명하겠으며, 제1실시예와 동일하거나 유사한 구성요소들에 대한 설명은 생략한다.Next, we will look at the third embodiment according to the present invention. However, the embodiments described below will be described focusing on characteristic components compared to the first embodiment, and descriptions of components that are the same or similar to the first embodiment will be omitted.
도 16은 본 발명의 바람직한 제3실시예에 따른 커패시터 부품(100)의 단면도이고, 도 17a 내지 도 21은 본 발명의 바람직한 제3실시예에 따른 커패시터 부품(100)의 제조방법을 설명하기 위한 도면이다. Figure 16 is a cross-sectional view of the capacitor component 100 according to the third preferred embodiment of the present invention, and Figures 17A to 21 are for explaining the manufacturing method of the capacitor component 100 according to the third preferred embodiment of the present invention. It is a drawing.
제3실시예에 따른 커패시터 부품(100)은 제1와이어 금속층(131)이 양극산화막 바디(140)의 표면에는 형성되지 않고 기공(P)이 내부에만 형성된다는 점에서 제1실시예에 따른 커패시터 부품(100)과 차이가 있고 나머지 구성은 동일하다. The capacitor component 100 according to the third embodiment is similar to the capacitor according to the first embodiment in that the first wire metal layer 131 is not formed on the surface of the anodized body 140 and the pores P are formed only on the inside. There is a difference from part 100, and the remaining configuration is the same.
제3실시예에서 제1 와이어 금속층(131)은, 커패시터 와이어(130)의 표면부(wa)에는 형성되지 않고 커패시터 와이어(130)의 주면부(wb)와 바닥부(wc)에만 형성되어 있다는 점에서, 커패시터 와이어(130)의 표면부(wa), 주면부(wb) 및 바닥부(wc)에 형성되는 제1실시예에 따른 구성과 차이가 있다. In the third embodiment, the first wire metal layer 131 is not formed on the surface portion (wa) of the capacitor wire 130, but is formed only on the main surface portion (wb) and the bottom portion (wc) of the capacitor wire 130. In this respect, there is a difference from the configuration formed in the surface portion (wa), the main surface portion (wb), and the bottom portion (wc) of the capacitor wire 130 according to the first embodiment.
이하 도 17a 내지 도 21을 참조하여, 본 발명의 바람직한 제3 실시예에 따른 커패시터 부품(100)의 제조방법에 대해서 설명한다. 이하의 제조방법의 설명에서 제3 실시예에 따른 커패시터 부품(100)의 구성이 더욱 명확해 질 수 있다. Hereinafter, with reference to FIGS. 17A to 21, a method of manufacturing the capacitor component 100 according to a third preferred embodiment of the present invention will be described. The configuration of the capacitor component 100 according to the third embodiment may become clearer in the description of the manufacturing method below.
제3 실시예에 따른 커패시터 부품(100)의 제조방법은 (i) 양극산화막 바디(140)를 마련하는 단계, (ii) 양극산화막 바디(140)의 기공(P)에 커패시터 구조물(cs)을 충진하여 커패시터 와이어(130)를 형성하는 단계, (iii) 상부 공통 전극층(110)을 형성하는 단계, 및 (iv) 하부 공통 전극층(120)을 형성하는 단계를 포함한다. The manufacturing method of the capacitor component 100 according to the third embodiment includes (i) preparing an anodic oxide body 140, (ii) forming a capacitor structure (cs) into the pore (P) of the anodic oxide body 140. It includes filling to form the capacitor wire 130, (iii) forming the upper common electrode layer 110, and (iv) forming the lower common electrode layer 120.
먼저 (i) 양극산화막 바디(140)를 마련하는 단계를 수행한다. First, the step of (i) preparing the anodic oxide body 140 is performed.
도 17a를 참조하면, 모재 금속(M)을 제거한 양극산화막 바디(140)를 준비한다. Referring to FIG. 17A, the anodized body 140 is prepared by removing the base metal (M).
양극산화 후, 모재 금속(M)을 제거하게 되면, 알루미늄 산화물(Al203) 재질의 양극산화막 바디(140)만이 남게 된다. 양극산화막 바디(140)는 배리어층(143)과 다공층(141)을 포함한다. 양극산화막 바디(140)은 양극산화시 형성된 배리어층(143)이 그대로 남아 기공(P)의 상, 하 중 일단부를 밀폐하는 구조로 형성될 수 있다. After anodizing, when the base metal (M) is removed, only the anodizing film body 140 made of aluminum oxide (Al 2 0 3 ) remains. The anodized body 140 includes a barrier layer 143 and a porous layer 141. The anodized body 140 may be formed in a structure that seals the upper and lower ends of the pore P while the barrier layer 143 formed during anodization remains intact.
다공층(141)의 상부에는 크라운 돌기(CD)가 형성된다. 각각의 기공(P)을 기준으로 그 상면은 오목한 홈이 형태를 가지게 되고 오목한 홈들이 인접한 오목한 홈들과 서로 중첩되면서 크라운 돌기(CD)가 형성된다. A crown protrusion (CD) is formed on the upper part of the porous layer 141. Based on each pore (P), the upper surface has the shape of a concave groove, and the concave grooves overlap with adjacent concave grooves to form a crown projection (CD).
다음으로, (ii) 양극산화막 바디(140)의 기공(P)에 커패시터 구조물(cs)을 충진하여 커패시터 와이어(130)를 형성하는 단계를 수행한다. Next, the step (ii) of filling the pores (P) of the anodized body 140 with the capacitor structure (cs) to form the capacitor wire 130 is performed.
도 17b를 참조하면, 양극산화막 바디(140)를 본딩층(160)을 이용하여 기판(S)에 부착한다. 그 이후에 양극산화막 바디(140)의 상면에 제1 와이어 금속층(131)을 형성한다. 제1 와이어 금속층(131)은 증착공정(CVD, PVD, ALD)을 통해 형성될 수 있다. 바람직하게, 제1 와이어 금속층(131)은 원자층 증착법(ALD)을 이용하여 증착된다. 기공(P)은 상부가 개구되고 하부는 밀폐된 우물(well) 형태로 구성되는데, 제1와이어 금속층(131)은 이러한 기공(P)의 내벽을 따라 기공(P)의 내벽에 콘포멀(coformal)하게 코팅된다. 제1 와이어 금속층(131)은 크라운 돌기(CD)의 표면 상에서도 전체적으로 균일하게 코팅된다. Referring to FIG. 17B, the anodized body 140 is attached to the substrate S using the bonding layer 160. Afterwards, a first wire metal layer 131 is formed on the upper surface of the anodized body 140. The first wire metal layer 131 may be formed through a deposition process (CVD, PVD, ALD). Preferably, the first wire metal layer 131 is deposited using atomic layer deposition (ALD). The pore (P) is composed of a well shape that is open at the top and closed at the bottom, and the first wire metal layer 131 is conformal to the inner wall of the pore (P) along the inner wall of the pore (P). ) is coated. The first wire metal layer 131 is uniformly coated entirely on the surface of the crown projection (CD).
그 다음, 도 18a를 참조하면, 양극산화막 바디(140)의 상면을 평탄화한다. 화학적 기계적 연마(CMP) 공정을 통해 크라운 돌기(CD)를 제거하면서 평탄화시킨다. 크라운 돌기(CD) 부분이 제거됨에 따라 양극산화막 바디(140)의 표면에는 제1와이어 금속층(131)이 존재하지 않고, 제1 와이어 금속층(131)은 기공(P)의 내부에만 구비된다. Next, referring to FIG. 18A, the upper surface of the anodized body 140 is planarized. Crown protrusions (CDs) are removed and flattened through a chemical mechanical polishing (CMP) process. As the crown projection (CD) portion is removed, the first wire metal layer 131 does not exist on the surface of the anodized body 140, and the first wire metal layer 131 is provided only inside the pore (P).
제1 와이어 금속층(131)은 제1 금속으로 이루어지는 금속막, 상기 제1 금속을 포함하는 금속 산화막, 상기 제1 금속을 포함하는 금속 질화막, 상기 제1 금속을 포함하는 금속 산질화막, 또는 이들의 조합으로 이루어질 수 있다. 여기서 제1 금속은 Ti, Co, Nb, 또는 Sn일 수 있다The first wire metal layer 131 is a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be done in combination. Here the first metal may be Ti, Co, Nb, or Sn.
그 다음 도 18b를 참조하면, 제1와이어 금속층(131) 상에 유전층(133)을 형성한다. 유전층(133)은 증착 공정(CVD, PVD, ALD)을 통해 형성될 수 있다. 바람직하게, 유전층(133)은 원자층 증착법(ALD)을 이용하여 증착된다. 제1와이어 금속층(131)은 상부가 개구되고 하부는 밀폐된 우물(well) 형태로 구성되는데, 유전층(133)은 이러한 제1 와이어 금속층(131)의 내벽을 따라 제1 와이어 금속층(131)의 내벽에 콘포멀(coformal)하게 코팅된다. 유전층(133)은 양극산화막 바디(140)의 표면에도 형성된다. Next, referring to FIG. 18B, a dielectric layer 133 is formed on the first wire metal layer 131. The dielectric layer 133 may be formed through a deposition process (CVD, PVD, ALD). Preferably, the dielectric layer 133 is deposited using atomic layer deposition (ALD). The first wire metal layer 131 is configured in the form of a well with an open top and a closed bottom. The dielectric layer 133 is formed along the inner wall of the first wire metal layer 131. It is conformally coated on the inner wall. The dielectric layer 133 is also formed on the surface of the anodized body 140.
유전층(133)은 제2 금속을 포함하는 금속 산화막으로 이루어질 수 있다. 상기 제2 금속은 Hf, Zr, Nb, Ce, 또는 Ti일 수 있다. The dielectric layer 133 may be made of a metal oxide film containing a second metal. The second metal may be Hf, Zr, Nb, Ce, or Ti.
그 다음 도 19a를 참조하면, 유전층(133) 상에 제2 와이어 금속층(135)을 형성한다. 제2 와이어 금속층(135)은 증착 공정(CVD, PVD, ALD)을 통해 형성될 수 있다. 바람직하게, 제2 와이어 금속층(135)은 원자층 증착법(ALD)을 이용하여 증착된다. 유전층(133)은 상부가 개구되고 하부는 밀폐된 우물(well) 형태로 구성되는데, 제2 와이어 금속층(135)은 이러한 유전층(133)의 내벽을 따라 유전층(133)의 내벽에 콘포멀(coformal)하게 코팅된다. Next, referring to FIG. 19A, a second wire metal layer 135 is formed on the dielectric layer 133. The second wire metal layer 135 may be formed through a deposition process (CVD, PVD, ALD). Preferably, the second wire metal layer 135 is deposited using atomic layer deposition (ALD). The dielectric layer 133 is composed of a well shape with the upper part open and the lower part closed. The second wire metal layer 135 is conformal to the inner wall of the dielectric layer 133 along the inner wall of the dielectric layer 133. ) is coated.
제2 와이어 금속층(135)은 유전층(133)이 코팅된 기공(P)의 나머지 공간을 모두 충진하면서 형성될 수 있다. 또는 도면에 도시된 바와는 다르게 제2 와이어 금속층(135)은 상부가 개구되고 하부는 밀폐된 우물(well)형태로 코팅되어 기공(P)을 불완전하게 충진하면서 형성될 수 있다. The second wire metal layer 135 may be formed while filling the remaining space of the pore P coated with the dielectric layer 133. Alternatively, unlike what is shown in the drawing, the second wire metal layer 135 may be coated in a well shape with an open top and a closed bottom, thereby forming the pores P incompletely filled.
제2 와이어 금속층(135)은 제1 금속으로 이루어지는 금속막, 상기 제1 금속을 포함하는 금속 산화막, 상기 제1 금속을 포함하는 금속 질화막, 상기 제1 금속을 포함하는 금속 산질화막, 또는 이들의 조합으로 이루어질 수 있다. 여기서 제1 금속은 Ti, Co, Nb, 또는 Sn일 수 있다The second wire metal layer 135 is a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be done in combination. Here the first metal may be Ti, Co, Nb, or Sn.
이상과 같이 기공(P)내에 커패시터 구조물(cs)을 충진함으로써 커패시터 와이어(130)를 구성한다. 커패시터 와이어(130)는 협피치 간격으로 고밀도로 형성되기 때문에 단위 체적당 커패시턴스를 크게 향상시킬 수 있게 된다. As described above, the capacitor wire 130 is formed by filling the pores (P) with the capacitor structure (cs). Since the capacitor wire 130 is formed at high density at narrow pitch intervals, capacitance per unit volume can be greatly improved.
다음으로, (iii) 상부 공통 전극층(110)을 형성하는 단계를 수행한다. Next, step (iii) of forming the upper common electrode layer 110 is performed.
도 19b를 참조하면, 제2 와이어 금속층(135)의 상부에 상부 공통 전극층(110)을 형성한다. 상부 공통 전극층(110)은 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있으며 본 발명이 이에 한정되는 것은 아니다. 또는, 상부 공통 전극층(110)은 제1 와이어 금속층 및/또는 제2 와이어 금속층(135)과 동일한 재질로 형성될 수 있다. 또는, 상부 공통 전극층(110)은 제1 와이어 금속층(131)은 제1 금속으로 이루어지는 금속막, 상기 제1 금속을 포함하는 금속 산화막, 상기 제1 금속을 포함하는 금속 질화막, 상기 제1 금속을 포함하는 금속 산질화막, 또는 이들의 조합으로 이루어질 수 있다. 여기서 제1 금속은 Ti, Co, Nb, 또는 Sn일 수 있다.Referring to FIG. 19B, the upper common electrode layer 110 is formed on the second wire metal layer 135. The upper common electrode layer 110 may be silver (Ag), nickel (Ni), copper (Cu), tin (Sn), indium oxide (ITO), palladium (Pd), or an alloy thereof, and the present invention is not limited thereto. That is not the case. Alternatively, the upper common electrode layer 110 may be formed of the same material as the first wire metal layer and/or the second wire metal layer 135. Alternatively, the upper common electrode layer 110 may include a first wire metal layer 131 including a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, and the first metal. It may be composed of a metal oxynitride film including a metal oxynitride film, or a combination thereof. Here, the first metal may be Ti, Co, Nb, or Sn.
그 다음, 도 20a에 도시된 바와 같이, 본딩층(160)과 기판(S)을 제거한다. 그 다음, 이전에 제작된 것을 반전시키고, 기판(S)을 본딩층(160)을 이용하여 부착한다. Next, as shown in FIG. 20A, the bonding layer 160 and the substrate S are removed. Next, the previously manufactured one is reversed, and the substrate S is attached using the bonding layer 160.
그 다음, 도 20b에 도시된 바와 같이, 양극산화막 바디(140)의 일부를 제거한다. 양극산화막 바디(140)의 일부만을 양극산화막에만 반응하는 용액을 이용하여 습식 에칭함으로써, 커패시터 와이어(130)의 단부가 양극산화막 바디(140)로부터 돌출되어 노출된다. 보다 구체적으로, 습식용액에 의해 양극산화막 바디(140)의 일부가 제거됨에 따라 커패시터 와이어(130)의 바닥부(wc)가 양극산화막 바디(140)로부터 돌출된다. Next, as shown in FIG. 20B, a portion of the anodized body 140 is removed. By wet etching only a portion of the anodic oxide body 140 using a solution that reacts only to the anodic oxide layer, the end of the capacitor wire 130 protrudes from the anodic oxide body 140 and is exposed. More specifically, as a portion of the anodized body 140 is removed by the wet solution, the bottom wc of the capacitor wire 130 protrudes from the anodized body 140.
다음으로, (iv) 하부 공통 전극층(120)을 형성하는 단계를 수행한다. Next, step (iv) of forming the lower common electrode layer 120 is performed.
도 21에 도시된 바와 같이, 양극산화막 바디(140)의 일부가 제거된 부위에 하부 공통 전극층(120)을 형성한다. 이에 따라 커패시터 와이어(130)의 바닥부(wc)는 하부 공통 전극층(120)에 매립된다. 커패시터 와이어(130)의 바닥부(wc)는 하부 공통 전극층(120)에 매립되며 하부 공통 전극층(120)에 의해 외부로 노출되지 않게 된다. 하부 공통 전극층(120)은 양극산화막 바디(140)로부터 돌출된 커패시터 와이어(130)의 단부를 덮으면서 형성되기 때문에 접합강도가 향상되는 이점도 있다. As shown in FIG. 21, the lower common electrode layer 120 is formed in the area where a portion of the anodized body 140 has been removed. Accordingly, the bottom wc of the capacitor wire 130 is buried in the lower common electrode layer 120. The bottom wc of the capacitor wire 130 is buried in the lower common electrode layer 120 and is not exposed to the outside by the lower common electrode layer 120. Since the lower common electrode layer 120 is formed while covering the end of the capacitor wire 130 protruding from the anodic oxide body 140, there is also the advantage of improved bonding strength.
하부 공통 전극층(120)은 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있으며 본 발명이 이에 한정되는 것은 아니다. 또는, 하부 공통 전극층(120)은 제1 와이어 금속층 및/또는 제2 와이어 금속층(135)과 동일한 재질로 형성될 수 있다. 또는, 하부 공통 전극층(120)은 제1 금속으로 이루어지는 금속막, 상기 제1 금속을 포함하는 금속 산화막, 상기 제1 금속을 포함하는 금속 질화막, 상기 제1 금속을 포함하는 금속 산질화막, 또는 이들의 조합으로 이루어질 수 있다. 여기서 제1 금속은 Ti, Co, Nb, 또는 Sn일 수 있다.The lower common electrode layer 120 may be silver (Ag), nickel (Ni), copper (Cu), tin (Sn), indium oxide (ITO), palladium (Pd), or an alloy thereof, and the present invention is not limited thereto. That is not the case. Alternatively, the lower common electrode layer 120 may be formed of the same material as the first wire metal layer and/or the second wire metal layer 135. Alternatively, the lower common electrode layer 120 may be a metal film made of a first metal, a metal oxide film containing the first metal, a metal nitride film containing the first metal, a metal oxynitride film containing the first metal, or any of these. It can be made up of a combination of . Here, the first metal may be Ti, Co, Nb, or Sn.
다음으로, 기판(S)과 본딩층(160)을 제거하면 도 16에 도시된 커패시터 부품(100)이 완성된다. Next, the capacitor component 100 shown in FIG. 16 is completed by removing the substrate S and the bonding layer 160.
집적회로 칩 패키지(1000)Integrated circuit chip package (1000)
도 22는 본 발명의 바람직한 실시예에 따른 커패시터 부품(100)이 내장된 집적회로 칩 패키지(1000)의 단면도이다. Figure 22 is a cross-sectional view of an integrated circuit chip package 1000 with a built-in capacitor component 100 according to a preferred embodiment of the present invention.
본 발명의 바람직한 실시예에 따른 집적회로 칩 패키지(1000)는 패키지 기판(1300)과, 패키지 기판(1300) 상에 실장된 반도체 칩(1200)과, 반도체 칩(1200)을 보호하는 몰딩부(1100)와, 패키지 기판(1300) 내에 구비되거나 패키지 기판(1300) 상에 구비된 커패시터 부품(100)을 포함한다. The integrated circuit chip package 1000 according to a preferred embodiment of the present invention includes a package substrate 1300, a semiconductor chip 1200 mounted on the package substrate 1300, and a molding portion ( 1100 and a capacitor component 100 provided in or on the package substrate 1300.
반도체 칩(1200)은 로직 회로를 포함하는 로직 칩일 수 있다. 로직 칩은 메모리 칩들을 제어하는 컨트롤러일 수 있다. 다른 예시적인 실시예들에서, 반도체 칩(1200)은 메모리 칩일 수 있다. 메모리 칩은 다양한 형태의 메모리 회로를 포함할 수 있다. 메모리 회로는 DRAM(Dynamic Random access memory), SRAM(static RAM), FRAM(ferromagnetic RAM), PRAM(phase change RAM), MRAM(magnetic RAM), RRAM(resistive RAM), ROM(read only memory), MROM(mask ROM), PROM(programmable ROM), EPROM(erasable ROM), EEPROM(electrically erasable ROM), 또는 이들의 조합으로 이루어질 수 있다.The semiconductor chip 1200 may be a logic chip including a logic circuit. The logic chip may be a controller that controls memory chips. In other example embodiments, the semiconductor chip 1200 may be a memory chip. Memory chips may include various types of memory circuits. Memory circuits include dynamic random access memory (DRAM), static RAM (SRAM), ferromagnetic RAM (FRAM), phase change RAM (PRAM), magnetic RAM (MRAM), resistive RAM (RRAM), read only memory (ROM), and MROM. (mask ROM), programmable ROM (PROM), erasable ROM (EPROM), electrically erasable ROM (EEPROM), or a combination thereof.
패키지 기판(1300)은 반도체 칩(1200)에 포함된 복수의 칩 패드(1210)와 전기적으로 연결되도록 구성된 복수의 배선층(1310)과, 복수의 배선층(1310) 중 서로 인접한 복수의 배선층(1310)을 선택적으로 절연하기 위한 절연막(1320)을 포함할 수 있다. 패키지 기판(1300)에 포함된 복수의 배선층(1310)은 Al, Cu, Sn, Ni, Au, Pt, 또는 이들의 합금을 포함할 수 있다. 복수의 외부 접속 부재(1600)가 패키지 기판(1300)에 연결될 수 있다.The package substrate 1300 includes a plurality of wiring layers 1310 configured to be electrically connected to a plurality of chip pads 1210 included in the semiconductor chip 1200, and a plurality of wiring layers 1310 adjacent to each other among the plurality of wiring layers 1310. It may include an insulating film 1320 to selectively insulate. The plurality of wiring layers 1310 included in the package substrate 1300 may include Al, Cu, Sn, Ni, Au, Pt, or alloys thereof. A plurality of external connection members 1600 may be connected to the package substrate 1300.
패키지 기판(1300)은 커패시터 부품(100)를 포함한다. 커패시터 부품(100)은 반도체 칩(1200)에 포함된 복수의 칩 패드(1210) 중 일부 칩 패드(1210), 또는 패키지 기판(1300)에 포함된 복수의 배선층(1310) 중에서 선택되는 일부 배선층(1310)에 전기적으로 연결 가능하도록 구성될 수 있다. 커패시터 부품(100)는 제1내지 제3실시예에 따른 커패시터 부품(100) 중에서 선택되는 어느 하나를 포함할 수 있다.The package substrate 1300 includes a capacitor component 100. The capacitor component 100 includes some chip pads 1210 among the plurality of chip pads 1210 included in the semiconductor chip 1200, or some wiring layers selected from among the plurality of wiring layers 1310 included in the package substrate 1300 ( 1310) may be configured to be electrically connectable. The capacitor component 100 may include any one selected from the capacitor components 100 according to the first to third embodiments.
반도체 칩(1200)의 고집적화, 고속화 경향에 따라 집적회로 칩 패키지(1000)의 내부 및 외부의 배선에서 고속 스위칭으로 인하여 접지면과 전원단에서 발생되는 노이즈가 반도체 칩(1200)의 오동작을 일으킬 수 있다. 하지만, 본 발명에 따른 커패시터 부품(100)은 이러한 노이즈에 따른 영향을 최소화한다. 본 발명에 따른 커패시터 부품(100)을 구비하는 집적회로 칩 패키지(1000)는 커패시터 부품(100)의 장점에 기반하여 기존의 MLCC에 비해 고주파 환경에서 우수한 성능을 발휘하여 스마트워치 등의 소형 IT기기, HPC, 고주파 대역의 5G 분야에서 유리하게 적용될 수 있다. As the semiconductor chip 1200 becomes more highly integrated and faster, noise generated at the ground plane and power terminal due to high-speed switching in the internal and external wiring of the integrated circuit chip package 1000 may cause malfunction of the semiconductor chip 1200. there is. However, the capacitor component 100 according to the present invention minimizes the influence of such noise. The integrated circuit chip package 1000 including the capacitor component 100 according to the present invention exhibits superior performance in a high-frequency environment compared to existing MLCCs based on the advantages of the capacitor component 100, and can be used in small IT devices such as smartwatches. , HPC, and 5G fields in high frequency bands can be advantageously applied.
전술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.As described above, although the present invention has been described with reference to preferred embodiments, those skilled in the art may modify the present invention in various ways without departing from the spirit and scope of the present invention as set forth in the following patent claims. Or, it can be carried out in modification.
[부호의 설명][Explanation of symbols]
100: 커패시터 부품100: Capacitor parts
110: 상부 공통 전극층110: upper common electrode layer
120 : 하부 공통 전극층120: lower common electrode layer
130: 커패시터 와이어130: capacitor wire
140: 양극산화막 바디140: Anodic oxide body
150: 기능성 와이어150: Functional wire

Claims (15)

  1. 다수의 기공을 구비하는 양극산화막 바디;An anodized body having multiple pores;
    상기 기공의 내벽 상에 구비하는 제1 와이어 금속층;a first wire metal layer provided on the inner wall of the pore;
    상기 제1 와이어 금속층 상에 구비되는 유전층;a dielectric layer provided on the first wire metal layer;
    상기 유전층 상에 구비되는 제2 와이어 금속층; 및a second wire metal layer provided on the dielectric layer; and
    상기 바디의 하부에서 상기 제1 와이어 금속층과 연결되는 하부 공통전극층을 포함하는, 커패시터 부품. A capacitor component comprising a lower common electrode layer connected to the first wire metal layer at a lower portion of the body.
  2. 제1항에 있어서,According to paragraph 1,
    상기 제1 와이어 금속층의 단부는 상기 양극산화막 바디의 하부에서 돌출되어 상기 하부 공통 전극층에 매립되는, 커패시터 부품. An end of the first wire metal layer protrudes from a lower portion of the anodized body and is buried in the lower common electrode layer.
  3. 하부 공통 전극층;lower common electrode layer;
    상기 공통 전극층의 상부에 구비되며 다수의 기공을 구비하는 양극산화막 바디; 및an anodized body provided on the common electrode layer and having a plurality of pores; and
    상기 기공 내에 형성된 커패시터 구조물을 포함하는 커패시터 와이어;를 포함하되,A capacitor wire including a capacitor structure formed in the pores,
    상기 커패시터 와이어의 단부는 상기 하부 공통 전극층에 연결되는, 커패시터 부품.An end of the capacitor wire is connected to the lower common electrode layer.
  4. 제3항에 있어서,According to paragraph 3,
    상기 커패시터 와이어는, The capacitor wire is,
    상기 기공의 내벽 상에 구비하는 제1 와이어 금속층;a first wire metal layer provided on the inner wall of the pore;
    상기 제1 와이어 금속층 상에 구비되는 유전층; 및a dielectric layer provided on the first wire metal layer; and
    상기 유전층 상에 구비되는 제2 와이어 금속층;을 포함하는, 커패시터 부품. A capacitor component comprising: a second wire metal layer provided on the dielectric layer.
  5. 제3항에 있어서,According to paragraph 3,
    상기 커패시터 와이어의 단부는 상기 양극산화막 바디의 하부에서 돌출되어 상기 하부 공통 전극층에 매립되는, 커패시터 부품. An end of the capacitor wire protrudes from a lower portion of the anodized body and is embedded in the lower common electrode layer.
  6. 제3항에 있어서, According to paragraph 3,
    상기 커패시터 와이어는, The capacitor wire is,
    상기 양극산화막 바디의 표면에 구비되는 표면부;a surface portion provided on the surface of the anodized body;
    상기 기공의 내벽 상에 구비되는 주면부; 및a main surface provided on the inner wall of the pore; and
    상기 주면부와 연속되어 형성되되 상기 바디의 하부로 돌출되어 상기 하부 공통 전극층에 매립된 바닥부를 포함하는, 커패시터 부품.A capacitor component formed continuously with the main surface and including a bottom part that protrudes downward from the body and is embedded in the lower common electrode layer.
  7. 제3항에 있어서,According to paragraph 3,
    상기 하부 공통 전극층은 수평 방향으로 연장되어 구비되고, The lower common electrode layer is provided to extend in the horizontal direction,
    상기 커패시터 와이어는 수직 방향으로 연장되고 다수개가 수평 방향으로 이격되어 구비되는, 커패시터 부품.A capacitor component, wherein the capacitor wire extends in a vertical direction and is provided in plural pieces spaced apart in the horizontal direction.
  8. 상기 하부 공통 전극층의 상부에 구비되며 다수의 기공을 구비하는 양극산화막 바디; an anodized body provided on the lower common electrode layer and having a plurality of pores;
    상기 기공의 적어도 일부 내에 형성된 커패시터 구조물을 포함하는 커패시터 와이어; 및a capacitor wire including a capacitor structure formed within at least a portion of the pore; and
    상기 기공의 적어도 일부 내에 형성된 기능성 구조물을 포함하는 기능성 와이어; 를 포함하되,A functional wire including a functional structure formed within at least a portion of the pores; Including,
    상기 커패시터 와이어의 단부는 상기 하부 공통 전극층에 연결되는, 커패시터 부품.An end of the capacitor wire is connected to the lower common electrode layer.
  9. 제8항에 있어서,According to clause 8,
    상기 기능성 구조물은, 금속 물질인, 커패시터 부품.The functional structure is a capacitor component made of a metal material.
  10. 제8항에 있어서,According to clause 8,
    상기 기능성 구조물은, 절연 물질인, 커패시터 부품. The functional structure is a capacitor component made of an insulating material.
  11. 제8항에 있어서,According to clause 8,
    상기 기능성 와이어의 단부는 패터닝 가능 물질에 의해 폐쇄된, 커패시터 부품.A capacitor component, wherein an end of the functional wire is closed by a patternable material.
  12. 상부 공통 전극층;upper common electrode layer;
    하부 공통 전극층;lower common electrode layer;
    상기 상부 공통 전극층과 상기 하부 공통 전극층 사이에 구비되며, 다수이 기공을 구비하는 양극산화막 바디; 및an anodized body provided between the upper common electrode layer and the lower common electrode layer and having a plurality of pores; and
    상기 기공 내에 형성된 커패시터 구조물을 포함하는 커패시터 와이어;를 포함하되,A capacitor wire including a capacitor structure formed in the pores,
    상기 커패시터 와이어의 단부는 상기 하부 공통 전극층에 연결되는, 커패시터 부품.An end of the capacitor wire is connected to the lower common electrode layer.
  13. 제12항에 있어서,According to clause 12,
    상기 커패시터 와이어는, The capacitor wire is,
    상기 기공의 내벽 상에 구비하는 제1 와이어 금속층;a first wire metal layer provided on the inner wall of the pore;
    상기 제1와이어 금속층 상에 구비되는 유전층; 및A dielectric layer provided on the first wire metal layer; and
    상기 유전층 상에 구비되는 제2 와이어 금속층;을 포함하되,Including a second wire metal layer provided on the dielectric layer,
    상기 제2와이어 금속층의 상부에 상기 상부 금속층이 구비되는, 커패시터 부품.A capacitor component wherein the upper metal layer is provided on top of the second wire metal layer.
  14. 패키지 기판;package substrate;
    상기 패키지 기판 상에 실장된 반도체 칩;a semiconductor chip mounted on the package substrate;
    상기 반도체 칩을 보호하는 몰딩부; 및a molding portion that protects the semiconductor chip; and
    상기 패키지 기판 내에 구비되거나 상기 패키지 기판 상에 구비된 커패시터 부품을 포함하되, Including a capacitor component provided in or on the package substrate,
    상기 커패시터 부품은,The capacitor parts are,
    하부 공통 전극층;lower common electrode layer;
    상기 공통 전극층의 상부에 구비되며 다수의 기공을 구비하는 양극산화막 바디; 및an anodized body provided on the common electrode layer and having a plurality of pores; and
    상기 기공 내에 형성된 커패시터 구조물을 포함하는 커패시터 와이어;를 포함하되,A capacitor wire including a capacitor structure formed in the pores,
    상기 커패시터 와이어의 단부는 상기 하부 공통 전극층에 연결되는, 집적회로 칩 패키지.An end of the capacitor wire is connected to the lower common electrode layer.
  15. 양극산화막 바디를 마련하는 단계;Preparing an anodic oxide body;
    상기 양극산화막 바디의 기공에 커패시터 구조물을 충진하여 커패시터 와이어를 형성하는 단계;Forming a capacitor wire by filling pores of the anodized body with a capacitor structure;
    상기 커패시터 와이어의 상부에 상부 공통 전극층을 형성하는 단계; 및forming an upper common electrode layer on top of the capacitor wire; and
    상기 양극산화막 바디의 일부를 제거하고 형성하되 상기 커패시터 와이어의 단부 일부가 매립되도록 하부 공통 전극층을 형성하는 단계;를 포함하는, 커패시터 부품의 제조방법.A method of manufacturing a capacitor component comprising: removing a portion of the anodized body and forming a lower common electrode layer so that a portion of an end of the capacitor wire is buried.
PCT/KR2023/095101 2022-12-09 2023-12-05 Capacitor component, method for manufacturing same, and integrated circuit chip package having capacitor component WO2024123164A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0171777 2022-12-09
KR1020220171777A KR20240086333A (en) 2022-12-09 2022-12-09 Capacitor Component, Method of Fabricating the same, and Integrated Circuit Chip Package Having the Same

Publications (1)

Publication Number Publication Date
WO2024123164A1 true WO2024123164A1 (en) 2024-06-13

Family

ID=91379777

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/095101 WO2024123164A1 (en) 2022-12-09 2023-12-05 Capacitor component, method for manufacturing same, and integrated circuit chip package having capacitor component

Country Status (2)

Country Link
KR (1) KR20240086333A (en)
WO (1) WO2024123164A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120127460A (en) * 2010-01-18 2012-11-21 마벨 월드 트레이드 리미티드 Package assembly having a semiconductor substrate
US20160268144A1 (en) * 2013-10-29 2016-09-15 Ipdia Structure with an improved capacitor
US20170316881A1 (en) * 2016-04-29 2017-11-02 The Regents Of The University Of California Electronic substrates and interposers made from nanoporous films
KR102004806B1 (en) * 2017-09-28 2019-07-29 삼성전기주식회사 Capacitor and method of manufacturing the same
KR20210007984A (en) * 2018-05-11 2021-01-20 가부시키가이샤 무라타 세이사쿠쇼 Porous region structure and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102189805B1 (en) 2015-08-26 2020-12-11 삼성전기주식회사 Multilayer capacitor and board having the same
KR102192426B1 (en) 2019-06-03 2020-12-17 삼성전기주식회사 Capacitor Component and Method of Manufacturing the Same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120127460A (en) * 2010-01-18 2012-11-21 마벨 월드 트레이드 리미티드 Package assembly having a semiconductor substrate
US20160268144A1 (en) * 2013-10-29 2016-09-15 Ipdia Structure with an improved capacitor
US20170316881A1 (en) * 2016-04-29 2017-11-02 The Regents Of The University Of California Electronic substrates and interposers made from nanoporous films
KR102004806B1 (en) * 2017-09-28 2019-07-29 삼성전기주식회사 Capacitor and method of manufacturing the same
KR20210007984A (en) * 2018-05-11 2021-01-20 가부시키가이샤 무라타 세이사쿠쇼 Porous region structure and manufacturing method thereof

Also Published As

Publication number Publication date
KR20240086333A (en) 2024-06-18

Similar Documents

Publication Publication Date Title
KR20000053364A (en) Beol decoupling capacitor
US20220384113A1 (en) Capacitor
US5780926A (en) Multichip package device having a lead frame with stacked patterned metallization layers and insulation layers
US7282419B2 (en) Thin-film capacitor device, mounting module for the same, and method for fabricating the same
CA2129838C (en) Improved method for isolating sio2 layers from pzt, plzt and platinum layers
US5194933A (en) Semiconductor device using insulation coated metal substrate
WO2024123164A1 (en) Capacitor component, method for manufacturing same, and integrated circuit chip package having capacitor component
JPS63266809A (en) Integrated thin film capacitor
US20060099803A1 (en) Thin film capacitor
WO2022164240A1 (en) Capacitor, manufacturing method therefor, and capacitor electrode
WO2018012868A1 (en) Switching atomic transistor and method for operating same
WO2022139483A1 (en) Inductor and body part for inductor
WO2022164233A1 (en) Capacitor and method for manufacturing same
WO2024123047A1 (en) Capacitor component and integrated circuit chip package including same
US10950389B2 (en) Thin-film capacitor
WO2024029798A1 (en) Inductor and method for manufacturing same
US20190326449A1 (en) High-voltage capacitor for integration into electrical power modules and a method for the manufacture of the same
US20020086446A1 (en) Method for manufacturing a monolithic structure including a perovskite dielectric capacitor
WO2023080346A1 (en) Capacitor for semiconductor device, method for manufacturing capacitor for semiconductor device, and dram device
WO2022164242A1 (en) Capacitor and method for manufacturing same
WO2023128362A1 (en) Multilayered ceramic capacitor and method for manufacturing same
WO2017196150A1 (en) Contactor, and electronic device provided with same
JPH0247862A (en) Semiconductor integrated circuit device
WO2023128344A1 (en) Ceramic capacitor
JPH08250659A (en) Thin film capacitor