WO2024103906A1 - 一种视频预览方法、装置及设备和存储介质 - Google Patents

一种视频预览方法、装置及设备和存储介质 Download PDF

Info

Publication number
WO2024103906A1
WO2024103906A1 PCT/CN2023/115881 CN2023115881W WO2024103906A1 WO 2024103906 A1 WO2024103906 A1 WO 2024103906A1 CN 2023115881 W CN2023115881 W CN 2023115881W WO 2024103906 A1 WO2024103906 A1 WO 2024103906A1
Authority
WO
WIPO (PCT)
Prior art keywords
mipi
node
signals
sub
video preview
Prior art date
Application number
PCT/CN2023/115881
Other languages
English (en)
French (fr)
Inventor
王勇
Original Assignee
深圳市广和通无线股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市广和通无线股份有限公司 filed Critical 深圳市广和通无线股份有限公司
Publication of WO2024103906A1 publication Critical patent/WO2024103906A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/63—Control of cameras or camera modules by using electronic viewfinders
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus

Definitions

  • the present application relates to the field of computer technology, and more specifically, to a video preview method, apparatus, video preview device and a computer-readable storage medium.
  • the AIS (Automotive imaging system) architecture can support simultaneous preview of multiple camera signals.
  • an external conversion chip is installed to convert 4-way camera signals into MIPI (Mobile Industry Processor Interface) signals.
  • the V4L2 (Video for Linux 2) interface is registered in the Android system to obtain each channel of video data, and ultimately, a maximum of 4 cameras can be previewed simultaneously.
  • the V4L2 Video for Linux 2
  • a video preview method, apparatus, video preview device and computer-readable storage medium are provided to achieve simultaneous preview of multi-channel camera videos.
  • the present application provides a video preview method, which is applied to a video preview device, wherein the video preview device is connected to N conversion chips through N interfaces, each of which is connected to M cameras, and the method includes:
  • Each of the MIPI signals is decomposed into M MIPI sub-signals, and each of the MIPI sub-signals is sent to a corresponding display window by multiplexing the V4L2 device node, so that each of the display windows displays a corresponding video based on the received MIPI sub-signals.
  • the method further includes:
  • the decomposing each MIPI signal into M MIPI sub-signals includes:
  • each MIPI signal is decomposed into M MIPI sub-signals using a virtual channel.
  • the step of creating N ⁇ M display windows and initializing the V4L2 device node includes:
  • the method further includes:
  • V4L2 device node Registering a V4L2 device node; wherein the V4L2 device node includes a CSID node, an ISPIF node and a VFE node.
  • the registering V4L2 device node includes:
  • the creation of N threads, using each of the threads to create M display windows respectively, and initializing the V4L2 device node corresponding to each MIPI includes:
  • the receiving of N MIPI signals sent by N conversion chips includes:
  • decomposing each MIPI signal into M MIPI sub-signals, and sending each MIPI sub-signal to a corresponding display window by multiplexing the V4L2 device node includes:
  • the second thread is used to send M channels of the second MIPI sub-signals to the corresponding display window through the ISPIF node, the second CSID node and the second VFE node.
  • the present application provides a video preview device, which is applied to a video preview device, wherein the video preview device is connected to N conversion chips through N interfaces, each of which is connected to M cameras, and the device comprises:
  • a receiving module used to receive N MIPI signals sent by N conversion chips; wherein each conversion chip converts M camera signals collected by M cameras into one MIPI signal;
  • the sending module is used to decompose each MIPI signal into M MIPI sub-signals, and send each MIPI sub-signal to the corresponding display window by multiplexing the V4L2 device node, so that each display window displays the corresponding video based on the received MIPI sub-signal.
  • the present application provides a video preview device, comprising:
  • a processor is used to implement the steps of the above-mentioned video preview method when executing the computer program.
  • the present application provides a computer-readable storage medium, on which a computer program is stored.
  • the computer program is executed by a processor, the steps of the above-mentioned video preview method are implemented.
  • the present application provides a computer program product, which includes a computer program or a computer code.
  • a computer program product which includes a computer program or a computer code.
  • FIG1 is a flow chart of a video preview method according to an exemplary embodiment
  • FIG2 is a flow chart of another video preview method according to an exemplary embodiment
  • FIG3 is a flow chart of another video preview method according to an exemplary embodiment
  • FIG4 is a structural diagram of a video preview device according to an exemplary embodiment
  • Fig. 5 is a structural diagram of a video preview device according to an exemplary embodiment.
  • the embodiment of the present application discloses a video preview method
  • the execution subject is a video preview device
  • the video preview device can be implemented based on the AIS architecture in terms of software
  • N conversion chips are connected to each other through N interfaces in terms of hardware, and the interface can be specifically a CSIPHY (camera serial interface physical) interface.
  • Each conversion chip is connected to M cameras, that is, this embodiment can realize the preview of N ⁇ M camera videos through the video preview device. Due to the interface limitation of the conversion chip, generally speaking, the conversion chip can be connected to 4 cameras, that is, M is 4.
  • the value of N depends on the number of interfaces included in the video preview device and the operating capacity of the chip in the video preview device.
  • FIG. 1 a flow chart of a video preview method according to an exemplary embodiment is shown, as shown in FIG. 1 , including:
  • V4L2 device nodes which may include CSID (camera serial interface decoder) node, ISPIF (Image Signal Processor interface) node and VFE (Video front end) node.
  • CSID camera serial interface decoder
  • ISPIF Image Signal Processor interface
  • VFE Video front end
  • this step may include: creating N threads, using each of the threads to create M display windows respectively, and initializing the V4L2 device node corresponding to each MIPI.
  • N threads are created, each thread corresponds to one MIPI, that is, each thread is used to create M display windows, and initialize the V4L2 device node corresponding to each MIPI, and the N threads can perform corresponding operations in parallel.
  • the number of different types of nodes initialized for each MIPI is not limited here. For example, for ISPIF nodes, the AIS architecture generally contains only one ISPIF node, so each MIPI initializes one ISPIF node and reuses it in subsequent transmission processes.
  • the AIS architecture generally contains four CSID nodes, so one CSID node can be initialized for each MIPI, or two CSID nodes can be initialized for each MIPI.
  • the AIS architecture generally contains two VFE nodes, so one VFE node can be initialized for each MIPI.
  • S102 Receive N MIPI signals sent by N conversion chips; wherein each conversion chip converts M camera signals collected by M cameras into one MIPI signal;
  • the camera collects camera signals and sends them to the corresponding conversion chip. After each conversion chip receives M camera signals from the M cameras connected to it, it converts the M camera signals into one MIPI signal and transmits it to the video preview device through the corresponding interface. That is, the video preview device receives N MIPI signals through N conversion chips.
  • S103 Decompose each of the MIPI signals into M MIPI sub-signals, and send each of the MIPI sub-signals to a corresponding display window by multiplexing the V4L2 device node, so that each of the display windows displays a corresponding video based on the received MIPI sub-signals.
  • each received MIPI signal is decomposed into M MIPI sub-signals using a virtual channel.
  • Each camera signal collected by each camera contains its own identification, which can be understood as each camera signal has a corresponding data stream identification. Accordingly, the received MIPI signal can be decomposed into M MIPI sub-signals according to the identification (data stream identification) corresponding to the camera.
  • each MIPI sub-signal is converted into a format that can be displayed by the display window and sent to the corresponding display window, and each display window displays the corresponding video. That is, each display window object waits for and receives the corresponding video data according to the data stream identifier and displays it, and then releases the data buffer, and so on.
  • the AIS architecture generally includes 1 ISPIF node, 4 CSID nodes, and 2 VFE nodes. As a feasible implementation method, all MIPI sub-signals share 1 ISPIF node, (N ⁇ M)/4 MIPI sub-signals share 1 CSID node, and (N ⁇ M)/2 MIPI sub-signals share 1 VFE node.
  • the video preview method provided in the embodiment of the present application can simultaneously receive N MIPI signals through N conversion chips.
  • each conversion chip is connected to M cameras respectively and can simultaneously receive M camera signals.
  • the V4L2 device nodes By multiplexing the V4L2 device nodes, the preview of N ⁇ M camera videos can be realized simultaneously.
  • the embodiment of the present application discloses a video preview method. Compared with the previous embodiment, this embodiment further explains and optimizes the technical solution. Specifically:
  • FIG. 2 a flowchart of another video preview method according to an exemplary embodiment is shown, as shown in FIG. 2 , including:
  • S201 Registering N camera drivers and N MIPI drivers; wherein each of the camera drivers and each of the MIPI drivers are used to communicate with a corresponding conversion chip;
  • the main program registers N camera drivers and N MIPI drivers in the AIS architecture.
  • the N MIPI drivers include their own initialization parameters, corresponding CSID channels, ISPIF channels, VFE channels, etc.
  • the initialization parameters can be camera parameters, display parameters, etc.
  • N MIPI can ensure the independence of subsequent N MIPI signals.
  • V4L2 device node includes a CSID node, an ISPIF node, and a VFE node;
  • the main program registers V4L2 device nodes in the Android system, including CSID nodes, ISPIF nodes, and VFE nodes.
  • V4L2 device nodes in the Android system, including CSID nodes, ISPIF nodes, and VFE nodes.
  • This embodiment does not limit the number of different types of nodes.
  • the AIS architecture generally only includes one ISPIF node, so one ISPIF node is registered.
  • the AIS architecture generally includes multiple CSID nodes and VFE nodes, so one or more CSID nodes can be registered. It is understandable that in order to reduce the reuse of subsequent nodes, this step can register as many nodes as possible to improve the reliability of subsequent signal transmission.
  • S203 Create N threads, use each of the threads to create M display windows respectively, and initialize the V4L2 device node corresponding to each MIPI;
  • S204 using N threads to respectively receive N MIPI signals sent by N conversion chips; wherein each conversion chip converts M camera signals collected by M cameras into one MIPI signal;
  • S206 Utilize each of the threads to send each of the MIPI sub-signals to a corresponding display window through a corresponding CSID node, ISPIF node, and VFE node, so that each of the display windows displays a corresponding video based on the received MIPI sub-signals.
  • the embodiment of the present application discloses a video preview method. Compared with the previous embodiment, the present embodiment further explains and optimizes the technical solution. Specifically:
  • the video preview device is equipped with a first conversion chip and a second conversion chip, which are respectively connected to four cameras.
  • the first conversion chip is connected to the CSIPHY1 interface of the video preview device
  • the second conversion chip is connected to the CSIPHY2 interface of the video preview device.
  • FIG. 3 a flowchart of another video preview method according to an exemplary embodiment is shown, as shown in FIG. 3 , including:
  • S301 registering two camera drivers and two MIPI drivers; wherein each of the camera drivers and each of the MIPI drivers are used to communicate with a corresponding conversion chip;
  • S302 Register the ISPIF node, the first CSID node, the second CSID node, the first VFE node, and the second VFE node;
  • the main program registers two camera drivers and two MIPI drivers, registers the ISPIF node, the first CSID node, the second CSID node, the first VFE node and the second VFE node, and creates two threads, namely the first thread and the second thread.
  • S306 Initialize the ISPIF node, the first CSID node, and the first VFE node corresponding to the first MIPI channel by using the first thread;
  • S307 Initialize the ISPIF node, the second CSID node and the second VFE node corresponding to the second MIPI channel by using the second thread;
  • S308 Receive, using the first thread, a first MIPI signal sent by a first conversion chip
  • S310 Decomposing the first MIPI signal into four first MIPI sub-signals by using the first thread
  • S311 Decomposing the second MIPI signal into four second MIPI sub-signals by using the second thread
  • S312 using the first thread to send the four first MIPI sub-signals to the corresponding display window through the ISPIF node, the first CSID node and the first VFE node;
  • S313 Use the second thread to send the four second MIPI sub-signals to the corresponding display window through the ISPIF node, the second CSID node and the second VFE node.
  • the first thread is used to create four display windows, initialize the ISPIF node corresponding to the first MIPI,
  • the first CSID node and the first VFE node receive the first MIPI signal sent by the first conversion chip, decompose the first MIPI signal into four first MIPI sub-signals, and send the four first MIPI sub-signals to the corresponding display window through the ISPIF node, the first CSID node and the first VFE node.
  • the second thread is used to create four display windows, initialize the ISPIF node, the second CSID node and the second VFE node corresponding to the second MIPI, receive the second MIPI signal sent by the second conversion chip, decompose the second MIPI signal into four second MIPI sub-signals, and send the four second MIPI sub-signals to the corresponding display window through the ISPIF node, the second CSID node and the second VFE node.
  • this embodiment can realize simultaneous preview of 8-channel camera videos through two conversion chips.
  • a video preview device provided in an embodiment of the present application is introduced below.
  • the video preview device described below and the video preview method described above can be referenced to each other.
  • FIG. 4 a structural diagram of a video preview device according to an exemplary embodiment is shown, as shown in FIG. 4 , including:
  • a creation module 401 is used to create N ⁇ M display windows and initialize a V4L2 device node;
  • the receiving module 402 is used to receive N MIPI signals sent by the N conversion chips; wherein each of the conversion chips converts the M camera signals collected by the M cameras into one MIPI signal;
  • the sending module 403 is used to decompose each MIPI signal into M MIPI sub-signals, and send each MIPI sub-signal to the corresponding display window by multiplexing the V4L2 device node, so that each display window displays the corresponding video based on the received MIPI sub-signal.
  • the video preview device provided in the embodiment of the present application can simultaneously receive N MIPI signals through N conversion chips.
  • each conversion chip is connected to M cameras respectively and can simultaneously receive M camera signals.
  • the V4L2 device nodes By multiplexing the V4L2 device nodes, the preview of N ⁇ M camera videos can be realized simultaneously.
  • Each module in the above device can be implemented in whole or in part by software, hardware and a combination thereof.
  • Each module can be embedded in or independent of the processor in the communication module in the form of hardware, or can be stored in the memory in the communication module in the form of software, so that the processor can call and execute the operations corresponding to each module above.
  • the first registration module is used to register N camera drivers and N MIPI drivers; wherein each of the camera drivers and each of the MIPI drivers are used to communicate with a corresponding conversion chip.
  • the sending module 403 includes:
  • a decomposition unit configured to decompose each MIPI signal into M MIPI sub-signals by using a virtual channel according to the identifiers corresponding to the M cameras in each MIPI driver;
  • the sending unit is used to send each of the MIPI sub-signals to the corresponding display window by multiplexing the V4L2 device node, so that each of the display windows displays the corresponding video based on the received MIPI sub-signals.
  • the creation module 401 is specifically used to: create N threads, use each of the threads to create M display windows respectively, and initialize the V4L2 device node corresponding to each MIPI.
  • the second registration module is used to register a V4L2 device node; wherein the V4L2 device node includes a CSID node, an ISPIF node and a VFE node.
  • the second registration module is specifically used to: register an ISPIF node, a first CSID node, a second CSID node, a first VFE node, and a second VFE node;
  • the creation module 401 is specifically used to: create a first thread and a second thread, and use the first thread and the second thread to create M display windows respectively; use the first thread to initialize the first MIPI corresponding to the ISPIF node, the first CSID node and the first VFE node; using the second thread to initialize the ISPIF node, the second CSID node and the second VFE node corresponding to the second MIPI;
  • the receiving module 402 is specifically used to: use the first thread to receive a first MIPI signal sent by the first conversion chip, and use the second thread to receive a second MIPI signal sent by the second conversion chip;
  • the sending module 403 is specifically used to: use the first thread to decompose the first MIPI signal into M first MIPI sub-signals, and use the second thread to decompose the second MIPI signal into M second MIPI sub-signals; use the first thread to send the M first MIPI sub-signals to the corresponding display window through the ISPIF node, the first CSID node and the first VFE node; use the second thread to send the M second MIPI sub-signals to the corresponding display window through the ISPIF node, the second CSID node and the second VFE node.
  • FIG5 is a structural diagram of a video preview device according to an exemplary embodiment. As shown in FIG5, the video preview device includes:
  • Communication interface 1 capable of exchanging information with other devices such as network devices;
  • the processor 2 is connected to the communication interface 1 to realize information exchange with other devices, and is used to execute the video preview method provided by one or more technical solutions when running a computer program.
  • the computer program is stored in the memory 3.
  • the various components in the video preview device are coupled together through the bus system 4.
  • the bus system 4 is used to realize the connection and communication between these components.
  • the bus system 4 also includes a power bus, a control bus and a status signal bus.
  • various buses are marked as the bus system 4 in FIG. 5.
  • the memory 3 in the embodiment of the present application is used to store various types of data to support the operation of the video preview device. Examples of these data include: any computer program used to operate on the video preview device.
  • the memory 3 can be a volatile memory or a non-volatile memory, and can also include both volatile and non-volatile memories.
  • the non-volatile memory can be a read-only memory (ROM), a programmable read-only memory (PROM), an erasable programmable read-only memory (EPROM), an electrically erasable programmable read-only memory (EEPROM), a magnetic random access memory (FRAM), a flash memory, a magnetic surface memory, an optical disc, or a compact disc read-only memory (CD-ROM); the magnetic surface memory can be a disk memory or a tape memory.
  • the volatile memory can be a random access memory (RAM), which is used as an external cache.
  • RAM static random access memory
  • SSRAM synchronous static random access memory
  • DRAM dynamic random access memory
  • SDRAM synchronous dynamic random access memory
  • DDRSDRAM double data rate synchronous dynamic random access memory
  • ESDRAM enhanced synchronous dynamic random access memory
  • SDR synchronous linked dynamic random access memory
  • 4K 4K dynamic random access memory
  • SLDRAM SyncLink Dynamic Random Access Memory
  • DRRAM Direct Rambus Random Access Memory
  • Processor 2 may be an integrated circuit chip with signal processing capabilities. In the implementation process, each step of the above method can be completed by an integrated logic circuit of hardware in processor 2 or instructions in software form.
  • the above processor 2 may be a general-purpose processor, DSP, or other programmable logic devices, discrete gates or transistor logic devices, discrete hardware components, etc.
  • Processor 2 can implement or execute the methods, steps and logic block diagrams disclosed in the embodiments of the present application.
  • a general-purpose processor may be a microprocessor or any conventional processor, etc.
  • the software module can be located in a storage medium, which is located in memory 3, and processor 2 reads the program in memory 3 and completes the steps of the above method in combination with its hardware.
  • the present application also provides a storage medium, namely a computer storage medium, specifically a computer-readable storage medium, for example, a memory 3 storing a computer program, and the computer program can be executed by a processor 2 to complete the steps of the aforementioned method.
  • the computer-readable storage medium can be a memory such as FRAM, ROM, PROM, EPROM, EEPROM, Flash Memory, magnetic surface storage, optical disk, or CD-ROM.
  • the embodiment of the present application also provides a computer program product.
  • the above computer program product runs on a processor, the method shown in the above method embodiment can be implemented.
  • the integrated unit of the present application can also be stored in a computer-readable storage medium.
  • the technical solution of the embodiment of the present application can essentially or in other words, the part that contributes to the prior art can be embodied in the form of a software product, which is stored in a storage medium and includes several instructions for enabling a video preview device (which can be a personal computer, a server, or a network device, etc.) to execute all or part of the methods described in each embodiment of the present application.
  • the aforementioned storage medium includes: various media that can store program codes, such as mobile storage devices, ROM, RAM, disks, or optical disks.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Studio Devices (AREA)

Abstract

本申请提供一种视频预览方法、装置及一种视频预览设备和计算机可读存储介质，视频预览设备通过N个接口分别连接N个转换芯片，每个转换芯片连接M个摄像头，方法包括：创建N×M个显示窗口，并初始化V4L2设备节点；接收N个转换芯片发送的N路MIPI信号；其中，每个转换芯片将M个摄像头采集到的M路摄像头信号转换为一路MIPI信号；将每路MIPI信号分解为M路MIPI子信号，并通过复用V4L2设备节点将每路MIPI子信号发送至对应的显示窗口，以便每个显示窗口基于接收到的MIPI子信号显示对应的视频。

Description

一种视频预览方法、装置及设备和存储介质
本申请要求于2022年11月14日提交中国专利局、申请号为202211421956.X、申请名称为“一种视频预览方法、装置及设备和存储介质”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及计算机技术领域，更具体地说，涉及一种视频预览方法、装置及一种视频预览设备和一种计算机可读存储介质。
背景技术
在相关技术中，AIS(Automotive imaging system)架构可以支持多路摄像头信号的同时预览，在硬件上外置一个转换芯片，将4路摄像头信号转换为MIPI(移动产业处理器接口，Mobile Industry Processor Interface)信号，软件上在android系统注册V4L2(Video for linux2)接口，获取每路视频数据，最终可以实现最多4路camera同时预览。但是，对于一些需要使用更多路摄像头视频的预览的场景，尚无法满足需求。
因此，如何实现多路摄像头视频的同时预览是本领域技术人员需要解决的技术问题。
发明内容
根据本申请的各种实施例，提供一种视频预览方法、装置及一种视频预览设备和一种计算机可读存储介质，实现了多路摄像头视频的同时预览。
本申请提供了一种视频预览方法，应用于视频预览设备，所述视频预览设备通过N个接口分别连接N个转换芯片，每个所述转换芯片连接M个摄像头，所述方法包括：
创建N×M个显示窗口，并初始化V4L2设备节点；
接收N个所述转换芯片发送的N路MIPI信号；其中，每个所述转换芯片将M个所述摄像头采集到的M路摄像头信号转换为一路MIPI信号；
将每路所述MIPI信号分解为M路MIPI子信号，并通过复用所述V4L2设备节点将每路所述MIPI子信号发送至对应的显示窗口，以便每个所述显示窗口基于接收到的MIPI子信号显示对应的视频。
其中，所述创建N×M个显示窗口之前，还包括：
注册N个摄像头驱动和N路MIPI驱动；其中，每个所述摄像头驱动和每路所述MIPI驱动用于与对应的转换芯片通信。
其中，所述将每路所述MIPI信号分解为M路MIPI子信号，包括：
在每路所述MIPI驱动中根据M个所述摄像头分别对应的标识，利用虚拟通道将每路所述MIPI信号分解为M路MIPI子信号。
其中，所述创建N×M个显示窗口，并初始化V4L2设备节点，包括：
创建N个线程，利用每个所述线程分别创建M个显示窗口，并初始化每路MIPI对应的V4L2设备节点。
其中，所述创建N个线程之前，还包括：
注册V4L2设备节点；其中，所述V4L2设备节点包括CSID节点、ISPIF节点和VFE节点。
其中，若N为2，则所述注册V4L2设备节点，包括：
注册ISPIF节点、第一CSID节点、第二CSID节点、第一VFE节点和第二VFE节点；
相应的，所述创建N个线程，利用每个所述线程分别创建M个显示窗口，并初始化每路MIPI对应的V4L2设备节点，包括：
创建第一线程和第二线程，利用所述第一线程和所述第二线程分别创建M个显示窗口；
利用所述第一线程初始化第一路MIPI对应的所述ISPIF节点、所述第一CSID节点和所述第一VFE节点；
利用所述第二线程初始化第二路MIPI对应的所述ISPIF节点、所述第二CSID节点和所述第二VFE节点；
相应的，所述接收N个所述转换芯片发送的N路MIPI信号，包括：
利用所述第一线程接收第一转换芯片发送的第一路MIPI信号，利用所述第二线程接收第二转换芯片发送的第二路MIPI信号；
相应的，所述将每路所述MIPI信号分解为M路MIPI子信号，并通过复用所述V4L2设备节点将每路所述MIPI子信号发送至对应的显示窗口，包括：
利用所述第一线程将所述第一路MIPI信号分解为M路第一MIPI子信号，利用所述第二线程将所述第二路MIPI信号分解为M路第二MIPI子信号；
利用所述第一线程通过所述ISPIF节点、所述第一CSID节点和所述第一VFE节点将M路所述第一MIPI子信号发送至对应的显示窗口；
利用所述第二线程通过所述ISPIF节点、所述第二CSID节点和所述第二VFE节点将M路所述第二MIPI子信号发送至对应的显示窗口。
为实现上述目的，本申请提供了一种视频预览装置，应用于视频预览设备，所述视频预览设备通过N个接口分别连接N个转换芯片，每个所述转换芯片连接M个摄像头，所述装置包括：
创建模块，用于创建N×M个显示窗口，并初始化V4L2设备节点；
接收模块，用于接收N个所述转换芯片发送的N路MIPI信号；其中，每个所述转换芯片将M个所述摄像头采集到的M路摄像头信号转换为一路MIPI信号；
发送模块，用于将每路所述MIPI信号分解为M路MIPI子信号，并通过复用所述V4L2设备节点将每路所述MIPI子信号发送至对应的显示窗口，以便每个所述显示窗口基于接收到的MIPI子信号显示对应的视频。
本申请提供了一种视频预览设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上述视频预览方法的步骤。
本申请提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述视频预览方法的步骤。
本申请提供了一种计算机程序产品，该计算机程序产品包括计算机程序或计算机代码，当其在计算机上运行时，使得上述屏幕显示方法被执行。
本申请的一个或多个实施例的细节在下面的附图和描述中提出。本申请的其它特征、目的和优点将从说明书、附图以及权利要求书变得明显。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术 描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1为根据一示例性实施例示出的一种视频预览方法的流程图；
图2为根据一示例性实施例示出的另一种视频预览方法的流程图；
图3为根据一示例性实施例示出的又一种视频预览方法的流程图；
图4为根据一示例性实施例示出的一种视频预览装置的结构图；
图5为根据一示例性实施例示出的一种视频预览设备的结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。另外，在本申请实施例中，“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
本申请实施例公开了一种视频预览方法，执行主体为视频预览设备，该视频预览设备在软件方面可以基于AIS架构实现，在硬件方面通过N个接口分别连接N个转换芯片，该接口可以具体为CSIPHY(camera serial interface physical)接口，每个转换芯片连接M个摄像头，也即本实施例可以通过视频预览设备实现N×M路摄像头视频的预览。由于转换芯片的接口限制，一般来说，转换芯片可以连接4个摄像头，也即M为4。N的值取决于视频预览设备包含的接口数量和视频预览设备中芯片的运行能力。
参见图1，根据一示例性实施例示出的一种视频预览方法的流程图，如图1所示，包括：
S101：创建N×M个显示窗口，并初始化V4L2设备节点；
在本步骤中，创建N×M个显示窗口，每个显示窗口用于显示一路摄像头视频，然后初始化V4L2设备节点，可以包括CSID(camera serial interface decoder)节点、ISPIF(Image Signal Processor interface)节点和VFE(Video front end)节点。
作为一种可行的实施方式，本步骤可以包括：创建N个线程，利用每个所述线程分别创建M个显示窗口，并初始化每路MIPI对应的V4L2设备节点。在具体实施中，创建N个线程，每个线程对应一路MIPI，也即每个线程用于创建M个显示窗口，并初始化每路MIPI对应的V4L2设备节点，N个线程可以并行执行对应的操作。此处不对每路MIPI初始化的不同种类的节点的数量进行限定，例如对于ISPIF节点来说，AIS架构中一般仅包含1个ISPIF节点，因此每路MIPI初始化1个ISPIF节点，在后续传输过程中复用。对于CSID节点来说，AIS架构中一般包含4个CSID节点，因此可以每路MIPI初始化1个CSID节点，也可以每路MIPI初始化2个CSID节点。对于VFE节点来说，AIS架构中一般包含2个VFE节点，因此可以每路MIPI初始化1个VFE节点。
S102：接收N个所述转换芯片发送的N路MIPI信号；其中，每个所述转换芯片将M个所述摄像头采集到的M路摄像头信号转换为一路MIPI信号；
在具体实施中，摄像头采集摄像头信号，并发送至对应的转换芯片，每个转换芯片接收到其连接的M个摄像头的M路摄像头信号后，将M路摄像头信号转换为一路MIPI信号，并通过对应的接口传输至视频预览设备，也即视频预览设备通过N个转换芯片接收N路MIPI信号。
S103：将每路所述MIPI信号分解为M路MIPI子信号，并通过复用所述V4L2设备节点将每路所述MIPI子信号发送至对应的显示窗口，以便每个所述显示窗口基于接收到的MIPI子信号显示对应的视频。
在本步骤中，利用虚拟通道将接收到的每路MIPI信号分解为M路MIPI子信号。每个摄像头采集到的摄像头信号均包含自身的标识，可以理解为每路摄像头信号均存在对应的数据流标识，相应的，可以根据摄像头对应的标识(数据流标识)将接收到的MIPI信号分解为M路MIPI子信号。
进一步的，对每路MIPI子信号进行格式转换，转换为显示窗口可以显示的格式，并发送至对应的显示窗口，每个显示窗口显示对应的视频。也即，每个显示窗口对象根据数据流标识循环等待并接收对应的视频数据并显示，之后再释放数据buffer，如此循环。
需要说明的是，由于AIS架构中不同种类的V4L2设备节点的数量达不到N×M个，无法实现每路MIPI子信号通过不同的V4L2设备节点传输，因此本实施例需要复不同种类的用V4L2设备节点，从而实现将M路MIPI子信号发送至M个显示窗口。具体来说，每路MIPI子信号需要依次经过ISPIF节点、CSID节点、VFE节点传输至对应的显示窗口，AIS架构中一般包含1个ISPIF节点、4个CSID节点，2个VFE节点，作为一种可行的实施方式，所有路MIPI子信号共用1个ISPIF节点，(N×M)/4路MIPI子信号共用1个CSID节点，(N×M)/2路MIPI子信号共用1个VFE节点。
由此可见，本申请实施例提供的视频预览方法，通过N个转换芯片可以同时接收N路MIPI信号，同时每个转换芯片分别连接M个摄像头，可以同时接收M路摄像头信号，通过复用V4L2设备节点，可以同时实现N×M路摄像头视频的预览。
本申请实施例公开了一种视频预览方法，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。具体的：
参见图2，根据一示例性实施例示出的另一种视频预览方法的流程图，如图2所示，包括：
S201：注册N个摄像头驱动和N路MIPI驱动；其中，每个所述摄像头驱动和每路所述MIPI驱动用于与对应的转换芯片通信；
在本步骤中，主程序在AIS架构中注册N个摄像头驱动和N路MIPI驱动，摄像头驱动和MIPI驱动启动时用于与对应的转换芯片通信，传输MIPI信号，N路MIPI驱动包括各自的初始化参数、对应的CSID通道、ISPIF通道、VFE通道等，初始化参数可以摄像头参数、显示参数等。N路MIPI可以保证后续N路MIPI信号的相互独立。
S202：注册V4L2设备节点；其中，所述V4L2设备节点包括CSID节点、ISPIF节点和VFE节点；
在本步骤中，主程序在android系统中注册V4L2设备节点，其中包括CSID节点、ISPIF节点和VFE节点。本实施例不对不同种类的节点的数量进行限定，例如对于ISPIF节点来说，AIS架构中一般仅包含1个ISPIF节点，因此注册1个ISPIF节点。对于CSID节点和VFE节点来说，AIS架构中一般包含多个CSID节点和VFE节点，因此可以注册1个或多个CSID 节点和VFE节点。可以理解的是，为了降低后续节点的复用，本步骤可以尽可能多的注册节点，提高后续信号传输的可靠性。
S203：创建N个线程，利用每个所述线程分别创建M个显示窗口，并初始化每路MIPI对应的V4L2设备节点；
S204：利用N个所述线程分别接收N个所述转换芯片发送的N路MIPI信号；其中，每个所述转换芯片将M个所述摄像头采集到的M路摄像头信号转换为一路MIPI信号；
S205：利用每个所述线程在每路所述MIPI驱动中根据M个所述摄像头分别对应的标识，并利用虚拟通道将每路所述MIPI信号分解为M路MIPI子信号；
S206：利用每个所述线程通过对应的CSID节点、ISPIF节点和VFE节点将每路所述MIPI子信号发送至对应的显示窗口，以便每个所述显示窗口基于接收到的MIPI子信号显示对应的视频。
本申请实施例公开了一种视频预览方法，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。具体的：在本实施例中，视频预览设备外置第一转换芯片和第二转换芯片，分别连接四个摄像头，第一转换芯片连接至视频预览设备的CSIPHY1接口，第二转换芯片连接至视频预览设备的CSIPHY2接口。
参见图3，根据一示例性实施例示出的又一种视频预览方法的流程图，如图3所示，包括：
S301：注册两个摄像头驱动和两路MIPI驱动；其中，每个所述摄像头驱动和每路所述MIPI驱动用于与对应的转换芯片通信；
S302：注册ISPIF节点、第一CSID节点、第二CSID节点、第一VFE节点和第二VFE节点；
S303：创建第一线程和第二线程；
在本实施例中，主程序注册两个摄像头驱动和两路MIPI驱动，注册ISPIF节点、第一CSID节点、第二CSID节点、第一VFE节点和第二VFE节点，并创建两个线程，也即第一线程和第二线程。
S304：利用所述第一线程创建四个显示窗口；
S305：利用所述第二线程创建四个显示窗口；
S306：利用所述第一线程初始化第一路MIPI对应的所述ISPIF节点、所述第一CSID节点和所述第一VFE节点；
S307：利用所述第二线程初始化第二路MIPI对应的所述ISPIF节点、所述第二CSID节点和所述第二VFE节点；
S308：利用所述第一线程接收第一转换芯片发送的第一路MIPI信号；
S309：利用所述第二线程接收第二转换芯片发送的第二路MIPI信号；
S310：利用所述第一线程将所述第一路MIPI信号分解为四路第一MIPI子信号；
S311：利用所述第二线程将所述第二路MIPI信号分解为四路第二MIPI子信号；
S312：利用所述第一线程通过所述ISPIF节点、所述第一CSID节点和所述第一VFE节点将四路所述第一MIPI子信号发送至对应的显示窗口；
S313：利用所述第二线程通过所述ISPIF节点、所述第二CSID节点和所述第二VFE节点将四路所述第二MIPI子信号发送至对应的显示窗口。
在本实施例中，第一线程用于创建四个显示窗口，初始化第一路MIPI对应的ISPIF节点、 第一CSID节点和第一VFE节点，接收第一转换芯片发送的第一路MIPI信号，将第一路MIPI信号分解为四路第一MIPI子信号，通过ISPIF节点、第一CSID节点和第一VFE节点将四路第一MIPI子信号发送至对应的显示窗口。第二线程用于创建四个显示窗口，初始化第二路MIPI对应的ISPIF节点、第二CSID节点和第二VFE节点，接收第二转换芯片发送的第二路MIPI信号，将第二路MIPI信号分解为四路第二MIPI子信号，通过ISPIF节点、第二CSID节点和第二VFE节点将四路第二MIPI子信号发送至对应的显示窗口。
由此可见，本实施例通过两个转换芯片可以实现8路摄像头视频的同时预览。
下面对本申请实施例提供的一种视频预览装置进行介绍，下文描述的一种视频预览装置与上文描述的一种视频预览方法可以相互参照。
参见图4，根据一示例性实施例示出的一种视频预览装置的结构图，如图4所示，包括：
创建模块401，用于创建N×M个显示窗口，并初始化V4L2设备节点；
接收模块402，用于接收N个所述转换芯片发送的N路MIPI信号；其中，每个所述转换芯片将M个所述摄像头采集到的M路摄像头信号转换为一路MIPI信号；
发送模块403，用于将每路所述MIPI信号分解为M路MIPI子信号，并通过复用所述V4L2设备节点将每路所述MIPI子信号发送至对应的显示窗口，以便每个所述显示窗口基于接收到的MIPI子信号显示对应的视频。
由此可见，本申请实施例提供的视频预览装置，通过N个转换芯片可以同时接收N路MIPI信号，同时每个转换芯片分别连接M个摄像头，可以同时接收M路摄像头信号，通过复用V4L2设备节点，可以同时实现N×M路摄像头视频的预览。
上述装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于通信模组中的处理器中，也可以以软件形式存储于通信模组中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
在上述实施例的基础上，作为一种实施方式，还包括：
第一注册模块，用于注册N个摄像头驱动和N路MIPI驱动；其中，每个所述摄像头驱动和每路所述MIPI驱动用于与对应的转换芯片通信。
在上述实施例的基础上，作为一种实施方式，所述发送模块403包括：
分解单元，用于在每路所述MIPI驱动中根据M个所述摄像头分别对应的标识，利用虚拟通道将每路所述MIPI信号分解为M路MIPI子信号；
发送单元，用于通过复用所述V4L2设备节点将每路所述MIPI子信号发送至对应的显示窗口，以便每个所述显示窗口基于接收到的MIPI子信号显示对应的视频。
在上述实施例的基础上，作为一种实施方式，所述创建模块401具体用于：创建N个线程，利用每个所述线程分别创建M个显示窗口，并初始化每路MIPI对应的V4L2设备节点。
在上述实施例的基础上，作为一种实施方式，还包括：
第二注册模块，用于注册V4L2设备节点；其中，所述V4L2设备节点包括CSID节点、ISPIF节点和VFE节点。
在上述实施例的基础上，作为一种实施方式，若N为2，则所述第二注册模块具体用于：注册ISPIF节点、第一CSID节点、第二CSID节点、第一VFE节点和第二VFE节点；
相应的，所述创建模块401具体用于：创建第一线程和第二线程，利用所述第一线程和所述第二线程分别创建M个显示窗口；利用所述第一线程初始化第一路MIPI对应的所述 ISPIF节点、所述第一CSID节点和所述第一VFE节点；利用所述第二线程初始化第二路MIPI对应的所述ISPIF节点、所述第二CSID节点和所述第二VFE节点；
相应的，所述接收模块402具体用于：利用所述第一线程接收第一转换芯片发送的第一路MIPI信号，利用所述第二线程接收第二转换芯片发送的第二路MIPI信号；
相应的，所述发送模块403具体用于：利用所述第一线程将所述第一路MIPI信号分解为M路第一MIPI子信号，利用所述第二线程将所述第二路MIPI信号分解为M路第二MIPI子信号；利用所述第一线程通过所述ISPIF节点、所述第一CSID节点和所述第一VFE节点将M路所述第一MIPI子信号发送至对应的显示窗口；利用所述第二线程通过所述ISPIF节点、所述第二CSID节点和所述第二VFE节点将M路所述第二MIPI子信号发送至对应的显示窗口。
关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
基于上述程序模块的硬件实现，且为了实现本申请实施例的方法，本申请实施例还提供了一种视频预览设备，图5为根据一示例性实施例示出的一种视频预览设备的结构图，如图5所示，视频预览设备包括：
通信接口1，能够与其它设备比如网络设备等进行信息交互；
处理器2，与通信接口1连接，以实现与其它设备进行信息交互，用于运行计算机程序时，执行上述一个或多个技术方案提供的视频预览方法。而所述计算机程序存储在存储器3上。
当然，实际应用时，视频预览设备中的各个组件通过总线系统4耦合在一起。可理解，总线系统4用于实现这些组件之间的连接通信。总线系统4除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图5中将各种总线都标为总线系统4。
本申请实施例中的存储器3用于存储各种类型的数据以支持视频预览设备的操作。这些数据的示例包括：用于在视频预览设备上操作的任何计算机程序。
可以理解，存储器3可以是易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(ROM，Read Only Memory)、可编程只读存储器(PROM，Programmable Read-Only Memory)、可擦除可编程只读存储器(EPROM，Erasable Programmable Read-Only Memory)、电可擦除可编程只读存储器(EEPROM，Electrically Erasable Programmable Read-Only Memory)、磁性随机存取存储器(FRAM，ferromagnetic random access memory)、快闪存储器(Flash Memory)、磁表面存储器、光盘、或只读光盘(CD-ROM，Compact Disc Read-Only Memory)；磁表面存储器可以是磁盘存储器或磁带存储器。易失性存储器可以是随机存取存储器(RAM，Random Access Memory)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(SRAM，Static Random Access Memory)、同步静态随机存取存储器(SSRAM，Synchronous Static Random Access Memory)、动态随机存取存储器(DRAM，Dynamic Random Access Memory)、同步动态随机存取存储器(SDRAM，Synchronous Dynamic Random Access Memory)、双倍数据速率同步动态随机存取存储器(DDRSDRAM，Double Data Rate Synchronous Dynamic Random Access Memory)、增强型同步动态随机存取存储器(ESDRAM，Enhanced Synchronous Dynamic Random Access Memory)、同步连接动态随机 存取存储器(SLDRAM，SyncLink Dynamic Random Access Memory)、直接内存总线随机存取存储器(DRRAM，Direct Rambus Random Access Memory)。本申请实施例描述的存储器3旨在包括但不限于这些和任意其它适合类型的存储器。
上述本申请实施例揭示的方法可以应用于处理器2中，或者由处理器2实现。处理器2可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器2中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器2可以是通用处理器、DSP，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器2可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的方法的步骤，可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中，该存储介质位于存储器3，处理器2读取存储器3中的程序，结合其硬件完成前述方法的步骤。
处理器2执行所述程序时实现本申请实施例的各个方法中的相应流程，为了简洁，在此不再赘述。
在示例性实施例中，本申请实施例还提供了一种存储介质，即计算机存储介质，具体为计算机可读存储介质，例如包括存储计算机程序的存储器3，上述计算机程序可由处理器2执行，以完成前述方法所述步骤。计算机可读存储介质可以是FRAM、ROM、PROM、EPROM、EEPROM、Flash Memory、磁表面存储器、光盘、或CD-ROM等存储器。
本申请实施例还提供一种计算机程序产品，当上述计算机程序产品在处理器上运行时，可以实现上述方法实施例所示的方法。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
或者，本申请上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台视频预览设备(可以是个人计算机、服务器、或者网络设备等)执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

  1. 一种视频预览方法，应用于视频预览设备，所述视频预览设备通过N个接口分别连接N个转换芯片，每个所述转换芯片连接M个摄像头，所述方法包括：
    创建N×M个显示窗口，并初始化V4L2设备节点；
    接收N个所述转换芯片发送的N路MIPI信号；其中，每个所述转换芯片将M个所述摄像头采集到的M路摄像头信号转换为一路MIPI信号；
    将每路所述MIPI信号分解为M路MIPI子信号，并通过复用所述V4L2设备节点将每路所述MIPI子信号发送至对应的显示窗口，以便每个所述显示窗口基于接收到的MIPI子信号显示对应的视频。
  2. 根据权利要求1所述视频预览方法，其特征在于，所述创建N×M个显示窗口之前，还包括：
    注册N个摄像头驱动和N路MIPI驱动；其中，每个所述摄像头驱动和每路所述MIPI驱动用于与对应的转换芯片通信。
  3. 根据权利要求2所述视频预览方法，其特征在于，所述将每路所述MIPI信号分解为M路MIPI子信号，包括：
    在每路所述MIPI驱动中根据M个所述摄像头分别对应的标识，利用虚拟通道将每路所述MIPI信号分解为M路MIPI子信号。
  4. 根据权利要求1所述视频预览方法，其特征在于，所述创建N×M个显示窗口，并初始化V4L2设备节点，包括：
    创建N个线程，利用每个所述线程分别创建M个显示窗口，并初始化每路MIPI对应的V4L2设备节点。
  5. 根据权利要求4所述视频预览方法，其特征在于，所述创建N个线程之前，还包括：
    注册V4L2设备节点。
  6. 根据权利要求5所述视频预览方法，其特征在于，所述V4L2设备节点包括CSID节点、ISPIF节点和VFE节点。
  7. 根据权利要求5所述视频预览方法，其特征在于，若N为2，则所述注册V4L2设备节点，包括：
    注册ISPIF节点、第一CSID节点、第二CSID节点、第一VFE节点和第二VFE节点；
    相应的，所述创建N个线程，利用每个所述线程分别创建M个显示窗口，并初始化每路MIPI对应的V4L2设备节点，包括：
    创建第一线程和第二线程，利用所述第一线程和所述第二线程分别创建M个显示窗口；
    利用所述第一线程初始化第一路MIPI对应的所述ISPIF节点、所述第一CSID节点和所述第一VFE节点；
    利用所述第二线程初始化第二路MIPI对应的所述ISPIF节点、所述第二CSID节点和所述第二VFE节点；
    相应的，所述接收N个所述转换芯片发送的N路MIPI信号，包括：
    利用所述第一线程接收第一转换芯片发送的第一路MIPI信号，利用所述第二线程接收第二转换芯片发送的第二路MIPI信号；
    相应的，所述将每路所述MIPI信号分解为M路MIPI子信号，并通过复用所述V4L2设备节点将每路所述MIPI子信号发送至对应的显示窗口，包括：
    利用所述第一线程将所述第一路MIPI信号分解为M路第一MIPI子信号，利用所述第二线程将所述第二路MIPI信号分解为M路第二MIPI子信号；
    利用所述第一线程通过所述ISPIF节点、所述第一CSID节点和所述第一VFE节点将M路所述第一MIPI子信号发送至对应的显示窗口；
    利用所述第二线程通过所述ISPIF节点、所述第二CSID节点和所述第二VFE节点将M路所述第二MIPI子信号发送至对应的显示窗口。
  8. 一种视频预览装置，应用于视频预览设备，所述视频预览设备通过N个接口分别连接N个转换芯片，每个所述转换芯片连接M个摄像头，所述装置包括：
    创建模块，用于创建N×M个显示窗口，并初始化V4L2设备节点；
    接收模块，用于接收N个所述转换芯片发送的N路MIPI信号；其中，每个所述转换芯片将M个所述摄像头采集到的M路摄像头信号转换为一路MIPI信号；
    发送模块，用于将每路所述MIPI信号分解为M路MIPI子信号，并通过复用所述V4L2设备节点将每路所述MIPI子信号发送至对应的显示窗口，以便每个所述显示窗口基于接收到的MIPI子信号显示对应的视频。
  9. 一种视频预览设备，包括：
    存储器，用于存储计算机程序；
    处理器，用于执行所述计算机程序时实现如权利要求1至7任一项所述视频预览方法的步骤。
  10. 一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述视频预览方法的步骤。
PCT/CN2023/115881 2022-11-14 2023-08-30 一种视频预览方法、装置及设备和存储介质 WO2024103906A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211421956.X 2022-11-14
CN202211421956.XA CN115766988A (zh) 2022-11-14 2022-11-14 一种视频预览方法、装置及设备和存储介质

Publications (1)

Publication Number Publication Date
WO2024103906A1 true WO2024103906A1 (zh) 2024-05-23

Family

ID=85370439

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2023/115881 WO2024103906A1 (zh) 2022-11-14 2023-08-30 一种视频预览方法、装置及设备和存储介质

Country Status (2)

Country Link
CN (1) CN115766988A (zh)
WO (1) WO2024103906A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115766988A (zh) * 2022-11-14 2023-03-07 深圳市广和通无线股份有限公司 一种视频预览方法、装置及设备和存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105376494A (zh) * 2015-11-30 2016-03-02 诚迈科技（南京）股份有限公司 一种基于安卓系统支持多路usb摄像头的方法
CN109257611A (zh) * 2017-07-12 2019-01-22 阿里巴巴集团控股有限公司 一种视频播放方法、装置、终端设备和服务器
CN109640056A (zh) * 2018-12-27 2019-04-16 深圳市有方科技股份有限公司 一种基于Android平台的USB摄像头监控系统及其方法
US20210176528A1 (en) * 2019-12-10 2021-06-10 Arris Enterprises Llc Method and system to preview content while playing selected content
CN114500936A (zh) * 2021-12-30 2022-05-13 深圳市广和通无线股份有限公司 视频数据处理方法、装置、电子设备、存储介质
CN115766988A (zh) * 2022-11-14 2023-03-07 深圳市广和通无线股份有限公司 一种视频预览方法、装置及设备和存储介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105376494A (zh) * 2015-11-30 2016-03-02 诚迈科技（南京）股份有限公司 一种基于安卓系统支持多路usb摄像头的方法
CN109257611A (zh) * 2017-07-12 2019-01-22 阿里巴巴集团控股有限公司 一种视频播放方法、装置、终端设备和服务器
CN109640056A (zh) * 2018-12-27 2019-04-16 深圳市有方科技股份有限公司 一种基于Android平台的USB摄像头监控系统及其方法
US20210176528A1 (en) * 2019-12-10 2021-06-10 Arris Enterprises Llc Method and system to preview content while playing selected content
CN114500936A (zh) * 2021-12-30 2022-05-13 深圳市广和通无线股份有限公司 视频数据处理方法、装置、电子设备、存储介质
CN115766988A (zh) * 2022-11-14 2023-03-07 深圳市广和通无线股份有限公司 一种视频预览方法、装置及设备和存储介质

Also Published As

Publication number Publication date
CN115766988A (zh) 2023-03-07

Similar Documents

Publication Publication Date Title
WO2024103906A1 (zh) 一种视频预览方法、装置及设备和存储介质
CA2296337C (en) Ieee set top box device driver
WO2023123897A1 (zh) 视频数据处理方法、装置、电子设备和存储介质
US20220358075A1 (en) Pcie-based data transmission method and apparatus
CN113498595B (zh) 一种基于PCIe的数据传输方法及装置
CN114089713A (zh) 一种基于uds的通信方法、ecu及上位机
CN114997101A (zh) 基于芯片验证系统的信号控制方法、系统、介质及设备
CN114265713B (zh) Rdma事件管理方法、装置、计算机设备及存储介质
JP2004320732A (ja) 仮想私設網機能と無線ｌａｎ機能を有する複合ネットワーク装置及び具現方法
US20170147521A1 (en) Full-mask partial-bit-field (fm-pbf) technique for latency sensitive masked-write
CN113157396A (zh) 一种虚拟化服务系统和方法
US11252457B2 (en) Multimedia streaming and routing apparatus and operation method of the same
US9485333B2 (en) Method and apparatus for network streaming
JP3247074B2 (ja) アドレス設定方法、及びこのアドレス設定方法が適用される通信システム
TWI403905B (zh) 資料傳輸方法以及能自動選擇傳輸介面之電路裝置
CN112416843A (zh) 一种背板通讯设备及其控制方法、存储介质
US8135023B2 (en) Data packet, system and method for multiple nodes transmitting under AD-HOC network architecture
US20060271650A1 (en) Framework for establishing application system
CN112181496A (zh) 一种基于开源指令集处理器的ai扩展指令执行方法、装置、存储介质及电子设备
CN107562686B (zh) 信息处理方法和装置
JP2009253723A (ja) 通信プロトコル処理回路及び通信プロトコル処理方法ならびに通信端末
US8643655B2 (en) Method and system for communicating with external device through processing unit in graphics system
JP2005275643A (ja) コンテンツデータ処理装置及び方法
WO2018084004A1 (ja) デバイス制御装置、デバイス装置、制御方法、プログラム、およびデバイス制御システム
KR20160043378A (ko) 복수개의 모듈들을 구비하는 차량 기기의 업데이트 장치 및 방법