WO2024089181A1 - Substrat piézoélectrique sur isolant (poi) et procédé de fabrication d'un substrat piézoélectrique sur isolant (poi) - Google Patents

Substrat piézoélectrique sur isolant (poi) et procédé de fabrication d'un substrat piézoélectrique sur isolant (poi) Download PDF

Info

Publication number
WO2024089181A1
WO2024089181A1 PCT/EP2023/079948 EP2023079948W WO2024089181A1 WO 2024089181 A1 WO2024089181 A1 WO 2024089181A1 EP 2023079948 W EP2023079948 W EP 2023079948W WO 2024089181 A1 WO2024089181 A1 WO 2024089181A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
substrate
piezoelectric
poi
insulator
Prior art date
Application number
PCT/EP2023/079948
Other languages
English (en)
Inventor
Isabelle HUYET
Alexis Drouin
Oleg Kononchuk
Marcel Broekaart
Luciana Capello
Brice Tavel
Original Assignee
Soitec
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec filed Critical Soitec
Publication of WO2024089181A1 publication Critical patent/WO2024089181A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H10N30/708—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour

Definitions

  • Piezoelectric substrate on insulator (POI) and method of manufacturing a piezoelectric substrate on insulator (POI)
  • the invention relates to a piezoelectric substrate on insulator (POI) and a method of manufacturing such a piezoelectric substrate on insulator (POI).
  • a piezoelectric substrate on insulator (POI) is used for acoustic wave devices, such as sensors, filters or other, because it allows good performance to be obtained thanks to better values of quality Q and electromechanical coefficients k compared to other state-of-the-art substrates.
  • Such a substrate comprises a thin layer of piezoelectric material on a dielectric layer, itself arranged on a support substrate.
  • a trapping layer is placed between the support substrate and the dielectric layer.
  • the trapping layer is typically a non-crystalline layer having structural defects such as dislocations, grain boundaries, amorphous zones, interstices, inclusions, and/or pores. These structural defects form traps for loads likely to circulate in the material.
  • the trapping layer thus has a high resistivity which results in reduced charge conduction inside the layer, and consequently a reduced current inside the trapping layer.
  • the trapping layer makes it possible to reduce losses linked to parasitic conduction effects at the interface between the support substrate and the dielectric layer. In fact, the trapping layer serves to reduce the lifespan of the charges in this region.
  • a donor substrate is used in which a substrate of piezoelectric material is assembled to a handling substrate. Then, the donor substrate undergoes a step of thinning the piezoelectric substrate to form a thinner piezoelectric layer before being assembled to the support substrate. Finally, the transfer of a thin piezoelectric layer to the support substrate is carried out mechanically or thermally at a fracturing zone previously created in the piezoelectric layer of the donor substrate. A final heat treatment of the substrate (POI) thus obtained is necessary to repair the damage caused to the piezoelectric layer transferred during the fracturing step.
  • a piezoelectric substrate on insulator comprising a support substrate, in particular a silicon-based substrate, comprising a trapping layer on a free surface of the support substrate, in in particular a layer based on crystalline or amorphous or porous polysilicon, a piezoelectric layer, in particular a layer of Lithium Tantalate (LiTaO,) or Lithium Niobate (LiNbOfi and an intermediate structure positioned in a sandwich between the piezoelectric layer and the trapping layer of the support substrate, in which the intermediate structure comprises at least one diffusion barrier layer of metallic elements, in particular Lithium, based on Tantalum Nitride (TaN) or Silicon Carbon Nitride (SiCN).
  • a support substrate in particular a silicon-based substrate, comprising a trapping layer on a free surface of the support substrate, in in particular a layer based on crystalline or amorphous or porous polysilicon
  • a piezoelectric layer in particular a layer of
  • the presence of the metallic element diffusion barrier structure between the piezoelectric layer and the trapping layer makes it possible to reduce the diffusion of metallic elements from the piezoelectric layer towards the trapping layer during the manufacturing process.
  • the trapping layer in the final substrate (POI) therefore has a high resistivity which makes it possible to obtain a substrate (POI) with improved performance.
  • the barrier layer can have a thickness tu greater than a predetermined thickness, said predetermined thickness being determined as a function of the thickness of the trapping layer in such a way that the dose of metallic element in the trapping layer is less than a threshold dose of metallic element causing degradation of the trapping layer, in particular a threshold dose of metallic element less than I0 12 at/cm 2 , in particular less than 5 *10 n at/cm 2 .
  • the threshold thickness of the barrier layer is determined as a function of the thickness of the trapping layer and the threshold dose of metallic element present in the trapping layer for which the trapping layer still has electrical characteristics which makes it possible to obtain a POI substrate with improved performance.
  • the barrier layer can have a thickness of between 5nm and 150nm, in particular between lOnm and lOOnm, and the thickness of the trapping layer is between 50nm and 5pm.
  • the barrier layer is a much thinner layer than the trapping layer.
  • the intermediate structure may comprise at least one dielectric layer, in particular based on silicon dioxide or silicon nitride (SiN) or silicon oxynitride (SiO x N). y ), in contact with the at least one barrier layer.
  • the dielectric layer allows good adhesion in the POI substrate between the piezoelectric material and the support substrate.
  • the barrier layer can be positioned sandwiched between two dielectric layers.
  • the intermediate structure may also comprise a second barrier layer.
  • a second barrier layer makes it possible to obtain a substrate (POI) with improved electrical characteristics and therefore better performance for SAW applications.
  • the second barrier layer can be a second diffusion barrier layer of the same metallic element as the first diffusion barrier layer from the piezoelectric layer towards the trapping layer, or else the second barrier layer can be a diffusion barrier layer of 'a metallic element other than the first barrier layer in the composite substrate.
  • the second barrier layer can be a hydrogen diffusion barrier layer, in particular based on Silicon Nitride (SiN) or Aluminum Nitride (AIN) or Silicon Oxynitride (SiO x N y ).
  • SiN Silicon Nitride
  • AIN Aluminum Nitride
  • SiO x N y Silicon Oxynitride
  • the diffusion of hydrogen towards the piezoelectric layer and/or the trapping layer occurring during thermal treatment steps of the process for manufacturing such a substrate also reduces the performance of the piezoelectric substrate on insulator (POI).
  • the presence of a hydrogen barrier layer makes it possible to reduce the diffusion of hydrogen inside the piezoelectric substrate on insulator (POI) during the manufacture of the substrate (POI) and to obtain a POI substrate with better performance.
  • the intermediate layer may comprise at least one layer with a hydrogen concentration less than 10 20 at/cm 3 , in particular less than 10 18 at/cm 3 .
  • a layer with a hydrogen concentration less than 1O 20 at/cm 3 corresponds to a hydrogen diffusion barrier layer.
  • the POI substrate has improved performance thanks to the presence of such a layer in its structure.
  • the object of the invention is also achieved by a method of manufacturing a piezoelectric substrate on insulator (POI) described previously comprising the steps of providing a support substrate, in particular a silicon-based substrate, comprising a trapping layer, in particular a layer based on crystalline or amorphous or porous polysilicon, provide a substrate comprising a piezoelectric layer, in particular a layer based on Eithium Tantalate (LiTaO,) or Eithium Niobate (LiNbCE) , forming an intermediate structure on the substrate comprising a piezoelectric layer and/or on the support substrate, the formation of the intermediate structure comprising the formation of at least one barrier layer of metallic element, in particular Lithium, based on Nitride of Tantalum (TaN) or Silicon Carbon Nitride (SiCN), and assemble the substrate comprising a piezoelectric layer with the support substrate.
  • a support substrate in particular a silicon-based substrate, comprising a trapping layer, in
  • the step of forming an intermediate structure on the substrate comprising a piezoelectric layer and/or the support substrate in the method according to the invention makes it possible to form a metal element diffusion barrier layer for reducing metal element diffusion from the piezoelectric layer to the trapping layer during heat treatment steps of the method.
  • a substrate can be obtained which makes it possible to effectively reduce the negative effect of the diffusion of metallic elements towards the support substrate, and in particular in the trapping layer of the support substrate.
  • the step of forming the intermediate structure may further comprise the formation of a second barrier layer.
  • the second barrier layer may be a barrier layer of metallic elements or a barrier layer of another element in the structure, in particular a non-metallic element.
  • the step of forming the intermediate structure may further comprise a step of forming a layer with a hydrogen concentration less than 1O 20 at/cm 3 , in particular less than 10 18 at/cm 3 .
  • a layer with a reduced hydrogen concentration makes it possible to limit the diffusion of hydrogen in the structure during subsequent heat treatment, a treatment known to facilitate the diffusion of hydrogen towards the piezoelectric layer and/or the trapping layer. .
  • the step of forming the second barrier layer may comprise the formation of a layer based on Silicon Nitride (SiN) or Aluminum Nitride (AIN) or d Silicon Oxynitride (SiO x N y ).
  • SiN Silicon Nitride
  • AIN Aluminum Nitride
  • SiO x N y d Silicon Oxynitride
  • the method may further comprise a step of forming a dielectric layer on the support substrate and/or on the substrate comprising a piezoelectric layer before the assembly step, of such that the bonding interface is an oxide-oxide bonding interface.
  • the interface for assembling the support substrate with the substrate comprising a piezoelectric layer is made at the interface between two dielectric layers, with oxide-oxide type bonds, in particular a Si-O-Si type bond, which is a type of bond known to be stable.
  • the piezoelectric substrate on insulator obtained by the method according to the invention has a stable connection between the piezoelectric layer and the support substrate.
  • the manufacturing method may further comprise a step of forming a dielectric layer of a first material on the support substrate and/or a second material different from the first material on the substrate comprising a piezoelectric layer before the assembly step.
  • the first material is based on Silicon Nitride, in particular Si',N4.
  • the second material is based on Silicon Oxynitride (SiOxNy), in particular SiON.
  • the bonding interface is an Si',N - SiO x Ny bonding interface. Such an interface has advantages in terms of the acoustic impedance of the manufactured structure while being a stable assembly interface.
  • Figure 1 schematically represents a method of manufacturing a piezoelectric substrate on insulator (POI) according to a first embodiment of the invention.
  • Figure 2a schematically represents a method of manufacturing a piezoelectric substrate on insulator (POI) according to a second embodiment of the invention.
  • Figure 2b schematically represents a method of manufacturing a donor substrate and a donor substrate according to a first variant of the second embodiment of the invention.
  • Figure 2c schematically represents a method of manufacturing a piezoelectric substrate on insulator (POI) according to a second variant of the second embodiment of the invention.
  • Figure 3 schematically represents a method of manufacturing a piezoelectric substrate on insulator (POI) according to a third embodiment of the invention.
  • Figure 1 schematically illustrates a method of manufacturing a piezoelectric substrate on insulator (POI) according to the first embodiment of the invention.
  • the process for manufacturing a piezoelectric substrate on insulator begins with step I) of providing a support substrate 100, in particular a solid substrate.
  • a solid substrate is a substrate based on a single material typically with a thickness between 200pm and 1mm.
  • the support substrate 100 can be a substrate based on Silicon, Sapphire, Aluminum Nitride (AIN), Silicon Carbide (SiC) or even Gallium Arsenide (GaAs).
  • the support substrate 100 may be a crystalline or polycrystalline substrate.
  • the support substrate 100 comprises a trapping layer 102 deposited on a free surface 104 of the support substrate by a deposition technique, for example by chemical vapor deposition at subatmospheric pressure LPCVD or even the chemical deposition technique in CVD vapor phase assisted by PCVD plasma.
  • the deposition temperature is between 200°C and 1100°C.
  • the trapping layer 102 is a silicon-based layer, for example, based on polycrystalline silicon or amorphous silicon or even porous silicon.
  • the thickness t p of the trapping layer 102 is between 5nm and 5pm.
  • the trapping layer 102 has structural defects such as dislocations, grain boundaries, amorphous zones, interstices, inclusions, and/or pores.
  • the trapping layer 102 thus has a high resistivity which results in reduced charge conduction inside the layer, and consequently a reduced current inside the trapping layer.
  • a substrate comprising a piezoelectric layer 106 is provided. This is preferably a thick layer of piezoelectric material 108 with a thickness ti, provided on a base substrate 110.
  • the piezoelectric material 106 may be a piezoelectric material rich in Lithium, for example, Lithium Tantalate (LiTaO) or Lithium Niobate (LiNbCfi).
  • the substrate comprising a piezoelectric layer 106 may have first undergone one or more steps of cleaning, brushing or polishing its free surface to remove particles or dust and thus obtain a cleaner and cleaner free surface. of better quality to subsequently carry out a successive layer deposition.
  • a step III) of depositing an intermediate structure 120 on the free surface 102a, preferably directly on the free surface 102a, of the trapping layer 102 of the support substrate 100 is carried out.
  • Step III) of deposition of the intermediate structure 120 comprises the formation of at least one diffusion barrier layer of metallic elements 122.
  • the barrier layer 122 may be a diffusion barrier layer of Lithium 122.
  • the barrier layer 122 can, according to the invention, be a layer based on Tantalum Nitride (TaN) deposited by an ALD atomic layer deposition technique (in English: Atomic Layer Deposition) or by PE - ALD, plasma-assisted atomic layer deposition.
  • ALD deposition temperature is between 25°C and 100°C.
  • the barrier layer 122 can be a layer based on Silicon Carbon Nitride (SiCN) deposited by a chemical vapor deposition technique assisted by PECVD plasma (in English: Plasma Enhanced Chemical Vapor Deposition). In this case, the deposition temperature is around 400°C.
  • SiCN Silicon Carbon Nitride
  • the barrier layer 122 has a thickness t E M greater than a predetermined thickness, said predetermined thickness being defined as a function of the thickness t p of the trapping layer 102 in such a way that the dose of metallic element in the trapping layer 102 is less than a threshold dose of metallic element causing the degradation of the trapping layer 102.
  • the skilled person will know how to calculate the diffusion slope of the metallic element from its diffusion coefficient and thus adjust the thickness ÎEM of the barrier layer 122 in order to to guarantee not to exceed an element dose threshold predetermined metal in the trapping layer 102. This calculation also depends on the heat treatments applied to the structure during the manufacturing process and also on the thickness of the trapping layer 102.
  • the threshold dose of Lithium in the trapping layer 102 must be less than 10 12 at/cm 2 .
  • the threshold dose of Lithium will rather be of the order of 5.10 11 at/cm 2 .
  • the tEM thickness of the barrier layer 122 must be between 5nm and 150nm, in particular between lOnm and lOOnm.
  • a weakening zone 112 is formed in the piezoelectric layer 108 of the substrate comprising a piezoelectric layer 106 so as to delimit the piezoelectric layer 114 to be transferred from the rest 116 of the piezoelectric layer 108 of the substrate comprising a piezoelectric layer 106.
  • This step lia) of forming a weakening zone 112 is carried out by an implantation 118 of atomic or ionic species in the piezoelectric layer 108 of the substrate comprising a piezoelectric layer 106.
  • the atomic or ionic implantation is carried out in such a way that the weakening zone 112 is located inside the piezoelectric layer 108 and separates a piezoelectric layer 116 from the rest 114 of the piezoelectric layer 108.
  • the atomic or ionic species are implanted at a determined depth L of the layer piezoelectric 108 which determines the thickness C of the piezoelectric layer 114 to be transferred.
  • the thickness C is typically between 50nm and Ipm, in particular of the order of 600nm.
  • the implantation dose of atomic or ionic species is between 10 16 at/cm 2 and 10 17 at/cm 2 .
  • the support substrate 100 obtained after step III) is then assembled with the donor substrate 110 obtained after step lia) during assembly step IV) to obtain a heterostructure 124 corresponding to the substrate assembly support - donor substrate.
  • the assembly is done by molecular adhesion.
  • the assembly of the substrate comprising a piezoelectric layer 106 on the support substrate 100 is done such that the barrier layer 122 of the intermediate structure 120 is positioned sandwiched between the piezoelectric layer 114 of the substrate comprising a piezoelectric layer 106 and the trapping layer 102 of the support substrate 100.
  • the contact interface 126 is located between the piezoelectric layer 114 and the barrier layer 122 of the support substrate 100.
  • a step V) of transferring the thin piezoelectric layer 114 is carried out.
  • a heat treatment of the piezoelectric substrate on insulator (POI) 122 obtained after step V) is carried out to repair the damage caused to the piezoelectric layer 114 transferred during the fracturing step.
  • This heat treatment is carried out at a temperature between 400 and 600°C, in particular of the order of 500°C, in an atmosphere of Ar, O2 or N2.
  • the barrier layer 122 Thanks to the presence of the barrier layer 122, the diffusion of metallic element from the piezoelectric layer 114 towards the trapping layer 102 is reduced, because the barrier layer 122 plays the role of a diffusion barrier layer. metallic element. Thus, the passivation of the charge traps in the trapping layer 102 by metallic elements coming from the piezoelectric layer 114 is reduced, and the trapping layer 102 retains its power to reduce parasitic currents.
  • the intermediate structure 120 here the metallic element diffusion barrier layer 122
  • the intermediate structure 120 is produced on the piezoelectric layer 108 of the substrate comprising a piezoelectric layer 106, instead of to be carried out on the support substrate 100.
  • the step of forming the barrier layer 122 is carried out before or after the step of forming the weakening zone 112 in the piezoelectric layer 108.
  • the interface d The assembly of the support substrate 100 with the substrate comprising a piezoelectric layer 106 is then made at the interface located between the barrier layer 122 of the substrate comprising a piezoelectric layer 106 and the trapping layer 102 of the support substrate 100.
  • the intermediate structure 120 here the metallic element diffusion barrier layer 122
  • the step of forming the barrier layer 122 is carried out before or after the step of forming the weakening zone 112 in the piezoelectric layer 108.
  • the assembly interface of the support substrate 100 with the substrate. comprising a piezoelectric layer 106 is then made at the interface between two barrier layers. Assembling the substrate comprising a piezoelectric layer with the support substrate by assembling two barrier layers is advantageous for the assembly, because the assembly is done between two layers of the same material.
  • step IV assembly is carried out directly between the substrate comprising a piezoelectric layer 106 and the support substrate 100.
  • a thinning step IVa) (not illustrated) is then carried out to reduce the thickness of the substrate comprising a layer piezoelectric layer 106.
  • This thinning step can be a step of grinding the substrate comprising a piezoelectric layer 106 to obtain a piezoelectric layer 114 of a thickness thinner than the piezoelectric layer 108.
  • the piezoelectric substrate on insulator (POI) 130 illustrated in step V) of Figure 1 obtained with the support substrate 100, the trapping layer 102, the metallic element diffusion barrier layer 122 and the layer piezoelectric 114 corresponds to the substrate according to the invention according to the first embodiment also.
  • Figure 2a schematically represents a method of manufacturing a piezoelectric substrate on insulator (POI) according to a second embodiment of the invention.
  • the deposition step III) of the intermediate structure 120 additionally comprises a step Ilia) of forming a dielectric layer 132 on, in particular in direct contact with the at least one barrier layer 122.
  • the intermediate structure 120 comprises a metallic element diffusion barrier layer 122 and a dielectric layer 132.
  • step IV) the assembly is done between the dielectric layer 132 and the substrate comprising a piezoelectric layer 106 All the characteristics common with the first embodiment and its variant and using the same reference numbers as above will not be described again, but reference is made to their detailed description above.
  • the dielectric layer 132 is for example a layer based on Silicon Oxide.
  • the dielectric layer 132 can also be a layer of Silicon Nitride (SisN"), or a layer comprising a combination of Nitride and Silicon Oxide (SiO x N y ), or a superposition of a layer of Oxide of Silicon and a combination of nitride and oxide (SiO x N y ) of Silicon or a superposition of a layer of Silicon oxide and a layer of Silicon nitride.
  • the dielectric layer 132 is produced by a deposition technique such as chemical vapor phase deposition CVD or LPCVD, assisted by plasma PECVD (in English: “Plasma Enhanced Chemical Vapor Deposition” or physical vapor phase PVD or by thermal oxidation treatments.
  • PVD deposition includes deposition temperatures between room temperature and 400°C
  • the PECVD technique includes deposition temperatures between 150°C and 400°C. 600 and 700°C
  • the dielectric layer 132 is deposited on, in particular directly in contact with, the barrier layer 122.
  • a heat treatment also called densification treatment, can be carried out after the deposition of the dielectric layer 132 to degas the surplus Hydrogen formed during the deposition, Hydrogen which occupies the traps in the trapping layer 102.
  • a surface treatment can be carried out to improve the quality of the surface of the deposited dielectric layer 132.
  • the dielectric layer 132 is for example a layer based on silicon dioxide. But the dielectric layer 132 can also be a layer comprising a combination of Nitride and Silicon Oxide (SiO x N y ), or a superposition of a layer of Silicon Oxide and a combination of Nitride and Silicon Oxide (SiO x N y ), or a layer of Silicon Nitride (SijN ⁇ , or a layer comprising a combination of Nitride and Silicon Oxide (SiO x N y ), or a superposition of a layer of Silicon Oxide and a layer of Silicon Nitride.
  • the substrate comprising a piezoelectric layer 106 is assembled with the support substrate 100 to form the heterostructure 134, by placing the dielectric layer 132 in direct contact with the layer piezoelectric layer 108 of the substrate comprising a piezoelectric layer 106.
  • the assembly interface 136 is located between the piezoelectric layer 108 and the dielectric layer 132 of the support substrate 100.
  • the dielectric layer 132 may be a layer having a hydrogen concentration less than 10 20 at/cm 3 , in particular less than 10 18 at/cm 3 .
  • densification annealing can be carried out to reduce the concentration of hydrogen in this dielectric layer 132.
  • the temperature is between room temperature and 400°C, for PECVD deposition, between 150°C and 400°C, LPCVD deposition between 600°C. °C and 700°C, and for thermal oxidation, the temperature is between 800°C and 1000°C.
  • This annealing is annealing under an atmosphere poor in hydrogen, ie less than 5 ppm, and exposes the dielectric layer 132 based on Silicon Oxide to a temperature higher than its deposition temperature. It can be a neutral or oxidizing atmosphere. Preferably this temperature is greater than 800°C, typically between 800°C and 1000°C. The annealing is continued for at least one hour, and preferably for several hours, finally to exodiffify the hydrogen from the dielectric layer 132, and possibly from the trapping layer 102. At the end of this densification annealing, the layer dielectric 132 has a hydrogen concentration less than 1O 20 at/cm 3 .
  • the dielectric layer 132 can be provided on the piezoelectric layer 108 of the substrate comprising a piezoelectric layer 106 instead of being provided on the support substrate 100.
  • the step of forming the dielectric layer 132 is produced before or after the step of forming the weakening zone 112 in the piezoelectric layer 108.
  • the assembly of the support substrate 100 with the substrate comprising a piezoelectric layer 106 is carried out at the interface between the dielectric layer 132 of the piezoelectric substrate 106 and the barrier structure 120 of the support substrate 100.
  • a dielectric layer can be provided on the two substrates, the substrate comprising a piezoelectric layer 106 and on the support substrate 100.
  • the step of forming the dielectric layer is carried out before or after the step of forming the weakened zone 112 in the piezoelectric layer 108.
  • the assembly of the support substrate 100 with the substrate comprising a piezoelectric layer 106 is then carried out at the interface between two dielectric layers.
  • oxide - oxide type bonds in particular a Si-O-Si type bond, which allows a stable molecular force bond.
  • a dielectric layer of a first material can be provided on the substrate comprising a piezoelectric layer 106 and a dielectric layer of a second material can be provided on the support substrate 100, the first material being different from the second material.
  • the dielectric layer provided on the substrate comprising a piezoelectric layer 106 is a layer of Si;N4 while the dielectric layer provided on the support substrate 100 is a layer of SiO x N y , in particular SiON.
  • the dielectric layer 132 and the barrier layer 122 of the intermediate structure 120 can be provided on the piezoelectric layer 108 of the substrate comprising a layer 106 instead of being provided on the support substrate 100.
  • the step of forming the intermediate structure 120 is carried out before or after the step of forming the weakening zone 112 in the piezoelectric layer 108.
  • the assembly of the support substrate 100 with the substrate comprising a piezoelectric layer 106 is produced at the interface between the dielectric layer 132 of the intermediate structure 120 on the substrate comprising a piezoelectric layer 106 and the trapping layer 102 of the support substrate 100.
  • the piezoelectric substrate on insulator (POI) 138 illustrated in step V) of Figure 2a obtained with the support substrate 100, the trapping layer 102, the metallic element diffusion barrier layer 122, the layer dielectric 132 and the piezoelectric layer 114 corresponds to the substrate according to the invention according to the second embodiment also.
  • the step of forming Ilia) of a dielectric layer 132' is carried out before step III) of forming the at least one barrier layer 122'.
  • the dielectric layer 132' and the barrier layer 122' are made in the same way as the dielectric layer 132 and the barrier layer 122 described previously in Figure 2a.
  • the intermediate structure 120' comprises the dielectric layer 132' and the metallic element diffusion barrier layer 122'.
  • the substrate comprising a piezoelectric layer 106 is assembled with the support substrate 100 to form the heterostructure 140 by bringing the barrier layer 122' into contact with the piezoelectric substrate 106.
  • the assembly is carried out at the interface 142 between the piezoelectric layer 108 and the barrier layer 122' of the support substrate 100.
  • the barrier layer 122' can be provided on the piezoelectric layer 108 of the substrate comprising a layer 106 instead of being provided on the support substrate 100.
  • the step of forming the barrier layer 122' is produced before or after the step of forming the weakening zone 112 in the piezoelectric layer 108.
  • the assembly of the support substrate 100 with the substrate comprising a piezoelectric layer 106 is carried out using interface between the barrier layer 122' on the substrate comprising a piezoelectric layer 106 and the dielectric layer 132' of the support substrate 100.
  • the barrier layer 122' can be provided on the substrate comprising a piezoelectric layer 106 and on the support substrate 100.
  • the step of forming the barrier layer 122' is carried out before or after the step of forming the weakened zone 112 in the piezoelectric layer 108.
  • the assembly of the support substrate 100 with the substrate comprising a piezoelectric layer 106 is then carried out at the interface between the two barrier layers 120'.
  • the barrier layer 122' and the dielectric layer 132' of the intermediate structure 120' can be provided on the piezoelectric layer 108 of the substrate comprising a layer 106 instead of being provided on the support substrate 100.
  • the step of forming the intermediate structure 120' is carried out before or after the step of forming the weakening zone 112 in the piezoelectric layer 108.
  • the assembly of the support substrate 100 with the substrate comprising a piezoelectric layer 106 is produced at the interface between the barrier layer 122' of the intermediate structure 120' on the substrate comprising a piezoelectric layer 106 and the trapping layer 102 of the support substrate 100.
  • the piezoelectric substrate on insulator (POI) 144 illustrated in step V) of Figure 2b comprises in this order the support substrate 100, the trapping layer 102, the dielectric layer 132', the diffusion barrier layer of metallic element 122' and the piezoelectric layer 114 according to this variant of the second embodiment of the invention.
  • a step Illb) of forming a dielectric layer 146 is added compared to the embodiment illustrated in Figure 2b.
  • the dielectric layer 146 is formed on the piezoelectric layer 108 of the substrate comprising a piezoelectric layer 106 after step lia) of forming the weakening zone 112 in the piezoelectric layer 108.
  • the dielectric layer 146 is for example a layer based on Silicon Oxide.
  • the dielectric layer 146 can also be a layer of Silicon Nitride (Sis"), or a layer comprising a combination of Nitride and Silicon Oxide (SiO x N y ), or a superposition of a layer of Oxide of Silicon and a layer of Silicon Nitride or a combination of a layer of Silicon Oxide, a layer of Silicon Nitride and a layer of Silicon Oxynitride (SiO x N y ).
  • Si Silicon Nitride
  • SiO x N y Silicon Oxide
  • the dielectric layer 146 is produced by a deposition technique such as chemical vapor deposition CVD or LPCVD, assisted by plasma PECVD or physical vapor phase PVD or by thermal oxidation treatment.
  • a deposition technique such as chemical vapor deposition CVD or LPCVD, assisted by plasma PECVD or physical vapor phase PVD or by thermal oxidation treatment.
  • a surface treatment can be carried out to improve the quality of the surface of the dielectric layer 146 deposited.
  • the substrate comprising a piezoelectric layer 106 is assembled with the support substrate 100 to form the heterostructure 148 by bringing the barrier layer 122' into contact with the dielectric layer 146.
  • the assembly is carried out at the interface 150 between the dielectric layer 146 of the substrate comprising a piezoelectric layer 106 and the barrier layer 122' of the support substrate 100.
  • the barrier layer 122' is sandwiched between the two dielectric layers 132' and 146.
  • the dielectric layer 146 can be provided on the support substrate 100 on the barrier layer 122' instead of being provided on the substrate comprising a piezoelectric layer 106.
  • the assembly of the support substrate 100 with the substrate comprising a piezoelectric layer 106 is made at the interface between the dielectric layer 146 of the support substrate 100 and the piezoelectric layer 108 of the substrate comprising a piezoelectric layer 106 .
  • the dielectric layer can be provided on the piezoelectric substrate 106 and on the support substrate 100.
  • the assembly of the support substrate 100 with the substrate comprising a piezoelectric layer 106 is then made at the interface between two dielectric layers of the same material, with oxide-oxide type bonds, in particular a Si-O-Si type bond, which allows a stable molecular force bond.
  • a dielectric layer of a first material can be provided on the substrate comprising a piezoelectric layer 106 and a dielectric layer of a second material can be provided on the support substrate 100 , the first material being different from the second material.
  • the dielectric layer provided on the substrate comprising a piezoelectric layer 106 is a layer of Si;N4 while the dielectric layer provided on the support substrate 100 is a layer of SiO x N y> in particular SiON.
  • one or more layers of the intermediate structure 120' can be provided on the piezoelectric substrate 106 instead of on the support substrate 100.
  • the piezoelectric substrate on insulator (POI) 152 illustrated in step V) comprises the support substrate 100, the trapping layer 102, the dielectric layer 132', a metallic element diffusion barrier layer 122', the second dielectric layer 146 and the piezoelectric layer 114 correspond to the substrate according to the invention according to this second variant of the second embodiment.
  • Figure 3 schematically represents a method of manufacturing a piezoelectric substrate on insulator (POI) according to a third embodiment of the invention.
  • step III) of forming the intermediate structure 120 of the method according to Figure 2a additionally comprises a step IIIc) of forming a second barrier layer 154 after step Ilia ).
  • step IV) the assembly is done between the second barrier layer 154 and the piezoelectric substrate 106. All the characteristics common with the first or second embodiment as well as their variants and using the same reference numbers as above will not be described again, but reference is made to their detailed description above.
  • the intermediate structure 120 thus comprises a first barrier layer 122 for diffusion of metallic element, a dielectric layer 132 and a second barrier layer 154, 156, 158, 160.
  • This second barrier layer 154,156, 158, 160 is deposited on the dielectric layer 132, which is deposited on the first barrier layer 122.
  • the first barrier layer 122 and the second barrier layer 154, 156, 158, 160 are separated by the dielectric layer 132.
  • the second barrier layer 154, 156, 158, 160 is brought into contact at the interface 162 with the substrate comprising a piezoelectric layer 106 to form the donor substrate 164.
  • the second barrier layer 154 may be a second barrier layer 156 for metallic element diffusion.
  • the second barrier layer 156 is formed in the same manner as the first barrier layer 122.
  • the second metallic element diffusion barrier layer 156 may have the same properties, such as thickness or material, as the first barrier layer 122 or according to a variant the first metallic element diffusion barrier layer 122 and the second barrier layer 156 may be different with different materials and/or a different thickness.
  • the first diffusion barrier layer 122 may be a layer of Tantalum Nitride (TaN) and the second diffusion barrier layer 156 may be a layer of Silicon Carbon Nitride (SiCN), or vice versa.
  • the second diffusion barrier layer 156 can also be Tantalum Oxide (Ta2Os) or Aluminum Oxide (AI2O3).
  • the second barrier layer 154 can be a hydrogen diffusion barrier layer 158 to limit the diffusion of hydrogen towards the piezoelectric substrate 106 and/or towards the trapping layer 102 of the support substrate 100.
  • the hydrogen diffusion barrier layer 158 may be based on Silicon Nitride (SiN) or Silicon Oxynitride (SiO x N y ) or aluminum nitride (AIN).
  • This second barrier layer 158 based on silicon nitride (SiN) or silicon oxynitride (SiO x N y ) or aluminum nitride (AIN) is formed by a PECVD deposition technique (in English: “Plasma Enhanced Chemical Vapor Deposition”, in French: “Deposition Chimique en Phase Vapor Activated by Plasma”) or PVD (in English: “Physical Vapor Deposition”, in French: “Déposition physique en phase vapor”) or ALD (in English: “ Atomic layer Deposition”, in French: “Atomic layer deposition”), with a thickness between lOnm and lOOnm.
  • PECVD deposition technique in English: “Plasma Enhanced Chemical Vapor Deposition”, in French: “Deposition Chimique en Phase Vapor Activated by Plasma” or PVD (in English: “Physical Vapor Deposition”, in French: “Déposition physique en phase vapor”) or ALD
  • the diffusion of hydrogen towards the piezoelectric layer and/or towards the trapping layer during the manufacturing process of the POI substrate is the diffusion of hydrogen towards the piezoelectric layer and/or towards the trapping layer during the manufacturing process of the POI substrate.
  • the hydrogen can come from different sources, for example from the interface during assembly due to the hydrophilic nature of the layers at the interface, such as the silicon-based substrate 100, or from the dielectric layer which is rich in hydrogen through its manufacturing process.
  • the hydrogen diffusion barrier layer 158 is a layer based on silicon oxide 160.
  • the second barrier layer 160 has a hydrogen concentration less than 1O 20 at/cm 3 , in particular less than 10 18 at/cm 3 .
  • PECVD plasma-assisted deposition technique
  • PVD deposition includes deposition temperatures between temperature ambient and 400°C
  • PECVD technique includes deposition temperatures between 150°C and 400°C.
  • LPCVD deposition includes deposition temperatures between 600 and 700°C. This deposition is carried out at a temperature typically between 600°C and 800°C. In this case, the dielectric layer 160 has a significant hydrogen concentration of more than 10 20 at/cm 3 .
  • annealing To reduce the concentration of hydrogen in this second barrier layer 160 based on silicon oxide, annealing, called densification, is applied.
  • This annealing is annealing under an atmosphere poor in hydrogen, ie less than 5 ppm, and exposes the layer 160 based on Silicon Oxide to a temperature higher than its deposition temperature. It can be a neutral or oxidizing atmosphere. Preferably this temperature is greater than 800°C, typically between 800°C and 900°C.
  • the annealing is continued for at least one hour, and preferably for several hours, in order to exodiffuse the hydrogen from the dielectric layer 160, and possibly from the trapping layer 102.
  • the layer dielectric 160 At the end of this densification annealing, the layer dielectric 160 has a hydrogen concentration less than 1O 20 at/cm 3 .
  • Such densification annealing can in particular also lead to reducing the diffusivity of hydrogen, that is to say the capacity of this species to diffuse in the material constituting the dielectric layer 160, so that the hydrogen even in a concentration greater than 10 20 at/cm 3 is less likely to diffuse towards the trapping layer 102.
  • the trapping layer 102 also has a reduced hydrogen concentration, in particular lower than 10 18 at/cm 3 .
  • one or more layers of the intermediate structure 120 can be provided on the piezoelectric substrate 106 instead of on the support substrate 100.
  • the order of deposition of the layers is carried out in such a way that the final POI substrate obtained after assembly and fracturing has the same sequence of layers, that is to say the same order of layers deposited, as the POI substrate 166 obtained for the embodiment described above.
  • a dielectric layer can be provided on the two substrates, the substrate comprising a piezoelectric layer 106 and on the support substrate 100.
  • the assembly interface of the support substrate 100 with the substrate comprising a piezoelectric layer 106 is made at the interface between two dielectric layers, with oxide-oxide type bonds, in particular a Si-O-Si type bond, which is a known type of bond to be stable.
  • a dielectric layer of a first material can be provided on the substrate comprising a piezoelectric layer 106 and a dielectric layer of a second material can be provided on the support substrate 100, the first material being different from the second material.
  • the dielectric layer provided on the substrate comprising a piezoelectric layer 106 is a layer of Si;N4 while the layer dielectric provided on the support substrate 100 is a layer of SiO x N y , in particular SiON.
  • the piezoelectric substrate on insulator (POI) 166 illustrated in step V) of Figure 3 produced by the manufacturing method according to the invention comprises the support substrate 100, the trapping layer 102, the first layer metallic element diffusion barrier 122, the dielectric layer 132, the second barrier layer 154 and the piezoelectric layer 114 and thus forms a POI substrate 166 according to the third embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

L'invention concerne un substrat piézoélectrique sur isolant (POI) (130) comprenant un substrat support (100), comprenant une couche de piégeage (102) sur une surface libre (104) du substrat support (100) une couche piézoélectrique (114), en particulier une couche piézoélectrique (114) de Tantalate de Lithium (LTO) ou de Niobate de Lithium (LNO), une structure intermédiaire (120) positionnée en sandwich entre la couche piézoélectrique (114) et la couche de piégeage (102) du substrat support (100), dans lequel la structure intermédiaire (120) comprend au moins une couche barrière (122) de diffusion d'élément métallique à base de Nitrure de Tantale (TaN) ou de Nitrure de Carbone de Silicium (SiOxNy). L'invention concerne aussi un procédé de fabrication d'un tel substrat piézoélectrique sur isolant (POI) (130).

Description

Description
Titre de l’invention: Substrat piézoélectrique sur isolant (POI) et procédé de fabrication d’un substrat piézoélectrique sur isolant (POI)
[001], L’invention concerne un substrat piézoélectrique sur isolant (POI) et un procédé de fabrication d’un tel substrat piézoélectrique sur isolant (POI).
[002] . Un substrat piézoélectrique sur isolant (POI) est utilisé pour des dispositifs à ondes acoustiques, tel capteurs, filtres ou autre, car il permet d’obtenir de bonnes performances grâce à de meilleures valeurs de qualité Q et de coefficients électromécaniques k comparé à d’autres substrats de l’état de l’art.
[003], Un tel substrat comprend une couche mince de matériau piézoélectrique sur une couche diélectrique, elle-même agencée sur un substrat support. Pour certaines applications, une couche de piégeage est mise en place entre le substrat support et la couche diélectrique. La couche de piégeage est typiquement une couche non cristalline présentant des défauts structurels tels que des dislocations, des joints de grains, des zones amorphes, des interstices, des inclusions, et/ou des pores. Ces défauts structurels forment des pièges pour des charges susceptibles de circuler dans le matériau. La couche de piégeage présente ainsi une résistivité élevée ce qui résulte en une conduction de charge réduite à l’intérieur de la couche, et par conséquent un courant réduit à l’intérieur de la couche de piégeage. La couche de piégeage permet de réduire des pertes liées à des effets de conduction parasitique à l’interface entre le substrat support et la couche diélectrique. En effet, la couche de piégeage sert à réduire la durée de vie des charges dans cette région.
[004] . Lors de la fabrication d’un tel substrat piézoélectrique sur isolant (POI), un substrat donneur est utilisé dans lequel un substrat de matériau piézoélectrique est assemblé à un substrat de manipulation. Ensuite, le substrat donneur subit une étape d’amincissement du substrat piézoélectrique pour former une couche piézoélectrique plus mince avant d’être assemblé au substrat support. Finalement, le transfert d’une mince couche piézoélectrique sur le substrat support est réalisé de manière mécanique ou thermique au niveau d’une zone de fracturation créée au préalable dans la couche piézoélectrique du substrat donneur. Un traitement thermique final du substrat (POI) ainsi obtenu est nécessaire pour réparer les dommages occasionnés à la couche piézoélectrique transférée lors de l’étape de fracturation.
[005], Cependant, ce recuit final entraine une diffusion d’éléments métalliques provenant de la couche piézoélectrique vers la couche de piégeage. Lorsque les éléments métalliques (Li, Fe, Cu, Ni) diffusent dans la couche de piégeage, ils vont neutraliser (occuper) des pièges électriques présents dans la couche de piégeage. Cette neutralisation des pièges électriques de la couche de piégeage résulte en une dégradation des performances électriques de ladite couche de piégeage, en particulier une réduction du facteur Q et des performances radiofréquences, et par conséquent aussi celles du substrat POI ainsi fabriqué. [006], Un but de l'invention est ainsi de remédier aux inconvénients précités et notamment de concevoir un substrat piézoélectrique sur isolant (POI) qui présente des meilleures caractéristiques pour une utilisation dans des dispositifs à ondes acoustiques.
[007], L’objet de l’invention est réalisé par un substrat piézoélectrique sur isolant (POI) comprenant un substrat support, en particulier un substrat à base de Silicium, comprenant une couche de piégeage sur une surface libre du substrat support, en particulier une couche à base de Silicium poly cristallin ou amorphe ou poreux, une couche piézoélectrique, en particulier une couche de Tantalate de Lithium (LiTaO,) ou de Niobate de Lithium (LiNbOfi et une structure intermédiaire positionnée en sandwich entre la couche piézoélectrique et la couche de piégeage du substrat support, dans lequel la structure intermédiaire comprend au moins une couche barrière de diffusion d’éléments métalliques, en particulier de Lithium, à base de Nitrure de Tantale (TaN) ou de Nitrure de Carbone de Silicium (SiCN).
[008], La présence de la structure barrière de diffusion d’élément métallique entre la couche piézoélectrique et la couche de piégeage permet de réduire la diffusion d’élément métallique de la couche piézoélectrique vers la couche de piégeage durant le procédé de fabrication. Ainsi, le phénomène de neutralisation des pièges de charge présents dans la couche de piégeage par des éléments métalliques est réduit. La couche de piégeage dans le substrat (POI) final présente donc une résistivité élevée qui permet d’obtenir un substrat (POI) avec de performances améliorées.
[009], Selon une variante de l’invention, la couche barrière peut avoir une épaisseur tu supérieure à une épaisseur prédéterminée, ladite épaisseur prédéterminée étant déterminée en fonction de l’épaisseur de la couche de piégeage de telle manière que la dose d’élément métallique dans la couche de piégeage est inférieure à une dose seuil de d’élément métallique entraînant la dégradation de la couche de piégeage, en particulier une dose seuil d’élément métallique inférieure à I012 at/cm2, en particulier inférieure à 5*10n at/cm2. L’épaisseur seuil de la couche barrière est déterminée en fonction de l’épaisseur de la couche de piégeage et de la dose seuil d’élément métallique présents dans la couche de piégeage pour laquelle la couche de piégeage présente encore des caractéristiques électriques qui permette d’obtenir un substrat POI avec des performances améliorées.
[0010], Selon une variante de l’invention, la couche barrière peut avoir une épaisseur comprise entre 5nm et 150nm, en particulier entre lOnm et lOOnm, et l’épaisseur de la couche de piégeage est comprise entre 50nm et 5pm. La couche barrière est une couche bien plus mince que la couche de piégeage.
[0011], Selon une variante de l’invention, la structure intermédiaire peut comprendre au moins une couche diélectrique, en particulier à base de dioxyde de Silicium ou de Nitrure de Silicium (SiN) ou encore d‘Oxynitrure de silicium (SiOxNy), en contact avec la au moins une couche barrière. La couche diélectrique permet une bonne adhésion dans le substrat POI entre le matériau piézoélectrique et le substrat support. [0012], Selon une variante de l’invention, la couche barrière peut être positionnée en sandwich entre deux couches diélectriques.
[0013], Selon une variante de l’invention, la structure intermédiaire peut comprendre en outre une deuxième couche barrière. Une deuxième couche barrière permet d’obtenir un substrat (POI) avec des caractéristiques électriques améliorées et donc avec de meilleures performances pour des applications SAW. En effet, la deuxième couche barrière peut être une deuxième couche barrière de diffusion du même élément métallique que la première couche barrière de diffusion de la couche piézoélectrique vers la couche de piégeage, ou encore la deuxième couche barrière peut être une couche barrière de diffusion d’un autre élément métallique que la première couche barrière dans le substrat composite.
[0014], Selon une variante de l’invention, la deuxième couche barrière peut être une couche barrière de diffusion d’hydrogène, en particulier à base de Nitrure de Silicium (SiN) ou de Nitrure d’ Aluminium (AIN) ou d’Oxynitrure de Silicium (SiOxNy). Dans un substrat piézoélectrique sur isolant (POI), la diffusion d’hydrogène vers la couche piézoélectrique et/ou la couche de piégeage survenant lors d’étapes de traitement thermiques du procédé de fabrication d’un tel substrat réduit aussi les performances du substrat piézoélectrique sur isolant (POI). Ainsi, la présence d’une couche barrière d’hydrogène permet de réduire la diffusion d’hydrogène à l’intérieur du substrat piézoélectrique sur isolant (POI) durant la fabrication du substrat (POI) et d’obtenir un substrat POI avec de meilleures performances.
[0015], Selon une variante de l’invention, la couche intermédiaire peut comprendre au moins une couche avec une concentration d’hydrogène inférieure à 1O20 at/cm3, en particulier inférieure à 1018 at/cm3. Une couche avec une concentration d’hydrogène inférieure à 1O20 at/cm3 correspond à une couche barrière de diffusion d’hydrogène. Ainsi, le substrat POI a des performances améliorées grâce à la présence d’une telle couche dans sa structure.
[0016], E’objet de l’invention est aussi réalisé par un procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) décrit auparavant comprenant les étapes de fournir un substrat support, en particulier un substrat à base de silicium, comprenant une couche de piégeage, en particulier une couche à base de silicium poly cristallin ou amorphe ou poreux, fournir un substrat comprenant une couche piézoélectrique, en particulier une couche à base de Tantalate de Eithium (LiTaO ,) ou de Niobate de Eithium (LiNbCE), former une structure intermédiaire sur le substrat comprenant une couche piézoélectrique et/ou sur le substrat support, la formation de la structure intermédiaire comprenant la formation d’au moins une couche barrière d’élément métallique, en particulier de Lithium, à base de Nitrure de Tantale (TaN) ou de Nitrure de Carbone de Silicium (SiCN), et assembler le substrat comprenant une couche piézoélectrique avec le substrat support.
[0017], Ainsi, l’étape de formation d’une structure intermédiaire sur le substrat comprenant une couche piézoélectrique et/ou le substrat support dans le procédé selon l’invention permet de former une couche barrière de diffusion d’élément métallique pour réduire la diffusion d’élément métallique de la couche piézoélectrique vers la couche de piégeage lors d’étapes de traitement thermique du procédé. Avec ce procédé un substrat peut être obtenu qui permet de réduire de manière efficace l’effet négatif de la diffusion d’éléments métalliques vers le substrat support, et en particulier dans la couche de piégeage du substrat support.
[0018], Selon une variante de l’invention, l’étape de formation de la structure intermédiaire peut comprendre en outre la formation d’une deuxième couche barrière. La deuxième couche barrière peut être une couche barrière d’éléments métalliques ou une couche barrière d’un autre élément dans la structure, en particulier un élément non métallique. Avec ce procédé un substrat peut être obtenu qui permet de réduire de manière encore plus efficace l’effet négatif de la diffusion d’éléments vers le substrat support en réduisant à la fois la diffusion d’élément métallique provenant de la couche piézoélectrique mais aussi de la diffusion d’autres éléments dans la structure du substrat POI.
[0019], Selon une variante de l’invention, l’étape de formation de la structure intermédiaire peut comprendre en outre une étape de formation d’une couche avec une concentration d’hydrogène inférieure à 1O20 at/cm3, en particulier inférieure à 1018 at/cm3. La formation d’une couche avec une concentration d’hydrogène réduite permet de limiter la diffusion d’hydrogène dans la structure lors de traitement thermique postérieure, traitement connu pour faciliter la diffusion d’hydrogène vers la couche piézoélectrique et/ou la couche de piégeage.
[0020], Selon une variante de l’invention, l’étape de formation de la deuxième couche barrière peut comprendre la formation d’une couche à base de Nitrure de Silicium (SiN) ou de Nitrure d’ Aluminium (AIN) ou d’Oxynitrure de Silicium (SiOxNy). Une couche à base de tel matériau permet de réaliser une barrière de diffusion d’hydrogène vers la couche piézoélectrique et/ou la couche de piégeage.
[0021], Selon une variante de l’invention, le procédé peut comprendre en outre une étape de formation d’une couche diélectrique sur le substrat support et/ou sur le substrat comprenant une couche piézoélectrique avant l’étape d’assemblage, de telle manière que l’interface de collage soit une interface de liaison oxyde - oxyde. L’interface d’assemblage du substrat support avec le substrat comprenant une couche piézoélectrique est faite à l’interface entre deux couches diélectriques, avec des liaisons de type oxyde - oxyde, en particulier une liaison de type Si-O-Si, qui est un type de liaison connue pour être stable. Ainsi, le substrat piézoélectrique sur isolant obtenu par le procédé selon l’invention présente une liaison stable entre la couche piézoélectrique et le substrat support.
[0022], Selon une variante de l’invention, le procédé de fabrication peut comprendre en outre une étape de formation d’une couche diélectrique d’un premier matériau sur le substrat support et/ou d’un deuxième matériau différent du premier matériau sur le substrat comprenant une couche piézoélectrique avant l’étape d’assemblage. Par exemple, le premier matériau est à base de Nitrure de Silicium, en particulier du Si’,N4. et le deuxième matériau est à base d’Oxynitrure de Silicium (SiOxNy), en particulier du SiON. Ainsi, l’interface de collage est une interface de liaison Si’,N - SiOxNy. Une telle interface présente des avantages au niveau de l’impédance acoustique de la structure fabriquée tout en étant une interface d’assemblage stable.
[0023], L’invention et ses avantages seront expliqués plus en détail dans la suite au moyen de modes de réalisation préférés et en s’appuyant notamment sur les figures d’accompagnement suivantes, dans lesquelles les numéros de référence identifient des caractéristiques de l’invention.
[0024], [Figure 1] représente schématiquement un procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) selon un premier mode de réalisation de l’invention.
[0025], [Figure 2a] représente schématiquement un procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) selon un deuxième mode de réalisation de l’invention.
[0026], [Figure 2b] représente schématiquement un procédé de fabrication d’un substrat donneur et un substrat donneur selon une première variante du deuxième mode de réalisation de l’invention.
[0027], [Figure 2c] représente schématiquement un procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) selon une deuxième variante du deuxième mode de réalisation de l’invention.
[0028], [Figure 3] représente schématiquement un procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) selon un troisième mode de réalisation de l’invention.
[0029] . L'invention va être décrite plus en détail en utilisant des modes de réalisation avantageux d'une manière exemplaire et en référence aux dessins. Les modes de réalisation décrits sont simplement des configurations possibles et il faut garder à l'esprit que les caractéristiques individuelles telles que décrites ci-dessus peuvent être fournies indépendamment les unes des autres ou peuvent être omises tout à fait lors de la mise en œuvre de la présente invention.
[0030], La Figure 1 illustre schématiquement un procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) selon le premier mode de réalisation de l’invention.
[0031], Le procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) commence par l’étape I) de fournir un substrat support 100, en particulier un substrat massif. Un substrat massif est un substrat à base d’un seul matériau typiquement d’une épaisseur comprise entre 200pm et 1mm.
[0032], Le substrat support 100 peut être un substrat à base de Silicium, de Saphir, de Nitrure d' Aluminium (AIN), de Carbure de Silicium (SiC) ou encore d'Arséniure de Gallium (GaAs). Le substrat support 100 peut être un substrat cristallin ou poly cristallin.
[0033], Le substrat support 100 comprend une couche de piégeage 102 déposée sur une surface libre 104 du substrat support par une technique de déposition, par exemple par déposition chimique en phase vapeur à pression sous atmosphérique LPCVD ou encore la technique de déposition chimique en phase vapeur CVD assistée par plasma PCVD. La température de déposition est comprise entre 200°C et 1100°C. La couche de piégeage 102 est une couche à base de Silicium, par exemple, à base de Silicium poly cristallin ou de Silicium amorphe ou encore de Silicium poreux. L’épaisseur tp de la couche de piégeage 102 est comprise entre 5nm et 5pm. [0034], La couche de piégeage 102 présente des défauts structurels tels que des dislocations, des joints de grains, des zones amorphes, des interstices, des inclusions, et/ou des pores. Ces défauts structurels forment des pièges pour des charges susceptibles de circuler dans le matériau, par exemple au niveau de liaisons chimiques non complètes ou pendantes. La couche de piégeage 102 présente ainsi une résistivité élevée ce qui résulte en une conduction de charge réduite à l’intérieur de la couche, et par conséquent un courant réduit à l’intérieur de la couche de piégeage.
[0035], Lors de l’étape II) du procédé selon le premier mode de réalisation, un substrat comprenant une couche piézoélectrique 106 est fourni. Il s’agit de préférence d’une couche épaisse de matériau piézoélectrique 108 d’une épaisseur ti, fournie sur un substrat de base 110.
[0036], Le matériau piézoélectrique 106 peut être un matériau piézoélectrique riche en Lithium, par exemple, du Tantalate de Lithium (LiTaO,) ou du Niobate de Lithium (LiNbCfi).
[0037], Le substrat comprenant une couche piézoélectrique 106 peut avoir subi d’abord une ou plusieurs étapes de nettoyage, de brossage ou de polissage de sa surface libre pour enlever des particules ou de la poussière et ainsi obtenir une surface libre plus propre et de meilleur qualité pour réaliser par la suite un dépôt de couche successif.
[0038], Selon l’invention, une étape III) de dépôt d’une structure intermédiaire 120 sur la surface libre 102a, de préférence directement sur la surface libre 102a, de la couche de piégeage 102 du substrat support 100 est réalisée.
[0039], L’étape III) de dépôt de la structure intermédiaire 120 comprend la formation d’au moins une couche barrière de diffusion d’éléments métalliques 122. La couche barrière 122 peut être une couche barrière de diffusion de Lithium 122.
[0040], La couche barrière 122 peut, selon l’invention, être une couche à base de Nitrure de Tantale (TaN) déposée par une technique de déposition de couche atomique ALD (en Anglais : Atomic Layer Deposition) ou encore par PE -ALD, une déposition de couche atomique assistée par plasma. Dans ce cas, la température de déposition par ALD est comprise entre 25°C et 100°C.
[0041], Selon une alternative selon l’invention, la couche barrière 122 peut être une couche à base de Nitrure de Carbone de Silicium (SiCN) déposée par une technique de déposition chimique en phase vapeur assistée par plasma PECVD (en Anglais : Plasma Enhanced Chemical Vapor Deposition). Dans ce cas, la température de déposition est de l’ordre de 400°C.
[0042], La couche barrière 122 a une épaisseur tEM supérieure à une épaisseur prédéterminée, ladite épaisseur prédéterminée étant définie en fonction de l’épaisseur tp de la couche de piégeage 102 de telle manière que la dose d’élément métallique dans la couche de piégeage 102 est inférieure à une dose seuil d’élément métallique entraînant la dégradation de la couche de piégeage 102.
[0043], Pour calculer la dose seuil d’élément métallique, l'homme de métier saura calculer la pente de diffusion de l’élément métallique à partir de son coefficient de diffusion et ainsi ajuster l'épaisseur ÎEM de la couche barrière 122 afin de garantir de ne pas dépasser un seuil de dose d’élément métallique prédéterminé dans la couche de piégeage 102. Ce calcul dépend aussi des traitements thermiques appliqué à la structure pendant le procédé de fabrication et aussi de l’épaisseur de la couche de piégeage 102.
[0044], Par exemple, pour une couche de Tantalate de Lithium (LiTaO3) ou de Niobate de Lithium (LiNbCL) et pour une couche de piégeage 102 ayant une épaisseur tp de Ipm, la dose seuil de Lithium dans la couche de piégeage 102 doit être inférieure à 1012 at/cm2. Pour une couche de piégeage 102 avec une épaisseur tp de l’ordre de 0.5pm, la dose seuil de Lithium sera plutôt de l’ordre de 5.1011 at/cm2.
[0045], Pour obtenir ces valeurs, l’épaisseur tEM de la couche barrière 122 doit être comprise entre 5nm et 150nm, en particulier entre lOnm et lOOnm.
[0046], Lors de l’étape lia) une zone de fragilisation 112 est formée dans la couche piézoélectrique 108 du substrat comprenant une couche piézoélectrique 106 de manière à délimiter la couche piézoélectrique 114 à transférer du reste 116 de la couche piézoélectrique 108 du substrat comprenant une couche piézoélectrique 106.
[0047], Cette étape lia) de formation d’une zone de fragilisation 112 est réalisée par une implantation 118 d'espèces atomiques ou ioniques dans la couche piézoélectrique 108 du substrat comprenant une couche piézoélectrique 106. L’implantation atomique ou ionique est réalisée de telle manière que la zone de fragilisation 112 est située à l’intérieure de la couche piézoélectrique 108 et sépare une couche piézoélectrique 116 du reste 114 de la couche piézoélectrique 108. Les espèces atomiques ou ioniques sont implantées à une profondeur L déterminée de la couche piézoélectrique 108 qui détermine l'épaisseur C de la couche piézoélectrique 114 à transférer. L’épaisseur C est typiquement entre 50nm et Ipm, en particulier de l’ordre de 600nm. La dose d’implantation des espèces atomiques ou ioniques est comprise entre 1016 at/cm2 et 1017 at/cm2.
[0048], Le substrat support 100 obtenu après l’étape III), est ensuite assemblé au substrat donneur 110 obtenu après l’étape lia) durant l’étape IV) d’assemblage pour obtenir une hétérostructure 124 correspondant à l’assemblage substrat support - substrat donneur. Ici l’assemblage se fait par adhésion moléculaire.
[0049], L’assemblage du substrat comprenant une couche piézoélectrique 106 sur le substrat support 100 est fait telle que la couche barrière 122 de la structure intermédiaire 120 est positionnée en sandwich entre la couche piézoélectrique 114 du substrat comprenant une couche piézoélectrique 106 et la couche de piégeage 102 du substrat support 100. L’interface de contact 126 est située entre la couche piézoélectrique 114 et la couche barrière 122 du substrat support 100.
[0050], Ensuite, une étape V) de transfert de la couche mince piézoélectrique 114 est réalisée. Pour cela, une étape de fracturation du substrat donneur 124 par apport d’énergie thermique avec un traitement thermique comprise entre 100°C et 300°C dans une atmosphère de Ar ou N2, et/ou mécanique au niveau de la zone de fragilisation 112 pour obtenir un substrat POI comprenant une couche piézoélectrique 114 d’une épaisseur typiquement comprise entre 50nm et Ipm, en particulier de l’ordre de 600nm.
[0051], Un traitement thermique du substrat piézoélectrique sur isolant (POI) 122 obtenu après l’étape V) est réalisé pour réparer les dommages occasionnés à la couche piézoélectrique 114 transférée lors de l’étape de fracturation. Ce traitement thermique est réalisé à une température comprise entre 400 et 600°C, en particulier de l’ordre de 500°C, dans une atmosphère de Ar, O2 ou N2.
[0052], Pendant ces traitements thermiques lors de la réalisation du substrat POI, une diffusion d’éléments métalliques peut avoir heu en partant de la couche piézoélectrique 114 en direction de la couche de piégeage 102.
[0053], Grâce à la présence de la couche barrière 122, la diffusion d’élément métallique de la couche piézoélectrique 114 vers la couche de piégeage 102 est réduite, car la couche barrière 122 joue le rôle d‘une couche barrière de diffusion d’élément métallique. Ainsi, la passivation des pièges de charge dans la couche de piégeage 102 par des éléments métalliques provenant de la couche piézoélectrique 114 est réduite, et la couche de piégeage 102 garde son pouvoir de réduire les courants parasitiques.
[0054], Dans une variante du procédé selon le premier mode de réalisation, la structure intermédiaire 120, ici la couche barrière de diffusion d’élément métallique 122, est réalisée sur la couche piézoélectrique 108 du substrat comprenant une couche piézoélectrique 106, au lieu d’être réalisée sur le substrat support 100. Dans ce cas, l’étape de formation de la couche barrière 122 est réalisée avant ou après l’étape de formation de la zone de fragilisation 112 dans la couche piézoélectrique 108. L’interface d’assemblage du substrat support 100 avec le substrat comprenant une couche piézoélectrique 106 est alors faite à l’interface située entre la couche barrière 122 du substrat comprenant une couche piézoélectrique 106 et la couche de piégeage 102 du substrat support 100.
[0055], Dans une autre variante du procédé selon le premier mode réalisation, la structure intermédiaire 120, ici la couche barrière de diffusion d’élément métallique 122, peut être fournie sur le substrat comprenant une couche piézoélectrique 106 et sur le substrat support 100. Dans ce cas, l’étape de formation de la couche barrière 122 est réalisée avant ou après l’étape de formation de la zone de fragilisation 112 dans la couche piézoélectrique 108. L’interface d’assemblage du substrat support 100 avec le substrat comprenant une couche piézoélectrique 106 est alors faite à l’interface entre deux couches barrières. Le fait d’assembler le substrat comprenant une couche piézoélectrique avec le substrat support par l’assemblage de deux couches barrières est avantageux pour l’assemblage, car l’assemblage se fait entre deux couches du même matériau.
[0056], Dans une variante du procédé, au heu de réaliser l’étape lia) de formation de la zone de fragilisation dans la couche piézoélectrique 108 du substrat comprenant une couche piézoélectrique 106, après l’étape III), l’étape IV) d’assemblage est réalisée directement entre le substrat comprenant une couche piézoélectrique 106 et le substrat support 100. Une étape IVa) d’amincissement (non illustrée) est ensuite réalisée pour diminuer l’épaisseur du substrat comprenant une couche piézoélectrique 106. Cette étape d’amincissement peut être une étape de meulage du substrat comprenant une couche piézoélectrique 106 pour obtenir une couche piézoélectrique 114 d’une épaisseur plus mince que la couche piézoélectrique 108.
[0057], De plus, d’autres traitements de la surface libre 128 de la couche piézoélectrique 114 peuvent être réalisées pour améliorer la qualité de la surface libre 128 de la couche piézoélectrique 114.
[0058], Le substrat piézoélectrique sur isolant (POI) 130 illustré à l’étape V) de la Figure 1 obtenu avec le substrat support 100, la couche de piégeage 102, la couche barrière de diffusion d’élément métallique 122 et la couche piézoélectrique 114 correspond au substrat selon l’invention selon le premier mode de réalisation également.
[0059], La Figure 2a représente schématiquement un procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) selon un deuxième mode de réalisation de l’invention.
[0060] . Dans ce deuxième mode de réalisation, la seule différence avec le procédé selon le premier mode de réalisation est que l’étape de dépôt III) de la structure intermédiaire 120 comprend en plus une étape Ilia) de formation d’une couche diélectrique 132 sur, en particulier en contact direct avec, la au moins une couche barrière 122. Ainsi, la structure intermédiaire 120 comprend une couche barrière de diffusion d’élément métallique 122 et une couche diélectrique 132.
[0061], Les autres étapes I) à V) sont les mêmes que dans le premier mode de réalisation, sauf que lors de l’étape IV) l’assemblage se fait entre la couche diélectrique 132 et le substrat comprenant une couche piézoélectrique 106. Toutes les caractéristiques communes avec le premier mode de réalisation et sa variante et utilisant les mêmes numéros de référence que ci-dessus ne seront pas décrites à nouveau, mais il est fait référence à leur description détaillée ci-dessus.
[0062], La couche diélectrique 132 est par exemple une couche à base d’Oxyde de Silicium. Mais la couche diélectrique 132 peut aussi être une couche de Nitrure de Silicium (SisN»), ou une couche comprenant une combinaison de Nitrure et d'Oxyde de Silicium (SiOxNy), ou une superposition d'une couche d'Oxyde de Silicium et d'une combinaison de nitrure et d'oxyde (SiOxNy) de Silicium ou une superposition d’une couche d’oxyde de Silicium et d’une couche de nitrure de Silicium.
[0063], La couche diélectrique 132 est réalisé par une technique de déposition telle qu’une déposition chimique en phase vapeur CVD ou LPCVD, assistée par plasma PECVD (en anglais: « Plasma Enhanced Chemical Vapor Deposition » ou physique en phase vapeur PVD ou par des traitements thermiques d’oxydation. La déposition PVD comprend des températures de déposition entre température ambiante et 400°C, la technique PECVD comprend des températures de déposition entre 150°C et 400°C. La déposition LPCVD comprend des températures de déposition entre 600 et 700°C. La couche diélectrique 132 est déposée sur, en particulier directement en contact avec, la couche barrière 122.
[0064] . Un traitement thermique, appelé aussi traitement de densification, peut être réalisé après le dépôt de la couche diélectrique 132 pour dégazer le surplus en Hydrogène formé pendant la déposition, Hydrogène qui occupe les pièges dans la couche de piégeage 102. En plus, ou en alternative, un traitement de surface peut être réalisé pour améliorer la qualité de la surface de la couche diélectrique 132 déposée.
[0065], La couche diélectrique 132 est par exemple une couche à base de dioxyde de Silicium. Mais la couche diélectrique 132 peut aussi être une couche comprenant une combinaison de Nitrure et d'Oxyde de Silicium (SiOxNy), ou une superposition d'une couche d'Oxyde de Silicium et d'une combinaison de Nitrure et d'Oxyde de Silicium (SiOxNy), ou encore une couche de Nitrure de Silicium (SijN^, ou une couche comprenant une combinaison de Nitrure et d'Oxyde de Silicium (SiOxNy), ou une superposition d'une couche d'Oxyde de Silicium et d'une couche de Nitrure de Silicium.
[0066], Ainsi, lors de l’étape d’assemblage V), le substrat comprenant une couche piézoélectrique 106 est assemblé avec le substrat support 100 pour former l’héterostructure 134, en mettant en contact direct la couche diélectrique 132 avec la couche piézoélectrique 108 du substrat comprenant une couche piézoélectrique 106. Ainsi, dans cette deuxième réalisation, l’interface d’assemblage 136 est située entre la couche piézoélectrique 108 et la couche diélectrique 132 du substrat support 100.
[0067], Dans une variante, la couche diélectrique 132 peut être une couche ayant une concentration d’hydrogène inférieure à 1O20 at/cm3, en particulier inférieure à 1018 at/cm3. Après l’étape de déposition de la couche diélectrique 132 réalisée à une température typiquement comprise entre la température ambiante et 1000°C, dépendant de la technique de déposition utilisée, un recuit de densification peut être réalisé pour réduire la concentration d’hydrogène dans cette couche diélectrique 132. Par exemple, si la couche diélectrique est réalisée par une déposition PVD, la température est comprise entre la température ambiante et 400°C, pour une déposition PECVD, entre 150°C et 400°C, une déposition LPCVD entre 600°C et 700°C, et pour une oxydation thermique, la température est comprise entre 800°C et 1000°C.
[0068], Ce recuit est un recuit sous atmosphère pauvre en hydrogène, i.e. inférieure à 5 ppm, et expose la couche diélectrique 132 à base d’Oxyde de Silicium à une température supérieure à sa température de dépôt. Il peut s'agir d'une atmosphère neutre ou oxydante. Préférentiellement cette température est supérieure à 800°C, typiquement comprise entre 800°C et 1000°C. Le recuit est poursuivi pendant au moins une heure, et préférentiellement pendant plusieurs heures, enfin d'exodiffiiser l'hydrogène de la couche diélectrique 132, et éventuellement de la couche de piégeage 102. A l'issue de ce recuit de densification, la couche diélectrique 132 présente une concentration d'hydrogène inférieure à 1O20 at/cm3.
[0069], Dans une variante, la couche diélectrique 132 peut être fournie sur la couche piézoélectrique 108 du substrat comprenant une couche piézoélectrique 106 au lieu d’être fournie sur le substrat support 100. Dans ce cas, l’étape de formation de la couche diélectrique 132 est réalisée avant ou après l’étape de formation de la zone de fragilisation 112 dans la couche piézoélectrique 108. Dans ce cas, l’assemblage du substrat support 100 avec le substrat comprenant une couche piézoélectrique 106 est réalisée à l’interface entre la couche diélectrique 132 du substrat piézoélectrique 106 et la structure barrière 120 du substrat support 100.
[0070], Dans une autre variante, une couche diélectrique peut être fournie sur les deux substrats, le substrat comprenant une couche piézoélectrique 106 et sur le substrat support 100. Dans ce cas, l’étape de formation de la couche diélectrique est réalisée avant ou après l’étape de formation de la zone de fragilisation 112 dans la couche piézoélectrique 108. L’assemblage du substrat support 100 avec le substrat comprenant une couche piézoélectrique 106 est ensuite réalisée à l’interface entre deux couches diélectriques. Par exemple, avec des liaisons de type oxyde - oxyde, en particulier une liaison de type Si-O-Si, qui permet une liaison par force moléculaire stable.
[0071], Dans une autre variante, une couche diélectrique d’un premier matériau peut être fournie sur le substrat comprenant une couche piézoélectrique 106 et une couche diélectrique d’un deuxième matériau peut être fournie sur le substrat support 100, le premier matériau étant différent du deuxième matériau. Par exemple, la couche diélectrique fournie sur le substrat comprenant une couche piézoélectrique 106 est une couche de Si;N4 alors que la couche diélectrique fournie sur le substrat support 100 est une couche de SiOxNy, en particulier du SiON. Ainsi, l’assemblage du substrat support 100 avec le substrat comprenant une couche piézoélectrique 106 est ensuite réalisée à l’interface entre deux couches diélectriques Si;N4 - SiOxNy qui permet une liaison stable.
[0072], Dans une variante, la couche diélectrique 132 et la couche barrière 122 de la structure intermédiaire 120 peuvent être fournies sur la couche piézoélectrique 108 du substrat comprenant une couche 106 au lieu d’être fournie sur le substrat support 100. Dans ce cas, l’étape de formation de la structure intermédiaire 120 est réalisée avant ou après l’étape de formation de la zone de fragilisation 112 dans la couche piézoélectrique 108. Dans ce cas, l’assemblage du substrat support 100 avec le substrat comprenant une couche piézoélectrique 106 est réalisée à l’interface entre la couche diélectrique 132 de la structure intermédiaire 120 sur le substrat comprenant une couche piézoélectrique 106 et la couche de piégeage 102 du substrat support 100.
[0073], Le substrat piézoélectrique sur isolant (POI) 138 illustré à l’étape V) de la Figure 2a obtenu avec le substrat support 100, la couche de piégeage 102, la couche barrière de diffusion d’élément métallique 122, la couche diélectrique 132 et la couche piézoélectrique 114 correspond au substrat selon l’invention selon le deuxième mode de réalisation également.
[0074], Dans une variante, illustrée à la Figure 2b, l’étape de formation Ilia) d’une couche diélectrique 132’ est réalisée avant l’étape III) de formation de la au moins une couche barrière 122’. La couche diélectrique 132’ et la couche barrière 122’ sont réalisées de la même manière que la couche diélectrique 132 et la couche barrière 122 décrites auparavant à la figure 2a. Ainsi, la structure intermédiaire 120’ comprend la couche diélectrique 132’ et la couche barrière de diffusion d’élément métallique 122’. [0075], Ainsi, lors de l’étape d’assemblage IV), le substrat comprenant une couche piézoélectrique 106 est assemblé avec le substrat support 100 pour former l’héterostructure 140 en mettant en contact la couche barrière 122’ avec le substrat piézoélectrique 106. Ainsi, dans cette variante, l’assemblage est réalisé à l’interface 142 entre la couche piézoélectrique 108 et la couche barrière 122’ du substrat support 100.
[0076], Dans une variante, la couche barrière 122’ peut être fournie sur la couche piézoélectrique 108 du substrat comprenant une couche 106 au lieu d’être fournie sur le substrat support 100. Dans ce cas, l’étape de formation de la couche barrière 122’ est réalisée avant ou après l’étape de formation de la zone de fragilisation 112 dans la couche piézoélectrique 108. Dans ce cas, l’assemblage du substrat support 100 avec le substrat comprenant une couche piézoélectrique 106 est réalisée à l’interface entre la couche barrière 122’ sur le substrat comprenant une couche piézoélectrique 106 et la couche diélectrique 132’ du substrat support 100.
[0077], Dans une autre variante, la couche barrière 122’ peut être fournie sur le substrat comprenant une couche piézoélectrique 106 et sur le substrat support 100. Dans ce cas, l’étape de formation de la couche barrière 122’ est réalisée avant ou après l’étape de formation de la zone de fragilisation 112 dans la couche piézoélectrique 108. L’assemblage du substrat support 100 avec le substrat comprenant une couche piézoélectrique 106 est ensuite réalisée à l’interface entre les deux couches barrières 120’.
[0078], Dans une autre variante, la couche barrière 122’ et la couche diélectrique 132’ de la structure intermédiaire 120’ peuvent être fournies sur la couche piézoélectrique 108 du substrat comprenant une couche 106 au lieu d’être fournie sur le substrat support 100. Dans ce cas, l’étape de formation de la structure intermédiaire 120’ est réalisée avant ou après l’étape de formation de la zone de fragilisation 112 dans la couche piézoélectrique 108. Dans ce cas, l’assemblage du substrat support 100 avec le substrat comprenant une couche piézoélectrique 106 est réalisée à l’interface entre la couche barrière 122’ de la structure intermédiaire 120’ sur le substrat comprenant une couche piézoélectrique 106 et la couche de piégeage 102 du substrat support 100.
[0079], Le substrat piézoélectrique sur isolant (POI) 144 illustré à l’étape V) de la Figure 2b comprend dans cet ordre le substrat support 100, la couche de piégeage 102, la couche diélectrique 132’, la couche barrière de diffusion d’élément métallique 122’ et la couche piézoélectrique 114 selon cette variante du deuxième mode réalisation de l’invention.
[0080], Dans une deuxième variante du deuxième mode de réalisation illustrée à la Figure 2c, une étape Illb) de formation d’une couche diélectrique 146 est ajouté par rapport au mode de réalisation illustrée à la Figure 2b. Lors de cette étape, la couche diélectrique 146 est formée sur la couche piézoélectrique 108 du substrat comprenant une couche piézoélectrique 106 après l’étape lia) de formation de la zone de fragilisation 112 dans la couche piézoélectrique 108. [0081], La couche diélectrique 146 est par exemple une couche à base d’Oxyde de Silicium. Mais la couche diélectrique 146 peut aussi être une couche de Nitrure de Silicium (Sis »), ou une couche comprenant une combinaison de Nitrure et d'Oxyde de Silicium (SiOxNy), ou une superposition d'une couche d'Oxyde de Silicium et d'une couche de Nitrure de Silicium ou une combinaison d’une couche d'Oxyde de Silicium, d'une couche de Nitrure de Silicium et d’une couche d’Oxynitrure de Silicium (SiOxNy).
[0082], La couche diélectrique 146 est réalisé par une technique de déposition telle qu’une déposition chimique en phase vapeur CVD ou LPCVD, assistée par plasma PECVD ou physique en phase vapeur PVD ou par traitement thermique d’oxydation.
[0083], Un traitement de surface peut être réalisé pour améliorer la qualité de la surface de la couche diélectrique 146 déposée. Ainsi, lors de l’étape d’assemblage IV), le substrat comprenant une couche piézoélectrique 106 est assemblé avec le substrat support 100 pour former l’hétérostructure 148 en mettant en contact la couche barrière 122’ avec la couche diélectrique 146. Ainsi, dans cette variante, l’assemblage est réalisé à l’interface 150 entre la couche diélectrique 146 du substrat comprenant une couche piézoélectrique 106 et la couche barrière 122’ du substrat support 100. Ainsi, la couche barrière 122’ se trouve en sandwich entre les deux couches diélectriques 132’ et 146.
[0084], De la même manière que dans les variantes du procédé selon le premier mode de réalisation, la couche diélectrique 146 peut être fournie sur le substrat support 100 sur la couche barrière 122’ au lieu d’être fournie sur le substrat comprenant une couche piézoélectrique 106. Dans ce cas, l’assemblage du substrat support 100 avec le substrat comprenant une couche piézoélectrique 106 est faite à l’interface entre la couche diélectrique 146 du substrat support 100 et la couche piézoélectrique 108 du substrat comprenant une couche piézoélectrique 106.
[0085], De la même manière que dans les autres variantes du procédé selon le premier mode réalisation, la couche diélectrique peut être fournie sur le substrat piézoélectrique 106 et sur le substrat support 100. L’assemblage du substrat support 100 avec le substrat comprenant une couche piézoélectrique 106 est alors faite à l’interface entre deux couches diélectriques du même matériau, avec des liaisons de type oxyde - oxyde, en particulier une liaison de type Si-O-Si, qui permet une liaison par force moléculaire stable.
[0086], De la même manière que dans les autres variantes, une couche diélectrique d’un premier matériau peut être fournie sur le substrat comprenant une couche piézoélectrique 106 et une couche diélectrique d’un deuxième matériau peut être fournie sur le substrat support 100, le premier matériau étant diffèrent du deuxième matériau. Par exemple, la couche diélectrique fournie sur le substrat comprenant une couche piézoélectrique 106 est une couche de Si;N4 alors que la couche diélectrique fournie sur le substrat support 100 est une couche de SiOxNy> en particulier du SiON. Ainsi, l’assemblage du substrat support 100 avec le substrat comprenant une couche piézoélectrique 106 est ensuite réalisée à l’interface entre deux couches diélectriques Si;N4 - SiOxNy qui permet une liaison stable.
[0087], De la même manière que dans les autres variantes du deuxième mode de réalisation, une ou plusieurs couches de la structure intermédiaires 120’ peut/peuvent être foumie/es sur le substrat piézoélectrique 106 au lieu de sur le substrat support 100.
[0088], Le substrat piézoélectrique sur isolant (POI) 152 illustré à l’étape V) comprend le substrat support 100, la couche de piégeage 102, la couche diélectrique 132’, une couche barrière de diffusion d’élément métallique 122’, la deuxième couche diélectrique 146 et la couche piézoélectrique 114 correspond au substrat selon l’invention selon cette deuxième variante du deuxième mode de réalisation.
[0089], La Figure 3 représente schématiquement un procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) selon un troisième mode de réalisation de l’invention.
[0090], Dans ce troisième mode de réalisation, l’étape III) de formation de la structure intermédiaire 120 du procédé selon la Figure 2a comprend en plus une étape IIIc) de formation d’une deuxième couche barrière 154 après l’étape Ilia).
[0091], Toutes les autres étapes I), II), Ila), III), Illa), IV) et V) sont les mêmes que dans le deuxième mode de réalisation selon la Figure 2a, sauf qu’à l’étape IV) l’assemblage se fait entre la deuxième couche barrière 154 et le substrat piézoélectrique 106. Toutes les caractéristiques communes avec le premier ou deuxième mode de réalisation ainsi que leurs variantes et utilisant les mêmes numéros de référence que ci-dessus ne seront pas décrites à nouveau, mais il est fait référence à leur description détaillée ci-dessus.
[0092], La structure intermédiaire 120 comprend ainsi une première couche barrière 122 de diffusion d’élément métallique, une couche diélectrique 132 et une deuxième couche barrière 154, 156, 158, 160.
[0093], Cette deuxième couche barrière 154,156, 158, 160 est déposée sur la couche diélectrique 132, qui est déposée sur la première couche barrière 122. Ainsi, la première couche barrière 122 et la deuxième couche barrière 154, 156, 158, 160 sont séparées par la couche diélectrique 132.
[0094], Lors de l’étape d’assemblage IV), la deuxième couche barrière 154, 156, 158, 160 est mise en contact à l’interface 162 avec le substrat comprenant une couche piézoélectrique 106 pour former le substrat donneur 164.
[0095], La deuxième couche barrière 154 peut être une deuxième couche barrière 156 de diffusion d’élément métallique. Dans ce cas, la deuxième couche barrière 156 est formée de la même manière que la première couche barrière 122. La deuxième couche barrière 156 de diffusion d’élément métallique peut avoir les mêmes propriétés, telle que l’épaisseur ou le matériau que la première couche barrière 122 ou selon une variante la première couche barrière de diffusion d’élément métallique 122 et la deuxième couche de barrière 156 peuvent être différentes avec des matériaux différents et/ou une épaisseur différente. Par exemple, la première couche barrière de diffusion 122 peut être une couche de Nitrure de Tantale (TaN) et la deuxième couche barrière de diffusion 156 peut être une couche de Nitrure de Carbone de Silicium (SiCN), ou vice versa. La deuxième couche barrière de diffusion 156 peut aussi être de l’Oxyde de Tantale (Ta2Os) ou de TOxyde d’Aluminium (AI2O3).
[0096], Selon une première variante, la deuxième couche barrière 154 peut être une couche barrière de diffusion d’hydrogène 158 pour limiter la diffusion de l’hydrogène vers le substrat piézoélectrique 106 et/ou vers la couche de piégeage 102 du substrat support 100. La couche barrière de diffusion d’hydrogène 158 peut être à base de Nitrure de Silicium (SiN) ou d’Oxynitrure de Silicium (SiOxNy) ou de nitrure d’aluminium (AIN). Cette deuxième couche de barrière 158 à base de nitrure de Silicium (SiN) ou d’Oxynitrure de Silicium (SiOxNy) ou de nitrure d’aluminium (AIN) est formée par une technique de déposition PECVD (en anglais: « Plasma Enhanced Chemical Vapor Deposition », en français : « Déposition chimique en phase vapeur activé par plasma ») ou PVD (en anglais : « Physical Vapor Deposition », en français : « Déposition physique en phase vapeur « ) ou ALD (en anglais : « Atomic layer Deposition », en français : « Deposition Atomique par couche »), avec une épaisseur comprise entre lOnm et lOOnm.
[0097] . En effet, dans un substrat POI, une autre source de dégradation des performances radiofréquences et électriques du substrat est la diffusion d’hydrogène vers la couche piézoélectrique et/ou vers la couche de piégeage lors du procédé de fabrication du substrat POI. L'hydrogène peut provenir de différentes sources, par exemple de l'interface lors de l’assemblage dû à la nature hydrophile des couches à l’interface, comme le substrat 100 à base de Silicium, ou encore de la couche diélectrique qui est riche en hydrogène de par son procédé de fabrication.
[0098] . Lors d’un traitement thermique, tel que lors d’une étape de déposition ou d’une étape de fracturation, réalisé durant le procédé de fabrication à des températures de Tordre de 500°C, l’hydrogène, comme l’élément métallique de la couche piézoélectrique 114, peut diffuser jusqu’à la couche de piégeage 102 et neutraliser les pièges de charges de la couche de piégeage 102. De plus, l’hydrogène peut aussi diffuser dans la couche/substrat piézoélectrique, dans laquelle/lequel la présence d’hydrogène peut abaisser la température de Curie ce qui peut provoquer localement le retournement de domaine piézoélectrique. Ce phénomène de retournement local de domaine ferroélectrique affecte la propagation des ondes acoustiques du matériau ferroélectrique.
[0099], Selon une deuxième variante, la couche barrière de diffusion d’hydrogène 158 est une couche à base d’oxyde de silicium 160. Dans cette deuxième variante, la deuxième couche barrière 160 a une concentration d’hydrogène inférieure à 1O20 at/cm3, en particulier inférieure à 1018 at/cm3. Ceci peut être réalisée par un dépôt d'oxyde de silicium par une technique de déposition assistée par plasma PECVD, ou telle qu’une déposition chimique en phase vapeur CVD ou LPCVD, ou physique en phase vapeur PVD (en anglais : « Physical Vapor Deposition ») ou par des traitements thermiques d’oxydation. La déposition PVD comprend des températures de déposition entre température ambiante et 400°C, la technique PECVD comprend des températures de déposition entre 150°C et 400°C. La déposition LPCVD comprend des températures de déposition entre 600 et 700°C.Ce dépôt est réalisé à une température typiquement comprise entre 600°C et 800°C. Dans ce cas, la couche diélectrique 160 présente une concentration en hydrogène importante de plus de 1O20 at/cm3.
[00100], Pour réduire la concentration d’hydrogène dans cette deuxième couche barrière 160 à base d’oxyde de silicium, un recuit, dit de densification est appliqué. Ce recuit est un recuit sous atmosphère pauvre en hydrogène, i.e. inférieure à 5 ppm, et expose la couche 160 à base d’Oxyde de Silicium à une température supérieure à sa température de dépôt. Il peut s'agir d'une atmosphère neutre ou oxydante. Préférentiellement cette température est supérieure à 800°C, typiquement comprise entre 800°C et 900°C. Le recuit est poursuivi pendant au moins une heure, et préférentiellement pendant plusieurs heures, afin d'exodiffuser l'hydrogène de la couche diélectrique 160, et éventuellement de la couche de piégeage 102. A l'issue de ce recuit de densification, la couche diélectrique 160 présente une concentration d'hydrogène inférieure à 1O20 at/cm3.
[00101], Un tel recuit de densification peut notamment aussi conduire à réduire la diffusivité de l'hydrogène, c'est-à-dire la capacité de cette espèce à diffuser dans le matériau constituant la couche diélectrique 160, si bien que l'hydrogène même en concentration supérieure à 1O20 at/cm3 est moins susceptible de diffuser vers la couche de piégeage 102. Ainsi, la couche de piégeage 102 présente elle aussi une concentration d'hydrogène réduite, en particulier inférieure 1018 at/cm3.
[00102], Dans une variante de ce mode de réalisation, une ou plusieurs couche/s de la structure intermédiaire 120, c’est-à-dire la couche diélectrique 132, la couche barrière 122 et la deuxième couche barrière 154, 156, 158, 160 peuvent être fournie sur le substrat piézoélectrique 106 au lieu de sur le substrat support 100. Dans cette variante, l’ordre de déposition des couches est réalisé de telle manière que le substrat POI final obtenu après assemblage et fracturation présente la même séquence de couches, c’est à dire le même ordre des couches déposées, que le substrat POI 166 obtenu pour le mode de réalisation décrit auparavant.
[00103], Dans une autre variante de ce mode de réalisation de l’invention, une couche diélectrique peut être fournie sur les deux substrats, le substrat comprenant une couche piézoélectrique 106 et sur le substrat support 100. L’interface d’assemblage du substrat support 100 avec le substrat comprenant une couche piézoélectrique 106 est faite à l’interface entre deux couches diélectriques, avec des liaisons de type oxyde - oxyde, en particulier une liaison de type Si-O-Si, qui est un type de liaison connue pour être stable.
[00104], Dans une autre variante de ce mode de réalisation de l’invention, une couche diélectrique d’un premier matériau peut être fournie sur le substrat comprenant une couche piézoélectrique 106 et une couche diélectrique d’un deuxième matériau peut être fournie sur le substrat support 100, le premier matériau étant diffèrent du deuxième matériau. Par exemple, la couche diélectrique fournie sur le substrat comprenant une couche piézoélectrique 106 est une couche de Si;N4 alors que la couche diélectrique fournie sur le substrat support 100 est une couche de SiOxNy, en particulier du SiON. Ainsi, l’assemblage du substrat support 100 avec le substrat comprenant une couche piézoélectrique 106 est ensuite réalisée à l’interface entre deux couches diélectriques Si;N4 - SiOxNy qui permet une liaison stable.
[00105], Le substrat piézoélectrique sur isolant (POI) 166 illustré à l’étape V) de la Figure 3 réalisé par le procédé de fabrication selon l’invention, comprend le substrat support 100, la couche de piégeage 102, la première couche barrière 122 de diffusion d’élément métallique, la couche diélectrique 132, la deuxième couche barrière 154 et la couche piézoélectrique 114 et forme ainsi un substrat POI 166 selon le troisième mode de réalisation.
[00106], Les modes de réalisation décrits sont simplement des configurations possibles et il faut garder à l'esprit que les caractéristiques individuelles des différents modes de réalisation peuvent être combinées entre elles ou fournies indépendamment les unes des autres.

Claims

Revendications
[Revendication 1] Substrat piézoélectrique sur isolant (POI) comprenant:
- un substrat support (100), en particulier un substrat à base de silicium, comprenant une couche de piégeage (102) sur une surface libre (104) du substrat support (100), en particulier une couche à base de silicium poly cristallin ou amorphe ou poreux
- une couche piézoélectrique (114), en particulier une couche de Tantalate de Lithium (LTO) ou de Niobate de Lithium (LNO),
- une structure intermédiaire (120, 120’) positionnée en sandwich entre la couche piézoélectrique (114) et la couche de piégeage (102) du substrat support (100), dans lequel la structure intermédiaire (120, 120’) comprend au moins une couche barrière (122, 122’) de diffusion d’élément métallique, en particulier de Lithium, à base de Nitrure de Tantale (TaN) ou de Nitrure de Carbone de Silicium (SiCN).
[Revendication 2] Le substrat piézoélectrique sur isolant (POI) selon la revendication 1, dans lequel la couche barrière (122, 122’) a une épaisseur faw supérieure à une épaisseur prédéterminée, ladite épaisseur prédéterminée étant déterminée en fonction de l’épaisseur de la couche de piégeage (102) de telle manière que la dose d’élément métallique, en particulier la dose de Lithium, dans la couche de piégeage (102) est inférieure à une dose seuil de Lithium entraînant la dégradation de la couche de piégeage (102), en particulier une dose seuil de Lithium inférieure à 1012 at/cm2, en particulier inférieure à 5.1011 at/cm2.
[Revendication 3] Le substrat piézoélectrique sur isolant (POI) selon la revendication 1 ou 2, dans lequel la couche barrière (122, 122’) de diffusion d’élément métallique a une épaisseur ÎEM comprise entre 5nm et 150nm, en particulier entre lOnm et lOOnm, et l’épaisseur tp de la couche de piégeage (102) est comprise entre 50nm et 5pm.
[Revendication 4] Le substrat piézoélectrique sur isolant (POI) selon une des revendications précédentes, dans lequel la structure intermédiaire (120) comprend au moins une couche diélectrique (132, 132’), en particulier à base de dioxyde de Silicium ou de Nitrure de Silicium (SiN) ou encore d‘Oxynitrure de Silicium (SiOxNy), en contact avec la au moins une couche barrière (122, 122’) de diffusion d’élément métallique.
[Revendication 5] Le substrat piézoélectrique sur isolant (POI) selon une des revendications précédentes, dans lequel la couche barrière (122’) de diffusion d'élément métallique est positionnée en sandwich entre deux couches diélectriques (132’, 146).
[Revendication 6] Le substrat piézoélectrique sur isolant (POI) selon une des revendications précédentes, dans lequel la structure intermédiaire (120, 120’) comprend en outre une deuxième couche barrière (154, 156, 158, 160).
[Revendication 7] Le substrat piézoélectrique sur isolant (POI) selon une des revendications précédentes, dans lequel la structure intermédiaire (120, 120’) comprend au moins une couche (160) avec une concentration d’hydrogène inférieure à 1O20 at/cm3, en particulier inférieure à 1018 at/cm3.
[Revendication 8] Le substrat piézoélectrique sur isolant (POI) selon la revendication 6 ou la revendication 7 en combinaison avec la revendication 6, dans lequel la deuxième couche barrière (154, 158, 160) est une couche barrière de diffusion d’hydrogène (156), en particulier à base de Nitrure de Silicium (SiN) ou d’Oxynitrure de Silicium (SiOxNy) ou de Nitrure d’ Aluminium (AIN).
[Revendication 9] Procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) (130, 138, 144, 152, 166) selon une des revendications 1 à 8 comprenant les étapes de:
- fournir un substrat support (100), en particulier un substrat à base de silicium, comprenant une couche de piégeage (102), en particulier une couche à base de silicium poly cristallin ou amorphe ou poreux,
- fournir un substrat comprenant une couche piézoélectrique (106), en particulier une couche piézoélectrique (108) à base de Tantalate de Lithium (LTO) ou de Niobate de Lithium (LNO),
- former une structure intermédiaire (120, 120’) sur le substrat comprenant une couche piézoélectrique (106) et/ou sur le substrat support (100), la formation de la structure intermédiaire (120, 120’) comprenant la formation d’au moins une couche barrière de diffusion (122, 122') d’élément métallique, en particulier de Lithium, à base de Nitrure de Tantale (TaN) ou de Nitrure de Carbone de Silicium (SiCN), et
- assembler le substrat comprenant une couche piézoélectrique (106) avec le substrat support (100).
[Revendication 10] Le procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) (152, 166) selon la revendication 9, dans lequel l’étape de formation de la structure intermédiaire (120, 120’) comprend en outre la formation d’une deuxième couche barrière (154, 156, 158, 160).
[Revendication 11] Le procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) (152, 166) selon une des revendications 9 ou 10, dans lequel l’étape de formation de la structure intermédiaire (120, 120’) comprend en outre une étape de formation d’une couche (160) avec une concentration d’hydrogène inférieure à 1O20 at/cm3, en particulier inférieure à 1018 at/cm3.
[Revendication 12] Le procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) (152, 166) selon la revendication 10 ou la revendication 11 en combinaison avec la revendication 10, dans lequel l’étape de formation de la deuxième couche barrière (154) comprend la formation d’une couche (158) à base de Nitrure de Silicium (SiN) ou d’Oxynitrure de Silicium (SiOxNy) ou de Nitrure d’Aluminium (AIN).
[Revendication 13] Le procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) (130, 138, 144, 152, 166) selon une des revendications 9 à 12, comprenant en outre une étape de formation d’une couche diélectrique (132, 146) sur le substrat support (100) et/ou sur le substrat comprenant une couche piézoélectrique (106) avant l’étape d’assemblage, de telle manière que l’interface de collage soit une interface de liaison oxyde - oxyde.
[Revendication 14] Le procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) (130, 138, 144, 152, 160) selon une des revendications 9 à 12, comprenant en outre une étape de formation d’une couche diélectrique (132, 146) d’un premier matériau sur le substrat support (100) et/ou d’un deuxième matériau différent du premier matériau sur le substrat comprenant une couche piézoélectrique (106) avant l’étape d’assemblage.
[Revendication 15] Le procédé de fabrication d’un substrat piézoélectrique sur isolant (POI) (130, 138, 144, 152, 160) selon la revendication 14, dans lequel le premier matériau est à base de Nitrure de Silicium, en particulier du SisN4, et le deuxième matériau est à base d’Oxynitrure de Silicium (SiOxNy), en particulier du SiON.
PCT/EP2023/079948 2022-10-26 2023-10-26 Substrat piézoélectrique sur isolant (poi) et procédé de fabrication d'un substrat piézoélectrique sur isolant (poi) WO2024089181A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FRFR2211172 2022-10-26
FR2211172A FR3141592A1 (fr) 2022-10-26 2022-10-26 Substrat piézoélectrique sur isolant (POI) et procédé de fabrication d’un substrat piézoélectrique sur isolant (POI)

Publications (1)

Publication Number Publication Date
WO2024089181A1 true WO2024089181A1 (fr) 2024-05-02

Family

ID=85221968

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2023/079948 WO2024089181A1 (fr) 2022-10-26 2023-10-26 Substrat piézoélectrique sur isolant (poi) et procédé de fabrication d'un substrat piézoélectrique sur isolant (poi)

Country Status (2)

Country Link
FR (1) FR3141592A1 (fr)
WO (1) WO2024089181A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020200986A1 (fr) * 2019-03-29 2020-10-08 Soitec Procédé de préparation d'une couche mince de matériau ferroélectrique
FR3098642A1 (fr) * 2019-07-12 2021-01-15 Soitec procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
FR3104318A1 (fr) * 2019-12-05 2021-06-11 Soitec Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite
EP3846343A1 (fr) * 2018-08-30 2021-07-07 Shin-Etsu Chemical Co., Ltd. Substrat composite et procédé de fabrication d'un substrat composite

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3846343A1 (fr) * 2018-08-30 2021-07-07 Shin-Etsu Chemical Co., Ltd. Substrat composite et procédé de fabrication d'un substrat composite
WO2020200986A1 (fr) * 2019-03-29 2020-10-08 Soitec Procédé de préparation d'une couche mince de matériau ferroélectrique
FR3098642A1 (fr) * 2019-07-12 2021-01-15 Soitec procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
FR3104318A1 (fr) * 2019-12-05 2021-06-11 Soitec Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite

Also Published As

Publication number Publication date
FR3141592A1 (fr) 2024-05-03

Similar Documents

Publication Publication Date Title
EP1811560A1 (fr) Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
EP1811561A1 (fr) Procédé de fabrication d'un substrat composite
FR2888663A1 (fr) Procede de diminution de la rugosite d'une couche epaisse d'isolant
EP3465784B1 (fr) Structure hybride pour dispositif a ondes acoustiques de surface
FR2892230A1 (fr) Traitement d'une couche de germamium
WO2009087290A1 (fr) Procédé de fabrication d'une structure micro-électronique impliquant un collage moléculaire
EP3997728B1 (fr) Procede de fabrication d'une structure comprenant une couche mince reportee sur un support muni d'une couche de piegeage de charges
WO2022023630A1 (fr) Procede de report d'une couche mince sur un substrat support muni d'une couche de piegeage de charges
EP3818561A1 (fr) Substrat pour un dispositif integre radioafrequence et son procede de fabrication
WO2023187030A1 (fr) Substrat piézoélectrique sur isolant (poi) et procédé de fabrication d'un substrat piézoélectrique sur isolant (poi)
WO2011048308A1 (fr) Procede de fabrication d'un film multicouche comprenant au moins une couche ultra mince de silicium cristallin et dispositifs obtenus par ce procede
WO2023135181A1 (fr) Procédé de fabrication d'un substrat donneur pour le transfert d'une couche piézoélectrique et procédé de transfert d'une couche piézoélectrique sur un substrat support
WO2024089181A1 (fr) Substrat piézoélectrique sur isolant (poi) et procédé de fabrication d'un substrat piézoélectrique sur isolant (poi)
WO2024089187A1 (fr) Substrat piézoélectrique sur isolant (poi) et procédé de fabrication d'un substrat piézoélectrique sur isolant (poi)
WO2024089182A1 (fr) Substrat piézoélectrique sur isolant (poi) et procédé de fabrication d'un substrat piézoélectrique sur isolant (poi)
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
FR3082999A1 (fr) Structure mim et procede de realisation d'une telle structure
EP4128380A1 (fr) Procede de fabrication d'une structure piezoelectrique pour dispositif radiofrequence et servant pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique
WO2024068840A1 (fr) Procédé de fabrication d'un substrat donneur pour être utilisé dans un procédé de transfert de couche mince piézoélectrique
WO2024002608A1 (fr) Procede de fabrication d'une structure comportant une couche barriere a la diffusion d'especes atomiques
WO2023187050A1 (fr) Substrat piézoélectrique sur isolant (poi) et procédé de fabrication d'un substrat piézoélectrique sur isolant (poi)
WO2023169962A1 (fr) Substrat piézoélectrique sur isolant (poi) et procédé de fabrication d'un substrat piézoélectrique sur isolant (poi)
EP4235749A1 (fr) Procédé de collage par activation de surface par bombardement d'ions ou d'atomes d'une première surface d'un premier substrat à une deuxième surface d'un deuxième substrat
FR3131980A1 (fr) Procédé de fabrication d’un substrat donneur pour le transfert d’une couche piézoélectrique et procédé de transfert d’une couche piézoélectrique sur un substrat support
FR2915624A1 (fr) Procedes de collage et de fabrication d'un substrat du type a couche enterree tres fine.