WO2024048419A1 - プラズマ処理方法及びプラズマ処理装置 - Google Patents

プラズマ処理方法及びプラズマ処理装置 Download PDF

Info

Publication number
WO2024048419A1
WO2024048419A1 PCT/JP2023/030581 JP2023030581W WO2024048419A1 WO 2024048419 A1 WO2024048419 A1 WO 2024048419A1 JP 2023030581 W JP2023030581 W JP 2023030581W WO 2024048419 A1 WO2024048419 A1 WO 2024048419A1
Authority
WO
WIPO (PCT)
Prior art keywords
value
plasma
power
initial
power value
Prior art date
Application number
PCT/JP2023/030581
Other languages
English (en)
French (fr)
Inventor
正道 野村
雄介 齊藤
圭介 平出
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Publication of WO2024048419A1 publication Critical patent/WO2024048419A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Definitions

  • the present disclosure relates to a plasma processing method and a plasma processing apparatus.
  • Patent Document 1 discloses a plasma processing apparatus that includes at least one of a matcher control means, a magnetic field setting means, and a pressure control means for facilitating plasma ignition and shortening the ignition time. According to the device described in Patent Document 1, the above means is intended to shorten the time from application of high frequency power to plasma ignition (ignition delay time). Further, Patent Document 2 discloses a method of detecting the state of an inductively coupled plasma source. The method described in Patent Document 2 aims to accurately detect that the plasma source has changed from capacitively coupled plasma to inductively coupled plasma.
  • the technology according to the present disclosure appropriately suppresses the occurrence of abnormal discharge in an RF circuit during plasma processing.
  • One aspect of the present disclosure is a plasma processing method using a plasma processing apparatus, which includes a step of obtaining parameters including a first initial power value, an initial power application time, and an output suppression ratio, and a second initial power value. a step of obtaining a processing recipe including a recipe setting power value as a second initial power value; and a step of determining an initial input power to the plasma excitation antenna from either the first initial power value or the second initial power value; When the first initial power value is determined as the initial input power, supplying the determined initial input power to the plasma excitation antenna for a time length at least equal to or longer than the initial power application time; The method includes the step of increasing the output of high-frequency power supplied to the plasma excitation antenna in stages from the initial input power to the recipe setting power value.
  • FIG. 1 is a plan view showing an example of the configuration of a vacuum processing system.
  • FIG. 1 is a longitudinal cross-sectional view showing an example of the configuration of a plasma processing apparatus according to the present embodiment.
  • FIG. 3 is a flow diagram showing the main steps of wafer processing according to the present embodiment. It is a graph showing the relationship between Vpp value and input power when plasma is not ignited. It is a graph showing the relationship between transition power and input power for generating inductively coupled plasma. It is a graph showing an example of a change in Vpp value over time during plasma processing according to the present embodiment. It is a graph showing an example of a change in Vpp value over time during plasma processing according to the present embodiment. It is a graph showing an example of a change in Vpp value over time during plasma processing according to the present embodiment. It is a graph showing an example of a change in Vpp value over time during plasma processing according to the present embodiment. It is a graph showing an example of a change in Vpp value over time during plasma processing according to the
  • plasma processing such as etching is performed on a semiconductor substrate (hereinafter simply referred to as "substrate") using plasma.
  • a RF (Radio Frequency) signal is supplied to a coil placed above a processing container that houses a substrate to be processed, thereby creating an inductively coupled plasma (ICP) inside the processing container. ) is generated.
  • ICP inductively coupled plasma
  • interlock control is used to stop the supply of the RF signal when Vpp (Volt peak to peak) equal to or higher than a predetermined threshold is detected. It is carried out.
  • Vpp Volt peak to peak
  • a plasma ignition delay see FIG. 1
  • CCP capacitively coupled plasma
  • transition of the plasma mode from capacitively coupled plasma to inductively coupled plasma may require a large current, and there is a concern that abnormal discharge may occur during this plasma mode transition as well.
  • the resistance value of capacitively coupled plasma is larger than that of inductively coupled plasma. Therefore, even if a low-power RF signal is supplied to the coil when performing plasma processing under the generation of inductively coupled plasma, a large current is applied to the RF circuit under the generation of capacitively coupled plasma before the plasma mode transition. may flow (see FIG. 1), and from this point of view, there is a concern that abnormal discharge may occur.
  • Patent Document 1 and Patent Document 2 mentioned above each disclose that an ignition delay occurs during plasma processing and that the plasma mode changes from capacitively coupled plasma to inductively coupled plasma. , there is no mention or suggestion that abnormal discharge occurs due to this.
  • the vacuum processing system 1 has a configuration in which an atmospheric section 10 and a pressure reducing section 30 are integrally connected via a load lock module 20.
  • the atmospheric section 10 includes a load port 11 on which a hoop F capable of storing a plurality of substrates W is placed, a cooling storage 12 that cools the substrates W after processing in the decompression section 30, and an aligner that adjusts the horizontal orientation of the substrates W. It has a module 13 and a loader module 14 for transporting the substrate W within the atmospheric section 10.
  • the loader module 14 has a rectangular casing, and the inside of the casing is maintained at atmospheric pressure.
  • a plurality of, for example, three, load ports 11 are arranged in parallel on one side constituting the long side of the housing of the loader module 14 .
  • a plurality of load lock modules 20, for example two load lock modules 20, are arranged in parallel on the other side constituting the long side of the housing of the loader module 14.
  • a cooling storage 12 is provided on one side that constitutes a short side of the housing of the loader module 14 .
  • the aligner module 13 is provided on the other side constituting the short side of the housing of the loader module 14 .
  • a wafer transport mechanism (not shown) for transporting the substrate W is provided inside the loader module 14.
  • the wafer transfer mechanism has a transfer arm (not shown) that holds and moves the substrate W, and has a transfer arm (not shown) that moves while holding the substrate W, and a transfer arm that moves to each of the hoop F placed on the load port 11, the cooling storage 12, the aligner module 13, and the load lock module 20.
  • it is configured to be able to transport the substrate W.
  • Each of the load lock modules 20 temporarily holds a substrate W transported from the loader module 14 in the atmospheric section 10 in order to transfer the substrate W to a transfer module 31 (described later) in the decompression section 30.
  • the load lock module 20 has a plurality of stockers (not shown), for example, two stockers (not shown) therein, and thereby holds two substrates W at the same time.
  • each of the load lock modules 20 has a gate valve (not shown) for ensuring airtightness for each of the loader module 14 and the transfer module 31 described below. This gate valve ensures airtightness and communication between the loader module 14, transfer module 31, and loader module 14, as well as communication with each other.
  • each of the load lock modules 20 is connected to a gas introduction part (not shown) and a gas discharge part (not shown), and is configured to be able to switch the inside between an atmospheric pressure atmosphere and a reduced pressure atmosphere. That is, the load lock module 20 is configured to appropriately transfer the substrate W between the atmospheric section 10 having an atmospheric pressure atmosphere and the depressurizing section 30 having a reduced pressure atmosphere.
  • the decompression unit 30 includes a transfer module 31 that simultaneously transfers two substrates W, and a plasma processing device 32 that performs desired plasma processing on the substrates W carried in from the transfer module 31.
  • the insides of the transfer module 31 and the plasma processing apparatus 32 are each maintained in a reduced pressure atmosphere. Further, a plurality of plasma processing apparatuses 32, for example six, are provided for the transfer module 31.
  • the transfer module 31 has a rectangular housing, and is connected to each of the load lock modules 20 via the gate valves as described above.
  • the transfer module 31 transfers the substrate W carried into the load lock module 20 to one or more plasma processing apparatuses 32 to perform plasma processing, and then transfers the substrate W to the atmospheric section 10 via the load lock module 20.
  • a wafer transport mechanism 40 that transports the substrate W is provided inside the transfer module 31.
  • the wafer transport mechanism 40 includes transport arms 41, 41 that hold and move two substrates W vertically, a rotary table 42 that rotatably supports the transport arms 41, 41, and a rotary mount equipped with the rotary table 42. It has a placing stand 43. Furthermore, a guide rail 44 extending in the longitudinal direction of the transfer module 31 is provided inside the transfer module 31 .
  • the rotary mounting table 43 is provided on a guide rail 44, and the wafer transport mechanism 40 is configured to be movable along the guide rail 44.
  • the plasma processing apparatus 32 has a gate valve 32a (see FIG. 3) for ensuring airtightness with respect to the transfer module 31. This gate valve 32a ensures both airtightness and communication between the transfer module 31 and the plasma processing apparatus 32.
  • the plasma processing apparatus 32 is also provided with two stages 90, 90 on which two substrates W are placed side by side in the horizontal direction. The plasma processing apparatus 32 performs arbitrary plasma processing on two substrates W at the same time by placing the substrates W side by side on stages 90 and 90. Note that the detailed configuration of the plasma processing apparatus 32 will be described later.
  • the vacuum processing system 1 described above is provided with a control device 50.
  • the control device 50 is, for example, a computer equipped with a CPU, a memory, etc., and has a program storage section (not shown).
  • a program for controlling the processing of the substrate W in the vacuum processing system 1 is stored in the program storage unit.
  • the program storage unit also stores programs for controlling the operation of drive systems such as the various processing modules and transport mechanisms described above, and controlling the timing of wafer transport in the vacuum processing system 1, which will be described later.
  • the above program may be one that has been recorded on a computer-readable storage medium H, and may have been installed in the control device 50 from the storage medium H.
  • the storage medium H may be temporary or non-temporary.
  • FIG. 3 is a vertical cross-sectional view schematically showing the configuration of the plasma processing apparatus 32.
  • FIG. 2 two stages 90, 90 are provided in the plasma processing apparatus 32 in parallel in the horizontal direction, but in FIG. Only one stage 90 is shown, in other words, a longitudinal cross-sectional view as seen from one side that constitutes the short side of the plasma processing apparatus 32.
  • the plasma processing apparatus 32 includes a processing container 60 with a closed structure that accommodates the substrate W.
  • the processing container 60 is made of aluminum or an aluminum alloy, for example, and has an open upper end, and the upper end of the processing container 60 is closed by a lid 60a serving as a ceiling.
  • a loading/unloading port 60b for the substrate W is provided on the side surface of the processing container 60, and the loading/unloading port 60b is configured to be openable and closable by the gate valve 32a described above.
  • the inside of the processing container 60 is partitioned into an upper plasma generation space P and a lower processing space S by a partition plate 61.
  • the plasma generation space P is a space where plasma is generated
  • the processing space S is a space where plasma processing is performed on the substrate W.
  • the partition plate 61 has at least two plate-like members 62 and 63 arranged so as to overlap each other with a gap between them toward the processing space S from the plasma generation space P.
  • the plate members 62 and 63 have slits 62a and 63a, respectively, which are formed to penetrate in the overlapping direction.
  • the slits 62a and 63a are arranged so as not to overlap in a plan view, so that the partition plate 61 suppresses ions in the plasma from permeating into the processing space S when plasma is generated in the plasma generation space P. It functions as a so-called ion trap. More specifically, the labyrinth structure in which the slits 62a and 63a are arranged so as not to overlap prevents the movement of anisotropically moving ions, while allowing isotropically moving radicals to pass through.
  • the plasma generation space P includes an air supply section 70 that supplies processing gas into the processing container 60, and a plasma generation section 80 that converts the processing gas supplied into the processing container 60 into plasma.
  • a plurality of gas supply sources are connected to the air supply section 70 and supply a desired processing gas into the processing chamber 60 according to the purpose of plasma processing on the substrate W.
  • the processing gas supplied to the processing container 60 may be, for example, a mixed gas containing an oxygen-containing gas such as O 2 gas and a diluent gas such as Ar gas.
  • the air supply unit 70 is provided with a flow rate regulator (not shown) that adjusts the amount of processing gas supplied to the plasma generation space P.
  • the flow rate regulator includes, for example, an on-off valve and a mass flow controller.
  • the plasma generation unit 80 is configured as an inductively coupled device using an RF antenna.
  • the lid 60a of the processing container 60 is made of, for example, a quartz plate and configured as a dielectric window.
  • An RF antenna 81 for generating inductively coupled plasma in the plasma generation space P of the processing container 60 is formed above the lid 60a.
  • the RF antenna 81 outputs high-frequency power at a constant frequency (for example, 13.56 MHz) suitable for plasma generation through a matching box 82 having a matching circuit for matching impedances on the power supply side and the load side. It is connected to a high frequency power source 83 that outputs a value.
  • two RF antennas 81 are provided corresponding to each of two stages 90, which will be described later, arranged inside the processing space S.
  • the stage 90 has a substantially cylindrical shape and includes an upper stage 91 on which the substrate W is placed, and a lower stage 92 that supports the upper stage 91.
  • a temperature adjustment mechanism 93 for adjusting the temperature of the substrate W is provided inside the upper stand 91.
  • the stage 90 is raised and lowered by a raising and lowering mechanism 94.
  • the elevating mechanism 94 is disposed outside the processing container 60 and includes an actuator and the like that moves the two stages 90 up and down together.
  • the stage 90 is provided with a plurality of elevating pins (not shown) used when carrying the substrate W into and out of the processing container 60 so as to be able to protrude and retract from the upper surface of the upper stage 91.
  • An exhaust section 100 is provided at the bottom of the processing container 60.
  • the exhaust section 100 is connected to an exhaust mechanism (not shown) such as a vacuum pump, for example, via an exhaust pipe connected to the processing space S.
  • the exhaust pipe is also provided with an automatic pressure control valve (APC).
  • APC automatic pressure control valve
  • the above-described operation of the plasma processing apparatus 32 can be controlled by the above-described control device 50.
  • the above-described control device 50 may store a program for controlling the processing of the substrate W in the plasma processing apparatus 32.
  • the control device that controls the operation of the plasma processing device 32 does not necessarily need to be the above-mentioned control device 50 provided outside the plasma processing device 32, and for example, the control device that controls the operation of the plasma processing device 32 may be The operation of the plasma processing apparatus 32 may be controlled using a control unit (not shown).
  • ⁇ Plasma treatment method> The vacuum processing system 1 and plasma processing apparatus 32 according to this embodiment are configured as described above. Next, plasma processing of the substrate W performed using the plasma processing apparatus 32 will be described.
  • step St1 When performing plasma processing on the substrate W, first, parameters related to this plasma processing are acquired and set (step St1 in FIG. 4).
  • the parameters set in step St1 may be input by an operator during plasma processing of the substrate W, or may be outputted to the control device 50 in advance.
  • the parameters set in step St1 include, for example, the initial power application time of the plasma processing apparatus 32, the interlock value of Vpp in the plasma processing apparatus 32, and the initial input value of high-frequency power supplied to the RF antenna 81 during plasma processing (hereinafter referred to as , "parameter initial power value”) and the output suppression ratio, which will be described later.
  • the initial power application time is the time during which high frequency power is applied to the RF antenna 81 at an initial setting value.
  • the ignition delay time (see “ignition delay” in FIG. 1) is the time from when high-frequency power is applied to the RF antenna 81 until plasma is actually generated (ignited) in the plasma generation space P. say.
  • Vpp interlock value (hereinafter referred to as "Vpp I/L setting value") is the setting value (Vpp value) when stopping the supply of the RF signal by interlock control, and is This value is a threshold value for suppressing the occurrence of abnormal discharge when
  • the parameter initial power value as the first initial power value is based on, for example, the relationship between the "power applied to the RF antenna 81" and the "Vpp value when the plasma is not ignited (during the ignition delay time)" shown in FIG. 5, and the VppI value described above. /L setting value. That is, in the plasma processing apparatus 32, after the supply of high-frequency power to the RF antenna 81 is started and before the generation of inductively coupled plasma, the plasma is sequentially transitioned between an unignited plasma state and a state where capacitively coupled plasma is generated. As shown in Fig. 1, the Vpp value becomes the largest until the generation of this inductively coupled plasma when the plasma is not ignited.
  • the parameter initial power value of the high frequency power to be supplied to the RF antenna 81 is determined to be smaller than the VppI/L setting value so as to prevent occurrence of abnormal discharge. Specifically, for example, when the VppI/L setting value (threshold value) is 3500V, referring to FIG. 5, the Vpp value becomes 3500V when the input power is about 550W, so the parameter initial power value Set below 550W.
  • a processing recipe for plasma processing to be performed on the substrate W in the plasma processing apparatus 32 is obtained (step St2 in FIG. 4).
  • the processing recipe for plasma processing is assigned to each of the plurality of substrates W to be processed in the plasma processing apparatus 32.
  • the processing recipe acquired in step St2 includes, for example, the type of plasma processing to be performed on the substrate W and the setting value of the high frequency power to be supplied to the RF antenna 81 during the plasma processing (hereinafter referred to as "recipe setting power value"). ), processing time, and control period described below.
  • the recipe setting power value as the second initial power value is the input value of high frequency power to be supplied to the RF antenna 81 when actually performing plasma processing on the substrate W, and at least the transition shown in FIG. Set to a value greater than or equal to power. In other words, it is set at a value that allows generation of inductively coupled plasma for subjecting the substrate W to plasma processing.
  • the plasma processing apparatus 32 generates inductively coupled plasma in the plasma generation space P by supplying high frequency power to the RF antenna 81 as described above, and processes the substrate W.
  • the high frequency power supplied to the RF antenna 81 is less than the transition power, plasma cannot be generated in the plasma generation space P or capacitively coupled plasma cannot be transitioned to inductively coupled plasma, and the substrate W is not subjected to plasma processing. There is a possibility that it will not be possible.
  • inductively coupled plasma is generated as shown in Fig. 1.
  • the recipe setting power value supplied to the RF antenna 81 is set to a value equal to or higher than the transition power shown in FIG. 6, thereby supplying the recipe setting power value to the RF antenna 81.
  • inductively coupled plasma is appropriately generated, thereby appropriately performing plasma processing on the substrate W.
  • the recipe setting power value is set so that the Vpp value measured by supplying high frequency power at the recipe setting power value is at least smaller than the above-mentioned VppI/L setting value.
  • the VppI/L setting value threshold value
  • the Vpp value becomes 3500V when the input power is about 550W, so if the and a value less than 550 W (on the right side of the bold line and on the left side of the dashed-dotted line in FIG. 6).
  • step St3 in FIG. 4 plasma processing on the substrate W in the plasma processing apparatus 32 is started.
  • the substrate W to be processed is placed on the stage 90 within the processing space S.
  • the substrate W to be processed is taken out from the hoop F placed on the load port 11 by a wafer transport mechanism (not shown), and after its horizontal direction is adjusted in the aligner module 13, it is transferred to the load lock module 20 and the wafer transport mechanism 40. It is carried into the plasma processing apparatus 32 via the plasma processing apparatus 32 and placed on the stage 90. Note that the processing recipe for plasma processing performed in the plasma processing apparatus 32 is assigned to the substrate W to be processed, as described above.
  • processing gas is subsequently supplied from the air supply unit 70 to the plasma generation space P (step St3-1 in FIG. 4), and high-frequency power is supplied to the RF antenna 81. Then, generation of plasma in the plasma generation space P is started.
  • the high frequency power (initial input value) supplied to the RF antenna 81 at the start of plasma generation is set to the parameter initial power value set in step St1 or the recipe setting acquired in step St2.
  • the lower power value is determined among the power values.
  • the lower power selected from the parameter initial power value or the recipe setting power value is supplied to the RF antenna 81 as the initial input power (Fig. Step 4 St3-2).
  • the parameter initial power value set in step St1 is set to a value lower than the VppI/L setting value so that the interlock function does not operate or abnormal discharge occurs. Therefore, in this step St3-2, by supplying high frequency power at a power lower than at least this initial power value of the parameter, the occurrence of abnormal discharge when the plasma is not ignited is suppressed.
  • the initial input power from the lower value of the parameter initial power value or the recipe setting power value, for example, even if the operator makes a mistake in inputting the recipe setting power value, the error can be corrected. A large current is suppressed from flowing through the RF circuit based on the recipe input, and plasma processing can be started based on a parameter initial power value that does not cause activation of the interlock function or occurrence of abnormal discharge.
  • the supply of high-frequency power at the initial input power value (parameter initial power value or recipe setting power value) determined in step St3-2 is delayed by at least the ignition delay set in step St1.
  • the process continues for a time longer than 30 minutes (Step St3-3 in FIG. 4).
  • the output of the high frequency power supplied to the RF antenna 81 is changed from the initial power value.
  • the power is increased step by step to the above-mentioned recipe setting power value.
  • the output of high-frequency power is increased (increased power) when the plasma is not ignited, a large current will flow through the RF circuit, which may cause the interlock function to operate or abnormal discharge to occur. Therefore, in this embodiment, by maintaining the initial power value of the high-frequency power for a time length longer than the initial power application time set in step St1, more specifically, at least until plasma is generated in the plasma generation space P. , it is possible to suppress the occurrence of abnormal discharge when plasma is not ignited.
  • whether or not capacitively coupled plasma is generated in the plasma generation space P can be determined by, for example, measuring the Vpp value or current value of the high frequency power supplied to the RF antenna 81 over time. As shown in FIG. 1, the Vpp value measured when plasma is not ignited is higher than the Vpp value measured when capacitively coupled plasma is generated. This is because when capacitively coupled plasma is generated in the plasma generation space P, resistance is generated in this plasma, and the high frequency power supplied to the RF antenna 81 is consumed here. Therefore, in the plasma processing according to the present embodiment, when a change in the measured Vpp value is detected, it can be determined that the inside of the plasma generation space P has transitioned from a plasma unignited state to a capacitively coupled plasma generation state.
  • inductively coupled plasma is then generated in the plasma generation space P (as shown in FIG. 4). Step St3-4). In other words, the capacitively coupled plasma generated in the plasma generation space P is transitioned to inductively coupled plasma.
  • step St3-2 if the recipe setting power value is selected as the initial input power to be supplied to the RF antenna 81, that is, if the recipe setting power value is smaller than the parameter initial power value, Continues to supply high-frequency power at the recipe setting power value.
  • the recipe setting power value is set to a value higher than the transition power shown in FIG. 6, by continuing to supply high frequency power at this recipe setting power value, the capacity in the plasma generation space P The density of the coupled plasma increases, and inductively coupled plasma is generated (Step St3-4).
  • the recipe setting power value is set to a value smaller than the VppI/L setting value set in step St1, abnormal discharge may occur when high frequency power is supplied at this recipe setting power value. suppressed.
  • step St3-2 if the parameter initial power value is selected as the initial input power to be supplied to the RF antenna 81, that is, if the parameter initial power value is smaller than the recipe setting power value, the power is supplied to the RF antenna 81.
  • the output of high-frequency power is increased stepwise from the parameter initial power value to the recipe setting power value.
  • the parameter initial power value which is the initial input power, is increased stepwise to a value that can generate inductively coupled plasma for subjecting the substrate W to plasma processing.
  • the output of the high frequency power supplied to the RF antenna 81 is increased every control cycle set in step St1 based on the following formula (1).
  • the control cycle is set to 100 msec in one example, the value of the control cycle is not limited to this and can be set arbitrarily.
  • Next set power Current set power x Output suppression ratio x VppI/L setting value/Vpp current value...
  • next set power power [W] of high frequency power supplied to the RF antenna 81 in the next control cycle
  • current set power power [W] of high frequency power supplied to the RF antenna 81 in the current control cycle
  • output suppression Ratio Coefficient ( ⁇ 1.0) that determines the power change amount up to the recipe setting power value as set power
  • VppI/L setting value Vpp interlock value in plasma processing apparatus 32
  • Vpp current value current The Vpp values measured when high frequency power is supplied at the set power are shown.
  • the output suppression ratio in equation (1) is a coefficient that determines the amount of power change up to the recipe setting power value, that is, it is a coefficient that determines the difference between the next set power and the current set power. be.
  • This output suppression ratio is preferably set to a value of 0.8 or more and 0.95 or less, more preferably 0.9. If the output suppression ratio exceeds 0.95, there is a risk of overshoot depending on the Vpp monitor value, and especially when the output suppression ratio is 1.0, the Vpp monitor value may exceed the VppI/L setting value. Otherwise, the interlock function may be activated.
  • the output suppression ratio is less than 0.8, the rise of the high frequency power supplied to the RF antenna 81 becomes slow, and there is a possibility that the process results of plasma processing on the substrate W may vary.
  • the set power of the high frequency power is increased by increasing the power of the high frequency power according to the above formula (1) while feeding back the power of the high frequency power according to the magnitude of the current Vpp value. This process is repeated until the value is reached and inductively coupled plasma is generated in the plasma generation space P.
  • the recipe setting power value is set at a value higher than the transition power as described above, so when the setting power reaches the recipe setting power value, the capacitively coupled plasma in the plasma generation space P is transitioned and inductively coupled. Can generate plasma.
  • whether or not inductively coupled plasma is generated in the plasma generation space P can be determined based on, for example, the difference value between the next set power and the current set power in the above equation (1).
  • the current value of Vpp in the above equation (1) increases stepwise, so the difference between the next set power and the current set power is It gradually becomes smaller.
  • the current value of Vpp in equation (1) above is shown in FIG. decreases, and as a result, the next set power greatly increases compared to the currently set power.
  • capacitively coupled plasma is transitioned to inductively coupled plasma in the plasma generation space P based on the difference value between the next set power and the current set power caused by the change in the Vpp measurement value. It is also possible to proceed to the subsequent plasma processing step at a timing when the risk of occurrence of abnormal discharge is reduced.
  • inductively coupled plasma is generated in the plasma generation space P
  • plasma processing is then performed on the substrate W according to the processing recipe acquired in step St2 (step St3-5 in FIG. 4).
  • inductively coupled plasma is generated in the plasma generation space P in step St3-4.
  • the resistance value of inductively coupled plasma is smaller than that of capacitively coupled plasma, so even when high power (for example, 600 W or more) is supplied during plasma processing of the substrate W, the RF circuit Only a small amount of current flows, reducing the risk of abnormal discharge.
  • plasma generated in the plasma generation space P is supplied to the processing space S via the partition plate 61.
  • the labyrinth structure is formed in the partition plate 61 as described above, only the radicals generated in the plasma generation space P are transmitted to the processing space S. Then, by causing the radicals supplied to the processing space S to act on the substrate W on the stage 90, plasma processing can be performed on the substrate W.
  • the plasma processing in the plasma processing apparatus 32 is ended.
  • the supply of high frequency power to the RF antenna 81 and the supply of processing gas from the air supply unit 70 are stopped. Further, the exhaust section 100 is operated to exhaust the processing gas remaining in the processing space S.
  • the substrate W subjected to the plasma treatment is transferred from the stage 90 to the wafer transport mechanism 40 and carried out from the processing container 60.
  • the substrate W carried out from the processing container 60 is transferred to the load lock module 20 by the wafer transfer mechanism 40, and then cooled in the cooling storage 12 (step St4 in FIG. 4) before being transferred to the hoop placed on the load port 11. It is stored in F.
  • a series of wafer processing in the vacuum processing system 1 ends.
  • the set power of the high frequency power is fed back based on the measured value of Vpp.
  • control is performed so that the power is increased stepwise to the recipe setting power value obtained in advance. This prevents the Vpp value from rising all at once to a specified value during plasma processing, and can suppress the occurrence of abnormal discharge.
  • the initial setting value of the high frequency power supplied to the RF antenna 81 during plasma processing is set to the lower value of the above-mentioned parameter initial power value or recipe setting power value.
  • the parameter initial power value is set so that the Vpp value measured by supplying the parameter initial power amount is smaller than the VppI/L setting value as a threshold for activating the interlock function. It is possible to more appropriately suppress the occurrence of abnormal discharge before plasma is generated in the generation space P (during the ignition delay time).
  • the Vpp value is measured over time during the generation of capacitively coupled plasma and inductively coupled plasma in the plasma generation space P, and the capacitively coupled plasma is generated from the unignited state of plasma in the plasma generation space P.
  • the timing of transition to the state and the timing of transition of plasma mode from capacitively coupled plasma to inductively coupled plasma can be easily detected. Therefore, the timing of switching control related to plasma processing can be appropriately grasped, and the throughput related to plasma processing can be appropriately reduced.
  • the output suppression ratio in the above equation (1) is set to a value of 0.8 or more and 0.95 or less.
  • the set power can reach the recipe set power value as quickly as possible while suppressing the occurrence of abnormal discharge when generating plasma in the plasma generation space P.
  • the time required to generate inductively coupled plasma in the plasma generation space P can be shortened while suppressing the occurrence of abnormal discharge.
  • FIGS. 7 to 9 show examples of plasma processing according to the technology of the present disclosure, in which parameter initial power values of high frequency power supplied to the RF antenna 81 are set to 100W (FIG. 7), 300W (FIG. 8), and 500W (FIG. 9), and the recipe setting power value, initial power application time, and output suppression ratio are commonly set to 700 W, 0.2 msec, and 0.9, respectively. That is, in any of the cases shown in FIGS. 7 to 9, the initial input power is set by the parameter initial power value.
  • the Vpp value is It can be seen that no abnormality has occurred, that is, no abnormal discharge or interlock control operation has occurred.
  • Plasma processing apparatus 50 Control device 60 Processing container 81 RF antenna 83 High frequency power supply 90 Stage W Substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

プラズマ処理装置を用いたプラズマ処理方法であって、第１の初期電力値、初期電力印加時間及び出力抑制比を含むパラメータを取得する工程と、第２の初期電力値としてのレシピ設定電力値を含む処理レシピを取得する工程と、前記第１の初期電力値または前記第２の初期電力値のいずれかから、プラズマ励起用アンテナに対する初期投入電力を決定する工程と、前記第１の初期電力値を前記初期投入電力として決定した場合に、決定された前記初期投入電力を、少なくとも前記初期電力印加時間以上の時間長で前記プラズマ励起用アンテナに供給する工程と、前記プラズマ励起用アンテナに供給する高周波電力の出力を、前記初期投入電力から前記レシピ設定電力値まで段階的に上昇させる工程と、を含む。

Description

プラズマ処理方法及びプラズマ処理装置
　本開示は、プラズマ処理方法及びプラズマ処理装置に関する。
　特許文献１には、プラズマの着火を容易にし、着火時間を短くするための整合器制御手段、磁場設定手段、または圧力制御手段の少なくともいずれかを具備したプラズマ処理装置が開示されている。特許文献１に記載の装置によれば、上記手段により高周波電力の投入からプラズマ着火までの時間（着火遅れ時間）を短縮することを図っている。
　また特許文献２には、誘導結合型のプラズマ源の状態を検出する方法が開示されている。特許文献２に記載の方法では、プラズマ源が容量結合プラズマから誘導結合プラズマへ変化したことを正確に検出することを図っている。
日本国　特開２００８－０６０３０４号公報 日本国　特開２０２１－１５７９４６号公報
　本開示にかかる技術は、プラズマ処理に際してＲＦ回路における異常放電の発生を適切に抑制する。
　本開示の一態様は、プラズマ処理装置を用いたプラズマ処理方法であって、第１の初期電力値、初期電力印加時間及び出力抑制比を含むパラメータを取得する工程と、第２の初期電力値としてのレシピ設定電力値を含む処理レシピを取得する工程と、前記第１の初期電力値または前記第２の初期電力値のいずれかから、プラズマ励起用アンテナに対する初期投入電力を決定する工程と、前記第１の初期電力値を前記初期投入電力として決定した場合に、決定された前記初期投入電力を、少なくとも前記初期電力印加時間以上の時間長で前記プラズマ励起用アンテナに供給する工程と、前記プラズマ励起用アンテナに供給する高周波電力の出力を、前記初期投入電力から前記レシピ設定電力値まで段階的に上昇させる工程と、を含む。
　本開示によれば、プラズマ処理に際してＲＦ回路における異常放電の発生を適切に抑制できる。
プラズマ生成に際してのＶｐｐ値の経時変化を示すグラフである。 真空処理システムの構成の一例を示す平面図である。 本実施形態にかかるプラズマ処理装置の構成の一例を示す縦断面図である。 本実施形態に係るウェハ処理の主な工程を示すフロー図である。 プラズマ未着火時のＶｐｐ値と投入電力の関係を示すグラフである。 誘導結合プラズマを生成するための遷移パワーと投入電力の関係を示すグラフである。 本実施形態に係るプラズマ処理に際してのＶｐｐ値の経時変化の一例を示すグラフである。 本実施形態に係るプラズマ処理に際してのＶｐｐ値の経時変化の一例を示すグラフである。 本実施形態に係るプラズマ処理に際してのＶｐｐ値の経時変化の一例を示すグラフである。
　半導体デバイス等の製造プロセスでは、半導体基板（以下、単に「基板」という。）に対して、プラズマを用いて、エッチング等のプラズマ処理が行われる。一例として、このプラズマ処理では、処理対象の基板を収容する処理容器の上方に配置されたコイルにＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）信号を供給することで、処理容器内に誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）を生成する。
　ところで、このようなプラズマ処理では、ＲＦ回路における異常放電の発生を抑制するため、予め決められた閾値以上のＶｐｐ（Ｖｏｌｔ　ｐｅａｋ　ｔｏ　ｐｅａｋ）を検知した際にＲＦ信号の供給を停止するインターロック制御を行っている。しかしながら、近年のプロセスにおける高パワー化等の影響により、プラズマの着火遅れ（図１を参照）が発生した場合にＶｐｐが閾値を超え、ＲＦ回路において異常放電が発生することが懸念される。
　また、処理容器内に誘導結合プラズマを生成する場合、この処理容器内では容量結合プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）が遷移して誘導結合プラズマが生成される場合があることが知られている。しかしながら、容量結合プラズマから誘導結合プラズマへのプラズマモードの遷移には大電流が必要になる場合があり、このプラズマモードの遷移に際しても異常放電の発生が懸念される。
　更に、容量結合プラズマの抵抗値は誘導結合プラズマの抵抗値と比較して大きいことが知られている。このため、誘導結合プラズマの生成下でプラズマ処理を行う際の低電力のＲＦ信号をコイルに供給した場合であっても、プラズマモード遷移前の容量結合プラズマの生成下においてはＲＦ回路に大電流が流れるおそれがあり（図１を参照）、かかる観点からも異常放電の発生が懸念される。
　そして、上記した特許文献１及び特許文献２には、プラズマ処理に際して着火遅れが発生すること、プラズマモードが容量結合プラズマから誘導結合プラズマに遷移すること、がそれぞれ開示されているが、いずれにも、これにより異常放電が発生することについては記載がなく、またその示唆もされていない。
　本開示にかかる技術は上記事情に鑑みてなされたものであり、プラズマ処理に際してＲＦ回路における異常放電の発生を適切に抑制する。以下、本実施形態にかかるプラズマ処理方法、及び該プラズマ処理方法を実施するプラズマ処理装置について、図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。
＜真空処理システム＞
　先ず、一実施形態にかかる真空処理システムの構成について説明する。
　図２に示すように真空処理システム１は、大気部１０と減圧部３０がロードロックモジュール２０を介して一体に接続された構成を有している。
　大気部１０は、複数の基板Ｗを保管可能なフープＦを載置するロードポート１１、減圧部３０における処理後の基板Ｗを冷却するクーリングストレージ１２、基板Ｗの水平方向の向きを調節するアライナモジュール１３、及び大気部１０内で基板Ｗを搬送するためのローダーモジュール１４を有する。
　ローダーモジュール１４は内部が矩形の筐体からなり、筐体の内部は大気圧雰囲気に維持されている。ローダーモジュール１４の筐体の長辺を構成する一側面には、複数、例えば３つのロードポート１１が並設されている。ローダーモジュール１４の筐体の長辺を構成する他側面には、複数、例えば２つのロードロックモジュール２０が並設されている。ローダーモジュール１４の筐体の短辺を構成する一側面には、クーリングストレージ１２が設けられている。ローダーモジュール１４の筐体の短辺を構成する他側面には、アライナモジュール１３が設けられている。
　また、ローダーモジュール１４の内部には、基板Ｗを搬送するための図示しないウェハ搬送機構が設けられている。ウェハ搬送機構は、基板Ｗを保持して移動する搬送アーム（図示せず）を有し、ロードポート１１に載置されたフープＦ、クーリングストレージ１２、アライナモジュール１３及びロードロックモジュール２０の各々に対して基板Ｗを搬送可能に構成されている。
　ロードロックモジュール２０の各々は、大気部１０のローダーモジュール１４から搬送された基板Ｗを、減圧部３０の後述するトランスファモジュール３１に引き渡すため、基板Ｗを一時的に保持する。ロードロックモジュール２０は、内部に複数、例えば２つのストッカ（図示せず）を有しており、これにより内部に２枚の基板Ｗを同時に保持する。また、ロードロックモジュール２０の各々は、ローダーモジュール１４及び後述するトランスファモジュール３１のそれぞれに対して気密性を確保するためのゲートバルブ（図示せず）を有する。このゲートバルブにより、ローダーモジュール１４とトランスファモジュール３１及びローダーモジュール１４との間の気密性の確保と互いの連通を両立する。さらに、ロードロックモジュール２０の各々にはガス導入部（図示せず）とガス排出部（図示せず）が接続され、内部を大気圧雰囲気と減圧雰囲気に切り替え可能に構成されている。すなわちロードロックモジュール２０は、大気圧雰囲気の大気部１０と、減圧雰囲気の減圧部３０との間で、適切に基板Ｗの受け渡しができるように構成されている。
　減圧部３０は、２枚の基板Ｗを同時に搬送するトランスファモジュール３１と、トランスファモジュール３１から搬入された基板Ｗに所望のプラズマ処理を行うプラズマ処理装置３２とを有する。トランスファモジュール３１及びプラズマ処理装置３２の内部は、それぞれ減圧雰囲気に維持される。また、プラズマ処理装置３２は、トランスファモジュール３１に対して複数、例えば６つ設けられている。
　トランスファモジュール３１は内部が矩形の筐体からなり、上述したようにゲートバルブを介してロードロックモジュール２０の各々に接続されている。トランスファモジュール３１は、ロードロックモジュール２０に搬入された基板Ｗを１つ以上のプラズマ処理装置３２に搬送してプラズマ処理を施した後、ロードロックモジュール２０を介して大気部１０に搬出する。
　トランスファモジュール３１の内部には、基板Ｗを搬送するウェハ搬送機構４０が設けられている。ウェハ搬送機構４０は、２枚の基板Ｗを縦並びに保持して移動する搬送アーム４１、４１と、搬送アーム４１、４１を回転可能に支持する回転台４２と、回転台４２を搭載した回転載置台４３とを有している。また、トランスファモジュール３１の内部には、トランスファモジュール３１の長手方向に延伸するガイドレール４４が設けられている。回転載置台４３はガイドレール４４上に設けられ、ウェハ搬送機構４０をガイドレール４４に沿って移動可能に構成されている。
　プラズマ処理装置３２は、トランスファモジュール３１に対して気密性を確保するためのゲートバルブ３２ａ（図３を参照）を有する。このゲートバルブ３２ａにより、トランスファモジュール３１とプラズマ処理装置３２の間の気密性の確保と互いの連通を両立する。
　またプラズマ処理装置３２には、２枚の基板Ｗを水平方向に並べて載置する２つのステージ９０、９０が設けられている。プラズマ処理装置３２は、ステージ９０、９０に基板Ｗを並べて載置することにより、２枚の基板Ｗに対して同時に任意のプラズマ処理を行う。なお、プラズマ処理装置３２の詳細な構成については後述する。
　以上の真空処理システム１には、制御装置５０が設けられている。制御装置５０は、例えばＣＰＵやメモリ等を備えたコンピュータであり、プログラム格納部（図示せず）を有している。プログラム格納部には、真空処理システム１における基板Ｗの処理を制御するプログラムが格納されている。また、プログラム格納部には、上述の各種処理モジュールや搬送機構などの駆動系の動作を制御して、真空処理システム１における後述のウェハ搬送のタイミング制御を行うためのプログラムも格納されている。なお、上記プログラムは、コンピュータに読み取り可能な記憶媒体Ｈに記録されていたものであって、当該記憶媒体Ｈから制御装置５０にインストールされたものであってもよい。また、上記記憶媒体Ｈは、一時的なものであっても非一時的なものであってもよい。
＜プラズマ処理装置＞
　次に、上述したプラズマ処理装置３２の構成の詳細について説明する。図３は、プラズマ処理装置３２の構成の概略を示す縦断面図である。なお、図２に示したようにプラズマ処理装置３２の内部には水平方向に並べて２つのステージ９０、９０が設けられているが、図３においては、図示が煩雑になることを抑制するため１つのステージ９０のみを図示、換言すれば、プラズマ処理装置３２の短辺を構成する一側面側から見た縦断面図を示している。
　図３に示すようにプラズマ処理装置３２は、基板Ｗを収容する密閉構造の処理容器６０を備えている。処理容器６０は、例えばアルミニウムまたはアルミニウム合金からなり、上端が開放され、処理容器６０の上端は天井部となる蓋体６０ａにより閉塞されている。処理容器６０の側面には基板Ｗの搬入出口６０ｂが設けられ、搬入出口６０ｂは上述したゲートバルブ３２ａにより開閉自在に構成されている。
　処理容器６０の内部は、仕切板６１によって上方のプラズマ生成空間Ｐと、下方の処理空間Ｓとに仕切られている。プラズマ生成空間Ｐはプラズマが生成される空間であり、処理空間Ｓは基板Ｗに対してプラズマ処理を行う空間である。
　仕切板６１は、プラズマ生成空間Ｐから処理空間Ｓに向けて間を空けて重ね合わせられるように配置される少なくとも２つの板状部材６２、６３を有している。板状部材６２、６３は、重ね合わせ方向に貫通して形成されるスリット６２ａ、６３ａをそれぞれ有している。そして、各スリット６２ａ、６３ａは平面視において重ならないように配置され、これにより仕切板６１は、プラズマ生成空間Ｐでプラズマが生成する際にプラズマ中のイオンが処理空間Ｓへ透過することを抑制する、いわゆるイオントラップとして機能する。より具体的には、スリット６２ａ及びスリット６３ａが重ならないように配置されるラビリンス構造により、異方的に移動するイオンの移動を阻止する一方、等方的に移動するラジカルを透過させる。
　プラズマ生成空間Ｐは、処理容器６０内に処理ガスを供給する給気部７０と、処理容器６０内に供給される処理ガスをプラズマ化するプラズマ生成部８０と、を有する。
　給気部７０には複数のガス供給源（図示せず）が接続され、基板Ｗに対するプラズマ処理の目的に応じた所望の処理ガスを処理容器６０の内部に供給する。処理容器６０に供給される処理ガスは、一例として、Ｏ２ガス等の酸素含有ガスや、Ａｒガス等の希釈ガスを含む混合ガスであってもよい。
　また、給気部７０には、プラズマ生成空間Ｐに対する処理ガスの供給量を調節する流量調節器（図示せず）が設けられている。流量調節器は、例えば開閉弁及びマスフローコントローラを有する。
　プラズマ生成部８０は、ＲＦアンテナを用いる誘導結合型の装置として構成されている。処理容器６０の蓋体６０ａは、例えば石英板により形成され、誘電体窓として構成される。蓋体６０ａの上方には、処理容器６０のプラズマ生成空間Ｐに誘導結合プラズマを生成するためのＲＦアンテナ８１が形成されている。ＲＦアンテナ８１は、電源側と負荷側のインピーダンスの整合をとるための整合回路を有する整合器８２を介して、プラズマの生成に適した一定周波数（例えば１３．５６ＭＨｚ）の高周波電力を任意の出力値で出力する高周波電源８３に接続されている。なお、ＲＦアンテナ８１は、処理空間Ｓの内部に配置される後述の２つのステージ９０の各々に対応して２つ設けられている。
　処理空間Ｓの内部には、基板Ｗをそれぞれ１枚ずつ水平状態で載置する２つのステージ９０、９０（上記したように、図３では一方のみを図示）が配置されている。ステージ９０は略円柱形状を有し、基板Ｗを載置する上部台９１と、上部台９１を支持する下部台９２を有する。上部台９１の内部には、基板Ｗの温度を調節する温度調節機構９３が設けられる。またステージ９０は、昇降機構９４により昇降される。昇降機構９４は処理容器６０の外部に配置され、２つのステージ９０を一体に昇降させるアクチュエータ等を有する。また、ステージ９０には、基板Ｗを処理容器６０に搬入出する際に用いる複数の昇降ピン（図示せず）が上部台９１の上面に対して突没自在に設けられている。
　処理容器６０の底部には排気部１００が設けられる。排気部１００は、処理空間Ｓに接続された排気管を介して、例えば真空ポンプ等の排気機構（図示せず）に接続される。また排気管には、自動圧力制御弁（ＡＰＣ）が設けられている。これら排気機構と自動圧力制御弁により、処理容器６０内の圧力が制御される。
　なお、以上のプラズマ処理装置３２の動作は、上記した制御装置５０により制御され得る。換言すれば、上記した制御装置５０は、プラズマ処理装置３２における基板Ｗの処理を制御するプログラムが格納されていてもよい。ただし、プラズマ処理装置３２の動作を制御する制御装置は、必ずしもプラズマ処理装置３２の外部に設けられた上記制御装置５０である必要はなく、例えば、該プラズマ処理装置３２に独立して設けられた制御部（図示せず）を用いてプラズマ処理装置３２の動作が制御されてもよい。
＜プラズマ処理方法＞
　本実施形態にかかる真空処理システム１及びプラズマ処理装置３２は、以上のように構成されている。次に、プラズマ処理装置３２を用いて行われる基板Ｗのプラズマ処理について説明する。
　基板Ｗのプラズマ処理に際しては、先ず、このプラズマ処理に係るパラメータの取得、設定が行われる（図４のステップＳｔ１）。ステップＳｔ１で設定されるパラメータは、基板Ｗのプラズマ処理に際してオペレータにより入力されてもよいし、予め制御装置５０に出力されていてもよい。
　ステップＳｔ１で設定されるパラメータは、例えば、プラズマ処理装置３２の初期電力印加時間、プラズマ処理装置３２におけるＶｐｐのインターロック値、プラズマ処理に際してＲＦアンテナ８１に供給される高周波電力の初期投入値（以下、「パラメータ初期電力値」という。）及び後述の出力抑制比を含む。
　初期電力印加時間は、ＲＦアンテナ８１に対して初期設定値での高周波電力を印加する時間である。着火遅れ時間（図１の「着火遅れ」を参照）は、ＲＦアンテナ８１に対して高周波電力を投入してから、実際にプラズマ生成空間Ｐにプラズマが生成される（着火する）までの時間をいう。
　Ｖｐｐのインターロック値（以下、「ＶｐｐＩ／Ｌ設定値」という。）は、上記したように、インターロック制御によりＲＦ信号の供給を停止する際の設定値（Ｖｐｐ値）であって、プラズマ処理に際しての異常放電の発生を抑制するための閾値となる値である。
　第１の初期電力値としてのパラメータ初期電力値は、例えば図５に示す“ＲＦアンテナ８１に対する投入電力”と“プラズマ未着火時（着火遅れ時間中）におけるＶｐｐ値”の関係と、上記したＶｐｐＩ／Ｌ設定値とに基づいて決定する。すなわち、プラズマ処理装置３２においては、ＲＦアンテナ８１に対する高周波電力の供給開始後、誘導結合プラズマの生成までに、プラズマの未着火状態と、容量結合プラズマが生成させる状態と、を順次遷移する。そして、この誘導結合プラズマの生成までの間で最もＶｐｐ値が大きくなるのは、図１に示したようにプラズマの未着火状態であるため、少なくともこのプラズマの未着火時においてインターロック機能の作動や異常放電の発生を生じさせないように、ＶｐｐＩ／Ｌ設定値より小さい値でＲＦアンテナ８１に供給する高周波電力のパラメータ初期電力値を決定する。
　具体的には、例えばＶｐｐＩ／Ｌ設定値（閾値）が３５００Ｖである場合、図５を参照すれば、Ｖｐｐ値が３５００Ｖとなるのは投入電力が５５０Ｗ程度の時であるため、パラメータ初期電力値を５５０Ｗ未満で設定する。
　プラズマ処理に係るパラメータが取得、設定されると、次に、プラズマ処理装置３２において基板Ｗに施されるプラズマ処理の処理レシピを取得する（図４のステップＳｔ２）。プラズマ処理の処理レシピは、プラズマ処理装置３２において処理が施される複数の基板Ｗの各々に割り当てられるものである。
　ステップＳｔ２で取得される処理レシピは、例えば、基板Ｗに施されるプラズマ処理の種類や、該プラズマ処理に際してＲＦアンテナ８１に供給する高周波電力の設定値（以下、「レシピ設定電力値」という。）、処理時間及び後述の制御周期を含む。
　第２の初期電力値としてのレシピ設定電力値は、基板Ｗに対して実際にプラズマ処理を施す際にＲＦアンテナ８１に供給する高周波電力の投入値であって、少なくとも、図６で示した遷移パワー以上の値で設定される。換言すれば、基板Ｗにプラズマ処理を施すための誘導結合プラズマを生成できる値で設定される。
　プラズマ処理装置３２では、上記したようにＲＦアンテナ８１に高周波電力を供給することでプラズマ生成空間Ｐに誘導結合プラズマを生成し、基板Ｗに対する処理を実施する。しかしながら、このＲＦアンテナ８１に供給する高周波電力が遷移パワー未満である場合、プラズマ生成空間Ｐにプラズマを生成できず、又は容量結合プラズマを誘導結合プラズマに遷移できず、基板Ｗにプラズマ処理を実施できなくなるおそれがある。またこのような、プラズマ生成空間Ｐにプラズマを生成できない（未着火）状態や、容量結合プラズマが生成されている状態においては、図１に示したように、誘導結合プラズマが生成されている状態と比較してＲＦ回路に大電流が流れるおそれがあり、すなわち異常放電の発生リスクが高くなる。
　そこで基板Ｗのプラズマ処理に際しては、ＲＦアンテナ８１に供給するレシピ設定電力値を、図６に示した遷移パワー以上の値で設定することで、ＲＦアンテナ８１に対して該レシピ設定電力値を供給することにより適切に誘導結合プラズマを生成し、これにより基板Ｗに対するプラズマ処理を適切に行う。
　またレシピ設定電力値は、該レシピ設定電力値での高周波電力の供給により測定されるＶｐｐ値が、少なくとも上記したＶｐｐＩ／Ｌ設定値よりも小さい値となるように設定する。
　具体的には、例えばＶｐｐＩ／Ｌ設定値（閾値）が３５００Ｖである場合、図５を参照すれば、Ｖｐｐ値が３５００Ｖとなるのは投入電力が５５０Ｗ程度の時であるため、遷移パワー以上の値、且つ５５０Ｗ未満の値（図６の太線の右側、且つ、一点鎖線の左側）でレシピ設定電力値を設定する。
　プラズマ処理の処理レシピが取得されると、続いて、プラズマ処理装置３２における基板Ｗに対するプラズマ処理（図４のステップＳｔ３）を開始する。
　基板Ｗのプラズマ処理に際しては、先ず、処理対象の基板Ｗを、処理空間Ｓ内のステージ９０上へと載置する。処理対象の基板Ｗは、図示しないウェハ搬送機構によりロードポート１１に載置されたフープＦから取り出され、アライナモジュール１３において水平方向の向きが調節された後、ロードロックモジュール２０及びウェハ搬送機構４０を介してプラズマ処理装置３２内に搬入され、ステージ９０上に載置される。
　なお処理対象の基板Ｗには、上記したように、プラズマ処理装置３２において行われるプラズマ処理の処理レシピが割り当てられている。
　ステージ９０上に基板Ｗが載置されると、続いて、プラズマ生成空間Ｐに給気部７０から処理ガスを供給（図４のステップＳｔ３―１）するとともに、ＲＦアンテナ８１に高周波電力を供給し、プラズマ生成空間Ｐ中でのプラズマの生成を開始する。
　ここで、基板Ｗのプラズマ処理に際しては、上記したように、プラズマ処理に用いられる誘導結合プラズマ（ＩＣＰ）の生成までに、プラズマの未着火状態と容量結合プラズマ（ＣＣＰ）が生成される状態とを順次遷移する。この時、プラズマの未着火時と容量結合プラズマの生成時は、図１に示したように、誘導結合プラズマの生成時と比較してＲＦ回路に大電流が流れる傾向にあるため、高周波電力の供給により異常放電が発生するリスクが高い。
　そこで本実施形態に係るプラズマ処理に際しては、プラズマ生成の開始時においてＲＦアンテナ８１に供給する高周波電力（初期投入値）を、ステップＳｔ１で設定したパラメータ初期電力値、またはステップＳｔ２で取得したレシピ設定電力値のうち低い電力値に決定する。換言すれば、ステップＳｔ３―１のプラズマ生成空間Ｐに対する処理ガスの供給とともに、パラメータ初期電力値またはレシピ設定電力値から選択されるいずれか低いパワーを初期投入電力としてＲＦアンテナ８１に供給する（図４のステップＳｔ３―２）。
　上記したように、ステップＳｔ１で設定されるパラメータ初期電力値は、インターロック機能の作動や異常放電の発生が生じないようにＶｐｐＩ／Ｌ設定値より低い値で設定される。このため、本ステップＳｔ３―２において、少なくともこのパラメータ初期電力値よりも低いパワーで高周波電力を供給することで、プラズマの未着火時における異常放電の発生が抑制される。
　また、このように初期投入電力をパラメータ初期電力値またはレシピ設定電力値の内の低い値から選択することで、例えばオペレータがレシピ設定電力値の入力を間違えていた場合であっても、該誤ったレシピ入力に基づいてＲＦ回路に大電流が流れることが抑制され、インターロック機能の作動や異常放電の発生を生じさせないパラメータ初期電力値に基づいてプラズマ処理を開始できる。
　また本実施形態に係るプラズマ処理に際しては、ステップＳｔ３－２で決定された初期投入電力値（パラメータ初期電力値またはレシピ設定電力値）での高周波電力の供給を、少なくともステップＳｔ１で設定した着火遅れ時間以上の時間長で継続する（図４のステップＳｔ３―３）。
　後述するように、本実施形態に係るプラズマ処理では、ステップＳｔ３―２において初期電力値としてパラメータ初期電力値を設定した場合には、ＲＦアンテナ８１に供給する高周波電力の出力を、初期電力値から上記したレシピ設定電力値まで段階的に上昇させていく。この時、プラズマの未着火時に高周波電力の出力を上昇（高パワー化）させると、これによりＲＦ回路に大電流が流れて、インターロック機能の作動や異常放電の発生が生じるおそれがある。
　そこで本実施形態においては、ステップＳｔ１で設定した初期電力印加時間以上の時間長で、より具体的にはプラズマ生成空間Ｐで少なくともプラズマが生成されるまで高周波電力の初期電力値を維持することで、プラズマの未着火時における異常放電の発生を抑制できる。
　なお、プラズマ生成空間Ｐに容量結合プラズマが生成されたか否かは、例えばＲＦアンテナ８１に供給する高周波電力のＶｐｐ値、又は電流値を経時的に測定することで判断できる。図１で示したように、プラズマの未着火時において測定されるＶｐｐ値は、容量結合プラズマの生成時において測定されるＶｐｐ値と比較して高くなる。これは、プラズマ生成空間Ｐに容量結合プラズマが生成されると、このプラズマに抵抗が発生し、ここでＲＦアンテナ８１に供給された高周波電力が消費されることに起因する。そこで本実施形態に係るプラズマ処理においては、このＶｐｐ測定値の変化を検知した際に、プラズマ生成空間Ｐ内がプラズマの未着火状態から容量結合プラズマの生成状態へと遷移したと判断できる。
　そして本実施形態に係るプラズマ処理においては、上記した初期電力印加時間の経過に加え、かかるＶｐｐ値（電流値）の経時変化に基づいて、プラズマの生成を判断し、異常放電の発生のリスクが軽減されたタイミングで以降のプラズマ処理のステップへ進むようにしてもよい。
　初期電力印加時間以上の時間長で初期電力値を継続して供給し、プラズマ生成空間Ｐに容量結合プラズマを生成させると、次に、プラズマ生成空間Ｐにおいて誘導結合プラズマを生成する（図４のステップＳｔ３―４）。換言すれば、プラズマ生成空間Ｐに生成された容量結合プラズマを誘導結合プラズマに遷移させる。
　ここで、ステップＳｔ３―２において、ＲＦアンテナ８１に供給する初期投入電力としてレシピ設定電力値を選択していた場合、すなわちレシピ設定電力値がパラメータ初期電力値よりも小さかった場合、ＲＦアンテナ８１に対するレシピ設定電力値での高周波電力の供給を継続する。
　上記したように、レシピ設定電力値は図６で示した遷移パワー以上の値で設定されるため、このレシピ設定電力値での高周波電力の供給を継続することで、プラズマ生成空間Ｐ内における容量結合プラズマの密度が高まり、誘導結合プラズマが生成される（ステップＳｔ３―４）。
　また、上記したように、レシピ設定電力値はステップＳｔ１で設定したＶｐｐＩ／Ｌ設定値より小さい値で設定されるため、このレシピ設定電力値での高周波電力の供給に際して異常放電が発生することが抑制される。
　一方、ステップＳｔ３―２において、ＲＦアンテナ８１に供給する初期投入電力としてパラメータ初期電力値を選択していた場合、すなわちパラメータ初期電力値がレシピ設定電力値よりも小さかった場合、ＲＦアンテナ８１に供給する高周波電力の出力を、パラメータ初期電力値からレシピ設定電力値まで段階的に上昇させる。換言すれば、初期投入電力であるパラメータ初期電力値を、基板Ｗにプラズマ処理を施すための誘導結合プラズマを生成できる値まで段階的に上昇させる。
　具体的には、下記式（１）に基づいて、ステップＳｔ１で設定された制御周期毎にＲＦアンテナ８１に供給する高周波電力の出力を上昇させる。なお、制御周期は一例において１００ｍｓｅｃに設定されるが、制御周期の値はこれに限定されるものではなく任意に設定できる。
 
　次回設定パワー＝現在設定パワー×出力抑制比×VppI/L設定値／Vpp現在値・・・（１）
 
　但し、次回設定パワー：次回の制御周期においてＲＦアンテナ８１に供給する高周波電力のパワー［Ｗ］、現在設定パワー：現在の制御周期においてＲＦアンテナ８１に供給する高周波電力のパワー［Ｗ］、出力抑制比：設定電力としてのレシピ設定電力値までのパワー変化量を決定する係数（＜１．０）、ＶｐｐＩ／Ｌ設定値：プラズマ処理装置３２におけるＶｐｐのインターロック値、及び、Ｖｐｐ現在値：現在設定パワーでの高周波電力の供給時に測定されるＶｐｐ値、をそれぞれ示す。
　なお、上記したように、式（１）中の出力抑制比はレシピ設定電力値までのパワー変化量を決定する係数であり、すなわち、次回設定パワーと現在設定パワーとの差分を決定する係数である。この出力抑制比は、０．８以上０．９５以下の値で設定されることが好ましく、より好適には０．９で設定されることが望ましい。出力抑制比が０．９５を超える場合、Ｖｐｐのモニタ値によってはオーバーシュートするリスクがあり、また、特に出力抑制比を１．０とした場合、Ｖｐｐのモニタ値がＶｐｐＩ／Ｌ設定値を超えてインターロック機能が作動してしまうおそれがある。一方、出力抑制比が０．８未満となった場合、ＲＦアンテナ８１に供給する高周波電力の立ち上りが遅くなり、基板Ｗに対するプラズマ処理のプロセス結果にばらつきが生じてしまうおそれがある。
　本実施形態に係るプラズマ処理においては、上記式（１）による高周波電力の高パワー化を、現在のＶｐｐ値の大きさによって高周波電力のパワーをフィードバックしながら、高周波電力の設定パワーがレシピ設定電力値に到達し、プラズマ生成空間Ｐに誘導結合プラズマが発生するまで繰り返す。この時、レシピ設定電力値は上記したように遷移パワー以上の値で設定されるため、設定パワーがレシピ設定電力値に到達することで、プラズマ生成空間Ｐの容量結合プラズマを遷移させて誘導結合プラズマを生成できる。
　なお、プラズマ生成空間Ｐに誘導結合プラズマが生成されたか否かは、例えば上記式（１）中における次回設定パワーと現在設定パワーの差分値に基づいて判断できる。具体的には、プラズマ生成空間Ｐに誘導結合プラズマが発生していない場合、上記式（１）中におけるＶｐｐ現在値が段階的に上昇していくため、次回設定パワーと現在設定パワーの差分が徐々に小さくなっていく。一方、プラズマ生成空間Ｐに誘導結合プラズマが発生した場合、誘導結合プラズマは容量結合プラズマと比較して抵抗値が小さいため、図１にも示したように上記式（１）中におけるＶｐｐ現在値が低下し、この結果、次回設定パワーは現在設定パワーに対して大きく増加する。
　そこで本実施形態に係るプラズマ処理においては、このＶｐｐ測定値の変化に起因する次回設定パワーと現在設定パワーの差分値に基づいて、プラズマ生成空間Ｐ内で容量結合プラズマが誘導結合プラズマに遷移したことを判断し、異常放電の発生のリスクが軽減されたタイミングで以降のプラズマ処理のステップへ進むようにしてもよい。
　プラズマ生成空間Ｐにおいて誘導結合プラズマが発生すると、その後、ステップＳｔ２で取得した処理レシピに従い、基板Ｗに対するプラズマ処理を実行する（図４のステップＳｔ３―５）。
　この時、プラズマ生成空間ＰではステップＳｔ３－４において誘導結合プラズマが生成している。上記したように、誘導結合プラズマの抵抗値は容量結合プラズマの抵抗値と比較して小さいため、基板Ｗのプラズマ処理に際して高いパワー（例えば６００Ｗ以上）を供給する場合であっても、ＲＦ回路に流れる電流が小さくて済み、異常放電の発生リスクが下がる。
　基板Ｗのプラズマ処理に際しては、プラズマ生成空間Ｐで生成されたプラズマが、仕切板６１を介して処理空間Ｓへと供給される。ここで、仕切板６１には前述のようにラビリンス構造が形成されているため、プラズマ生成空間Ｐにおいて生成されたラジカルのみが、処理空間Ｓへと透過する。そして、処理空間Ｓへと供給されたラジカルをステージ９０上の基板Ｗに作用させることで、該基板Ｗに対するプラズマ処理を実行できる。
　その後、基板Ｗに所望の処理結果が得られると、プラズマ処理装置３２におけるプラズマ処理を終了する。プラズマ処理を終了する際には、ＲＦアンテナ８１に対する高周波電力の供給及び給気部７０からの処理ガスの供給を停止する。また排気部１００を作動させ、処理空間Ｓに残る処理ガスを排気する。
　続いて、プラズマ処理が施された基板Ｗを、ステージ９０上からウェハ搬送機構４０に受け渡し、処理容器６０から搬出する。処理容器６０から搬出された基板Ｗは、ウェハ搬送機構４０によりロードロックモジュール２０に搬送され、その後、クーリングストレージ１２における冷却（図４のステップＳｔ４）を介してロードポート１１に載置されたフープＦに収納される。そして、そして、フープＦに収納された全ての基板Ｗに対する所望のプラズマ処理が終了し、最後の基板ＷがフープＦに収納されると、真空処理システム１における一連のウェハ処理が終了する。
＜本開示の技術に係る作用効果＞
　以上、本実施形態に係るプラズマ処理方法によれば、基板Ｗのプラズマ処理に際して異常放電を発生させることなくプラズマ処理装置３２を連続稼働させるために、Ｖｐｐの測定値によって高周波電力の設定パワーをフィードバックしながら、予め取得されたレシピ設定電力値まで段階的にパワーが上昇するように制御を行う。これにより、プラズマ処理に際してＶｐｐ値が規定値まで一気に上昇することが抑制され、異常放電の発生を抑制できる。
　また本実施形態によれば、プラズマ処理に際してＲＦアンテナ８１に供給する高周波電力の初期設定値を、上記したパラメータ初期電力値とレシピ設定電力値のいずれか低い値となるように設定する。本実施形態においては、パラメータ初期電力値を、該パラメータ初期電量の供給により測定されるＶｐｐ値がインターロック機能を作動させる閾値としてのＶｐｐＩ／Ｌ設定値より小さくなるように設定するため、特にプラズマ生成空間Ｐにおけるプラズマの生成前（着火遅れ時間中）において更に適切に異常放電の発生を抑制できる。
　また本実施形態によれば、プラズマ生成空間Ｐにおける容量結合プラズマの生成および誘導結合プラズマの生成に際してＶｐｐ値を経時的に測定し、プラズマ生成空間Ｐにおけるプラズマの未着火状態から容量結合プラズマの生成状態への遷移のタイミング、及び、容量結合プラズマから誘導結合プラズマへのプラズマモードの遷移のタイミングをそれぞれ容易に検知できる。このため、プラズマ処理に係る制御の切換えのタイミングを適切に把握でき、プラズマ処理に係るスループットを適切に短縮できる。
　更に本実施形態によれば、上記式（１）中における出力抑制比を０．８以上０．９５以下の値で設定する。これにより、プラズマ生成空間Ｐへのプラズマの生成に際しての異常放電の発生を抑制しつつ、可及的速やかに設定パワーをレシピ設定電力値まで到達させることができる。換言すれば、異常放電の発生を抑制しつつ、プラズマ生成空間Ｐに対する誘導結合プラズマの生成までの時間を短縮できる。
　図７～図９は本開示の技術に係るプラズマ処理の実施例であって、ＲＦアンテナ８１に供給する高周波電力のパラメータ初期電力値を１００Ｗ（図７）、３００Ｗ（図８）、５００Ｗ（図９）に設定し、レシピ設定電力値、初期電力印加時間及び出力抑制比をそれぞれ７００Ｗ、０．２ｍｓｅｃ、０．９で共通して設定した場合におけるＶｐｐ値の経時変化を示すグラフである。すなわち、図７～図９に示すいずれの場合においても、初期投入電力はパラメータ初期電力値で設定される。
　そして図７～図９で示されるように、本開示の技術に係るプラズマ処理に依れば、上記したようにプラズマ生成空間Ｐにおいて誘導結合プラズマ（ＩＣＰ）を生成するまでの間に、Ｖｐｐ値に異常が生じていないこと、すなわち異常放電の発生やインターロック制御の作動が生じていないことがわかる。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
　　３２　　プラズマ処理装置
　　５０　　制御装置
　　６０　　処理容器
　　８１　　ＲＦアンテナ
　　８３　　高周波電源
　　９０　　ステージ
　　Ｗ　　　基板
 

Claims (7)

  1. プラズマ処理装置を用いたプラズマ処理方法であって、
    第１の初期電力値、初期電力印加時間及び出力抑制比を含むパラメータを取得する工程と、
    第２の初期電力値としてのレシピ設定電力値を含む処理レシピを取得する工程と、
    前記第１の初期電力値または前記第２の初期電力値のいずれかから、プラズマ励起用アンテナに対する初期投入電力を決定する工程と、
    前記第１の初期電力値を前記初期投入電力として決定した場合に、
    決定された前記初期投入電力を、少なくとも前記初期電力印加時間以上の時間長で前記プラズマ励起用アンテナに供給する工程と、
    前記プラズマ励起用アンテナに供給する高周波電力の出力を、前記初期投入電力から前記レシピ設定電力値まで段階的に上昇させる工程と、を含む、プラズマ処理方法。
  2. 前記初期投入電力を、前記第１の初期電力値または前記第２の初期電力値のうちいずれか低い電力値に設定する、請求項１に記載のプラズマ処理方法。
  3. 前記第１の初期電力値を、前記プラズマ励起用アンテナに対する当該第１の初期電力値の供給開始後、前記初期電力印加時間の経過前に測定されるＶｐｐ値が、前記プラズマ処理装置のインターロック機能を作動させる際の閾値未満となる値に設定する、請求項２に記載のプラズマ処理方法。
  4. 前記第２の初期電力値を前記初期投入電力として決定した場合に、誘導結合プラズマ（ＩＣＰ）が生成されるまで、前記プラズマ励起用アンテナに供給する高周波電力の出力を前記レシピ設定電力値のままで維持する工程、を含む、請求項１又は２に記載のプラズマ処理方法。
  5. 前記プラズマ励起用アンテナに供給する高周波電力の出力の段階的な上昇を、下記式（１）に基づいて制御周期の毎に行う、請求項１～３のいずれか一項に記載のプラズマ処理方法。
     
    　次回出力＝現在出力×出力抑制比×VppI/L設定値／Vpp現在値・・・（１）
     
    　但し、
    次回出力：次回の前記制御周期において前記プラズマ励起用アンテナに供給する高周波電力の出力、
    現在出力：現在の前記制御周期において前記プラズマ励起用アンテナに供給する高周波電力の出力、
    出力抑制比：前記レシピ設定電力値までの出力変化量を決定する係数、
    ＶｐｐＩ／Ｌ設定値：前記プラズマ処理装置のインターロック機能を作動させる閾値、
    Ｖｐｐ現在値：現在出力を前記プラズマ励起用アンテナに供給した際に測定されるＶｐｐ値、をそれぞれ示す。
  6. 前記出力抑制比を０．８以上０．９５以下の値で設定する、請求項５に記載のプラズマ処理方法。
  7. 処理容器と、
    前記処理容器の内部に配置され、処理対象の基板を載置するステージと、
    前記処理容器の上方に配置されるプラズマ励起用アンテナと、
    前記プラズマ励起用アンテナに高周波電力を供給する高周波電源と、
    制御部と、を含むプラズマ処理装置であって、
    前記制御部は、
    第１の初期電力値、初期電力印加時間及び出力抑制値を含むパラメータを取得する制御と、
    第２の初期電力値としてのレシピ設定電力値を含む処理レシピを取得する制御と、
    前記第１の初期電力値または前記第２の初期電力値のいずれかから、プラズマ励起用アンテナに対する初期投入電力を決定する制御と、を実行し、
    前記第１の初期電力値を前記初期投入電力として決定した場合に、
    決定された前記初期投入電力を、少なくとも前記初期電力印加時間以上の時間長で前記プラズマ励起用アンテナに供給する制御と、
    前記プラズマ励起用アンテナに供給する高周波電力の出力を、前記初期投入電力から前記レシピ設定電力値まで段階的に上昇させる制御と、を実行する、プラズマ処理装置。
     
PCT/JP2023/030581 2022-09-01 2023-08-24 プラズマ処理方法及びプラズマ処理装置 WO2024048419A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022139061A JP2024034664A (ja) 2022-09-01 2022-09-01 プラズマ処理方法及びプラズマ処理装置
JP2022-139061 2022-09-01

Publications (1)

Publication Number Publication Date
WO2024048419A1 true WO2024048419A1 (ja) 2024-03-07

Family

ID=90099751

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/030581 WO2024048419A1 (ja) 2022-09-01 2023-08-24 プラズマ処理方法及びプラズマ処理装置

Country Status (3)

Country Link
JP (1) JP2024034664A (ja)
TW (1) TW202425057A (ja)
WO (1) WO2024048419A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212731A (ja) * 2010-06-01 2010-09-24 Hitachi High-Technologies Corp プラズマ処理方法
JP2013182966A (ja) * 2012-03-01 2013-09-12 Hitachi High-Technologies Corp プラズマ処理装置及びプラズマ処理方法
JP2015095493A (ja) * 2013-11-08 2015-05-18 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2016065299A (ja) * 2014-09-26 2016-04-28 日新電機株式会社 成膜方法およびスパッタリング装置
JP2016195145A (ja) * 2015-03-31 2016-11-17 パナソニックＩｐマネジメント株式会社 プラズマ処理装置およびプラズマ処理方法
JP2021026904A (ja) * 2019-08-06 2021-02-22 東京エレクトロン株式会社 プラズマ処理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212731A (ja) * 2010-06-01 2010-09-24 Hitachi High-Technologies Corp プラズマ処理方法
JP2013182966A (ja) * 2012-03-01 2013-09-12 Hitachi High-Technologies Corp プラズマ処理装置及びプラズマ処理方法
JP2015095493A (ja) * 2013-11-08 2015-05-18 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2016065299A (ja) * 2014-09-26 2016-04-28 日新電機株式会社 成膜方法およびスパッタリング装置
JP2016195145A (ja) * 2015-03-31 2016-11-17 パナソニックＩｐマネジメント株式会社 プラズマ処理装置およびプラズマ処理方法
JP2021026904A (ja) * 2019-08-06 2021-02-22 東京エレクトロン株式会社 プラズマ処理装置

Also Published As

Publication number Publication date
JP2024034664A (ja) 2024-03-13
TW202425057A (zh) 2024-06-16

Similar Documents

Publication Publication Date Title
WO2013114870A1 (ja) プラズマ処理装置及びプラズマ処理方法
KR101971391B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
US11742188B2 (en) Substrate processing method, pressure control apparatus and substrate processing system
CN110911336B (zh) 增加用于静电夹盘的气体效率
US11189483B2 (en) Method of manufacturing semiconductor device and non-transitory computer-readable recording medium
KR20120046702A (ko) 기판 처리 방법 및 그 방법을 실행하는 프로그램을 기억하는 기억 매체
KR102393155B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR102490189B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR20220130018A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP2004319761A (ja) 真空処理装置
JP7433164B2 (ja) 基板処理システム
JP5095242B2 (ja) プラズマ処理方法
WO2024048419A1 (ja) プラズマ処理方法及びプラズマ処理装置
JP2006278619A (ja) 半導体製造装置
JP2012195570A (ja) 基板処理装置及び基板処理方法
US11264217B2 (en) Substrate processing apparatus
US20200312625A1 (en) Substrate processing apparatus
KR102690175B1 (ko) 플라즈마 처리 장치의 검사 방법
KR20210102179A (ko) 플라스마 처리 장치 및 플라스마 처리 방법
KR102653253B1 (ko) 기판 처리 방법 및 기판 처리 장치
US20240203694A1 (en) Etching method and etching apparatus
JP2020025070A (ja) エッチング方法およびエッチング装置
US20220189783A1 (en) Etching method and etching apparatus
JP2022163865A (ja) プラズマ処理システムおよびプラズマ処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23860182

Country of ref document: EP

Kind code of ref document: A1