WO2024005497A1 - 테스트 장치 및 이를 포함하는 테스트 시스템 - Google Patents

테스트 장치 및 이를 포함하는 테스트 시스템 Download PDF

Info

Publication number
WO2024005497A1
WO2024005497A1 PCT/KR2023/008909 KR2023008909W WO2024005497A1 WO 2024005497 A1 WO2024005497 A1 WO 2024005497A1 KR 2023008909 W KR2023008909 W KR 2023008909W WO 2024005497 A1 WO2024005497 A1 WO 2024005497A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
data
substrate
test device
unit
Prior art date
Application number
PCT/KR2023/008909
Other languages
English (en)
French (fr)
Inventor
김상욱
최민용
김동춘
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Publication of WO2024005497A1 publication Critical patent/WO2024005497A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2257—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using expert systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2294—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by remote test
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/4448—Receiver circuitry for the reception of television signals according to analogue transmission standards for frame-grabbing

Definitions

  • the embodiment relates to a test device, and in particular, to a test device consisting of a module in which a frame grabber and a test device are unified, a test system including the same, and a test method thereof.
  • the test system is equipped with a frame grabber.
  • the frame grabber is also called an image acquisition board or image acquisition board.
  • the frame grabber refers to a device that converts images from video media such as TV, video, and cameras into data that can be processed by a computer.
  • frame grabbers are provided in various types of boards depending on the computer environment.
  • the frame grabber can be provided in the form of ISA (Industry Standard Architecture), PCI (Peripheral Component Interconnect), PCIe (PCI Express), cPCI (Compact PCI) for industrial use, VME (Versa Module Europa), etc. there is.
  • ISA Industry Standard Architecture
  • PCI Peripheral Component Interconnect
  • PCIe PCI Express
  • cPCI Compact PCI
  • VME Very Module Europa
  • the frame grabber receives a test image obtained through a camera and converts it into data in a format that can be processed by the computer.
  • the computer is commonly connected to a plurality of frame grabbers. Then, the computer receives data converted from each of the plurality of frame grabbers. Additionally, the computer uses the received data to perform a quality test on test images obtained through each camera.
  • the computer must process all data provided by multiple frame grabbers, and as a result, the amount of data that must be processed at a specific time increases, which may cause a bottleneck. Additionally, there is a problem in that the overall performance of the computer is deteriorated due to the bottleneck phenomenon.
  • test device that can more efficiently process test images obtained through cameras and increase the accuracy of test results based on this.
  • Embodiments provide a test device, a test system, and a test method capable of distributing processing data to a plurality of test devices.
  • the embodiment provides a test device, a test system, and a test method that can minimize heat generation.
  • the embodiment provides a test device, a test system, and a test method that can minimize data loss of a test image.
  • the embodiment provides a test device, a test system, and a test method that can improve test accuracy.
  • the embodiment provides a compact test device with improved circuit integration and a test system including the same.
  • a test device includes a first connector for receiving data acquired from external equipment, an FPGA (Field Programmable Gate Array) for converting the received data, and a second connector for outputting the converted data.
  • a third connector connected to the second connector of the first board and receiving the converted data, a test element that performs a test operation using data received through the third connector, and a test of the test element a second board on which a test module including a communication element that externally transmits test result information according to operation results and a control element that controls the test element and the communication element is disposed; and a housing accommodating the first substrate and the second substrate.
  • the first connector includes Mobile Industry Processor Interface (MIPI), and the second and third connectors include Peripheral Component Interconnect Express (PCIe).
  • MIPI Mobile Industry Processor Interface
  • PCIe Peripheral Component Interconnect Express
  • the second substrate is disposed on the first substrate, and the second substrate includes a port of the third connector disposed in an open area corresponding to the second connector, and the port is disposed on the second connector. is connected to
  • the communication element of the second board transmits the test result information to a test device set as a master.
  • the communication element of the second board receives test result information from a test device set as a slave, and sends the test result information obtained from the test element and the test result information received from the test device set as a slave to a server. send.
  • the transmitted test result information includes identification information assigned to each test device and test judgment information according to test results performed on each test device.
  • a test system includes a data acquisition device including a plurality of image sensors; and a first test device and a second test device respectively connected to a plurality of image sensors of the data acquisition device, wherein the first test device converts data received from one of the plurality of image sensors.
  • second data conversion unit a second test unit that performs a test operation using data converted by the second data conversion unit; a second communication unit that receives the first test result information from the first communication unit and transmits the first test result information and second test result information according to the test operation result of the second test unit to a server; and a second control unit that controls the second data conversion unit, the second test unit, and the second communication unit.
  • the first and second data conversion units are frame grabbers including a Field Programmable Gate Array (FPGA).
  • FPGA Field Programmable Gate Array
  • the calculation performance of the second control unit is higher than that of the first control unit.
  • the first and second test result information transmitted to the server includes identification information of the first and second test devices and test decision information obtained from the first and second test devices.
  • the test system of the embodiment includes a plurality of image sensors and a plurality of test devices each connected to the plurality of image sensors.
  • Each of the plurality of test devices includes a data conversion module that converts data transmitted from the image sensor and a test module that analyzes the data converted by the data conversion module and performs a quality test.
  • the test system of the embodiment integrates the FPGA board that performs data conversion operations and the test board that performs testing into one module.
  • the embodiment can enable each test device to perform an individual test operation on data acquired from a specific image sensor.
  • the embodiment can solve the reliability problem that arises when testing data acquired from all image sensors in the main computer of the comparative example.
  • the data conversion module and the test module are placed on separate boards and connected using a connector. Through this, the embodiment can proceed with testing of data acquired from each frame grabber while using the existing frame grabber as is. Additionally, the embodiment can be used by connecting our test module to a data conversion module corresponding to an FPGA designed for each industry group. Through this, the embodiment can provide a test device that can be used in all industries regardless of industry.
  • the embodiment may distribute components that are concentrated in the existing main computer to each test device. Through this, the embodiment can solve the problem of all components being centrally arranged in the main computer, as in the comparative example.
  • components centrally placed in the main computer may be distributed and distributed to test modules of each test device. Accordingly, the embodiment can simplify the heat dissipation structure of each test device. Furthermore, the embodiment can improve the heat dissipation characteristics of the test device, thereby improving the performance of the test device. Furthermore, the embodiment can be designed considering only the minimum separation distance that does not cause performance problems due to heat generation of each component provided in the test device. Accordingly, the embodiment can improve the circuit integration or component density of the test device, and further allow the test device to be designed in a compact size.
  • FIG. 1 is a block diagram showing the schematic configuration of a test system according to a comparative example.
  • Figure 2 is a perspective view of the test device of the embodiment viewed from above.
  • Figure 3 is a perspective view of the test device of the embodiment viewed from the bottom.
  • Figure 4 is an exploded perspective view of the test device shown in Figures 2 and 3.
  • FIG. 5 is a diagram showing a modified example of the cover and heat dissipation portion shown in FIG. 4.
  • Figure 6 is an exploded perspective view showing a test device according to another embodiment.
  • Figure 7 is a configuration diagram showing the schematic configuration of a test system according to an embodiment.
  • FIG. 8 is a configuration diagram showing the detailed configuration of each test device in FIG. 7.
  • FIG. 9 is a configuration diagram showing the detailed configuration of the data conversion module of FIG. 8.
  • FIG. 10 is a configuration diagram showing the detailed configuration of the test module of FIG. 8.
  • Figure 11 is a flow chart to explain step by step the operation method of a test device set as a slave.
  • Figure 12 is a flow chart to explain step by step the operation method of the test device set as the master.
  • the technical idea of the present invention is not limited to some of the described embodiments, but may be implemented in various different forms, and as long as it is within the scope of the technical idea of the present invention, one or more of the components may be optionally used between the embodiments. It can be used by combining and replacing.
  • top or bottom refers not only to cases where two components are in direct contact with each other, but also to one component. This also includes cases where another component described above is formed or placed between two components.
  • top (above) or bottom (bottom) it may include not only the upward direction but also the downward direction based on one component.
  • FIG. 1 is a block diagram showing the schematic configuration of a test system according to a comparative example.
  • the test system of the comparative example includes a sensor unit 10, a frame grabber unit 20, a main computer 30, and a server 40.
  • the sensor unit 10 includes a plurality of image sensors. Specifically, the sensor unit 10 includes first to Nth image sensors 11, 12, and 13.
  • the sensor unit 10 refers to an image acquisition unit that acquires test images for testing production products. At this time, the test system simultaneously tests multiple test items. At this time, each of the first to Nth image sensors 11, 12, and 13 of the sensor unit 10 acquires a test image of a product corresponding to the test item.
  • the frame grabber unit 20 includes a frame grabber connected to the sensor unit 10. Specifically, the frame grabber unit 20 includes first to Nth frame grabbers 21, 22, and 23. Each of the first to Nth frame grabbers 21, 22, and 23 of the frame grabber unit 20 is connected to each of the first to Nth image sensors 11, 12, and 13 of the sensor unit 10: Connected to 1.
  • first to Nth frame grabbers 21, 22, and 23 of the frame grabber unit 20 receive test images obtained through the first to Nth image sensors 11, 12, and 13, respectively. Convert this. Specifically, the first to Nth frame grabbers 21, 22, and 23 process test images obtained through the first to Nth image sensors 11, 12, and 13, respectively, in the main computer 30. Convert to available data.
  • the first to Nth frame grabbers 21, 22, and 23 of the frame grabber unit 20 transmit the converted data to the main computer 30.
  • the frame grabber unit 20 transmits the converted data to the main computer 30 using a signal transmission line such as an optical cable.
  • the frame grabber unit 20 must transmit all data converted from each frame grabber to the main computer 30, and thus data transmission between the frame grabber unit 20 and the main computer 30 is performed.
  • the problem is that the method is limited.
  • the resolution of the first to Nth image sensors 11, 12, and 13 included in the sensor unit 10 is increasing, and accordingly, the size of transmitted data is increasing. Therefore, in the comparative example, there is a limit to transmitting the data converted by the frame grabber unit 20 to the main computer 30 in real time. Furthermore, in the comparative example, the time it takes to transmit the data increases, so there is a problem that the main computer 30 cannot process the converted data in real time.
  • the frame grabber unit 20 modulates the converted data before transmitting the converted data to the main computer 30.
  • the main computer 30 further includes a demodulator (not shown) that demodulates the modulated data, and receives the modulated data and demodulates it.
  • the main computer 30 processes data transmitted from each of the first to Nth frame grabbers 21, 22, and 23 of the frame grabber unit 20. For example, the main computer 30 analyzes data transmitted from each frame grabber and tests it. And the main computer 30 transmits decision result information according to the test progress to the server 40.
  • the main computer 30 must process all data transmitted from the first to Nth frame grabbers 21, 22, and 23. Accordingly, the main computer 30 requires high performance to process all the data. That is, in the comparative example, the performance of the CPU provided in the main computer 30 must be further advanced or the number of cores of the CPU must be increased, and the cost required to configure the computer accordingly increases.
  • test system in the comparative example may have a bottleneck phenomenon in which data is intensively transmitted to the main computer 30 at a specific point in time. Additionally, when the bottleneck phenomenon occurs, the performance of the main computer 30 may deteriorate, thereby reducing the accuracy of the test decision results. Additionally, the test system in the comparative example is overloaded as it has to process a large amount of data, which may cause reliability problems such as heat generation.
  • the main computer 30 of the comparative example has a complicated heat dissipation structure to solve problems such as heat generation. Furthermore, even if the main computer 30 of the comparative example uses a heat dissipation structure, it may be difficult to solve the heat generation problem, and accordingly, in the comparative example, heat-generating components are arranged to be spaced as much apart as possible within the board. Therefore, the comparative example has the problem of further increasing the size of the main computer.
  • the embodiment makes it possible to solve problems with the test system of the comparative example. Specifically, the embodiment provides a test system that can distribute the load of the main computer to multiple frame grabbers. Through this, the embodiment enables fast testing while increasing test accuracy.
  • test device described below may correspond to any one of the first to Nth frame grabbers.
  • FIG. 2 and 3 are perspective views of a test device according to one embodiment.
  • FIG. 2 is a perspective view of the test device of the embodiment viewed from the top
  • FIG. 3 is a perspective view of the test device of the embodiment viewed from the bottom.
  • FIG. 4 is an exploded perspective view of the test device shown in FIGS. 2 and 3
  • FIG. 5 is a view showing a modified example of the cover and heat dissipation portion shown in FIG. 4
  • FIG. 6 is an exploded view showing a test device of another embodiment. It is a perspective view.
  • the test device 100 of one embodiment includes a housing 110, a cover 120, a first substrate 130, a second substrate 140, and a heat dissipation unit 150.
  • Housing 110 may include a receiving space.
  • the housing 110 may include an accommodation space for accommodating each component constituting the test device 100.
  • the housing 110 can protect components accommodated in the accommodation space.
  • the housing 110 protects each component that constitutes the test device 100 from various environmental factors (e.g., moisture, wind, temperature, etc.) that occur in the use environment of the test device 100. can protect.
  • the housing 110 includes at least one through hole 111.
  • the housing 110 includes a through hole 111 formed on the lower surface of the housing 110 and exposing at least a portion of the component accommodated in the receiving space.
  • the through hole 111 of the housing 110 may expose a portion of the first substrate 130 accommodated in the receiving space.
  • the first substrate 130 includes a plurality of connectors.
  • the first substrate 130 includes a first connector 131.
  • the through hole 111 of the housing 110 may correspond to the first connector 131 of the first substrate 130.
  • the through hole 111 of the housing 110 may be formed to connect an external device to the first connector 131 of the first board 130.
  • the external equipment may be filming equipment for acquiring test images.
  • the external device may be a camera including an image sensor.
  • the first substrate 130 exposed through the through hole 111 can be connected to external equipment through a first connector 131. Through this, the embodiment can receive a test image acquired through the external device.
  • the housing 110 may further include at least one heat dissipation hole (not shown).
  • the heat dissipation hole may be formed to extend in the minor axis direction from the lower surface of the housing 110. Additionally, a plurality of heat dissipation holes may be formed on the lower surface of the housing 110 and spaced apart from each other in the long axis direction. The heat dissipation hole of the housing 110 may radiate heat generated from components accommodated in the accommodation space to the outside.
  • a unified module may be placed within the receiving space of the housing 110.
  • a plurality of substrates of unified modules may be disposed in the receiving space of the housing 110.
  • the unified module may include a data conversion module of a frame grabber corresponding to the FPGA and a test module that performs testing.
  • the unified module includes a plurality of substrates.
  • One of the plurality of boards may be a data conversion module that performs data conversion corresponding to the frame grabber, and the other may be a test module that performs a test using data converted by the data conversion module.
  • the first substrate 130 and the second substrate 140 are disposed in the receiving space of the housing 110.
  • the first substrate 130 may be a data conversion module.
  • the first substrate 130 may be a frame grabber.
  • the first substrate 130 may be a Field Programmable Gate Array (FPGA) board.
  • the first substrate 130 may be a power module that supplies driving power to each component constituting the test device 100.
  • the first substrate 130 of the first embodiment may mean a module in which a power module and an FPGA module of a frame grabber are integrated.
  • the first substrate 130 may include a first connector 131.
  • the first connector 131 of the first substrate 130 may be exposed to the outside of the housing 110 through the through hole 111 of the housing 110.
  • the first substrate 130 can be coupled to an external device through the first connector 131 exposed through the through hole 111 of the housing 110.
  • the first substrate 130 can receive data obtained from external equipment connected to the first connector 131.
  • the received data may be a captured image of a product to be tested, but is not limited thereto.
  • the first substrate 130 is connected to the external equipment through the first connector 131. Additionally, the first substrate 130 may be connected to the second substrate 140 through a second connector 132.
  • the second connector 132 may be an interface for connecting the first substrate 130 and the second substrate 140.
  • the second connector 132 may be a Peripheral Controller Interface (PCI) port.
  • PCIe PCI Express
  • the second connector 132 includes a USB (Universal Serial Bus) port, an Ethernet port, a PCI (Peripheral Controller Interface) port, a PCI Express port, a CPCI (Compact PCI) port, an RJ-45 port, and RS-232 port.
  • the first substrate 130 and the second substrate (140) are connected using a PCIe (PCI Express) interface. 140).
  • PCIe PCI Express
  • the first substrate 130 includes a plurality of devices mounted on the substrate.
  • the plurality of elements include the first connector 131 and the second connector 132 corresponding to an interface.
  • the first board 130 includes a power element that receives power and supplies driving power to each component, and a data conversion element (e.g., FPGA) that converts data received through the first connector 131. ), and may include a memory element that stores data necessary for the data conversion operation.
  • the first substrate 130 may correspond to the frame grabber of the comparative example.
  • the first substrate 130 of the embodiment includes a second connector 132 to be connected to the second substrate 140, and the second substrate 140 is connected to the second substrate 140 through the second connector 132. Converted data can be transmitted.
  • the first board 130 transmits the converted data to a test device (e.g., the main computer in the comparative example) composed of a frame grabber of the FPGA constituting the first board 130 and a separate module. Additional connectors may be included.
  • the first substrate 130 may further include an SFP port.
  • the first board 130 can transmit the converted data to the SFP port when a test device is connected to the SFP port.
  • the first substrate 130 may transmit the converted data to the second substrate 140 when the second substrate 140 is connected to the second connector 132.
  • the test device 100 includes a second substrate 140 coupled to the first substrate 130.
  • the second substrate 140 may include a third connector (not shown) coupled to the second connector 132 of the first substrate 130.
  • the second substrate 140 may include an open area 141 in which an area corresponding to the second connector 132 of the first substrate 130 is open. And the second substrate 140 may be provided with a port corresponding to the open area 141. Additionally, the second substrate 140 may be connected to the second connector 132 of the first substrate 130 in the open area 141.
  • the second substrate 140 is connected to the first substrate 130, and thus can receive data transmitted from the first substrate 130.
  • the second substrate 140 may receive converted data through a data conversion element of the first substrate 130.
  • the second substrate 140 may analyze data obtained from the external equipment using the received data. For example, the second substrate 140 can determine whether a product to be tested is defective using an image acquired through a camera, which is an external device.
  • the second substrate 140 may include a plurality of devices.
  • the second substrate 140 includes a test element that performs a test operation using the data, a memory element that stores data necessary to perform the test operation, and external information on the result of the test operation. It may include a communication element that transmits and a control element that controls the operation of the test element and the communication element.
  • a heat dissipation unit 150 is disposed on the second substrate 140.
  • the heat dissipation unit 150 may be a heat sink.
  • the heat dissipation unit 150 may contact at least one of the first substrate 130 and the second substrate 140.
  • the heat dissipation unit 150 may radiate heat generated from the elements disposed on the first substrate 130 and the second substrate 140 to the outside.
  • the heat dissipation unit 150 may include a material with high thermal conductivity.
  • the heat dissipation unit 150 may include heat dissipation fins 151.
  • the heat dissipation fin 151 of the heat dissipation unit 150 may absorb heat generated from the first substrate 130 and the second substrate 140 and transfer it to the direction in which the cover 120 is disposed.
  • the heat dissipation unit 150 can disperse heat concentrated on the first substrate 130 and the second substrate 140 using the heat dissipation fin 151. Meanwhile, the embodiment may improve heat dissipation characteristics by disposing a heat dissipation pad or heat dissipation agent between the heat dissipation unit 150 and the first substrate 130 and/or the second substrate 140.
  • a cover 120 may be placed on the heat dissipation unit 150.
  • the cover 120 may function to protect each component of the test device 100 together with the housing 110.
  • the housing 110 can be said to be a first cover that covers the sides and bottom of the test device 100, and the cover 120 can be said to be a second cover that covers the top of the test device 100. You can.
  • the cover 120 has a plurality of heat dissipation holes.
  • heat dissipation holes 121 corresponding to heat dissipation fins 151 of the heat dissipation unit 150 may be formed.
  • the heat dissipation hole 121 of the cover 120 may radiate heat transmitted through the heat dissipation fin 151 to the outside.
  • the cover 120 and the heat dissipation unit 150 of the test device 100 are composed of separate structures, but the present invention is not limited thereto.
  • the connector 131 and the heat dissipation unit 150 may be provided as a single heat dissipation cover 160 formed integrally with each other.
  • the heat dissipation cover 160 includes a side plate portion 161.
  • the side plate portion 161 of the heat dissipation cover 160 may be provided to surround the upper edge area of the second substrate 140.
  • the side plate portion 161 of the heat dissipation cover 160 may cover the upper edge area of the second substrate 140.
  • the side plate portion 161 may include at least one open area 161a.
  • the side plate portion 161 may include an open area 161a that opens at least a portion of the upper edge area of the second substrate 140.
  • the side plate portion 161 may be formed to correspond to an element that must be exposed to the outside among the elements disposed on the second substrate 140.
  • devices to be exposed to the outside may be disposed on the edge area of the upper surface of the second substrate 140.
  • the open area 161a may be formed to correspond to an edge area of the side plate portion 161 where the device is disposed.
  • the heat dissipation cover 160 may include an upper plate portion 162.
  • the top plate portion 162 may extend from the side plate portion 161.
  • the top portion 162 of the heat dissipation cover 160 may cover the upper area of the second substrate 140.
  • the heat dissipation cover 160 may include a heat dissipation fin 163 that protrudes upward from the upper plate portion 162.
  • the heat dissipation cover 160 may include a plurality of heat dissipation fins 163 extending in a first horizontal direction on the top plate 162 and spaced apart in a second horizontal direction perpendicular to the first horizontal direction. You can.
  • the plurality of heat dissipation fins 163 may radiate heat generated from the first substrate 130 and the second substrate 140 in an upward direction (for example, in a direction away from the first substrate and the second substrate). there is.
  • the heat dissipation cover 160 may include a protrusion 164 provided in an area that vertically overlaps an element disposed on the second substrate 140 among the entire area of the upper plate 162.
  • the protrusion 164 may function as a receiving space for accommodating devices disposed on the second substrate 140.
  • the upper plate 162 may have a structure in which an area vertically overlapping with the protrusion 164 is open, but is not limited thereto.
  • the first substrate 130 and the second substrate 140 are connected to each other through a connector, thereby forming one module.
  • the embodiment allows each test device 100 to convert and test data acquired from the external device.
  • the embodiment can solve problems that occur while testing all data on the main computer.
  • the data conversion component and the testing component are placed on separate boards and connected using connectors. Through this, the embodiment can proceed with testing of data acquired from each frame grabber while using the existing frame grabber as is.
  • the first substrate 130 may be an FPGA substrate designed for each industrial group.
  • the second board 140 may be a test board that can be commonly used regardless of industry.
  • the embodiment can combine the second substrate 140 on an FPGA substrate designed to correspond to each industrial group. Thereby, the embodiment can provide a test device that can be used in all groups regardless of industry.
  • devices for analyzing and testing only data obtained from the first substrate 130 may be mounted on the second substrate 140.
  • elements centrally arranged in the main computer 30 may be distributedly arranged on the second substrate 140 of each test device 100.
  • the embodiment can simplify the heat dissipation structure of each test device 100.
  • the embodiment can improve the heat dissipation characteristics of the test device 100, and thereby improve the performance of the test device 100.
  • the embodiment can be designed considering only the minimum separation distance at which performance problems do not occur due to heat generation of each element provided in the test device 100. Accordingly, the embodiment can improve the circuit integration or component density of the test device 100, and further allow the test device 100 to be designed in a compact size.
  • the first substrate 130 in the embodiment may be designed to be divided into a plurality of substrates.
  • the FPGA board and power board may be designed as separate boards.
  • the test device includes a first substrate 210 and a second substrate 220.
  • the second substrate 220 corresponds to the second substrate 140 of the first embodiment. Accordingly, detailed description of the second substrate 220 will be omitted.
  • the first substrate 210 may be divided into a plurality of substrates.
  • the first substrate 210 includes a first sub substrate 211 and a second sub substrate 212.
  • the first sub-board 211 may correspond to an FPGA board.
  • the first sub-board 211 is connected to an external device and can receive data obtained from the external device. Additionally, the first sub-board 211 may convert the received data into data that can be processed by the second substrate 220. Additionally, the first sub-board 211 is connected to the second substrate 220 and can transmit the converted data to the second substrate 220.
  • the second sub substrate 212 may be connected to the first sub substrate 211 and the second substrate 220.
  • the second sub-board 212 may include a power connector.
  • the second sub-board 212 may receive power from an external source. Additionally, the second sub-board 212 can convert the provided power into driving power required by each component. Additionally, the second sub-board 212 may supply the converted driving power to the first sub-board 211 and the second substrate 220.
  • the second sub substrate 212 may further include a strobe substrate 213.
  • the strobe board 213 may be provided when additional high-performance testing is required in an environment where the test device is applied. At this time, although the strobe board 213 is shown in the drawing as being provided on the second sub board 212, it is not limited thereto. For example, the strobe board 213 may be provided on either the first sub-board 211 or the second board 220.
  • the strobe board 213 may include a lighting device that radiates light to the product being tested or around the product when an image is acquired from an external device.
  • the strobe board 213 operates when high-performance testing is required and can irradiate light to the product being tested or its surroundings.
  • Figure 7 is a configuration diagram showing the schematic configuration of a test system according to an embodiment.
  • the test system may include a data acquisition device 300, a test device 400, and a server 500.
  • the data acquisition device 300 may acquire test-related data of a product to be tested through a test device.
  • the data acquisition device 300 may acquire an image of a product to be tested.
  • the data acquisition device 300 may be a camera including an image sensor.
  • the data acquisition device 300 may include a plurality of image sensors corresponding to a plurality of cameras.
  • the data acquisition device 300 includes a first image sensor 310 for acquiring first data, a second image sensor 320 for acquiring second data, and an N-th image sensor for acquiring N-th data ( 330) may be included.
  • the first to Nth image sensors 310, 320, and 330 may acquire test images from different products. Differently, the first to Nth image sensors 310, 320, and 330 may acquire test images from the same product. For example, at least two of the first to Nth image sensors 310, 320, and 330 may acquire test images from the same first product, and at least one image sensor may acquire test images from the first product. A test image may be obtained from a second product different from the above.
  • the embodiment is not limited to this, and the test images obtained from the first to Nth image sensors 310, 320, and 330 may vary depending on the industry to which the product is applied.
  • the test system of the embodiment when used to test the quality of a product such as a camera, the first to Nth image sensors 310, 320, and 330 are used for chip component inspection, printed board inspection, label, IC seal, Test images can be acquired for surface inspection, inspection of nicks, foreign substances, scratches, and blemishes.
  • the test device 400 may receive data obtained through the data acquisition device 300 and perform a test using it.
  • the test device 400 includes a plurality of test devices.
  • the test device 400 includes a plurality of test devices respectively connected to the first to Nth image sensors 310, 320, and 330.
  • Each of the plurality of test devices may correspond to the test device 100 described in the previous drawing.
  • the test device 400 may include first to Nth test devices 410, 420, and 430.
  • the test device 400 may include a first test device 410 connected to the first image sensor 310.
  • the test device 400 may include a first test device 420 connected to the second image sensor 320.
  • the test device 400 may include an N-th test device 430 connected to the N-th image sensor 330.
  • the first to Nth test devices 410, 420, and 430 are connected to the first to Nth image sensors 310, 320, and 330, respectively.
  • the first to Nth test devices 410, 420, and 430 analyze data provided from the first to Nth image sensors 310, 320, and 330, respectively, and perform a corresponding quality test operation. You can.
  • the first to Nth test devices 410, 420, and 430 may include components corresponding to each other.
  • the first to Nth test devices 410, 420, and 430 may include the same components.
  • one of the first to Nth test devices 410, 420, and 430 may be set as a master, and the remaining test devices may be set as slaves. And the test device set as the master may have a different configuration from the test device set as the slave. This will be explained in detail below.
  • a test device set as a slave may transmit information according to the test result to the test device set as a master.
  • the test device set as the master collects the test results performed by itself and the test result information provided from the slave test devices, and sends them to the server 500. can be transmitted to.
  • the test result information may include identification information and decision information.
  • the identification information may indicate which of the first to Nth image sensors 310, 320, and 330 the test result information relates to.
  • the decision information may mean quality decision information corresponding to the test result.
  • the determination information may be information indicating whether the product is good or defective.
  • test device of FIG. 7 will be described in detail.
  • FIG. 8 is a configuration diagram showing the detailed configuration of each test device in FIG. 7
  • FIG. 9 is a configuration diagram showing the detailed configuration of the data conversion module in FIG. 8
  • FIG. 10 is a configuration diagram showing the detailed configuration of the test module in FIG. 8. This is the configuration diagram.
  • the test device 400 of the embodiment includes a data conversion module 401 and a test module 402.
  • the first to Nth test devices 410, 420, and 430 each include a data conversion module 401 and a test module 402.
  • one of the first to Nth test devices 410, 420, and 430 is set as the master, and the others are set as slaves.
  • each of the test device set as a master and the test device set as a slave includes the data conversion module 401 and the test module 402 of FIG. 8.
  • the test module of the test device set as a master may operate differently or include different components from the test module of the test device set as a slave.
  • each of the first to Nth test devices 410, 420, and 430 includes a data conversion module 401 and a test module 402.
  • the data conversion module 401 may correspond to the first substrate 130 described in the previous drawing.
  • the data conversion module 401 may include elements provided on the first substrate 130.
  • the test module 402 may correspond to the second substrate 140 described in the previous drawing.
  • the test module 402 may include elements provided on the second substrate 140.
  • the data conversion module 401 includes a first interface unit 401-1.
  • the first interface unit 401-1 may be an interface connected to any one specific image sensor among the first to Nth image sensors 310, 320, and 330.
  • the first interface unit 401-1 may be a Mobile Industry Processor Interface (MIPI), but is not limited thereto.
  • MIPI Mobile Industry Processor Interface
  • the first interface unit 401-1 is connected to a specific image sensor and can receive image data obtained from the connected specific image sensor through the MIPI.
  • the data conversion module 401 may include a data conversion unit 401-2 connected to the first interface unit 401-1.
  • the data conversion unit 401-2 may convert the data received from the first interface unit 401-1 into a signal that can be processed by the test module 402.
  • the data conversion unit 401-2 may be an FPGA.
  • the data conversion module 401 may include a first memory unit 401-4.
  • the first memory unit 401-4 may store data required for the operation of each component of the data conversion module 401 or data generated during the operation.
  • the first memory unit 401-4 may be a variety of hardware storage devices such as ROM, RAM, EPROM, flash drive, hard drive, etc.
  • the data conversion module 401 may include a second interface unit 401-3.
  • the second interface unit 401-3 may transmit the data converted by the data conversion unit 401-2 to the test module 402.
  • the second interface unit 401-3 may be implemented as PCIe, but is not limited thereto.
  • the second interface unit 401-3 may correspond to the second connector 132 described in the previous drawing.
  • the data conversion module 401 of the embodiment may directly transmit the data converted in the data conversion unit 401-2 to the test module 402 through the second interface unit 401-3. Through this, the embodiment can omit the data modulation and demodulation operations performed to transmit the converted data. Furthermore, the embodiment can minimize the loss of the transmitted data by minimizing the data transmission line. Furthermore, the embodiment can increase the accuracy of tests performed in the test module 402 by minimizing the data loss.
  • the data conversion module 401 may include a power supply unit 401-5.
  • the power unit 401-5 may receive power from the outside and use this to supply driving power required by each component constituting the data conversion module 401.
  • the power unit 401-5 may include a direct current-direct current converter, but is not limited thereto.
  • the power supply unit 401-5 includes the first interface unit 401-1, the second interface unit 401-3, the first memory unit 401-4, and the data conversion unit 401-2. may be placed together on one substrate, and alternatively, may be placed on different substrates as shown in FIG. 6 .
  • the test module 402 includes a third interface unit 402-1.
  • the third interface unit 402-1 may be connected to the second interface unit 401-3 of the data conversion module 401. Accordingly, the third interface unit 402-1 can be implemented with PCIe.
  • the third interface unit 402-1 may receive data transmitted through the second interface unit 401-3.
  • the third interface unit 402-1 may receive converted data through the data conversion unit 401-2.
  • the test module 402 includes a test unit 402-2.
  • the test unit 402-2 may receive the converted data and analyze it. And the test unit 402-2 can obtain test result information according to the analysis results of the data. For example, the test module 402 may obtain test result information indicating whether the product to be tested is good or defective through analysis of the data.
  • the communication unit 402-3 may transmit the data result information obtained through the test unit 402-2 to the outside.
  • the test result information may include identification information and test decision information.
  • the identification information may be self-identification information or identification information of an image sensor. For example, each test device constituting the test device 400 may be given different identification information to distinguish them.
  • the communication unit 402-3 may transmit test decision information according to the test results along with the assigned identification information to the outside.
  • the communication unit 402-3 may be a wireless Internet communication unit.
  • the communication unit 402-3 may include a module for wireless Internet access.
  • the communication unit 402-3 is configured to transmit and receive wireless signals in a communication network based on wireless Internet technologies.
  • Wireless Internet technologies include, for example, WLAN (Wireless LAN), Wi-Fi (Wireless-Fidelity), Wi-Fi (Wireless Fidelity) Direct, DLNA (Digital Living Network Alliance), WiBro (Wireless Broadband), and WiMAX ( It may include World Interoperability for Microwave Access), HSDPA (High Speed Downlink Packet Access), HSUPA (High Speed Uplink Packet Access), LTE (Long Term Evolution), LTE-A (Long Term Evolution-Advanced), etc. It is not limited.
  • the communication unit 402-3 can transmit the test result information using a local area network.
  • the communication unit 402-3 may include BluetoothTM Radio Frequency Identification (RFID), Infrared Data Association (IrDA), Ultra Wideband (UWB), ZigBee, Near Field Communication (NFC), and Wi-Fi.
  • RFID Radio Frequency Identification
  • IrDA Infrared Data Association
  • UWB Ultra Wideband
  • ZigBee Ultra Wideband
  • NFC Near Field Communication
  • Wi-Fi Wi-Fi
  • Short-distance communication can be supported using at least one of Fi (Wireless-Fidelity), Wi-Fi Direct, and Wireless USB (Wireless Universal Serial Bus) technologies.
  • test result information transmitted through the communication unit 402-3 may have different destinations depending on whether the test device is a master or a slave.
  • the communication unit 402-3 may transmit the test result information to the master test device set as the master.
  • the communication unit 402-3 when the communication unit 402-3 is a test device set as a master, the communication unit 402-3 can receive test result information transmitted from a test device set as a slave and collect it. Additionally, the communication unit 402-3 may transmit the collected test result information to the server 500 along with test result information obtained from its own test device.
  • the second memory unit 402-4 may store data required for the operation of the test module 402 or data generated during the operation.
  • the second memory unit 402-4 may store a test program necessary to perform a test through the test unit 402-2. Additionally, the second memory unit 402-4 may store test result information obtained from the test unit 402-2.
  • the second memory unit 402-4 can store test result information transmitted from a test device set as a slave.
  • the second memory unit 402-4 collects the received test result information and transmits it to the server 500. You can save the driving program to do this.
  • the control unit 402-5 controls the overall operation of the test module 402. When data is received through the third interface unit 402-1, the control unit 402-5 can allow the test unit 402-2 to analyze and test the received data.
  • control unit 402-5 may store test result information according to the test progress in the second memory unit 402-4.
  • control unit 402-5 provided in the test device set as a slave can transmit the test result information to the communication unit of the test device set as the master through the communication unit 402-3.
  • control unit 402-5 provided in the test device set as the master can receive test result information transmitted from the test device set as the slave and collect it. Additionally, the control unit 402-5 provided in the test device set as the master may transmit the collected test result information together with the test result information obtained from its own test device to the server 500.
  • control unit provided in the test device set as the master and the control unit provided in the test device set as the slave may have different specifications.
  • the control unit provided in the test device set as the master and the control unit provided in the test device set as the slave may have different computational performance.
  • the computational performance of the control unit provided in the test device set as the master may be higher than that of the control unit provided in the test device set as the slave.
  • control unit provided in the test device set as a slave only needs to control the test operation in its own test module and the transmission operation for transmitting test result information according to the results to the test device set as the master.
  • control unit provided in the test device set as the master must perform an additional operation to collect test result information transmitted from the test device set as the slave. Furthermore, the control unit provided in the test device set as the master must selectively process the received test result information. Accordingly, the computational performance of the control unit provided in the test device set as the master is higher than that of the control unit provided in the test device set as the slave.
  • FIG. 11 is a flowchart for step-by-step explaining the operation method of a test device set as a slave
  • FIG. 12 is a flowchart for step-by-step explaining the operation method of a test device set as a master.
  • the first interface unit 401-1 of the test device set as a slave receives data transmitted from the connected image sensor (S101).
  • the data conversion unit 401-2 of the test device set as a slave converts the received data into a signal that can be processed by the test module 402 (S102). Thereafter, the second interface unit 401-3 of the test device set as the slave transmits the converted data to the third interface unit 402-1 of the test module 402.
  • test module 402 of the test device set as a slave can receive the converted data through the third interface unit 402-1 and perform a test operation using it (S103).
  • the communication unit 402-3 of the test device set as a slave may transmit test result information according to the test operation results to the communication unit 402-3 of the test device set as the master (S104).
  • the first interface unit 401-1 of the test device set as the master receives data transmitted from the connected image sensor (S201).
  • the data conversion unit 401-2 of the test device set as the master converts the received data into a signal that can be processed by the test module 402 (S202). Thereafter, the second interface unit 401-3 of the test device set as the slave transmits the converted data to the third interface unit 402-1 of the test module 402.
  • test module 402 of the test device set as the master can receive the converted data through the third interface unit 402-1 and perform a test operation using it (S203).
  • the communication unit 402-3 of the test device set as the master can receive test result information transmitted from the test device set as the slave (S204).
  • control unit 402-5 of the test device set as the master can collect the test result information obtained from its own test device and the test result information transmitted from the slave test device, and transmit it to the server 500. There is (S205).
  • the test system of the embodiment includes a plurality of image sensors and a plurality of test devices each connected to the plurality of image sensors.
  • Each of the plurality of test devices includes a data conversion module that converts data transmitted from the image sensor and a test module that analyzes the data converted by the data conversion module and performs a quality test.
  • the test system of the embodiment integrates the FPGA board that performs data conversion operations and the test board that performs testing into one module.
  • the embodiment can enable each test device to perform an individual test operation on data acquired from a specific image sensor.
  • the embodiment can solve the reliability problem that arises when testing data acquired from all image sensors in the main computer of the comparative example.
  • the data conversion module and the test module are placed on separate boards and connected using a connector. Through this, the embodiment can proceed with testing of data acquired from each frame grabber while using the existing frame grabber as is. Additionally, the embodiment can be used by connecting our test module to a data conversion module corresponding to an FPGA designed for each industry group. Through this, the embodiment can provide a test device that can be used in all industries regardless of industry.
  • the embodiment may distribute components that are concentrated in the existing main computer to each test device. Through this, the embodiment can solve the problem of all components being centrally arranged in the main computer, as in the comparative example.
  • components centrally placed in the main computer may be distributed and distributed to test modules of each test device. Accordingly, the embodiment can simplify the heat dissipation structure of each test device. Furthermore, the embodiment can improve the heat dissipation characteristics of the test device, thereby improving the performance of the test device. Furthermore, the embodiment can be designed considering only the minimum separation distance that does not cause performance problems due to heat generation of each component provided in the test device. Accordingly, the embodiment can improve the circuit integration or component density of the test device, and further allow the test device to be designed in a compact size.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • General Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

실시 예에 따른 테스트 장치는 외부 장비로부터 획득한 데이터를 수신하는 제1 커넥터와, 상기 수신한 데이터를 변환하는 FPGA(Field Programmable Gate Array)와, 상기 변환된 데이터를 출력하는 제2 커넥터를 포함하는 데이터 변환 모듈이 배치되는 제1 기판; 상기 제1 기판의 상기 제2 커넥터와 연결되고 상기 변환된 데이터를 수신하는 제3 커넥터와, 상기 제3 커넥터를 통해 수신된 데이터를 이용하여 테스트 동작을 수행하는 테스트 소자와, 상기 테스트 소자의 테스트 동작 결과에 따른 테스트 결과 정보를 외부로 전송하는 통신 소자와, 상기 테스트 소자 및 상기 통신 소자를 제어하는 제어 소자를 포함하는 테스트 모듈이 배치되는 제2 기판; 및 상기 제1 기판 및 상기 제2 기판을 수용하는 하우징을 포함한다.

Description

테스트 장치 및 이를 포함하는 테스트 시스템
실시 예는 테스트 장치에 관한 것으로, 특히 프레임 그래버와 테스트 장치가 단일화된 모듈로 구성된 테스트 장치 및 이를 포함하는, 테스트 시스템 및 이의 테스트 방법에 관한 것이다.
최근에는 생산 제품의 품질 테스트를 위한 테스트 시스템이 제공되고 있다.
상기 테스트 시스템에는 프레임 그래버(Frame Grabber)가 구비된다. 상기 프레임 그래버는 영상 수집 보드 또는 영상 획득 보드라고도 불린다.
상기 프레임 그래버는 TV, 비디오 및 카메라 등의 영상 매체에서 나오는 영상을 컴퓨터 등에서 처리 가능한 데이터로 변환하는 장치를 의미한다.
이러한 프레임 그래버는 컴퓨터 환경에 따라 다양한 형태의 보드로 제공된다. 예를 들어, 상기 프레임 그래버는 ISA(Industry Standard Architecture), PCI (Peripheral Component Interconnect), PCIe(PCI Express) 및 산업용을 위한 cPCI(Compact PCI), VME(Versa Module Europa) 등의 형태로 제공될 수 있다.
상기 프레임 그래버는 카메라를 통해 획득된 테스트 이미지를 수신하고, 이를 상기 컴퓨터에서 처리 가능한 포맷의 데이터로 변환한다.
한편, 상기 컴퓨터는 복수의 프레임 그래버와 공통 연결된다. 그리고, 상기 컴퓨터는 상기 복수의 프레임 그래버에서 변환된 데이터를 각각 수신한다. 또한, 상기 컴퓨터는 상기 수신한 데이터를 이용하여 각각의 카메라를 통해 획득한 테스트 이미지에 대한 품질 테스트를 진행한다.
이때, 최근 카메라 기술의 발달에 따라 상기 카메라에 구비되는 이미지 센서의 화소가 커지고 있다. 이에 따라 상기 프레임 그래버에 구비되는 CPU나 GPU 등의 성능이 고도화되고 있다.
따라서, 상기 각각의 프레임 그래버에서 획득되는 데이터 용량이 증가하고 있고, 이에 의해 상기 컴퓨터에서 처리해야 하는 데이터 용량도 증가하고 있다.
이에 따라, 상기 컴퓨터에 구비되는 CPU의 성능이 더욱 고도화되거나, CPU의 코어 수가 증가해야 하며, 이에 따른 상기 컴퓨터를 구성하는데 필요한 비용이 증가하는 문제가 있다.
나아가, 상기 컴퓨터에 구비되는 반도체 칩들의 수가 증가하거나, 상기 반도체 칩에서 처리하는 데이터 용량이 증가함에 따라 상기 반도체 칩에서 발열량이 증가하고 있다. 그리고 상기 발열량에 따라 상기 컴퓨터에 구비되는 방열 구조물의 구조가 복잡해지고, 이의 부피가 커지는 문제가 있다. 또한, 상기 방열 구조물을 구비하여도 상기 컴퓨터에서 발생하는 열을 모두 방출하지 못할 수 있고, 이에 따라 상기 컴퓨터의 성능이 저하되는 문제가 있다. 이에 의해, 상기 컴퓨터는 상기 발열에 따른 문제를 해결하기 위하여 복수의 반도체 칩들 사이의 거리를 최대한 이격시키고 있으며, 이에 따라 상기 컴퓨터의 부피가 더욱 커지는 문제가 있다.
또한, 상기 컴퓨터는 다수의 프레임 그래버에서 제공되는 모든 데이터를 처리해야 하며, 이에 따라 특정 시점에 처리해야 하는 데이터양이 증가하여 병목 현상이 발생할 수 있다. 그리고 상기 병목 현상에 의해 상기 컴퓨터의 전체적인 성능이 저하되는 문제를 가진다.
이에 따라, 카메라를 통해 획득한 테스트 이미지를 보다 효율적으로 처리하고, 이를 토대로 테스트 결과 정확도를 높일 수 있는 테스트 장치가 요구되고 있다.
실시 예는 다수의 테스트 장치로 처리 데이터를 분산시킬 수 있는 테스트 장치, 테스트 시스템 및 이의 테스트 방법을 제공한다.
또한, 실시 예는 발열량을 최소화할 수 있는 테스트 장치, 테스트 시스템 및 이의 테스트 방법을 제공한다.
또한, 실시 예는 테스트 이미지의 데이터 손실을 최소화할 수 있는 테스트 장치, 테스트 시스템 및 이의 테스트 방법을 제공한다.
또한, 실시 예는 테스트 정확도를 향상시킬 수 있는 테스트 장치, 테스트 시스템 및 이의 테스트 방법을 제공한다.
또한, 실시 예는 콤팩트하면서 회로 집적도가 향상된 테스트 장치 및 이를 포함하는 테스트 시스템을 제공한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 테스트 장치는 외부 장비로부터 획득한 데이터를 수신하는 제1 커넥터와, 상기 수신한 데이터를 변환하는 FPGA(Field Programmable Gate Array)와, 상기 변환된 데이터를 출력하는 제2 커넥터를 포함하는 데이터 변환 모듈이 배치되는 제1 기판; 상기 제1 기판의 상기 제2 커넥터와 연결되고 상기 변환된 데이터를 수신하는 제3 커넥터와, 상기 제3 커넥터를 통해 수신된 데이터를 이용하여 테스트 동작을 수행하는 테스트 소자와, 상기 테스트 소자의 테스트 동작 결과에 따른 테스트 결과 정보를 외부로 전송하는 통신 소자와, 상기 테스트 소자 및 상기 통신 소자를 제어하는 제어 소자를 포함하는 테스트 모듈이 배치되는 제2 기판; 및 상기 제1 기판 및 상기 제2 기판을 수용하는 하우징을 포함한다.
또한, 상기 제1 커넥터는 MIPI(Mobile Industry Processor Interface)를 포함하고, 상기 제2 및 제3 커넥터는 PCIe(Peripheral Component Interconnect Express)를 포함한다.
또한, 상기 제2 기판은 상기 제1 기판 상에 배치되고, 상기 제2 기판은 상기 제2 커넥터에 대응하는 오픈 영역에 배치되는 상기 제3 커넥터의 포트를 포함하고, 상기 포트는 상기 제2 커넥터와 연결된다.
또한, 상기 제2 기판의 상기 통신 소자는, 마스터로 설정된 테스트 장치로 상기 테스트 결과 정보를 전송한다.
또한, 상기 제2 기판의 상기 통신 소자는, 슬레이브로 설정된 테스트 장치로부터 테스트 결과 정보를 수신하고, 상기 테스트 소자로부터 획득한 테스트 결과 정보 및 상기 슬레이브로 설정된 테스트 장치로부터 수신한 테스트 결과 정보를 서버로 전송한다.
또한, 상기 전송되는 테스트 결과 정보는, 각각의 테스트 장치에 부여된 식별 정보 및 각각의 테스트 장치에서 수행된 테스트 결과에 따른 테스트 판정 정보를 포함한다.
한편, 실시 예에 따른 테스트 시스템은 복수의 이미지 센서를 포함하는 데이터 획득 장치; 및 상기 데이터 획득 장치의 복수의 이미지 센서와 각각 연결되는 제1 테스트 장치 및 제2 테스트 장치;를 포함하고, 상기 제1 테스트 장치는, 상기 복수의 이미지 센서 중 하나로부터 수신한 데이터를 변환하는 제1 데이터 변환부; 상기 제1 데이터 변환부에 의해 변환된 데이터를 이용하여 테스트 동작을 수행하는 제1 테스트부; 상기 제1 테스트부의 상기 테스트 동작 결과에 따른 제1 테스트 결과 정보를 상기 제2 테스트 장치에 전송하는 제1 통신부; 및 상기 제1 데이터 변환부, 상기 제1 테스트부 및 상기 제1 통신부를 제어하는 제1 제어부를 포함하고, 상기 제2 테스트 장치는, 상기 복수의 이미지 센서 중 다른 하나로부터 수신한 데이터를 변환하는 제2 데이터 변환부; 상기 제2 데이터 변환부에 의해 변환된 데이터를 이용하여 테스트 동작을 수행하는 제2 테스트부; 상기 제1 통신부로부터 상기 제1 테스트 결과 정보를 수신하고, 상기 제1 테스트 결과 정보 및 상기 제2 테스트부의 상기 테스트 동작 결과에 따른 제2 테스트 결과 정보를 서버에 전송하는 제2 통신부; 및 상기 제2 데이터 변환부, 상기 제2 테스트부 및 상기 제2 통신부를 제어하는 제2 제어부를 포함한다.
상기 제1 및 제2 데이터 변환부는 FPGA(Field Programmable Gate Array)를 포함하는 프레임 그래버이다.
또한, 상기 제2 제어부의 연산 성능은 상기 제1 제어부의 연산 성능보다 높다.
또한, 상기 서버로 전송되는 제1 및 제2 테스트 결과 정보는, 상기 제1 및 제2 테스트 장치의 식별 정보 및 상기 제1 및 제2 테스트 장치에서 획득한 테스트 판정 정보를 포함한다.
실시 예의 테스트 시스템은 복수의 이미지 센서 및 상기 복수의 이미지 센서에 각각 연결된 복수의 테스트 장치를 포함한다. 그리고 상기 복수의 테스트 장치 각각은 상기 이미지 센서에서 전달되는 데이터를 변환하는 데이터 변환 모듈 및 상기 데이터 변환 모듈에서 변환된 데이터를 분석하여 품질 테스트를 진행하는 테스트 모듈을 포함한다.
즉, 실시 예의 테스트 시스템은 데이터 변환 동작을 하는 FPGA 보드와 테스트를 진행하는 테스트 보드를 하나의 모듈로 일체화한다. 이를 통해, 실시 예는 각각의 테스트 장치에서 특정 이미지 센서에서 획득한 데이터에 대한 개별적인 테스트 동작이 수행되도록 할 수 있다. 이를 통해, 실시 예는 비교 예의 메인 컴퓨터에서 모든 이미지 센서에서 획득한 데이터의 테스트를 진행함에 따라 발생하는 신뢰성 문제를 해결할 수 있다.
또한, 실시 예는 상기 데이터 변환 모듈과 상기 테스트 모듈이 별도의 기판에 각각 배치된 상태에서 커넥터를 이용하여 이를 연결한다. 이를 통해 실시 예는 기존의 프레임 그래버를 그대로 사용하면서, 각각의 프레임 그래버에서 획득된 데이터의 테스트를 진행할 수 있다. 또한, 실시 예는 각각의 산업군에 대응하게 설계된 FPGA에 대응하는 데이터 변환 모듈에, 본원의 테스트 모듈을 연결하여 사용 가능하다. 이를 통해 실시 예는 산업군과 관계없이 모든 군에서 사용 가능한 테스트 장치를 제공할 수 있다.
한편, 실시 예는 기존의 메인 컴퓨터에 집중 배치되는 구성들을 각각의 테스트 장치로 분산 배치할 수 있다. 이를 통해, 실시 예는 비교 예와 같이 메인 컴퓨터에 모든 부품들이 집중 배치되는 문제를 해결할 수 있다. 예를 들어, 실시 예는 메인 컴퓨터에 집중 배치된 부품들을 각각의 테스트 장치의 테스트 모듈로 분산 배치할 수 있다. 이에 따라, 실시 예는 각각의 테스트 장치의 방열 구조를 단순화할 수 있다. 나아가, 실시 예는 테스트 장치의 방열 특성을 향상시킬 수 있고, 이를 통해 테스트 장치의 성능을 향상시킬 수 있다. 나아가, 실시 예는 상기 테스트 장치에 구비된 각각의 부품들의 발열로 인해 성능에 문제가 발생하지 않는 최소 이격 거리만을 고려하여 설계 가능하다. 이에 따라, 실시 예는 상기 테스트 장치의 회로 집적도 또는 부품 밀집도를 향상시킬 수 있고, 나아가 테스트 장치를 콤팩트한 사이즈로 설계 가능하다.
도 1은 비교 예에 따른 테스트 시스템의 개략적인 구성을 나타낸 블록도이다.
도 2는 실시 예의 테스트 장치를 상측 방향에서 바라본 사시도이다.
도 3은 실시 예의 테스트 장치를 하측 방향에서 바라본 사시도이다.
도 4는 도 2 및 도 3에 도시된 테스트 장치의 분해 사시도이다.
도 5는 도 4에 도시된 커버 및 방열부의 변형 예를 나타낸 도면이다.
도 6은 다른 실시 예의 테스트 장치를 나타낸 분해 사시도이다.
도 7은 실시 예에 따른 테스트 시스템의 개략적인 구성을 나타낸 구성도이다.
도 8은 도 7의 각각의 테스트 장치의 상세 구성을 나타낸 구성도이다.
도 9는 도 8의 데이터 변환 모듈의 상세 구성을 나타낸 구성도이다.
도 10은 도 8의 테스트 모듈의 상세 구성을 나타낸 구성도이다.
도 11은 슬레이브로 설정된 테스트 장치의 동작 방법을 단계별로 설명하기 위한 흐름도이다.
도 12는 마스터로 설정된 테스트 장치의 동작 방법을 단계별로 설명하기 위한 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. 또한, 본 발명의 실시예에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다. 또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. 그리고 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우 뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되는 경우 뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
- 비교 예 -
도 1은 비교 예에 따른 테스트 시스템의 개략적인 구성을 나타낸 블록도이다.
도 1을 참조하면, 비교 예의 테스트 시스템은 센서부(10), 프레임 그래버부(20), 메인 컴퓨터(30) 및 서버(40)를 포함한다.
센서부(10)는 복수의 이미지 센서를 포함한다. 구체적으로, 센서부(10)는 제1 내지 제N 이미지 센서(11, 12, 13)를 포함한다. 센서부(10)는 생산 제품의 테스트를 위한 테스트 이미지를 획득하는 이미지 획득부를 의미한다. 이때, 테스트 시스템은 다수의 테스트 항목에 대한 테스트를 동시에 진행한다. 이때, 센서부(10)의 제1 내지 제N 이미지 센서(11, 12, 13) 각각은 해당 테스트 항목에 대응하게 제품을 촬영한 테스트 이미지를 획득한다.
프레임 그래버부(20)는 상기 센서부(10)와 연결되는 프레임 그래버를 포함한다. 구체적으로, 프레임 그래버부(20)는 제1 내지 제N 프레임 그래버(21, 22, 23)를 포함한다. 상기 프레임 그래버부(20)의 제1 내지 제N 프레임 그래버(21, 22, 23) 각각은 상기 센서부(10)의 각각의 제1 내지 제N 이미지 센서(11, 12, 13)와 1:1로 연결된다.
그리고 상기 프레임 그래버부(20)의 상기 제1 내지 제N 프레임 그래버(21, 22, 23)는 상기 제1 내지 제N 이미지 센서(11, 12, 13)를 통해 각각 획득된 테스트 이미지를 수신하고 이를 변환한다. 구체적으로, 상기 제1 내지 제N 프레임 그래버(21, 22, 23)는 상기 제1 내지 제N 이미지 센서(11, 12, 13)를 통해 각각 획득된 테스트 이미지를 상기 메인 컴퓨터(30)에서 처리 가능한 데이터로 변환한다.
그리고 상기 프레임 그래버부(20)의 상기 제1 내지 제N 프레임 그래버(21, 22, 23)는 상기 변환한 데이터를 상기 메인 컴퓨터(30)에 전달한다. 예를 들어 상기 프레임 그래버부(20)는 광케이블과 같은 신호 전송 라인을 이용하여 상기 메인 컴퓨터(30)에 상기 변환된 데이터를 전달한다.
이때 상기 프레임 그래버부(20)는 각각의 프레임 그래버에서 변환된 데이터를 모두 상기 메인 컴퓨터(30)에 전달해야 하며, 이에 따라 상기 프레임 그래버부(20)와 상기 메인 컴퓨터(30) 사이의 데이터 전송 방법이 한정적인 문제가 있다.
또한, 상기 센서부(10)에 포함된 상기 제1 내지 제N 이미지 센서(11, 12, 13)의 해상도가 증가하고 있고, 이에 따라 전송되는 데이터의 크기가 더욱 커지고 있다. 따라서, 비교 예에서는 상기 프레임 그래버부(20)에서 변환된 데이터를 실시간으로 상기 메인 컴퓨터(30)에 전달하는데 한계가 있다. 나아가, 비교 예에서는 상기 데이터를 전달하는데 걸리는 시간이 증가하여, 상기 메인 컴퓨터(30)에서 실시간으로 상기 변환된 데이터를 처리하지 못하는 문제가 있다.
또한, 비교 예에서는 상기 프레임 그래버부(20)는 상기 메인 컴퓨터(30)에 상기 변환된 데이터를 전송하기 이전에 상기 변환된 데이터를 변조한다. 또한, 상기 메인 컴퓨터(30)는 상기 변조된 데이터를 복조하는 복조부(미도시)를 더 포함하며, 상기 변조된 데이터를 수신하여 이를 복조한다.
비교 예에서는 상기 데이터를 전송하기 위하여 별도의 변조 및 복조 과정이 필요하다. 따라서, 비교 예에서는 상기 데이터의 변복조 과정이 필요함에 따른 테스트 시스템의 하드웨어 회로 구성이 복잡해지는 문제가 있다.
또한, 비교 예에서는 상기 데이터의 변조 및 복조 과정에서 데이터 변환 오류가 발생할 수 있고, 이에 따라 상기 데이터의 손실이 발생하는 문제가 있다.
한편, 상기 메인 컴퓨터(30)는 상기 프레임 그래버부(20)의 각각의 상기 제1 내지 제N 프레임 그래버(21, 22, 23)에서 전송되는 데이터를 처리한다. 예를 들어, 상기 메인 컴퓨터(30)는 상기 각각의 프레임 그래버에서 전송된 데이터를 분석하여 이에 대한 테스트를 진행한다. 그리고 상기 메인 컴퓨터(30)는 상기 테스트 진행에 따른 판정 결과 정보를 서버(40)에 전달한다.
이때, 상기 메인 컴퓨터(30)는 상기 제1 내지 제N 프레임 그래버(21, 22, 23)에서 전달한 모든 데이터를 처리해야 한다. 이에 따라 상기 메인 컴퓨터(30)는 상기 모든 데이터의 처리를 위해 고성능이 요구된다. 즉, 비교 예는 상기 메인 컴퓨터(30)에 구비되는 CPU의 성능이 더욱 고도화되거나, CPU의 코어 수가 증가해야 하며, 이에 따른 상기 컴퓨터를 구성하는데 필요한 비용이 증가하는 문제가 있다.
또한, 비교 예의 테스트 시스템은 특정 시점에 상기 메인 컴퓨터(30)로 데이터가 집중 전송되는 병목 현상이 발생할 수 있다. 그리고 상기 병목 현상이 발생하는 경우, 상기 메인 컴퓨터(30)의 성능이 저하될 수 있고, 이에 의해 상기 테스트 판정 결과 정확도가 저하되는 문제가 있다. 또한, 비교 예의 테스트 시스템은 많은 양의 데이터를 처리해야 함에 따른 과부하가 발생하고, 이로 인해 발열과 같은 신뢰성 문제가 발생할 수 있다.
따라서, 비교 예의 메인 컴퓨터(30)는 발열과 같은 문제를 해결하기 위한 방열 구조가 복잡한 문제가 있다. 나아가, 비교 예의 메인 컴퓨터(30)는 방열 구조를 적용한다 하더라도 발열 문제를 해결하기 어려울 수 있고, 이에 따라 비교 예는 기판 내에서 발열 부품을 최대한 이격시켜 배치하고 있다. 따라서, 비교 예는 메인 컴퓨터의 부피가 더욱 증가하는 문제가 있다.
실시 예는 비교 예의 테스트 시스템이 가지는 문제를 해결할 수 있도록 한다. 구체적으로, 실시 예는 메인 컴퓨터의 부하를 다수의 프레임 그래버로 분산시킬 수 있는 테스트 시스템을 제공한다. 이를 통해, 실시 예는 빠른 테스트가 가능하도록 하면서 테스트 정확도를 높일 수 있도록 한다.
이하에서는 실시 예의 테스트 시스템을 구성하는 각각의 테스트 장치의 구조에 대해 설명하기로 한다.
이하에서 설명되는 테스트 장치는 제1 내지 제N 프레임 그래버 중 어느 하나의 프레임 그래버에 대응할 수 있다.
도 2 및 도 3은 일 실시 예에 따른 테스트 장치의 사시도이다. 구체적으로, 도 2는 실시 예의 테스트 장치를 상측 방향에서 바라본 사시도이고, 도 3은 실시 예의 테스트 장치를 하측 방향에서 바라본 사시도이다. 또한, 도 4는 도 2 및 도 3에 도시된 테스트 장치의 분해 사시도이고, 도 5는 도 4에 도시된 커버 및 방열부의 변형 예를 나타낸 도면이며, 도 6은 다른 실시 예의 테스트 장치를 나타낸 분해 사시도이다.
이하에서는 도 2 내지 도 6을 참조하여, 실시 예에 따른 테스트 장치의 구조에 대해 설명하기로 한다.
일 실시 예의 테스트 장치(100)는 하우징(110), 커버(120), 제1 기판(130), 제2 기판(140) 및 방열부(150)를 포함한다.
하우징(110)은 수용 공간을 포함할 수 있다. 바람직하게, 상기 하우징(110)은 테스트 장치(100)를 구성하는 각 구성요소를 수용하는 수용 공간을 포함할 수 있다.
상기 하우징(110)은 상기 수용 공간에 수용되는 구성요소를 보호할 수 있다. 예를 들어, 상기 하우징(110)은 상기 테스트 장치(100)의 사용 환경에서 발생하는 다양한 환경 요인(예를 들어, 수분, 바람, 온도 등)으로부터 상기 테스트 장치(100)를 구성하는 각 구성요소를 보호할 수 있다.
상기 하우징(110)은 적어도 하나의 관통 홀(111)을 포함한다. 예를 들어, 상기 하우징(110)은 상기 하우징(110)의 하면에 형성되고 상기 수용 공간 내에 수용된 구성요소의 적어도 일부를 노출하는 관통 홀(111)을 포함한다.
상기 하우징(110)의 관통 홀(111)은 상기 수용 공간 내에 수용된 제1 기판(130)의 일부를 노출할 수 있다. 바람직하게, 상기 제1 기판(130)은 복수의 커넥터를 포함한다. 예를 들어, 상기 제1 기판(130)은 제1 커넥터(131)를 포함한다.
그리고 상기 하우징(110)의 관통 홀(111)은 상기 제1 기판(130)의 상기 제1 커넥터(131)에 대응할 수 있다. 바람직하게 상기 하우징(110)의 관통 홀(111)은 상기 제1 기판(130)의 상기 제1 커넥터(131)에 외부 장비를 연결하기 위해 형성될 수 있다. 상기 외부 장비는 테스트 영상을 획득하기 위한 촬영 장비일 수 있다. 예를 들어, 상기 외부 장치는 이미지 센서를 포함하는 카메라일 수 있다. 그리고 상기 테스트 장치(100)는 상기 관통 홀(111)을 통해 노출된 상기 제1 기판(130)이 제1 커넥터(131)를 통해 외부 장비와 연결될 수 있다. 이를 통해 실시 예는 상기 외부 장치를 통해 획득한 테스트 이미지를 수신할 수 있다.
한편, 상기 하우징(110)은 적어도 하나의 방열 홀(미도시)을 더 포함할 수 있다. 상기 방열 홀은 상기 하우징(110)의 하면에서 단축 방향으로 연장되며 형성될 수 있다. 또한, 상기 방열 홀은 상기 하우징(110)의 하면에서 장축 방향으로 서로 이격되며 복수 개 형성될 수 있다. 상기 하우징(110)의 상기 방열 홀은 상기 수용 공간 내에 수용된 구성요소에서 발생한 열을 외부로 방출할 수 있다.
상기 하우징(110)의 수용 공간 내에는 단일화된 모듈이 배치될 수 있다. 예를 들어, 상기 하우징(110)의 수용 공간 내에는 단일화된 모듈의 복수의 기판이 배치될 수 있다. 상기 단일화된 모듈은 FPGA에 대응하는 프레임 그래버의 데이터 변환 모듈과, 테스트를 진행하는 테스트 모듈을 포함할 수 있다.
그리고, 상기 단일화된 모듈은 복수의 기판을 포함한다.
상기 복수의 기판 중 하나는 프레임 그래버에 대응하는 데이터 변환을 수행하는 데이터 변환 모듈일 수 있고, 다른 하나는 상기 데이터 변환 모듈에서 변환된 데이터를 이용하여 테스트를 진행하는 테스트 모듈일 수 있다.
예를 들어, 상기 하우징(110)의 수용 공간에는 제1 기판(130) 및 제2 기판(140)이 배치된다.
상기 제1 기판(130)은 데이터 변환 모듈일 수 있다. 상기 제1 기판(130)은 프레임 그래버일 수 있다. 상기 제1 기판(130)은 FPGA(Field Programmable Gate Array) 보드일 수 있다. 상기 제1 기판(130)은 상기 테스트 장치(100)를 구성하는 각 구성요소에 구동 전원을 공급하는 파워 모듈일 수 있다.
구체적으로, 제1 실시 예의 상기 제1 기판(130)은 파워 모듈과 프레임 그래버의 FPGA 모듈이 일체화된 모듈을 의미할 수 있다.
상기 제1 기판(130)은 제1 커넥터(131)를 포함할 수 있다. 상기 제1 기판(130)의 상기 제1 커넥터(131)은 상기 하우징(110)의 관통 홀(111)을 통해 상기 하우징(110)의 외부로 노출될 수 있다. 그리고 상기 제1 기판(130)은 상기 하우징(110)의 관통 홀(111)을 통해 노출된 상기 제1 커넥터(131)를 통해 외부 장치와 결합될 수 있다. 이를 통해 상기 제1 기판(130)은 상기 제1 커넥터(131)에 연결된 외부 장비로부터 획득된 데이터를 수신할 수 있다. 상기 수신되는 데이터는 테스트하고자 하는 제품을 촬영한 촬영 이미지일 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 기판(130)은 상기 제1 커넥터(131)를 통해 상기 외부 장비와 연결된다. 또한, 상기 제1 기판(130)은 제2 커넥터(132)를 통해 상기 제2 기판(140)과 연결될 수 있다.
상기 제2 커넥터(132)는 상기 제1 기판(130)과 상기 제2 기판(140) 사이를 연결하기 위한 인터페이스일 수 있다. 일 예로, 상기 제2 커넥터(132)는 PCI(Peripheral Controller Interface) 포트일 수 있다. 바람직하게, 상기 제2 커넥터(132)는 PCIe(PCI Express) 포트일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제2 커넥터(132)는 USB(Universal Serial Bus) 포트, 이더넷(Ehernet) 포트, PCI(Peripheral Controller Interface) 포트, PCI 익스프레스 포트, CPCI(Compact PCI) 포트, RJ-45 포트, 및 RS-232 포트 중 어느 하나일 수 있다.
다만, 실시 예는 상기 제1 기판(130)과 제2 기판(140) 사이의 신호 전달 특성을 향상시키기 위해, PCIe(PCI Express) 인터페이스를 이용하여 상기 제1 기판(130)과 제2 기판(140) 사이를 연결한다.
상기 제1 기판(130)은 기판 상에 실장된 복수의 소자를 포함한다. 상기 복수의 소자는 인터페이스에 대응하는 상기 제1 커넥터(131) 및 제2 커넥터(132)를 포함한다.
또한, 상기 제1 기판(130)은 전원을 수신하고 각 구성요소에 구동 전원을 공급하는 전원 소자, 상기 제1 커넥터(131)를 통해 수신된 데이터를 변환하는 데이터 변환 소자(예를 들어, FPGA), 상기 데이터 변환 동작에 필요한 데이터를 저장하는 메모리 소자를 포함할 수 있다. 바람직하게, 상기 제1 기판(130)은 비교 예의 프레임 그래버에 대응할 수 있다. 다만, 실시 예의 제1 기판(130)은 상기 제2 기판(140)과 연결되기 위한 제2 커넥터(132)를 포함하며, 상기 제2 커넥터(132)를 통해 상기 제2 기판(140)으로 상기 변환된 데이터를 전달할 수 있다.
한편, 상기 제1 기판(130)은 상기 제1 기판(130)을 구성하는 FPGA의 프레임 그래버와 별도의 모듈로 구성된 테스트 장치(예를 들어, 비교 예의 메인 컴퓨터)로 상기 변환된 데이터를 전송하는 커넥터를 더 포함할 수 있다. 예를 들어, 상기 제1 기판(130)은 SFP 포트를 더 포함할 수 있다.
따라서, 상기 제1 기판(130)은 상기 SFP 포트에 테스트 장치가 연결된 경우, 상기 SFP 포트로 상기 변환된 데이터를 전송할 수 있다.
또한, 상기 제1 기판(130)은 상기 제2 커넥터(132)에 상기 제2 기판(140)이 연결된 경우, 상기 제2 기판(140)으로 상기 변환된 데이터를 전송할 수 있다.
상기 테스트 장치(100)는 상기 제1 기판(130)에 결합된 제2 기판(140)을 포함한다. 상기 제2 기판(140)은 상기 제1 기판(130)의 제2 커넥터(132)에 결합되는 제3 커넥터(미도시)를 포함할 수 있다.
이때, 상기 제2 기판(140)은 상기 제1 기판(130)의 상기 제2 커넥터(132)에 대응하는 영역이 개방된 오픈 영역(141)을 포함할 수 있다. 그리고 상기 제2 기판(140)은 상기 오픈 영역(141)에 대응하게 포트가 구비될 수 있다. 또한, 상기 제2 기판(140)은 상기 오픈 영역(141)에서 상기 제1 기판(130)의 상기 제2 커넥터(132)와 연결될 수 있다.
상기 제2 기판(140)은 상기 제1 기판(130)과 연결되고, 이에 따라 상기 제1 기판(130)으로부터 전달되는 데이터를 수신할 수 있다. 예를 들어, 상기 제2 기판(140)은 상기 제1 기판(130)의 데이터 변환 소자를 통해 변환된 데이터를 수신할 수 있다.
상기 제2 기판(140)은 상기 수신한 데이터를 이용하여 상기 외부 장비에서 획득한 데이터를 분석할 수 있다. 예를 들어, 상기 제2 기판(140)은 상기 외부 장비인 카메라를 통해 획득한 이미지를 이용하여, 테스트 대상에 대한 제품의 불량 여부를 판정할 수 있다.
이를 위해, 상기 제2 기판(140)은 복수의 소자를 포함할 수 있다. 예를 들어, 상기 제2 기판(140)은 상기 데이터를 이용하여 테스트 동작을 수행하는 테스트 소자와, 상기 테스트 동작을 수행하는데 필요한 데이터를 저장하는 메모리 소자와, 상기 테스트 동작에 대한 결과 정보를 외부로 전송하는 통신 소자와, 상기 테스트 소자 및 상기 통신 소자의 동작을 제어하는 제어 소자를 포함할 수 있다.
상기 제2 기판(140) 상에는 방열부(150)가 배치된다. 상기 방열부(150)는 히트 싱크일 수 있다. 상기 방열부(150)는 상기 제1 기판(130) 및 상기 제2 기판(140) 중 적어도 하나와 접촉할 수 있다. 상기 방열부(150)는 상기 제1 기판(130)에 배치된 소자들 및 상기 제2 기판(140)에 배치된 소자들로부터 발생한 열을 외부로 방출할 수 있다. 이를 위해, 상기 방열부(150)는 열 전도성이 높은 물질을 포함할 수 있다.
상기 방열부(150)는 방열 핀(151)을 포함할 수 있다. 상기 방열부(150)의 상기 방열 핀(151)은 상기 제1 기판(130) 및 제2 기판(140)에서 발생한 열을 흡수하고, 이를 커버(120)가 배치된 방향으로 전달할 수 있다.
즉, 상기 방열부(150)는 상기 방열 핀(151)을 이용하여 상기 제1 기판(130) 및 제2 기판(140)에 집중된 열을 분산시킬 수 있다. 한편, 실시 예는 상기 방열부(150)와 상기 제1 기판(130) 및/또는 상기 제2 기판(140) 사이에 방열 패드 또는 방열제를 배치하여 방열 특성을 높일 수 있다.
상기 방열부(150) 상에는 커버(120)가 배치될 수 있다. 상기 커버(120)는 상기 하우징(110)과 함께 상기 테스트 장치(100)의 각 구성요소를 보호하는 기능을 할 수 있다.
예를 들어, 상기 하우징(110)은 테스트 장치(100)의 측부 및 하부를 덮는 제1 커버라고 할 수 있고, 상기 커버(120)는 상기 테스트 장치(100)의 상부를 덮는 제2 커버라고 할 수 있다.
상기 커버(120)는 복수의 방열 홀을 구비한다. 예를 들어, 상기 방열부(150)의 방열 핀(151)에 대응하는 방열 홀(121)이 형성될 수 있다. 상기 커버(120)의 상기 방열 홀(121)은 상기 방열 핀(151)을 통해 전달되는 열을 외부로 방출시킬 수 있다.
한편, 도 2 내지 도 4에서는 테스트 장치(100)의 커버(120) 및 방열부(150)가 서로 별개의 구성으로 구성된다고 하였으나, 이에 한정되지는 않는다. 예를 들어, 도 5에 도시된 바와 같이 상기 커넥터(131) 및 방열부(150)는 서로 일체로 형성된 하나의 방열 커버(160)로 제공될 수 있다.
구체적으로, 방열 커버(160)는 측판부(161)를 포함한다. 상기 방열 커버(160)의 측판부(161)는 상기 제2 기판(140)의 상부 테두리 영역을 둘러싸며 구비될 수 있다. 예를 들어, 상기 방열 커버(160)의 측판부(161)는 상기 제2 기판(140)의 상부 테두리 영역을 커버할 수 있다.
상기 측판부(161)는 적어도 하나의 오픈 영역(161a)을 포함할 수 있다. 예를 들어, 상기 측판부(161)는 상기 제2 기판(140)의 상부 테두리 영역 중 적어도 일부의 테두리 영역을 오픈하는 오픈 영역(161a)을 포함할 수 있다. 바람직하게, 상기 측판부(161)는 상기 제2 기판(140)에 배치된 소자들 중 외부로 노출되어야 하는 소자에 대응하게 형성될 수 있다. 예를 들어, 상기 제2 기판(140)의 상면의 가장 자리 영역에는 외부로 노출되어야 하는 소자가 배치될 수 있다. 그리고, 상기 오픈 영역(161a)은 상기 측판부(161)에서 상기 소자가 배치된 가장자리 영역에 대응하게 형성될 수 있다.
상기 방열 커버(160)는 상판부(162)를 포함할 수 있다. 상기 상판부(162)는 상기 측판부(161)로부터 연장될 수 있다. 상기 방열 커버(160)의 상판부(162)는 상기 제2 기판(140)의 상부 영역을 커버할 수 있다.
상기 방열 커버(160)는 상기 상판부(162)로부터 상측 방향으로 돌출되는 방열 핀(163)을 포함할 수 있다.
예를 들어, 상기 방열 커버(160)는 상기 상판부(162) 상에 제1 수평 방향으로 연장되고 상기 제1 수평 방향과 수직한 제2 수평 방향으로 이격되는 복수의 방열 핀(163)를 포함할 수 있다. 상기 복수의 방열 핀(163)은 상기 제1 기판(130) 및 제2 기판(140)에서 발생한 열을 상측 방향(예를 들어, 상기 제1 기판 및 제2 기판으로부터 멀어지는 방향)으로 방출시킬 수 있다.
또한, 상기 방열 커버(160)는 상기 상판부(162)의 전체 영역 중 상기 제2 기판(140)에 배치된 소자와 수직으로 중첩되는 영역에 구비된 돌출부(164)를 포함할 수 있다. 상기 돌출부(164)는 상기 제2 기판(140)에 배치된 소자를 수용하는 수용 공간으로 기능할 수 있다. 이를 위해, 상기 상판부(162)는 상기 돌출부(164)와 수직으로 중첩되는 영역이 오픈된 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
상기와 같이, 실시 예의 테스트 장치(100)는 제1 기판(130)과 제2 기판(140)이 커넥터를 통해 서로 연결되어 이에 따라 하나의 모듈을 구성할 수 있다. 이를 통해, 실시 예는 각각의 테스트 장치(100)에서 상기 외부 장치에서 획득된 데이터의 변환 및 이의 테스트를 진행할 수 있도록 한다.
이를 통해, 실시 예는 메인 컴퓨터에서 모든 데이터의 테스트를 진행함에 따라 발생하는 문제를 해결할 수 있다.
또한, 실시 예는 데이터를 변환하는 구성과, 테스트를 진행하는 구성이 별도의 기판에 각각 배치된 상태에서 커넥터를 이용하여 이를 연결한다. 이를 통해 실시 예는 기존의 프레임 그래버를 그대로 사용하면서, 각각의 프레임 그래버에서 획득된 데이터의 테스트를 진행할 수 있다.
이때, 상기 제1 기판(130)은 각각의 산업군에 맞추어 설계된 FPGA 기판일 수 있다. 그리고 상기 제2 기판(140)은 산업군과 관계없이 공통으로 사용 가능한 테스트 기판일 수 있다. 이를 통해, 실시 예는 각각의 산업군에 대응하게 설계된 FPGA 기판 상에 제2 기판(140)을 결합할 수 있다. 이에 의해, 실시 예는 산업군과 관계없이 모든 군에서 사용 가능한 테스트 장치를 제공할 수 있다.
한편, 상기 제2 기판(140)에는 상기 제1 기판(130)에서 획득된 데이터만 분석 및 테스트하기 위한 소자가 실장될 수 있다. 이를 통해, 비교 예와 같이 메인 컴퓨터(30)에 모든 소자들이 집중 배치되는 문제를 해결할 수 있다. 예를 들어, 실시 예는 메인 컴퓨터(30)에 집중 배치된 소자들을 각각의 테스트 장치(100)의 제2 기판(140)으로 분산 배치할 수 있다. 이에 따라, 실시 예는 각각의 테스트 장치(100)의 방열 구조를 단순화할 수 있다. 나아가, 실시 예는 테스트 장치(100)의 방열 특성을 향상시킬 수 있고, 이를 통해 테스트 장치(100)의 성능을 향상시킬 수 있다. 나아가, 실시 예는 상기 테스트 장치(100)에 구비된 각각의 소자들의 발열로 인해 성능에 문제가 발생하지 않는 최소 이격 거리만을 고려하여 설계 가능하다. 이에 따라, 실시 예는 상기 테스트 장치(100)의 회로 집적도 또는 부품 밀집도를 향상시킬 수 있고, 나아가 테스트 장치(100)를 콤팩트한 사이즈로 설계 가능하다.
한편, 실시 예의 상기 제1 기판(130)은 복수의 기판으로 구분되어 설계될 수 있다.
예를 들어, 테스트 장치가 적용되는 산업군에 따라 FPGA 기판과 파워 기판이 별개의 기판으로 구분되어 설계될 수 있다.
이를 통해, 도 6에 도시된 바와 같이, 테스트 장치는 제1 기판(210) 및 제2 기판(220)을 포함한다.
상기 제2 기판(220)은 제1 실시 예의 제2 기판(140)에 대응한다. 이에 따라 상기 제2 기판(220)에 대한 구체적인 설명은 생략한다.
상기 제1 기판(210)은 복수의 기판으로 구분될 수 있다.
상기 제1 기판(210)은 제1 서브 기판(211) 및 제2 서브 기판(212)을 포함한다.
상기 제1 서브 기판(211)은 FPGA 기판에 대응할 수 있다. 상기 제1 서브 기판(211)은 외부 장비와 연결되고, 상기 외부 장치로부터 획득한 데이터를 수신할 수 있다. 또한, 상기 제1 서브 기판(211)은 상기 수신한 데이터를 제2 기판(220)에서 처리 가능한 데이터로 변환할 수 있다. 또한, 상기 제1 서브 기판(211)은 상기 제2 기판(220)과 연결되고 상기 변환된 데이터를 상기 제2 기판(220)으로 전달할 수 있다.
상기 제2 서브 기판(212)은 상기 제1 서브 기판(211) 및 상기 제2 기판(220)과 연결될 수 있다. 상기 제2 서브 기판(212)은 파워 커넥터를 포함할 수 있다. 상기 제2 서브 기판(212)은 외부로부터 전원을 제공받을 수 있다. 그리고, 상기 제2 서브 기판(212)은 상기 제공받은 전원을 각 구성요소에서 필요로 하는 구동 전원으로 변환할 수 있다. 그리고, 상기 제2 서브 기판(212)은 상기 변환한 구동 전원을 상기 제1 서브 기판(211) 및 상기 제2 기판(220)으로 공급할 수 있다.
한편, 상기 제2 서브 기판(212)은 스트로브(strobe) 기판(213)을 더 포함할 수 있다.
상기 스트로브 기판(213)은 테스트 장치가 적용되는 환경에서 추가적인 고성능 테스트가 요구되는 경우에 구비될 수 있다. 이때, 도면에서 상기 스트로브 기판(213)이 상기 제2 서브 기판(212)에 구비되는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 스트로브 기판(213)은 상기 제1 서브 기판(211) 및 제2 기판(220) 중 어느 하나에 구비될 수도 있을 것이다.
상기 스트로브 기판(213)은 외부 장비에서 촬영 이미지를 획득할 때, 테스트 대상이 되는 제품 또는 제품 주변에 광을 조사하는 조명장치를 포함할 수 있다. 상기 스트로브 기판(213)은 고성능의 테스트를 요구할 때 동작하여, 상기 테스트 대상이 되는 제품 또는 이의 주변에 광을 조사할 수 있다.
이하에서는 실시 예에 따른 테스트 장치의 내부 구성 및 이의 동작에 대해 구체적으로 설명한다.
도 7은 실시 예에 따른 테스트 시스템의 개략적인 구성을 나타낸 구성도이다.
도 7을 참조하면, 테스트 시스템은 데이터 획득 장치(300), 테스트 장치(400) 및 서버(500)를 포함할 수 있다.
데이터 획득 장치(300)는 테스트 장치를 통해 테스트하고자 하는 제품의 테스트 관련 데이터를 획득할 수 있다. 예를 들어, 상기 데이터 획득 장치(300)는 테스트하고자 하는 제품을 촬영한 이미지를 획득할 수 있다. 이에 따라, 상기 데이터 획득 장치(300)는 이미지 센서를 포함하는 카메라일 수 있다.
상기 데이터 획득 장치(300)는 복수 개의 카메라에 대응하는 복수 개의 이미지 센서를 포함할 수 있다.
예를 들어, 데이터 획득 장치(300)는 제1 데이터를 획득하는 제1 이미지 센서(310), 제2 데이터를 획득하는 제2 이미지 센서(320) 및 제N 데이터를 획득하는 제N 이미지 센서(330)를 포함할 수 있다.
상기 제1 내지 제N 이미지 센서(310, 320, 330)는 서로 다른 제품으로부터 테스트 이미지를 획득할 수 있다. 이와 다르게, 상기 제1 내지 제N 이미지 센서(310, 320, 330)는 서로 동일한 제품으로부터 테스트 이미지를 획득할 수 있다. 예를 들어, 상기 제1 내지 제N 이미지 센서(310, 320, 330) 중 적어도 2개의 이미지 센서는 서로 동일한 제1 제품으로부터 테스트 이미지를 획득할 수 있고, 적어도 1개의 이미지 센서는 상기 제1 제품과 다른 제2 제품으로부터 테스트 이미지를 획득할 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 제1 내지 제N 이미지 센서(310, 320, 330)에서 획득되는 테스트 이미지는 제품이 적용되는 산업군에 따라 다양하게 변경될 수 있을 것이다.
한편, 실시 예의 테스트 시스템이 카메라와 같은 제품의 품질을 테스트하기 위해 사용되는 경우, 상기 제1 내지 제N 이미지 센서(310, 320, 330)는 칩 부품 검사, 프린트 기판 검사, 라벨, IC 날인, 표면 검사, 찍힘, 이물, 스크래치 및 흠집 등의 검사를 위한 테스트 이미지를 획득할 수 있다.
테스트 장치(400)는 상기 데이터 획득 장치(300)를 통해 획득된 데이터를 수신하고, 이를 이용하여 테스트를 진행할 수 있다. 상기 테스트 장치(400)는 복수 개의 테스트 장치를 포함한다. 상기 테스트 장치(400)는 상기 제1 내지 제N 이미지 센서(310, 320, 330)에 각각 연결되는 복수의 테스트 장치를 포함한다.
상기 복수의 테스트 장치 각각은 이전 도면에서 설명한 테스트 장치(100)에 대응할 수 있다.
상기 테스트 장치(400)는 제1 내지 제N 테스트 장치(410, 420, 430)를 포함할 수 있다.
예를 들어, 테스트 장치(400)는 제1 이미지 센서(310)에 연결된 제1 테스트 장치(410)를 포함할 수 있다. 예를 들어, 테스트 장치(400)는 제2 이미지 센서(320)에 연결된 제1 테스트 장치(420)를 포함할 수 있다. 예를 들어, 테스트 장치(400)는 제N 이미지 센서(330)에 연결된 제N 테스트 장치(430)를 포함할 수 있다.
상기 제1 내지 제N 테스트 장치(410, 420, 430)는 상기 제1 내지 제N 이미지 센서(310, 320, 330)와 각각 연결된다. 그리고, 상기 제1 내지 제N 테스트 장치(410, 420, 430)는 상기 제1 내지 제N 이미지 센서(310, 320, 330)에서 각각 제공되는 데이터를 분석하여 이에 대응하는 품질 테스트 동작을 수행할 수 있다.
상기 제1 내지 제N 테스트 장치(410, 420, 430)는 서로 대응하는 구성을 포함할 수 있다. 예를 들어, 상기 제1 내지 제N 테스트 장치(410, 420, 430)는 서로 동일한 구성요소들을 포함할 수 있다.
다만, 실시 예의 테스트 시스템에서, 상기 제1 내지 제N 테스트 장치(410, 420, 430) 중 하나는 마스터로 설정되고, 나머지 테스트 장치는 슬레이브로 설정될 수 있다. 그리고 상기 마스터로 설정된 테스트 장치는 상기 슬레이브로 설정된 테스트 장치와 다른 구성을 포함할 수 있다. 이에 대해서는 하기에서 상세히 설명하기로 한다.
상기 제1 내지 제N 테스트 장치(410, 420, 430) 중 슬레이브로 설정된 테스트 장치는 상기 테스트 결과에 따른 정보를 상기 마스터로 설정된 테스트 장치로 전송할 수 있다.
그리고, 상기 제1 내지 제N 테스트 장치(410, 420, 430) 중 마스터로 설정된 테스트 장치는 자신이 수행한 테스트 결과 및 상기 슬레이브의 테스트 장치로부터 제공된 테스트 결과 정보를 취합하고, 이를 서버(500)에 전송할 수 있다.
이때, 상기 테스트 결과 정보는 식별 정보 및 판정 정보를 포함할 수 있다. 상기 식별 정보는 상기 테스트 결과 정보가 상기 제1 내지 제N 이미지 센서(310, 320, 330) 중 어느 이미지 센서에서 획득한 데이터에 대한 것인지를 나타낼 수 있다. 또한, 상기 판정 정보는 상기 테스트 결과에 대응하는 품질 판정 정보를 의미할 수 있다. 예를 들어, 상기 판정 정보는 해당 제품이 양품인지 아니면 불량인지를 나타내는 정보일 수 있다.
이하에서는 도 7의 테스트 장치에 대해 구체적으로 설명하기로 한다.
도 8은 도 7의 각각의 테스트 장치의 상세 구성을 나타낸 구성도이고, 도 9는 도 8의 데이터 변환 모듈의 상세 구성을 나타낸 구성도이고, 도 10은 도 8의 테스트 모듈의 상세 구성을 나타낸 구성도이다.
도 8을 참조하면, 실시 예의 테스트 장치(400)는 데이터 변환 모듈(401) 및 테스트 모듈(402)을 포함한다.
구체적으로, 제1 내지 제N 테스트 장치(410, 420, 430)는 각각 데이터 변환 모듈(401) 및 테스트 모듈(402)을 포함한다.
이때, 제1 내지 제N 테스트 장치(410, 420, 430) 중 어느 하나는 마스터로 설정되고, 나머지는 슬레이브로 설정된다. 그리고 마스터로 설정된 테스트 장치 및 슬레이브로 설정된 테스트 장치 각각은 도 8의 데이터 변환 모듈(401) 및 테스트 모듈(402)을 포함한다. 다만, 마스터로 설정된 테스트 장치의 테스트 모듈은 슬레이브로 설정된 테스트 장치의 테스트 모듈과 다른 동작을 하거나, 다른 구성요소를 포함할 수 있을 것이다.
한편, 제1 내지 제N 테스트 장치(410, 420, 430) 각각은 데이터 변환 모듈(401) 및 테스트 모듈(402)을 포함한다. 이때, 상기 데이터 변환 모듈(401)은 이전 도면에서 설명한 제1 기판(130)에 대응할 수 있다. 예를 들어, 데이터 변환 모듈(401)은 제1 기판(130)에 구비된 소자들을 포함할 수 있다. 또한, 상기 테스트 모듈(402)은 이전 도면에서 설명한 제2 기판(140)에 대응할 수 있다. 예를 들어, 상기 테스트 모듈(402)은 상기 제2 기판(140)에 구비된 소자들을 포함할 수 있다.
도 9를 참조하면, 상기 데이터 변환 모듈(401)은 제1 인터페이스부(401-1)를 포함한다.
상기 제1 인터페이스부(401-1)는 상기 제1 내지 제N 이미지 센서(310, 320, 330) 중 어느 하나의 특정 이미지 센서와 연결되는 인터페이스일 수 있다. 예를 들어, 상기 제1 인터페이스부(401-1)는 MIPI(Mobile Industry Processor Interface)일 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 인터페이스부(401-1)는 어느 하나의 특정 이미지 센서와 연결되고, 상기 MIPI를 통해 상기 연결된 특정 이미지 센서에서 획득한 이미지 데이터를 수신할 수 있다.
상기 데이터 변환 모듈(401)은 상기 제1 인터페이스부(401-1)와 연결되는 데이터 변환부(401-2)를 포함할 수 있다.
상기 데이터 변환부(401-2)는 상기 제1 인터페이스부(401-1)에서 수신한 데이터를 상기 테스트 모듈(402)에서 처리 가능한 신호로 변환할 수 있다. 예를 들어, 상기 데이터 변환부(401-2)는 FPGA일 수 있다.
상기 데이터 변환 모듈(401)은 제1 메모리부(401-4)를 포함할 수 있다. 상기 제1 메모리부(401-4)는 상기 데이터 변환 모듈(401)의 각 구성요소의 동작에 필요한 데이터 또는 동작 중에 발생한 데이터를 저장할 수 있다. 상기 제1 메모리부(401-4)는 하드웨어적으로, ROM, RAM, EPROM, 플래시 드라이브, 하드 드라이브 등과 같은 다양한 저장기기 일 수 있다.
상기 데이터 변환 모듈(401)은 제2 인터페이스부(401-3)를 포함할 수 있다. 상기 제2 인터페이스부(401-3)는 상기 데이터 변환부(401-2)에서 변환된 데이터를 테스트 모듈(402)로 전달할 수 있다. 상기 제2 인터페이스부(401-3)는 PCIe로 구현될 수 있으나, 이에 한정되는 것은 아니다. 상기 제2 인터페이스부(401-3)는 이전 도면에서 설명한 제2 커넥터(132)에 대응할 수 있다.
실시 예의 데이터 변환 모듈(401)은 상기 데이터 변환부(401-2)에서 변환된 데이터를 상기 제2 인터페이스부(401-3)를 통해 상기 테스트 모듈(402)로 직접 전달할 수 있다. 이를 통해 실시 예는 상기 변환된 데이터를 전송하기 위해 수행되는 데이터 변조 및 복조 동작을 생략할 수 있다. 나아가, 실시 예는 데이터 전송 라인을 최소화하여, 상기 전송되는 데이터의 손실을 최소화할 수 있다. 나아가, 실시 예는 상기 데이터 손실을 최소화하여 상기 테스트 모듈(402)에서 수행되는 테스트 정확도를 높일 수 있다.
한편, 데이터 변환 모듈(401)은 전원부(401-5)를 포함할 수 있다. 상기 전원부(401-5)는 외부로부터 전원을 수신하고, 이를 이용하여 상기 데이터 변환 모듈(401)을 구성하는 각 구성요소에서 필요로 하는 구동 전원을 공급할 수 있다. 이를 위해, 상기 전원부(401-5)는 직류-직류 컨버터를 포함할 수 있으나, 이에 한정되는 것은 아니다.
한편, 상기 전원부(401-5)는 상기 제1 인터페이스부(401-1), 제2 인터페이스부(401-3), 제1 메모리부(401-4) 및 상기 데이터 변환부(401-2)와 함께 하나의 기판 상에 배치될 수 있으며, 이와 다르게, 도 6에 도시된 바와 같이 서로 다른 기판에 각각 배치될 수 있을 것이다.
도 10을 참조하면, 테스트 모듈(402)은 제3 인터페이스부(402-1)를 포함한다. 상기 제3 인터페이스부(402-1)는 상기 데이터 변환 모듈(401)의 상기 제2 인터페이스부(401-3)와 연결될 수 있다. 이에 따라, 상기 제3 인터페이스부(402-1)는 PCIe로 구현 가능하다.
상기 제3 인터페이스부(402-1)는 상기 제2 인터페이스부(401-3)를 통해 전달되는 데이터를 수신할 수 있다. 예를 들어, 상기 제3 인터페이스부(402-1)는 상기 데이터 변환부(401-2)를 통해 변환된 데이터를 수신할 수 있다.
테스트 모듈(402)은 테스트부(402-2)를 포함한다. 상기 테스트부(402-2)는 상기 변환된 데이터를 수신하고, 이를 분석할 수 있다. 그리고 상기 테스트부(402-2)는 상기 데이터의 분석 결과에 따른 테스트 결과 정보를 획득할 수 있다. 예를 들어, 상기 테스트 모듈(402)은 상기 데이터의 분석을 통해 상기 테스트하고자 하는 제품이 양품인지 아니면 불량인지를 나타내는 테스트 결과 정보를 획득할 수 있다.
통신부(402-3)는 상기 테스트부(402-2)를 통해 획득한 데이터 결과 정보를 외부에 전송할 수 있다. 이때, 상기 테스트 결과 정보는 식별 정보 및 테스트 판정 정보를 포함할 수 있다. 상기 식별 정보는 자신의 식별 정보 또는 이미지 센서의 식별 정보일 수 있다. 예를 들어, 상기 테스트 장치(400)를 구성하는 각각의 테스트 장치에는 이들을 구분하기 위한 서로 다른 식별 정보가 부여될 수 있다. 그리고, 상기 통신부(402-3)는 상기 부여된 식별 정보와 함께 상기 테스트 결과에 따른 테스트 판정 정보를 외부에 전송할 수 있다.
상기 통신부(402-3)는 무선 인터넷 통신부일 수 있다. 예를 들어, 상기 통신부(402-3)는 무선 인터넷 접속을 위한 모듈을 포함할 수 있다. 이에 따라, 상기 통신부(402-3)는 무선 인터넷 기술들에 따른 통신망에서 무선 신호를 송수신하도록 이루어진다.
무선 인터넷 기술로는, 예를 들면, WLAN(Wireless LAN), Wi-Fi(Wireless-Fidelity), Wi-Fi(Wireless Fidelity) Direct, DLNA(Digital Living Network Alliance), WiBro(Wireless Broadband), WiMAX(World Interoperability for Microwave Access), HSDPA(High Speed Downlink Packet Access), HSUPA(High Speed Uplink Packet Access), LTE(Long Term Evolution), LTE-A(Long Term Evolution-Advanced) 등을 포함할 수 있으나, 이에 한정되는 것은 아니다.
한편, 상기 통신부(402-3)는 근거리 통신망을 이용하여 상기 테스트 결과 정보를 전송할 수 있다. 예를 들어, 상기 통신부(402-3)는 블루투스(Bluetooth™RFID(Radio Frequency Identification), 적외선 통신(Infrared Data Association; IrDA), UWB(Ultra Wideband), ZigBee, NFC(Near Field Communication), Wi-Fi(Wireless-Fidelity), Wi-Fi Direct, Wireless USB(Wireless Universal Serial Bus) 기술 중 적어도 하나를 이용하여, 근거리 통신을 지원할 수 있다.
한편, 상기 통신부(402-3)를 통해 전송되는 상기 테스트 결과 정보는 해당 테스트 장치가 마스터인지 아니면 슬레이브 인지에 따라 목적지가 다를 수 있다.
예를 들어, 상기 통신부(402-3)가 슬레이브 테스트 장치에 구비된 통신부인 경우, 상기 통신부(402-3)는 마스터로 설정된 마스터 테스트 장치로 상기 테스트 결과 정보를 전송할 수 있다.
또한, 상기 통신부(402-3)가 마스터로 설정된 테스트 장치인 경우, 상기 통신부(402-3)는 슬레이브로 설정된 테스트 장치로부터 전송된 테스트 결과 정보를 수신하고, 이를 취합할 수 있다. 또한, 상기 통신부(402-3)는 자신의 테스트 장치에서 획득한 테스트 결과 정보와 함께 상기 취합한 테스트 결과 정보를 서버(500)에 전송할 수 있다.
제2 메모리부(402-4)는 상기 테스트 모듈(402)의 동작에 필요한 데이터 또는 동작 중에 발생한 데이터를 저장할 수 있다.
예를 들어, 상기 제2 메모리부(402-4)는 상기 테스트부(402-2)를 통해 테스트를 진행하기 위해 필요한 테스트 프로그램을 저장할 수 있다. 또한, 상기 제2 메모리부(402-4)는 상기 테스트부(402-2)에서 획득한 테스트 결과 정보를 저장할 수 있다.
또한, 마스터로 설정된 테스트 장치에 구비된 제2 메모리부(402-4)의 경우, 상기 제2 메모리부(402-4)는 슬레이브로 설정된 테스트 장치로부터 전송된 테스트 결과 정보를 저장할 수 있다.
또한, 마스터로 설정된 테스트 장치에 구비된 제2 메모리부(402-4)의 경우, 상기 제2 메모리부(402-4)는 상기 수신한 테스트 결과 정보를 취합하고, 이를 서버(500)로 전송하기 위한 구동 프로그램을 저장할 수 있다.
제어부(402-5)는 상기 테스트 모듈(402)의 전반적인 동작을 제어한다. 상기 제어부(402-5)는 상기 제3 인터페이스부(402-1)를 통해 데이터가 수신되면, 상기 테스트부(402-2)에서 상기 수신된 데이터에 대한 분석 및 테스트가 진행되도록 할 수 있다.
또한, 상기 제어부(402-5)는 상기 테스트 진행에 따른 테스트 결과 정보를 상기 제2 메모리부(402-4)에 저장할 수 있다.
또한, 슬레이브로 설정된 테스트 장치에 구비된 제어부(402-5)는 상기 통신부(402-3)를 통해 상기 테스트 결과 정보가 마스터로 설정된 테스트 장치의 통신부로 전송되도록 할 수 있다.
또한, 마스터로 설정된 테스트 장치에 구비된 제어부(402-5)는 슬레이브로 설정된 테스트 장치로부터 전송되는 테스트 결과 정보를 수신하고, 이를 취합할 수 있다. 또한, 또한, 마스터로 설정된 테스트 장치에 구비된 제어부(402-5)는 자신의 테스트 장치에서 획득한 테스트 결과 정보와 함께 상기 취합한 테스트 결과 정보를 서버(500)로 전송할 수 있다.
이를 위해, 상기 마스터로 설정된 테스트 장치에 구비된 제어부와 슬레이브로 설정된 테스트 장치에 구비된 제어부는 서로 다른 스펙을 가질 수 있다. 예를 들어, 상기 마스터로 설정된 테스트 장치에 구비된 제어부와 슬레이브로 설정된 테스트 장치에 구비된 제어부는 서로 다른 연산 성능을 가질 수 있다. 바람직하게, 상기 마스터로 설정된 테스트 장치에 구비된 제어부의 연산 성능은 슬레이브로 설정된 테스트 장치에 구비된 제어부의 연산 성능보다 높을 수 있다.
구체적으로, 슬레이브로 설정된 테스트 장치에 구비된 제어부는 자신의 테스트 모듈에서의 테스트 동작 및 이의 결과에 따른 테스트 결과 정보를 마스터로 설정된 테스트 장치로 전송하기 위한 전송 동작만을 제어하면 된다.
이에 반하여, 마스터로 설정된 테스트 장치에 구비된 제어부는 상기 슬레이브로 설정된 테스트 장치로부터 전송되는 테스트 결과 정보를 취합하는 추가 동작을 수행해야 한다. 나아가, 상기 마스터로 설정된 테스트 장치에 구비된 제어부는 선택적으로 상기 수신된 테스트 결과 정보를 가공해야 한다. 이에 따라, 상기 마스터로 설정된 테스트 장치에 구비된 제어부의 연산 성능은 슬레이브로 설정된 테스트 장치에 구비된 제어부의 연산 성능보다 높도록 한다.
이하에서는 실시 예는 테스트 장치의 동작 방법을 단계별로 설명하기로 한다. 도 11은 슬레이브로 설정된 테스트 장치의 동작 방법을 단계별로 설명하기 위한 흐름도이고, 도 12는 마스터로 설정된 테스트 장치의 동작 방법을 단계별로 설명하기 위한 흐름도이다.
도 11을 참조하면, 슬레이브로 설정된 테스트 장치의 제1 인터페이스부(401-1)는 연결된 이미지 센서로부터 전달되는 데이터를 수신한다(S101).
그리고, 슬레이브로 설정된 테스트 장치의 데이터 변환부(401-2)는 상기 수신한 데이터를 테스트 모듈(402)에서 처리 가능한 신호로 변환한다(S102). 이후, 상기 슬레이브로 설정된 테스트 장치의 제2 인터페이스부(401-3)는 테스트 모듈(402)의 제3 인터페이스부(402-1)로 상기 변환된 데이터를 전달한다.
또한, 슬레이브로 설정된 테스트 장치의 테스트 모듈(402)은 상기 제3 인터페이스부(402-1)를 통해 상기 변환된 데이터를 수신하고, 이를 이용하여 테스트 동작을 수행할 수 있다(S103).
이후, 슬레이브로 설정된 테스트 장치의 통신부(402-3)는 상기 테스트 동작 결과에 따른 테스트 결과 정보를 마스터로 설정된 테스트 장치의 통신부로 전송할 수 있다(S104).
도 12를 참조하면, 마스터로 설정된 테스트 장치의 제1 인터페이스부(401-1)는 연결된 이미지 센서로부터 전달되는 데이터를 수신한다(S201).
그리고, 마스터로 설정된 테스트 장치의 데이터 변환부(401-2)는 상기 수신한 데이터를 테스트 모듈(402)에서 처리 가능한 신호로 변환한다(S202). 이후, 상기 슬레이브로 설정된 테스트 장치의 제2 인터페이스부(401-3)는 테스트 모듈(402)의 제3 인터페이스부(402-1)로 상기 변환된 데이터를 전달한다.
또한, 마스터로 설정된 테스트 장치의 테스트 모듈(402)은 상기 제3 인터페이스부(402-1)를 통해 상기 변환된 데이터를 수신하고, 이를 이용하여 테스트 동작을 수행할 수 있다(S203).
이때, 상기 마스터로 설정된 테스트 장치의 통신부(402-3)는 슬레이브로 설정된 테스트 장치로부터 전송된 테스트 결과 정보를 수신할 수 있다(S204).
이후, 상기 마스터로 설정된 테스트 장치의 제어부(402-5)는 자신의 테스트장치에서 획득한 테스트 결과 정보 및 상기 슬레이브의 테스트 장치로부터 전송된 테스트 결과 정보를 취합하고, 이를 서버(500)로 전송할 수 있다(S205).
실시 예의 테스트 시스템은 복수의 이미지 센서 및 상기 복수의 이미지 센서에 각각 연결된 복수의 테스트 장치를 포함한다. 그리고 상기 복수의 테스트 장치 각각은 상기 이미지 센서에서 전달되는 데이터를 변환하는 데이터 변환 모듈 및 상기 데이터 변환 모듈에서 변환된 데이터를 분석하여 품질 테스트를 진행하는 테스트 모듈을 포함한다.
즉, 실시 예의 테스트 시스템은 데이터 변환 동작을 하는 FPGA 보드와 테스트를 진행하는 테스트 보드를 하나의 모듈로 일체화한다. 이를 통해, 실시 예는 각각의 테스트 장치에서 특정 이미지 센서에서 획득한 데이터에 대한 개별적인 테스트 동작이 수행되도록 할 수 있다. 이를 통해, 실시 예는 비교 예의 메인 컴퓨터에서 모든 이미지 센서에서 획득한 데이터의 테스트를 진행함에 따라 발생하는 신뢰성 문제를 해결할 수 있다.
또한, 실시 예는 상기 데이터 변환 모듈과 상기 테스트 모듈이 별도의 기판에 각각 배치된 상태에서 커넥터를 이용하여 이를 연결한다. 이를 통해 실시 예는 기존의 프레임 그래버를 그대로 사용하면서, 각각의 프레임 그래버에서 획득된 데이터의 테스트를 진행할 수 있다. 또한, 실시 예는 각각의 산업군에 대응하게 설계된 FPGA에 대응하는 데이터 변환 모듈에, 본원의 테스트 모듈을 연결하여 사용 가능하다. 이를 통해 실시 예는 산업군과 관계없이 모든 군에서 사용 가능한 테스트 장치를 제공할 수 있다.
한편, 실시 예는 기존의 메인 컴퓨터에 집중 배치되는 구성들을 각각의 테스트 장치로 분산 배치할 수 있다. 이를 통해, 실시 예는 비교 예와 같이 메인 컴퓨터에 모든 부품들이 집중 배치되는 문제를 해결할 수 있다. 예를 들어, 실시 예는 메인 컴퓨터에 집중 배치된 부품들을 각각의 테스트 장치의 테스트 모듈로 분산 배치할 수 있다. 이에 따라, 실시 예는 각각의 테스트 장치의 방열 구조를 단순화할 수 있다. 나아가, 실시 예는 테스트 장치의 방열 특성을 향상시킬 수 있고, 이를 통해 테스트 장치의 성능을 향상시킬 수 있다. 나아가, 실시 예는 상기 테스트 장치에 구비된 각각의 부품들의 발열로 인해 성능에 문제가 발생하지 않는 최소 이격 거리만을 고려하여 설계 가능하다. 이에 따라, 실시 예는 상기 테스트 장치의 회로 집적도 또는 부품 밀집도를 향상시킬 수 있고, 나아가 테스트 장치를 콤팩트한 사이즈로 설계 가능하다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용은 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시 예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 외부 장비로부터 획득한 데이터를 수신하는 제1 커넥터와, 상기 수신한 데이터를 변환하는 FPGA(Field Programmable Gate Array)와, 상기 변환된 데이터를 출력하는 제2 커넥터를 포함하는 데이터 변환 모듈이 배치되는 제1 기판;
    상기 제1 기판의 상기 제2 커넥터와 연결되고 상기 변환된 데이터를 수신하는 제3 커넥터와, 상기 제3 커넥터를 통해 수신된 데이터를 이용하여 테스트 동작을 수행하는 테스트 소자와, 상기 테스트 소자의 테스트 동작 결과에 따른 테스트 결과 정보를 외부로 전송하는 통신 소자와, 상기 테스트 소자 및 상기 통신 소자를 제어하는 제어 소자를 포함하는 테스트 모듈이 배치되는 제2 기판; 및
    상기 제1 기판 및 상기 제2 기판을 수용하는 하우징을 포함하는,
    테스트 장치.
  2. 제1항에 있어서,
    상기 제1 커넥터는 MIPI(Mobile Industry Processor Interface)를 포함하고,
    상기 제2 및 제3 커넥터는 PCIe(Peripheral Component Interconnect Express)를 포함하는,
    테스트 장치.
  3. 제1항에 있어서,
    상기 제2 기판은 상기 제1 기판 상에 배치되고,
    상기 제2 기판은 상기 제2 커넥터에 대응하는 오픈 영역에 배치되는 상기 제3 커넥터의 포트를 포함하고,
    상기 포트는 상기 제2 커넥터와 연결되는 테스트 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2 기판의 상기 통신 소자는,
    마스터로 설정된 테스트 장치로 상기 테스트 결과 정보를 전송하는,
    테스트 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제2 기판의 상기 통신 소자는,
    슬레이브로 설정된 테스트 장치로부터 테스트 결과 정보를 수신하고,
    상기 테스트 소자로부터 획득한 테스트 결과 정보 및 상기 슬레이브로 설정된 테스트 장치로부터 수신한 테스트 결과 정보를 서버로 전송하는,
    테스트 장치.
  6. 제5항에 있어서,
    상기 전송되는 테스트 결과 정보는,
    각각의 테스트 장치에 부여된 식별 정보 및 각각의 테스트 장치에서 수행된 테스트 결과에 따른 테스트 판정 정보를 포함하는,
    테스트 장치.
  7. 복수의 이미지 센서를 포함하는 데이터 획득 장치; 및
    상기 데이터 획득 장치의 복수의 이미지 센서와 각각 연결되는 제1 테스트 장치 및 제2 테스트 장치;를 포함하고,
    상기 제1 테스트 장치는,
    상기 복수의 이미지 센서 중 하나로부터 수신한 데이터를 변환하는 제1 데이터 변환부;
    상기 제1 데이터 변환부에 의해 변환된 데이터를 이용하여 테스트 동작을 수행하는 제1 테스트부;
    상기 제1 테스트부의 상기 테스트 동작 결과에 따른 제1 테스트 결과 정보를 상기 제2 테스트 장치에 전송하는 제1 통신부; 및
    상기 제1 데이터 변환부, 상기 제1 테스트부 및 상기 제1 통신부를 제어하는 제1 제어부를 포함하고,
    상기 제2 테스트 장치는,
    상기 복수의 이미지 센서 중 다른 하나로부터 수신한 데이터를 변환하는 제2 데이터 변환부;
    상기 제2 데이터 변환부에 의해 변환된 데이터를 이용하여 테스트 동작을 수행하는 제2 테스트부;
    상기 제1 통신부로부터 상기 제1 테스트 결과 정보를 수신하고, 상기 제1 테스트 결과 정보 및 상기 제2 테스트부의 상기 테스트 동작 결과에 따른 제2 테스트 결과 정보를 서버에 전송하는 제2 통신부; 및
    상기 제2 데이터 변환부, 상기 제2 테스트부 및 상기 제2 통신부를 제어하는 제2 제어부를 포함하는,
    테스트 시스템.
  8. 제7항에 있어서,
    상기 제1 및 제2 데이터 변환부는 FPGA(Field Programmable Gate Array)를 포함하는 프레임 그래버인,
    테스트 시스템.
  9. 제7항에 있어서,
    상기 제2 제어부의 연산 성능은 상기 제1 제어부의 연산 성능보다 높은,
    테스트 시스템.
  10. 제7항에 있어서,
    상기 서버로 전송되는 제1 및 제2 테스트 결과 정보는,
    상기 제1 및 제2 테스트 장치의 식별 정보 및 상기 제1 및 제2 테스트 장치에서 획득한 테스트 판정 정보를 포함하는,
    테스트 시스템.
PCT/KR2023/008909 2022-06-30 2023-06-27 테스트 장치 및 이를 포함하는 테스트 시스템 WO2024005497A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0080884 2022-06-30
KR1020220080884A KR20240002820A (ko) 2022-06-30 2022-06-30 테스트 장치 및 이를 포함하는, 테스트 시스템 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
WO2024005497A1 true WO2024005497A1 (ko) 2024-01-04

Family

ID=89380917

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/008909 WO2024005497A1 (ko) 2022-06-30 2023-06-27 테스트 장치 및 이를 포함하는 테스트 시스템

Country Status (2)

Country Link
KR (1) KR20240002820A (ko)
WO (1) WO2024005497A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765010B1 (ko) * 2005-12-30 2007-10-09 엘지이노텍 주식회사 카메라 모듈의 영상신호 제어 시스템 및 카메라 모듈의영상신호 측정 방법
KR101853694B1 (ko) * 2011-08-29 2018-05-02 한화테크윈 주식회사 캐리어 보드를 이용한 단일 모듈화 장치
KR102124964B1 (ko) * 2016-11-18 2020-06-23 한국전자통신연구원 프레임 그래버, 이를 포함하는 영상 처리 시스템, 및 프레임 그래버를 이용한 영상 처리 방법
KR102176447B1 (ko) * 2019-05-31 2020-11-09 주식회사 로하연구소 디스플레이포트 표준 기반 ＰＣＩｅ ＦＰＧＡ 프레임 그래버
JP2021036425A (ja) * 2019-08-22 2021-03-04 三菱電機株式会社 テスト機能を持つ装置およびそのテストの方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765010B1 (ko) * 2005-12-30 2007-10-09 엘지이노텍 주식회사 카메라 모듈의 영상신호 제어 시스템 및 카메라 모듈의영상신호 측정 방법
KR101853694B1 (ko) * 2011-08-29 2018-05-02 한화테크윈 주식회사 캐리어 보드를 이용한 단일 모듈화 장치
KR102124964B1 (ko) * 2016-11-18 2020-06-23 한국전자통신연구원 프레임 그래버, 이를 포함하는 영상 처리 시스템, 및 프레임 그래버를 이용한 영상 처리 방법
KR102176447B1 (ko) * 2019-05-31 2020-11-09 주식회사 로하연구소 디스플레이포트 표준 기반 ＰＣＩｅ ＦＰＧＡ 프레임 그래버
JP2021036425A (ja) * 2019-08-22 2021-03-04 三菱電機株式会社 テスト機能を持つ装置およびそのテストの方法

Also Published As

Publication number Publication date
KR20240002820A (ko) 2024-01-08

Similar Documents

Publication Publication Date Title
CN107113371A (zh) 影像撷取模组及航拍飞行器
WO2018174470A1 (ko) 전력 변환 모듈의 방열 장치 및 이를 포함하는 전력 변환 모듈
EP3925189A1 (en) Method and device for providing authentication in network-based media processing (nbmp) system
WO2020149564A1 (en) Electronic device for requesting nssai in wireless communication network and method thereof
WO2014171733A1 (en) Device and method for performing device to device communication in wireless communication system
WO2018093173A1 (ko) 안테나 장치
WO2018062940A1 (en) Method for managing mission critical video (mcvideo) communications in off-network mcvideo communication system
WO2020013441A1 (en) Electronic apparatus, method for manufacturing led module and computer-readable recording medium
WO2021172790A1 (ko) 배터리 정보 제공 장치 및 방법
WO2021091143A1 (en) Display apparatus and control method thereof
WO2024005497A1 (ko) 테스트 장치 및 이를 포함하는 테스트 시스템
EP3586541A1 (en) Qos information control method and apparatus
EP3834226A1 (en) Led transfer device and micro led transferring method using the same
EP4183123A1 (en) Methods and systems for aggregating and exchanging messages in an iot communication system
WO2020101273A1 (en) Led transfer device comprising mask and micro led transferring method using the same
WO2023128219A1 (ko) 외부 전자 장치들과의 연결을 제어하기 위한 전자 장치 및 방법
WO2020075952A1 (ko) 전자 장치 및 전자 장치의 제어 방법
WO2023063776A1 (ko) 대역폭 부분을 이용하여 통신을 수행하는 전자 장치 및 네트워크와 그들의 동작 방법
WO2020251287A1 (ko) 전자모듈 핸들러
WO2020005001A1 (ko) 기판에 실장된 부품의 실장 불량 원인을 결정하는 전자 장치 및 방법
WO2024214955A1 (ko) 커넥터 및 이를 포함하는 전자 장치
WO2018021660A1 (en) Electronic apparatus and method of operating the electronic apparatus
WO2022060109A1 (ko) 디스플레이를 위한 백라이트 장치 및 그의 전류 제어 집적 회로
WO2023200113A1 (ko) 수행하는 서비스에 기반하여 지연 시간을 포함하는 측정 보고를 전송하는 전자 장치 및 전자 장치의 동작 방법
WO2024063615A1 (ko) 카메라 모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23831857

Country of ref document: EP

Kind code of ref document: A1