WO2023276299A1 - 撮像装置および情報処理システム - Google Patents

撮像装置および情報処理システム Download PDF

Info

Publication number
WO2023276299A1
WO2023276299A1 PCT/JP2022/011132 JP2022011132W WO2023276299A1 WO 2023276299 A1 WO2023276299 A1 WO 2023276299A1 JP 2022011132 W JP2022011132 W JP 2022011132W WO 2023276299 A1 WO2023276299 A1 WO 2023276299A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
counter
section
imaging device
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2022/011132
Other languages
English (en)
French (fr)
Inventor
挙文 高塚
純 小木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US18/574,180 priority Critical patent/US12506987B2/en
Priority to CN202280045329.2A priority patent/CN117581558A/zh
Priority to JP2023531407A priority patent/JPWO2023276299A1/ja
Priority to DE112022003395.9T priority patent/DE112022003395T5/de
Publication of WO2023276299A1 publication Critical patent/WO2023276299A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/768—Addressed sensors, e.g. MOS or CMOS sensors for time delay and integration [TDI]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Definitions

  • the present disclosure relates to an imaging device and an information processing system that perform TDI (Time Delay Integration) processing.
  • TDI Time Delay Integration
  • TDI sensors have been used in the fields of FA (Factory Automation), aerial photography, and medicine.
  • This TDI sensor is a sensor that performs TDI processing that integrates the amount of charge while shifting the time according to the moving speed of the subject.
  • CMOS Complementary Metal Oxide Semiconductor
  • the line rate is limited by the AD conversion time and the CDS processing time, and the upper limit of the line rate is several. It is limited to about 100 kHz. Also, since the CDS processing requires a frame memory, it is difficult to reduce the chip cost. Therefore, it is desirable to provide an imaging device and an information processing system that do not require AD conversion processing or CDS processing.
  • An imaging device includes a plurality of pixels arranged in a matrix and a control section that performs TDI control on the plurality of pixels.
  • Each pixel has a light pulse response section that generates a light pulse in response to incident light, and a counter section.
  • the counter section includes a rewriting circuit that rewrites the initial value, and an addition circuit that adds information corresponding to the light pulse to the initial value.
  • the control unit writes the information held in the counter unit as an initial value to the counter unit included in the next-stage pixel in the column direction, and then writes the information in accordance with the light pulse obtained from the light pulse response unit. Let the information be added to the initial value.
  • An information processing system includes an imaging device that acquires image data by imaging, and a processing unit that processes the image data obtained by the imaging device.
  • the imaging device includes a plurality of pixels arranged in a matrix, a control unit that performs TDI control on the plurality of pixels, and an image obtained by TDI control. and an output unit for outputting data to the processing unit.
  • Each pixel has a light pulse response section that generates a light pulse in response to incident light, and a counter section.
  • the counter section includes a rewriting circuit that rewrites the initial value, and an addition circuit that adds information corresponding to the light pulse to the initial value.
  • the control unit writes the information held in the counter unit as an initial value to the counter unit included in the next-stage pixel in the column direction, and then writes the information in accordance with the light pulse obtained from the light pulse response unit. Let the information be added to the initial value.
  • the information held in the counter section is included in the next pixel in the column direction.
  • information corresponding to the optical pulse obtained from the optical pulse response section is added to the initial value.
  • the information held in the counter section after the addition is written as the initial value to the counter section included in the next-stage pixel in the column direction.
  • addition processing can be performed without performing AD conversion processing.
  • the pixel data obtained in this way is low-noise data, there is no need to perform CDS processing.
  • An imaging device includes a plurality of pixels arranged in a matrix and a control section that performs TDI control on the plurality of pixels.
  • Each pixel has a light pulse response section that generates a light pulse in response to incident light, a switch section, and a counter section.
  • the switch unit connects one of input terminals equal in number to the number of pixels included in the column line and one output terminal.
  • the counter unit integrates the information corresponding to the light pulses obtained from all the light pulse response units included in the column line via the switch unit.
  • the control unit causes the switch unit to sequentially select all the optical pulse response units included in the column line one by one, so that the counter unit accumulates the information corresponding to the optical pulses obtained from all the optical pulse response units. to do it.
  • An information processing system includes an imaging device that acquires image data by imaging, and a processing unit that processes the image data obtained by the imaging device.
  • the imaging device includes a plurality of pixels arranged in a matrix, a control unit that performs TDI control on the plurality of pixels, and an image obtained by TDI control. and an output unit for outputting data to the processing unit.
  • Each pixel has a light pulse response section that generates a light pulse in response to incident light, a switch section, and a counter section.
  • the switch unit connects one of input terminals equal in number to the number of pixels included in the column line and one output terminal.
  • the counter unit integrates the information corresponding to the light pulses obtained from all the light pulse response units included in the column line via the switch unit.
  • the control unit causes the switch unit to sequentially select all the optical pulse response units included in the column line one by one, so that the counter unit accumulates the information corresponding to the optical pulses obtained from all the optical pulse response units. to do it.
  • the switch section sequentially selects all the light pulse response sections included in the column lines one by one.
  • the counter unit accumulates the information corresponding to the light pulses obtained from all the light pulse response units.
  • addition processing can be performed without performing AD conversion processing.
  • the pixel data obtained in this way is low-noise data, there is no need to perform CDS processing.
  • An imaging device uses information obtained from a plurality of pixels arranged in a matrix and from a plurality of sets of pixel lines arranged in a row direction among the plurality of pixels. and a generation unit that generates image data by performing TDI processing on the image forming apparatus.
  • Each pixel has a light pulse response section that generates a light pulse in response to incident light, and a counter section that integrates information corresponding to the light pulse obtained from the light pulse response section.
  • An information processing system includes an imaging device that acquires image data by imaging, and a processing unit that processes the image data obtained by the imaging device.
  • an imaging device obtains from a plurality of pixels arranged in a matrix and a plurality of sets of pixel lines arranged in a row direction among the plurality of pixels.
  • a generation unit that generates image data by performing TDI processing using the obtained information.
  • Each pixel has a light pulse response section that generates a light pulse in response to incident light, and a counter section that integrates information corresponding to the light pulse obtained from the light pulse response section.
  • each pixel information corresponding to the light pulse obtained from the light pulse response unit is integrated, and a plurality of Image data is generated by performing TDI processing using information (integrated value) obtained from a plurality of sets of pixel lines arranged in the row direction among pixels.
  • TDI processing can be performed without performing AD conversion processing.
  • the pixel data obtained in this way is low-noise data, there is no need to perform CDS processing.
  • FIG. 1 is a diagram illustrating an example of functional blocks of an imaging device according to an embodiment of the present disclosure
  • FIG. FIG. 2 is a diagram showing a schematic configuration example of the solid-state imaging device of FIG. 1; 2 is a diagram showing a circuit configuration example of a pixel in FIG. 1;
  • FIG. 4 is a diagram showing a schematic configuration example of a counter unit in FIG. 3;
  • FIG. FIG. 2 is a diagram showing how the solid-state imaging device of FIG. 1 is formed on a substrate;
  • FIG. 2 is a timing chart showing an example of a control method for the solid-state imaging device of FIG. 1;
  • FIG. 4 is a diagram showing a modified example of the schematic configuration of the counter section in FIG. 3 ;
  • FIG. 4 is a diagram showing a modified example of the schematic configuration of the counter section in FIG. 3 ;
  • FIG. 2 is a diagram showing how the solid-state imaging device of FIG. 1 is formed on a laminated substrate;
  • 2 is a diagram showing a modified example of the circuit configuration of the pixel in FIG. 1;
  • FIG. 2 is a diagram showing a modified example of the circuit configuration of the pixel in FIG. 1;
  • FIG. 2 is a diagram showing a modified example of the circuit configuration of the pixel in FIG. 1;
  • FIG. 2 is a diagram showing a modified example of the circuit configuration of the pixel in FIG. 1;
  • FIG. FIG. 14 is a timing chart showing an example of a control method for a solid-state imaging device having the pixels of FIG. 13;
  • FIG. 14 is a diagram showing an example of a circuit configuration of a detection unit in FIG. 13;
  • FIG. 14 is a timing chart showing an example of a control method of the detection unit in FIG. 13;
  • 2 is a diagram showing a modified example of the circuit configuration of the pixel in FIG. 1;
  • FIG. FIG. 18 is a timing chart showing an example of a control method for a solid-state imaging device having the pixels of FIG. 17;
  • FIG. 14 is a diagram showing an example of a circuit for inputting a control signal to the detectors of FIGS. 3, 12, and 13;
  • FIG. FIG. 14 is a diagram showing an example of a circuit for inputting a control signal to the detectors of FIGS. 3, 12, and 13;
  • FIG. 2 is a diagram showing a modified example of the circuit configuration of the pixel in FIG. 1;
  • FIG. FIG. 22 is a timing chart showing an example of a control method for a solid-state imaging device having the pixels of FIG. 21; It is a figure showing the mode of a count when the light of low illumination injects. It is a figure showing the mode of a count when the light of medium illumination intensity injects. It is a figure showing the mode of a count when the light of high illuminance is injected.
  • 2 is a diagram showing a modified example of the circuit configuration of the pixel in FIG. 1;
  • FIG. FIG. 27 is a diagram for explaining a data pattern in a solid-state imaging device having the pixels of FIG. 26;
  • FIG. 27 is a diagram for explaining switch switching in the solid-state imaging device having the pixels of FIG. 26;
  • FIG. 27 is a diagram for explaining data output in a solid-state imaging device having the pixels of FIG. 26;
  • 2 is a diagram showing a modified example of the circuit configuration of the pixel in FIG. 1;
  • FIG. 31 is a diagram for explaining switch switching in the solid-state imaging device having the pixels of FIG. 30.
  • FIG. FIG. 31 is a diagram for explaining data output in a solid-state imaging device having the pixels of FIG. 30; It is a figure showing the example of a changed completely type of schematic structure of the solid-state image sensor of FIG. It is a figure showing the example of a changed completely type of schematic structure of the solid-state image sensor of FIG.
  • FIG. 2 is a diagram showing a modified example of the circuit configuration of the pixel in FIG. 1;
  • FIG. FIG. 36 is a timing chart showing an example of a method of controlling the solid-state imaging device having the pixels of FIG. 35;
  • FIG. 36 is a diagram showing a schematic configuration example of the optical pulse response units of FIGS. 3, 4, 7, 8, 10, 12, 13, 17, 21, 26, 30 and 35;
  • FIG. 36 is a diagram showing a schematic configuration example of the optical pulse response units of FIGS. 3, 4, 7, 8, 10, 12, 13, 17, 21, 26, 30 and 35;
  • FIG. FIG. 2 is a diagram showing an example of factory automation provided with the imaging device of FIG. 1;
  • FIG. 2 is a diagram showing an example of a biological sample analyzer equipped with the imaging device of FIG. 1;
  • FIG. 1 illustrates an example of functional blocks of an imaging device 100 according to an embodiment of the present disclosure.
  • the imaging device 100 is a device that acquires image data by imaging, and includes an optical system 110, a solid-state imaging device 120, a control section 130, and a communication section 140.
  • the optical system 110 collects incident light and guides it to the solid-state imaging device 120 .
  • the solid-state imaging device 120 acquires image data by imaging, and outputs the image data obtained by imaging to the outside via the communication unit 140 .
  • the solid-state imaging device 120 has a plurality of pixels 10, which will be described later. A plurality of pixels 10 are two-dimensionally arranged in the effective pixel area.
  • the communication unit 140 is an interface that communicates with an external device, and outputs image data obtained by the solid-state imaging device 120 to the external device.
  • the control unit 130 controls the solid-state imaging device 120 to acquire image data by the solid-state imaging device 120 by imaging.
  • the control unit 130 performs TDI (Time Delay Integration) control on the solid-state imaging device 120 (a plurality of pixels 10 to be described later).
  • the control unit 130 supplies the solid-state imaging device 120 with, for example, a vertical synchronization signal indicating imaging timing and control signals ⁇ 1, ⁇ 2, and ⁇ 3 for controlling the detection unit 12, which will be described later. For example, by simultaneously selecting a plurality of pixels 10 (row line) arranged in the row direction, the control unit 130 transfers the plurality of pixel data obtained in the selected row line to the next stage (next row). ) line.
  • the control unit 130 sequentially selects a plurality of row lines at a predetermined cycle.
  • a selection period of a plurality of row lines corresponds to an imaging period of the solid-state imaging device 120 .
  • the control unit 130 selects a plurality of pixels 10 (row lines) in cycles based on velocity data obtained by the measurement unit. good too.
  • the control unit 130 may set the size of the cycle of pixel selection so that the object to be imaged moves by the pixel pitch in the column direction during one cycle of pixel selection.
  • FIG. 2 shows a schematic configuration example of the solid-state imaging device 120.
  • the solid-state imaging device 120 has a TDI sensor and acquires high-sensitivity, low-noise image data.
  • the solid-state imaging device 120 has, for example, a pixel array section 121 and an interface section 122 as shown in FIG.
  • the pixel array section 121 has a plurality of pixels 10 that perform photoelectric conversion. A plurality of pixels 10 are arranged in a matrix in the effective pixel area.
  • an object to be imaged moves at a constant speed in, for example, the column direction (vertical direction on the paper surface of FIG. 2) with respect to the pixel array section 121.
  • the interface unit 122 acquires, for each column line, the sum of a plurality of pixel data obtained from a plurality of pixels 10 (column line) arranged in the column direction, for example.
  • FIG. 3 shows a circuit configuration example of the pixel 10.
  • the pixel 10 has, for example, a light pulse response section 11 and a detection section 12 as shown in FIG.
  • the optical pulse response section 11 generates an optical pulse in response to incident light.
  • the optical pulse response section 11 includes, for example, a light receiving section 11b and a quench section 11a.
  • the light receiving section 11b includes an avalanche photodiode (APD).
  • APD avalanche photodiode
  • a Geiger-mode APD when a voltage higher than the breakdown voltage is applied between terminals, an avalanche phenomenon occurs when a single photon is incident.
  • An APD that multiplies a single photon by avalanche phenomenon is called a single photon avalanche diode (SPAD).
  • the light pulse response section 11 includes, for example, a SPAD.
  • the quenching portion 11a has a function (quenching) of stopping the avalanche phenomenon by lowering the voltage applied to the light receiving portion 11b to the breakdown voltage.
  • the quenching section 11a further has a function of allowing the light receiving section 11b to detect photons again by setting the voltage applied to the light receiving section 11b to a bias voltage equal to or higher than the breakdown voltage.
  • Quench unit 11a includes, for example, a MOS transistor.
  • Quenching portion 11a may be, for example, a resistor.
  • One end of the quench section 11a (for example, the source of the MOS transistor) is connected to the power supply line Vdd to which the fixed voltage VDD is applied.
  • the other end of the quenching section 11a (for example, the drain of the MOS transistor) is connected to one end of the light receiving section 11b (for example, the cathode of the APD) via the signal line L1.
  • the other end of the light receiving section 11b (for example, the cathode of the APD) is connected to a power supply line Vss to which the reference voltage Van is applied, for example.
  • the values of the fixed voltage VDD and the reference voltage Van are set so that a voltage equal to or higher than the breakdown voltage is applied to the light receiving portion 11b.
  • the signal line L1 is connected to the other end of the quenching portion 11a (for example, the drain of the MOS transistor) and one end of the light receiving portion 11b (for example, the cathode of the APD).
  • the detection section 12 includes a counter section 12b.
  • the detection section 12 includes a switch section 12a, a counter section 12b, a switch section 12c, a latch section 12d and a switch section 12e.
  • the detection section 12 includes a switch section 12a, a counter section 12b, a switch section 12c, and a latch section 12d.
  • the detection section 12 may further include a switch section 12e.
  • the switch section 12a One end of the switch section 12a is connected to the signal line L1.
  • the other end of the switch section 12a is connected to the input terminal of the counter section 12b (input terminal of an addition circuit which will be described later).
  • the switch section 12a controls connection/disconnection between the signal line L1 and the input end of the counter section 12b.
  • the counter unit 12b is, for example, a k-bit (k ⁇ 1) digital counter as shown in FIG.
  • a digital counter is a digital circuit including a latch circuit and the like.
  • the counter unit 12b includes a circuit (rewrite circuit) that rewrites the initial value by a signal (rewrite signal) input from the latch unit 12d of the pixel 10 included in the row line of the previous stage (one row before), and a circuit that rewrites the initial value. , and a circuit (adder circuit) for adding the input signal (addition signal) from the optical pulse response unit 11 .
  • the switch section 12c is connected to the output terminal of the counter section 12b (the output terminal of the addition circuit).
  • the other end of the switch portion 12c is connected to the input end of the latch portion 12d.
  • the switch section 12c controls connection/disconnection between the output terminal of the counter section 12b and the input terminal of the latch section 12d.
  • the latch unit 12d is, for example, a digital circuit capable of holding k-bit (k ⁇ 1) information as shown in FIG.
  • the output terminal of the latch section 12d is connected to one end of the switch section 12e of the pixel 10 included in the row line of the next stage (next row).
  • the latch section 12d transfers the held information to the counter section 12b (input terminal of the rewrite circuit) of the pixel 10 included in the next row line via the switch section 12e of the pixel 10 included in the next row line. ).
  • the latch section 12d writes the held information as an initial value to the counter section 12b of the pixel 10 included in the next row line.
  • One end of the switch portion 12e is connected to the output end of the latch portion 12d of the pixel 10 included in the row line of the previous stage (one row before).
  • the other end of the switch section 12e is connected to the input terminal of the counter section 12b (the input terminal of the rewrite circuit).
  • the solid-state imaging device 120 is formed on one semiconductor substrate 20, for example, as shown in FIG. At this time, an effective pixel area in which a plurality of pixels 10 are arranged in a matrix is formed on the surface of the semiconductor substrate 20 . On the surface of the semiconductor substrate 20, for example, an interface section 122 and the like are mounted around the effective pixel area.
  • FIG. 6 is a timing chart showing an example of the solid-state imaging device 120 control method.
  • the control unit 130 turns on the switch unit 12a of each pixel 10 by setting the control signal ⁇ 1 to High.
  • photons are input from the light receiving section 11b in which the avalanche phenomenon is occurring to the counter section 12b.
  • the control section 130 turns off the switch section 12a of each pixel 10 by setting the control signal ⁇ 1 to low when a predetermined exposure period has elapsed. This stops the input of photons from the light receiving section 11b to the counter section 12b.
  • the counter section 12b information corresponding to the number of input photons is added to the initial value, and information obtained thereby (holding information) is held.
  • the control section 130 turns on the switch section 12c of each pixel 10 by setting the control signal ⁇ 2 to High.
  • the counter section 12b outputs information (held information) held in the counter section 12b to the latch section 12d via the switch section 12c.
  • the latch section 12d retains information (held information) input from the counter section 12b.
  • the control section 130 turns off the switch section 12c of each pixel 10 by setting the control signal ⁇ 2 to low.
  • the control section 130 turns on the switch section 12e of each pixel 10 by setting the control signal ⁇ 3 to High.
  • the latch section 12d outputs information (held information) held in the latch section 12d to the counter section 12b via the switch section 12e.
  • the counter section 12b holds the information (holding information) input from the latch section 12d as an initial value.
  • the control unit 130 writes the information held in the counter unit 12b as an initial value into the counter unit 12b included in the next-stage pixel 10 in the column direction.
  • the information corresponding to the optical pulse obtained from is added to the initial value.
  • the control unit 130 writes the information input from the counter unit 12b held in the latch unit 12d as an initial value to the counter unit 12b included in the next pixel 10 in the column direction.
  • control unit 130 outputs to the interface unit 122 the sum of a plurality of pixel data obtained from a plurality of pixels 10 (column lines) arranged in the column direction for each column line.
  • the information held in the counter section 12b in each pixel 10 is written as an initial value to the counter section 12b included in the row line of the next stage (next row). Accordingly, the information obtained from the optical pulse response section 11 is added to the initial value of the counter section 12b. As a result, the information held in the counter section 12b after the addition is written as an initial value to the counter section 12b included in the row line of the next stage (next row). As a result, addition processing can be performed without performing AD conversion processing. In addition, since the pixel data obtained in this way is low-noise data, there is no need to perform CDS processing. Therefore, it is possible to provide the imaging apparatus 100 that does not require AD conversion processing or CDS processing.
  • the update frequency of the high-order bit counter is low.
  • the operating frequency is also low for the switches connected to the upper bits of the counter section 12b.
  • the latch section 12d the operating frequency of the latches connected to the upper bits of the counter section 12b is also low.
  • the switch section 12e the operating frequency is also low for the switches connected to the upper bits of the counter section 12b.
  • the upper bits of the counter section 12b and the portions of the switch section 12c, the latch section 12d, and the switch section 12e connected to the higher bits of the counter section 12b are shown in FIG. As described above, it may be formed outside the region where the pixel array section 121 is formed (out-of-array region R2) in the solid-state imaging device 120 . At this time, the bits other than the high-order bits of the counter section 12b and the portions of the switch section 12c, the latch section 12d, and the switch section 12e connected to the bits other than the high-order bits of the counter section 12b are shown in FIG.
  • the pixel array section 121 may be formed in the formation region (array region R1) of the pixel array section 121 in the solid-state imaging device 120 .
  • the area of the array region R1 can be reduced.
  • the number of bits of the counter section 12b, the switch section 12c, the latch section 12d and the switch section 12e is, for example, as shown in FIG.
  • the rear stage of the column line may be configured to be larger.
  • the solid-state imaging devices 120 may be dispersedly formed on a plurality of laminated semiconductor substrates.
  • the solid-state imaging devices 120 may be dispersedly formed on two laminated semiconductor substrates 21 and 22 .
  • a portion of each pixel 10 other than the light receiving portion 11b (hereinafter referred to as “circuit 21a”) may be formed on the first semiconductor substrate 21 .
  • a portion including the light receiving portion 11 b (hereinafter referred to as “circuit 22 a ”) may be formed on the second semiconductor substrate 22 .
  • the circuit 21a and the circuit 22a may be electrically connected by, for example, joining the pad electrode 21b connected to the circuit 21a and the pad electrode 22b connected to the circuit 22a to each other.
  • the light pulse response unit 11 of each pixel 10 includes, for example, a plurality of sub-pixels 11-1 and outputs of the plurality of sub-pixels 11-1, as shown in FIG. It may have an addition unit 11-2 connected thereto.
  • Each sub-pixel 11-1 has a quenching portion 11a, a light receiving portion 11b and a pulse generating portion 11c.
  • the pulse generator 11c is connected to the signal line L1, and the photons output from the light receiver 11b are input to the pulse generator 11c.
  • the pulse generating section 11c generates a pulse for the photons input from the light receiving section 11b, and outputs the pulse to the adding section 11-2.
  • the adder 11-2 counts the pulses input from the plurality of sub-pixels 11-1, and outputs to the detector 12 the number of pulses corresponding to the obtained count value. In this manner, an image with high sensitivity can be obtained by using a plurality of sub-pixels 11-1 and addition units 11-2.
  • the pulse generator 11c may be omitted, for example, as shown in FIG.
  • the adder 11-2 counts the photons input from each sub-pixel 11-1, and outputs the number of pulses corresponding to the obtained count value to the detector 12.
  • FIG. Even in this case, an image with high sensitivity can be obtained by using the pixel data obtained by the addition by the addition section 11-2.
  • the latch section 12d and the switch section 12c may be omitted for each pixel 10 of the odd-numbered lines. Even in this case, the control unit 130 controls the solid-state imaging device 12 at the timing shown in FIG. be able to.
  • FIG. 15 shows an example of the circuit configuration of the detection section 12A.
  • the detection unit 12A includes a plurality of 1-bit counters connected in series and a multiplexer (hereinafter referred to as “ (referred to as a "first multiplexer”) and a NOT circuit.
  • the 1-bit counter includes, for example, a D flip-flop consisting of a plurality of (two) D-latches, and a multiplexer (hereinafter referred to as a "second multiplexer") connected to the data input terminals of the D flip-flops. It is configured. That is, the detector 12A has a D flip-flop for each bit.
  • the output of the first multiplexer is input as the clock of the D latch in the preceding stage of the D flip-flop.
  • An output obtained by inverting the output of the first multiplexer (output of the NOT circuit) is input as a clock of the D latch in the subsequent stage of the D flip-flop.
  • the first multiplexer receives the output of the D flip-flop in the same stage (same row) as the first multiplexer and the output of the D flip-flop included in the previous stage (previous row) row line.
  • Each pixel 10 may have a plurality of detectors 12 in the above embodiment and its modification.
  • Each pixel 10 may have, for example, two detectors 12 and an adder 16 that adds the output values of the two detectors 12, as shown in FIG.
  • the two detection units 12 are connected to the common light pulse response unit 11, and in the plurality of pixels 10 included in the column line, one detection unit 12 is connected in a row, and the other detection unit 12 is connected in a row. Sections 12 are also connected in a row.
  • the control unit 130 sets the information held in one of the detection units 12 (hereinafter referred to as the “detection unit 12L”) as an initial value to the detection unit 12L included in the next pixel 10 in the column direction.
  • the information held in the other detection unit 12 (hereinafter referred to as "detection unit 12R”) is initialized to the detection unit 12R included in the pixel 10 at the next stage in the column direction. be written as a value.
  • the control unit 130 performs exposure by dividing it into a front stage and a rear stage in one line period. For example, after the former stage exposure (during the latter stage exposure), the control section 130 sequentially outputs the control signals ⁇ 2 and ⁇ 3 to one detection section 12 of the plurality of pixels 10 included in the column line. Further, for example, after the latter exposure (during the former exposure), the control section 130 sequentially outputs control signals ⁇ 2' and ⁇ 3' to the other detection section 12 of the plurality of pixels 10 included in the column line. By doing so, it is possible to greatly reduce the non-exposure time compared to the case where only the preceding stage is exposed in one line cycle as in the above embodiment. As a result, the imaging device 100 with higher sensitivity can be provided.
  • a repeater 31 may be provided at a predetermined portion of the wiring.
  • the repeater 31 is inserted in wiring through which control signals input from the control unit 130 to the plurality of pixels 10 are propagated.
  • a shift register 32 may be provided in place of the repeater 31 at a predetermined portion of the wiring.
  • each detection unit 12 may have an OF determination unit 12h that determines whether or not the counter unit 12b is saturated, as shown in FIG. 21, for example.
  • each pixel 10 included in the second and subsequent row lines for example, as shown in FIG. It includes an OF determination section 12h and latch sections 12d and 12j.
  • each pixel 10 included in the first row line for example, as shown in FIG. It includes portions 12d and 12j.
  • One end of the switch section 12a is connected to the signal line L1.
  • the other end of the switch section 12a is connected to the input end of the multiplexer 12f.
  • the switch unit 12a controls connection/disconnection between the signal line L1 and the input terminal of the multiplexer 12f.
  • the input end of the multiplexer 12f is connected to the other end of the switch section 12a and the wiring to which the clock CLK is input.
  • the output end of the multiplexer 12f is connected to the input end of the counter section 12b (the input end of the adder circuit).
  • the switch section 12i One end of the switch section 12i is connected to the output terminal of the OF determination section 12h (the output terminal of the addition circuit described later). The other end of the switch portion 12i is connected to the input end of the latch portion 12j.
  • the switch section 12i controls connection/disconnection between the output terminal of the OF determination section 12h (the output terminal of the adder circuit) and the input terminal of the latch section 12j.
  • the latch unit 12j is, for example, a digital circuit capable of holding m-bit (m ⁇ 1) information.
  • the output terminal of the latch section 12j is connected to one end of the switch section 12g of the pixel 10 included in the row line of the next stage (next row).
  • the latch section 12j outputs the held information to the OF determination section 12h of the pixel 10 included in the next row line via the switch section 12g of the pixel 10 included in the next row line.
  • the latch section 12d writes the held information as an initial value to the counter section 12b of the pixel 10 included in the next row line.
  • One end of the switch section 12g is connected to the output terminal of the latch section 12j of the pixel 10 included in the row line of the previous stage (one row before).
  • the other end of the switch section 12g is connected to the input terminal of the OF determination section 12h (the input terminal of the rewriting circuit).
  • the multiplexer 12f outputs photons input via the switch unit 12a to the counter unit 12b.
  • the counter unit 12b counts photons.
  • the multiplexer 12f outputs the clock CLK input from the wiring to the counter unit 12b.
  • the counter unit 12b counts the clock CLK.
  • the counter unit 12b resets the counter and starts counting the clock CLK, for example, when FLAG that changes from Low level to High level is input from the OF determination unit 12h.
  • the counter unit 12b resets the counter and starts counting photons, for example, when FLAG that changes from High level to Low level is input from the OF determination unit 12h.
  • the OF determination section 12h When the count value of the counter section 12b is equal to or less than a predetermined threshold value, the OF determination section 12h outputs, for example, a Low level FLAG to the multiplexer 12f, the counter section 12b and the switch section 12i. When the count value of the counter section 12b exceeds a predetermined threshold value, the OF determination section 12h outputs, for example, a High level FLAG to the multiplexer 12f, the counter section 12b and the switch section 12i.
  • the OF determination unit 12h further determines saturation of the counter unit 12b based on information input from the latch unit 12j of the pixel 10 included in the previous row (previous row) through the switch unit 12g. . For example, when a Low-level FLAG is input through the switch unit 12g, the OF determination unit 12h determines that the counter unit 12b has not been saturated in the previous stage (one row before), and outputs a Low-level FLAG. is output to the multiplexer 12f, the counter section 12b and the switch section 12i. For example, when a High-level FLAG is input via the switch unit 12g, the OF determination unit 12h determines that the counter unit 12b has already been saturated in the preceding stage (one row before), and outputs a High-level FLAG. is output to the multiplexer 12f, the counter section 12b and the switch section 12i.
  • FIG. 22 is a timing chart showing an example of a control method for the solid-state imaging device 120 having the pixels 10 of FIG.
  • the control unit 130 turns on the switch unit 12a of each pixel 10 by setting the control signal ⁇ 1 to High.
  • the control section 130 turns off the switch section 12a of each pixel 10 by setting the control signal ⁇ 1 to low when a predetermined exposure period has elapsed. This stops the input of photons from the light receiving section 11b to the counter section 12b.
  • the counter section 12b information corresponding to the number of input photons is added to the initial value, and information obtained thereby (holding information) is held.
  • the control unit 130 turns on the switch units 12c and 12i of each pixel 10 by setting the control signal ⁇ 2 to High.
  • the counter section 12b outputs information (held information) held in the counter section 12b to the latch section 12d via the switch section 12c.
  • the latch section 12d retains information (held information) input from the counter section 12b.
  • the OF determination unit 12h outputs information (held information) held in the OF determination unit 12h to the latch unit 12j via the switch unit 12i.
  • the latch section 12j retains information (held information) input from the OF determination section 12h.
  • the control unit 130 turns off the switch units 12c and 12i of each pixel 10 by setting the control signal ⁇ 2 to low. Subsequently, the control unit 130 turns on the switch units 12e and 12g of each pixel 10 by setting the control signal ⁇ 3 to High. As a result, the latch section 12d outputs information (held information) held in the latch section 12d to the counter section 12b via the switch section 12e.
  • the counter section 12b holds the information (holding information) input from the latch section 12d as an initial value.
  • the latch section 12j outputs information (held information) held in the latch section 12j to the OF determination section 12h via the switch section 12g.
  • the control unit 130 outputs to the interface unit 122 the sum of a plurality of pixel data obtained from a plurality of pixels 10 (column lines) arranged in the column direction for each column line.
  • interface section 122 outputs Nc to the outside via communication section 140 as integrated value N.
  • the interface unit 122 outputs the value obtained by using the following formula as the integrated value N to the outside via the communication unit 140 .
  • the exposure time (remaining time) after the counter section 12b is saturated is measured by counting the clock CLK with the counter section 12b.
  • the saturation timing of the counter section 12b is advanced as the illuminance of the incident light increases, as shown in FIGS. 23, 24, and 25, for example.
  • the counter section 12b counts the clock CLK instead of counting photons.
  • the count value of the clock CLK in the counter section 12b increases as the illuminance of the incident light increases.
  • the clock CLK count value increases as the remaining time increases.
  • the exposure time Texp in one frame period is divided by the remaining time Tc to obtain It is possible to obtain the sum of the pixel data of the column lines.
  • the dynamic range of the detection unit 12 can be expanded by counting the clock CLK during the remaining time.
  • a detection unit 13 may be provided instead of the detection unit 12.
  • the detection section 13 has a switch section 13a and a counter section 13b.
  • the switch section 13a has the same number of input terminals as the number of pixels 10 included in the column line.
  • FIG. 26 illustrates how eight input terminals are provided.
  • each input terminal is connected to different optical pulse response sections 11 included in the column lines.
  • the output terminal of the switch section 13a is connected to the input terminal of the counter section 13b.
  • the counter unit 13b is, for example, a k-bit (k ⁇ 1) digital counter.
  • a digital counter is a digital circuit including a latch circuit and the like.
  • the counter section 13b includes a circuit (integration circuit) that integrates the input signal from the switch section 13a.
  • An output terminal of the counter section 13 b is connected to the interface section 122 .
  • FIG. 27 conceptually illustrates an example of data pattern switching for each horizontal period in the imaging area of the solid-state imaging device 120 .
  • p0 to p7 are codes assigned to the plurality of optical pulse response sections 11 included in the column lines.
  • FIG. 27 suggests that a plurality of objects aligned in the column direction move in the imaging region in the column direction at a speed equal to the line rate.
  • FIG. 28 conceptually illustrates an example of switch switching for each horizontal period of the counter section 13b.
  • the control section 130 controls all the optical pulse response sections 11 included in the column line for each switch section 13a included in the column line in one frame period.
  • Control signals ⁇ a to ⁇ h are output to the column lines so that they are sequentially selected one by one.
  • the control unit 130 causes the switch unit 13a to sequentially select all the optical pulse response units 11 included in the column line, one by one, so that information corresponding to the optical pulses obtained from all the optical pulse response units 11 can be obtained.
  • the counter unit 13b is made to perform the integration.
  • FIG. 29 conceptually represents the pixel data output from each counter section 13b included in the column line as a result of the switch switching shown in FIG.
  • each counter unit 13b included in the column line has information (holding information) corresponding to the number of photons input from all the light pulse response units 11 included in the column line at hatched timings. to the interface unit 122 .
  • This hold information corresponds to the sum of a plurality of pixel data obtained from the column lines.
  • each counter unit 13b included in the column line outputs information ( held information) to the interface unit 122 .
  • each counter unit 13b included in the column line acquires the sum of pixel data obtained from each pixel 10 included in the column line, and outputs the sum to the interface unit 122.
  • addition processing in a column line can be performed by each counter section 13b included in the column line.
  • the pixel data obtained in this way is low-noise data, there is no need to perform CDS processing. Therefore, it is possible to provide the imaging apparatus 100 that does not require AD conversion processing or CDS processing.
  • the solid-state imaging device 120 has, for example, as shown in FIG. 30, a plurality of column lines each including "a plurality of pixels 10 provided with a detection unit 13" arranged in the column direction. may At this time, the solid-state imaging device 120 sets the transfer unit 14 to 1 to transfer the sum of the pixel data obtained in the first column line as the initial value of the detection unit 13 (counter unit 13b) of the next column line. It may be provided for each pixel 10 included in the column line of the tier.
  • the transfer section 14 has, for example, two switch sections 14a and 14c and a latch section 14b.
  • the switch portion 14a One end of the switch portion 14a is connected to the output end of the detection portion 13 of the corresponding pixel 10. The other end of the switch portion 14a is connected to the input end of the latch portion 14b.
  • the switch section 12i controls connection/disconnection between the output terminal of the detection section 13 and the input terminal of the latch section 14b of the corresponding pixel 10 .
  • the latch unit 14b is, for example, a digital circuit capable of holding m-bit (m ⁇ 1) information.
  • the output terminal of the latch section 14b is connected to one end of the switch section 14c.
  • the latch section 14b outputs the held information as an initial value to the detection section 13 (counter section 13b) of the corresponding pixel 10 included in the next column line via the switch section 14c.
  • One end of the switch portion 14c is connected to the output end of the latch portion 14b.
  • the other end of the switch section 14c is connected to the detection section 13 (the input terminal of the rewrite circuit of the counter section 13b) of the corresponding pixel 10 included in the next column line.
  • the counter section 13b included in the detection section 13 is, for example, a k-bit (k ⁇ 1) digital counter.
  • a digital counter is a digital circuit including a latch circuit and the like.
  • the counter unit 13b includes a circuit (rewrite circuit) that rewrites the initial value by a signal (rewrite signal) input from the latch unit 14b included in the corresponding transfer unit 14, and a circuit (rewrite circuit) that rewrites the initial value based on the input from the light pulse response unit 11 for the initial value. and a circuit (adder circuit) for adding the signals (addition signal).
  • FIG. 31 conceptually illustrates an example of switch switching for each horizontal period of the counter section 13b.
  • the control section 130 controls all the optical pulse response sections 11 included in the column line for each switch section 13a included in the column line in one frame period.
  • Control signals ⁇ a to ⁇ d are output to the respective column lines so that they are sequentially selected one by one.
  • FIG. 32 conceptually represents the pixel data output from each counter section 13b included in the column line as a result of the switch switching shown in FIG.
  • each counter unit 13b included in the column line has information (holding information) corresponding to the number of photons input from all the light pulse response units 11 included in the column line at hatched timings. is output to the transfer unit 14 (the interface unit 122 at the final stage).
  • This hold information corresponds to the sum of a plurality of pixel data obtained from the column lines.
  • the transfer unit 14 stores the sum of the pixel data obtained in the first column line as the initial value of the detection unit 13 (counter unit 13b) of the next column line. Transfer as
  • the information held in the counter section 13b in each column line is written as an initial value to the counter section 13b included in the next column line, and Information obtained from the optical pulse response unit 11 is added to the initial value of the counter unit 13b.
  • the information held in the counter section 13b after the addition is written as the initial value to the counter section 13b included in the next column line.
  • addition processing can be performed without performing AD conversion processing.
  • the pixel data obtained in this way is low-noise data, there is no need to perform CDS processing. Therefore, it is possible to provide the imaging apparatus 100 that does not require AD conversion processing or CDS processing.
  • the solid-state imaging device 120 may have a plurality of interface units 122 as shown in FIG. 33, for example.
  • Each interface unit 122 processes, for example, data of a plurality of column lines assigned to each interface unit 122 (the sum of a plurality of pixel data obtained from the column lines). In this case, compared to the case where one interface unit 122 processes data for all column lines, the speed of processing data for all column lines is improved.
  • the solid-state imaging device 120 may have a pixel array section 123, a TDI addition section 124, a frame memory section 125, and an interface section 126, for example, as shown in FIG. good.
  • the pixel array section 123 has a plurality of pixels 10C that perform photoelectric conversion.
  • a plurality of pixels 10C are arranged in a matrix in the effective pixel area.
  • the object to be imaged moves at a constant speed in the column direction (vertical direction in FIG. 34) with respect to the pixel array section 123, for example.
  • FIG. 35 shows a circuit configuration example of the pixel 10C.
  • a plurality of vertical signal lines VSL are provided, one for each of a plurality of pixels 10C (column lines) arranged in the column direction.
  • the pixel 10C has, for example, a light pulse response section 11 and a detection section 12C as shown in FIG.
  • the optical pulse response section 11 generates an optical pulse in response to incident light.
  • the optical pulse response section 11 has, for example, the same configuration as in the above embodiment and its modification.
  • the detection section 12C includes, for example, a switch section 12a, a counter section 12b and a switch section 12k.
  • One end of the switch section 12 a is connected to the signal line L 1 of the optical pulse response section 11 .
  • the other end of the switch section 12a is connected to the input terminal of the counter section 12b (the input terminal of the integration circuit described later).
  • the switch section 12a controls connection/disconnection between the signal line L1 and the input end of the counter section 12b.
  • the counter unit 12b is, for example, a k-bit (k ⁇ 1) digital counter as shown in FIG.
  • a digital counter is a digital circuit including a latch circuit and the like.
  • the counter section 12b includes a circuit (integration circuit) that integrates the input signal from the optical pulse response section 11.
  • FIG. One end of the switch section 12c is connected to the output terminal of the counter section 12b (the output terminal of the integrating circuit).
  • the other end of the switch section 12c is connected to the vertical signal line VSL, and is connected to the TDI addition section 124 via the vertical signal line VSL.
  • the control unit 130 performs TDI control on the solid-state imaging device 120 (the plurality of pixels 10C, the TDI addition unit 124, the frame memory 125, and the interface unit 126).
  • the control unit 130 outputs a plurality of pixel data obtained from the selected row lines to a plurality of vertical signal lines VSL. output to the TDI adder 124 via the At this time, the control unit 130 sequentially selects a plurality of row lines at a predetermined cycle.
  • the TDI addition unit 124, the frame memory unit 125, and the interface unit 126 provide a plurality of pixel lines (row lines) obtained from a plurality of sets of pixel lines (row lines) arranged side by side in the row direction among the plurality of pixels 10C.
  • Image data is generated by performing TDI processing using a pulse signal.
  • the TDI addition unit 124 acquires a plurality of pixel data (a plurality of pixel data in the i-th row) input from the i-th row line selected by the control unit 130 via the plurality of vertical signal lines VSL. .
  • the TDI adder 124 writes the acquired plurality of pixel data of the i-th row to the memory of the predetermined row address (i-th row) of the frame memory unit 125 . For example, each time a plurality of pieces of pixel data are acquired, the TDI addition unit 124 writes the acquired pieces of pixel data to the row address of the line next to the previously written row address in the frame memory unit 125 . The TDI addition unit 124 writes the acquired plural pixel data to the memory of the first (first row) row address when writing to the row address of the last row (nth row) was previously performed. . The TDI adder 124 performs such write processing until it acquires a plurality of pieces of pixel data corresponding to the number of row lines.
  • the TDI addition unit 124 Each time the TDI addition unit 124 acquires pixel data from all the pixels 10C in the pixel array unit 123, the TDI addition unit 124 selects a place to add a plurality of pixel data of the i-th row acquired thereafter to the frame memory unit 125 as m. Shift line by line (for example, by one line).
  • the TDI adder 124 adds, for example, the acquired pixel data of the i-th row to the memory at a predetermined row address (i+t ⁇ m-th row) in the frame memory unit 125 . t corresponds to the number of times the pixel data is acquired from all the pixels 10C.
  • each memory of the frame memory unit 125 stores the sum of a plurality of (n) pixel data obtained from the column lines.
  • the interface unit 126 acquires one frame of pixel data (that is, image data) from the frame memory unit 125 .
  • the interface unit 126 outputs the acquired image data to the outside via the communication unit 140 .
  • FIG. 36 is a timing chart showing an example of the solid-state imaging device 120 control method according to this modification.
  • the control unit 130 turns on the switch unit 12a of each pixel 10C by setting the control signal ⁇ 1 to High.
  • photons are input from the light receiving section 11b in which the avalanche phenomenon is occurring to the counter section 12b.
  • the control section 130 turns off the switch section 12a of each pixel 10C by setting the control signal ⁇ 1 to low when a predetermined exposure period has elapsed. This stops the input of photons from the light receiving section 11b to the counter section 12b.
  • the counter unit 12b accumulates information corresponding to the number of input photons, and holds the information obtained thereby (holding information).
  • control unit 130 sequentially changes the control signals ⁇ 3_0 to ⁇ n ⁇ 1 from High to Low one by one during the period of one exposure cycle (one scan period), thereby switching the switch unit 12c of each pixel 10C to the row line. turn on and off sequentially.
  • the counter section 12b outputs the information (held information) held in the counter section 12b to the TDI addition section 124 via the switch section 12c.
  • the TDI adder 124 writes the acquired plurality of pixel data of the i-th row to the memory of the predetermined row address (i-th row) of the frame memory unit 125 .
  • the TDI addition unit 124 each time the TDI addition unit 124 acquires a plurality of pixel data from the row line in which the switch unit 12c is turned on and off, the TDI addition unit 124 stores the acquired plurality of pixel data in the frame memory unit 125 at the address next to the previously written row address. Write to the row address of the line. The TDI addition unit 124 writes the acquired plural pixel data to the memory of the first (first row) row address when writing to the row address of the last row (nth row) was previously performed. . The TDI adder 124 performs such write processing until all the switches 12c are turned on and off.
  • control unit 130 changes the control signal ⁇ 1 from High to Low every time one scanning period elapses, thereby causing each light receiving unit 11b to perform exposure.
  • the control unit 130 sequentially turns the control signals ⁇ 3_0 to ⁇ n ⁇ 1 from High to Low one by one in each scanning period, thereby sequentially turning on/off the switch unit 12c of each pixel 10C for each row line.
  • the TDI adding unit 124 shifts the addition location of the acquired plurality of pixel data of the i-th row to the frame memory unit 125 by m rows (for example, one row) in each scanning period.
  • the TDI adder 124 adds, for example, the acquired pixel data of the i-th row to the memory at a predetermined row address (i+t ⁇ m-th row) in the frame memory unit 125 .
  • Control unit 130 causes interface unit 126 to output the acquired image data to the outside via communication unit 140 .
  • the optical pulse response section 11 may have an active precharge type circuit as shown in FIG. 37, for example.
  • the optical pulse response section 11 shown in FIG. 37 has a light receiving section 11 b, transistors 41 , 42 , 43 , 44 and 45 , an inverter 46 and a pulse generator 47 .
  • the pulse generator 47 has a delay device D3 and a NAND circuit NP as internal components.
  • Transistors 41, 42 and 43 are PMOS transistors.
  • Transistors 44 and 45 are NMOS transistors.
  • the gates of the transistors 41, 42, 44 and 45 are connected to the output terminal of the NAND circuit NP via signal lines.
  • the sources of the transistors 41 and 42 are connected to the power supply line Vdd.
  • the drain of the transistor 41 is connected to the gate of the transistor 43, the source of the transistor 45, and one end of the light receiving portion 11b (for example, the cathode of the photodiode) via signal lines.
  • the drains of transistors 44 and 45 are connected to the ground line.
  • the source of transistor 43 is connected to the drain of transistor 42 .
  • the drain of transistor 43 is connected to the input terminal of inverter 46 and the source of transistor 44 via a signal line.
  • An output end of the inverter 46 is connected to the signal line L1.
  • the delay device D3 is connected to the signal line L1 and one input terminal of the NAND circuit NP.
  • the other input terminal of the NAND circuit NP is connected to the terminal xRST.
  • the pulse generator 47 is not limited to the configuration described above, and may have a configuration different from the configuration described above.
  • the operation of the optical pulse response section 11 will be described.
  • the light receiving portion 11b reacts with photons, the current between the cathode and the anode increases, the current between the source and the drain of the transistor 41 increases, and the voltage drop between the source and the drain of the transistor 41 causes the gate voltage of the transistor 43 to drop. becomes Low.
  • both transistors 41 and 43 are turned on. Accordingly, the current flowing between the source and drain of the transistor 42 increases. Therefore, the gate-source voltage of the transistor 42 increases due to the Id-Vgs characteristic.
  • the light pulse response unit 11 outputs a Low (negative polarity) pulse to the signal line L1 when detecting photons.
  • the optical pulse response section 11 is a circuit that performs active quenching.
  • the source-drain is turned off, and the through current from the power supply to the ground is suppressed. Therefore, the voltage at the input terminal of inverter 46 is initialized by the potential of the ground line and becomes Low.
  • the inverter 46 outputs a High voltage to the signal line L1.
  • the voltage of one input terminal of the NAND circuit NP becomes High with a delay caused by the delay device D3.
  • the NAND circuit NP outputs a Low voltage. At this time, a low voltage is applied to the gate of the transistor 41, so that the source-drain of the transistor 41 is turned on.
  • the potential of the cathode of the light receiving section 11b is raised by the voltage of the power supply line Vdd. Since the voltage across the terminals of the light receiving section 11b becomes equal to or higher than the breakdown voltage, the light pulse response section 11 becomes able to detect photons again.
  • the cathode of the light receiving section 11b when a signal corresponding to photons is output from the signal line L1, the cathode of the light receiving section 11b is connected to the ground potential, so high-speed quenching can be performed. Moreover, since the transistor 41 is also driven by the pulse, the cathode voltage of the light receiving section 11b is also raised in a short time compared to the case where the current source transistor is used. In addition, the optical pulse response unit 11 according to this modification can output a pulse with a constant width to the subsequent circuit regardless of the length of the recharge time. In addition, the optical pulse response unit 11 according to this modification has good input/output characteristics at high illuminance.
  • the optical pulse response section 11 may have an active recharge type circuit as shown in FIG. 38, for example.
  • the optical pulse response section 11 shown in FIG. 38 has a light receiving section 11b, a transistor 51, an amplifier 52, a count value holding section 53, and a reading section .
  • a circuit composed of the transistor 51, the amplifier 52, the count value holding section 53 and the reading section 54 is a circuit corresponding to the quench section 11a.
  • a power supply voltage VR is connected to the drain of the transistor 51, a reset pulse signal is applied to the gate of the transistor 51, and the cathode of the light receiving section 11b is connected to the source of the transistor 51.
  • the anode of the light receiving portion 11b is connected to the ground line.
  • the cathode of the light receiving section 11b is connected to the input terminal of the amplifier 52, and the output terminal of the amplifier 52 is connected to one input terminal (clock input terminal) of the count value holding section 53.
  • FIG. An initialization pulse signal is applied to the other input terminal (initialization terminal) of the count value holding unit 53 .
  • the cathode potential of the light receiving portion 11b decreases due to the photoelectric conversion effect.
  • the transistor 51 is turned on by a reset pulse signal applied to the gate of the transistor 51, the cathode potential of the light receiving section 11b rises to the power supply reduced voltage VR. This rising change to the reduced voltage VR is amplified by the amplifier 52 and input to the count value holding unit 53 .
  • the count value holding unit 53 holds the value obtained by counting the pulses obtained from the amplifier 52 as follows. For example, a reset pulse signal is applied to the transistor 51 at arbitrary intervals. On the other hand, assume that a plurality of incident photons enter the light receiving section 11b during a period (measurement period) longer than the period of the reset pulse signal. At this time, if the measurement period is segmented by the period of the reset pulse signal, information on the presence or absence of incident photons can be obtained for each segment. The incident photon presence/absence information does not indicate how many reset pulse signals exist, but information on whether or not there is a reset pulse signal. In a section in which there were no incident photons, no pulse is output from the amplifier 52 even if the transistor 51 is turned on.
  • the counting unit 54 reads the count value held in the count value holding unit 53 from the count value holding unit 53 and outputs it to the detection unit 12 . do.
  • the optical pulse response section 11 may have a passive recharge type circuit.
  • the plurality of light receiving sections 11b included in the column lines of the pixel array sections 121 and 123 may be configured to detect light in a common wavelength band.
  • the plurality of light receiving portions 11b included in the column lines of the pixel array portions 121 and 123 for example, use color filters that transmit light in a common wavelength band as the light incident surface of the photodiode. You may have it on.
  • the interface units 122 and 126 can obtain the sum of multiple pixel data of the same color for each column line.
  • the plurality of light receiving units 11b included in the first column line emit red light.
  • the plurality of light receiving sections 11b included in the second column line are configured to detect green light
  • the plurality of light receiving sections 11b included in the third column line are configured to detect It may be configured to detect blue light.
  • the interface units 122 and 126 can obtain the sum of red pixel data, the sum of green pixel data, and the sum of blue pixel data for each column line group. As a result, the interface units 122 and 126 can generate and output image data that can be displayed in color.
  • imaging device 100 (hereinafter simply referred to as “imaging device 100”) according to the above-described embodiment and modifications thereof will be described.
  • FIG. 34 shows a schematic configuration example of FA (factory automation) using the imaging device 100 .
  • an imaging device 100 is arranged near a conveying device 300 including a belt conveyor, and images a predetermined imaging area of the belt conveyor. In the imaging area, a plurality of articles are moving in the traveling direction of the belt conveyor by the belt conveyor.
  • the imaging device 100 outputs image data obtained by imaging to the signal processing section 200 .
  • the signal processing unit 200 inspects the presence or absence of defects in the article included in the image data.
  • FIG. 35 shows a schematic configuration example of a biological sample analyzer 6100 using the imaging device 100 as a detection unit 6102, which will be described later.
  • the biological sample analyzer 6100 shown in FIG. 35 includes a light irradiation unit 6101 that irradiates light onto the biological sample S flowing through the channel C, a detection unit 6102 that detects light generated by irradiating the biological sample S with light, and an information processing unit 6103 that processes information about light detected by the detection unit 6102 .
  • Examples of the biological sample analyzer 6100 include flow cytometers and imaging cytometers.
  • the biological sample analyzer 6100 may include a sorting section 6104 that sorts out specific biological particles P in the biological sample S.
  • a cell sorter can be given as an example of the biological sample analyzer 6100 including the sorting section 6104 .
  • the biological sample S may be a liquid sample containing biological particles P.
  • Bioparticles P are, for example, cellular or non-cellular bioparticles.
  • the cells may be living cells, and more specific examples include blood cells such as red blood cells and white blood cells, and germ cells such as sperm and fertilized eggs.
  • the cells may be directly collected from a specimen such as whole blood, or may be cultured cells obtained after culturing.
  • Examples of the noncellular bioparticles include extracellular vesicles, particularly exosomes and microvesicles.
  • the bioparticle P may be labeled with one or more labeling substances (for example, a dye (especially a fluorescent dye) and a fluorescent dye-labeled antibody). Note that particles other than the biological particles P may be analyzed by the biological sample analyzer of the present disclosure, and beads or the like may be analyzed for calibration or the like.
  • the channel C is configured so that the biological sample S flows.
  • the flow path C can be configured such that a flow in which the biological particles P contained in the biological sample S are arranged substantially in a line is formed.
  • a channel structure including channel C may be designed to form a laminar flow.
  • the channel structure is designed so that a laminar flow is formed in which the flow of the biological sample S (sample flow) is surrounded by the flow of the sheath liquid.
  • the design of the flow channel structure may be appropriately selected by those skilled in the art, and known ones may be adopted.
  • the channel C may be formed in a flow channel structure such as a microchip (a chip having channels on the order of micrometers) or a flow cell.
  • the width of the channel C may be 1 mm or less, and particularly 10 ⁇ m or more and 1 mm or less.
  • the channel C and the channel structure including it may be made of a material such as plastic or glass.
  • the biological sample analyzer 6100 is configured such that the biological sample S flowing in the flow path C, particularly the biological particles P in the biological sample S, is irradiated with light from the light irradiation unit 6101 .
  • the biological sample analyzer 6100 may be configured such that the light irradiation point (interrogation point) for the biological sample S is in the flow channel structure in which the flow channel C is formed, or the light irradiation point may be configured to be outside the channel structure.
  • the former there is a configuration in which the light is applied to the channel C in the microchip or the flow cell. In the latter, the light may be applied to the biological particles P after exiting the flow path structure (especially the nozzle section thereof).
  • the light irradiation unit 6101 includes a light source unit that emits light and a light guide optical system that guides the light to the irradiation point.
  • the light source section includes one or more light sources.
  • the type of light source is, for example, a laser light source or an LED.
  • the wavelength of light emitted from each light source may be any wavelength of ultraviolet light, visible light, or infrared light.
  • the light guiding optics include optical components such as beam splitter groups, mirror groups or optical fibers. Also, the light guide optics may include a lens group for condensing light, for example an objective lens. There may be one or more irradiation points where the biological sample and the light intersect.
  • the light irradiation unit 6101 may be configured to condense light irradiated from one or different light sources to one irradiation point.
  • the detection unit 6102 includes at least one photodetector that detects light generated by irradiating the biological particles P with light.
  • the light to be detected is, for example, fluorescence or scattered light (eg, any one or more of forward scattered light, backscattered light, and side scattered light).
  • Each photodetector includes one or more photodetectors, such as a photodetector array.
  • Each photodetector may include one or more PMTs (photomultiplier tubes) and/or photodiodes such as APDs and MPPCs as light receiving elements.
  • the photodetector includes, for example, a PMT array in which a plurality of PMTs are arranged in a one-dimensional direction.
  • the detection unit 6102 may include an imaging device such as a CCD or CMOS.
  • the detection unit 6102 can acquire an image of the bioparticle P (for example, a bright-field image, a dark-field image, a fluorescence image, etc.) using the imaging element.
  • the detection unit 6102 includes a detection optical system that causes light of a predetermined detection wavelength to reach a corresponding photodetector.
  • the detection optical system includes a spectroscopic section such as a prism or a diffraction grating, or a wavelength separating section such as a dichroic mirror or an optical filter.
  • the detection optical system disperses, for example, the light generated by irradiating the bioparticle P with light, and the spectroscopic light is detected by a plurality of photodetectors that are larger in number than the fluorescent dyes with which the bioparticle P is labeled.
  • a flow cytometer including such a detection optical system is called a spectral flow cytometer.
  • the detection optical system for example, separates light corresponding to the fluorescence wavelength range of a specific fluorescent dye from light generated by light irradiation of the biological particle P, and detects the separated light with the corresponding photodetector. configured to allow
  • the detection unit 6102 can include a signal processing unit that converts the electrical signal obtained by the photodetector into a digital signal.
  • the signal processing unit may include an A/D converter as a device that performs the conversion.
  • a digital signal obtained by conversion by the signal processing unit can be transmitted to the information processing unit 6103 .
  • the digital signal can be handled by the information processing section 6103 as data related to light (hereinafter also referred to as “optical data”).
  • the optical data may be optical data including fluorescence data, for example. More specifically, the light data may be light intensity data, and the light intensity may be light intensity data of light containing fluorescence (which may include feature amounts such as Area, Height, Width, etc.) good.
  • the information processing unit 6103 includes, for example, a processing unit that processes various data (for example, optical data) and a storage unit that stores various data.
  • the processing unit can perform fluorescence leakage correction (compensation processing) on the light intensity data.
  • the processing unit performs fluorescence separation processing on the optical data and acquires light intensity data corresponding to the fluorescent dye.
  • the fluorescence separation process may be performed, for example, according to the unmixing method described in JP-A-2011-232259.
  • the processing unit may acquire morphological information of the biological particles based on the image acquired by the imaging device.
  • the storage unit may be configured to store the acquired optical data.
  • the storage unit may further be configured to store spectral reference data used in the unmixing process.
  • the information processing section 6103 can determine whether to sort the biological particles P based on the optical data and/or the morphological information. Then, the information processing section 6103 can control the sorting section 6104 based on the result of the determination, and sorting of the bioparticles P by the sorting section 6104 can be performed.
  • the information processing unit 6103 may be configured to output various data (for example, optical data and images).
  • the information processing section 6103 can output various data (for example, two-dimensional plots, spectrum plots, etc.) generated based on the optical data.
  • the information processing section 6103 may be configured to be able to receive input of various data, for example, it receives gating processing on the plot by the user.
  • the information processing unit 6103 can include an output unit (such as a display) or an input unit (such as a keyboard) for executing the output or the input.
  • the information processing unit 6103 may be configured as a general-purpose computer, and may be configured as an information processing device including a CPU, RAM, and ROM, for example.
  • the information processing unit 6103 may be included in the housing in which the light irradiation unit 6101 and the detection unit 6102 are provided, or may be outside the housing.
  • Various processing or functions by the information processing unit 6103 may be implemented by a server computer or cloud connected via a network.
  • the sorting unit 6104 sorts the biological particles P according to the determination result by the information processing unit 6103 .
  • the sorting method may be a method of generating droplets containing bioparticles by vibration, applying an electric charge to the droplets to be sorted, and controlling the traveling direction of the droplets with electrodes.
  • the sorting method may be a method of sorting by controlling the traveling direction of the bioparticles P in the channel structure.
  • the channel structure is provided with a control mechanism, for example, by pressure (jetting or suction) or electric charge.
  • a chip having a channel structure in which the channel C branches into a recovery channel and a waste liquid channel downstream thereof, and in which specific biological particles are recovered in the recovery channel. For example, a chip described in JP-A-2020-76736).
  • the present disclosure can have the following configurations. (1) a plurality of pixels arranged in a matrix; A control unit that performs TDI (Time Delay Integration) control on the plurality of pixels, Each said pixel is an optical pulse response unit that generates an optical pulse in response to incident light; a rewriting circuit that rewrites an initial value; and a counter unit that includes an addition circuit that adds information corresponding to the optical pulse to the initial value,
  • the control unit causes the information held in the counter unit to be written as an initial value to the counter unit included in the next-stage pixel in the column direction, and then writes the information obtained from the light pulse response unit.
  • An imaging device that adds information corresponding to the light pulse to the initial value.
  • each pixel further has a latch section for holding information input from the counter section; (2) the control unit writes the information input from the counter unit held in the latch unit as an initial value to the counter unit included in the next pixel in the column direction; The imaging device described.
  • the counter unit includes a plurality of flip-flops for each bit, (3) The imaging device according to (3), wherein one of the plurality of flip-flops provided for each bit also serves as the latch section.
  • each said pixel has two said counter units,
  • the control unit causes the information held in the first counter unit, which is one of the counter units, to be written as an initial value to the first counter unit included in the pixel on the next stage in the column direction. while the second counter portion is the other counter portion is written as an initial value to the second counter portion included in the next pixel in the column direction.
  • an element for improving waveform rounding of the control signal is inserted in a wiring through which a control signal input from the control unit to the plurality of pixels propagates.
  • imaging device Each pixel determines whether or not the counter section is saturated, and when it is determined that the counter section is saturated as a result of the determination, the information corresponding to the clock is transmitted instead of the information corresponding to the light pulse.
  • the imaging apparatus according to any one of (1) to (8), further comprising a determination unit that controls the counter unit to add to the initial value.
  • Each pixel determines whether or not the counter section is saturated, and when it is determined that the counter section is saturated as a result of the determination, the counter section is controlled to record the time code at this time.
  • the imaging device according to any one of (1) to (8), further comprising a determination unit.
  • (11) a plurality of pixels arranged in a matrix; A control unit that performs TDI (Time Delay Integration) control on the plurality of pixels, Each said pixel is an optical pulse response unit that generates an optical pulse in response to incident light; a switch unit connecting one of input terminals equal in number to the number of pixels included in a column line and one output terminal, and all the light pulse responses included in the column line via the switch unit; a counter unit for accumulating information according to the light pulse obtained from the unit; has The control section causes the switch section to sequentially select all the optical pulse response sections included in the column line one by one, thereby responding to the optical pulses obtained from all the optical pulse response sections.
  • TDI Time Delay Integration
  • an imaging device that causes the counter unit to integrate the information received.
  • Each pixel determines whether or not the counter section is saturated, and when it is determined that the counter section is saturated as a result of the determination, the information corresponding to the clock is transmitted instead of the information corresponding to the light pulse.
  • the imaging apparatus according to any one of (11) to (14), further comprising a determination unit that controls the counter unit to add to the initial value.
  • Each pixel determines whether or not the counter section is saturated, and when it is determined that the counter section is saturated as a result of the determination, the counter section is controlled to record the time code at this time.
  • the imaging device according to any one of (11) to (14), further comprising a determination unit.
  • a plurality of pixels arranged in a matrix a generation unit that generates image data by performing TDI (Time Delay Integration) processing using information obtained from a plurality of sets of pixel lines arranged in the row direction among the plurality of pixels, Each said pixel is an optical pulse response unit that generates an optical pulse in response to incident light; a counter unit for accumulating information according to the optical pulse obtained from the optical pulse response unit; An imaging device.
  • the counter unit is a digital counter.
  • each column line group the plurality of pixels included in the first column line are configured to detect red light, and the pixels included in the second column line are configured to detect red light. said plurality of pixels included in said column line of said column line are configured to detect green light and said plurality of pixels included in said third column line are configured to detect blue light (19 ).
  • the imaging device according to any one of (11) to (16), wherein the plurality of pixels included in a column line are configured to detect light in a common wavelength band with each other.
  • the plurality of pixels included in the first column line are configured to detect red light
  • the pixels included in the second column line are configured to detect red light.
  • the plurality of pixels included in the column line of 21 are configured to detect green light
  • the plurality of pixels included in the third column line are configured to detect blue light (21 ).
  • the plurality of pixels included in the first column line are configured to detect red light
  • the pixels included in the second column line are configured to detect red light
  • the plurality of pixels included in the column line of 23 are configured to detect green light
  • the plurality of pixels included in the third column line are configured to detect blue light (23 ).
  • an imaging device that acquires image data by imaging; a processing unit that processes the image data obtained by the imaging device,
  • the imaging device is a plurality of pixels arranged in a matrix; a control unit that performs TDI (Time Delay Integration) control on the plurality of pixels; an output unit that outputs the image data obtained by the TDI control to the processing unit;
  • Each said pixel is an optical pulse response unit that generates an optical pulse in response to incident light; a rewriting circuit that rewrites an initial value; and a counter unit that includes an addition circuit that adds information corresponding to the optical pulse to the initial value,
  • the control unit causes the information held in the counter unit to be written as an initial value to the counter unit included in the next-stage pixel in the column direction, and then writes the information obtained from the light pulse response unit.
  • An information processing system that adds information corresponding to the optical pulse to the initial value.
  • an imaging device that acquires image data by imaging; a processing unit that processes the image data obtained by the imaging device, The imaging device is a plurality of pixels arranged in a matrix; a control unit that performs TDI (Time Delay Integration) control on the plurality of pixels; an output unit that outputs the image data obtained by the TDI control to the processing unit;
  • Each said pixel is an optical pulse response unit that generates an optical pulse in response to incident light; a switch unit connecting one of input terminals equal in number to the number of pixels included in a column line and one output terminal, and all the light pulse responses included in the column line via the switch unit; a counter unit for accumulating information according to the light pulse obtained from the unit; has
  • the control section causes the switch section to sequentially select all the optical pulse response sections included in the column line one by one, thereby responding to the optical pulses obtained from all the optical pulse response sections.
  • an information processing system that causes the counter unit to add up the information received.
  • an imaging device that acquires image data by imaging; a processing unit that processes the image data obtained by the imaging device, The imaging device is a plurality of pixels arranged in a matrix; a generation unit that generates the image data by performing TDI (Time Delay Integration) processing using information obtained from a plurality of sets of pixel lines arranged in a row direction among the plurality of pixels. death, Each said pixel is an optical pulse response unit that generates an optical pulse in response to incident light; a counter unit for accumulating information according to the optical pulse obtained from the optical pulse response unit; An information processing system.
  • TDI Time Delay Integration
  • the information held in the counter section is included in the next pixel in the column direction.
  • information corresponding to the optical pulse obtained from the optical pulse response section is added to the initial value.
  • the information held in the counter section after the addition is written as the initial value to the counter section included in the next-stage pixel in the column direction.
  • addition processing can be performed without performing AD conversion processing.
  • the pixel data obtained in this way is low-noise data, there is no need to perform CDS processing. Therefore, it is possible to provide an imaging apparatus that does not require AD conversion processing or CDS processing.
  • the switch section sequentially selects all the light pulse response sections included in the column lines one by one.
  • the counter unit accumulates the information corresponding to the light pulses obtained from all the light pulse response units.
  • addition processing can be performed without performing AD conversion processing.
  • the pixel data obtained in this way is low-noise data, there is no need to perform CDS processing. Therefore, it is possible to provide an imaging apparatus that does not require AD conversion processing or CDS processing.
  • the imaging device in each pixel, information corresponding to the light pulse obtained from the light pulse response unit is integrated, and a plurality of Image data is generated by performing TDI processing using information (integrated value) obtained from a plurality of sets of pixel lines arranged in the row direction among pixels.
  • TDI processing can be performed without performing AD conversion processing.
  • the pixel data obtained in this way is low-noise data, there is no need to perform CDS processing. Therefore, it is possible to provide an imaging apparatus that does not require AD conversion processing or CDS processing.
  • the effects of the present disclosure are not necessarily limited to the effects described herein, and may be any of the effects described herein.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本開示の一側面に係る撮像装置は、行列状に配置された複数の画素と、複数の画素に対してＴＤＩ制御を行う制御部とを備えている。各画素は、光入射に応じて光パルスを生成する光パルス応答部と、カウンタ部とを有している。カウンタ部は、初期値を書き換える書き換え回路と、初期値に対して光パルスに応じた情報を加算する加算回路とを含む。制御部は、カウンタ部に保持されている情報を、列方向の次段の画素に含まれるカウンタ部に対して初期値として書き込ませた後、光パルス応答部から得られた光パルスに応じた情報を初期値に加算させる。

Description

撮像装置および情報処理システム
　本開示は、ＴＤＩ（Time Delay Integration；線形時間遅延積分）処理を行う撮像装置および情報処理システムに関する。
　従来より、ＦＡ（Factory Automation）や空撮、医療の分野において、ＴＤＩセンサが用いられている。このＴＤＩセンサは、被写体の移動速度に合わせて時間をずらしながら、電荷量を積分するＴＤＩ処理を行うセンサである。例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）を用いたＴＤＩセンサが、以下の特許文献１等に記載されている。
特開２０２１－３４８６２号公報
　ところで、従来のＴＤＩセンサでは、ＡＤ変換処理や、相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）処理が行われるので、ラインレートがＡＤ変換時間やＣＤＳ処理時間に律速され、ラインレートの上限が数１００ｋＨｚ程度に制限されてしまう。また、ＣＤＳ処理にはフレームメモリが必要となるので、チップコストを抑えることが難しい。従って、ＡＤ変換処理やＣＤＳ処理を必要としない撮像装置および情報処理システムを提供することが望ましい。
　本開示の第１の側面に係る撮像装置は、行列状に配置された複数の画素と、複数の画素に対してＴＤＩ制御を行う制御部とを備えている。各画素は、光入射に応じて光パルスを生成する光パルス応答部と、カウンタ部とを有している。カウンタ部は、初期値を書き換える書き換え回路と、初期値に対して光パルスに応じた情報を加算する加算回路とを含む。制御部は、カウンタ部に保持されている情報を、列方向の次段の画素に含まれるカウンタ部に対して初期値として書き込ませた後、光パルス応答部から得られた光パルスに応じた情報を初期値に加算させる。
　本開示の第２の側面に係る情報処理システムは、撮像により画像データを取得する撮像装置と、撮像装置で得られた画像データを処理する処理部とを備えている。本開示の第２の側面に係る情報処理システムにおいて、撮像装置は、行列状に配置された複数の画素と、複数の画素に対してＴＤＩ制御を行う制御部と、ＴＤＩ制御により得られた画像データを処理部に出力する出力部とを有している。各画素は、光入射に応じて光パルスを生成する光パルス応答部と、カウンタ部とを有している。カウンタ部は、初期値を書き換える書き換え回路と、初期値に対して光パルスに応じた情報を加算する加算回路とを含む。制御部は、カウンタ部に保持されている情報を、列方向の次段の画素に含まれるカウンタ部に対して初期値として書き込ませた後、光パルス応答部から得られた光パルスに応じた情報を初期値に加算させる。
　本開示の第１の側面に係る撮像装置および本開示の第２の側面に係る情報処理システムでは、各画素において、カウンタ部に保持されている情報が、列方向の次段の画素に含まれるカウンタ部に対して初期値として書き込まれた後、光パルス応答部から得られた光パルスに応じた情報が初期値に加算される。これにより、加算後にカウンタ部に保持されている情報が、列方向の次段の画素に含まれるカウンタ部に対して、初期値として書き込まれる。その結果、ＡＤ変換処理を行うことなく、加算処理を行うことができる。また、このようにして得られた画素データは低ノイズのデータであるので、ＣＤＳ処理を行う必要がない。
　本開示の第３の側面に係る撮像装置は、行列状に配置された複数の画素と、複数の画素に対してＴＤＩ制御を行う制御部とを備えている。各画素は、光入射に応じて光パルスを生成する光パルス応答部と、スイッチ部と、カウンタ部とを有している。スイッチ部は、列ラインに含まれる画素の数と等しい数の入力端子のうちの１つと、１つの出力端子とを接続する。カウンタ部は、スイッチ部を介して、列ラインに含まれる全ての光パルス応答部から得られた光パルスに応じた情報を積算する。制御部は、スイッチ部に、列ラインに含まれる全ての光パルス応答部を１つずつ順次選択させることにより、全ての光パルス応答部から得られた光パルスに応じた情報の積算をカウンタ部に対して行わせる。
　本開示の第４の側面に係る情報処理システムは、撮像により画像データを取得する撮像装置と、撮像装置で得られた画像データを処理する処理部とを備えている。本開示の第４の側面に係る情報処理システムにおいて、撮像装置は、行列状に配置された複数の画素と、複数の画素に対してＴＤＩ制御を行う制御部と、ＴＤＩ制御により得られた画像データを処理部に出力する出力部とを有している。各画素は、光入射に応じて光パルスを生成する光パルス応答部と、スイッチ部と、カウンタ部とを有している。スイッチ部は、列ラインに含まれる画素の数と等しい数の入力端子のうちの１つと、１つの出力端子とを接続する。カウンタ部は、スイッチ部を介して、列ラインに含まれる全ての光パルス応答部から得られた光パルスに応じた情報を積算する。制御部は、スイッチ部に、列ラインに含まれる全ての光パルス応答部を１つずつ順次選択させることにより、全ての光パルス応答部から得られた光パルスに応じた情報の積算をカウンタ部に対して行わせる。
　本開示の第３の側面に係る撮像装置および本開示の第４の側面に係る情報処理システムでは、スイッチ部によって、列ラインに含まれる全ての光パルス応答部が１つずつ順次選択されることにより、全ての光パルス応答部から得られた光パルスに応じた情報の積算がカウンタ部において行われる。これにより、ＡＤ変換処理を行うことなく、加算処理を行うことができる。また、このようにして得られた画素データは低ノイズのデータであるので、ＣＤＳ処理を行う必要がない。
　本開示の第５の側面に係る撮像装置は、行列状に配置された複数の画素と、複数の画素のうち、行方向に並んで配置された複数組の画素ラインから得られた情報を用いてＴＤＩ処理を行うことで画像データを生成する生成部とを備えている。各画素は、光入射に応じて光パルスを生成する光パルス応答部と、光パルス応答部から得られた光パルスに応じた情報を積算するカウンタ部とを有している。
　本開示の第６の側面に係る情報処理システムは、撮像により画像データを取得する撮像装置と、撮像装置で得られた画像データを処理する処理部とを備えている。本開示の第６の側面に係る情報処理システムにおいて、撮像装置は、行列状に配置された複数の画素と、複数の画素のうち、行方向に並んで配置された複数組の画素ラインから得られた情報を用いてＴＤＩ処理を行うことで画像データを生成する生成部とを備えている。各画素は、光入射に応じて光パルスを生成する光パルス応答部と、光パルス応答部から得られた光パルスに応じた情報を積算するカウンタ部とを有している。
　本開示の第５の側面に係る撮像装置および本開示の第６の側面に係る情報処理システムでは、各画素において、光パルス応答部から得られた光パルスに応じた情報が積算され、複数の画素のうち、行方向に並んで配置された複数組の画素ラインから得られた情報（積算値）を用いてＴＤＩ処理を行うことで画像データが生成される。これにより、ＡＤ変換処理を行うことなく、ＴＤＩ処理を行うことができる。また、このようにして得られた画素データは低ノイズのデータであるので、ＣＤＳ処理を行う必要がない。
本開示の一実施の形態に係る撮像装置の機能ブロック例を表す図である。 図１の固体撮像素子の概略構成例を表す図である。 図１の画素の回路構成例を表す図である。 図３のカウンタ部の概略構成例を表す図である。 図１の固体撮像素子が基板上に形成されている様子を表す図である。 図１の固体撮像素子の制御方法の一例を表すタイミング図である。 図３のカウンタ部の概略構成の一変形例を表す図である。 図３のカウンタ部の概略構成の一変形例を表す図である。 図１の固体撮像素子が積層基板に形成されている様子を表す図である。 図１の画素の回路構成の一変形例を表す図である。 図１の画素の回路構成の一変形例を表す図である。 図１の画素の回路構成の一変形例を表す図である。 図１の画素の回路構成の一変形例を表す図である。 図１３の画素を備えた固体撮像素子の制御方法の一例を表すタイミング図である。 図１３の検出部の回路構成の一例を表す図である。 図１３の検出部の制御方法の一例を表すタイミング図である。 図１の画素の回路構成の一変形例を表す図である。 図１７の画素を備えた固体撮像素子の制御方法の一例を表すタイミング図である。 図３，図１２，図１３の検出部に制御信号を入力する回路の一例を表す図である。 図３，図１２，図１３の検出部に制御信号を入力する回路の一例を表す図である。 図１の画素の回路構成の一変形例を表す図である。 図２１の画素を備えた固体撮像素子の制御方法の一例を表すタイミング図である。 低照度の光が入射したときのカウントの様子を表す図である。 中照度の光が入射したときのカウントの様子を表す図である。 高照度の光が入射したときのカウントの様子を表す図である。 図１の画素の回路構成の一変形例を表す図である。 図２６の画素を備えた固体撮像素子におけるデータパターンを説明するための図である。 図２６の画素を備えた固体撮像素子におけるスイッチ切り替えを説明するための図である。 図２６の画素を備えた固体撮像素子におけるデータ出力を説明するための図である。 図１の画素の回路構成の一変形例を表す図である。 図３０の画素を備えた固体撮像素子におけるスイッチ切り替えを説明するための図である。 図３０の画素を備えた固体撮像素子におけるデータ出力を説明するための図である。 図１の固体撮像素子の概略構成の一変形例を表す図である。 図１の固体撮像素子の概略構成の一変形例を表す図である。 図１の画素の回路構成の一変形例を表す図である。 図３５の画素を備えた固体撮像素子の制御方法の一例を表すタイミング図である。 図３，図４，図７，図８，図１０，図１２，図１３，図１７，図２１，図２６，図３０，図３５の光パルス応答部の概略構成例を表す図である。 図３，図４，図７，図８，図１０，図１２，図１３，図１７，図２１，図２６，図３０，図３５の光パルス応答部の概略構成例を表す図である。 図１の撮像装置を備えたファクトリーオートメーションの一例を表す図である。 図１の撮像装置を備えた生体試料分析装置の一例を表す図である。
　以下、本開示を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態（図１～図６）
２．変形例（図７～図３８）
３．適用例（図３９，図４０）
 
＜１．実施の形態＞
[構成]
　図１は、本開示の一実施の形態に係る撮像装置１００の機能ブロック例を表したものである。撮像装置１００は、例えば、図１に示したように、撮像により画像データを取得する装置であり、光学系１１０、固体撮像素子１２０、制御部１３０および通信部１４０を備えている。
　光学系１１０は、入射光を集光して固体撮像素子１２０に導くものである。固体撮像素子１２０は、撮像により画像データを取得するものであり、撮像により得られた画像データを、通信部１４０を介して外部に出力する。固体撮像素子１２０は、後述の複数の画素１０を有している。複数の画素１０は、有効画素領域において２次元配置されている。通信部１４０は、外部機器と通信を行うインターフェースであり、固体撮像素子１２０で得られた画像データを外部機器に出力する。
　制御部１３０は、固体撮像素子１２０を制御して、撮像により固体撮像素子１２０に画像データを取得させるものである。制御部１３０は、固体撮像素子１２０（後述の複数の画素１０）に対してＴＤＩ（Time Delay Integration）制御を行う。制御部１３０は、例えば、撮像タイミングを示す垂直同期信号や、後述の検出部１２を制御する制御信号φ１，φ２，φ３を固体撮像素子１２０に供給する。制御部１３０は、例えば、行方向に並んで配置された複数の画素１０（行ライン）を同時に選択することにより、選択された行ラインで得られた複数の画素データを次段（次の行）の行ラインに出力させる。このとき、制御部１３０は、例えば、所定の周期で複数の行ラインを順次、選択する。複数の行ラインの選択周期が、固体撮像素子１２０における撮像周期に対応する。撮像装置１００が、撮像対象物の速度を計測する計測部を備えている場合、制御部１３０は、計測部で得られた速度データに基づく周期で複数の画素１０（行ライン）を選択してもよい。制御部１３０は、例えば、撮像対象物が画素選択の１周期の間に列方向の画素ピッチ分だけ移動するように、画素選択の周期の大きさを設定してもよい。
　図２は、固体撮像素子１２０の概略構成例を表したものである。固体撮像素子１２０は、ＴＤＩセンサを備えており、高感度・低ノイズの画像データを取得する。固体撮像素子１２０は、例えば、図２に示したように、画素アレイ部１２１およびインターフェース部１２２を有している。画素アレイ部１２１は、光電変換を行う複数の画素１０を有している。複数の画素１０は、有効画素領域において行列状に配置されている。固体撮像素子１２０において、撮像対象物が、例えば、画素アレイ部１２１に対して列方向（図２の紙面上下方向）に一定の速度で移動することが前提となっている。インターフェース部１２２は、例えば、列方向に並んで配置された複数の画素１０（列ライン）から得られた複数の画素データの和を列ラインごとに取得する。
　図３は、画素１０の回路構成例を表したものである。画素１０は、例えば、図３に示したように、光パルス応答部１１および検出部１２を有している。光パルス応答部１１は、光入射に応じて光パルスを生成する。光パルス応答部１１は、例えば、受光部１１ｂおよびクエンチ部１１ａを含む。
　受光部１１ｂは、アバランシェフォトダイオード（ＡＰＤ）を含んでいる。ガイガーモードのＡＰＤでは、端子間に降伏電圧以上の電圧が印可されると、単一フォトンの入射でアバランシェ現象が発生する。単一フォトンをアバランシェ現象で増倍させるＡＰＤは、シングルフォトンアバランシェダイオード（ＳＰＡＤ）と呼ばれる。各画素１０において、光パルス応答部１１は、例えば、ＳＰＡＤを含んでいる。クエンチ部１１ａは、受光部１１ｂに印加される電圧を降伏電圧まで下げることによって、アバランシェ現象を止める機能（クエンチ）を有する。クエンチ部１１ａは、さらに、受光部１１ｂに印加される電圧を降伏電圧以上のバイアス電圧にすることによって、受光部１１ｂで再びフォトンの検出を行えるようにする機能を有する。クエンチ部１１ａは、例えば、ＭＯＳトランジスタを含む。クエンチ部１１ａは、例えば、抵抗器であってもよい。
　クエンチ部１１ａの一端（例えば、ＭＯＳトランジスタのソース）は、固定電圧ＶＤＤが印可される電源線Ｖｄｄに接続されている。一方、クエンチ部１１ａの他端（例えば、ＭＯＳトランジスタのドレイン）は、信号線Ｌ１を介して受光部１１ｂの一端（例えば、ＡＰＤのカソード）に接続されている。受光部１１ｂの他端（例えば、ＡＰＤのカソード）は、例えば、基準電圧Ｖａｎが印可される電源線Ｖｓｓに接続されている。受光部１１ｂに、降伏電圧以上の電圧が印可されるよう、固定電圧ＶＤＤおよび基準電圧Ｖａｎの値が設定されている。信号線Ｌ１は、クエンチ部１１ａの他端（例えば、ＭＯＳトランジスタのドレイン）と、受光部１１ｂの一端（例えば、ＡＰＤのカソード）とに接続されている。
　各画素１０において、検出部１２は、カウンタ部１２ｂを含んでいる。２行目以降の行ラインに含まれる各画素１０において、検出部１２は、スイッチ部１２ａ、カウンタ部１２ｂ、スイッチ部１２ｃ、ラッチ部１２ｄおよびスイッチ部１２ｅを含んでいる。１行目の行ラインに含まれる各画素１０において、検出部１２は、スイッチ部１２ａ、カウンタ部１２ｂ、スイッチ部１２ｃおよびラッチ部１２ｄを含んでいる。なお、１行目の行ラインに含まれる各画素１０において、検出部１２は、さらに、スイッチ部１２ｅを含んでいてもよい。
　スイッチ部１２ａの一端は信号線Ｌ１に接続されている。スイッチ部１２ａの他端はカウンタ部１２ｂの入力端（後述の加算回路の入力端）に接続されている。スイッチ部１２ａは、信号線Ｌ１とカウンタ部１２ｂの入力端との継断を制御する。カウンタ部１２ｂは、例えば、図４に示したような、ｋビット（ｋ≧１）のデジタルカウンタである。デジタルカウンタは、ラッチ回路等を含んで構成されたデジタル回路である。カウンタ部１２ｂは、前段（１つ前の行）の行ラインに含まれる画素１０のラッチ部１２ｄからの信号（書き換え信号）入力により初期値を書き換える回路（書き換え回路）と、初期値に対して、光パルス応答部１１からの入力信号（加算信号）を加算する回路（加算回路）とを含んでいる。
　スイッチ部１２ｃの一端はカウンタ部１２ｂの出力端（加算回路の出力端）に接続されている。スイッチ部１２ｃの他端はラッチ部１２ｄの入力端に接続されている。スイッチ部１２ｃは、カウンタ部１２ｂの出力端とラッチ部１２ｄの入力端との継断を制御する。ラッチ部１２ｄは、例えば、図４に示したような、ｋビット（ｋ≧１）の情報を保持することの可能なデジタル回路である。ラッチ部１２ｄの出力端は、次段（次の行）の行ラインに含まれる画素１０のスイッチ部１２ｅの一端に接続されている。ラッチ部１２ｄは、保持している情報を、次段の行ラインに含まれる画素１０のスイッチ部１２ｅを介して、次段の行ラインに含まれる画素１０のカウンタ部１２ｂ（書き換え回路の入力端）に出力する。ラッチ部１２ｄは、保持している情報を、次段の行ラインに含まれる画素１０のカウンタ部１２ｂに対して初期値として書き込む。スイッチ部１２ｅの一端は、前段（１つ前の行）の行ラインに含まれる画素１０のラッチ部１２ｄの出力端に接続されている。スイッチ部１２ｅの他端は、カウンタ部１２ｂの入力端（書き換え回路の入力端）に接続されている。
　固体撮像素子１２０は、例えば、図５に示したように、１つの半導体基板２０上に形成されている。このとき、半導体基板２０の表面には、複数の画素１０が行列状に配置された有効画素領域が形成されている。半導体基板２０の表面において、有効画素領域の周囲には、例えば、インターフェース部１２２等が実装されている。
［動作］
　次に、撮像装置１００の動作について説明する。図６は、固体撮像素子１２０制御方法の一例を表すタイミング図である。制御部１３０は、制御信号φ１をＨｉｇｈにすることにより、各画素１０のスイッチ部１２ａをオンする。これにより、アバランシェ現象が発生している受光部１１ｂからカウンタ部１２ｂにフォトンが入力される。続いて、制御部１３０は、所定の露光期間が経過したときに、制御信号φ１をｌｏｗにすることにより、各画素１０のスイッチ部１２ａをオフする。これにより、受光部１１ｂからカウンタ部１２ｂへのフォトンの入力が停止する。このとき、カウンタ部１２ｂでは、入力されたフォトンの数に応じた情報が初期値に加算され、それにより得られる情報（保持情報）が保持される。
　続いて、制御部１３０は、制御信号φ２をＨｉｇｈにすることにより、各画素１０のスイッチ部１２ｃをオンする。これにより、カウンタ部１２ｂは、カウンタ部１２ｂに保持されている情報（保持情報）を、スイッチ部１２ｃを介して、ラッチ部１２ｄに出力する。ラッチ部１２ｄは、カウンタ部１２ｂから入力された情報（保持情報）を保持する。その後、制御部１３０は、制御信号φ２をｌｏｗにすることにより、各画素１０のスイッチ部１２ｃをオフする。続いて、制御部１３０は、制御信号φ３をＨｉｇｈにすることにより、各画素１０のスイッチ部１２ｅをオンする。これにより、ラッチ部１２ｄは、ラッチ部１２ｄに保持されている情報（保持情報）を、スイッチ部１２ｅを介して、カウンタ部１２ｂに出力する。カウンタ部１２ｂは、ラッチ部１２ｄから入力された情報（保持情報）を初期値として保持する。
　このようにして、前段の行ラインの画素データが次段の行ラインに転送されるとともに、前段の行ラインの画素データと次段の行ラインの画素データとが互いに足し合わされる。このように、制御部１３０は、カウンタ部１２ｂに保持されている情報を、列方向の次段の画素１０に含まれるカウンタ部１２ｂに対して初期値として書き込ませた後、光パルス応答部１１から得られた光パルスに応じた情報を初期値に加算させる。また、制御部１３０は、ラッチ部１２ｄに保持されている、カウンタ部１２ｂから入力された情報を、列方向の次段の画素１０に含まれるカウンタ部１２ｂに対して初期値として書き込ませる。
　制御部１３０は、これを繰り返し実行することにより、列方向に並んで配置された複数の画素１０（列ライン）から得られた複数の画素データの、列ラインごとの和をインターフェース部１２２に出力させる。
［効果］
　　次に、撮像装置１００の効果について説明する。
　本実施の形態では、各画素１０においてカウンタ部１２ｂに保持されている情報が、次段（次の行）の行ラインに含まれるカウンタ部１２ｂに対して、初期値として書き込まれ、光入射に応じて光パルス応答部１１から得られた情報がカウンタ部１２ｂの初期値に加算される。これにより、加算後にカウンタ部１２ｂに保持されている情報が、次段（次の行）の行ラインに含まれるカウンタ部１２ｂに対して、初期値として書き込まれる。その結果、ＡＤ変換処理を行うことなく、加算処理を行うことができる。また、このようにして得られた画素データは低ノイズのデータであるので、ＣＤＳ処理を行う必要がない。従って、ＡＤ変換処理やＣＤＳ処理を必要としない撮像装置１００を提供することができる。
　本実施の形態では、ラッチ部１２ｄに保持されている、カウンタ部１２ｂから入力された情報が、列方向の次段の画素１０に含まれるカウンタ部１２ｂに対して初期値として書き込まれる。このように、２つのカウンタ部１２ｂの間にラッチ部１２ｄを設けることで、簡易な制御で画像データの転送を実現することができる。
＜２．変形例＞
　次に、上記実施の形態に係る固体撮像素子１２０の変形例について説明する。
［変形例Ａ］
　カウンタ部１２ｂにおいて、上位ビットのカウンタの更新周波数は低い。スイッチ部１２ｃにおいて、カウンタ部１２ｂの上位ビットに接続されたスイッチについても動作周波数は低い。ラッチ部１２ｄにおいて、カウンタ部１２ｂの上位ビットに接続されたラッチについても動作周波数は低い。スイッチ部１２ｅにおいて、カウンタ部１２ｂの上位ビットに接続されたスイッチについても動作周波数は低い。
　そこで、上記実施の形態において、カウンタ部１２ｂの上位ビットと、スイッチ部１２ｃ、ラッチ部１２ｄおよびスイッチ部１２ｅのうち、カウンタ部１２ｂの上位ビットに接続された部分とが、例えば、図７に示したように、固体撮像素子１２０における、画素アレイ部１２１の形成領域外（アレイ外領域Ｒ２）に形成されていてもよい。このとき、カウンタ部１２ｂの上位ビット以外のビットと、スイッチ部１２ｃ、ラッチ部１２ｄおよびスイッチ部１２ｅのうち、カウンタ部１２ｂの上位ビット以外のビットに接続された部分とは、例えば、図７に示したように、固体撮像素子１２０における、画素アレイ部１２１の形成領域（アレイ領域Ｒ１）に形成されていてもよい。カウンタ部１２ｂの上位ビットの動作周波数は低いため、カウンタ部１２ｂの上位ビットを制御する信号に遅延が生じた場合であっても、その遅延が問題にならない場合があるからである。また、このように、カウンタ部１２ｂの上位ビット等をアレイ外領域Ｒ２に形成することにより、アレイ領域Ｒ１の面積を削減することができる。
［変形例Ｂ］
　列方向に並んで配置された複数の画素１０（列ライン）において、カウンタ部１２ｂのカウンタ値は、列ライン後段に向かうについて大きくなる。そのため、カウンタ部１２ｂのカウンタ値が列ライン後段において飽和する可能性がある。
　そこで、上記実施の形態およびその変形例において、カウンタ部１２ｂ、スイッチ部１２ｃ、ラッチ部１２ｄおよびスイッチ部１２ｅは、ビット数が、例えば、図８に示したように、列ラインの初段と比べて列ラインの後段の方が大きくなるように構成されていてもよい。このようにすることで、列ライン全体でビット数を大きくした場合と比べて、回路規模を抑えつつ、カウンタ部１２ｂの飽和を防ぐことができる。
［変形例Ｃ］
　上記実施の形態およびその変形例において、固体撮像素子１２０が、積層された複数の半導体基板に分散して形成されていてもよい。固体撮像素子１２０が、例えば、図９に示したように、積層された２枚の半導体基板２１，２２に分散して形成されていてもよい。このとき、各画素１０のうち、受光部１１ｂ以外の部分（以下、「回路２１ａ」と称する。）が第１半導体基板２１上に形成されてもよい。また、各画素１０のうち、受光部１１ｂを含む部分（以下、「回路２２ａ」と称する。）が第２半導体基板２２上に形成されてもよい。回路２１ａと、回路２２ａとは、例えば、回路２１ａに接続されたパッド電極２１ｂと回路２２ａに接続されたパッド電極２２ｂとを互いに接合することにより電気的に接続されてもよい。
［変形例Ｄ］
　上記実施の形態およびその変形例において、各画素１０の光パルス応答部１１は、例えば、図１０に示したように、複数の副画素１１－１と、複数の副画素１１－１の出力に接続された加算部１１－２とを有していてもよい。
　各副画素１１－１は、クエンチ部１１ａ、受光部１１ｂおよびパルス生成部１１ｃを有している。パルス生成部１１ｃは信号線Ｌ１に接続されており、パルス生成部１１ｃには、受光部１１ｂから出力されたフォトンが入力される。パルス生成部１１ｃは、受光部１１ｂから入力されたフォトンに対してパルスを生成し、加算部１１－２に出力する。加算部１１－２は、複数の副画素１１－１から入力されたパルスをカウントし、それにより得られたカウント値に応じた数のパルスを検出部１２に出力する。このように、複数の副画素１１－１と加算部１１－２とを用いることで感度の高い画像を得ることができる。
［変形例Ｅ］
　上記変形例Ｄにおいて、パルス生成部１１ｃが、例えば、図１１に示したように、省略されていてもよい。このとき、加算部１１－２は、各副画素１１－１から入力されたフォトンをカウントし、それにより得られたカウント値に応じた数のパルスを検出部１２に出力する。このようにした場合であっても、加算部１１－２による加算で得られた画素データを用いることで感度の高い画像を得ることができる。
［変形例Ｆ］
　上記実施の形態およびその変形例の列ラインにおいて、例えば、図１２に示したように、奇数ラインの画素１０ごとに、ラッチ部１２ｄおよびスイッチ部１２ｃが省略されてもよい。このようにした場合であっても、制御部１３０が、例えば、図６に示したタイミングで固体撮像素子１２を制御することにより、ＡＤ変換処理やＣＤＳ処理を必要としない撮像装置１００を提供することができる。
［変形例Ｇ］
　上記実施の形態およびその変形例の列ラインにおいて、例えば、図１３に示したように、全ての画素１０において、ラッチ部１２ｄおよびスイッチ部１２ｃが省略された検出部１２Ａが設けられていてもよい。このようにした場合には、制御部１３０は、例えば、図１４に示したタイミングで制御信号φ２＿０，φ２＿１，φ２＿２，φ２＿３を固体撮像素子１２に入力することにより、ＡＤ変換処理やＣＤＳ処理を必要としない撮像装置１００を提供することができる。
　図１５は、検出部１２Ａの回路構成の一例を表したものである。検出部１２Ａは、直列に接続された複数の１ビットカウンタと、制御信号（SHIFT_PULSE, PC_PULSE_i(i=A,B…))の、複数の１ビットカウンタへの入力を制御するマルチプレクサ（以下、「第１のマルチプレクサ」と称する）およびＮＯＴ回路とを含んで構成されている。
　１ビットカウンタは、例えば、複数の（２つの）ＤラッチからなるＤフリップフロップと、Ｄフリップフロップのデータ入力端子に接続されたマルチプレクサ（以下、「第２のマルチプレクサ」と称する）とを含んで構成されている。つまり、検出部１２Ａは、ビットごとにＤフリップフロップを有している。
　第１のマルチプレクサの出力がＤフリップフロップの前段のＤラッチのクロックとして入力される。第１のマルチプレクサの出力を反転させた出力（ＮＯＴ回路の出力）がＤフリップフロップの後段のＤラッチのクロックとして入力される。第１のマルチプレクサには、第１のマルチプレクサと同じ段（同じ行）のＤフリップフロップの出力と、前段（前の行）の行ラインに含まれるＤフリップフロップの出力とが入力される。制御部１３０は、例えば、図１６に示したタイミングで、制御信号（SHIFT_PULSE, PC_PULSE_i(i=A,B…))を検出部１２Ａに出力する。このとき、１ビットカウンタごとに設けられたＤフリップフロップは、ラッチ部を兼ねていることがわかる。これにより、回路規模の増大を抑えることができる。
［変形例Ｈ］
　上記実施の形態およびその変形例において、各画素１０は、複数の検出部１２を有していてもよい。各画素１０は、例えば、図１７に示したように、２つの検出部１２と、２つの検出部１２の出力値を加算する加算部１６とを有していてもよい。
　このとき、２つの検出部１２は、共通の光パルス応答部１１に接続されており、列ラインに含まれる複数の画素１０において、一方の検出部１２が一列に接続されており、他方の検出部１２も一列に接続されている。制御部１３０は、一方の検出部１２（以下、「検出部１２Ｌ」と称する。）に保持されている情報を、列方向の次段の画素１０に含まれる検出部１２Ｌに対して初期値として書き込ませている間に、他方の検出部１２（以下、「検出部１２Ｒ」と称する。）に保持されている情報を、列方向の次段の画素１０に含まれる検出部１２Ｒに対して初期値として書き込ませる。
　制御部１３０は、例えば、図１８に示したように、１ライン周期において露光を前段と後段に分けて行う。制御部１３０は、例えば、前段の露光後（後段の露光中）に、列ラインに含まれる複数の画素１０における一方の検出部１２に順次制御信号φ２，φ３を出力する。制御部１３０は、さらに、例えば、後段の露光後（前段の露光中）に、列ラインに含まれる複数の画素１０における他方の検出部１２に順次制御信号φ２’，φ３’を出力する。このようにすることで、上記実施の形態のような１ライン周期において露光を前段だけ行う場合と比べて、未露光時間を大幅に削減することができる。その結果、より高感度の撮像装置１００を提供することができる。
［変形例Ｉ］
　上記実施の形態およびその変形例において、制御部１３０から各検出部１２に出力される制御信号（例えば、制御信号φ１，φ２，φ３）の、配線抵抗等に起因する波形なまりを改善するために、例えば、図１９に示したように、配線の所定の箇所にリピータ３１が設けられていてもよい。リピータ３１は、制御部１３０から複数の画素１０に対して入力する制御信号が伝搬する配線に挿入されている。また、例えば、図２０に示したように、配線の所定の箇所に、リピータ３１の代わりにシフトレジスタ３２が設けられていてもよい。このように、リピータ３１やシフトレジスタ３２を設けることにより、制御部１３０から各検出部１２までの距離によらない制御パルスを検出部１２に入力することができる。その結果、各画素１０における露光時間を揃えることができる。
［変形例Ｊ］
　上記実施の形態およびその変形例において、各検出部１２は、例えば、図２１に示したように、カウンタ部１２ｂが飽和したか否かを判定するＯＦ判定部１２ｈを有していてもよい。ＯＦ判定部１２ｈは、カウンタ部１２ｂのカウント値が所定の閾値以下のとき、カウンタ部１２ｂが飽和していないと判断し、例えば、ＬｏｗレベルのＦＬＡＧ（＝０）を出力する。ＯＦ判定部１２ｈは、カウンタ部１２ｂのカウント値が所定の閾値を超えたとき、カウンタ部１２ｂが飽和していると判断し、例えば、ＨｉｇｈレベルのＦＬＡＧ（＝１）を出力する。
　２行目以降の行ラインに含まれる各画素１０において、各検出部１２は、例えば、図２１に示したように、スイッチ部１２ａ，１２ｃ，１２ｅ，１２ｇ，１２ｉ、マルチプレクサ１２ｆ、カウンタ部１２ｂ、ＯＦ判定部１２ｈおよびラッチ部１２ｄ，１２ｊを含んでいる。１行目の行ラインに含まれる各画素１０において、検出部１２は、例えば、図２１に示したように、スイッチ部１２ａ，１２ｃ，１２ｉ、マルチプレクサ１２ｆ、カウンタ部１２ｂ、ＯＦ判定部１２ｈおよびラッチ部１２ｄ，１２ｊを含んでいる。
　スイッチ部１２ａの一端は信号線Ｌ１に接続されている。スイッチ部１２ａの他端はマルチプレクサ１２ｆの入力端に接続されている。スイッチ部１２ａは、信号線Ｌ１とマルチプレクサ１２ｆの入力端との継断を制御する。マルチプレクサ１２ｆの入力端は、スイッチ部１２ａの他端と、クロックＣＬＫが入力される配線とに接続されている。マルチプレクサ１２ｆの出力端は、カウンタ部１２ｂの入力端（加算回路の入力端）に接続されている。
　スイッチ部１２ｉの一端はＯＦ判定部１２ｈの出力端（後述の加算回路の出力端）に接続されている。スイッチ部１２ｉの他端はラッチ部１２ｊの入力端に接続されている。スイッチ部１２ｉは、ＯＦ判定部１２ｈの出力端（加算回路の出力端）とラッチ部１２ｊの入力端との継断を制御する。ラッチ部１２ｊは、例えば、ｍビット（ｍ≧１）の情報を保持することの可能なデジタル回路である。ラッチ部１２ｊの出力端は、次段（次の行）の行ラインに含まれる画素１０のスイッチ部１２ｇの一端に接続されている。ラッチ部１２ｊは、保持している情報を、次段の行ラインに含まれる画素１０のスイッチ部１２ｇを介して、次段の行ラインに含まれる画素１０のＯＦ判定部１２ｈに出力する。ラッチ部１２ｄは、保持している情報を、次段の行ラインに含まれる画素１０のカウンタ部１２ｂに対して初期値として書き込む。スイッチ部１２ｇの一端は、前段（１つ前の行）の行ラインに含まれる画素１０のラッチ部１２ｊの出力端に接続されている。スイッチ部１２ｇの他端は、ＯＦ判定部１２ｈの入力端（書き換え回路の入力端）に接続されている。
　マルチプレクサ１２ｆは、例えば、ＯＦ判定部１２ｈからＬｏｗレベルのＦＬＡＧが入力されると、スイッチ部１２ａを介して入力されるフォトンをカウンタ部１２ｂに出力する。このとき、カウンタ部１２ｂは、フォトンのカウントを実行する。マルチプレクサ１２ｆは、例えば、ＯＦ判定部１２ｈからＨｉｇｈレベルのＦＬＡＧが入力されると、配線から入力されるクロックＣＬＫをカウンタ部１２ｂに出力する。このとき、カウンタ部１２ｂは、クロックＣＬＫのカウントを実行する。カウンタ部１２ｂは、例えば、ＯＦ判定部１２ｈからＬｏｗレベルからＨｉｇｈレベルに変位するＦＬＡＧが入力されると、カウンタをリセットし、クロックＣＬＫのカウントを開始する。カウンタ部１２ｂは、例えば、ＯＦ判定部１２ｈからＨｉｇｈレベルからＬｏｗレベルに変位するＦＬＡＧが入力されると、カウンタをリセットし、フォトンのカウントを開始する。
　ＯＦ判定部１２ｈは、カウンタ部１２ｂのカウント値が所定の閾値以下のとき、例えば、ＬｏｗレベルのＦＬＡＧをマルチプレクサ１２ｆ、カウンタ部１２ｂおよびスイッチ部１２ｉに出力する。ＯＦ判定部１２ｈは、カウンタ部１２ｂのカウント値が所定の閾値を超えたとき、例えば、ＨｉｇｈレベルのＦＬＡＧをマルチプレクサ１２ｆ、カウンタ部１２ｂおよびスイッチ部１２ｉに出力する。
　ＯＦ判定部１２ｈは、さらに、スイッチ部１２ｇを介して、前段（前の行）の行ラインに含まれる画素１０のラッチ部１２ｊから入力される情報に基づいて、カウンタ部１２ｂの飽和を判定する。ＯＦ判定部１２ｈは、例えば、スイッチ部１２ｇを介してＬｏｗレベルのＦＬＡＧが入力されると、カウンタ部１２ｂが前段（１つ前の行）でまだ飽和してないと判断し、ＬｏｗレベルのＦＬＡＧをマルチプレクサ１２ｆ、カウンタ部１２ｂおよびスイッチ部１２ｉに出力する。ＯＦ判定部１２ｈは、例えば、スイッチ部１２ｇを介してＨｉｇｈレベルのＦＬＡＧが入力されると、カウンタ部１２ｂが前段（１つ前の行）で既に飽和していると判断し、ＨｉｇｈレベルのＦＬＡＧをマルチプレクサ１２ｆ、カウンタ部１２ｂおよびスイッチ部１２ｉに出力する。
　図２２は、図２１の画素１０を備えた固体撮像素子１２０の制御方法の一例を表すタイミング図である。制御部１３０は、制御信号φ１をＨｉｇｈにすることにより、各画素１０のスイッチ部１２ａをオンする。これにより、アバランシェ現象が発生している受光部１１ｂからカウンタ部１２ｂにフォトンが入力される。続いて、制御部１３０は、所定の露光期間が経過したときに、制御信号φ１をｌｏｗにすることにより、各画素１０のスイッチ部１２ａをオフする。これにより、受光部１１ｂからカウンタ部１２ｂへのフォトンの入力が停止する。このとき、カウンタ部１２ｂでは、入力されたフォトンの数に応じた情報が初期値に加算され、それにより得られる情報（保持情報）が保持される。
　続いて、制御部１３０は、制御信号φ２をＨｉｇｈにすることにより、各画素１０のスイッチ部１２ｃ，１２ｉをオンする。これにより、カウンタ部１２ｂは、カウンタ部１２ｂに保持されている情報（保持情報）を、スイッチ部１２ｃを介して、ラッチ部１２ｄに出力する。ラッチ部１２ｄは、カウンタ部１２ｂから入力された情報（保持情報）を保持する。さらに、ＯＦ判定部１２ｈは、ＯＦ判定部１２ｈに保持されている情報（保持情報）を、スイッチ部１２ｉを介して、ラッチ部１２ｊに出力する。ラッチ部１２ｊは、ＯＦ判定部１２ｈから入力された情報（保持情報）を保持する。
　その後、制御部１３０は、制御信号φ２をｌｏｗにすることにより、各画素１０のスイッチ部１２ｃ，１２ｉをオフする。続いて、制御部１３０は、制御信号φ３をＨｉｇｈにすることにより、各画素１０のスイッチ部１２ｅ，１２ｇをオンする。これにより、ラッチ部１２ｄは、ラッチ部１２ｄに保持されている情報（保持情報）を、スイッチ部１２ｅを介して、カウンタ部１２ｂに出力する。カウンタ部１２ｂは、ラッチ部１２ｄから入力された情報（保持情報）を初期値として保持する。ラッチ部１２ｊは、ラッチ部１２ｊに保持されている情報（保持情報）を、スイッチ部１２ｇを介して、ＯＦ判定部１２ｈに出力する。ＯＦ判定部１２ｈは、ラッチ部１２ｊから入力された情報（保持情報）に基づいて、カウンタ部１２ｂが前段（１つ前の行）で既に飽和しているか否かを判断する。カウンタ部１２ｂが飽和した場合、ＯＦ判定部１２ｈは、例えば、ＦＬＡＧをＬｏｗレベル（＝０）からＨｉｇｈレベル（＝１）に変位させる。すると、カウンタ部１２ｂは、カウンタをリセットし、クロックＣＬＫのカウントを開始する。
　このようにして、前段の行ラインの画素データが次段の行ラインに転送されるとともに、前段の行ラインの画素データと次段の行ラインの画素データとが互いに足し合わされる。制御部１３０は、これを繰り返し実行することにより、列方向に並んで配置された複数の画素１０（列ライン）から得られた複数の画素データの、列ラインごとの和をインターフェース部１２２に出力させる。
　ここで、最終的に、インターフェース部１２２に列ごとに転送されてきた値（列ラインから得られた複数の画素データの和）がＮｃであったとする。このとき、インターフェース部１２２は、ＦＬＡＧがＬｏｗレベル（＝０）であるか、Ｈｉｇｈレベル（＝１）であるかによってＮｃの扱いを変える。ＦＬＡＧがＬｏｗレベル（＝０）である場合、インターフェース部１２２は、Ｎｃを積算値Ｎとして、通信部１４０を介して外部に出力する。一方、ＦＬＡＧがＨｉｇｈレベル（＝１）である場合、インターフェース部１２２は、以下の式を用いて求めた値を積算値Ｎとして、通信部１４０を介して外部に出力する。
Ｎ＝Ｎｃ×Ｔｅｘｐ／Ｔｃ
Ｔｃ＝Ｔｃｌｋ×Ｎｃ
Ｎｃ：カウンタ部１２ｂにおけるカウント値
Ｔｅｘｐ：１フレーム期間における露光時間（μｓ）
Ｔｃ：カウンタ部１２ｂが飽和した後の露光時間（残り時間）（μｓ）
Ｔｃｌｋ：クロックＣＬＫの周期（μｓ）
　このように、本変形例では、カウンタ部１２ｂが飽和した後の露光時間（残り時間）が、カウンタ部１２ｂでクロックＣＬＫをカウントすることにより計測される。カウンタ部１２ｂの飽和タイミングは、例えば、図２３、図２４、図２５に示したように、入射光の照度が大きくなるにつれて早まる。しかし、カウンタ部１２ｂが飽和した後（残り時間）は、カウンタ部１２ｂは、フォトンをカウントする代わりに、クロックＣＬＫをカウントする。カウンタ部１２ｂにおけるクロックＣＬＫのカウント値は、入射光の照度が大きくなるにつれて大きくなる。また、クロックＣＬＫのカウント値は、残り時間が大きくなるにつれて大きくなる。従って、入射光の照度は、残り時間の大きさに比例しているので、１フレーム期間における露光時間Ｔｅｘｐを残り時間Ｔｃで除算することにより、カウンタ部１２ｂが飽和しなかったと仮定したときに得られる、列ラインの画素データの和を得ることができる。以上のことから、残り時間にクロックＣＬＫをカウントすることにより、検出部１２のダイナミックレンジを拡大することができる。
　なお、本変形例において、カウンタ部１２ｂは、ＦＬＡＧがＨｉｇｈレベル（＝１）となったときに、フォトンのカウントを開始する代わりに、ＦＬＡＧがＨｉｇｈレベル（＝１）となったときの時刻コードを記録（保持）するようになっていてもよい。このとき、ＯＦ判定部１２ｈは、カウンタ部１２ｂが飽和したか否かを判定し、判定の結果、カウンタ部１２ｂが飽和したと判定したときには、このときの時刻コードを記録させる制御をカウンタ部１２ｂに対して行う。インターフェース部１２２が、列ごとに転送されてきた時刻コードを用いて、残り時間を算出する。このようにした場合であっても、時刻コードを用いて残り時間を算出することにより、検出部１２のダイナミックレンジを拡大することができる。
［変形例Ｋ］
　上記実施の形態およびその変形例において、例えば、図２６に示したように、検出部１２の代わりに検出部１３が設けられていてもよい。検出部１３は、スイッチ部１３ａおよびカウンタ部１３ｂを有している。
　スイッチ部１３ａは、列ラインに含まれる画素１０の数と等しい数の入力端子を有している。図２６には、８つの入力端子が設けられている様子が例示されている。スイッチ部１３ａにおいて、各入力端子は、列ラインに含まれる、互いに異なる光パルス応答部１１に接続されている。スイッチ部１３ａの出力端子は、カウンタ部１３ｂの入力端子に接続されている。カウンタ部１３ｂは、例えば、ｋビット（ｋ≧１）のデジタルカウンタである。デジタルカウンタは、ラッチ回路等を含んで構成されたデジタル回路である。カウンタ部１３ｂは、スイッチ部１３ａからの入力信号を積算する回路（積算回路）を含んでいる。カウンタ部１３ｂの出力端子は、インターフェース部１２２に接続されている。
　図２７は、固体撮像素子１２０の撮像領域における１水平期間ごとのデータパターンの切り替え例を概念で表したものである。図２６、図２７において、ｐ０～ｐ７は、列ラインに含まれる複数の光パルス応答部１１に対して付与した符号である。図２７には、列方向に並んだ複数の物体が撮像領域において列方向にラインレートに等しい速度で移動することが示唆されている。
　図２８は、カウンタ部１３ｂの１水平期間ごとのスイッチ切り替え例を概念で表したものである。本変形例では、制御部１３０は、例えば、図２８に示したように、１フレーム期間において、列ラインに含まれる各スイッチ部１３ａが列ラインに含まれる全ての光パルス応答部１１を１つずつ順次選択するよう、制御信号φａ～φｈを列ラインに出力する。制御部１３０は、スイッチ部１３ａに、列ラインに含まれる全ての光パルス応答部１１を１つずつ順次選択させることにより、全ての光パルス応答部１１から得られた光パルスに応じた情報の積算をカウンタ部１３ｂに対して行わせる。
　図２９は、図２８に示したスイッチ切り替えを行った結果、列ラインに含まれる各カウンタ部１３ｂから出力される画素データを概念で表したものである。図２９において、列ラインに含まれる各カウンタ部１３ｂは、ハッチが付されたタイミングで、列ラインに含まれる全ての光パルス応答部１１から入力されたフォトンの数に応じた情報（保持情報）をインターフェース部１２２に出力する。この保持情報は、列ラインから得られた複数の画素データの和に相当する。なお、図２９においてハッチが付されていないタイミングでは、列ラインに含まれる各カウンタ部１３ｂは、列ラインに含まれる一部の光パルス応答部１１から入力されたフォトンの数に応じた情報（保持情報）をインターフェース部１２２に出力する。
　このように、本変形例では、列ラインに含まれる各カウンタ部１３ｂが、列ラインに含まれる各画素１０から得られる画素データの和を取得し、インターフェース部１２２に出力する。これにより、列ラインにおける加算処理を列ラインに含まれる各カウンタ部１３ｂで行うことができる。また、このようにして得られた画素データは低ノイズのデータであるので、ＣＤＳ処理を行う必要がない。従って、ＡＤ変換処理やＣＤＳ処理を必要としない撮像装置１００を提供することができる。
［変形例Ｌ］
　上記変形例Ｋにおいて、固体撮像素子１２０が、例えば、図３０に示したように、各々が“検出部１３が設けられた複数の画素１０”を含む複数の列ラインを列方向に並べて配置してもよい。このとき、固体撮像素子１２０は、１段目の列ラインで得られた画素データの和を次段目の列ラインの検出部１３（カウンタ部１３ｂ）の初期値として転送する転送部１４を１段目の列ラインに含まれる画素１０ごとに設けてもよい。
　転送部１４は、例えば、２つのスイッチ部１４ａ，１４ｃと、ラッチ部１４ｂとを有している。
　スイッチ部１４ａの一端は、対応する画素１０の検出部１３の出力端に接続されている。スイッチ部１４ａの他端は、ラッチ部１４ｂの入力端に接続されている。スイッチ部１２ｉは、対応する画素１０の検出部１３の出力端とラッチ部１４ｂの入力端との継断を制御する。ラッチ部１４ｂは、例えば、ｍビット（ｍ≧１）の情報を保持することの可能なデジタル回路である。ラッチ部１４ｂの出力端は、スイッチ部１４ｃの一端に接続されている。ラッチ部１４ｂは、保持している情報を、スイッチ部１４ｃを介して、次段の列ラインに含まれる、対応する画素１０の検出部１３（カウンタ部１３ｂ）に、初期値として出力する。スイッチ部１４ｃの一端は、ラッチ部１４ｂの出力端に接続されている。スイッチ部１４ｃの他端は、次段の列ラインに含まれる、対応する画素１０の検出部１３（カウンタ部１３ｂの書き換え回路の入力端）に接続されている。
　本変形例では、検出部１３に含まれるカウンタ部１３ｂは、例えば、ｋビット（ｋ≧１）のデジタルカウンタである。デジタルカウンタは、ラッチ回路等を含んで構成されたデジタル回路である。カウンタ部１３ｂは、対応する転送部１４に含まれるラッチ部１４ｂからの信号（書き換え信号）入力により初期値を書き換える回路（書き換え回路）と、初期値に対して、光パルス応答部１１からの入力信号（加算信号）を加算する回路（加算回路）とを含んでいる。
　図３１は、カウンタ部１３ｂの１水平期間ごとのスイッチ切り替え例を概念で表したものである。本変形例では、制御部１３０は、例えば、図３１に示したように、１フレーム期間において、列ラインに含まれる各スイッチ部１３ａが列ラインに含まれる全ての光パルス応答部１１を１つずつ順次選択するよう、制御信号φａ～φｄを各列ラインに出力する。
　図３２は、図３１に示したスイッチ切り替えを行った結果、列ラインに含まれる各カウンタ部１３ｂから出力される画素データを概念で表したものである。図３２において、列ラインに含まれる各カウンタ部１３ｂは、ハッチが付されたタイミングで、列ラインに含まれる全ての光パルス応答部１１から入力されたフォトンの数に応じた情報（保持情報）を転送部１４（最終段ではインターフェース部１２２）に出力する。この保持情報は、列ラインから得られた複数の画素データの和に相当する。転送部１４は、例えば、図３２の矢印で示したように、１段目の列ラインで得られた画素データの和を次段目の列ラインの検出部１３（カウンタ部１３ｂ）の初期値として転送する。
　このように、本変形例では、各列ラインにおいてカウンタ部１３ｂに保持されている情報が、次段の列ラインに含まれるカウンタ部１３ｂに対して、初期値として書き込まれ、光入射に応じて光パルス応答部１１から得られた情報がカウンタ部１３ｂの初期値に加算される。これにより、加算後にカウンタ部１３ｂに保持されている情報が、次段の列ラインに含まれるカウンタ部１３ｂに対して、初期値として書き込まれる。その結果、ＡＤ変換処理を行うことなく、加算処理を行うことができる。また、このようにして得られた画素データは低ノイズのデータであるので、ＣＤＳ処理を行う必要がない。従って、ＡＤ変換処理やＣＤＳ処理を必要としない撮像装置１００を提供することができる。
［変形例Ｍ］
　上記実施の形態およびその変形例において、固体撮像素子１２０は、例えば、図３３に示したように、複数のインターフェース部１２２を有していてもよい。各インターフェース部１２２は、例えば、インターフェース部１２２ごとに割り当てられた複数の列ラインのデータ（列ラインから得られた複数の画素データの和）を処理する。このようにした場合には、１つのインターフェース部１２２で全ての列ラインのデータを処理していた場合と比べて、全ての列ラインのデータを処理する速度が向上する。
［変形例Ｎ］
　上記実施の形態およびその変形例において、固体撮像素子１２０は、例えば、図３４に示したように、画素アレイ部１２３、ＴＤＩ加算部１２４、フレームメモリ部１２５およびインターフェース部１２６を有していてもよい。
　画素アレイ部１２３は、光電変換を行う複数の画素１０Ｃを有している。複数の画素１０Ｃは、有効画素領域において行列状に配置されている。固体撮像素子１２０において、撮像対象物が、例えば、画素アレイ部１２３に対して列方向（図３４の紙面上下方向）に一定の速度で移動することが前提となっている。
　図３５は、画素１０Ｃの回路構成例を表したものである。本変形例では、固体撮像素子１２０において、列方向に並んで配置された複数の画素１０Ｃ（列ライン）ごとに１本ずつ割り当てられた複数の垂直信号線ＶＳＬが設けられている。画素１０Ｃは、例えば、図３５に示したように、光パルス応答部１１および検出部１２Ｃを有している。光パルス応答部１１は、光入射に応じて光パルスを生成する。光パルス応答部１１は、例えば、上記実施の形態およびその変形例と同様の構成となっている。
　各画素１０Ｃにおいて、検出部１２Ｃは、例えば、スイッチ部１２ａ、カウンタ部１２ｂおよびスイッチ部１２ｋを含んでいる。スイッチ部１２ａの一端は光パルス応答部１１の信号線Ｌ１に接続されている。スイッチ部１２ａの他端はカウンタ部１２ｂの入力端（後述の積算回路の入力端）に接続されている。スイッチ部１２ａは、信号線Ｌ１とカウンタ部１２ｂの入力端との継断を制御する。カウンタ部１２ｂは、例えば、図４に示したような、ｋビット（ｋ≧１）のデジタルカウンタである。デジタルカウンタは、ラッチ回路等を含んで構成されたデジタル回路である。カウンタ部１２ｂは、光パルス応答部１１からの入力信号を積算する回路（積算回路）を含んでいる。スイッチ部１２ｃの一端はカウンタ部１２ｂの出力端（積算回路の出力端）に接続されている。スイッチ部１２ｃの他端は、垂直信号線ＶＳＬに接続されており、垂直信号線ＶＳＬを介してＴＤＩ加算部１２４に接続されている。
　本変形例において、制御部１３０は、固体撮像素子１２０（複数の画素１０Ｃ、ＴＤＩ加算部１２４、フレームメモリ１２５、インターフェース部１２６）に対してＴＤＩ制御を行う。制御部１３０は、行方向に並んで配置された複数の画素１０Ｃ（行ライン）を同時に選択することにより、選択された行ラインで得られた複数の画素データを、複数の垂直信号線ＶＳＬを介してＴＤＩ加算部１２４に出力させる。このとき、制御部１３０は、所定の周期で複数の行ラインを順次、選択する。
　本変形例において、ＴＤＩ加算部１２４、フレームメモリ部１２５およびインターフェース部１２６は、複数の画素１０Ｃのうち、行方向に並んで配置された複数組の画素ライン（行ライン）から得られた複数のパルス信号を用いてＴＤＩ処理を行うことで画像データを生成する。ＴＤＩ加算部１２４は、制御部１３０によって選択されたｉ行目の行ラインから入力された複数の画素データ（ｉ行目の複数の画素データ）を、複数の垂直信号線ＶＳＬを介して取得する。ＴＤＩ加算部１２４は、取得したｉ行目の複数の画素データをフレームメモリ部１２５のうち所定の行アドレス（ｉ行目）のメモリに書き込む。ＴＤＩ加算部１２４は、例えば、複数の画素データを取得するたびに、取得した複数の画素データを、フレームメモリ部１２５のうち、前回書き込んだ行アドレスの次ラインの行アドレスに書き込む。ＴＤＩ加算部１２４は、前回に最終行（ｎ行目）の行アドレスへの書き込みを行っている場合には、取得した複数の画素データを、最初（１行目）の行アドレスのメモリに書き込む。ＴＤＩ加算部１２４は、複数の画素データを行ラインの数だけ取得するまでの間、このような書き込み処理を行う。
　ＴＤＩ加算部１２４は、画素アレイ部１２３内の全ての画素１０Ｃから画素データを取得するたびに、それ以降に取得したｉ行目の複数の画素データの、フレームメモリ部１２５への加算場所をｍ行（例えば１行）ずつずらす。ＴＤＩ加算部１２４は、例えば、取得したｉ行目の複数の画素データをフレームメモリ部１２５のうち所定の行アドレス（ｉ＋ｔ×ｍ行目）のメモリに加算する。ｔは、全ての画素１０Ｃから画素データを取得した回数に相当する。ｔ＝ｎになると、フレームメモリ部１２５の各メモリには、列ラインから得られた複数（ｎ個）の画素データの和が格納される。インターフェース部１２６は、ｔ＝ｎになると、フレームメモリ部１２５から、１フレーム分の画素データ（つまり、画像データ）を取得する。インターフェース部１２６は、取得した画像データを、通信部１４０を介して外部に出力する。
（動作）
　次に、本変形例に係る撮像装置１００の動作について説明する。図３６は、本変形例に係る固体撮像素子１２０制御方法の一例を表すタイミング図である。制御部１３０は、制御信号φ１をＨｉｇｈにすることにより、各画素１０Ｃのスイッチ部１２ａをオンする。これにより、アバランシェ現象が発生している受光部１１ｂからカウンタ部１２ｂにフォトンが入力される。続いて、制御部１３０は、所定の露光期間が経過したときに、制御信号φ１をｌｏｗにすることにより、各画素１０Ｃのスイッチ部１２ａをオフする。これにより、受光部１１ｂからカウンタ部１２ｂへのフォトンの入力が停止する。このとき、カウンタ部１２ｂでは、入力されたフォトンの数に応じた情報が積算され、それにより得られる情報（保持情報）が保持される。
　続いて、制御部１３０は、１露光周期の期間（１スキャン期間）において、制御信号φ３＿０～φｎ－１を１つずつ順次Ｈｉｇｈ→Ｌｏｗにすることにより、各画素１０Ｃのスイッチ部１２ｃを行ラインごとに順次オンオフする。これにより、カウンタ部１２ｂは、カウンタ部１２ｂに保持されている情報（保持情報）を、スイッチ部１２ｃを介して、ＴＤＩ加算部１２４に出力する。ＴＤＩ加算部１２４は、取得したｉ行目の複数の画素データをフレームメモリ部１２５のうち所定の行アドレス（ｉ行目）のメモリに書き込む。ＴＤＩ加算部１２４は、例えば、スイッチ部１２ｃがオンオフされた行ラインから複数の画素データを取得するたびに、取得した複数の画素データを、フレームメモリ部１２５のうち、前回書き込んだ行アドレスの次ラインの行アドレスに書き込む。ＴＤＩ加算部１２４は、前回に最終行（ｎ行目）の行アドレスへの書き込みを行っている場合には、取得した複数の画素データを、最初（１行目）の行アドレスのメモリに書き込む。ＴＤＩ加算部１２４は、全てのスイッチ部１２ｃのオンオフが完了するまでの間、このような書き込み処理を行う。
　その後、制御部１３０は、１スキャン期間が経過するたびに、制御信号φ１をＨｉｇｈ→Ｌｏｗにすることにより、各受光部１１ｂでの露光を行わせる。制御部１３０は、各スキャン期間において、制御信号φ３＿０～φｎ－１を１つずつ順次Ｈｉｇｈ→Ｌｏｗにすることにより、各画素１０Ｃのスイッチ部１２ｃを行ラインごとに順次オンオフする。このとき、ＴＤＩ加算部１２４は、各スキャン期間において、取得したｉ行目の複数の画素データの、フレームメモリ部１２５への加算場所をｍ行（例えば１行）ずつずらす。ＴＤＩ加算部１２４は、例えば、取得したｉ行目の複数の画素データをフレームメモリ部１２５のうち所定の行アドレス（ｉ＋ｔ×ｍ行目）のメモリに加算する。制御部１３０は、ｔ＝ｎになると、インターフェース部１２６に対して、１フレーム分の画素データ（つまり、画像データ）を取得させる。制御部１３０は、インターフェース部１２６に対して、取得した画像データを、通信部１４０を介して外部に出力させる。
（効果）
　本変形例では、各画素１０Ｃにおいてカウンタ部１２ｂに保持されている情報が、フレームメモリ部１２５へ行ラインごとに順次書き込まれ、１スキャン期間が経過するたびに、ｍ行（例えば１行）ずつずらしてフレームメモリ部１２５へ加算される。これにより、ＡＤ変換処理を行うことなく、加算処理を行うことができる。また、このようにして得られた画素データは低ノイズのデータであるので、ＣＤＳ処理を行う必要がない。従って、ＡＤ変換処理やＣＤＳ処理を必要としない撮像装置１００を提供することができる。
［変形例Ｏ］
　上記実施の形態およびその変形例において、光パルス応答部１１は、例えば、図３７に示したようなアクティブプリチャージ型の回路を有していてもよい。図３７に示した光パルス応答部１１は、受光部１１ｂと、トランジスタ４１，４２，４３，４４，４５と、インバータ４６と、パルス生成器４７とを有している。
　パルス生成器４７は、内部の構成要素として、遅延器Ｄ３と、ＮＡＮＤ回路ＮＰとを有している。トランジスタ４１，４２，４３は、ＰＭＯＳトランジスタである。トランジスタ４４，４５は、ＮＭＯＳトランジスタである。トランジスタ４１，４２，４４，４５のゲートは、信号線を介してＮＡＮＤ回路ＮＰの出力端子に接続されている。トランジスタ４１，４２のソースは、電源線Ｖｄｄに接続されている。トランジスタ４１のドレインは、信号線を介してトランジスタ４３のゲート、トランジスタ４５のソースおよび受光部１１ｂの一端（例えばフォトダイオードのカソード）に接続されている。トランジスタ４４，４５のドレインは、グラウンド線に接続されている。トランジスタ４３のソースは、トランジスタ４２のドレインに接続されている。トランジスタ４３のドレインは、信号線を介してインバータ４６の入力端およびトランジスタ４４のソースに接続されている。インバータ４６の出力端は、信号線Ｌ１に接続されている。遅延器Ｄ３は、信号線Ｌ１と、ＮＡＮＤ回路ＮＰの一方の入力端子とに接続されている。ＮＡＮＤ回路ＮＰの他方の入力端子は、端子ｘＲＳＴに接続されている。パルス生成器４７は、上記の構成に限られるものではなく、上記の構成とは異なる構成となっていてもよい。
　次に、本変形例に係る光パルス応答部１１の動作について説明する。受光部１１ｂがフォトンと反応すると、カソード・アノード間の電流が増加し、トランジスタ４１のソース・ドレイン間の電流が増加し、トランジスタ４１のソース・ドレイン間の電圧降下により、トランジスタ４３のゲート電圧がＬｏｗとなる。これにより、トランジスタ４１，４３がともにオンとなる。これに伴い、トランジスタ４２のソース・ドレイン間に流れる電流が増える。このため、Ｉｄ－Ｖｇｓ特性によってトランジスタ４２のゲート・ソース間電圧が大きくなる。
　すなわち、トランジスタ４３のソース・ドレイン間がオンするのとほぼ同時に、トランジスタ４２のゲート・ソース間もオンとなる。トランジスタ４２およびトランジスタ４３の両方がオンになるため、インバータ４６の入力端の電圧が電源線ＶｄｄによってＨｉｇｈに引き上げられる。インバータ４６は、Ｈｉｇｈの電圧が入力されると、信号線Ｌ１にＬｏｗの電圧を出力する。このように、本変形例に係る光パルス応答部１１では、フォトンの検出時に信号線Ｌ１にＬｏｗ（負極性）のパルスを出力する。
　信号線Ｌ１の電圧がＬｏｗになると、遅れてＮＡＮＤ回路ＮＰの一方の入力端子の電圧もＬｏｗになる。このため、ＮＡＮＤ回路ＮＰは、トランジスタ４４，５５のゲートにＨｉｇｈの電圧を出力する。トランジスタ４４，５５のゲートにＨｉｇｈの電圧が印可されトランジスタ４４，５５のソース・ドレイン間がオンになる。したがって、受光部１１ｂのカソードは、グラウンド電位に接続され、アバランシェ現象が停止する。このように、光パルス応答部１１は、アクティブクエンチを行う回路である。
　また、トランジスタ４２においては、ソース・ドレイン間がオフとなり、電源からグラウンドへの貫通電流が抑制される。従って、インバータ４６の入力端の電圧が、グラウンド線の電位によって初期化され、Ｌｏｗになる。インバータ４６の入力端の電圧がＬｏｗになると、インバータ４６は、信号線Ｌ１にＨｉｇｈの電圧を出力する。これにより、遅延器Ｄ３による遅れをもってＮＡＮＤ回路ＮＰの一方の入力端子の電圧は、Ｈｉｇｈになる。さらに、端子ｘＲＳＴにＨｉｇｈの電圧が印加されていると、ＮＡＮＤ回路ＮＰはＬｏｗの電圧を出力する。このとき、トランジスタ４１のゲートには、Ｌｏｗの電圧が印加されるため、トランジスタ４１のソース・ドレイン間はオンになる。これにより、受光部１１ｂのカソードの電位が電源線Ｖｄｄの電圧によって引き上げられる。受光部１１ｂの端子間電圧は、降伏電圧以上となるため、光パルス応答部１１は、再びフォトンを検出できるようになる。
　本変形例に係る光パルス応答部１１では、フォトンに対応する信号が信号線Ｌ１より出力されると、受光部１１ｂのカソードがグラウンド電位に接続されるため、高速なクエンチを行うことができる。また、トランジスタ４１もパルスによって駆動されるため、受光部１１ｂのカソード電圧も、電流源トランジスタが使われる場合と比べて短時間で引き上げられる。また、本変形例に係る光パルス応答部１１では、リチャージ時間の長さにかかわらず、後段の回路に一定幅のパルスを出力することが可能である。また、本変形例に係る光パルス応答部１１では、高照度時の入出力特性が良い。
［変形例Ｐ］
　上記実施の形態およびその変形例において、光パルス応答部１１は、例えば、図３８に示したようなアクティブリチャージ型の回路を有していてもよい。図３８に示した光パルス応答部１１は、受光部１１ｂと、トランジスタ５１と、増幅器５２と、計数値保持部５３と、読み出し部５４とを有している。トランジスタ５１、増幅器５２、計数値保持部５３および読み出し部５４からなる回路が、クエンチ部１１ａに対応する回路となっている。
　トランジスタ５１のドレインには電源電圧ＶＲが接続されており、トランジスタ５１のゲートにはリセットパルス信号が印可され、トランジスタ５１のソースには、受光部１１ｂのカソードが接続されている。受光部１１ｂのアノードはグラウンド線に接続されている。受光部１１ｂのカソードは、増幅器５２の入力端子に接続されており、増幅器５２の出力端子が計数値保持部５３の一方の入力端子（クロック入力端子）に接続されている。計数値保持部５３の他方の入力端子（初期設定端子）には初期設定パルス信号が印可される。
　トランジスタ５１がオフのときに、受光部１１ｂにフォトンが入射すると、光電変換作用により受光部１１ｂのカソード電位が低下する。次に、トランジスタ５１のゲートに印加されるリセットパルス信号によりトランジスタ５１がオンすると、受光部１１ｂのカソード電位が電源減圧ＶＲに上昇する。この電源減圧ＶＲへの上昇変化は、増幅器５２により増幅され、計数値保持部５３に入力される。
　計数値保持部５３は、増幅器５２から得られるパルスを計数した値を以下のように保持する。例えば、トランジスタ５１に、任意の周期でリセットパルス信号が印可される。これに対して、リセットパルス信号の周期よりも長い期間の間（計測期間）に、複数の入射フォトンが受光部１１ｂに入射したとする。このとき、計測期間をリセットパルス信号の周期で区分すると、入射フォトンの有無情報が区間ごとに得られる。入射フォトンの有無情報は、リセットパルス信号が何個存在するかというのではなく、リセットパルス信号があったのか否かの情報である。入射フォトンが無かった区間では、トランジスタ５１がオンしても、増幅器５２からパルスが出力されない。従って、入射フォトンが１個以上あった場合は、計数値保持部５３の計数値は、それまでに保持していた計数値に＋１を加えた値となる。入射フォトンが無かった場合は、計数値保持部５３の計数値は、それまでに保持していた計数値のままとなる。所定の期間（例えば、１／６０ｓｅｃ、１／１２０ｓｅｃ等）が経過すると、読み出し部５４は、計数値保持部５３に保持している計数値を計数値保持部５３から読み出し、検出部１２に出力する。
　本変形例では、光パルス応答部１１において、周期的なリセットによりフォトンがカウントされる。これにより、係数値出力が漸近線となり、入射光量がどれだけ増加しても係数値出力の単調増加性を保持できる範囲を大きくすることができる。その結果、計数値保持部５３のビット数以上のダイナミックレンジを得ることができる。
　なお、上記実施の形態およびその変形例において、光パルス応答部１１は、パッシブリチャージ型の回路を有していてもよい。
［変形例Ｑ］
　上記実施の形態およびその変形例において、画素アレイ部１２１、１２３の列ラインに含まれる複数の受光部１１ｂは、互いに共通の波長帯の光を検出するように構成されていてもよい。上記実施の形態およびその変形例において、画素アレイ部１２１、１２３の列ラインに含まれる複数の受光部１１ｂは、例えば、互いに共通の波長帯の光を透過するカラーフィルタをフォトダイオードの光入射面上に有していてもよい。このようにした場合、インターフェース部１２２、１２６は、同色の複数の画素データの和を列ラインごとに得ることができる。
　ここで、画素アレイ部１２１、１２３において、３つの列ラインを一組の列ライン群としたとき、各列ライン群において、１つ目の列ラインに含まれる複数の受光部１１ｂが、赤色光を検出するように構成され、２つ目の列ラインに含まれる複数の受光部１１ｂが、緑色光を検出するように構成され、３つ目の列ラインに含まれる複数の受光部１１ｂが、青色光を検出するように構成されていてもよい。このようにした場合には、インターフェース部１２２、１２６は、赤色の画素データの和と、緑色の画素データの和と、青色の画素データの和とを列ライン群ごとに得ることができる。その結果、インターフェース部１２２、１２６は、カラー表示可能な画像データを生成し、出力することができる。
＜３．適用例＞
　次に、上記実施の形態およびその変形例に係る撮像装置１００（以下、単に「撮像装置１００」と称する。）の適用例について説明する。
［適用例１］
　図３４は、撮像装置１００を用いたＦＡ（ファクトリーオートメーション）の概略構成例を表したものである。ＦＡにおいて、撮像装置１００は、ベルトコンベアを含む搬送装置３００の近傍に配置されており、ベルトコンベアの所定の撮像領域を撮像する。撮像領域では、複数の物品がベルトコンベアによってベルトコンベアの進行方向に移動している。撮像装置１００は、撮像により得られた画像データを信号処理部２００に出力する。信号処理部２００は、撮像装置１００から入力された画像データに基づいて、画像データに含まれる物品における欠陥の有無などの検査を行う。このように、撮像装置１００をＦＡに適用することにより、ベルトコンベアの搬送速度の制限が緩和されるので、検査速度を向上させることができる。
［適用例２］
　図３５は、撮像装置１００を後述の検出部６１０２に用いた生体試料分析装置６１００の概略構成例を表したものである。
　図３５に示される生体試料分析装置６１００は、流路Ｃを流れる生体試料Ｓに光を照射する光照射部６１０１、生体試料Ｓに光を照射することにより生じた光を検出する検出部６１０２、及び検出部６１０２により検出された光に関する情報を処理する情報処理部６１０３を含む。生体試料分析装置６１００の例としては、フローサイトメータ及びイメージングサイトメータを挙げることができる。生体試料分析装置６１００は、生体試料Ｓ内の特定の生体粒子Ｐの分取を行う分取部６１０４を含んでもよい。分取部６１０４を含む生体試料分析装置６１００の例としては、セルソータを挙げることができる。
（生体試料）
　生体試料Ｓは、生体粒子Ｐを含む液状試料であってよい。生体粒子Ｐは、例えば細胞又は非細胞性生体粒子である。前記細胞は、生細胞であってよく、より具体的な例として、赤血球や白血球などの血液細胞、及び精子や受精卵等生殖細胞を挙げることができる。また前記細胞は全血等検体から直接採取されたものでもよいし、培養後に取得された培養細胞であってもよい。前記非細胞性生体粒子として、細胞外小胞、特にはエクソソーム及びマイクロベシクルなどを挙げることができる。生体粒子Ｐは、１つ又は複数の標識物質（例えば色素（特には蛍光色素）及び蛍光色素標識抗体など）によって標識されていてもよい。なお、本開示の生体試料分析装置により、生体粒子Ｐ以外の粒子が分析されてもよく、キャリブレーションなどのために、ビーズなどが分析されてもよい。
（流路）
　流路Ｃは、生体試料Ｓが流れるように構成される。特には、流路Ｃは、生体試料Ｓに含まれる生体粒子Ｐが略一列に並んだ流れが形成されるように構成されうる。流路Ｃを含む流路構造は、層流が形成されるように設計されてよい。特には、当該流路構造は、生体試料Ｓの流れ（サンプル流）がシース液の流れによって包まれた層流が形成されるように設計される。当該流路構造の設計は、当業者により適宜選択されてよく、既知のものが採用されてもよい。流路Ｃは、マイクロチップ（マイクロメートルオーダーの流路を有するチップ）又はフローセルなどの流路構造体（flow channel structure）中に形成されてよい。流路Ｃの幅は、１ｍｍ以下であり、特には１０μｍ以上１ｍｍ以下であってよい。流路Ｃ及びそれを含む流路構造体は、プラスチックやガラスなどの材料から形成されてよい。
　流路Ｃ内を流れる生体試料Ｓ、特には当該生体試料Ｓ中の生体粒子Ｐに、光照射部６１０１からの光が照射されるように、生体試料分析装置６１００は構成される。生体試料分析装置６１００は、生体試料Ｓに対する光の照射点（interrogation point）が、流路Ｃが形成されている流路構造体中にあるように構成されてよく、又は、当該光の照射点が、当該流路構造体の外にあるように構成されてもよい。前者の例として、マイクロチップ又はフローセル内の流路Ｃに前記光が照射される構成を挙げることができる。後者では、流路構造体（特にはそのノズル部）から出た後の生体粒子Ｐに前記光が照射されてよく、例えばＪｅｔ　ｉｎ　Ａｉｒ方式のフローサイトメータを挙げることができる。
（光照射部）
　光照射部６１０１は、光を出射する光源部と、当該光を照射点へと導く導光光学系とを含む。前記光源部は、１又は複数の光源を含む。光源の種類は、例えばレーザ光源又はＬＥＤである。各光源から出射される光の波長は、紫外光、可視光、又は赤外光のいずれかの波長であってよい。導光光学系は、例えばビームスプリッター群、ミラー群又は光ファイバなどの光学部品を含む。また、導光光学系は、光を集光するためのレンズ群を含んでよく、例えば対物レンズを含む。生体試料と光が交差する照射点は、１つ又は複数であってよい。光照射部６１０１は、一の照射点に対して、一つ又は異なる複数の光源から照射された光を集光するよう構成されていてもよい。
（検出部）
　検出部６１０２は、生体粒子Ｐへの光照射により生じた光を検出する少なくとも一つの光検出器を備えている。検出する光は、例えば蛍光又は散乱光（例えば前方散乱光、後方散乱光、及び側方散乱光のいずれか１つ以上）である。各光検出器は、１以上の受光素子を含み、例えば受光素子アレイを有する。各光検出器は、受光素子として、１又は複数のＰＭＴ（光電子増倍管）及び／又はＡＰＤ及びＭＰＰＣ等のフォトダイオードを含んでよい。当該光検出器は、例えば複数のＰＭＴを一次元方向に配列したＰＭＴアレイを含む。また、検出部６１０２は、ＣＣＤ又はＣＭＯＳなどの撮像素子を含んでもよい。検出部６１０２は、当該撮像素子により、生体粒子Ｐの画像（例えば明視野画像、暗視野画像、及び蛍光画像など）を取得しうる。
　検出部６１０２は、所定の検出波長の光を、対応する光検出器に到達させる検出光学系を含む。検出光学系は、プリズムや回折格子等の分光部又はダイクロイックミラーや光学フィルタ等の波長分離部を含む。検出光学系は、例えば生体粒子Ｐへの光照射により生じた光を分光し、当該分光された光が、生体粒子Ｐが標識された蛍光色素の数より多い複数の光検出器にて検出されるよう構成される。このような検出光学系を含むフローサイトメータをスペクトル型フローサイトメータと呼ぶ。また、検出光学系は、例えば生体粒子Ｐへの光照射により生じた光から特定の蛍光色素の蛍光波長域に対応する光を分離し、当該分離された光を、対応する光検出器に検出させるよう構成される。
　また、検出部６１０２は、光検出器により得られた電気信号をデジタル信号に変換する信号処理部を含みうる。当該信号処理部が、当該変換を行う装置としてＡ／Ｄ変換器を含んでよい。当該信号処理部による変換により得られたデジタル信号が、情報処理部６１０３に送信されうる。前記デジタル信号が、情報処理部６１０３により、光に関するデータ（以下「光データ」ともいう）として取り扱われうる。前記光データは、例えば蛍光データを含む光データであってよい。より具体的には、前記光データは、光強度データであってよく、当該光強度は、蛍光を含む光の光強度データ（Ａｒｅａ、Ｈｅｉｇｈｔ、Ｗｉｄｔｈ等の特徴量を含んでもよい）であってよい。
（情報処理部）
　情報処理部６１０３は、例えば各種データ（例えば光データ）の処理を実行する処理部及び各種データを記憶する記憶部を含む。処理部は、蛍光色素に対応する光データを検出部６１０２より取得した場合、光強度データに対し蛍光漏れ込み補正（コンペンセーション処理）を行いうる。また、処理部は、スペクトル型フローサイトメータの場合、光データに対して蛍光分離処理を実行し、蛍光色素に対応する光強度データを取得する。前記蛍光分離処理は、例えば特開２０１１－２３２２５９号公報に記載されたアンミキシング方法に従い行われてよい。検出部６１０２が撮像素子を含む場合、処理部は、撮像素子により取得された画像に基づき、生体粒子の形態情報を取得してもよい。記憶部は、取得された光データを格納できるように構成されていてよい。記憶部は、さらに、前記アンミキシング処理において用いられるスペクトラルリファレンスデータを格納できるように構成されていてよい。
　生体試料分析装置６１００が後述の分取部６１０４を含む場合、情報処理部６１０３は、光データ及び／又は形態情報に基づき、生体粒子Ｐを分取するかの判定を実行しうる。そして、情報処理部６１０３は、当該判定の結果に基づき当該分取部６１０４を制御し、分取部６１０４による生体粒子Ｐの分取が行われうる。
　情報処理部６１０３は、各種データ（例えば光データや画像）を出力することができるように構成されていてよい。例えば、情報処理部６１０３は、当該光データに基づき生成された各種データ（例えば二次元プロット、スペクトルプロットなど）を出力しうる。また、情報処理部６１０３は、各種データの入力を受け付けることができるように構成されていてよく、例えばユーザによるプロット上へのゲーティング処理を受け付ける。情報処理部６１０３は、当該出力又は当該入力を実行させるための出力部（例えばディスプレイなど）又は入力部（例えばキーボードなど）を含みうる。
　情報処理部６１０３は、汎用のコンピュータとして構成されてよく、例えばＣＰＵ、ＲＡＭ、及びＲＯＭを備えている情報処理装置として構成されてよい。情報処理部６１０３は、光照射部６１０１及び検出部６１０２が備えられている筐体内に含まれていてよく、又は、当該筐体の外にあってもよい。また、情報処理部６１０３による各種処理又は機能は、ネットワークを介して接続されたサーバコンピュータ又はクラウドにより実現されてもよい。
（分取部）
　分取部６１０４は、情報処理部６１０３による判定結果に応じて、生体粒子Ｐの分取を実行する。分取の方式は、振動により生体粒子を含む液滴を生成し、分取対象の液滴に対して電荷をかけ、当該液滴の進行方向を電極により制御する方式であってよい。分取の方式は、流路構造体内にて生体粒子Ｐの進行方向を制御し分取を行う方式であってもよい。当該流路構造体には、例えば、圧力（噴射若しくは吸引）又は電荷による制御機構が設けられる。当該流路構造体の例として、流路Ｃがその下流で回収流路及び廃液流路へと分岐している流路構造を有し、特定の生体粒子が当該回収流路へ回収されるチップ（例えば特開２０２０－７６７３６に記載されたチップ）を挙げることができる。
　以上、実施の形態およびその変形例、ならびに適用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
　また、例えば、本開示は以下のような構成を取ることができる。
（１）
　行列状に配置された複数の画素と、
　前記複数の画素に対してＴＤＩ（Time Delay Integration）制御を行う制御部と
　を備え、
　各前記画素は、
　光入射に応じて光パルスを生成する光パルス応答部と、
　初期値を書き換える書き換え回路と、前記初期値に対して前記光パルスに応じた情報を加算する加算回路とを含むカウンタ部と
　を有し、
　前記制御部は、前記カウンタ部に保持されている情報を、列方向の次段の前記画素に含まれる前記カウンタ部に対して初期値として書き込ませた後、前記光パルス応答部から得られた前記光パルスに応じた情報を前記初期値に加算させる
　撮像装置。
（２）
　前記カウンタ部は、ｋビット（ｋ≧１）のデジタルカウンタである
　（１）に記載の撮像装置。
（３）
　各前記画素は、前記カウンタ部から入力された情報を保持するラッチ部を更に有し、
　前記制御部は、前記ラッチ部に保持されている、前記カウンタ部から入力された情報を、列方向の次段の前記画素に含まれる前記カウンタ部に対して初期値として書き込ませる
　（２）に記載の撮像装置。
（４）
　前記カウンタ部は、ビットごとに複数のフリップフロップを含み、
　ビットごとに設けられた前記複数のフリップフロップのうちの１つの前記フリップフロップが前記ラッチ部を兼ねている
　（３）に記載の撮像装置。
（５）
　前記カウンタ部の上位ビットは、前記複数の画素が行列状に形成された領域の外に形成されている
　（２）ないし（４）のいずれか１つに記載の撮像装置。
（６）
　前記カウンタ部のビット数は、列方向の初段と比べて列方向の後段の方が大きくなっている
　（２）ないし（５）のいずれか１つに記載の撮像装置。
（７）
　各前記画素は、２つの前記カウンタ部を有し、
　前記制御部は、一方の前記カウンタ部である第１のカウンタ部に保持されている情報を、列方向の次段の前記画素に含まれる前記第１のカウンタ部に対して初期値として書き込ませている間に、他方の前記カウンタ部である第２のカウンタ部に保持されている情報を、列方向の次段の前記画素に含まれる前記第２のカウンタ部に対して初期値として書き込ませる
　（１）ないし（６）のいずれか１つに記載の撮像装置。
（８）
　前記制御部から前記複数の画素に対して入力する制御信号が伝搬する配線に、前記制御信号の波形なまりを改善する素子が挿入されている
　（１）ないし（７）のいずれか１つに記載の撮像装置。
（９）
　各前記画素は、前記カウンタ部が飽和したか否かを判定し、判定の結果、前記カウンタ部が飽和したと判定したときには、前記光パルスに応じた情報の代わりにクロックに応じた情報を前記初期値に加算させる制御を前記カウンタ部に対して行う判定部を更に有する
　（１）ないし（８）のいずれか１つに記載の撮像装置。
（１０）
　各前記画素は、前記カウンタ部が飽和したか否かを判定し、判定の結果、前記カウンタ部が飽和したと判定したときには、このときの時刻コードを記録させる制御を前記カウンタ部に対して行う判定部を更に有する
　（１）ないし（８）のいずれか１つに記載の撮像装置。
（１１）
　行列状に配置された複数の画素と、
　前記複数の画素に対してＴＤＩ（Time Delay Integration）制御を行う制御部と
　を備え、
　各前記画素は、
　光入射に応じて光パルスを生成する光パルス応答部と、
　列ラインに含まれる前記画素の数と等しい数の入力端子のうちの１つと、１つの出力端子とを接続するスイッチ部と
　前記スイッチ部を介して、列ラインに含まれる全ての前記光パルス応答部から得られた前記光パルスに応じた情報を積算するカウンタ部と、
　を有し、
　前記制御部は、前記スイッチ部に、前記列ラインに含まれる全ての前記光パルス応答部を１つずつ順次選択させることにより、前記全ての前記光パルス応答部から得られた前記光パルスに応じた情報の積算を前記カウンタ部に対して行わせる
　撮像装置。
（１２）
　前記カウンタ部は、デジタルカウンタである
　（１１）に記載の撮像装置。
（１３）
　前記カウンタ部の上位ビットは、前記複数の画素が行列状に形成された領域の外に形成されている
　（１１）または（１２）に記載の撮像装置。
（１４）
　前記制御部から前記複数の画素に対して入力する制御信号が伝搬する配線に、前記制御信号の波形なまりを改善する素子が挿入されている
　（１１）ないし（１３）のいずれか１つに記載の撮像装置。
（１５）
　各前記画素は、前記カウンタ部が飽和したか否かを判定し、判定の結果、前記カウンタ部が飽和したと判定したときには、前記光パルスに応じた情報の代わりにクロックに応じた情報を前記初期値に加算させる制御を前記カウンタ部に対して行う判定部を更に有する
　（１１）ないし（１４）のいずれか１つに記載の撮像装置。
（１６）
　各前記画素は、前記カウンタ部が飽和したか否かを判定し、判定の結果、前記カウンタ部が飽和したと判定したときには、このときの時刻コードを記録させる制御を前記カウンタ部に対して行う判定部を更に有する
　（１１）ないし（１４）のいずれか１つに記載の撮像装置。
（１７）
　行列状に配置された複数の画素と、
　前記複数の画素のうち、行方向に並んで配置された複数組の画素ラインから得られた情報を用いてＴＤＩ（Time Delay Integration）処理を行うことで画像データを生成する生成部と
　を備え、
　各前記画素は、
　光入射に応じて光パルスを生成する光パルス応答部と、
　前記光パルス応答部から得られた前記光パルスに応じた情報を積算するカウンタ部と、
　を有する
　撮像装置。
（１８）
　前記カウンタ部は、デジタルカウンタである
　（１７）に記載の撮像装置。
（１９）
　列ラインに含まれる前記複数の画素は、互いに共通の波長帯の光を検出するように構成されている
　（１）ないし（１０）のいずれか１つに記載の撮像装置。
（２０）
　３つの列ラインを一組の列ライン群としたとき、各前記列ライン群において、１つ目の前記列ラインに含まれる前記複数の画素は赤色光を検出するように構成され、２つ目の前記列ラインに含まれる前記複数の画素は緑色光を検出するように構成され、３つ目の前記列ラインに含まれる前記複数の画素は青色光を検出するように構成されている
　（１９）に記載の撮像装置。
（２１）
　列ラインに含まれる前記複数の画素は、互いに共通の波長帯の光を検出するように構成されている
　（１１）ないし（１６）のいずれか１つに記載の撮像装置。
（２２）
　３つの列ラインを一組の列ライン群としたとき、各前記列ライン群において、１つ目の前記列ラインに含まれる前記複数の画素は赤色光を検出するように構成され、２つ目の前記列ラインに含まれる前記複数の画素は緑色光を検出するように構成され、３つ目の前記列ラインに含まれる前記複数の画素は青色光を検出するように構成されている
　（２１）に記載の撮像装置。
（２３）
　列ラインに含まれる前記複数の画素は、互いに共通の波長帯の光を検出するように構成されている
　（１７）または（１８）に記載の撮像装置。
（２４）
　３つの列ラインを一組の列ライン群としたとき、各前記列ライン群において、１つ目の前記列ラインに含まれる前記複数の画素は赤色光を検出するように構成され、２つ目の前記列ラインに含まれる前記複数の画素は緑色光を検出するように構成され、３つ目の前記列ラインに含まれる前記複数の画素は青色光を検出するように構成されている
　（２３）に記載の撮像装置。
（２５）
　撮像により画像データを取得する撮像装置と、
　前記撮像装置で得られた前記画像データを処理する処理部と
　を備え、
　前記撮像装置は、
　行列状に配置された複数の画素と、
　前記複数の画素に対してＴＤＩ（Time Delay Integration）制御を行う制御部と、
　前記ＴＤＩ制御により得られた前記画像データを前記処理部に出力する出力部と
　を有し、
　各前記画素は、
　光入射に応じて光パルスを生成する光パルス応答部と、
　初期値を書き換える書き換え回路と、前記初期値に対して前記光パルスに応じた情報を加算する加算回路とを含むカウンタ部と
　を有し、
　前記制御部は、前記カウンタ部に保持されている情報を、列方向の次段の前記画素に含まれる前記カウンタ部に対して初期値として書き込ませた後、前記光パルス応答部から得られた前記光パルスに応じた情報を前記初期値に加算させる
　情報処理システム。
（２６）
　撮像により画像データを取得する撮像装置と、
　前記撮像装置で得られた前記画像データを処理する処理部と
　を備え、
　前記撮像装置は、
　行列状に配置された複数の画素と、
　前記複数の画素に対してＴＤＩ（Time Delay Integration）制御を行う制御部と、
　前記ＴＤＩ制御により得られた前記画像データを前記処理部に出力する出力部と
　を有し、
　各前記画素は、
　光入射に応じて光パルスを生成する光パルス応答部と、
　列ラインに含まれる前記画素の数と等しい数の入力端子のうちの１つと、１つの出力端子とを接続するスイッチ部と
　前記スイッチ部を介して、列ラインに含まれる全ての前記光パルス応答部から得られた前記光パルスに応じた情報を積算するカウンタ部と、
　を有し、
　前記制御部は、前記スイッチ部に、前記列ラインに含まれる全ての前記光パルス応答部を１つずつ順次選択させることにより、前記全ての前記光パルス応答部から得られた前記光パルスに応じた情報の積算を前記カウンタ部に対して行わせる
　情報処理システム。
（２７）
　撮像により画像データを取得する撮像装置と、
　前記撮像装置で得られた前記画像データを処理する処理部と
　を備え、
　前記撮像装置は、
　行列状に配置された複数の画素と、
　前記複数の画素のうち、行方向に並んで配置された複数組の画素ラインから得られた情報を用いてＴＤＩ（Time Delay Integration）処理を行うことで前記画像データを生成する生成部と
　を有し、
　各前記画素は、
　光入射に応じて光パルスを生成する光パルス応答部と、
　前記光パルス応答部から得られた前記光パルスに応じた情報を積算するカウンタ部と、
　を有する
　情報処理システム。
　　本開示の第１の側面に係る撮像装置および本開示の第２の側面に係る情報処理システムでは、各画素において、カウンタ部に保持されている情報が、列方向の次段の画素に含まれるカウンタ部に対して初期値として書き込まれた後、光パルス応答部から得られた光パルスに応じた情報が初期値に加算される。これにより、加算後にカウンタ部に保持されている情報が、列方向の次段の画素に含まれるカウンタ部に対して、初期値として書き込まれる。その結果、ＡＤ変換処理を行うことなく、加算処理を行うことができる。また、このようにして得られた画素データは低ノイズのデータであるので、ＣＤＳ処理を行う必要がない。従って、ＡＤ変換処理やＣＤＳ処理を必要としない撮像装置を提供することができる。
　本開示の第３の側面に係る撮像装置および本開示の第４の側面に係る情報処理システムでは、スイッチ部によって、列ラインに含まれる全ての光パルス応答部が１つずつ順次選択されることにより、全ての光パルス応答部から得られた光パルスに応じた情報の積算がカウンタ部において行われる。これにより、ＡＤ変換処理を行うことなく、加算処理を行うことができる。また、このようにして得られた画素データは低ノイズのデータであるので、ＣＤＳ処理を行う必要がない。従って、ＡＤ変換処理やＣＤＳ処理を必要としない撮像装置を提供することができる。
　本開示の第５の側面に係る撮像装置および本開示の第６の側面に係る情報処理システムでは、各画素において、光パルス応答部から得られた光パルスに応じた情報が積算され、複数の画素のうち、行方向に並んで配置された複数組の画素ラインから得られた情報（積算値）を用いてＴＤＩ処理を行うことで画像データが生成される。これにより、ＡＤ変換処理を行うことなく、ＴＤＩ処理を行うことができる。また、このようにして得られた画素データは低ノイズのデータであるので、ＣＤＳ処理を行う必要がない。従って、ＡＤ変換処理やＣＤＳ処理を必要としない撮像装置を提供することができる。なお、本開示の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
　本出願は、日本国特許庁において２０２１年７月１日に出願された日本国特許出願番号第２０２１－１１０２２６号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (27)

  1. 　行列状に配置された複数の画素と、
    　前記複数の画素に対してＴＤＩ（Time Delay Integration）制御を行う制御部と
    　を備え、
    　各前記画素は、
    　光入射に応じて光パルスを生成する光パルス応答部と、
    　初期値を書き換える書き換え回路と、前記初期値に対して前記光パルスに応じた情報を加算する加算回路とを含むカウンタ部と
    　を有し、
    　前記制御部は、前記カウンタ部に保持されている情報を、列方向の次段の前記画素に含まれる前記カウンタ部に対して初期値として書き込ませた後、前記光パルス応答部から得られた前記光パルスに応じた情報を前記初期値に加算させる
    　撮像装置。
  2. 　前記カウンタ部は、ｋビット（ｋ≧１）のデジタルカウンタである
    　請求項１に記載の撮像装置。
  3. 　各前記画素は、前記カウンタ部から入力された情報を保持するラッチ部を更に有し、
    　前記制御部は、前記ラッチ部に保持されている、前記カウンタ部から入力された情報を、列方向の次段の前記画素に含まれる前記カウンタ部に対して初期値として書き込ませる
    　請求項２に記載の撮像装置。
  4. 　前記カウンタ部は、ビットごとに複数のフリップフロップを含み、
    　ビットごとに設けられた前記複数のフリップフロップのうちの１つの前記フリップフロップが前記ラッチ部を兼ねている
    　請求項３に記載の撮像装置。
  5. 　前記カウンタ部の上位ビットは、前記複数の画素が行列状に形成された領域の外に形成されている
    　請求項２に記載の撮像装置。
  6. 　前記カウンタ部のビット数は、列方向の初段と比べて列方向の後段の方が大きくなっている
    　請求項２に記載の撮像装置。
  7. 　各前記画素は、２つの前記カウンタ部を有し、
    　前記制御部は、一方の前記カウンタ部である第１のカウンタ部に保持されている情報を、列方向の次段の前記画素に含まれる前記第１のカウンタ部に対して初期値として書き込ませている間に、他方の前記カウンタ部である第２のカウンタ部に保持されている情報を、列方向の次段の前記画素に含まれる前記第２のカウンタ部に対して初期値として書き込ませる
    　請求項１に記載の撮像装置。
  8. 　前記制御部から前記複数の画素に対して入力する制御信号が伝搬する配線に、前記制御信号の波形なまりを改善する素子が挿入されている
    　請求項１に記載の撮像装置。
  9. 　各前記画素は、前記カウンタ部が飽和したか否かを判定し、判定の結果、前記カウンタ部が飽和したと判定したときには、前記光パルスに応じた情報の代わりにクロックに応じた情報を前記初期値に加算させる制御を前記カウンタ部に対して行う判定部を更に有する
    　請求項１に記載の撮像装置。
  10. 　各前記画素は、前記カウンタ部が飽和したか否かを判定し、判定の結果、前記カウンタ部が飽和したと判定したときには、このときの時刻コードを記録させる制御を前記カウンタ部に対して行う判定部を更に有する
    　請求項１に記載の撮像装置。
  11. 　行列状に配置された複数の画素と、
    　前記複数の画素に対してＴＤＩ（Time Delay Integration）制御を行う制御部と
    　を備え、
    　各前記画素は、
    　光入射に応じて光パルスを生成する光パルス応答部と、
    　列ラインに含まれる前記画素の数と等しい数の入力端子のうちの１つと、１つの出力端子とを接続するスイッチ部と
    　前記スイッチ部を介して、列ラインに含まれる全ての前記光パルス応答部から得られた前記光パルスに応じた情報を積算するカウンタ部と、
    　を有し、
    　前記制御部は、前記スイッチ部に、前記列ラインに含まれる全ての前記光パルス応答部を１つずつ順次選択させることにより、前記全ての前記光パルス応答部から得られた前記光パルスに応じた情報の積算を前記カウンタ部に対して行わせる
    　撮像装置。
  12. 　前記カウンタ部は、デジタルカウンタである
    　請求項１１に記載の撮像装置。
  13. 　前記カウンタ部の上位ビットは、前記複数の画素が行列状に形成された領域の外に形成されている
    　請求項１１に記載の撮像装置。
  14. 　前記制御部から前記複数の画素に対して入力する制御信号が伝搬する配線に、前記制御信号の波形なまりを改善する素子が挿入されている
    　請求項１１に記載の撮像装置。
  15. 　各前記画素は、前記カウンタ部が飽和したか否かを判定し、判定の結果、前記カウンタ部が飽和したと判定したときには、前記光パルスに応じた情報の代わりにクロックに応じた情報を前記初期値に加算させる制御を前記カウンタ部に対して行う判定部を更に有する
    　請求項１１に記載の撮像装置。
  16. 　各前記画素は、前記カウンタ部が飽和したか否かを判定し、判定の結果、前記カウンタ部が飽和したと判定したときには、このときの時刻コードを記録させる制御を前記カウンタ部に対して行う判定部を更に有する
    　請求項１１に記載の撮像装置。
  17. 　行列状に配置された複数の画素と、
    　前記複数の画素のうち、行方向に並んで配置された複数組の画素ラインから得られた情報を用いてＴＤＩ（Time Delay Integration）処理を行うことで画像データを生成する生成部と
    　を備え、
    　各前記画素は、
    　光入射に応じて光パルスを生成する光パルス応答部と、
    　前記光パルス応答部から得られた前記光パルスに応じた情報を積算するカウンタ部と、
    　を有する
    　撮像装置。
  18. 　前記カウンタ部は、デジタルカウンタである
    　請求項１７に記載の撮像装置。
  19. 　列ラインに含まれる前記複数の画素は、互いに共通の波長帯の光を検出するように構成されている
    　請求項１に記載の撮像装置。
  20. 　３つの列ラインを一組の列ライン群としたとき、各前記列ライン群において、１つ目の前記列ラインに含まれる前記複数の画素は赤色光を検出するように構成され、２つ目の前記列ラインに含まれる前記複数の画素は緑色光を検出するように構成され、３つ目の前記列ラインに含まれる前記複数の画素は青色光を検出するように構成されている
    　請求項１９に記載の撮像装置。
  21. 　列ラインに含まれる前記複数の画素は、互いに共通の波長帯の光を検出するように構成されている
    　請求項１１に記載の撮像装置。
  22. 　３つの列ラインを一組の列ライン群としたとき、各前記列ライン群において、１つ目の前記列ラインに含まれる前記複数の画素は赤色光を検出するように構成され、２つ目の前記列ラインに含まれる前記複数の画素は緑色光を検出するように構成され、３つ目の前記列ラインに含まれる前記複数の画素は青色光を検出するように構成されている
    　請求項２１に記載の撮像装置。
  23. 　列ラインに含まれる前記複数の画素は、互いに共通の波長帯の光を検出するように構成されている
    　請求項１７に記載の撮像装置。
  24. 　３つの列ラインを一組の列ライン群としたとき、各前記列ライン群において、１つ目の前記列ラインに含まれる前記複数の画素は赤色光を検出するように構成され、２つ目の前記列ラインに含まれる前記複数の画素は緑色光を検出するように構成され、３つ目の前記列ラインに含まれる前記複数の画素は青色光を検出するように構成されている
    　請求項２３に記載の撮像装置。
  25. 　撮像により画像データを取得する撮像装置と、
    　前記撮像装置で得られた前記画像データを処理する処理部と
    　を備え、
    　前記撮像装置は、
    　行列状に配置された複数の画素と、
    　前記複数の画素に対してＴＤＩ（Time Delay Integration）制御を行う制御部と、
    　前記ＴＤＩ制御により得られた前記画像データを前記処理部に出力する出力部と
    　を有し、
    　各前記画素は、
    　光入射に応じて光パルスを生成する光パルス応答部と、
    　初期値を書き換える書き換え回路と、前記初期値に対して前記光パルスに応じた情報を加算する加算回路とを含むカウンタ部と
    　を有し、
    　前記制御部は、前記カウンタ部に保持されている情報を、列方向の次段の前記画素に含まれる前記カウンタ部に対して初期値として書き込ませた後、前記光パルス応答部から得られた前記光パルスに応じた情報を前記初期値に加算させる
    　情報処理システム。
  26. 　撮像により画像データを取得する撮像装置と、
    　前記撮像装置で得られた前記画像データを処理する処理部と
    　を備え、
    　前記撮像装置は、
    　行列状に配置された複数の画素と、
    　前記複数の画素に対してＴＤＩ（Time Delay Integration）制御を行う制御部と、
    　前記ＴＤＩ制御により得られた前記画像データを前記処理部に出力する出力部と
    　を有し、
    　各前記画素は、
    　光入射に応じて光パルスを生成する光パルス応答部と、
    　列ラインに含まれる前記画素の数と等しい数の入力端子のうちの１つと、１つの出力端子とを接続するスイッチ部と
    　前記スイッチ部を介して、列ラインに含まれる全ての前記光パルス応答部から得られた前記光パルスに応じた情報を積算するカウンタ部と、
    　を有し、
    　前記制御部は、前記スイッチ部に、前記列ラインに含まれる全ての前記光パルス応答部を１つずつ順次選択させることにより、前記全ての前記光パルス応答部から得られた前記光パルスに応じた情報の積算を前記カウンタ部に対して行わせる
    　情報処理システム。
  27. 　撮像により画像データを取得する撮像装置と、
    　前記撮像装置で得られた前記画像データを処理する処理部と
    　を備え、
    　前記撮像装置は、
    　行列状に配置された複数の画素と、
    　前記複数の画素のうち、行方向に並んで配置された複数組の画素ラインから得られた情報を用いてＴＤＩ（Time Delay Integration）処理を行うことで前記画像データを生成する生成部と
    　を有し、
    　各前記画素は、
    　光入射に応じて光パルスを生成する光パルス応答部と、
    　前記光パルス応答部から得られた前記光パルスに応じた情報を積算するカウンタ部と、
    　を有する
    　情報処理システム。
PCT/JP2022/011132 2021-07-01 2022-03-11 撮像装置および情報処理システム Ceased WO2023276299A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US18/574,180 US12506987B2 (en) 2021-07-01 2022-03-11 Imaging unit and information processing system
CN202280045329.2A CN117581558A (zh) 2021-07-01 2022-03-11 成像装置和信息处理系统
JP2023531407A JPWO2023276299A1 (ja) 2021-07-01 2022-03-11
DE112022003395.9T DE112022003395T5 (de) 2021-07-01 2022-03-11 Bildgebungseinheit und informationsverarbeitungssystem

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021110226 2021-07-01
JP2021-110226 2021-07-01

Publications (1)

Publication Number Publication Date
WO2023276299A1 true WO2023276299A1 (ja) 2023-01-05

Family

ID=84691124

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/011132 Ceased WO2023276299A1 (ja) 2021-07-01 2022-03-11 撮像装置および情報処理システム

Country Status (5)

Country Link
US (1) US12506987B2 (ja)
JP (1) JPWO2023276299A1 (ja)
CN (1) CN117581558A (ja)
DE (1) DE112022003395T5 (ja)
WO (1) WO2023276299A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024185296A1 (ja) * 2023-03-08 2024-09-12 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器
WO2025177720A1 (ja) * 2024-02-20 2025-08-28 ソニーセミコンダクタソリューションズ株式会社 光検出装置および光検出システム

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4358505A4 (en) * 2021-07-13 2025-02-26 Hamamatsu Photonics K.K. X-ray image acquisition device and x-ray image acquisition system
JP2024073994A (ja) * 2022-11-18 2024-05-30 キヤノン株式会社 光電変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018061079A (ja) * 2016-10-03 2018-04-12 三菱電機株式会社 撮像装置、及びその駆動方法
JP2020127122A (ja) * 2019-02-04 2020-08-20 キヤノン株式会社 撮像装置
JP2021034862A (ja) * 2019-08-23 2021-03-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5985140B2 (ja) 2010-04-28 2016-09-06 ソニー株式会社 蛍光強度補正方法、蛍光強度算出方法及び蛍光強度算出装置
JP2021064703A (ja) * 2019-10-15 2021-04-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び撮像方法
CN111075490B (zh) 2019-12-30 2021-06-11 中国安全生产科学研究院 穿江海地铁长大区间隧道火灾通风排烟方法
JP2023067549A (ja) * 2021-11-01 2023-05-16 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018061079A (ja) * 2016-10-03 2018-04-12 三菱電機株式会社 撮像装置、及びその駆動方法
JP2020127122A (ja) * 2019-02-04 2020-08-20 キヤノン株式会社 撮像装置
JP2021034862A (ja) * 2019-08-23 2021-03-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024185296A1 (ja) * 2023-03-08 2024-09-12 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器
WO2025177720A1 (ja) * 2024-02-20 2025-08-28 ソニーセミコンダクタソリューションズ株式会社 光検出装置および光検出システム

Also Published As

Publication number Publication date
CN117581558A (zh) 2024-02-20
US12506987B2 (en) 2025-12-23
DE112022003395T5 (de) 2024-05-08
US20240323565A1 (en) 2024-09-26
JPWO2023276299A1 (ja) 2023-01-05

Similar Documents

Publication Publication Date Title
WO2023276299A1 (ja) 撮像装置および情報処理システム
Antolovic et al. Dynamic range extension for photon counting arrays
Bruschini et al. Single-photon avalanche diode imagers in biophotonics: review and outlook
Ulku et al. A 512× 512 SPAD image sensor with integrated gating for widefield FLIM
Burri et al. Architecture and applications of a high resolution gated SPAD image sensor
CN103975580B (zh) 成像设备、电子装置、光激励发光检测扫描器和成像方法
Mosconi et al. CMOS single-photon avalanche diode array for time-resolved fluorescence detection
DE60333410D1 (de) Bildaufnahmevorrichtung für Photonenzählung
CN112585953B (zh) 固体摄像元件、摄像系统、固体摄像元件的驱动方法及光检测器
US10883931B2 (en) Optical measuring instrument, flow cytometer, and radiation counter
US12284455B2 (en) Optical measurement device and optical measurement system
Zhu et al. A review of image sensors used in near-infrared and shortwave infrared fluorescence imaging
US20230417671A1 (en) Biological sample analysis system, information processing device, information processing method, and biological sample analysis method
US20110017915A1 (en) Drift scanner for rare cell detection
Jegannathan et al. Current-assisted SPAD with improved pn junction and enhanced NIR performance
Krstajić et al. A 256× 8 SPAD line sensor for time resolved fluorescence and raman sensing
Ingelberts et al. High-speed gated CMOS detector for fluorescence lifetime microscopy extending to near-infrared wavelengths
Dai et al. Realization of a time-correlated photon counting technique for fluorescence analysis
Li et al. CMOS image sensor with lateral electric field modulation pixels for fluorescence lifetime imaging with sub-nanosecond time response
US20240295488A1 (en) Biological sample analysis system, information processor, information processing method, and biological sample analysis method
US12146824B2 (en) Optical measuring device and optical measuring system
US12535401B2 (en) Particle analysis system, particle analysis method, and flow cytometer system
Ülkü Large-format time-gated SPAD cameras for real-time phasor-based FLIM
WO2024185296A1 (ja) 光検出装置および電子機器
US20250377281A1 (en) Biological sample analysis system and biological sample analysis method

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2023531407

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280045329.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18574180

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 22832463

Country of ref document: EP

Kind code of ref document: A1