WO2023248849A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2023248849A1
WO2023248849A1 PCT/JP2023/021664 JP2023021664W WO2023248849A1 WO 2023248849 A1 WO2023248849 A1 WO 2023248849A1 JP 2023021664 W JP2023021664 W JP 2023021664W WO 2023248849 A1 WO2023248849 A1 WO 2023248849A1
Authority
WO
WIPO (PCT)
Prior art keywords
output terminal
display device
abnormality
signal
turned
Prior art date
Application number
PCT/JP2023/021664
Other languages
English (en)
French (fr)
Inventor
慎司 西村
慎也 渡辺
Original Assignee
日本精機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本精機株式会社 filed Critical 日本精機株式会社
Publication of WO2023248849A1 publication Critical patent/WO2023248849A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B5/00—Visible signalling systems, e.g. personal calling systems, remote indication of seats occupied
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators

Definitions

  • the present disclosure relates to a display device.
  • the vehicle visibility device described in Patent Document 1 provides a warning light around the monitor, and controls the warning light to turn on when the monitor is in a non-display state due to power off, malfunction, etc. It is equipped with a control device that issues various warnings using warning lights even when the monitor is not displayed.
  • the present disclosure has been made in view of the above-mentioned circumstances, and an object of the present disclosure is to provide a display device that can notify of an abnormality even if there is an abnormality in the control unit.
  • a display device includes a display section, a notification section that notifies an abnormality of the display device when turned on, and a control section that controls the display section and the notification section.
  • the control unit outputs either a high signal or a low signal when an abnormality occurs in the display device, and outputs either the high signal or the low signal when there is no abnormality in the display device.
  • a first output terminal that outputs the other signal; and a second output terminal that outputs the other signal when an abnormality occurs in the display device and outputs the one signal when there is no abnormality in the display device.
  • the display device includes a first switching means that turns on the notification section when the one signal is output from the first output terminal, and a first switching means that turns on the notification section when the one signal is output from the second output terminal. and second switching means that turns on the notification section when the notification is output.
  • FIG. 1 is a circuit diagram of a display device according to an embodiment of the present disclosure.
  • 5 is a timing chart showing the states of each output terminal, transistor, and notification unit according to an embodiment of the present disclosure.
  • 5 is a timing chart showing a constant voltage source, each transistor, a gate voltage of an FET, and a state of a notification unit according to an embodiment of the present disclosure.
  • the display device is mounted on a vehicle including an automobile, a construction machine, an agricultural machine, a motorcycle, and the like.
  • the display device 10 includes an abnormality notification circuit 1 and a display section 6.
  • the abnormality notification circuit 1 includes a notification section 2, a control section 3, transistors containing resistors 4 and 40, a current limiting resistor 5, an FET (Field Effect Transistor) 20, and a delay circuit 30.
  • the display unit 6 includes a display and/or a pointer that shows vehicle information.
  • This display may include a TFT (Thin Film Transistor) type liquid crystal panel and a lighting device that illuminates the liquid crystal panel, or may include an organic EL display (OELD). You can.
  • TFT Thin Film Transistor
  • OELD organic EL display
  • the notification unit 2 is an LED (Light Emitting Diode), which is an example of a light source that lights up when an abnormality occurs in the display device 10, and notifies the viewer of the occurrence of an abnormality by lighting the LED.
  • the notification section 2 is provided around the display section 6.
  • the notification section 2 includes an anode terminal connected to a constant voltage source Vc via a current limiting resistor 5, and a cathode terminal connected to the FET 20 and the transistor 4. When at least one of the FET 20 and the transistor 4 is turned on, the notification section 2 is turned on (turned on) by a current flowing through itself from the constant voltage source Vc.
  • the constant voltage source Vc starts applying voltage when the vehicle accessory is turned on, and stops applying voltage when the vehicle accessory is turned off.
  • the constant voltage source Vc supplies a constant voltage of 3.3V, for example.
  • the constant voltage source Vc is provided to be able to apply a voltage to each of the notification section 2, the control section 3, and the delay circuit 30.
  • the current limiting resistor 5 is electrically connected between the constant voltage source Vc and the notification section 2.
  • the current limiting resistor 5 is a resistor that limits the amount of current flowing through the notification section 2 to a specified current, and the luminance of the LED is determined by the limited current.
  • the control section 3 is a microcomputer, and controls the display section 6 and the notification section 2.
  • the control unit 3 includes an abnormality determination unit 3a that determines whether or not there is an abnormality in the display unit 6 or the control unit 3.
  • the control unit 3 includes a first output terminal A and a second output terminal B that output mutually opposite signals between a high signal and a low signal.
  • the first output terminal A outputs a high signal when the abnormality determining section 3a determines that an abnormality has occurred in the display section 6 or the control section 3.
  • the first output terminal A outputs a low signal when the abnormality determining section 3a determines that there is no abnormality in the display section 6 or the control section 3.
  • the second output terminal B outputs a low signal when the abnormality determination section 3a determines that an abnormality has occurred in the display section 6 or the control section 3.
  • the second output terminal B outputs a high signal when the abnormality determining section 3a determines that there is no abnormality in the display section 6 or the control section 3.
  • the second output terminal B always outputs a logic opposite to the logic of the first output terminal A unless the control unit 3 has a high fixing abnormality, a low fixing abnormality, or a high impedance fixing abnormality, which will be described later.
  • the abnormality determination unit 3a can determine the presence or absence of an abnormality, such as a communication error with equipment outside or inside the device, disconnection/short circuit of a speaker or buzzer, or temperature abnormality. It should be noted that the abnormality determination section 3a is not limited to this example, as long as it is possible to determine an abnormality of the display device 10. You can.
  • Transistor 4 is, for example, a bipolar transistor.
  • the transistor 4 switches between on and off according to the output signal from the first output terminal A of the control section 3, and switches the notification section 2 between on and off in accordance with this switching.
  • the transistor 4 includes a base terminal connected to the first output terminal A of the control section 3, an emitter terminal connected to ground, and a collector terminal connected to the cathode side of the notification section 2.
  • the transistor 4 turns on when a high signal is input from the first output terminal A, and turns off when a low signal is input from the first output terminal A.
  • a current path C1 from the constant voltage source Vc to the ground via the notification section 2 and the transistor 4 becomes conductive, and current flows from the constant voltage source Vc to the notification section 2.
  • the notification section 2 is turned on (lit).
  • the transistor 4 is turned off, the current path C1 is cut off by the transistor 4.
  • a current path C2 which will be described later, is also cut off, the notification section 2 is turned off (lights out).
  • FET 20 is an N-channel field effect transistor. FET 20 switches between on and off in response to transistor 40 switching between on and off. Specifically, FET 20 is turned off when transistor 40 is on, and turned on when transistor 40 is off.
  • the FET 20 includes a drain terminal connected to the cathode side of the notification section 2, a source terminal connected to the ground, and a gate terminal connected to the delay circuit 30.
  • the FET 20 is turned on when a voltage equal to or higher than a threshold is applied to the gate terminal of the FET 20. When the FET 20 is turned on, conduction occurs between the drain terminal and the source terminal of the FET 20.
  • the current path C2 from the constant voltage source Vc to the ground via the notification section 2 and FET 20 becomes conductive, and current flows from the constant voltage source Vc to the notification section 2.
  • the notification section 2 is turned on (lit).
  • the FET 20 is turned off, the current path C2 is cut off.
  • the notification unit 2 is turned off (lights out).
  • a field effect transistor is more suitable than a bipolar transistor or the like so that the charging/discharging current of the delay circuit 30 does not leak to the FET 20.
  • Transistor 40 is, for example, a bipolar transistor.
  • the transistor 40 switches between on and off according to the output signal from the second output terminal B of the control section 3, and in response to this switching, the transistor 4 is switched between on and off.
  • the transistor 40 includes a base terminal connected to the second output terminal B of the control unit 3, an emitter terminal connected to the ground, and a collector terminal connected to the gate terminal of the FET 20 via the delay circuit 30. .
  • the transistor 40 turns on when a high signal is input from the second output terminal B, and turns off when a low signal is input from the second output terminal B.
  • a current path C3 from the constant voltage source Vc to the ground via the transistor 40 becomes conductive.
  • This current path C3 turns off the FET 20 in order to avoid the FET 20.
  • the transistor 40 when the transistor 40 is turned off, a voltage from the constant voltage source Vc is applied to the gate terminal of the transistor 40, and the FET 20 is turned on. Then, a current flows from the constant voltage source Vc to the notification section 2, which turns on (lights up) the notification section 2.
  • the transistor 40 when a low signal is output from the second output terminal B, the transistor 40 is turned off, and thereby the FET 20 is turned on.
  • the transistor 40 is turned on, and thereby the FET 20 is turned off.
  • the delay circuit 30 delays the on-timing and off-timing of the notification unit 2 with respect to the on-off transition of the transistor 40.
  • the delay circuit 30 delays the timing at which the first switching element 20 turns on so as to prevent the notification section 2 from being turned on by mistake when power supply from the constant voltage source Vc starts or stops. The operation of the delay circuit 30 will be explained in detail later.
  • the delay circuit 30 includes a capacitor 30C and resistors R1, R2, and R3.
  • the positive side of the capacitor 30C is connected to the gate terminal of the FET 20.
  • the negative side of the capacitor 30C is connected to ground.
  • the capacitance of the capacitor 30C is, for example, 2.2 ⁇ F.
  • the capacitor 30C slows the change in the gate voltage of the FET 20, thereby delaying the on-timing and off-timing of the FET 20.
  • the resistor R1 has a first end connected to the positive side of the capacitor 30C and the gate terminal of the FET 20, and a second end connected to the resistor R2 and the collector terminal of the transistor 40.
  • the resistor R1 is provided to adjust the charging/discharging time of the capacitor 30C.
  • the resistance value of the resistor R1 is, for example, 100 k ⁇ .
  • the resistor R2 includes a first end connected to the second end of the resistor R1 and the collector terminal of the transistor 40, and a second end connected to the constant voltage source Vc. Resistor R2 is provided to suppress large current from flowing through transistor 40.
  • the resistance value of the resistor R2 is, for example, 10 k ⁇ . Note that the two resistors R1 and R2 may be combined into one resistor.
  • the resistor R3 includes a first end connected between the constant voltage source Vc and the resistor R2, and a second end connected to the ground.
  • the resistor R3 is provided to adjust the current value for discharging the charge stored in the capacitor 30C to the ground.
  • the resistance value of the resistor R3 is, for example, 1 k ⁇ .
  • a no abnormality time T1 an abnormality determination time T2, a high fixed abnormality time T3, a low fixed abnormality time T4, and a high impedance fixed abnormality time T5 are set.
  • the control unit 3 outputs a low signal from the first output terminal A and a high signal from the second output terminal B during the abnormality-free time T1.
  • the transistor 4 is turned off, so the current path C1 is cut off.
  • the transistor 40 is turned on, the current path C3 that avoids the FET 20 is made conductive.
  • the notification unit 2 is turned off (extinguished) to indicate that there is no abnormality in the display device 10, that is, it is normal.
  • the abnormality determination unit 3a determines that there is an abnormality in the display unit 6 and the control unit 3, and the control unit 3 outputs a high signal from the first output terminal A and outputs a high signal from the second output terminal B. Outputs low signal.
  • the transistor 4 since the transistor 4 is turned on, the current path C1 is made conductive.
  • the notification unit 2 is turned on (lit) to indicate that there is an abnormality in the display device 10. Therefore, even if the display unit 6 cannot notify the viewer that there is an abnormality due to a failure of the display device 10, the notification unit 2 can notify the viewer that there is an abnormality.
  • the control unit 3 is in a failure state so that the output signals of the first output terminal A and the second output terminal B are fixed to the high signal.
  • the control unit 3 simultaneously outputs a high signal from both the first output terminal A and the second output terminal B during the high fixed abnormality time T3.
  • both transistor 4 and transistor 40 are turned on.
  • the transistor 4 is turned on, the current path C1 becomes conductive, and the notification section 2 is turned on (lit). Therefore, even if an abnormality occurs in which the outputs of the output terminals A and B of the control section 3 are fixed at high level, the notification section 2 can notify the viewer that there is an abnormality.
  • the control unit 3 is in a failure state so that the output signals of the first output terminal A and the second output terminal B are fixed to the low signal.
  • the control unit 3 simultaneously outputs a low signal from both the first output terminal A and the second output terminal B during the low fixed abnormality time T4.
  • both transistor 4 and transistor 40 are turned off.
  • the current path C3 is cut off, and a voltage is applied from the constant voltage source Vc to the gate terminal of the FET 20, thereby turning the FET 20 on.
  • the current path C2 becomes conductive, and the notification section 2 is turned on (lit).
  • the notification section 2 can notify the viewer that there is an abnormality.
  • the control unit 3 is in a failure state so that the first output terminal A and the second output terminal B are fixed in the high impedance state.
  • the transistor 40 is turned off. Therefore, the current path C3 is cut off and a voltage is applied from the constant voltage source Vc to the gate terminal of the FET 20, thereby turning on the FET 20. As a result, the current path C2 becomes conductive, and the notification section 2 is turned on (lit).
  • the notification section 2 can notify the viewer that there is an abnormality.
  • the abnormality of the control unit 3 includes a case where the control unit 3 breaks down and a case where the control unit 3 does not start.
  • the operation of the delay circuit 30 will be explained with reference to FIG. First, the operation when the power is turned on will be explained.
  • the constant voltage source Vc is switched from off (voltage application stopped state) to on (voltage application state) at time t1, as shown in the top row of FIG.
  • the control unit 3 outputs a high signal from the second output terminal B to turn on the transistor 40, as shown in the third row from the top in FIG. .
  • the second output terminal B is in a high impedance state or a state in which a low signal is output.
  • the delay circuit 30 delays the rise in the gate voltage of the FET 20 so that the gate voltage of the FET 20 does not reach the threshold value TH during the startup time Tk, as shown in the second row from the bottom of FIG.
  • the threshold value TH is a gate voltage value at which the FET 20 is turned on. Therefore, even after the power is turned on, if there is no abnormality, the notification section 2 can be maintained in the off state as shown in the bottom row of FIG. Thereby, malfunction of the notification unit 2, such as momentary lighting of the notification unit 2, can be suppressed.
  • the constant voltage source Vc is switched from on to off as the voltage decreases from time t3 over a voltage drop time Tt.
  • the control unit 3 enters a sleep state in the middle of the voltage drop time Tt, both the first output terminal A and the second output terminal B enter a high impedance state, and as a result, the second and third stages from the top in FIG. As shown in FIG. 3, both transistor 4 and transistor 40 are turned off.
  • the transistor 40 is turned off before the voltage of the constant voltage source Vc drops completely, the voltage from the constant voltage source Vc is applied to the gate terminal of the FET 20.
  • the delay circuit 30 delays the rise in the gate voltage of the FET 20 so that the gate voltage of the FET 20 does not reach the threshold TH during the voltage drop time Tt, as shown in the second row from the bottom of FIG. . Therefore, even when the power is stopped, if there is no abnormality, the notification section 2 can be maintained in the off state. Thereby, malfunction of the notification unit 2, such as momentary lighting of the notification unit 2, can be suppressed.
  • the display device 10 includes a display section 6, a notification section 2 that notifies an abnormality of the display device 10 when turned on, and a control section 3 that controls the display section 6 and the notification section 2.
  • the control unit 3 outputs a high signal, which is an example of either a high signal or a low signal, when an abnormality occurs in the display device 10, and outputs a high signal or a low signal when there is no abnormality in the display device 10.
  • a first output terminal A outputs a low signal, which is an example of the other signal, and a first output terminal A outputs a low signal when an abnormality occurs in the display device 10, and outputs a high signal when there is no abnormality in the display device 10.
  • the display device 10 includes a transistor 4, which is an example of a first switching means that turns on the notification section 2 when a high signal is output from the first output terminal A, and a transistor 4 that turns on the notification section 2 when a low signal is output from the second output terminal B.
  • the device includes an FET 20 and a transistor 40, which are an example of second switching means for turning on the section 2. According to this configuration, even if there is an abnormality in the control section 3 such that both outputs of the output terminals A and B are fixed at high or fixed at low, the notification section 2 can notify this abnormality.
  • the second switching means includes an FET 20 which is an example of a first switching element that supplies current to the notification unit 2 and turns on the notification unit 2 by receiving a voltage from the constant voltage source Vc and turning on the FET 20. , turns on when it receives a high signal as one signal from the second output terminal B, and turns off when it receives a low signal as the other signal from the second output terminal B, or when the second output terminal B is in a high impedance state.
  • the transistor 40 is an example of a switching element.
  • the transistor 40 allows current from the constant voltage source Vc to flow through a current path C3 that avoids the FET 20 when the transistor 40 is turned on, and to flow a current from the constant voltage source Vc so that the FET 20 is turned on when the transistor 40 is turned off.
  • a current is passed through FET20.
  • the display device 10 includes a delay circuit 30, which is an example of a delay means for delaying the timing at which the FET 20 turns on so that the FET 20 maintains an off state when power supply from the constant voltage source Vc starts or stops. Be prepared. According to this configuration, it is possible to suppress the notification unit 2 from turning on momentarily when power supply from the constant voltage source Vc starts or stops.
  • the transistor 4, which is an example of the first switching means, is configured so that when an abnormality occurs in the control unit 3, the first Upon receiving a high signal as one signal from the output terminal A, the notification section 2 is turned on.
  • the FET 20 and the transistor 40, which are an example of the second switching means, are such that a low signal is simultaneously output from both the first output terminal A and the second output terminal B, or a low signal is output from both the first output terminal A and the second output terminal B.
  • the notification unit 2 is turned on based on the low signal as the other signal from the second output terminal B or the high impedance state of the second output terminal B. do.
  • the notification unit 2 is a light source that lights up when an abnormality occurs, but instead of or in addition to this, it may be a speaker that emits a beep or sound, or a speaker that emits vibrations. It may also be a vibrator.
  • the delay circuit 30 in the above embodiment may be omitted.
  • the FET 20 is not limited to a field effect transistor, but may be a bipolar transistor.
  • the transistors 4 and 40 are not limited to bipolar transistors, and may be field effect transistors.
  • the first output terminal A outputs a high signal when an abnormality occurs, outputs a low signal when there is no abnormality, and the second output terminal B outputs a low signal when an abnormality occurs.
  • the first output terminal A outputs a low signal when an abnormality occurs, and outputs a high signal when there is no abnormality.
  • the second output terminal B may output a high signal when an abnormality occurs, and output a low signal when there is no abnormality.
  • the transistors 4 and 40 may be switching elements that turn on when a low signal is input and turn off when a high signal is input.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Electronic Switches (AREA)

Abstract

制御部に異常がある場合でも、この異常を報知することができる車両用表示装置を提供する。 表示装置１０は、表示部６と、オンされたときに表示装置１０の異常を報知する報知部２と、表示部６及び報知部２を制御する制御部３と、を備える。制御部３は、表示装置１０に異常が生じた場合にハイ信号を出力し、表示装置１０に異常がない場合にロー信号を出力する第１出力端子Ａと、表示装置１０に異常が生じた場合にロー信号を出力し、表示装置１０に異常がない場合にハイ信号を出力する第２出力端子Ｂと、を備える。表示装置１０は、第１出力端子Ａからハイ信号が出力されると報知部２をオンするトランジスタ４と、第２出力端子Ｂからロー信号が出力されると報知部２をオンするＦＥＴ２０及びトランジスタ４０と、を備える。

Description

表示装置
　本開示は、表示装置に関する。
　例えば、特許文献１に記載の車両用視認装置は、モニタの周辺に警告灯を設けて、モニタが電源オフや故障等によって非表示状態の場合に、警告灯を点灯する制御を行うことにより、モニタが非表示であっても警告灯により各種警告を行う制御装置を備える。
特開２０１８－１１８５３７号公報
　上記特許文献１に記載の構成では、制御装置に異常がある場合には警告情報を報知することができなかった。
　本開示は、上記実状を鑑みてなされたものであり、制御部に異常がある場合でも、この異常を報知することができる表示装置を提供することを目的とする。
　上記目的を達成するため、本開示に係る表示装置は、表示部と、オンされたときに前記表示装置の異常を報知する報知部と、前記表示部及び前記報知部を制御する制御部と、を備え、前記制御部は、前記表示装置に異常が生じた場合にハイ信号とロー信号の何れか一方の信号を出力し、前記表示装置に異常がない場合に前記ハイ信号と前記ロー信号の何れか他方の信号を出力する第１出力端子と、前記表示装置に異常が生じた場合に前記他方の信号を出力し、前記表示装置に異常がない場合に前記一方の信号を出力する第２出力端子と、を備え、前記表示装置は、前記第１出力端子から前記一方の信号が出力されると前記報知部をオンする第１切替手段と、前記第２出力端子から前記他方の信号が出力されると前記報知部をオンする第２切替手段と、を備える。
　本開示によれば、表示装置において、制御部に異常がある場合でも、この異常を報知することができる。
本開示の一実施形態に係る表示装置の回路図である。 本開示の一実施形態に係る各出力端子、トランジスタ及び報知部の状態を示すタイミングチャートである。 本開示の一実施形態に係る定電圧源、各トランジスタ、ＦＥＴのゲート電圧及び報知部の状態を示すタイミングチャートである。
　本開示の一実施形態に係る表示装置について、図面を参照して説明する。本実施形態では、表示装置は、自動車、建設機械、農業機械及びオートバイク等を含む車両に搭載されている。
　図１に示すように、表示装置１０は、異常報知回路１と、表示部６と、を備える。異常報知回路１は、報知部２と、制御部３と、抵抗入りトランジスタ４，４０と、電流制限抵抗５と、ＦＥＴ（Field Effect Transistor）２０と、遅延回路３０と、を備える。
　表示部６は、車両情報を示すディスプレイ及び／又は指針を含む。このディスプレイは、ＴＦＴ（Thin Film Transistor）型の液晶パネル、及び液晶パネルを照明する照明装置を備える構成であってもよいし、有機ＥＬディスプレイ（ＯＥＬＤ：Organic Electro-Luminescence Display）を備える構成であってもよい。
　報知部２は、表示装置１０の異常発生時に点灯する光源の一例であるＬＥＤ（Light Emitting Diode）であり、ＬＥＤが点灯することにより異常発生を視認者に報知する。報知部２は、表示部６の周辺に設けられる。報知部２は、電流制限抵抗５を介して定電圧源Ｖｃに接続されるアノード端子と、ＦＥＴ２０及びトランジスタ４に接続されるカソード端子と、を備える。報知部２は、ＦＥＴ２０及びトランジスタ４の少なくとも何れかがオンすることにより、定電圧源Ｖｃから電流が自身に流れて点灯（オン）する。
　定電圧源Ｖｃは、車両のアクセサリーオンにより電圧の印加を開始し、車両のアクセサリーオフにより電圧の印加を停止する。定電圧源Ｖｃは、例えば、３．３Ｖの定電圧を供給する。定電圧源Ｖｃは、報知部２、制御部３及び遅延回路３０それぞれに電圧を印加可能に設けられる。
　電流制限抵抗５は、定電圧源Ｖｃと報知部２の間に電気的に接続される。電流制限抵抗５は、報知部２の電流量を規定の電流に制限する抵抗であり、制限された電流によりＬＥＤの発光輝度を定める。
　制御部３は、マイコン（マイクロコンピュータ）であり、表示部６及び報知部２を制御する。制御部３は、表示部６や制御部３の異常の有無を判定する異常判定部３ａを備える。制御部３は、ハイ（Ｈｉｇｈ）信号とロー（Ｌｏｗ）信号の間で互いに反対の信号を出力する第１出力端子Ａ及び第２出力端子Ｂを備える。
　第１出力端子Ａは、異常判定部３ａにより表示部６や制御部３に異常が生じたと判定されると、ハイ信号を出力する。第１出力端子Ａは、異常判定部３ａにより表示部６や制御部３に異常がないと判定されると、ロー信号を出力する。
　第２出力端子Ｂは、異常判定部３ａにより表示部６や制御部３に異常が生じたと判定されると、ロー信号を出力する。第２出力端子Ｂは、異常判定部３ａにより表示部６や制御部３に異常がないと判定されると、ハイ信号を出力する。言い換えると、制御部３に後述するハイ固定異常、ロー固定異常又はハイインピーダンス固定異常がない限り、第２出力端子Ｂは、第１出力端子Ａの論理とは逆の論理を常時出力する。
　異常判定部３ａは、例えば、装置外部及び内部の機器に対する通信エラーや、スピーカーやブザーの断線/短絡、温度異常等の異常の有無を判定可能である。
　なお、異常判定部３ａは、表示装置１０の異常判定が可能であれば、本例に限らず、例えば、表示部６の異常判定ができず、制御部３の異常判定のみが可能に構成されてもよい。
　トランジスタ４は、例えば、バイポーラトランジスタである。トランジスタ４は、制御部３の第１出力端子Ａからの出力信号に応じてオンとオフの間で切り替わり、この切り替わりに応じて、報知部２をオンとオフの間で切り替える。
　トランジスタ４は、制御部３の第１出力端子Ａに接続されるベース端子と、グランドに接続されるエミッタ端子と、報知部２のカソード側に接続されるコレクタ端子と、を備える。
　トランジスタ４は、第１出力端子Ａからハイ信号が入力されるとオンし、第１出力端子Ａからロー信号が入力されるとオフする。トランジスタ４がオンすると、定電圧源Ｖｃから報知部２及びトランジスタ４を経たグランドまでの電流経路Ｃ１が導通し、定電圧源Ｖｃから報知部２に電流が流れる。これにより、報知部２がオン（点灯）する。一方、トランジスタ４がオフすると、トランジスタ４にて電流経路Ｃ１が遮断される。これにより、後述する電流経路Ｃ２も遮断されていれば、報知部２がオフ（消灯）する。
　ＦＥＴ２０は、Ｎチャネル電界効果トランジスタである。ＦＥＴ２０は、トランジスタ４０のオンとオフの間での切り替わりに応じてオンとオフの間で切り替わる。具体的には、ＦＥＴ２０は、トランジスタ４０がオンのときにオフに、トランジスタ４０がオフのときにオンに切り替わる。ＦＥＴ２０は、報知部２のカソード側に接続されるドレイン端子と、グランドに接続されるソース端子と、遅延回路３０に接続されるゲート端子と、を備える。
　ＦＥＴ２０は、ＦＥＴ２０のゲート端子に閾値以上の電圧が印加されるとオンする。ＦＥＴ２０がオンすると、ＦＥＴ２０のドレイン端子とソース端子の間が導通する。すると、定電圧源Ｖｃから報知部２及びＦＥＴ２０を経たグランドまでの電流経路Ｃ２が導通し、定電圧源Ｖｃから報知部２に電流が流れる。これにより、報知部２がオン（点灯）する。一方、ＦＥＴ２０がオフすると、電流経路Ｃ２が遮断される。これにより、上述した電流経路Ｃ１も遮断されていれば、報知部２がオフ（消灯）する。
　ＦＥＴ２０は、遅延回路３０の充放電電流がＦＥＴ２０へ漏れないようバイポーラトランジスタ等よりも電界効果トランジスタが適している。
　トランジスタ４０は、例えば、バイポーラトランジスタである。トランジスタ４０は、制御部３の第２出力端子Ｂからの出力信号に応じてオンとオフの間で切り替わり、この切り替わりに応じてトランジスタ４をオンとオフの間で切り替える。トランジスタ４０は、制御部３の第２出力端子Ｂに接続されるベース端子と、グランドに接続されるエミッタ端子と、遅延回路３０を介してＦＥＴ２０のゲート端子に接続されるコレクタ端子と、を備える。
　トランジスタ４０は、第２出力端子Ｂからハイ信号が入力されるとオンし、第２出力端子Ｂからロー信号が入力されるとオフする。トランジスタ４０がオンすると、定電圧源Ｖｃからトランジスタ４０を経たグランドまでの電流経路Ｃ３が導通する。この電流経路Ｃ３は、ＦＥＴ２０を回避するため、ＦＥＴ２０をオフさせる。一方、トランジスタ４０がオフすると、定電圧源Ｖｃからの電圧がトランジスタ４０のゲート端子に印加され、ＦＥＴ２０がオンする。すると、定電圧源Ｖｃから報知部２に電流が流れ、これにより、報知部２がオン（点灯）する。
　以上をまとめると、第２出力端子Ｂからロー信号が出力されると、トランジスタ４０がオフ状態となり、これにより、ＦＥＴ２０がオン状態となる。一方、第２出力端子Ｂからハイ信号が出力されると、トランジスタ４０がオン状態となり、これにより、ＦＥＴ２０がオフ状態となる。
　遅延回路３０は、トランジスタ４０のオンオフの遷移に対する報知部２のオンタイミング及びオフタイミングに遅延を与える。例えば、遅延回路３０は、定電圧源Ｖｃからの電力供給開始時又は停止時に、報知部２が誤ってオンすることを抑制するように、第１スイッチング素子２０のオンするタイミングを遅延させる。遅延回路３０の作用については後で詳述する。
　遅延回路３０は、コンデンサ３０Ｃと、抵抗Ｒ１，Ｒ２，Ｒ３と、を備える。
　コンデンサ３０Ｃのプラス側は、ＦＥＴ２０のゲート端子に接続されている。コンデンサ３０Ｃのマイナス側は、グランドに接続されている。コンデンサ３０Ｃの容量は、例えば、２．２μＦである。コンデンサ３０Ｃは、ＦＥＴ２０のゲート電圧の変化を緩やかにすることにより、ＦＥＴ２０のオンタイミング及びオフタイミングを遅延させる。
　抵抗Ｒ１は、コンデンサ３０Ｃのプラス側及びＦＥＴ２０のゲート端子に接続される第１端部と、抵抗Ｒ２及びトランジスタ４０のコレクタ端子に接続される第２端部と、を備える。抵抗Ｒ１は、コンデンサ３０Ｃの充放電時間を調整するために設けられる。抵抗Ｒ１の抵抗値は、例えば、１００ｋΩである。
　抵抗Ｒ２は、抵抗Ｒ１の第２端部及びトランジスタ４０のコレクタ端子に接続される第１端部と、定電圧源Ｖｃに接続される第２端部と、を備える。抵抗Ｒ２は、トランジスタ４０に大電流が流れることを抑制するために設けられる。抵抗Ｒ２の抵抗値は、例えば、１０ｋΩである。
　なお、２つの抵抗Ｒ１，Ｒ２は、１つの抵抗にまとめられてもよい。
　抵抗Ｒ３は、定電圧源Ｖｃ及び抵抗Ｒ２の間に接続される第１端部と、グランドに接続される第２端部と、を備える。抵抗Ｒ３は、コンデンサ３０Ｃに蓄えられた電荷をグランドへ放出する電流値を調整するために設けられる。抵抗Ｒ３の抵抗値は、例えば、１ｋΩである。
　次に、図２を参照しつつ、異常報知回路１の作用について説明する。
　図２のタイミングチャートでは、異常なし時間Ｔ１、異常判定時間Ｔ２、ハイ固定異常時間Ｔ３、ロー固定異常時間Ｔ４及びハイインピーダンス固定異常時間Ｔ５が設定されている。
　異常なし時間Ｔ１においては、表示部６及び制御部３の何れにも異常はない状態にある。制御部３は、異常なし時間Ｔ１においては、第１出力端子Ａからロー信号を出力し、第２出力端子Ｂからハイ信号を出力する。このとき、トランジスタ４がオフとなるため、電流経路Ｃ１が遮断される。一方、トランジスタ４０がオンとなるため、ＦＥＴ２０を回避した電流経路Ｃ３が導通される。これにより、表示装置１０に異常がない、すなわち正常であることを示すように報知部２がオフ（消灯）した状態となる。
　異常判定時間Ｔ２においては、後述するハイ固定異常、ロー固定異常、及びハイインピーダンス固定異常以外の異常であり、かつ異常判定部３ａにより判定可能な異常が表示部６や制御部３に生じている。制御部３は、異常判定時間Ｔ２においては、異常判定部３ａにより表示部６や制御部３に異常があると判定され、第１出力端子Ａからハイ信号を出力し、第２出力端子Ｂからロー信号を出力する。このとき、トランジスタ４がオンとなるため、電流経路Ｃ１が導通される。また、トランジスタ４０がオフとなるため、電流経路Ｃ３が遮断され、定電圧源ＶｃからＦＥＴ２０にゲート電圧が印加されることにより、ＦＥＴ２０がオンする。これにより、表示装置１０に異常があることを示すように報知部２がオン（点灯）した状態となる。従って、表示装置１０の故障により表示部６にて異常があることを視認者に通知できない場合でも、報知部２にて異常があることを視認者に報知できる。
　ハイ固定異常時間Ｔ３においては、第１出力端子Ａ及び第２出力端子Ｂの出力信号がハイ信号に固定されるように制御部３が故障した状態にある。制御部３は、ハイ固定異常時間Ｔ３においては、第１出力端子Ａ及び第２出力端子Ｂの両方から同時にハイ信号を出力する。このとき、トランジスタ４とトランジスタ４０の両方がオンとなる。トランジスタ４がオンとなると、電流経路Ｃ１が導通し、報知部２がオン（点灯）した状態となる。従って、制御部３の各出力端子Ａ，Ｂの出力がハイに固定される異常が生じても、報知部２にて異常があることを視認者に報知できる。
　ロー固定異常時間Ｔ４においては、第１出力端子Ａ及び第２出力端子Ｂの出力信号がロー信号に固定されるように制御部３が故障した状態にある。制御部３は、ロー固定異常時間Ｔ４においては、第１出力端子Ａ及び第２出力端子Ｂの両方から同時にロー信号を出力する。このとき、トランジスタ４とトランジスタ４０の両方がオフとなる。トランジスタ４０がオフとなると、電流経路Ｃ３が遮断され、定電圧源ＶｃからＦＥＴ２０のゲート端子に電圧が印加されることにより、ＦＥＴ２０がオンする。これにより、電流経路Ｃ２が導通し、報知部２がオン（点灯）した状態となる。以上により、制御部３の各出力端子Ａ，Ｂの出力がローに固定される異常が生じても、報知部２にて異常があることを視認者に報知できる。
　ハイインピーダンス固定異常時間Ｔ５においては、第１出力端子Ａ及び第２出力端子Ｂがハイインピーダンス状態に固定されるように制御部３が故障した状態にある。ハイインピーダンス固定異常時間Ｔ５においては、トランジスタ４０がオフとなる。このため、電流経路Ｃ３が遮断され、定電圧源ＶｃからＦＥＴ２０のゲート端子に電圧が印加されることにより、ＦＥＴ２０がオンする。これにより、電流経路Ｃ２が導通し、報知部２がオン（点灯）した状態となる。以上により、制御部３の各出力端子Ａ，Ｂがハイインピーダンス状態に固定される異常が生じても、報知部２にて異常があることを視認者に報知できる。
　なお、制御部３の異常とは、制御部３が故障するケース、及び制御部３が起動しないケースが含まれる。
　次に、図３を参照しつつ、遅延回路３０の作用について説明する。
　まず、電源投入時の作用について説明する。
　車両のアクセサリーオンにより、時刻ｔ１において、図３の最上段に示すように、定電圧源Ｖｃがオフ（電圧印加停止状態）からオン（電圧印加状態）に切り替わる。時刻ｔ１から起動時間Ｔｋを経過した時刻ｔ２において、制御部３は、第２出力端子Ｂからハイ信号を出力することにより、図３の上から３段目に示すように、トランジスタ４０をオンする。時刻ｔ１から時刻ｔ２までの起動時間Ｔｋにおいては、第２出力端子Ｂはハイインピーダンス状態又はロー信号を出力した状態にある。遅延回路３０は、起動時間Ｔｋにおいて、図３の下から２段目に示すように、ＦＥＴ２０のゲート電圧が閾値ＴＨに到達しないように、ＦＥＴ２０のゲート電圧の上昇を遅延させる。閾値ＴＨは、ＦＥＴ２０がオンするゲート電圧値である。よって、電源投入後においても、異常がなければ、図３の最下段に示すように、報知部２をオフ状態に維持することができる。これにより、報知部２の誤動作、例えば、報知部２が瞬間的に点灯することを抑制することができる。
　次に、電源停止時の作用について説明する。
　車両のアクセサリーオフにより、図３の最上段に示すように、時刻ｔ３から電圧低下時間Ｔｔにわたって電圧低下することにより、定電圧源Ｖｃがオンからオフに切り替わる。電圧低下時間Ｔｔの途中で制御部３がスリープ状態となると、第１出力端子Ａ及び第２出力端子Ｂは何れもハイインピーダンス状態となり、これにより、図３の上から２段目及び３段目に示すように、トランジスタ４及びトランジスタ４０は何れもオフとなる。定電圧源Ｖｃの電圧が落ちきる前に、トランジスタ４０がオフとなると、定電圧源Ｖｃからの電圧がＦＥＴ２０のゲート端子に印加される。この場合でも、遅延回路３０は、電圧低下時間Ｔｔにおいて、図３の下から２段目に示すように、ＦＥＴ２０のゲート電圧が閾値ＴＨに到達しないように、ＦＥＴ２０のゲート電圧の上昇を遅延させる。よって、電源停止時においても、異常がなければ、報知部２をオフ状態に維持することができる。これにより、報知部２の誤動作、例えば、報知部２が瞬間的に点灯することを抑制することができる。
　（効果）
　以上、説明した一実施形態によれば、以下の効果を奏する。
　（１）表示装置１０は、表示部６と、オンされたときに表示装置１０の異常を報知する報知部２と、表示部６及び報知部２を制御する制御部３と、を備える。制御部３は、表示装置１０に異常が生じた場合にハイ信号とロー信号の何れか一方の信号の一例であるハイ信号を出力し、表示装置１０に異常がない場合にハイ信号とロー信号の何れか他方の信号の一例であるロー信号を出力する第１出力端子Ａと、表示装置１０に異常が生じた場合にロー信号を出力し、表示装置１０に異常がない場合にハイ信号を出力する第２出力端子Ｂと、を備える。表示装置１０は、第１出力端子Ａからハイ信号が出力されると報知部２をオンする第１切替手段の一例であるトランジスタ４と、第２出力端子Ｂからロー信号が出力されると報知部２をオンする第２切替手段の一例であるＦＥＴ２０及びトランジスタ４０と、を備える。
　この構成によれば、各出力端子Ａ，Ｂの両方の出力がハイ固定又はロー固定となるように制御部３に異常がある場合でも、この異常を報知部２にて報知することができる。
　（２）上記第２切替手段は、定電圧源Ｖｃからの電圧を受けてオンすることにより、報知部２に電流を供給して報知部２をオンする第１スイッチング素子の一例であるＦＥＴ２０と、第２出力端子Ｂから一方の信号としてハイ信号を受けるとオンし、第２出力端子Ｂから他方の信号としてロー信号を受ける、又は第２出力端子Ｂがハイインピーダンス状態にあるとオフする第２スイッチング素子の一例であるトランジスタ４０と、を備える。トランジスタ４０は、トランジスタ４０がオンしたときに、定電圧源Ｖｃからの電流をＦＥＴ２０を回避した電流経路Ｃ３に流し、トランジスタ４０がオフしたときに、ＦＥＴ２０がオンするように定電圧源Ｖｃからの電流をＦＥＴ２０に流す。
　この構成によれば、２つのスイッチング素子（ＦＥＴ２０及びトランジスタ４０）を用いた簡単な構成で、各出力端子Ａ，Ｂの両方の出力がハイ固定、ロー固定又はハイインピーダンス状態となるように制御部３に異常がある場合でも、この異常を報知部２にて報知することができる。
　（３）表示装置１０は、定電圧源Ｖｃからの電力供給の開始時又は停止時に、ＦＥＴ２０がオフ状態を維持するようにＦＥＴ２０がオンするタイミングを遅延させる遅延手段の一例である遅延回路３０を備える。
　この構成によれば、定電圧源Ｖｃからの電力供給の開始時又は停止時に、報知部２が瞬間的にオンすることを抑制することができる。
　（４）第１切替手段の一例であるトランジスタ４は、第１出力端子Ａと第２出力端子Ｂの両方からハイ信号が同時に出力されるように制御部３に異常が生じたとき、第１出力端子Ａからの一方の信号としてのハイ信号を受けて報知部２をオンする。第２切替手段の一例であるＦＥＴ２０及びトランジスタ４０は、第１出力端子Ａと第２出力端子Ｂの両方からロー信号が同時に出力される、又は第１出力端子Ａと第２出力端子Ｂの両方がハイインピーダンス状態となるように制御部３に異常が生じたとき、第２出力端子Ｂからの他方の信号としてのロー信号、又は第２出力端子Ｂのハイインピーダンス状態に基づき報知部２をオンする。
　この構成によれば、各出力端子Ａ，Ｂの両方の出力がハイ固定、ロー固定又はハイインピーダンス状態となるように制御部３に異常がある場合でも、この異常を報知部２にて報知することができる。
　なお、本開示は以上の実施形態及び図面によって限定されるものではない。本開示の要旨を変更しない範囲で、適宜、変更（構成要素の削除も含む）を加えることが可能である。以下に、変形の一例を説明する。
　（変形例）
　上記実施形態においては、報知部２は、異常発生時に点灯する光源であったが、これに代えて、又はこれに加えて、ビープ音又は音声を発するスピーカーであってもよいし、振動を発するバイブレーターであってもよい。
　上記実施形態における遅延回路３０は省略されてもよい。
　ＦＥＴ２０は、電界効果トランジスタに限らず、バイポーラトランジスタであってもよい。また、トランジスタ４，４０は、バイポーラトランジスタに限らず、電界効果トランジスタであってもよい。
　上記実施形態においては、第１出力端子Ａは、異常が発生したときにハイ信号を出力し、異常がないときにロー信号を出力し、第２出力端子Ｂは、異常が発生したときにロー信号を出力し、異常がないときにハイ信号を出力していたが、反対に、第１出力端子Ａは、異常が発生したときにロー信号を出力し、異常がないときにハイ信号を出力し、第２出力端子Ｂは、異常が発生したときにハイ信号を出力し、異常がないときにロー信号を出力してもよい。この場合、トランジスタ４，４０は、ロー信号を入力するとオンし、ハイ信号を入力するとオフする種類のスイッチング素子が採用されてもよい。
１　異常報知回路２　報知部３　制御部３ａ　判定部４，４０　トランジスタ５　電流制限抵抗６　表示部１０　表示装置２０　ＦＥＴ３０　遅延回路３０Ｃ　コンデンサＡ　第１出力端子Ｂ　第２出力端子Ｃ１，Ｃ２，Ｃ３　電流経路Ｒ１，Ｒ２，Ｒ３　抵抗Ｔ１　異常なし時間Ｔ２　異常判定時間Ｔ３　ハイ固定異常時間Ｔ４　ロー固定異常時間Ｔ５　ハイインピーダンス固定異常時間ＴＨ　閾値ｔ１，ｔ２，ｔ３　時刻Ｔｋ　起動時間Ｖｃ　定電圧源Ｔｔ　電圧低下時間

Claims (4)

  1. 　表示装置であって、
    　表示部と、
    　オンされたときに前記表示装置の異常を報知する報知部と、
    　前記表示部及び前記報知部を制御する制御部と、を備え、
    　前記制御部は、
    　前記表示装置に異常が生じた場合にハイ信号とロー信号の何れか一方の信号を出力し、前記表示装置に異常がない場合に前記ハイ信号と前記ロー信号の何れか他方の信号を出力する第１出力端子と、
    　前記表示装置に異常が生じた場合に前記他方の信号を出力し、前記表示装置に異常がない場合に前記一方の信号を出力する第２出力端子と、を備え、
    　前記表示装置は、
    　前記第１出力端子から前記一方の信号が出力されると前記報知部をオンする第１切替手段と、
    　前記第２出力端子から前記他方の信号が出力されると前記報知部をオンする第２切替手段と、を備える、
    　表示装置。
  2. 　前記第２切替手段は、
    　定電圧源からの電流を受けてオンすることにより、前記報知部に電流を供給して前記報知部をオンする第１スイッチング素子と、
    　前記第２出力端子から前記一方の信号として前記ハイ信号を受けるとオンし、前記第２出力端子から前記他方の信号として前記ロー信号を受ける、又は前記第２出力端子がハイインピーダンス状態にあるとオフする第２スイッチング素子と、を備え、
    　前記第２スイッチング素子は、前記第２スイッチング素子がオンしたときに、前記定電圧源からの電流を前記第１スイッチング素子を回避した電流経路に流し、前記第２スイッチング素子がオフしたときに、前記第１スイッチング素子がオンするように前記定電圧源からの電流を前記第１スイッチング素子に流す、
    　請求項１に記載の表示装置。
  3. 　前記表示装置は、前記定電圧源からの電力供給の開始時又は停止時に、前記第１スイッチング素子がオフ状態を維持するように前記第１スイッチング素子がオンするタイミングを遅延させる遅延手段を備える、
    　請求項２に記載の表示装置。
  4. 　前記第１切替手段は、前記第１出力端子と前記第２出力端子の両方から前記ハイ信号が同時に出力されるように前記制御部に異常が生じたとき、前記第１出力端子からの前記一方の信号としての前記ハイ信号を受けて前記報知部をオンし、
    　前記第２切替手段は、前記第１出力端子と前記第２出力端子の両方から前記ロー信号が同時に出力される、又は前記第１出力端子と前記第２出力端子の両方がハイインピーダンス状態となるように前記制御部に異常が生じたとき、前記第２出力端子からの前記他方の信号としての前記ロー信号、又は前記第２出力端子のハイインピーダンス状態に基づき前記報知部をオンする、
    　請求項１から３の何れか１項に記載の表示装置。
PCT/JP2023/021664 2022-06-20 2023-06-12 表示装置 WO2023248849A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-098631 2022-06-20
JP2022098631 2022-06-20

Publications (1)

Publication Number Publication Date
WO2023248849A1 true WO2023248849A1 (ja) 2023-12-28

Family

ID=89379715

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/021664 WO2023248849A1 (ja) 2022-06-20 2023-06-12 表示装置

Country Status (1)

Country Link
WO (1) WO2023248849A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015141261A (ja) * 2014-01-28 2015-08-03 株式会社ノーリツ 表示装置およびシステム
CN110677642A (zh) * 2019-11-15 2020-01-10 冠捷显示科技（厦门）有限公司 一种基于led指示灯的电视故障在线检测方法及其装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015141261A (ja) * 2014-01-28 2015-08-03 株式会社ノーリツ 表示装置およびシステム
CN110677642A (zh) * 2019-11-15 2020-01-10 冠捷显示科技（厦门）有限公司 一种基于led指示灯的电视故障在线检测方法及其装置

Similar Documents

Publication Publication Date Title
US20080258927A1 (en) Monitoring device for motherboard voltage
KR20040045352A (ko) 능동 매트릭스 구동회로
US6373479B1 (en) Power supply apparatus of an LCD and voltage sequence control method
US9728127B2 (en) Pixel and organic light emitting display including the same
JPH11305198A (ja) 液晶表示装置
US20130049614A1 (en) Led driver apparatus
US20110115405A1 (en) Illumination circuit having bypass circuit controllable according to voltage change of series circuit thereof
US8710747B2 (en) Voltage detecting device for LED driver
US11996057B2 (en) Backlight module and display device
US8344632B2 (en) Light emitting device
CN110136639B (zh) 驱动电路
US20110074763A1 (en) Liquid crystal display power supplying circuit
WO2023248849A1 (ja) 表示装置
TWI580304B (zh) 用於ｌｅｄ陣列斷開之偵測電路及使用該偵測電路之ｌｅｄ驅動裝置
US20160139208A1 (en) Remaining battery capacity indicator
TWI474313B (zh) 發光二極體驅動裝置及應用其之發光二極體背光系統
KR102034966B1 (ko) Ｌｅｄ 어레이 오픈여부 감지회로 및 이를 이용한 ｌｅｄ 구동장치
KR100440540B1 (ko) 파워-오프 방전 회로를 갖는 액정 표시 장치
US20080142687A1 (en) Driving circuit for backlight module
CN112185305B (zh) 背光控制装置、背光控制方法和显示装置
US8300041B2 (en) LCD display and backlight apparatus and driving method thereof
US8760052B2 (en) Indicator lamp lighting circuit for vehicle
JP2009272190A (ja) 車両用表示装置
JPH1078765A (ja) Ｌｅｄ駆動回路
CN219936662U (zh) 一种兼容背光正反调的主板及终端设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23827035

Country of ref document: EP

Kind code of ref document: A1