WO2023228933A1 - 距離測定装置 - Google Patents

距離測定装置 Download PDF

Info

Publication number
WO2023228933A1
WO2023228933A1 PCT/JP2023/019083 JP2023019083W WO2023228933A1 WO 2023228933 A1 WO2023228933 A1 WO 2023228933A1 JP 2023019083 W JP2023019083 W JP 2023019083W WO 2023228933 A1 WO2023228933 A1 WO 2023228933A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
measuring device
integration
distance measuring
digital
Prior art date
Application number
PCT/JP2023/019083
Other languages
English (en)
French (fr)
Inventor
雅夫 入口
Original Assignee
株式会社 Rosnes
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 Rosnes filed Critical 株式会社 Rosnes
Publication of WO2023228933A1 publication Critical patent/WO2023228933A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4865—Time delay measurement, e.g. time-of-flight measurement, time of arrival measurement or determining the exact position of a peak

Definitions

  • the present disclosure relates to a distance measuring device.
  • TOF Time of Flight
  • the TOF system integrally controls the light emitting part and the light receiving part (sensor), emits light from the light source of the light emitting part, receives the light reflected by the object at the light receiving part, and then sends the light to the light receiving part after the light is emitted.
  • This system analyzes the time it takes for an object to return and calculates the distance to the object.
  • Distance measurement methods for TOF sensors include a direct TOF method that directly measures time, and an indirect TOF method that uses modulation and phase difference detection to measure distance.
  • the direct TOF method directly detects whether or not the exposure pulse width ( ⁇ several nanoseconds) falls within the exposure pulse width, so it can detect even weak light using SPAD, which will be described later. It has the characteristic that accuracy is rate-limiting.
  • the indirect TOF method performs estimation by taking differences and ratios from physical quantities, so it has the characteristic of being particularly accurate at short distances.
  • the indirect TOF method is shown in Patent Document 1, for example.
  • PD photodiodes
  • APD avalanche photodiodes
  • APD When an APD is used in a mode in which the reverse bias voltage is operated at a breakdown voltage or higher (Geiger mode), an avalanche phenomenon can occur even when a single photon is incident, so it is also called a single photon avalanche diode (SPAD).
  • SPAD single photon avalanche diode
  • Non-patent document 1 While PD output is linear with respect to light, it is known that the output signal from SPAD single photon signal detection varies stochastically due to a probability distribution such as Poisson distribution ( Non-patent document 1).
  • PDs Since the amount of light emitted from the light source of the light emitting unit attenuates in inverse proportion to the square of the measurement distance, PDs have the problem of insufficient signals due to pixel noise at long distances, leading to a decrease in distance measurement accuracy.
  • single photon detection using SPAD allows single photon detection over a long distance, but the frequency at which electrons are generated through photoelectric conversion is governed by probability distribution, and background light photons and signal photons cannot be separated.
  • distance measurement accuracy deteriorates due to probability of avalanche occurrence and stochastic noise based on background light.
  • the decrease in distance measurement accuracy is a decrease in S/N ratio (signal-to-noise ratio).
  • a signal integration operation (integration operation) is generally performed.
  • the signal integration operation involves performing multiple exposures and detection trials a sufficient number of times.
  • the integration operation NINTEG
  • the noise is multiplied by ⁇ (NINTEG)
  • the S/N ratio is multiplied by ⁇ (NINTEG).
  • the S/N ratio is improved by a factor of 4.
  • the present technology has been developed in view of the circumstances of these prior art techniques, and is intended to improve both the S/N ratio and the readout time associated with the number of signal integrations in a distance measuring device.
  • a light receiving section that includes a plurality of light receiving sections and receives the reflected light and outputs a light reception signal; a test control unit that outputs a pseudo signal and a test selection control signal; a signal selection unit including the light receiving unit and outputting a selection output of the light reception signal and the pseudo signal based on a test selection control signal; an analog integration unit that integrates the selected output and outputs an analog integration output; a pixel circuit section that includes the light receiving section, the signal selection section, and the analog integration section and outputs a pixel circuit output according to the analog integration output; an A/D converter that converts the pixel circuit output into a digital signal and outputs the digital signal; a digital integration unit that integrates the digital signal and outputs a digital integration output; a control unit that performs integrated control of each unit from the light emission to light reception and distance measurement calculation;
  • a distance measuring device comprising: PM (however, PM is an integer of 1 or more) subrange periods corresponding to different separated distance intervals; A subframe period is
  • the subrange period includes at least 2 to the power of P (where P is 1 or more) digital signals of the subframe period, and 1 LSB of A/D conversion with N bit (N is an integer of 2 or more) resolution; comprising a pseudo signal pre-correction process that minimizes the absolute difference between the pseudo signal and the one-time integration; comprising a light reception signal integration step of integrating the light reception signal in an analog integration section; comprising a pseudo signal integration process of superimposing and integrating the pseudo signals for a mutually different number of times for each subframe period, comprising an A/D conversion step of converting the pixel circuit output into a digital signal in the A/D conversion section with resolution (NP) bits set; comprising a digital integration step of integrating the digital signal in each of the subframe periods in a digital integration unit;
  • One said sub-range period includes: a set of digital data corresponding to the subframe in which at least 2 P pseudo signals of mutually different integration times are superimposed and added; A digital integrated signal obtained by integrating the set of digital
  • the analog integration unit includes a capacitor and a current source, It performs operations such as starting integration at the timing of light reception and measuring time, or integrating over a certain period using a certain amount of current and measuring the number of detection events.
  • a capacitor By adjusting the capacitance value of the capacitor, the current value of the current source, or the reference voltage value of the internal D/A converter of the A/D converter, one step voltage of the pseudo signal can be adjusted to the A/D converter.
  • /D converter has a mechanism to adjust it to be equal to 1LSB, It is characterized by
  • the analog integration unit includes at least two integration sets, One is an analog integration function for phase (time measurement), The other is used as an analog integration function for reference (for measuring the number of detection events). It is characterized by
  • the analog integration unit includes at least two integration sets, For each subframe or for each of a plurality of subframes, When using the analog integration function for the phase, temporally switching when to use the reference for one integral set; It is characterized by
  • the present invention is characterized in that it includes an inspection mode in which the signal selection section always selects the pseudo signal.
  • the light receiving section is a single photon detection type avalanche photodiode (SPAD), It is characterized by
  • a distance measuring device by providing an analog integration unit that adds up a pseudo signal in addition to a received light signal, it is possible to improve the S/N ratio and reduce the readout time depending on the number of signal integrations.
  • FIG. 1 is a diagram showing the configuration of a distance measuring device according to a first embodiment of the present disclosure.
  • FIG. 2 is a diagram showing an example of a sensor configuration.
  • FIG. 2 is a diagram showing an example of the configuration of a single slope A/D converter. It is a figure showing an example of operation of a single slope A/D converter.
  • 2 is a diagram showing an example of the configuration of an (N)-bit A/D converter of conventional example 1.
  • FIG. 3 is a diagram illustrating an example of the operation of an (N)-bit A/D converter of conventional example 1.
  • FIG. 3 is a diagram showing a quantization error of an (N)-bit A/D converter of Conventional Example 1.
  • FIG. 3 is a diagram showing an example of the configuration of a (NP)-bit A/D converter of conventional example 2;
  • FIG. 7 is a diagram showing an example of the operation of the (NP)-bit A/D converter of conventional example 2;
  • FIG. 7 is a diagram showing the quantization error of the (NP)-bit A/D converter of Conventional Example 2.
  • FIG. 3 is a diagram showing an example of the operation of the A/D converter according to the first embodiment of the present disclosure.
  • FIG. 3 is a diagram showing quantization noise of the A/D converter according to the first embodiment of the present disclosure.
  • FIG. 3 is a diagram illustrating an example of a distance measurement operation according to the first embodiment of the present disclosure.
  • FIG. 3 is a diagram illustrating an example of subrange acquisition by subframe addition according to the first embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of a functional configuration of a digital integration unit according to the first embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating an example of a pixel circuit according to a second embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating another example of a pixel circuit according to a second embodiment of the present disclosure.
  • FIG. 18 is a diagram illustrating the operation of the example pixel circuit of FIG. 17 according to the second embodiment of the present disclosure.
  • FIG. 7 is a diagram showing a distance measurement flow in a second embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating an example of correcting a pseudo signal in a second embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating a pseudo signal correction flow in a second embodiment of the present disclosure.
  • FIG. 7 is a diagram illustrating an example of subframe data in a third embodiment of the present disclosure. It is a figure showing an example of composition and operation in a fourth embodiment of this indication.
  • FIG. 1 shows the configuration of a distance measuring device according to a first embodiment of the present disclosure.
  • the distance measuring device (101) of the present disclosure includes a light emitting section (102), a light receiving section (103), a signal selection section (105), an analog integration section (106), and a pixel output section (107). ), a pixel circuit section (108) including an A/D conversion section (109), a digital integration section (110), a test control section (104), and a control section ( 111).
  • the control section (111) is assumed to perform integrated control of each section within the distance measuring device.
  • the light emitting unit (102) is controlled by the control unit (111) and emits emitted light (A001).
  • the emitted light (A001) is reflected by the target object (011), and the reflected light (A002) is reflected by the light receiving section included in the pixel circuit section (108) controlled by the control section (111) and the test control section (104).
  • the light is received at (103).
  • An example of the light emitting section (102) is one that emits pulsed laser light from a laser diode.
  • a VCSEL Very Cavity Surface Emitting LASER
  • a surface light source may be used as a surface light source.
  • the light receiving section (103) will be explained below.
  • the light receiving section (103) is composed of at least pixels, drive control for driving the pixels, and an output buffer.
  • the light receiving element used in the pixel may be a photodiode (PD) that photoelectrically converts light into an electrical signal, or may be a SPAD.
  • PD photodiode
  • SPADs generally require a quenching circuit to forcibly stop avalanche multiplication, but since this is not the gist of the present invention, it is not shown and is included in the light receiving section.
  • a reverse bias voltage several volts higher than the breakdown voltage of the diode is applied to the SPAD to set it in a state where photons can be detected (recharge operation).
  • photons are incident on the SPAD, electrons are generated and the number of electrons increases by avalanche multiplication, and the current is multiplied (avalanche operation).
  • the reverse bias voltage is lowered using a resistor or capacitor, and current multiplication is stopped (quenching operation).
  • the signal generated by the avalanche operation described above can be treated as a 1-bit signal that takes either 0 or 1, and contains information on the light reception timing (i.e., distance information) and information on whether avalanche has occurred (i.e., information on the amount of light detected). ), resulting in a pulse signal.
  • Distance measurement is performed by subjecting this pulse signal to signal processing by a signal processing system extending from the pixel circuit to the subsequent circuit.
  • the pixel circuit section including the light receiving section (103) will be explained below.
  • the signal selection section (105) receives the light receiving section output (A010) and the pseudo signal (A011), and selects either signal or , a signal processed logically based on the input signal is output as the selected output (A013).
  • the analog integration unit (106) receives the selection output (A013), performs analog integration of the selection output for a preset number of photon detection trials (NTRY), and outputs the result as an analog integration output (A014).
  • the analog integration output (A014) is input, impedance-converted through a buffer or source follower circuit (not shown), etc., and outputted to the pixel circuit output (A015) through a pixel column line (not shown), etc. .
  • the pseudo signal (A011) and the test selection control signal (A012) are signals output from the test control unit (104), and the pseudo signal It should be noted that this element section is inserted in the present disclosure with the intention of changing the number of integrations or the voltage value of , so that different analog values are added for each sample.
  • the A/D converter (109) will be explained below.
  • the A/D converter (109) receives the pixel circuit output (A015), converts it from an analog value to a digital value, and outputs a digital signal.
  • FIG. 2 is a diagram showing an example of a sensor configuration, which is also a conventional example, and the embodiment of the present disclosure may also have a similar configuration.
  • the sensor configuration (801) includes a pixel circuit array unit (804) including a plurality of pixel circuit units (803), a vertical drive unit (802) that temporally selects rows, and a vertical drive unit (802) not shown.
  • FIG. 3 is a diagram showing an example of the configuration of a commonly used single slope A/D converter.
  • FIG. 4 is a diagram showing an example of the operation of a general single slope A/D converter.
  • the single slope A/D converter inputs the pixel circuit output (A021) to the comparator (201), and also uses a ramp made with high precision using a D/A converter etc.
  • the wave is input as a reference voltage for comparison reference, a comparison operation is performed, and the digital counter section (203) counts the number of edges of the counter reference clock until the comparator output (A023) is inverted.
  • the counting operation by the counter is stopped after the reversal. This counted number is output as a digital signal (A025), and A/D conversion is completed.
  • NP NP bits
  • Conventional example 1 in FIG. 5 includes at least a light receiving section (103), an analog integrating section (106), a pixel output section (107), an (N) bit A/D converting section (301), and a digital integrating section (110).
  • the signal selection section (105) and test control section (104) of FIG. 1 are not included, and the A/D conversion section is designated as (N) bits.
  • FIG. 6 shows an example of the operation of the (N)-bit A/D converter of conventional example 1.
  • a comparison operation with the pixel circuit output (A102) is performed by a comparator ((201) provided inside the A/D converter (301)).
  • the logic of the comparator output (A103) is inverted, the digital signal (A104) that is the output of the counter stops counting, and the digital code (in decimal notation) is 10)) is determined.
  • FIG. 7 shows the quantization error of the (N)-bit A/D converter of Conventional Example 1.
  • the pixel output voltages are respectively set as the first voltage A[1], the second voltage A[2], the third voltage as A[3], and the fourth voltage as A[4], and all The voltage is set to 1.63V.
  • the full scale of each digital code is standardized to "1".
  • the quantization errors generated in the four A/D conversions are expressed as the first quantization error Qerr[1], the second quantization error Qerr[2], the third quantization error Qerr[3], and the fourth quantization error Qerr[3].
  • the quantization error is Qerr[4]
  • the analog voltage conversion value of the digital code (10) is 1.6875V, so all A/D conversion is performed with a quantization error of -57.5mV.
  • FIG. 8 shows an example of the configuration of a ((NP))-bit A/D converter of conventional example 2.
  • a light receiving section (103), an analog integrating section (106), a pixel output section (107), an (NP) bit A/D converting section (331), and a digital integrating section (110) are used.
  • the signal selection section (105) and test control section (104) shown in FIG. Please note that
  • FIG. 9 shows an example of the operation of the (NP)-bit A/D converter of conventional example 2.
  • a comparison operation with the pixel circuit output (A112) is performed by a comparator ((201) provided inside the A/D converter (331)).
  • the logic of the comparator output (A113) is reversed, the digital signal (A114) that is the output of the counter stops counting, and the digital code ((02)) is determined.
  • FIG. 10 shows the quantization error of the (NP)-bit A/D converter of Conventional Example 2.
  • the pixel output voltages are respectively set as the first voltage A[1], the second voltage A[2], the third voltage as A[3], and the fourth voltage as A[4], and all The voltage is set to 1.63V.
  • the full scale of each digital code is standardized to "1".
  • the quantization errors generated in the four A/D conversions are expressed as the first quantization error Qerr[1], the second quantization error Qerr[2], the third quantization error Qerr[3], and the fourth quantization error Qerr[3].
  • the quantization error is Qerr[4]
  • the analog voltage equivalent value of the digital code (02) is 1.75V, so all A/D conversion is performed with a quantization error of -120 mV.
  • FIG. 1 shows the configuration of a distance measuring device according to a first embodiment of the present disclosure.
  • FIG. 11 shows an example of the operation of the A/D converter according to the first embodiment of the present disclosure.
  • the comparison operation with the pixel circuit output (A112) is performed by the comparator (A/D converter (331)). (201)).
  • the logic of the comparator output (A113) is inverted, the digital signal (A114) that is the output of the counter stops counting, and the digital code (in decimal notation) is 02)) is determined.
  • 0 times of pseudo signal which means that the number of pseudo signals is 0 times, that is, no pseudo signal integration is performed. .
  • the quantization range voltage and quantization threshold of the A/D converter are the same as in conventional example 2, but due to the pixel output voltage (A115) being shifted by the pseudo signal, , affects A/D conversion.
  • the digital code ((02)) is determined.
  • the quantization range voltage and quantization threshold of the A/D converter are the same as in conventional example 2, but due to the pixel output voltage (A116) being shifted by the pseudo signal, , affects A/D conversion.
  • the digital code ((03)) is determined.
  • the quantization range voltage and quantization threshold of the A/D converter are the same as in conventional example 2, but due to the pixel output voltage (A117) being shifted by the pseudo signal, , affects A/D conversion.
  • the digital code ((03)) is determined.
  • FIG. 12 shows quantization noise of the A/D converter according to the first embodiment of the present disclosure.
  • each pixel output voltage is assumed to be shifted by a pseudo signal.
  • the first voltage A[1] is set to 1.63V.
  • each digital code is affected by the shift of these pseudo signals. It is assumed that the full scale of each digital code is standardized to "1".
  • the first digital code D[1] is ((02)/4)
  • the second digital code D[2] is ((02)/4)
  • the third digital code D[3] is ((03)/ 4)
  • the fourth digital code is D[3] ((03)/4).
  • the quantization error of each A/D conversion is also affected by the shift of these pseudo signals.
  • the first quantization error Qerr[1] is ⁇ 120 mV as an error from the analog voltage equivalent value of 1.75 V of the digital code (02).
  • the second quantization error Qerr[2] is ⁇ 245 mV as an error from the analog voltage equivalent value of 1.75 V of the digital code (02).
  • the third quantization error Qerr[3] is +130 mV as an error from the analog equivalent value of 1.25 V of the digital code (03).
  • the fourth quantization error Qerr[4] is +5 mV as an error from the analog equivalent value of 1.25 V of the digital code (03).
  • the number of steps of the ramp wave per one A/D conversion is 4 (equivalent to 2 bits), so the speed is increased compared to Conventional Example 1.
  • FIG. 6, FIG. 8, and FIG. 11 an example in which only one slope worth of A/D conversion is performed for one signal is shown in order to explain the purpose of the present disclosure.
  • the present invention is also effective even if digital CDS (correlated double sampling) is performed, in which after A/D conversion, the pixel output voltage is reset and A/D converted, and these two digital signals are subtracted.
  • digital CDS correlated double sampling
  • the (00) code is used as the starting point for simplicity, but it is also possible to have an extra number of bits and start from the minus code.
  • These are general techniques for creating an overlap near the minimum code of A/D conversion so that the ramp waveform is distorted at the initial stage of the start, so that it is not used as the A/D conversion result. Although those portions are omitted here, the gist of the present invention does not change and is still effective even if there are overlapping portions.
  • analog voltages A[1] to A[4] are treated as the same light reception signal, but in reality, it is possible that they vary due to noise. However, even if noise is superimposed from A[1] to A[4], if the median value (average value) does not change, the value will be biased towards the center. It should be noted that the effect of reducing quantization noise by performing A/D conversion or an extra number of averaging times (8 times, 12 times) occurs based on the same principle.
  • the present invention can shift the quantization threshold of the ramp signal and A/D conversion.
  • the same value level is always used.
  • shifting the ramp signal the output range of the D/A converter used to generate the ramp signal is biased toward the power supply side or the ground side, which may deteriorate linearity.
  • distortion caused by the lamp can be suppressed by fixing (not shifting) the threshold value in A/D conversion (transient response input of lamp D/A conversion in the same state for each A/D conversion). Please note that there are some things that can be expected.
  • FIG. 13 shows an example of a ranging operation according to the first embodiment of the present disclosure.
  • the horizontal axis is time.
  • one distance image (Depth-Map) is obtained from 0 m to 10 m.
  • Depth-Map1 After acquiring (0 m to 10 m) with Depth-Map1, similarly, depth images of the same distance range are acquired sequentially at predetermined time intervals, such as Depth-Map2 and Depth-Map3.
  • One distance image is divided into a plurality of distance interval sub-ranges.
  • one distance image is composed of 10 subranges
  • Sub-Range 1 acquires an image of an object at a distance of 0m to 1m
  • Sub-Range 2 acquires an image of a target at a distance of 1m to 2m, and the like.
  • acquire images by dividing the distance to be measured such as acquiring an image from 9m to 10m with Sub-Range 10.
  • the distance interval between the subranges may be set to any desired range for each subrange, such as widening at long distances.
  • One subrange is divided into multiple subframes. For a plurality of subframes included in the same subrange, images with the same exposure timing are repeatedly acquired.
  • the intention of doing this multiple times is to periodically read out and reset after reading so that the charge in the capacitor that holds the analog voltage in the pixel circuit does not overflow, and to reduce noise by the cumulative effect of analog integration.
  • the intention is to repeat the operation of shifting and superimposing a pseudo signal on the pixel circuit side to an ADC with reduced resolution a power of 2 times.
  • One subframe is roughly divided into three periods: a light reception period (Signal Detect), a pseudo signal period (Pseudo Signal Detect), and an A/D conversion period.
  • the light reception output (SPAD Signal) In the light reception period, if a photon is detected during the exposure period (Exposure) and photoelectrically converted to generate an avalanche, a pulse is generated in the light reception output (SPAD Signal).
  • the signal selection unit (105) of FIG. 1 of the two input systems, that is, the light reception output (A010) and the pseudo signal (A011), the light reception output (A010) is selected as the test selection control signal (A012, TEST SELECT). ) and output from the selection output (A013).
  • the number of pulses output from the selection output (A013) may be counted by increasing (or decreasing) the analog voltage held in constant voltage increments.
  • analog information for time measurement which is the integration of the current from the rising edge of the selection output to the falling time of a fixed time (not shown), may be used. You may perform an operation to obtain it.
  • the pulse pseudo signal (A011) is input a predetermined number of times, and is output to the selection output (A013) under the control of the test selection control signal (A012, TEST SELECT).
  • a waveform is drawn in which one pseudo pulse is integrated in sub-frame 1 (Sub-Frame 1), and two pseudo pulses are integrated in sub-frame 2 (Sub-Frame 2).
  • one pseudo pulse in subframe 1 two pseudo pulses in subframe 2, and two pseudo pulses in subframe 3.
  • 0 pulses, 3 pseudo pulses in subframe 4 superimposing and integrating the pseudo signals while shifting them, and integrating the A/D conversion results of 4 subframes will result in A/D conversion equivalent to (N) bits. Accuracy will be obtained.
  • One step of the amount of integration by this pseudo pulse may be set to a value approximate to 1 LSB of the A/D converter (a close value with the minimum error within the range allowed by the hardware).
  • the analog integration output (A014) which is the output of the analog integration unit (106), is drawn as a waveform of (FD Analog) in the figure.
  • FD Analog FD Analog
  • the analog product output (A014) is shifted by 1LSB
  • subframe 2 after 2 pulses of the pseudo signal are superimposed, the analog product output (A014) is shifted by 2LSB.
  • Shift operations using these pseudo signals can be performed during normal operation if logic circuits are incorporated in the test control section (104) and control section (111) in advance.
  • A/D conversion period when performing column A/D conversion (column A/D conversion), a read operation is performed in a rolling operation. That is, as shown by (ADC) in FIG. 13, A/D conversion of the first row of subframe 1 is performed in [ADC, NF1, #row1], and in [ADC, NF1, #row2], A/D conversion is performed on the second row of subframe 1, and A/D conversion is performed in the same manner until the 30th row [ADC, NF1, #row30], and the entire information of the pixel circuit array section (804) is converted. get.
  • the digital signal corresponding to the A/D conversion [ADC, NF1, #row1] in the first row of subframe 1 is expressed as [Dig, NF1, #row1], Similar descriptions are made for other lines.
  • FIG. 14 shows an example of subrange acquisition by subframe addition according to the first embodiment of the present disclosure.
  • the digital signal corresponding to subframe 1 has a total of 30 rows and is expressed as [Dig, NF1, #row1] to [Dig, NF1, #row30], and subframes 2 and onwards are also written using the same notation method. be.
  • the digital integration unit (110) uses sub-frame data for the same pixels from [Dig, NF1, #row1] to [Dig, NF8, #row1].
  • the data of the first row, subrange 1 [Dig, SR1, #row1] is obtained.
  • Subrange data from the second row onward is obtained by adding subframe data in the same procedure.
  • FIG. 15 shows an example of the functional configuration of the digital integration unit according to the first embodiment of the present disclosure.
  • Sub-frame data ((N-P) bits) is input to the digital adder (340), and is sequentially added to the sub-range data ((N) bits) held in the memory of the digital adder. be done.
  • the digital adder is reset by a reset signal (RESET), and sub-frame data addition related to other sub-ranges is performed in the same way. Execute the steps in sequence.
  • the above subframe data is the received light digital signal (A017), and distance measurement is completed.
  • FIG. 13 What should be noted in FIG. 13 is that a SPAD used directly in the TOF method is used as an example of a light receiving element, so information is expressed in "pulses" for both the light receiving signal and the pseudo signal.
  • the received light signal outputs a linear output along with the amount of received light, and then uses a pseudo signal to perform A/D conversion.
  • the shift of the analog value corresponding to 1 LSB may be performed by any means, and the present disclosure is effective even with an indirect TOF method using PD.
  • the threshold value and range of the A/D converter are fixed without being changed, and the pseudo signals inside the pixel circuit are periodically shifted during normal operation.
  • FIG. 16 is a diagram illustrating an example of a pixel circuit according to the second embodiment of the present disclosure.
  • a light receiving section (103) including a light receiving element SPAD and a quenching circuit, a signal selecting section (105) in which a light receiving signal (A010) and a pseudo signal (A011) are selectively outputted according to a test selection control signal;
  • a source follower transistor (SFA) that performs an amplification operation
  • SELA row selection transistor
  • A301 power supply
  • A302 ground
  • a discharging operation is performed by turning on the switch (SW_CHGA) based on the selection output (A013). There is no problem with a configuration and operation in which the direction of the current source is reversed and the charging operation is performed.
  • an operation may be performed in which a constant current is discharged for a certain period of time only when an avalanche occurs.
  • the time when the avalanche occurs is defined as the integration start time
  • the edge after a certain period of time relative to the light emission is defined as the integration end time
  • the constant current is a direct time measurement operation, such as integration using an integration time determined by the event timing at which an avalanche occurs.
  • the current of the current source (IA) is determined by the bias voltage (A201) supplied by the bias generation unit (401) outside the pixel circuit unit, and can be easily configured with a current mirror circuit (not shown), and the current value By making it adjustable, you can flexibly change the number of integrations and full scale.
  • FIG. 17 is a diagram illustrating another example of the pixel circuit according to the second embodiment of the present disclosure.
  • the difference from FIG. 16 is that two analog integrator systems are provided in one pixel circuit.
  • the analog integrator composed of a current source (IA) and a capacitor (CA) is discharge-controlled by a switch (SW_CHGA), and reset-controlled by a switch (SW_RSTA).
  • the analog integrator composed of a current source (IB) and a capacitor (CB) is discharge-controlled by a switch (SW_CHGB) and reset-controlled by a switch (SW_RSTB).
  • Selection output 1 is output for the current source (IA)
  • selection output is output for the current source (IB)
  • phase Phase (Phase). , one is assumed to be used as a reference.
  • FIG. 18 shows the operation of the example pixel circuit shown in FIG. 17 according to the second embodiment of the present disclosure.
  • the first half of FIG. 18 shows an example of the waveform when a photon is detected, and the second half shows an example of the waveform when no photon is detected.
  • SPAD avalanche occurrence occurs based on probability such as Poisson distribution, so it is possible that avalanche does not occur even if light enters.
  • the signal selection unit (105 ) logic circuit can be constructed.
  • the selection output 2 (A312), in order to count whether or not photons are detected, it is possible to determine whether or not the photon is detected based on the logic of the light reception signal, and to generate a pulse for a certain period of time ( ⁇ T_fix).
  • selection output 1 (A311) includes direct time information when the avalanche occurred, and selection output 2 (A312) has two roles as a reference for the avalanche count number and avalanche phase. Please note that there are
  • ⁇ V_flight is an absolute amount of voltage, so by using information on the capacitance (CB) set to the same capacitance value as the capacitance (CA), it is possible to measure a fine distance within the subrange.
  • the capacitor (CB) is discharged for a certain period of time ( ⁇ T_fix) by a current source (IB) set to the same current as the current source (IA), so every time an avalanche event is counted, , ( ⁇ V_fix).
  • FIG. 19 shows a distance measurement flow in the second embodiment of the present disclosure.
  • a "pseudo signal pre-correction process” is performed.
  • the analog integrator is composed of analog components (current sources and capacitances), so one step voltage due to a pseudo signal is converted into an N-bit A/D converter. Analog correction is performed in advance to match the 1LSB voltage.
  • the current value may be corrected by correcting the bias voltage input to the current source (IA).
  • the voltage value may be corrected by correcting the capacitance value of the capacitor (CA).
  • it may be voltage adjustment of a reference voltage (not shown) that determines the full scale of the A/D converter.
  • FIG. 20 shows an example of correction of a pseudo signal in the second embodiment of the present disclosure.
  • the A/D converter When the A/D converter is 4 bits, if one pseudo signal before correction is larger than 1 LSB of the A/D converter, the integrated value of 8 pseudo signals is the intermediate value as a test for aiming at half code. In this example, it is larger than the code (07, 08). In this example, it becomes (14).
  • the A/D converter is an A/D converter used in normal operation, and because it performs analog integration only on the input of pseudo signals, there is no need to provide an additional A/D converter.
  • the error for 8 times can be reduced to ⁇ 0. It can be corrected to .5LSB or less. Furthermore, the voltage corresponding to one pseudo signal, which is obtained by increasing this by about 1/8, becomes closer to the 1 LSB voltage of A/D conversion, and can be corrected with a minimum error.
  • FIG. 21 shows a pseudo signal correction flow in the second embodiment of the present disclosure.
  • adjustment parameters are set to initial values and A/D conversion is performed.
  • analog integration of the pseudo signal is performed on the capacitance (CA or CB) as many times as the number of times aiming at the half code (if the number of integrations to reach the full code is NN times, then NN/2 times).
  • A/D conversion is performed using an A/D converter to obtain a digital code (M), but the difference between this (M) and the half code (NN/2) is zero. , run the analog correction loop.
  • analog correction has a binary weighted adjustment mechanism, this correction loop can be efficiently processed by performing a commonly performed successive approximation operation.
  • a "light reception signal integration process” is performed. This is a process in which the arrival time, the number of photon detection events, and the like are integrated in the analog integration unit according to the signal coming from the light receiving element (SPAD).
  • a "pseudo signal integration process” is performed.
  • PN ⁇ (2 ⁇ P) subframes
  • the number of accumulations of pseudo signals is set to be different for each subframe.
  • digital data (PN pieces) of multiple subframes 2 to the P power (from 0 pseudo signal integration to (2 ⁇ (P-1)) integration) digital data in which the number of times pseudo signals are superimposed is different from each other. is included, it is possible to obtain a decomposition equivalent to N bits, which will be described later.
  • (NP) bit A/D conversion is performed for each subframe.
  • PN pieces of (NP) bit data are added in a digital integration section to obtain a received light digital signal with a resolution equivalent to N bits.
  • the distance within the subrange can be precisely measured by the voltage ratio ( ⁇ V_flight/ ⁇ V_fix) of the two capacitances.
  • the distance measurement accuracy may vary, that is, deteriorate.
  • FIG. 22 shows an example of subframe data in the third embodiment of the present disclosure.
  • capacitance (CA) is used for phase (for time direct measurement)
  • capacitance (CB) is used for reference (avalanche event count and Used as a time reference).
  • CA capacitance
  • CB capacitance
  • the roles are reversed, and the capacitance (CA) is used for reference (for avalanche event counting and time reference), and the capacitance (CB) is used for phase (for time direct measurement).
  • the number of times the pseudo signal is superimposed is determined, for example, by setting the first data and second data as digital data with the number of superimpositions being 0, and setting the third data and fourth data as digital data with the number of superimpositions being the first time. , and thereafter, similarly, the number of times of superimposition is changed every two data.
  • FIG. 23 shows an example of the configuration and operation in the fourth embodiment of the present disclosure.
  • a stacked sensor is configured, with a pixel chip (601) side and a circuit chip side (602) stacked.
  • the pixels can be made more efficient, the circuits more functional, and the overall performance can be improved.
  • each pixel circuit can be inspected by using the pixel circuit of the present invention. That is, during inspection, by setting the signal selection section (105) to a mode in which the pseudo signal (A011) side is always selected, the analog integration section of each pixel uses the pseudo signal side as an exclusive path. The signals from the pseudo signals are integrated and the circuit chip side can be inspected individually.
  • the distance measuring device is used in mobile phones, industrial equipment cameras, vehicle-mounted cameras, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Electromagnetism (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

課題　従来の距離測定装置では、直接ＴＯＦ方式・間接ＴＯＦ方式問わず、Ｓ／Ｎ比を良くするために積算動作の回数を増やす必要があるため、Ａ／Ｄ変換の回数倍、読出し時間がかかり、フレームレートの低下を招くといった課題があった。 解決手段　距離測定装置において、画素回路部内に、受光素子による受光信号と、テスト制御部の出力である疑似信号と、を選択的に出力する信号選択部を備え、画素回路内部のアナログ積算部で積算し、サブフレーム毎に、疑似信号の重畳回数を異ならせて、固定された閾値を持つ（Ｎ－Ｐ）ビットのＡ／Ｄ変換を実行し、デジタル積算部で、デジタル信号を積算して、測距を行う。

Description

距離測定装置
本開示は、距離測定装置に関する。　
対象物までの距離を測定する装置として、ＴＯＦ（Ｔｉｍｅ　Ｏｆ　Ｆｌｉｇｈｔ）システムがある。ＴＯＦシステムは、発光部と受光部（センサ）を一体制御し、発光部の光源から光を出射して、対象物で反射する光を受光部で受光し、光が出射してから受光部に戻ってくるまでの時間を解析し、物体までの距離を算出するシステムである。
ＴＯＦセンサの測距方式には、時間を直接計測する直接ＴＯＦ方式と、変調と位相差検出により測距する間接ＴＯＦ方式がある。
直接ＴＯＦ方式は、露光パルス幅（～数ns）に入るか否かの直接検出であるため、後述するＳＰＡＤを使用して微弱な光でも検出できる反面、パルス幅・タイミング制御の時間精度で、精度が律速される特徴がある。一方、間接ＴＯＦ方式は、物理量から差や比をとって推定するため、特に近距離で精度が出せるといった特徴がある。間接ＴＯＦ方式については、たとえば、特許文献１に示される。
また、受光部には、光を電気信号に変換する各種の光電変換素子が用いられる。フォトダイオード（以下、ＰＤ）やアバランシェフォトダイオード（以下、ＡＰＤ）といったものが挙げられる。
特に、ＡＰＤは、フォトン入射に応じて電子・正孔対が生成され、高電界で加速された電子・正孔が、雪崩のように衝突電離を起こして、電子・正孔が新たに生成され、感度を高められるといった特徴がある。
逆バイアス電圧を降伏電圧以上で動作させるモード（ガイガーモード）でＡＰＤを使用すると、単一フォトンの入射でもアバランシェ現象を起こすことができるので、シングルフォトンアバランシェダイオード（ＳＰＡＤ）とも呼ばれる。これらＡＰＤやＳＰＡＤと呼ばれる画素動作は、ＰＤに対し感度が高いため、遠距離における検出精度や距離の点で有利である。
また、ＰＤは光に対して線形な出力であるのに対し、ＳＰＡＤの単一フォトン信号検出による出力信号は、ポアソン分布などの確率分布で出力信号が確率的にばらつくごとが知られている（非特許文献１）。
特開２００７－１７０８５６
Ｓｅｎｓｏｒｓ　２０１６、Ｓｉｎｇｌｅ　Ｐｈｏｔｏｎ　Ｃｏｕｎｔｉｎｇ　Ｐｅｒｆｏｒｍａｎｃｅ　ａｎｄ　Ｎｏｉｓｅ　Ａｎａｌｙｓｉｓ　ｏｆ　ＣＭＯＳ　ＳＰＡＤ－Ｂａｓｅｄ　Ｉｍａｇｅ　Ｓｅｎｓｏｒｓ
発光部の光源から出射された光量は測定距離の２乗に反比例して減衰するため、ＰＤでは、遠距離において、画素ノイズに対する信号不足が発生し、測距精度の低下をまねく課題がある。また、ＳＰＡＤによる単一フォトン検出では、遠距離における単一フォトン検出が可能であるが、光電変換して電子が発生する頻度が確率分布で支配され、かつ、背景光フォトンと信号フォトンを分離するためには、少ない回数の露光と検出試行では、アバランシェ発生確率と背景光に基づく確率ノイズにより測距精度の低下を招くといった課題がある。
前記測距精度の低下は、Ｓ／Ｎ比（信号対ノイズ比）の低下である。Ｓ／Ｎ比を改善するために、一般的には、信号の積算動作（積分動作）が行われる。信号の積算動作とは、複数回の露光と検出試行を十分な回数行う。（ＮＩＮＴＥＧ）回数の積算動作を行う場合、信号は（ＮＩＮＴＥＧ）倍され、ノイズは、√（ＮＩＮＴＥＧ）倍されるため、Ｓ／Ｎ比は√（ＮＩＮＴＥＧ）倍される。たとえば、１６回積算した場合、Ｓ／Ｎ比は４倍改善される。
しかしながら、直接ＴＯＦ方式・間接ＴＯＦ方式問わず、Ｓ／Ｎ比を良くするために積算動作の回数を増やすと、所定の分解能を持つＡ／Ｄ変換の読出し時間に対して、Ａ／Ｄ変換回数倍、読出し時間がかかり、フレームレートの低下を招くといった課題があった。
本技術は、これらの従来技術の状況を鑑みてなされたものであり、距離測定装置において、信号積算回数に伴うＳ／Ｎ比の改善と読出し時間の低減の両立を図るものである。
複数の受光部を備えて前記反射光を受光し受光信号を出力する受光部と、
疑似信号とテスト選択制御信号を出力するテスト制御部と、
前記受光部を含み、前記受光信号と前記疑似信号とをテスト選択制御信号に基づいて選択出力を出力する信号選択部と、
前記選択出力を積算してアナログ積算出力を出力するアナログ積算部と、
前記受光部と前記信号選択部と前記アナログ積算部を含み、前記アナログ積算出力に応じた画素回路出力を出力する画素回路部と、
前記画素回路出力をデジタル信号に変換し出力するＡ／Ｄ変換部と、
前記デジタル信号を積算してデジタル積算出力を出力するデジタル積算部と、
前記発光から受光および測距演算にいたる各部の一体制御を行う制御部と、
を備えた距離測定装置であって、
区切られた異なる距離区間に対応するＰＭ個（ただし、ＰＭは１以上の整数）のサブレンジ期間と、
１サブレンジ期間をＰＮ個（ただし、ＰＮは２以上の整数）に分割した期間であるサブフレーム期間と、
を備え、
同一の露光タイミングに基づく、前記ＰＮ個のサブフレーム期間のデジタル信号を、前記デジタル積算部で積算したデジタル積算信号を、
前記１個のサブレンジ期間を代表する受光デジタル信号とし、
前記受光デジタル信号に基づき、距離を測定する、
ことを特徴とする。
前記サブレンジ期間は、少なくとも２のＰ乗（ただし、Ｐは１以上）個の前記サブフレーム期間のデジタル信号を含み、Ｎビット（Ｎは２以上の整数）分解能のＡ／Ｄ変換の１ＬＳＢと、前記疑似信号の１回積算分との絶対差を最小にする、疑似信号の事前補正過程を備え、
前記受光信号の積算をアナログ積算部に積算する、受光信号の積算過程を備え、
前記サブフレーム期間毎に、互いに異なる回数分の前記疑似信号を重畳積算する、疑似信号の積算過程を備え、
前記画素回路出力を分解能（Ｎ－Ｐ）ビットに設定された前記Ａ／Ｄ変換部でデジタル信号に変換する、Ａ／Ｄ変換過程を備え、
各々の前記サブフレーム期間の前記デジタル信号をデジタル積算部に積算する、デジタル積算過程を備え、
１つの前記サブレンジ期間には、
少なくとも２のＰ乗個の互いに異なる積算回数の疑似信号が重畳加算された前記サブフレームに対応するデジタルデータのセットが含まれ、
前記デジタルデータのセットを前記デジタル積算部で積算したデジタル積算信号を、前記１つのサブレンジ期間を代表する受光デジタル信号とし、
前記受光デジタル信号に基づき、距離を測定する、
ことを特徴とする。
前記アナログ積算部は、容量と電流源を、備え、
受光タイミングで積分を開始し時間を計測する、または、一定量の電流を用いて一定期間の積分を行い検知イベント回数を計測する、といった動作を行い、
前記容量の容量値、または、前記電流源の電流値、または、前記Ａ／Ｄ変換器の内部Ｄ／Ａ変換器の参照電圧値を調整することで、前記疑似信号の１ステップ電圧を前記Ａ／Ｄ変換器の１ＬＳＢと等しくなるように調整する機構をもつ、
ことを特徴とする。
前記アナログ積算部は、積分セットを少なくとも２つ以上備え、
一つを位相用（時間測定用）のアナログ積分機能とし、
他方を参照用（検知イベント回数測定用）のアナログ積分機能とする、
ことを特徴とする。
前記アナログ積算部は、積分セットを少なくとも２つ以上備え、
前記サブフレーム毎、あるいは、複数の前記サブフレーム毎に、
アナログ積分機能を前記位相用として使用するときと、
前記参照用として使用するときを、一つの積分セットに対して時間的に切り替える、
ことを特徴とする。
画素チップと回路チップの積層型のセンサ構成を備え、
回路チップ内に含まれる前記画素回路部の検査時に、
前記信号選択部によって、前記疑似信号を常時選択する検査モードを備える、ことを特徴とする。
前記受光部は、単一フォトン検出型のアバランシェ・フォトダイオード（ＳＰＡＤ）である、
ことを特徴とする。
距離測定装置において、受光信号に加えて疑似信号を合算するアナログ積算部を備えることで、信号積算回数に伴うＳ／Ｎ比の改善と読出し時間の低減の両立を図る。
本開示の第一の実施形態に係る距離測定装置の構成を示す図である。 センサ構成の一例を示す図である。 シングルスロープＡ／Ｄ変換器の構成の一例を示す図である。 シングルスロープＡ／Ｄ変換器の動作の一例を示す図である。 従来例１の（Ｎ）ビットのＡ／Ｄ変換器の構成例を示す図である。 従来例１の（Ｎ）ビットのＡ／Ｄ変換器の動作例を示す図である。 従来例１の（Ｎ）ビットのＡ／Ｄ変換器の量子化誤差を示す図である。 従来例２の（ＮーＰ）ビットのＡ／Ｄ変換器の構成例を示す図である。 従来例２の（ＮーＰ）ビットのＡ／Ｄ変換器の動作例を示す図である。 従来例２の（ＮーＰ）ビットのＡ／Ｄ変換器の量子化誤差を示す図である。 本開示の第一の実施形態のＡ／Ｄ変換器の動作例を示す図である。 本開示の第一の実施形態のＡ／Ｄ変換器の量子化ノイズを示す図である。 本開示の第一の実施形態に係る測距動作の一例を示す図である。 本開示の第一の実施形態のサブフレーム加算によるサブレンジ取得の例を示す図である。 本開示の第一の実施形態のデジタル積算部の機能構成の例を示す図である。 本開示の第二の実施形態の画素回路の一例を示す図である。 本開示の第二の実施形態の画素回路の別の一例を示す図である。 本開示の第二の実施形態の図１７の画素回路例の動作を示す図である。 本開示の第二の実施形態における測距フローを示す図である。 本開示の第二の実施形態における疑似信号の補正例を示す図である。 本開示の第二の実施形態における疑似信号の補正フローを示す図である。 本開示の第三の実施形態におけるサブフレームデータの一例を示す図である。 本開示の第四の実施形態における構成と動作の一例を示す図である。
以下、実施形態について、図面を参照して説明する。
［第一の実施形態］
以下、第一の実施形態の距離測定装置の構成と動作を、図面を用いて説明する。図１に、本開示の第一の実施形態に係る距離測定装置の構成を示す。
図１に示すように、本開示の距離測定装置（１０１）は、発光部（１０２）と、受光部（１０３）及び信号選択部（１０５）及びアナログ積算部（１０６）及び画素出力部（１０７）を含む画素回路部（１０８）と、Ａ／Ｄ変換部（１０９）とデジタル積算部（１１０）と、テスト制御部（１０４）と、距離測定装置内の各部の一体制御を行う制御部（１１１）と、を少なくとも備える。
制御部（１１１）は、距離測定装置内の各部の一体制御を行うものとする。
発光部（１０２）は、制御部（１１１）によって制御され、出射光（Ａ００１）を出射する。出射光（Ａ００１）は、対象物（０１１）で反射され、反射光（Ａ００２）は、制御部（１１１）やテスト制御部（１０４）によって制御された画素回路部（１０８）に含まれる受光部（１０３）で受光される。
発光部（１０２）の例として、レーザーダイオードからのレーザー光をパルス状に発光するものがある。あるいは、面光源としてレーザー光を出射するＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ　Ｃａｖｉｔｙ　Ｓｕｒｆａｃｅ　Ｅｍｉｔｔｉｎｇ　ＬＡＳＥＲ）を用いてもよい。
以下、受光部（１０３）について説明する。
受光部（１０３）は、少なくとも画素と、画素を駆動する駆動制御や出力バッファで構成される。画素に使用される受光素子は、光を電気信号に光電変換するフォトダイオード（ＰＤ）であってもよいし、ＳＰＡＤであってもよい。
受光素子にＳＰＡＤを使用する場合の動作・回路について、一例を説明する。ＳＰＡＤでは、アバランシェ増倍を強制的に止めるクエンチング回路が必要となるのが、一般的であるが、本発明の趣旨ではないため、図示せず、受光部に含まれるものとする。
光が入射しない状態では、ＳＰＡＤをダイオードのブレークダウン電圧よりも数Ｖ高い電圧の逆バイアス電圧をかけて、フォトンが検出できる状態にセットしておく（リチャージ動作）。ここで、フォトンがＳＰＡＤに入射すると、電子が生成されアバランシェ増倍によって電子の数が増加し、電流が増倍する（アバランシェ動作）。
次に、アバランシェ増倍を止めるために、抵抗や容量などで、逆バイアス電圧を低下させ、電流増倍を停止させる（クエンチング動作）。
前記のアバランシェ動作によって生成された信号は、０か１を取る１ビット信号として扱うことができ、受光タイミング（すなわち距離情報）、及び、アバランシェが生じたか否かの情報（すなわち検知した光量の情報）を有した、パルス信号となる。このパルス信号を、画素回路から後段回路に至る信号処理系によって信号処理することによって、距離測定を行う。
以下、受光部（１０３）を含む画素回路部に説明する。
信号選択部（１０５）では、受光部出力（Ａ０１０）及び疑似信号（Ａ０１１）が入力され、テスト制御部（１０４）の出力であるテスト選択制御信号（Ａ０１２）に基づき、いずれかの信号、あるいは、その入力信号に基づいた、論理的に処置をなされた信号が、選択出力（Ａ０１３）として、出力される。
アナログ積算部（１０６）では、選択出力（Ａ０１３）が入力され、あらかじめ設定されたフォトンの検出試行回数（ＮＴＲＹ）分の選択出力がアナログ積算され、アナログ積算出力（Ａ０１４）として出力される。
画素出力部（１０７）では、アナログ積算出力（Ａ０１４）が入力され、図示しないバッファやソースフォロワ回路などを通して、インピーダンス変換され、図示しない画素カラム線などを通して、画素回路出力（Ａ０１５）へ出力される。
ここで、疑似信号（Ａ０１１）とテスト選択制御信号（Ａ０１２）は、テスト制御部（１０４）から出力される信号であって、後述する、Ａ／Ｄ変換器の複数サンプル取得動作に、疑似信号の積算回数または電圧値を変えて、１サンプル毎に、互いに異なるアナログ値が加算されるようにする意図であって、本開示にて挿入される要素部であることに注意されたい。
以下、Ａ／Ｄ変換部（１０９）について説明する。
Ａ／Ｄ変換部（１０９）では、画素回路出力（Ａ０１５）が入力され、アナログ値からデジタル値に変換され、デジタル信号を出力する。
以下、図２を用いて、Ａ／Ｄ変換部の使用箇所について補足説明する。図２は、センサ構成の一例を示す図であって、従来例でもあり、本開示の実施形態でも同様の構成をとりうる。
図２に示すように、センサ構成（８０１）として、複数の画素回路部（８０３）を含む画素回路アレイ部（８０４）と、時間的に行選択を行う垂直駆動部（８０２）と、図示しないデータ線（またはカラム線）を通して画素回路出力が入力される列回路及びＡ／Ｄ変換部（８０６）と、列デジタルデータを順次出力する水平データ転送部（８０７）と、行駆動と列読出しなどのセンサ構成内部のブロックの一体制御を行う駆動制御部（８０５）と、を備える。
図２に示す例では、行ごとの画素の画素回路出力をローリングで読み出し、Ａ／Ｄ変換を行ごとに行うため、列線と同数のＡ／Ｄ変換器が列数個、少なくとも並べられている。
以下、列の個々に並べられた、Ａ／Ｄ変換器の構成と動作の一例について示す。図３は、一般的によく使用される、シングルスロープＡ／Ｄ変換器の構成の一例を示す図である。また、図４は、同様に、一般的なシングルスロープＡ／Ｄ変換器の動作の一例を示す図である。
図３及び図４に示すように、シングルスロープＡ／Ｄ変換器は、画素回路出力（Ａ０２１）を比較器（２０１）に入力するとともに、Ｄ／Ａ変換器等で高精度に作られたランプ波を比較参照用の参照電圧として入力し、比較動作を行い、比較器出力（Ａ０２３）が反転するまで、デジタルカウンタ部（２０３）でカウンタ基準クロックのエッジの数をカウントし、比較器出力の反転以降にカウンタによる計数動作を停止する。このカウントされた数がデジタル信号（Ａ０２５）として出力され、Ａ／Ｄ変換が完了する。
次に、従来と本開示の効果を比べるべく、３種類のＡ／Ｄ変換方法を図示して、本発明の構成と動作を説明する。以下の一例では、Ｎビット（Ｎ＝４）、Ｐビット（Ｎ＝２）、（Ｎ－Ｐ）ビット（Ｎ＝２）ビットを例として、本発明の動作・効果を説明する。また、４回のＡ／Ｄ変換を１セットとして、画素回路出力として出力されるアナログ電圧の中央値は、同一露光時間の電圧を想定して、同じものとして発明の趣旨を損なわない範囲で、簡易的に説明する。
以下、従来例１について説明する。
図５に従来例１の（（Ｎ）＝４）ビットのＡ／Ｄ変換器の構成例を示す。図５の従来例１では、受光部（１０３）とアナログ積算部（１０６）と画素出力部（１０７）と（Ｎ）ビットＡ／Ｄ変換部（３０１）とデジタル積算部（１１０）を少なくとも備え、図１の信号選択部（１０５）とテスト制御部（１０４）が含まれず、Ａ／Ｄ変換部が（Ｎ）ビットと指定していることに注意されたい。
図６に従来例１の（Ｎ）ビットのＡ／Ｄ変換器の動作例を示す。ランプ波形（Ａ１０１）がランプダウンしていくとともに、画素回路出力（Ａ１０２）との比較動作が比較器（Ａ／Ｄ変換器（３０１）の内部に具備される（２０１））で行われる。ランプ波形（Ａ１０１）が画素回路出力（Ａ１０２）を下回れば、比較器出力（Ａ１０３）の論理が反転し、カウンタの出力であるデジタル信号（Ａ１０４）がカウント停止してデジタルコード（１０進数で（１０））が決定する。
４回のＡ／Ｄ変換の１セットのうち、４回とも、同じアナログ値が来るため、同一のデジタルコード（（１０））を出力する。
図７に、従来例１の（Ｎ）ビットのＡ／Ｄ変換器の量子化誤差を示す。ＡＤ変換器のレンジは、ＶＲＥＦＨ－ＶＲＥＦＬで定義され、ＶＲＥＦＨを３．０Ｖとし、ＶＲＥＦＬを１．０Ｖを例として、Ｎ＝４であるため、２の４乗、すなわち、１６分割されたアナログ領域のどの領域に該当するかを判定するものとする。
図７の例では、画素出力電圧のそれぞれを、１回目電圧Ａ［１］、２回目電圧Ａ［２］、３回目電圧をＡ［３］、４回目電圧をＡ［４］とし、全ての電圧を１．６３Ｖとする。
また、図７の例では、それぞれのデジタルコードは、フルスケールを“１”に規格化するものとする。１回目デジタルコードＤ［１］、２回目デジタルコードＤ［２］、３回目デジタルコードＤ［３］、４回目デジタルコードＤ［４］は、全て（（１０）／（４）＝１０／４＝０．６２５）、となる。
また、４回のＡ／Ｄ変換で生じた量子化誤差を、１回目量子化誤差Ｑｅｒｒ［１］、２回目量子化誤差Ｑｅｒｒ［２］、３回目量子化誤差Ｑｅｒｒ［３］、４回目量子化誤差Ｑｅｒｒ［４］とすると、デジタルコード（１０）のアナログ電圧換算値は１．６８７５Ｖであるため、全て－５７．５ｍＶの量子化誤差を伴ってＡ／Ｄ変換されている。
４回分のデジタルコードの合算Ｄｓｕｍは、２．５であり、４回のＡ／Ｄ変換を１セットとして、そのデジタル平均値は、Ｄａｖｅ＝Ｄｓｕｍ／４＝０．６２５となる。合わせて量子化ノイズの平均値は、Ｑｅｒｒ＿ａｖｅ＝－５７．５ｍＶとなる。
上記の従来例１では、通常のＡ／Ｄ変換の例であって、（（Ｎ）＝４ビット）のＡ／Ｄ変換の１ＬＳＢをＬＳＢ１として、ＬＳＢ１が１２５ｍＶであることから、量子化誤差は、±６２．５ｍＶの間に分布していることを示しており、かつ、４回Ａ／Ｄ変換したとしても、同一（または同一付近にある）アナログ電圧に対する、量子化誤差が変わらないことを示している。
以下、従来例２について説明する。
図８に従来例２の（（Ｎ－Ｐ））ビットのＡ／Ｄ変換器の構成例を示す。図８の従来例２では、受光部（１０３）とアナログ積算部（１０６）と画素出力部（１０７）と（Ｎ－Ｐ）ビットＡ／Ｄ変換部（３３１）とデジタル積算部（１１０）を少なくとも備え、図１の信号選択部（１０５）とテスト制御部（１０４）が含まれず、さらには、Ａ／Ｄ変換部が（Ｎ－Ｐ）ビットと、Ｐビット分だけ分解能を落として指定していることに注意されたい。
図９に従来例２の（Ｎ－Ｐ）ビットのＡ／Ｄ変換器の動作例を示す。ここで、（Ｎ＝４）とし、（Ｐ＝２）とし、（（Ｎ－Ｐ）＝２）を一例と示している。ランプ波形（Ａ１１１）がランプダウンしていくとともに、画素回路出力（Ａ１１２）との比較動作が比較器（Ａ／Ｄ変換器（３３１）の内部に具備される（２０１））で行われる。ランプ波形（Ａ１１１）が画素回路出力（Ａ１１２）を下回れば、比較器出力（Ａ１１３）の論理が反転し、カウンタの出力であるデジタル信号（Ａ１１４）がカウント停止してデジタルコード（（０２））が決定する。
４回のＡ／Ｄ変換の１セットのうち、４回とも、同じアナログ値が来るため、同一のデジタルコード（１０進数で（０２））を出力する。
図１０に、従来例２の（Ｎ－Ｐ）ビットのＡ／Ｄ変換器の量子化誤差を示す。Ａ／Ｄ変換器のレンジは、（ＶＲＥＦＨ－ＶＲＥＦＬ）で定義され、ＶＲＥＦＨを３．０Ｖとし、ＶＲＥＦＬを１．０Ｖを例として、（（Ｎ－Ｐ）＝２ビット）であるため、２の２乗、すなわち、４分割されたアナログ領域のどの領域に該当するかを判定するものとする。
図１０の例では、画素出力電圧のそれぞれを、１回目電圧Ａ［１］、２回目電圧Ａ［２］、３回目電圧をＡ［３］、４回目電圧をＡ［４］とし、全ての電圧を１．６３Ｖとする。
また、図１０の例では、それぞれのデジタルコードは、フルスケールを“１”に規格化するものとする。１回目デジタルコードＤ［１］、２回目デジタルコードＤ［２］、３回目デジタルコードＤ［３］、４回目デジタルコードＤ［４］は、全て（（０２）／（４）＝2／2＾2＝０．５）、となる。
また、４回のＡ／Ｄ変換で生じた量子化誤差を、１回目量子化誤差Ｑｅｒｒ［１］、２回目量子化誤差Ｑｅｒｒ［２］、３回目量子化誤差Ｑｅｒｒ［３］、４回目量子化誤差Ｑｅｒｒ［４］とすると、デジタルコード（０２）のアナログ電圧換算値は１．７５Ｖであるため、全て－１２０ｍＶの量子化誤差を伴ってＡ／Ｄ変換されている。
４回分のデジタルコードの合算Ｄｓｕｍは、２．０であり、４回のＡ／Ｄ変換を１セットとして、そのデジタル平均値は、Ｄａｖｅ＝Ｄｓｕｍ／４＝０．５となる。合わせて量子化ノイズの平均値は、Ｑｅｒｒ＿ａｖｅ＝－１２０ｍＶとなる。
上記の従来例２では、通常のＡ／Ｄ変換の例であって、（（Ｎ－Ｐ）＝２ビット）のＡ／Ｄ変換の１ＬＳＢをＬＳＢ２として、ＬＳＢ２が５００ｍＶであることから、量子化誤差は、±２５０ｍＶの間に分布していることを示しており、かつ、４回Ａ／Ｄ変換したとしても、量子化誤差が変わらないことを示している。
さらには、従来例２は、従来例１と比べて、Ｐビット分だけ分解能を落としたため、量子化誤差の範囲が４倍大きくなることを示している。さらには、分解能ステップ数が１６ステップから４ステップに減ることにより、１ステップ電圧の遷移時間を同一時間とすれば、従来例２の方が、従来例１よりも４倍早く、Ａ／Ｄ変換していることを示している。
以下、本発明の第一実施形態のＡ／Ｄ変換器について説明する。図１に本開示の第一の実施形態に係る距離測定装置の構成を示している。図５の従来例１及び図８の従来例２と異なる点は、信号選択部（１０５）とテスト制御部（１０４）を備え、アナログ積算部（１０６）は、テスト選択制御信号（Ａ０１２）に基づいて、受光信号（Ａ０１０）または疑似信号（Ａ０１１）のどちらか、あるいは論理演算された出力を積算する点である。
図１１に本開示の第一の実施形態のＡ／Ｄ変換器の動作例を示す。ここで、（Ｎ＝４）とし、（Ｐ＝２）とし、（（Ｎ－Ｐ）＝２）を一例としている。
Ａ／Ｄ変換１回目（３２２）の図のように、ランプ波形（Ａ１１１）がランプダウンしていくとともに、画素回路出力（Ａ１１２）との比較動作が比較器（Ａ／Ｄ変換器（３３１）の内部に具備される（２０１））で行われる。ランプ波形（Ａ１１１）が画素回路出力（Ａ１１２）を下回れば、比較器出力（Ａ１１３）の論理が反転し、カウンタの出力であるデジタル信号（Ａ１１４）がカウント停止してデジタルコード（１０進数で（０２））が決定する。これは従来例２と同様であるが、図中に、“疑似信号０回“と付してあり、疑似信号が０回、すなわち、疑似信号積算が行われない場合ととらえることに注意されたい。
次に、Ａ／Ｄ変換２回目（３２３）の図のように、画素回路出力（Ａ１１５）には、予め疑似信号１回分を、アナログ積算部（１０６）に重畳積算しておく。このとき、疑似信号１回分は、（Ｎ＝４ビット）の１ＬＳＢ分に相当する電圧に設定されているものとする。
Ａ／Ｄ変換２回目（３２３）では、Ａ／Ｄ変換器の量子化範囲電圧および量子化の閾値は、従来例２と変わりないが、画素出力電圧（Ａ１１５）が疑似信号でシフトしたことにより、Ａ／Ｄ変換に影響を与える。Ａ／Ｄ変換２回目（３２３）の場合、デジタルコード（（０２））に決定される。
次に、Ａ／Ｄ変換３回目（３２４）の図のように、画素回路出力（Ａ１１６）には、予め疑似信号２回分を、アナログ積算部（１０６）に重畳積算しておく。このとき、疑似信号２回分は、（Ｎ＝４ビット）の２ＬＳＢ分に相当する電圧に設定されているものとする。
Ａ／Ｄ変換３回目（３２４）では、Ａ／Ｄ変換器の量子化範囲電圧および量子化の閾値は、従来例２と変わりないが、画素出力電圧（Ａ１１６）が疑似信号でシフトしたことにより、Ａ／Ｄ変換に影響を与える。Ａ／Ｄ変換３回目（３２４）の場合、デジタルコード（（０３））に決定される。
次に、Ａ／Ｄ変換４回目（３２５）の図のように、画素回路出力（Ａ１１７）には、予め疑似信号３回分を、アナログ積算部（１０６）に重畳積算されている。このとき、疑似信号３回分は、（Ｎ＝４ビット）の３ＬＳＢ分に相当する電圧に設定されているものとする。
Ａ／Ｄ変換４回目（３２５）では、Ａ／Ｄ変換器の量子化範囲電圧および量子化の閾値は、従来例２と変わりないが、画素出力電圧（Ａ１１７）が疑似信号でシフトしたことにより、Ａ／Ｄ変換に影響を与える。Ａ／Ｄ変換３回目（３２５）の場合、デジタルコード（（０３））に決定される。
図１２に、本開示の第一の実施形態のＡ／Ｄ変換器の量子化ノイズを示す。ＡＤ変換器のレンジは、（ＶＲＥＦＨ－ＶＲＥＦＬ）で定義され、ＶＲＥＦＨを３．０Ｖとし、ＶＲＥＦＬを１．０Ｖを例として、（（Ｎ－Ｐ）＝２ビット）であるため、２の２乗、すなわち、４分割されたアナログ領域のどの領域に該当するかを判定するものとする。
図１２の例では、画素出力電圧のそれぞれは、疑似信号によって、シフトされているものとする。１回目電圧Ａ［１］を１．６３Ｖとする。２回目電圧Ａ［２］は、疑似信号１回分シフトを加味して、１．５０５Ｖ（＝１．６３Ｖ－０．１２５Ｖ）とする。３回目電圧Ａ［３］は、疑似信号２回分シフトを加味して、１．３８Ｖ（＝１．６３Ｖ－０．１２５Ｖ×２）とする。４回目電圧Ａ［４］は、疑似信号３回分シフトを加味して、１．２５５Ｖ（＝１．６３Ｖ－０．１２５Ｖ×３）とする。
図１２に示すように、それぞれのデジタルコードは、これら疑似信号のシフトの影響を受ける。それぞれのデジタルコードは、フルスケールを“１”に規格化するものとする。１回目デジタルコードＤ［１］は（（０２）／４）、２回目デジタルコードはＤ［２］は（（０２）／４）、３回目デジタルコードはＤ［３］は（（０３）／４）、４回目デジタルコードはＤ［３］は（（０３）／４）、となる。
図１２に示すように、それぞれのＡ／Ｄ変換の量子化誤差も、これら疑似信号のシフトの影響を受ける。１回目の量子化誤差Ｑｅｒｒ［１］は、デジタルコード（０２）のアナログ電圧換算値１．７５Ｖからの誤差として、－１２０ｍＶとなる。２回目の量子化誤差Ｑｅｒｒ［２］は、デジタルコード（０２）のアナログ電圧換算値１．７５Ｖからの誤差として、－２４５ｍＶとなる。３回目の量子化誤差Ｑｅｒｒ［３］は、デジタルコード（０３）のアナログ換算値１．２５Ｖからの誤差として、＋１３０ｍＶとなる。４回目の量子化誤差Ｑｅｒｒ［４］は、デジタルコード（０３）のアナログ換算値１．２５Ｖからの誤差として、＋５ｍＶとなる。
４回分のデジタルコードの合算Ｄｓｕｍは、２．５であり、４回のＡ／Ｄ変換を１セットとして、そのデジタル平均値は、Ｄａｖｅ＝Ｄｓｕｍ／４＝０．６２５となる。合わせて量子化ノイズの平均値は、Ｑｅｒｒ＿ａｖｅ＝－５７．５ｍＶとなる。
本開示の第一の実施形態では、（（Ｎ－Ｐ）＝２ビット）のＡ／Ｄ変換の１ＬＳＢをＬＳＢ２として、ＬＳＢ２が５００ｍＶであることから、量子化誤差は、±２５０ｍＶの間に分布していることを示しているが、画素回路出力を疑似信号によりシフトさせたために、４回Ａ／Ｄ変換した結果の量子化誤差は、（Ｎ＝４ビット）相当に保たれており、従来例２に比べて高精度化が図られている。
一方、図１１に示すように、１Ａ／Ｄ変換当たりのランプ波のステップ数は４（２ビット相当）であることから、従来例１に比べて高速化が図られている。
一般化すれば、ＮビットのＡ／Ｄ変換を得る場合に、（Ｎ－Ｐ）ビット相当のＡ／Ｄ変換を少なくとも２のＰ乗回以上、疑似信号をシフトさせながら実行し、それらを合算することで、（Ｎ－Ｐ）ビット相当の高速化と（Ｎ）ビット相当の高精度化を両立することができる。
以上のように、本開示の第一の実施形態では、疑似信号を導入することによって、信号積算回数に伴うＳ／Ｎ比の改善と読出し時間の低減の両立を図ることができる、といった効果を奏する。
以下、本発明の構成の、一般的な類似変形が可能であるため、類似変形に対する注意や、差分を補足しておく。
たとえば、図６や図８や図１１のように、一つの信号に対して、１スロープ分のＡ／Ｄ変換のみ実施した例を、本開示の趣旨を説明するために示したが、信号積算Ａ／Ｄ変換後、画素出力電圧をリセットしたものをＡ／Ｄ変換し、それら２つのデジタル信号を差し引く、デジタルＣＤＳ（相関二重サンプリング）を行っても、本発明は有効である。
また、たとえば、本開示の説明では、簡易の為に、（００）コードを起点としているが、余分なビット数を持たして、マイナスコードから開始しても構わない。これらは、ランプ波形が、開始初期時に歪むことから、Ａ／Ｄ変換結果として使用しないように、Ａ／Ｄ変換の最小コード付近に、オーバーラップを持たせる一般的な手法であって、本発明では、それらの部分を省略しているが、オーバーラップした部分をもっていても、本発明の趣旨は変わらず、有効である。
また、たとえば、Ａ／Ｄ変換において、アナログ電圧Ａ［１］からＡ［４］を同一の受光信号として扱ったが、実際には、ノイズによってばらつくことが考えられる。しかしながら、Ａ［１］からＡ［４］にノイズが重畳したとしても、中央値（平均値）が変わらなければ、中央に値が偏るということを利用して、図１１のように、４回Ａ／Ｄ変換、またはそれ以上の平均回数（８回や、１２回）を余分に実行すること、量子化ノイズの低減作用が、同様の原理で生じることに注意されたい。
また、たとえば、Ａ／Ｄ変換において、本発明と同様の効果を得るために、ランプ信号自体をシフトさせることが考えられるが、本発明は、ランプ信号、及び、Ａ／Ｄ変換の量子化しきい値レベルは、常に同一レベルを使用している。ランプ信号をシフトさせる場合、ランプ信号生成に使うＤ／Ａ変換器の出力レンジは、電源側またはグランド側に偏ることで、線形性が悪化する場合がある。本発明では、Ａ／Ｄ変換における閾値を固定している（シフトさせない）ことで、ランプ起因の歪みを抑制できる（毎Ａ／Ｄ変換毎に同一状態のランプＤ／Ａ変換の過渡応答入力を期待できる）といった点があることに注意されたい。
以下、測距にかかる動作、サブレンジ、サブフレームについて説明する。図１３に、本開示の第一の実施形態に係る測距動作の一例を示す。
図１３において、横軸は時間である。１つの距離画像（Ｄｅｐｔｈ－Ｍａｐ）で、例えば、０ｍ～１０ｍを取得するものとする。Ｄｅｐｔｈ－Ｍａｐ１で（０ｍ－１０ｍ）取得後、同様に、Ｄｅｐｔｈ－Ｍａｐ２、Ｄｅｐｔｈ－Ｍａｐ３、のように、順次、同様の距離範囲の距離画像を、所定時間ごとに取得する。
１つの距離画像は、複数の距離区間のサブレンジ（Ｓｕｂ－Ｒａｎｇｅ）に区切られる。一例として、１つの距離画像が、１０個のサブレンジで構成されるとし、Ｓｕｂ－Ｒａｎｇｅ１で０ｍ～１ｍの距離にある対象物の画像を取得、Ｓｕｂ－Ｒａｎｇｅ２で１ｍ～２ｍの画像を取得、同様に、Ｓｕｂ－Ｒａｎｇｅ１０で９ｍ～１０ｍの画像を取得、のように、測定する距離を分割して画像を取得する。この際、サブレンジの距離間隔は、遠距離で広くするなど、個々のサブレンジで、任意の設定範囲にしてもかまわない。
１つのサブレンジは、複数のサブフレーム（Ｓｕｂ－Ｆｒａｍｅ）に区切られる。同一サブレンジに含まれる複数のサブフレームは、同じ露光（Ｅｘｐｏｓｕｒｅ）タイミングの画像を繰り返し取得する。この複数回の意図は、画素回路内のアナログ電圧を保持する容量の電荷があふれないように、定期的に読み出し、読出し後はリセットする意図と、アナログ積分による積算効果による低ノイズ化の意図と、本開示のように、分解能を落としたＡＤＣに対して画素回路側で疑似信号をシフトさせながら重畳する操作を２のべき乗回繰り返す意図と、が含まれる。
１つのサブフレームは、受光期間（Ｓｉｇｎａｌ　Ｄｅｔｅｃｔ）と疑似信号期間（Ｐｓｅｕｄｏ　Ｓｉｇｎａｌ　Ｄｅｔｅｃｔ）とＡ／Ｄ変換期間の３つに大別される。
本実施形態では、受光素子にＳＰＡＤを使用した一例を説明する。
受光期間において、露光期間（Ｅｘｐｏｓｕｒｅ）にフォトンを検知し光電変換してアバランシェが発生する場合、受光出力（ＳＰＡＤ　Ｓｉｇｎａｌ）には、パルスが立つ。このとき、図１の信号選択部（１０５）では、入力２系統、すなわち、受光出力（Ａ０１０）と疑似信号（Ａ０１１）のうち、受光出力（Ａ０１０）が、テスト選択制御信号（Ａ０１２、ＴＥＳＴ　ＳＥＬＥＣＴ）によって選択され、選択出力（Ａ０１３）から出力されるものとする。
アナログ積算部（１０６）では、選択出力（Ａ０１３）から出力されるパルス数をカウントするものとして、一定電圧ずつ保持するアナログ電圧を増やす（または減らす）操作を行ってもよい。あるいは、選択出力（Ａ０１３）から出力されるパルスのタイミング情報を計測するものとして、選択出力の立上りエッジから、図示しない、決まった時間の立下り時間まで電流を積分した、時間計測のアナログ情報を取得する操作を行ってもよい。
疑似信号期間においては、所定回数のパルス疑似信号（Ａ０１１）から入力され、テスト選択制御信号（Ａ０１２、ＴＥＳＴ　ＳＥＬＥＣＴ）の制御によって、選択出力（Ａ０１３）に出力される。
図１３の例では、サブフレーム１（Ｓｕｂ－Ｆｒａｍｅ１）で、疑似パルス１回を積算し、サブフレーム２（Ｓｕｂ－Ｆｒａｍｅ２）で、疑似パルス２回を積算する波形を描いている。図１１の（Ｎ－Ｐ）ビットのＡ／Ｄ変換器を使用する場合に対応させると、たとえば、サブフレーム１で疑似パルス１回、サブフレーム２で疑似パルス２回、サブフレーム３で疑似パルス０回、サブフレーム４で疑似パルス３回、という手順で、疑似信号をシフトさせながら重畳積算し、４サブフレームのＡ／Ｄ変換結果を積算すれば、（Ｎ）ビット相当のＡ／Ｄ変換精度が得られることになる。
この疑似パルスによる積分量の１ステップは、Ａ／Ｄ変換器の１ＬＳＢに、近似した値（ハードウェアが許す範囲での最小の誤差を持った、近い値）に設定されていればよい。また、サブフレーム数は、２のＰ乗の倍数であれば、４でもよいし、８でも、１２でもよい。いずれのサブフレーム数であっても、図１１の（（Ｎ－Ｐ）＝２ビット）のＡ／Ｄ変換の複数サブフレーム積算によるＮビット化の効果は得られる。図１３の例では、８回のサブフレームの例を描画している。
アナログ積算部（１０６）の出力である、アナログ積算出力（Ａ０１４）は、図中で（ＦＤ　Ａｎａｌｏｇ）の波形として描画している。ここで、本例では、３０行の全画素に対して、一斉に露光が行われるものとし、特定の行、一例として、２行目のデータの波形を描画しており、（＃ｒｏｗ２）と記号を付してある。サブフレーム１では、疑似信号の１パルス重畳後、アナログ積算出力（Ａ０１４）を１ＬＳＢ相当シフトさせ、サブフレーム２では、疑似信号の２パルス重畳後、アナログ積算出力（Ａ０１４）を２ＬＳＢ相当シフトさせている。これらの疑似信号によるシフト動作は、あらかじめテスト制御部（１０４）と制御部（１１１）に論理回路を組み込んでおけば、通常動作時に可能な動作となる。
Ａ／Ｄ変換期間においては、列Ａ／Ｄ変換（カラムＡ／Ｄ変換）を行う場合、ローリング動作で、読出し動作が行われる。すなわち、図１３の（ＡＤＣ）で示したように、［ＡＤＣ、ＮＦ１、＃ｒｏｗ１］で、サブフレーム１の１行目のＡ／Ｄ変換が行われ、［ＡＤＣ，ＮＦ１、＃ｒｏｗ２］で、サブフレーム１の２行目のＡ／Ｄ変換が行われ、以下同様に、３０行目のＡ／Ｄ変換［ＡＤＣ、ＮＦ１、＃ｒｏｗ３０］まで行い、画素回路アレイ部（８０４）の全面情報を取得する。
図１３においては、低ノイズ化のためにデジタルＣＤＳ（相関二重サンプリング）を行うものとして、信号レベルを（ＳＩＧ　ＬＥＶＥＬ）と表現し、リセットレベルを（ＲＳＴ　ＬＥＶＥＬ）と表現し、２回のＡ／Ｄ変換実行後、そのコードの差分を、信号のデジタルコードとして取得することを描画している。
デジタル信号（Ｄｉｇｉｔａｌ　Ｄａｔａ）においては、たとえば、サブフレーム１の１行目のＡ／Ｄ変換［ＡＤＣ、ＮＦ１、＃ｒｏｗ１］に対応するデジタル信号として、［Ｄｉｇ、ＮＦ１、＃ｒｏｗ１］と表現し、他の行についても同様の記載をしている。
図１４に、本開示の第一の実施形態のサブフレーム加算によるサブレンジ取得の例を示す。サブフレーム１に対応するデジタル信号は、全３０行あって、［Ｄｉｇ、ＮＦ１、＃ｒｏｗ１］～［Ｄｉｇ、ＮＦ１、＃ｒｏｗ３０］で表現され、サブフレーム２以降も同様の表記方法で記載してある。
デジタル積算部（１１０）では、たとえば、１行目の画素のサブレンジデータを作成する場合、［Ｄｉｇ、ＮＦ１、＃ｒｏｗ１］～［Ｄｉｇ、ＮＦ８、＃ｒｏｗ１］までの同一画素のサブフレームデータを加算し、１行目、サブレンジ１のデータ［Ｄｉｇ、ＳＲ１、＃ｒｏｗ１］を、取得する。２行目以降のサブレンジデータも同様の手順で、サブフレームデータの加算によりサブレンジデータを得る。
図１５に、本開示の第一の実施形態のデジタル積算部の機能構成の例を示す。サブフレームのデータ（Ｓｕｂ－Ｆｒａｍｅ　Ｄａｔａ、（Ｎ－Ｐ）ｂｉｔ）がデジタル加算器（３４０）に入力され、デジタル加算器のメモリ内で保持されるサブレンジデータ（（Ｎ）ｂｉｔ）に逐次加算される。すべてのサブフレームの加算が終われば、その値をサブレンジデータとして、図示しないメモリに保持し、リセット信号（ＲＥＳＥＴ）によりデジタル加算器をリセットして、他のサブレンジに係るサブフレームデータ加算を同様の手順で順次実行する。
上記のサブフレームデータは、すなわち、受光デジタル信号（Ａ０１７）であって、測距が完了する。
図１３で注意されたいのは、受光素子として直接ＴＯＦ方式で使用されるＳＰＡＤを一例としたため、受光信号および疑似信号ともに、“パルス”で情報を表記している。たとえば、間接ＴＯＦ方式で使用される光に線形な出力を出す、ＰＤであった場合でも、受光信号は、受光量とともに線形な出力を出力したのち、疑似信号を使って、Ａ／Ｄ変換の１ＬＳＢに相当するアナログ値のシフトをいかなる手段であっても実行すればよく、ＰＤを使用した間接ＴＯＦ方式であっても、本開示は有効であることに注意されたい。
前記、第一の実施形態においては、Ａ／Ｄ変換器のしきい値や範囲を動かすことなく、固定して使用し、かつ、通常動作時に、画素回路内部の疑似信号を定期的にシフトさせながら重畳加算することで、Ａ／Ｄ変換に使用するランプＤ／Ａ変換の歪みを生じさせることなく、信号積算回数に伴うＳ／Ｎ比の改善と読出し時間の低減の両立を図ることができる、という効果を奏する。
［第二の実施形態］
以下、第二の実施形態の距離測定装置の構成と動作を、図面を用いて説明する。第二の実施形態においては、図１の距離測定装置と同一の構成をとるものとして具体的な画素回路や測距フローについて、説明する。
図１６に、本開示の第二の実施形態の画素回路の一例を示す図である。一例として、受光素子ＳＰＡＤやクエンチング回路を含む、受光部（１０３）と、受光信号（Ａ０１０）と疑似信号（Ａ０１１）がテスト選択制御信号によって、選択出力される信号選択部（１０５）と、アナログ積算部（１０６）に相当する機能を果たす、電流源（ＩＡ）および容量（ＣＡ）と、容量（ＣＡ）への積分を制御する、放電スイッチ（また充電スイッチ）のＳＷ＿ＣＨＧＡと、容量（ＣＡ）のリセットを行う、リセットスイッチのＳＷ＿ＲＳＴＡと、増幅動作を行うソースフォロワトランジスタ（ＳＦＡ）と、行選択トランジスタ（ＳＥＬＡ）と、電源（Ａ３０１）と、グランド（Ａ３０２）を、少なくとも備えるものとする。
スイッチ（ＳＷ＿ＣＨＧＡ）を選択出力（Ａ０１３）に基づいてオンすることで、放電動作が行われる。電流源の向きを逆に配置して、充電動作を行う構成・動作でも問題ない。
フォトンを検知し、アバランシェのイベント回数をカウントするものとして、一定電流を一定期間、アバランシェが起きたときのみ放電させる動作を行ってもよい。あるいは、アバランシェが発生した時間を直接測定するために、アバランシェが起きた時間を積分開始時間とし、発光に対して相対的に一定期間経過した後のエッジを積分終了時間と定義し、一定電流を、アバランシェが起きたイベントタイミングで決まる積分時間で積分するといった、直接的な時間計測動作を行ってもよい。
電流源（ＩＡ）の電流は、画素回路部の外のバイアス生成部（４０１）により供給されるバイアス電圧（Ａ２０１）で決定され、図示しないカレントミラー回路で容易に構成することができ、電流値を調整できるようにしておくと、積分回数やフルスケールを柔軟に変えることができる。
図１７に、本開示の第二の実施形態の画素回路の別の一例を示す図である。図１６との差分は、アナログ積算器が、１画素回路内に、２系統用意されていることである。電流源（ＩＡ）と容量（ＣＡ）で構成されるアナログ積算器は、スイッチ（ＳＷ＿ＣＨＧＡ）で放電制御され、スイッチ（ＳＷ＿ＲＳＴＡ）でリセット制御される。一方、電流源（ＩＢ）と容量（ＣＢ）で構成されるアナログ積算器は、スイッチ（ＳＷ＿ＣＨＧＢ）で放電制御され、スイッチ（ＳＷ＿ＲＳＴＢ）でリセット制御される。
また、信号選択部の出力は、２本出力される。電流源（ＩＡ）向けには、選択出力１（Ａ３１１）が出力され、電流源（ＩＢ）向けには、選択出力（Ａ３１２）が出力され、後述するように、１つを位相用（Ｐｈａｓｅ）、１つを基準用（Ｒｅｆｅｒｅｎｃｅ）として、使用することを想定している。
図１７の構成をとる理由と効果を示すために、図１８に、本開示の第二の実施形態の図１７の画素回路例の動作を示す。
図１８の前半では、フォトンを検知したときの波形例を示し、後半では、フォトンを検知しないときの波形例を示している。ＳＰＡＤのアバランシェ発生は、ポアソン分布などの確率で事象が生じるため、光が入ってもアバランシェが発生しないことは、確率的に起こりうる。
光源から発光したとき、距離に応じた時間分だけ飛行した反射光が受光素子に入力される。露光信号（時間ΔＴ＿ｆｉｘ）の窓で、この反射光を受光素子で捕捉するとき、アバランシェが生じれば、反射光のセンサ入射タイミングで、受光信号がリセット（Ｈｉｇｈ）から検知（Ｌｏｗ）に反転する。
このとき、選択出力１（Ａ３１１）として、フォトン検知した時間と露光終了時間の間の時間を積分時間として計測するために、（ΔＴ＿ｆｌｉｇｈｔ）のパルス幅でパルスが立つように、信号選択部（１０５）の論理回路を構成することができる。
一方、選択出力２（Ａ３１２）として、フォトンを検知したか否かをカウントするために、受光信号の論理から可否判定して、（ΔＴ＿ｆｉｘ）の一定時間のパルスを立てることができる。
このとき、選択出力１（Ａ３１１）は、アバランシェの生じた直接的な時間情報を含み、選択出力２（Ａ３１２）は、アバランシェのカウント数およびアバランシェ位相の参照用としての２つの役目を有していることに注意されたい。
露光信号の時間幅（ΔＴ＿ｆｉｘ）の前半で反射光を受ければ、（ΔＴ＿ｆｌｉｇｈｔ）は長くなり、容量（ＣＡ）の放電時間が長くなるため、１ステップの積分量（ΔＶ＿ｆｌｉｇｈｔ）が大きくなる。一方、露光信号の時間幅（ΔＴ＿ｆｉｘ）の後半で反射光を受ければ、容量（ＣＡ）の放電時間が短くなるため、ステップの積分量（ΔＶ＿ｆｌｉｇｈｔ）が小さくなる。
（ΔＶ＿ｆｌｉｇｈｔ）は、電圧絶対量であるため、容量（ＣＡ）と同一容量値に設定された容量（ＣＢ）の情報を利用することで、サブレンジ内の細かな距離を測定することができる。
すなわち、容量（ＣＢ）には、一定時間（ΔＴ＿ｆｉｘ）の間、電流源（ＩＡ）と同一電流に設定された電流源（ＩＢ）で、放電されるために、アバランシェのイベントをカウントするごとに、（ΔＶ＿ｆｉｘ）ずつ電圧シフトする。
ここで、（ΔＴ＿ｆｌｉｇｈｔ）は、０以上、かつ、（ΔＴ＿ｆｉｘ）以内の時間に、必ず収まるため、２つの容量の電圧比（ΔＶ＿ｆｌｉｇｈｔ／ΔＶ＿ｆｉｘ）は、反射光のサブレンジ内での細かな測定距離を示唆しているため、より高精度に距離を測ることができる。
上記のような画素回路を用いることで、受光信号の積分ができ、かつ、論理回路による選択操作を入れることで、疑似信号の積分も、容易に構成することができる。さらには、２つの積分セットを用いることで、比の演算による細かな距離の測定が可能となる。
以下、図１７の画素回路を用いた、測距フローについて説明する。図１９に、本開示の第二の実施形態における測距フローを示す。
第一の過程として、“疑似信号の事前補正過程“を行う。図１６や図１７の画素回路に示したように、アナログ積分器は、アナログ構成要素（電流源や容量）で構成されるため、疑似信号による１ステップ電圧を、ＮビットＡ／Ｄ変換器の１ＬＳＢ電圧と合わせるためのアナログ補正を、事前に行う。
アナログ補正の対象として、電流源（ＩＡ）に入力するバイアス電圧を補正することで電流値を補正してもよい。あるいは、容量（ＣＡ）の容量値を補正することによる電圧値補正でもよい。あるいは、図示しない、Ａ／Ｄ変換器側のフルスケールを決める参照電圧の電圧調整であってもよい。
アナログ補正の手続きの一例を示すために、図２０に、本開示の第二の実施形態における疑似信号の補正例を示す。
Ａ／Ｄ変換器が、４ビットの場合、補正前の疑似信号１回分が、Ａ／Ｄ変換器の１ＬＳＢよりも大きい場合、ハーフコード狙いのテストとして、疑似信号８回分の積算値は、中間コード（０７、０８）よりも、この例では大きくなる。この例の場合、（１４）となる。Ａ／Ｄ変換器は、通常動作で用いるＡ／Ｄ変換器であって、疑似信号による入力のみをアナログ積算することで、追加のＡ／Ｄ変換器を備える必要はない。
ハーフコード狙いのテスト（疑似信号８回分の積算値）のＡ／Ｄ変換コードの結果に応じて、アナログ補正（電流や容量やフルスケール電圧）を実施することで、８回分の誤差を±０．５ＬＳＢ以下に補正することができる。さらに、これを８分の１ほどこした、疑似信号１回分相当の電圧は、よりＡ／Ｄ変換の１ＬＳＢ電圧に近くなり、誤差最小で補正することができる。
図２１に、本開示の第二の実施形態における疑似信号の補正フローを示す。最初に調整パラメータを初期値に設定し、Ａ／Ｄ変換する。次に、疑似信号を用いて容量（ＣＡやＣＢ）に、ハーフコードを狙う回数分（フルコードに達する積積分回数をＮＮ回とした場合、ＮＮ／２回）だけ疑似信号をアナログ積算する。
次に、Ａ／Ｄ変換器を用いて、Ａ／Ｄ変換し、デジタルコード（Ｍ）を得るが、この（Ｍ）と、ハーフコード（ＮＮ／２）との差が、ゼロになるように、アナログ補正のループをまわす。この補正ループは、アナログ補正が、バイナリに重みづけされた調整機構を持つ場合、一般的に行われる逐次比較動作で行うことで、効率的に処理することができる。
第二の過程として、“受光信号の積算過程“を行う。これは、受光素子（ＳＰＡＤ）から来る信号に応じて、到達時間やフォトン検知のイベント回数などをアナログ積算部に積算する過程である。
第三の過程として、“疑似信号の積算過程“を行う。ＰＮ個（≧（２＾Ｐ）個）のサブフレームを持つ場合に、各サブフレーム毎に、疑似信号の積算回数が互いに異なるようにする。複数のサブフレームのデジタルデータ（ＰＮ個）のうち、２のＰ乗個（疑似信号０回積算～（２＾（Ｐ－１））回積算まで）の互いに疑似信号の重畳回数が異なるデジタルデータが、少なくとも含まれていれば、後述するＮビット相当の分解を得ることができる。
第四の過程として、各サブフレーム毎に（Ｎ－Ｐ）ビットのＡ／Ｄ変換を行う。
第五の過程として、ＰＮ個の（Ｎ－Ｐ）ビットデータをデジタル積算部で加算し、Ｎビット相当の分解能の受光デジタル信号を得る。
上記のように、本開示の画素回路と測距フローを使用することで、論理回路で、受光信号と疑似信号を選択的にアナログ積分することができ、かつ、疑似信号の補正自体を、追加のＡ／Ｄ変換回路無しに、通常動作時のＡ／Ｄ変換器を用いて、容易に行うことができる、といった効果を奏する。
［第三の実施形態］
以下、第三の実施形態の距離測定装置の構成と動作を、図面を用いて説明する。第三の実施形態においては、図１の距離測定装置と同一の構成をとり、図１７の２セットのアナログ積算部を備える場合を例として、アナログ劣化要因を改善する方法について説明する。
前記、図１７、図１８では、２つの容量の電圧比（ΔＶ＿ｆｌｉｇｈｔ／ΔＶ＿ｆｉｘ）でサブレンジ内の距離を細かく測定することができることは既に述べた。しかしながら、２つの電流源（ＩＡ、ＩＢ）間のミスマッチ、あるいは、２つの容量（ＣＡ、ＣＢ）間のミスマッチがある場合、測距精度が、ばらつく、すなわち、劣化することが考えられる。
この場合、図２２のような動作を用いればよい。図２２に、本開示の第三の実施形態におけるサブフレームデータの一例を示す。
２のべき乗個のサブフレームを持つデータにおいて、たとえば、奇数番目のサブフレームデータでは、容量（ＣＡ）を位相用（時間直接測定用）として用い、容量（ＣＢ）を参照用（アバランシェイベントカウント及び時間リファレンス用）として用いる。また、偶数番目のサブフレームデータでは、役割を反転させ、容量（ＣＡ）を参照用（アバランシェイベントカウント及び時間リファレンス用）として用い、容量（ＣＢ）を位相用（時間直接測定用）として用いる。
これらと並行して、疑似信号の重畳回数は、たとえば、最初の１データ、２データ目を、重畳回数０回のデジタルデータとし、３データ、４データ目を、重畳回数１回目のデジタルデータとして、以下、同様に、２データ毎に重畳回数を変化させる。
上記の動作によって、積分容量の役割が、サブフレーム毎に反転するため、合算すると、アナログ積算器内の電流源や容量のミスマッチは相殺され、高精度な測距が可能となる。さらには、並行して疑似信号の重畳回数をシフトさせているため、（Ｎ－Ｐ）ビットの複数のＡ／Ｄ変換結果から（Ｎ）ビット相当の精度を得ることができる。
上記のように、サブフレーム毎に疑似信号の重畳回数を異ならせる操作と、２つのアナログ積算セットの役割を入れ替える操作を、時間的に、並行して行うことで、アナログ要因であるミスマッチによる測距精度の劣化の抑制と、Ａ／Ｄ変換器の量子化ノイズの抑制を両立することができる。
［第四の実施形態］
以下、第四の実施形態の距離測定装置の構成と動作を、図面を用いて説明する。第四の実施形態においては、図１の距離測定装置と同一の構成をとり、画素回路の検査を行う方法について、説明する。
図２３に、本開示の第四の実施形態における構成と動作の一例を示す。図２３の例では、積層型のセンサを構成し、画素チップ（６０１）側と回路チップ側（６０２）を積層した形をとる。画素と回路（画素回路を含む）を別チップにすることで、画素は高効率化、回路は高機能化を図ることができ、全体のパフォーマンスをあげることができる。
この積層型のセンサ構成の場合、本発明の画素回路を用いれば、各画素回路の検査を行うことが可能である。すなわち、検査時において、信号選択部（１０５）の信号選択を、疑似信号（Ａ０１１）側を常時選択するモードとすることで、個々の画素のアナログ積算部は、疑似信号側を占有パスとして、疑似信号からの信号を積算し、回路チップ側を単体で検査ができる。
図２３に示すように、（ｉ）疑似信号パスを使用した疑似入力、を使用して、パルス幅・タイミングを任意に調整することで、受光信号を模擬した、入力レベルの積分が可能である。また、（ｉｉ）疑似信号パスを使用したＡ／Ｄ変換用疑似シフト入力を用いることで、第一および第二の実施形態で説明したような、Ａ／Ｄ変換の高速化と量子化ノイズの低減の両立化を図ることができる。（ｉｉｉ）は、最後に（Ｎ－Ｐ）ビットのＡ／Ｄ変換を実行する。
回路チップ側での単体検査を行う場合、疑似信号パスを占有パスとすることで、画素回路自体の不良を特定してリジェクトすることができるうえ、（ｉ）の疑似入力のパルス幅・タイミングを変えることで、荒く取得した数ポイントのデータによって、画素回路自体の線形性を測ることができ、チップ検査の品質向上が期待できる、といった効果を奏する。また、画素回路での良／不良を判定することで、画素回路が良品で、距離画像が不良の場合、画素自体の欠陥・不良である可能性があり、回路側と画素側の不良特定にもつながる。
以上、本発明の実施形態を説明したが、これらの実施形態及びその変形例は、一例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態およびその変形は、その他の様々な形態で実施されることが可能であって、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。また、上述した各実施形態及びその変形は、互いに適宜組み合わせることができる。
本発明による距離測定装置は、携帯電話や産業機器用カメラや車載用カメラなどで利用される。
０１１　対象物
１０１　距離測定装置
１０２　発光部
１０３　受光部
１０４　テスト制御部
１０５　信号選択部
１０６　アナログ積算部
１０７　画素出力部
１０８、８０３、５０１　画素回路部
１０９　Ａ／Ｄ変換部
１１０　デジタル積算部
１１１　制御部
２０１　比較器
２０２　ランプ回路部
２０３　デジタルカウンタ部
２０４　シングルスロープＡ／Ｄ変換器
３０１　（Ｎ）ｂｉｔ Ａ／Ｄ変換部
３０２、３１２、３２２　Ａ／Ｄ変換１回目
３０３、３１３、３２３　Ａ／Ｄ変換２回目
３０４、３１４、３２４　Ａ／Ｄ変換３回目
３０５、３１５、３２５　Ａ／Ｄ変換４回目
３３１　（ＮーＰ）ｂｉｔ Ａ／Ｄ変換部
３４０　デジタル加算器
４０１　バイアス生成部
６０１　画素チップ
６０２　回路チップ
８０１　センサ構成
８０２　垂直駆動部
８０４　画素回路アレイ部
８０５　駆動制御部
８０６　列回路、Ａ／Ｄ変換部
８０７　水平データ転送部
Ａ００１　発光
Ａ００２　受光
Ａ０１０　受光信号
Ａ０１１　疑似信号
Ａ０１２　テスト選択制御信号
Ａ０１３、Ａ３１１、Ａ３１２　選択出力
Ａ０１４　アナログ積算出力
Ａ０１５、Ａ０２１　画素回路出力
Ａ０１６、Ａ０２５　デジタル信号
Ａ０１７　受光デジタル信号
Ａ０２２　ランプ信号
Ａ０２３　比較器出力
Ａ０２４　カウンタ基準クロック（Ｂａｓｅ－ＣＬＫ）
Ａ１０１、Ａ１１１　ランプ波形
Ａ１０２、Ａ１１２　画素回路出力
Ａ１０３、Ａ１１３　比較器出力
Ａ１０４、Ａ１１４　デジタル信号
Ａ１１４　受光信号に疑似信号０回重畳の画素回路出力
Ａ１１５　受光信号に疑似信号１回重畳の画素回路出力
Ａ１１６　受光信号に疑似信号２回重畳の画素回路出力
Ａ１１７　受光信号に疑似信号３回重畳の画素回路出力
Ａ２０１　バイアス電圧
Ａ２０２　リセット制御信号
Ａ２０３　行選択制御信号
Ａ３０１　電源
Ａ３０２　グランド
ＳＷ＿ＲＳＴＡ、ＳＷ＿ＲＳＴＢ　リセットスイッチ
ＳＷ＿ＣＨＧＡ、ＳＷ＿ＣＨＧＢ　放電（または充電）スイッチ
ＳＦＡ、ＳＦＢ　ソースフォロワトランジスタ
ＳＥＬＡ、ＳＥＬＢ　行選択トランジスタ
ＣＡ、ＣＢ　容量
ＩＡ、ＩＢ　電流源

Claims (25)

  1. 対象物から反射光を得るために光を出射する発光部と、
    複数の受光部を備えて前記反射光を受光し受光信号を出力する受光部と、
    疑似信号とテスト選択制御信号を出力するテスト制御部と、
    前記受光部を含み、前記受光信号と前記疑似信号とをテスト選択制御信号に基づいて選択出力を出力する信号選択部と、
    前記選択出力を積算してアナログ積算出力を出力するアナログ積算部と、
    前記受光部と前記信号選択部と前記アナログ積算部を含み、前記アナログ積算出力に応じた画素回路出力を出力する画素回路部と、
    前記画素回路出力をデジタル信号に変換し出力するＡ／Ｄ変換部と、
    前記デジタル信号を積算してデジタル積算出力を出力するデジタル積算部と、
    前記発光から受光および測距演算にいたる各部の一体制御を行う制御部と、
    を備えた距離測定装置であって、
    区切られた異なる距離区間に対応するＰＭ個（ただし、ＰＭは１以上の整数）のサブレンジ期間と、
    １サブレンジ期間をＰＮ個（ただし、ＰＮは２以上の整数）に分割した期間であるサブフレーム期間と、
    を備え、
    同一の露光タイミングに基づく、前記ＰＮ個のサブフレーム期間のデジタル信号を前記デジタル積算部で積算したデジタル積算信号を、
    前記１個のサブレンジ期間を代表する受光デジタル信号とし、
    前記受光デジタル信号に基づき、距離を測定する、
    ことを特徴とする距離測定装置。
  2. 前記サブレンジ期間は、少なくとも２のＰ乗（ただし、Ｐは１以上）個の前記サブフレーム期間のデジタル信号を含み、Ｎビット（Ｎは２以上の整数）分解能のＡ／Ｄ変換の１ＬＳＢと、前記疑似信号の１回積算分との絶対差を最小にする、疑似信号の事前補正過程を備え、
    前記受光信号の積算をアナログ積算部に積算する、受光信号の積算過程を備え、
    前記サブフレーム期間毎に、互いに異なる回数分の前記疑似信号を重畳積算する、疑似信号の積算過程を備え、
    前記画素回路出力を分解能（Ｎ－Ｐ）ビットに設定された前記Ａ／Ｄ変換部でデジタル信号に変換する、Ａ／Ｄ変換過程を備え、
    各々の前記サブフレーム期間の前記デジタル信号をデジタル積算部に積算する、デジタル積算過程を備え、
    １つの前記サブレンジ期間には、
    少なくとも２のＰ乗個の互いに異なる積算回数の疑似信号が重畳加算された前記サブフレームに対応するデジタルデータのセットが含まれ、
    前記デジタルデータのセットを前記デジタル積算部で積算したデジタル積算信号を前記１つのサブレンジ期間を代表する受光デジタル信号とし、
    前記受光デジタル信号に基づき、距離を測定する、
    ことを特徴とする請求項１記載の距離測定装置。
  3. 前記アナログ積算部は、容量と電流源を、備え、
    受光タイミングで積分を開始し時間を計測する、または、一定量の電流を用いて一定期間の積分を行い検知イベント回数を計測する、といった動作を行い、
    前記容量の容量値、または、前記電流源の電流値、または、前記Ａ／Ｄ変換器の内部Ｄ／Ａ変換器の参照電圧値を調整することで、前記疑似信号の１ステップ電圧を前記Ａ／Ｄ変換器の１ＬＳＢと等しくなるように調整する機構をもつ、
    ことを特徴とする請求項１または請求項２記載の距離測定装置。
  4. 前記アナログ積算部は、積分セットを少なくとも２つ以上備え、
    一つを位相用（時間測定用）のアナログ積分機能とし、
    他方を参照用（検知イベント回数測定用）のアナログ積分機能とする、
    ことを特徴とする請求項１または２記載の距離測定装置。
  5. 前記アナログ積算部は、積分セットを少なくとも２つ以上備え、
    一つを位相用（時間測定用）のアナログ積分機能とし、
    他方を参照用（検知イベント回数測定用）のアナログ積分機能とする、
    ことを特徴とする請求項３記載の距離測定装置。
  6. 前記アナログ積算部は、積分セットを少なくとも２つ以上備え、
    前記サブフレーム毎、あるいは、複数の前記サブフレーム毎に、
    アナログ積分機能を前記位相用として使用するときと、
    前記参照用として使用するときを、一つの積分セットに対して時間的に切り替える、
    ことを特徴とする請求項４記載の距離測定装置。
  7. 前記アナログ積算部は、積分セットを少なくとも２つ以上備え、
    前記サブフレーム毎、あるいは、複数の前記サブフレーム毎に、
    アナログ積分機能を前記位相用として使用するときと、
    前記参照用として使用するときを、一つの積分セットに対して時間的に切り替える、
    ことを特徴とする請求項５記載の距離測定装置。
  8. 画素チップと回路チップの積層型のセンサ構成を備え、
    回路チップ内に含まれる前記画素回路部の検査時に、
    前記信号選択部によって、前記疑似信号を常時選択する検査モードを備える、
    ことを特徴とする、請求項１または請求項２記載の距離測定装置。
  9. 画素チップと回路チップの積層型のセンサ構成を備え、
    回路チップ内に含まれる前記画素回路部の検査時に、
    前記信号選択部によって、前記疑似信号を常時選択する検査モードを備える、
    ことを特徴とする、請求項３記載の距離測定装置。
  10. 画素チップと回路チップの積層型のセンサ構成を備え、
    回路チップ内に含まれる前記画素回路部の検査時に、
    前記信号選択部によって、前記疑似信号を常時選択する検査モードを備える、
    ことを特徴とする、請求項４記載の距離測定装置。
  11. 画素チップと回路チップの積層型のセンサ構成を備え、
    回路チップ内に含まれる前記画素回路部の検査時に、
    前記信号選択部によって、前記疑似信号を常時選択する検査モードを備える、
    ことを特徴とする、請求項５記載の距離測定装置。
  12. 画素チップと回路チップの積層型のセンサ構成を備え、
    回路チップ内に含まれる前記画素回路部の検査時に、
    前記信号選択部によって、前記疑似信号を常時選択する検査モードを備える、
    ことを特徴とする、請求項６記載の距離測定装置。
  13. 画素チップと回路チップの積層型のセンサ構成を備え、
    回路チップ内に含まれる前記画素回路部の検査時に、
    前記信号選択部によって、前記疑似信号を常時選択する検査モードを備える、
    ことを特徴とする、請求項７記載の距離測定装置。
  14. 前記受光部は、単一フォトン検出型のアバランシェ・フォトダイオード（ＳＰＡＤ）であることを特徴とする請求項１または請求項２記載の距離測定装置。
  15. 前記受光部は、単一フォトン検出型のアバランシェ・フォトダイオード（ＳＰＡＤ）であることを特徴とする請求項３記載の距離測定装置。
  16. 前記受光部は、単一フォトン検出型のアバランシェ・フォトダイオード（ＳＰＡＤ）であることを特徴とする請求項４記載の距離測定装置。
  17. 前記受光部は、単一フォトン検出型のアバランシェ・フォトダイオード（ＳＰＡＤ）であることを特徴とする請求項５記載の距離測定装置。
  18. 前記受光部は、単一フォトン検出型のアバランシェ・フォトダイオード（ＳＰＡＤ）であることを特徴とする請求項６記載の距離測定装置。
  19. 前記受光部は、単一フォトン検出型のアバランシェ・フォトダイオード（ＳＰＡＤ）であることを特徴とする請求項７記載の距離測定装置。
  20. 前記受光部は、単一フォトン検出型のアバランシェ・フォトダイオード（ＳＰＡＤ）であることを特徴とする請求項８記載の距離測定装置。
  21. 前記受光部は、単一フォトン検出型のアバランシェ・フォトダイオード（ＳＰＡＤ）であることを特徴とする請求項９記載の距離測定装置。
  22. 前記受光部は、単一フォトン検出型のアバランシェ・フォトダイオード（ＳＰＡＤ）であることを特徴とする請求項１０記載の距離測定装置。
  23. 前記受光部は、単一フォトン検出型のアバランシェ・フォトダイオード（ＳＰＡＤ）であることを特徴とする請求項１１記載の距離測定装置。
  24. 前記受光部は、単一フォトン検出型のアバランシェ・フォトダイオード（ＳＰＡＤ）であることを特徴とする請求項１２記載の距離測定装置。
  25. 前記受光部は、単一フォトン検出型のアバランシェ・フォトダイオード（ＳＰＡＤ）であることを特徴とする請求項１３記載の距離測定装置。
PCT/JP2023/019083 2022-05-23 2023-05-23 距離測定装置 WO2023228933A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022084052 2022-05-23
JP2022-084052 2022-05-23

Publications (1)

Publication Number Publication Date
WO2023228933A1 true WO2023228933A1 (ja) 2023-11-30

Family

ID=88919345

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/019083 WO2023228933A1 (ja) 2022-05-23 2023-05-23 距離測定装置

Country Status (1)

Country Link
WO (1) WO2023228933A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020098193A (ja) * 2018-10-15 2020-06-25 インテグレイテッド・デヴァイス・テクノロジー・インコーポレイテッド ソリッドステート光受信機ドライバシステム及びソリッドステート光受信機ドライバシステムのテスト方法
WO2020196378A1 (ja) * 2019-03-26 2020-10-01 パナソニックＩｐマネジメント株式会社 距離画像の取得方法、及び、距離検出装置
WO2021145134A1 (ja) * 2020-01-17 2021-07-22 ソニーセミコンダクタソリューションズ株式会社 受光装置及び受光装置の信号処理方法、並びに、測距装置
WO2022097522A1 (ja) * 2020-11-05 2022-05-12 ソニーセミコンダクタソリューションズ株式会社 測距センサ、および、測距システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020098193A (ja) * 2018-10-15 2020-06-25 インテグレイテッド・デヴァイス・テクノロジー・インコーポレイテッド ソリッドステート光受信機ドライバシステム及びソリッドステート光受信機ドライバシステムのテスト方法
WO2020196378A1 (ja) * 2019-03-26 2020-10-01 パナソニックＩｐマネジメント株式会社 距離画像の取得方法、及び、距離検出装置
WO2021145134A1 (ja) * 2020-01-17 2021-07-22 ソニーセミコンダクタソリューションズ株式会社 受光装置及び受光装置の信号処理方法、並びに、測距装置
WO2022097522A1 (ja) * 2020-11-05 2022-05-12 ソニーセミコンダクタソリューションズ株式会社 測距センサ、および、測距システム

Similar Documents

Publication Publication Date Title
US9736414B2 (en) Ramp-type analogue-digital conversion, with multiple conversions or single conversion, depending on the light level received by a pixel
US10027336B2 (en) Photoelectric conversion apparatus and image pickup system
JP5378945B2 (ja) Ｘ線画素検出器の読出し回路及び集積回路
US8779346B2 (en) Digital pixel sensor with reduced noise
US8928789B2 (en) Solid-state imaging apparatus
US7187310B2 (en) Circuit calibration using voltage injection
US8872089B2 (en) Solid-state imaging device
US20160065877A1 (en) Imaging apparatus and method of driving the same
CN109155827B (zh) 高动态范围成像传感器阵列
US20090167915A1 (en) Solid-state imaging device and driving method of the same
EP2645575A2 (en) Photoelectric conversion apparatus and image pickup system
US9491390B2 (en) Method and system for implementing correlated multi-sampling with improved analog-to-digital converter linearity
WO2017073353A1 (en) Adaptive gain control using sample-and-hold circuit for analog cds
US9035229B2 (en) Imaging device
WO2019088049A1 (ja) レーザレーダ装置
US11609312B2 (en) Signal processing device controlling a gain of a current signal
WO2023228933A1 (ja) 距離測定装置
US11047996B2 (en) Photodetector
US11470274B2 (en) Solid state imaging element and electronic apparatus
US20100073539A1 (en) Solid-state imaging device
US20230367019A1 (en) Distance image capturing device and method for capturing distance image
US8471741B2 (en) Method and device for reducing inter-channel coupling in interleaved and multi-channel ADCs
WO2021187333A1 (ja) 撮像装置およびそのゲイン比取得方法
WO2024094611A1 (en) Pixel arrangement and method for operating a pixel arrangement
KR20090077540A (ko) 이미지 촬상용 반도체 장치 및 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23811805

Country of ref document: EP

Kind code of ref document: A1