WO2023218967A1 - ストレージ、映像記録システム、及び、ストレージの制御方法 - Google Patents

ストレージ、映像記録システム、及び、ストレージの制御方法 Download PDF

Info

Publication number
WO2023218967A1
WO2023218967A1 PCT/JP2023/016483 JP2023016483W WO2023218967A1 WO 2023218967 A1 WO2023218967 A1 WO 2023218967A1 JP 2023016483 W JP2023016483 W JP 2023016483W WO 2023218967 A1 WO2023218967 A1 WO 2023218967A1
Authority
WO
WIPO (PCT)
Prior art keywords
recording
video
storage
threshold
data
Prior art date
Application number
PCT/JP2023/016483
Other languages
English (en)
French (fr)
Inventor
英明 山下
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Publication of WO2023218967A1 publication Critical patent/WO2023218967A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures

Definitions

  • the storage unit 57 is provided as a memory separate from the flash memory 53 or is a part of the recording area RA, and stores various parameters related to the control of the storage 5. Specifically, the storage unit 57 stores recording number information CI, address allocation table TA, and threshold value TH.
  • the CPU 31 calculates the second threshold based on the recording speed at which the video to be recorded is recorded in the recording area RA and the time required to record the video in the recording area.
  • the recording speed is calculated as the product of the number of pixels per frame of the video to be recorded, the bit depth per pixel, chroma sampling, and the number of frames per unit time included in the operation mode. be done.
  • the amount of data per unit time is reduced to one-tenth, for example. That is, the recording speed corresponds to the amount of data per unit time of the video to be recorded, and is, for example, the bit rate (bps, bit per second).
  • the required time corresponds to the time length of the video to be recorded.
  • the threshold TH is the first threshold. Therefore, the controller 55 determines whether the current degree of data recording maldistribution is greater than or equal to the first threshold value.
  • the controller 55 erases the data in the block BL of the physical address "00AB". Due to this erasure, the number of recordings of the block BL with the physical address "00AB" increases by 1 to N+1. As a result, the maximum value of the number of recordings of the block BL included in the available area UA remains N+99, but the minimum value of the number of recordings of all the blocks BL becomes N+1. That is, the degree of data recording maldistribution is 98. In this case, the first wear leveling process is not executed unless data is recorded twice in the block BL (physical address: 0001) with the maximum number of recordings included in the available area UA. In other words, even if one video is recorded, the first wear leveling process is not performed.
  • the second wear leveling process by exchanging the blocks BL and the second wear leveling process using garbage collection may be executed in combination.
  • steps S51 to S55 and steps S58 to S60 in FIG. 16 are the same as the processing contents in steps S11 to S15 and steps S17 to S19 in FIG. 6, respectively, so a detailed explanation will be omitted.
  • the processing contents in steps S61 to S63 and steps S65 to S71 in FIG. 17 are the same as the processing contents in steps S31 to S33 and steps S34 to S60 in FIG. 7, respectively, so a detailed explanation will be omitted.
  • the processing contents in steps S201 to S202 and steps S204 to S207 in FIG. 18 are the same as the processing contents in steps S101 to S102 and steps S104 to S107 in FIG. 8, respectively, so a detailed explanation will be omitted.
  • the information processing device sets the second threshold based on the recording speed at which the video is recorded to the recording area and the time required to record the video to the recording area. may be calculated. Thereby, an appropriate second threshold value can be calculated according to the characteristics of the video to be recorded.

Abstract

映像の記録中にウェアレベリング処理が実行されないようにして、映像を途切れなく記録する。ストレージ（５）は、映像を記録する記録領域（ＲＡ）を有するフラッシュメモリ（５３）と、映像のフラッシュメモリ（５３）への記録を制御するコントローラ（５５）と、を備える。コントローラ（５５）は、データ記録偏在度が第１閾値以上となった場合、データ記録偏在度を第１閾値よりも小さくする第１ウェアレベリング処理を、ストレージ（５）の標準機能として実行する。コントローラ（５５）は、映像の記録中にデータ記録偏在度が第１閾値に達しないようにするデータ記録偏在度である第２閾値を取得し、データ記録偏在度が第２閾値よりも大きい場合、データ記録偏在度を第２閾値以下とする第２ウェアレベリング処理を実行する。

Description

ストレージ、映像記録システム、及び、ストレージの制御方法
　本開示は、映像を記録するためのストレージ、ストレージに映像を記録するための映像記録システム、及び、映像を記録するためのストレージの制御方法に関する。
　カメラ等の映像出力装置が取得した映像を入力し、当該映像をストレージに記録するシステムが知られている。外部のストレージに記録された映像は、例えば、将来の再生、又は、映像編集に用いられる。このシステムでは、ソリッド・ステート・ドライブ（ＳＳＤ）と呼ばれるストレージが用いられることがある。
　ＳＳＤは、ＮＡＮＤフラッシュメモリと呼ばれる半導体デバイスをデータの記録領域として有する。ＮＡＮＤフラッシュメモリは、多数のメモリ素子から構成され、各メモリ素子にデータ（ビットデータ）が記録される。ＮＡＮＤフラッシュメモリのメモリ素子は、その性質上、データの記録回数に上限がある。また、ＮＡＮＤフラッシュメモリでは、特定のメモリ素子の記録回数が上限に達して正常動作しなくなると、その影響がＮＡＮＤフラッシュメモリ全体に及ぶことがある。
　上記の問題点を解決するために、ＳＳＤでは、データの記録が特定のメモリ素子に偏って発生することを回避するために、「ウェアレベリング処理」と呼ばれる処理が実行される。ウェアレベリング処理は、ＮＡＮＤフラッシュメモリに記録されたデータの「配置変更」を行うことで、メモリ素子の記録回数の最大値と最小値との差を小さくする処理である。
　その一方で、ＳＳＤからのデータの読み出し時、又は、ＳＳＤへのデータの記録時に、ウェアレベリング処理が発生すると、データの読み出し又は記録が遅くなることがある。そこで、データの読み出し時にウェアレベリング処理を無効とすることが知られている（例えば、特許文献１を参照）。
特開２０１３－１９１１５０号公報
　映像のＳＳＤへの記録においても、映像が途切れずにＳＳＤに記録される必要がある。その理由は、映像の記録が途切れると、映像の一部が欠けて、記録された映像の品質が、元の映像よりも低下してしまうからである。従って、映像のＳＳＤへの記録も、ウェアレベリング処理により途切れないようにする必要がある。
　本開示は、フラッシュメモリを映像の記録領域として有するストレージにおいて、映像の記録中にウェアレベリング処理が実行されることを抑制して、フラッシュメモリの記録領域に映像を途切れなく記録することを目的とする。
　本開示のストレージは、映像を記録するストレージであって、フラッシュメモリと、コントローラと、を備える。フラッシュメモリは、映像を記録する記録領域を有する。コントローラは、映像のフラッシュメモリへの記録を制御する。
　記録領域は、データの消去単位である複数のブロックに分割されている。コントローラは、複数のブロックのうち映像が記録される可能性があるブロックのデータ記録回数の最大値と、複数のブロック全体の記録回数のうち最小値と、の差分として表されるデータ記録偏在度が第１閾値以上となった場合、データ記録偏在度を第１閾値よりも小さくする第１ウェアレベリング処理を、ストレージの標準機能として実行する。また、コントローラは、映像の記録中にデータ記録偏在度が第１閾値に達しないようにするデータ記録偏在度である第２閾値を取得する。コントローラは、データ記録偏在度が第２閾値よりも大きい場合、データ記録偏在度を第２閾値以下とする第２ウェアレベリング処理を実行する。
　本開示のストレージでは、第２ウェアレベリング処理を実行し、データ記録偏在度を第２閾値以下とすることで、ストレージの標準機能として実行される第１ウェアレベリングが映像の記録中に実行されることを抑制できる。この結果、フラッシュメモリの記録領域に映像を途切れなく記録できる。
図１は、映像記録システムの構成を示す図である。 図２は、情報処理装置の構成を示す図である。 図３は、ストレージの構成を示す図である。 図４は、記録領域の構成を示す図である。 図５は、アドレス割り当てテーブルの一例を示す図である。 図６は、情報処理装置の動作を示すフローチャートである。 図７は、ストレージの動作を示すフローチャートである。 図８は、動作時における信号の送受信を示す図である。 図９は、第２ウェアレベリング処理前の記録領域の状態の一例を示す図である。 図１０は、第２ウェアレベリング処理前のアドレス割り当てテーブルの一例を示す図である。 図１１は、第２ウェアレベリング処理による記録領域の状態遷移の一例を示す図である。 図１２は、第２ウェアレベリング処理後のアドレス割り当てテーブルの一例を示す図である。 図１３は、他の第２ウェアレベリング処理前のアドレス割り当てテーブルの一例を示す図である。 図１４は、他の第２ウェアレベリング処理による記録領域の状態遷移の一例を示す図である。 図１５は、他の第２ウェアレベリング処理後のアドレス割り当てテーブルの一例を示す図である。 図１６は、変形例１の情報処理装置の動作を示すフローチャートである。 図１７は、変形例１のストレージの動作を示すフローチャートである。 図１８は、変形例１の信号の送受信を示す図である。 図１９は、変形例２の映像記録システムの構成を示す図である。
　以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。なお、発明者は、当業者が本開示を十分に理解するために添付図面及び以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。
　本開示において、「映像」は、動画データと音声データとを含むデータ、動画データのみを含むデータ、静止画データを含むデータを意味する。データの「記録」は、データ内容の変更を意味し、データの書き込みだけでなく、データの消去も含む。
［１．映像記録システム］
　以下、図面を参照しながら、本開示の映像記録システム１００を説明する。映像記録システム１００は、映像出力装置１が取得した映像を、ストレージ５に記憶するシステムである。図１を用いて、映像記録システム１００の構成を説明する。図１は、映像記録システム１００の構成を示す図である。映像記録システム１００は、映像出力装置１と、情報処理装置３と、ストレージ５と、を備える。
　映像出力装置１は、映像を外部に出力する装置である。映像出力装置１は、例えば、所定の映像を撮影するカメラ、当該所定の映像の音声を取得するマイク、などを備える映像撮影装置である。その他、映像出力装置１は、例えば、多数の映像を記録したメディアサーバ、電波などの信号に乗せられた映像を取得する受像装置であってもよい。映像出力装置１により取得される映像は、例えば、非圧縮形式の４Ｋ映像などの高画質映像である。なお、図１に示す例では、映像出力装置１は１つしか設けられていないが、これに限られない。映像記録システム１００は、複数の映像出力装置１を備えてもよい。
　情報処理装置３は、映像出力装置１とストレージ５に接続されている。情報処理装置３は、映像出力装置１から入力した映像を、ストレージ５に記録する。情報処理装置３は、ストレージ５に記録された映像を、例えば、将来の映像編集、再生などのために使用できる。
　情報処理装置３は、例えば、映像出力装置１から入力した映像を編集し、編集後の映像を外部装置（図示せず）に送出できる。情報処理装置３は、映像の編集として、例えば、映像出力装置１から入力した映像に、ストレージ５に記憶された過去の映像の特定の部分を挿入して、新たな映像を生成できる。
　情報処理装置３は、入力装置７に接続される。入力装置７は、ユーザの入力操作を受け付けて、当該入力操作を情報処理装置に送信する。入力装置７は、例えば、映像編集用のコンソール、キーボード、マウス、タッチパネルなどである。
　情報処理装置３は、表示装置９に接続される。表示装置９は、情報処理装置３で編集した映像、ストレージ５から再生用に読み出した映像を表示する。表示装置９は、例えば、液晶ディスプレイ、有機ＥＬディスプレイ、プラズマディスプレイなどのディスプレイ装置である。
　なお、情報処理装置３、入力装置７、及び／又は表示装置９は１つの装置として構成されていてもよいし、別個の装置として構成されていてもよい。
　ストレージ５は、映像を記録するための装置である。ストレージ５は、データの記録領域として、半導体の不揮発メモリであるフラッシュメモリを有する。ストレージ５は、ソリッド・ステート・ドライブ（ＳＳＤ）である。
　図１に示す映像記録システム１００の例では、映像出力装置１と、情報処理装置３と、ストレージ５は、別個の装置として構成されている。しかし、これに限られず、情報処理装置３とストレージ５とが１つの筐体内に配置されて１つの装置を構成してもよい。また、映像出力装置１と情報処理装置３とが１つの筐体内に配置されて１つの装置を構成してもよい。さらに、映像出力装置１と、情報処理装置３と、ストレージ５と、が１つの筐体に配置されて、映像記録システム１００が１つの装置として構成されてもよい。
［２．情報処理装置］
　図２を用いて、情報処理装置３の構成を説明する。図２は、情報処理装置３の構成を示す図である。情報処理装置３は、ＣＰＵ３１と、ＲＡＭ３３と、記憶装置３５と、各種インタフェースと、を有する。
　ＣＰＵ３１は、情報処理装置３における各種処理を実行する。詳細には、ＣＰＵ３１は、映像編集に関する情報処理、映像出力装置１から入力した映像のストレージ５への記録に関する処理、等を実行する。ＣＰＵ３１は、記憶装置３５に記憶されたプログラムに示された命令に従って各種処理を実行する。なお、処理の一部は、ＣＰＵ３１に実装されたハードウェアにより実現されてもよい。ＣＰＵ３１は、各種処理を実行するための指令を生成する。
　ＲＡＭ３３は、データ等を一時的に記憶する。ＣＰＵ３１が生成した指令は、ＲＡＭ３３に一時的に記憶される（キューイング）。また、映像出力装置１、ストレージ５との間で送受信されるデータも、ＲＡＭ３３に一時的に記憶される。
　記憶装置３５は、ＲＯＭ、ハードディスク（ＨＤＤ）、ソリッド・ステート・ドライブ（ＳＳＤ）などで構成される。記憶装置３５は、ＣＰＵ３１で実行するプログラム、情報処理装置３の処理に関する設定、当該処理に用いるパラメータ等を記憶する。
　インタフェースは、情報処理装置３と他の装置とを接続する。詳細には、映像用インタフェース３７と、Ｉ／Ｏインタフェース３９と、表示インタフェース４１と、ストレージ用インタフェース４３と、を有する。
　映像用インタフェース３７には、映像出力装置１が接続される。映像用インタフェース３７は、例えば、シリアルデジタルインタフェース（ＳＤＩ、Ｓｅｒｉａｌ　Ｄｉｇｉｔａｌ　Ｉｎｔｅｒｆａｃｅ）規格のインタフェースなどの映像関連の機器を接続するためのインタフェースである。Ｉ／Ｏインタフェース３９には、入力装置７が接続される。表示インタフェース４１には、表示装置９が接続される。
　ストレージ用インタフェース４３には、ストレージ５が接続される。ストレージ用インタフェース４３は、例えば、ＰＣＩｅインタフェースである。これにより、情報処理装置３とストレージ５とは、ソリッド・ステート・ドライブ専用のプロトコル（ＮＶＭｅ（Ｎｏｎ－Ｖｏｌａｔｉｌｅ　Ｍｅｍｏｒｙ　Ｅｘｐｒｅｓｓ））により高速にデータ等を送受信できる。
［３．ストレージ］
　図３を用いて、ストレージ５の構成を説明する。図３は、ストレージ５の構成を示す図である。ストレージ５は、アクセスポート５１と、フラッシュメモリ５３と、コントローラ５５と、記憶部５７と、を有する。アクセスポート５１は、情報処理装置３とストレージ５とを接続する。なお、アクセスポート５１が複数設けられ、複数のアクセスポート５１のうち１つに情報処理装置３が接続されていてもよい。
　フラッシュメモリ５３は、複数のＮＡＮＤフラッシュメモリにて構成される。フラッシュメモリ５３は、映像を記録するための記録領域ＲＡを有する。図４に示すように、記録領域ＲＡは、複数のブロックＢＬに分割されている。図４は、記録領域ＲＡの構成を示す図である。
　ブロックＢＬは、消去ブロックとも呼ばれ、データの消去単位となる。ブロックＢＬは、さらに複数のページＰＡに分割される。ページＰＡは、データの書き込み単位である。フラッシュメモリ５３において、ブロックＢＬのデータを消去する場合、このブロックＢＬに含まれるデータを、他のブロックＢＬに移動させた後に消去する（ガベージコレクション）。これにより、このブロックＢＬが、データの書き込みが可能な「空きブロック」となる。
　また、記録領域ＲＡは、利用可能領域ＵＡと、スペア領域ＳＡと、により構成される。利用可能領域ＵＡは、データの記録可能なブロックＢＬを含む。スペア領域ＳＡは、ウェアレベリング処理、ガベージコレクションなどにより、利用可能領域ＵＡに含まれていたデータを退避させる目的で使用される。スペア領域ＳＡに含まれるブロックＢＬに対しては、情報処理装置３からのデータの記録が禁止される。
　コントローラ５５は、ストレージ５に関する制御を実行する。詳細には、コントローラ５５は、フラッシュメモリ５３へのデータの記録、フラッシュメモリ５３からのデータの読み出しを制御する。コントローラ５５は、その他、ウェアレベリングなど、ソリッド・ステート・ドライブにて必要な処理を実行する。コントローラ５５は、記憶部５７に記憶されたプログラムを実行して、上記処理を実行する。また、コントローラ５５は、上記処理を、コントローラ５５のハードウェアにより実現してもよい。
　記憶部５７は、フラッシュメモリ５３とは別個のメモリとして設けられるか、又は、記録領域ＲＡの一部であり、ストレージ５の制御に関する各種パラメータ等を記憶する。詳細には、記憶部５７は、記録回数情報ＣＩと、アドレス割り当てテーブルＴＡと、閾値ＴＨと、を記憶する。
　記録回数情報ＣＩは、記録領域ＲＡに含まれる各ブロックＢＬのデータの記録回数を示す情報である。アドレス割り当てテーブルＴＡは、図５に示すように、外部の装置により指定されたアドレス（論理アドレス）と、論理アドレスに対応するブロックＢＬのアドレス（物理アドレス）と、を対応付けたテーブルである。図５は、アドレス割り当てテーブルＴＡの一例を示す図である。コントローラ５５は、外部の装置が指定したアドレスから論理アドレスを決定し、決定した論理アドレスから物理アドレスを決定して、アクセス対象のブロックＢＬを決定する。
　閾値ＴＨは、ウェアレベリング処理を実行する条件を表す。詳細には、閾値ＴＨは、データ記録偏在度がこの閾値ＴＨ以上となった場合に、ウェアレベリング処理が実行されることを表す。言い換えると、後述する第１ウェアレベリング処理と第２ウェアレベリング処理は、共通のウェアレベリング処理のアルゴリズムを使用しており、記憶部５７の閾値ＴＨを変更するだけで、複数のウェアレベリング処理を使い分けて実行できるようになっている。
　データ記録偏在度は、データ記録の頻度が高いブロックＢＬにどの程度データ記録が集中しているかを示す。データ記録偏在度は、複数のブロックＢＬのうち映像が記録される可能性があるブロックＢＬの記録回数の最大値と、複数のブロックＢＬ全体の記録回数のうち最小値と、の差分として表される。映像が記録される可能性があるブロックＢＬは、利用可能領域ＵＡに含まれるブロックＢＬである。
　閾値ＴＨのデフォルト値は、第１閾値である。すなわち、データ記録偏在度が第１閾値以上となった場合に、コントローラ５５は、ウェアレベリング処理をストレージ５の標準機能として実行する。このウェアレベリング処理を、第１ウェアレベリング処理と呼ぶ。
［４．映像記録システムの動作］
［４－１．情報処理装置の動作］
　図６～図８を用いて、映像記録システムにおける映像の読み出し／記録動作を説明する。図６は、情報処理装置３の動作を示すフローチャートである。図７は、ストレージ５の動作を示すフローチャートである。図８は、動作時における信号の送受信を示す図である。まず、図６及び図８を用いて、情報処理装置３における動作を説明する。
　映像記録システム１００が起動されると、映像記録システム１００の初期化がなされる。詳細には、ストレージ５においては、コントローラ５５が、閾値ＴＨとして第１閾値を記憶する。これにより、ストレージ５において、第１ウェアレベリング処理が標準機能として実行可能となる。また、必要に応じて、ストレージ５において他の初期化（例えば、バッファメモリのクリアなど）が実行され、情報処理装置３において所定の初期化が実行されてもよい。
　映像記録システム１００の初期化後、図６のステップＳ１１において、ユーザが、入力装置７を用いて、映像記録システム１００の動作モードの設定を行う。動作モードは、映像記録システム１００で用いる映像の品質を表す。動作モードは、例えば、映像記録システム１００で用いる映像の１フレームあたりの画素数、単位時間あたりのフレーム数（例えば、ｆｐｓ（ｆｒａｍｅ　ｐｅｒ　ｓｅｃｏｎｄ））、映像の記録／読み出しにおける速度低下の許容範囲、などの情報を含む。
　ユーザが、入力装置７を用いて操作を行った場合（ステップＳ１２で「Ｙｅｓ」）、ＣＰＵ３１は、ユーザの操作が読み出し操作であったか、それとも、記録動作であったかを判断する（ステップＳ１３）。なお、入力装置７による操作がない場合（ステップＳ１２で「Ｎｏ」）、ＣＰＵ３１は、入力装置７からの操作を受け付けるために待機する。
　ユーザの操作が読み出し操作であった場合（ステップＳ１３で「読み出し」）、ＣＰＵ３１が読み出し指令を生成することで、ストレージ５からの映像の読み出しが実行される（ステップＳ１４、ステップＳ１０１～Ｓ１０２）。読み出し指令には、読み出し対象の映像にアクセスするための読み出しアドレスが含まれる。ストレージ５からの映像の読み出し動作は、後ほど詳しく説明する。
　一方、ユーザの操作が記録操作であった場合（ステップＳ１３で「記録」）、ＣＰＵ３１は、第２閾値を算出しＲＡＭ３３に記憶する（ステップＳ１５）。第２閾値は、記録対象の映像の記録中にデータ記録偏在度が第１閾値に達しないようにするためのデータ記録偏在度である。すなわち、第２閾値は、記録対象の映像の記録中に第１ウェアレベリング処理を実行させないようにするためのデータ記録偏在度である。
　詳細には、ＣＰＵ３１は、記録対象の映像を記録領域ＲＡへ記録する記録速度と、当該映像を記録領域へ記録するために必要な所要時間と、に基づいて第２閾値を算出する。記録速度は、非圧縮記録の場合、動作モードに含まれる、記録対象の映像の１フレームあたりの画素数とその画素あたりのビット深度、クロマサンプリングと、単位時間あたりのフレーム数との積として算出される。また、圧縮記録の場合、例えば、単位時間あたりのデータ量を１０分の１などに縮小する。すなわち、記録速度は、記録対象の映像の単位時間あたりのデータ量に対応し、例えば、ビットレート（ｂｐｓ、ｂｉｔ　ｐｅｒ　ｓｅｃｏｎｄ）である。一方、所要時間は、記録対象の映像の時間長さに対応する。
　より詳細には、ＣＰＵ３１は、記録速度と所要時間との積から記録対象の映像の合計データ量を算出し、当該合計データ量に基づいて第２閾値を算出する。さらに詳細には、ＣＰＵ３１は、合計データ量が大きいほど、より小さい第２閾値を算出できる。その理由は、合計データ量が大きいほど、記録回数が最大であるブロックＢＬに映像が記録される確率が高くなるからである。つまり、合計データ量が大きいほど、記録回数が最大であるブロックＢＬに映像が記録され、第１ウェアレベリング処理が実行される確率が高くなるからである。
　第２閾値を算出後、第２閾値が、ＲＡＭ３３からストレージ５に送信される（ステップＳ１６、ステップＳ１０３）。これにより、ストレージ５側で、データ記録偏在度を第２閾値以下とするウェアレベリング処理（第２ウェアレベリング処理と呼ぶ）が実行される。第２ウェアレベリング処理における詳細な動作は、後ほど詳しく説明する。
　第２閾値の送信後、情報処理装置３のＣＰＵ３１は、第２ウェアレベリング処理の完了通知がストレージ５から通知されたか否かを判断する（ステップＳ１７）。詳細には、ＣＰＵ３１は、ＲＡＭ３３に完了通知が記憶されているか否かを判断する。完了通知がされていない場合（ステップＳ１７で「Ｎｏ」）、ＣＰＵ３１は、完了通知が通知されるまで待機する。
　一方、完了通知がされている場合（ステップＳ１７で「Ｙｅｓ」、ステップＳ１０４）、ＣＰＵ３１が、記録指令を生成し、映像出力装置１から記録対象の映像を取得し、記録指令と記録対象の映像をＲＡＭ３３に記憶することで、ストレージ５への映像の記録が実行される（ステップＳ１８、ステップＳ１０５～Ｓ１０７）。読み出し指令には、記録対象の映像を記録する記録アドレスが含まれる。ストレージ５への映像の記録動作は、後ほど詳しく説明する。
　映像の読み出し／記録を実行後、ＣＰＵ３１は、入力装置７などから情報処理装置３の停止操作がされたか否かを判断する（ステップＳ１９）。停止操作がなされない限り（ステップＳ１９で「Ｎｏ」である限り）、上記のステップＳ１１～Ｓ１８が繰り返し実行される。一方、停止操作がなされた場合（ステップＳ１９で「Ｙｅｓ」）、情報処理装置３は動作を停止する。
［４－２．ストレージの動作］
　次に、図７及び図８を用いて、ストレージ５の動作を説明する。最初に、ステップＳ３１において、コントローラ５５は、現在のデータ記録偏在度が、記憶部５７に記憶された閾値ＴＨ以上であるかを判断する。具体的には、コントローラ５５は、記録回数情報ＣＩを参照し、複数のブロックＢＬのデータ記録回数の最大値と最小値との差分をデータ記録偏在度として算出し、これと閾値ＴＨとを比較する。
　上記のとおり、映像記録システム１００の初期化動作において、閾値ＴＨは第１閾値とされている。よって、コントローラ５５は、現在のデータ記録偏在度が第１閾値以上であるか否かを判断する。
　現在のデータ記録偏在度が第１閾値以上である場合（ステップＳ３１で「Ｙｅｓ」）、コントローラ５５は、ストレージ５の標準機能として、第１ウェアレベリング処理を実行する（ステップＳ３２）。第１ウェアレベリング処理は、データ記録偏在度が第１閾値よりも小さくなるまで繰り返し実行される。
　一方、現在のデータ記録偏在度が第１閾値よりも小さい場合（ステップＳ３１で「Ｎｏ」）、ステップＳ３３に進む。ステップＳ３３において、コントローラ５５は、第２閾値を取得可能か否か判断する。具体的には、コントローラ５５は、情報処理装置３のＲＡＭ３３に第２閾値が記憶されているか否かを判断する。ＲＡＭ３３に第２閾値が記憶されていない場合（ステップＳ３３で「Ｎｏ」）、ストレージ５の動作はステップＳ３９に進む。すなわち、データの読み出し／記録指令があれば、それを実行する。
　一方、ＲＡＭ３３に第２閾値が記憶されている場合（ステップＳ３３で「Ｙｅｓ」）、ステップＳ３４において、コントローラ５５は、第２閾値をＲＡＭ３３から取得し（ステップＳ１０３）、記憶部５７の閾値ＴＨを第１閾値から第２閾値に書き換える。
　その後、ステップＳ３５で、現在のデータ記録偏在度が第２閾値よりも大きいか否かを判断する。現在のデータ記録偏在度が第２閾値よりも大きい場合（ステップＳ３５で「Ｙｅｓ」）、コントローラ５５は、第２ウェアレベリング処理を実行する（ステップＳ３６）。第２ウェアレベリング処理は、データ記録偏在度が第２閾値以下となるまで繰り返し実行される。
　第２ウェアレベリング処理を実行して現在のデータ記録偏在度が第２閾値以下となったか、あるいは、第２ウェアレベリング処理を実行しなくともデータ記録偏在度が第２閾値以下であった場合（ステップＳ３５で「Ｎｏ」）、コントローラ５５は、記憶部５７の閾値ＴＨを第２閾値から第１閾値に書き換える（ステップＳ３７）。その後、コントローラ５５は、第２ウェアレベリング処理の完了通知を生成し、情報処理装置３に送信する（ステップＳ３８、ステップＳ１０４）。送信された完了通知は、ＲＡＭ３３に記憶される。
　このようにして、ストレージ５では、データ記録偏在度が第２閾値以下となった状態で、標準機能としての第１ウェアレベリング処理が実行可能となる。この結果、少なくとも映像の記録中においては、第１ウェアレベリング処理が実行されなくなる。映像の記録中にウェアレベリング処理が実行されないので、記録領域ＲＡへの映像の記録が途切れなく実行されるようになる。
　情報処理装置３にて映像の読み出し又は記録の要求があった場合（ステップＳ３９で「Ｙｅｓ」）、ストレージ５のコントローラ５５は、映像の読み出し／記録を実行する（ステップＳ４０）。
　映像の読み出しは、以下のようにして実行される。まず、ストレージ５のコントローラ５５が、情報処理装置３のＲＡＭ３３に記憶された読み出し指令を取得する（ステップＳ１０１）。次に、コントローラ５５は、読み出し指令に含まれる読み出しアドレスから論理アドレスを決定する。コントローラ５５は、アドレス割り当てテーブルＴＡを参照して、論理アドレスから物理アドレスを決定する。コントローラ５５は、物理アドレスに基づいて決定したページＰＡから読み出し対象の映像を取得し、ＲＡＭ３３に送信する（ステップＳ１０２）。
　映像の記録は、以下のようにして実行される。まず、ストレージ５のコントローラ５５が、情報処理装置３のＲＡＭ３３に記憶された記録指令と記録対象の映像とを取得する（ステップＳ１０５～Ｓ１０６）。次に、コントローラ５５は、記録指令に含まれる記録アドレスから論理アドレスを決定する。コントローラ５５は、アドレス割り当てテーブルＴＡを参照して、論理アドレスから物理アドレスを決定する。コントローラ５５は、物理アドレスに基づいて決定したページＰＡに、記録対象の映像を記録する。映像の記録に成功した場合、コントローラ５５は、映像の記録の完了通知を生成し、情報処理装置３に送信する（ステップＳ１０７）。送信された完了通知は、ＲＡＭ３３に記憶される。これにより、情報処理装置３は、記録対象の映像が指定した記録領域ＲＡに記録されたことを認識できる。
［４－３．第２ウェアレベリング処理］
　以下、図９～図１２を用いて、第２ウェアレベリング処理を説明する。図９は、第２ウェアレベリング処理前の記録領域ＲＡの状態の一例を示す図である。図１０は、第２ウェアレベリング処理前のアドレス割り当てテーブルＴＡの一例を示す図である。図１１は、第２ウェアレベリング処理による記録領域ＲＡの状態遷移の一例を示す図である。図１２は、第２ウェアレベリング処理後のアドレス割り当てテーブルＴＡの一例を示す図である。図９、図１１では、分かりやすくするため、記録領域ＲＡのうちスペア領域ＳＡをハッチングにて示している。また、各ブロックＢＬの右側又は左側には、「物理アドレス（記録回数）」の形式で、当該ブロックＢＬの物理アドレスと記録回数とを示している。また、図１０、図１２では、アドレス割り当てテーブルＴＡのうち、利用可能領域ＵＡにおけるアドレス割り当てのみを示す。
　また、以下の説明では、第１閾値を１００とし、第２閾値を９８とする。これにより、例えば、記録回数が最大値のブロックＢＬにデータを２回記録されるまでは、第１ウェアレベリング処理は実行されない。
　図９に示すように、第２ウェアレベリング処理前において、利用可能領域ＵＡに含まれるブロックＢＬの記録回数のうち最大値は、物理アドレス「０００１」のブロックＢＬが有するＮ＋９９である。一方、複数のブロックＢＬ全体の記録回数のうち最小値は、物理アドレス「００ＡＢ」のブロックＢＬが有するＮである。すなわち、データ記録偏在度は９９となっている。
　第２ウェアレベリング処理は、利用可能領域ＵＡ内の記録回数が最小であるブロックＢＬと、スペア領域ＳＡ内の記録回数が最小であるブロックＢＬと、を「交換」することで実現できる。詳細には、以下の処理により実現できる。コントローラ５５は、利用可能領域ＵＡ内の物理アドレス「００ＡＢ」のブロックＢＬ内のデータを、スペア領域ＳＡ内の記録回数が最小（Ｎ＋４）であり物理アドレス「００Ｆ２」であるブロックＢＬにコピーする（図１１の（Ａ））。
　既に記録されているデータを消去して新たなデータを記録する際、ブロックＢＬの記録回数は、既存のデータを消去したタイミングで１増加する。よって、利用可能領域ＵＡに移動した物理アドレス「００Ｆ２」のブロックＢＬの記録回数は、このコピーによっても増加せずＮ＋４のまま維持される。
　次に、コントローラ５５は、物理アドレス「００Ｆ２」のブロックＢＬを利用可能領域ＵＡのブロックとし、物理アドレス「００ＡＢ」のブロックＢＬをスペア領域ＳＡのブロックとする（図１１の（Ｂ）、（Ｃ））。また、コントローラ５５は、アドレス割り当てテーブルＴＡにおいて、論理アドレス「０１２４」に割り当てられていた物理アドレスを、「００ＡＢ」から「００Ｆ２」に変更する（図１２）。これにより、情報処理装置３から論理アドレス「０１２４」が指定された場合には、物理アドレス「００Ｆ２」のブロックＢＬにアクセスされる。
　第２ウェアレベリング処理後に論理アドレスと物理アドレスが上記のように対応付けられても、情報処理装置３は、第２ウェアレベリング処理前後で適切なデータアクセスが可能である。その理由は、物理アドレス「００Ｆ２」のブロックＢＬには、第２ウェアレベリング処理前に論理アドレス「０１２４」に割り当てられていたブロックＢＬ（物理アドレス：００ＡＢ）のデータが記録されているからである。
　その後、コントローラ５５は、物理アドレス「００ＡＢ」のブロックＢＬのデータを消去する。この消去により、物理アドレス「００ＡＢ」のブロックＢＬの記録回数が１増加してＮ＋１となる。これにより、利用可能領域ＵＡに含まれるブロックＢＬの記録回数の最大値はＮ＋９９のままであるが、複数のブロックＢＬ全体の記録回数の最小値はＮ＋１となる。すなわち、データ記録偏在度が９８となる。この場合、利用可能領域ＵＡに含まれる記録回数が最大値のブロックＢＬ（物理アドレス：０００１）に２回のデータ記録が生じない限り、第１ウェアレベリング処理は実行されない。つまり、１つの映像の記録が実行されても、第１ウェアレベリング処理は実行されない。
　その他、第２ウェアレベリング処理は、ガベージコレクション（ＧＣ）によっても実現できる。以下、図１３～図１５を用いて、ガベージコレクションを用いた第２ウェアレベリング処理を説明する。図１３は、他の第２ウェアレベリング処理前のアドレス割り当てテーブルＴＡの一例を示す図である。図１４は、他の第２ウェアレベリング処理による記録領域ＲＡの状態遷移の一例を示す図である。図１５は、他の第２ウェアレベリング処理後のアドレス割り当てテーブルＴＡの一例を示す図である。
　以下の説明では、アドレス割り当てテーブルＴＡが、図１３に示すようになっているとする。すなわち、論理アドレス「０００１」には、物理アドレス「０００１」と「００ＡＢ」とが割り当てられているとする。
　まず、ストレージ５のコントローラ５５は、利用可能領域ＵＡ内の記録回数が最大のブロックＢＬ（物理アドレス：０００１）のデータと最小のブロックＢＬ（物理アドレス：００ＡＢ）のデータとを、スペア領域ＳＡ内の記録回数が最小のブロックＢＬ（物理アドレス：００Ｆ２）にコピーする（ガベージコレクション）（図９、図１４の（Ａ））。
　次に、コントローラ５５は、データがコピーされたブロックＢＬ（物理アドレス：００Ｆ２）を利用可能領域ＵＡのブロックとする。また、利用可能領域ＵＡ内の記録回数が最大のブロックＢＬ（物理アドレス：０００１）と最小のブロックＢＬ（物理アドレス：００ＡＢ）とをスペア領域ＳＡのブロックとする（図１４の（Ｂ）、（Ｃ））。また、コントローラ５５は、アドレス割り当てテーブルＴＡにおいて、論理アドレス「０００１」に割り当てられていた物理アドレスを「００Ｆ２」に変更する（図１５）。
　上記のガベージコレクションを用いた第２ウェアレベリング処理では、利用可能領域ＵＡに含まれるブロックＢＬの記録回数の最大値はＮ＋９７であり、複数のブロックＢＬ全体の記録回数の最小値はＮのままである。すなわち、データ記録偏在度が９７となる。この場合、利用可能領域ＵＡに含まれる記録回数が最大値のブロックＢＬ（物理アドレス：０００２）に３回のデータ記録が生じない限り、第１ウェアレベリング処理は実行されない。つまり、１つの映像の記録が実行されても、第１ウェアレベリング処理は実行されない。
　なお、複数のブロックＢＬ全体の記録回数の最大値（Ｎ＋９９）を有するブロックＢＬ（物理アドレス：０００１）は、スペア領域ＳＡに存在する。そのため、このブロックＢＬにはデータが記録されることがなく、このブロックＢＬの記録回数はＮ＋９９を維持する。
　また、上記のブロックＢＬの交換による第２ウェアレベリング処理と、ガベージコレクションを用いた第２ウェアレベリング処理と、は組み合わせて実行されてもよい。
［５．変形例１］
　以下に説明する変形例１は、第２ウェアレベリング処理を、フラッシュメモリ５３への映像の記録が実行されない空き時間を指定して実行することを想定している。この場合の映像記録システム１００の動作を、図１６～図１８を用いて説明する。図１６は、変形例１の情報処理装置３の動作を示すフローチャートである。図１７は、変形例１のストレージ５の動作を示すフローチャートである。図１８は、変形例１の信号の送受信を示す図である。
　情報処理装置３は、第２閾値を算出した場合（ステップＳ５５）に、第２ウェアレベリング処理を実行する指定時間を決定する（ステップＳ５６）。例えば、ＣＰＵ３１は、ユーザの操作により映像の記録が予約された時刻を参照し、当該予約がされていない時間帯を指定時間として決定する。ＣＰＵ３１は、決定した指定時間を、ＲＡＭ３３に記憶する。その後、ＲＡＭ３３に記憶された第２閾値と指定時間が、ストレージ５に送信される（ステップＳ５７、ステップＳ２０３）。
　ストレージ５では、コントローラ５５が、第２閾値と指定時間を取得後（ステップＳ６３で「Ｙｅｓ」、ステップＳ２０３）、時刻が指定時刻となったタイミングで（ステップＳ６４で「Ｙｅｓ」）、第２ウェアレベリング処理を実行する（ステップＳ６５～Ｓ６９
）。
　なお、図１６のステップＳ５１～Ｓ５５、ステップＳ５８～Ｓ６０における処理内容は、それぞれ、図６のステップＳ１１～Ｓ１５、ステップＳ１７～Ｓ１９の処理内容と同じであるので、詳細な説明を省略する。図１７のステップＳ６１～Ｓ６３、ステップＳ６５～Ｓ７１における処理内容は、それぞれ、図７のステップＳ３１～Ｓ３３、ステップＳ３４～Ｓ６０の処理内容と同じであるので、詳細な説明を省略する。図１８のステップＳ２０１～Ｓ２０２、ステップＳ２０４～Ｓ２０７における処理内容は、それぞれ、図８のステップＳ１０１～Ｓ１０２、ステップＳ１０４～Ｓ１０７の処理内容と同じであるので、詳細な説明を省略する。
　このように、フラッシュメモリ５３への映像の記録が実行されない空き時間を利用して第２ウェアレベリング処理を実行することで、第２ウェアレベリング処理の実行のために、ストレージ５における他の動作が停止するか又は遅くなることを抑制できる。
［６．変形例２］
　以下に説明する変形例２は、図１９に示すように、映像記録システム１００ａにおいて、複数のストレージ５が情報処理装置３に接続されていることを想定している。図１９は、変形例２の映像記録システム１００ａの構成を示す図である。なお、図１９に示す例では、ｎ台のストレージ５が情報処理装置３に接続されている。
映像記録システム１００ａの複数のストレージ５は、ストライピング構成とされている。すなわち、映像記録システム１００ａにおいて、複数のストレージ５が、複数のストレージ５の合計容量を有する１つのストレージとして扱われる。これにより、映像記録システム１００ａにおいて、記録できる映像量を増加できる。
　また、映像記録システム１００ａにおいて、各ストレージ５は、他のストレージ５から独立して情報処理装置３との間で指令及び映像の送受信が可能となっている。これにより、各ストレージ５は、他のストレージ５における動作に制限されることなく、情報処理装置３から受信した指令に従って各種動作を実行できる。
　例えば、情報処理装置３が、各ストレージ５に異なる時間帯に第２閾値を送信することで、各ストレージ５に対して、他のストレージ５とは異なる時間帯に第２ウェアレベリング処理を実行させることができる。これにより、１つのストレージ５において第２ウェアレベリング処理が実行されている間に、他のストレージ５において映像の読み出し／記録などの他の動作を実行できる。この結果、複数のストレージ５の運用効率が向上するので、映像記録システム１００ａがより高速になる。
　また、ストレージ５において第２ウェアレベリング処理が実行されている場合、当該ストレージ５に記録する予定の映像は、第２ウェアレベリング処理が終了するまで、情報処理装置３のＲＡＭ３３に記録される。上記のように、映像記録システム１００ａにおいては、各ストレージ５が異なる時間帯に第２ウェアレベリング処理を実行するので、ＲＡＭ３３に蓄積される映像のデータ量は、少なくなる。
　比較例として、複数のストレージ５に対して同時に１つの指令しか送信できない場合に、例えば、第２閾値を複数のストレージ５に送信すると、複数のストレージ５において同時に第２ウェアレベリング処理が実行された。また、第２ウェアレベリング処理が最後に完了したストレージ５から完了通知がされるまで、第２ウェアレベリング処理が完了した他のストレージ５は、自身に指令された動作を実行できなかった。
　また、複数のストレージ５が同時に第２ウェアレベリング処理を実行すると、第２ウェアレベリング処理の実行中にＲＡＭ３３に蓄積される映像のデータ量は、複数のストレージ５分のデータ量となり、非常に多くなる。そのため、情報処理装置３における動作に影響する可能性がある。
［７．本開示の特徴］
（１）本開示のストレージは、映像を記録するストレージであって、フラッシュメモリと、コントローラと、を備える。フラッシュメモリは、映像を記録する記録領域を有する。コントローラは、映像のフラッシュメモリへの記録を制御する。
　記録領域は、データの消去単位である複数のブロックに分割されている。コントローラは、複数のブロックのうち映像が記録される可能性があるブロックのデータ記録回数の最大値と、複数のブロック全体の記録回数のうち最小値と、の差分として表されるデータ記録偏在度が第１閾値以上となった場合、データ記録偏在度を第１閾値よりも小さくする第１ウェアレベリング処理を、ストレージの標準機能として実行する。また、コントローラは、映像の記録中にデータ記録偏在度が第１閾値に達しないようにするデータ記録偏在度である第２閾値を取得する。コントローラは、データ記録偏在度が第２閾値よりも大きい場合、データ記録偏在度を第２閾値以下とする第２ウェアレベリング処理を実行する。
　本開示のストレージでは、第２ウェアレベリング処理を実行し、データ記録偏在度を第２閾値以下とすることで、ストレージの標準機能として実行される第１ウェアレベリングが映像の記録中に実行されることを抑制できる。この結果、フラッシュメモリの記録領域に映像を途切れなく記録できる。
　（２）上記（１）のストレージにおいて、第２閾値は、映像を記録領域へ記録する記録速度と、映像を記録領域へ記録するために必要な所要時間と、に基づいて算出されてもよい。これにより、記録対象の映像の特性に応じた適切な第２閾値を算出できる。
　（３）上記（１）～（２）のストレージにおいて、コントローラは、フラッシュメモリへの映像の記録が実行されない空き時間を利用して、第２ウェアレベリング処理を実行してもよい。これにより、第２ウェアレベリング処理の実行のために、ストレージにおける他の動作が停止するか又は遅くなることを抑制できる。
　（４）上記（１）～（３）のストレージは、記憶部をさらに備えてもよい。この場合、コントローラは、データ記録偏在度が記憶部に記憶された閾値以上である場合にウェアレベリング処理を実行してもよい。また、コントローラは、取得した第２閾値を記憶部に記憶することで第２ウェアレベリング処理を実行し、第２ウェアレベリング処理を実行後に、記憶部の第２閾値を第１閾値に書き換えてもよい。これにより、データ記録偏在度が記憶部に記憶された閾値以上のときにウェアレベリング処理を実行するとの共通のアルゴリズムを用いて、記憶部に記憶する閾値を変更するだけで、第１ウェアレベリング処理と第２ウェアレベリング処理とを個別に実行できる。
　（５）上記（１）～（４）のストレージにおいて、第２閾値は、記録領域に記録する映像を送信する情報処理装置から送信されてもよい。これにより、ストレージ側で第２閾値を算出する必要がなくなる。
　（６）本開示の映像記録システムは、ストレージと、情報処理装置と、を備える。ストレージは、映像を記録する記録領域を有するフラッシュメモリと、前記映像の前記フラッシュメモリへの記録を制御するコントローラと、を有する。情報処理装置は、ストレージに接続され、記録領域に記録する映像をストレージに送信する。
　この映像記録システムにおいて、記録領域は、データの消去単位である複数のブロックに分割されている。また、コントローラは、複数のブロックのうち映像が記録される可能性があるブロックのデータ記録回数の最大値と、複数のブロック全体の記録回数のうち最小値と、の差分として表されるデータ記録偏在度が第１閾値以上となった場合、データ記録偏在度を第１閾値よりも小さくする第１ウェアレベリング処理を、ストレージの標準機能として実行する。さらに、情報処理装置は、映像の記録中にデータ記録偏在度が第１閾値に達しないようにするデータ記録偏在度である第２閾値を算出する。コントローラは、第２閾値を情報処理装置から取得し、データ記録偏在度が第２閾値以上である場合、データ記録偏在度を第２閾値以下とする第２ウェアレベリング処理を実行する。
　本開示の映像記録システムでは、ストレージにおいて、第２ウェアレベリング処理を実行し、データ記録偏在度を第２閾値以下とすることで、ストレージの標準機能として実行される第１ウェアレベリングが映像の記録中に実行されることを抑制できる。この結果、フラッシュメモリの記録領域に映像を途切れなく記録できる。また、情報処理装置が第２閾値を算出することで、ストレージのコントローラの処理負担を軽減できる。
　（７）上記（６）の映像記録システムにおいて、情報処理装置は、映像を記録領域へ記録する記録速度と、映像を記録領域へ記録するために必要な所要時間と、に基づいて第２閾値を算出してもよい。これにより、記録対象の映像の特性に応じた適切な第２閾値を算出できる。
　（８）上記（６）～（７）映像記録システムには、ストレージが複数設けられてもよい。この場合、複数のストレージは、ストライピング構成とされていてもよい。また、各ストレージは、他のストレージから独立して情報処理装置との間で指令及び映像の送受信が可能となっていてもよい。これにより、映像記録システムにおいて記録できる映像量を増加できる。また、１つのストレージにおいて処理が実行されている間に、他のストレージにおいて他の処理を実行できる。この結果、複数のストレージの運用効率が向上するので、映像記録システムがより高速になる。
　（９）上記（７）の映像記録システムにおいて、情報処理装置は、各ストレージに異なる時間帯に第２閾値を送信することで、各ストレージに対して、他のストレージとは異なる時間帯に第２ウェアレベリング処理を実行させてもよい。これにより、１つのストレージにおいて第２ウェアレベリング処理が実行されている間に、他のストレージにおいて他の動作を実行できる。この結果、複数のストレージの運用効率が向上するので、映像記録システムがより高速になる。
　（１０）本開示のストレージの制御方法は、映像を記録する記録領域を有するフラッシュメモリを有するストレージの制御方法である。このストレージでは、記録領域に含まれる複数のブロックのうち映像が記録される可能性があるブロックのデータ記録回数の最大値と、複数のブロック全体の記録回数のうち最小値と、の差分として表されるデータ記録偏在度が第１閾値以上となった場合、データ記録偏在度を第１閾値よりも小さくする第１ウェアレベリング処理が実行される。
　上記の構成を有するストレージの制御方法は、映像の記録中にデータ記録偏在度が第１閾値に達しないようにするデータ記録偏在度である第２閾値を取得するステップと、データ記録偏在度が第２閾値よりも大きい場合、データ記録偏在度を第２閾値以下とする第２ウェアレベリング処理を実行するステップと、を備える。
　本開示の制御方法では、第２ウェアレベリング処理を実行し、データ記録偏在度を第２閾値以下とすることで、ストレージの標準機能として実行される第１ウェアレベリングが映像の記録中に実行されることを抑制できる。この結果、フラッシュメモリの記録領域に映像を途切れなく記録できる。
　本開示は、映像を記録するためのストレージ、ストレージに映像を記録するための映像記録システム、映像を記録するためのストレージの制御方法に適用可能である。
１００、１００ａ　：映像記録システム
１　　　　：映像出力装置
３　　　　：情報処理装置
３１　　　：ＣＰＵ
３３　　　：ＲＡＭ
３５　　　：記憶装置
３７　　　：映像用インタフェース
３９　　　：Ｉ／Ｏインタフェース
４１　　　：表示インタフェース
４３　　　：ストレージ用インタフェース
５　　　　：ストレージ
５１　　　：アクセスポート
５３　　　：フラッシュメモリ
ＲＡ　　　：記録領域
ＳＡ　　　：スペア領域
ＵＡ　　　：利用可能領域
５５　　　：コントローラ
５７　　　：記憶部
ＣＩ　　　：記録回数情報
ＴＡ　　　：アドレス割り当てテーブル
ＴＨ　　　：閾値
７　　　　：入力装置
９　　　　：表示装置
ＢＬ　　　：ブロック

Claims (10)

  1. 　映像を記録するストレージであって、
    　映像を記録する記録領域を有するフラッシュメモリと、
    　前記映像の前記フラッシュメモリへの記録を制御するコントローラと、
    　を備え、
    　前記記録領域は、データの消去単位である複数のブロックに分割されており、
    　前記コントローラは、複数のブロックのうち前記映像が記録される可能性があるブロックのデータ記録回数の最大値と、複数のブロック全体の記録回数のうち最小値と、の差分として表されるデータ記録偏在度が第１閾値以上となった場合、前記データ記録偏在度を前記第１閾値よりも小さくする第１ウェアレベリング処理を、前記ストレージの標準機能として実行し、
    　前記コントローラは、
    　前記映像の記録中に前記データ記録偏在度が前記第１閾値に達しないようにするデータ記録偏在度である第２閾値を取得し、
    　前記データ記録偏在度が前記第２閾値よりも大きい場合、前記データ記録偏在度を前記第２閾値以下とする第２ウェアレベリング処理を実行する、
    　ストレージ。
  2. 　前記第２閾値は、前記映像を前記記録領域へ記録する記録速度と、前記映像を前記記録領域へ記録するために必要な所要時間と、に基づいて算出される、請求項１に記載のストレージ。
  3. 　前記コントローラは、前記フラッシュメモリへの前記映像の記録が実行されない空き時間を利用して、前記第２ウェアレベリング処理を実行する、請求項１に記載のストレージ。
  4. 　記憶部をさらに備え、
    　前記コントローラは、前記データ記録偏在度が前記記憶部に記憶された閾値以上である場合にウェアレベリング処理を実行し、
    　前記コントローラは、取得した前記第２閾値を前記記憶部に記憶することで前記第２ウェアレベリング処理を実行し、前記第２ウェアレベリング処理を実行後に、前記記憶部の前記第２閾値を前記第１閾値に書き換える、
    　請求項１に記載のストレージ。
  5. 　前記第２閾値は、前記記録領域に記録する映像を送信する情報処理装置から送信される、請求項１に記載のストレージ。
  6. 　映像を記録する記録領域を有するフラッシュメモリと、前記映像の前記フラッシュメモリへの記録を制御するコントローラと、を有するストレージと、
    　前記ストレージに接続され、前記記録領域に記録する映像を前記ストレージに送信する情報処理装置と、
    　を備え、
    　前記記録領域は、データの消去単位である複数のブロックに分割されており、
    　前記コントローラは、複数のブロックのうち前記映像が記録される可能性があるブロックのデータ記録回数の最大値と、複数のブロック全体の記録回数のうち最小値と、の差分として表されるデータ記録偏在度が第１閾値以上となった場合、前記データ記録偏在度を前記第１閾値よりも小さくする第１ウェアレベリング処理を、前記ストレージの標準機能として実行し、
    　前記情報処理装置は、前記映像の記録中に前記データ記録偏在度が前記第１閾値に達しないようにするデータ記録偏在度である第２閾値を算出し、
    　前記コントローラは、
    　前記第２閾値を前記情報処理装置から取得し、
    　前記データ記録偏在度が前記第２閾値以上である場合、前記データ記録偏在度を前記第２閾値以下とする第２ウェアレベリング処理を実行する、
    　映像記録システム。
  7. 　前記情報処理装置は、前記映像を前記記録領域へ記録する記録速度と、前記映像を前記記録領域へ記録するために必要な所要時間と、に基づいて前記第２閾値を算出する、請求項６に記載の映像記録システム。
  8. 　前記ストレージは複数設けられ、
    　複数のストレージは、ストライピング構成とされており、
    　各ストレージは、他のストレージから独立して前記情報処理装置との間で指令及び前記映像の送受信が可能となっている、請求項６に記載の映像記録システム。
  9. 　前記情報処理装置は、各ストレージに異なる時間帯に前記第２閾値を送信することで、各ストレージに対して、他のストレージとは異なる時間帯に前記第２ウェアレベリング処理を実行させる、請求項８に記載の映像記録システム。
  10. 　映像を記録する記録領域を有するフラッシュメモリを有し、
    　前記記録領域に含まれる複数のブロックのうち前記映像が記録される可能性があるブロックのデータ記録回数の最大値と、複数のブロック全体の記録回数のうち最小値と、の差分として表されるデータ記録偏在度が第１閾値以上となった場合、前記データ記録偏在度を前記第１閾値よりも小さくする第１ウェアレベリング処理が実行されるストレージの制御方法であって、
    　前記映像の記録中に前記データ記録偏在度が前記第１閾値に達しないようにするデータ記録偏在度である第２閾値を取得するステップと、
    　前記データ記録偏在度が前記第２閾値よりも大きい場合、前記データ記録偏在度を前記第２閾値以下とする第２ウェアレベリング処理を実行するステップと、
    　を備える、制御方法。
PCT/JP2023/016483 2022-05-11 2023-04-26 ストレージ、映像記録システム、及び、ストレージの制御方法 WO2023218967A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022078012 2022-05-11
JP2022-078012 2022-05-11

Publications (1)

Publication Number Publication Date
WO2023218967A1 true WO2023218967A1 (ja) 2023-11-16

Family

ID=88730375

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/016483 WO2023218967A1 (ja) 2022-05-11 2023-04-26 ストレージ、映像記録システム、及び、ストレージの制御方法

Country Status (1)

Country Link
WO (1) WO2023218967A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06222986A (ja) * 1993-01-26 1994-08-12 Oki Electric Ind Co Ltd メモリ制御装置
JPH1040176A (ja) * 1996-07-25 1998-02-13 Canon Inc 電子機器におけるメモリ管理システム，メモリ管理方法およびコンピュータで読み出し可能なメモリ管理プログラムを格納した記憶媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06222986A (ja) * 1993-01-26 1994-08-12 Oki Electric Ind Co Ltd メモリ制御装置
JPH1040176A (ja) * 1996-07-25 1998-02-13 Canon Inc 電子機器におけるメモリ管理システム，メモリ管理方法およびコンピュータで読み出し可能なメモリ管理プログラムを格納した記憶媒体

Similar Documents

Publication Publication Date Title
US8554987B2 (en) Nonvolatile memory system for improving stream data writing
US11385831B2 (en) Memory controller and storage device including the same
US7860896B2 (en) Method for automatically managing disk fragmentation
WO2005096220A1 (ja) メモリカード及びメモリカードシステム
US6272085B1 (en) Data recording/reproducing method and device
US7426333B2 (en) Recording apparatus and method, recording medium and program
US20210141559A1 (en) Memory controller and storage device including the same
US8112583B2 (en) Data recording for a hard drive in response to commands
US7613892B2 (en) Recording device, recording method, recording medium, and program
JP4241839B2 (ja) データ及びファイルシステム情報の記録装置及び記録方法
US11966618B2 (en) Purposeful super device imbalance for ZNS SSD efficiency
US8625968B2 (en) Recording apparatus and control method thereof
WO2023218967A1 (ja) ストレージ、映像記録システム、及び、ストレージの制御方法
US20210096985A1 (en) Memory controller and storage device including the same
JP2010237907A (ja) ストレージ装置および記録方法
JP5523128B2 (ja) 記録装置及びその制御方法
JP5473623B2 (ja) データ記録装置及びその制御方法
JP5178355B2 (ja) 記録装置
US20230075329A1 (en) Super Block Allocation Across Super Device In ZNS SSD
JP5455689B2 (ja) 記録装置及び方法
US8565584B2 (en) Editing apparatus and editing method
JP3631234B2 (ja) ファイルデータ記憶管理方法、ファイルデータ記憶装置、ファイルデータを記憶するための処理を実行するプログラムおよび記憶媒体
WO2023233952A1 (ja) データ記録システム、ストレージ、及び、ストレージの制御方法
EP2256648A1 (en) Method for storing data files, method for reading data content, and data store
TWI793932B (zh) 固態儲存裝置及其相關的寫入控制方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23803446

Country of ref document: EP

Kind code of ref document: A1