WO2023218774A1 - 撮像素子および電子機器 - Google Patents

撮像素子および電子機器 Download PDF

Info

Publication number
WO2023218774A1
WO2023218774A1 PCT/JP2023/012162 JP2023012162W WO2023218774A1 WO 2023218774 A1 WO2023218774 A1 WO 2023218774A1 JP 2023012162 W JP2023012162 W JP 2023012162W WO 2023218774 A1 WO2023218774 A1 WO 2023218774A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
signal
correction circuit
noise
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/012162
Other languages
English (en)
French (fr)
Inventor
雄貴 八木下
佳朗 阿波谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US18/863,200 priority Critical patent/US20250324168A1/en
Publication of WO2023218774A1 publication Critical patent/WO2023218774A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Definitions

  • the present technology relates to an image sensor. Specifically, the present invention relates to an image sensor including an analog-to-digital conversion circuit including a comparator, and an electronic device including the image sensor.
  • an image sensor equipped with an analog-to-digital conversion circuit including a comparator inverts the polarity of the power supply noise and superimposes it on the reference signal RAMP as a correction signal.
  • a noise correction circuit is provided to cancel the noise (for example, see Patent Document 1).
  • the noise component of the pixel power supply that propagates to the comparator may become dominant. If the phase of the noise propagation component of the pixel power supply through this reference signal generation section is inverted with respect to the noise, it will be the same as the output phase of the noise correction circuit. This may work in the direction of strengthening the power supply noise, making it impossible to cancel out the power supply noise.
  • the present technology was created in view of this situation, and its purpose is to make it possible to correct pixel power supply noise even in a relatively high frequency band.
  • the pixel outputs a pixel signal according to incident light, and the pixel outputs a pixel signal that is linear with a predetermined slope over time. and a comparator that compares the pixel signal and the reference signal, and performs analog-to-digital conversion on the pixel signal. circuit, and a noise correction circuit that corrects noise of a pixel power supply that supplies power to the pixel by superimposing it on the reference signal, and the noise correction circuit relatively corrects noise of the pixel power supply that supplies power to the pixel.
  • a first correction circuit that generates a first correction signal that corrects a low frequency band; and a first correction circuit that has a different output polarity from the first correction signal and that corrects a relatively high frequency band with respect to the noise of the pixel power supply.
  • This is an image sensor having a second correction circuit that generates two correction signals. This makes it possible to correct, or preferably cancel, the noise of the pixel power supply not only in relatively low frequency bands but also in relatively high frequency bands, making it possible to obtain captured images of higher quality. bring about action.
  • the first correction circuit generates a signal having a phase opposite to the fluctuation component of the pixel power supply as the first correction signal
  • the second correction circuit generates a signal having a phase opposite to the fluctuation component of the pixel power supply.
  • a signal that is in phase with the fluctuation component of the pixel power supply may be generated as the second correction signal.
  • the first correction circuit and the second correction circuit have a function of adjusting the frequency characteristics of the first correction signal and the second correction signal, respectively. It's okay.
  • the first correction circuit can adjust the frequency characteristics according to the characteristics of the noise component of the pixel power supply via the pixel
  • the second correction circuit can adjust the frequency characteristics according to the characteristics of the noise component of the pixel power supply via the pixel. This brings about the effect that the frequency characteristics can be adjusted in accordance with the characteristics of the noise component of the pixel power supply via the signal generation section.
  • the noise correction circuit may correct noise of a power source that supplies power to the comparator. This brings about the effect that it is possible to prevent errors caused by the power supply noise of the comparator from occurring in the comparison judgment result of the comparator.
  • a pair of signals having mutually inverted phases is generated as the first correction signal
  • the second correction signal is generated as the first correction signal.
  • a pair of signals having mutually inverted phases may be generated. This brings about the effect that even if the circuit configurations of the pixels and the reference signal generation section tend to become more complex, it is possible to easily deal with the influence of complicated noise.
  • the first correction circuit and the second correction circuit may each include a pair of correction circuits that generate a pair of signals whose phases are inverted from each other.
  • the first correction circuit and the second correction circuit may each generate a pair of signals whose phases are inverted from each other by on/off control of a switch element. .
  • one circuit the first correction circuit and the second correction circuit
  • the first correction circuit and the second correction circuit can counter the effects of the complicated noise. This can be easily handled by simply controlling the on/off of the switch elements in each circuit (in each circuit).
  • the second aspect of this technology is a pixel that outputs a pixel signal according to incident light, and a reference signal generator that generates a reference signal with a sloped waveform that changes linearly with a predetermined slope over time.
  • an analog-to-digital conversion circuit having a comparator for comparing the pixel signal and the reference signal and performing analog-to-digital conversion on the pixel signal; a noise correction circuit that corrects noise of a pixel power supply that supplies electric power, and the noise correction circuit outputs a first correction signal that corrects a relatively low frequency band with respect to noise of the pixel power supply.
  • a second correction circuit that outputs a second correction signal that has a different output polarity from the first correction signal and corrects a relatively high frequency band with respect to the pixel power supply noise. It is an electronic device that has an element. This makes it possible to correct, or preferably cancel, the noise of the pixel power supply not only in relatively low frequency bands but also in relatively high frequency bands, making it possible to obtain captured images of higher quality. bring about action.
  • FIG. 1 is a system configuration diagram showing a configuration example of an image sensor in an embodiment of the present technology.
  • FIG. 2 is a circuit diagram showing an example of a circuit of a pixel (pixel circuit) of an image sensor in an embodiment of the present technology.
  • FIG. 2 is a block diagram showing an example of the basic configuration of an analog-to-digital converter of an image sensor in an embodiment of the present technology.
  • FIG. 2 is a circuit diagram showing a configuration example of a noise correction circuit according to Example 1 in an embodiment of the present technology.
  • FIG. 3 is a diagram schematically showing the effect of correction by the noise correction circuit according to Example 1 in the embodiment of the present technology.
  • FIG. 3 is a circuit diagram showing an example of a low-frequency correction circuit in the noise correction circuit according to the first embodiment.
  • FIG. 7 is a circuit diagram showing a configuration example of a noise correction circuit according to Example 2 in the embodiment of the present technology.
  • FIG. 7 is a circuit diagram showing a configuration example of a noise correction circuit according to Example 3 in the embodiment of the present technology.
  • FIG. 7 is a circuit diagram showing an example of a low-frequency correction circuit (in-phase) in the noise correction circuit according to the third embodiment.
  • FIG. 7 is a circuit diagram showing an example of a high-frequency correction circuit (reverse phase) in the noise correction circuit according to the third embodiment.
  • 12 is a circuit diagram showing an example of a low-frequency correction circuit in the noise correction circuit according to the fourth embodiment.
  • FIG. 7 is a circuit diagram showing an example of a high frequency correction circuit in the noise correction circuit according to the fourth embodiment.
  • 2 is a circuit diagram showing an example of a circuit configuration of a comparator according to circuit example 1.
  • FIG. FIG. 7 is a circuit diagram showing an example of a circuit configuration of a comparator according to circuit example 2.
  • FIG. 1 is a block diagram illustrating a configuration example of an imaging device that is an example of an electronic device to which the present technology is applied. 1 is a diagram illustrating an example of a field to which an embodiment of the present technology is applied.
  • FIG. 1 is a block diagram showing a schematic configuration example of a vehicle control system.
  • FIG. 3 is an explanatory diagram showing an example of an installation position of an imaging unit.
  • Imaging device of this technology 1-1.
  • Noise correction circuit in embodiment of the present technology 2-1.
  • Image sensor of this technology An example of the image sensor of the present technology is a CMOS (Complementary Metal Oxide Semiconductor) image sensor, which is a type of XY address type image sensor.
  • CMOS image sensor is an image sensor manufactured by applying or partially using a CMOS process.
  • FIG. 1 is a block diagram illustrating an example configuration of an image sensor according to an embodiment of the present technology.
  • the image sensor 10 has a pixel array section 11 and a peripheral circuit section of the pixel array section 11.
  • the peripheral circuit section of the pixel array section 11 includes, for example, a vertical scanning section 12, a column processing section 13, a horizontal scanning section 14, a digital signal calculation section 15, a timing control section 16, and the like.
  • the pixel array section 11 has a structure in which pixels (pixel circuits) 20 including photoelectric conversion sections (photoelectric conversion elements) are two-dimensionally arranged in the row and column directions, that is, in a matrix.
  • the row direction refers to the direction in which pixels 20 in a pixel row are arranged
  • the column direction refers to the direction in which pixels 20 in a pixel column are arranged.
  • the pixel 20 performs photoelectric conversion to generate and accumulate photocharges corresponding to the amount of incident light.
  • the pixel array of the pixel array section 11 is a pixel array of m rows and n columns (m and n are integers). That is, m represents the number of rows, and n represents the number of columns.
  • a pixel control line 31 is wired for each pixel row for a pixel array of m rows and n columns. Further, a signal line 32 is wired for each pixel 20.
  • the pixel control line 31 transmits the drive signal output from the vertical scanning section 12 in units of pixel rows when reading signals from the pixels 20.
  • the pixel control line 31 is illustrated as one wiring in FIG. 1, it is not limited to one wiring.
  • One end of the pixel control line 31 is connected to an output end corresponding to each row of the vertical scanning section 12.
  • the signal line 32 transmits the signal read from the pixel 20 to the column processing section 13.
  • peripheral circuit section of the pixel array section that is, the vertical scanning section 12, the column processing section 13, the horizontal scanning section 14, the digital signal calculation section 15, and the timing control section 16 will be explained below.
  • the vertical scanning section 12 is configured with a shift register, an address decoder, etc., and when selecting each pixel 20 of the pixel array section 11, scans a pixel row or controls the pixel row based on a timing control signal supplied from the timing control section 16. control the address of The vertical scanning unit 12 generally has two scanning systems, a readout scanning system and a sweeping scanning system, although the specific configuration thereof is not shown in the drawings.
  • the column processing section 13 reads out signals from each pixel 20 of the pixel array section 11 based on the timing control signal supplied from the timing control section 16, and performs analog-to-digital conversion processing and correlated double sampling processing (CDS processing). etc., and output as a pixel signal. Details of the analog-to-digital conversion section, which is one of the functional sections of the column processing section 13, will be described later.
  • the horizontal scanning section 14 includes a shift register, an address decoder, etc., and sequentially selectively scans each pixel 20 of the pixel array section 11 based on a timing control signal supplied from the timing control section 16. By this selective scanning by the horizontal scanning section 14, pixel signals converted into digital signals for each unit circuit in the column processing section 13 are sequentially output to the digital signal calculation section 15.
  • the digital signal calculation unit 15 performs a predetermined digital calculation on the pixel signals sequentially output from the horizontal scanning unit 14 based on the timing control signal supplied from the timing control unit 16, and outputs the calculation result for imaging. shall be.
  • the timing control unit 16 generates various timing signals, clock signals, control signals, etc. based on a synchronization signal given from the outside. Then, the timing control section 16 controls the driving of the vertical scanning section 12, column processing section 13, horizontal scanning section 14, digital signal calculation section 15, etc. based on these generated signals.
  • FIG. 2 is a circuit diagram showing an example of a circuit of the pixel (pixel circuit) 20 of the image sensor 10 in the embodiment of the present technology.
  • Each pixel 20 of the pixel array section 11 has a photoelectric conversion section 21, a charge transfer section 22, a charge voltage conversion section 23, a charge reset section 24, a signal amplification section 25, and a pixel selection section 26.
  • a predetermined voltage is supplied to the charge reset section 24 and the signal amplification section 25 from the power supply of the pixel 20 (pixel power supply).
  • the charge transfer section 22, the charge reset section 24, the signal amplification section 25, and the pixel selection section 26, for example, an N-channel MOS field effect transistor can be used.
  • the combination of conductivity types of the four MOS transistors 22, 24, 25, and 26 illustrated here is only an example, and the combination is not limited to these.
  • a plurality of pixel control lines are wired in common to each pixel 20 in the same pixel row as the pixel control line 31 described above. These plurality of pixel control lines are connected to output ends corresponding to each pixel row of the vertical scanning section 12 in units of pixel rows.
  • the vertical scanning unit 12 appropriately outputs a transfer signal TRG, a reset signal RST, and a selection signal SEL to a plurality of pixel control lines.
  • a constant current source 33 is connected to one end of the signal line 32 wired for each pixel column of the pixel array section 11.
  • the photoelectric conversion unit 21 is a PN junction photodiode (PD).
  • the photodiode has an anode electrode connected to a low-potential power source (eg, ground), and generates and accumulates a charge corresponding to the amount of incident light.
  • a low-potential power source eg, ground
  • the charge transfer section 22 transfers the charges accumulated in the photoelectric conversion section 21 to the charge-voltage conversion section 23 according to the transfer signal TRG given from the vertical scanning section 12. Specifically, a transfer signal TRG whose high level is active is applied from the vertical scanning section 12 to the gate electrode of the transistor constituting the charge transfer section 22 . Then, the transistor constituting the charge transfer section 22 becomes conductive, and transfers the charges accumulated in the photoelectric conversion section 21 to the charge-voltage conversion section 23.
  • the charge-voltage conversion section 23 is a capacitor of a floating diffusion (FD) region formed between the drain region of the transistor that constitutes the charge transfer section 22 and the source region of the transistor that constitutes the charge reset section 24. be. This charge-voltage conversion section 23 converts the charge transferred from the photoelectric conversion section 21 by the charge transfer section 22 into a voltage.
  • FD floating diffusion
  • the charge reset section 24 resets the charges accumulated in the charge voltage conversion section 23 according to the reset signal RST given from the vertical scanning section 12. Specifically, a reset signal RST whose high level is active is applied from the vertical scanning section 12 to the gate electrode of the transistor constituting the charge reset section 24 . Then, the transistor constituting the charge reset section 24 becomes conductive, and resets the charges accumulated in the charge-voltage conversion section 23.
  • the signal amplification unit 25 amplifies the voltage converted by the charge-voltage conversion unit 23 and outputs a pixel signal of a level corresponding to the charge accumulated in the charge-voltage conversion unit 23.
  • the gate electrode of the transistor constituting the signal amplification section 25 is connected to the charge-voltage conversion section 23, and the drain electrode is connected to the node of the power supply voltage Vdd.
  • the transistors constituting the signal amplification section 25 serve as an input section of a readout circuit that reads out the charge obtained by photoelectric conversion in the photoelectric conversion section 21, that is, a source follower circuit.
  • the source electrode of the transistor constituting the signal amplification section 25 is connected to the signal line 32 via the pixel selection section 26, so that the constant current source 33 connected to one end of the signal line 32 and the source follower circuit Configure.
  • the pixel selection unit 26 selects any pixel 20 in the pixel array unit 11 under selection scanning by the vertical scanning unit 12.
  • the transistor constituting the pixel selection section 26 is connected between the source electrode of the transistor constituting the signal amplification section 25 and the signal line 32, and has its gate electrode selected to be activated by a high level from the vertical scanning section 12.
  • a signal SEL is provided. Then, when the selection signal SEL becomes high level, the transistors forming the pixel selection section 26 become conductive. This puts the pixel 20 in the selected state. When the pixel 20 is brought into the selected state, the signal output from the signal amplification section 25 is read out to the column processing section 13 via the signal line 32.
  • a reset signal (so-called P-phase signal) which is a reset level when the charge reset unit 24 resets the charge voltage conversion unit 23 and a signal based on the photoelectric conversion in the photoelectric conversion unit 21 are transmitted.
  • a data signal (so-called D-phase signal) having a signal level corresponding to the charge is sequentially output. That is, the pixel signal output from the pixel 20 includes a reset signal at the time of reset and a data signal at the time of photoelectric conversion in the photoelectric conversion section 21.
  • FIG. 3 is a block diagram showing an example of the basic configuration of the analog-to-digital converter of the image sensor 10 in the embodiment of the present technology.
  • FIG. 3 also shows a peripheral circuit section of the analog-to-digital conversion section.
  • the analog-to-digital conversion section 50 which is one of the functional sections of the column processing section 13, receives signals from each pixel 20 of the pixel array section 11 through the signal line 32 based on a timing control signal supplied from the timing control section 16.
  • the incoming analog pixel signals are acquired and sequentially converted to digital pixel signals.
  • the analog-to-digital conversion section 50 is composed of a plurality of analog-to-digital conversion circuits 51 provided corresponding to each pixel 20 of the pixel array section 11.
  • a so-called single slope type analog-to-digital conversion circuit which is an example of a reference signal comparison type analog-to-digital conversion circuit, is used as the analog-to-digital conversion circuit 51, for example. ing.
  • a reference signal with a sloped waveform that linearly changes (for example, monotonically decreases) with a predetermined slope over time a so-called ramp
  • a wave reference signal RAMP is used as a reference signal during analog-to-digital conversion.
  • the ramp wave reference signal RAMP is generated in the reference signal generation section 60 based on the timing control signal supplied from the timing control section 16.
  • the reference signal generation section 60 can be configured using, for example, a digital-to-analog conversion circuit.
  • the analog-digital conversion circuit 51 has a comparator 52 and a column counter 53, and is configured to be provided for each pixel 20 of the pixel array section 11.
  • the comparator 52 uses the analog pixel signal Vsig supplied from each pixel 20 of the pixel array section 11 through the signal line 32 as a comparison input, and uses the ramp wave reference signal RAMP generated by the reference signal generation section 60 as a reference input. Compare both signals. Then, for example, at a timing when the ramp wave reference signal RAMP exceeds the voltage value of the analog pixel signal Vsig, a signal (comparison result) Vco indicating this fact is outputted. Thereby, the comparator 52 outputs a pulse signal having a pulse width corresponding to the signal level of the analog pixel signal Vsig, specifically, the magnitude of the signal level, as the comparison result Vco.
  • the column counter 53 is supplied with a clock signal CLK from the timing control unit 16 at the same timing as the start of supply of the ramp wave reference signal RAMP to the comparator 52.
  • the column counter 53 measures the period of the pulse width of the output pulse of the comparator 52, that is, the period from the start of the comparison operation to the end of the comparison operation, by performing a counting operation in synchronization with the clock signal CLK.
  • the count result (count value) of the column counter 53 is supplied to the horizontal scanning unit 14 as a digital value obtained by digitizing the analog pixel signal Vsig.
  • the analog-to-digital converter 50 having the single-slope analog-to-digital converter circuit 51 converts the analog pixel signal Vsig output from the pixel 20 and the ramp wave generated by the reference signal generator 60 into reference. A comparison is made with signal RAMP. Then, a digital value can be obtained from the time information from the start of the comparison to the timing at which the magnitude relationship between the analog pixel signal Vsig and the ramp wave reference signal RAMP changes (that is, the timing at which the output of the comparator 52 is inverted). .
  • Noise correction circuit in embodiment of the present technology In the imaging device 10 such as the CMOS image sensor described above, due to the characteristics of the pixel 20, noise ( (Hereinafter, it may be simply referred to as power supply noise). If this pixel power supply noise is input to the comparator 52 of the analog-to-digital conversion circuit 51 through the signal line 32, it will cause a conversion error in the analog-to-digital conversion, making it impossible to obtain accurate pixel values, thereby reducing the image quality of the captured image. This is a contributing factor to a decline in the imaging device 10 such as the CMOS image sensor described above, due to the characteristics of the pixel 20, noise (Hereinafter, it may be simply referred to as power supply noise). If this pixel power supply noise is input to the comparator 52 of the analog-to-digital conversion circuit 51 through the signal line 32, it will cause a conversion error in the analog-to-digital conversion, making it impossible to obtain accurate pixel values, thereby reducing the image quality of the captured image. This is a contributing factor to
  • the noise correction circuit will work in the direction of intensifying the noise of the pixel power supply, and there is a possibility that it will not be possible to cancel out the power supply noise.
  • noise correction that corrects, preferably cancels out, pixel power supply noise not only in a relatively low frequency band but also in a relatively high frequency band will be described below.
  • a specific example of the circuit will be described.
  • Example 1 of the embodiments of the present technology is an example in which the noise correction circuit 70 that removes noise from the pixel power supply includes two correction circuits, a low-frequency correction circuit and a high-frequency correction circuit. Note that the low-frequency correction circuit is an example of the first correction circuit described in the claims, and the high-frequency correction circuit is an example of the second correction circuit described in the claims.
  • FIG. 4 is a circuit diagram showing a configuration example of the noise correction circuit 70 according to Example 1 in the embodiment of the present technology.
  • FIG. 4 also illustrates circuit sections related to the noise correction circuit 70, that is, the pixel array section 11, the reference signal generation section 60, and the comparator 52.
  • a digital-to-analog conversion circuit constituted by a variable current source 61 and a resistance element 62 connected in series is used as the reference signal generation section 60, for example.
  • DAC digital-to-analog conversion circuit
  • a current value is controlled by a variable current source 61, and a current having the current value flows through a resistive element 62, thereby generating a voltage.
  • the voltage generated here is a reference signal RAMP of a ramp wave (gradient waveform) that changes linearly with a predetermined slope over time.
  • the comparator 52 for example, an ultra-low voltage comparator whose operating voltage is lower than the voltage of the pixel power supply is used.
  • the comparator 52 which is an ultra-low voltage comparator, includes a comparator main body 521, an input capacitance switching section 522, and a capacitive element 523.
  • the input capacitance switching unit 522 takes in the analog pixel signal Vsig output from the pixel 20 and the ramp wave reference signal RAMP generated by the reference signal generation unit 60, and inputs the positive phase (+) input of the comparator main unit 521. shall be.
  • the capacitive element 523 holds, for example, the ground level as a reference voltage, and serves as a negative phase (-) input to the comparator main body 521.
  • the image sensor 10 uses a digital-to-analog conversion circuit as the reference signal generation unit 60 and uses an ultra-low voltage comparator as the comparator 52, and the noise correction circuit 70 performs low-frequency correction. It has two correction circuits: a circuit 71 and a high frequency correction circuit 72.
  • the low-frequency correction circuit 71 and the high-frequency correction circuit 72 use the same power source as the pixel 20 (pixel power source) as an operating power source, and output a current according to fluctuations in the pixel power source.
  • Each output terminal of the low-frequency correction circuit 71 and the high-frequency correction circuit 72 is connected to an output terminal of the reference signal generation section 60, that is, an output terminal that outputs a ramp wave reference signal RAMP.
  • the current output from the low-frequency correction circuit 71 and the high-frequency correction circuit 72 flows into the resistance element 62 of the reference signal generation section 60 and is converted into a voltage signal.
  • the low-frequency correction circuit 71 generates a first correction signal that corrects a relatively low frequency band for noise in the pixel power supply. Specifically, the low-frequency correction circuit 71 generates, as the first correction signal, a signal having an opposite phase with respect to fluctuations in the pixel power supply.
  • the high-frequency correction circuit 72 generates a second correction signal that has a different output polarity from the first correction signal and corrects a relatively high frequency band for noise in the pixel power supply. Specifically, the high-frequency correction circuit 72 generates a signal that is in phase with respect to fluctuations in the pixel power supply as the second correction signal.
  • the noise of the pixel power supply is input to the comparator 52 via the pixel 20.
  • the component transmitted via the circuit of the pixel 20 is dominant.
  • the power supply fluctuation component input to the comparator 52 has the same phase (in-phase) relationship with respect to the noise of the pixel power supply.
  • the pixel power supply is connected to the input side of the pixel signal Vsig in the input capacitance switching section 522 of the comparator 52, and on the opposite side to the input side of the pixel signal Vsig (that is, on the input side of the reference signal RAMP).
  • This signal with the opposite phase is generated as a first correction signal by the low-frequency correction circuit 71, and this first correction signal is superimposed on the reference signal RAMP, thereby reducing noise in the pixel power supply in a relatively low frequency band. can be corrected, preferably canceled out.
  • a power supply noise component may be input to the comparator 52 via the reference signal generation section 60.
  • the noise component of the pixel power supply that propagates to the comparator 52 via the reference signal generation section 60 may become dominant.
  • the phase of this noise component and the first correction signal is have the same opposite phase and cannot be canceled. Therefore, in order to correct, or preferably cancel, the noise component propagating to the comparator 52 via the reference signal generation section 60, a correction circuit that outputs a signal of positive phase is required.
  • the noise correction circuit 70 is configured to include a high-frequency correction circuit 72 in addition to a low-frequency correction circuit 71. Then, the positive-phase signal is generated as a second correction signal by the high-frequency correction circuit 72, and this second correction signal is superimposed on the reference signal RAMP, thereby adjusting the pixel power supply in a relatively high frequency band. The noise can be corrected, preferably canceled out.
  • the noise correction circuit 70 by including the high-frequency correction circuit 72 in addition to the low-frequency correction circuit 71, the noise correction circuit 70 can be used not only in a relatively low frequency band but also in a relatively low frequency band. Since the noise of the pixel power supply can be corrected, preferably canceled, even in a high frequency band, it is possible to obtain a captured image of higher quality.
  • FIG. 5 is a diagram schematically showing the effect of correction by the noise correction circuit 70 according to the first embodiment.
  • a indicates the degree of influence of noise on the pixel power supply, specifically, PSRR (power supply voltage fluctuation rejection ratio) with respect to frequency.
  • b in FIG. 5 indicates a correction gain with respect to frequency.
  • noise components that have passed through the pixel 20 are dominant.
  • the low-frequency correction circuit 71 which is capable of generating a first correction signal with an opposite phase to this noise component and whose gain and frequency characteristics are adjusted, provides relative compensation as shown by the solid line b in FIG.
  • the noise of the pixel power supply in the low frequency band can be corrected, preferably canceled out.
  • the noise component that has passed through the reference signal generation section 60 is dominant.
  • a second correction signal in phase with this noise component can be generated, and a high-frequency correction circuit 72 with adjusted gain and frequency characteristics can relatively
  • the noise of the pixel power supply in the high frequency band can be corrected, preferably canceled.
  • FIG. 6 is a circuit diagram showing an example of the low frequency correction circuit 71 in the noise correction circuit 70 according to the first embodiment.
  • the low-frequency correction circuit 71 includes a bias generation section 711, a voltage-current conversion section 712, and a gain adjustment section 713.
  • the bias generation unit 711 includes two nMOS (n channel MOS) transistors 7111 and 7112, two resistance elements 711371_14, one constant current source 7115, and one pMOS (p channel MOS) transistor 7116.
  • the circuit configuration has the following.
  • the gate electrodes of the nMOS transistor 7111 and the nMOS transistor 7112 are commonly connected, and the gate electrode and the drain electrode of the nMOS transistor 7111 are commonly connected to form a current mirror circuit.
  • the resistance element 711371_14 is connected between each source electrode of the nMOS transistors 7111 and 7112 and the low potential side power supply.
  • a constant current source 7115 is connected between the drain electrode of the nMOS transistor 7111 and the pixel power supply.
  • the pMOS transistor 7116 is connected between the drain electrode of the nMOS transistor 7112 and the pixel power supply, and has its gate electrode and drain electrode commonly connected.
  • the bias generation section 711 configured as described above is provided to determine the operating points of the MOS transistors in the two functional block sections, the voltage-current conversion section 712 and the gain adjustment section 713.
  • the voltage-current converter 712 includes three switch elements SW1 to SW3, four capacitor elements 7121 to 7124, one nMOS transistor 7125, three pMOS transistors 7126 to 7128, and one resistance element 7129. It has a circuit configuration that has
  • each of the switch elements SW1 and SW2 is connected to a gate common connection node of the nMOS transistors 7111 and 7112.
  • One end of the switch element SW1 is connected to the gate-drain common connection node of the pMOS transistor 7116.
  • the pMOS transistor 7126, the nMOS transistor 7125, and the resistance element 7129 are connected in series between the pixel power source and the low potential side power source.
  • the gate electrode of the pMOS transistor 7126 is connected to the other end of the switch element SW3.
  • Capacitive element 7122 is connected between the pixel power supply and the gate electrode of pMOS transistor 7126.
  • a gate electrode of the nMOS transistor 7125 is connected to the other end of the switch element SW1. Pixel power is supplied to the gate electrode of the nMOS transistor 7125 via the capacitive element 7121.
  • the gate electrodes of the pMOS transistors 7127 and 7128 are commonly connected to each other and to the common drain connection node of the pMOS transistor 7126 and the nMOS transistor 7125.
  • the pMOS transistor 7128 has a variable transistor size.
  • the capacitive element 7123 is a variable capacitive element whose capacitance value is variable, and is connected between the pixel power supply and the drain common connection node of the pMOS transistor 7126 and the nMOS transistor 7125.
  • Capacitive element 7124 is connected between the other end of switch element SW2 and the low potential side power supply.
  • the voltage-current converter 712 configured as described above converts the voltage fluctuation of the pixel power supply into a current and outputs the current.
  • the cutoff frequency of the low-frequency correction circuit 71 can be adjusted by adjusting the capacitance value of a capacitive element 7123 made of a variable capacitive element.
  • the converted current is supplied to gain adjustment section 713.
  • the gain adjustment section 713 has a circuit configuration including one nMOS transistor 7131, two pMOS transistors 7134 and 7135, and one resistance element 7136.
  • the nMOS transistor 7131 has a variable transistor size, has a gate electrode connected to the other end of the switch element SW2, and a drain electrode connected to the drain electrode of the pMOS transistor 7128.
  • Resistance element 7136 is connected between the source electrode of nMOS transistor 7131 and the low potential power supply. That is, nMOS transistor 7131 and resistance element 7136 are connected in series with each other.
  • the pMOS transistor 7134 and the pMOS transistor 7135 have variable transistor sizes and have gate electrodes connected in common, and in the pMOS transistor 7134, the gate electrode and the drain electrode are connected in common to form a current mirror circuit. There is. Each source electrode of the pMOS transistors 7134 and 7135 is connected to a pixel power supply. Further, the drain electrode of the pMOS transistor 7134 is connected to the drain electrode of the nMOS transistor 7131.
  • the drain electrode of the pMOS transistor 7135 becomes the output end of the gain adjustment section 713 (that is, the output end of the low-frequency correction circuit 71).
  • the first correction signal generated by the low-frequency correction circuit 71 can be derived from the drain electrode of the PMOS transistor 7135.
  • the gain adjustment unit 713 configured as described above performs gain adjustment by amplifying or attenuating the current and outputs the result.
  • Amplification or attenuation can be achieved by adjusting the current mirror ratio of a current mirror circuit consisting of pMOS transistors 7134 and 7135.
  • FIG. 7 is a circuit diagram showing an example of the high frequency correction circuit 72 in the noise correction circuit 70 according to the first embodiment.
  • the high-frequency correction circuit 72 includes a high-pass filter (HPF) 714 in addition to the bias generation section 711, voltage-current conversion section 712, and gain adjustment section 713 in the low-frequency correction circuit 71.
  • HPF high-pass filter
  • the gain adjustment section 713 has a circuit configuration including two nMOS transistors 7132 and 7133 in addition to an nMOS transistor 7131, pMOS transistors 7134 and 7135, and a resistance element 7136.
  • the gate electrodes of the nMOS transistor 7132 and the nMOS transistor 7133 are commonly connected, and the gate electrode and the drain electrode of the nMOS transistor 7132 are commonly connected to form a current mirror circuit.
  • Each source electrode of the nMOS transistors 7132 and 7133 is connected to a low potential power source.
  • NMOS transistor 7132 is connected in parallel to a series connection circuit of nMOS transistor 7131 and resistance element 7136.
  • the high pass filter (HPF) 714 has a circuit configuration including a resistive element 7141 and a capacitive element 7142.
  • the resistance element 7141 is a variable resistance element whose resistance value is variable, and is connected between the drain electrode of the pMOS transistor 7135 and the low potential side power supply.
  • One end of the capacitive element 7142 is connected to the drain electrode of the PMOS transistor 7135.
  • the other end of the capacitive element 7142 becomes the output end of the high-pass filter 714 (that is, the output end of the low-frequency correction circuit 71).
  • the second correction signal generated by the high-frequency correction circuit 72 can be derived from the other end of the capacitive element 7142.
  • the low-frequency correction circuit 71 and the high-frequency correction circuit 72 described above each have a function of adjusting the gain. This is to perform adjustment according to the noise propagation characteristics (PSRR: power supply voltage fluctuation rejection ratio) of the pixel power supply. For example, if the PSRR is large, the influence of noise propagation becomes large, so it is necessary to adjust the first correction signal and the second correction signal according to the magnitude of the noise component.
  • PSRR noise propagation characteristics
  • Gain adjustment can be performed.
  • the low frequency correction circuit 71 shown in FIG. 6 has a function of adjusting frequency characteristics.
  • This frequency characteristic can be adjusted by adjusting the capacitance value of the capacitive element 7123, which is a variable capacitive element.
  • the characteristics of PSRR change depending on the frequency, and the noise component via the pixel 20 gradually becomes smaller when viewed from the lower frequency side in a region where the frequency is above a certain level. It is necessary to adjust the attenuation characteristics of the first correction signal according to its characteristics.
  • the capacitance value of the capacitive element 7123 By changing the capacitance value of the capacitive element 7123, the frequency characteristics can be adjusted. When the capacitance value of the capacitive element 7123 is increased, the frequency at which attenuation starts (cutoff frequency) can be lowered when viewed from the lower frequency side. In this way, by having the function of adjusting the frequency characteristics, the frequency characteristics can be adjusted in accordance with the characteristics of the noise component of the pixel power supply via the pixel 20.
  • the high frequency correction circuit 72 shown in FIG. 7 also has a function of adjusting frequency characteristics.
  • This frequency characteristic can be adjusted by adjusting the resistance value of the resistance element 7141, which is a variable resistance element of the high-pass filter 714.
  • the noise component passing through the reference signal generation unit 60 gradually becomes smaller when viewed from the higher frequency side.
  • the resistance value of the resistance element 7141 is increased, the frequency at which attenuation starts (cutoff frequency) can be lowered when viewed from the high frequency side. In this manner, by having the function of adjusting the frequency characteristics, it is possible to adjust the frequency characteristics in accordance with the characteristics of the noise component of the pixel power supply via the reference signal generation section 60.
  • Gain adjustment and frequency characteristic adjustment in the low-frequency correction circuit 71 and the high-frequency correction circuit 72 will be performed at the design stage or chip evaluation stage.
  • Example 2 in the embodiment of the present technology is an example in which power supply noise of the comparator 52 is removed.
  • This embodiment is the same as the first embodiment in that the noise correction circuit 70 includes two correction circuits, a low-frequency correction circuit 71 and a high-frequency correction circuit 72.
  • FIG. 8 is a circuit diagram showing a configuration example of the noise correction circuit 70 according to Example 2 in the embodiment of the present technology.
  • FIG. 8 also illustrates circuit units related to the noise correction circuit 70, that is, the pixel array unit 11, the reference signal generation unit 60, and the comparator 52.
  • the low-frequency correction circuit 71 and the high-frequency correction circuit 72 use the same power source as the pixel 20, whereas in the second embodiment, the low-frequency correction circuit 71 and the high-frequency correction circuit 72 use the same power source as the pixel 20.
  • the circuit 72 uses the same power source as the comparator 52 as its operating power source, and outputs a current according to fluctuations in the power source.
  • Each output terminal of the low-frequency correction circuit 71 and the high-frequency correction circuit 72 is connected to the output terminal of the reference signal generation section 60, that is, the output terminal that outputs the ramp wave reference signal RAMP.
  • the current output from the low-frequency correction circuit 71 and the high-frequency correction circuit 72 flows into the resistance element 62 of the reference signal generation section 60 and is converted into a voltage signal.
  • the comparator 52 equipped with the input capacitance switching section 522 may be significantly affected by power supply noise of the comparator 52. If the power supply voltage supplied to the comparator 52 changes at the timing when the output of the comparator 52 is inverted depending on the signal level of the pixel 20, an error may occur in the comparison result.
  • the noise correction circuit 70 according to the second embodiment includes a low-frequency correction circuit 71 and a high-frequency correction circuit 72 that use the same power source as the comparator 52 for operation.
  • the appropriate output phase of the correction signal (cancellation signal) for eliminating the influence of power supply noise of the comparator 52 may differ between a relatively low frequency band and a relatively high frequency band. Therefore, as in the case of the first embodiment, the first correction signal outputted from the low-frequency correction circuit 71 and the second correction signal outputted from the high-frequency correction circuit 72 are made to have different phases. It is configured.
  • the circuit configurations of the low-frequency correction circuit 71 and the high-frequency correction circuit 72 in the noise correction circuit 70 according to the second embodiment are the same as the low-frequency correction circuit 71 and the high-frequency correction circuit in the noise correction circuit 70 according to the first embodiment.
  • the circuit configuration is the same as that of No. 72.
  • the noise correction circuit 70 According to the noise correction circuit 70 according to the second embodiment described above, the first correction signal and the second correction signal generated by the low-frequency correction circuit 71 and the high-frequency correction circuit 72 which use the same power supply as the comparator 52 are used as the operating power source.
  • the power supply noise of the comparator 52 By superimposing the correction signal on the reference signal RAMP, the power supply noise of the comparator 52 can be corrected, preferably canceled out. Thereby, it is possible to prevent errors caused by the power supply noise of the comparator 52 from occurring in the comparison and determination results of the comparator 52.
  • Example 3 in the embodiment of the present technology is a modification of Example 1, and is an example in which each of the low-frequency correction circuit 71 and the high-frequency correction circuit 72 includes a pair of correction circuits.
  • FIG. 9 is a circuit diagram showing a configuration example of the noise correction circuit 70 according to Example 3 in the embodiment of the present technology.
  • FIG. 9 also illustrates circuit units related to the noise correction circuit 70, that is, the pixel array unit 11, the reference signal generation unit 60, and the comparator 52.
  • the low-frequency correction circuit 71 has an opposite-phase correction circuit 71_1 and an in-phase correction circuit 71_2 as a pair of correction circuits.
  • the correction circuit 72 includes an in-phase correction circuit 72_1 and an opposite-phase correction circuit 72_2 as a pair of correction circuits.
  • the negative-phase correction circuit 71_1 In the low-frequency correction circuit 71, the negative-phase correction circuit 71_1 generates a negative-phase correction signal with respect to the fluctuation component of the pixel power supply, and performs in-phase correction, similarly to the low-frequency correction circuit 71 in the first embodiment.
  • the circuit 71_2 generates an in-phase correction signal with respect to the fluctuation component of the pixel power supply. That is, the opposite-phase correction circuit 71_1 and the in-phase correction circuit 71_2 generate a pair of correction signals whose phases are inverted from each other.
  • the circuit configuration of the low frequency correction circuit 71 shown in FIG. 6 since a negative phase correction signal is generated in response to fluctuations in the pixel power supply, the circuit configuration of the low frequency correction circuit 71 shown in FIG. 6 may be used. can.
  • the circuit configuration of the in-phase correction circuit 71_2 can be the circuit configuration shown in FIG. As shown in FIG. 10, the gain adjustment section 713 of the in-phase correction circuit 71_2 has the same circuit configuration as the gain adjustment section 713 of the high-frequency correction circuit 72 shown in FIG. can generate in-phase correction signals.
  • the in-phase correction circuit 72_1 In the high-frequency correction circuit 72, the in-phase correction circuit 72_1 generates an in-phase correction signal with respect to the fluctuation component of the pixel power supply, and the in-phase correction circuit 72_1 generates an in-phase correction signal with respect to the fluctuation component of the pixel power supply, similar to the high-frequency correction circuit 72 in the first embodiment.
  • 72_2 generates a correction signal having an opposite phase to the fluctuation component of the pixel power supply. That is, the in-phase correction circuit 72_1 and the anti-phase correction circuit 72_2 generate a pair of correction signals whose phases are inverted from each other.
  • the circuit configuration of the in-phase correction circuit 72_1 since an in-phase correction signal is generated in response to fluctuations in the pixel power supply, the circuit configuration of the high-frequency correction circuit 72 shown in FIG. 7 can be used.
  • the circuit configuration of the negative phase correction circuit 72_2 can be the circuit configuration shown in FIG. 11. As shown in FIG. 11, in the gain adjustment unit 713 of the negative phase correction circuit 72_2, by electrically connecting the drain electrode of the nMOS transistor 7131 and the drain electrode of the pMOS transistor 7134, fluctuation components of the pixel power supply can be suppressed. It is possible to generate a correction signal with an opposite phase.
  • the low-frequency correction circuit 71 is used to generate a correction signal with the opposite phase to the power supply noise to correct the power supply noise.
  • the anti-phase correction circuit 71_1 and the in-phase correction circuit 71_2 are used together for a relatively low frequency band. As a result, power supply noise can be corrected even if the influence of the in-phase component of power supply noise cannot be said to be large.
  • the high-frequency correction circuit 72 generates a correction signal in phase with the power supply noise to correct the power supply noise, but in reality, the influence of power supply noise having a phase different from that expected is may occur.
  • the in-phase correction circuit 72_1 and the opposite-phase correction circuit 72_2 are used together for a relatively high frequency band. This makes it possible to correct power supply noise even when the influence of power supply noise having a phase different from that expected occurs.
  • each of the low-frequency correction circuit 71 and the high-frequency correction circuit 72 selects a pair of correction signals of in-phase and anti-phase.
  • Example 4 in the embodiment of the present technology is a modification of Example 3, and the correction signals generated by the low-frequency correction circuit 71 and the high-frequency correction circuit 72 are in-phase/out-of-phase in each correction circuit. This is an example of a switchable circuit configuration.
  • each gain adjustment section 713 of the low-frequency correction circuit 71 and the high-frequency correction circuit 72 has a function that allows the generated correction signals to be switched between in-phase and anti-phase.
  • FIG. 12 is a circuit diagram showing an example of the low frequency correction circuit 71 in the noise correction circuit 70 according to the fourth embodiment.
  • the gain adjustment section 713 in the low-frequency correction circuit 71 can select in-phase or anti-phase for the phase of the correction signal to be generated.
  • the gain adjustment section 713 in the low-frequency correction circuit 71 includes three switch elements SW11 to SW13.
  • the switch element SW11 is connected between a node N1 to which the drain electrodes of the pMOS transistor 7128 and the nMOS transistor 7131 are commonly connected, and a node N2 to which the drain electrode of the pMOS transistor 7134 is connected.
  • Switch element SW12 is connected between node N1 and the drain electrode of nMOS transistor 7132.
  • Switch element SW13 is connected between node N2 and the drain electrode of nMOS transistor 7133.
  • the switch elements SW12 and SW13 are turned off (open) and only the switch element SW11 is turned on (closed), the electrical state shown in FIG. 10 occurs.
  • the circuit configuration will be the same. At this time, it is possible to generate a correction signal that is in phase with the fluctuation component of the pixel power supply. Furthermore, when the switch element SW11 is turned off and the switch elements SW12 and SW13 are both turned on, the circuit configuration becomes electrically the same as that shown in FIG. 6. At this time, it is possible to generate a correction signal having an opposite phase to the fluctuation component of the pixel power supply.
  • FIG. 13 is a circuit diagram showing an example of the high frequency correction circuit 72 in the noise correction circuit 70 according to the fourth embodiment.
  • the gain adjustment section 713 in the high-frequency correction circuit 72 can select in-phase or anti-phase for the phase of the correction signal to be generated.
  • the gain adjustment section 713 in the high-frequency correction circuit 72 has the same circuit configuration as the gain adjustment section 713 in the low-frequency correction circuit 71. That is, as shown in FIG. 13, the gain adjustment section 713 in the high-frequency correction circuit 72 includes three switch elements SW11 to SW13. Switch element SW11 is connected between node N1 and node N2. Switch element SW12 is connected between node N1 and the drain electrode of nMOS transistor 7132. Switch element SW13 is connected between node N2 and the drain electrode of nMOS transistor 7133.
  • the circuit configuration becomes electrically the same as that shown in FIG. 11. .
  • the switch element SW11 is turned off and the switch elements SW12 and SW13 are both turned on, the circuit configuration becomes electrically the same as that shown in FIG. 7.
  • the switch element SW11 is turned off and the switch elements SW12 and SW13 are both turned on, the circuit configuration becomes electrically the same as that shown in FIG. 7.
  • each of the low-frequency correction circuit 71 and the high-frequency correction circuit 72 includes a pair of correction circuits. It was configured to have In contrast, according to the noise correction circuit 70 according to the fourth embodiment, one circuit (low-frequency correction circuit 71/high-frequency correction circuit 72) only controls on/off of the switch elements SW11, SW12, and SW13. Accordingly, it is possible to realize a function of switching between in-phase and anti-phase for the correction signal.
  • FIG. 14 is a circuit diagram showing a circuit configuration example of a comparator 52A according to circuit example 1.
  • the comparator 52A includes a differential amplifier 81, a first capacitor 82, a second capacitor 83, a first switch element 84, and a second switch element 85. It is equipped with The differential amplifier 81 includes nMOS transistors 811 and 812, a current source 813, and pMOS transistors 814 and 815.
  • the nMOS transistor 811 and the nMOS transistor 812 have their source electrodes connected in common and constitute a differential pair that performs differential operation.
  • Current source 813 is connected between the source common connection node of nMOS transistor 811 and nMOS transistor 812 and a reference potential node.
  • the pMOS transistor 814 has a diode-connected configuration in which a gate electrode and a drain electrode are commonly connected, and is connected in series to the nMOS transistor 811. That is, the drain electrodes of the pMOS transistor 814 and the nMOS transistor 811 are commonly connected.
  • the pMOS transistor 815 is connected in series to the nMOS transistor 812. That is, the drain electrodes of the pMOS transistor 815 and the nMOS transistor 812 are commonly connected.
  • the pMOS transistor 814 and the pMOS transistor 815 have their gate electrodes connected in common, thereby forming a current mirror circuit.
  • the first capacitive element 82 has one end connected to the output end of the reference signal generation section 60 and the other end connected to the gate electrode of the nMOS transistor 811. As a result, the reference signal RAMP generated by the reference signal generation section 60 is applied to the gate electrode of the nMOS transistor 811 via the first capacitive element 82.
  • the second capacitive element 83 has one end connected to the signal line 32 that transmits the signal from the pixel 20, and the other end connected to the gate electrode of the nMOS transistor 812. As a result, the pixel signal Vsig output from the pixel 20 is applied to the gate electrode of the nMOS transistor 812 via the signal line 32 and the second capacitive element 83.
  • the first switch element 84 is connected between the gate electrode and the drain electrode of the nMOS transistor 811, and is turned on/off by a predetermined control signal.
  • the second switch element 85 is connected between the gate electrode and the drain electrode of the nMOS transistor 812, and is turned on/off by a predetermined control signal.
  • the comparator 52A according to circuit example 1 having the above-described configuration can also be used as the comparator 52 of the analog-to-digital converter 50 in the embodiment of the present technology.
  • FIG. 15 is a circuit diagram showing a circuit configuration example of a comparator 52B according to circuit example 2.
  • the comparator 52B includes a first capacitive element 91, a pMOS transistor 92, a switch element 93, a current source 94, and a second capacitive element 95.
  • the first capacitive element 91 has one end connected to the output end of the reference signal generation section 60 and the other end connected to the gate electrode of the pMOS transistor 92.
  • the reference signal RAMP generated by the reference signal generation section 60 is applied to the gate electrode of the pMOS transistor 92 via the first capacitive element 91.
  • the source electrode of the pMOS transistor 92 is connected to the signal line 32 that transmits the signal from the pixel 20.
  • the pixel signal Vsig output from the pixel 20 is applied to the source electrode of the pMOS transistor 92 via the signal line 32.
  • the switch element 93 is connected between the gate electrode and the drain electrode of the pMOS transistor 92, and is turned on/off by a predetermined control signal.
  • a current source 94 is connected between the drain electrode of the pMOS transistor 92 and a reference potential node.
  • the second capacitive element 95 is connected between the source electrode and the drain electrode of the pMOS transistor 92, that is, in parallel to the pMOS transistor 92.
  • the comparator 52B according to circuit example 2 having the above-described configuration can also be used as the comparator 52 of the analog-to-digital converter 50 in the embodiment of the present technology.
  • the image sensor according to the embodiment of the present technology described above is applicable to an imaging device such as a digital still camera or a video camera, a mobile terminal device having an imaging function such as a mobile phone, or a copying device that uses an imaging device in an image reading unit.
  • the present invention can be applied to various electronic devices equipped with an imaging function such as a camera.
  • FIG. 16 is a block diagram illustrating a configuration example of an imaging device that is an example of an electronic device to which the present technology is applied.
  • the imaging device 100 is a device for imaging a subject, and includes an imaging optical system 101 including a lens group, an imaging section 102, a DSP (Digital Signal Processor) circuit 103, a display section 104, and an operation section 105. , a storage section 106, and a power supply section 107. These are interconnected by a bus 108.
  • an imaging optical system 101 including a lens group, an imaging section 102, a DSP (Digital Signal Processor) circuit 103, a display section 104, and an operation section 105. , a storage section 106, and a power supply section 107.
  • a bus 108 for example, in addition to a digital camera such as a digital still camera, a smartphone, a personal computer, a vehicle-mounted camera, etc. having an imaging function are assumed.
  • the imaging unit 102 generates pixel data by photoelectric conversion.
  • the imaging unit 102 the imaging device according to the embodiment of the present technology can be used.
  • light from a subject is collected by an imaging optical system 101 disposed on the incident light side and guided to a light receiving surface of the imaging unit 102.
  • the imaging unit 102 supplies pixel data generated by photoelectric conversion to the subsequent DSP circuit 103.
  • the DSP circuit 103 performs predetermined signal processing on pixel data from the imaging unit 102.
  • the display unit 104 displays pixel data.
  • As the display unit 104 for example, a liquid crystal panel or an organic EL (Electro Luminescence) panel is assumed.
  • the operation unit 105 generates an operation signal according to a user's operation.
  • the storage unit 106 stores various data such as pixel data.
  • the power supply section 107 supplies power to the imaging section 102, the DSP circuit 103, the display section 104, and the like.
  • the imaging device 100 having the above configuration, by using the imaging element according to the embodiment of the present technology as the imaging unit 102, noise of the pixel power supply is suppressed not only in a relatively low frequency band but also in a relatively high frequency band. Since it is possible to correct, preferably cancel out, it is possible to obtain a captured image of higher quality.
  • FIG. 17 is a diagram illustrating an example of a field to which the embodiment of the present technology is applied.
  • the imaging device can be used as a device that takes images for viewing, such as a digital camera or a mobile device with a camera function.
  • This imaging device also includes in-vehicle sensors that take pictures of the surroundings and interior of the car for safe driving such as automatic stopping and recognition of the driver's condition, surveillance cameras that monitor moving vehicles and roads, It can be used as a device used for transportation, such as a distance measurement sensor that measures distance.
  • this imaging device can be used as a device for home appliances such as televisions, refrigerators, and air conditioners in order to photograph user gestures and operate devices according to the gestures.
  • this imaging device can be used as a device for medical or healthcare purposes, such as an endoscope or a device that performs blood vessel imaging by receiving infrared light.
  • this imaging device can be used as a security device such as a surveillance camera for crime prevention or a camera for person authentication.
  • this imaging device can be used as a device for beauty care, such as a skin measuring device that photographs the skin or a microscope that photographs the scalp.
  • this imaging device can be used as a device for sports, such as an action camera for sports or a wearable camera.
  • this imaging device can be used as an agricultural device such as a camera for monitoring the condition of fields and crops.
  • the technology according to the present disclosure (this technology) can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as a car, electric vehicle, hybrid electric vehicle, motorcycle, bicycle, personal mobility, airplane, drone, ship, robot, etc. It's okay.
  • FIG. 18 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output section 12052, and an in-vehicle network I/F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device such as an internal combustion engine or a drive motor that generates drive force for the vehicle, a drive force transmission mechanism that transmits the drive force to wheels, and a drive force transmission mechanism that controls the steering angle of the vehicle. It functions as a control device for a steering mechanism to adjust and a braking device to generate braking force for the vehicle.
  • the body system control unit 12020 controls the operations of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a headlamp, a back lamp, a brake lamp, a turn signal, or a fog lamp.
  • radio waves transmitted from a portable device that replaces a key or signals from various switches may be input to the body control unit 12020.
  • the body system control unit 12020 receives input of these radio waves or signals, and controls the door lock device, power window device, lamp, etc. of the vehicle.
  • the external information detection unit 12030 detects information external to the vehicle in which the vehicle control system 12000 is mounted.
  • an imaging section 12031 is connected to the outside-vehicle information detection unit 12030.
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the external information detection unit 12030 may perform object detection processing such as a person, car, obstacle, sign, or text on the road surface or distance detection processing based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electrical signal as an image or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver condition detection section 12041 that detects the condition of the driver is connected to the in-vehicle information detection unit 12040.
  • the driver condition detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver condition detection unit 12041. It may be calculated, or it may be determined whether the driver is falling asleep.
  • the microcomputer 12051 calculates control target values for the driving force generation device, steering mechanism, or braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, Control commands can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or shock mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of ADAS (Advanced Driver Assistance System) functions, including vehicle collision avoidance or shock mitigation, following distance based on vehicle distance, vehicle speed maintenance, vehicle collision warning, vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose of
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform cooperative control for the purpose of autonomous driving, etc., which does not rely on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control for the purpose of preventing glare, such as switching from high beam to low beam. It can be carried out.
  • the audio and image output unit 12052 transmits an output signal of at least one of audio and images to an output device that can visually or audibly notify information to the occupants of the vehicle or to the outside of the vehicle.
  • an audio speaker 12061, a display section 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 19 is a diagram showing an example of the installation position of the imaging section 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumper, back door, and the top of the windshield inside the vehicle 12100.
  • An imaging unit 12101 provided in the front nose and an imaging unit 12105 provided above the windshield inside the vehicle mainly acquire images in front of the vehicle 12100.
  • Imaging units 12102 and 12103 provided in the side mirrors mainly capture images of the sides of the vehicle 12100.
  • An imaging unit 12104 provided in the rear bumper or back door mainly captures images of the rear of the vehicle 12100.
  • the imaging unit 12105 provided above the windshield inside the vehicle is mainly used to detect preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 19 shows an example of the imaging range of the imaging units 12101 to 12104.
  • An imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • an imaging range 12114 shows the imaging range of the imaging unit 12101 provided on the front nose.
  • the imaging range of the imaging unit 12104 provided in the rear bumper or back door is shown. For example, by overlapping the image data captured by the imaging units 12101 to 12104, an overhead image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of image sensors, or may be an image sensor having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and the temporal change in this distance (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104. In particular, by determining the three-dimensional object that is closest to the vehicle 12100 on its path and that is traveling at a predetermined speed (for example, 0 km/h or more) in approximately the same direction as the vehicle 12100, it is possible to extract the three-dimensional object as the preceding vehicle. can.
  • a predetermined speed for example, 0 km/h or more
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for the purpose of autonomous driving, etc., in which the vehicle travels autonomously without depending on the driver's operation.
  • the microcomputer 12051 transfers three-dimensional object data to other three-dimensional objects such as two-wheeled vehicles, regular vehicles, large vehicles, pedestrians, and utility poles based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic obstacle avoidance. For example, the microcomputer 12051 identifies obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceeds a set value and there is a possibility of a collision, the microcomputer 12051 transmits information via the audio speaker 12061 and the display unit 12062. By outputting a warning to the driver via the vehicle control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • the microcomputer 12051 determines a collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk exceed
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether the pedestrian is present in the images captured by the imaging units 12101 to 12104.
  • pedestrian recognition involves, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and a pattern matching process is performed on a series of feature points indicating the outline of an object to determine whether it is a pedestrian or not.
  • the audio image output unit 12052 creates a rectangular outline for emphasis on the recognized pedestrian.
  • the display unit 12062 is controlled to display the .
  • the audio image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to, for example, the imaging unit 12031 among the configurations described above.
  • the image sensor 10 of FIG. 1 including the noise correction circuit according to the embodiment of the technology according to the present disclosure can be applied to the image capturing section 12031.
  • the noise of the pixel power supply is corrected, preferably canceled, not only in a relatively low frequency band but also in a relatively high frequency band, and it is possible to improve the image quality. Since a captured image can be obtained, driver fatigue can be reduced.
  • a pixel that outputs a pixel signal according to incident light a reference signal generation unit that generates a reference signal with a sloped waveform that changes linearly with a predetermined slope over time; an analog-to-digital conversion circuit that includes a comparator that compares the pixel signal and the reference signal, and performs analog-to-digital conversion on the pixel signal; a noise correction circuit that corrects noise of a pixel power supply that supplies power to the pixel by superimposing it on the reference signal,
  • the noise correction circuit includes: a first correction circuit that generates a first correction signal that corrects a relatively low frequency band with respect to noise of the pixel power supply;
  • An image sensor comprising: a second correction circuit that generates a second correction signal that has an output polarity different from the first correction signal and corrects a relatively high frequency band with respect to noise of the pixel power supply.
  • the first correction circuit generates, as the first correction signal, a signal having an opposite phase with respect to a fluctuation component of the pixel power supply;
  • the second correction circuit generates a signal that is in phase with a fluctuation component of the pixel power supply as the second correction signal.
  • the first correction circuit and the second correction circuit have the function of adjusting the frequency characteristics of the first correction signal and the second correction signal, respectively.
  • the imaging device according to (2) (4) The image sensor according to (1), wherein the noise correction circuit corrects noise of a power source that supplies power to the comparator.
  • the first correction circuit generates, as the first correction signal, a pair of signals whose phases are inverted from each other;
  • the first correction circuit and the second correction circuit each include a pair of correction circuits that generate a pair of signals whose phases are inverted to each other.
  • a pixel that outputs a pixel signal according to incident light; a reference signal generation unit that generates a reference signal with a sloped waveform that changes linearly with a predetermined slope over time; an analog-to-digital conversion circuit that includes a comparator that compares the pixel signal and the reference signal, and performs analog-to-digital conversion on the pixel signal; a noise correction circuit that corrects noise of a pixel power supply that supplies power to the pixel by superimposing it on the reference signal,
  • the noise correction circuit includes: a first correction circuit that outputs a first correction signal that corrects a relatively low frequency band with respect to noise of the pixel power supply; An electronic device including a second correction circuit that outputs a second correction signal that has an output polarity different from the first correction signal and corrects a relatively high frequency band with respect to the pixel power supply noise.
  • Image sensor 11 Pixel array section 12 Vertical scanning section 13 Column processing section 14 Horizontal scanning section 15 Digital signal calculation section 16 Timing control section 20 Pixel (pixel circuit) 21 photoelectric conversion section 22 charge transfer section 23 charge voltage conversion section 24 charge reset section 25 signal amplification section 26 pixel selection section 31 pixel control line 32 signal line 33 constant current source 50 analog-digital conversion section 51 analog-digital conversion circuit 52, 52A, 52B Comparator 53 Column counter 60 Reference signal generation section 70 Noise correction circuit 71 (71_1, 71_2) Low-frequency correction circuit 72 (72_1, 72_2) High-frequency correction circuit 711 Bias generation section 712 Voltage-current conversion section 713 Gain adjustment Section 714 High pass filter (HPF) SW1 ⁇ SW3, SW11 ⁇ SW13 Switch element

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本技術の撮像素子は、画素信号を出力する画素と、傾斜状波形の参照信号を生成する参照信号生成部と、画素信号と参照信号とを比較するコンパレータを有し、画素信号に対してアナログ－デジタル変換を行うアナログ－デジタル変換回路と、参照信号に重畳することにより、画素電源のノイズを補正するノイズ補正回路とを具備する。ノイズ補正回路は、画素電源のノイズについて、相対的に低い周波数帯域を補正する第１の補正信号を生成する第１の補正回路と、第１の補正信号と出力極性が異なり、画素電源のノイズについて、相対的に高い周波数帯域を補正する第２の補正信号を生成する第２の補正回路とを有する。

Description

撮像素子および電子機器
　本技術は、撮像素子に関する。詳しくは、コンパレータを含むアナログ－デジタル変換回路を備える撮像素子、および、当該撮像素子を有する電子機器に関する。
　ＣＭＯＳイメージセンサ等の撮像素子においては、画素の特性上、画素内の各ノード間につく寄生容量や信号増幅部を経由して信号線に伝搬する画素電源のノイズが存在する。この画素電源のノイズが信号線を通して、アナログ－デジタル変換回路のコンパレータに入力すると、アナログ－デジタル変換における変換誤差を生じさせ、撮像画像の画質の低下を招く一因となる。
　この画素電源のノイズを除去するために、コンパレータを含むアナログ－デジタル変換回路を備える撮像素子には、電源ノイズを極性反転して補正信号として、参照信号ＲＡＭＰに重畳することで、画素電源のノイズを打ち消すノイズ補正回路が備えられている（例えば、特許文献１参照。）。
国際公開第２０２０／０５４６２９号
　上述の従来技術では、例えば、参照信号ＲＡＭＰを生成する参照信号生成部の電源が画素と同じ電源に接続されている場合を考えると、相対的に高い周波数帯域では、参照信号生成部を経由して画素電源のノイズがコンパレータに伝搬する成分の方が支配的になってしまう場合がある。この参照信号生成部を通じた画素電源のノイズの伝搬成分が当該ノイズに対して位相が反転している場合、ノイズ補正回路の出力位相と同じになってしまうため、ノイズ補正回路は画素電源のノイズを強める方向に働くことになり、電源ノイズを打ち消すことができなくなってしまう可能性がある。
　本技術は、このような状況に鑑みて生み出されたものであり、相対的に高い周波数帯域についても画素電源のノイズを補正できるようにすることを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、入射光に応じた画素信号を出力する画素と、時間の経過とともに所定の傾斜を持って線形に変化する傾斜状波形の参照信号を生成する参照信号生成部と、上記画素信号と上記参照信号とを比較するコンパレータを有し、上記画素信号に対してアナログ－デジタル変換を行うアナログ－デジタル変換回路と、上記参照信号に重畳することによって、上記画素に電力を供給する画素電源のノイズを補正するノイズ補正回路とを具備し、上記ノイズ補正回路は、上記画素電源のノイズについて、相対的に低い周波数帯域を補正する第１の補正信号を生成する第１の補正回路と、上記第１の補正信号と出力極性が異なり、上記画素電源のノイズについて、相対的に高い周波数帯域を補正する第２の補正信号を生成する第２の補正回路とを有する撮像素子である。これにより、相対的に低い周波数帯域だけでなく、相対的に高い周波数帯域についても画素電源のノイズを補正する、好ましくは、打ち消すことができるため、より高画質の撮像画像を得ることができるという作用をもたらす。
　また、この第１の側面において、上記第１の補正回路について、上記第１の補正信号として上記画素電源の変動成分に対して逆相の信号を生成し、上記第２の補正回路について、上記第２の補正信号として上記画素電源の変動成分に対して同相の信号を生成するようにしてもよい。これにより、相対的に低い周波数帯域だけでなく、相対的に高い周波数帯域についても画素電源のノイズを補正する、好ましくは、打ち消すことができるという作用をもたらす。
　また、この第１の側面において、上記第１の補正回路および上記第２の補正回路について、それぞれ、上記第１の補正信号および上記第２の補正信号の周波数特性を調整する機能を有するようにしてもよい。これにより、上記第１の補正回路にあっては、画素経由の画素電源のノイズ成分の特性に合わせて周波数特性の調整を行うことができ、上記第２の補正回路にあっては、上記参照信号生成部経由の画素電源のノイズ成分の特性に合わせて周波数特性の調整を行うことができるという作用をもたらす。
　また、この第１の側面において、上記ノイズ補正回路について、上記コンパレータに電力を供給する電源のノイズを補正するようにしてもよい。これにより、上記コンパレータの比較判定結果に、上記コンパレータの電源ノイズに起因する誤りが生じないようにすることができるという作用をもたらす。
　また、この第１の側面において、上記第１の補正回路について、上記第１の補正信号として、互いに位相が反転した一対の信号を生成し、上記第２の補正回路について、上記第２の補正信号として、互いに位相が反転した一対の信号を生成するようにしてもよい。これにより、上記画素や上記参照信号生成部の回路構成が複雑化する傾向にあっても、その複雑なノイズの影響に対して容易に対応することができるという作用をもたらす。
　また、この第１の側面において、上記第１の補正回路および上記第２の補正回路について、それぞれ、互いに位相が反転した一対の信号を生成する一対の補正回路を有するようにしてもよい。これにより、上記画素や上記参照信号生成部の回路構成が複雑化する傾向にあっても、その複雑なノイズの影響に対して、一対の補正回路によって容易に対応することができるという作用をもたらす。
　また、この第１の側面において、上記第１の補正回路および上記第２の補正回路について、それぞれ、スイッチ素子のオン／オフ制御によって互いに位相が反転した一対の信号を生成するようにしてもよい。これにより、上記画素や上記参照信号生成部の回路構成が複雑化する傾向にあっても、その複雑なノイズの影響に対して、１つの回路（上記第１の補正回路および上記第２の補正回路のそれぞれの回路）において、上記スイッチ素子のオン／オフ制御のみによって容易に対応することができる。
　また、本技術の第２の側面は、入射光に応じた画素信号を出力する画素と、時間の経過とともに所定の傾斜を持って線形に変化する傾斜状波形の参照信号を生成する参照信号生成部と、上記画素信号と上記参照信号とを比較するコンパレータを有し、上記画素信号に対してアナログ－デジタル変換を行うアナログ－デジタル変換回路と、上記参照信号に重畳することによって、上記画素に電力を供給する画素電源のノイズを補正するノイズ補正回路とを具備し、上記ノイズ補正回路は、上記画素電源のノイズについて、相対的に低い周波数帯域を補正する第１の補正信号を出力する第１の補正回路と、上記第１の補正信号と出力極性が異なり、上記画素電源ノイズについて、相対的に高い周波数帯域を補正する第２の補正信号を出力する第２の補正回路とを有する撮像素子を有する電子機器である。これにより、相対的に低い周波数帯域だけでなく、相対的に高い周波数帯域についても画素電源のノイズを補正する、好ましくは、打ち消すことができるため、より高画質の撮像画像を得ることができるという作用をもたらす。
本技術の実施の形態における撮像素子の一構成例を示すシステム構成図である。 本技術の実施の形態における撮像素子の画素（画素回路）の一回路例を示す回路図である。 本技術の実施の形態における撮像素子のアナログ－デジタル変換部の基本構成例を示すブロック図である。 本技術の実施の形態における実施例１に係るノイズ補正回路の構成例を示す回路図である。 本技術の実施の形態における実施例１に係るノイズ補正回路による補正の効果を模式的に示した図である。 実施例１に係るノイズ補正回路における低域の補正回路の一回路例を示す回路図である。 実施例１に係るノイズ補正回路における高域の補正回路の一回路例を示す回路図である。 本技術の実施の形態における実施例２に係るノイズ補正回路の構成例を示す回路図である。 本技術の実施の形態における実施例３に係るノイズ補正回路の構成例を示す回路図である。 実施例３に係るノイズ補正回路における低域の補正回路（同相）の一回路例を示す回路図である。 実施例３に係るノイズ補正回路における高域の補正回路（逆相）の一回路例を示す回路図である。 実施例４に係るノイズ補正回路における低域の補正回路の一回路例を示す回路図である。 実施例４に係るノイズ補正回路における高域の補正回路の一回路例を示す回路図である。 回路例１に係るコンパレータの回路構成例を示す回路図である。 回路例２に係るコンパレータの回路構成例を示す回路図である。 本技術を適用した電子機器の一例である撮像装置の一構成例を示すブロック図である。 本技術の実施の形態が適用される分野の例を示す図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．本技術の撮像素子
　　１－１．撮像素子の一構成例
　　１－２．画素の一回路例
　　１－３．アナログ－デジタル変換部の一構成例
　２．本技術の実施の形態におけるノイズ補正回路
　　２－１．実施例１
　　２－２．実施例２
　　２－３．実施例３
　　２－４．実施例４
　３．アナログ－デジタル変換部におけるコンパレータの他の回路例
　　３－１．回路例１
　　３－２．回路例２
　４．変形例
　５．電子機器への適用例
　６．撮像素子の使用例
　７．本技術がとることができる構成
　＜１．本技術の撮像素子＞
　本技術の撮像素子としては、例えば、Ｘ－Ｙアドレス方式の撮像素子の一種であるＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサを例示することができる。ＣＭＯＳイメージセンサは、ＣＭＯＳプロセスを応用して、又は、部分的に使用して作製された撮像素子である。
［１－１．撮像素子の構成例］
　図１は、本技術の実施の形態における撮像素子の一構成例を示すブロック図である。この撮像素子１０は、画素アレイ部１１および当該画素アレイ部１１の周辺回路部を有する構成となっている。画素アレイ部１１の周辺回路部は、例えば、垂直走査部１２、カラム処理部１３、水平走査部１４、デジタル信号演算部１５、および、タイミング制御部１６等によって構成されている。
　画素アレイ部１１は、光電変換部（光電変換素子）を含む画素（画素回路）２０が行方向および列方向に、即ち、行列状に２次元配置された構成となっている。ここで、行方向とは、画素行の画素２０の配列方向を言い、列方向とは、画素列の画素２０の配列方向を言う。画素２０は、光電変換を行うことにより、入射光の光量に応じた光電荷を生成して蓄積する。図１に示す例では、画素アレイ部１１の画素配列を、ｍ行ｎ列（ｍ，ｎは整数）の画素配列としている。すなわち、ｍは行数を表し、ｎは列数を表している。
　画素アレイ部１１において、ｍ行ｎ列の画素配列に対し、画素行ごとに画素制御線３１が配線されている。また、画素２０ごとに信号線３２が配線されている。
　画素制御線３１は、画素２０から信号を読み出す際に、垂直走査部１２から出力される駆動信号を画素行単位で伝送する。図１では、画素制御線３１について、１本の配線として図示しているが、１本に限られるものではない。画素制御線３１の一端は、垂直走査部１２の各行に対応した出力端に接続されている。信号線３２は、画素２０から読み出される信号をカラム処理部１３に伝送する。
　以下に、画素アレイ部１１の周辺回路部の各構成要素、即ち、垂直走査部１２、カラム処理部１３、水平走査部１４、デジタル信号演算部１５、および、タイミング制御部１６について説明する。
　垂直走査部１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素２０の選択に際して、タイミング制御部１６から供給されるタイミング制御信号に基づいて、画素行の走査や画素行のアドレスを制御する。この垂直走査部１２は、その具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
　カラム処理部１３は、タイミング制御部１６から供給されるタイミング制御信号に基づいて、画素アレイ部１１の各画素２０から信号を読み出して、アナログ－デジタル変換処理や相関二重サンプリング処理（ＣＤＳ処理）などを行って画素信号として出力する。カラム処理部１３の機能部の一つであるアナログ－デジタル変換部の詳細については後述する。
　水平走査部１４は、シフトレジスタやアドレスデコーダなどによって構成され、タイミング制御部１６から供給されるタイミング制御信号に基づいて、画素アレイ部１１の各画素２０を順番に選択走査する。この水平走査部１４による選択走査により、カラム処理部１３において単位回路ごとにデジタル信号に変換された画素信号が順番にデジタル信号演算部１５に出力される。
　デジタル信号演算部１５は、タイミング制御部１６から供給されるタイミング制御信号に基づいて、水平走査部１４から順番に出力される画素信号に対して所定のデジタル演算を行い、その演算結果を撮像出力とする。
　タイミング制御部１６は、外部から与えられる同期信号に基づいて、各種のタイミング信号、クロック信号、および、制御信号等を生成する。そして、タイミング制御部１６は、これら生成した信号を基に、垂直走査部１２、カラム処理部１３、水平走査部１４、および、デジタル信号演算部１５等の駆動制御を行う。
［１－２．画素の一回路例］
　図２は、本技術の実施の形態における撮像素子１０の画素（画素回路）２０の一回路例を示す回路図である。画素アレイ部１１の各画素２０は、光電変換部２１、電荷転送部２２、電荷電圧変換部２３、電荷リセット部２４、信号増幅部２５、および、画素選択部２６を有する構成となっている。電荷リセット部２４および信号増幅部２５には、画素２０の電源（画素電源）から所定の電圧が供給される。
　ここで、電荷転送部２２、電荷リセット部２４、信号増幅部２５、および、画素選択部２６としては、例えば、ＮチャネルのＭＯＳ型電界効果トランジスタを用いることができる。ただし、ここで例示した４つのＭＯＳトランジスタ２２，２４，２５，２６の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
　この画素２０に対して、先述した画素制御線３１として、複数の画素制御線が同一画素行の各画素２０に対して共通に配線されている。これら複数の画素制御線は、垂直走査部１２の各画素行に対応した出力端に画素行単位で接続されている。垂直走査部１２は、複数の画素制御線に対して転送信号ＴＲＧ、リセット信号ＲＳＴ、および、選択信号ＳＥＬを適宜出力する。
　なお、画素アレイ部１１の画素列ごとに配線された信号線３２の一端には、定電流源３３が接続されている。
　光電変換部２１は、ＰＮ接合のフォトダイオード（ＰＤ：Photo Diode）である。フォトダイオードは、アノード電極が低電位側電源(例えば、グランド)に接続されており、入射光の光量に応じた電荷を生成して蓄積する。
　電荷転送部２２は、垂直走査部１２から与えられる転送信号ＴＲＧに従って、光電変換部２１に蓄積された電荷を電荷電圧変換部２３に転送する。具体的には、電荷転送部２２を構成するトランジスタのゲート電極には、高レベルがアクティブとなる転送信号ＴＲＧが垂直走査部１２から与えられる。すると、電荷転送部２２を構成するトランジスタは、導通状態となり、光電変換部２１に蓄積された電荷を電荷電圧変換部２３に転送する。
　電荷電圧変換部２３は、電荷転送部２２を構成するトランジスタのドレイン領域と、電荷リセット部２４を構成するトランジスタのソース領域との間に形成される浮遊拡散（ＦＤ：Floating Diffusion）領域の容量である。この電荷電圧変換部２３は、電荷転送部２２によって光電変換部２１から転送された電荷を電圧に変換する。
　電荷リセット部２４は、垂直走査部１２から与えられるリセット信号ＲＳＴに従って、電荷電圧変換部２３に蓄積された電荷をリセットする。具体的には、電荷リセット部２４を構成するトランジスタのゲート電極には、高レベルがアクティブとなるリセット信号ＲＳＴが垂直走査部１２から与えられる。すると、電荷リセット部２４を構成するトランジスタは、導通状態となり、電荷電圧変換部２３に蓄積された電荷をリセットする。
　信号増幅部２５は、電荷電圧変換部２３で変換された電圧を増幅して、電荷電圧変換部２３に蓄積された電荷に応じたレベルの画素信号を出力する。この信号増幅部２５を構成するトランジスタのゲート電極は電荷電圧変換部２３に接続され、ドレイン電極は電源電圧Ｖddのノードに接続されている。そして、信号増幅部２５を構成するトランジスタは、光電変換部２１における光電変換によって得られる電荷を読み出す読出し回路、即ち、ソースフォロワ回路の入力部となる。つまり、信号増幅部２５を構成するトランジスタは、ソース電極が画素選択部２６を介して信号線３２に接続されることにより、信号線３２の一端に接続されている定電流源３３とソースフォロワ回路を構成する。
　画素選択部２６は、垂直走査部１２による選択走査の下に、画素アレイ部１１におけるいずれかの画素２０を選択する。この画素選択部２６を構成するトランジスタは、信号増幅部２５を構成するトランジスタのソース電極と信号線３２との間に接続され、そのゲート電極には垂直走査部１２から高レベルがアクティブとなる選択信号ＳＥＬが供給される。そして、選択信号ＳＥＬが高レベルになると、画素選択部２６を構成するトランジスタは導通状態となる。これにより、画素２０が選択状態となる。画素２０が選択状態とされると、信号増幅部２５から出力される信号が信号線３２を介してカラム処理部１３に読み出される。
　上記の回路構成例の画素２０からは、電荷リセット部２４による電荷電圧変換部２３のリセット時のリセットレベルであるリセット信号（所謂、Ｐ相信号）と、光電変換部２１での光電変換に基づく電荷に応じた信号レベルであるデータ信号（所謂、Ｄ相信号）とが順に出力される。すなわち、画素２０から出力される画素信号は、リセット時のリセット信号、および、光電変換部２１での光電変換時のデータ信号を含んでいる。
［１－３．アナログ－デジタル変換部の基本構成例］
　続いて、カラム処理部１３の機能部の一つであるアナログ－デジタル変換部の基本構成例について説明する。図３は、本技術の実施の形態における撮像素子１０のアナログ－デジタル変換部の基本構成例を示すブロック図である。図３には、アナログ－デジタル変換部の周辺回路部についても図示している。
　カラム処理部１３の機能部の一つであるアナログ－デジタル変換部５０は、タイミング制御部１６から供給されるタイミング制御信号に基づいて、画素アレイ部１１の各画素２０から信号線３２を通して供給されてくるアナログの画素信号を取得し、順次、デジタルの画素信号に変換する。
　アナログ－デジタル変換部５０は、画素アレイ部１１の各画素２０に対応して設けられた複数のアナログ－デジタル変換回路５１によって構成されている。本技術の実施の形態における撮像素子１０では、アナログ－デジタル変換回路５１として、例えば、参照信号比較型のアナログ－デジタル変換回路の一例である、所謂、シングルスロープ型アナログ－デジタル変換回路が用いられている。
　シングルスロープ型アナログ－デジタル変換回路を用いるアナログ－デジタル変換部５０においては、時間の経過とともに所定の傾斜を持って線形に変化する（例えば、単調減少する）傾斜状波形の参照信号、所謂、ランプ波の参照信号ＲＡＭＰが、アナログ－デジタル変換の際の基準信号として用いられる。ランプ波の参照信号ＲＡＭＰは、参照信号生成部６０において、タイミング制御部１６から供給されるタイミング制御信号に基づいて生成される。参照信号生成部６０については、例えば、デジタル－アナログ変換回路を用いて構成することができる。
　アナログ－デジタル変換回路５１は、コンパレータ５２およびカラムカウンタ５３を有し、画素アレイ部１１の画素２０毎に設けられた構成となっている。
　コンパレータ５２は、画素アレイ部１１の各画素２０から信号線３２を通して供給されてくるアナログの画素信号Ｖsigを比較入力とし、参照信号生成部６０で生成されるランプ波の参照信号ＲＡＭＰを基準入力として両信号を比較する。そして、例えば、ランプ波の参照信号ＲＡＭＰがアナログの画素信号Ｖsigの電圧値を超えるタイミングで、その旨を知らせる信号（比較結果）Ｖcoを出力する。これにより、コンパレータ５２は、アナログの画素信号Ｖsigの信号レベルに応じた、具体的には、信号レベルの大きさに対応したパルス幅を持つパルス信号を比較結果Ｖcoとして出力する。
　カラムカウンタ５３には、コンパレータ５２に対するランプ波の参照信号ＲＡＭＰの供給開始タイミングと同じタイミングで、タイミング制御部１６からクロック信号ＣＬＫが与えられる。カラムカウンタ５３は、クロック信号ＣＬＫに同期してカウント動作を行うことによって、コンパレータ５２の出力パルスのパルス幅の期間、即ち、比較動作の開始から比較動作の終了までの期間を計測する。カラムカウンタ５３のカウント結果（カウント値）は、アナログの画素信号Ｖsigをデジタル化したデジタル値として、水平走査部１４へ供給される。
　上述したように、シングルスロープ型アナログ－デジタル変換回路５１を有するアナログ－デジタル変換部５０では、画素２０から出力されるアナログの画素信号Ｖsigと、参照信号生成部６０で生成されるランプ波の参照信号ＲＡＭＰとの比較が行われる。そして、比較開始から、アナログの画素信号Ｖsigとランプ波の参照信号ＲＡＭＰとの大小関係が変化するタイミング（即ち、コンパレータ５２の出力が反転するタイミング）までの時間情報からデジタル値を得ることができる。
　＜２．本技術の実施の形態におけるノイズ補正回路＞
　上述のＣＭＯＳイメージセンサ等の撮像素子１０においては、画素２０の特性上、画素２０内の各ノード間につく寄生容量や信号増幅部２５を経由して信号線３２に伝搬する画素電源のノイズ（以下、単に電源ノイズと記述する場合がある）が存在する。この画素電源のノイズが信号線３２を通して、アナログ－デジタル変換回路５１のコンパレータ５２に入力すると、アナログ－デジタル変換における変換誤差を生じさせ、正確な画素値が得られなくなるために、撮像画像の画質の低下を招く一因となる。
　この画素電源のノイズを除去する技術として、当該ノイズに対して位相を反転した逆相の補正信号を生成し、参照信号ＲＡＭＰに重畳する技術（例えば、特許文献１参照。）が知られている。この従来技術では、例えば、参照信号生成部６０の電源が画素２０と同じ画素電源に接続されている場合、参照信号生成部６０のＰＳＲＲ（電源電圧変動除去比）が不十分であると、その影響をキャンセルできなくなってしまう可能性がある。
　例えば、相対的に低い周波数帯域では、画素電源のノイズの伝搬が画素２０の回路を経由して伝わる成分が支配的であるとき、それらの成分については、上記の逆相出力のノイズ補正回路でキャンセルすることができる。これに対し、相対的に高い周波数帯域では、参照信号生成部６０を経由して画素電源のノイズがコンパレータ５２に伝搬する成分の方が支配的になってしまう場合がある。そして、参照信号生成部６０を通じた画素電源のノイズの伝搬成分が当該ノイズに対して位相が反転している場合（図４参照）には、ノイズ補正回路の出力位相と同じになってしまうために、ノイズ補正回路は画素電源のノイズを強める方向に働くことになり、電源ノイズを打ち消すことができなくなってしまう可能性がある。
　以下に、本技術の実施の形態における撮像素子２０において、相対的に低い周波数帯域だけでなく、相対的に高い周波数帯域についても画素電源のノイズを補正する、好ましくは、打ち消すことができるノイズ補正回路の具体的な実施例について説明する。
［２－１．実施例１］
　本技術の実施の形態における実施例１は、画素電源のノイズを除去するノイズ補正回路７０として、低域の補正回路および高域の補正回路の２つの補正回路を有する例である。なお、低域の補正回路は、請求の範囲に記載の第１の補正回路の一例であり、高域の補正回路は、請求の範囲に記載の第２の補正回路の一例である。
　図４は、本技術の実施の形態における実施例１に係るノイズ補正回路７０の構成例を示す回路図である。図４には、ノイズ補正回路７０に関連する回路部、即ち、画素アレイ部１１、参照信号生成部６０、および、コンパレータ５２についても図示している。
　実施例１では、参照信号生成部６０として、例えば、直列に接続された可変電流源６１および抵抗素子６２によって構成されるデジタル－アナログ変換回路（ＤＡＣ）を用いる場合を例示している。参照信号生成部６０では、可変電流源６１によって電流値が制御され、その電流値の電流が抵抗素子６２に流れることよって電圧を発生させる。ここで発生する電圧は、時間の経過とともに所定の傾斜を持って線形に変化するランプ波（傾斜状波形）の参照信号ＲＡＭＰである。これらの点については、後述する実施例においても同様である。
　また、実施例１では、コンパレータ５２として、例えば、画素電源の電圧よりも低い電圧を動作電圧とする超低電圧コンパレータを用いる場合を例示している。超低電圧コンパレータからなるコンパレータ５２は、コンパレータ本体部５２１、入力容量切替部５２２、および、容量素子５２３を有する構成となっている。
　入力容量切替部５２２は、画素２０から出力されるアナログの画素信号Ｖsigと、参照信号生成部６０で生成されるランプ波の参照信号ＲＡＭＰとを取り込み、コンパレータ本体部５２１の正相（＋）入力とする。容量素子５２３は、例えば接地レベルを基準電圧として保持し、コンパレータ本体部５２１の逆相（－）入力とする。
　上述したように、参照信号生成部６０としてデジタル－アナログ変換回路を用い、コンパレータ５２として超低電圧コンパレータを用いる本技術の実施の形態における撮像素子１０は、ノイズ補正回路７０として、低域の補正回路７１および高域の補正回路７２の２つの補正回路を有している。
　低域の補正回路７１および高域の補正回路７２は、画素２０と同じ電源（画素電源）を動作電源としており、画素電源の変動に応じた電流を出力する。低域の補正回路７１および高域の補正回路７２の各出力端は、参照信号生成部６０の出力端、即ち、ランプ波の参照信号ＲＡＭＰを出力する出力端に接続されている。低域の補正回路７１および高域の補正回路７２から出力される電流は、参照信号生成部６０の抵抗素子６２に流れ込むことによって電圧信号に変換される。
　低域の補正回路７１は、画素電源のノイズについて、相対的に低い周波数帯域を補正する第１の補正信号を生成する。具体的には、低域の補正回路７１は、画素電源の変動に対して逆相の信号を第１の補正信号として生成する。高域の補正回路７２は、第１の補正信号と出力極性が異なり、画素電源のノイズについて、相対的に高い周波数帯域を補正する第２の補正信号を生成する。具体的には、高域の補正回路７２は、画素電源の変動に対して同相の信号を第２の補正信号として生成する。
　画素電源が変動した場合、画素２０を経由してコンパレータ５２に画素電源のノイズが入力される。具体的には、相対的に低い周波数帯域では、コンパレータ５２への画素電源のノイズの伝搬において、画素２０の回路を経由して伝わる成分が支配的である。そして、コンパレータ５２に入力される電源変動成分は、画素電源のノイズに対して同じ位相（同相）の関係になっている。この画素電源のノイズを補正する、好ましくは、打ち消すためには、コンパレータ５２の入力容量切替部５２２における画素信号Ｖsigの入力側と逆側に（即ち、参照信号ＲＡＭＰの入力側に）、画素電源のノイズに対して位相が反転した逆相の信号を入力することが必要になる。この逆相の信号が低域の補正回路７１によって第１の補正信号として生成され、この第１の補正信号が参照信号ＲＡＭＰに重畳されることにより、相対的に低い周波数帯域の画素電源のノイズを補正する、好ましくは、打ち消すことができる。
　さらに、参照信号生成部６０の電源が画素電源に接続される場合、参照信号生成部６０を経由してコンパレータ５２に電源ノイズ成分が入力されることもある。具体的には、相対的に高い周波数帯域では、画素電源のノイズが参照信号生成部６０を経由してコンパレータ５２に伝搬する成分の方が支配的になってしまう場合がある。
　この参照信号生成部６０を経由してコンパレータ５２に伝搬する画素電源のノイズ成分が画素電源の変動成分に対して反転した逆相の場合を考えると、このノイズ成分と第１の補正信号の位相は同じ逆相となっており、打ち消すことができなくなってしまう。従って、参照信号生成部６０経由でコンパレータ５２に伝搬するノイズ成分を補正する、好ましくは、打ち消すためには、正相の信号を出力する補正回路が必要となる。
　そのために、実施例１に係るノイズ補正回路７０は、低域の補正回路７１に加えて、高域の補正回路７２を備える構成となっている。そして、正相の信号が高域の補正回路７２によって第２の補正信号として生成され、この第２の補正信号が参照信号ＲＡＭＰに重畳されることにより、相対的に高い周波数帯域の画素電源のノイズを補正する、好ましくは、打ち消すことができる。
　上述したように、実施例１に係るノイズ補正回路７０によれば、低域の補正回路７１に加えて、高域の補正回路７２を備えることで、相対的に低い周波数帯域だけでなく、相対的に高い周波数帯域についても画素電源のノイズを補正する、好ましくは、打ち消すことができるため、より高画質の撮像画像を得ることができる。
　低域の補正回路７１および高域の補正回路７２の具体的な回路構成の詳細については後述する。
　図５は、実施例１に係るノイズ補正回路７０による補正の効果を模式的に示した図である。図５におけるａは、画素電源のノイズの影響度、具体的には、周波数に対するＰＳＲＲ（電源電圧変動除去比）を示している。図５におけるｂは、周波数に対する補正ゲインを示している。
　相対的に低い周波数帯域においては、図５におけるａに実線で示すように、画素２０を経由したノイズ成分が支配的である。このノイズ成分に対して逆相の第１の補正信号を生成することができ、ゲインや周波数特性が調整された低域の補正回路７１により、図５におけるｂに実線で示すように、相対的に低い周波数帯域の画素電源のノイズを補正する、好ましくは、打ち消すことができる。
　相対的に高い周波数帯域においては、図５におけるａに破線で示すように、参照信号生成部６０を経由したノイズ成分が支配的になっている。このノイズ成分に対して同相の第２の補正信号を生成することができ、ゲインや周波数特性が調整された高域の補正回路７２により、図５におけるｂに破線で示すように、相対的に高い周波数帯域の画素電源のノイズを補正する、好ましくは、打ち消すことができる。
（低域の補正回路）
　図６は、実施例１に係るノイズ補正回路７０における低域の補正回路７１の一回路例を示す回路図である。
　図６に示すように、低域の補正回路７１は、バイアス生成部７１１、電圧電流変換部７１２、および、ゲイン調整部７１３を備えている。
　バイアス生成部７１１は、２個のｎＭＯＳ（ｎチャネルのＭＯＳ）トランジスタ７１１１，７１１２、２個の抵抗素子７１１３７１_1４、１個の定電流源７１１５、および、１個のｐＭＯＳ（ｐチャネルのＭＯＳ）トランジスタ７１１６を有する回路構成となっている。
　ｎＭＯＳトランジスタ７１１１とｎＭＯＳトランジスタ７１１２とは、ゲート電極が共通に接続され、ｎＭＯＳトランジスタ７１１１ではゲート電極とドレイン電極とが共通に接続されることによってカレントミラー回路を構成している。
　抵抗素子７１１３７１_1４は、ｎＭＯＳトランジスタ７１１１，７１１２の各ソース電極と低電位側電源との間に接続されている。定電流源７１１５は、ｎＭＯＳトランジスタ７１１１のドレイン電極と画素電源との間に接続されている。ｐＭＯＳトランジスタ７１１６は、ｎＭＯＳトランジスタ７１１２のドレイン電極と画素電源との間に接続されるとともに、ゲート電極とドレイン電極とが共通に接続されている。
　上述の構成のバイアス生成部７１１は、電圧電流変換部７１２およびゲイン調整部７１３の２つの機能ブロック部におけるＭＯＳトランジスタの動作点を決めるために備えられている。
　電圧電流変換部７１２は、３個のスイッチ素子ＳＷ１～ＳＷ３、４個の容量素子７１２１～７１２４、１個のｎＭＯＳトランジスタ７１２５、３個のｐＭＯＳトランジスタ７１２６～７１２８、および、１個の抵抗素子７１２９を有する回路構成となっている。
　スイッチ素子ＳＷ１，ＳＷ２の各一端は、ｎＭＯＳトランジスタ７１１１，７１１２のゲート共通接続ノードに接続されている。スイッチ素子ＳＷ１の一端は、ｐＭＯＳトランジスタ７１１６のゲート－ドレイン共通接続ノードに接続されている。
　ｐＭＯＳトランジスタ７１２６、ｎＭＯＳトランジスタ７１２５、および、抵抗素子７１２９は、画素電源と低電位側電源との間に直列に接続されている。ｐＭＯＳトランジスタ７１２６のゲート電極は、スイッチ素子ＳＷ３の他端に接続されている。容量素子７１２２は、画素電源とｐＭＯＳトランジスタ７１２６のゲート電極との間に接続されている。ｎＭＯＳトランジスタ７１２５のゲート電極は、スイッチ素子ＳＷ１の他端に接続されている。ｎＭＯＳトランジスタ７１２５のゲート電極には、容量素子７１２１を介して画素電源が供給される。
　ｐＭＯＳトランジスタ７１２７，７１２８の各ゲート電極は、互いに共通に接続されるとともに、ｐＭＯＳトランジスタ７１２６およびｎＭＯＳトランジスタ７１２５のドレイン共通接続ノードに接続されている。ｐＭＯＳトランジスタ７１２８は、トランジスタサイズが可変な構成となっている。容量素子７１２３は、容量値が可変な可変容量素子であり、画素電源とｐＭＯＳトランジスタ７１２６およびｎＭＯＳトランジスタ７１２５のドレイン共通接続ノードとの間に接続されている。容量素子７１２４は、スイッチ素子ＳＷ２の他端と低電位側電源との間に接続されている。
　上述の構成の電圧電流変換部７１２は、画素電源の電圧の変動を電流に変換して出力する。この電圧電流変換部７１２において、可変容量素子からなる容量素子７１２３の容量値を調整することで、低域の補正回路７１のカットオフ周波数が調整できるようになっている。変換された電流は、ゲイン調整部７１３に供給される。
　ゲイン調整部７１３は、１個のｎＭＯＳトランジスタ７１３１、２個のｐＭＯＳトランジスタ７１３４，７１３５、および、１個の抵抗素子７１３６を有する回路構成となっている。
　ｎＭＯＳトランジスタ７１３１は、トランジスタサイズが可変であり、ゲート電極がスイッチ素子ＳＷ２の他端に接続されるとともに、ドレイン電極がｐＭＯＳトランジスタ７１２８のドレイン電極に接続されている。抵抗素子７１３６は、ｎＭＯＳトランジスタ７１３１のソース電極と低電位側電源との間に接続されている。すなわち、ｎＭＯＳトランジスタ７１３１および抵抗素子７１３６は、互いに直列に接続されている。
　ｐＭＯＳトランジスタ７１３４とｐＭＯＳトランジスタ７１３５とは、トランジスタサイズが可変であり、ゲート電極が共通に接続され、ｐＭＯＳトランジスタ７１３４ではゲート電極とドレイン電極とが共通に接続されることによってカレントミラー回路を構成している。ｐＭＯＳトランジスタ７１３４，７１３５の各ソース電極は、画素電源に接続されている。また、ｐＭＯＳトランジスタ７１３４のドレイン電極は、ｎＭＯＳトランジスタ７１３１のドレイン電極に接続されている。
　ｐＭＯＳトランジスタ７１３５のドレイン電極は、ゲイン調整部７１３の出力端（即ち、低域の補正回路７１の出力端）となる。これにより、ｐＭＯＳトランジスタ７１３５のドレイン電極から、低域の補正回路７１で生成された第１の補正信号を導出することができる。
　上述の構成のゲイン調整部７１３は、電圧電流変換部７１２から、画素電源の電圧の変動を電流に変換して出力されるとき、当該電流を増幅または減衰することによってゲイン調整を行い、出力する。増幅または減衰は、ｐＭＯＳトランジスタ７１３４，７１３５からなるカレントミラー回路のカレントミラー比を調整することによって実現できる。
（高域の補正回路）
　図７は、実施例１に係るノイズ補正回路７０における高域の補正回路７２の一回路例を示す回路図である。
　図７に示すように、高域の補正回路７２は、低域の補正回路７１におけるバイアス生成部７１１、電圧電流変換部７１２、および、ゲイン調整部７１３に加えて、ハイパスフィルタ（ＨＰＦ）７１４を備えている。バイアス生成部７１１および電圧電流変換部７１２の回路構成については、低域の補正回路７１と同じである。
　ゲイン調整部７１３は、ｎＭＯＳトランジスタ７１３１、ｐＭＯＳトランジスタ７１３４，７１３５、および、抵抗素子７１３６に加えて、２個のｎＭＯＳトランジスタ７１３２，７１３３を有する回路構成となっている。ｎＭＯＳトランジスタ７１３２とｎＭＯＳトランジスタ７１３３とは、ゲート電極が共通に接続され、ｎＭＯＳトランジスタ７１３２ではゲート電極とドレイン電極とが共通に接続されることによってカレントミラー回路を構成している。ｎＭＯＳトランジスタ７１３２，７１３３の各ソース電極は、低電位側電源に接続されている。ｎＭＯＳトランジスタ７１３２は、ｎＭＯＳトランジスタ７１３１および抵抗素子７１３６の直列接続回路に対して並列に接続されている。
　ハイパスフィルタ（ＨＰＦ）７１４は、抵抗素子７１４１および容量素子７１４２を有する回路構成となっている。抵抗素子７１４１は、抵抗値が可変な可変抵抗素子であり、ｐＭＯＳトランジスタ７１３５のドレイン電極と低電位側電源との間に接続されている。容量素子７１４２は、その一端がｐＭＯＳトランジスタ７１３５のドレイン電極に接続されている。そして、容量素子７１４２の他端が、ハイパスフィルタ７１４の出力端（即ち、低域の補正回路７１の出力端）となる。これにより、容量素子７１４２の他端から、高域の補正回路７２で生成された第２の補正信号を導出することができる。
　以上説明した低域の補正回路７１および高域の補正回路７２は、それぞれ、ゲインを調整する機能を有している。これは、画素電源のノイズの伝搬特性（ＰＳＲＲ：電源電圧変動除去比）に応じた調整を行うためである。例えば、ＰＳＲＲが大きければ、ノイズ伝搬の影響が大きくなるため、そのノイズ成分の大きさに応じて第１の補正信号および第２の補正信号を調整する必要がある。図６に示す低域の補正回路７１、および、図７に示す高域の補正回路７２において、ゲイン調整部７１３のｐＭＯＳトランジスタ７１３４，７１３５からなるカレントミラー回路のカレントミラー比を調整することにより、ゲイン調整を行うことができる。
　また、図６に示す低域の補正回路７１は、周波数特性を調整する機能を有している。この周波数特性の調整は、可変容量素子からなる容量素子７１２３の容量値を調整することによって行うことができる。ＰＳＲＲの特性は周波数によって変化し、画素２０経由のノイズ成分は周波数が一定以上の領域では、低い周波数側から見て徐々に小さくなっていく。第１の補正信号はその特性に合わせて減衰特性を調整する必要がある。容量素子７１２３の容量値の大きさを変えることにより、周波数特性を調整することができる。容量素子７１２３の容量値を大きくすると、低い周波数側から見て減衰が始まる周波数（カットオフ周波数）を低くすることができる。このように、周波数特性を調整する機能を有することで、画素２０経由の画素電源のノイズ成分の特性に合わせて周波数特性を調整することができる。
　また、図７に示す高域の補正回路７２も、周波数特性を調整する機能を有している。この周波数特性の調整は、ハイパスフィルタ７１４の可変抵抗素子からなる抵抗素子７１４１の抵抗値を調整することによって行うことができる。参照信号生成部６０経由のノイズ成分は周波数が一定以下の領域では、高い周波数側から見て徐々に小さくなっていく。第２の補正信号はその特性に合わせて減衰特性を調整する必要がある。抵抗素子７１４１の抵抗値を大きくすると、高い周波数側から見て減衰が始まる周波数（カットオフ周波数）を低くすることができる。このように、周波数特性を調整する機能を有することで、参照信号生成部６０経由の画素電源のノイズ成分の特性に合わせて周波数特性を調整することができる。
　低域の補正回路７１および高域の補正回路７２におけるゲイン調整や、周波数特性の調整については、設計段階やチップ評価段階で行われることになる。
［２－２．実施例２］
　本技術の実施の形態における実施例２は、コンパレータ５２の電源ノイズを除去する例である。ノイズ補正回路７０として、低域の補正回路７１および高域の補正回路７２の２つの補正回路を有する点では、実施例１と同じである。
　図８は、本技術の実施の形態における実施例２に係るノイズ補正回路７０の構成例を示す回路図である。図８には、ノイズ補正回路７０に関連する回路部、即ち、画素アレイ部１１、参照信号生成部６０、および、コンパレータ５２についても図示している。
　実施例１では、低域の補正回路７１および高域の補正回路７２が画素２０と同じ電源を動作電源としているのに対して、実施例２では、低域の補正回路７１および高域の補正回路７２は、コンパレータ５２と同じ電源を動作電源としており、当該電源の変動に応じた電流を出力する。
　低域の補正回路７１および高域の補正回路７２の各出力端は、参照信号生成部６０の出力端、即ち、ランプ波の参照信号ＲＡＭＰを出力する出力端に接続されている。低域の補正回路７１および高域の補正回路７２から出力される電流は、参照信号生成部６０の抵抗素子６２に流れ込むことによって電圧信号に変換される。
　入力容量切替部５２２を備えたコンパレータ５２は、当該コンパレータ５２の電源ノイズの影響を大きく受ける可能性がある。画素２０の信号レベルによってコンパレータ５２の出力が反転するタイミングでコンパレータ５２に供給される電源電圧が変動してしまうと、その比較判定結果に誤りが生ずる可能性がある。その影響を排除するために、実施例２に係るノイズ補正回路７０は、コンパレータ５２と同じ電源を動作電源とする低域の補正回路７１および高域の補正回路７２を備えている。
　コンパレータ５２の電源ノイズによる影響を排除するための補正信号（キャンセル信号）の適切な出力位相は、相対的に低い周波数帯域と相対的に高い周波数帯域とで異なる場合がある。従って、実施例１の場合と同様に、低域の補正回路７１から出力される第１の補正信号と、高域の補正回路７２から出力される第２の補正信号とで位相が違うように構成されている。
　実施例２に係るノイズ補正回路７０における低域の補正回路７１および高域の補正回路７２の回路構成は、実施例１に係るノイズ補正回路７０における低域の補正回路７１および高域の補正回路７２の回路構成と同じである。
　上述の実施例２に係るノイズ補正回路７０によれば、コンパレータ５２と同じ電源を動作電源とする低域の補正回路７１および高域の補正回路７２で生成された第１の補正信号および第２の補正信号を参照信号ＲＡＭＰに重畳することで、コンパレータ５２の電源ノイズを補正、好ましくは、打ち消すことができる。これにより、コンパレータ５２の比較判定結果に、コンパレータ５２の電源ノイズに起因する誤りが生じないようにすることができる。
［２－３．実施例３］
　本技術の実施の形態における実施例３は、実施例１の変形例であり、低域の補正回路７１および高域の補正回路７２のそれぞれが一対の補正回路からなる例である。
　図９は、本技術の実施の形態における実施例３に係るノイズ補正回路７０の構成例を示す回路図である。図９には、ノイズ補正回路７０に関連する回路部、即ち、画素アレイ部１１、参照信号生成部６０、および、コンパレータ５２についても図示している。
　図９に示すように、実施例３に係るノイズ補正回路７０において、低域の補正回路７１は、逆相の補正回路７１_1および同相の補正回路７１_2を一対の補正回路として有し、高域の補正回路７２は、同相の補正回路７２_1および逆相の補正回路７２_2を一対の補正回路として有している。
　低域の補正回路７１において、逆相の補正回路７１_1は、実施例１における低域の補正回路７１と同様に、画素電源の変動成分に対して逆相の補正信号を生成し、同相の補正回路７１_2は、画素電源の変動成分に対して同相の補正信号を生成する。すなわち、逆相の補正回路７１_1および同相の補正回路７１_2は、互いに位相が反転した一対の補正信号を生成する。
　逆相の補正回路７１_1の回路構成については、画素電源の変動に対して逆相の補正信号を生成する訳であることから、図６に示す低域の補正回路７１の回路構成とすることができる。同相の補正回路７１_2の回路構成については、図１０に示す回路構成とすることができる。図１０に示すように、同相の補正回路７１_2のゲイン調整部７１３について、図７に示す高域の補正回路７２におけるゲイン調整部７１３と同じ回路構成とすることで、画素電源の変動成分に対して同相の補正信号を生成することができる。
　高域の補正回路７２において、同相の補正回路７２_1は、実施例１における高域の補正回路７２と同様に、画素電源の変動成分に対して同相の補正信号を生成し、逆相の補正回路７２_2は、画素電源の変動成分に対して逆相の補正信号を生成する。すなわち、同相の補正回路７２_1および逆相の補正回路７２_2は、互いに位相が反転した一対の補正信号を生成する。
　同相の補正回路７２_1の回路構成については、画素電源の変動に対して同相の補正信号を生成する訳であることから、図７に示す高域の補正回路７２の回路構成とすることができる。逆相の補正回路７２_2の回路構成については、図１１に示す回路構成とすることができる。図１１に示すように、逆相の補正回路７２_2のゲイン調整部７１３について、ｎＭＯＳトランジスタ７１３１のドレイン電極とｐＭＯＳトランジスタ７１３４のドレイン電極とを電気的に接続することで、画素電源の変動成分に対して逆相の補正信号を生成することができる。
　実施例１では、画素２０を経由した電源ノイズの同相成分の影響が大きいとし、低域の補正回路７１を用いて電源ノイズに対して逆相の補正信号を生成して、電源ノイズを補正するとしたが、実際には、電源ノイズの同相成分の影響が大きいと言えない場合がある。このような場合には、相対的に低い周波数帯域について、逆相の補正回路７１_1と同相の補正回路７１_2とを併用する。これにより、電源ノイズの同相成分の影響が大きいと言えない場合であっても電源ノイズを補正することができる。
　同様に、実施例１では、高域の補正回路７２が電源ノイズに対して同相の補正信号を生成して、電源ノイズを補正するとしたが、実際には、想定と違う位相の電源ノイズの影響が生じる場合がある。このような場合には、相対的に高い周波数帯域について、同相の補正回路７２_1と逆相の補正回路７２_2とを併用する。これにより、想定と違う位相の電源ノイズの影響が生じる場合であっても電源ノイズを補正することができる。
　近年、画素２０や参照信号生成部６０の回路構成が複雑化する傾向があり、電源ノイズの影響も複雑になってきている。このような状況下であっても、実施例３に係るノイズ補正回路７０によれば、低域の補正回路７１および高域の補正回路７２のそれぞれが同相および逆相の一対の補正信号を選択的に生成する一対の補正回路を有することで、画素２０や参照信号生成部６０の回路構成が複雑化する傾向にあっても、その複雑なノイズの影響に対して容易に対応することができる。
［２－４．実施例４］
　本技術の実施の形態における実施例４は、実施例３の変形例であり、低域の補正回路７１および高域の補正回路７２が生成する補正信号について、各補正回路において同相／逆相の切り替えが可能な回路構成の例である。
　補正信号の同相／逆相の切り替えは、低域の補正回路７１および高域の補正回路７２において、ゲイン調整部７１３で実行される。すなわち、低域の補正回路７１および高域の補正回路７２の各ゲイン調整部７１３は、生成する補正信号について同相／逆相の切り替えが可能な機能を有している。
　図１２は、実施例４に係るノイズ補正回路７０における低域の補正回路７１の一回路例を示す回路図である。
　実施例４に係るノイズ補正回路７０において、低域の補正回路７１におけるゲイン調整部７１３は、生成する補正信号の位相について、同相または逆相を選択できるようになっている。
　具体的には、図１２に示すように、低域の補正回路７１におけるゲイン調整部７１３は、３個のスイッチ素子ＳＷ１１～ＳＷ１３を有している。スイッチ素子ＳＷ１１は、ｐＭＯＳトランジスタ７１２８およびｎＭＯＳトランジスタ７１３１の各ドレイン電極が共通に接続されたノードＮ１と、ｐＭＯＳトランジスタ７１３４のドレイン電極が繋がるノードＮ２との間に接続されている。スイッチ素子ＳＷ１２は、ノードＮ１とｎＭＯＳトランジスタ７１３２のドレイン電極との間に接続されている。スイッチ素子ＳＷ１３は、ノードＮ２とｎＭＯＳトランジスタ７１３３のドレイン電極との間に接続されている。
　上述の構成の低域の補正回路７１のゲイン調整部７１３において、スイッチ素子ＳＷ１２，ＳＷ１３をオフ（開）状態とし、スイッチ素子ＳＷ１１のみオン（閉）状態にすると、電気的に、図１０に示す回路構成と同じになる。このときは、画素電源の変動成分に対して同相の補正信号を生成することができる。また、スイッチ素子ＳＷ１１をオフ状態とし、スイッチ素子ＳＷ１２，ＳＷ１３を共にオン状態にすると、電気的に、図６に示す回路構成と同じになる。このときは、画素電源の変動成分に対して逆相の補正信号を生成することができる。
　図１３は、実施例４に係るノイズ補正回路７０における高域の補正回路７２の一回路例を示す回路図である。
　実施例４に係るノイズ補正回路７０において、高域の補正回路７２におけるゲイン調整部７１３は、生成する補正信号の位相について、同相または逆相を選択できるようになっている。
　具体的には、高域の補正回路７２におけるゲイン調整部７１３は、低域の補正回路７１におけるゲイン調整部７１３と同様の回路構成となっている。すなわち、図１３に示すように、高域の補正回路７２におけるゲイン調整部７１３は、３個のスイッチ素子ＳＷ１１～ＳＷ１３を有している。スイッチ素子ＳＷ１１は、ノードＮ１とノードＮ２との間に接続されている。スイッチ素子ＳＷ１２は、ノードＮ１とｎＭＯＳトランジスタ７１３２のドレイン電極との間に接続されている。スイッチ素子ＳＷ１３は、ノードＮ２とｎＭＯＳトランジスタ７１３３のドレイン電極との間に接続されている。
　上述の構成の高域の補正回路７２のゲイン調整部７１３において、スイッチ素子ＳＷ１２，ＳＷ１３をオフ状態とし、スイッチ素子ＳＷ１１のみオン状態にすると、電気的に、図１１に示す回路構成と同じになる。このときは、画素電源の変動成分に対して逆相の補正信号を生成することができる。また、スイッチ素子ＳＷ１１をオフ状態とし、スイッチ素子ＳＷ１２，ＳＷ１３を共にオン状態にすると、電気的に、図７に示す回路構成と同じになる。このときは、画素電源の変動成分に対して同相の補正信号を生成することができる。
　実施例３に係るノイズ補正回路７０では、同相および逆相の一対の補正信号を選択的に生成するために、低域の補正回路７１および高域の補正回路７２のそれぞれが一対の補正回路を有する構成となっていた。これに対し、実施例４に係るノイズ補正回路７０によれば、１つの回路（低域の補正回路７１／高域の補正回路７２）で、スイッチ素子ＳＷ１１，ＳＷ１２，ＳＷ１３のオン／オフ制御のみによって補正信号について同相／逆相を切り替える機能を実現することができる。これにより、画素２０や参照信号生成部６０の回路構成が複雑化する傾向にあっても、その複雑なノイズの影響に対して、１つの回路（低域の補正回路７１および高域の補正回路７２のそれぞれの回路）において、スイッチ素子ＳＷ１１，ＳＷ１２，ＳＷ１３のオン／オフ制御のみによって容易に対応することができる。
　＜３．アナログ－デジタル変換部におけるコンパレータの他の回路例＞
　上述の実施の形態では、アナログ－デジタル変換部５０におけるコンパレータ５２として、入力容量切替部５２２を有する超低電圧コンパレータを用いる場合を例に挙げて説明したが、本技術は、超低電圧コンパレータを用いる場合に限定されるものではない。以下に、超低電圧コンパレータ以外に用いることができるコンパレータの他の回路例について、回路例１および回路例２として例示する。
［３－１．回路例１］
　図１４は、回路例１に係るコンパレータ５２Ａの回路構成例を示す回路図である。
　図１４に示すように、回路例１に係るコンパレータ５２Ａは、差動アンプ８１、第１の容量素子８２、第２の容量素子８３、第１のスイッチ素子８４、および、第２のスイッチ素子８５を備えている。差動アンプ８１は、ｎＭＯＳトランジスタ８１１，８１２、電流源８１３、および、ｐＭＯＳトランジスタ８１４，８１５から構成されている。
　差動アンプ８１において、ｎＭＯＳトランジスタ８１１およびｎＭＯＳトランジスタ８１２は、ソース電極が共通に接続されて差動動作をなす差動対を構成している。電流源８１３は、ｎＭＯＳトランジスタ８１１およびｎＭＯＳトランジスタ８１２のソース共通接続ノードと基準電位ノードとの間に接続されている。ｐＭＯＳトランジスタ８１４は、ゲート電極とドレイン電極とが共通に接続されたダイオード接続の構成となっており、ｎＭＯＳトランジスタ８１１に対して直列に接続されている。すなわち、ｐＭＯＳトランジスタ８１４およびｎＭＯＳトランジスタ８１１の各ドレイン電極が共通に接続されている。
　ｐＭＯＳトランジスタ８１５は、ｎＭＯＳトランジスタ８１２に対して直列に接続されている。すなわち、ｐＭＯＳトランジスタ８１５およびｎＭＯＳトランジスタ８１２の各ドレイン電極が共通に接続されている。そして、ｐＭＯＳトランジスタ８１４およびｐＭＯＳトランジスタ８１５は、ゲート電極が共通に接続されることで、カレントミラー回路を構成している。
　第１の容量素子８２は、一端が参照信号生成部６０の出力端に接続され、他端がｎＭＯＳトランジスタ８１１のゲート電極に接続されている。これにより、参照信号生成部６０で生成された参照信号ＲＡＭＰが、第１の容量素子８２を経由してｎＭＯＳトランジスタ８１１のゲート電極に与えられることになる。
　第２の容量素子８３は、一端が画素２０からの信号を伝送する信号線３２に接続され、他端がｎＭＯＳトランジスタ８１２のゲート電極に接続されている。これにより、画素２０から出力される画素信号Ｖsigが、信号線３２および第２の容量素子８３を経由してｎＭＯＳトランジスタ８１２のゲート電極に与えられることになる。
　第１のスイッチ素子８４は、ｎＭＯＳトランジスタ８１１のゲート電極とドレイン電極との間に接続されており、所定の制御信号によってオン／オフ制御が行われる。第２のスイッチ素子８５は、ｎＭＯＳトランジスタ８１２のゲート電極とドレイン電極との間に接続されており、所定の制御信号によってオン／オフ制御が行われる。
　上述の構成の回路例１に係るコンパレータ５２Ａについても、本技術の実施の形態におけるアナログ－デジタル変換部５０のコンパレータ５２として用いることができる。
［３－２．回路例２］
　図１５は、回路例２に係るコンパレータ５２Ｂの回路構成例を示す回路図である。
　図１５に示すように、回路例２に係るコンパレータ５２Ｂは、第１の容量素子９１、ｐＭＯＳトランジスタ９２、スイッチ素子９３、電流源９４、および、第２の容量素子９５を備えている。
　第１の容量素子９１は、一端が参照信号生成部６０の出力端に接続され、他端がｐＭＯＳトランジスタ９２のゲート電極に接続されている。これにより、参照信号生成部６０で生成された参照信号ＲＡＭＰが、第１の容量素子９１を経由してｐＭＯＳトランジスタ９２のゲート電極に与えられることになる。
　ｐＭＯＳトランジスタ９２は、ソース電極が画素２０からの信号を伝送する信号線３２に接続されている。これにより、画素２０から出力される画素信号Ｖsigが、信号線３２を経由してｐＭＯＳトランジスタ９２のソース電極に与えられることになる。
　スイッチ素子９３は、ｐＭＯＳトランジスタ９２のゲート電極とドレイン電極との間に接続され、所定の制御信号によってオン／オフ制御が行われる。
　電流源９４は、ｐＭＯＳトランジスタ９２のドレイン電極と基準電位ノードとの間に接続されている。第２の容量素子９５は、ｐＭＯＳトランジスタ９２のソース電極とドレイン電極との間に、即ち、ｐＭＯＳトランジスタ９２に対して並列に接続されている。
　上述の構成の回路例２に係るコンパレータ５２Ｂについても、本技術の実施の形態におけるアナログ－デジタル変換部５０のコンパレータ５２として用いることができる。
　＜４．変形例＞
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　＜５．電子機器への適用例＞
　以上説明した本技術の実施の形態に係る撮像素子については、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に撮像装置を用いる複写機などの撮像機能を備えた種々の電子機器に適用することができる。
［撮像装置の例］
　図１６は、本技術を適用した電子機器の一例である撮像装置の一構成例を示すブロック図である。
　本適用例に係る撮像装置１００は、被写体を撮像するための装置であり、レンズ群等を含む撮像光学系１０１、撮像部１０２、ＤＳＰ(Digital Signal Processor)回路１０３、表示部１０４、操作部１０５、記憶部１０６、および、電源部１０７を備える。これらは、バス１０８によって相互に接続される。撮像装置１００としては、例えば、デジタルスチルカメラなどのデジタルカメラの他、撮像機能を持つスマートフォンやパーソナルコンピュータ、車載カメラ等が想定される。
　撮像部１０２は、光電変換によって画素データを生成するものである。この撮像部１０２として、本技術の実施の形態における撮像素子を用いることができる。撮像部１０２には、入射光側に配された撮像光学系１０１によって、被写体からの光が集光されてその受光面に導かれる。撮像部１０２は、光電変換によって生成した画素データを後段のＤＳＰ回路１０３に供給する。
　ＤＳＰ回路１０３は、撮像部１０２からの画素データに対して所定の信号処理を実行するものである。表示部１０４は、画素データを表示するものである。表示部１０４としては、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネルが想定される。操作部１０５は、ユーザの操作に従って操作信号を生成するものである。記憶部１０６は、画素データなどの様々なデータを記憶するものである。電源部１０７は、撮像部１０２、ＤＳＰ回路１０３、および、表示部１０４などに電源を供給するものである。
　上記の構成の撮像装置１００において、撮像部１０２として、本技術の実施の形態における撮像素子を用いることにより、相対的に低い周波数帯域だけでなく、相対的に高い周波数帯域についても画素電源のノイズを補正する、好ましくは、打ち消すことができるために、より高画質の撮像画像を得ることができる。
　＜６．本技術の実施の形態の適用例＞
　上述の本技術の実施の形態は、以下に例示するように様々な技術に適用することができる。
　図１７は、本技術の実施の形態が適用される分野の例を示す図である。
　本技術の実施の形態における撮像装置は、例えば、デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置として用いられ得る。
　また、この撮像装置は、自動停止等の安全運転や運転者の状態の認識等のために自動車の周囲または車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置として用いられ得る。
　また、この撮像装置は、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ、冷蔵庫、エアーコンディショナ等の家電に供される装置として用いられ得る。
　また、この撮像装置は、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置として用いられ得る。
　また、この撮像装置は、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置として用いられ得る。
　また、この撮像装置は、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置として用いられ得る。
　また、この撮像装置は、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置として用いられ得る。
　また、この撮像装置は、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置として用いられ得る。
　＜７．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１９は、撮像部１２０３１の設置位置の例を示す図である。
　図１９では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、本開示に係る技術の実施の形態におけるノイズ補正回路を備える図１の撮像素子１０は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、相対的に低い周波数帯域だけでなく、相対的に高い周波数帯域についても画素電源のノイズを補正する、好ましくは、打ち消し、より高画質の撮像画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
　なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　＜７．本技術がとることができる構成＞
　なお、本技術は以下のような構成もとることができる。
（１）入射光に応じた画素信号を出力する画素と、
　時間の経過とともに所定の傾斜を持って線形に変化する傾斜状波形の参照信号を生成する参照信号生成部と、
　前記画素信号と前記参照信号とを比較するコンパレータを有し、前記画素信号に対してアナログ－デジタル変換を行うアナログ－デジタル変換回路と、
　前記参照信号に重畳することによって、前記画素に電力を供給する画素電源のノイズを補正するノイズ補正回路と
を具備し、
　前記ノイズ補正回路は、
　前記画素電源のノイズについて、相対的に低い周波数帯域を補正する第１の補正信号を生成する第１の補正回路と、
　前記第１の補正信号と出力極性が異なり、前記画素電源のノイズについて、相対的に高い周波数帯域を補正する第２の補正信号を生成する第２の補正回路と
を有する
撮像素子。
（２）前記第１の補正回路は、前記第１の補正信号として前記画素電源の変動成分に対して逆相の信号を生成し、
　前記第２の補正回路は、前記第２の補正信号として前記画素電源の変動成分に対して同相の信号を生成する
前記（１）に記載の撮像素子。
（３）前記第１の補正回路および前記第２の補正回路は、それぞれ、前記第１の補正信号および前記第２の補正信号の周波数特性を調整する機能を有している
前記（１）または（２）に記載の撮像素子。
（４）前記ノイズ補正回路は、前記コンパレータに電力を供給する電源のノイズを補正する
前記（１）に記載の撮像素子。
（５）前記第１の補正回路は、前記第１の補正信号として、互いに位相が反転した一対の信号を生成し、
　前記第２の補正回路は、前記第２の補正信号として、互いに位相が反転した一対の信号を生成する
前記（１）または（２）に記載の撮像素子。
（６）前記第１の補正回路および前記第２の補正回路は、それぞれ、互いに位相が反転した一対の信号を生成する一対の補正回路を有する
前記（５）に記載の撮像素子。
（７）前記第１の補正回路および前記第２の補正回路は、それぞれ、スイッチ素子のオン／オフ制御によって互いに位相が反転した一対の信号を生成する
前記（５）に記載の撮像素子。
（８）入射光に応じた画素信号を出力する画素と、
　時間の経過とともに所定の傾斜を持って線形に変化する傾斜状波形の参照信号を生成する参照信号生成部と、
　前記画素信号と前記参照信号とを比較するコンパレータを有し、前記画素信号に対してアナログ－デジタル変換を行うアナログ－デジタル変換回路と、
　前記参照信号に重畳することによって、前記画素に電力を供給する画素電源のノイズを補正するノイズ補正回路と
を具備し、
　前記ノイズ補正回路は、
　前記画素電源のノイズについて、相対的に低い周波数帯域を補正する第１の補正信号を出力する第１の補正回路と、
　前記第１の補正信号と出力極性が異なり、前記画素電源ノイズについて、相対的に高い周波数帯域を補正する第２の補正信号を出力する第２の補正回路と
を有する
撮像素子を有する電子機器。
　１０　撮像素子
　１１　画素アレイ部
　１２　垂直走査部
　１３　カラム処理部
　１４　水平走査部
　１５　デジタル信号演算部
　１６　タイミング制御部
　２０　画素（画素回路）
　２１　光電変換部
　２２　電荷転送部
　２３　電荷電圧変換部
　２４　電荷リセット部
　２５　信号増幅部
　２６　画素選択部
　３１　画素制御線
　３２　信号線
　３３　定電流源
　５０　アナログ－デジタル変換部
　５１　アナログ－デジタル変換回路
　５２，５２Ａ，５２Ｂ　コンパレータ
　５３　カラムカウンタ
　６０　参照信号生成部
　７０　ノイズ補正回路
　７１（７１_1，７１_2）　低域の補正回路
　７２（７２_1，７２_2）　高域の補正回路
　７１１　バイアス生成部
　７１２　電圧電流変換部
　７１３　ゲイン調整部
　７１４　ハイパスフィルタ（ＨＰＦ）
　ＳＷ１～ＳＷ３，ＳＷ１１～ＳＷ１３　スイッチ素子

Claims (8)

  1. 　入射光に応じた画素信号を出力する画素と、
    　時間の経過とともに所定の傾斜を持って線形に変化する傾斜状波形の参照信号を生成する参照信号生成部と、
    　前記画素信号と前記参照信号とを比較するコンパレータを有し、前記画素信号に対してアナログ－デジタル変換を行うアナログ－デジタル変換回路と、
    　前記参照信号に重畳することによって、前記画素に電力を供給する画素電源のノイズを補正するノイズ補正回路と
    を具備し、
    　前記ノイズ補正回路は、
    　前記画素電源のノイズについて、相対的に低い周波数帯域を補正する第１の補正信号を生成する第１の補正回路と、
    　前記第１の補正信号と出力極性が異なり、前記画素電源のノイズについて、相対的に高い周波数帯域を補正する第２の補正信号を生成する第２の補正回路と
    を有する
    撮像素子。
  2. 　前記第１の補正回路は、前記第１の補正信号として前記画素電源の変動成分に対して逆相の信号を生成し、
    　前記第２の補正回路は、前記第２の補正信号として前記画素電源の変動成分に対して同相の信号を生成する
    請求項１記載の撮像素子。
  3. 　前記第１の補正回路および前記第２の補正回路は、それぞれ、前記第１の補正信号および前記第２の補正信号の周波数特性を調整する機能を有している
    請求項１記載の撮像素子。
  4. 　前記ノイズ補正回路は、前記コンパレータに電力を供給する電源のノイズを補正する
    請求項１記載の撮像素子。
  5. 　前記第１の補正回路は、前記第１の補正信号として、互いに位相が反転した一対の信号を生成し、
    　前記第２の補正回路は、前記第２の補正信号として、互いに位相が反転した一対の信号を生成する
    請求項１記載の撮像素子。
  6. 　前記第１の補正回路および前記第２の補正回路は、それぞれ、互いに位相が反転した一対の信号を生成する一対の補正回路を有する
    請求項５記載の撮像素子。
  7. 　前記第１の補正回路および前記第２の補正回路は、それぞれ、スイッチ素子のオン／オフ制御によって互いに位相が反転した一対の信号を生成する
    請求項５記載の撮像素子。
  8. 　入射光に応じた画素信号を出力する画素と、
    　時間の経過とともに所定の傾斜を持って線形に変化する傾斜状波形の参照信号を生成する参照信号生成部と、
    　前記画素信号と前記参照信号とを比較するコンパレータを有し、前記画素信号に対してアナログ－デジタル変換を行うアナログ－デジタル変換回路と、
    　前記参照信号に重畳することによって、前記画素に電力を供給する画素電源のノイズを補正するノイズ補正回路と
    を具備し、
    　前記ノイズ補正回路は、
    　前記画素電源のノイズについて、相対的に低い周波数帯域を補正する第１の補正信号を出力する第１の補正回路と、
    　前記第１の補正信号と出力極性が異なり、前記画素電源ノイズについて、相対的に高い周波数帯域を補正する第２の補正信号を出力する第２の補正回路と
    を有する
    撮像素子を有する電子機器。
PCT/JP2023/012162 2022-05-12 2023-03-27 撮像素子および電子機器 Ceased WO2023218774A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/863,200 US20250324168A1 (en) 2022-05-12 2023-03-27 Imaging element and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022078837A JP2023167559A (ja) 2022-05-12 2022-05-12 撮像素子および電子機器
JP2022-078837 2022-05-12

Publications (1)

Publication Number Publication Date
WO2023218774A1 true WO2023218774A1 (ja) 2023-11-16

Family

ID=88730049

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/012162 Ceased WO2023218774A1 (ja) 2022-05-12 2023-03-27 撮像素子および電子機器

Country Status (3)

Country Link
US (1) US20250324168A1 (ja)
JP (1) JP2023167559A (ja)
WO (1) WO2023218774A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159394A1 (ja) * 2016-03-17 2017-09-21 ソニー株式会社 撮像素子および電子機器
WO2020054629A1 (ja) * 2018-09-13 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159394A1 (ja) * 2016-03-17 2017-09-21 ソニー株式会社 撮像素子および電子機器
WO2020054629A1 (ja) * 2018-09-13 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子機器

Also Published As

Publication number Publication date
US20250324168A1 (en) 2025-10-16
JP2023167559A (ja) 2023-11-24

Similar Documents

Publication Publication Date Title
US12047701B2 (en) Solid-state imaging element
JP2018148541A (ja) 撮像素子、撮像素子の制御方法、及び、電子機器
US11889212B2 (en) Comparator and imaging device
JP2019057873A (ja) 固体撮像素子及び電子機器
WO2020066803A1 (ja) 固体撮像素子、および、撮像装置
US12207012B2 (en) Imaging device and electronic apparatus
JP7331180B2 (ja) 撮像素子及び電子機器
US12433049B2 (en) Imaging device and electronic apparatus
US20210360187A1 (en) Imaging element, control method, and electronic device
US20240414451A1 (en) Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
US12587765B2 (en) Imaging device and electronic apparatus comprising imaging device
US11381764B2 (en) Sensor element and electronic device
US20250150730A1 (en) Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
WO2023218774A1 (ja) 撮像素子および電子機器
WO2021261367A1 (ja) 撮像装置及び電子機器
US20250380055A1 (en) Solid-state imaging element, imaging device, and method of controlling solid-state imaging element
WO2025079456A1 (ja) 光検出装置および撮像装置
WO2026074812A1 (ja) 電圧電流変換回路および撮像装置
WO2026038416A1 (ja) コンパレータおよび撮像装置
JP2019216331A (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23803257

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18863200

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23803257

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 18863200

Country of ref document: US