WO2023189964A1 - 半導体装置、および半導体装置の製造方法 - Google Patents

半導体装置、および半導体装置の製造方法 Download PDF

Info

Publication number
WO2023189964A1
WO2023189964A1 PCT/JP2023/011298 JP2023011298W WO2023189964A1 WO 2023189964 A1 WO2023189964 A1 WO 2023189964A1 JP 2023011298 W JP2023011298 W JP 2023011298W WO 2023189964 A1 WO2023189964 A1 WO 2023189964A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
conductivity type
transistor
semiconductor device
well region
Prior art date
Application number
PCT/JP2023/011298
Other languages
English (en)
French (fr)
Inventor
大樹 葛西
Original Assignee
ラピスセミコンダクタ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ラピスセミコンダクタ株式会社 filed Critical ラピスセミコンダクタ株式会社
Publication of WO2023189964A1 publication Critical patent/WO2023189964A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Definitions

  • the present disclosure relates to a semiconductor device, and in particular to a soft X-ray CMOS image sensor having a pixel portion in which a photodiode, a circuit element such as a transistor, and a MOS capacitor for temporarily storing signal charge are mounted on the same semiconductor substrate.
  • the present invention relates to a semiconductor device and a method of manufacturing the semiconductor device suitable for the like.
  • a soft X-ray detection device described in Japanese Unexamined Patent Publication No. 2013-38174 that includes a conversion unit (photodiode), a transfer transistor, and an amplification transistor is known.
  • the soft X-ray detection device described in Japanese Unexamined Patent Publication No. 2013-38174 is a so-called front-illuminated image sensor, and detection accuracy is improved by not disposing an N-type transistor between two adjacent conversion sections. Improving.
  • a photodiode, a circuit element such as a transistor, and a MOS capacitor for temporarily storing signal charges are mixed on the same semiconductor substrate.
  • a depletion layer is expanded between the substrate (P-Sub) and the photodiode by grounding the substrate (P-Sub) and applying a voltage of several volts (for example, about 3V) to the photodiode.
  • the generated signal charges can be easily collected and transferred to a transistor section that performs signal processing.
  • an object of the present disclosure is to provide a semiconductor device and a method for manufacturing the semiconductor device that can suppress the occurrence of leakage current.
  • a semiconductor device includes a semiconductor substrate of a first conductivity type; a photodiode formed on the semiconductor substrate; a transistor formed on the semiconductor substrate, having a well region of the first conductivity type and amplifying charges generated in the photodiode; and a transistor formed on the semiconductor substrate.
  • a plurality of pixels each having a well region of the same first conductivity type as the semiconductor substrate, and a MOS type capacitor section that accumulates and retains charge from the transistor; and the transistor of each pixel.
  • a plurality of special diffusion layers formed on the semiconductor substrate so as to respectively cover a well region and a well region of the MOS type capacitor section, and into which impurities for a second conductivity type different from the first conductivity type are implanted; and has.
  • a method for manufacturing a semiconductor device includes forming a groove in a semiconductor substrate of a first conductivity type by dry etching and burying an oxide film to provide an element isolation portion, and chemical mechanical polishing. planarizing the surface of the semiconductor substrate, and applying the first layer to the semiconductor substrate in a region that respectively covers the well region of the transistor of each of the plurality of pixels and the well region of the MOS type capacitor section to be formed later.
  • the method includes a step of implanting an impurity for a second conductivity type different from the conductivity type and performing thermal diffusion to form a special diffusion layer, and a step of forming the MOS type capacitor section, the transistor, and the photodiode.
  • FIG. 1 is a cross-sectional view showing an example of the configuration of a semiconductor device according to a first embodiment.
  • FIG. 1 is a plan view of a semiconductor device according to a first embodiment.
  • FIG. 2 is a partially enlarged plan view of the semiconductor device according to the first embodiment.
  • 3 is a flowchart showing a method for manufacturing a semiconductor device according to the first embodiment.
  • FIG. 3 is a cross-sectional view showing an example of the configuration of a semiconductor device according to a second embodiment.
  • FIG. 2 is a cross-sectional view showing an example of the configuration of a semiconductor device as a comparative example.
  • FIG. 1 is a cross-sectional view showing an example of the configuration of a semiconductor device according to a first embodiment.
  • FIG. 2 is a plan view of the semiconductor device according to the first embodiment.
  • FIG. 3 is a partially enlarged plan view of the semiconductor device according to the first embodiment.
  • circuit elements such as the transistor 31 and the MOS type capacitor 50 for temporarily storing signal charges are covered with a light-shielding metal 90 in order to prevent malfunctions of the transistor 31 and the like due to incident light.
  • the light incident on the unshielded portion near the photodiode 41 area is utilized as a signal.
  • the light is incident on a region several ⁇ m from the Si surface.
  • simply grounding the semiconductor substrate 12 and applying a voltage of, for example, about 3 V to the photodiode 41 will cause the incident light to be contained within the depletion layer. I can do it.
  • a semiconductor device 10 includes a semiconductor substrate 12, a pixel section 80, and a special diffusion layer 70.
  • the special diffusion layer 70 is indicated by hatching with diagonal lines downward to the right.
  • the semiconductor substrate 12 is a first conductivity type semiconductor substrate.
  • the first conductivity type is, for example, a P type, and boron, which is an impurity for the first conductivity type, is implanted and diffused.
  • the conductivity type of the semiconductor substrate 12 may be N type. In the following, this embodiment will be described using an example in which the conductivity type of the semiconductor substrate 12 is P type.
  • the pixel section 80 has a plurality of pixels 81.
  • the plurality of pixels 81 are formed on the semiconductor substrate 12, and are repeatedly formed in a predetermined pattern, for example, as shown in FIG.
  • the plurality of pixels 81 are isolated from each other by an STI (Shallow trench isolation) 20 serving as an element isolation section.
  • Each pixel 81 includes a photodiode section 40, a transistor section 30, and a MOS type capacitor section 50.
  • the photodiode section 40 has a photodiode 41 formed on the semiconductor substrate 12.
  • the photodiode 41 generates charges by receiving light.
  • the photodiode 41 is, for example, a photodiode for X-ray detection.
  • the transistor section 30 has a transistor 31 formed on the semiconductor substrate 12.
  • the transistor 31 has a well region 32 of the same first conductivity type as the semiconductor substrate 12, for example, a P-type well region 32.
  • Transistor 31 amplifies the charge generated by photodiode 41.
  • the well region 32 is provided with an N-type source region 33 and a drain region 34 .
  • the MOS type capacitor section 50 has a gate 51 separated by a gate insulating film 53. Further, the MOS type capacitor section 50 is formed on the semiconductor substrate 12 and has a well region 52 of the same first conductivity type as the semiconductor substrate 12, for example, a P-type well region 52. The MOS type capacitor section 50 accumulates and holds charges from the transistor.
  • the well region 52 is provided with an N-type source region 54 and a drain region 55 .
  • a peripheral circuit transistor section 35 is formed around the pixel section 80, in which peripheral circuits other than the pixel 81 are provided.
  • a plurality of special diffusion layers 70 are formed on the semiconductor substrate 12 so as to cover (cover) the well region 32 of the transistor 31 of each pixel 81 and the well region 52 of the MOS type capacitor section 50, respectively.
  • an impurity for a second conductivity type different from the first conductivity type is implanted and diffused.
  • the impurity for the second conductivity type different from the first conductivity type is, for example, phosphorus.
  • the portion of the semiconductor substrate 12 in which the special diffusion layer 70 is not formed (hereinafter referred to as the support substrate portion 14), the well region 32 of the transistor section 30, and the It has a structure in which a special diffusion layer 70 is arranged between the well region 52 of the MOS type capacitor section 50. That is, the special diffusion layer 70 doped with phosphorus for N-type is interposed between the P-type well regions 32 and 52 and the P-type support substrate portion 14 .
  • the P-type well region 32 and well region 52 of the same conductivity type and the P-type support substrate portion 14 are discontinuous due to the interposition of the special diffusion layer 70. Therefore, the leakage current between the special diffusion layer 70 and the support substrate portion 14 can be reduced, and as a result, the support substrate portion 14 can be depleted.
  • FIG. 4 is a flowchart showing a method for manufacturing a semiconductor device according to the first embodiment.
  • a trench is formed in the P-type semiconductor substrate 12 by dry etching and an oxide film is buried to provide an STI (Shallow trench isolation) 20 as an element isolation part, and the surface of the semiconductor substrate 12 is polished by chemical mechanical polishing. Flatten.
  • the STI 20 may be formed by any method such as photolithography, etching, and chemical vapor deposition (CVD).
  • step S11 phosphorus is added as an N-type impurity to the semiconductor substrate 12 in a region covering the well region 32 of the transistor section 30 and the well region 52 of the MOS type capacitor section 50 of each of the plurality of pixels 81 to be formed later. is injected to form a special diffusion layer 70.
  • a pad oxide film for impurity implantation is formed by oxidation to a thickness of, for example, 300 angstroms.
  • a photoresist is formed by photolithography, and phosphorus as an impurity is implanted.
  • the conditions for impurity implantation in the special diffusion layer 70 are, for example, 1600 keV, 1.0E+12 cm -2 , etc.
  • the thickness of the photoresist used in photolithography is approximately 4 ⁇ m. As a result, even if a pattern is formed for each pixel 81, mask displacement and dimensional variation are sufficiently tolerable for the size of the pixel 81.
  • the special diffusion layer 70 is patterned so as to be implanted so as to cover the well region 32 of the transistor section 30 and the well region of the MOS type capacitor section 50, respectively.
  • step S12 the special diffusion layer 70 is made into a deep diffusion layer by performing thermal diffusion by heating at 1100 degrees for about 6 hours, for example.
  • step S13 the transistor section 30, the photodiode section 40, the MOS type capacitor section 50, the intermediate film 13 (interlayer film) having wiring, etc. are formed.
  • the transistor section 30 and the like are formed by a normal method, so a description thereof will be omitted here.
  • the semiconductor device 10 formed by the manufacturing method described above even when a negative voltage is applied to the semiconductor substrate (P-Sub) (reverse bias state), the well region 32 of the transistor section 30 and the signal charge While reducing the leakage current between the well region 52 of the MOS type capacitor section 50 for temporary storage and the semiconductor substrate (P-Sub), the spread of the depletion layer toward the semiconductor substrate (P-Sub) side is prevented. Can be made larger. As a result, signal charges are generated within the depletion layer even with light having a long wavelength penetration length, making it easy to collect signal charges.
  • FIG. 5 is a cross-sectional view showing an example of the configuration of a semiconductor device according to the second embodiment.
  • circuit elements such as the transistor 31 and a MOS type capacitor for temporarily storing signal charge are used.
  • 50 is covered with a light shielding metal 90.
  • the semiconductor substrate 12 includes a pixel portion 80 and a special diffusion layer 70, as in the first embodiment.
  • the MOS type capacitor section 56 included in the pixel section 80 is different from the MOS type capacitor section 50 of the first embodiment. Specifically, the MOS type capacitor section 56 has been changed from the planar structure of the first embodiment to a trench structure. By having the trench structure, the capacitance value per unit area can be greatly increased.
  • the method for forming the semiconductor device 10A of the second embodiment is similar to that of the first embodiment.
  • the element isolation region (STI) 20 and the special diffusion layer 70 are formed. form.
  • a trench structure is formed.
  • the concentration of the special diffusion layer 70 reduces leakage current between the well region 32 of the transistor section 30 and the well region 52 of the MOS type capacitor section 56 and the support substrate section 14. This makes it possible to completely deplete the semiconductor substrate 12 (support substrate portion 14).
  • the special diffusion layer 70 has the same effect as the first embodiment.
  • the semiconductor device 10A even when a negative voltage is applied to the semiconductor substrate 12 (P-Sub) (reverse bias state), the well region 32 of the transistor section 30 and the signal charge Spreading of the depletion layer toward the semiconductor substrate 12 (P-Sub) while reducing leakage current between the well region 52 of the MOS type capacitor 50 for temporary storage and the semiconductor substrate 12 (P-Sub) can be made larger. As a result, signal charges are generated within the depletion layer even with light having a long wavelength penetration length, making it easy to collect signal charges.
  • FIG. 6 is a cross-sectional view showing the configuration of a semiconductor device according to a comparative example.
  • the semiconductor device 100 shown in FIG. 6 is a general front-illuminated image sensor.
  • a photodiode section 140 having a photodiode 141 and a circuit such as a transistor 131 are arranged on the same wafer.
  • a transistor section 130 having an element and a MOS type capacitor section 150 for temporarily storing signal charges are mixed together.
  • circuit elements such as the transistor 131 and a MOS type for temporarily storing signal charges are used.
  • the capacitive part 150 is covered with a light-shielding metal 200.
  • the special diffusion layer 70 as described in the first and second embodiments is not formed.
  • the conductivity type (PN type) of the well region 132 of the transistor 131 and the well region 152 of the MOS type capacitor section 150 is the same as that of the semiconductor substrate 112, the well regions 132, 152 and , a leakage current will occur due to the potential difference with the semiconductor substrate 112 (supporting substrate).

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

第１の導電型の半導体基板と、フォトダイオードと、第１の導電型のウェル領域を有し、フォトダイオードにおいて生成された電荷を増幅するトランジスタと、半導体基板と同じ第１の導電型のウェル領域を有し、トランジスタからの電荷を蓄積して保持するＭＯＳ型容量部と、をそれぞれ有する複数の画素と、各画素のトランジスタのウェル領域とＭＯＳ型容量部のウェル領域とをそれぞれ覆うように半導体基板に形成され、第１の導電型とは異なる第２の導電型用の不純物が注入された複数の特別拡散層と、を有する。

Description

半導体装置、および半導体装置の製造方法
　本開示は半導体装置に関し、特に、同一の半導体基板上にフォトダイオードと、トランジスタなどの回路素子と、信号電荷の一時保存用としてのＭＯＳ容量とを混載した画素部を持つ軟Ｘ線ＣＭＯＳイメージセンサ等に対して好適な半導体装置、及び半導体装置の製造方法に関する。
　変換部（フォトダイオード）、転送トランジスタ及び増幅トランジスタを含む特開２０１３－３８１７４号公報に記載の軟Ｘ線検出装置が知られている。特開２０１３－３８１７４号公報に記載の軟Ｘ線検出装置は、いわゆる、表面照射型イメージセンサであり、互いに隣接する２つの変換部の間にＮ型のトランジスタを配置しないことで、検出精度を向上させている。
　例えば従来構造としての表面照射型イメージセンサでは、同一の半導体基板上にフォトダイオードと、トランジスタなどの回路素子と、信号電荷の一時保存用としてのＭＯＳ容量とを混在させている。この構造では、基板（Ｐ－Ｓｕｂ）を接地してフォトダイオードに数Ｖ（例えば３Ｖ程度）の電圧を印加することで、基板（Ｐ－Ｓｕｂ）／フォトダイオード間に空乏層を広げる。この空乏層内で信号電荷が発生するような侵入長の短い波長の光に対しては、発生した信号電荷を容易に収集し、信号処理を行うトランジスタ部に転送することが可能である。しかしながら、侵入長が長い波長の光に対しては、空乏層外で発生した信号電荷の収集が困難である。
　一般的に、Ｎ型半導体に正電圧、Ｐ型半導体に負電圧を印加すると、いわゆる逆バイアスの状態になって、Ｎ型半導体では自由電子が、Ｐ型半導体では正孔が不足し、その結果、ＰＮ接合部の空乏層はさらに大きくなる。
　このため、基板（Ｐ－Ｓｕｂ）にマイナスの電圧を印加して、基板（Ｐ－Ｓｕｂ）／フォトダイオード間の電位差を大きくし、入射した光の侵入長よりも空乏層幅を広げる必要がある。
　一方で、基板（Ｐ－Ｓｕｂ）の表面に形成したトランジスタ及びＭＯＳ容量については０Ｖの電圧を印加しているため、トランジスタ及びＭＯＳ容量のウェル領域のＰＮ型が支持基板と同じ型であった場合に、ウェル領域と支持基板裏面との電位差でリーク電流が発生してしまうという問題がある。
　本開示は、上記の事情に鑑みて、リーク電流の発生を抑制することができる半導体装置及びその半導体装置の製造方法を提供することを目的とする。
　上記課題を解決するため、本開示に係る半導体装置は、第１の導電型の半導体基板と、
　前記半導体基板に形成されたフォトダイオードと、前記半導体基板に形成され、前記第１の導電型のウェル領域を有し、前記フォトダイオードにおいて生成された電荷を増幅するトランジスタと、前記半導体基板に形成され、前記半導体基板と同じ第１の導電型のウェル領域を有し、前記トランジスタからの電荷を蓄積して保持するＭＯＳ型容量部と、をそれぞれ有する複数の画素と、各画素の前記トランジスタのウェル領域と前記ＭＯＳ型容量部のウェル領域とをそれぞれ覆うように前記半導体基板に形成され、前記第１の導電型とは異なる第２の導電型用の不純物が注入された複数の特別拡散層と、を有する。
　上記課題を解決するため、本開示に係る半導体装置の製造方法は、第１の導電型の半導体基板に、ドライエッチングにより溝を設けて酸化膜を埋め込むことで素子分離部を設け、化学機械研磨により前記半導体基板の表面を平坦化する工程と、後に形成される複数の各画素のトランジスタのウェル領域とＭＯＳ型容量部のウェル領域とをそれぞれ覆う領域で、前記半導体基板に、前記第１の導電型とは異なる第２の導電型用の不純物を注入して熱拡散を行い特別拡散層を形成する工程と、前記ＭＯＳ型容量部、前記トランジスタ及びフォトダイオードを形成する工程と、を有する。
　本開示によれば、リーク電流の発生を抑制することができる半導体装置及びその半導体装置の製造方法を提供することが可能となる、という効果を奏する。
第１の実施の形態に係る半導体装置の構成の一例を示す断面図である。 第１の実施の形態に係る半導体装置の平面図である。 第１の実施の形態に係る半導体装置の一部拡大平面図である。 第１の実施の形態に係る半導体装置の製造方法を示すフローチャートである。 第２の実施の形態に係る半導体装置の構成の一例を示す断面図である。 比較例としての半導体装置の構成の一例を示す断面図である。
　以下、本開示の技術の実施の形態の一例を、図面を参照しつつ説明する。なお、各図面において同一又は等価な構成要素及び部分には同一の参照符号を付与している。また、図面の寸法比率は、説明の都合上誇張されており、実際の比率とは異なる場合がある。
　（第１の実施の形態）
　　（半導体装置の構造）
　図１～図３を用いて、第１の実施の形態の半導体装置の構造について説明する。
　最初に、第１の実施の形態の半導体装置の構造について、主に図１を参照しつつ、適宜図２及び図３を参照して、説明する。
　図１は、第１の実施の形態に係る半導体装置の構成の一例を示す断面図である。図２は、第１の実施の形態に係る半導体装置の平面図である。図３は、第１の実施の形態に係る半導体装置の一部拡大平面図である。
　この構造では、入射光によるトランジスタ３１等の誤動作の防止のために、トランジスタ３１などの回路素子、及び信号電荷の一時保存用としてのＭＯＳ型容量部５０を遮光メタル９０で覆っている。このため、半導体装置１０の表面側から入射した信号光のうち、フォトダイオード４１領域近傍の遮光されていない部分に入射した光を信号として活用する。この場合、光が入射するのはＳｉ表面から数μｍの領域である。高感度化のためにフォトダイオード４１の領域を空乏化させようとした場合、半導体基板１２を接地し、フォトダイオード４１に例えば３Ｖ程度の電圧を印加するだけでも、空乏層内に入射光を収めることが出来る。
　本実施の形態では、図１に示すように、半導体装置１０は、半導体基板１２、画素部８０、及び特別拡散層７０を有する。なお、図１において、特別拡散層７０は、右下がりの斜線でハッチングして表している。
　半導体基板１２は、第１の導電型の半導体基板である。第１の導電型は、例えば、Ｐ型であり、第１の導電型用の不純物であるボロンが注入されて拡散されている。半導体基板１２の導電型は、Ｎ型であっても良い。以下、本実施の形態では、半導体基板１２の導電型がＰ型である場合を例に説明する。
　画素部８０は、複数の画素８１を有する。複数の画素８１は、半導体基板１２に形成されており、例えば、図２に示すように、所定のパターンで繰り返し形成されている。複数の画素８１は、素子分離部としてのＳＴＩ（Shallow trench isolation）２０により、相互に分離される。各画素８１は、フォトダイオード部４０、トランジスタ部３０、及びＭＯＳ型容量部５０を有する。
　フォトダイオード部４０は、半導体基板１２に形成されたフォトダイオード４１を有する。フォトダイオード４１は、受光により電荷を生成する。フォトダイオード４１は、例えば、Ｘ線検出用のフォトダイオードである。
　トランジスタ部３０は、半導体基板１２に形成されたトランジスタ３１を有する。トランジスタ３１は、半導体基板１２と同じ第１の導電型のウェル領域３２、例えば、Ｐ型のウェル領域３２を有する。トランジスタ３１は、フォトダイオード４１により生成された電荷を増幅する。ウェル領域３２には、Ｎ型のソース領域３３及びドレイン領域３４が設けられる。
　ＭＯＳ型容量部５０は、ゲート絶縁膜５３により分離されたゲート５１を有する。また、ＭＯＳ型容量部５０は、半導体基板１２に形成され、半導体基板１２と同じ第１の導電型のウェル領域５２、例えば、Ｐ型のウェル領域５２を有する。ＭＯＳ型容量部５０は、トランジスタからの電荷を蓄積して保持する。ウェル領域５２には、Ｎ型のソース領域５４及びドレイン領域５５が設けられる。
　なお、図２に示すように、画素部８０の周囲には、画素８１以外の周辺回路が設けられる周辺回路トランジスタ部３５が形成されている。
　特別拡散層７０は、各画素８１のトランジスタ３１のウェル領域３２とＭＯＳ型容量部５０のウェル領域５２とをそれぞれ覆う（覆い包む）ように半導体基板１２に複数形成されている。特別拡散層７０は、第１の導電型とは異なる第２の導電型用の不純物が注入され拡散されている。第１の導電型とは異なる第２の導電型用の不純物は、例えばリンである。
　このように、第１の実施の形態の半導体装置１０では、特別拡散層７０が形成されていない半導体基板１２の部分（以下、支持基板部分１４と呼ぶ）と、トランジスタ部３０のウェル領域３２及びＭＯＳ型容量部５０のウェル領域５２との間に、特別拡散層７０が配置される構造を有する。すなわち、Ｐ型のウェル領域３２及びウェル領域５２と、Ｐ型の支持基板部分１４との間に、Ｎ型用のリンがドーピングされた特別拡散層７０が介在する。同じ導電型のＰ型のウェル領域３２及びウェル領域５２と、Ｐ型の支持基板部分１４とが、特別拡散層７０の介在により非連続となる。従って、特別拡散層７０と、支持基板部分１４との間のリーク電流を低減させることができ、結果として、支持基板部分１４を空乏化できる。
　（半導体装置の製造方法）
　次に、第１の実施の形態の半導体装置の製造方法について説明する。
　図４は、第１の実施の形態に係る半導体装置の製造方法を示すフローチャートである。
　ステップＳ１０において、Ｐ型の半導体基板１２に、ドライエッチングにより溝を設けて酸化膜を埋め込むことで素子分離部としてのＳＴＩ（Shallow trench isolation）２０を設け、化学機械研磨により半導体基板１２の表面を平坦化する。ＳＴＩ２０は、フォトリソグラフィ、エッチング、及び化学蒸着法（ＣＶＤ）等のいずれの方法により形成されてもよい。
　ステップＳ１１において、後に形成される複数の各画素８１のトランジスタ部３０のウェル領域３２とＭＯＳ型容量部５０のウェル領域５２とをそれぞれ覆う領域で、半導体基板１２に、Ｎ型用の不純物としてリンを注入して、特別拡散層７０を形成する。
　具体的には、不純物注入のためのパッド酸化膜を、酸化によって例えば、３００オングストロームの厚さに形成する。そして、フォトレジストをフォトリソグラフィにより形成し、不純物としてのリンを注入する。
　特別拡散層７０における不純物注入の条件としては、例えば、 １６００ｋｅＶ、１．０Ｅ＋１２ｃｍ－２等である。フォトリソグラフィのフォトレジストの厚さは４μｍ程度とする。これにより、画素８１毎にパターンを形成しても、マスクずれや寸法バラツキは画素８１のサイズに対して十分許容できる程度となる。特別拡散層７０は、トランジスタ部３０のウェル領域３２や、ＭＯＳ型容量部５０のウェル領域とをそれぞれ覆うように注入されるようなパターン形成とする。
　ステップＳ１２において、例えば、１１００度で６時間程度加熱することにより熱拡散を行うことで、特別拡散層７０を、深い拡散層とする。
　ステップＳ１３において、トランジスタ部３０、フォトダイオード部４０、ＭＯＳ型容量部５０、及び配線を有する中間膜１３（層間膜）等を形成する。トランジスタ部３０等については、通常の方法により形成するため、ここでの説明を省略する。
　上述したような製造方法で形成された半導体装置１０は、半導体基板（Ｐ－Ｓｕｂ）にマイナスの電圧を印加した場合（逆バイアスの状態）でも、トランジスタ部３０等のウェル領域３２や、信号電荷の一時保存用としてのＭＯＳ型容量部５０のウェル領域５２と、半導体基板（Ｐ－Ｓｕｂ）との間のリーク電流を低減させつつ、半導体基板（Ｐ－Ｓｕｂ）側への空乏層の広がりを大きくすることができる。その結果、侵入長が長い波長の光でも、空乏層内で信号電荷が発生し、信号電荷の収集が容易となる。
（第２の実施の形態）
　本開示の第２の実施の形態について説明する。第２の実施の形態において、第１の実施の形態と同様の構成については、同様の参照符号を付し、その説明を省略する。
　図５は、第２の実施の形態に係る半導体装置の構成の一例を示す断面図である。
　本実施の形態でも、第１の実施の形態と同様に、入射光によるトランジスタ３１等の誤動作の防止のために、トランジスタ３１などの回路素子、及び信号電荷の一時保存用としてのＭＯＳ型容量部５０を遮光メタル９０で覆っている。
　図５に示すように、第２の実施の形態の半導体装置１０Ａは、第１の実施の形態と同様に、半導体基板１２は、画素部８０と、特別拡散層７０とを有する。一方、第２の実施の形態では、画素部８０に含まれるＭＯＳ型容量部５６が、第１の実施の形態のＭＯＳ型容量部５０と異なる。具体的には、ＭＯＳ型容量部５６は、第１の実施の形態の平面構造から、トレンチ構造に変更されている。トレンチ構造を有することで、単位面積当りの容量値を大きく増加させられる。
　第２の実施の形態の半導体装置１０Ａの形成方法は、第１の実施の形態と同じようにまずは素子分離部（ＳＴＩ）２０、特別拡散層７０（図１において、右下がり斜線で示す領域）を形成する。そして、トレンチ構造を形成する。
　この後に、通常のトランジスタ３１及びフォトダイオード４１を形成する工程を行う。第１の実施の形態と同様に、特別拡散層７０の濃度により、トランジスタ部３０のウェル領域３２及びＭＯＳ型容量部５６のウェル領域５２と、支持基板部分１４との間で、リーク電流を低減でき、半導体基板１２（支持基板部分１４）を完全空乏化させることが可能となる。特別拡散層７０は、第１の実施の形態と同様の効果を奏する。
　すなわち、本実施の形態に係る半導体装置１０Ａは、半導体基板１２（Ｐ－Ｓｕｂ）にマイナスの電圧を印加した場合（逆バイアスの状態）でも、トランジスタ部３０等のウェル領域３２や、信号電荷の一時保存用としてのＭＯＳ型容量部５０のウェル領域５２と、半導体基板１２（Ｐ－Ｓｕｂ）との間のリーク電流を低減させつつ、半導体基板１２（Ｐ－Ｓｕｂ）側への空乏層の広がりを大きくすることができる。その結果、侵入長が長い波長の光でも、空乏層内で信号電荷が発生し、信号電荷の収集が容易となる。
（比較例）
　次に、比較例について説明する。
　図６は比較例に係る半導体装置の構成を示す断面図である。
　図６に示す半導体装置１００は、一般的な表面照射型イメージセンサである。
　図６に示すように、表面照射型イメージセンサに係る半導体装置１００では、第１の実施の形態と同様に、同一のウェハ上にフォトダイオード１４１を有するフォトダイオード部１４０と、トランジスタ１３１などの回路素子を有するトランジスタ部１３０と、信号電荷の一時保存用としてのＭＯＳ型容量部１５０とを混在させている。
　本比較例でも、第１及び第２の実施の形態と同様に、入射光によるトランジスタ１３１等の誤動作の防止のために、トランジスタ１３１などの回路素子、及び信号電荷の一時保存用としてのＭＯＳ型容量部１５０を遮光メタル２００で覆っている。
　一方で、半導体装置１００では、第１及び第２の実施の形態で説明したような特別拡散層７０は、形成されていない。半導体装置１００において、トランジスタ１３１のウェル領域１３２、及びＭＯＳ型容量部１５０のウェル領域１５２の導電型（ＰＮ型）が、半導体基板１１２と同一の型であった場合に、ウェル領域１３２、１５２と、半導体基板１１２（支持基板）との電位差でリーク電流が発生してしまうことになる。
　２０２２年３月３１日に出願された日本国特許出願２０２２－０５８５８４の開示はその全体が参照により本明細書に取り込まれる。
　本明細書に記載された全ての文献、特許出願、および技術規格は、個々の文献、特許出願、および技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。

Claims (4)

  1. 　第１の導電型の半導体基板と、
    　前記半導体基板に形成されたフォトダイオードと、前記半導体基板に形成され、前記第１の導電型のウェル領域を有し、前記フォトダイオードにおいて生成された電荷を増幅するトランジスタと、前記半導体基板に形成され、前記半導体基板と同じ第１の導電型のウェル領域を有し、前記トランジスタからの電荷を蓄積して保持するＭＯＳ型容量部と、をそれぞれ有する複数の画素と、
    　各画素の前記トランジスタのウェル領域と前記ＭＯＳ型容量部のウェル領域とをそれぞれ覆うように前記半導体基板に形成され、前記第１の導電型とは異なる第２の導電型用の不純物が注入された複数の特別拡散層と、
    　を有する半導体装置。
  2. 　前記第１の導電型はＰ型であり、前記第２の導電型はＮ型である請求項１に記載の半導体装置。
  3. 　前記フォトダイオードは、Ｘ線検出用のフォトダイオードである請求項１又は２に記載の半導体装置。
  4. 　第１の導電型の半導体基板に、ドライエッチングにより溝を設けて酸化膜を埋め込むことで素子分離部を設け、化学機械研磨により前記半導体基板の表面を平坦化する工程と、
    　後に形成される複数の各画素のトランジスタのウェル領域とＭＯＳ型容量部のウェル領域とをそれぞれ覆う領域で、前記半導体基板に、前記第１の導電型とは異なる第２の導電型用の不純物を注入して熱拡散を行い特別拡散層を形成する工程と、
    　前記ＭＯＳ型容量部、前記トランジスタ及びフォトダイオードを形成する工程と、
    　を有する半導体装置の製造方法。
     
PCT/JP2023/011298 2022-03-31 2023-03-22 半導体装置、および半導体装置の製造方法 WO2023189964A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-058584 2022-03-31
JP2022058584 2022-03-31

Publications (1)

Publication Number Publication Date
WO2023189964A1 true WO2023189964A1 (ja) 2023-10-05

Family

ID=88201960

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/011298 WO2023189964A1 (ja) 2022-03-31 2023-03-22 半導体装置、および半導体装置の製造方法

Country Status (1)

Country Link
WO (1) WO2023189964A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032688A (ja) * 2004-07-16 2006-02-02 Fujitsu Ltd 固体撮像装置
JP2006294756A (ja) * 2005-04-07 2006-10-26 Canon Inc 半導体装置の製造方法
JP2008042825A (ja) * 2006-08-10 2008-02-21 Matsushita Electric Ind Co Ltd 固体撮像素子
JP2013161868A (ja) * 2012-02-02 2013-08-19 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US20140191115A1 (en) * 2013-01-09 2014-07-10 The University Court Of The Uniersity Of Edinburgh Spad sensor circuit with biasing circuit
JP2015220255A (ja) * 2014-05-14 2015-12-07 日本放送協会 裏面照射型ｃｍｏｓ型撮像素子、及び、裏面照射型ｃｍｏｓ型撮像素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032688A (ja) * 2004-07-16 2006-02-02 Fujitsu Ltd 固体撮像装置
JP2006294756A (ja) * 2005-04-07 2006-10-26 Canon Inc 半導体装置の製造方法
JP2008042825A (ja) * 2006-08-10 2008-02-21 Matsushita Electric Ind Co Ltd 固体撮像素子
JP2013161868A (ja) * 2012-02-02 2013-08-19 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US20140191115A1 (en) * 2013-01-09 2014-07-10 The University Court Of The Uniersity Of Edinburgh Spad sensor circuit with biasing circuit
JP2015220255A (ja) * 2014-05-14 2015-12-07 日本放送協会 裏面照射型ｃｍｏｓ型撮像素子、及び、裏面照射型ｃｍｏｓ型撮像素子の製造方法

Similar Documents

Publication Publication Date Title
US7274394B2 (en) Solid state image pickup device and manufacturing method therefor
US9196646B2 (en) Method for reducing crosstalk in image sensors using implant technology
US6545302B2 (en) Image sensor capable of decreasing leakage current between diodes and method for fabricating the same
US7939867B2 (en) Complementary metal-oxide-semiconductor (CMOS) image sensor and fabricating method thereof
US20100109060A1 (en) Image sensor with backside photodiode implant
US7256469B2 (en) Solid-state image pickup device
US8828775B2 (en) Image sensor and method for fabricating same
US20060261386A1 (en) Solid-state imaging device and manufacturing method of the same
US7479403B2 (en) Pinned photodiode integrated with trench isolation and fabrication method
JP2008153566A (ja) 固体撮像装置及びその製造方法
US20160013224A1 (en) Photoelectric conversion device
US6492668B2 (en) Solid imaging device and production method thereof
US6541329B1 (en) Method for making an active pixel sensor
WO2023189964A1 (ja) 半導体装置、および半導体装置の製造方法
US20050158907A1 (en) Image sensor device and method of fabricating the same
US8878266B2 (en) CMOS image sensor and method for fabricating the same
US8748955B2 (en) CMOS image sensor and method for fabricating the same
JP2024115388A (ja) 半導体装置、および半導体装置の製造方法
WO2023233833A1 (ja) 半導体イメージセンサ装置
KR20100050331A (ko) 이미지 센서 및 그 제조 방법
KR20000041452A (ko) 핀드 포토다이오드를 갖는 이미지센서 제조방법
KR20040003961A (ko) 이미지센서 및 그 제조방법
JP2017143159A (ja) 撮像装置、及びその製造方法
KR20040007971A (ko) 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법
KR20080062061A (ko) 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23779976

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2024512228

Country of ref document: JP

Kind code of ref document: A