WO2023171983A1 - 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저 - Google Patents

전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저 Download PDF

Info

Publication number
WO2023171983A1
WO2023171983A1 PCT/KR2023/002923 KR2023002923W WO2023171983A1 WO 2023171983 A1 WO2023171983 A1 WO 2023171983A1 KR 2023002923 W KR2023002923 W KR 2023002923W WO 2023171983 A1 WO2023171983 A1 WO 2023171983A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive line
lower conductive
insulating layer
connection structure
electrode connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2023/002923
Other languages
English (en)
French (fr)
Inventor
김지연
박용수
최병진
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongwoo Fine Chem Co Ltd
Original Assignee
Dongwoo Fine Chem Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongwoo Fine Chem Co Ltd filed Critical Dongwoo Fine Chem Co Ltd
Publication of WO2023171983A1 publication Critical patent/WO2023171983A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Definitions

  • the present invention relates to an electrode connection structure, a manufacturing method thereof, and a digitizer including the same. More specifically, it relates to an electrode connection structure including a multi-layer conductive structure, a manufacturing method thereof, and a digitizer including the same.
  • a digitizer that converts analog coordinate information into a digital signal by electromagnetic method is disposed on the rear side of the image display device.
  • the digitizer may include conductive lines of a multi-layer structure connected to each other with an insulating layer interposed therebetween.
  • conductive lines of a multi-layer structure connected to each other with an insulating layer interposed therebetween.
  • the formation of via holes or contact holes for interconnection of conductive lines may not be formed with desired shape and reliability. Additionally, as the thickness of the digitizer increases, folding characteristics or flexibility may deteriorate, and connection characteristics of conductive lines may also deteriorate.
  • One object of the present invention is to provide an electrode connection structure with improved mechanical and electrical reliability.
  • One object of the present invention is to provide a method for manufacturing an electrode connection structure with improved mechanical and electrical reliability.
  • One object of the present invention is to provide a digitizer including an electrode connection structure with improved mechanical and electrical reliability.
  • a base layer a lower conductive line disposed on the upper surface of the base layer, a first insulating layer formed on the upper surface of the base layer and disposed adjacent to the lower conductive line, on the first insulating layer a second insulating layer formed and including a via hole exposing the upper surface of the lower conductive line, and an upper conductive line disposed on the second insulating layer and electrically connected to the lower conductive line through the via hole.
  • the second insulating layer is in contact with the first insulating layer and the lower conductive line and includes a first inclined portion including an inclined sidewall, contacting the upper surface of the lower conductive line and the via hole.
  • An electrode connection structure comprising a second inclined portion forming a , and an extension portion extending from the first inclined portion.
  • the lower conductive line includes a plurality of lower conductive lines
  • the upper conductive line includes a plurality of upper conductive lines
  • the lower conductive lines and the upper conductive lines A digitizer that is combined with each other through the via hole to form a plurality of conductive coils.
  • the lower conductive lines include first lower conductive lines and second lower conductive lines extending in the column direction
  • the upper conductive lines include first upper conductive lines extending in the row direction and A digitizer comprising second upper conductive lines.
  • the conductive coils include a first conductive coil formed by connecting the first upper conductive lines and the second lower conductive lines to each other; and a second conductive coil formed by connecting the first lower conductive lines and the second upper conductive lines to each other.
  • the insulating structure partially covering the lower conductive line may include a multi-layer structure. Accordingly, even when the thickness of the lower conductive line increases, the connection reliability of the lower conductive line and the upper conductive line through the insulating structure can be improved.
  • the first insulating layer serving as the lower insulating layer may be physically spaced from the lower conductive line. Accordingly, the inclination angle of the inclined portion may be further reduced when forming the second insulating layer provided as the upper insulating layer. Accordingly, damage and/or disconnection of the upper conductive line can be prevented.
  • the thickness of the lower conductive line can be sufficiently increased to increase the current path. Accordingly, the electromagnetic induction phenomenon of the digitizer including the electrode connection structure is amplified, thereby improving resolution and flexible characteristics.
  • FIG. 1 is a schematic cross-sectional view showing an electrode connection structure according to example embodiments.
  • Figure 2 is a schematic cross-sectional view showing an electrode connection structure according to example embodiments.
  • 3 to 5 are schematic cross-sectional views for explaining a method of manufacturing an electrode connection structure according to example embodiments.
  • Figure 6 is a schematic cross-sectional view showing a digitizer according to example embodiments.
  • FIG. 7 and 8 are schematic plan views showing conductive coils included in a digitizer according to example embodiments.
  • Figure 9 is a schematic plan view showing a digitizer according to example embodiments.
  • Embodiments of the present invention provide an electrode connection structure including conductive lines. Additionally, a method for manufacturing the electrode connection structure is provided. A digitizer including the electrode connection structure is provided.
  • FIG. 1 is a schematic cross-sectional view showing an electrode connection structure according to example embodiments.
  • the electrode connection structure may include a lower conductive line 110 and an upper conductive line 130 formed on the base layer 105.
  • the lower conductive line 110 and the upper conductive line 130 may be disposed on different layers with the insulating structure 120 therebetween.
  • the insulating structure 120 may be provided as an interlayer insulating structure disposed between the lower conductive line 110 and the upper conductive line 130.
  • the base layer 105 is used to encompass a support layer or film-type base material for forming the conductive lines 110 and 130 and the insulating structure 120.
  • the base layer 105 may include a polymer applicable to flexible displays.
  • the above polymers include cyclic olefin polymer (COP), polyethylene terephthalate (PET), polyacrylate (PAR), polyetherimide (PEI), polyethylene naphthalate (PEN), polyphenylene sulfide (PPS), poly Allylate, polyimide (PI), cellulose acetate propionate (CAP), polyethersulfone (PES), cellulose triacetate (TAC), polycarbonate (PC), cyclic olefin copolymer (COC), poly Methyl methacrylate (PMMA), etc. can be mentioned.
  • COP cyclic olefin polymer
  • PET polyethylene terephthalate
  • PAR polyacrylate
  • PEI polyetherimide
  • PEN polyethylene naphthal
  • the base layer 105 may include polyimide to ensure stable bending characteristics.
  • the lower conductive line 110 and the upper conductive line 130 may each include a low-resistance metal.
  • the lower conductive line 110 and the upper conductive line 130 are silver (Ag), gold (Au), copper (Cu), aluminum (Al), platinum (Pt), palladium (Pd), chromium ( Cr), titanium (Ti), tungsten (W), niobium (Nb), tantalum (Ta), vanadium (V), iron (Fe), manganese (Mn), cobalt (Co), nickel (Ni), zinc ( It may include Zn), tin (Sn), molybdenum (Mo), calcium (Ca), or an alloy containing at least two of these.
  • the lower conductive line 110 and the upper conductive line 130 may include copper or a copper alloy to implement low resistance.
  • the insulating structure 120 may be formed on the upper surface of the base layer 105 to partially cover the lower conductive line 110.
  • the insulating structure 120 may include an organic insulating material such as epoxy resin, acrylic resin, siloxane resin, or polyimide resin, or an inorganic insulating material such as silicon oxide or silicon nitride.
  • the insulating structure 120 may be formed using an organic insulating material to improve flexible properties.
  • the insulating structure 120 may have a multi-layer structure including a first insulating layer 122 and a second insulating layer 124.
  • the first insulating layer 122 may serve as a lower insulating layer.
  • the first insulating layer 122 may be disposed adjacent to the lower conductive line 110 on the base layer 105.
  • the sidewall of the first insulating layer 122 may be formed adjacent to the sidewall of the lower conductive line 110.
  • neighbor and/or “adjacent” may refer to structures that are in direct contact or are physically spaced apart and arranged closely.
  • the first insulating layer 122 and the lower conductive line 110 may be formed on the same layer or at the same level.
  • the first insulating layer 122 and the lower conductive line 110 may be directly disposed on the upper surface of the base layer 105. Accordingly, the inclination angle of the second insulating layer 124 is reduced, so that the connection reliability of the upper conductive line 130 and the lower conductive line 110 can be improved.
  • the second insulating layer 124 may serve as an upper insulating layer.
  • the second insulating layer 124 is formed on the first insulating layer 122 and may cover at least a portion of the upper surface of the lower conductive line 110.
  • the second insulating layer 124 may cover the peripheral portion of the upper surface of the lower conductive line 110.
  • the second insulating layer 124 may cover both the first insulating layer 122 and the lower conductive line 110.
  • the second insulating layer 124 may include a via hole 125.
  • the upper surface of the lower conductive line 110 may be at least partially exposed through the via hole 125. In one embodiment, the upper surface of the lower conductive line 110 may be partially exposed through the via hole 125.
  • the second insulating layer 124 may include an inclined portion.
  • the second insulating layer 124 has a first inclined portion 124a that contacts the first insulating layer 122 and the lower conductive line 110 and includes an inclined sidewall, and the lower conductive line 110. It may include a second inclined portion 124b that contacts the upper surface of and forms a via hole 125.
  • the second insulating layer 124 may include an extension portion 124c extending from the first inclined portion 124a.
  • the second insulating layer 124 is formed on the first insulating layer 122, so that the inclination angles of the first inclined portion 124a and the second inclined portion 124b can be reduced compared to the single layer insulating structure. there is. Accordingly, damage to the upper conductive line 130 can be suppressed and the structural stability of the electrode connection structure can be improved.
  • the thickness H1 of the first insulating layer 122 may be 50% to 100% of the thickness H2 of the lower conductive line. In the above thickness range, even if the thickness of the lower conductive line 110 increases, the inclination angle of the first inclined portion 124a and the second inclined portion 124b of the second insulating layer 124 may be formed gently. Accordingly, the connection reliability and structural stability of the upper conductive line 130 and the lower conductive line 110 can be improved.
  • the first insulating layer 122 and the second insulating layer 124 may each have a thickness of 5 ⁇ m to 9 ⁇ m.
  • the thickness of the first insulating layer 122 may be greater than the thickness of the second insulating layer 124.
  • the interior of the via hole 125 may be filled with the above-described metal or alloy to form an upper conductive line 130 electrically connected to the lower conductive line 110 .
  • the upper conductive line 130 sufficiently fills the via hole 125 and may at least partially cover the top surface of the second insulating layer 124 .
  • a contact 135 may be formed inside the via hole 125.
  • the contact 135 may be a portion of the upper conductive line 130 formed inside the via hole 125, and may be formed as a member substantially integral with the upper conductive line 130.
  • the thickness of the lower conductive line 110 may be 10 ⁇ m or more.
  • the thickness of the lower conductive line 110 may be 10 ⁇ m to 20 ⁇ m, or 10 ⁇ m to 15 ⁇ m.
  • the thickness of the insulating layer around the lower conductive line may also increase.
  • the sidewall of the lower conductive line may be exposed or the insulating layer may become too thin, making it unsuitable to serve as an insulating layer between electrode layers.
  • an insulating layer with a sufficient thickness for insulating the lower conductive line 110 may be formed by forming the multi-layer insulating structure 120 . Additionally, the height and width of the via hole 125 are sufficiently increased so that the lower conductive line 110 and the upper conductive line 130 can be stably connected.
  • the inclination angle of the inclined portions 124a and 124b of the second insulating layer 124 may be reduced by forming the second insulating layer 124 on the first insulating layer 122. Accordingly, the upper conductive line 130 or the contact 135 may extend at a gentle inclination angle and be electrically connected to the lower conductive line 110. Accordingly, disconnection of the upper conductive line 130 at the contact portion of the upper conductive line 130 and the lower conductive line 110 can be prevented and connection reliability can be improved.
  • the thickness of the upper conductive line 130 may be smaller than the thickness of the lower conductive line 110.
  • the thickness of the upper conductive line 130 may be about 6 ⁇ m or less, and preferably about 1 ⁇ m to 6 ⁇ m.
  • the width of the upper conductive line 130 By forming the width of the upper conductive line 130 to be relatively thin, folding or bending characteristics can be improved while securing sufficient channel current or conductive coil current from the lower conductive line 110. Additionally, the adhesion of the upper conductive line 130 and the via hole 125 may be improved.
  • a passivation layer 140 may be formed on the insulating structure 120 to cover the upper conductive line 130.
  • the passivation layer may include an organic or inorganic insulating material that is substantially the same as or similar to the insulating structure 120 .
  • the lower conductive line 110 and the upper conductive line 130 may extend in a direction that intersects each other.
  • the first insulating layer 122 and the second insulating layer 124 may include different materials.
  • the first insulating layer 122 may include, for example, a polyolefin-based resin such as polyethylene, polypropylene, polyolefin having a cyclo-based or norbornene structure, or ethylene-propylene copolymer.
  • the first insulating layer 122 may include cycloolefin polymer (COP). Precision patterning and process stability can be improved by using polyolefin-based resin with high viscosity characteristics as the first insulating layer 122.
  • COP cycloolefin polymer
  • the second insulating layer 124 may include, for example, an acrylic resin such as polymethyl (meth)acrylate or polyethyl (meth)acrylate. Uniform coating can be performed on the upper surface of the first insulating layer 122 and the upper surface of the lower conductive line 110 by using an acrylic resin with low viscosity characteristics and improved coating properties as the second insulating layer 124.
  • Figure 2 is a schematic cross-sectional view showing an electrode connection structure according to example embodiments.
  • the first insulating layer 122 and the lower conductive line 110 may be physically spaced apart from each other. Accordingly, when forming the second insulating layer 124, the inclination angle of the first inclined portion 124a may be further reduced. Accordingly, damage and/or disconnection of the upper conductive line 130 can be prevented.
  • the separation distance (W) between the first insulating layer 122 and the lower conductive line 110 may be 20 ⁇ m or less.
  • the second insulating layer 124 covers a portion of the upper surface of the lower conductive line 110 and the first inclined portion 124a may have a gentle inclined angle. Accordingly, the connection reliability and structural stability of the electrode connection structure can be improved.
  • 3 to 5 are schematic cross-sectional views for explaining a method of manufacturing an electrode connection structure according to example embodiments. Detailed descriptions of the structure and materials described with reference to FIGS. 1 and 2 are omitted.
  • a lower conductive film containing the above-described metal or alloy may be formed on the upper surface of the base layer 105.
  • the lower conductive line 110 may be formed by patterning the lower conductive film to a predetermined width.
  • the lower conductive line 110 may be formed to have a thickness of about 10 ⁇ m or more.
  • a first insulating layer 122 disposed adjacent to the lower conductive line 110 may be formed on the base layer 105.
  • a first coating layer may be formed on the base layer 105 to entirely cover the lower conductive line 110.
  • the first coating layer is formed by performing a first spin coating process using a photosensitive composition containing a photosensitive resin such as epoxy resin, acrylic resin, siloxane resin, imide resin, novolac resin, etc. can be formed through a photosensitive composition containing a photosensitive resin such as epoxy resin, acrylic resin, siloxane resin, imide resin, novolac resin, etc. can be formed through
  • a pre-baking (or soft baking) process may be performed on the first coating layer at a temperature of about 80°C to 110°C. Thereafter, an exposure process may be performed using a mask to expose a portion of the upper surface of the lower conductive line 110.
  • a post-baking process after the exposure process may be performed at a temperature of, for example, about 130°C to 160°C.
  • the first coating layer may be partially removed through a development process using, for example, an aqueous alkaline solution to form a first insulating layer 122 exposing the upper surface of the lower conductive line 110.
  • the post-baking process may be performed for a longer time than the pre-baking process.
  • the pre-baking process may be performed for about 3 to 10 minutes
  • the post-baking process may be performed for about 20 to 30 minutes.
  • the second insulating layer 124 may be formed on the first insulating layer 122.
  • the photosensitive composition described above may be formed on the base layer 105 and the first insulating layer 122 through a second spin coating process to form a second coating layer.
  • the second coating layer may be formed to fill the upper surface of the lower conductive line 110 exposed when forming the first insulating layer 122.
  • a pre-baking process may be performed on the second coating layer at a temperature of about 80°C to 110°C.
  • an exposure process can be performed using a mask for forming the via hole 125.
  • a post-baking process after the exposure process may be performed at a temperature of about 180°C to 220°C.
  • the second coating layer may be partially removed through a development process using, for example, an aqueous alkaline solution to form the via hole 125. Accordingly, the second insulating layer 124 may be formed to cover a portion of the first insulating layer 122 and the lower conductive line 110 and partially expose the upper surface of the lower conductive line 110.
  • the via hole 125 may be formed without damaging the first insulating layer 122.
  • the post-baking process may be performed for a longer time than the pre-baking process.
  • the pre-baking process may be performed for about 3 to 10 minutes
  • the post-baking process may be performed for about 20 to 30 minutes.
  • the rotation speed of the first spin coating process for forming the first insulating layer 122 and the rotation speed of the second spin process for forming the second insulating layer 124 are each about 300 rpm to 500 rpm. Can be adjusted by rpm. Accordingly, the height of the first insulating layer 122 is sufficiently increased, and the inclination angle of the inclined portions of the second insulating layer 124 is reduced, thereby improving the connection reliability between the conductive lines 110 and 130.
  • the thickness and surface flatness of the insulating layers 122 and 124 can be uniformly adjusted.
  • the thickness of the first insulating layer 122 may be 50% to 100% of the thickness of the lower conductive line 110.
  • an upper conductive layer filling the via hole 125 may be formed on the second insulating layer 124 . Thereafter, the upper conductive layer may be patterned to a predetermined width to form an upper conductive line 130 including a contact 135 that contacts the lower conductive line 110 through the via hole 125.
  • Figure 6 is a schematic cross-sectional view showing a digitizer according to example embodiments.
  • 7 and 8 are schematic plan views showing conductive coils included in a digitizer according to example embodiments.
  • Figure 6 is a cross-sectional view taken along the line II' shown in Figure 7 in the thickness direction.
  • two directions that are parallel to the upper surface of the digitizer 100 or the base layer 105 and intersect each other are defined as the first direction and the second direction.
  • the first direction and the second direction may intersect each other perpendicularly.
  • the first direction may correspond to the width direction, row direction, or X-direction of the digitizer 100.
  • the second direction may correspond to the longitudinal direction, column direction, or Y-direction of the digitizer 100.
  • the digitizer 100 may include an electrode connection structure according to the exemplary embodiments described with reference to FIGS. 1 and 2 .
  • the digitizer 100 may include a lower conductive line 110 and an upper conductive line 130 formed on the base layer 105.
  • the lower conductive line 110 and the upper conductive line 130 may be separated into different layers with an insulating structure 120 therebetween.
  • the digitizer 100 may include a first conductive coil 50 (see FIG. 7) and a second conductive coil 70 (see FIG. 8).
  • the first conductive coil 50 and the second conductive coil 70 may be defined by combining the lower conductive line 110 and the upper conductive line 130 by contacts 135 .
  • the lower conductive line 110 may include a first lower conductive line 112 (see FIG. 8) and a second lower conductive line 114 (see FIG. 7).
  • the upper conductive line 130 may include a first upper conductive line 132 (see FIG. 7) and a second upper conductive line 134 (see FIG. 8).
  • the first lower conductive line 112 and the second lower conductive line 114 may extend in the second direction.
  • the first upper conductive line 132 and the second upper conductive line 134 may extend in the first direction.
  • the first upper conductive line 132 of the upper conductive line 130 and the second lower conductive line 114 of the lower conductive line 110 are coupled to each other to form the first conductive coil 50. can be formed.
  • the first upper conductive line 132 and the second lower conductive line 114 together form a first conductive coil 50 and can be provided together as a sensing line for an input pen through electromagnetic induction.
  • first upper conductive line 132 and the second lower conductive line 114 may be electrically connected to each other through the first contact 135a.
  • a plurality of first upper conductive lines 132 and a plurality of second lower conductive lines 114 are electrically connected to each other through a plurality of first contacts 135a and are formed within one first conductive coil 50.
  • Multiple conduction loops may be included.
  • four first conductive loops may be included in one first conductive coil 50.
  • the first conductive loops may have different sizes or areas in the planar direction.
  • the first contact 135a may penetrate the insulating structure 120 and be formed substantially integrally with the first upper conductive line 132 .
  • a first input line 113 and a first output line 115 may be connected to any one of the first conductive loops.
  • the first input line 113 may be connected to the innermost first conductive loop among the first conductive loops.
  • the first output line 115 may be connected to the outermost first conductive loop among the first conductive loops.
  • the current input from the first input line 113 alternately circulates through the lower conductive line 110 and the upper conductive line 130 through the first conductive loops, and may be discharged through the first output line 115. there is.
  • the first input line 113 and the first output line 115 may be included in the lower conductive line 110.
  • the lower conductive line 110 may include a first internal connection line 114a.
  • neighboring first conductive loops may be connected by the first internal connection line 114a.
  • the first lower conductive line 112 of the lower conductive line 110 and the second upper conductive line 134 of the upper conductive line 130 are coupled to each other to form a second conductive coil 70. can be formed.
  • the first lower conductive line 112 and the second upper conductive line 134 together form a second conductive coil 70 and can be provided together as a sensing line for an input pen through electromagnetic induction.
  • first lower conductive line 112 and the second upper conductive line 134 may be electrically connected to each other through the second contact 135b.
  • a plurality of first lower conductive lines 112 and a plurality of second upper conductive lines 134 are electrically connected to each other through a plurality of second contacts 135b and are formed within one second conductive coil 70.
  • Multiple conduction loops may be included.
  • four second conductive loops may be included in one second conductive coil 70.
  • the second conductive loops may have different sizes or areas in the planar direction.
  • the second contact 135b may penetrate the insulating structure 120 and be formed substantially integrally with the second upper conductive line 134 .
  • a second input line 117 and a second output line 119 may be connected to any one of the second conductive loops.
  • the second input line 117 may be connected to the innermost second conductive loop among the second conductive loops.
  • the second output line 119 may be connected to the outermost second conductive loop among the second conductive loops.
  • the current input from the second input line 117 alternately circulates through the lower conductive line 110 and the upper conductive line 130 through the second conductive loops, and may be discharged through the second output line 119. there is.
  • the second input line 117 and the second output line 119 may be included in the lower conductive line 110.
  • the upper conductive line 130 may further include an external connection line 134a.
  • the second input line 117 and the second output line 119 may be connected by the external connection line 134a through the second conductive loop and the second contact 135b.
  • the external connection line 134a may be connected to two different second conductive coils.
  • the output line 119 connected to one second conductive coil 70 may be connected to the input line 117 of the other second conductive coil 70 through the external connection line 134a.
  • the upper conductive line 130 may further include a second internal connection line 134b.
  • neighboring second conductive loops within the second conductive coil 70 may be connected to each other by the second internal connection line 134b.
  • FIG. 7 and 8 show that four conductive loops are included in one conductive coil, but the number of conductive loops in the conductive coil can be adjusted taking into account the size and resolution of the image display device.
  • the first conductive coil 50 and the second conductive coil 70 may each include a plurality of conductive loops of different sizes.
  • the intensity of the magnetic field generated through the digitizer 100 can be sufficiently increased to efficiently enhance energy transfer to, for example, an input pen contacting the window surface of the image display device.
  • the lower conductive line 110 and the upper conductive line 130 are connected through the contact 135 to form a conductive loop, the number of loops of the conductive coil within a limited space is efficiently increased and the electromagnetic induction efficiency is improved. You can do it.
  • the thickness of the lower conductive line 110 may be greater than the thickness of the upper conductive line 130.
  • the upper conductive line 130 may extend in a first direction (eg, row direction or width direction) and intersect the bending axis.
  • the upper conductive line 130 may be perpendicular to the bending axis.
  • the lower conductive line 110 extends in a second direction (column direction or longitudinal direction) and may be substantially parallel to the bending axis.
  • crack prevention within the conductive line can be reduced or suppressed by reducing the thickness of the upper conductive line 130, through which bending stress is easily transmitted as it intersects the bending axis.
  • the first lower conductive line 110 which is parallel to the bending axis and is relatively free from bending stress, to a large thickness, a sufficient electromagnetic induction effect can be realized by expanding the current path through the conductive coil.
  • the contact 135 may be formed within the insulating structure 120 including the via hole 125 . Accordingly, even when the thickness of the lower conductive line 110 increases, a stable connection reliability with the upper conductive line 130 can be secured while maintaining a predetermined insulation property.
  • Figure 9 is a schematic plan view showing a digitizer according to example embodiments. For convenience of explanation, the detailed structure/configuration of the conductive coil is omitted in FIG. 9 .
  • a plurality of first conductive coils 50 and second conductive coils 70 may be arranged on the upper surface of the base layer 105.
  • the first conductive coil 50 may extend in the first direction or row direction.
  • the plurality of first conductive coils 50 may be arranged along the second direction or the column direction.
  • first conductive coils 50-1 to 50-n may be sequentially arranged along the second direction (n is a natural number).
  • the second conductive coil 70 may extend in the second direction or the column direction.
  • the plurality of second conductive coils 70 may be arranged along the first direction or row direction.
  • m second conductive coils 70-1 to 70-m may be sequentially arranged along the first direction.
  • a bending area BA may be included in the central portion of the base layer 105.
  • a bending axis 80 extending in the second direction may be located within the bending area BA.
  • the digitizer 100 according to example embodiments may be bent or folded around the bending axis 80 .
  • the thickness of the upper conductive line 130 that intersects the bending axis 80 may be relatively small. Accordingly, cracking of the upper conductive line 130 to which bending stress is directly applied can be prevented and flexibility can be increased.
  • a stable electrical connection of the conductive coils 50 and 70 can be achieved during repeated folding or bending even when the thickness of the upper conductive line 130 is reduced. It is maintained so that the desired electromagnetic generation can be realized.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명에 따른 실시예들은 전극 접속 구조를 제공한다. 전극 접속 구조는 기재층, 기재층의 상면 상에 배치된 하부 도전 라인, 기재층의 상면 상에 형성되고, 하부 도전 라인에 이웃하여 배치된 제1 절연층, 제1 절연층 상에 형성되고, 하부 도전 라인의 상면을 노출시키는 비아 홀을 포함하는 제2 절연층, 및 제2 절연층 상에 배치되어 비아 홀을 통해 하부 도전 라인과 전기적으로 연결되는 상부 도전 라인을 포함한다. 복층 절연 구조를 통해 도전 라인들 사이의 접속 신뢰성을 향상시킬 수 있다.

Description

전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저
본 발명은 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저에 관한 것이다. 보다 상세하게는, 복층 도전 구조를 포함하는 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저에 관한 것이다.
최근, 화상 표시 장치에 각종 센싱 기능 및 통신 기능이 결합되어, 예를 들면 스마트폰 형태로 구현되고 있다. 예를 들면, 상기 화상 표시 장치의 표시 패널 상에 터치 패널 또는 터치 센서가 부착되어 윈도우 면에 표시되는 메뉴를 선택하여 정보 입력 기능이 함께 구현된 전자 기기들이 개발되고 있다.
또한, 한국등록특허 제10-1750564호에 개시된 바와 같이, 화상 표시 장치의 배면부 측으로 전자기 방식에 의해 아날로그 좌표 정보를 디지털 신호로 변환시키는 디지타이저가 배치되고 있다,
상기 디지타이저는 절연층을 사이에 두고 서로 연결된 복층 구조의 도전 라인들을 포함할 수 있다. 저저항을 통한 충분한 전류 세기의 확보를 위해서는 도전 라인의 두께를 증가시키는 것이 바람직할 수 있다. 이 경우, 절연층의 두께도 함께 증가될 수 있다.
절연층의 두께가 증가되는 경우, 도전 라인들의 상호 접속을 위한 비아 홀 혹은 콘택 홀의 형성이 원하는 형상 및 신뢰성을 갖도록 형성되지 않을 수 있다. 또한, 디지타이저의 두께 증가에 따라 폴딩 특성 또는 유연성이 저하되며, 도전 라인의 접속 특성 역시 열화될 수 있다.
본 발명의 일 과제는 향상된 기계적, 전기적 신뢰성을 갖는 전극 접속 구조를 제공하는 것이다.
본 발명의 일 과제는 향상된 기계적, 전기적 신뢰성을 갖는 전극 접속 구조의 제조 방법을 제공하는 것이다.
본 발명의 일 과제는 향상된 기계적, 전기적 신뢰성을 갖는 전극 접속 구조를 포함하는 디지타이저를 제공하는 것이다.
1. 기재층, 상기 기재층의 상면 상에 배치된 하부 도전 라인, 상기 기재층의 상기 상면 상에 형성되고, 상기 하부 도전 라인에 이웃하여 배치된 제1 절연층, 상기 제1 절연층 상에 형성되고, 상기 하부 도전 라인의 상면을 노출시키는 비아 홀을 포함하는 제2 절연층, 및 상기 제2 절연층 상에 배치되어 상기 비아 홀을 통해 상기 하부 도전 라인과 전기적으로 연결되는 상부 도전 라인을 포함하는, 전극 접속 구조.
2. 위 1에 있어서, 상기 제2 절연층은 상기 제1 절연층, 및 상기 하부 도전 라인의 상기 상면의 적어도 일부를 함께 덮는, 전극 접속 구조.
3. 위 1에 있어서, 상기 제2 절연층은 상기 제1 절연층 및 상기 하부 도전 라인과 접촉하며 경사진 측벽을 포함하는 제1 경사부, 상기 하부 도전 라인의 상기 상면과 접촉하며 상기 비아 홀을 형성하는 제2 경사부, 및 상기 제1 경사부로부터 연장되는 연장부를 포함하는, 전극 접속 구조.
4. 위 1에 있어서, 상기 제1 절연층의 두께는 상기 하부 도전 라인의 두께의 50 내지 100 %인, 전극 접속 구조.
5. 위 1에 있어서, 상기 제1 절연층 및 상기 하부 도전 라인은 동일 층 또는 동일 레벨에 형성된, 전극 접속 구조.
6. 위 1에 있어서, 상기 제1 절연층 및 상기 하부 도전 라인은 서로 물리적으로 이격된, 전극 접속 구조.
7. 위 6에 있어서, 상기 제1 절연층 및 상기 하부 도전 라인 사이의 이격 거리는 20 ㎛ 이하인, 전극 접속 구조.
8. 위 1에 있어서, 상기 하부 도전 라인의 두께는 상기 상부 도전 라인의 두께보다 큰, 전극 접속 구조.
9. 위 1에 있어서, 상기 하부 도전 라인의 두께는 10㎛ 이상인, 전극 접속 구조.
10. 위 1에 있어서, 상기 제1 절연층 및 상기 제2 절연층은 서로 다른 소재를 포함하는, 전극 접속 구조.
11. 상술한 전극 접속 구조를 포함하고, 상기 하부 도전 라인은 복수의 하부 도전 라인들을 포함하고, 상기 상부 도전 라인은 복수의 상부 도전 라인들을 포함하며, 상기 하부 도전 라인들 및 상기 상부 도전 라인들이 상기 비아 홀을 통해 서로 조합되어 복수의 도전 코일들을 형성하는, 디지타이저.
12. 위 11에 있어서, 상기 하부 도전 라인들은 열 방향으로 연장하는 제1 하부 도전 라인들 및 제2 하부 도전 라인들을 포함하고, 상기 상부 도전 라인들은 행 방향으로 연장하는 제1 상부 도전 라인들 및 제2 상부 도전 라인들을 포함하는, 디지타이저.
13. 위 12에 있어서, 상기 도전 코일들은 상기 제1 상부 도전 라인들 및 상기 제2 하부 도전 라인들이 서로 연결되어 형성된 제1 도전 코일; 및 상기 제1 하부 도전 라인들 및 상기 제2 상부 도전 라인들이 서로 연결되어 형성된 제2 도전 코일을 포함하는, 디지타이저.
14. 위 11에 있어서, 상기 기재층은 벤딩 영역을 포함하고, 상기 벤딩 영역의 벤딩 축은 상기 상부 도전 라인과 교차하며, 상기 하부 도전 라인과 평행한, 디지타이저.
본 발명의 실시예들에 따른 전극 접속 구조에 있어서, 하부 도전 라인을 부분적으로 덮는 절연 구조는 복층 구조를 포함할 수 있다. 이에 따라, 하부 도전 라인의 두께가 증가되는 경우에도 절연 구조를 통한 하부 도전 라인 및 상부 도전 라인의 접속 신뢰성이 개선될 수 있다.
일부 실시예들에 따르면, 하부 절연층으로 제공되는 제1 절연층이 하부 도전 라인과 물리적으로 이격될 수 있다. 이에 따라, 상부 절연층으로 제공되는 제2 절연층 형성 시 경사부의 경사각이 추가로 감소할 수 있다. 따라서, 상부 도전 라인의 손상 및/또는 단선이 방지될 수 있다.
상기 절연 구조를 활용하여, 하부 도전 라인의 두께를 충분히 증가시켜 전류 통로를 증가시킬 수 있다. 이에 따라, 상기 전극 접속 구조를 포함하는 디지타이저의 전자기 유도 현상이 증폭되어 해상도 및 플렉시블 특성이 향상될 수 있다.
도 1은 예시적인 실시예들에 따른 전극 접속 구조를 나타내는 개략적인 단면도이다.
도 2는 예시적인 실시예들에 따른 전극 접속 구조를 나타내는 개략적인 단면도이다.
도 3 내지 도 5는 예시적인 실시예들에 따른 전극 접속 구조의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 6는 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 단면도이다.
도 7 및 도 8은 예시적인 실시예들에 따른 디지타이저에 포함되는 도전 코일들을 나타내는 개략적인 평면도들이다.
도 9는 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 평면도이다.
본 발명의 실시예들은 도전 라인들을 포함하는 전극 접속 구조를 제공한다. 또한, 상기 전극 접속 구조의 제조 방법이 제공된다. 상기 전극 접속 구조를 포함하는 디지타이저가 제공된다.
이하 도면을 참고하여, 본 발명의 실시예들을 보다 구체적으로 설명하도록 한다. 다만, 본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 전술한 발명의 내용과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 예시적인 실시예들에 따른 전극 접속 구조를 나타내는 개략적인 단면도이다.
도 1을 참조하면, 상기 전극 접속 구조는 기재층(105) 상에 형성된 하부 도전 라인(110) 및 상부 도전 라인(130)을 포함할 수 있다. 하부 도전 라인(110) 및 상부 도전 라인(130)은 절연 구조(120)를 사이에 두고 서로 다른 층에 배치될 수 있다.
예를 들면, 절연 구조(120)는 하부 도전 라인(110) 및 상부 도전 라인(130) 사이에 배치된 층간 절연 구조로 제공될 수 있다.
기재층(105)은 도전 라인들(110, 130) 및 절연 구조(120)의 형성을 위한 지지층 또는 필름 타입 기재를 포괄하는 의미로 사용된다. 예를 들면, 기재층(105)은 플레시블 디스플레이에 적용 가능한 고분자를 포함할 수 있다. 상기 고분자의 예로서, 환형올레핀중합체(COP), 폴리에틸렌테레프탈레이트(PET), 폴리아크릴레이트(PAR), 폴리에테르이미드(PEI), 폴리에틸렌나프탈레이트(PEN), 폴리페닐렌설파이드(PPS), 폴리알릴레이트(polyallylate), 폴리이미드(PI), 셀룰로오스 아세테이트 프로피오네이트(CAP), 폴리에테르술폰(PES), 셀룰로오스 트리아세테이트(TAC), 폴리카보네이트(PC), 환형올레핀공중합체(COC), 폴리메틸메타크릴레이트(PMMA) 등을 들 수 있다.
바람직하게는, 기재층(105)은 안정적인 벤딩 특성 확보를 위해 폴리이미드를 포함할 수 있다.
하부 도전 라인(110) 및 상부 도전 라인(130)은 각각 저저항 금속을 포함할 수 있다. 예를 들면, 하부 도전 라인(110) 및 상부 도전 라인(130)은 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 니오븀(Nb), 탄탈륨(Ta), 바나듐(V), 철(Fe), 망간(Mn), 코발트(Co), 니켈(Ni), 아연(Zn), 주석(Sn), 몰리브덴(Mo), 칼슘(Ca) 또는 이들 중 적어도 2 이상을 함유하는 합금을 포함할 수 있다.
바람직하게는, 하부 도전 라인(110) 및 상부 도전 라인(130)은 저저항 구현을 위해 구리 혹은 구리 합금을 포함할 수 있다.
절연 구조(120)는 기재층(105) 상면 상에 형성되어 하부 도전 라인(110)을 부분적으로 덮을 수 있다. 절연 구조(120)는 에폭시계 수지, 아크릴계 수지, 실록산계 수지, 폴리이미드계 수지 등과 같은 유기 절연 물질, 또는 실리콘 산화물, 실리콘 질화물 등과 같은 무기 절연 물질을 포함할 수 있다. 바람직하게는, 절연 구조(120)는 플렉시블 특성 향상을 위해 유기 절연 물질을 사용하여 형성될 수 있다.
예시적인 실시예들에 따르면, 절연 구조(120)는 제1 절연층(122) 및 제2 절연층(124)을 포함하는 복층 구조를 가질 수 있다.
제1 절연층(122)은 하부 절연층으로 제공될 수 있다. 제1 절연층(122)은 기재층(105) 상에서 하부 도전 라인(110)에 이웃하게 배치될 수 있다. 예를 들면, 상기 제1 절연층(122)의 측벽이 하부 도전 라인(110)의 측벽과 인접하도록 형성될 수 있다.
본 출원에서 사용되는 용어 "이웃" 및/또는 "인접"은 직접 접촉하거나, 물리적으로 이격되어 가깝게 배치되는 구조를 의미할 수 있다.
제1 절연층(122) 및 하부 도전 라인(110)은 동일 층 또는 동일 레벨에 형성될 수 있다. 예를 들면, 제1 절연층(122) 및 하부 도전 라인(110)은 기재층(105)의 상면 상에 직접 배치될 수 있다. 이에 따라, 제2 절연층(124)의 경사각이 감소되어 상부 도전 라인(130) 및 하부 도전 라인(110)의 접속 신뢰성이 향상될 수 있다.
제2 절연층(124)은 상부 절연층으로 제공될 수 있다. 제2 절연층(124)은 제1 절연층(122) 상에 형성되며, 하부 도전 라인(110)의 상면의 적어도 일부를 덮을 수 있다. 예를 들면, 제2 절연층(124)은 하부 도전 라인(110)의 상면의 주변부를 덮을 수 있다. 예를 들면, 제2 절연층(124)은 제1 절연층(122) 및 하부 도전 라인(110)을 함께 덮을 수 있다.
예시적인 실시예들에 있어서, 제2 절연층(124)은 비아 홀(125)을 포함할 수 있다. 비아 홀(125)을 통해 하부 도전 라인(110)의 상면이 적어도 부분적으로 노출될 수 있다. 일 실시예에 있어서, 비아 홀(125)을 통해 하부 도전 라인(110)의 상면이 부분적으로 노출될 수 있다.
일부 실시예들에 따르면, 제2 절연층(124)은 경사부를 포함할 수 있다. 예를 들면, 제2 절연층(124)은 제1 절연층(122) 및 하부 도전 라인(110)과 접촉하며 경사진 측벽을 포함하는 제1 경사부(124a), 및 하부 도전 라인(110)의 상면과 접촉하며 비아 홀(125)을 형성하는 제2 경사부(124b)를 포함할 수 있다. 제2 절연층(124)은 제1 경사부(124a)로부터 연장되는 연장부(124c)를 포함할 수 있다.
예를 들면, 제1 절연층(122) 상에 제2 절연층(124)이 형성되어 제1 경사부(124a) 및 제2 경사부(124b)의 경사각이 단일 층 절연 구조에 비하여 감소할 수 있다. 이에 따라, 상부 도전 라인(130)의 손상이 억제되고 전극 접속 구조의 구조적 안정성이 개선될 수 있다.
일부 실시예들에 있어서, 상기 제1 절연층(122)의 두께(H1)는 상기 하부 도전 라인의 두께(H2)의 50 % 내지 100 %일 수 있다. 상기 두께 범위에서, 하부 도전 라인(110)의 두께가 증가하여도 제2 절연층(124)의 제1 경사부(124a) 및 제2 경사부(124b)의 경사각이 완만하게 형성될 수 있다. 이에 따라, 상부 도전 라인(130) 및 하부 도전 라인(110)의 접속 신뢰성 및 구조적 안정성이 향상될 수 있다.
일부 실시예들에 따르면, 제1 절연층(122) 및 제2 절연층(124)의 두께는 각각 5 ㎛내지 9 ㎛일 수 있다.
일 실시예에 따르면, 제1 절연층(122)의 두께는 제2 절연층(124)의 두께보다 클 수 있다.
예시적인 실시예들에 있어서, 비아 홀(125) 내부에는 상술한 금속 또는 합금이 충진되어, 하부 도전 라인(110)과 전기적으로 연결되는 상부 도전 라인(130)이 형성될 수 있다. 상부 도전 라인(130)은 비아 홀(125)을 충분히 채우며 제2 절연층(124)의 상면을 적어도 부분적으로 덮을 수 있다.
비아 홀(125) 내부에는 콘택(135)이 형성될 수 있다. 콘택(135)은 비아 홀(125) 내부에 형성된 상부 도전 라인(130)의 부분일 수 있으며, 상부 도전 라인(130)과 실질적으로 일체의 부재로 형성될 수 있다.
일부 실시예들에 있어서, 하부 도전 라인(110)의 두께는 10 ㎛ 이상일 수 있다. 예를 들면, 하부 도전 라인(110)의 두께는 10 ㎛ 내지 20 ㎛, 또는 10 ㎛ 내지 15 ㎛일 수 있다.
예를 들면, 상대적으로 두껍게 형성된 하부 도전 라인의 두께가 상대적으로 두꺼워서 하부 도전 라인 주변의 절연층의 두께도 증가될 수 있다. 상기 절연층을 단일 코팅 공정으로 형성하는 경우, 하부 도전 라인의 측벽이 노출되거나 절연층이 지나치게 얇아져 전극 층간 절연층으로서 제공되기 부적합할 수 있다.
예시적인 실시예들에 따르면, 복층 구조의 절연 구조(120)를 형성하여 하부 도전 라인(110)의 절연을 위한 충분한 두께의 절연층을 형성할 수 있다. 또한, 비아 홀(125)의 높이 및 너비가 충분히 증가하여 하부 도전 라인(110) 및 상부 도전 라인(130)이 안정적으로 접속될 수 있다.
예시적인 실시예들에 있어서, 제1 절연층(122) 상에 제2 절연층(124)을 형성하여 제2 절연층(124)의 경사부들(124a, 124b)의 경사각을 감소시킬 수 있다. 이에 따라, 상부 도전 라인(130) 또는 콘택(135)이 완만한 경사각으로 연장하여 하부 도전 라인(110)과 전기적으로 연결될 수 있다. 따라서, 상부 도전 라인(130) 및 하부 도전 라인(110)의 접촉부에서의 상부 도전 라인(130)의 단선이 방지되고 접속 신뢰성이 향상될 수 있다.
일부 실시예들에 있어서, 상부 도전 라인(130)의 두께는 하부 도전 라인(110)의 두께보다 작을 수 있다. 예를 들면, 상부 도전 라인(130)의 두께는 약 6 ㎛ 이하일 수 있으며, 바람직하게는 약 1 ㎛ 내지 6 ㎛일 수 있다.
상부 도전 라인(130)의 너비를 상대적으로 얇게 형성하여, 하부 도전 라인(110)으로부터 충분한 채널 전류 혹은 도전 코일 전류를 확보하면서도 폴딩 또는 벤딩 특성을 향상시킬 수 있다. 또한, 상부 도전 라인(130) 및 비아 홀(125)의 밀착성이 개선될 수 있다.
절연 구조(120) 상에는 상부 도전 라인(130)을 덮는 패시베이션 층(140)이 형성될 수 있다. 예를 들면, 패시베이션 층은 절연 구조(120)와 실질적으로 동일하거나 유사한 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다.
일 실시예에 따르면, 하부 도전 라인(110) 및 상부 도전 라인(130)은 서로 교차하는 방향으로 연장할 수 있다.
일부 실시예들에 있어서, 제1 절연층(122) 및 제2 절연층(124)은 서로 다른 소재를 포함할 수 있다.
제1 절연층(122)은 예를 들면, 폴리에틸렌, 폴리프로필렌, 시클로계 또는 노보넨 구조를 갖는 폴리올레핀, 에틸렌-프로필렌 공중합체 등의 폴리올레핀계 수지를 포함할 수 있다. 일 실시예에 따르면, 제1 절연층(122)은 시클로올레핀 폴리머(COP)를 포함할 수 있다. 제1 절연층(122)으로 고점도 특성을 갖는 폴리올레핀계 수지를 사용하여 정밀 패터닝 및 공정 안정성을 향상시킬 수 있다.
제2 절연층(124)은 예를 들면, 폴리메틸(메타)아크릴레이트, 폴리에틸(메타)아크릴레이트 등의 아크릴계 수지를 포함할 수 있다. 제2 절연층(124)으로 저점도 특성 및 향상된 코팅성을 갖는 아크릴계 수지를 사용하여 제1 절연층(122) 상면 및 하부 도전 라인(110)의 상면 상에 균일한 코팅이 수행될 수 있다.
도 2는 예시적인 실시예들에 따른 전극 접속 구조를 나타내는 개략적인 단면도이다.
도 2를 참조하면, 제1 절연층(122) 및 하부 도전 라인(110)은 서로 물리적으로 이격될 수 있다. 이에 따라, 제2 절연층(124) 형성 시 제1 경사부(124a)의 경사각이 추가로 감소할 수 있다. 따라서, 상부 도전 라인(130)의 손상 및/또는 단선이 방지될 수 있다.
일부 실시예들에 있어서, 제1 절연층(122) 및 하부 도전 라인(110) 사이의 이격 거리(W)는 20 ㎛ 이하일 수 있다. 상기 범위에서, 제2 절연층(124)이 하부 도전 라인(110)의 상면의 일부를 덮으면서 제1 경사부(124a)가 완만한 경사각을 가질 수 있다. 이에 따라, 전극 접속 구조의 접속 신뢰성 및 구조적 안정성이 향상될 수 있다.
도 3 내지 도 5는 예시적인 실시예들에 따른 전극 접속 구조의 제조 방법을 설명하기 위한 개략적인 단면도들이다. 도 1 및 도 2를 참조로 설명한 구조 및 재질에 대한 상세한 설명은 생략된다.
예를 들면, 기재층(105)의 상면 상에 상술한 금속 또는 합금을 포함하는 하부 도전막을 형성할 수 있다. 상기 하부 도전막을 소정의 너비로 패터닝하여 하부 도전 라인(110)을 형성할 수 있다.
상술한 바와 같이, 하부 도전 라인(110)은 약 10 ㎛ 이상의 두께로 형성될 수 있다.
도 4를 참조하면, 기재층(105) 상에 하부 도전 라인(110)과 이웃하게 배치되는 제1 절연층(122)을 형성할 수 있다.
예를 들면, 기재층(105) 상에 하부 도전 라인(110)을 전체적으로 덮도록 제1 코팅층을 형성할 수 있다. 예시적인 실시예들에 따르면, 상기 제1 코팅층은 에폭시계 수지, 아크릴계 수지, 실록산계 수지, 이미드계 수지, 노볼락계 수지 등과 같은 감광성 수지를 포함하는 감광성 조성물을 사용하여 제1 스핀 코팅 공정을 통해 형성될 수 있다.
상기 제1 코팅층에 대해 예를 들면, 약 80 ℃ 내지 110 ℃의 온도에서 프리-베이킹(pre-baking)(또는 소프트 베이킹) 공정을 수행할 수 있다. 이후, 하부 도전 라인(110)의 상면의 일부를 노출하도록 마스크를 사용하여 노광 공정을 수행할 수 있다.
일부 실시예들에 있어서, 상기 노광 공정 이후 포스트-베이킹 공정을 예를 들면, 약 130 ℃ 내지 160 ℃의 온도에서 수행할 수 있다.
이후, 예를 들면 알칼리 수용액을 사용한 현상 공정을 통해 상기 제1 코팅층을 부분적으로 제거하여 하부 도전 라인(110)의 상면을 노출시키는 제1 절연층(122)을 형성할 수 있다.
일 실시예에 있어서, 상기 포스트-베이킹 공정은 상기 프리-베이킹 공정보다 긴 시간동안 수행될 수 있다. 예를 들면, 상기 프리-베이킹 공정은 약 3분 내지 10분, 상기 포스트-베이킹 공정은 약 20분 내지 30분간 수행될 수 있다.
상기 포스트-베이킹 공정을 충분한 시간 및 온도로 수행하여, 제2 절연층(124) 혹은 비아 홀(125) 형성 시 제1 절연층(122)의 손상을 방지할 수 있다.
도 5를 참조하면, 제1 절연층(122) 상에 제2 절연층(124)을 형성할 수 있다.
예를 들면, 기재층(105) 및 제1 절연층(122) 상에 상술한 감광성 조성물을 제2 스핀 코팅 공정을 통해 형성하여 제2 코팅층을 형성할 수 있다. 상기 제2 코팅층은 제1 절연층(122) 형성 시 노출된 하부 도전 라인(110)의 상면을 채우도록 형성될 수 있다.
상기 제2 코팅층에 대해 예를 들면, 약 80 ℃ 내지 110 ℃의 온도에서 프리-베이킹 공정을 수행할 수 있다. 이후, 비아 홀(125)의 형성을 위한 마스크를 사용하여 노광 공정을 수행할 수 있다.
일부 실시예들에 있어서, 상기 노광 공정 이후 포스트-베이킹 공정을 약 180 ℃ 내지 220 ℃의 온도에서 수행할 수 있다.
이후, 예를 들면 알칼리 수용액을 사용한 현상 공정을 통해 상기 제2 코팅층을 부분적으로 제거하여 비아 홀(125)을 형성할 수 있다. 이에 따라, 제1 절연층(122) 및 하부 도전 라인(110)의 일부를 함께 덮으며, 하부 도전 라인(110)의 상면을 부분적으로 노출시키는 제2 절연층(124)이 형성될 수 있다.
상기 현상 공정에서 제2 코팅층 부분의 적어도 일부가 함께 제거되어 비아 홀(125)이 형성될 수 있다. 상술한 바와 같이, 제1 절연층(122)은 프리-베이킹 및 포스트-베이킹 공정을 통해 경화된 상태이므로 제1 절연층(122)의 손상 없이 비아 홀(125)이 형성될 수 있다.
예를 들면, 제2 절연층(124) 형성 단계에서, 상기 포스트-베이킹 공정은 상기 프리-베이킹 공정보다 긴 시간동안 수행될 수 있다. 예를 들면, 상기 프리-베이킹 공정은 약 3분 내지 10분, 상기 포스트-베이킹 공정은 약 20분 내지 30분간 수행될 수 있다.
일부 실시예들에 있어서, 제1 절연층(122) 형성을 위한 제1 스핀 코팅 공정의 회전 속도 및 제2 절연층(124) 형성을 위한 제2 스핀 공정의 회전 속도는 각각 약 300 rpm 내지 500 rpm으로 조절될 수 있다. 이에 따라, 제1 절연층(122)의 높이가 충분히 증가하고, 제2 절연층(124)의 경사부들의 경사각이 감소하여 도전 라인들(110, 130) 간의 접속 신뢰성이 향상될 수 있다.
절연 구조(120)를 두 번에 걸쳐 연속적으로 형성하여 절연층들(122, 124)의 두께 및 표면 평탄화도를 균일하게 조절할 수 있다.
상술한 공정에 따라 제조된 절연 구조(120)에 있어서, 제1 절연층(122)의 두께는 하부 도전 라인(110)의 두께의 50% 내지 100%일 수 있다.
다시 도 1을 참조하면, 제2 절연층(124) 상에 비아 홀(125)을 채우는 상부 도전층이 형성될 수 있다. 이후, 상기 상부 도전층을 소정의 너비로 패터닝하여 비아 홀(125)을 통해 하부 도전 라인(110)과 접촉하는 콘택(135)을 포함하는 상부 도전 라인(130)이 형성될 수 있다.
도 6은 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 단면도이다. 도 7 및 도 8은 예시적인 실시예들에 따른 디지타이저에 포함되는 도전 코일들을 나타내는 개략적인 평면도들이다. 예를 들면, 도 6은 도 7에 표시된 I-I' 라인을 따라 두께 방향으로 절단한 단면도이다.
도 6 내지 도 8에서, 디지타이저(100) 또는 기재층(105)의 상면에 평행하며 서로 교차하는 두 방향을 제1 방향 및 제2 방향으로 정의한다. 예를 들면, 상기 제1 방향 및 제2 방향은 서로 수직하게 교차할 수 있다.
상기 제1 방향은 디지타이저(100)의 너비 방향, 행 방향 혹은 X-방향에 대응될 수 있다. 상기 제2 방향은 디지타이저(100)의 길이 방향, 열 방향 혹은 Y-방향에 대응될 수 있다.
도 6 내지 도 8을 참조하면, 디지타이저(100)는 도 1 및 도 2를 참조로 설명한 예시적인 실시예들에 따른 전극 접속 구조를 포함할 수 있다. 예시적인 실시예들에 따르면, 디지타이저(100)는 기재층(105) 상에 형성된 하부 도전 라인(110) 및 상부 도전 라인(130)을 포함할 수 있다. 하부 도전 라인(110) 및 상부 도전 라인(130)은 절연 구조(120)를 사이에 두고 서로 다른 층에 분리될 수 있다.
예시적인 실시예들에 따른 디지타이저(100)는 제1 도전 코일(50)(도 7 참조) 및 제2 도전 코일(70)(도 8 참조)을 포함할 수 있다.
제1 도전 코일(50) 및 제2 도전 코일(70)은 하부 도전 라인(110) 및 상부 도전 라인(130)이 콘택들(135)에 의해 조합되어 정의될 수 있다.
하부 도전 라인(110)은 제1 하부 도전 라인(112)(도 8 참조) 및 제2 하부 도전 라인(114)(도 7 참조)을 포함할 수 있다. 상부 도전 라인(130)은 제1 상부 도전 라인(132)(도 7 참조) 및 제2 상부 도전 라인(134)(도 8 참조)을 포함할 수 있다.
제1 하부 도전 라인(112)은 및 제2 하부 도전 라인(114)은 제2 방향으로 연장할 수 있다. 제1 상부 도전 라인(132) 및 제2 상부 도전 라인(134)은 제1 방향으로 연장할 수 있다.
도 7에 도시된 바와 같이, 상부 도전 라인(130)의 제1 상부 도전 라인(132) 및 하부 도전 라인(110)의 제2 하부 도전 라인(114)이 서로 결합되어 제1 도전 코일(50)을 형성할 수 있다.
제1 상부 도전 라인(132) 및 제2 하부 도전 라인(114)은 함께 제1 도전 코일(50)을 형성하여 전자기 유도를 통한 입력 펜에 대한 센싱 라인으로 함께 제공될 수 있다.
예를 들면, 제1 상부 도전 라인(132) 및 제2 하부 도전 라인(114)은 제1 콘택(135a)을 통해 서로 전기적으로 연결될 수 있다. 복수의 제1 상부 도전 라인들(132) 및 복수의 제2 하부 도전 라인들(114)이 복수의 제1 콘택들(135a)을 통해 서로 전기적으로 연결되어 하나의 제1 도전 코일(50) 내에 복수의 도전 루프가 포함될 수 있다. 예를 들면, 하나의 제1 도전 코일(50) 내에 4개의 제1 도전 루프들이 포함될 수 있다.
일부 실시예들에 있어서, 상기 제1 도전 루프들은 평면 방향에서 서로 다른 사이즈 혹은 면적을 가질 수 있다. 제1 콘택(135a)은 절연 구조(120)를 관통하여 제1 상부 도전 라인(132)과 실질적으로 일체로 형성될 수 있다.
상기 제1 도전 루프들 중 어느 하나의 제1 도전 루프에는 제1 입력 라인(113) 및 제1 출력 라인(115)이 연결될 수 있다. 예를 들면, 제1 입력 라인(113)은 상기 제1 도전 루프들 중 최내측의 제1 도전 루프에 연결될 수 있다. 제1 출력 라인(115)은 상기 제1 도전 루프들 중 최외곽의 제1 도전 루프에 연결될 수 있다.
제1 입력 라인(113)으로부터 입력된 전류는 상기 제1 도전 루프들을 통해 하부 도전 라인(110) 및 상부 도전 라인(130)을 교대로 순환하며, 제1 출력 라인(115)을 통해 배출될 수 있다.
일부 실시예들에 있어서, 제1 입력 라인(113) 및 제1 출력 라인(115)은 하부 도전 라인(110)에 포함될 수 있다.
일부 실시예들에 있어서, 하부 도전 라인(110)은 제1 내부 연결 라인(114a)을 포함할 수 있다. 예를 들면, 이웃하는 제1 도전 루프들이 제1 내부 연결 라인(114a)에 의해 연결될 수 있다.
도 8에 도시된 바와 같이, 하부 도전 라인(110)의 제1 하부 도전 라인(112) 및 상부 도전 라인(130)의 제2 상부 도전 라인(134)이 서로 결합되어 제2 도전 코일(70)을 형성할 수 있다.
제1 하부 도전 라인(112) 및 제2 상부 도전 라인(134)은 함께 제2 도전 코일(70)을 형성하여 전자기 유도를 통한 입력 펜에 대한 센싱 라인으로 함께 제공될 수 있다.
예를 들면, 제1 하부 도전 라인(112) 및 제2 상부 도전 라인(134)은 제2 콘택(135b)을 통해 서로 전기적으로 연결될 수 있다. 복수의 제1 하부 도전 라인들(112) 및 복수의 제2 상부 도전 라인들(134)이 복수의 제2 콘택들(135b)을 통해 서로 전기적으로 연결되어 하나의 제2 도전 코일(70) 내에 복수의 도전 루프가 포함될 수 있다. 예를 들면, 하나의 제2 도전 코일(70) 내에 4개의 제2 도전 루프들이 포함될 수 있다.
일부 실시예들에 있어서, 상기 제2 도전 루프들은 평면 방향에서 서로 다른 사이즈 혹은 면적을 가질 수 있다. 제2 콘택(135b)은 절연 구조(120)를 관통하여 제2 상부 도전 라인(134)과 실질적으로 일체로 형성될 수 있다.
상기 제2 도전 루프들 중 어느 하나의 제2 도전 루프에는 제2 입력 라인(117) 및 제2 출력 라인(119)이 연결될 수 있다. 예를 들면, 제2 입력 라인(117)은 상기 제2 도전 루프들 중 최내측의 제2 도전 루프에 연결될 수 있다. 제2 출력 라인(119)은 상기 제2 도전 루프들 중 최외곽의 제2 도전 루프에 연결될 수 있다.
제2 입력 라인(117)으로부터 입력된 전류는 상기 제2 도전 루프들을 통해 하부 도전 라인(110) 및 상부 도전 라인(130)을 교대로 순환하며, 제2 출력 라인(119)을 통해 배출될 수 있다.
일부 실시예들에 있어서, 제2 입력 라인(117) 및 제2 출력 라인(119)은 하부 도전 라인(110)에 포함될 수 있다.
일부 실시예들에 있어서, 상부 도전 라인(130)은 외부 연결 라인(134a)을 더 포함할 수 있다. 예를 들면, 외부 연결 라인(134a)에 의해 제2 입력 라인(117) 및 제2 출력 라인(119)이 제2 도전 루프와 제2 콘택(135b)을 통해 연결될 수 있다.
일 실시예에 있어서, 외부 연결 라인(134a)은 2개의 서로 다른 제2 도전 코일에 연결될 수도 있다. 예를 들면, 어느 하나의 제2 도전 코일(70)에 연결된 출력 라인(119)은 외부 연결 라인(134a)을 통해 다른 제2 도전 코일(70)의 입력 라인(117)에 연결될 수도 있다.
일부 실시예들에 있어서, 상부 도전 라인(130)은 제2 내부 연결 라인(134b)을 더 포함할 수도 있다. 예를 들면, 제2 내부 연결 라인(134b)에 의해 제2 도전 코일(70) 내에서 이웃하는 제2 도전 루프들이 서로 연결될 수 있다.
도 7 및 도 8에서는 하나의 도전 코일 내에 4개의 도전 루프가 포함되는 것으로 도시되었으나, 도전 코일 내의 도전 루프의 개수는 화상 표시 장치의 사이즈 및 해상도 등을 고려하여 조절될 수 있다.
도 7 및 도 8을 참조로 설명한 바와 같이, 제1 도전 코일(50) 및 제2 도전 코일(70)은 각각 복수의 서로 다른 사이즈의 도전 루프들을 포함할 수 있다.
이에 따라, 디지타이저(100)를 통해 생성되는 자기장 세기를 충분히 증가시켜 예를 들면, 화상 표시 장치의 윈도우 면에 접촉하는 입력 펜으로의 에너지 전달을 효율적으로 증진시킬 수 있다.
또한, 하부 도전 라인(110) 및 상부 도전 라인(130)을 콘택(135)을 통해 연결하여 도전 루프를 형성하므로, 제한된 공간 내에서의 도전 코일의 루프 개수를 효율적으로 증가시키며 전자기 유도 효율성을 향상시킬 수 있다.
상술한 바와 같이, 하부 도전 라인(110)의 두께는 상부 도전 라인(130)의 두께보다 클 수 있다. 도 9를 참조로 후술하는 바와 같이, 상부 도전 라인(130)은 제1 방향(예를 들면, 행 방향 또는 너비 방향)으로 연장하며 벤딩 축과 교차할 수 있다. 예를 들면, 상부 도전 라인(130)은 상기 벤딩 축과 수직할 수 있다. 하부 도전 라인(110)은 제2 방향(열 방향 또는 길이 방향)으로 연장하며 실질적으로 상기 벤딩 축과 평행할 수 있다.
예시적인 실시예들에 따르면, 상기 벤딩 축과 교차함에 따라 벤딩 스트레스가 쉽게 전달되는 상부 도전 라인(130)의 두께를 감소시켜 도전 라인 내부에서의 크랙 방지를 감소 또는 억제할 수 있다. 상기 벤딩 축과 평행하여 벤딩 스트레스로부터 상대적으로 자유로운 제1 하부 도전 라인(110)은 큰 두께로 형성함에 따라, 도전 코일을 통한 전류 통로를 확장시켜 충분한 전자기 유도 효과를 구현할 수 있다.
또한, 도 1을 참조로 설명한 바와 같이, 콘택(135)은 비아 홀(125)을 포함하는 절연 구조(120) 내에 형성될 수 있다. 이에 따라, 하부 도전 라인(110)의 두께가 증가되는 경우에도 소정의 절연성을 유지하면서 상부 도전 라인(130)과의 안정적인 접속 신뢰성을 확보할 수 있다.
도 9는 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 평면도이다. 설명의 편의를 위해, 도 9에서는 도전 코일의 상세 구조/구성의 도시는 생략되었다.
도 9를 참조하면, 기재층(105)의 상면 상에 복수의 제1 도전 코일들(50) 및 제2 도전 코일들(70)이 배열될 수 있다.
제1 도전 코일(50)은 상기 제1 방향 혹은 행 방향으로 연장할 수 있다. 복수의 제1 도전 코일들(50)은 상기 제2 방향 또는 열 방향을 따라 배열될 수 있다.
예를 들면, n개의 제1 도전 코일들(50-1 내지 50-n)이 순차적으로 상기 제2 방향을 따라 배열될 수 있다(n은 자연수).
제2 도전 코일(70)은 상기 제2 방향 혹은 열 방향으로 연장할 수 있다. 복수의 제2 도전 코일들(70)은 상기 제1 방향 또는 행 방향을 따라 배열될 수 있다.
예를 들면, m개의 제2 도전 코일들(70-1 내지 70-m)이 순차적으로 상기 제1 방향을 따라 배열될 수 있다.
기재층(105)의 중앙부에는 벤딩 영역(BA)이 포함될 수 있다. 벤딩 영역(BA) 내에는 상기 제2 방향으로 연장하는 벤딩 축(80)이 위치할 수 있다. 예시적인 실시예들에 따른 디지타이저(100)는 벤딩 축(80) 주변으로 굴곡되거나 접힐 수 있다.
상술한 바와 같이, 일부 실시예들에 있어서, 벤딩 축(80)과 교차하는 상부 도전 라인(130)의 두께는 상대적으로 작을 수 있다. 따라서, 벤딩 스트레스가 직접적으로 인가되는 상부 도전 라인(130)의 크랙을 방지하며 유연성을 증가시킬 수 있다.
벤딩 축(80)과 평행하며 벤딩 스트레스가 상대적으로 작은 하부 도전 라인(110)의 두께는 증가시켜, 저항을 감소시키고 도전 코일을 통한 자기장 생성 효율을 향상시킬 수 있다.
또한, 도 1 및/또는 도 2를 참조로 설명한 전극 접속 구조를 활용하여 상부 도전 라인(130)의 두께가 감소되는 경우에도 반복적인 폴딩 혹은 벤딩 시 안정적인 도전 코일(50, 70)의 전기적 연결이 유지되어 원하는 전자기 생성을 구현할 수 있다.

Claims (14)

  1. 기재층;
    상기 기재층의 상면 상에 배치된 하부 도전 라인;
    상기 기재층의 상기 상면 상에 형성되고, 상기 하부 도전 라인에 이웃하여 배치된 제1 절연층;
    상기 제1 절연층 상에 형성되고, 상기 하부 도전 라인의 상면을 노출시키는 비아 홀을 포함하는 제2 절연층; 및
    상기 제2 절연층 상에 배치되어 상기 비아 홀을 통해 상기 하부 도전 라인과 전기적으로 연결되는 상부 도전 라인을 포함하는, 전극 접속 구조.
  2. 청구항 1에 있어서, 상기 제2 절연층은 상기 제1 절연층, 및 상기 하부 도전 라인의 상기 상면의 적어도 일부를 함께 덮는, 전극 접속 구조.
  3. 청구항 1에 있어서, 상기 제2 절연층은
    상기 제1 절연층 및 상기 하부 도전 라인과 접촉하며 경사진 측벽을 포함하는 제1 경사부;
    상기 하부 도전 라인의 상기 상면과 접촉하며 상기 비아 홀을 형성하는 제2 경사부; 및
    상기 제1 경사부로부터 연장되는 연장부를 포함하는, 전극 접속 구조.
  4. 청구항 1에 있어서, 상기 제1 절연층의 두께는 상기 하부 도전 라인의 두께의 50% 내지 100%인, 전극 접속 구조.
  5. 청구항 1에 있어서, 상기 제1 절연층 및 상기 하부 도전 라인은 동일 층 또는 동일 레벨에 형성된, 전극 접속 구조.
  6. 청구항 1에 있어서, 상기 제1 절연층 및 상기 하부 도전 라인은 서로 물리적으로 이격된, 전극 접속 구조.
  7. 청구항 6에 있어서, 상기 제1 절연층 및 상기 하부 도전 라인 사이의 이격 거리는 20 ㎛ 이하인, 전극 접속 구조.
  8. 청구항 1에 있어서, 상기 하부 도전 라인의 두께는 상기 상부 도전 라인의 두께보다 큰, 전극 접속 구조.
  9. 청구항 1에 있어서, 상기 하부 도전 라인의 두께는 10 ㎛ 이상인, 전극 접속 구조.
  10. 청구항 1에 있어서, 상기 제1 절연층 및 상기 제2 절연층은 서로 다른 소재를 포함하는, 전극 접속 구조.
  11. 청구항 1의 전극 접속 구조를 포함하고,
    상기 하부 도전 라인은 복수의 하부 도전 라인들을 포함하고, 상기 상부 도전 라인은 복수의 상부 도전 라인들을 포함하며,
    상기 하부 도전 라인들 및 상기 상부 도전 라인들이 상기 비아 홀을 통해 서로 조합되어 복수의 도전 코일들을 형성하는, 디지타이저.
  12. 청구항 11에 있어서, 상기 하부 도전 라인들은 열 방향으로 연장하는 제1 하부 도전 라인들 및 제2 하부 도전 라인들을 포함하고,
    상기 상부 도전 라인들은 행 방향으로 연장하는 제1 상부 도전 라인들 및 제2 상부 도전 라인들을 포함하는, 디지타이저.
  13. 청구항 12에 있어서, 상기 도전 코일들은 상기 제1 상부 도전 라인들 및 상기 제2 하부 도전 라인들이 서로 연결되어 형성된 제1 도전 코일; 및 상기 제1 하부 도전 라인들 및 상기 제2 상부 도전 라인들이 서로 연결되어 형성된 제2 도전 코일을 포함하는, 디지타이저.
  14. 청구항 11에 있어서, 상기 기재층은 벤딩 영역을 포함하고,
    상기 벤딩 영역의 벤딩 축은 상기 상부 도전 라인과 교차하며, 상기 하부 도전 라인과 평행한, 디지타이저.
PCT/KR2023/002923 2022-03-10 2023-03-03 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저 Ceased WO2023171983A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220030077A KR20230133049A (ko) 2022-03-10 2022-03-10 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저
KR10-2022-0030077 2022-03-10

Publications (1)

Publication Number Publication Date
WO2023171983A1 true WO2023171983A1 (ko) 2023-09-14

Family

ID=87935345

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/002923 Ceased WO2023171983A1 (ko) 2022-03-10 2023-03-03 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저

Country Status (2)

Country Link
KR (1) KR20230133049A (ko)
WO (1) WO2023171983A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101301557B1 (ko) * 2011-12-13 2013-09-04 패터니아주식회사 다중층 측면 경유 연결 배선 구조 및 그의 형성 방법
KR20140105370A (ko) * 2013-02-22 2014-09-01 티피케이 터치 솔루션스 인코포레이션 터치 패널 및 그 제조 방법
KR20180099121A (ko) * 2017-02-28 2018-09-05 동우 화인켐 주식회사 디지타이저 및 그 제조 방법
KR20190108747A (ko) * 2018-03-15 2019-09-25 동우 화인켐 주식회사 터치센서 일체형 디지타이저
KR102293027B1 (ko) * 2016-02-16 2021-08-24 동우 화인켐 주식회사 폴더블 터치 센서 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101750564B1 (ko) 2011-01-05 2017-06-23 삼성전자주식회사 디지타이저 일체형 디스플레이 모듈

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101301557B1 (ko) * 2011-12-13 2013-09-04 패터니아주식회사 다중층 측면 경유 연결 배선 구조 및 그의 형성 방법
KR20140105370A (ko) * 2013-02-22 2014-09-01 티피케이 터치 솔루션스 인코포레이션 터치 패널 및 그 제조 방법
KR102293027B1 (ko) * 2016-02-16 2021-08-24 동우 화인켐 주식회사 폴더블 터치 센서 및 그 제조방법
KR20180099121A (ko) * 2017-02-28 2018-09-05 동우 화인켐 주식회사 디지타이저 및 그 제조 방법
KR20190108747A (ko) * 2018-03-15 2019-09-25 동우 화인켐 주식회사 터치센서 일체형 디지타이저

Also Published As

Publication number Publication date
KR20230133049A (ko) 2023-09-19

Similar Documents

Publication Publication Date Title
WO2020071679A1 (ko) 터치 센서-안테나 모듈 및 이를 포함하는 디스플레이 장치
WO2020171593A1 (ko) 터치 센서 및 안테나를 포함하는 화상 표시 장치
WO2022177258A1 (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
WO2016072598A1 (en) Touch panel, method of manufacturing the same and touch panel integrated organic light emitting display device
WO2020256367A1 (ko) 안테나 결합 모듈 및 이를 포함하는 디스플레이 장치
WO2019039877A1 (ko) 필름 안테나 및 이를 포함하는 디스플레이 장치
WO2020204622A1 (ko) 터치 센서-안테나 모듈 및 이를 포함하는 디스플레이 장치
WO2021010769A1 (ko) 안테나와 결합된 전극 구조체 및 이를 포함하는 디스플레이 장치
WO2013162173A1 (ko) 집적 회로 소자 패키지들 및 집적 회로 소자 패키지들의 제조 방법들
WO2021091290A1 (ko) 안테나 모듈 및 이를 포함하는 디스플레이 장치
WO2021162380A1 (ko) 안테나 삽입 전극 구조체 및 이를 포함하는 화상 표시 장치
WO2020040583A1 (ko) 터치 센서 및 이를 포함하는 화상 표시 장치
WO2022035189A1 (ko) 안테나 삽입 전극 구조체 및 이를 포함하는 화상 표시 장치
WO2020159152A1 (ko) 터치 센서, 이를 포함하는 윈도우 적층체 및 이를 포함하는 화상 표시 장치
WO2021085988A1 (ko) 안테나 구조체 및 이를 포함하는 화상 표시 장치
WO2020166882A1 (ko) 터치 센서, 이를 포함하는 윈도우 적층체 및 이를 포함하는 화상 표시 장치
WO2021085963A1 (ko) 안테나 구조체 및 이를 포함하는 화상 표시 장치
WO2021177717A1 (ko) 안테나 패키지 및 이를 포함하는 화상 표시 장치
WO2023171983A1 (ko) 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저
WO2022182148A1 (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
WO2023191351A1 (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
WO2020149558A1 (ko) 연성 회로 기판과 그 제조 방법 및 연성 회로 기판을 구비하는 패키지
WO2020204434A1 (ko) 플렉시블 디스플레이 모듈 및 이를 포함하는 화상 표시 장치
WO2023163445A1 (ko) 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저
WO2021085989A1 (ko) 안테나 구조체 및 이를 포함하는 화상 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23767084

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23767084

Country of ref document: EP

Kind code of ref document: A1