WO2023191351A1 - 디지타이저 및 이를 포함하는 화상 표시 장치 - Google Patents

디지타이저 및 이를 포함하는 화상 표시 장치 Download PDF

Info

Publication number
WO2023191351A1
WO2023191351A1 PCT/KR2023/003402 KR2023003402W WO2023191351A1 WO 2023191351 A1 WO2023191351 A1 WO 2023191351A1 KR 2023003402 W KR2023003402 W KR 2023003402W WO 2023191351 A1 WO2023191351 A1 WO 2023191351A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
digitizer
conductive layer
conductive
folding
Prior art date
Application number
PCT/KR2023/003402
Other languages
English (en)
French (fr)
Inventor
유성우
오근태
Original Assignee
동우화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우화인켐 주식회사 filed Critical 동우화인켐 주식회사
Publication of WO2023191351A1 publication Critical patent/WO2023191351A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Definitions

  • the present invention relates to a digitizer and an image display device including the same.
  • a digitizer that converts analog coordinate information into a digital signal by electromagnetic method is disposed on the rear side of the image display device.
  • Digitizers require a circuit design with low resistance to improve electromagnetic induction efficiency.
  • the wiring line width may decrease and the resistance may increase.
  • One object of the present invention is to provide a digitizer with improved mechanical and electrical reliability.
  • One object of the present invention is to provide an image display device including a digitizer with improved mechanical and electrical reliability.
  • Base layer including a folded portion and a non-folded portion; a lower conductive layer disposed on the base layer and including a lower conductive line; an interlayer insulating layer formed on the base layer and covering the lower conductive layer; an upper conductive layer disposed on the interlayer insulating layer and the base layer and electrically connected to the lower conductive layer; and a compensation pattern disposed on the folding part, connected to the upper conductive layer, and having a line width smaller than a bending radius of the folding part.
  • the compensation pattern includes a plurality of compensation patterns arranged to be physically spaced apart from each other on the folding unit.
  • interlayer insulating layer further includes a folding part insulating pattern formed to cover at least a portion of the upper surface of the compensation pattern and the upper surface of the base layer on the folding part.
  • the compensation pattern includes a plurality of compensation patterns arranged to be physically spaced apart from each other on the folding part, and the upper conductive layer electrically connects neighboring compensation patterns among the plurality of compensation patterns.
  • the upper conductive layer includes a folding portion conductive pattern formed to cover at least a portion of the upper surface of the compensation pattern and the upper surface of the base layer on the folding portion.
  • the lower conductive layer includes a plurality of first lower conductive lines and a plurality of second lower conductive lines extending in a second direction parallel to the upper surface of the base layer, and the upper conductive layer
  • the digitizer includes a plurality of first upper conductive lines and a plurality of second upper conductive lines parallel to the upper surface of the base layer and extending in a first direction perpendicular to the second direction.
  • first contacts electrically connect the first upper conductive lines and the second lower conductive lines and form a first conductive coil
  • first lower conductive lines and the second lower conductive lines A digitizer further comprising second contacts electrically connecting the upper conductive lines and forming a second conductive coil.
  • An image display device comprising a display panel and the above-described digitizer disposed below the display panel.
  • the image display device according to 19 above, further comprising a touch sensor disposed on the display panel.
  • a compensation pattern connected to the upper conductive layer may be disposed on the folding portion of the digitizer.
  • the current path in the upper conductive layer can be expanded to reduce the electrical resistance of the digitizer. Accordingly, the magnetic field intensity generated through the conductive coil may be improved or amplified. Accordingly, sensing sensitivity in the active area of the digitizer can be improved.
  • the upper conductive layer disposed on the folding portion to be thin, the occurrence of cracks during folding is suppressed, and the electrical resistance of the digitizer is reduced, thereby improving sensing precision.
  • the line width of the compensation pattern may be smaller than the bending radius of the folding part. Accordingly, the bending stress in the folding part is distributed to the compensation pattern and the upper conductive lines, and damage to the compensation pattern due to bending can be suppressed.
  • the upper conductive line may intersect a folding axis, and the lower conductive line may be parallel to the folding axis.
  • the thickness of the upper conductive line may be formed to be smaller than the thickness of the lower conductive line. Electrode cracks can be suppressed and folding characteristics can be improved.
  • the digitizer includes a plurality of first conductive coils and second conductive coils, and the first conductive coil and the second conductive coil may include a plurality of conductive loops. Accordingly, the electromagnetic induction phenomenon of the digitizer is promoted, resolution can be increased, and flexible characteristics can be improved.
  • 1 to 4 are schematic cross-sectional views respectively showing digitizers according to example embodiments.
  • 5 and 6 are schematic plan views showing digitizers according to example embodiments, respectively.
  • Figure 7 is a schematic plan view showing a digitizer according to example embodiments.
  • Figure 8 is a schematic cross-sectional view showing an image display device according to example embodiments.
  • Embodiments of the present invention provide a digitizer that includes conductive patterns in a multi-layer structure and has improved folding reliability. Additionally, an image display device including a digitizer is provided.
  • first direction and the second direction two directions parallel to the upper surface of the digitizer 100 or the base layer 105 and intersecting each other are defined as the first direction and the second direction.
  • first direction and the second direction may intersect each other perpendicularly on a plane.
  • the first direction may correspond to the width direction, row direction, or X-direction of the digitizer 100.
  • the second direction may correspond to the longitudinal direction, column direction, or Y-direction of the digitizer 100.
  • FIGS. 1 to 4 are schematic cross-sectional views respectively showing digitizers according to example embodiments.
  • Figures 1 to 4 are cross-sectional views taken along the line II' of Figure 5 in the thickness direction.
  • FIGS. 1 to 4 are cross-sectional views of digitizers according to different embodiments cut in the thickness direction along line II′ of FIG. 5 .
  • the digitizer 100 may include a lower conductive layer 110 and an upper conductive layer 130 formed on the base layer 105 .
  • the lower conductive layer 110 and the upper conductive layer 130 may be separated into different layers with an interlayer insulating layer 120 therebetween.
  • the lower conductive layer 110 may include a first lower conductive line 112 (see FIG. 6) and a second lower conductive line 114 (see FIG. 5).
  • the upper conductive layer 130 may include a first upper conductive line 132 (see FIG. 5) and a second upper conductive line 134 (see FIG. 6).
  • the base layer 105 may include a substrate or a film-type base material for forming the conductive layers 110 and 130 and the interlayer insulating layer 120.
  • the base layer 105 may include a polymer applicable to flexible displays.
  • the polymers include cyclic olefin polymer (COP), polyethylene terephthalate (PET), polyacrylate (PAR), polyetherimide (PEI), polyethylene naphthalate (PEN), polyphenylene sulfide (PPS), and polyarylate ( polyallylate), polyimide (PI), cellulose acetate propionate (CAP), polyethersulfone (PES), cellulose triacetate (TAC), polycarbonate (PC), cyclic olefin copolymer (COC), and polymethyl methacrylate. It may include at least one selected from the group consisting of rate (PMMA).
  • the base layer 105 may include polyimide to ensure stable folding characteristics.
  • the lower conductive layer 110 and the upper conductive layer 130 may each include a low-resistance metal.
  • the lower conductive layer 110 and the upper conductive layer 130 are silver (Ag), gold (Au), copper (Cu), aluminum (Al), platinum (Pt), palladium (Pd), and chromium ( Cr), titanium (Ti), tungsten (W), niobium (Nb), tantalum (Ta), vanadium (V), iron (Fe), manganese (Mn), cobalt (Co), nickel (Ni), zinc ( It may include Zn), tin (Sn), molybdenum (Mo), calcium (Ca), or an alloy containing at least two of these.
  • the lower conductive layer 110 and the upper conductive layer 130 may include copper or a copper alloy to achieve low resistance.
  • the interlayer insulating layer 120 may be formed on the upper surface of the base layer 105 to cover the lower conductive layer 110.
  • the interlayer insulating layer 120 may include an organic insulating material such as epoxy resin, acrylic resin, siloxane resin, or polyimide resin, or an inorganic insulating material such as silicon oxide or silicon nitride.
  • the interlayer insulating layer 120 may be formed using an organic insulating material to improve flexible properties.
  • the interlayer insulating layer 120 may be formed in a multi-layer structure. Accordingly, even if the thickness of the lower conductive layer 110 increases, the interlayer insulating layer 120 can be formed with a sufficient thickness for forming the contacts 135 and 137 (see FIGS. 5 and 6).
  • the upper conductive layer 130 may be formed on the interlayer insulating layer 120 and the base layer 105.
  • a passivation layer 140 may be formed on the interlayer insulating layer 120 to cover the upper conductive layer 130.
  • the passivation layer 140 may include an organic insulating material such as epoxy resin, acrylic resin, siloxane resin, or polyimide resin, or an inorganic insulating material such as silicon oxide or silicon nitride.
  • the passivation layer 140 may be formed using an organic insulating material to improve flexible properties.
  • each of the interlayer insulating layer 120 and the passivation layer 140 may have a thickness ranging from about 1.5 ⁇ m to 20 ⁇ m to improve folding characteristics.
  • the base layer 105 or the digitizer 100 may include a folded portion (FA) and a non-folded portion, and the digitizer 100 is bent or bent through the folded portion (FA). It can be folded.
  • FA folded portion
  • FA non-folded portion
  • 'non-folding portion' used in this specification may refer to the portion of the base layer excluding the folding portion (FA).
  • the interlayer insulating layer 120 may be at least partially removed from the folding portion FA. Accordingly, the thickness of the digitizer 100 in the folding portion FA may be reduced. Accordingly, the elongation in the folding portion FA may be increased, thereby improving folding characteristics and flexibility. Additionally, cracks or breakage of the upper conductive layer 130 due to stress propagation occurring in the folding portion FA can be prevented.
  • An interlayer insulating layer 120 having a sufficient thickness may be formed in the non-folding portion.
  • the lower conductive layer 110 which has a relatively large thickness, can be sufficiently covered by forming the interlayer insulating layer 120 in a multi-layer structure on the non-folding portion.
  • the upper conductive layer 130 (e.g., the first upper conductive line 132) extends conformally in the first direction along the upper surface of the interlayer insulating layer 120 and the folding portion FA. You can.
  • the first upper conductive line 132 may directly contact the top surface of the base layer 105 and the compensation pattern 150 in the folding portion FA and extend in the first direction.
  • the thickness of the upper conductive layer 130 may be formed to be smaller than the thickness of the lower conductive layer 110. In this case, damage to the upper conductive layer 130 is suppressed, but the electrical resistance of the digitizer 100 may increase. Accordingly, the magnetic field intensity generated through the conductive coil may decrease.
  • the thickness of the upper conductive layer 130 disposed on the folding portion FA may be thinner than the thickness of the upper conductive layer 130 disposed on the non-folding portion FA. Accordingly, the bending characteristics of the folding portion FA may be improved, thereby improving the flexibility of the digitizer.
  • the digitizer 100 may include a compensation pattern 150 disposed on the folding portion FA and connected to the upper conductive layer 130.
  • the compensation pattern 150 the current path of the upper conductive layer 130 may be expanded and the electrical resistance of the digitizer 100 may be reduced. Accordingly, the magnetic field intensity generated through the conductive coil may be improved or amplified. Accordingly, sensing sensitivity in the active area of the digitizer 100 may be improved.
  • the upper conductive layer 130 disposed on the folding portion FA to be thin, the occurrence of cracks during folding is suppressed, and the electrical resistance of the digitizer 100 is reduced, thereby improving sensing precision.
  • the line width W1 of the compensation pattern 150 may be smaller than the bending radius of the folding portion FA. Accordingly, bending stress in the folding portion FA is distributed to the compensation pattern 150 and the upper conductive lines 132 and 134, while damage to the compensation pattern 150 due to bending can be suppressed.
  • the bending radius of the folding portion FA may be 1.0 R to 2.0 R. According to one embodiment, the bending radius may be about 1.5 R.
  • the line width W1 of the compensation pattern 150 is equal to the line width W2 of a lower conductive line (for example, the second lower conductive line 114) included in the lower conductive layer 110. It may be below. Accordingly, the folding stability in the folding portion FA can be improved while forming a sufficiently wide current path in the lower conductive layer 110 in the non-folding portion.
  • the compensation pattern 150 may be disposed on the folding portion FA of the base layer 105 to be physically spaced apart from the lower conductive layer 110 .
  • the compensation pattern 150 may include a plurality of compensation patterns arranged to be physically spaced apart from each other on the folding portion FA. Accordingly, the folding characteristics and mechanical reliability of the digitizer 100 can be improved.
  • the compensation pattern 150 may be disposed on the same layer or level as the lower conductive layer 110.
  • the upper conductive layer 130 (e.g., the first upper conductive line 132) is formed on the top and side surfaces of the compensation pattern 150 and the base layer 105 on the folding portion FA. It can be extended conformally along the upper surface.
  • the first upper conductive line 132 of the upper conductive layer 130 may extend in direct contact with the top and side surfaces of the compensation pattern 150 and the top surface of the base layer 105 on the folding portion FA. You can. Accordingly, the conductive layers 110 and 130 may be disposed on the folding portion FA without the interlayer insulating layer 120. Accordingly, mechanical stability and folding reliability in the folding portion FA can be improved.
  • the electrical resistance of the upper conductive layer 130 which has a relatively thin thickness, may be reduced through the compensation pattern 150. Accordingly, the sensing sensitivity of the digitizer 100 may be improved.
  • the interlayer insulating layer 120 further includes a folding portion insulating pattern 125 formed to cover at least a portion of the upper surface of the compensation pattern 150 and the upper surface of the base layer 105 on the folding portion FA. It can be included. Accordingly, the step difference between the folding portion FA and the non-folding portion may be reduced. Accordingly, the overall flatness of the upper conductive layer 130 can be improved, thereby improving the structural stability of the digitizer 100.
  • the folding portion insulating pattern 125 may further include a via hole 127 filled by the upper conductive layer 130. Connection or contact between the upper conductive layer 130 and the compensation pattern 150 may be implemented through the via hole 127.
  • the upper conductive layer 130 may further include a bridge pattern 139 that electrically connects neighboring compensation patterns 150 among the plurality of compensation patterns 150 .
  • the thickness of the bridge pattern 139 may be thinner than the thickness of the upper conductive layer 130 of the non-folding portion. Accordingly, the bending characteristics of the folding portion FA can be further improved.
  • the upper conductive layer 130 includes a folding portion conductive pattern 130a formed to cover at least a portion of the upper surface of the compensation pattern 150 and the upper surface of the base layer 105 on the folding portion FA. can do.
  • the folding portion conductive pattern 130a may expose at least a portion of the upper surface of the compensation pattern 150.
  • the thickness of the compensation pattern 150 is shown to be thinner than the upper conductive layer 130 or the folding portion conductive pattern 130a. However, the thickness of the compensation pattern 150 is smaller than that of the upper conductive layer 130 and the folding portion conductive pattern 130a. can be formed in the same way. In this case, the entire upper surface of the compensation pattern 150 may be exposed.
  • the folding portion conductive pattern 130a may be formed to cover the top surface of the base layer 105 and the side surface of the compensation pattern 150 within the folding portion FA.
  • the folding portion conductive pattern 130a may be formed on the upper surface of the base layer 105 within the folding portion FA to cover the peripheral portion of the upper surface of the compensation pattern 150.
  • the upper conductive layer 130 and the lower conductive layer 110 may be disposed on substantially the same layer or at the same level within the folding portion FA. Accordingly, the overall thickness of the folding portion FA can be further reduced, thereby improving the flexibility and folding reliability of the digitizer 100.
  • tensile stress when tensile stress is applied to the bottom of the base layer 105, compressive stress may be applied to the lower conductive layer 110 and the upper conductive layer 130. Accordingly, a neutral plane where stress is offset may be created adjacent to the conductive layers 110 and 130. Accordingly, the stress applied to the conductive layers 110 and 130 can be alleviated, thereby reducing or preventing electrode cracks due to folding.
  • the thickness of the lower conductive layer 110 may be greater than the thickness of the upper conductive layer 130.
  • the thickness of the first lower conductive line 112 may be greater than the thickness of the first upper conductive line 132.
  • the thickness of the lower conductive layer 110 may be substantially the same as the thickness of the compensation pattern 150. Accordingly, the upper conductive layer 130 can be formed uniformly and the convenience of the process can be improved.
  • the first upper conductive line 132 may extend in a first direction (eg, row direction or width direction) and intersect the folding axis.
  • first direction eg, row direction or width direction
  • first upper conductive line 132 may be perpendicular to the folding axis.
  • the first lower conductive line 112 extends in a second direction (column direction or longitudinal direction) and may be substantially parallel to the folding axis.
  • the first upper conductive line 132 intersects the folding axis, so the folding stress applied to the first upper conductive line 132 may be relatively large. For example, by reducing the thickness of the first upper conductive line 132, the occurrence of cracks inside the conductive line can be suppressed. Additionally, as described with reference to FIGS. 1 to 4 , the interlayer insulating layer 120 may be at least partially removed from the folding portion FA. Accordingly, the folding stress can be further reduced to prevent peeling and/or cracking of the first upper conductive line 132.
  • an increase in electrical resistance due to a decrease in the thickness of the first upper conductive line 132 can be prevented by disposing the compensation pattern 150 on the folding portion FA. Accordingly, the sensing sensitivity of the digitizer 100 may be improved.
  • the first lower conductive line 112 which is parallel to the folding axis and has a relatively small folding stress, may be formed to have a relatively large thickness. Accordingly, the current path can be expanded and the electromagnetic induction effect can be improved.
  • the second lower conductive line 114 may have a greater thickness than the second upper conductive line 134.
  • the thickness of the lower conductive layer 110 may be about 5 ⁇ m to 20 ⁇ m, and is preferably 10 ⁇ m. It may be from 20 ⁇ m.
  • the thickness of the upper conductive layer 130 may be 6 ⁇ m or less, preferably about 1 ⁇ m to 6 ⁇ m.
  • a passivation layer 140 may be formed on the base layer 105 to cover the upper conductive layer 130 (eg, first upper conductive line 132). Accordingly, the conductive layers 110 and 130 can be protected from external shock and contamination.
  • the passivation layer 140 may extend along the profile of the upper conductive layer 130 on the folding portion FA.
  • 5 and 6 are schematic plan views showing digitizers according to example embodiments, respectively.
  • the digitizer 100 may include a first conductive coil 50 and a second conductive coil 70 .
  • the first conductive coil 50 and the second conductive coil 70 may be defined by combining the lower conductive layer 110 and the upper conductive layer 130 by contacts 135 and 137.
  • the lower conductive layer 110 may include a first lower conductive line 112 (see FIG. 6) and a second lower conductive line 114 (see FIG. 5).
  • the second lower conductive line 114 may be shorter than the first lower conductive line 112.
  • the upper conductive layer 130 may include a first upper conductive line 132 (see FIG. 5) and a second upper conductive line 134 (see FIG. 6).
  • the second upper conductive line 134 may be shorter than the first upper conductive line 132.
  • the first lower conductive line 112 and the second lower conductive line 114 may extend in the second direction.
  • the first upper conductive line 132 and the second upper conductive line 134 may extend in the first direction.
  • the first upper conductive line 132 of the upper conductive layer 130 and the second lower conductive line 114 of the lower conductive layer 110 are coupled to each other to form a first conductive coil 50. can be formed.
  • the first upper conductive line 132 and the second lower conductive line 114 together form a first conductive coil 50 and can be provided together as a sensing line for an input pen through electromagnetic induction.
  • first upper conductive line 132 and the second lower conductive line 114 may be electrically connected to each other through the first contact 135 .
  • a plurality of first upper conductive lines 132 and a plurality of second lower conductive lines 114 are electrically connected to each other through a plurality of first contacts 135 and are formed within one first conductive coil 50.
  • Multiple conduction loops may be included.
  • four first conductive loops may be included in one first conductive coil 50.
  • the first conductive loops may have different sizes or areas in the planar direction.
  • the first contact 135 may penetrate the interlayer insulating layer 120 and be formed substantially integrally with the first upper conductive line 132 .
  • a first input line 113 and a first output line 115 may be connected to any one of the first conductive loops.
  • the first input line 113 may be connected to the innermost first conductive loop among the first conductive loops.
  • the first output line 115 may be connected to the outermost first conductive loop among the first conductive loops.
  • the current input from the first input line 113 alternately circulates through the lower conductive layer 110 and the upper conductive layer 130 through the first conductive loops and can be discharged through the first output line 115. there is.
  • the first input line 113 and the first output line 115 may be included in the lower conductive layer 110.
  • the lower conductive layer 110 may include a first internal connection line 114a.
  • neighboring first conductive loops may be connected by the first internal connection line 114a.
  • the first lower conductive line 112 of the lower conductive layer 110 and the second upper conductive line 134 of the upper conductive layer 130 are coupled to each other to form a second conductive coil 70. can be formed.
  • the first lower conductive line 112 and the second upper conductive line 134 together form a second conductive coil 70 and can be provided together as a sensing line for an input pen through electromagnetic induction.
  • first lower conductive line 112 and the second upper conductive line 134 may be electrically connected to each other through the second contact 137 .
  • a plurality of first lower conductive lines 112 and a plurality of second upper conductive lines 134 are electrically connected to each other through a plurality of second contacts 137 and are formed within one second conductive coil 70.
  • Multiple conduction loops may be included.
  • four second conductive loops may be included in one second conductive coil 70.
  • the second conductive loops may have different sizes or areas in the planar direction.
  • the second contact 137 may penetrate the interlayer insulating layer 120 and be formed substantially integrally with the second upper conductive line 134 .
  • a second input line 117 and a second output line 119 may be connected to any one of the second conductive loops.
  • the second input line 117 may be connected to the innermost second conductive loop among the second conductive loops.
  • the second output line 119 may be connected to the outermost second conductive loop among the second conductive loops.
  • the current input from the second input line 117 alternately circulates through the lower conductive layer 110 and the upper conductive layer 130 through the second conductive loops, and may be discharged through the second output line 119. there is.
  • the second input line 117 and the second output line 119 may be included in the lower conductive layer 110.
  • the upper conductive layer 130 may further include an external connection line 134a.
  • the second input line 117 and the second output line 119 may be connected through the second conductive loop and the second contact 137 by the external connection line 134a.
  • the external connection line 134a may be connected to two different second conductive coils.
  • the output line 119 connected to one second conductive coil 70 may be connected to the input line 117 of the other second conductive coil 70 through the external connection line 134a.
  • the upper conductive layer 130 may further include a second internal connection line 134b.
  • neighboring second conductive loops within the second conductive coil 70 may be connected to each other by the second internal connection line 134b.
  • 5 and 6 show that four conductive loops are included in one conductive coil, but the number of conductive loops in the conductive coil can be adjusted taking into account the size and resolution of the image display device.
  • the first conductive coil 50 and the second conductive coil 70 may each include a plurality of conductive loops of different sizes. Accordingly, the strength of the magnetic field generated through the digitizer 100 is sufficiently increased so that, for example, energy transfer from an input pen contacting the window surface of the image display device can be efficiently amplified.
  • the lower conductive layer 110 and the upper conductive layer 130 are connected through the contacts 135 and 137 to form a conductive loop, the number of loops of the conductive coil within a limited space is efficiently increased and the electromagnetic induction efficiency is increased. This can be improved.
  • Figure 7 is a schematic plan view showing a digitizer according to example embodiments.
  • a plurality of first conductive coils 50 and second conductive coils 70 may be arranged on the upper surface of the base layer 105.
  • the first conductive coil 50 may extend in the first direction or row direction.
  • the plurality of first conductive coils 50 may be arranged along the second direction or the column direction.
  • first conductive coils 50-1 to 50-n may be sequentially arranged along the second direction (n is a natural number).
  • the second conductive coil 70 may extend in the second direction or the column direction.
  • the plurality of second conductive coils 70 may be arranged along the first direction or row direction.
  • m second conductive coils 70-1 to 70-m may be sequentially arranged along the first direction.
  • An area where the first and second conductive coils 50 and 70 overlap and are arranged may serve as an active area AA where sensing by electromagnetic induction is performed.
  • the central portion of the base layer 105 may include a folding portion (FA).
  • a folding axis 80 extending in the second direction may be located within the folding portion FA.
  • the digitizer 100 according to example embodiments may be bent or folded around the folding axis 80 .
  • the thickness of the first upper conductive line 132 or the second upper conductive line 134 that intersects the folding axis 80 may be relatively small. Accordingly, cracking of the upper conductive layer 130 to which folding stress is directly applied can be prevented and flexibility can be increased.
  • the interlayer insulating layer 120 is at least partially removed in the folding portion FA, so that peeling of the upper conductive layer 130 can be suppressed even when rapid folding or folding occurs.
  • the resistance is reduced and the magnetic field through the conductive coil is increased. Generation efficiency can be improved.
  • the electrical resistance of the upper conductive layer 130 formed to a relatively thin thickness can be reduced by forming the compensation pattern 150 on the folding portion FA. Accordingly, cracks and/or damage to the upper conductive layer 130 can be suppressed while the strength of the magnetic field generated through the conductive coil can be improved.
  • Figure 8 is a schematic cross-sectional view showing an image display device according to example embodiments.
  • the image display device may include a display panel 360, a touch sensor 200, and a digitizer 100 according to the above-described exemplary embodiments.
  • the digitizer 100 may be disposed below the display panel 360.
  • the digitizer 100 may be disposed between the display panel 360 and the rear cover 380.
  • the digitizer 100 includes relatively thick conductive lines to efficiently generate a magnetic field using an electromagnetic induction phenomenon, and may include a plurality of conductive coils. Accordingly, the digitizer 100 may be placed below the display panel 360 so that it is not visible to the user of the image display device.
  • the magnetic field intensity is sufficiently increased to efficiently transfer energy to, for example, an input pen contacting the window substrate 230 of the image display device. It can be promoted.
  • the digitizer 100 may be disposed on the rear portion of the image display device or below the display panel 360. Accordingly, conductive lines included in the digitizer 100 may not be visible to the user. Accordingly, each of the conductive lines included in the digitizer 100 may be formed as a solid line containing the above-described metal without employing a mesh structure to improve transmittance.
  • the display panel 360 may include a pixel electrode 310, a pixel defining film 320, a display layer 330, an opposing electrode 340, and an encapsulation layer 350 disposed on the panel substrate 300. You can.
  • a pixel circuit including a thin film transistor (TFT) is formed on the panel substrate 300, and an insulating film covering the pixel circuit may be formed.
  • the pixel electrode 310 may be electrically connected to, for example, a drain electrode of a TFT on the insulating film.
  • the pixel defining layer 320 may be formed on the insulating layer to expose the pixel electrode 310 to define the pixel area.
  • a display layer 330 is formed on the pixel electrode 310, and the display layer 330 may include, for example, a liquid crystal layer or an organic light-emitting layer.
  • An opposing electrode 340 may be disposed on the pixel defining layer 320 and the display layer 330.
  • the counter electrode 340 may be provided as a common electrode or cathode of an image display device, for example.
  • An encapsulation layer 350 for protecting the display panel 360 may be stacked on the counter electrode 340 .
  • the touch sensor 200 may be stacked on the display panel 360 and disposed toward the window substrate 230.
  • the touch sensor 200 may generate capacitance by a user's touch input through the surface of the window substrate 230.
  • the touch sensor 200 may include sensing electrodes or sensing channels with a thickness smaller than the conductive layer included in the digitizer 100 so that they are not visible to the user.
  • the thickness of the sensing electrode or sensing channel may be less than 1 ⁇ m, or less than 0.5 ⁇ m.
  • the sensing electrodes or the sensing channels may be independently disposed within a single layer and interact with adjacent sensing electrodes or sensing channels to generate capacitance.
  • the touch sensor 200 may be coupled to the display panel 360 through the point adhesive layer 260.
  • the window substrate 230 includes, for example, a hard coating film and thin glass, and in one embodiment, a light blocking pattern 235 may be formed on the periphery of one surface of the window substrate 230.
  • the light blocking pattern 235 may include, for example, a color printing pattern.
  • the bezel portion or non-display area of the image display device may be defined by the light blocking pattern 235.
  • a polarizing layer 210 may be disposed between the window substrate 230 and the touch sensor 200.
  • Polarization layer 210 may include a coated polarizer or polarizer.
  • the polarizing layer 210 may be directly bonded to the one surface of the window substrate 230 or may be attached through the first point adhesive layer 220.
  • the touch sensor 200 may be coupled to the polarization layer 210 through the second point adhesive layer 225.
  • the window substrate 230, the polarization layer 210, and the touch sensor 200 may be arranged in that order from the user's viewing side.
  • the sensing electrodes of the touch sensor 200 are disposed under the polarization layer 210, visibility of the sensing electrodes can be more effectively prevented.
  • the touch sensor 200 may be directly transferred onto the window substrate 230 or the polarizing layer 210.
  • the window substrate 230, the touch sensor 200, and the polarizing layer 210 may be arranged in that order from the user's viewing side.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Position Input By Displaying (AREA)

Abstract

본 발명의 실시예들은 디지타이저를 제공한다. 디지타이저는 폴딩부 및 비폴딩부를 포함하는 기재층, 기재층 상에 배치되고 하부 도전 라인을 포함하는 하부 도전층, 기재층 상에 형성되어 하부 도전층을 덮는 층간 절연층, 층간 절연층 및 기재층 상에 배치되고 하부 도전층과 전기적으로 연결되는 상부 도전층, 및 폴딩부 상에 배치되고 상부 도전층과 연결되며, 폴딩부의 굴곡 반경보다 작은 선폭을 갖는 보상 패턴을 포함한다. 폴딩부에 상부 도전층의 두께를 보상하는 보상 패턴을 배치하여 폴딩 신뢰성 및 센싱 감도가 함께 향상될 수 있다.

Description

디지타이저 및 이를 포함하는 화상 표시 장치
본 발명은 디지타이저 및 이를 포함하는 화상 표시 장치에 관한 것이다.
최근, 화상 표시 장치에 각종 센싱 기능 및 통신 기능이 결합되어, 예를 들면 스마트폰 형태로 구현되고 있다. 예를 들면, 상기 화상 표시 장치의 표시 패널 상에 터치 패널 또는 터치 센서가 부착되어 윈도우 면에 표시되는 메뉴를 선택하여 정보 입력 기능이 함께 구현된 전자 기기들이 개발되고 있다.
또한, 한국등록특허 제10-1750564호에 개시된 바와 같이, 화상 표시 장치의 배면부 측으로 전자기 방식에 의해 아날로그 좌표 정보를 디지털 신호로 변환시키는 디지타이저가 배치되고 있다,
디지타이저는 전자기 유도 효율 향상을 위해 저저항을 갖는 회로 설계가 필요하다. 그러나, 디지타이저의 감도를 높이기 위해 배선 밀도가 증가되는 경우, 배선 선폭이 감소하여 저항이 증가될 수도 있다.
최근 접히거나 구부릴 수 있는 유연성을 갖는 플렉시블 디스플레이가 개발되고 있으며, 이에 따라, 상기 디지타이저와 같은 센서 구조 역시 플렉시블 디스플레이에 적용될 수 있도록 적절한 물성, 설계, 구조를 갖도록 개발될 필요가 있다.
예를 들면, 박형 디스플레이 장치에 적용되는 디지타이저의 경우, 폴딩부에서 배선 크랙이 쉽게 발생할 수 있다. 이 경우, 손상된 배선에 의해 저항이 증가될 수 있다. 따라서, 벤딩의 반복에도 신뢰성을 유지할 수 있는 디지타이저 개발이 필요하다.
본 발명의 일 과제는 향상된 기계적, 전기적 신뢰성을 갖는 디지타이저를 제공하는 것이다.
본 발명의 일 과제는 향상된 기계적, 전기적 신뢰성을 갖는 디지타이저를 포함하는 화상 표시 장치를 제공하는 것이다.
1. 폴딩부 및 비폴딩부를 포함하는 기재층; 상기 기재층 상에 배치되고, 하부 도전 라인을 포함하는 하부 도전층; 상기 기재층 상에 형성되어 상기 하부 도전층을 덮는 층간 절연층; 상기 층간 절연층 및 상기 기재층 상에 배치되고, 상기 하부 도전층과 전기적으로 연결되는 상부 도전층; 및 상기 폴딩부 상에 배치되고, 상기 상부 도전층과 연결되며, 상기 폴딩부의 굴곡 반경보다 작은 선폭을 갖는 보상 패턴을 포함하는, 디지타이저.
2. 위 1에 있어서, 상기 보상 패턴의 상기 선폭은 상기 하부 도전 라인의 선폭 이하인, 디지타이저.
3. 위 1에 있어서, 상기 보상 패턴은 상기 폴딩부 상에서 서로 물리적으로 이격되어 배치된 복수의 보상 패턴들을 포함하는, 디지타이저.
4. 위 1에 있어서, 상기 보상 패턴은 상기 기재층의 상면 상에 직접 배치되고, 상기 상부 도전층은 상기 폴딩부 상에서 상기 보상 패턴의 상면 및 측면, 및 상기 기재층의 상면을 따라 연장하는, 디지타이저.
5. 위 4에 있어서, 상기 상부 도전층은 상기 폴딩부 상에서 상기 보상 패턴의 상기 상면 및 상기 측면, 및 상기 기재층의 상기 상면과 직접 접촉하는, 디지타이저.
6. 위 1에 있어서, 상기 층간 절연층은 상기 폴딩부 상에서 상기 보상 패턴의 상면의 적어도 일부 및 상기 기재층의 상면을 덮도록 형성된 폴딩부 절연 패턴을 더 포함하는, 디지타이저.
7. 위 6에 있어서, 상기 폴딩부 절연 패턴은 상기 상부 도전층에 의해 충진된 비아 홀을 포함하는, 디지타이저.
8. 위 6에 있어서, 상기 보상 패턴은 상기 폴딩부 상에서 서로 물리적으로 이격되어 배치된 복수의 보상 패턴들을 포함하고, 상기 상부 도전층은 상기 복수의 보상 패턴들 중 이웃하는 보상 패턴을 전기적으로 연결하는 브릿지 패턴을 포함하는, 디지타이저.
9. 위 1에 있어서, 상기 상부 도전층은 상기 폴딩부 상에서 상기 보상 패턴의 상면의 적어도 일부 및 상기 기재층의 상면을 덮도록 형성된 폴딩부 도전 패턴을 포함하는, 디지타이저.
10. 위 9에 있어서, 상기 폴딩부 도전 패턴은 상기 보상 패턴의 상기 상면의 적어도 일부를 노출시키도록 형성된, 디지타이저.
11. 위 1에 있어서, 상기 보상 패턴은 상기 하부 도전층과 동일 층에 배치된, 디지타이저.
12. 위 1에 있어서, 상기 하부 도전층의 두께는 상기 상부 도전층의 두께보다 큰, 디지타이저.
13. 위 12에 있어서, 상기 하부 도전층의 두께 및 상기 보상 패턴의 두께는 동일한, 디지타이저.
14. 위 1에 있어서, 상기 폴딩부 상에 배치된 상기 상부 도전층의 두께는 상기 비폴딩부 상에 배치된 상기 상부 도전층의 두께보다 얇은, 디지타이저.
15. 위 1에 있어서, 상기 하부 도전층은 상기 기재층의 상면에 평행한 제2 방향으로 연장하는 복수의 제1 하부 도전 라인들 및 복수의 제2 하부 도전 라인들을 포함하고, 상기 상부 도전층은 상기 기재층의 상기 상면에 평행하며 상기 제2 방향과 수직한 제1 방향으로 연장하는 복수의 제1 상부 도전 라인들 및 복수의 제2 상부 도전 라인들을 포함하는, 디지타이저.
16. 위 11에 있어서, 상기 제1 상부 도전 라인들 및 상기 제2 하부 도전 라인들을 전기적으로 연결시키며 제1 도전 코일을 형성하는 제1 콘택들, 및 상기 제1 하부 도전 라인들 및 상기 제2 상부 도전 라인들을 전기적으로 연결시키며 제2 도전 코일을 형성하는 제2 콘택들을 더 포함하는, 디지타이저.
17. 위 16에 있어서, 상기 제1 도전 코일은 상기 제1 방향으로 연장하며, 상기 제2 방향을 따라 복수의 상기 제1 도전 코일들이 배열되고, 상기 제2 도전 코일은 상기 제2 방향으로 연장하며, 상기 제1 방향을 따라 복수의 상기 제2 도전 코일들이 배열되는, 디지타이저.
18. 위 17에 있어서, 상기 제1 상부 도전 라인들은 상기 폴딩부의 폴딩 축과 교차하며, 상기 제1 하부 도전 라인들은 상기 폴딩부의 상기 폴딩 축과 평행한, 디지타이저.
19. 표시 패널, 및 상기 표시 패널 아래에 배치된 상술한 디지타이저를 포함하는, 화상 표시 장치.
20. 위 19에 있어서, 상기 표시 패널 위에 배치된 터치 센서를 더 포함하는, 화상 표시 장치.
본 발명의 실시예들에 따르면, 디지타이저의 폴딩부에 상부 도전층과 연결된 보상 패턴이 배치될 수 있다. 보상 패턴을 통해, 상부 도전층의 전류 통로가 확장되어 디지타이저의 전기 저항이 감소할 수 있다. 이에 따라, 도전 코일을 통해 생성되는 자기장 세기가 향상 또는 증폭될 수 있다. 따라서, 디지타이저의 활성 영역에서의 센싱 감도가 향상될 수 있다. 또한, 폴딩부 상에 배치되는 상부 도전층의 두께를 얇게 형성하여 폴딩 시의 크랙 발생이 억제되면서도, 디지타이저의 전기 저항이 감소하여 센싱 정밀도가 개선될 수 있다.
예시적인 실시예들에 따르면, 상기 보상 패턴의 선폭은 폴딩부의 굴곡 반경보다 작을 수 있다. 이에 따라, 폴딩부에서의 굴곡 응력이 보상 패턴 및 상부 도전 라인들에 분산되면서 굴곡에 따른 보상 패턴의 손상이 억제될 수 있다.
예시적인 실시예들에 따르면, 상기 상부 도전 라인은 폴딩 축과 교차하고, 상기 하부 도전 라인은 상기 폴딩 축과 평행할 수 있다, 상기 상부 도전 라인의 두께를 상기 하부 도전 라인의 두께보다 작게 형성하여 전극 크랙이 억제되고 폴딩 특성이 향상될 수 있다.
예시적인 실시예들에 따르면, 상기 디지타이저는 복수의 제1 도전 코일들 및 제2 도전 코일들을 포함하며, 상기 제1 도전 코일 및 제2 도전 코일은 복수의 도전 루프들을 포함할 수 있다. 이에 따라, 디지타이저의 전자기 유도 현상이 촉진되며 해상도가 증가하고 플렉시블 특성이 향상될 수 있다.
도 1 내지 도 4는 각각 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 단면도들이다.
도 5 및 도 6은 각각 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 평면도들이다.
도 7은 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 평면도이다.
도 8은 예시적인 실시예들에 따른 화상 표시 장치를 나타내는 개략적인 단면도이다.
본 발명의 실시예들은 복층 구조의 도전 패턴들을 포함하며 향상된 폴딩 신뢰성을 갖는 디지타이저를 제공한다. 또한, 디지타이저를 포함하는 화상 표시 장치가 제공된다.
이하 도면을 참고하여, 본 발명의 실시예들을 보다 구체적으로 설명하도록 한다. 다만, 본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 전술한 발명의 내용과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
이하 도면들에서, 디지타이저(100) 또는 기재층(105)의 상면에 평행하며 서로 교차하는 두 방향을 제1 방향 및 제2 방향으로 정의한다. 예를 들면, 상기 제1 방향 및 상기 제2 방향은 평면 상에서 서로 수직하게 교차할 수 있다.
상기 제1 방향은 디지타이저(100)의 너비 방향, 행 방향 혹은 X-방향에 대응될 수 있다. 상기 제2 방향은 디지타이저(100)의 길이 방향, 열 방향 혹은 Y-방향에 대응될 수 있다.
본 출원에 사용된 용어 "행 방향", "열 방향" 등은 절대적인 방향을 지칭하는 것이 아니며, 서로 다른 방향을 지정하는 상대적인 의미로 이해되어야 한다.
도 1 내지 도 4는 각각 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 단면도들이다. 예를 들면, 도 1 내지 도 4는 도 5의 I-I' 라인을 따라 두께 방향으로 절단한 단면도들이다. 예를 들면, 도 1 내지 도 4는 서로 다른 실시예들에 따른 디지타이저를 도 5의 I-I' 라인을 따라 두께 방향으로 절단한 단면도들이다.
도 1 내지 도 4를 참조하면, 예시적인 실시예들에 따른 디지타이저(100)는 기재층(105) 상에 형성된 하부 도전층(110) 및 상부 도전층(130)을 포함할 수 있다. 하부 도전층(110) 및 상부 도전층(130)은 층간 절연층(120)을 사이에 두고 서로 다른 층에 분리될 수 있다.
하부 도전층(110)은 제1 하부 도전 라인(112)(도 6 참조) 및 제2 하부 도전 라인(114)(도 5 참조)을 포함할 수 있다. 상부 도전층(130)은 제1 상부 도전 라인(132)(도 5 참조) 및 제2 상부 도전 라인(134)(도 6 참조)을 포함할 수 있다.
기재층(105)은 도전층들(110, 130) 및 층간 절연층(120)의 형성을 위한 기판 또는 필름 타입 기재를 포괄할 수 있다. 예를 들면, 기재층(105)은 플레시블 디스플레이에 적용 가능한 고분자를 포함할 수 있다. 상기 고분자는 환형올레핀중합체(COP), 폴리에틸렌테레프탈레이트(PET), 폴리아크릴레이트(PAR), 폴리에테르이미드(PEI), 폴리에틸렌나프탈레이트(PEN), 폴리페닐렌설파이드(PPS), 폴리알릴레이트(polyallylate), 폴리이미드(PI), 셀룰로오스 아세테이트 프로피오네이트(CAP), 폴리에테르술폰(PES), 셀룰로오스 트리아세테이트(TAC), 폴리카보네이트(PC), 환형올레핀공중합체(COC) 및 폴리메틸메타크릴레이트(PMMA)으로 구성된 그룹으로부터 선택되는 적어도 하나를 포함할 수 있다.
바람직하게는, 기재층(105)은 안정적인 폴딩 특성 확보를 위해 폴리이미드를 포함할 수 있다.
하부 도전층(110) 및 상부 도전층(130)은 각각 저저항 금속을 포함할 수 있다. 예를 들면, 하부 도전층(110) 및 상부 도전층(130)은 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 니오븀(Nb), 탄탈륨(Ta), 바나듐(V), 철(Fe), 망간(Mn), 코발트(Co), 니켈(Ni), 아연(Zn), 주석(Sn), 몰리브덴(Mo), 칼슘(Ca) 또는 이들 중 적어도 2 이상을 함유하는 합금을 포함할 수 있다.
바람직하게는, 하부 도전층(110) 및 상부 도전층(130)은 저저항 구현을 위해 구리 혹은 구리 합금을 포함할 수 있다.
층간 절연층(120)은 기재층(105) 상면 상에 형성되어 하부 도전층(110)을 덮을 수 있다. 층간 절연층(120)은 에폭시계 수지, 아크릴계 수지, 실록산계 수지, 폴리이미드계 수지 등과 같은 유기 절연 물질, 또는 실리콘 산화물, 실리콘 질화물 등과 같은 무기 절연 물질을 포함할 수 있다. 바람직하게는, 층간 절연층(120)은 플렉시블 특성 향상을 위해 유기 절연 물질을 사용하여 형성될 수 있다.
일부 실시예들에 있어서, 층간 절연층(120)은 복층 구조로 형성될 수 있다. 따라서, 하부 도전층(110)의 두께가 증가하여도 콘택(135, 137)(도 5 및 도 6 참조) 형성을 위한 충분한 두께의 층간 절연층(120)이 형성될 수 있다.
상부 도전층(130)은 층간 절연층(120) 및 기재층(105) 상에 형성될 수 있다. 일부 실시예들에 있어서, 층간 절연층(120) 상에 패시베이션 층(140)이 형성되어 상부 도전층(130)을 덮을 수 있다. 패시베이션 층(140)은 에폭시계 수지, 아크릴계 수지, 실록산계 수지, 폴리이미드계 수지 등과 같은 유기 절연 물질, 또는 실리콘 산화물, 실리콘 질화물 등과 같은 무기 절연 물질을 포함할 수 있다. 바람직하게는, 패시베이션 층(140)은 플렉시블 특성 향상을 위해 유기 절연 물질을 사용하여 형성될 수 있다.
일 실시예에 있어서, 층간 절연층(120) 및 패시베이션 층(140) 각각은 폴딩 특성 향상을 위해 약 1.5 ㎛ 내지 20 ㎛ 범위의 두께를 가질 수 있다.
도 1 내지 도 4에 도시된 바와 같이, 기재층(105) 또는 디지타이저(100)는 폴딩부(FA) 및 비폴딩부를 포함할 수 있으며, 폴딩부(FA)를 통해 디지타이저(100)가 굴곡되거나 접힐 수 있다.
본 명세서에서 사용되는 용어 '비폴딩부'는 기재층에서 폴딩부(FA)를 제외한 부분을 의미할 수 있다.
예시적인 실시예들에 따르면, 폴딩부(FA)에서 층간 절연층(120)은 적어도 부분적으로 제거될 수 있다. 이에 따라, 폴딩부(FA)에서의 디지타이저(100)의 두께가 감소할 수 있다. 따라서, 폴딩부(FA)에서의 신율이 증가되어 폴딩 특성 및 유연성이 향상될 수 있다. 또한, 폴딩부(FA)에 발생하는 스트레스 전파에 따른 상부 도전층(130)의 크랙 또는 파단이 방지될 수 있다.
비폴딩부에서는 충분한 두께를 갖는 층간 절연층(120)이 형성될 수 있다. 예를 들면, 비폴딩부 상에서 복층 구조의 층간 절연층(120)을 복층 구조로 형성하여 상대적으로 큰 두께를 갖는 하부 도전층(110)이 충분히 커버될 수 있다.
상부 도전층(130)(예를 들면, 제1 상부 도전 라인(132))은 층간 절연층(120)의 상면 및 폴딩부(FA)를 따라 컨포멀(conformal)하게 상기 제1 방향으로 연장할 수 있다.
일부 실시예들에 있어서, 제1 상부 도전 라인(132)은 폴딩부(FA)에서 기재층(105)의 상면 및 보상 패턴(150)과 직접 접촉하며 상기 제1 방향으로 연장할 수 있다.
예를 들면, 디지타이저(100)의 유연성 및 폴딩 신뢰성을 위해 상부 도전층(130)의 두께가 하부 도전층(110)의 두께보다 작게 형성될 수 있다. 이 경우, 상부 도전층(130)의 손상은 억제되나 디지타이저(100)의 전기 저항이 증가할 수 있다. 이에 따라, 도전 코일을 통해 생성되는 자기장 세기가 감소할 수 있다.
일부 실시예들에 따르면, 폴딩부(FA) 상에 배치된 상부 도전층(130)의 두께는 비폴딩부 상에 배치된 상부 도전층(130)의 두께보다 얇을 수 있다. 이에 따라, 폴딩부(FA)에서의 굴곡 특성이 개선되어 디지타이저의 유연성이 향상될 수 있다.
예시적인 실시예들에 따르면, 디지타이저(100)는 폴딩부(FA) 상에 배치되어 상부 도전층(130)과 연결되는 보상 패턴(150)을 포함할 수 있다. 보상 패턴(150)을 통해, 상부 도전층(130)의 전류 통로가 확장되어 디지타이저(100)의 전기 저항이 감소할 수 있다. 이에 따라, 도전 코일을 통해 생성되는 자기장 세기가 향상 또는 증폭될 수 있다. 따라서, 디지타이저(100)의 활성 영역에서의 센싱 감도가 향상될 수 있다. 또한, 폴딩부(FA) 상에 배치되는 상부 도전층(130)의 두께를 얇게 형성하여 폴딩 시의 크랙 발생이 억제되면서도, 디지타이저(100)의 전기 저항이 감소하여 센싱 정밀도가 개선될 수 있다.
예시적인 실시예들에 따르면, 보상 패턴(150)의 선폭(W1)은 폴딩부(FA)의 굴곡 반경보다 작을 수 있다. 이에 따라, 폴딩부(FA)에서의 굴곡 응력이 보상 패턴(150) 및 상부 도전 라인들(132, 134)에 분산되면서도 굴곡에 따른 보상 패턴(150)의 손상이 억제될 수 있다.
일부 실시예들에 있어서, 폴딩부(FA)의 상기 굴곡 반경은 1.0 R 내지 2.0 R일 수 있다. 일 실시예에 따르면, 상기 굴곡 반경은 약 1.5 R일 수 있다.
일부 실시예들에 있어서, 상기 보상 패턴(150)의 선폭(W1)은 하부 도전층(110)에 포함된 하부 도전 라인(예를 들면, 제2 하부 도전 라인(114))의 선폭(W2) 이하일 수 있다. 이에 따라, 비폴딩부에서는 하부 도전층(110)의 전류 통로를 충분히 넓게 형성하면서 폴딩부(FA)에서의 폴딩 안정성이 개선될 수 있다.
예시적인 실시예들에 있어서, 보상 패턴(150)은 기재층(105)의 폴딩부(FA) 상에서 하부 도전층(110)과 물리적으로 이격되어 배치될 수 있다.
예를 들면, 보상 패턴(150)은 폴딩부(FA) 상에서 서로 물리적으로 이격되어 배치된 복수의 보상 패턴들을 포함할 수 있다. 이에 따라, 디지타이저(100)의 폴딩 특성 및 기계적 신뢰성이 개선될 수 있다.
일부 실시예들에 있어서, 보상 패턴(150)은 하부 도전층(110)과 동일 층 또는 동일 레벨에 배치될 수 있다.
도 1을 참조하면, 상부 도전층(130)(예를 들면, 제1 상부 도전 라인(132))은 폴딩부(FA) 상에서 보상 패턴(150)의 상면 및 측면, 및 기재층(105)의 상면을 따라 컨포멀하게 연장할 수 있다.
예를 들면, 상부 도전층(130)의 제1 상부 도전 라인(132)이 폴딩부(FA) 상에서 보상 패턴(150)의 상면 및 측면, 및 기재층(105)의 상면과 직접 접촉하며 연장할 수 있다. 이에 따라, 폴딩부(FA) 상에 층간 절연층(120)이 없이 도전층들(110, 130)이 배치될 수 있다. 따라서, 폴딩부(FA)에서의 기계적 안정성 및 폴딩 신뢰성이 향상될 수 있다.
또한, 보상 패턴(150)을 통하여 상대적으로 얇은 두께를 갖는 상부 도전층(130)의 전기 저항이 감소될 수 있다. 이에 따라, 디지타이저(100)의 센싱 감도가 향상될 수 있다.
도 2를 참조하면, 층간 절연층(120)은 폴딩부(FA) 상에서 보상 패턴(150)의 상면의 적어도 일부 및 기재층(105)의 상면을 덮도록 형성된 폴딩부 절연 패턴(125)을 더 포함할 수 있다. 이에 따라, 폴딩부(FA) 및 비폴딩부 간의 단차가 감소할 수 있다. 따라서, 상부 도전층(130)의 전체적인 평탄화도가 향상되어 디지타이저(100)의 구조적 안정성이 개선될 수 있다.
일부 실시예들에 있어서, 상기 폴딩부 절연 패턴(125)은 상부 도전층(130)에 의해 충진된 비아 홀(127)을 더 포함할 수 있다. 비아 홀(127)을 통해, 상부 도전층(130) 및 보상 패턴(150) 간의 연결 또는 접촉이 구현될 수 있다.
도 3을 참조하면, 상부 도전층(130)은 복수의 보상 패턴들(150) 중 이웃하는 보상 패턴(150)을 전기적으로 연결하는 브릿지 패턴(139)을 더 포함할 수 있다. 이 경우, 브릿지 패턴(139)의 두께는 비폴딩부의 상부 도전층(130)의 두께보다 얇을 수 있다. 이에 따라, 폴딩부(FA)에서의 굴곡 특성이 더욱 개선될 수 있다.
도 4를 참조하면, 상부 도전층(130)은 폴딩부(FA) 상에서 보상 패턴(150)의 상면의 적어도 일부 및 기재층(105)의 상면을 덮도록 형성된 폴딩부 도전 패턴(130a)을 포함할 수 있다. 예를 들면, 폴딩부 도전 패턴(130a)은 보상 패턴(150)의 상면의 적어도 일부를 노출시킬 수 있다.
도 4에서는 설명의 편의를 위하여 보상 패턴(150)의 두께가 상부 도전층(130) 또는 폴딩부 도전 패턴(130a)보다 얇게 도시되었으나, 보상 패턴(150)의 두께는 상부 도전층(130)과 동일하게 형성될 수 있다. 이 경우, 보상 패턴(150)의 상면은 전부 노출될 수 있다.
예를 들면, 폴딩부 도전 패턴(130a)은 폴딩부(FA) 내에서 기재층(105)의 상면 및 보상 패턴(150)의 측면을 덮도록 형성될 수 있다.
예를 들면, 폴딩부 도전 패턴(130a)은 폴딩부(FA) 내에서 기재층(105) 상면 상에 형성되어 보상 패턴(150)의 상면의 주변부를 덮도록 형성될 수 있다. 예를 들면, 폴딩부(FA) 내에서 상부 도전층(130) 및 하부 도전층(110)이 실질적으로 동일 층 또는 동일 레벨에 배치될 수 있다. 이에 따라, 폴딩부(FA)의 전체적인 두께가 더욱 감소되어 디지타이저(100)의 유연성 및 폴딩 신뢰성이 개선될 수 있다.
예를 들면, 기재층(105)의 저면에 인장 스트레스가 인가되는 경우, 하부 도전층(110) 및 상부 도전층(130)에는 압축 스트레스가 인가될 수 있다. 이에 따라, 스트레스가 상쇄되는 중립면(Neutral Plane)이 도전층들(110, 130)에 인접하게 생성될 수 있다. 따라서, 도전층들(110, 130)에 대하여 인가되는 스트레스가 완화되어 폴딩에 의한 전극 크랙이 감소 또는 방지될 수 있다.
예시적인 실시예들에 따르면, 하부 도전층(110)의 두께는 상부 도전층(130)의 두께보다 클 수 있다. 예를 들면, 제1 하부 도전 라인(112)의 두께는 제1 상부 도전 라인(132)의 두께보다 클 수 있다.
일부 실시예들에 있어서, 하부 도전층(110)의 두께는 보상 패턴(150)의 두께와 실질적으로 동일하게 형성될 수 있다. 이에 따라, 상부 도전층(130)이 균일하게 형성될 수 있고 공정의 편의성이 향상될 수 있다.
도 7을 참조로 후술하는 바와 같이, 제1 상부 도전 라인(132)은 제1 방향(예를 들면, 행 방향 또는 너비 방향)으로 연장하며 폴딩 축과 교차할 수 있다. 예를 들면, 제1 상부 도전 라인(132)은 상기 폴딩 축과 수직할 수 있다. 제1 하부 도전 라인(112)은 제2 방향(열 방향 또는 길이 방향)으로 연장하며 실질적으로 상기 폴딩 축과 평행할 수 있다.
일부 실시예들에 있어서, 제1 상부 도전 라인(132)은 상기 폴딩 축과 교차하므로 제1 상부 도전 라인(132)에 인가되는 폴딩 스트레스가 상대적으로 클 수 있다. 예를 들면, 제1 상부 도전 라인(132)의 두께를 감소시켜 도전 라인 내부에서의 크랙 발생이 억제될 수 있다. 또한, 도 1 내지 4를 참조로 설명한 바와 같이, 폴딩부(FA)에서 층간 절연층(120)이 적어도 부분적으로 제거될 수 있다. 이에 따라, 폴딩 스트레스가 추가적으로 감소하여 제1 상부 도전 라인(132)의 박리 및/또는 크랙이 방지될 수 있다.
상술한 바와 같이, 폴딩부(FA)에 보상 패턴(150)을 배치하여 제1 상부 도전 라인(132)의 두께 감소로 인한 전기 저항의 증가가 방지될 수 있다. 이에 따라, 디지타이저(100)의 센싱 감도가 향상될 수 있다.
상기 폴딩 축과 평행하여 인가되는 폴딩 스트레스가 상대적으로 작은 제1 하부 도전 라인(112)은 상대적으로 큰 두께로 형성될 수 있다. 이에 따라, 전류 통로가 확장되어 전자기 유도 효과가 개선될 수 있다.
일 실시예에 있어서, 제2 하부 도전 라인(114)은 제2 상부 도전 라인(134) 보다 큰 두께를 가질 수 있다.
일부 실시예들에 있어서, 하부 도전층(110)(제1 하부 도전 라인(112) 또는 제2 하부 도전 라인(114))의 두께는 약 5 ㎛ 내지 20 ㎛일 수 있으며, 바람직하게는 10 ㎛ 내지 20 ㎛일 수 있다. 상부 도전층(130)(제1 상부 도전 라인(132) 또는 제2 상부 도전 라인(134))의 두께는 6 ㎛ 이하일 수 있으며, 바람직하게는 약 1 ㎛ 내지 6 ㎛일 수 있다.
일부 실시예들에 있어서, 기재층(105) 상에 패시베이션 층(140)이 형성되어 상부 도전층(130)(예를 들면, 제1 상부 도전 라인(132))을 덮을 수 있다. 이에 따라, 도전층들(110, 130)이 외부 충격 및 오염으로부터 보호될 수 있다.
예를 들면, 패시베이션 층(140)은 폴딩부(FA) 상에서 상부 도전층(130)의 프로파일을 따라 연장할 수 있다.
도 5 및 도 6은 각각 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 평면도들이다.
도 5 및 도 6을 참조하면, 예시적인 실시예들에 따른 디지타이저(100)는 제1 도전 코일(50) 및 제2 도전 코일(70)을 포함할 수 있다.
제1 도전 코일(50) 및 제2 도전 코일(70)은 하부 도전층(110) 및 상부 도전층(130)이 콘택들(135, 137)에 의해 조합되어 정의될 수 있다.
하부 도전층(110)은 제1 하부 도전 라인(112)(도 6 참조) 및 제2 하부 도전 라인(114)(도 5 참조)을 포함할 수 있다. 예를 들면, 제2 하부 도전 라인(114)은 제1 하부 도전 라인(112) 보다 짧을 수 있다.
상부 도전층(130)은 제1 상부 도전 라인(132)(도 5 참조) 및 제2 상부 도전 라인(134)(도 6 참조)을 포함할 수 있다. 예를 들면, 제2 상부 도전 라인(134)은 제1 상부 도전 라인(132) 보다 짧을 수 있다.
제1 하부 도전 라인(112)은 및 제2 하부 도전 라인(114)은 제2 방향으로 연장할 수 있다. 제1 상부 도전 라인(132) 및 제2 상부 도전 라인(134)은 제1 방향으로 연장할 수 있다.
도 5에 도시된 바와 같이, 상부 도전층(130)의 제1 상부 도전 라인(132) 및 하부 도전층(110)의 제2 하부 도전 라인(114)이 서로 결합되어 제1 도전 코일(50)을 형성할 수 있다.
제1 상부 도전 라인(132) 및 제2 하부 도전 라인(114)은 함께 제1 도전 코일(50)을 형성하여 전자기 유도를 통한 입력 펜에 대한 센싱 라인으로 함께 제공될 수 있다.
예를 들면, 제1 상부 도전 라인(132) 및 제2 하부 도전 라인(114)은 제1 콘택(135)을 통해 서로 전기적으로 연결될 수 있다. 복수의 제1 상부 도전 라인들(132) 및 복수의 제2 하부 도전 라인들(114)이 복수의 제1 콘택들(135)을 통해 서로 전기적으로 연결되어 하나의 제1 도전 코일(50) 내에 복수의 도전 루프가 포함될 수 있다. 예를 들면, 하나의 제1 도전 코일(50) 내에 4개의 제1 도전 루프들이 포함될 수 있다.
일부 실시예들에 있어서, 상기 제1 도전 루프들은 평면 방향에서 서로 다른 사이즈 혹은 면적을 가질 수 있다. 제1 콘택(135)은 층간 절연층(120)을 관통하여 제1 상부 도전 라인(132)과 실질적으로 일체로 형성될 수 있다.
상기 제1 도전 루프들 중 어느 하나의 제1 도전 루프에는 제1 입력 라인(113) 및 제1 출력 라인(115)이 연결될 수 있다. 예를 들면, 제1 입력 라인(113)은 상기 제1 도전 루프들 중 최내측의 제1 도전 루프에 연결될 수 있다. 제1 출력 라인(115)은 상기 제1 도전 루프들 중 최외곽의 제1 도전 루프에 연결될 수 있다.
제1 입력 라인(113)으로부터 입력된 전류는 상기 제1 도전 루프들을 통해 하부 도전층(110) 및 상부 도전층(130)을 교대로 순환하며, 제1 출력 라인(115)을 통해 배출될 수 있다.
일부 실시예들에 있어서, 제1 입력 라인(113) 및 제1 출력 라인(115)은 하부 도전층(110)에 포함될 수 있다.
일부 실시예들에 있어서, 하부 도전층(110)은 제1 내부 연결 라인(114a)을 포함할 수 있다. 예를 들면, 이웃하는 제1 도전 루프들이 제1 내부 연결 라인(114a)에 의해 연결될 수 있다.
도 6에 도시된 바와 같이, 하부 도전층(110)의 제1 하부 도전 라인(112) 및 상부 도전층(130)의 제2 상부 도전 라인(134)이 서로 결합되어 제2 도전 코일(70)을 형성할 수 있다.
제1 하부 도전 라인(112) 및 제2 상부 도전 라인(134)은 함께 제2 도전 코일(70)을 형성하여 전자기 유도를 통한 입력 펜에 대한 센싱 라인으로 함께 제공될 수 있다.
예를 들면, 제1 하부 도전 라인(112) 및 제2 상부 도전 라인(134)은 제2 콘택(137)을 통해 서로 전기적으로 연결될 수 있다. 복수의 제1 하부 도전 라인들(112) 및 복수의 제2 상부 도전 라인들(134)이 복수의 제2 콘택들(137)을 통해 서로 전기적으로 연결되어 하나의 제2 도전 코일(70) 내에 복수의 도전 루프가 포함될 수 있다. 예를 들면, 하나의 제2 도전 코일(70) 내에 4개의 제2 도전 루프들이 포함될 수 있다.
일부 실시예들에 있어서, 상기 제2 도전 루프들은 평면 방향에서 서로 다른 사이즈 혹은 면적을 가질 수 있다. 제2 콘택(137)은 층간 절연층(120)을 관통하여 제2 상부 도전 라인(134)과 실질적으로 일체로 형성될 수 있다.
상기 제2 도전 루프들 중 어느 하나의 제2 도전 루프에는 제2 입력 라인(117) 및 제2 출력 라인(119)이 연결될 수 있다. 예를 들면, 제2 입력 라인(117)은 상기 제2 도전 루프들 중 최내측의 제2 도전 루프에 연결될 수 있다. 제2 출력 라인(119)은 상기 제2 도전 루프들 중 최외곽의 제2 도전 루프에 연결될 수 있다.
제2 입력 라인(117)으로부터 입력된 전류는 상기 제2 도전 루프들을 통해 하부 도전층(110) 및 상부 도전층(130)을 교대로 순환하며, 제2 출력 라인(119)을 통해 배출될 수 있다.
일부 실시예들에 있어서, 제2 입력 라인(117) 및 제2 출력 라인(119)은 하부 도전층(110)에 포함될 수 있다.
일부 실시예들에 있어서, 상부 도전층(130)은 외부 연결 라인(134a)을 더 포함할 수 있다. 예를 들면, 외부 연결 라인(134a)에 의해 제2 입력 라인(117) 및 제2 출력 라인(119)이 제2 도전 루프와 제2 콘택(137)을 통해 연결될 수 있다.
일 실시예에 있어서, 외부 연결 라인(134a)은 2개의 서로 다른 제2 도전 코일에 연결될 수도 있다. 예를 들면, 어느 하나의 제2 도전 코일(70)에 연결된 출력 라인(119)은 외부 연결 라인(134a)을 통해 다른 제2 도전 코일(70)의 입력 라인(117)에 연결될 수도 있다.
일부 실시예들에 있어서, 상부 도전층(130)은 제2 내부 연결 라인(134b)을 더 포함할 수도 있다. 예를 들면, 제2 내부 연결 라인(134b)에 의해 제2 도전 코일(70) 내에서 이웃하는 제2 도전 루프들이 서로 연결될 수 있다.
도 5 및 도 6에서는 하나의 도전 코일 내에 4개의 도전 루프가 포함되는 것으로 도시되었으나, 도전 코일 내의 도전 루프의 개수는 화상 표시 장치의 사이즈 및 해상도 등을 고려하여 조절될 수 있다.
도 5 및 도 6을 참조로 설명한 바와 같이, 제1 도전 코일(50) 및 제2 도전 코일(70)은 각각 복수의 서로 다른 사이즈의 도전 루프들을 포함할 수 있다. 이에 따라, 디지타이저(100)를 통해 생성되는 자기장 세기가 충분히 증가하여 예를 들면, 화상 표시 장치의 윈도우 면에 접촉하는 입력 펜으로부터의 에너지 전달이 효율적으로 증폭될 수 있다.
또한, 하부 도전층(110) 및 상부 도전층(130)을 콘택(135, 137)을 통해 연결하여 도전 루프를 형성하므로, 제한된 공간 내에서의 도전 코일의 루프 개수가 효율적으로 증가하며 전자기 유도 효율성이 향상될 수 있다.
도 7은 예시적인 실시예들에 따른 디지타이저를 나타내는 개략적인 평면도이다.
도 7을 참조하면, 기재층(105)의 상면 상에 복수의 제1 도전 코일들(50) 및 제2 도전 코일들(70)이 배열될 수 있다.
제1 도전 코일(50)은 상기 제1 방향 혹은 행 방향으로 연장할 수 있다. 복수의 제1 도전 코일들(50)은 상기 제2 방향 또는 열 방향을 따라 배열될 수 있다.
예를 들면, n개의 제1 도전 코일들(50-1 내지 50-n)이 순차적으로 상기 제2 방향을 따라 배열될 수 있다(n은 자연수).
제2 도전 코일(70)은 상기 제2 방향 혹은 열 방향으로 연장할 수 있다. 복수의 제2 도전 코일들(70)은 상기 제1 방향 또는 행 방향을 따라 배열될 수 있다.
예를 들면, m개의 제2 도전 코일들(70-1 내지 70-m)이 순차적으로 상기 제1 방향을 따라 배열될 수 있다.
제1 및 제2 도전 코일들(50, 70)이 중첩되며 배열되는 영역이 전자기 유도에 의한 센싱이 수행되는 활성 영역(AA)으로 제공될 수 있다.
예를 들면, 기재층(105)의 중앙부에는 폴딩부(FA)가 포함될 수 있다. 폴딩부(FA) 내에는 상기 제2 방향으로 연장하는 폴딩 축(80)이 위치할 수 있다. 예시적인 실시예들에 따른 디지타이저(100)는 폴딩 축(80) 주변으로 굴곡되거나 접힐 수 있다.
일부 실시예들에 있어서, 폴딩 축(80)과 교차하는 제1 상부 도전 라인(132) 또는 제2 상부 도전 라인(134)의 두께는 상대적으로 작을 수 있다. 따라서, 폴딩 스트레스가 직접적으로 인가되는 상부 도전층(130)의 크랙이 방지되며 유연성이 증가할 수 있다. 또한, 도 1 내지 3을 참조로 설명한 바와 같이, 폴딩부(FA)에서는 층간 절연층(120)이 적어도 부분적으로 제거되어 급격한 폴딩 또는 접힘에도 상부 도전층(130)의 박리가 억제될 수 있다.
예를 들면, 폴딩 축(80)과 평행하며 폴딩 스트레스가 상대적으로 작은 제1 하부 도전 라인(112) 및 제2 하부 도전 라인(114)의 두께는 증가시켜, 저항이 감소하고 도전 코일을 통한 자기장 생성 효율이 향상될 수 있다.
상술한 바와 같이, 폴딩부(FA) 상에 보상 패턴(150)을 형성하여 상대적으로 얇은 두께로 형성된 상부 도전층(130)의 전기 저항을 감소시킬 수 있다. 이에 따라, 상부 도전층(130)의 크랙 및/또는 손상이 억제되면서도 도전 코일을 통해 생성되는 자기장의 세기가 향상될 수 있다.
도 8은 예시적인 실시예들에 따른 화상 표시 장치를 나타내는 개략적인 단면도이다.
도 8을 참조하면, 화상 표시 장치는 표시 패널(360), 터치 센서(200) 및 상술한 예시적인 실시예들에 따른 디지타이저(100)를 포함할 수 있다.
디지타이저(100)는 표시 패널(360) 아래에 배치될 수 있다. 예를 들면, 디지타이저(100)는 표시 패널(360) 및 리어 커버(rear cover)(380) 사이에 배치될 수 있다.
디지타이저(100)는 전자기 유도 현상을 이용한 자기장 생성 효율을 위해 상대적으로 두꺼운 도전 라인들을 포함하며, 복수의 도전 코일들을 포함할 수 있다. 따라서, 디지타이저(100)는 화상 표시 장치의 사용자에게 시인되지 않도록 표시 패널(360) 아래에 배치될 수 있다.
상술한 바와 같이, 예시적인 실시예들에 따른 디지타이저(100) 구조를 활용하여 자기장 세기를 충분히 증가시켜 예를 들면, 화상 표시 장치의 윈도우 기판(230)에 접촉하는 입력 펜으로의 에너지 전달을 효율적으로 증진시킬 수 있다.
예시적인 실시예들에 따르면, 디지타이저(100)는 화상 표시 장치의 배면부, 또는 표시 패널(360) 아래에 배치될 수 있다. 따라서, 디지타이저(100)에 포함된 도전 라인들은 사용자에게 시인되지 않을 수 있다. 이에 따라, 디지타이저(100)에 포함된 도전 라인들 각각은 투과율 향상을 위해 메쉬 구조를 채용하지 않고, 상술한 금속을 포함하는 속이 찬(solid) 라인으로 형성될 수 있다.
따라서, 충분한 전류 통로가 상기 도전 라인에 의해 확보되어 전자기 유도 효율을 증진할 수 있다.
표시 패널(360)은 패널 기판(300) 상에 배치된 화소 전극(310), 화소 정의막(320), 표시층(330), 대향 전극(340) 및 인캡슐레이션 층(350)을 포함할 수 있다.
패널 기판(300) 상에는 박막 트랜지스터(TFT)를 포함하는 화소 회로가 형성되며, 상기 화소 회로를 덮는 절연막이 형성될 수 있다. 화소 전극(310)은 상기 절연막 상에서 예를 들면 TFT의 드레인 전극과 전기적으로 연결될 수 있다.
화소 정의막(320)은 상기 절연막 상에 형성되어 화소 전극(310)을 노출시켜 화소 영역을 정의할 수 있다. 화소 전극(310) 상에는 표시층(330)이 형성되며, 표시층(330)은 예를 들면, 액정층 또는 유기 발광층을 포함할 수 있다.
화소 정의막(320) 및 표시층(330) 상에는 대향 전극(340)이 배치될 수 있다. 대향 전극(340)은 예를 들면, 화상 표시 장치의 공통 전극 또는 캐소드로 제공될 수 있다. 대향 전극(340) 상에 표시 패널(360) 보호를 위한 인캡슐레이션 층(350)이 적층될 수 있다.
터치 센서(200)는 표시 패널(360) 상에 적층되어 윈도우 기판(230)을 향해 배치될 수 있다. 터치 센서(200)는 윈도우 기판(230) 표면을 통해 입력된 사용자의 터치에 의해 정전 용량을 생성시킬 수 있다. 이에 따라, 터치 센서(200)는 사용자에게 시인되지 않도록 디지타이저(100)에 포함된 도전층보다 작은 두께의 센싱 전극 또는 센싱 채널들을 포함할 수 있다. 예를 들면, 상기 센싱 전극 또는 센싱 채널의 두께는 1 ㎛ 미만, 또는 0.5㎛ 이하 일 수 있다.
상기 센싱 전극 또는 상기 센싱 채널들은 각각 하나의 단일 층 내에 독립적으로 배치되어 인접하는 센싱 전극 또는 센싱 채널과 상호 작용하여 정전 용량을 생성시킬 수 있다.
터치 센서(200)는 점접착층(260)을 통해 표시 패널(360)과 결합될 수 있다.
윈도우 기판(230)은 예를 들면 하드 코팅 필름, 박형 글래스를 포함하며, 일 실시예에 있어서, 윈도우 기판(230)의 일면의 주변부 상에 차광 패턴(235)이 형성될 수 있다. 차광 패턴(235)은 예를 들면 컬러 인쇄 패턴을 포함할 수 있다. 차광 패턴(235)에 의해 화상 표시 장치의 베젤부 혹은 비표시 영역이 정의될 수 있다.
윈도우 기판(230) 및 터치 센서(200) 사이에는 편광층(210) 배치될 수 있다. 편광층(210)은 코팅형 편광자 또는 편광판을 포함할 수 있다
편광층(210)은 윈도우 기판(230)의 상기 일면과 직접 접합되거나, 제1 점접착층(220)을 통해 부착될 수도 있다. 터치 센서(200)는 제2 점접착층(225)을 통해 편광층(210)과 결합될 수 있다.
도 8에 도시된 바와 같이, 사용자의 시인측으로부터 윈도우 기판(230), 편광층(210) 및 터치 센서(200) 순으로 배치될 수 있다. 이 경우, 터치 센서(200)의 센싱 전극들이 편광층(210) 아래에 배치되므로 센싱 전극의 시인 현상을 보다 효과적으로 방지할 수 있다.
일 실시예에 있어서, 터치 센서(200)는 윈도우 기판(230) 또는 편광층(210) 상에 직접 전사될 수도 있다.
일 실시예에 있어서, 사용자의 시인측으로부터 윈도우 기판(230), 터치 센서(200) 및 편광층(210) 순으로 배치될 수도 있다.

Claims (20)

  1. 폴딩부 및 비폴딩부를 포함하는 기재층;
    상기 기재층 상에 배치되고, 하부 도전 라인을 포함하는 하부 도전층;
    상기 기재층 상에 형성되어 상기 하부 도전층을 덮는 층간 절연층;
    상기 층간 절연층 및 상기 기재층 상에 배치되고, 상기 하부 도전층과 전기적으로 연결되는 상부 도전층; 및
    상기 폴딩부 상에 배치되고, 상기 상부 도전층과 연결되며, 상기 폴딩부의 굴곡 반경보다 작은 선폭을 갖는 보상 패턴을 포함하는, 디지타이저.
  2. 청구항 1에 있어서, 상기 보상 패턴의 상기 선폭은 상기 하부 도전 라인의 선폭 이하인, 디지타이저.
  3. 청구항 1에 있어서, 상기 보상 패턴은 상기 폴딩부 상에서 서로 물리적으로 이격되어 배치된 복수의 보상 패턴들을 포함하는, 디지타이저.
  4. 청구항 1에 있어서, 상기 보상 패턴은 상기 기재층의 상면 상에 직접 배치되고,
    상기 상부 도전층은 상기 폴딩부 상에서 상기 보상 패턴의 상면 및 측면, 및 상기 기재층의 상면을 따라 연장하는, 디지타이저.
  5. 청구항 4에 있어서, 상기 상부 도전층은 상기 폴딩부 상에서 상기 보상 패턴의 상기 상면 및 상기 측면, 및 상기 기재층의 상기 상면과 직접 접촉하는, 디지타이저.
  6. 청구항 1에 있어서, 상기 층간 절연층은 상기 폴딩부 상에서 상기 보상 패턴의 상면의 적어도 일부 및 상기 기재층의 상면을 덮도록 형성된 폴딩부 절연 패턴을 더 포함하는, 디지타이저.
  7. 청구항 6에 있어서, 상기 폴딩부 절연 패턴은 상기 상부 도전층에 의해 충진된 비아 홀을 포함하는, 디지타이저.
  8. 청구항 6에 있어서, 상기 보상 패턴은 상기 폴딩부 상에서 서로 물리적으로 이격되어 배치된 복수의 보상 패턴들을 포함하고,
    상기 상부 도전층은 상기 복수의 보상 패턴들 중 이웃하는 보상 패턴을 전기적으로 연결하는 브릿지 패턴을 포함하는, 디지타이저.
  9. 청구항 1에 있어서, 상기 상부 도전층은 상기 폴딩부 상에서 상기 보상 패턴의 측면 및 상기 기재층의 상면을 덮도록 형성된 폴딩부 도전 패턴을 포함하는, 디지타이저.
  10. 청구항 9에 있어서, 상기 폴딩부 도전 패턴은 상기 보상 패턴의 상기 상면의 적어도 일부를 노출시키도록 형성된, 디지타이저.
  11. 청구항 1에 있어서, 상기 보상 패턴은 상기 하부 도전층과 동일 층에 배치된, 디지타이저.
  12. 청구항 1에 있어서, 상기 하부 도전층의 두께는 상기 상부 도전층의 두께보다 큰, 디지타이저.
  13. 청구항 12에 있어서, 상기 하부 도전층의 두께 및 상기 보상 패턴의 두께는 동일한, 디지타이저.
  14. 청구항 1에 있어서, 상기 폴딩부 상에 배치된 상기 상부 도전층의 두께는 상기 비폴딩부 상에 배치된 상기 상부 도전층의 두께보다 얇은, 디지타이저.
  15. 청구항 1에 있어서, 상기 하부 도전층은 상기 기재층의 상면에 평행한 제2 방향으로 연장하는 복수의 제1 하부 도전 라인들 및 복수의 제2 하부 도전 라인들을 포함하고,
    상기 상부 도전층은 상기 기재층의 상기 상면에 평행하며 상기 제2 방향과 수직한 제1 방향으로 연장하는 복수의 제1 상부 도전 라인들 및 복수의 제2 상부 도전 라인들을 포함하는, 디지타이저.
  16. 청구항 15에 있어서, 상기 제1 상부 도전 라인들 및 상기 제2 하부 도전 라인들을 전기적으로 연결시키며 제1 도전 코일을 형성하는 제1 콘택들; 및
    상기 제1 하부 도전 라인들 및 상기 제2 상부 도전 라인들을 전기적으로 연결시키며 제2 도전 코일을 형성하는 제2 콘택들을 더 포함하는, 디지타이저.
  17. 청구항 16에 있어서, 상기 제1 도전 코일은 상기 제1 방향으로 연장하며, 상기 제2 방향을 따라 복수의 상기 제1 도전 코일들이 배열되고,
    상기 제2 도전 코일은 상기 제2 방향으로 연장하며, 상기 제1 방향을 따라 복수의 상기 제2 도전 코일들이 배열되는, 디지타이저.
  18. 청구항 17에 있어서, 상기 제1 상부 도전 라인들은 상기 폴딩부의 폴딩 축과 교차하며, 상기 제1 하부 도전 라인들은 상기 폴딩부의 상기 폴딩 축과 평행한, 디지타이저.
  19. 표시 패널; 및
    상기 표시 패널 아래에 배치된 청구항 1에 따른 디지타이저를 포함하는, 화상 표시 장치.
  20. 청구항 19에 있어서, 상기 표시 패널 위에 배치된 터치 센서를 더 포함하는, 화상 표시 장치.
PCT/KR2023/003402 2022-03-31 2023-03-14 디지타이저 및 이를 포함하는 화상 표시 장치 WO2023191351A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0040304 2022-03-31
KR1020220040304A KR20230141144A (ko) 2022-03-31 2022-03-31 디지타이저 및 이를 포함하는 화상 표시 장치

Publications (1)

Publication Number Publication Date
WO2023191351A1 true WO2023191351A1 (ko) 2023-10-05

Family

ID=88202653

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/003402 WO2023191351A1 (ko) 2022-03-31 2023-03-14 디지타이저 및 이를 포함하는 화상 표시 장치

Country Status (2)

Country Link
KR (1) KR20230141144A (ko)
WO (1) WO2023191351A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160115521A (ko) * 2015-03-27 2016-10-06 동우 화인켐 주식회사 터치패널
KR20180131768A (ko) * 2017-06-01 2018-12-11 엘지디스플레이 주식회사 터치 디스플레이 장치, 터치 디스플레이 패널 및 터치 디스플레이 패널의 제조 방법
KR20200018794A (ko) * 2020-02-07 2020-02-20 삼성디스플레이 주식회사 플렉서블 터치 스크린 패널 이를 구비한 플렉서블 표시장치
KR102086469B1 (ko) * 2018-09-11 2020-03-10 일진디스플레이(주) 향상된 굴곡성능을 가지는 터치 패널 및 이의 제조방법
KR102327755B1 (ko) * 2021-02-10 2021-11-17 동우 화인켐 주식회사 디지타이저 및 이를 포함하는 화상 표시 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101750564B1 (ko) 2011-01-05 2017-06-23 삼성전자주식회사 디지타이저 일체형 디스플레이 모듈

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160115521A (ko) * 2015-03-27 2016-10-06 동우 화인켐 주식회사 터치패널
KR20180131768A (ko) * 2017-06-01 2018-12-11 엘지디스플레이 주식회사 터치 디스플레이 장치, 터치 디스플레이 패널 및 터치 디스플레이 패널의 제조 방법
KR102086469B1 (ko) * 2018-09-11 2020-03-10 일진디스플레이(주) 향상된 굴곡성능을 가지는 터치 패널 및 이의 제조방법
KR20200018794A (ko) * 2020-02-07 2020-02-20 삼성디스플레이 주식회사 플렉서블 터치 스크린 패널 이를 구비한 플렉서블 표시장치
KR102327755B1 (ko) * 2021-02-10 2021-11-17 동우 화인켐 주식회사 디지타이저 및 이를 포함하는 화상 표시 장치

Also Published As

Publication number Publication date
KR20230141144A (ko) 2023-10-10

Similar Documents

Publication Publication Date Title
WO2020071679A1 (ko) 터치 센서-안테나 모듈 및 이를 포함하는 디스플레이 장치
WO2020256367A1 (ko) 안테나 결합 모듈 및 이를 포함하는 디스플레이 장치
WO2020071668A1 (ko) 터치 센서-안테나 모듈 및 이를 포함하는 디스플레이 장치
WO2022177258A1 (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
WO2020235949A1 (ko) 멀티 센서 구조체 및 이를 포함하는 화상 표시 장치
WO2020171593A1 (ko) 터치 센서 및 안테나를 포함하는 화상 표시 장치
WO2020040583A1 (ko) 터치 센서 및 이를 포함하는 화상 표시 장치
WO2021010769A1 (ko) 안테나와 결합된 전극 구조체 및 이를 포함하는 디스플레이 장치
WO2020166882A1 (ko) 터치 센서, 이를 포함하는 윈도우 적층체 및 이를 포함하는 화상 표시 장치
WO2020159152A1 (ko) 터치 센서, 이를 포함하는 윈도우 적층체 및 이를 포함하는 화상 표시 장치
WO2015152479A1 (en) Touch panel for improving cross structure of sensing pattern
WO2021085988A1 (ko) 안테나 구조체 및 이를 포함하는 화상 표시 장치
WO2022019633A1 (ko) 안테나 삽입 전극 구조체 및 이를 포함하는 화상 표시 장치
WO2021085963A1 (ko) 안테나 구조체 및 이를 포함하는 화상 표시 장치
WO2023191351A1 (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
WO2021162380A1 (ko) 안테나 삽입 전극 구조체 및 이를 포함하는 화상 표시 장치
WO2022173168A1 (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
WO2023177127A1 (ko) 전극 접속 구조, 이의 제조 방법 및 이를 포함하는 디지타이저
WO2020204434A1 (ko) 플렉시블 디스플레이 모듈 및 이를 포함하는 화상 표시 장치
WO2021085989A1 (ko) 안테나 구조체 및 이를 포함하는 화상 표시 장치
WO2022211410A1 (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
WO2022173172A1 (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
WO2022182150A1 (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
WO2022211421A1 (ko) 디지타이저 및 이를 포함하는 화상 표시 장치
WO2022211435A1 (ko) 디지타이저, 이의 제조 방법 및 이를 포함하는 화상 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23781208

Country of ref document: EP

Kind code of ref document: A1