WO2023139330A1 - Systeme informatique presentant un mode de sommeil profond - Google Patents

Systeme informatique presentant un mode de sommeil profond Download PDF

Info

Publication number
WO2023139330A1
WO2023139330A1 PCT/FR2023/050068 FR2023050068W WO2023139330A1 WO 2023139330 A1 WO2023139330 A1 WO 2023139330A1 FR 2023050068 W FR2023050068 W FR 2023050068W WO 2023139330 A1 WO2023139330 A1 WO 2023139330A1
Authority
WO
WIPO (PCT)
Prior art keywords
processor
computer system
sleep mode
deep sleep
event
Prior art date
Application number
PCT/FR2023/050068
Other languages
English (en)
Inventor
Philippe Isola
Olivier Sauvage
Original Assignee
Stmicroelectronics (Grenoble 2) Sas
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stmicroelectronics (Grenoble 2) Sas filed Critical Stmicroelectronics (Grenoble 2) Sas
Publication of WO2023139330A1 publication Critical patent/WO2023139330A1/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system

Definitions

  • Embodiments and implementations relate to computer systems, in particular systems on a chip, comprising several processors and having a deep sleep mode in which the processors are not electrically powered.
  • Some computer systems are multi-processor. These computer systems include multiple processors. These processors can be integrated in the same integrated circuit, for example in a microcontroller. Each processor can include one or more cores. Processors can be used to serve different tasks/applications dedicated to them.
  • a first processor called main processor
  • auxiliary processor can be used to execute an operating system in real time (“real time operating system”).
  • the main processor and the auxiliary processor are each configured to process tasks which are dedicated to them.
  • the computer system can detect events which are to be processed either by the main processor or by the auxiliary processor.
  • the auxiliary processor makes it possible to relieve the main processor of certain tasks requiring fast processing.
  • the main processor then works as a master and the auxiliary processor works as a slave.
  • a multiprocessor computer system can be configured to have different power modes.
  • a computer system may comprise as a power mode a normal operating mode and a deep sleep mode.
  • the normal operating mode provides power to each processor so that it can perform the tasks assigned to it.
  • the deep sleep mode allows you to stop power most of the components of the computer system.
  • the deep sleep mode makes it possible to stop powering all of the processors when they have no task to execute, as well as memories and logic circuits of the computer system for example.
  • This deep sleep mode therefore makes it possible to reduce energy consumption of the computer system when the processors are not used. More particularly, this deep sleep mode makes it possible to consume even less energy than a low consumption mode in which the power supply to the computer system is maintained and in which clock generators of the computer system are simply deactivated.
  • the computer system is configured to be able to come out of deep sleep mode based on the detection of events whose processing requires the use of one of the processors. These events can for example be hardware interrupts (or “IRQ” for “interrupt request”).
  • IRQ hardware interrupts
  • the detection of an event makes it possible to wake up the main processor used to run the operating system in non-real time.
  • the main processor is configured to initialize the computer system, especially in terms of security and clocks. Then, once the computer system is initialized, the main processor is configured to process the event if the processing of this event is assigned to it or to wake up the auxiliary processor which is assigned to the processing of the event.
  • the processing of an event attributed to an auxiliary processor firstly requires the waking up of the main processor making it possible to initialize the computer system before the auxiliary processor can process the event which is dedicated to it.
  • the processing of an event dedicated to an auxiliary processor may then not be sufficiently reactive for a real-time application. Therefore, a user may prefer to avoid the use of the deep sleep mode to allow real-time event processing by the auxiliary processor. Not using sleep mode depth does not reduce the energy consumption of the computer system, which may have limited autonomy.
  • the main processor usually consumes a lot of power compared to the auxiliary processor. Thus, waking up the main processor first so that the auxiliary processor can process events attributed to it induces unnecessary energy consumption.
  • a computer system comprising:
  • the computer system having a deep sleep mode in which the processors are not electrically powered
  • a power controller configured to detect events of different types requiring processing by said at least two processors when the computer system is in deep sleep mode
  • a wake-up circuit configured to allow an exit from the deep sleep mode after detection of an event by the power supply controller, the wake-up circuit being configured to activate, on leaving the deep sleep mode, a power supply for the processor for which the processing of the detected event is assigned according to said configuration registers, this processor then being configured to process the detected event.
  • each processor can be woken up directly after being placed in deep sleep mode if the processing of the detected event is assigned to it.
  • Such a computer system allows faster processing of events detected when the computer system is in deep sleep mode. From this In fact, such a computer system is adapted to use a deep sleep mode while remaining efficient in the context of real-time applications. By using the deep sleep mode, the computer system can reduce its power consumption. In this way, an autonomous computer system, that is to say powered by a battery, can increase its autonomy.
  • the configuration registers are configured to define the processor to wake up first in the event of simultaneous detections of events whose processing is assigned to different processors.
  • the processor woken up by the wake-up circuit on exiting deep sleep mode is configured to initialize the computer system.
  • the processor woken up by the wake-up circuit on exiting deep sleep mode is configured to authorize activation of a power supply for each other processor after having initialized the computer system.
  • the computer system is a microcontroller.
  • a method for managing an exit from a deep sleep mode of a computer system comprising at least two processors which are not electrically powered during said deep sleep mode, the method comprising:
  • the method further comprises, in the event of simultaneous detections of events whose processing is assigned to different processors, a reading of a configuration indicating the processor to be woken up first among said different processors at the exit from deep sleep mode.
  • the processor awakened from the deep sleep mode initializes the computer system.
  • the processor awakened at the exit from deep sleep mode authorizes activation of a power supply for each other processor after having initialized the computer system.
  • FIG 5 schematically illustrate embodiments and implementations of the invention.
  • Figure 1 illustrates one embodiment of a computer system SYS .
  • the computer system SYS can be a microcontroller.
  • the computer system SYS comprises two supply domains AOD, COD.
  • a first domain called AOD supply control domain
  • a second domain called the COD calculation domain
  • the computer system includes a deep sleep mode.
  • This deep sleep mode is a power supply mode making it possible to stop the supply of the second domain, called the calculation domain COD, while maintaining the supply of the supply control domain AOD.
  • This deep sleep mode reduces the energy consumption of the system IT SYS.
  • the deep sleep mode makes it possible to stop powering most of the elements of the computer system SYS.
  • the deep sleep mode thus makes it possible also to stop supplying electrically to memories (not shown) as well as logic circuits (not shown) of the computer system SYS for example.
  • the calculation domain COD comprises two processors P I and P2.
  • the computer system SYS is therefore a multiprocessor system.
  • the processor P I can operate at a different frequency from that of the processor P2.
  • Each processor P1, P2 can comprise one or more cores. Processors are used to serve different tasks/applications dedicated to them.
  • the first processor P I can be configured to execute a non-real time operating system.
  • the first processor P I is then the main processor.
  • the second processor P2 can be configured to run a real-time operating system.
  • the second processor P2 is then an auxiliary processor.
  • the COD calculation domain comprises only two processors. Nevertheless, it is possible to provide a COD calculation domain comprising more than two processors.
  • the processors P I and P2 are not powered when the computer system SYS is configured in its deep sleep mode. When they are not powered, processors P I and P2 are said to be asleep. When the computer system SYS comes out of deep sleep mode and the processors P I and P2 are powered again, the processors P I and P2 are said to be awake.
  • the processors P1 and P2 are configured to process EVT events that can be detected by the computer system SYS. These events can be of several types. For example, events can be signals coming from sensors connected to the computer system, or else signals corresponding to a detection of a computer attack on the computer system.
  • the AOD power control domain includes a PCTRL power controller. Power to this PCTRL power controller is maintained constantly, especially when the computer system is configured in the deep sleep mode.
  • the PCTRL power supply controller is configured to detect EVT events requiring processing by the P I processor or by the P2 processor.
  • the AOD power control domain includes WCEG configuration registers to assign the PI or P2 processors to handle the different types of events that can be detected. For example, the processing of signals from sensors connected to the computer system can be assigned to the auxiliary processor P2 and the processing of signals corresponding to detection of a computer attack can be assigned to the main processor P I .
  • the WECG configuration registers can also define which PI or P2 processor to wake up first in the event of simultaneous detection of several events whose processing is assigned to the different P I and P2 processors, when the computer system is configured in deep sleep mode. Thus, a single processor is awakened initially on exiting deep sleep mode.
  • the COD calculation domain also includes a clock and reset controller RCC.
  • the PCTRL power supply controller and the WCEG configuration registers are connected to the RCC clocks and reset controller of the COD calculation domain.
  • the clock and reset controller RCC includes a wake-up circuit WKUC configured to perform an exit from deep sleep mode.
  • the wake-up circuit WKUC is configured to control the wake-up of the processors P1 and P2 when events whose processing is assigned to them have been detected by the power supply controller PCTRL. The awakening of the processors PI and P2 allows the processors PI and P2 to proceed to the processing of the detected events.
  • the PCTRL power supply controller is configured to supply various signals to the RCC clocks and reset controller. More specifically, the power supply controller PCTRL is configured to supply a VRDY signal to the clocks and reset controller RCC.
  • the PCTRL power supply controller is also configured to supply P IE and P2E signals to the WKUC wake-up circuit.
  • the P IE signal is generated when the PCTRL power supply controller detects an event requiring processing by the P I processor.
  • the signal P IE thus makes it possible to indicate to the wake-up circuit WKUC that it is necessary to wake up the processor P I so that the latter can process the detected event.
  • the P2E signal is generated when the PCTRL power controller detects an event requiring processing by the P2 processor.
  • the signal P I E thus makes it possible to indicate to the wake-up circuit WKUC that it is necessary to wake up the processor P I so that the latter can process the detected event.
  • the wake-up circuit WKUC is configured to deliver to the processor P I a signal P 1BE when it receives the signal P I E generated by the power supply controller PCTRL. This signal P 1BE makes it possible to indicate to the processor P I that an event requiring its processing has been detected.
  • the processor P I is then configured to process the detected event. In particular, if the processor P I is the first to be woken from deep sleep mode, the processor P I is configured to initially initialize the computer system SYS. When the processor P I is the first processor to be woken from deep sleep mode, the processor P I is configured to deliver a signal P 1BA once the computer system SYS has been initialized.
  • the wake-up circuit WKUC is also configured to deliver to the processor P2 a signal P2BE when it receives the signal P2E generated by the power supply controller PCTRL.
  • This signal P2BE makes it possible to indicate to the processor P2 that an event requiring its processing has been detected.
  • the processor P2 is then configured to process the detected event.
  • processor P2 is configured to initially initialize the computer system SYS .
  • the processor P2 is configured to deliver a signal P2BA once the computer system SYS has initialized.
  • each processor P I , P2 can be woken up directly after being placed in deep sleep mode if the processing of the detected event is assigned to it.
  • Such a computer system makes it possible to process the events detected more quickly when the computer system SYS is in deep sleep mode. Therefore, such a computer system SYS is adapted to use a deep sleep mode while remaining efficient for real-time applications. By using the deep sleep mode, the SYS computer system can reduce its power consumption. In this way, an autonomous computer system can increase its autonomy.
  • auxiliary processor P2 when the power supply controller PCTRL detects an event whose processing is assigned to the auxiliary processor P2, the computer system SYS does not have to unnecessarily activate the main processor P I at first, because the auxiliary processor itself takes care of initializing the computer system SYS.
  • the auxiliary processor thus becomes the master processor and the main processor becomes the slave processor at the moment of exiting the deep sleep mode. Initially waking up the auxiliary processor P2 thus makes it possible to reduce the energy consumption at the exit from deep sleep mode.
  • FIG 2 illustrates an event processing method that can be implemented by the computer system of Figure 1.
  • the computer system is configured in deep sleep mode in which the processors P I and P2 are not electrically powered. In other words, processors P I and P2 are asleep at the start of the event processing process.
  • the power controller detects at least one event.
  • the power controller can detect a single event or several simultaneous events.
  • the power controller determines the type of each detected event. For each detected event, the power controller then uses the configuration registers to know the processor configured to process this event. If the processing of a detected event is assigned to the PI processor, then the power supply controller issues a P IE signal. If the processing of a detected event is assigned to processor P2, then the power supply controller issues a signal P2E.
  • the power controller turns on the power to the COD computational domain and then issues the VRDY signal to notify the RCC clock and reset controller that the computer system may come out of deep sleep mode.
  • step 21 the wake-up circuit receives the signal P IE and/or P2E.
  • step 21 the wake-up circuit simultaneously receives a PIE signal and a P2E signal
  • the wake-up circuit proceeds to step 22 in which the wake-up circuit determines which processor to wake up first based on the configuration stored in the configuration registers. If the configuration registers indicate that the processor P I should be woken up initially in the event of simultaneous detection of events, then the wake-up circuit generates the signal P 1BE to wake up the processor P I . If the configuration registers indicate that the P2 processor should be woken up first in case of simultaneous detection of events, then the wake-up circuit generates the P2BE signal to wake up the P2 processor.
  • step 21 if the wake-up circuit receives a single P IE or P2E signal, then the wake-up circuit proceeds to step 25 in which the wake-up circuit wakes up the processor for which processing of the P IE or P2E signal is assigned.
  • the wake-up circuit if the wake-up circuit has received the signal P IE, then the wake-up circuit wakes up the processor PI by generating the signal P 1BE. If the wake-up circuit has received the signal P2E, then the wake-up circuit wakes up the processor P2 by generating the signal P2BE.
  • step 23 or 26 the processor woken up by the WKUC wake-up circuit initializes the computer system.
  • the WKUC wake-up circuit has woken up the PI processor by emitting the P1BE signal
  • the PI processor once woken up initializes the computer system SYS.
  • the wake-up circuit WKUC has woken up the processor P2 by emitting the signal P2BE
  • the processor P2 once woken up initializes the computer system SYS.
  • the processor PI or P2 which has been awakened emits the signal P 1BA or P2BA to indicate to the wake-up circuit WKUC that the computer system SYS has been initialized, then processes the event received.
  • the wake-up circuit WKUC can then wake up in step 24 the processor still asleep once the signal P 1BA or P2BA has been received by the wake-up circuit. The awakening of this processor then makes it possible to process the event which has not yet been processed.
  • the WKUC wake-up circuit can wake up the still sleeping processor in step 27 once the P 1 BA or P2BA signal has been received by the WKUC wake-up circuit if the clock controller has subsequently detected a new event. The awakening of this processor then makes it possible to process the newly received event.
  • FIG. 3 illustrates a first example of implementation of the method.
  • the computer system SYS is in deep sleep mode.
  • the processors P1 and P2 are therefore not electrically powered (state NPWR).
  • the power supply controller PCTRL detects a first event, the processing of which is assigned to the processor P2.
  • the PCTRL power controller then generates the P2E signal.
  • the detection of the first event entails the activation of the supply of the COD calculation domain.
  • the power supply controller PCTRL then delivers at time T2 the signal VRDY to the clock and reset controller RCC in order to indicate to the latter that the processor P2 can be woken up.
  • the wake-up circuit WKUC then generates the signal P2BE to wake up the processor P2, by powering the processor P2 electrically, so that the latter can process the first detected event.
  • the P2BE signal is maintained until the end of signal P2E at time T3.
  • the processor P2 initializes the computer system SYS.
  • the processor P2 then processes the detected event (state R). Once the event has been processed, the processor P2 can be put to sleep again (state S).
  • the processor P2 delivers the signal P2BA once the computer system SYS is initialized at time T5.
  • the processor P1 cannot be woken up until the computer system SYS has not finished being initialized by the processor P2 (state HBT).
  • the power supply controller PCTRL detects a second event requiring processing by the processor PI and thus generates a signal PIE at a time T4.
  • the signal P IE is thus delivered to the wake-up circuit WKUC before the signal P2BA is sent by the processor P2, and therefore before the end of the initialization of the computer system SYS.
  • the wake-up circuit WKUC waits for the transmission of the signal P2BA to generate, at time T6, the signal P 1BE making it possible to supply the processor PI so that it can start processing the second event (state R).
  • the signal P 1BE is maintained until the end of the signal PIE at time T7.
  • FIG. 4 illustrates a second example of implementation of the method. At the start of this example, the computer system SYS is in deep sleep mode.
  • the processors P1 and P2 are therefore not electrically powered (state NPWR).
  • the power supply controller PCTRL detects a first event, the processing of which is assigned to the processor P2.
  • the PCTRL power controller then generates the P2E signal.
  • the detection of the first event causes the activation of the power supply of the COD calculation domain.
  • the power supply controller PCTRL then delivers at time T2 the signal VRDY to the clock and reset controller RCC in order to indicate to the latter that the processor P2 can be woken up.
  • the wake-up circuit WKUC thus generates the signal P2BE to wake up the processor P2, by powering the processor P2 electrically, so that the latter can process the first detected event.
  • the P2BE signal is maintained until the end of the P2E signal at time T4.
  • the processor P2 initializes the computer system SYS.
  • the processor P2 then processes the detected event (state R). Once the event processed, the processor P2 can be put to sleep again (state S).
  • the processor P2 is configured to deliver the signal P2BA once the computer system SYS is initialized at time T3.
  • Wake-up circuit WKUC is then authorized to generate signal P 1BE at time T5.
  • the PCTRL power controller has not yet detected an event requiring processing by the PI processor.
  • the processor PI remains awaiting detection of such an event, and is therefore not electrically powered during this period (state WFBEN).
  • the power supply controller PCTRL detects a second event requiring processing by the processor PI.
  • the processor PI can be powered to process the event (state R).
  • the signal P 1BE is maintained until the end of the signal P IE at time T7.
  • FIG. 5 illustrates a third example of implementation of the method in which two events are detected simultaneously.
  • the computer system SYS is in deep sleep mode.
  • the processors P1 and P2 are therefore not electrically powered (state NPWR).
  • the power supply controller PCTRL detects a first event whose processing is assigned to the processor P1 , then detects at time T2 a second event whose processing is assigned to the processor P2.
  • the detection of these two events is considered to be simultaneous.
  • the power supply controller PCTRL then generates the signal P IE then the signal P2E.
  • the detection of the first event leads to the activation of the supply of the COD calculation domain.
  • the power supply controller PCTRL then delivers at time T3 the signal VRDY to the clock and reset controller RCC.
  • the wake-up circuit is then configured to determine which processor to wake up first, based on the information stored in the configuration registers.
  • the WCFG configuration registers indicate that the PI processor is the processor to run first when the power controller detects two events requiring processing by different processors.
  • the wake-up circuit WKUC generates at time T3 the signal P 1BE to wake up the processor PI, by supplying electrically the processor PI, so that the latter can initialize the computer system SYS and then process the first detected event (state R).
  • the processor PI is configured to deliver the signal P1BA once the computer system SYS is initialized at time T4.
  • the processor P2 cannot be woken up until the computer system SYS has not finished being initialized by the processor PI (state HBT).
  • the wake-up circuit WKUC waits for the transmission of the signal P1BA to generate, at time T4, the signal P2BE making it possible to supply the processor P2 so that it can start processing the second event (state R).
  • the P1BE signal is maintained until the end of the PIE signal at time T5.
  • the P2BE signal is maintained until the end of the P2E signal at time T6.

Abstract

Selon un aspect, il est proposé un système informatique comprenant : - au moins deux processeurs (P l, P2), le système informatique (SYS) présentant un mode de sommeil profond dans lequel les processeurs ne sont pas alimentés électriquement, - un contrôleur d' alimentation (PCTRL) configurée pour détecter des événements de différents types requérant un traitement par lesdits au moins deux processeurs (P l, P2) lorsque le système informatique est en mode de sommeil profond, - des registres de configuration (WCFG) permettant d' attribuer le traitement de chaque événement détecté aux différents processeurs selon le type de l' événement détecté, - un circuit de réveil (WKUC) configuré pour permettre une sortie du mode de sommeil profond après une détection d'un événement par le contrôleur d' alimentation (PCTRL), le circuit de réveil (WKUC) étant configuré pour activer une alimentation du processeur (P l, P2) pour lequel le traitement de l' événement détecté est attribué selon lesdits registres de configuration, ce processeur (P l, P2) étant alors configuré pour traiter l' événement détecté.

Description

DESCRIPTION
Titre : SYSTEME INFORMATIQUE PRESENTANT UN MODE DE SOMMEIL PROFOND
Des modes de réalisation et de mise en œuvre concernent les systèmes informatiques, notamment les systèmes sur puce, comportant plusieurs processeurs et présentant un mode de sommeil profond dans lequel les processeurs ne sont pas alimentés électriquement.
Certains systèmes informatiques sont multiprocesseurs. Ces systèmes informatiques comprennent plusieurs processeurs. Ces processeurs peuvent être intégrés dans un même circuit intégré, par exemple dans un microcontrôleur. Chaque processeur peut comprendre un ou plusieurs cœurs. Les processeurs peuvent être utilisés pour servir différentes tâches/applications qui leurs sont dédiées. En particulier, dans un système informatique à deux processeurs, un premier processeur, dit processeur principal, peut être utilisé pour exécuter un système d’ exploitation en temps non-réel (en anglais « non real time operating system ») et un deuxième processeur, dit processeur auxiliaire, peut être utilisé pour exécuter un système d’ exploitation en temps-réel (en anglais « real time operating system ») . Le processeur principal et le processeur auxiliaire sont chacun configurés pour traiter des tâches qui leurs sont dédiées. En particulier, le système informatique peut détecter des événements qui sont à traiter soit par le processeur principal soit par le processeur auxiliaire. Le processeur auxiliaire permet de décharger le processeur principal de certaines tâches nécessitant un traitement rapide. Le processeur principal fonctionne alors en tant que maître et le processeur auxiliaire fonctionne en tant qu’ esclave.
Par ailleurs, un système informatique multiprocesseurs peut être configuré pour présenter différents modes d’ alimentation. En particulier, un tel système informatique peut comprendre comme mode d’ alimentation un mode de fonctionnement normal et un mode de sommeil profond. Le mode de fonctionnement normal permet d’ alimenter chaque processeur de sorte qu’ il puisse exécuter les tâches qui lui sont attribuées. Le mode de sommeil profond permet d’ arrêter d’ alimenter électriquement la plupart des éléments du système informatique. En particulier, le mode de sommeil profond permet d’ arrêter d’ alimenter l’ensemble des processeurs lorsqu’ ils n’ ont aucune tâche à exécuter, ainsi que des mémoires et des circuits logiques du système informatique par exemple. Ce mode de sommeil profond permet donc de réduire une consommation d’ énergie du système informatique lorsque les processeurs ne sont pas utilisés. Plus particulièrement, ce mode de sommeil profond permet de consommer encore moins d’ énergie qu’un mode basse consommation dans lequel l’ alimentation du système informatique est maintenue et dans lequel des générateurs d’horloge du système informatique sont simplement désactivés.
Le système informatique est configuré pour pouvoir sortir du mode de sommeil profond sur la base de détection d’ événements dont le traitement nécessite l’utilisation d’un des processeurs. Ces événements peuvent par exemple être des interruptions matérielles (ou « IRQ » de l’ anglais « interrupt request ») .
En particulier, la détection d’un événement permet de réveiller le processeur principal utilisé pour exécuter le système d’ exploitation en temps non-réel. Une fois réveillé, le processeur principal est configuré pour initialiser le système informatique, notamment en termes de sécurité et d’horloges. Puis, une fois le système informatique initialisé, le processeur principal est configuré pour traiter l’ événement si le traitement de cet événement lui est attribué ou bien pour réveiller le processeur auxiliaire qui est attribué au traitement de l’ événement.
Ainsi, le traitement d’un événement attribué à un processeur auxiliaire nécessite en premier lieu le réveil du processeur principal permettant d’initialiser le système informatique avant que le processeur auxiliaire puisse traiter l’événement qui lui est dédié. Le traitement d’un événement dédié à un processeur auxiliaire peut alors ne pas être suffisamment réactif pour une application temps-réel. De ce fait, un utilisateur peut préférer éviter l’utilisation du mode de sommeil profond pour permettre un traitement des événements en temps-réel par le processeur auxiliaire. Le fait de ne pas utiliser le mode de sommeil profond ne permet pas de réduire la consommation d’ énergie du système informatique, qui peut présenter une autonomie limitée.
En outre, le processeur principal consomme généralement beaucoup d’ énergie par rapport au processeur auxiliaire. Ainsi, le fait de réveiller dans un premier temps le processeur principal pour que le processeur auxiliaire puisse traiter des événements qui lui sont attribués induit une consommation inutile de l’énergie.
Il existe donc un besoin de proposer un système informatique permettant un traitement rapide des événements détectés pendant que le système informatique est en mode de sommeil profond.
Selon un aspect, il est proposé un système informatique comprenant :
- au moins deux processeurs, le système informatique présentant un mode de sommeil profond dans lequel les processeurs ne sont pas alimentés électriquement,
- un contrôleur d’ alimentation configuré pour détecter des événements de différents types requérant un traitement par lesdits au moins deux processeurs lorsque le système informatique est en mode de sommeil profond,
- des registres de configuration configurés pour attribuer le traitement de chaque événement détecté par le contrôleur d’ alimentation aux différents processeurs selon le type de l’ événement détecté,
- un circuit de réveil configuré pour permettre une sortie du mode de sommeil profond après une détection d’un événement par le contrôleur d’ alimentation, le circuit de réveil étant configuré pour activer, en sortie du mode de sommeil profond, une alimentation du processeur pour lequel le traitement de l’ événement détecté est attribué selon lesdits registres de configuration, ce processeur étant alors configuré pour traiter l’ événement détecté.
Ainsi, dans un tel système informatique, chaque processeur peut être réveillé directement après une mise en mode de sommeil profond si le traitement de l’ événement détecté lui est attribué. Un tel système informatique permet de traiter plus rapidement les événements détectés lorsque le système informatique est en mode de sommeil profond. De ce fait, un tel système informatique est adapté pour utiliser un mode de sommeil profond tout en restant performant dans le cadre d’ applications en temps réel. En utilisant le mode de sommeil profond, le système informatique peut réduire sa consommation d’ énergie. De la sorte, un système informatique autonome, c’ est-à-dire alimenté par une batterie, peut augmenter son autonomie.
Dans un mode de réalisation avantageux, les registres de configuration sont configurés pour définir le processeur à réveiller en premier en cas de détections simultanées d’événements dont le traitement est attribué à différents processeurs.
De préférence, le processeur réveillé par le circuit de réveil en sortie du mode de sommeil profond est configuré pour initialiser le système informatique.
Avantageusement, le processeur réveillé par le circuit de réveil en sortie du mode de sommeil profond est configuré pour autoriser une activation d’une alimentation de chaque autre processeur après avoir initialisé le système informatique.
Dans un mode de réalisation avantageux, le système informatique est un microcontrôleur.
Selon un autre aspect, il est proposé un procédé de gestion d’une sortie d’un mode de sommeil profond d’un système informatique comportant au moins deux processeurs qui ne sont pas alimentés électriquement durant ledit mode de sommeil profond, le procédé comportant :
- une détection d’ au moins un événement d’un certain type requérant un traitement par l’un au moins desdits au moins deux processeurs lorsque le système informatique est en mode de sommeil profond, puis
- une attribution du traitement de chaque événement détecté aux différents processeurs selon le type de l’ événement détecté, puis
- une activation, en sortie du mode de sommeil profond, d’une alimentation d’un processeur pour lequel le traitement d’un événement détecté est attribué, puis un traitement de cet événement détecté par ce processeur. Dans un mode de mise en œuvre avantageux, le procédé comprend en outre, en cas de détections simultanées d’ événements dont le traitement est attribué à différents processeurs, une lecture d’une configuration indiquant le processeur à réveiller en premier parmi lesdits différents processeurs en sortie du mode de sommeil profond.
De préférence, le processeur réveillé en sortie du mode de sommeil profond initialise le système informatique.
Avantageusement, le processeur réveillé en sortie du mode de sommeil profond autorise une activation d’une alimentation de chaque autre processeur après avoir initialisé le système informatique.
D'autres avantages et caractéristiques de l’ invention apparaîtront à l’ examen de la description détaillée de modes de mise en œuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels :
[Fig 1 ]
[Fig 2]
[Fig 3]
[Fig 4]
[Fig 5] illustrent schématiquement des modes de réalisation et de mise en œuvre de l’ invention.
La figure 1 illustre un mode de réalisation d’un système informatique SYS . Le système informatique SYS peut être un micro contrôleur.
Le système informatique SYS comporte deux domaines d’ alimentation AOD, COD. Un premier domaine, dit domaine de contrôle d’ alimentation AOD, est configuré pour être alimenté constamment. Un deuxième domaine, dit domaine de calculs COD, est configuré pour être alimenté ou non selon un mode d’ alimentation souhaité. En particulier, le système informatique comporte un mode de sommeil profond. Ce mode de sommeil profond est un mode d’ alimentation permettant de stopper l’ alimentation du deuxième domaine, dit domaine de calculs COD, tout en maintenant l’ alimentation du domaine de contrôle d’ alimentation AOD . Ce mode de sommeil profond permet de diminuer la consommation d’ énergie du système informatique SYS . En particulier, le mode de sommeil profond permet d’ arrêter d’ alimenter électriquement la plupart des éléments du système informatique SYS . Le mode de sommeil profond permet ainsi d’ arrêter également d’ alimenter électriquement des mémoires (non représentés) ainsi que des circuits logiques (non représentés) du système informatique SYS par exemple.
Le domaine de calculs COD comporte deux processeurs P I et P2. Le système informatique SYS est donc un système multiprocesseurs. Le processeur P I peut fonctionner à une fréquence différente de celle du processeur P2. Chaque processeur P l , P2 peut comprendre un ou plusieurs cœurs. Les processeurs sont utilisés pour servir différentes tâches/applications qui leurs sont dédiées. En particulier, le premier processeur P I peut être configuré pour exécuter un système d’ exploitation en temps non-réel (en anglais « non real time operating system ») . Le premier processeur P I est alors le processeur principal. Le deuxième processeur P2 peut être configuré pour exécuter un système d’ exploitation en temps réel. Le deuxième processeur P2 est alors un processeur auxiliaire.
Ici, le domaine de calculs COD ne comporte que deux processeurs. Néanmoins, il est possible de prévoir un domaine de calculs COD comportant plus de deux processeurs.
Les processeurs P I et P2 ne sont pas alimentés lorsque le système informatique SYS est configuré dans son mode de sommeil profond. Lorsqu’ils ne sont pas alimentés, les processeurs P I et P2 sont dits endormis. Lorsque le système informatique SYS sort du mode de sommeil profond et que les processeurs P I et P2 sont de nouveau alimentés, les processeurs P I et P2 sont dits réveillés.
Les processeurs P I et P2 sont configurés pour traiter des événements EVT pouvant être détectés par le système informatique SYS . Ces événements peuvent être de plusieurs types. Par exemple, des événements peuvent être des signaux provenant de capteurs connectés au système informatique, ou bien des signaux correspondant à une détection d’une attaque informatique sur le système informatique. En particulier, le domaine de contrôle d’ alimentation AOD comprend un contrôleur d’ alimentation PCTRL. L’ alimentation de ce contrôleur d’ alimentation PCTRL est maintenue constamment, notamment lorsque le système informatique est configuré dans le mode de sommeil profond.
Le contrôleur d’ alimentation PCTRL est configuré pour détecter des événements EVT requérant un traitement par le processeur P I ou par le processeur P2.
Le domaine de contrôle d’ alimentation AOD comprend des registres de configuration WCEG permettant d’ attribuer les processeurs PI ou P2 au traitement des différents types d’ événements pouvant être détectés. Par exemple, le traitement des signaux provenant de capteurs connectés au système informatique peut être attribué au le processeur auxiliaire P2 et le traitement des signaux correspondant à une détection d’une attaque informatique peut être attribué au processeur principal P I .
Les registres de configuration WECG peuvent aussi définir quel processeur PI ou P2 réveiller en premier dans le cas d’une détection simultanée de plusieurs événements dont le traitement est attribué aux différents processeurs P I et P2, lorsque le système informatique est configuré dans le mode de sommeil profond. Ainsi, un seul processeur est réveillé dans un premier temps en sortie du mode de sommeil profond.
Le domaine de calculs COD comporte également un contrôleur d’horloges et de réinitialisation RCC (en anglais « reset and clock controller ») . Le contrôleur d’ alimentation PCTRL et les registres de configuration WCEG sont connectés au contrôleur d’horloges et de réinitialisation RCC du domaine de calculs COD .
Le contrôleur d’horloges et de réinitialisation RCC comprend un circuit de réveil WKUC configuré pour réaliser une sortie du mode de sommeil profond. Le circuit de réveil WKUC est configuré pour commander le réveil des processeurs P I et P2 lorsque des événements dont le traitement leurs est attribué ont été détectés par le contrôleur d’ alimentation PCTRL. Le réveil des processeurs P I et P2 permet aux processeurs P I et P2 de procéder au traitement des événements détectés. En particulier, le contrôleur d’ alimentation PCTRL est configuré pour délivrer différents signaux au contrôleur d’horloges et de réinitialisation RCC . Plus particulièrement, le contrôleur d’ alimentation PCTRL est configuré pour délivrer un signal VRDY au contrôleur d’horloges et de réinitialisation RCC.
Le contrôleur d’ alimentation PCTRL est également configuré pour délivrer des signaux P IE et P2E au circuit de réveil WKUC. Le signal P IE est généré lorsque le contrôleur d’ alimentation PCTRL détecte un événement requérant un traitement par le processeur P I . Le signal P IE permet ainsi d’indiquer au circuit de réveil WKUC qu’ il convient de réveiller le processeur P I pour que ce dernier puisse traiter l’ événement détecté. Le signal P2E est généré lorsque le contrôleur d’ alimentation PCTRL détecte un événement requérant un traitement par le processeur P2. Le signal P I E permet ainsi d’ indiquer au circuit de réveil WKUC qu’ il convient de réveiller le processeur P I pour que ce dernier puisse traiter l’ événement détecté.
Le circuit de réveil WKUC est configuré pour délivrer au processeur P I un signal P 1BE lorsqu’il reçoit le signal P I E généré par le contrôleur d’ alimentation PCTRL. Ce signal P 1BE permet d’ indiquer au processeur P I qu’un événement requérant son traitement a été détecté. Le processeur P I est alors configuré pour traiter l’ événement détecté. En particulier, si le processeur P I est le premier réveillé en sortie du mode de sommeil profond, le processeur P I est configuré pour initialiser dans un premier temps le système informatique SYS . Lorsque le processeur P I est le premier processeur à être réveillé en sortie du mode de sommeil profond, le processeur P I est configuré pour délivrer un signal P 1BA une fois le système informatique SYS initialisé.
Le circuit de réveil WKUC est également configuré pour délivrer au processeur P2 un signal P2BE lorsqu’ il reçoit le signal P2E généré par le contrôleur d’ alimentation PCTRL. Ce signal P2BE permet d’ indiquer au processeur P2 qu’un événement requérant son traitement a été détecté. Le processeur P2 est alors configuré pour traiter l’ événement détecté. En particulier, si le processeur P2 est le premier réveillé en sortie du mode de sommeil profond, le processeur P2 est configuré pour initialiser dans un premier temps le système informatique SYS . Lorsque le processeur P2 est le premier processeur à être réveillé en sortie du mode de sommeil profond, le processeur P2 est configuré pour délivrer un signal P2BA une fois le système informatique SYS initialisé.
Dans un tel système informatique SYS, chaque processeur P I , P2 peut être réveillé directement après une mise en mode de sommeil profond si le traitement de l’événement détecté lui est attribué. Un tel système informatique permet de traiter plus rapidement les événements détectés lorsque le système informatique SYS est en mode de sommeil profond. De ce fait, un tel système informatique SYS est adapté pour utiliser un mode de sommeil profond tout en restant performant pour les applications en temps réel. En utilisant le mode de sommeil profond, le système informatique SYS peut réduire sa consommation d’ énergie. De la sorte, un système informatique autonome peut augmenter son autonomie. En outre, dans un tel système informatique SYS, lorsque le contrôleur d’ alimentation PCTRL détecte un événement dont le traitement est attribué au processeur auxiliaire P2, le système informatique SYS n’ a pas à activer inutilement dans un premier temps le processeur principal P I , car le processeur auxiliaire s’ occupe lui- même d’ initialiser le système informatique SYS . Le processeur auxiliaire devient ainsi le processeur maître et le processeur principal devient le processeur esclave au moment de la sortie du mode de sommeil profond. Réveiller dans un premier temps le processeur auxiliaire P2 permet ainsi de réduire la consommation d’ énergie en sortie du mode de sommeil profond.
La figure 2 illustre un procédé de traitement d’ événements pouvant être mis en œuvre par le système informatique de la figure 1. Au début de ce procédé, le système informatique est configuré en mode de sommeil profond dans lequel les processeurs P I et P2 ne sont pas alimentés électriquement. En d’ autres termes, les processeurs P I et P2 sont endormis au début du procédé de traitement d’ événements.
A l’ étape 20, le contrôleur d’ alimentation détecte au moins un événement. Le contrôleur d’ alimentation peut détecter un unique événement ou plusieurs événements simultanés. Le contrôleur d’ alimentation détermine alors le type de chaque événement détecté. Pour chaque événement détecté, le contrôleur d’ alimentation utilise ensuite les registres de configuration pour connaître le processeur configuré pour traiter cet événement. Si le traitement d’un événement détecté est attribué au processeur P I , alors le contrôleur d’ alimentation émet un signal P IE. Si le traitement d’un événement détecté est attribué au processeur P2, alors le contrôleur d’ alimentation émet un signal P2E. Le contrôleur d’ alimentation rallume l’ alimentation du domaine de calculs COD puis émet le signal VRDY pour prévenir le contrôleur d’horloge et de réinitialisation RCC que le système informatique peut sortir du mode de sommeil profond.
À l’étape 21 , le circuit de réveil reçoit le signal P IE et/ou P2E.
Si à l’ étape 21 le circuit de réveil reçoit simultanément un signal PIE et un signal P2E, alors le circuit de réveil procède à l’ étape 22 dans laquelle le circuit de réveil détermine quel processeur réveiller dans un premier temps en fonction de la configuration enregistrée dans les registres de configuration. Si les registres de configuration indiquent qu’ il convient de réveiller le processeur P I dans un premier temps en cas de détection simultanée d’ événements, alors le circuit de réveil génère le signal P 1BE pour réveiller le processeur P I . Si les registres de configuration indiquent qu’il convient de réveiller le processeur P2 dans un premier temps en cas de détection simultanée d’ événements, alors le circuit de réveil génère le signal P2BE pour réveiller le processeur P2.
À l’étape 21 , si le circuit de réveil reçoit un seul signal P IE ou P2E, alors le circuit de réveil procède à l’ étape 25 dans laquelle le circuit de réveil réveille le processeur pour lequel le traitement du signal P IE ou P2E est attribué. En particulier, si le circuit de réveil a reçu le signal P IE, alors le circuit de réveil réveille le processeur P I en générant le signal P 1BE. Si le circuit de réveil a reçu le signal P2E, alors le circuit de réveil réveille le processeur P2 en générant le signal P2BE. Ensuite, à l’ étape 23 ou 26, le processeur réveillé par le circuit de réveil WKUC initialise le système informatique. Par exemple, si le circuit de réveil WKUC a réveillé le processeur P I en émettant le signal P1BE, alors le processeur P I une fois réveillé initialise le système informatique SYS . Si le circuit de réveil WKUC a réveillé le processeur P2 en émettant le signal P2BE, alors le processeur P2 une fois réveillé initialise le système informatique SYS . Une fois le système informatique initialisé, le processeur P I ou P2 qui a été réveillé émet le signal P 1BA ou P2BA pour indiquer au circuit de réveil WKUC que le système informatique SYS a été initialisé, puis traite l’ événement reçu.
Si plusieurs événements ont été détectés simultanément à l’ étape 20, alors le circuit de réveil WKUC peut ensuite réveiller à l’étape 24 le processeur encore endormi une fois le signal P 1BA ou P2BA reçu par le circuit de réveil. Le réveil de ce processeur permet alors de traiter l’ événement qui n’ a pas encore été traité.
Si un seul événement a été détecté à l’ étape 20, le circuit de réveil WKUC peut réveiller à l’ étape 27 le processeur encore endormi une fois le signal P 1 BA ou P2BA reçu par le circuit de réveil WKUC si le contrôleur d’horloge a détecté ensuite un nouvel événement. Le réveil de ce processeur permet alors de traiter l’ événement nouvellement reçu.
La figure 3 illustre un premier exemple de mise en œuvre du procédé. Au début de cet exemple, le système informatique SYS est en mode de sommeil profond. Les processeurs P I et P2 ne sont donc pas alimentés électriquement (état NPWR) . Ensuite, à l’instant T l , le contrôleur d’ alimentation PCTRL détecte un premier événement dont le traitement est attribué au processeur P2. Le contrôleur d’ alimentation PCTRL génère alors le signal P2E. La détection du premier événement entraîne l’ activation de l’ alimentation du domaine de calculs COD . Le contrôleur d’ alimentation PCTRL délivre alors à l’ instant T2 le signal VRDY au contrôleur d’horloge et de réinitialisation RCC afin d’ indiquer à ce dernier que le processeur P2 peut être réveillé. Le circuit de réveil WKUC génère alors le signal P2BE pour réveiller le processeur P2, en alimentant électriquement le processeur P2, afin que ce dernier puisse traiter le premier événement détecté. Le signal P2BE est maintenu jusqu’ à la fin du signal P2E à l’instant T3. Une fois le signal P2BE reçu, le processeur P2 initialise le système informatique SYS . Le processeur P2 traite ensuite l’ événement détecté (état R) . Une fois l’ événement traité, le processeur P2 peut être endormi de nouveau (état S) . Le processeur P2 délivre le signal P2BA une fois que le système informatique SYS est initialisé à l’ instant T5. Le processeur P I ne peut être réveillé tant que le système informatique SYS n’ a pas fini d’ être initialisé par le processeur P2 (état HBT) . En particulier, ici le contrôleur d’ alimentation PCTRL détecte un deuxième événement requérant un traitement par le processeur P I et génère ainsi un signal PIE à un instant T4. Le signal P IE est ainsi délivré au circuit de réveil WKUC avant l’ émission du signal P2BA par le processeur P2, et donc avant la fin de l’initialisation du système informatique SYS . Le circuit de réveil WKUC attend l’ émission du signal P2BA pour générer, à l’ instant T6, le signal P 1BE permettant d’ alimenter le processeur P I de sorte qu’ il puisse commencer à traiter le deuxième événement (état R) . Le signal P 1BE est maintenu jusqu’ à la fin du signal P I E à l’instant T7. La figure 4 illustre un deuxième exemple de mise en œuvre du procédé. Au début de cet exemple, le système informatique SYS est en mode de sommeil profond. Les processeurs P I et P2 ne sont donc pas alimentés électriquement (état NPWR) . Ensuite, à l’instant T l , le contrôleur d’ alimentation PCTRL détecte un premier événement dont le traitement est attribué au processeur P2. Le contrôleur d’ alimentation PCTRL génère alors le signal P2E. La détection du premier événement entraîne l’ activation de l’ alimentation du domaine de calcul COD. Le contrôleur d’ alimentation PCTRL délivre alors à l’ instant T2 le signal VRDY au contrôleur d’horloge et de réinitialisation RCC afin d’ indiquer à ce dernier que le processeur P2 peut être réveillé. Le circuit de réveil WKUC génère ainsi le signal P2BE pour réveiller le processeur P2, en alimentant électriquement le processeur P2, afin que ce dernier puisse traiter le premier événement détecté. Le signal P2BE est maintenu jusqu’ à la fin du signal P2E à l’instant T4. Une fois le signal P2BE reçu, le processeur P2 initialise le système informatique SYS . Le processeur P2 traite ensuite l’ événement détecté (état R). Une fois l’ événement traité, le processeur P2 peut être endormi de nouveau (état S) . Le processeur P2 est configuré pour délivrer le signal P2BA une fois que le système informatique SYS est initialisé à l’ instant T3. Le circuit de réveil WKUC est alors autorisé à générer de signal P 1BE à l’instant T5. Néanmoins, le contrôleur d’ alimentation PCTRL n’ a pas encore détecté d’ événement requérant un traitement par le processeur P I . Ainsi, le processeur P I reste en attente d’une détection d’un tel événement, et n’ est donc pas alimenté électriquement pendant cette période (état WFBEN) . À l’ instant T6, le contrôleur d’ alimentation PCTRL détecte un deuxième événement requérant un traitement par le processeur P I . Comme le signal P 1 BE est déjà généré par le circuit de réveil WKUC, le processeur P I peut être alimenté pour traiter l’événement (état R) . Le signal P 1BE est maintenu jusqu’ à la fin du signal P IE à l’instant T7.
La figure 5 illustre un troisième exemple de mise en œuvre du procédé dans lequel deux événements sont détectés simultanément. En particulier, au début de cet exemple, le système informatique SYS est en mode de sommeil profond. Les processeurs P I et P2 ne sont donc pas alimentés électriquement (état NPWR) . Ensuite, à l’instant T l , le contrôleur d’ alimentation PCTRL détecte un premier événement dont le traitement est attribué au processeur P I , puis détecte à l’instant T2 un second événement dont le traitement est attribué au processeur P2. La détection de ces deux événements est considérée comme simultanée. Le contrôleur d’ alimentation PCTRL génère alors le signal P IE puis le signal P2E. La détection du premier événement entraîne l’ activation de l’ alimentation du domaine de calculs COD. Le contrôleur d’ alimentation PCTRL délivre alors à l’instant T3 le signal VRDY au contrôleur d’horloge et de réinitialisation RCC . Le circuit de réveil est alors configuré pour déterminer quel processeur réveiller en premier, à partir des informations enregistrées dans les registres de configuration. Ici, les registres de configuration WCFG indiquent que le processeur P I est le processeur à exécuter en premier lorsque le contrôleur d’ alimentation détecte deux événements requérant un traitement par des processeurs différents. Ainsi, le circuit de réveil WKUC génère à l’ instant T3 le signal P 1BE pour réveiller le processeur P I , en alimentant électriquement le processeur PI, afin que ce dernier puisse initialiser le système informatique SYS puis traiter le premier événement détecté (état R). Le processeur PI est configuré pour délivrer le signal P1BA une fois que le système informatique SYS est initialisé à l’instant T4. Le processeur P2 ne peut être réveillé tant que le système informatique SYS n’a pas fini d’être initialisée par le processeur PI (état HBT). Le circuit de réveil WKUC attend l’émission du signal P1BA pour générer, à l’instant T4, le signal P2BE permettant d’alimenter le processeur P2 de sorte qu’il puisse commencer à traiter le deuxième événement (état R). Le signal P1BE est maintenu jusqu’à la fin du signal PIE à l’instant T5. Le signal P2BE est maintenu jusqu’à la fin du signal P2E à l’instant T6.

Claims

REVENDICATIONS
1. Système informatique comprenant :
- au moins deux processeurs (P l , P2), le système informatique (SYS) présentant un mode de sommeil profond dans lequel les processeurs ne sont pas alimentés électriquement,
- un contrôleur d’ alimentation (PCTRL) configuré pour détecter des événements de différents types requérant un traitement par lesdits au moins deux processeurs (P l , P2) lorsque le système informatique est en mode de sommeil profond,
- des registres de configuration (WCFG) configurés pour attribuer le traitement de chaque événement détecté par le contrôleur d’ alimentation (PCTRL) aux différents processeurs selon le type de l’ événement détecté,
- un circuit de réveil (WKUC) configuré pour permettre une sortie du mode de sommeil profond après une détection d’un événement par le contrôleur d’ alimentation (PCTRL), le circuit de réveil (WKUC) étant configuré pour activer, en sortie du mode de sommeil profond, une alimentation du processeur (P l , P2) pour lequel le traitement de l’ événement détecté est attribué selon lesdits registres de configuration, ce processeur (P l , P2) étant alors configuré pour traiter l’ événement détecté.
2. Système selon la revendication 1 , dans lequel les registres de configuration (WCFG) sont configurés pour définir le processeur à réveiller en premier en cas de détections simultanées d’ événements dont le traitement est attribué à différents processeurs.
3. Système selon l’une quelconque des revendications 1 ou 2, dans lequel le processeur (P l , P2) réveillé par le circuit de réveil en sortie du mode de sommeil profond est configuré pour initialiser le système informatique (SYS) .
4. Système selon la revendication 3, dans lequel le processeur (P l , P2) réveillé par le circuit de réveil en sortie du mode de sommeil profond est configuré pour autoriser une activation d’une alimentation de chaque autre processeur après avoir initialisé le système informatique.
5. Système selon l’une des revendications 1 à 4, dans lequel le système informatique est un microcontrôleur.
6. Procédé de gestion d’une sortie d’un mode de sommeil profond d’un système informatique (SYS) comportant au moins deux processeurs (P l , P2) qui ne sont pas alimentés électriquement durant ledit mode de sommeil profond, le procédé comportant :
- une détection d’ au moins un événement d’un certain type requérant un traitement par l’un au moins desdits au moins deux processeurs (P l , P2) lorsque le système informatique est en mode de sommeil profond, puis
- une attribution du traitement de chaque événement détecté aux différents processeurs selon le type de l’ événement détecté, puis
- une activation, en sortie du mode de sommeil profond, d’une alimentation d’un processeur (P l , P2) pour lequel le traitement d’ un événement détecté est attribué, puis un traitement de cet événement détecté par ce processeur (P l , P2).
7. Procédé selon la revendication 6, comprenant en outre, en cas de détections simultanées d’ événements dont le traitement est attribué à différents processeurs (P l , P2), une lecture d’une configuration indiquant le processeur à réveiller en premier parmi lesdits différents processeurs (P l , P2) en sortie du mode de sommeil profond.
8. Procédé selon l’une quelconque des revendications 6 ou 7, dans lequel le processeur (P l , P2) réveillé en sortie du mode de sommeil profond initialise le système informatique (SYS) .
9. Procédé selon la revendication 8 , dans lequel le processeur (P l , P2) réveillé en sortie du mode de sommeil profond autorise une activation d’une alimentation de chaque autre processeur après avoir initialisé le système informatique (SYS) .
PCT/FR2023/050068 2022-01-24 2023-01-18 Systeme informatique presentant un mode de sommeil profond WO2023139330A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FRFR2200576 2022-01-24
FR2200576 2022-01-24

Publications (1)

Publication Number Publication Date
WO2023139330A1 true WO2023139330A1 (fr) 2023-07-27

Family

ID=81346526

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2023/050068 WO2023139330A1 (fr) 2022-01-24 2023-01-18 Systeme informatique presentant un mode de sommeil profond

Country Status (1)

Country Link
WO (1) WO2023139330A1 (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130073884A1 (en) * 2011-09-19 2013-03-21 Qualcomm Incorporated Dynamic sleep for multicore computing devices
US20210157382A1 (en) * 2019-11-27 2021-05-27 Qualcomm Incorporated Method and system for waking up a cpu from a power-saving mode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130073884A1 (en) * 2011-09-19 2013-03-21 Qualcomm Incorporated Dynamic sleep for multicore computing devices
US20210157382A1 (en) * 2019-11-27 2021-05-27 Qualcomm Incorporated Method and system for waking up a cpu from a power-saving mode

Similar Documents

Publication Publication Date Title
JP7257443B2 (ja) マシンラーニングによる低パワーアンビエントコンピューティングシステム
US8468377B2 (en) Conserving power using predictive modelling and signaling
US20220006318A1 (en) Device charging system
JP4660591B2 (ja) アイドル同期による計算システム電力の低減
JP5430851B2 (ja) 動的なｄｌｌパワーダウン並びにメモリ・セルフリフレッシュの方法及び装置
US7529956B2 (en) Granular reduction in power consumption
US6021506A (en) Method and apparatus for stopping a bus clock while there are no activities on a bus
US7424632B2 (en) Systems and methods that facilitate state machine power and wake state management
CN106530080B (zh) 一种基于队列动态变化的可休眠交易撮合方法
KR101551321B1 (ko) 휴대용 컴퓨팅 디바이스에서 요청들을 스케쥴링하기 위한 방법 및 시스템
EP2266011B1 (fr) Procede de gestion de la consommation d'energie pour les systemes multiprocesseurs
US6694442B2 (en) Method for saving power in a computer by idling system controller and reducing frequency of host clock signal used by system controller
US20090207520A1 (en) Systems and Methods for Managing Power for Data Storage Devices
US10296067B2 (en) Enhanced dynamic clock and voltage scaling (DCVS) scheme
EP3258380A1 (fr) Coeur de processeur asynchrone et microcontrôleur de noeud de capteur communicant comportant un tel coeur de processeur
US6477655B1 (en) System and method to set PME—status bit and wake up the system, and selectively load device driver by searching who set the bit without requiring clock
US9110716B2 (en) Information handling system power management device and methods thereof
US9612652B2 (en) Controlling power consumption by power management link
KR20220122670A (ko) 장기 유휴 상태 시스템 및 방법
WO2023139330A1 (fr) Systeme informatique presentant un mode de sommeil profond
US20150261290A1 (en) Systems and Methods for Messaging-based Fine Granularity System-on-a-Chip Power Gating
US7098726B2 (en) Method and apparatus for operating a voltage regulator based on operation of a timer
US11417334B2 (en) Dynamic speech recognition method and apparatus therefor
US7120811B1 (en) Method and apparatus for detection of a power management state based on a power control signal controlling main power to the computer system and a power control signal controlling power to system memory and waking up therefrom
JP3860467B2 (ja) コンピュータ用の電力節約方法およびシステム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23706386

Country of ref document: EP

Kind code of ref document: A1