WO2023130552A1 - 器件仿真方法及设备 - Google Patents

器件仿真方法及设备 Download PDF

Info

Publication number
WO2023130552A1
WO2023130552A1 PCT/CN2022/078551 CN2022078551W WO2023130552A1 WO 2023130552 A1 WO2023130552 A1 WO 2023130552A1 CN 2022078551 W CN2022078551 W CN 2022078551W WO 2023130552 A1 WO2023130552 A1 WO 2023130552A1
Authority
WO
WIPO (PCT)
Prior art keywords
resistance
temperature
under test
device under
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2022/078551
Other languages
English (en)
French (fr)
Inventor
林仕杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to US17/825,235 priority Critical patent/US20230214569A1/en
Publication of WO2023130552A1 publication Critical patent/WO2023130552A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Definitions

  • Embodiments of the present disclosure relate to the technical field of semiconductors, and in particular, to a device simulation method and device.
  • resistors are one of the most basic components in semiconductor integrated circuits.
  • a resistor simulation model is generally established in a general analog circuit simulator (Simulation Program with Integrated Circuit Emphasis, SPICE for short) for Simulate the electrical performance of resistors in various environmental parameters, including changes in resistance value under temperature, size, and operating voltage.
  • SPICE Simulation Program with Integrated Circuit Emphasis
  • the resistor generally adopts a two-end structure, and the two ends need to be connected with a contact hole structure and a metal lead so as to effectively connect the resistor to other circuits.
  • the resistor In the current resistance testing process, due to the existence of contact hole structures and metal leads, which will form parasitic resistance, and the ambient temperature will also affect the resistance value of the resistance, it is impossible to establish an accurate simulation model, which affects the simulation accuracy of the subsequent circuit.
  • Embodiments of the present disclosure provide a device simulation method and device, which can improve the simulation accuracy of the device.
  • a device simulation method comprising:
  • a simulation model of the device under test is established, the device under test includes a first resistance and a parasitic resistance, the parasitic resistance includes a second resistance and a contact resistance, the first resistance is the bulk resistance of the device under test, the The second resistance is the terminal resistance of the device under test, and the contact resistance is the equivalent resistance of the contact plug on the device under test;
  • the general analog circuit simulator device simulation is carried out.
  • the establishment of a simulation model of the device under test includes:
  • the resistance value of the device under test determines the sheet resistance of the first resistor, the The sheet resistance of the second resistor and the resistance value of the parasitic resistor;
  • the resistance value of the contact resistance at each sampling temperature is determined according to the square resistance of the second resistor and the resistance value of the parasitic resistance at each sampling temperature.
  • the determining the functional relationship between the resistance value of the device under test and the first length at each sampling temperature includes:
  • the resistance value of the device under test is within the range of the first length
  • the corresponding first function curve in the preset Cartesian coordinate system is
  • the functional relationship between the resistance value of the device under test and the first length at each sampling temperature it is determined that at each sampling temperature , the square resistance of the first resistance, the square resistance of the second resistance and the resistance value of the parasitic resistance, including:
  • the resistance value of the device under test determines the resistance value of the parasitic resistance at each sampling temperature, wherein, The resistance value of the parasitic resistance is not related to the first length;
  • the square resistance of the second resistor at each sampling temperature is determined according to the square resistance of the first resistor at each sampling temperature.
  • the sheet resistance of the first resistor comprising:
  • W represents the width of the device under test on the layout, Ti ⁇ (T1, T2, . . . , Tn).
  • the resistance value of the parasitic resistance including:
  • Ti (T1, T2, . . . , Tn).
  • the determining the sheet resistance of the second resistor at each sampling temperature according to the sheet resistance of the first resistor at each sampling temperature includes:
  • the square resistance Rs_pure(Ti) of the first resistor at the sampling temperature Ti is determined as the square resistance Rs_end(Ti) of the second resistance at the sampling temperature Ti;
  • Ti (T1, T2, . . . , Tn).
  • the The resistance value of the contact resistance including:
  • Rext(Ti) represents the resistance value of the parasitic resistance under the sampling temperature Ti
  • Rs_end(Ti) represents the sheet resistance of the second resistance under the sampling temperature Ti
  • L_end represents the contact of the device under test
  • W represents the width of the device under test on the layout, Ti ⁇ (T1, T2, . . . , Tn).
  • the temperature coefficient of resistance corresponding to the first resistance is determined in the following manner:
  • the temperature coefficient of resistance corresponding to the first resistance is determined according to the second function curve and the ambient temperature to be measured.
  • the determining the temperature coefficient of resistance corresponding to the first resistance according to the second function curve and the ambient temperature to be measured includes:
  • the temperature coefficient of resistance TC_Rpure(t) corresponding to the first resistor is calculated in the following manner:
  • K1 is the slope of the second function curve
  • t represents the ambient temperature to be measured
  • C1 represents the intercept of the second function curve
  • the temperature coefficient of resistance corresponding to the first resistor is the same as the temperature coefficient of resistance corresponding to the second resistor.
  • the temperature coefficient of resistance corresponding to the contact resistance is determined in the following manner:
  • each sampling temperature T1, T2, ..., Tn the resistance Rlicon (T1), Rlicon (T2), ..., Rlicon (Tn) of the contact resistance, with the sampling temperature Ti and the reference sampling temperature
  • the difference of Tj is the X-axis, and the quotient of the resistance Rlicon(Ti) of the contact resistance under the sampling temperature Ti and the resistance Rlicon(Tj) of the contact resistance under the reference sampling temperature Tj is plotted as the Y-axis and Perform linear fitting to determine the third function curve between the temperature coefficient of resistance of the contact resistance and the ambient temperature, wherein Tj ⁇ (T1, T2, ..., Tn);
  • the temperature coefficient of resistance corresponding to the contact resistance is determined according to the third function curve and the temperature of the environment to be measured.
  • the determination of the temperature coefficient of resistance corresponding to the contact resistance according to the third function curve and the ambient temperature to be measured includes:
  • K2 is the slope of the third function curve
  • t represents the ambient temperature to be measured
  • C2 is the intercept of the third function curve
  • a device simulation device comprising:
  • the processing module is used to establish a simulation model of the device under test, the device under test includes a first resistance and a parasitic resistance, the parasitic resistance includes a second resistance and a contact resistance, and the first resistance is the Bulk resistance, the second resistance is the terminal resistance of the device under test, and the contact resistance is the equivalent resistance of the contact plug on the device under test;
  • a calculation module configured to determine the temperature coefficient of resistance corresponding to the first resistance, the second resistance, and the contact resistance, and calculate the resistance temperature corresponding to the first resistance, the second resistance, and the contact resistance coefficients are added to the simulation model;
  • the simulation module is used for performing general analog circuit simulator device simulation according to the simulation model.
  • the processing module is specifically used for:
  • the resistance value of the device under test determines the sheet resistance of the first resistor, the The sheet resistance of the second resistor and the resistance value of the parasitic resistor;
  • the resistance value of the contact resistance at each sampling temperature is determined according to the square resistance of the second resistor and the resistance value of the parasitic resistance at each sampling temperature.
  • the processing module is specifically used for:
  • the resistance value of the device under test is within the range of the first length
  • the corresponding first function curve in the preset Cartesian coordinate system is
  • the processing module is specifically used for:
  • the resistance value of the device under test determines the resistance value of the parasitic resistance at each sampling temperature, wherein, The resistance value of the parasitic resistance is not related to the first length;
  • the square resistance of the second resistor at each sampling temperature is determined according to the square resistance of the first resistor at each sampling temperature.
  • the processing module is specifically used for:
  • W represents the width of the device under test on the layout, Ti ⁇ (T1, T2, . . . , Tn).
  • the processing module is specifically used for:
  • Ti (T1, T2, . . . , Tn).
  • the processing module is specifically used for:
  • the square resistance Rs_pure(Ti) of the first resistor at the sampling temperature Ti is determined as the square resistance Rs_end(Ti) of the second resistance at the sampling temperature Ti;
  • Ti (T1, T2, . . . , Tn).
  • the processing module is specifically used for:
  • Rext(Ti) represents the resistance value of the parasitic resistance under the sampling temperature Ti
  • Rs_end(Ti) represents the sheet resistance of the second resistance under the sampling temperature Ti
  • L_end represents the contact of the device under test
  • W represents the width of the device under test on the layout, Ti ⁇ (T1, T2, . . . , Tn).
  • the calculation module is specifically used for:
  • the temperature coefficient of resistance corresponding to the first resistance is determined according to the second function curve and the ambient temperature to be measured.
  • the calculation module is specifically used for:
  • the temperature coefficient of resistance TC_Rpure(t) corresponding to the first resistor is calculated in the following manner:
  • K1 is the slope of the second function curve
  • t represents the ambient temperature to be measured
  • C1 represents the intercept of the second function curve
  • the temperature coefficient of resistance corresponding to the first resistor is the same as the temperature coefficient of resistance corresponding to the second resistor.
  • the calculation module is specifically used for:
  • each sampling temperature T1, T2, ..., Tn the resistance Rlicon (T1), Rlicon (T2), ..., Rlicon (Tn) of the contact resistance, with the sampling temperature Ti and the reference sampling temperature
  • the difference of Tj is the X-axis, and the quotient of the resistance Rlicon(Ti) of the contact resistance under the sampling temperature Ti and the resistance Rlicon(Tj) of the contact resistance under the reference sampling temperature Tj is plotted as the Y-axis and Perform linear fitting to determine the third function curve between the temperature coefficient of resistance of the contact resistance and the ambient temperature, wherein Tj ⁇ (T1, T2, ..., Tn);
  • the temperature coefficient of resistance corresponding to the contact resistance is determined according to the third function curve and the temperature of the environment to be measured.
  • the calculation module is specifically used for:
  • K2 is the slope of the third function curve
  • t represents the ambient temperature to be measured
  • C2 is the intercept of the third function curve
  • an electronic device comprising: at least one processor and a memory;
  • the memory stores computer-executable instructions
  • the at least one processor executes the computer-executed instructions stored in the memory, so that the at least one processor executes the device simulation method provided in the foregoing embodiments.
  • a computer-readable storage medium stores computer-executable instructions, and when the processor executes the computer-executable instructions, the device simulation provided by the above-mentioned embodiments is realized method.
  • the device simulation method and equipment provided by the embodiments of the present disclosure divide the resistance of the device under test into body resistance and parasitic resistance, and split the parasitic resistance into terminal resistance and contact resistance, and analyze and calculate the above body resistance according to the test results. resistance, terminal resistance and contact resistance, and calculate the temperature coefficient of resistance corresponding to the above body resistance, terminal resistance and contact resistance at the same time, add the calculation results to the simulation model, so that the simulation model of the device under test can be accurately established, Effectively improve the simulation accuracy of the device under test.
  • FIG. 1 is a first schematic diagram of a longitudinal section of a device under test provided in an embodiment of the present disclosure
  • FIG. 2 is a first layout schematic diagram of a device under test provided in an embodiment of the present disclosure
  • FIG. 3 is a schematic flowchart of a device simulation method provided in an embodiment of the present disclosure
  • FIG. 4 is a second schematic diagram of a longitudinal section of a device under test provided in an embodiment of the present disclosure
  • FIG. 5 is a schematic diagram of an equivalent resistance of a device under test provided in an embodiment of the present disclosure
  • FIG. 6 is a second layout schematic diagram of a device under test provided in an embodiment of the present disclosure.
  • FIG. 7 is a schematic subflow diagram of a device simulation method provided in an embodiment of the present disclosure.
  • FIG. 8 is a schematic diagram of a function curve between the resistance value of the device under test and the first length in an embodiment of the present disclosure
  • FIG. 9 is a schematic diagram of the function curve between the resistance value of the device under test and the first length at different sampling temperatures in an embodiment of the present disclosure
  • FIG. 10 is a first schematic diagram of the length of a contact end of a device under test on a layout provided in an embodiment of the present disclosure
  • FIG. 11 is a second schematic diagram of the length of the contact end of a device under test on the layout provided in an embodiment of the present disclosure
  • FIG. 12 is a schematic diagram of the function curve between the temperature coefficient of resistance of the first resistor and the ambient temperature in an embodiment of the present disclosure
  • 13 is a schematic diagram of the function curve between the temperature coefficient of resistance of the contact resistance and the ambient temperature in an embodiment of the present disclosure
  • FIG. 14 is a schematic diagram of a program module of a device simulation device provided in an embodiment of the present disclosure.
  • FIG. 15 is a schematic diagram of a hardware structure of an electronic device provided by an embodiment of the present disclosure.
  • module refers to any known or later developed hardware, software, firmware, artificial intelligence, fuzzy logic or combination of hardware and/or software codes capable of performing the functions associated with the element.
  • circuit optimization design has become an important stage in the integrated circuit design process.
  • the purpose of circuit optimization is to improve the electrical performance of the circuit, and the final actual electrical performance of the circuit not only depends on the device parameter values of the circuit, but also depends on the parasitic effect of the device itself, the parasitic effect between devices, the parasitic effect of the connection itself, the connection
  • the parasitic effect between the lines, and the parasitic effect between the wiring and the device, and the parasitic effect between the adjacent wiring is particularly critical. From the perspective of circuit optimization theory, in order to obtain accurate circuit optimization results, it is necessary to accurately consider the parasitic effects between the various device connections on the designed circuit, including the parasitic resistance between the interconnection lines.
  • resistors have many types, such as N+ silicide polysilicon resistor (N+POLY silicide resistor), P+ silicide polysilicon resistor (P+POLY silicide resistor), N+ silicide diffusion resistor (N +diffusion silicide resistor), P+ silicide diffusion resistance (P+diffusion silicide resistor) and other silicide resistors, and N+ non-silicide polysilicon resistor (N+POLY unsilicide resistor), P+ non-silicide polysilicon resistor (P+POLY unsilicide resistor), N+ non-silicide polysilicon resistor Non-silicide resistors such as N+diffusion unsilicide resistor, P+diffusion unsilicide resistor, etc., where N+/P+ indicates the doping ion type of the resistor.
  • the doped ion is N-type, such as phosphorus atoms and arsenic atoms; if it is P+ type, the doped ion type is P-type, such as boron atoms and gallium atoms.
  • the data of these resistors is generally extracted separately based on the test data of the semiconductor integrated circuit, and a corresponding simulation model of the resistance is established, and there is no connection between these simulation models, and the corresponding input
  • the name of the simulation model can be used for subsequent simulation of the performance of the resistor in various environmental parameters.
  • the above software program can adopt SPICE (Simulation Program with Integrated Circuit Emphasis, general analog circuit emulator), SPICE is a language and emulator software for circuit description and simulation, which can be used to detect the connection and function of the circuit integrity, and for predicting circuit behavior.
  • SPICE Simulation Program with Integrated Circuit Emphasis, general analog circuit emulator
  • the macro model is usually used to fit the resistor, and the macro model can be used to freely add custom parameters to fit various characteristics of the resistor.
  • the resistor generally has a two-terminal structure, and the two ends are connected to metal leads through a contact hole structure so as to effectively connect the resistor to other circuits.
  • FIG. 1 is a schematic diagram 1 of a longitudinal section of a device under test provided in the embodiments of the present disclosure.
  • the above-mentioned resistance device structure includes: P-type substrate 100 (P-substrate, Psub for short), P well structure 200 (PWell for short), shallow trench isolation structure 300 (shallow trench isolation, STI for short), N+ implantation region, several contact plugs 400 and metal leads 500 located at both ends.
  • the contact plugs 400 are located above the N+ implantation regions, and respectively form ohmic contacts with the N+ implantation regions.
  • the extracted simulation model generally mainly includes bulk resistance (or called pure resistance).
  • R_total represents the resistance value of the device under test
  • L represents the length of the device under test on the layout
  • W represents the width of the device under test on the layout.
  • FIG. 2 is a first layout schematic diagram of a device under test provided in an embodiment of the present disclosure.
  • L represents the length of the device under test on the layout
  • W represents the width of the device under test on the layout
  • L and W have the same unit, generally um
  • 400 is the contact plug located at both ends.
  • the accuracy of circuit simulation depends not only on the device model, but also directly depends on whether the accuracy of the given model parameter values can correctly reflect the electrical characteristics of the components, because the contact plugs and metal leads in the resistance structure will form The parasitic resistance cannot be deducted during the measurement process; in addition, the ambient temperature will also affect the resistance value. Therefore, if the influence of parasitic resistance and ambient temperature on the resistance value of the resistor cannot be accurately included in the established simulation model, the simulation accuracy will be reduced.
  • an embodiment of the present disclosure provides a device simulation method, which divides the resistance of the device under test into body resistance and parasitic resistance, and splits the parasitic resistance into terminal resistance and contact resistance, and analyzes the , Calculate the resistance values of the above-mentioned body resistance, terminal resistance and contact resistance, and the resistance temperature coefficient corresponding to the above-mentioned body resistance, terminal resistance and contact resistance, so as to establish a simulation model of the device under test, which can effectively improve the device under test simulation accuracy.
  • a device simulation method which divides the resistance of the device under test into body resistance and parasitic resistance, and splits the parasitic resistance into terminal resistance and contact resistance, and analyzes the , Calculate the resistance values of the above-mentioned body resistance, terminal resistance and contact resistance, and the resistance temperature coefficient corresponding to the above-mentioned body resistance, terminal resistance and contact resistance, so as to establish a simulation model of the device under test, which can effectively improve the device under test simulation accuracy.
  • the device simulation method provided by the embodiments of the present disclosure can be applied to various types of simulation devices, such as computers, industrial test machines, mobile terminals, etc., and is not limited by the embodiments of the present disclosure.
  • FIG. 3 is a schematic flowchart of a device simulation method provided in an embodiment of the present disclosure.
  • the method includes:
  • the device under test includes a first resistance and a parasitic resistance, and the parasitic resistance includes a second resistance and a contact resistance; wherein, the first resistance is the bulk resistance of the device under test, and the second resistance is The terminal resistance of the device under test, the contact resistance is the equivalent resistance of the contact plug on the device under test.
  • the aforementioned device under test may be a resistor.
  • the above resistors can be N+ silicided polysilicon resistors, P+ silicided polysilicon resistors, N+ silicided diffusion resistors, P+ silicided diffused resistors, etc. Resistors, P+ non-silicide diffusion resistors and other non-silicide resistors.
  • resistors may also be thermistors, photoresistors, piezoresistors, etc., which are not limited in the embodiments of the present disclosure.
  • FIG. 4 is a schematic diagram 2 of a longitudinal section of a device under test provided in the embodiments of the present disclosure.
  • the above-mentioned device under test includes: P-type substrate 100 (P-substrate, Psub for short), P well structure 200 (PWell for short), shallow trench isolation structure 300 (shallow trench isolation, STI for short), N+ implantation region, several contact plugs 400 and metal leads 500 located at both ends.
  • the contact plugs 400 are located above the N+ implantation regions, and respectively form ohmic contacts with the N+ implantation regions.
  • the two ends of the above-mentioned resistance are connected by the contact plug and the metal lead to form the contact end part, which will generate fixed terminal resistance and contact resistance respectively.
  • the simulation model and model parameters can be obtained based on the working principle of the resistor and starting from the physical equation of the resistor.
  • the resistance of the above-mentioned device to be tested can be divided into the first resistance Rpure (or called bulk resistance) and the parasitic resistance, and at the same time, the parasitic resistance is split into the second resistance Rend and the contact resistance Rlicon.
  • the bulk resistance can be understood as the ratio of the DC voltage between the two contact ends of the resistance to the passing current, and its unit is ohm.
  • the second resistance Rend is the terminal resistance of the device under test
  • the contact resistance Rlicon is the equivalent resistance of the contact plug 400 on the device under test.
  • the resistors generally have a passive symmetrical structure, the resistance values of the two second resistors Rend are the same, and the resistance values of the two contact resistors Rlicon are also the same.
  • FIG. 5 is a schematic diagram of an equivalent resistance of a device under test provided in an embodiment of the present disclosure.
  • the parasitic resistance Rext can be split into the contact resistance Rlicon and the second resistance Rend, namely:
  • FIG. 6 is a second layout schematic diagram of a device under test provided in an embodiment of the present disclosure. When there are two contact plugs at one contact end of the device under test, it is equivalent to two contact resistances connected in parallel, the contact resistance becomes smaller, and the equivalent resistance is equal to Rlicon’/N.
  • the resistance values of the above-mentioned contact resistance Rlicon and the second resistance Rend are respectively calculated by using a preset calculation method, and added to the above-mentioned simulation model of the device under test.
  • the resistance value of a metal has a linear relationship with its temperature in the range near normal temperature, so the temperature coefficient of resistance can be used to characterize the relationship between the resistance value of a metal and its temperature.
  • the SPICE device simulation is performed based on the simulation model to obtain the simulation result of the device under test.
  • the calculated resistance values of the above-mentioned first resistance Rpure, contact resistance Rlicon, and second resistance Rend, and the resistance temperature coefficients corresponding to the above-mentioned first resistance Rpure, contact resistance Rlicon, and second resistance Rend can be added to SPICE Simulation is carried out in the sub circuit model in the model.
  • the simulation model obtains the resistance values of DUTs of corresponding sizes by calculating Rpure, Rend and Rlicon. Thereby reducing the error of the simulation results.
  • a macro model is usually used to fit the resistance.
  • nonlinear direct current analysis nonlinear transient analysis
  • linear alternating current analysis etc.
  • the simulation content is not limited in the embodiments of the present disclosure.
  • the device simulation method provided by the embodiment of the present disclosure divides the resistance of the device under test into body resistance and parasitic resistance, and splits the parasitic resistance into terminal resistance and contact resistance, and obtains the above-mentioned body resistance,
  • the resistance values of the terminal resistance and the contact resistance, as well as the temperature coefficient of resistance corresponding to the above-mentioned body resistance, terminal resistance and contact resistance can accurately establish a simulation model of the device under test, thereby effectively improving the simulation accuracy of the device under test.
  • FIG. 7 is a schematic subflow diagram of a device simulation method provided in an embodiment of the present disclosure.
  • the simulation model of the device under test including:
  • a plurality of temperature values may be randomly selected within a commonly used test temperature range as the sampling temperature.
  • 25°C, 50°C, and 98°C may be respectively selected as sampling temperatures T 1 , T 2 , and T 3 .
  • S702. Determine the functional relationship between the resistance value of the device under test and the first length at each sampling temperature, where the first length is the length of the device under test on the layout.
  • the resistance value Rtotal of the device under test is the sum of the resistance value of the first resistance Rpure and the resistance value of the parasitic resistance Rext, namely:
  • the resistance value of the first resistor Rpure can be determined in the following manner:
  • Rs_pure represents the square resistance of the first resistor Rpure
  • W is the width of the device under test on the layout
  • L is the length of the device under test on the layout.
  • the square resistance can also be called film resistance, which is the resistance presented by a square semiconductor thin layer in the direction of current flow, and the unit is ohm/square, or ohm/sq for short.
  • the relationship between the resistance value Rtotal of the device under test and the first length L can be expressed by a functional expression, namely:
  • the resistance value Rtotal of the device under test is related to the width W and length L of the device under test on the layout, and the resistance value of the parasitic resistance Rext is not related to the width W and length L of the device under test on the layout .
  • the functional relationship between the resistance value Rtotal(T i ) of the device under test and the first length L is:
  • T i (T 1 , T 2 , . . . , T n ), Rs_pure(T i ) represents the square resistance of the first resistor Rpure at the sampling temperature T i .
  • the resistance value of the device under test corresponding to the same width W and different first length L can be measured respectively, and then according to multiple measurement results, the resistance value at each sampling temperature can be calculated.
  • the resistance values of the square resistance and the parasitic resistance of the first resistor At a sampling temperature, the resistance values of the square resistance and the parasitic resistance of the first resistor.
  • the test environment temperature can be adjusted to the sampling temperature T 1 first, and then the resistance value of the device under test is detected when the device under test corresponds to the same width W and different first length L, And according to multiple measurement results, calculate the square resistance Rs_pure(T 1 ) of the first resistor and the resistance value Rext(T 1 ) of the parasitic resistance at the sampling temperature T 1; after that, adjust the test environment temperature to the sampling temperature T 2 , and then detect the resistance value of the device under test corresponding to the same width W and different first length L, and calculate the square resistance of the first resistor at the sampling temperature T2 according to multiple measurement results Rs_pure(T 2 ) and the resistance value Rext(T 2 ) of the parasitic resistance; ...; and so on, the square resistance and the parasitic resistance of the first resistance can be determined at each sampling temperature.
  • the square semiconductor thin layer presented in the current direction is the same structure, therefore, the square shape of the first resistor Rpure at the sampling temperature Ti can be
  • the resistance Rs_pure(T i ) is determined as the square resistance Rs_end(T i ) of the second resistance Rend at the sampling temperature T i .
  • the square resistance of the second resistor at each sampling temperature and the layout of the contact terminal of the device under test can be The length on the board and the width of the device under test on the layout are calculated to calculate the resistance value of the second resistor at each sampling temperature.
  • the parasitic resistance Rext is split into the second resistance Rend and the contact resistance Rlicon, after determining the resistance values of the parasitic resistance Rext and the second resistance Rend at each sampling temperature, the parasitic resistance can be calculated according to The resistance value of the resistor Rext and the second resistor Rend at each sampling temperature is used to calculate the resistance value of the contact resistance Rlicon at each sampling temperature.
  • Rs_pure(T i ) represents the square resistance of the first resistor Rpure at the sampling temperature T i
  • W is the width of the device under test on the layout
  • Rext represents the parasitic resistance
  • the resistance value Rtotal of the device under test is related to the width W and length L of the device under test on the layout
  • the resistance value of the parasitic resistance Rext is related to the width W and length L of the device under test on the layout.
  • the length L is not relevant.
  • the resistance value Rtotal(L x ) of the device under test corresponding to the same width W and different length L x can be measured respectively, and the length L x is taken as X Axis, the resistance value Rtotal (L x ) is plotted for the Y axis and linear fitting is performed to determine the function curve corresponding to the resistance value Rtotal of the device to be tested and the first length L in the Cartesian coordinate system at the sampling temperature T i .
  • the functional relationship between the resistance value Rtotal of the device under test and the first length L at the sampling temperature T i can be determined through the function curve.
  • FIG. 8 is a schematic diagram of the function curve between the resistance value of the device under test and the first length in the embodiment of the present disclosure.
  • the width of the fixed device under test on the layout is W 0 constant
  • the length L of the device under test on the layout is set as L1, L2, L3, L4, wherein L1, L2, L3
  • L1, L2, L3 The values of , L4 are different, and they increase sequentially.
  • the test environment temperature T as the sampling temperature T 1 , and measure the resistance values of the device under test when the width is W 0 and the length L is L1, L2, L3, and L4.
  • the measured resistance value of the device under test is Rtotal(L1) when the width W 0 and the length L1 are used, and the measured resistance value is Rtotal(L2) when the width W 0 and the length L2 are used.
  • the measured resistance value is Rtotal(L3) when the width W 0 and the length L3 are used, and the measured resistance value is Rtotal(L4) when the width W 0 and the length L4 are used; then the first length L is taken as the X axis, and the resistance value Rtotal is
  • the Y-axis establishes a rectangular coordinate system, and draws points in the rectangular coordinate system according to the resistance values measured when the device under test adopts different lengths, and performs linear fitting to determine the resistance value Rtotal of the device under test and the first length L at The function curve in the above Cartesian coordinate system.
  • the above linear fitting method can establish a data relationship (mathematical model) based on the given discrete data points, and find a series of tiny straight line segments to connect these interpolation points into a curve. As long as the interval between the interpolation points is selected properly, it can be Form a smooth function curve, which can be expressed by function or parametric equation.
  • the least squares method can be used for curve fitting, or the matlab software can be used for curve fitting, and the embodiment of the present disclosure does not limit the specific curve fitting method.
  • the function curve corresponding to the resistance value of the device under test and the first length in the preset Cartesian coordinate system can be obtained at any sampling temperature.
  • FIG. 9 is a schematic diagram of the function curve between the resistance value of the device under test and the first length at different sampling temperatures in the embodiment of the present disclosure.
  • the first length at each sampling temperature can be determined.
  • the square resistance of the first resistor, the square resistance of the second resistor and the resistance value of the parasitic resistance can be determined.
  • the square resistance Rs_pure(T i ) of the first resistor Rpure can be determined according to the functional relationship between the resistance value Rtotal(T i ) of the device under test and the first length L at the sampling temperature T i , and the resistance value Rext(T i ) of the parasitic resistance, and then determine the square resistance Rs_end(T i ) of the second resistance according to the square resistance Rs_pure(T i ) of the first resistance Rpure.
  • T i (T 1 , T 2 , . . . , T n ).
  • the slope K(T i ) and the intercept B(T i ) of the functional relationship between the resistance value Rtotal(T i ) of the device under test and the first length L can be determined first, Since the functional relationship between the resistance value Rtotal(T i ) of the device under test and the first length L is:
  • W is the width of the device under test on the layout.
  • the first resistance Rpure can be
  • the square resistance Rs_pure(T i ) of Rpure at the sampling temperature T i is determined as the square resistance Rs_end(T i ) of the second resistor Rend at the sampling temperature T i , namely:
  • L_end represents the length of the contact end of the device under test on the layout
  • W represents the width of the device under test on the layout
  • both the length L_end of the contact end of the device under test on the layout and the second resistance can be used as simulation parameters, so the length L_end of the contact end of the device under test on the layout can be customized. No limitation is imposed in the disclosed embodiments.
  • the length L_end of the contact end of the device under test on the layout may also be the length between one side of the contact end of the device under test and one of the sides of the device under test on the layout. length.
  • FIG. 10 is a first schematic diagram of the length of a contact end of a device under test on a layout provided in an embodiment of the present disclosure.
  • the length between one side inside the contact end of the device under test and one side outside the layout of the device under test can be used as the length L_end of the contact end of the device under test on the layout.
  • the length L_end of the contact end of the device under test on the layout may be the length between two sides of the contact end of the device under test.
  • FIG. 11 shows the length of the contact end of a device under test provided in the embodiments of the present disclosure on the layout. Schematic diagram two. In FIG. 11 , the length between the inner side of the contact end of the device under test and the outer side of the contact end of the device under test can be used as the length L_end of the contact end of the device under test on the layout.
  • the resistance of the second resistor Rend and the resistance value of the parasitic resistor Rext at each sampling temperature can be determined. Calculate the resistance value of the contact resistance Rlicon at each sampling temperature from the resistance value of the resistance Rext.
  • the device simulation method divides the equivalent resistance of the device under test into body resistance and parasitic resistance, and splits the parasitic resistance into terminal resistance and contact resistance; when establishing a simulation model of the device under test , according to the function curve between the resistance value of the device under test and the length of the device under test on the layout, using the preset algorithm, the resistance values of the terminal resistance and contact resistance can be calculated respectively.
  • the terminal resistance Adding the resistance value of the contact resistance and contact resistance to the SPICE model can reduce the error of the simulation result and improve the simulation accuracy of the device under test.
  • the quotient of the sheet resistance Rs_pure(T j ) of the first resistor is plotted on the Y axis and linear fitting is performed to determine the function curve of the temperature coefficient of resistance TC_Rpure(T i ) of the first resistor pure and the sampling temperature T i .
  • T i , T j (T 1 , T 2 , . . . , T n ).
  • FIG. 12 is a schematic diagram of the function curve between the temperature coefficient of resistance of the first resistor and the ambient temperature in the embodiment of the present disclosure.
  • T 1 25°C
  • T 2 50°C
  • T 3 80°C
  • T 4 98°C
  • Rs_pure(T 1 ) 211.6
  • Rs_pure(T 2 ) 219.0
  • Rs_pure(T 3 ) 228.9
  • Rs_pure (T 4 ) 232.8
  • T i - T 1 Take T i - T 1 as the X-axis, and Rs_pure(T i )/Rs_pure(T 1 ) as the Y-axis to plot and perform linear fitting to determine the resistance temperature coefficient TC_Rpure(T i ) of the first resistor pure and the sample
  • the function curve of temperature T i is:
  • the function of the temperature coefficient of resistance TC_Rpure(T i ) of the first resistor pure and the sampling temperature T i can be determined The curve is:
  • the temperature coefficient of resistance of the first resistor pure at any ambient temperature can be calculated from the function curve.
  • the first resistance Rpure can be
  • the temperature coefficient of resistance of Rpure at ambient temperature t is determined as the temperature coefficient of resistance of the second resistor Rend at ambient temperature t, namely:
  • TC_Rend(t) TC_Rpure(t)
  • the resistances Rlicon(T 1 ), Rlicon(T 2 ), ..., Rlicon of the contact resistance After (T n ), the difference between the sampling temperature T i and the reference sampling temperature T j can be used as the X-axis, and the resistance Rlicon(T i ) of the contact resistance at the sampling temperature T i and the resistance of the contact resistance at the reference sampling temperature T j
  • the quotient of Rlicon(T j ) is plotted on the Y axis and linear fitting is performed to determine the function curve of the temperature coefficient of resistance TC_Rlicon(T i ) of the contact resistance Rlicon and the sampling temperature T i .
  • T i , T j (T 1 , T 2 , . . . , T n ).
  • FIG. 13 is a schematic diagram of the function curve between the temperature coefficient of resistance of the contact resistance and the ambient temperature in the embodiment of the present disclosure.
  • T 1 25°C
  • T 2 50°C
  • T 3 80°C
  • T 4 98°C
  • Rlicon(T 1 ) 182.6
  • Rlicon(T 2 ) 180.9
  • Rlicon(T 3 ) 178.9
  • Rlicon (T 4 ) 178.1
  • T i -T 1 Take T i -T 1 as the X-axis, and use Rlicon(T i )/Rlicon(T 1 ) as the Y-axis to draw a graph and perform linear fitting to determine the temperature coefficient of resistance TC_Rlicon(T i ) of the contact resistance Rlicon and the sampling temperature
  • the function curve of T i is:
  • the function curve of the temperature coefficient of resistance TC_Rlicon(T i ) of the contact resistance Rlicon and the sampling temperature Ti can be determined as follows: :
  • the temperature coefficient of resistance of the contact resistance Rlicon at any ambient temperature can be calculated from this function curve.
  • the device simulation device provided by the embodiments of the present disclosure divides the resistance of the device under test into body resistance and parasitic resistance when establishing a simulation model of the device under test, and splits the parasitic resistance into terminal resistance and contact resistance. According to the test The results are analyzed and calculated to obtain the resistance values of the above-mentioned bulk resistance, terminal resistance and contact resistance, and respectively calculate the resistance temperature coefficients corresponding to the above-mentioned bulk resistance, terminal resistance and contact resistance, so that the simulation model of the device under test can be accurately established. Therefore, the simulation accuracy of the device under test is effectively improved.
  • FIG. 14 is a schematic diagram of program modules of a device simulation device provided in an embodiment of the present disclosure.
  • the device simulation device includes:
  • the processing module 1401 is used to establish a simulation model of the device under test, the device under test includes a first resistance and a parasitic resistance, and the parasitic resistance includes a second resistance and a contact resistance; wherein, the first resistance is the bulk resistance of the device under test, The second resistance is the terminal resistance of the device under test, and the contact resistance is the equivalent resistance of the contact plug on the device under test.
  • the calculation module 1402 is configured to determine the temperature coefficient of resistance corresponding to the first resistance, the second resistance and the contact resistance, and add the temperature coefficient of resistance corresponding to the first resistance, the second resistance and the contact resistance to the simulation model.
  • the simulation module 1403 is configured to perform SPICE device simulation according to the above simulation model.
  • the device simulation device divides the resistance of the device under test into body resistance and parasitic resistance when establishing a simulation model of the device under test, and splits the parasitic resistance into terminal resistance and contact resistance. According to the test results Analyze and calculate the resistance values of the above-mentioned bulk resistance, terminal resistance and contact resistance, and calculate the resistance temperature coefficients corresponding to the above-mentioned bulk resistance, terminal resistance and contact resistance respectively, so that the simulation model of the device under test can be accurately established, so that Effectively improve the simulation accuracy of the device under test.
  • processing module 1401 is specifically configured to:
  • the resistance value of the device under test determines the sheet resistance of the first resistor, the The sheet resistance of the second resistor and the resistance value of the parasitic resistor;
  • the resistance value of the contact resistance at each sampling temperature is determined according to the square resistance of the second resistor and the resistance value of the parasitic resistance at each sampling temperature.
  • processing module 1401 is specifically configured to:
  • the resistance value of the device under test is within the range of the first length
  • the corresponding first function curve in the preset Cartesian coordinate system is
  • processing module 1401 is specifically configured to:
  • the resistance value of the device under test determines the resistance value of the parasitic resistance at each sampling temperature, wherein, The resistance value of the parasitic resistance is not related to the first length;
  • the square resistance of the second resistor at each sampling temperature is determined according to the square resistance of the first resistor at each sampling temperature.
  • processing module 1401 is specifically configured to:
  • W represents the width of the device under test on the layout, T i ⁇ (T 1 , T 2 , . . . , T n ).
  • processing module 1401 is specifically configured to:
  • T i (T 1 , T 2 , . . . , T n ).
  • processing module 1401 is specifically configured to:
  • the square resistance Rs_pure(T i ) of the first resistor at the sampling temperature T i is determined as the square resistance Rs_end(T i ) of the second resistance at the sampling temperature T i ;
  • T i (T 1 , T 2 , . . . , T n ).
  • processing module 1401 is specifically configured to:
  • Rext(T i ) represents the resistance value of the parasitic resistance at T i at the sampling temperature
  • Rs_end(T i ) represents the square resistance of the second resistor at T i at the sampling temperature
  • L_end represents the to-be
  • W represents the width of the device under test on the layout
  • calculation module 1402 is specifically used for:
  • the temperature coefficient of resistance corresponding to the first resistance is determined according to the second function curve and the ambient temperature to be measured.
  • the calculation module 1402 is specifically configured to: calculate the temperature coefficient of resistance TC_Rpure(t) corresponding to the first resistor in the following manner:
  • K1 is the slope of the second function curve
  • t represents the ambient temperature to be measured
  • C1 represents the intercept of the second function curve
  • the calculation module 1402 is specifically configured to determine the temperature coefficient of resistance corresponding to the contact resistance in the following manner:
  • the temperature coefficient of resistance corresponding to the contact resistance is determined according to the third function curve and the temperature of the environment to be measured.
  • the calculation module 1402 is specifically configured to calculate the temperature coefficient of resistance TC_Rlicon(t) corresponding to the contact resistance in the following manner:
  • K2 is the slope of the third function curve
  • t represents the ambient temperature to be measured
  • C2 is the intercept of the third function curve
  • the specific execution content of the processing module 1401, the calculation module 1402, and the simulation module 1403 described in the above embodiment can refer to each step in the device simulation method described in the above embodiment, and details are not repeated here.
  • an embodiment of the present disclosure also provides an electronic device, the electronic device includes at least one processor and a memory; wherein, the memory stores computer-executable instructions; the above-mentioned at least one processor Execute the computer-executed instructions stored in the memory to implement each step in the device simulation method described in the above-mentioned embodiments.
  • the electronic device includes at least one processor and a memory; wherein, the memory stores computer-executable instructions; the above-mentioned at least one processor Execute the computer-executed instructions stored in the memory to implement each step in the device simulation method described in the above-mentioned embodiments.
  • FIG. 15 is a schematic diagram of a hardware structure of an electronic device provided by an embodiment of the present disclosure.
  • the electronic device 15 of this embodiment includes: a processor 1501 and a memory 1502; wherein:
  • memory 1502 used for storing computer-executable instructions
  • the processor 1501 is configured to execute the computer-executed instructions stored in the memory, and can implement each step in the device simulation method described in the above-mentioned embodiments. For details, reference can be made to the description in the above-mentioned embodiments, and details will not be repeated here.
  • the memory 1502 can be independent or integrated with the processor 1501 .
  • the device When the memory 1502 is set independently, the device further includes a bus 1503 for connecting the memory 1502 and the processor 1501 .
  • the embodiments of the present disclosure also provide a computer-readable storage medium, the computer-readable storage medium stores computer-executable instructions, and when the processor executes the computer-executable Instructions, each step in the device simulation method described in the above embodiment can be implemented, and details can be referred to the description in the above embodiment, which will not be repeated here.
  • the embodiments of the present disclosure also provide a computer program product, including a computer program.
  • the computer program When the computer program is executed by a processor, the device as described in the above-mentioned embodiments can be implemented.
  • the simulation method For each step in the simulation method, reference may be made to the description in the foregoing embodiments for details, and details are not repeated here.
  • the disclosed devices and methods may be implemented in other ways.
  • the device embodiments described above are only illustrative.
  • the division of the modules is only a logical function division. In actual implementation, there may be other division methods, for example, multiple modules can be combined or integrated. to another system, or some features may be ignored, or not implemented.
  • the mutual coupling or direct coupling or communication connection shown or discussed may be through some interfaces, and the indirect coupling or communication connection of devices or modules may be in electrical, mechanical or other forms.
  • modules described as separate components may or may not be physically separated, and the components shown as modules may or may not be physical units, that is, they may be located in one place, or may be distributed to multiple network units. Part or all of the modules can be selected according to actual needs to achieve the purpose of the solution of this embodiment.
  • each functional module in each embodiment of the present disclosure may be integrated into one processing unit, or each module may exist separately physically, or two or more modules may be integrated into one unit.
  • the integrated units of the above modules can be implemented in the form of hardware, or in the form of hardware plus software functional units.
  • the above-mentioned integrated modules implemented in the form of software function modules can be stored in a computer-readable storage medium.
  • the above-mentioned software functional modules are stored in a storage medium, and include several instructions to enable a computer device (which may be a personal computer, server, or network device, etc.) or a processor (English: processor) to execute the software described in each embodiment of the present disclosure. some steps of the method.
  • processor can be a central processing unit (English: Central Processing Unit, referred to as: CPU), and can also be other general-purpose processors, digital signal processors (English: Digital Signal Processor, referred to as: DSP), application-specific integrated circuits (English: Application Specific Integrated Circuit, referred to as: ASIC), etc.
  • a general-purpose processor may be a microprocessor, or the processor may be any conventional processor, or the like. The steps of the method disclosed in conjunction with the disclosure can be directly implemented by a hardware processor, or implemented by a combination of hardware and software modules in the processor.
  • the storage may include a high-speed RAM memory, and may also include a non-volatile storage NVM, such as at least one disk storage, and may also be a U disk, a mobile hard disk, a read-only memory, a magnetic disk, or an optical disk.
  • NVM non-volatile storage
  • the bus can be an Industry Standard Architecture (Industry Standard Architecture, ISA) bus, a Peripheral Component Interconnect (PCI) bus, or an Extended Industry Standard Architecture (Extended Industry Standard Architecture, EISA) bus, etc.
  • ISA Industry Standard Architecture
  • PCI Peripheral Component Interconnect
  • EISA Extended Industry Standard Architecture
  • the bus can be divided into address bus, data bus, control bus and so on.
  • the buses in the drawings of the present disclosure are not limited to only one bus or one type of bus.
  • the above-mentioned storage medium can be realized by any type of volatile or non-volatile storage device or their combination, such as static random access memory (SRAM), electrically erasable programmable read-only memory (EEPROM), erasable In addition to programmable read-only memory (EPROM), programmable read-only memory (PROM), read-only memory (ROM), magnetic memory, flash memory, magnetic disk or optical disk.
  • SRAM static random access memory
  • EEPROM electrically erasable programmable read-only memory
  • EPROM programmable read-only memory
  • ROM read-only memory
  • magnetic memory magnetic memory
  • flash memory magnetic disk or optical disk.
  • a storage media may be any available media that can be accessed by a general purpose or special purpose computer.
  • An exemplary storage medium is coupled to the processor such the processor can read information from, and write information to, the storage medium.
  • the storage medium may also be a component of the processor.
  • the processor and the storage medium may be located in Application Specific Integrated Circuits (ASIC for short).
  • ASIC Application Specific Integrated Circuits
  • the processor and the storage medium can also exist in the electronic device or the main control device as discrete components.
  • the aforementioned program can be stored in a computer-readable storage medium.
  • the program executes the steps including the above-mentioned method embodiments; and the aforementioned storage medium includes: ROM, RAM, magnetic disk or optical disk and other various media that can store program codes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

器件仿真方法及设备，方法包括：建立待测器件的仿真模型，待测器件包括第一电阻和寄生电阻，寄生电阻包括第二电阻和接触电阻，其中，第一电阻为待测器件的体电阻，第二电阻为端电阻，接触电阻为待测器件上的接触插塞的等效电阻；确定第一电阻、第二电阻以及接触电阻对应的电阻温度系数，并添加到仿真模型；根据仿真模型，进行SPICE器件仿真。

Description

器件仿真方法及设备
本申请要求于2022年01月06日提交中国专利局、申请号为202210014158.9、申请名称为“器件仿真方法及设备”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本公开实施例涉及半导体技术领域，尤其涉及一种器件仿真方法及设备。
背景技术
在半导体行业中，经常需要利用建模仿真技术对半导体集成电路中的元器件进行参数提取，模拟仿真出元器件的电学性能，为后续电路的仿真提供对应的工艺模型。例如电阻作为半导体集成电路中最基本的元器件之一，在建模仿真技术中，一般会在通用模拟电路仿真器(Simulation Program with Integrated Circuit Emphasis，简称SPICE)中建立一个电阻仿真模型，用于模拟电阻在各种环境参数中的电学性能，包括阻值在温度、尺寸、操作电压下的变化。
其中，电阻一般采用两端结构，两端需要接触孔结构和金属引线相连以便于将电阻器有效连接在其它电路中。目前的电阻测试过程中，由于存在的接触孔结构和金属引线等会形成寄生电阻，且环境温度也会对电阻阻值产生影响，因此无法建立准确的仿真模型，影响后续电路的仿真精度。
发明内容
本公开实施例提供了一种器件仿真方法及设备，可以提升器件的仿真精度。
在一些实施例中，提供了一种器件仿真方法，包括：
建立待测器件的仿真模型，所述待测器件包括第一电阻和寄生电阻，所述寄生电阻包括第二电阻和接触电阻，所述第一电阻为所述待测器件的体电阻，所述第二电阻为所述待测器件的端电阻，所述接触电阻为所述待测器件上的接触插塞的等效电阻；
确定所述第一电阻、所述第二电阻以及所述接触电阻对应的电阻温度系数，并将所述第一电阻、所述第二电阻以及所述接触电阻对应的电阻温度系数添加到所述仿真模型；
根据所述仿真模型，进行通用模拟电路仿真器器件仿真。
在一种可行的实施方式中，所述建立待测器件的仿真模型，包括：
确定多个采样温度T1、T2、……、Tn；
确定在每个采样温度下，所述待测器件的阻值与第一长度之间的函数关系，所述第一长度为所述待测器件在版图上的长度；
根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述第一电阻的方块电阻、所述第二电阻的方块电 阻以及所述寄生电阻的阻值；
根据在所述每个采样温度下，所述第二电阻的方块电阻和所述寄生电阻的阻值，确定在所述每个采样温度下所述接触电阻的阻值。
在一种可行的实施方式中，所述确定在每个采样温度下，所述待测器件的阻值与第一长度之间的函数关系，包括：
在所述每个采样温度下，分别测量所述待测器件在对应相同宽度、不同的所述第一长度时的阻值，所述宽度为所述待测器件在版图上的宽度；
以所述第一长度为X轴，所述阻值为Y轴作图并进行线性拟合，确定在所述每个采样温度下，所述待测器件的阻值与所述第一长度在预设直角坐标系中对应的第一函数曲线。
在一种可行的实施方式中，所述根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述第一电阻的方块电阻、所述第二电阻的方块电阻以及所述寄生电阻的阻值，包括：
根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述第一电阻的方块电阻；
根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述寄生电阻的阻值，其中，所述寄生电阻的阻值与所述第一长度不相关；
根据在所述每个采样温度下所述第一电阻的方块电阻，确定在所述每个采样温度下所述第二电阻的方块电阻。
在一种可行的实施方式中，所述根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述第一电阻的方块电阻，包括：
根据在采样温度Ti下，所述待测器件的阻值与所述第一长度在预设直角坐标系中对应的函数曲线L(Ti)的斜率K(Ti)，计算在所述采样温度Ti下所述第一电阻的方块电阻Rs_pure(Ti)：
Rs_pure(Ti)＝K(Ti)*W
其中，W表示所述待测器件在版图上的宽度，Ti∈(T1、T2、……、Tn)。
在一种可行的实施方式中，所述根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述寄生电阻的阻值，包括：
根据在采样温度Ti下，所述待测器件的阻值与所述第一长度在预设直角坐标系中对应的函数曲线L(Ti)的截距B(Ti)，计算在所述采样温度Ti下所述寄生电阻的阻值Rext(Ti)：
Rext(Ti)＝B(Ti)/2
其中，Ti∈(T1、T2、……、Tn)。
在一种可行的实施方式中，所述根据在所述每个采样温度下所述第一电阻的方块电阻，确定在所述每个采样温度下所述第二电阻的方块电阻，包括：
将在采样温度Ti下所述第一电阻的方块电阻Rs_pure(Ti)确定为在采样温度下Ti 下所述第二电阻的方块电阻Rs_end(Ti)；
其中，Ti∈(T1、T2、……、Tn)。
在一种可行的实施方式中，所述根据在所述每个采样温度下，所述第二电阻的方块电阻和所述寄生电阻的阻值，确定在所述每个采样温度下，所述接触电阻的阻值，包括：
按照以下方式计算在采样温度下Ti下，所述接触电阻的阻值Rlicon(Ti)：
Rlicon(Ti)＝Rext(Ti)–Rs_end(Ti)*L_end/W
其中，Rext(Ti)表示在采样温度下Ti下所述寄生电阻的阻值，Rs_end(Ti)表示在采样温度下Ti下所述第二电阻的方块电阻，L_end表示所述待测器件的接触端在版图上的长度，W表示所述待测器件在版图上的宽度，Ti∈(T1、T2、……、Tn)。
在一种可行的实施方式中，当在所述待测器件的一个接触端上所述接触插塞的个数N大于或等于2时，在采样温度下Ti下单个所述接触插塞的阻值Rlicon’(Ti)为：
Rlicon’(Ti)＝Rlicon(Ti)*N
在一种可行的实施方式中，按照以下方式确定所述第一电阻对应的电阻温度系数：
根据在所述每个采样温度T1、T2、……、Tn下，所述第一电阻的方块电阻Rs_pure(T1)、Rs_pure(T2)、……、Rs_pure(Tn)，以采样温度Ti与基准采样温度Tj的差为X轴，以采样温度Ti下所述第一电阻的方块电阻Rs_pure(Ti)与所述基准采样温度Tj下所述第一电阻的方块电阻Rs_pure(Tj)的商为Y轴作图并进行线性拟合，确定所述第一电阻的电阻温度系数与环境温度的第二函数曲线,其中，Tj∈(T1、T2、……、Tn)；
根据所述第二函数曲线以及待测环境温度，确定所述第一电阻对应的电阻温度系数。
在一种可行的实施方式中，所述根据所述第二函数曲线以及待测环境温度，确定所述第一电阻对应的电阻温度系数，包括：
按照以下方式计算所述第一电阻对应的电阻温度系数TC_Rpure(t)：
TC_Rpure(t)＝K1*(t-Tj)+C1
其中，K1为所述第二函数曲线的斜率，t表示所述待测环境温度，C1表示所述第二函数曲线的截距。
在一种可行的实施方式中，所述第一电阻对应的电阻温度系数与所述第二电阻对应的电阻温度系数相同。
在一种可行的实施方式中，按照以下方式确定所述接触电阻对应的电阻温度系数：
根据在所述每个采样温度T1、T2、……、Tn下，所述接触电阻的电阻Rlicon(T1)、Rlicon(T2)、……、Rlicon(Tn)，以采样温度Ti与基准采样温度Tj的差为X轴，以所述采样温度Ti下所述接触电阻的电阻Rlicon(Ti)与所述基准采样温度Tj下所述接触电阻的电阻Rlicon(Tj)的商为Y轴作图并进行线性拟合，确定所述接触电阻的电阻温度系数与环境温度的第三函数曲线,其中，Tj∈(T1、T2、……、Tn)；
根据所述第三函数曲线以及待测环境温度，确定所述接触电阻对应的电阻温度系数。
在一种可行的实施方式中，所述根据所述第三函数曲线以及待测环境温度，确定 所述接触电阻对应的电阻温度系数，包括：
按照以下方式计算所述接触电阻对应的电阻温度系数TC_Rlicon(t)：
TC_Rlicon(t)＝K2*(t-Tj)+C2
其中，K2为所述第三函数曲线的斜率，t表示所述待测环境温度，C2为所述第三函数曲线的截距。
在一些实施例中，提供了一种器件仿真装置，该装置包括：
处理模块，用于建立待测器件的仿真模型，所述待测器件包括第一电阻和寄生电阻，所述寄生电阻包括第二电阻和接触电阻，所述第一电阻为所述待测器件的体电阻，所述第二电阻为所述待测器件的端电阻，所述接触电阻为所述待测器件上的接触插塞的等效电阻；
计算模块，用于确定所述第一电阻、所述第二电阻以及所述接触电阻对应的电阻温度系数，并将所述第一电阻、所述第二电阻以及所述接触电阻对应的电阻温度系数添加到所述仿真模型；
仿真模块，用于根据所述仿真模型，进行通用模拟电路仿真器器件仿真。
在一种可行的实施方式中，所述处理模块具体用于：
确定多个采样温度T1、T2、……、Tn；
确定在每个采样温度下，所述待测器件的阻值与第一长度之间的函数关系，所述第一长度为所述待测器件在版图上的长度；
根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述第一电阻的方块电阻、所述第二电阻的方块电阻以及所述寄生电阻的阻值；
根据在所述每个采样温度下，所述第二电阻的方块电阻和所述寄生电阻的阻值，确定在所述每个采样温度下所述接触电阻的阻值。
在一种可行的实施方式中，所述处理模块具体用于：
在所述每个采样温度下，分别测量所述待测器件在对应相同宽度、不同的所述第一长度时的阻值，所述宽度为所述待测器件在版图上的宽度；
以所述第一长度为X轴，所述阻值为Y轴作图并进行线性拟合，确定在所述每个采样温度下，所述待测器件的阻值与所述第一长度在预设直角坐标系中对应的第一函数曲线。
在一种可行的实施方式中，所述处理模块具体用于：
根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述第一电阻的方块电阻；
根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述寄生电阻的阻值，其中，所述寄生电阻的阻值与所述第一长度不相关；
根据在所述每个采样温度下所述第一电阻的方块电阻，确定在所述每个采样温度下所述第二电阻的方块电阻。
在一种可行的实施方式中，所述处理模块具体用于：
根据在采样温度Ti下，所述待测器件的阻值与所述第一长度在预设直角坐标系中 对应的函数曲线L(Ti)的斜率K(Ti)，计算在所述采样温度Ti下所述第一电阻的方块电阻Rs_pure(Ti)：
Rs_pure(Ti)＝K(Ti)*W
其中，W表示所述待测器件在版图上的宽度，Ti∈(T1、T2、……、Tn)。
在一种可行的实施方式中，所述处理模块具体用于：
根据在采样温度Ti下，所述待测器件的阻值与所述第一长度在预设直角坐标系中对应的函数曲线L(Ti)的截距B(Ti)，计算在所述采样温度Ti下所述寄生电阻的阻值Rext(Ti)：
Rext(Ti)＝B(Ti)/2
其中，Ti∈(T1、T2、……、Tn)。
在一种可行的实施方式中，所述处理模块具体用于：
将在采样温度Ti下所述第一电阻的方块电阻Rs_pure(Ti)确定为在采样温度下Ti下所述第二电阻的方块电阻Rs_end(Ti)；
其中，Ti∈(T1、T2、……、Tn)。
在一种可行的实施方式中，所述处理模块具体用于：
按照以下方式计算在采样温度下Ti下，所述接触电阻的阻值Rlicon(Ti)：
Rlicon(Ti)＝Rext(Ti)–Rs_end(Ti)*L_end/W
其中，Rext(Ti)表示在采样温度下Ti下所述寄生电阻的阻值，Rs_end(Ti)表示在采样温度下Ti下所述第二电阻的方块电阻，L_end表示所述待测器件的接触端在版图上的长度，W表示所述待测器件在版图上的宽度，Ti∈(T1、T2、……、Tn)。
在一种可行的实施方式中，当在所述待测器件的一个接触端上所述接触插塞的个数N大于或等于2时，在采样温度下Ti下单个所述接触插塞的阻值Rlicon’(Ti)为：
Rlicon’(Ti)＝Rlicon(Ti)*N
在一种可行的实施方式中，所述计算模块具体用于：
按照以下方式确定所述第一电阻对应的电阻温度系数：
根据在所述每个采样温度T1、T2、……、Tn下，所述第一电阻的方块电阻Rs_pure(T1)、Rs_pure(T2)、……、Rs_pure(Tn)，以采样温度Ti与基准采样温度Tj的差为X轴，以采样温度Ti下所述第一电阻的方块电阻Rs_pure(Ti)与所述基准采样温度Tj下所述第一电阻的方块电阻Rs_pure(Tj)的商为Y轴作图并进行线性拟合，确定所述第一电阻的电阻温度系数与环境温度的第二函数曲线,其中，Tj∈(T1、T2、……、Tn)；
根据所述第二函数曲线以及待测环境温度，确定所述第一电阻对应的电阻温度系数。
在一种可行的实施方式中，所述计算模块具体用于：
按照以下方式计算所述第一电阻对应的电阻温度系数TC_Rpure(t)：
TC_Rpure(t)＝K1*(t-Tj)+C1
其中，K1为所述第二函数曲线的斜率，t表示所述待测环境温度，C1表示所述第二函数曲线的截距。
在一种可行的实施方式中，所述第一电阻对应的电阻温度系数与所述第二电阻对 应的电阻温度系数相同。
在一种可行的实施方式中，所述计算模块具体用于：
按照以下方式确定所述接触电阻对应的电阻温度系数：
根据在所述每个采样温度T1、T2、……、Tn下，所述接触电阻的电阻Rlicon(T1)、Rlicon(T2)、……、Rlicon(Tn)，以采样温度Ti与基准采样温度Tj的差为X轴，以所述采样温度Ti下所述接触电阻的电阻Rlicon(Ti)与所述基准采样温度Tj下所述接触电阻的电阻Rlicon(Tj)的商为Y轴作图并进行线性拟合，确定所述接触电阻的电阻温度系数与环境温度的第三函数曲线,其中，Tj∈(T1、T2、……、Tn)；
根据所述第三函数曲线以及待测环境温度，确定所述接触电阻对应的电阻温度系数。
在一种可行的实施方式中，所述计算模块具体用于：
按照以下方式计算所述接触电阻对应的电阻温度系数TC_Rlicon(t)：
TC_Rlicon(t)＝K2*(t-Tj)+C2
其中，K2为所述第三函数曲线的斜率，t表示所述待测环境温度，C2为所述第三函数曲线的截距。
在一些实施例中，提供了一种电子设备，包括：至少一个处理器和存储器；
所述存储器存储计算机执行指令；
所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如上述实施例提供的器件仿真方法。
在一些实施例中，提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现如上述实施例提供的器件仿真方法。
本公开实施例所提供的器件仿真方法及设备，将待测器件的电阻分为体电阻和寄生电阻，并将寄生电阻拆分为端电阻和接触电阻，根据测试结果分析、计算得出上述体电阻、端电阻和接触电阻的阻值，并同时计算出上述体电阻、端电阻和接触电阻对应的电阻温度系数后，将计算结果添加到仿真模型，从而可以准确建立待测器件的仿真模型，有效提升待测器件的仿真精度。
附图说明
图1为本公开实施例中提供的一种待测器件的纵切面的示意图一；
图2为本公开实施例中提供的一种待测器件的版图示意图一；
图3为本公开实施例中提供的一种器件仿真方法的流程示意图；
图4为本公开实施例中提供的一种待测器件的纵切面的示意图二；
图5为本公开实施例中提供的一种待测器件的等效电阻示意图；
图6为本公开实施例中提供的一种待测器件的版图示意图二；
图7为本公开实施例中提供的一种器件仿真方法的子流程示意图；
图8为本公开实施例中待测器件的阻值与第一长度之间的函数曲线示意图；
图9为本公开实施例中在不同采样温度下，待测器件的阻值与第一长度之间的函数曲线示意图；
图10为本公开实施例中提供的一种待测器件的接触端在版图上的长度示意图一；
图11为本公开实施例中提供的一种待测器件的接触端在版图上的长度示意图二；
图12为本公开实施例中第一电阻的电阻温度系数与环境温度之间的函数曲线示意图；
图13为本公开实施例中接触电阻的电阻温度系数与环境温度之间的函数曲线示意图；
图14为本公开实施例中提供的一种器件仿真装置的程序模块示意图；
图15为本公开实施例提供的一种电子设备的硬件结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。此外，虽然本公开中公开内容按照示范性一个或几个实例来介绍，但应理解，可以就这些公开内容的每个方面也可以单独构成一个完整实施方式。
需要说明的是，本公开中对于术语的简要说明，仅是为了方便理解接下来描述的实施方式，而不是意图限定本公开的实施方式。除非另有说明，这些术语应当按照其普通和通常的含义理解。
本公开中说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似或同类的对象或实体，而不必然意味着限定特定的顺序或先后次序，除非另外注明。应该理解这样使用的用语在适当情况下可以互换，例如能够根据本公开实施例图示或描述中给出那些以外的顺序实施。
此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖但不排他的包含，例如，包含了一系列组件的产品或设备不必限于清楚地列出的那些组件，而是可包括没有清楚地列出的或对于这些产品或设备固有的其它组件。
本公开中使用的术语“模块”，是指任何已知或后来开发的硬件、软件、固件、人工智能、模糊逻辑或硬件或/和软件代码的组合，能够执行与该元件相关的功能。
随着科技的发展，电路优化设计成为集成电路设计流程中的一个重要阶段。电路优化的目的就是提高电路的电学性能，而电路的最终实际电学性能不仅取决电路的器件参数值，还取决于器件本身的寄生效应、器件之间的寄生效应、连线本身的寄生效应、连线之间的寄生效应、以及连线和器件之间的寄生效应，而在其中相邻连线间的寄生效应尤为关键。从电路优化理论上来讲，为了得到准确的电路优化结果，需要精确考虑所设计的电路上的各个器件连线之间的寄生效应，包括各互连线之间的寄生电阻。
电阻器作为半导体集成电路中最基本的元器件之一，有很多种类，例如N+硅化多晶硅电阻(N+POLY silicide resistor)、P+硅化多晶硅电阻(P+POLY silicide resistor)、N+硅化扩散电阻(N+diffusion silicide resistor)、P+硅化扩散电阻(P+diffusion silicide resistor)等硅化电阻，以及N+非硅化多晶硅电阻(N+POLY unsilicide resistor)、P+非硅 化多晶硅电阻(P+POLY unsilicide resistor)、N+非硅化扩散电阻(N+diffusion unsilicide resistor)、P+非硅化扩散电阻(P+diffusion unsilicide resistor)等非硅化电阻，其中N+/P+表示电阻的掺杂离子类型，如果为N+型，其掺杂的离子类型为N型，比如磷原子、砷原子；如果为P+型，其掺杂的离子类型为P型，比如硼原子、镓原子。
为了预测电阻器在其所处的环境中的性能和可靠性，需要对电阻器进行建模仿真，也就是对于电路模拟程序所支持的各种元器件，须有相应的电学模型来描述待测器件的电学性能。
在建模仿真技术中，在相应的软件程序中一般会基于半导体集成电路的测试数据对这些电阻单独提取数据，建立相应的一个电阻仿真模型，且这些仿真模型之间没有任何联系，输入相应的仿真模型的名称，即可用于后续模拟该种电阻在各种环境参数中的性能。
可选的，上述软件程序可以采用SPICE(Simulation Program with Integrated Circuit Emphasis，通用模拟电路仿真器)，SPICE是一种用于电路描述与仿真的语言与仿真器软件，可用于检测电路的连接和功能的完整性，以及用于预测电路的行为。其中，SPICE模型中通常利用宏模型来对电阻进行拟合，利用宏模型可以自由加入自定义的参数来拟合电阻的各种特性。
在一些实施例中，电阻一般是两端结构，两端通过接触孔结构和金属引线相连以便于将电阻器有效连接在其它电路中。
为了更好的理解本公开实施例，本公开实施例中以N+扩散电阻为例，参照图1，图1为本公开实施例中提供的一种待测器件的纵切面的示意图一。在图1中，上述电阻器件结构包括：P型衬底100(P-substrate，简称Psub)、P阱结构200(简称PWell)、浅槽隔离结构300(shallow trench isolation，简称STI)、N+注入区、位于两端的若干个接触插塞400和金属引线500。
其中，接触插塞400位于N+注入区的上方，分别与N+注入区形成欧姆接触。
在传统的电阻仿真技术中，无论是硅化电阻还是非硅化电阻，提取的仿真模型中一般主要包括体电阻(或称为纯电阻)。
在一些实施方式中，在将上述电阻作为待测器件时，在确定电阻的方块阻值Rs_ndiff时，通常采用以下方式来确定：
Rs_ndiff＝R_total/(L/W)
其中，R_total表示待测器件的阻值，L表示待测器件在版图上的长度，W表示待测器件在版图上的宽度。
为了更好的理解本实施例，本实施例中仍以N+扩散电阻为例，参照图2，图2为本公开实施例中提供的一种待测器件的版图示意图一。在图2中，L表示待测器件在版图上的长度，W表示待测器件在版图上的宽度，L和W单位相同，一般为um，400为位于两端的接触栓塞。
然而，电路模拟的精度除了取决于器件模型外，还直接依赖于所给定的模型参数数值的精度是否可以正确反映元器件的电学特性，由于电阻结构中存在的接触栓塞、金属引线等会形成寄生电阻，且该寄生电阻在量测过程中是无法扣除的；另外，环境温度也会对电阻阻值产生影响。因此，如果在建立的仿真模型中未能准确加入寄生电 阻以及环境温度对电阻阻值产生的影响，则会降低仿真精度。
面对以上技术问题，本公开实施例中提供了一种器件仿真方法，将待测器件的电阻分为体电阻和寄生电阻，并将寄生电阻拆分为端电阻和接触电阻，根据测试结果分析、计算得出上述体电阻、端电阻和接触电阻的阻值，以及上述体电阻、端电阻和接触电阻对应的电阻温度系数，由此来建立待测器件的仿真模型，可以有效提升待测器件的仿真精度。具体实施方式可以参见以下实施例中的描述。
本公开实施例所提供的器件仿真方法可以应用于各种类型的仿真设备，如计算机、工业测试机台、移动终端等，本公开实施例不做限制。
参照图3，图3为本公开实施例中提供的一种器件仿真方法的流程示意图，在本一种可行的实施方式中，该方法包括：
S301、建立待测器件的仿真模型，该待测器件包括第一电阻和寄生电阻，该寄生电阻包括第二电阻和接触电阻；其中，第一电阻为待测器件的体电阻，第二电阻为待测器件的端电阻，接触电阻为待测器件上的接触插塞的等效电阻。
在一些实施例中，上述待测器件可以为电阻。
可选的，上述电阻可以为N+硅化多晶硅电阻、P+硅化多晶硅电阻、N+硅化扩散电阻、P+硅化扩散电阻等硅化电阻，也可以为N+非硅化多晶硅电阻、P+非硅化多晶硅电阻、N+非硅化扩散电阻、P+非硅化扩散电阻等非硅化电阻。
另外，上述电阻还可以为热敏电阻、光敏电阻、压敏电阻等，本公开实施例中不做限制。
为了更好的理解本公开实施例，本公开实施例中以N+扩散电阻为例，参照图4，图4为本公开实施例中提供的一种待测器件的纵切面的示意图二。在图4中，上述待测器件包括：P型衬底100(P-substrate，简称Psub)、P阱结构200(简称PWell)、浅槽隔离结构300(shallow trench isolation，简称STI)、N+注入区、位于两端的若干个接触插塞400和金属引线500。
其中，接触插塞400位于N+注入区的上方，分别与N+注入区形成欧姆接触。
本实施例中，上述电阻的两端由接触插塞和金属引线相连而形成的接触端部分，会分别产生固定的端电阻和接触电阻。
本实施例中，在建立电阻的仿真模型时，可以以电阻的工作原理为基础，从电阻的物理方程式出发，得到仿真模型及模型参数。
在一种可行的实施方式中，可以将上述待测器件的电阻分为第一电阻Rpure(或称为体电阻)与寄生电阻，同时，将该寄生电阻拆分为第二电阻Rend和接触电阻Rlicon。
其中，体电阻可以理解为电阻的两个接触端之间的直流电压与通过电流的比值，它的单位是欧姆(ohm)。
其中，第二电阻Rend为待测器件的端电阻，接触电阻Rlicon为待测器件上的接触插塞400的等效电阻。
可以理解的是，由于电阻一般是无源对称结构，所以两个第二电阻Rend的阻值相同，两个接触电阻Rlicon的阻值也相同。
为了更好的理解本实施例，参照图5，图5为本公开实施例中提供的一种待测器件的等效电阻示意图。在图5中，上述待测器件的等效电阻包括第一电阻Rpure与寄 生电阻Rext，即Rtotal＝Rpure+2*Rext。其中，寄生电阻Rext可以拆分为接触电阻Rlicon与第二电阻Rend，即：
Rext＝Rend+Rlicon＝Rend+Rlicon’/N
其中，N表示在待测器件的一个接触端上上述接触插塞的个数，N为大于等于1的整数。如图6所示，图6为本公开实施例中提供的一种待测器件的版图示意图二。当待测器件一个接触端有两个接触栓塞时，等效为两个接触电阻并联，接触电阻变小，等效电阻等于Rlicon’/N。
本实施例中，在确定出上述仿真模型后，利用预设的计算方式，分别计算出上述接触电阻Rlicon、第二电阻Rend的阻值，并添加至上述待测器件的仿真模型。
S302、确定第一电阻、第二电阻以及接触电阻对应的电阻温度系数，并将第一电阻、第二电阻以及接触电阻对应的电阻温度系数添加到仿真模型。
其中，金属的阻值在常温附近的范围内与它的温度具有线性关系，因此可以用电阻温度系数来表征金属的阻值和它的温度之间的关系。
本实施例中，假设在当前待测环境温度下，确定出的第一电阻Rpure的电阻温度系数为TC_Rpure，第二电阻Rend的电阻温度系数为TC_Rend，接触电阻Rlicon对应的电阻温度系数为TC_Rlicon，则上述待测器件的等效电阻Rtotal可以表示为：
Rtotal＝Rpure*TC_Rpure+2*(Rend*TC_Rend+Rlicon*TC_Rlicon)
S303、根据上述仿真模型，进行SPICE器件仿真。
本公开实施例中，在建立待测器件的仿真模型，并确定出该仿真模型中的各项参数后，基于该仿真模型进行SPICE器件仿真，得到待测器件的仿真结果。
可选的，可以将计算出的上述第一电阻Rpure、接触电阻Rlicon、第二电阻Rend的阻值，以及上述第一电阻Rpure、接触电阻Rlicon、第二电阻Rend对应的电阻温度系数，加入SPICE模型中的子电路模型(sub circuit model)内进行仿真，当仿真不同尺寸的待测器件的阻值时，仿真模型通过计算Rpure、Rend和Rlicon，得到对应尺寸下的待测器件的阻值，从而减小仿真结果的误差。
其中，SPICE模型中通常利用宏模型来对电阻进行拟合，利用宏模型可以自由加入自定义的参数来拟合电阻的各种特性，例如电阻在不同温度、操作电压下的特性。
示例性的，可以对电路进行非线性直流分析、非线性瞬态分析和线性交流分析等，本公开实施例中对于仿真内容不做限制。
本公开实施例所提供的器件仿真方法，将待测器件的电阻分为体电阻和寄生电阻，并将寄生电阻拆分为端电阻和接触电阻，通过测试结果分析、计算得出上述体电阻、端电阻和接触电阻的阻值，以及上述体电阻、端电阻和接触电阻对应的电阻温度系数，可以准确建立待测器件的仿真模型，从而有效提升待测器件的仿真精度。
基于上述实施例中所描述的内容，参照图7，图7为本公开实施例中提供的一种器件仿真方法的子流程示意图。在一些实施例中，在建立待测器件的仿真模型时，包括：
S701、确定多个采样温度T 1、T 2、……、T n。
本公开实施例中，可以在常用的测试温度范围内随机选择多个温度值作为采样温度。
示例性的，在一些实施例中，可以分别选择25℃、50℃、98℃作为采样温度T 1、T 2、T 3。
S702、确定在每个采样温度下，待测器件的阻值与第一长度之间的函数关系，其中，第一长度为待测器件在版图上的长度。
本公开实施例中，待测器件的阻值Rtotal为第一电阻Rpure的阻值与寄生电阻Rext的阻值之和，即：
Rtotal＝Rpure+2Rext
其中，第一电阻Rpure的阻值可以通过以下方式来确定：
Rpure＝Rs_pure*(L/W)
其中，Rs_pure表示第一电阻Rpure的方块电阻；W为待测器件在版图上的宽度，L为待测器件在版图上的长度。
其中，方块电阻也可称为膜电阻，为正方形的半导体薄层在电流方向所呈现的电阻，单位为ohm/square，简称为ohm/sq。
在一种可行的实施方式中，待测器件的阻值Rtotal与第一长度L之间可以通过一个函数表达式来表示，即：
Rtotal＝Rs_pure*(L/W)+2Rext
通过上述函数表达式可知，待测器件的阻值Rtotal与待测器件在版图上的宽度W和长度L相关，寄生电阻Rext的阻值与待测器件在版图上的宽度W和长度L不相关。
本公开实施例中，可以确定在采样温度T i下，待测器件的阻值Rtotal(T i)与第一长度L之间的函数关系为：
Rtotal(T i)＝Rs_pure(T i)*(L/W)+2Rext
其中，T i∈(T 1、T 2、……、T n)，Rs_pure(T i)表示在采样温度T i下，第一电阻Rpure的方块电阻。
S703、根据在每个采样温度下，待测器件的阻值与第一长度之间的函数关系，确定在每个采样温度下，第一电阻的方块电阻、第二电阻的方块电阻以及寄生电阻的阻值。
在一种可行的实施方式中，可以在每个采样温度下，分别测量待测器件在对应相同宽度W、不同的第一长度L时的阻值，然后根据多个测量结果，计算出在每个采样温度下，第一电阻的方块电阻与寄生电阻的阻值。
例如，在一种可行的实施方式中，可以先将测试环境温度调至采样温度T 1，然后检测待测器件在对应相同宽度W、不同的第一长度L时，待测器件的阻值，并根据多个测量结果，计算出在采样温度T 1下，第一电阻的方块电阻Rs_pure(T 1)与寄生电阻的阻值Rext(T 1)；之后，将测试环境温度调至采样温度T 2，然后检测待测器件在对应相同宽度W、不同的第一长度L时，待测器件的阻值，并根据多个测量结果，计算出在采样温度T 2下，第一电阻的方块电阻Rs_pure(T 2)与寄生电阻的阻值Rext(T 2)；……；依次类推，即可确定出每个采样温度下，第一电阻的方块电阻与寄生电阻。
由于待测器件的接触端与第一电阻Rpure的两端接触，在电流方向上所呈现的正方形的半导体薄层是同一个结构，因此，可以将第一电阻Rpure在采样温度T i下的方块电阻Rs_pure(T i)，确定为第二电阻Rend在采样温度T i下的方块电阻Rs_end(T i)。
S704、根据在每个采样温度下，第二电阻的方块电阻和寄生电阻的阻值，确定接触电阻的阻值。
在一种可行的实施方式中，在确定出每个采样温度下，第二电阻Rend的方块电阻之后，可以根据每个采样温度下第二电阻的方块电阻，以及待测器件的接触端在版图上的长度、待测器件在版图上的宽度，计算出每个采样温度下第二电阻的阻值。
由于在本实施例中，将寄生电阻Rext拆分为了第二电阻Rend和接触电阻Rlicon，因此在确定出寄生电阻Rext与第二电阻Rend在每个采样温度下的阻值之后，即可根据寄生电阻Rext与第二电阻Rend在每个采样温度下的阻值，计算出接触电阻Rlicon在每个采样温度下的阻值。
基于上述实施例中所描述的内容，在一些实施例中，在确定每个采样温度下，待测器件的阻值与第一长度之间的函数关系时，先确定在采样温度T i下，待测器件的阻值Rtotal(T i)与第一长度L之间的函数表达式为：
Rtotal(T i)＝Rs_pure(T i)*(L/W)+2Rext
其中，Rs_pure(T i)表示在采样温度T i下第一电阻Rpure的方块电阻，W为待测器件在版图上的宽度，Rext表示寄生电阻。
通过上述函数表达式可知，相同温度下，待测器件的阻值Rtotal与待测器件在版图上的宽度W和长度L相关，寄生电阻Rext的阻值与待测器件在版图上的宽度W和长度L不相关。
在一种可行的实施方式中，可以在采样温度T i下，分别测量待测器件在对应相同宽度W、不同的长度L x时的阻值Rtotal(L x)，并以长度L x为X轴，阻值Rtotal(L x)为Y轴作图并进行线性拟合，确定出在采样温度T i下，待测器件的阻值Rtotal与第一长度L在直角坐标系中对应的函数曲线。
其中，通过该函数曲线可以确定在采样温度T i下，待测器件的阻值Rtotal与第一长度L之间的函数关系。
为了更好的理解本公开实施例，参照图8，图8为本公开实施例中待测器件的阻值与第一长度之间的函数曲线示意图。
在一种可行的实施方式中，固定待测器件在版图上的宽度为W 0不变，设置待测器件在版图上的长度L为L1、L2、L3、L4，其中，L1、L2、L3、L4的值各不相同，且依次递增。
保持测试环境温度T为采样温度T 1，分别测量待测器件在宽度为W 0、长度为L为L1、L2、L3、L4时的阻值。在一些实施例中，假设待测器件在采用宽度W 0、长度L1时测量的阻值为Rtotal(L1)，在采用宽度W 0、长度L2时测量的阻值为Rtotal(L2)，在采用宽度W 0、长度L3时测量的阻值为Rtotal(L3)，在采用宽度W 0、长度L4时测量的阻值为Rtotal(L4)；则以第一长度L为X轴，阻值Rtotal为Y轴建立直角坐标系，并根据待测器件采用不同长度时测量的阻值在该直角坐标系中进行描点，并进行线性拟合，确定出待测器件的阻值Rtotal与第一长度L在上述直角坐标系中的函数曲线。
其中，将电阻的阻值Rtotal与第一长度L作为被观测的量，通过线性拟合来寻求参数Rs_pure(T 1)/W的最佳估计值，即寻求最佳的理论曲线Rtotal(T 1)＝Rs_pure(T 1)*L/W+2Rext。
如图8所示，通过线性拟合后，Rtotal(T 1)＝641.14*L+493.41，由此可以得出：
Rs_pure(T 1)/W＝641.14；2Rext＝493.41
其中，上述线性拟合方法可以根据给定的离散数据点，建立数据关系(数学模型)，求出一系列微小的直线段把这些插值点连接成曲线，只要插值点的间隔选择得当，就可以形成一条光滑的函数曲线，该函数曲线可以用函数或参数方程来表示。
可选的，可以采用最小二乘法进行曲线拟合，也可以采用matlab软件进行曲线拟合，本公开实施例对具体的曲线拟合方式不做限定。
采用同样的方式，可以到的任意采样温度下，待测器件的阻值与第一长度在预设直角坐标系中对应的函数曲线。
为了更好的理解本公开实施例，参照图9，图9为本公开实施例中在不同采样温度下，待测器件的阻值与第一长度之间的函数曲线示意图。
在一种可行的实施方式中，在确定出每个采样温度下，待测器件的阻值与第一长度之间的函数曲线后，根据该函数关系，可以确定出每个采样温度下，第一电阻的方块电阻、第二电阻的方块电阻以及寄生电阻的阻值。
示例性的，可以先根据在采样温度T i下，待测器件的阻值Rtotal(T i)与第一长度L之间的函数关系，确定出第一电阻Rpure的方块电阻Rs_pure(T i)，以及寄生电阻的阻值Rext(T i)，之后根据第一电阻Rpure的方块电阻Rs_pure(T i)确定出第二电阻的方块电阻Rs_end(T i)。
其中，T i∈(T 1、T 2、……、T n)。
在一种可行的实施方式中，可以先确定出待测器件的阻值Rtotal(T i)与第一长度L之间的函数关系的斜率K(T i)与截距B(T i)，由于待测器件的阻值Rtotal(T i)与第一长度L之间的函数关系为：
Rtotal(T i)＝Rs_pure(T i)*L/W+2Rext(T i)
因此，可以得出：
K(T i)＝Rs_pure(T i)/W
B(T i)＝2Rext(T i)
通过进一步计算可得：
Rs_pure(T i)＝K(T i)*W
Rext(T i)＝B(T i)/2
其中，W为待测器件在版图上的宽度。
示例性的，仍旧参照图9，在采样温度T 1下，对多个W＝0.33um的待测器件的量测阻值进行曲线拟合，确定出的待测器件的阻值Rtotal(T 1)与第一长度L之间的函数曲线为：
Rtotal(T 1)＝641.14*L+493.41
由此可以确定出上述函数曲线的斜率K(T 1)等于641.14，截距B(T i)等于493.41。
通过进一步计算可得：
Rs_pure(T 1)＝K(T 1)*W＝641.14*0.33≈211.6(ohm/sq)
Rext(T 1)＝B(T 1)/2＝493.41/2≈246.7(ohm)
同理，根据在采样温度T 2下，根据Rtotal(T 2)＝663.76*L+494.46，可以确定出：
Rs_pure(T 2)＝K(T 2)*W＝663.76*0.33≈219.0(ohm/sq)
Rext(T 2)＝B(T 2)/2＝494.46/2≈247.2(ohm)
同理，根据在采样温度T 3下，根据Rtotal(T 3)＝705.32*L+497.18，可以确定出：
Rs_pure(T 3)＝K(T 3)*W＝705.32*0.33≈232.8(ohm/sq)
Rext(T 3)＝B(T 3)/2＝497.18/2≈248.6(ohm)
在一种可行的实施方式中，由于待测器件的接触端与第一电阻Rpure的两端接触，在电流方向上所呈现的正方形的半导体薄层是同一个结构，因此，可以将第一电阻Rpure在采样温度T i下的方块电阻Rs_pure(T i)确定为第二电阻Rend在采样温度T i下的方块电阻Rs_end(T i)，即：
Rs_end(T i)＝Rs_pure(T i)
在一种可行的实施方式中，在确定出第二电阻Rend在采样温度T i下的方块电阻Rs_end(T i)之后，通过进一步计算可确定出第二电阻Rend在采样温度T i下的阻值为：
Rend(T i)＝Rs_end(T i)*L_end/W
其中，L_end表示待测器件的接触端在版图上的长度，W表示待测器件在版图上的宽度。
在一种可行的实施方式中，待测器件的接触端在版图上的长度L_end与第二电阻均可以作为仿真参数，因此待测器件的接触端在版图上的长度L_end可以自定义选择，本公开实施例中不做限制。
在一种可行的实施方式中，上述待测器件的接触端在版图上的长度L_end也可以是待测器件的接触端的其中一个侧边与待测器件在版图上的其中一个侧边之间的长度。
为了更好的理解本实施例，本实施例中以N+扩散电阻为例，参照图10，图10为本公开实施例中提供的一种待测器件的接触端在版图上的长度示意图一。在图10中，待测器件的接触端内侧的一边与待测器件的在版图外侧上的其中一个边之间的长度，可以作为待测器件的接触端在版图上的长度L_end。
在另一种可行的实施方式中，待测器件的接触端在版图上的长度L_end可以是待测器件的接触端的两个侧边之间的长度。
为了更好的理解本公开实施例，本公开实施例中仍以N+扩散电阻为例，参照图11，图11为本公开实施例中提供的一种待测器件的接触端在版图上的长度示意图二。在图11中，待测器件的接触端内侧的一边与待测器件的接触端外侧的一边之间的长度，可以作为待测器件的接触端在版图上的长度L_end。
在一种可行的实施方式中，在确定出每个采样温度下，第二电阻Rend的电阻和寄生电阻Rext的阻值之后，即可根据每个采样温度下，第二电阻Rend的电阻和寄生电阻Rext的阻值计算出每个采样温度下，接触电阻Rlicon的阻值。
在一种可行的实施方式中，由于在采样温度T i下，Rext(T i)＝Rend(T i)+Rlicon(T i)，因此可以计算出：
Rlicon(T i)＝Rext(T i)-Rend(T i)＝Rext(T i)-Rs_end(T i)*L_end/W
其中，在待测器件的一个接触端上接触插塞的个数N大于或者等于2时，在采样温度T i下，单个接触插塞的阻值为：
Rlicon’(T i)＝Rlicon(T i)*N
本公开实施例中所提供的器件仿真方法，将待测器件的等效电阻分为体电阻和寄生电阻，并将寄生电阻拆分为端电阻和接触电阻；在建立待测器件的仿真模型时，根据待测器件的阻值与待测器件在版图上的长度之间的函数曲线，利用预设的算法，可以分别计算出端电阻和接触电阻的阻值，在进行仿真时，将端电阻和接触电阻的阻值加入SPICE模型中，可以减小仿真结果的误差，提升待测器件的仿真精度。
基于上述实施例中所描述的内容，在确定出每个采样温度T 1、T 2、……、T n下，第一电阻pure的方块电阻Rs_pure(T 1)、Rs_pure(T 2)、……、Rs_pure(T n)后，可以以采样温度T i与基准采样温度T j的差为X轴，以采样温度T i下第一电阻的方块电阻Rs_pure(T i)与基准采样温度T j下第一电阻的方块电阻Rs_pure(T j)的商为Y轴作图并进行线性拟合，确定出第一电阻pure的电阻温度系数TC_Rpure(T i)与采样温度T i的函数曲线。
其中，T i、T j∈(T 1、T 2、……、T n)。
为了更好的理解本公开实施例，参照图12，图12为本公开实施例中第一电阻的电阻温度系数与环境温度之间的函数曲线示意图。
假设T 1＝25℃、T 2＝50℃、T 3＝80℃、T 4＝98℃；Rs_pure(T 1)＝211.6、Rs_pure(T 2)＝219.0、Rs_pure(T 3)＝228.9、Rs_pure(T 4)＝232.8；基准采样温度T j＝T 1＝25℃。
以T i-T 1为X轴，以Rs_pure(T i)/Rs_pure(T 1)为Y轴作图并进行线性拟合，确定出第一电阻pure的电阻温度系数TC_Rpure(T i)与采样温度T i的函数曲线为：
TC_Rpure(T i)＝0.0014*(T i-25)+1
在确定出第一电阻pure的电阻温度系数TC_Rpure(T i)与采样温度T i的函数曲线之后，便可以确定出第一电阻pure的电阻温度系数TC_Rpure(t)与待测环境温度t的函数曲线为：
TC_Rpure(t)＝0.0014*(t-T j)+1
由该函数曲线即可计算出任意环境温度下第一电阻pure的电阻温度系数。
在一种可行的实施方式中，由于待测器件的接触端与第一电阻Rpure的两端接触，在电流方向上所呈现的正方形的半导体薄层是同一个结构，因此，可以将第一电阻Rpure在环境温度t下的电阻温度系数确定为第二电阻Rend在环境温度t下的电阻温度系数，即：
TC_Rend(t)＝TC_Rpure(t)
基于上述实施例中所描述的内容，在确定出每个采样温度T 1、T 2、……、T n下，接触电阻的电阻Rlicon(T 1)、Rlicon(T 2)、……、Rlicon(T n)后，可以以采样温度T i与基准采样温度T j的差为X轴，以采样温度T i下接触电阻的电阻Rlicon(T i)与基准采样温度T j下接触电阻的电阻Rlicon(T j)的商为Y轴作图并进行线性拟合，确定出接触电阻Rlicon的电阻温度系数TC_Rlicon(T i)与采样温度T i的函数曲线。
其中，T i、T j∈(T 1、T 2、……、T n)。
为了更好的理解本公开实施例，参照图13，图13为本公开实施例中接触电阻的电阻温度系数与环境温度之间的函数曲线示意图。
假设T 1＝25℃、T 2＝50℃、T 3＝80℃、T 4＝98℃；Rlicon(T 1)＝182.6、Rlicon(T 2)＝180.9、Rlicon(T 3)＝178.9、Rlicon(T 4)＝178.1；基准采样温度T j＝T 1＝25℃。
以T i-T 1为X轴，以Rlicon(T i)/Rlicon(T 1)为Y轴作图并进行线性拟合，确定出接触电阻Rlicon的电阻温度系数TC_Rlicon(T i)与采样温度T i的函数曲线为：
TC_Rlicon(T i)＝-0.0004*(T i-25)+1
在确定出接触电阻Rlicon的电阻温度系数TC_Rlicon(T i)与采样温度T i的函数曲线之后，便可以确定出接触电阻Rlicon的电阻温度系数TC_Rlicon(t)与待测环境温度t的函数曲线为：
TC_Rlicon(t)＝-0.0004*(t-Tj)+1
由该函数曲线即可计算出任意环境温度下接触电阻Rlicon的电阻温度系数。
本公开实施例所提供的器件仿真装置，在建立待测器件的仿真模型时，将待测器件的电阻分为体电阻和寄生电阻，并将寄生电阻拆分为端电阻和接触电阻，根据测试结果分析、计算得出上述体电阻、端电阻和接触电阻的阻值，以及分别计算出上述体电阻、端电阻和接触电阻对应的电阻温度系数，由此可以准确建立待测器件的仿真模型，从而有效提升待测器件的仿真精度。
基于上述实施例中所描述的内容，本公开实施例中还提供一种器件仿真装置。参照图14，图14为本公开实施例中提供的一种器件仿真装置的程序模块示意图，在一种可行的实施方式中，该器件仿真装置包括：
处理模块1401，用于建立待测器件的仿真模型，该待测器件包括第一电阻和寄生电阻，该寄生电阻包括第二电阻和接触电阻；其中，第一电阻为待测器件的体电阻，第二电阻为待测器件的端电阻，接触电阻为待测器件上的接触插塞的等效电阻。
计算模块1402，用于确定第一电阻、第二电阻以及接触电阻对应的电阻温度系数，并将第一电阻、第二电阻以及接触电阻对应的电阻温度系数添加到仿真模型。
仿真模块1403，用于根据上述仿真模型，进行SPICE器件仿真。
本公开实施例所提供的器件仿真装置，建立待测器件的仿真模型时，将待测器件的电阻分为体电阻和寄生电阻，并将寄生电阻拆分为端电阻和接触电阻，根据测试结果分析、计算得出上述体电阻、端电阻和接触电阻的阻值，以及分别计算出上述体电阻、端电阻和接触电阻对应的电阻温度系数，由此可以准确建立待测器件的仿真模型，从而有效提升待测器件的仿真精度。
在一种可行的实施方式中，处理模块1401具体用于：
确定多个采样温度T 1、T 2、……、T n；
确定在每个采样温度下，所述待测器件的阻值与第一长度之间的函数关系，所述第一长度为所述待测器件在版图上的长度；
根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述第一电阻的方块电阻、所述第二电阻的方块电阻以及所述寄生电阻的阻值；
根据在所述每个采样温度下，所述第二电阻的方块电阻和所述寄生电阻的阻值，确定在所述每个采样温度下所述接触电阻的阻值。
在一种可行的实施方式中，处理模块1401具体用于：
在所述每个采样温度下，分别测量所述待测器件在对应相同宽度、不同的所述第一长度时的阻值，所述宽度为所述待测器件在版图上的宽度；
以所述第一长度为X轴，所述阻值为Y轴作图并进行线性拟合，确定在所述每个采样温度下，所述待测器件的阻值与所述第一长度在预设直角坐标系中对应的第一函数曲线。
在一种可行的实施方式中，处理模块1401具体用于：
根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述第一电阻的方块电阻；
根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述寄生电阻的阻值，其中，所述寄生电阻的阻值与所述第一长度不相关；
根据在所述每个采样温度下所述第一电阻的方块电阻，确定在所述每个采样温度下所述第二电阻的方块电阻。
在一种可行的实施方式中，处理模块1401具体用于：
根据在采样温度T i下，所述待测器件的阻值与所述第一长度在预设直角坐标系中对应的函数曲线L(T i)的斜率K(T i)，计算在所述采样温度T i下所述第一电阻的方块电阻Rs_pure(T i)：
Rs_pure(T i)＝K(T i)*W
其中，W表示所述待测器件在版图上的宽度，T i∈(T 1、T 2、……、T n)。
在一种可行的实施方式中，处理模块1401具体用于：
根据在采样温度T i下，所述待测器件的阻值与所述第一长度在预设直角坐标系中对应的函数曲线L(T i)的截距B(T i)，计算在所述采样温度T i下所述寄生电阻的阻值Rext(T i)：
Rext(T i)＝B(T i)/2
其中，T i∈(T 1、T 2、……、T n)。
在一种可行的实施方式中，处理模块1401具体用于：
将在采样温度T i下所述第一电阻的方块电阻Rs_pure(T i)确定为在采样温度下T i下所述第二电阻的方块电阻Rs_end(T i)；
其中，T i∈(T 1、T 2、……、T n)。
在一种可行的实施方式中，处理模块1401具体用于：
按照以下方式计算在采样温度下T i下，所述接触电阻的阻值Rlicon(T i)：
Rlicon(T i)＝Rext(T i)–Rs_end(T i)*L_end/W
其中，Rext(T i)表示在采样温度下T i下所述寄生电阻的阻值，Rs_end(T i)表示在采样温度下T i下所述第二电阻的方块电阻,L_end表示所述待测器件的接触端在版图上的长度，W表示所述待测器件在版图上的宽度，T i∈(T 1、T 2、……、T n)。
在一种可行的实施方式中，当在所述待测器件的一个接触端上所述接触插塞的个数N大于或等于2时，在采样温度下T i下单个所述接触插塞的阻值Rlicon’(T i)为：
Rlicon’(T i)＝Rlicon(T i)*N
在一种可行的实施方式中，计算模块1402具体用于：
按照以下方式确定所述第一电阻对应的电阻温度系数：
根据在所述每个采样温度T 1、T 2、……、T n下，所述第一电阻的方块电阻Rs_pure(T 1)、 Rs_pure(T 2)、……、Rs_pure(T n)，以采样温度T i与基准采样温度T j的差为X轴，以采样温度T i下所述第一电阻的方块电阻Rs_pure(T i)与所述基准采样温度T j下所述第一电阻的方块电阻Rs_pure(T j)的商为Y轴作图并进行线性拟合，确定所述第一电阻的电阻温度系数与环境温度的第二函数曲线,其中，T j∈(T 1、T 2、……、T n)；
根据所述第二函数曲线以及待测环境温度，确定所述第一电阻对应的电阻温度系数。
在一种可行的实施方式中，计算模块1402具体用于：按照以下方式计算所述第一电阻对应的电阻温度系数TC_Rpure(t)：
TC_Rpure(t)＝K 1*(t-T j)+C 1
其中，K 1为所述第二函数曲线的斜率，t表示所述待测环境温度，C 1表示所述第二函数曲线的截距。
在一种可行的实施方式中，计算模块1402具体用于按照以下方式确定所述接触电阻对应的电阻温度系数：
根据在所述每个采样温度T 1、T 2、……、T n下，所述接触电阻的电阻Rlicon(T 1)、Rlicon(T 2)、……、Rlicon(T n)，以采样温度T i与基准采样温度T j的差为X轴，以所述采样温度T i下所述接触电阻的电阻Rlicon(T i)与所述基准采样温度T j下所述接触电阻的电阻Rlicon(T j)的商为Y轴作图并进行线性拟合，确定所述接触电阻的电阻温度系数与环境温度的第三函数曲线,其中，T j∈(T 1、T 2、……、T n)；
根据所述第三函数曲线以及待测环境温度，确定所述接触电阻对应的电阻温度系数。
在一种可行的实施方式中，计算模块1402具体用于按照以下方式计算所述接触电阻对应的电阻温度系数TC_Rlicon(t)：
TC_Rlicon(t)＝K 2*(t-T j)+C 2
其中，K 2为所述第三函数曲线的斜率，t表示所述待测环境温度，C 2为所述第三函数曲线的截距。
需要说明的是，上述实施例中描述的处理模块1401、计算模块1402、仿真模块1403具体执行的内容可以参阅上述实施例中描述的器件仿真方法中的每个步骤，此处不做赘述。
进一步的，基于上述实施例中所描述的内容，本公开实施例中还提供了一种电子设备，该电子设备包括至少一个处理器和存储器；其中，存储器存储计算机执行指令；上述至少一个处理器执行存储器存储的计算机执行指令，以实现如上述实施例中描述的器件仿真方法中的每个步骤，具体可以参照上述实施例中的描述，此处不再赘述。
为了更好的理解本公开实施例，参照图15，图15为本公开实施例提供的一种电子设备的硬件结构示意图。
如图15所示，本实施例的电子设备15包括：处理器1501以及存储器1502；其中：
存储器1502，用于存储计算机执行指令；
处理器1501，用于执行存储器存储的计算机执行指令，可以实现如上述实施例中描述的器件仿真方法中的每个步骤，具体可以参照上述实施例中的描述，此处不再赘 述。
可选地，存储器1502既可以是独立的，也可以跟处理器1501集成在一起。
当存储器1502独立设置时，该设备还包括总线1503，用于连接所述存储器1502和处理器1501。
进一步的，基于上述实施例中所描述的内容，本公开实施例中还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，可以实现如上述实施例中描述的器件仿真方法中的每个步骤，具体可以参照上述实施例中的描述，此处不再赘述。
进一步的，基于上述实施例中所描述的内容，本公开实施例中还提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时，可以实现如上述实施例中描述的器件仿真方法中的每个步骤，具体可以参照上述实施例中的描述，此处不再赘述。
在本公开所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本公开每个实施例中的各功能模块可以集成在一个处理单元中，也可以是每个模块单独物理存在，也可以两个或两个以上模块集成在一个单元中。上述模块集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能模块的形式实现的集成的模块，可以存储在一个计算机可读取存储介质中。上述软件功能模块存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(英文：processor)执行本公开每个实施例所述方法的部分步骤。
应理解，上述处理器可以是中央处理单元(英文：Central Processing Unit，简称：CPU)，还可以是其他通用处理器、数字信号处理器(英文：Digital Signal Processor，简称：DSP)、专用集成电路(英文：Application Specific Integrated Circuit，简称：ASIC)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合公开所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。
存储器可能包含高速RAM存储器，也可能还包括非易失性存储NVM，例如至少一个磁盘存储器，还可以为U盘、移动硬盘、只读存储器、磁盘或光盘等。
总线可以是工业标准体系结构(Industry Standard Architecture，ISA)总线、外部设备互连(Peripheral Component，PCI)总线或扩展工业标准体系结构(Extended Industry  Standard Architecture，EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，本公开附图中的总线并不限定仅有一根总线或一种类型的总线。
上述存储介质可以是由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。存储介质可以是通用或专用计算机能够存取的任何可用介质。
一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于专用集成电路(Application Specific Integrated Circuits，简称：ASIC)中。当然，处理器和存储介质也可以作为分立组件存在于电子设备或主控设备中。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (30)

  1. 一种器件仿真方法，包括：
    建立待测器件的仿真模型，所述待测器件包括第一电阻和寄生电阻，所述寄生电阻包括第二电阻和接触电阻，所述第一电阻为所述待测器件的体电阻，所述第二电阻为所述待测器件的端电阻，所述接触电阻为所述待测器件上的接触插塞的等效电阻；
    确定所述第一电阻、所述第二电阻以及所述接触电阻对应的电阻温度系数，并将所述第一电阻、所述第二电阻以及所述接触电阻对应的电阻温度系数添加到所述仿真模型；
    根据所述仿真模型，进行通用模拟电路仿真器器件仿真。
  2. 根据权利要求1所述的方法，其中，所述建立待测器件的仿真模型，包括：
    确定多个采样温度T 1、T 2、……、T n；
    确定在每个采样温度下，所述待测器件的阻值与第一长度之间的函数关系，所述第一长度为所述待测器件在版图上的长度；
    根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述第一电阻的方块电阻、所述第二电阻的方块电阻以及所述寄生电阻的阻值；
    根据在所述每个采样温度下，所述第二电阻的方块电阻和所述寄生电阻的阻值，确定在所述每个采样温度下所述接触电阻的阻值。
  3. 根据权利要求2所述的方法，其中，所述确定在每个采样温度下，所述待测器件的阻值与第一长度之间的函数关系，包括：
    在所述每个采样温度下，分别测量所述待测器件在对应相同宽度、不同的所述第一长度时的阻值，所述宽度为所述待测器件在版图上的宽度；
    以所述第一长度为X轴，所述阻值为Y轴作图并进行线性拟合，确定在所述每个采样温度下，所述待测器件的阻值与所述第一长度在预设直角坐标系中对应的第一函数曲线。
  4. 根据权利要求3所述的方法，其中，所述根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述第一电阻的方块电阻、所述第二电阻的方块电阻以及所述寄生电阻的阻值，包括：
    根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述第一电阻的方块电阻；
    根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述寄生电阻的阻值，其中，所述寄生电阻的阻值与所述第一长度不相关；
    根据在所述每个采样温度下所述第一电阻的方块电阻，确定在所述每个采样温度下所述第二电阻的方块电阻。
  5. 根据权利要求4所述的方法，其中，所述根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述第一电阻的方块电阻，包括：
    根据在采样温度T i下，所述待测器件的阻值与所述第一长度在预设直角坐标系中对应的函数曲线L(T i)的斜率K(T i)，计算在所述采样温度T i下所述第一电阻的方块电阻Rs_pure(T i)：
    Rs_pure(T i)＝K(T i)*W
    其中，W表示所述待测器件在版图上的宽度，T i∈(T 1、T 2、……、T n)。
  6. 根据权利要求4所述的方法，其中，所述根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述寄生电阻的阻值，包括：
    根据在采样温度T i下，所述待测器件的阻值与所述第一长度在预设直角坐标系中对应的函数曲线L(T i)的截距B(T i)，计算在所述采样温度T i下所述寄生电阻的阻值Rext(T i)：
    Rext(T i)＝B(T i)/2
    其中，T i∈(T 1、T 2、……、T n)。
  7. 根据权利要求4所述的方法，其中，所述根据在所述每个采样温度下所述第一电阻的方块电阻，确定在所述每个采样温度下所述第二电阻的方块电阻，包括：
    将在采样温度T i下所述第一电阻的方块电阻Rs_pure(T i)确定为在采样温度下T i下所述第二电阻的方块电阻Rs_end(T i)；
    其中，T i∈(T 1、T 2、……、T n)。
  8. 根据权利要求2所述的方法，其中，所述根据在所述每个采样温度下，所述第二电阻的方块电阻和所述寄生电阻的阻值，确定在所述每个采样温度下，所述接触电阻的阻值，包括：
    按照以下方式计算在采样温度下T i下，所述接触电阻的阻值Rlicon(T i)：
    Rlicon(T i)＝Rext(T i)–Rs_end(T i)*L_end/W
    其中，Rext(T i)表示在采样温度下T i下所述寄生电阻的阻值，Rs_end(T i)表示在采样温度下T i下所述第二电阻的方块电阻，L_end表示所述待测器件的接触端在版图上的长度，W表示所述待测器件在版图上的宽度，T i∈(T 1、T 2、……、T n)。
  9. 根据权利要求8所述的方法，其中，当在所述待测器件的一个接触端上所述接触插塞的个数N大于或等于2时，在采样温度下T i下单个所述接触插塞的阻值Rlicon’(T i)为：
    Rlicon’(T i)＝Rlicon(T i)*N。
  10. 根据权利要求8所述的方法，其中，按照以下方式确定所述第一电阻对应的电阻温度系数：
    根据在所述每个采样温度T 1、T 2、……、T n下，所述第一电阻的方块电阻Rs_pure(T 1)、Rs_pure(T 2)、……、Rs_pure(T n)，以采样温度T i与基准采样温度T j的差为X轴，以采样温度T i下所述第一电阻的方块电阻Rs_pure(T i)与所述基准采样温度T j下所述第一电阻的方块电阻Rs_pure(T j)的商为Y轴作图并进行线性拟合，确定所述第一电阻的电阻温度系数与环境温度的第二函数曲线,其中，T j∈(T 1、T 2、……、T n)；
    根据所述第二函数曲线以及待测环境温度，确定所述第一电阻对应的电阻温度系数。
  11. 根据权利要求10所述的方法，其中，所述根据所述第二函数曲线以及待测环境温度，确定所述第一电阻对应的电阻温度系数，包括：
    按照以下方式计算所述第一电阻对应的电阻温度系数TC_Rpure(t)：
    TC_Rpure(t)＝K 1*(t-T j)+C 1
    其中，K 1为所述第二函数曲线的斜率，t表示所述待测环境温度，C 1表示所述第二函数曲线的截距。
  12. 根据权利要求11所述的方法，其中，所述第一电阻对应的电阻温度系数与所述第二电阻对应的电阻温度系数相同。
  13. 根据权利要求8所述的方法，其中，按照以下方式确定所述接触电阻对应的电阻温度系数：
    根据在所述每个采样温度T 1、T 2、……、T n下，所述接触电阻的电阻Rlicon(T 1)、Rlicon(T 2)、……、Rlicon(T n)，以采样温度T i与基准采样温度T j的差为X轴，以所述采样温度T i下所述接触电阻的电阻Rlicon(T i)与所述基准采样温度T j下所述接触电阻的电阻Rlicon(T j)的商为Y轴作图并进行线性拟合，确定所述接触电阻的电阻温度系数与环境温度的第三函数曲线,其中，T j∈(T 1、T 2、……、T n)；
    根据所述第三函数曲线以及待测环境温度，确定所述接触电阻对应的电阻温度系数。
  14. 根据权利要求13所述的方法，其中，所述根据所述第三函数曲线以及待测环境温度，确定所述接触电阻对应的电阻温度系数，包括：
    按照以下方式计算所述接触电阻对应的电阻温度系数TC_Rlicon(t)：
    TC_Rlicon(t)＝K 2*(t-T j)+C 2
    其中，K 2为所述第三函数曲线的斜率，t表示所述待测环境温度，C 2为所述第三函数曲线的截距。
  15. 一种器件仿真装置，所述装置包括：
    处理模块，用于建立待测器件的仿真模型，所述待测器件包括第一电阻和寄生电阻，所述寄生电阻包括第二电阻和接触电阻，所述第一电阻为所述待测器件的体电阻，所述第二电阻为所述待测器件的端电阻，所述接触电阻为所述待测器件上的接触插塞的等效电阻；
    计算模块，用于确定所述第一电阻、所述第二电阻以及所述接触电阻对应的电阻温度系数，并将所述第一电阻、所述第二电阻以及所述接触电阻对应的电阻温度系数添加到所述仿真模型；
    仿真模块，用于根据所述仿真模型，进行通用模拟电路仿真器器件仿真。
  16. 根据权利要求15所述的装置，其中，所述处理模块具体用于：
    确定多个采样温度T 1、T 2、……、T n；
    确定在每个采样温度下，所述待测器件的阻值与第一长度之间的函数关系，所述第一长度为所述待测器件在版图上的长度；
    根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述第一电阻的方块电阻、所述第二电阻的方块电阻以及所述寄生电阻的阻值；
    根据在所述每个采样温度下，所述第二电阻的方块电阻和所述寄生电阻的阻值，确定在所述每个采样温度下所述接触电阻的阻值。
  17. 根据权利要求16所述的装置，其中，所述处理模块具体用于：
    在所述每个采样温度下，分别测量所述待测器件在对应相同宽度、不同的所述第一长度时的阻值，所述宽度为所述待测器件在版图上的宽度；
    以所述第一长度为X轴，所述阻值为Y轴作图并进行线性拟合，确定在所述每个采样温度下，所述待测器件的阻值与所述第一长度在预设直角坐标系中对应的第一函数曲线。
  18. 根据权利要求17所述的装置，其中，所述处理模块具体用于：
    根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述第一电阻的方块电阻；
    根据在所述每个采样温度下，所述待测器件的阻值与所述第一长度之间的函数关系，确定在所述每个采样温度下，所述寄生电阻的阻值，其中，所述寄生电阻的阻值与所述第一长度不相关；
    根据在所述每个采样温度下所述第一电阻的方块电阻，确定在所述每个采样温度下所述第二电阻的方块电阻。
  19. 根据权利要求18所述的装置，其中，所述处理模块具体用于：
    根据在采样温度T i下，所述待测器件的阻值与所述第一长度在预设直角坐标系中对应的函数曲线L(T i)的斜率K(T i)，计算在所述采样温度T i下所述第一电阻的方块电阻Rs_pure(T i)：
    Rs_pure(T i)＝K(T i)*W
    其中，W表示所述待测器件在版图上的宽度，T i∈(T 1、T 2、……、T n)。
  20. 根据权利要求18所述的装置，其中，所述处理模块具体用于：
    根据在采样温度T i下，所述待测器件的阻值与所述第一长度在预设直角坐标系中对应的函数曲线L(T i)的截距B(T i)，计算在所述采样温度T i下所述寄生电阻的阻值Rext(T i)：
    Rext(T i)＝B(T i)/2
    其中，T i∈(T 1、T 2、……、T n)。
  21. 根据权利要求18所述的装置，其中，所述处理模块具体用于：
    将在采样温度T i下所述第一电阻的方块电阻Rs_pure(T i)确定为在采样温度下T i下所述第二电阻的方块电阻Rs_end(T i)；
    其中，T i∈(T 1、T 2、……、T n)。
  22. 根据权利要求16所述的装置，其中，所述处理模块具体用于：
    按照以下方式计算在采样温度下T i下，所述接触电阻的阻值Rlicon(T i)：
    Rlicon(T i)＝Rext(T i)–Rs_end(T i)*L_end/W
    其中，Rext(T i)表示在采样温度下T i下所述寄生电阻的阻值，Rs_end(T i)表示在采样温度下T i下所述第二电阻的方块电阻，L_end表示所述待测器件的接触端在版图上的长度，W表示所述待测器件在版图上的宽度，T i∈(T 1、T 2、……、T n)。
  23. 根据权利要求22所述的装置，其中，当在所述待测器件的一个接触端上所述 接触插塞的个数N大于或等于2时，在采样温度下T i下单个所述接触插塞的阻值Rlicon’(T i)为：
    Rlicon’(T i)＝Rlicon(T i)*N。
  24. 根据权利要求22所述的装置，其中，所述计算模块具体用于：
    按照以下方式确定所述第一电阻对应的电阻温度系数：
    根据在所述每个采样温度T 1、T 2、……、T n下，所述第一电阻的方块电阻Rs_pure(T 1)、Rs_pure(T 2)、……、Rs_pure(T n)，以采样温度T i与基准采样温度T j的差为X轴，以采样温度T i下所述第一电阻的方块电阻Rs_pure(T i)与所述基准采样温度T j下所述第一电阻的方块电阻Rs_pure(T j)的商为Y轴作图并进行线性拟合，确定所述第一电阻的电阻温度系数与环境温度的第二函数曲线,其中，T j∈(T 1、T 2、……、T n)；
    根据所述第二函数曲线以及待测环境温度，确定所述第一电阻对应的电阻温度系数。
  25. 根据权利要求24所述的装置，其中，所述计算模块具体用于：
    按照以下方式计算所述第一电阻对应的电阻温度系数TC_Rpure(t)：
    TC_Rpure(t)＝K 1*(t-T j)+C 1
    其中，K 1为所述第二函数曲线的斜率，t表示所述待测环境温度，C 1表示所述第二函数曲线的截距。
  26. 根据权利要求25所述的装置，其中，所述第一电阻对应的电阻温度系数与所述第二电阻对应的电阻温度系数相同。
  27. 根据权利要求22所述的装置，其中，所述计算模块具体用于：
    按照以下方式确定所述接触电阻对应的电阻温度系数：
    根据在所述每个采样温度T 1、T 2、……、T n下，所述接触电阻的电阻Rlicon(T 1)、Rlicon(T 2)、……、Rlicon(T n)，以采样温度T i与基准采样温度T j的差为X轴，以所述采样温度T i下所述接触电阻的电阻Rlicon(T i)与所述基准采样温度T j下所述接触电阻的电阻Rlicon(T j)的商为Y轴作图并进行线性拟合，确定所述接触电阻的电阻温度系数与环境温度的第三函数曲线,其中，T j∈(T 1、T 2、……、T n)；
    根据所述第三函数曲线以及待测环境温度，确定所述接触电阻对应的电阻温度系数。
  28. 根据权利要求27所述的装置，其中，所述计算模块具体用于：
    按照以下方式计算所述接触电阻对应的电阻温度系数TC_Rlicon(t)：
    TC_Rlicon(t)＝K 2*(t-T j)+C 2
    其中，K 2为所述第三函数曲线的斜率，t表示所述待测环境温度，C 2为所述第三函数曲线的截距。
  29. 一种电子设备，包括：至少一个处理器和存储器；
    所述存储器存储计算机执行指令；
    所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如权利要求1至14任一项所述的器件仿真方法。
  30. 一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指 令，当处理器执行所述计算机执行指令时，实现如权利要求1至14任一项所述的器件仿真方法。
PCT/CN2022/078551 2022-01-06 2022-03-01 器件仿真方法及设备 Ceased WO2023130552A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/825,235 US20230214569A1 (en) 2022-01-06 2022-05-26 Method and apparatus for device simulation

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210014158.9 2022-01-06
CN202210014158.9A CN116451616A (zh) 2022-01-06 2022-01-06 器件仿真方法及设备

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/825,235 Continuation US20230214569A1 (en) 2022-01-06 2022-05-26 Method and apparatus for device simulation

Publications (1)

Publication Number Publication Date
WO2023130552A1 true WO2023130552A1 (zh) 2023-07-13

Family

ID=87072984

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/078551 Ceased WO2023130552A1 (zh) 2022-01-06 2022-03-01 器件仿真方法及设备

Country Status (2)

Country Link
CN (1) CN116451616A (zh)
WO (1) WO2023130552A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020116691A1 (en) * 2000-04-28 2002-08-22 Trw, Inc. Semi-physical modeling of HEMT high frequency noise equivalent circuit models
US20110066410A1 (en) * 2009-09-17 2011-03-17 Renesas Electronics Corporation Circuit simulation method
CN105095537A (zh) * 2014-05-08 2015-11-25 无锡华润上华半导体有限公司 高压器件的仿真模型和高压器件仿真模型的建模方法
CN108875192A (zh) * 2018-06-11 2018-11-23 北京航空航天大学 一种典型cmos器件极限低温特性仿真方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020116691A1 (en) * 2000-04-28 2002-08-22 Trw, Inc. Semi-physical modeling of HEMT high frequency noise equivalent circuit models
US20110066410A1 (en) * 2009-09-17 2011-03-17 Renesas Electronics Corporation Circuit simulation method
CN105095537A (zh) * 2014-05-08 2015-11-25 无锡华润上华半导体有限公司 高压器件的仿真模型和高压器件仿真模型的建模方法
CN108875192A (zh) * 2018-06-11 2018-11-23 北京航空航天大学 一种典型cmos器件极限低温特性仿真方法

Also Published As

Publication number Publication date
CN116451616A (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
CN110286345B (zh) 一种矢量网络分析仪在片s参数的校准方法、系统及设备
CN115372775B (zh) 接触电阻的测试方法及设备
US10846451B1 (en) Methods of modelling irregular shaped transistor devices in circuit simulation
US11703531B2 (en) Contact resistor test method and device
CN100433020C (zh) 集成电路中提取筛选的互连线路的寄生电阻电容的方法与系统
CN119272690B (zh) 电路仿真模型的生成方法、电子设备及存储介质
CN112098791A (zh) 在片校准件模型及在片校准件模型中参数确定的方法
CN114460368B (zh) 接触电阻的测试方法与装置
CN103810316B (zh) 降低寄生失配的方法
CN114117999A (zh) 一种互连线数学模型的降阶方法、装置、电子设备及存储介质
JP4608179B2 (ja) Ｍｏｓｆｅｔの等価回路モデルの容量パラメータ算出方法
WO2023130552A1 (zh) 器件仿真方法及设备
CN113449422B (zh) 处理测试数据的方法、装置、设备及存储介质
CN116451404A (zh) 器件仿真方法及设备
CN112698154B (zh) 基于状态估计残差比较的配电网故障定位方法、设备及系统
US20230214569A1 (en) Method and apparatus for device simulation
CN102521447B (zh) 基于二进制组合的毫米波场效应晶体管参数化建模方法
CN112861297B (zh) Mos晶体管特征提取方法、装置、介质及电子设备
CN114446378A (zh) 寄生电容的检测方法、存储器和可读存储介质
CN111916444A (zh) 用于指状结构鳍式场效应晶体管的电性解析版图
CN108877526A (zh) 一种显示面板及弯折区域弯折程度的检测方法
US11719730B2 (en) Test method and device for contact resistor
US8893064B1 (en) System and method for determining merged resistance values for same-type terminals in a complex semiconductor structure
CN115659878B (zh) 场效应管器件模型的生成方法、装置、设备和介质
CN115774975B (zh) Lod效应模型的优化方法、集成电路的制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22918019

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22918019

Country of ref document: EP

Kind code of ref document: A1