WO2023085263A1 - 積層セラミックコンデンサ及びバンプ製造用ペースト - Google Patents

積層セラミックコンデンサ及びバンプ製造用ペースト Download PDF

Info

Publication number
WO2023085263A1
WO2023085263A1 PCT/JP2022/041547 JP2022041547W WO2023085263A1 WO 2023085263 A1 WO2023085263 A1 WO 2023085263A1 JP 2022041547 W JP2022041547 W JP 2022041547W WO 2023085263 A1 WO2023085263 A1 WO 2023085263A1
Authority
WO
WIPO (PCT)
Prior art keywords
bump
ceramic capacitor
electrode layer
nickel
volume
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2022/041547
Other languages
English (en)
French (fr)
Inventor
孝太 善哉
教子 山本
祐輔 鎌田
忍 筑摩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2023559637A priority Critical patent/JP7647920B2/ja
Publication of WO2023085263A1 publication Critical patent/WO2023085263A1/ja
Priority to US18/637,603 priority patent/US12597564B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/02—Printing inks
    • C09D11/03—Printing inks characterised by features other than the chemical nature of the binder
    • C09D11/037—Printing inks characterised by features other than the chemical nature of the binder characterised by the pigment
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/02—Printing inks
    • C09D11/10—Printing inks based on artificial resins
    • C09D11/102—Printing inks based on artificial resins containing macromolecular compounds obtained by reactions other than those only involving unsaturated carbon-to-carbon bonds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D11/00—Inks
    • C09D11/52—Electrically conductive inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Definitions

  • the present invention relates to a multilayer ceramic capacitor and paste for manufacturing bumps.
  • a multilayer ceramic capacitor has an inner layer portion in which dielectric layers and internal electrodes are alternately stacked. Then, dielectric layers as outer layers are arranged on the upper and lower portions of the inner layer to form a rectangular parallelepiped laminate, and external electrodes are provided on both longitudinal end faces of the laminate to form a capacitor body. be done. Furthermore, in order to suppress the occurrence of so-called “squealing", there is known a multilayer ceramic capacitor provided with bumps formed so as to cover a part of the external electrodes on the board mounted side of the capacitor body (Patent Document 1).
  • Solder is used when attaching a multilayer ceramic capacitor with bumps to a substrate.
  • the solder forms a fillet along the side surface of the bump and reaches the capacitor main body, noise is likely to be transmitted to the substrate, and the effect of preventing noise is reduced.
  • An object of the present invention is to provide a multilayer ceramic capacitor and a paste for manufacturing bumps that can improve the effect of preventing noise.
  • the present invention provides a laminate in which dielectric layers and internal electrode layers are alternately laminated; Disposed on each of the end faces and provided on the end face sides of the two main faces provided on both ends of the laminate in the stacking direction and on both ends in the width direction intersecting the stacking direction and the length direction an external electrode layer covering the end surfaces of two side surfaces and including a base electrode layer connected to the internal electrode layers; and bumps containing a resin and a metal arranged with the base electrode layer covering the main surface side interposed therebetween, the bumps being arranged in the length direction, respectively.
  • a laminated ceramic capacitor in which a side end face portion near the end face of the bump protrudes outward in the lamination direction than the central portion of the bump.
  • the present invention includes 86.5% by weight or more and 94.1% by weight or less of metal powder containing any of silver, copper or nickel and having a median diameter D50 of 2 ⁇ m or more and 10 ⁇ m, 1.13% to 6.38% by weight of epoxy resin, 0.90% to 5.06% by weight of phenolic resin, 0.0113% to 0.0638% by weight of imidazole, and solvent and 1.48% by weight or more and 3.85% by weight or less of a total of 100%.
  • FIG. 1 is a schematic perspective view of a laminated ceramic capacitor 1 of an embodiment
  • FIG. FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor 1 of the embodiment taken along line II-II in FIG. 1
  • FIG. 2 is a cross-sectional view along line III-III in FIG. 1 of the multilayer ceramic capacitor 1 of the embodiment
  • 4 is a flow chart for explaining a method for manufacturing the multilayer ceramic capacitor 1.
  • FIG. It is a figure explaining laminated body manufacturing process S1, base electrode layer formation process S2, and 1st plating layer formation process S3. It is a figure explaining bump arrangement process S4 and 2nd plating layer formation process S5.
  • FIG. 1 is a schematic perspective view of a laminated ceramic capacitor 1 of an embodiment.
  • FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor 1 of the embodiment taken along line II-II in FIG.
  • FIG. 3 is a cross-sectional view of the multilayer ceramic capacitor 1 of the embodiment taken along line III-III in FIG.
  • the multilayer ceramic capacitor 1 has a substantially rectangular parallelepiped shape, and includes a capacitor body 1A including a laminate 2 and a pair of external electrode layers 3 provided at both ends of the laminate 2, and bumps 4 attached to the capacitor body 1A. Prepare.
  • the laminate 2 also includes an inner layer portion 11 including a plurality of sets of dielectric layers 14 and internal electrode layers 15 .
  • the direction in which the pair of external electrode layers 3 are provided in the multilayer ceramic capacitor 1 is defined as the length direction L as a term that indicates the orientation of the multilayer ceramic capacitor 1 .
  • the direction in which the dielectric layers 14 and the internal electrode layers 15 are stacked is defined as a stacking direction T.
  • a direction crossing both the length direction L and the stacking direction T is defined as a width direction W.
  • the width direction W is orthogonal to both the length direction L and the stacking direction T.
  • FIG. 2 is a cross section passing through the center in the width direction W of the multilayer ceramic capacitor 1 and extending in the length direction L and the stacking direction T.
  • a pair of outer surfaces facing in the lamination direction T are defined as a first main surface A1 and a second main surface A2
  • a pair of outer surfaces facing in the width direction W are defined as a first main surface A1 and a second main surface A2.
  • a pair of outer surfaces opposed to each other in the length direction L are defined as a first end surface C1 and a second end surface C2.
  • the main surface A when it is not necessary to distinguish between the first main surface A1 and the second main surface A2, they are collectively referred to as the main surface A, and the first side surface B1 and the second side surface B2 need to be specifically distinguished. If not, they will be collectively referred to as the side surface B, and the first end surface C1 and the second end surface C2 will be collectively described as the end surface C unless it is necessary to distinguish them.
  • the laminate 2 has rounded ridges R1 including corners.
  • the ridgeline portion R1 is a portion where two surfaces of the laminate 2, that is, the main surface A and the side surface B, the main surface A and the end surface C, or the side surface B and the end surface C intersect.
  • the laminate 2 includes a laminate main body 10 including an inner layer portion 11 and outer layer portions 12 arranged on both sides of the inner layer portion 11 in the lamination direction T, and side portions provided on both sides in the width direction W of the laminate main body 10. and a gap portion 16 .
  • the inner layer portion 11 includes a plurality of sets of dielectric layers 14 and internal electrode layers 15 alternately laminated along the lamination direction T. As shown in FIG.
  • Dielectric layer 14 is made of a ceramic material.
  • the ceramic material for example, a dielectric ceramic containing BaTiO 3 as a main component is used.
  • the internal electrode layers 15 include a plurality of first internal electrode layers 15a and a plurality of second internal electrode layers 15b.
  • the first internal electrode layers 15a and the second internal electrode layers 15b are alternately arranged.
  • the first internal electrode layer 15a includes a first facing portion 152a facing the second internal electrode layer 15b, and a first lead portion 151a drawn from the first facing portion 152a toward the first end surface C1. An end portion of the first lead-out portion 151a is exposed on the first end surface C1 and electrically connected to a first external electrode layer 3a, which will be described later.
  • the second internal electrode layer 15b includes a second facing portion 152b facing the first internal electrode layer 15a, and a second lead portion 151b drawn out from the second facing portion 152b to the second end surface C2. An end portion of the second lead portion 151b is electrically connected to a second external electrode layer 3b, which will be described later. Electric charges are accumulated in the first facing portion 152a of the first internal electrode layer 15a and the second facing portion 152b of the second internal electrode layer 15b.
  • the internal electrode layers 15 are made of metal materials such as nickel (Ni), copper (Cu), silver (Ag), palladium (Pd), silver-palladium (Ag—Pd) alloy, and gold (Au). It is preferable that metal materials such as nickel (Ni), copper (Cu), silver (Ag), palladium (Pd), silver-palladium (Ag—Pd) alloy, and gold (Au). It is preferable that metal materials such as nickel (Ni), copper (Cu), silver (Ag), palladium (Pd), silver-palladium (Ag—Pd) alloy, and gold (Au). It is preferable that
  • the outer layer portion 12 is made of the same material as the dielectric layer 14 of the inner layer portion 11 .
  • the side gap portion 16 includes a first side gap portion 16a provided on the side surface B of the laminate body 10 and a second side gap portion 16b provided on the second side surface B2 side of the laminate body 10. .
  • Side gap portion 16 is made of the same material as dielectric layer 14 .
  • the external electrode layer 3 includes a first external electrode layer 3a provided on the first end surface C1 and a second external electrode layer 3b provided on the second end surface C2.
  • the external electrode layer 3 covers not only the end surface C, but also the main surface A and part of the side surface B on the end surface C side.
  • the end of the first lead-out portion 151a of the first internal electrode layer 15a is exposed on the first end surface C1 and electrically connected to the first external electrode layer 3a.
  • the end of the second lead-out portion 151b of the second internal electrode layer 15b is exposed on the second end surface C2 and electrically connected to the second external electrode layer 3b.
  • a plurality of capacitor elements are electrically connected in parallel between the first external electrode layer 3a and the second external electrode layer 3b.
  • the external electrode layer 3 includes, for example, a base electrode layer 30, a first plating layer 31, and a second plating layer 32.
  • the base electrode layer 30 for example, conductive metals such as copper, nickel, silver, palladium, silver-palladium alloy, and gold can be used. Further, the underlying electrode layer 30 of the embodiment contains glass.
  • the first plating layer 31 includes a first nickel plating layer 31a arranged on the outer periphery of the base electrode layer 30 and a first tin plating layer 31b arranged on the outer periphery of the first nickel plating layer 31a.
  • the second plating layer 32 includes a second nickel plating layer 32a arranged on the outer periphery of the first tin plating layer 31b and a second tin plating layer 32b arranged on the outer periphery of the second nickel plating layer 32a.
  • the second plating layer 32 is arranged on the periphery of the bumps 4 in the portions where the bumps 4 extending next are arranged.
  • the bump 4 includes a pair of first bump 4a and second bump 4b.
  • the first bumps 4a are arranged on one end face C1 side in the length direction L on the side of the second main surface A2, which is the board mounting surface of the capacitor body 1A, and the second bumps 4b are arranged on the other end face C2 side. It is As shown in FIG. 2, the first bump 4a and the second bump 4b are located at substantially line-symmetrical positions with respect to a center line extending in the width direction W and passing through the center in the length direction L. Distance, spaced apart.
  • the bumps 4 are arranged on the second main surface A2 side of the capacitor main body 1A with the external electrode layer 3 extending to the second main surface A2 side interposed therebetween.
  • the bump 4 extends not only from the base electrode layer 30, the first nickel plating layer 31a, and the first tin plating layer 31b on the second main surface A2, but also from the outer layer portion 12 of the laminate 2. It also has parts that are in direct contact.
  • the second nickel-plated layer 32a and the second tin-plated layer 32b are arranged on the outer periphery of the first tin-plated layer 31b in the portion where the bumps 4 are not arranged in the capacitor body 1A, but the bumps 4 are arranged. It is arranged on the outer circumference of the bump 4 at the portion where it is located.
  • a central portion 42 in the length direction L of each bump 4 is recessed. That is, in the longitudinal direction L, the end surface side portion 41 of the bump 4 near the end surface C on which the bump 4 is arranged is located outside the stacking direction T, which is lower than the central portion 42 of the bump 4 in the drawing. protrudes to In addition, in the longitudinal direction L, the end portion 45 of the bump 4 on the side opposite to the end surface C on which the bump 4 is arranged protrudes from the central portion 42 to the outside in the stacking direction T, which is downward in the figure. ing.
  • the central portion 42a in the length direction L of the bump 4a is recessed.
  • an end surface side portion 41a close to the end surface C1 on which the bump 4a is arranged protrudes outward in the stacking direction T downward in the drawing from the central portion 42a of the bump 4a.
  • the end 45a on the side opposite to the end face C on which the bump 4a is arranged protrudes from the central portion 42 to the outside in the stacking direction T, which is downward in the figure. .
  • the central portion 42b in the length direction L of the bump 4b is recessed.
  • the end surface side portion 41b near the end surface C2 on the side where the bump 4b is arranged protrudes outward in the stacking direction T downward in the figure from the central portion 42b of the bump 4b in the length direction L.
  • an end portion 45b on the side opposite to the end surface C on which the bump 4b is arranged protrudes from the central portion 42 to the outside in the stacking direction T, which is downward in the figure. .
  • the thickness difference T1 (the distance in the stacking direction T) between the end surface side portion 41 and the central portion 42 in the stacking direction T is between 5% and 30% of the thickness T2 of the bump 4 in the stacking direction T in the end surface side portion 41. is.
  • the bump 4 contains a plurality of metal powders M, for example, as shown in FIG. 2, and in the cross section of FIG. is preferably the metal powder M.
  • the metal powder M contains any one of silver, copper, and nickel. Copper includes being coated with silver, and alloys of copper and nickel also include being coated with silver.
  • the metal powder M also includes tin metal powder.
  • the metal powder M has a median diameter D50 of 2 ⁇ m or more and 10 ⁇ m or less. The median diameter D50 is the diameter at which the larger side and the smaller side are equal when the metal powder M is divided into two according to the size of the diameter. In addition, the metal powder M does not have to contain the metal powder of tin. Note that the type of metal is detected using WDX, EDX, or the like.
  • the bumps 4 are composed of 86.5% to 94.1% by weight of metal powder M containing any of silver, copper, and nickel and having a median diameter D50 of 2 to 10 ⁇ m, and an epoxy resin. 1.13% to 6.38% by weight, 0.90% to 5.06% by weight of phenolic resin, 0.0113% to 0.0638% by weight of imidazole, and 1.48% of solvent It is produced from a paste containing 100% by weight or more and 3.85% by weight or less.
  • the bump 4 is composed of 45.3% to 64.9% by volume of metal powder containing any of silver, copper, and nickel and having a median diameter D50 of 2 to 10 ⁇ m, and an epoxy resin. 5.94% by volume or more and 25.5% by volume or less, 4.56% by volume or more and 19.5% by volume or less of phenolic resin, 0.0621% by volume or more and 0.266% by volume or less of imidazole, and a solvent It is produced from a paste containing 8.31% by volume or more and 24.5% by volume or less so that the total is 100%.
  • FIG. 4 is a flow chart for explaining the manufacturing method of the multilayer ceramic capacitor 1.
  • the manufacturing method of the multilayer ceramic capacitor 1 includes a laminate manufacturing step S1, a base electrode layer forming step S2, a first plated layer forming step S3, a bump arrangement step S4, and a second plated layer forming step S5.
  • FIG. 5 is a diagram illustrating the laminate manufacturing step S1, the base electrode layer forming step S2, and the first plated layer forming step S3.
  • FIG. 6 is a diagram for explaining the bump arrangement step S4 and the second plating layer formation step S5.
  • Laminate manufacturing step S1 A ceramic slurry containing ceramic powder, a binder and a solvent is formed into a sheet on the periphery of a carrier film using a die coater, gravure coater, micro gravure coater or the like to fabricate a lamination ceramic green sheet 101 that will become the dielectric layer 14 .
  • a conductor paste is printed on the ceramic green sheets 101 for lamination in a belt shape by screen printing, ink jet printing, gravure printing, or the like, and the conductive patterns 102 to be the internal electrode layers 15 are printed on the surfaces of the ceramic green sheets 101 for lamination.
  • a printed material sheet 103 is produced.
  • a plurality of conductive patterns 102 are arranged so that the conductive patterns 102 face the same direction and the conductive patterns 102 are shifted by half a pitch in the width direction between the adjacent material sheets 103.
  • the material sheets 103 are stacked.
  • the outer layer ceramic green sheets 112 to be the outer layer 12 are stacked on both sides of the laminated material sheet 103 .
  • a plurality of stacked material sheets 103 and ceramic green sheets 112 for outer layer portions are thermocompressed to create a mother block 110 shown in FIG. 5(b).
  • the mother block 110 is cut along the cutting line X shown in FIG. 5(b) and the cutting line Y intersecting the cutting line X to manufacture a plurality of laminates 2 shown in FIG. 5(c).
  • the base electrode layer 30 is formed by applying and baking a conductive paste containing a conductive metal to the end face C of the laminate 2 .
  • the base electrode layer 30 is formed so as to extend not only to the end surfaces C on both sides of the multilayer body 2 but also to the main surface A and the side surface B of the multilayer body 2 so as to cover a part of the main surface A on the end surface C side.
  • a paste 44 for manufacturing bumps which is a material for bumps, is prepared.
  • the bump manufacturing paste 44 contains 86.5% by weight or more and 94.1% by weight or less of the metal powder M containing silver, copper, or nickel and having a median diameter D50 of 2 or more and 10 ⁇ m, expressed in weight %.
  • 1.13% to 6.38% by weight of epoxy resin, 0.90% to 5.06% by weight of phenolic resin, 0.0113% to 0.0638% by weight of imidazole, and a solvent 1.48% by weight or more and 3.85% by weight or less are included so that the total is 100%.
  • the bump manufacturing paste 44 contains 45.3% to 64.9% by volume of metal powder containing any of silver, copper, and nickel and having a median diameter D50 of 2 to 10 ⁇ m in volume %. , 5.94% by volume or more and 25.5% by volume or less of epoxy resin, 4.56% by volume or more and 19.5% by volume or less of phenol resin, and 0.0621% by volume or more and 0.266% by volume or less of imidazole. , 8.31% by volume or more and 24.5% by volume or less of a solvent, so that the total is 100%.
  • the solvent is, for example, diethylene glycol monobutyl ether, diethylene glycol monoethyl ether, or diethylene glycol monomethyl ether.
  • the metal powder M contains either silver, copper, or nickel, and is a metal powder of copper or an alloy powder of copper and nickel coated with silver.
  • the metal powder M also includes tin metal powder.
  • the metal powder M has a median diameter D50 of 2 to 10 ⁇ m.
  • a holding substrate 40 as shown in FIG. 6 is used for forming the bumps 4, for example, a holding substrate 40 as shown in FIG. 6 is used.
  • the holding substrate 40 is formed with a convex portion 43 at a position where the bump manufacturing paste 44 is to be arranged and which will become the central portion 42 .
  • a bump manufacturing paste 44 is placed on the holding substrate 40 by a screen printing method, a dispensing method, or the like. Then, as shown in FIG. 6A, since the convex portion 43 is formed, the bump manufacturing paste 44 has a shape in which the central portion 42 in the length direction L is recessed more than the end face side portion 41 on the end face C side. becomes.
  • the end surface side portion 41 on the side of the end surface C in the length direction L is lower than the central portion 42 located on the center side in the length direction L of the end surface side portion 41 in the figure. It has a shape that protrudes outward in the stacking direction T. As shown in FIG.
  • the capacitor body 1A is mounted on the outer circumference of the holding substrate 40 with the second main surface A2 facing the holding substrate 40. As shown in FIG. At this time, the external electrode layer 3 of the capacitor body 1A and the bump manufacturing paste 44 are aligned, and the bump manufacturing paste 44 adheres to the capacitor body 1A.
  • the heating process is carried out.
  • at least a portion of the metal in the paste forms an intermetallic compound and hardens to form bumps 4 bonded to capacitor main body 1A and external electrode layer 3 .
  • the capacitor body 1A is separated from the holding substrate 40 together with the bumps 4, resulting in the state shown in FIG. 6(c).
  • a second nickel plating layer 32a is formed on the portion of the capacitor body 1A where the first tin plating layer 31b is exposed and on the outer circumference of the bump 4, and a second tin plating layer is formed on the outer circumference of the second nickel plating layer 32a. 32b.
  • the laminated ceramic capacitor 1 is manufactured through the above steps.
  • solder is used when the multilayer ceramic capacitor is mounted on the substrate. Solder is placed between the substrate terminals and the bumps 4 . After that, the solder is heated and melted in order to fix the laminated ceramic capacitor 1 to the substrate. A portion of the melted solder wraps around the end face C. As shown in FIG. Solder that has flowed into the end face C may wet up until the inner layer portion 11 exists. In this case, the vibration generated in the inner layer portion 11 of the multilayer ceramic capacitor 1 is transmitted from the solder to the substrate, so there is a possibility that the squealing prevention effect of the bumps 4 will be reduced.
  • each of the bumps 4 has an end surface side portion 41 closer to the end surface C on the side where the bump 4 is arranged in the length direction L, and the central portion 42 of the bump 4 is located outside in the stacking direction T. protrudes to
  • the bumps 4 are formed outside the first plating layer 31 . Therefore, for example, by using an existing multilayer ceramic capacitor having no bumps 4 and having the first plating layer 31, the bumps 4 are formed on the multilayer ceramic capacitor to obtain the multilayer ceramic capacitor 1 of the present application. can do.
  • the method for making the end surface side portion 41 of the bump 4 protrude from the central portion 42 is not limited to the above method.
  • the bumps 4 can be manufactured by applying a paste 44 for manufacturing bumps to the upper main surface of the multilayer ceramic capacitor 1 . In that case, by applying more bump manufacturing paste 44 to the end face side portion 41 than to the central portion 42, the end face side portion 41 of the bump 4 protrudes outward in the stacking direction T as in the embodiment. can be made
  • the bumps 4 may be formed directly on the underlying electrode layer 30 .
  • the underlying electrode layer 30 and the bumps 4 directly formed on the underlying electrode layer 30 may be covered with the second plating layer 32 .
  • the multilayer ceramic capacitor 1 may be configured to include the second plating layer 32 without including the first plating layer 31 .
  • the adhesion between the bumps 4 and the base electrode layer 30 is improved.
  • the multilayer ceramic capacitor 1 of the embodiment includes the base electrode layer 30 having the first plating layer 31 formed thereon and the second plating layer 32 covering the outer periphery of the bump 4, the present invention is not limited to this, and the second plating layer 32 need not be included.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

鳴きの防止効果を向上可能な積層セラミックコンデンサ及びバンプ製造用ペーストを提供する。本発明の積層セラミックコンデンサ１は、誘電体層１４と内部電極層１５とが交互に積層された積層体２と、積層体２の長さ方向の両端に設けられた２つの端面のそれぞれに配置され、積層体２の積層方向の両端に設けられた２つの主面の端面側、及び、幅方向の両端に設けられた２つの側面の端面側を覆い、且つ内部電極層１５と接続する下地電極層３０を含む外部電極層３と、積層体２の２つの主面のうちの一方における、２つの端面側のそれぞれに、主面側を覆う下地電極層３０を間に挟んで配置された樹脂および金属を含むバンプ４と、を備え、バンプ４は、それぞれ、長さ方向における、該バンプ４が配置されている側の端面に近い端面側部分４１が、該バンプ４の中央部分４２よりも、積層方向の外側に突出している。

Description

積層セラミックコンデンサ及びバンプ製造用ペースト
　本発明は、積層セラミックコンデンサ及びバンプ製造用ペーストに関する。
　積層セラミックコンデンサは、誘電体層と内部電極とが交互に積み重ねられた内層部を有する。そして、その内層部の上部と下部とに外層部としての誘電体層が配置されて直方体状の積層体が形成され、積層体の長手方向の両端面に外部電極が設けられてコンデンサ本体が形成される。
　さらに、いわゆる「鳴き」の発生を抑制するために、コンデンサ本体における基板に実装される側に外部電極の一部を覆うように形成されたバンプを備える積層セラミックコンデンサが知られている（特許文献１参照）。
特開２０１５－２１６３３７号公報
　バンプを備える積層セラミックコンデンサを基板に取り付ける際、はんだが用いられる。ここで、はんだがバンプ側面に沿ってフィレットを形成してコンデンサ本体まで到達すると、鳴きが基板に伝わりやすくなり、鳴きの防止効果が低減する。
　本発明は、鳴きの防止効果を向上可能な積層セラミックコンデンサ及びバンプ製造用ペーストを提供することを目的とする。
　上記課題を解決するために本発明は、誘電体層と内部電極層とが交互に積層された積層体と、前記積層体における、積層方向と交差する長さ方向の両端に設けられた２つの端面のそれぞれに配置され、前記積層体の前記積層方向の両端に設けられた２つの主面の前記端面側、及び、前記積層方向および前記長さ方向と交差する幅方向の両端に設けられた２つの側面の前記端面側を覆い、且つ前記内部電極層と接続する下地電極層を含む外部電極層と、前記積層体の２つの前記主面のうちの一方における、２つの前記端面側のそれぞれに、前記主面側を覆う前記下地電極層を間に挟んで配置された樹脂および金属を含むバンプと、を備え、前記バンプは、それぞれ、前記長さ方向における、該バンプが配置されている側の前記端面に近い端面側部分が、該バンプの中央部分よりも、前記積層方向の外側に突出している、積層セラミックコンデンサを提供する。
　また、上記課題を解決するために本発明は、銀、銅又はニッケルのいずれかを含み、メジアン径Ｄ５０が２μｍ以上１０μｍである金属粉を８６．５重量％以上９４．１重量％以下と、エポキシ樹脂を１．１３重量％以上６．３８重量以下と、フェノール樹脂を０．９０重量％以上５．０６重量％以下と、イミダゾールを０．０１１３重量％以上０．０６３８重量％以下と、溶剤を１．４８重量％以上３．８５重量％以下と、を合計１００％となるように含む、上記積層セラミックコンデンサの、バンプ製造用ペーストを提供する。
　本発明によれば、鳴きの防止効果を向上可能な積層セラミックコンデンサ及びバンプ製造用ペーストを提供することができる。
実施形態の積層セラミックコンデンサ１の概略斜視図である。 実施形態の積層セラミックコンデンサ１の図１におけるＩＩ－ＩＩ線に沿った断面図である。 実施形態の積層セラミックコンデンサ１の図１におけるＩＩＩ－ＩＩＩ線に沿った断面図である。 積層セラミックコンデンサ１の製造方法を説明するフローチャートである。 積層体製造工程Ｓ１と、下地電極層形成工程Ｓ２と、第１めっき層形成工程Ｓ３とを説明する図である。 バンプ配置工程Ｓ４と、第２めっき層形成工程Ｓ５とを説明する図である。
　本発明の実施形態にかかる積層セラミックコンデンサ１について説明する。図１は、実施形態の積層セラミックコンデンサ１の概略斜視図である。図２は、実施形態の積層セラミックコンデンサ１の図１におけるＩＩ－ＩＩ線に沿った断面図である。図３は、実施形態の積層セラミックコンデンサ１の図１におけるＩＩＩ－ＩＩＩ線に沿った断面図である。
　積層セラミックコンデンサ１は、略直方体形状で、積層体２及び積層体２の両端に設けられた一対の外部電極層３とを備えるコンデンサ本体１Ａと、コンデンサ本体１Ａに取り付けられたバンプ４と、を備える。また、積層体２は、誘電体層１４と内部電極層１５とを複数組含む内層部１１を含む。
　以下の説明において、積層セラミックコンデンサ１の向きを表わす用語として、積層セラミックコンデンサ１において、一対の外部電極層３が設けられている方向を長さ方向Ｌとする。誘電体層１４と内部電極層１５とが積層されている方向を積層方向Ｔとする。長さ方向Ｌ及び積層方向Ｔのいずれにも交差する方向を幅方向Ｗとする。なお、実施形態においては、幅方向Ｗは長さ方向Ｌ及び積層方向Ｔのいずれにも直交している。
　図２は、積層セラミックコンデンサ１の幅方向Ｗの中央を通り、且つ長さ方向Ｌと積層方向Ｔに延びる断面である。
（積層体２の外表面）
　また、積層体２の６つの外表面のうち、積層方向Ｔに相対する一対の外表面を第１主面Ａ１と第２主面Ａ２とし、幅方向Ｗに相対する一対の外表面を第１側面Ｂ１と第２側面Ｂ２とし、長さ方向Ｌに相対する一対の外表面を第１端面Ｃ１と第２端面Ｃ２とする。なお、第１主面Ａ１と第２主面Ａ２とを特に区別して説明する必要のない場合、まとめて主面Ａとし、第１側面Ｂ１と第２側面Ｂ２とを特に区別して説明する必要のない場合、まとめて側面Ｂとし、第１端面Ｃ１と第２端面Ｃ２とを特に区別して説明する必要のない場合、まとめて端面Ｃとして説明する。
　積層体２は、角部を含む稜線部Ｒ１に丸みがつけられていることが好ましい。稜線部Ｒ１は、積層体２の２面、すなわち主面Ａと側面Ｂ、主面Ａと端面Ｃ、又は、側面Ｂと端面Ｃが交わる部分である。
（積層体２）
　積層体２は、内層部１１と、内層部１１の積層方向Ｔ両側にそれぞれ配置される外層部１２とを備える積層体本体１０と、積層体本体１０の幅方向Ｗの両側に設けられたサイドギャップ部１６とを備える。
（内層部１１）
　内層部１１は、積層方向Ｔに沿って交互に積層された誘電体層１４と内部電極層１５とを複数組含む。
　誘電体層１４は、セラミック材料で製造されている。セラミック材料としては、例えば、ＢａＴｉＯ３を主成分とする誘電体セラミックが用いられる。
　内部電極層１５は、複数の第１内部電極層１５ａと、複数の第２内部電極層１５ｂとを備える。第１内部電極層１５ａと第２内部電極層１５ｂとは、交互に配置されている。第１内部電極層１５ａは、第２内部電極層１５ｂと対向する第１対向部１５２ａと、第１対向部１５２ａから第１端面Ｃ１側に引き出された第１引き出し部１５１ａとを備える。第１引き出し部１５１ａの端部は、第１端面Ｃ１に露出し、後述の第１外部電極層３ａに電気的に接続されている。第２内部電極層１５ｂは、第１内部電極層１５ａと対向する第２対向部１５２ｂと、第２対向部１５２ｂから第２端面Ｃ２に引き出された第２引き出し部１５１ｂとを備える。第２引き出し部１５１ｂの端部は、後述の第２外部電極層３ｂに電気的に接続されている。第１内部電極層１５ａの第１対向部１５２ａと、第２内部電極層１５ｂの第２対向部１５２ｂとに電荷が蓄積される。
　内部電極層１５は、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、銀－パラジウム（Ａｇ－Ｐｄ）合金、金（Ａｕ）等に代表される金属材料により形成されていることが好ましい。
（外層部１２）
　外層部１２は、内層部１１の誘電体層１４と同じ材料で製造されている。
（サイドギャップ部１６）
　サイドギャップ部１６は、積層体本体１０の側面Ｂ側に設けられた第１サイドギャップ部１６ａと、積層体本体１０の第２側面Ｂ２側に設けられた第２サイドギャップ部１６ｂと、を備える。サイドギャップ部１６は、誘電体層１４と同様の材料で製造されている。
（外部電極層３）
　外部電極層３は、第１端面Ｃ１に設けられた第１外部電極層３ａと、第２端面Ｃ２に設けられた第２外部電極層３ｂとを備える。外部電極層３は、端面Ｃだけでなく、主面Ａ及び側面Ｂの端面Ｃ側の一部も覆っている。
　上述のように、第１内部電極層１５ａの第１引き出し部１５１ａの端部は第１端面Ｃ１に露出し、第１外部電極層３ａに電気的に接続されている。また、第２内部電極層１５ｂの第２引き出し部１５１ｂの端部は第２端面Ｃ２に露出し、第２外部電極層３ｂに電気的に接続されている。これにより、第１外部電極層３ａと第２外部電極層３ｂとの間は、複数のコンデンサ要素が電気的に並列に接続された構造となっている。
　また、外部電極層３は、例えば下地電極層３０と第１めっき層３１と第２めっき層３２とを含む。
　下地電極層３０は、例えば、銅、ニッケル、銀、パラジウム、銀－パラジウム合金、金等の導電性金属を用いることができる。また、実施形態の下地電極層３０はガラスを含んでいる。
　第１めっき層３１は、下地電極層３０の外周に配置された第１ニッケルめっき層３１ａと、第１ニッケルめっき層３１ａの外周に配置された第１錫めっき層３１ｂとを含む。第２めっき層３２は、第１錫めっき層３１ｂの外周に配置された第２ニッケルめっき層３２ａ、及び第２ニッケルめっき層３２ａの外周に配置された第２錫めっき層３２ｂを含む。ただし、第２めっき層３２は、次に延びるバンプ４が配置されている部分においては、バンプ４の外周に配置されている。
（バンプ４）
　バンプ４は、一対の第１バンプ４ａと第２バンプ４ｂとを備える。第１バンプ４ａは、コンデンサ本体１Ａの基板実装面である第２主面Ａ２側における、長さ方向Ｌの一方の端面Ｃ１側に配置され、第２バンプ４ｂは、他方の端面Ｃ２側に配置されている。第１バンプ４ａと第２バンプ４ｂとは、図２に示すように長さ方向Ｌの中心を通り幅方向Ｗに延びる中央線を挟んで略線対称の位置に、長さ方向Ｌに一定の距離、離間して配置されている。
　バンプ４は、第２主面Ａ２側まで回り込んだ外部電極層３を挟んで、コンデンサ本体１Ａの第２主面Ａ２側に配置されている。
　また、バンプ４は、第２主面Ａ２における、下地電極層３０と、第１ニッケルめっき層３１ａと、第１錫めっき層３１ｂが延びる部分だけでなく、積層体２の外層部１２の部分と直接接触している部分も有する。
　第２ニッケルめっき層３２ａと、第２錫めっき層３２ｂとは、コンデンサ本体１Ａにおけるバンプ４が配置されていない部分では第１錫めっき層３１ｂの外周に配置されているが、バンプ４が配置されている部分ではバンプ４の外周に配置されている。
　それぞれのバンプ４は、長さ方向Ｌの中央部分４２が窪んでいる。すなわち、バンプ４は、長さ方向Ｌにおいて、そのバンプ４が配置されている側の端面Ｃに近い端面側部分４１が、バンプ４の中央部分４２より、図中下方となる積層方向Ｔの外側に突出している。また、バンプ４は、長さ方向Ｌにおいて、そのバンプ４が配置されている側の端面Ｃと反対側の端部４５も、中央部分４２より、図中下方となる積層方向Ｔの外側に突出している。
　バンプ４ａについて説明すると、バンプ４ａは、長さ方向Ｌの中央部分４２ａが窪んでいる。バンプ４ａは、長さ方向Ｌにおいて、バンプ４ａが配置されている側の端面Ｃ１に近い端面側部分４１ａが、バンプ４ａの中央部分４２ａより、図中下方となる積層方向Ｔの外側に突出している。バンプ４ａは、長さ方向Ｌにおいて、そのバンプ４ａが配置されている側の端面Ｃと反対側の端部４５ａも、中央部分４２より、図中下方となる積層方向Ｔの外側に突出している。
　バンプ４ｂについて説明すると、バンプ４ｂは、長さ方向Ｌの中央部分４２ｂが窪んでいる。バンプ４ｂは、長さ方向Ｌにおいて、バンプ４ｂが配置されている側の端面Ｃ２に近い端面側部分４１ｂが、バンプ４ｂの中央部分４２ｂより、図中下方となる積層方向Ｔの外側に突出している。バンプ４ｂは、長さ方向Ｌにおいて、そのバンプ４ｂが配置されている側の端面Ｃと反対側の端部４５ｂも、中央部分４２より、図中下方となる積層方向Ｔの外側に突出している。
　また、端面側部分４１と中央部分４２との積層方向Ｔの厚みの差Ｔ１（積層方向Ｔの距離）は、端面側部分４１におけるバンプ４の積層方向Ｔの厚みＴ２の５％以上３０％以内である。
　バンプ４は、例えば図２に示すように複数の金属粉Ｍを含み、図２の断面において、全面積の４３％以上９１％以下が金属粉Ｍであり、全面積の６０％以上８０％以下が金属粉Ｍであることが好ましい。
　金属粉Ｍは、銀、銅、ニッケルのいずれかを含む。銅は銀で被覆されているものを含み、また、銅及びニッケルの合金は銀で被覆されたものをも含む。また、金属粉Ｍは、錫の金属粉も含む。金属粉Ｍは、メジアン径Ｄ５０が２μｍ以上１０μｍ以下である。メジアン径Ｄ５０とは、金属粉Ｍを径の大小によって２つに分けたとき、大きい側と小さい側が等量となる径である。なお、金属粉Ｍは、錫の金属粉も含まなくてもよい。なお、金属の種別については、ＷＤＸまたはＥＤＸなどを用いて検出される。
　バンプ４は、重量％で表すと、銀、銅、ニッケルのいずれかを含むメジアン径Ｄ５０が２以上１０μｍである金属粉Ｍを８６．５重量％以上９４．１重量％以下と、エポキシ樹脂を１．１３重量％以上６．３８重量以下、フェノール樹脂を０．９０重量％以上５．０６重量％以下と、イミダゾールを０．０１１３重量％以上０．０６３８重量％以下と、溶剤を１．４８重量％以上３．８５重量％以下と、を合計が１００％となるように含むペーストより製造されたものである。
　また、バンプ４は、体積％で表すと、銀、銅、ニッケルのいずれかを含むメジアン径Ｄ５０が２以上１０μｍである金属粉を４５．３体積％以上６４．９体積％以下と、エポキシ樹脂を５．９４体積％以上２５．５体積％以下と、フェノール樹脂を４．５６体積％以上１９．５体積％以下と、イミダゾールを０．０６２１体積％以上０．２６６体積％以下と、溶剤を８．３１体積％以上２４．５体積％以下とを、合計が１００％となるように含むペーストより製造されたものである。
（積層セラミックコンデンサ１の製造方法）
　図４は、積層セラミックコンデンサ１の製造方法を説明するフローチャートである。積層セラミックコンデンサ１の製造方法は、積層体製造工程Ｓ１と、下地電極層形成工程Ｓ２と、第１めっき層形成工程Ｓ３と、バンプ配置工程Ｓ４と、第２めっき層形成工程Ｓ５とを含む。図５は、積層体製造工程Ｓ１と、下地電極層形成工程Ｓ２と、第１めっき層形成工程Ｓ３とを説明する図である。図６はバンプ配置工程Ｓ４と、第２めっき層形成工程Ｓ５とを説明する図である。
（積層体製造工程Ｓ１）
　セラミックス粉末、バインダ及び溶剤を含むセラミックスラリーをキャリアフィルムの外周においてダイコータ、グラビアコータ、マイクログラビアコータ等を用いてシート状に成形して誘電体層１４となる積層用セラミックグリーンシート１０１を製作する。次いで、積層用セラミックグリーンシート１０１に導電体ペーストをスクリーン印刷、インクジェット印刷、グラビア印刷等によって帯状に印刷し、積層用セラミックグリーンシート１０１の表面に内部電極層１５となる導電パターン１０２を印刷するが印刷された素材シート１０３を製作する。
　続いて、図５（ａ）に示すように、導電パターン１０２が同一の方向を向き且つ導電パターン１０２が隣り合う素材シート１０３間において幅方向において半ピッチずつずれた状態になるように、複数の素材シート１０３を積み重ねる。さらに、複数枚積層された素材シート１０３の両側にそれぞれ、外層部１２となる外層部用セラミックグリーンシート１１２を積み重ねる。
　積み重ねた複数の素材シート１０３と外層部用セラミックグリーンシート１１２とを熱圧着し、図５（ｂ）に示すマザーブロック１１０を作成する。
　次いで、マザーブロック１１０を、図５（ｂ）に示す切断線Ｘ及び切断線Ｘと交差する切断線Ｙに沿って切断し、図５（ｃ）に示す積層体２を複数製造する。
（下地電極層形成工程Ｓ２）
　続いて、積層体２の端面Ｃに、導電性金属を含む導電性ペーストを塗布、焼き付けることにより下地電極層３０を形成する。下地電極層３０は、積層体２両側の端面Ｃのみならず、積層体２の主面Ａ及び側面Ｂ側まで延びて、主面Ａの端面Ｃ側の一部も覆うように形成する。
（第１めっき層形成工程Ｓ３）
　次いで、下地電極層３０の外周に第１ニッケルめっき層３１ａと、第１ニッケルめっき層３１ａの外周に配置された第１錫めっき層３１ｂとを形成し、図５（ｄ）に示す積層体本体１０を製造する。
（バンプ配置工程Ｓ４）
　バンプの材料となるバンプ製造用ペースト４４を用意する。バンプ製造用ペースト４４は、重量％で表すと、銀、銅、ニッケルのいずれかを含むメジアン径Ｄ５０が２以上１０μｍである金属粉Ｍを８６．５重量％以上９４．１重量％以下と、エポキシ樹脂を１．１３重量％以上６．３８重量以下、フェノール樹脂を０．９０重量％以上５．０６重量％以下と、イミダゾールを０．０１１３重量％以上０．０６３８重量％以下と、溶剤を１．４８重量％以上３．８５重量％以下と、を合計が１００％となるように含む。
　また、バンプ製造用ペースト４４は、体積％で表すと、銀、銅、ニッケルのいずれかを含むメジアン径Ｄ５０が２以上１０μｍである金属粉を４５．３体積％以上６４．９体積％以下と、エポキシ樹脂を５．９４体積％以上２５．５体積％以下と、フェノール樹脂を４．５６体積％以上１９．５体積％以下と、イミダゾールを０．０６２１体積％以上０．２６６体積％以下と、溶剤を８．３１体積％以上２４．５体積％以下とを、合計が１００％となるように含む。なお、溶剤は、例えば、ジエチレングリコールモノブチルエーテル、ジエチレングリコールモノエチルエーテルまたはジエチレングリコールモノメチルエーテルである。
　金属粉Ｍは、銀、銅、ニッケルのいずれかを含み、銅の金属粉、または銅とニッケルとの合金粉が、銀で被覆されたものである。また、金属粉Ｍは、錫の金属粉も含む。金属粉Ｍは、メジアン径Ｄ５０が２以上１０μｍである。
　バンプ４の形成には、例えば図６に示すような保持基板４０を用いる。図６（ａ）に示すように実施形態で保持基板４０には、バンプ製造用ペースト４４を配置する位置における、中央部分４２となる位置に、凸部４３が形成されている。
　保持基板４０の上に、バンプ製造用ペースト４４をスクリーン印刷法またはディスペンス法等により配置する。
　そうすると、図６（ａ）に示すように凸部４３が形成されているため、バンプ製造用ペースト４４は、長さ方向Ｌの中央部分４２が端面Ｃ側の端面側部分４１よりも凹んだ形状となる。すなわち、バンプ製造用ペースト４４は、長さ方向Ｌの端面Ｃ側の端面側部分４１が、端面側部分４１よりも長さ方向Ｌの中央側に位置する中央部分４２より、図中下方となる積層方向Ｔの外側に突出した形状となる。
　次に、コンデンサ本体１Ａを図６（ｂ）に示すように、第２主面Ａ２側が保持基板４０に対向する姿勢で保持基板４０の外周に搭載する。このとき、コンデンサ本体１Ａの外部電極層３とバンプ製造用ペースト４４とが位置合わせされ、バンプ製造用ペースト４４がコンデンサ本体１Ａに付着する。
　この状態で、加熱工程を実施する。これにより、ペースト中の少なくとも一部の金属が金属間化合物を生成するとともに、硬化し、コンデンサ本体１Ａならびに外部電極層３に接合した状態のバンプ４が形成される。
　その後、コンデンサ本体１Ａがバンプ４とともに、保持基板４０から分離され、図６（ｃ）の状態となる。
（第２めっき層形成工程Ｓ）
　次いで、コンデンサ本体１Ａにおける第１錫めっき層３１ｂが露出している部分及びバンプ４の外周に、第２ニッケルめっき層３２ａを形成し、さらに第２ニッケルめっき層３２ａの外周に第２錫めっき層３２ｂとを形成する。以上の工程により積層セラミックコンデンサ１が製造される。
（実施形態の効果）
　以上、本実施形態の積層セラミックコンデンサ１によると、積層セラミックコンデンサを基板に実装する際、はんだを用いる。はんだは基板端子とバンプ４との間に配置される。その後、積層セラミックコンデンサ１を基板に固着させるために、はんだは加熱されて溶融する。溶融したはんだの一部は、端面Ｃに回り込む。端面Ｃに回り込んだはんだが、内層部１１が存在するまで濡れ上がる場合がある。
　そうすると、積層セラミックコンデンサ１の内層部１１の部分で発生する振動が、はんだから基板へ伝達されるので、バンプ４による鳴きの防止効果が低減する可能性がある。
　しかし、実施形態では、バンプ４はそれぞれ、長さ方向Ｌにおける、バンプ４が配置されている側の端面Ｃに近い端面側部分４１が、バンプ４の中央部分４２よりも、積層方向Ｔの外側に突出している。
　このようにバンプ４の端面側部分４１が積層方向Ｔの外側に突出しているので、はんだが端面Ｃにおける内層部１１が存在する領域まで濡れ上がることを抑制することができる。これにより、積層セラミックコンデンサ１の内層部１１の部分で発生する振動の、はんだから基板への伝達が低減されるので、バンプ４による鳴きの防止効果の低減を防止可能、すなわち、鳴きの発生を低減することができる。
　また、実施形態では、第１めっき層３１の外側にバンプ４が形成されている。したがって、例えば、バンプ４が形成されておらず、且つ第１めっき層３１を有する既存の積層セラミックコンデンサを用いて、この積層セラミックコンデンサに対してバンプ４を形成して本願の積層セラミックコンデンサ１とすることができる。
　以上、本発明の実施形態について説明したが、本発明はこれに限定されず、発明の範囲内において種々の変形が可能である。
　例えば、バンプ４の端面側部分４１が中央部分４２より、突出した形状とする方法は、上述の方法に限定されない。例えば、バンプ４の製造は、積層セラミックコンデンサ１の上側を向いた主面にバンプ製造用ペースト４４を塗布するように形成することもできる。その場合、端面側部分４１に中央部分４２よりも多くのバンプ製造用ペースト４４を塗布するようにすることで、実施形態のように、バンプ４の端面側部分４１が積層方向Ｔの外側に突出させることができる。
　また、バンプ４は、下地電極層３０に直接形成してもよい。そして下地電極層３０及び下地電極層３０に直接形成されたバンプ４を、第２めっき層３２で覆ってもよい。すなわち、積層セラミックコンデンサ１は、第１めっき層３１を含まず、第２めっき層３２を備えている構成でもよい。
　この場合、下地電極層３０に直接バンプ４が形成されるので、バンプ４と下地電極層３０との接着性が向上する。
　なお、実施形態の積層セラミックコンデンサ１は第１めっき層３１が形成された下地電極層３０及びバンプ４の外周を覆う第２めっき層３２を備えていたがこれに限定されず、第２めっき層３２は含まなくてもよい。
　１　　積層セラミックコンデンサ
　１Ａ　　コンデンサ本体
　２　　積層体
　３　　外部電極層
　４　　バンプ
　４ａ　　第１バンプ
　４ｂ　　第２バンプ
　１０　　積層体本体
　１１　　内層部
　１２　　外層部
　１４　　誘電体層
　１５　　内部電極層
　３０　　下地電極層
　３１　　第１めっき層
　３１ａ　　第１ニッケルめっき層
　３１ｂ　　第１錫めっき層
　３２　　第２めっき層
　３２ａ　　第２ニッケルめっき層
　３２ｂ　　第２錫めっき層
　４１　　端面側部分
　４１ａ　　第１側面側部分
　４１ｂ　　第２側面側部分
　４２　　中央部分
　４２ａ　　第１中央部分
　４２ｂ　　第２中央部分
　４４　　バンプ製造用ペースト

Claims (10)

  1. 　誘電体層と内部電極層とが交互に積層された積層体と、
    　前記積層体における、積層方向と交差する長さ方向の両端に設けられた２つの端面のそれぞれに配置され、前記積層体の前記積層方向の両端に設けられた２つの主面の前記端面側、及び、前記積層方向および前記長さ方向と交差する幅方向の両端に設けられた２つの側面の前記端面側を覆い、且つ前記内部電極層と接続する下地電極層を含む外部電極層と、
    　前記積層体の２つの前記主面のうちの一方における、２つの前記端面側のそれぞれに、前記主面側を覆う前記下地電極層を間に挟んで配置された樹脂および金属を含むバンプと、を備え、
    　前記バンプは、それぞれ、前記長さ方向における、該バンプが配置されている側の前記端面に近い端面側部分が、該バンプの中央部分よりも、前記積層方向の外側に突出している、
    積層セラミックコンデンサ。
  2. 　前記端面側部分と前記中央部分との前記積層方向の厚みの差は、
    　前記端面側部分における前記バンプの前記積層方向の厚みの５％以上３０％以内である、
    請求項１に記載の積層セラミックコンデンサ。
  3. 　前記バンプは、一断面において、全面積の４３以上９１％が金属である、
    請求項１または請求項２に記載の積層セラミックコンデンサ。
  4. 　前記バンプは、一断面において、全面積の６０％以上８０％が金属である、
    請求項１または請求項２に記載の積層セラミックコンデンサ。
  5. 　前記外部電極層は、前記端面側において、ニッケルめっき層、及び、前記ニッケルめっき層の外周に配置された錫めっき層を含み、
    　前記ニッケルめっき層及び前記錫めっき層は、前記主面側においては前記バンプの外周を覆う、
    請求項１から請求項４のいずれか１項に記載の積層セラミックコンデンサ。
  6. 　前記外部電極層は、
    　前記下地電極層側から、
    　前記下地電極層の外周に配置された第１ニッケルめっき層と、
    　前記第１ニッケルめっき層の外周に配置された第１錫めっき層と、
    　前記第１錫めっき層の外周に配置された第２ニッケルめっき層、及び
    　前記第２ニッケルめっき層の外周に配置された第２錫めっき層を含み、
    　前記第２ニッケルめっき層及び前記第２錫めっき層は、前記主面側においては前記バンプの外周を覆う、
    請求項１から請求項４のいずれか１項に記載の積層セラミックコンデンサ。
  7. 　銀、銅又はニッケルのいずれかを含み、メジアン径Ｄ５０が２μｍ以上１０μｍである金属粉を８６．５重量％以上９４．１重量％以下と、
    　エポキシ樹脂を１．１３重量％以上６．３８重量以下と、
    　フェノール樹脂を０．９０重量％以上５．０６重量％以下と、
    　イミダゾールを０．０１１３重量％以上０．０６３８重量％以下と、
    　溶剤を１．４８重量％以上３．８５重量％以下と、を合計１００％となるように含む、
    請求項１から請求項６のいずれか１項に記載の積層セラミックコンデンサの、バンプ製造用ペースト。
  8. 　銀、銅、ニッケルのいずれかを含むメジアン径Ｄ５０が２μｍ以上１０μｍである金属粉を４５．３体積％以上６４．９体積％以下と、
    　エポキシ樹脂を５．９４体積％以上２５．５体積％以下と、
    　フェノール樹脂を４．５６体積％以上１９．５体積％以下と、
    　イミダゾールを０．０６２１体積％以上０．２６６体積％以下と、
    　溶剤を８．３１体積％以上２４．５体積％以下と、を合計が１００％となるように含む、
    請求項１から請求項６のいずれか１項に記載の積層セラミックコンデンサの、バンプ製造用ペースト。
  9. 　前記銅は前記銀で被覆されているものを含み、また、前記銅と前記ニッケルとの合金粉は前記銀で被覆されたものを含む、
    請求項７または請求項８に記載のバンプ製造用ペースト。
  10. 　前記金属粉は、さらに錫を含む、
    請求項７から請求項９のいずれか１項に記載のバンプ製造用ペースト。
PCT/JP2022/041547 2021-11-10 2022-11-08 積層セラミックコンデンサ及びバンプ製造用ペースト Ceased WO2023085263A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023559637A JP7647920B2 (ja) 2021-11-10 2022-11-08 積層セラミックコンデンサ及びバンプ製造用ペースト
US18/637,603 US12597564B2 (en) 2021-11-10 2024-04-17 Multilayer ceramic capacitor and paste for producing bump

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-183732 2021-11-10
JP2021183732 2021-11-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/637,603 Continuation US12597564B2 (en) 2021-11-10 2024-04-17 Multilayer ceramic capacitor and paste for producing bump

Publications (1)

Publication Number Publication Date
WO2023085263A1 true WO2023085263A1 (ja) 2023-05-19

Family

ID=86335732

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/041547 Ceased WO2023085263A1 (ja) 2021-11-10 2022-11-08 積層セラミックコンデンサ及びバンプ製造用ペースト

Country Status (3)

Country Link
US (1) US12597564B2 (ja)
JP (1) JP7647920B2 (ja)
WO (1) WO2023085263A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025163971A1 (ja) * 2024-01-29 2025-08-07 株式会社村田製作所 積層セラミック電子部品
WO2025254100A1 (ja) * 2024-06-04 2025-12-11 株式会社村田製作所 積層セラミックコンデンサ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226017A (ja) * 2009-03-25 2010-10-07 Tdk Corp 電子部品の製造方法
WO2018101405A1 (ja) * 2016-12-01 2018-06-07 株式会社村田製作所 チップ型電子部品
JP2019050278A (ja) * 2017-09-08 2019-03-28 Tdk株式会社 電子部品及び電子部品装置
US10566137B2 (en) * 2017-10-02 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and board having the same
JP2020181962A (ja) * 2019-04-26 2020-11-05 株式会社村田製作所 チップ型電子部品および電子部品の実装構造体
JP2021027054A (ja) * 2019-07-31 2021-02-22 株式会社村田製作所 チップ型電子部品、電子部品の実装構造体および電子部品連

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9877393B2 (en) * 2013-12-24 2018-01-23 Kyocera Corporation Laminated electronic component and laminated electronic component mounting structure
KR20150118385A (ko) * 2014-04-14 2015-10-22 삼성전기주식회사 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판
KR101630037B1 (ko) 2014-05-08 2016-06-13 삼성전기주식회사 적층 세라믹 커패시터, 어레이형 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판
KR102730020B1 (ko) * 2019-12-31 2024-11-14 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226017A (ja) * 2009-03-25 2010-10-07 Tdk Corp 電子部品の製造方法
WO2018101405A1 (ja) * 2016-12-01 2018-06-07 株式会社村田製作所 チップ型電子部品
JP2019050278A (ja) * 2017-09-08 2019-03-28 Tdk株式会社 電子部品及び電子部品装置
US10566137B2 (en) * 2017-10-02 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and board having the same
JP2020181962A (ja) * 2019-04-26 2020-11-05 株式会社村田製作所 チップ型電子部品および電子部品の実装構造体
JP2021027054A (ja) * 2019-07-31 2021-02-22 株式会社村田製作所 チップ型電子部品、電子部品の実装構造体および電子部品連

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025163971A1 (ja) * 2024-01-29 2025-08-07 株式会社村田製作所 積層セラミック電子部品
WO2025254100A1 (ja) * 2024-06-04 2025-12-11 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US12597564B2 (en) 2026-04-07
US20240274362A1 (en) 2024-08-15
JPWO2023085263A1 (ja) 2023-05-19
JP7647920B2 (ja) 2025-03-18

Similar Documents

Publication Publication Date Title
CN114664566B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
JP7848888B2 (ja) チップ型電子部品
US12597564B2 (en) Multilayer ceramic capacitor and paste for producing bump
JP6696121B2 (ja) 複合電子部品および抵抗素子
US12237111B2 (en) Multilayer ceramic capacitor
CN113539683B (zh) 层叠陶瓷电容器
US12469644B2 (en) Multilayer ceramic capacitor and bump-producing paste
US20240258029A1 (en) Multilayer ceramic capacitor and bump-producing paste
JP5769487B2 (ja) コンデンサ
KR20250121127A (ko) 적층 세라믹 전자부품
CN115938797A (zh) 层叠陶瓷电子部件
US20260058062A1 (en) Multilayer ceramic electronic component
US20260018337A1 (en) Multilayer ceramic electronic component
US20260018340A1 (en) Multilayer ceramic electronic component
US20260011504A1 (en) Multilayer ceramic electronic component
US20260011502A1 (en) Laminated ceramic electronic component
WO2025163971A1 (ja) 積層セラミック電子部品
WO2025163973A1 (ja) 積層セラミック電子部品
WO2025163972A1 (ja) 積層セラミック電子部品
WO2024203711A1 (ja) 積層セラミック電子部品
JP2023170119A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22892761

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023559637

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22892761

Country of ref document: EP

Kind code of ref document: A1