WO2023068360A1 - 電力増幅回路 - Google Patents

電力増幅回路 Download PDF

Info

Publication number
WO2023068360A1
WO2023068360A1 PCT/JP2022/039242 JP2022039242W WO2023068360A1 WO 2023068360 A1 WO2023068360 A1 WO 2023068360A1 JP 2022039242 W JP2022039242 W JP 2022039242W WO 2023068360 A1 WO2023068360 A1 WO 2023068360A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
bias
signal
voltage
output
Prior art date
Application number
PCT/JP2022/039242
Other languages
English (en)
French (fr)
Inventor
悠里 本多
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202280039260.2A priority Critical patent/CN117461257A/zh
Publication of WO2023068360A1 publication Critical patent/WO2023068360A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Definitions

  • the present disclosure relates to power amplifier circuits.
  • a power amplifier capable of operating in linear mode and saturation mode is known so as to correspond to different modulation standards (see, for example, Patent Document 1).
  • the power amplifier described in Patent Document 1 controls the collector of the driver amplifier with LDO (Low Drop Output), and drives the collector of the power amplifier with a power supply voltage, which is a power supply different from LDO. Thereby, the power amplifier can prevent deterioration of characteristics.
  • the power amplifier detects output power during saturation operation.
  • the power amplifier controls the output of LDO based on the detected output power and voltage Vdet.
  • the power amplifier controls the output of LDO based on the control voltage Vcntl during linear operation.
  • Patent Document 1 requires a circuit for detecting and feeding back the output power, so there is a problem that the circuit scale becomes large.
  • an object of the present disclosure is to provide a power amplifier circuit configured with a simple circuit and compatible with different modulation standards.
  • a power amplifier circuit is a power amplifier circuit that operates in a linear mode and a saturation mode, wherein a control voltage is input and a signal based on the linear mode or the saturation mode is adjusted.
  • a signal output unit for outputting a signal; an amplifier supplied with the adjustment signal, at least one driver stage amplifier receiving an RF input signal and amplifying the received RF input signal; and an output-stage amplifier that amplifies the amplified RF input signal output from the driver-stage amplifier and outputs an RF output signal, wherein the signal output unit includes the a voltage output unit to which a power supply voltage and the control voltage are supplied and which outputs the adjustment signal; and a voltage output unit which outputs the power supply voltage as the adjustment signal in the linear mode and outputs a voltage substantially proportional to the control voltage in the saturation mode.
  • a switching unit that controls the voltage output unit so as to output the adjustment signal.
  • FIG. 4 is a diagram showing a configuration example of a bias circuit
  • FIG. 10 is a diagram showing an example of the relationship between the control voltage Vramp and the voltage of the node 100a in saturation mode
  • 4 is a diagram showing an example of a relationship between a control voltage Vramp and a current Ic supplied by a bias control circuit in saturation mode
  • FIG. 4 is a diagram showing an example of the relationship between the power supply voltage Vcc and the current Ic supplied by the bias control circuit in saturation mode
  • 4 is a diagram showing an example of a relationship between a control voltage Vramp and a current Ic supplied by a bias control circuit in saturation mode
  • the power amplifier circuit 100 of this embodiment is a circuit that can operate in both saturation mode and linear mode.
  • the power amplifier circuit 100 may be a circuit that operates (is operable) in each of the saturation mode and the linear mode, and does not have to be a circuit that switches between the saturation mode and the linear mode during operation. . In other words, the power amplifier circuit 100 operates only in either the saturation mode or the linear mode during operation. It may be a circuit that can switch between.
  • the power amplifier circuit 100 is mounted on, for example, a mobile phone and used to amplify the power of a signal to be transmitted to a base station.
  • Power amplifier circuit 100 is capable of amplifying the power of signals of different modulation standards, such as, for example, the GSM digital communications standard, which uses GMSK to modulate on an RF carrier, and EDGE, which is an extension of the GSM digital communications standard. Note that the standards of the signal amplified by the power amplifier circuit 100 are not limited to these.
  • a power amplifier circuit 100 amplifies an input signal RFin and outputs an output signal RFout.
  • the input signal is a radio-frequency (RF) signal, and the frequency of the input signal is, for example, about several hundred MHz to several GHz.
  • RF radio-frequency
  • FIG. 1 is a diagram showing a configuration example of a power amplifier circuit 100.
  • power amplifier circuit 100 includes, for example, amplifier circuit 110 and signal output section 120 .
  • the amplifier circuit 110 includes, for example, an amplifier 111, an amplifier 112, an amplifier 113, a bias circuit 114, a bias circuit 115, and a bias circuit . Note that the amplifier circuit 110 is described as including a three-stage amplifier as an example, but is not limited to this. For example, amplifier circuit 110 may include two or more stages of amplifiers.
  • the amplifiers 111 and 112 are, for example, driver-stage amplifiers that amplify the input signal RFin.
  • Amplifiers 111 and 112 receive an input signal RFin input from input terminal 110a, amplify input signal RFin, and output the amplified input signal RFin to amplifier 113.
  • FIG. 1 A block diagram illustrating an exemplary input signal RFin circuitry.
  • the amplifier 113 is, for example, an amplifier that amplifies the input signal RFin amplified by the amplifiers 111 and 112 . Amplifier 113 outputs an output signal RFout to output terminal 110b.
  • a bias circuit 114 is a circuit that supplies a bias to the amplifier 111 .
  • FIG. 2 is a diagram showing a configuration example of the bias circuit 114.
  • bias circuit 114 includes transistors 114a-114c, capacitor 344, and resistor 341, for example.
  • Transistors 114a to 114c are heterojunction bipolar transistors (HBT), but are not limited to this.
  • transistors 114a-114c may be Field Effect Transistors (FETs).
  • Transistors 114a and 114b are diode-connected. The collector of transistor 114a is connected through resistor 341 to terminal 114f. The emitter of transistor 114a is connected to the collector and base of transistor 114b. The base of transistor 114a is connected to the base of transistor 114c. The emitter of transistor 114b is connected to a reference potential. The emitter of transistor 114b may be connected to the base of transistor 114c through capacitor 114d.
  • the terminal 114f is connected to the bias power supply circuit 124 of the signal output section 120, for example.
  • a bias current is supplied from the bias power supply circuit 124 to the terminal 114f.
  • Terminal 114f is also connected to the base of transistor 114c through resistor 114e. That is, the transistor 114c of the bias circuit 114 is supplied with a base current from the bias power supply circuit 124 through the terminal 114f.
  • the terminal 114g is connected to the bias control circuit 123 of the signal output section 120, for example.
  • Terminal 114g is connected to the collector of transistor 114c. That is, the transistor 114c of the bias circuit 114 is supplied with collector current from the bias control circuit 123 through the terminal 114g.
  • the terminal 114h is connected to the amplifier 111, for example.
  • Terminal 114h is connected to the emitter of transistor 114c. That is, the transistor 114c of the bias circuit 114 supplies bias current to the amplifier 111 through the terminal 114h.
  • the transistor 114c supplies an emitter current to the amplifier 340 based on the bias current supplied to the base and the collector current supplied to the collector.
  • the bias circuit 115 Since the bias circuit 115 has the same configuration as the bias circuit 114, its description is omitted.
  • the bias circuit 115 supplies bias current to the amplifier 112 through the terminal 114h shown in FIG.
  • the bias circuit 116 has the same configuration as the bias circuit 114, so its description is omitted.
  • the bias circuit 116 supplies bias current to the amplifier 113 through the terminal 114h shown in FIG.
  • the signal output unit 120 outputs a signal based on the linear mode or saturation mode (hereinafter referred to as "adjustment signal S") to the amplifiers 111 and 112, for example.
  • the signal output section 120 includes, for example, a voltage output section 121, a switching section 122, a bias control circuit 123, and a bias power supply circuit .
  • the voltage output unit 121 supplies, for example, the amplifiers 111 and 112 with an adjustment signal S based on a control signal output from the switching unit 122, which will be described later.
  • the adjustment signal S is voltage or current supplied to the amplifiers 111 and 112 .
  • the adjustment signal S output from the voltage output section 121 will be described later.
  • the voltage output unit 121 is, for example, a low dropout linear voltage regulator.
  • the voltage output unit 121 includes, for example, a transistor 121a, a driver circuit 121b, a filter 121c, a limiter 121d, resistors 121e and 121f. Note that the components of the voltage output section 121 are not particularly limited.
  • the transistor 121a is, for example, a P-type transistor.
  • the source of transistor 121a is connected to power supply 101 that supplies power supply voltage Vcc.
  • the drain of transistor 121a is connected to amplifiers 111 and 112, for example through inductors. Also, the drain of the transistor 121a is grounded through resistors 121e and 121f.
  • a gate of the transistor 121a is connected to an output terminal of a switching unit 122 and a driver circuit 121b, which will be described later.
  • the driver circuit 121b is, for example, a differential amplifier. As an example, the driver circuit 121b is described below as a differential amplifier, but the driver circuit 121b is not limited to a differential amplifier.
  • the driver circuit 121b may have, for example, an inverting input terminal (- terminal), a non-inverting input terminal (+ terminal), and a standby terminal 121b1.
  • the driver circuit 121b outputs, for example, a voltage approximately proportional to the control voltage Vramp. “Substantially proportional” may include, for example, that the proportionality constant of the voltage output from the driver circuit 121b, which is proportional to the control voltage Vramp, fluctuates within a range of ⁇ 20%.
  • the proportionality constant a may be a value in the range of 0.8 ⁇ a to 1.2 ⁇ a.
  • the driver circuit 121b has, for example, an inverting input terminal (- terminal) connected to the filter 121c, and a non-inverting input terminal (+ terminal) connected to the node 121g.
  • a control voltage Vramp is supplied to the inverting input terminal through the filter 121c.
  • the non-inverting input terminal is grounded through a resistor 121f connected to the node 121g.
  • the standby terminal 121b1 is connected to the switching section 122 and receives a control signal from the switching section 122 .
  • the standby terminal 121b1 is, for example, a terminal for the driver circuit 121b to switch between an operating state and a stopped state based on a control signal to be described later.
  • the driver circuit 121b adjusts the drain current of the transistor 121a so that, for example, the potential of the output of the filter 121c applied to the inverting input terminal and the potential of the node 121g applied to the non-inverting input terminal are equal.
  • the filter 121c is an RC filter, for example, and removes noise from the control voltage Vramp.
  • the limiter 121d is, for example, an RC filter or the like, and removes spike voltages mixed in the control voltage Vramp.
  • the switching unit 122 controls the adjustment signal S output from the voltage output unit 121 based on, for example, linear mode or saturation mode.
  • the switching unit 122 includes, for example, a switch 122a and a control unit 122b.
  • the switch 122a has one end connected to the ground and the other end connected to the gate of the transistor 121a.
  • the switching unit 122 may switch the connection state of the switch 122a, for example, based on a serial signal indicating saturation mode or linear mode, which is acquired from a predetermined circuit (eg, CPU (Central Processing Unit)). Specifically, when the switching unit 122 receives a serial signal (for example, low voltage) indicating the saturation mode, the switching unit 122 turns off the switch 122a. As a result, the voltage output unit 121 outputs the adjustment signal S, which is a voltage substantially proportional to the control voltage Vramp.
  • a serial signal for example, low voltage
  • the switching unit 122 when the switching unit 122 acquires a serial signal (for example, high voltage) indicating the linear mode, the switching unit 122 turns the switch 122a into a conducting state (ON). In this case, the gate potential of the transistor 121a becomes "0V". Thereby, the voltage output unit 121 outputs the adjustment signal S that is the power supply voltage Vcc regardless of the control voltage Vramp.
  • a serial signal for example, high voltage
  • the control section 122b outputs a control signal to the standby terminal 121b1 of the driver circuit 121b based on the operation of the switch 122a.
  • the control signal is a signal for stopping the driver circuit 121b.
  • the control section 122b may output a control signal to the terminal 210 in the linear mode. That is, in the linear mode, the voltage output section 121 stops the driver circuit 121b by receiving the control signal from the control section 122b.
  • the power amplifier circuit 100 can stop the voltage output section 121 that does not need to operate in the linear mode, thereby reducing power consumption.
  • the bias control circuit 123 supplies a bias control signal to terminals 114g of the bias circuits 114 to 116, for example.
  • the bias control circuit 123 may be a constant current source or a constant voltage source.
  • the bias control circuit 123 may be a bias-based variable current source and variable voltage source.
  • the bias control circuit 123 is a variable current source that supplies a current (bias control signal) that changes approximately squarely with respect to the control voltage Vramp to at least one of the bias circuits 114 to 116 in the saturation mode.
  • the term “roughly squared” may include, for example, that the proportional constant of the current output from the bias control circuit 123, which is proportional to the square of the control voltage Vramp, fluctuates within a range of ⁇ 20%.
  • the bias control circuit 123 when the bias control circuit 123 supplies a current obtained by multiplying the control voltage by a proportional constant a, the proportional constant a may be a value in the range of 0.8 ⁇ a to 1.2 ⁇ a.
  • the bias control circuit 123 may generate a substantially quadratic current using a digital circuit or using an analog characteristic of a transistor.
  • the bias control circuit 123 may specify, among the bias circuits 114 to 116, a bias circuit that supplies a current that changes approximately squarely based on a serial signal obtained from a predetermined circuit (for example, a CPU). Specifically, as an example, the bias control circuit 123 determines whether the saturation mode or the linear mode based on the serial signal. may be supplied to
  • the bias power supply circuit 124 supplies a bias to terminals 114f of the bias circuits 114 to 116, for example.
  • the bias power supply circuit 124 may be a constant current source or a constant voltage source.
  • the bias power supply circuit 124 may also be a bias-based variable current source and variable voltage source.
  • the bias power supply circuit 124 may be a variable current source that supplies a current that changes substantially proportionally or substantially squarely to the control voltage Vramp to at least one of the bias circuits 114 to 116 in the saturation mode. good.
  • the bias power supply circuit 124 may generate a substantially proportional or substantially quadratic current using digital circuitry or using analog characteristics of transistors.
  • the bias power supply circuit 124 may specify a bias circuit that supplies a current that varies substantially proportionally or substantially squarely among the bias circuits 114 to 116 based on a serial signal obtained from a predetermined circuit (for example, a CPU). good. Specifically, as an example, the bias power supply circuit 124 identifies whether it is in saturation mode or linear mode based on the serial signal, and if it is in saturation mode, the bias circuit 116 outputs a current that changes substantially squarely. may be supplied to Further, as an example, the bias power supply circuit 124 may supply a current approximately proportional to the control voltage Vramp to the bias circuits 114 and 115 when the saturation mode is specified based on the serial signal.
  • the output switching of the adjustment signal S according to the linear mode and the saturation mode by the switching unit 122 does not necessarily have to be performed while the amplifier circuit 110 is operating. For example, if it is necessary to switch between using the linear mode and using the saturation mode according to the portable terminal in which the power amplifier circuit 100 is mounted, the output switching of the adjustment signal S by the switching unit 122 is It may not be performed while the amplifier circuit 110 is in operation. Specifically, the switching unit 122 selects the adjustment signal S, which is a voltage approximately proportional to the control voltage Vramp, or the power It is only necessary to start outputting one of the adjustment signals S having the voltage Vcc, and the adjustment signal S to be output thereafter does not necessarily have to be switched during the operation of the amplifier circuit 110 .
  • the adjustment signal S which is a voltage approximately proportional to the control voltage Vramp, or the power It is only necessary to start outputting one of the adjustment signals S having the voltage Vcc, and the adjustment signal S to be output thereafter does not necessarily have to be switched during the operation of the amplifier circuit 110
  • the operation of "outputting the power supply voltage Vcc as the adjustment signal S in the linear mode and outputting a voltage substantially proportional to the control voltage Vramp as the adjustment signal S in the saturation mode” is equivalent to the linear mode during the operation of the power amplifier circuit 100.
  • the operation of switching and outputting the adjustment signal S according to switching between the saturation mode and the adjustment signal S depending on whether the mode used by the portable terminal equipped with the power amplifier circuit 100 is the linear mode or the saturation mode. includes both the operation of switching and outputting for each mobile terminal. Therefore, even if the adjustment signal S that is output during the operation of the power amplifier circuit 100 is either a signal of a voltage approximately proportional to the control voltage Vramp or a signal of the power supply voltage Vcc.
  • the adjustment signal S is changed from a signal of a voltage approximately proportional to the control voltage Vramp to a signal of the power supply voltage Vcc, or from a signal of the power supply voltage Vcc to a voltage approximately proportional to the control voltage Vramp.
  • the switching unit 122 has a mechanism capable of switching to the signal of "output the power supply voltage Vcc as the adjustment signal S in the linear mode, and output a voltage substantially proportional to the control voltage Vramp in the saturation mode as the adjustment signal S It shall be included when performing the operation "output as
  • FIG. 3 is a diagram showing an example of the relationship between the control voltage Vramp and the voltage of the node 100a in saturation mode.
  • FIG. 3 has the control voltage Vramp on the X-axis and the voltage at node 100a on the Y-axis.
  • FIG. 4 is a diagram showing an example of the relationship between the control voltage Vramp and the current Ic supplied by the bias control circuit 123 in saturation mode.
  • the X-axis is the control voltage Vramp
  • the Y-axis is the current Ic supplied by the bias control circuit 123 .
  • FIG. 5 is a diagram showing an example of the relationship between the power supply voltage Vcc and the current Ic supplied by the bias control circuit 123 in saturation mode. 5, the power supply voltage Vcc is plotted on the X-axis, and the current Ic supplied by the bias control circuit 123 is plotted on the Y-axis.
  • the power amplifier circuit 100 turns off the switch 122a of the switching unit 122 based on, for example, a serial signal input from a predetermined circuit (not shown).
  • the driver circuit 121b outputs a voltage approximately proportional to the input control voltage Vramp.
  • the transistor 121a outputs the adjustment signal S based on the voltage output from the driver circuit 121b.
  • the adjustment signal S makes the voltage at the node 100a substantially proportional to the control voltage Vramp (here, the maximum voltage is the voltage Vcc). That is, the amplifiers 111 and 112 of the driver stage are supplied with a voltage approximately proportional to the control voltage Vramp.
  • the output stage amplifier 113 is supplied with a constant voltage Vcc from the power supply 101 .
  • the bias control circuit 123 supplies the bias circuit 116 with a current Ic that changes substantially squarely with respect to the control voltage Vramp based on, for example, a serial signal input from a predetermined circuit. Further, the bias control circuit 123 supplies the bias circuits 114 and 115 with the power supply voltage Vcc, which is a constant voltage regardless of the control voltage Vramp.
  • the maximum value of current Ic is inversely proportional to power supply voltage Vcc, as shown in FIG. Specifically, current Ic is limited to a predetermined current Ic1 at power supply voltage Vcc1, and is limited to a predetermined current Ic2 at power supply voltage Vcc2, which is lower than power supply voltage Vcc1, as shown in FIGS.
  • the bias power supply circuit 124 supplies the bias circuits 114 and 115 with a current Id1 approximately proportional to the control voltage Vramp, for example, based on a serial signal input from a predetermined circuit (not shown). Then, the bias power supply circuit 124 supplies the bias circuit 116 with a current Id2 that changes substantially squarely with respect to the control voltage Vramp, for example, based on a serial signal input from a predetermined circuit.
  • the bias power supply circuit 124 supplies the bias circuits 114 and 115 with the current Id1 that is proportional to the control voltage Vramp based on, for example, a serial signal input from a predetermined circuit (not shown). but not limited to this.
  • the bias power supply circuit 124 may supply the bias circuits 114 and 115 with a current Id1 that changes substantially squarely with respect to the control voltage Vramp, for example, based on a serial signal input from a predetermined circuit (not shown).
  • the power amplifier circuit 100 can be adapted to the switching spectrum of the saturation mode (GMSK) modulation standard. Since the GMSK modulation standard is a standard for bursting with respect to time, the switching spectrum is a standard indicating whether or not the waveform when bursting falls within a predetermined spectrum mask.
  • the saturation mode (GMSK) modulation standard requires that the slope of the graph of the output voltage Pout versus the control voltage Vramp be adapted to the switching spectrum. If the slope of the graph of the output voltage Pout is steep, it will not match the switching spectrum. The slope is determined by the current Ic output from the bias control circuit 123 and the currents Id1 and Id2 output from the bias power supply circuit 124 . Therefore, the power amplifier circuit 100 moderates the gradient of the output power Pout on the graph by changing the current Ic, the current Id1, and the current Id2 substantially squarely with respect to the control voltage Vramp.
  • the power amplifier circuit 100 turns on the switch 122a of the switching unit 122 based on, for example, a serial signal input from a predetermined circuit (not shown).
  • the control section 122b of the switching section 122 outputs a control signal to the standby terminal 121b1 of the driver circuit 121b when the switch 122a is turned on.
  • the driver circuit 121b stops operating.
  • the power amplifier circuit 100 can stop the driver circuit 121b that does not need to operate in the linear mode, thereby reducing power consumption. Since the base of the transistor 121a is connected to the ground, the base potential becomes "0V".
  • the adjustment signal S sets the voltage at the node 100a to the power supply voltage Vcc, which is a constant voltage regardless of the control voltage Vramp, as shown in FIG.
  • the bias control circuit 123 operates, for example, as a voltage source that outputs a constant voltage regardless of the control voltage Vramp based on a serial signal input from a predetermined circuit.
  • the bias power supply circuit 124 operates, for example, as a current source that outputs a constant current regardless of the control voltage Vramp based on a serial signal input from a predetermined circuit.
  • FIG. 6 is a diagram showing a configuration example of a power amplifier circuit 100 according to a modification.
  • FIG. 7 is a diagram showing an example of the relationship between the control voltage Vramp and the current Ic supplied by the bias control circuit 123a in the saturation mode.
  • the X-axis is the control voltage Vramp
  • the Y-axis is the current Ic supplied by the bias control circuit 123a.
  • the power amplifier circuit 100 outputs the same bias control signal from the bias control circuit 123a to the bias circuits 114 to 116 as compared with the power amplifier circuit of FIG. Operations different from those of the power amplifier circuit 100 of FIG. 1 will be described below.
  • the bias control circuit 123a supplies a constant voltage (for example, power supply voltage Vcc) to the bias circuits 114 to 116 regardless of the control voltage Vramp.
  • Vcc power supply voltage
  • the maximum value of current Ic is inversely proportional to power supply voltage Vcc, as shown in FIG.
  • the bias power supply circuit 124 supplies the bias circuits 114 and 115 with a current Id1 approximately proportional to the control voltage Vramp, for example, based on a serial signal input from a predetermined circuit (not shown). Then, the bias power supply circuit 124 may supply the bias circuit 116 with a current Id2 that changes substantially squarely with respect to the control voltage Vramp, for example, based on a serial signal input from a predetermined circuit.
  • the bias control circuit 123a supplies a constant voltage (for example, the power supply voltage Vcc) to the bias circuits 114 to 116 regardless of the control voltage Vramp, but the present invention is not limited to this. As shown in FIG. 7, the bias control circuit 123a may supply the bias circuits 114 to 116 with a current Ic that changes substantially squarely with respect to the control voltage Vramp.
  • Vcc the power supply voltage
  • the bias power supply circuit 124 supplies the bias circuits 114 and 115 with a current Id1 approximately proportional to the control voltage Vramp based on a serial signal input from a predetermined circuit (not shown). Illustrated, but not limited to.
  • the bias power supply circuit 124 may supply the bias circuits 114 and 115 with a current Id1 that changes substantially squarely with respect to the control voltage Vramp, for example, based on a serial signal input from a predetermined circuit (not shown).
  • the power amplifier circuit 100 is a power amplifier circuit that operates in a linear mode and a saturation mode, and is a signal output unit that receives a control voltage Vramp and outputs an adjustment signal S that is a signal based on the linear mode or the saturation mode.
  • 120 at least one driver stage amplifier 111, 112 to which an RF input signal is applied and to which an RF input signal RFin is applied, which is supplied with a conditioning signal S, and a power supply voltage Vcc.
  • the signal output unit 120 includes , a voltage output unit 121 supplied with a power supply voltage Vcc and a control voltage Vramp and outputting an adjustment signal S; as the adjustment signal S, and a switching unit 122 that controls the voltage output unit 121 .
  • This provides a power amplifier circuit configured with a simple circuit and compatible with different modulation standards.
  • the voltage output unit 121 includes a transistor 121a that outputs the adjustment signal S, and a driver circuit 121b that receives the control voltage Vramp and outputs a signal based on the control voltage Vramp to the gate of the transistor 121a.
  • the switching unit 122 has a switch 122a having one end connected to the reference potential and the other end connected to the gate of the transistor 121a. and a control unit 122b that controls the driver circuit 121b so that a signal based on the voltage Vramp is not output.
  • the power amplifier circuit 100 can stop the voltage output section 121 that does not need to operate in the linear mode, thereby reducing power consumption.
  • the power amplifier circuit 100 further includes a bias circuit 116 that supplies a bias to the amplifier 113 in the output stage. It further has a bias control circuit 123 that supplies a current that varies approximately squarely.
  • the power amplifier circuit 100 can conform to the saturation mode (GMSK) modulation standard with a simple configuration.
  • the power amplifier circuit 100 further includes a bias circuit 116 that supplies a bias to the amplifier 113 in the output stage. It further has a bias power supply circuit 124 that supplies a current that varies approximately squarely. As a result, the power amplifier circuit 100 can more reliably conform to the saturation mode (GMSK) modulation standard with a simple configuration.
  • GMSK saturation mode
  • the power amplifier circuit 100 also includes bias circuits 114 and 115 (first bias circuits) that supply a bias to at least one of the driver stage amplifiers 111 and 112, and a bias circuit 116 that supplies a bias to the output stage amplifier 113.
  • the signal output unit 120 applies a control voltage to the collectors of the bias circuits 114 and 115 (first bias circuit) and the collector of the bias circuit 116 (second bias circuit).
  • a bias control circuit 123a that supplies a constant current regardless of changes in Vramp, and a bias power supply that supplies a current that changes approximately squarely with respect to changes in the control voltage Vramp to the base of the bias circuit 116 (second bias circuit). and a circuit 124 .
  • the power amplifier circuit 100 can conform to the saturation mode (GMSK) modulation standard with a simple configuration.
  • the power amplifier circuit 100 also includes bias circuits 114 and 115 (first bias circuits) that supply a bias to at least one of the driver stage amplifiers 111 and 112, and a bias circuit 116 that supplies a bias to the output stage amplifier 113.
  • the signal output unit 120 applies a control voltage to the collectors of the bias circuits 114 and 115 (first bias circuit) and the collector of the bias circuit 116 (second bias circuit).
  • a bias control circuit 123a that supplies a current that varies approximately squarely with respect to the change in Vramp and a current that varies approximately squarely with respect to the variation in the control voltage Vramp are supplied to the base of the bias circuit 116 (second bias circuit). and a bias power supply circuit 124 that supplies power.
  • GMSK saturation mode
  • the bias power supply circuit 124 of the power amplifier circuit 100 supplies, in saturation mode, to the bases of the bias circuits 114 and 115 (first bias circuit) a current that changes approximately squarely with respect to the change in the control voltage Vramp.
  • the power amplifier circuit 100 can conform to the saturation mode (GMSK) modulation standard with a simple configuration.
  • the bias power supply circuit 124 of the power amplifier circuit 100 supplies the bases of the bias circuits 114 and 115 (first bias circuit) with a current substantially proportional to changes in the control voltage Vramp in the saturation mode.
  • the power amplifier circuit 100 can conform to the saturation mode (GMSK) modulation standard with a simple configuration.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

線形モードと、飽和モードと、で動作する電力増幅回路であって、制御電圧が入力されて、前記線形モードまたは前記飽和モードに基づく信号である調整信号を出力する信号出力部と、前記調整信号が供給される増幅器であって、ＲＦ入力信号が入力され、入力されたＲＦ入力信号を増幅する、少なくとも一つのドライバ段の増幅器と、電源電圧が供給される増幅器であって、前記ドライバ段の増幅器から出力される前記増幅されたＲＦ入力信号を増幅してＲＦ出力信号を出力する出力段の増幅器と、を備え、前記信号出力部は、前記電源電圧と前記制御電圧とが供給され、前記調整信号を出力する電圧出力部と、前記線形モードにおいて前記電源電圧を前記調整信号として出力し、前記飽和モードにおいて前記制御電圧に略比例した電圧を前記調整信号として出力するように、前記電圧出力部を制御する切替部と、を有する。

Description

電力増幅回路
　本開示は、電力増幅回路に関する。
　異なる変調規格に対応するように、線形モードおよび飽和モードで動作可能な電力増幅器が知られている（例えば、特許文献１参照）。
米国特許第７６０５６５１号明細書
　特許文献１に記載の電力増幅器は、ＬＤО（Low Drop Output）でドライバアンプのコレクタを制御し、ＬＤОとは異なる電源である電源電圧でパワーアンプのコレクタを駆動している。これにより、電力増幅器は、特性の劣化を防止できる。当該電力増幅器は、飽和動作時に出力電力を検出する。電力増幅器は、検出した出力電力と電圧Ｖｄｅｔとに基づきＬＤОの出力を制御する。電力増幅器は、線形動作時にコントロール電圧Ｖｃｎｔｌに基づきＬＤОの出力を制御する。
　しかしながら、特許文献１に記載の電力増幅器では、出力電力を検出してフィードバックさせるための回路を必要とするため、回路規模が大きくなるという問題がある。
　そこで、本開示は、簡易な回路で構成される、異なる変調規格に対応可能な電力増幅回路を提供することを目的とする。
　本発明の一側面に係る電力増幅回路は、線形モードと、飽和モードと、で動作する電力増幅回路であって、制御電圧が入力されて、前記線形モードまたは前記飽和モードに基づく信号である調整信号を出力する信号出力部と、前記調整信号が供給される増幅器であって、ＲＦ入力信号が入力され、入力されたＲＦ入力信号を増幅する、少なくとも一つのドライバ段の増幅器と、電源電圧が供給される増幅器であって、前記ドライバ段の増幅器から出力される前記増幅されたＲＦ入力信号を増幅してＲＦ出力信号を出力する出力段の増幅器と、を備え、前記信号出力部は、前記電源電圧と前記制御電圧とが供給され、前記調整信号を出力する電圧出力部と、前記線形モードにおいて前記電源電圧を前記調整信号として出力し、前記飽和モードにおいて前記制御電圧に略比例した電圧を前記調整信号として出力するように、前記電圧出力部を制御する切替部と、を有する。
　本開示によれば、簡易な回路で構成される、異なる変調規格に対応可能な電力増幅回路を提供することができる。
電力増幅回路の構成例を示す図である。 バイアス回路の構成例を示す図である。 飽和モードにおける制御電圧Ｖｒａｍｐとノード１００ａの電圧との関係の一例を示す図である。 飽和モードにおける制御電圧Ｖｒａｍｐとバイアス制御回路が供給する電流Ｉｃとの関係の一例を示す図である。 飽和モードにおける電源電圧Ｖｃｃとバイアス制御回路が供給する電流Ｉｃとの関係の一例を示す図である。 変形例に係る電力増幅回路の構成例を示す図である。 飽和モードにおける制御電圧Ｖｒａｍｐとバイアス制御回路が供給する電流Ｉｃとの関係の一例を示す図である。
＝＝＝電力増幅回路１００＝＝＝
＜＜構成＞＞
　携帯電話などの通信機器は、例えば、出力電力が入力電力によって制御される飽和モード（Gaussian Minimum Shift Keying：ＧＭＳＫ）と、入力電力が一定で出力電力が制御される線形モード（Enhanced Data rates for GSM Evolution：ＥＤＧＥ）とで動作する電力増幅回路を利用する。そこで、携帯電話などの通信機器の電力増幅回路は、ＧＭＳＫやＥＤＧＥなどの異なる変調規格に対応するために、飽和モードまたは線形モードのいずれかで動作できることが望まれる。本実施形態の電力増幅回路１００は、飽和モードおよび線形モードのそれぞれで動作可能な回路である。なお、後述のとおり、電力増幅回路１００は、飽和モードおよび線形モードのそれぞれで動作する（動作可能な）回路であればよく、動作中に飽和モードと線形モードとを切り替える回路でなくてもよい。言い換えれば、電力増幅回路１００は、動作中は飽和モード、或いは、線形モードのいずれか一方でしか動作しないものの、搭載される携帯端末によって飽和モードのみで動作するのか、線形モードのみで動作するのかを切り替えられる回路であってもよい。
　電力増幅回路１００は、例えば、携帯電話機に搭載され、基地局に送信する信号の電力を増幅するために用いられる。電力増幅回路１００は、例えば、ＧＭＳＫを使ってＲＦ搬送波で変調するＧＳＭディジタル通信標準や、ＧＳＭディジタル通信標準を拡張したＥＤＧＥなどの異なる変調規格の信号の電力を増幅することができる。なお、電力増幅回路１００が増幅する信号の規格はこれらに限られない。電力増幅回路１００は、入力信号ＲＦｉｎを増幅し、出力信号ＲＦｏｕｔを出力する。入力信号は無線周波数（Radio-Frequency：ＲＦ）信号であり、入力信号の周波数は、例えば数百ＭＨｚ～数ＧＨｚ程度である。
　図１を参照して、電力増幅回路１００の構成例について説明する。図１は、電力増幅回路１００の構成例を示す図である。図１に示すように、電力増幅回路１００は、例えば、増幅回路１１０と、信号出力部１２０とを含む。
　増幅回路１１０は、例えば、増幅器１１１、増幅器１１２、増幅器１１３、バイアス回路１１４、バイアス回路１１５、バイアス回路１１６を含む。なお、増幅回路１１０は、一例として、３段の増幅器を含むこととして説明するが、これに限定されない。例えば、増幅回路１１０は、２段または４段以上の増幅器を含んでもいてもよい。
　増幅器１１１および増幅器１１２は、例えば、入力信号ＲＦｉｎを増幅するドライバ段の増幅器である。増幅器１１１，１１２は、入力端子１１０ａから入力される入力信号ＲＦｉｎを入力して、入力信号ＲＦｉｎを増幅して増幅器１１３に出力する。
　増幅器１１３は、例えば、増幅器１１１，１１２で増幅された入力信号ＲＦｉｎを増幅する増幅器である。増幅器１１３は、出力信号ＲＦｏｕｔを出力端子１１０ｂに出力する。
　バイアス回路１１４は、増幅器１１１にバイアスを供給する回路である。ここで、図２を参照して、バイアス回路１１４の構成例について説明する。図２は、バイアス回路１１４の構成例を示す図である。図２に示すように、バイアス回路１１４は、例えば、トランジスタ１１４ａ～１１４ｃ、キャパシタ３４４、抵抗３４１を含む。
　トランジスタ１１４ａ～１１４ｃは、ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）とするが、これに限定されない。例えば、トランジスタ１１４ａ～１１４ｃは、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）であってもよい。トランジスタ１１４ａ，１１４ｂは、ダイオード接続されている。トランジスタ１１４ａのコレクタは、抵抗３４１を通じて端子１１４ｆに接続されている。
　トランジスタ１１４ａのエミッタは、トランジスタ１１４ｂのコレクタおよびベースに接続されている。トランジスタ１１４ａのベースはトランジスタ１１４ｃのベースに接続されている。トランジスタ１１４ｂのエミッタは、基準電位に接続されている。トランジスタ１１４ｂのエミッタはキャパシタ１１４ｄを通じてトランジスタ１１４ｃのベースに接続されていてもよい。
　端子１１４ｆは、例えば、信号出力部１２０のバイアス電源回路１２４に接続される。そして、端子１１４ｆには、バイアス電源回路１２４からバイアス電流が供給される。また、端子１１４ｆは、抵抗１１４ｅを通じてトランジスタ１１４ｃのベースに接続される。すなわち、バイアス回路１１４のトランジスタ１１４ｃは、端子１１４ｆを通じてバイアス電源回路１２４からベース電流が供給される。
　端子１１４ｇは、例えば、信号出力部１２０のバイアス制御回路１２３に接続される。端子１１４ｇは、トランジスタ１１４ｃのコレクタに接続される。すなわち、バイアス回路１１４のトランジスタ１１４ｃは、端子１１４ｇを通じてバイアス制御回路１２３からコレクタ電流が供給される。
　端子１１４ｈは、例えば、増幅器１１１に接続される。端子１１４ｈは、トランジスタ１１４ｃのエミッタに接続される。すなわち、バイアス回路１１４のトランジスタ１１４ｃは、端子１１４ｈを通じて、増幅器１１１にバイアス電流を供給する。
　すなわち、トランジスタ１１４ｃは、ベースに供給されるバイアス電流およびコレクタに供給されるコレクタ電流に基づくエミッタ電流を、増幅器３４０に供給する。
　バイアス回路１１５は、バイアス回路１１４の構成と同じであるため、その説明を省略する。なお、バイアス回路１１５は、図２に示す端子１１４ｈを通じて増幅器１１２にバイアス電流を供給する。
　バイアス回路１１６は、バイアス回路１１４の構成と同じであるため、その説明を省略する。なお、バイアス回路１１６は、図２に示す端子１１４ｈを通じて増幅器１１３にバイアス電流を供給する。
　信号出力部１２０は、例えば、増幅器１１１，１１２に線形モードまたは飽和モードに基づく信号（以下、「調整信号Ｓ」という）を出力する。図１に示すように、信号出力部１２０は、例えば、電圧出力部１２１、切替部１２２、バイアス制御回路１２３、バイアス電源回路１２４を含む。
　電圧出力部１２１は、例えば、後述する切替部１２２から出力される制御信号に基づく調整信号Ｓを増幅器１１１，１１２に供給する。調整信号Ｓとは、増幅器１１１，１１２に供給する電圧や電流である。電圧出力部１２１から出力される調整信号Ｓについては後述する。
　電圧出力部１２１は、例えば低ドロップアウトリニア電圧レギュレータである。電圧出力部１２１は、例えば、トランジスタ１２１ａ、ドライバ回路１２１ｂ、フィルタ１２１ｃ、リミッタ１２１ｄ、抵抗１２１ｅ，１２１ｆを含む。なお、電圧出力部１２１の構成要素は特に限定されるものではない。
　トランジスタ１２１ａは、例えばＰ型トランジスタである。トランジスタ１２１ａのソースは、電源電圧Ｖｃｃを供給する電源１０１に接続される。トランジスタ１２１ａのドレインは、例えばインダクタを通じて、増幅器１１１，１１２に接続される。また、トランジスタ１２１ａのドレインは、抵抗１２１ｅ，１２１ｆを通じてグランドに接続される。トランジスタ１２１ａのゲートは、後述する切替部１２２とドライバ回路１２１ｂの出力端子に接続される。
　ドライバ回路１２１ｂは、例えば差動増幅器である。以下では、一例として、ドライバ回路１２１ｂを差動増幅器として説明するが、ドライバ回路１２１ｂは差動増幅器に限定されない。ドライバ回路１２１ｂは、例えば、反転入力端子（－端子）、非反転入力端子（＋端子）、及びスタンバイ端子１２１ｂ１を有していてもよい。ドライバ回路１２１ｂは、例えば、制御電圧Ｖｒａｍｐに対して略比例する電圧を出力する。「略比例」とは、例えば、制御電圧Ｖｒａｍｐに対して比例する、ドライバ回路１２１ｂが出力する電圧の比例定数が、±２０％の範囲で変動することを含むものであってもよい。例えば、ドライバ回路１２１ｂが制御電圧に比例定数ａを掛けた電圧を出力する場合、比例定数ａは、０．８×ａ～１．２×ａの範囲の値であってもよい。ドライバ回路１２１ｂは、例えば、反転入力端子（－端子）にフィルタ１２１ｃが接続され、非反転入力端子（＋端子）にノード１２１ｇが接続される。反転入力端子には、フィルタ１２１ｃを通じて制御電圧Ｖｒａｍｐが供給される。非反転入力端子には、ノード１２１ｇに接続される抵抗１２１ｆを通じてグランドに接続される。スタンバイ端子１２１ｂ１は、切替部１２２に接続され、切替部１２２から制御信号が入力される。スタンバイ端子１２１ｂ１は、例えば、ドライバ回路１２１ｂが後述する制御信号に基づきその動作状態と停止状態とを切り替えるための端子である。ドライバ回路１２１ｂは、例えば反転入力端子にかかるフィルタ１２１ｃの出力の電位と、非反転入力端子にかかるノード１２１ｇの電位とが等しくなるように、トランジスタ１２１ａのドレイン電流を調整する。
　フィルタ１２１ｃは、例えばＲＣフィルタなどであり、制御電圧Ｖｒａｍｐのノイズを除去する。
　リミッタ１２１ｄは、例えばＲＣフィルタなどであり、制御電圧Ｖｒａｍｐに混入するスパイク電圧を除去する。
　切替部１２２は、例えば、線形モードまたは飽和モードに基づき電圧出力部１２１から出力される調整信号Ｓを制御する。切替部１２２は、例えば、スイッチ１２２ａ、制御部１２２ｂを含む。
　スイッチ１２２ａは、例えば、一端がグランドに接続され、他端がトランジスタ１２１ａのゲートに接続される。切替部１２２は、例えば、所定の回路（例えば、ＣＰＵ（Central Processing Unit））から取得される、飽和モードまたは線形モードを示すシリアル信号に基づき、スイッチ１２２ａの接続状態を切り替えてもよい。具体的には、切替部１２２は、飽和モードを示すシリアル信号（例えば、低電圧）を取得した場合、スイッチ１２２ａを遮断状態（ＯＦＦ）にする。これにより、電圧出力部１２１は、制御電圧Ｖｒａｍｐに略比例する電圧である調整信号Ｓを出力する。また、切替部１２２は、線形モードを示すシリアル信号（例えば、高電圧）を取得した場合、スイッチ１２２ａを導通状態（ＯＮ）にする。この場合、トランジスタ１２１ａのゲート電位が「０Ｖ」となる。これにより、電圧出力部１２１は、制御電圧Ｖｒａｍｐにかかわらず電源電圧Ｖｃｃである調整信号Ｓを出力する。
　制御部１２２ｂは、スイッチ１２２ａの動作に基づきドライバ回路１２１ｂのスタンバイ端子１２１ｂ１に制御信号を出力する。例えば、制御信号は、ドライバ回路１２１ｂを停止させるための信号である。制御部１２２ｂは、線形モードにおいて、端子２１０に制御信号を出力してもよい。すなわち、電圧出力部１２１は、線形モードにおいて、制御部１２２ｂから制御信号が入力されることによって、ドライバ回路１２１ｂを停止する。これにより、電力増幅回路１００は、線形モードにおいて動作する必要がない電圧出力部１２１を停止できるため、消費電力を減らせる。
　バイアス制御回路１２３は、例えば、バイアス回路１１４～１１６の端子１１４ｇにバイアス制御信号を供給する。バイアス制御回路１２３は、定電流源であってもよいし、定電圧源であってもよい。また、バイアス制御回路１２３は、バイアスに基づく可変電流源及び可変電圧源であってもよい。また、バイアス制御回路１２３は、飽和モードのときに、バイアス回路１１４～１１６の少なくともいずれかに、制御電圧Ｖｒａｍｐに対して略二乗に変化する電流（バイアス制御信号）を供給する可変電流源であってもよい。「略二乗」とは、例えば、制御電圧Ｖｒａｍｐに対して二乗に比例する、バイアス制御回路１２３が出力する電流の比例定数が、±２０％の範囲で変動することを含むものであってもよい。例えば、バイアス制御回路１２３が制御電圧に比例定数ａを掛けた電流を供給する場合、比例定数ａは、０．８×ａ～１．２×ａの範囲の値であってもよい。バイアス制御回路１２３は、略二乗に変化する電流を、デジタル回路を用いて生成してもよいし、トランジスタのアナログ特定を用いて生成してもよい。バイアス制御回路１２３は、バイアス回路１１４～１１６のうち、略二乗に変化する電流を供給するバイアス回路を、所定の回路（例えば、ＣＰＵ）から取得されるシリアル信号に基づき特定してもよい。具体的には、一例として、バイアス制御回路１２３は、シリアル信号に基づき、飽和モードであるか線形モードであるかを特定し、飽和モードである場合、略二乗に変化する電流を、バイアス回路１１６に供給してもよい。
　バイアス電源回路１２４は、例えば、バイアス回路１１４～１１６の端子１１４ｆにバイアスを供給する。バイアス電源回路１２４は、定電流源であってもよいし、定電圧源であってもよい。また、バイアス電源回路１２４は、バイアスに基づく可変電流源及び可変電圧源であってもよい。また、バイアス電源回路１２４は、飽和モードのときに、バイアス回路１１４～１１６の少なくともいずれかに、制御電圧Ｖｒａｍｐに対して略比例または略二乗に変化する電流を供給する可変電流源であってもよい。バイアス電源回路１２４は、略比例または略二乗に変化する電流を、デジタル回路を用いて生成してもよいし、トランジスタのアナログ特定を用いて生成してもよい。バイアス電源回路１２４は、バイアス回路１１４～１１６のうち、略比例または略二乗に変化する電流を供給するバイアス回路を、所定の回路（例えば、ＣＰＵ）から取得されるシリアル信号に基づき特定してもよい。具体的には、一例として、バイアス電源回路１２４は、シリアル信号に基づき、飽和モードであるか線形モードであるかを特定し、飽和モードである場合、略二乗に変化する電流を、バイアス回路１１６に供給してもよい。また、一例として、バイアス電源回路１２４は、シリアル信号に基づき、飽和モードであると特定された場合、制御電圧Ｖｒａｍｐに略比例する電流を、バイアス回路１１４，１１５に供給してもよい。なお、切替部１２２による線形モードおよび飽和モードに応じた調整信号Ｓの出力切替は、必ずしも増幅回路１１０の動作中に行われなくてもよい。例えば、電力増幅回路１００が搭載される携帯端末に応じて線形モードが利用されるのか、飽和モードが利用されるのかを切り替える必要がある場合には、切替部１２２による調整信号Ｓの出力切替は増幅回路１１０の動作中に行われない場合がある。具体的には、切替部１２２は、電力増幅回路１００が搭載される携帯端末において最初に取得するシリアル信号が示すモードに応じて制御電圧Ｖｒａｍｐに略比例する電圧である調整信号Ｓ、或いは、電源電圧Ｖｃｃである調整信号Ｓのいずれかの出力を開始すればよく、その後出力する調整信号Ｓを増幅回路１１０の動作中に必ずしも切り替えなくてもよい。つまり、「線形モードにおいて電源電圧Ｖｃｃを調整信号Ｓとして出力し、飽和モードにおいて制御電圧Ｖｒａｍｐに略比例した電圧を調整信号Ｓとして出力する」動作は、電力増幅回路１００の動作中に線形モードと飽和モードとが切り替わるのに応じて調整信号Ｓを切り替えて出力する動作、および、電力増幅回路１００が搭載される携帯端末が利用するモードが線形モードか飽和モードであるかに応じて調整信号Ｓを携帯端末ごとに切り替えて出力する動作の双方を含む。従って、電力増幅回路１００の動作中に出力される調整信号Ｓが、制御電圧Ｖｒａｍｐに略比例する電圧の信号、或いは、電源電圧Ｖｃｃである信号のいずれか一方のみであった場合であっても、調整信号Ｓを線形モード或いは飽和モードに応じて、制御電圧Ｖｒａｍｐに略比例する電圧の信号から電源電圧Ｖｃｃである信号、或いは、電源電圧Ｖｃｃである信号から、制御電圧Ｖｒａｍｐに略比例する電圧の信号に切替可能な機構を切替部１２２が有している場合には、「線形モードにおいて電源電圧Ｖｃｃを調整信号Ｓとして出力し、飽和モードにおいて制御電圧Ｖｒａｍｐに略比例した電圧を調整信号Ｓとして出力する」動作を行う場合に含まれるものとする。
＜＜動作＞＞
　図１～図５を参照して、電力増幅回路１００の動作について説明する。以下では、まず、図１～図５を参照して、電力増幅回路１００の飽和モード（ＧＭＳＫモード）の動作について説明する。次に、電力増幅回路１００の線形モード（ＥＤＧＥモード）の動作について説明する。
　図３は、飽和モードにおける制御電圧Ｖｒａｍｐとノード１００ａの電圧との関係の一例を示す図である。図３は、Ｘ軸を制御電圧Ｖｒａｍｐとし、Ｙ軸をノード１００ａの電圧とする。
　図４は、飽和モードにおける制御電圧Ｖｒａｍｐとバイアス制御回路１２３が供給する電流Ｉｃとの関係の一例を示す図である。図４は、Ｘ軸を制御電圧Ｖｒａｍｐとし、Ｙ軸をバイアス制御回路１２３が供給する電流Ｉｃとする。
　図５は、飽和モードにおける電源電圧Ｖｃｃとバイアス制御回路１２３が供給する電流Ｉｃとの関係の一例を示す図である。図５は、Ｘ軸を電源電圧Ｖｃｃとし、Ｙ軸をバイアス制御回路１２３が供給する電流Ｉｃとする。
　まず、飽和モードにおける電力増幅回路１００の動きについて説明する。電力増幅回路１００は、例えば、所定の回路（不図示）から入力されるシリアル信号に基づき、切替部１２２のスイッチ１２２ａを遮断状態（ＯＦＦ）にする。ドライバ回路１２１ｂは、入力される制御電圧Ｖｒａｍｐに対して略比例する電圧を出力する。トランジスタ１２１ａは、ドライバ回路１２１ｂから出力される電圧に基づき、調整信号Ｓを出力する。調整信号Ｓは、図３に示すように、ノード１００ａにおける電圧を、制御電圧Ｖｒａｍｐに対して略比例する電圧（ここでは、最大電圧が電圧Ｖｃｃ）とする。すなわち、ドライバ段の増幅器１１１，１１２は、制御電圧Ｖｒａｍｐに対して略比例する電圧が供給される。出力段の増幅器１１３は、電源１０１から一定の電圧である電圧Ｖｃｃが供給される。
　バイアス制御回路１２３は、図４に示すように、例えば所定の回路から入力されるシリアル信号に基づき、制御電圧Ｖｒａｍｐに対して略二乗に変化する電流Ｉｃをバイアス回路１１６に供給する。また、バイアス制御回路１２３は、バイアス回路１１４，１１５に制御電圧Ｖｒａｍｐにかかわらず一定の電圧である電源電圧Ｖｃｃを供給する。ここで、電流Ｉｃの最大値は、図５に示すように、電源電圧Ｖｃｃに対して逆比例する。具体的には、電流Ｉｃは、図４、図５に示すように、電源電圧Ｖｃｃ１において所定の電流Ｉｃ１でリミットされ、電源電圧Ｖｃｃ１よりも小さい電源電圧Ｖｃｃ２において所定の電流Ｉｃ２でリミットされる。
　バイアス電源回路１２４は、例えば、所定の回路（不図示）から入力されるシリアル信号に基づき、制御電圧Ｖｒａｍｐに対して略比例する電流Ｉｄ１をバイアス回路１１４，１１５に供給する。そして、バイアス電源回路１２４は、例えば、所定の回路から入力されるシリアル信号に基づき、制御電圧Ｖｒａｍｐに対して略二乗に変化する電流Ｉｄ２をバイアス回路１１６に供給する。
　なお、上記において、バイアス電源回路１２４は、例えば所定の回路（不図示）から入力されるシリアル信号に基づき、制御電圧Ｖｒａｍｐに対して比例する電流Ｉｄ１をバイアス回路１１４，１１５に供給するとして説明したが、これに限定されない。バイアス電源回路１２４は、例えば所定の回路（不図示）から入力されるシリアル信号に基づき、制御電圧Ｖｒａｍｐに対して略二乗に変化する電流Ｉｄ１をバイアス回路１１４，１１５に供給してもよい。
　以上より、電力増幅回路１００は、飽和モード（ＧＭＳＫ）の変調規格のスイッチングスペクトラムに適合させることができる。スイッチングスペクトラムとは、ＧＭＳＫの変調規格が時間に対してバーストさせる規格であることから、バーストさせたときの波形が所定のスペクトラムマスクに入るか否かを示した規格である。飽和モード（ＧＭＳＫ）の変調規格では、制御電圧Ｖｒａｍｐに対する出力電圧Ｐｏｕｔのグラフ上の傾きを、スイッチングスペクトラムに適合させる必要がある。出力電圧Ｐｏｕｔのグラフ上の傾きが急峻である場合、スイッチングスペクトラムに適合しなくなる。当該傾きは、バイアス制御回路１２３から出力される電流Ｉｃや、バイアス電源回路１２４から出力される電流Ｉｄ１及び電流Ｉｄ２によって決定される。よって、電力増幅回路１００は、電流Ｉｃや、電流Ｉｄ１及び電流Ｉｄ２を、制御電圧Ｖｒａｍｐに対して略二乗に変化させることで、出力電力Ｐｏｕｔのグラフ上の傾きを緩やかにする。
　次に、線形モードにおける電力増幅回路１００の動きについて説明する。電力増幅回路１００は、例えば、所定の回路（不図示）から入力されるシリアル信号に基づき、切替部１２２のスイッチ１２２ａを導通状態（ＯＮ）にする。切替部１２２の制御部１２２ｂは、スイッチ１２２ａが導通状態になったことにより、制御信号をドライバ回路１２１ｂのスタンバイ端子１２１ｂ１に出力する。ドライバ回路１２１ｂは動作を停止する。これにより、電力増幅回路１００は、線形モードにおいて動作させる必要がないドライバ回路１２１ｂを停止できるため、消費電力を減らすことができる。そして、トランジスタ１２１ａのベースがグランドと接続されるため、ベース電位が「０Ｖ」となる。これにより、調整信号Ｓは、図５に示すように、ノード１００ａにおける電圧を、制御電圧Ｖｒａｍｐにかかわらず一定の電圧である電源電圧Ｖｃｃとする。
　バイアス制御回路１２３は、例えば、所定の回路から入力されるシリアル信号に基づき、制御電圧Ｖｒａｍｐにかかわらず一定の電圧を出力する電圧源として動作する。
　バイアス電源回路１２４は、例えば、所定の回路から入力されるシリアル信号に基づき、制御電圧Ｖｒａｍｐにかかわらず一定の電流を出力する電流源として動作する。
＜＜変形例＞＞
　図６、図７を参照して、電力増幅回路１００の変形例について説明する。図６は、変形例に係る電力増幅回路１００の構成例を示す図である。図７は、飽和モードにおける制御電圧Ｖｒａｍｐとバイアス制御回路１２３ａが供給する電流Ｉｃとの関係の一例を示す図である。図７は、Ｘ軸を制御電圧Ｖｒａｍｐとし、Ｙ軸をバイアス制御回路１２３ａが供給する電流Ｉｃとする。
　図６に示すように、電力増幅回路１００は、図１の電力増幅回路と比較して、バイアス制御回路１２３ａからバイアス回路１１４～１１６に同じバイアス制御信号を出力する。
　以下では、図１の電力増幅回路１００と異なる動作について説明する。
　飽和モードにおいて、バイアス制御回路１２３ａは、バイアス回路１１４～１１６に制御電圧Ｖｒａｍｐにかかわらず一定の電圧（例えば、電源電圧Ｖｃｃ）を供給する。ここで、電流Ｉｃの最大値は、図５に示すように、電源電圧Ｖｃｃに対して逆比例する。
　飽和モードにおいて、バイアス電源回路１２４は、例えば、所定の回路（不図示）から入力されるシリアル信号に基づき、制御電圧Ｖｒａｍｐに対して略比例する電流Ｉｄ１をバイアス回路１１４，１１５に供給する。そして、バイアス電源回路１２４は、例えば、所定の回路から入力されるシリアル信号に基づき、制御電圧Ｖｒａｍｐに対して略二乗に変化する電流Ｉｄ２をバイアス回路１１６に供給してもよい。
　なお、上記において、バイアス制御回路１２３ａは、バイアス回路１１４～１１６に制御電圧Ｖｒａｍｐにかかわらず一定の電圧（例えば、電源電圧Ｖｃｃ）を供給するとして説明したが、これに限定されない。バイアス制御回路１２３ａは、図７に示すように、バイアス回路１１４～１１６に制御電圧Ｖｒａｍｐに対して略二乗に変化する電流Ｉｃを供給してもよい。
　なお、上記において、バイアス電源回路１２４は、例えば、所定の回路（不図示）から入力されるシリアル信号に基づき、制御電圧Ｖｒａｍｐに対して略比例する電流Ｉｄ１をバイアス回路１１４，１１５に供給するとして説明したが、これに限定されない。バイアス電源回路１２４は、例えば、所定の回路（不図示）から入力されるシリアル信号に基づき、制御電圧Ｖｒａｍｐに対して略二乗に変化する電流Ｉｄ１をバイアス回路１１４，１１５に供給してもよい。
＝＝＝まとめ＝＝＝
　電力増幅回路１００は線形モードと、飽和モードと、で動作する電力増幅回路であって、　制御電圧Ｖｒａｍｐが入力されて、線形モードまたは飽和モードに基づく信号である調整信号Ｓを出力する信号出力部１２０と、調整信号Ｓが供給される増幅器であって、ＲＦ入力信号が入力され、入力されたＲＦ入力信号ＲＦｉｎを増幅する、少なくとも一つのドライバ段の増幅器１１１，１１２と、電源電圧Ｖｃｃが供給される増幅器であって、ドライバ段の増幅器１１１，１１２から出力される増幅されたＲＦ入力信号を増幅してＲＦ出力信号ＲＦｏｕｔを出力する出力段の増幅器１１３と、を備え、信号出力部１２０は、電源電圧Ｖｃｃと制御電圧Ｖｒａｍｐとが供給され、調整信号Ｓを出力する電圧出力部１２１と、線形モードにおいて電源電圧Ｖｃｃを調整信号Ｓとして出力し、飽和モードにおいて制御電圧Ｖｒａｍｐに略比例した電圧を調整信号Ｓとして出力するように、電圧出力部１２１を制御する切替部１２２と、を有する。これにより、簡易な回路で構成される、異なる変調規格に対応可能な電力増幅回路を提供する。
　また、電力増幅回路１００は、電圧出力部１２１は、調整信号Ｓを出力するトランジスタ１２１ａと、制御電圧Ｖｒａｍｐが入力されて、トランジスタ１２１ａのゲートに制御電圧Ｖｒａｍｐに基づく信号を出力するドライバ回路１２１ｂと、を有し、切替部１２２は、一端が基準電位に接続され、他端がトランジスタ１２１ａのゲートに接続されるスイッチ１２２ａと、スイッチ１２２ａが導通状態になったことに基づき、ドライバ回路１２１ｂから制御電圧Ｖｒａｍｐに基づく信号が出力されないように、ドライバ回路１２１ｂを制御する制御部１２２ｂと、を有する。これにより、電力増幅回路１００は、線形モードにおいて動作する必要がない電圧出力部１２１を停止できるため、消費電力を減らせる。
　また、電力増幅回路１００は、出力段の増幅器１１３にバイアスを供給するバイアス回路１１６をさらに備え、信号出力部１２０は、飽和モードにおいて、バイアス回路１１６のコレクタに、制御電圧Ｖｒａｍｐの変化に対して略二乗に変化する電流を供給するバイアス制御回路１２３をさらに有する。これにより、電力増幅回路１００は、簡易な構成により飽和モード（ＧＭＳＫ）の変調規格に適合できる。
　また、電力増幅回路１００は、出力段の増幅器１１３にバイアスを供給するバイアス回路１１６をさらに備え、信号出力部１２０は、飽和モードにおいて、バイアス回路１１６のベースに、制御電圧Ｖｒａｍｐの変化に対して略二乗に変化する電流を供給するバイアス電源回路１２４をさらに有する。これにより、電力増幅回路１００は、簡易な構成により飽和モード（ＧＭＳＫ）の変調規格に、より確実に適合できる。
　また、電力増幅回路１００は、少なくとも一つのドライバ段の増幅器１１１，１１２にバイアスを供給するバイアス回路１１４，１１５（第１バイアス回路）と、出力段の増幅器１１３にバイアスを供給するバイアス回路１１６（第２バイアス回路）と、をさらに備え、信号出力部１２０は、飽和モードにおいて、バイアス回路１１４，１１５（第１バイアス回路）のコレクタおよびバイアス回路１１６（第２バイアス回路）のコレクタに、制御電圧Ｖｒａｍｐの変化にかかわらず一定の電流を供給するバイアス制御回路１２３ａと、バイアス回路１１６（第２バイアス回路）のベースに、制御電圧Ｖｒａｍｐの変化に対して略二乗に変化する電流を供給するバイアス電源回路１２４と、をさらに有する。これにより、電力増幅回路１００は、簡易な構成により飽和モード（ＧＭＳＫ）の変調規格に適合できる。
　また、電力増幅回路１００は、少なくとも一つのドライバ段の増幅器１１１，１１２にバイアスを供給するバイアス回路１１４，１１５（第１バイアス回路）と、出力段の増幅器１１３にバイアスを供給するバイアス回路１１６（第２バイアス回路）と、をさらに備え、信号出力部１２０は、飽和モードにおいて、バイアス回路１１４，１１５（第１バイアス回路）のコレクタおよびバイアス回路１１６（第２バイアス回路）のコレクタに、制御電圧Ｖｒａｍｐの変化に対して略二乗に変化する電流を供給するバイアス制御回路１２３ａと、バイアス回路１１６（第２バイアス回路）のベースに、制御電圧Ｖｒａｍｐの変化に対して略二乗に変化する電流を供給するバイアス電源回路１２４と、をさらに有する。これにより、電力増幅回路１００は、簡易な構成により飽和モード（ＧＭＳＫ）の変調規格に、より確実に適合できる。
　また、電力増幅回路１００のバイアス電源回路１２４は、飽和モードにおいて、バイアス回路１１４，１１５（第１バイアス回路）のベースに、制御電圧Ｖｒａｍｐの変化に対して略二乗に変化する電流を供給する。これにより、電力増幅回路１００は、簡易な構成により飽和モード（ＧＭＳＫ）の変調規格に適合できる。
　また、電力増幅回路１００のバイアス電源回路１２４は、飽和モードにおいて、バイアス回路１１４，１１５（第１バイアス回路）のベースに、制御電圧Ｖｒａｍｐの変化に対して略比例する電流を供給する。これにより、電力増幅回路１００は、簡易な構成により飽和モード（ＧＭＳＫ）の変調規格に適合できる。
　以上説明した実施形態は、本開示の理解を容易にするためのものであり、本開示を限定して解釈するためのものではない。本開示は、その趣旨を逸脱することなく、変更又は改良され得るとともに、本開示にはその等価物も含まれる。すなわち、実施形態に当業者が適宜設計変更を加えたものも、本開示の特徴を備えている限り、本開示の範囲に包含される。実施形態が備える素子及びその配置などは、例示したものに限定されるわけではなく適宜変更することができる。
　１００…電力増幅回路、１１０…増幅回路、１２０…信号出力部、１２１…電圧出力部、１２２…切替部、１２３…バイアス制御回路、１２４…バイアス電源回路。

Claims (8)

  1. 　線形モードと、飽和モードと、で動作する電力増幅回路であって、
    　制御電圧が入力されて、前記線形モードまたは前記飽和モードに基づく信号である調整信号を出力する信号出力部と、
    　前記調整信号が供給される増幅器であって、ＲＦ入力信号が入力され、入力されたＲＦ入力信号を増幅する、少なくとも一つのドライバ段の増幅器と、
    　電源電圧が供給される増幅器であって、前記ドライバ段の増幅器から出力される前記増幅されたＲＦ入力信号を増幅してＲＦ出力信号を出力する出力段の増幅器と、
    　を備え、
    　前記信号出力部は、
    　　前記電源電圧と前記制御電圧とが供給され、前記調整信号を出力する電圧出力部と、
    　　前記線形モードにおいて前記電源電圧を前記調整信号として出力し、前記飽和モードにおいて前記制御電圧に略比例した電圧を前記調整信号として出力するように、前記電圧出力部を制御する切替部と、を有する、
    　電力増幅回路。
  2. 　前記電圧出力部は、
    　　前記調整信号を出力するトランジスタと、
    　　前記制御電圧が入力されて、前記トランジスタのゲートに前記制御電圧に基づく信号を出力するドライバ回路と、
    　を有し、
    　前記切替部は、
    　　一端が基準電位に接続され、他端が前記トランジスタのゲートに接続されるスイッチと、
    　　前記スイッチが導通状態になったことに基づき、前記ドライバ回路から前記制御電圧に基づく信号が出力されないように、前記ドライバ回路を制御する制御部と、
    　を有する、
    　請求項１に記載の電力増幅回路。
  3. 　前記出力段の増幅器にバイアスを供給するバイアス回路をさらに備え、
    　前記信号出力部は、前記飽和モードにおいて、前記バイアス回路のコレクタに、前記制御電圧の変化に対して略二乗に変化する電流を供給するバイアス制御回路をさらに有する、
    　請求項１または請求項２に記載の電力増幅回路。
  4. 　前記出力段の増幅器にバイアスを供給するバイアス回路をさらに備え、
    　前記信号出力部は、前記飽和モードにおいて、前記バイアス回路のベースに、前記制御電圧の変化に対して略二乗に変化する電流を供給するバイアス電源回路をさらに有する、
    　請求項１から請求項３のいずれか一項に記載の電力増幅回路。
  5. 　前記少なくとも一つのドライバ段の増幅器にバイアスを供給する第１バイアス回路と、
    　前記出力段の増幅器にバイアスを供給する第２バイアス回路と、
    　をさらに備え、
    　前記信号出力部は、前記飽和モードにおいて、
    　　前記第１バイアス回路のコレクタおよび前記第２バイアス回路のコレクタに、前記制御電圧の変化にかかわらず一定の電流を供給するバイアス制御回路と、
    　　前記第２バイアス回路のベースに、前記制御電圧の変化に対して略二乗に変化する電流を供給するバイアス電源回路と、
    　をさらに有する、
    　請求項１または請求項２に記載の電力増幅回路。
  6. 　前記少なくとも一つのドライバ段の増幅器にバイアスを供給する第１バイアス回路と、
    　前記出力段の増幅器にバイアスを供給する第２バイアス回路と、
    　をさらに備え、
    　前記信号出力部は、前記飽和モードにおいて、
    　　前記第１バイアス回路のコレクタおよび前記第２バイアス回路のコレクタに、前記制御電圧の変化に対して略二乗に変化する電流を供給するバイアス制御回路と、
    　　前記第２バイアス回路のベースに、前記制御電圧の変化に対して略二乗に変化する電流を供給するバイアス電源回路と、
    　をさらに有する、
    　請求項１または請求項２に記載の電力増幅回路。
  7. 　前記バイアス電源回路は、前記飽和モードにおいて、前記第１バイアス回路のベースに、前記制御電圧の変化に対して略二乗に変化する電流を供給する、
    　請求項５または請求項６に記載の電力増幅回路。
  8. 　前記バイアス電源回路は、前記飽和モードにおいて、前記第１バイアス回路のベースに、前記制御電圧の変化に対して略比例する電流を供給する、
    　請求項５または請求項６に記載の電力増幅回路。
PCT/JP2022/039242 2021-10-22 2022-10-21 電力増幅回路 WO2023068360A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202280039260.2A CN117461257A (zh) 2021-10-22 2022-10-21 功率放大电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-173095 2021-10-22
JP2021173095 2021-10-22

Publications (1)

Publication Number Publication Date
WO2023068360A1 true WO2023068360A1 (ja) 2023-04-27

Family

ID=86058284

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/039242 WO2023068360A1 (ja) 2021-10-22 2022-10-21 電力増幅回路

Country Status (2)

Country Link
CN (1) CN117461257A (ja)
WO (1) WO2023068360A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873211B1 (en) * 2003-09-10 2005-03-29 Skyworks Solutions, Inc. Multi-mode bias circuit for power amplifiers
JP2006270670A (ja) * 2005-03-25 2006-10-05 Renesas Technology Corp 高周波電力増幅回路および高周波電力増幅用電子部品
US20080180169A1 (en) * 2007-01-25 2008-07-31 Skyworks Solutions, Inc. Multimode amplifier for operation in linear and saturated modes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873211B1 (en) * 2003-09-10 2005-03-29 Skyworks Solutions, Inc. Multi-mode bias circuit for power amplifiers
JP2006270670A (ja) * 2005-03-25 2006-10-05 Renesas Technology Corp 高周波電力増幅回路および高周波電力増幅用電子部品
US20080180169A1 (en) * 2007-01-25 2008-07-31 Skyworks Solutions, Inc. Multimode amplifier for operation in linear and saturated modes

Also Published As

Publication number Publication date
CN117461257A (zh) 2024-01-26

Similar Documents

Publication Publication Date Title
EP2387150B1 (en) Automatic bias control circuit for linear power amplifiers
KR101451455B1 (ko) 선형 및 포화 모드에서의 동작을 위한 멀티모드 증폭기
CN109428557B (zh) 功率放大电路
KR100821197B1 (ko) 고효율 혼합모드 전력 증폭기
US6236266B1 (en) Bias circuit and bias supply method for a multistage power amplifier
US7193460B1 (en) Circuit for controlling power amplifier quiescent current
US8035443B2 (en) Amplifier with gain expansion stage
WO1998000912A1 (en) Bias circuit for a power amplifier
US8432228B1 (en) Power control circuit for radio frequency power amplifiers
US5307025A (en) Audio power amplifier with noise prevention at turn-on and turn-off
US20120206150A1 (en) Adjustable gain amplifier, automated test equipment and method for adjusting a gain of an amplifier
WO2021124613A1 (ja) 電力増幅回路
US7286015B2 (en) Linear-in-dB variable gain amplifiers with an adaptive bias current
WO2023068360A1 (ja) 電力増幅回路
KR102221543B1 (ko) 전력 증폭 회로
US6842072B1 (en) Power gain reduction circuit for power amplifiers
JP2006333107A (ja) バイアス回路およびそれを用いた電力増幅器、無線通信装置
EP1429456A1 (en) Variable gain amplifier of low power consumption
US20220337209A1 (en) Power amplifying circuit
JP2022122807A (ja) 電力増幅回路
US20050225396A1 (en) Bias circuit for power amplifier operated as a digital to analog converter

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22883663

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280039260.2

Country of ref document: CN