WO2022259314A1 - Quantum computing device, quantum error suppression method, and program - Google Patents
Quantum computing device, quantum error suppression method, and program Download PDFInfo
- Publication number
- WO2022259314A1 WO2022259314A1 PCT/JP2021/021570 JP2021021570W WO2022259314A1 WO 2022259314 A1 WO2022259314 A1 WO 2022259314A1 JP 2021021570 W JP2021021570 W JP 2021021570W WO 2022259314 A1 WO2022259314 A1 WO 2022259314A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- quantum
- error
- unit
- quantum error
- error correction
- Prior art date
Links
- 230000001629 suppression Effects 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000012937 correction Methods 0.000 claims abstract description 53
- 238000004364 calculation method Methods 0.000 claims abstract description 38
- 238000005259 measurement Methods 0.000 claims description 22
- 238000003325 tomography Methods 0.000 claims description 10
- 238000012805 post-processing Methods 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000002096 quantum dot Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 239000003381 stabilizer Substances 0.000 description 4
- 238000004821 distillation Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000005040 ion trap Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 208000011580 syndromic disease Diseases 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
Abstract
A quantum computing device comprising: a calculation unit that calculates a quantum algorithm; a quantum error correction unit that corrects a quantum error by using a quantum error correction code during calculation by the calculation unit; and a quantum error suppression unit that cancels, by a quantum error suppression method, a decoding error generated during the quantum error correction.
Description
本発明は、量子情報処理における量子誤り耐性技術に関連するものである。
The present invention relates to quantum error resilience technology in quantum information processing.
量子コンピュータや量子ネットワークの可能性が近年注目されている。その実現のためには量子誤り耐性技術が重要である。
The potential of quantum computers and quantum networks has attracted attention in recent years. Quantum error resilience technology is important for its realization.
従来技術における量子誤り耐性計算は、量子エラー訂正を用いて、１論理量子ビットを複数の物理量子ビットを用いて表現し、冗長性を持たせることで計算エラーを減少させるというものである。量子エラー訂正は、冗長性を持たせるための物理量子ビットの物理エラーがある閾値を下回っていれば、スケーラブルに量子コンピュータのサイズを増大させることができることが知られている唯一の手法である（非特許文献１）。
Quantum error resilience calculations in conventional technology use quantum error correction to represent one logical qubit using multiple physical qubits, and reduce calculation errors by providing redundancy. Quantum error correction is the only known technique that can scaleably increase the size of a quantum computer, provided that the physical errors in the physical qubits for redundancy are below a certain threshold ( Non-Patent Document 1).
量子エラー訂正はスケーラブルに量子コンピュータのサイズを拡大することができる手法である一方、非常に大きな量子ビット数がオーバヘッドとして生じる。例えば、現在実現されている量子ビットの１０パーセントのエラーレートが実現できたとしても、古典コンピュータでシミュレートすることができない有用な問題を解くのに少なく見積もって数十万量子ビットが必要であるとされている。
While quantum error correction is a method that can scale the size of a quantum computer, it requires an extremely large number of qubits as overhead. For example, even if we could achieve an error rate of 10 percent of the qubits currently available, we would at least estimate that hundreds of thousands of qubits would be needed to solve useful problems that cannot be simulated on a classical computer. It is said that
本発明は上記の点に鑑みてなされたものであり、誤り耐性量子計算に必要な量子ビット数を大幅に削減することを可能とする技術を提供することを目的とする。
The present invention has been made in view of the above points, and aims to provide a technology that enables a significant reduction in the number of quantum bits required for fault-tolerant quantum computation.
開示の技術によれば、量子アルゴリズムの演算を行う演算部と、
前記演算部による演算中に、量子エラー訂正符号を用いて量子エラー訂正を行う量子エラー訂正部と、
前記量子エラー訂正において生じる復号エラーを、量子エラー抑制法によりキャンセルする量子エラー抑制部と、
を備える量子計算装置が提供される。 According to the disclosed technique, a computing unit that performs computation of a quantum algorithm;
a quantum error correction unit that performs quantum error correction using a quantum error correction code during calculation by the calculation unit;
a quantum error suppression unit that cancels decoding errors that occur in the quantum error correction by a quantum error suppression method;
There is provided a quantum computing device comprising:
前記演算部による演算中に、量子エラー訂正符号を用いて量子エラー訂正を行う量子エラー訂正部と、
前記量子エラー訂正において生じる復号エラーを、量子エラー抑制法によりキャンセルする量子エラー抑制部と、
を備える量子計算装置が提供される。 According to the disclosed technique, a computing unit that performs computation of a quantum algorithm;
a quantum error correction unit that performs quantum error correction using a quantum error correction code during calculation by the calculation unit;
a quantum error suppression unit that cancels decoding errors that occur in the quantum error correction by a quantum error suppression method;
There is provided a quantum computing device comprising:
開示の技術によれば、誤り耐性量子計算に必要な量子ビット数を大幅に削減することが可能となる。
According to the disclosed technology, it is possible to significantly reduce the number of qubits required for fault-tolerant quantum computation.
以下、図面を参照して本発明の実施の形態（本実施の形態）を説明する。以下で説明する実施の形態は一例に過ぎず、本発明が適用される実施の形態は、以下の実施の形態に限られるわけではない。
An embodiment (this embodiment) of the present invention will be described below with reference to the drawings. The embodiments described below are merely examples, and embodiments to which the present invention is applied are not limited to the following embodiments.
例えば、以下の例では、復号エラー及び近似エラーをキャンセルするための量子エラー抑制法として擬似確率法を用いているが、擬似確率法以外の量子エラー抑制法（例：外挿法、対称性検証法、部分空間展開法など）を使用してもよい。
For example, in the following example, the pseudo-probability method is used as a quantum error suppression method for canceling decoding errors and approximation errors. method, subspace expansion method, etc.) may be used.
（実施の形態の概要）
本実施の形態では、誤り耐性量子計算に必要な量子ビット数を大幅に削減するために、量子コンピュータが、量子エラー訂正法と量子エラー抑制法を組み合わせた誤り耐性量子計算を実行する。 (Overview of Embodiment)
In this embodiment, a quantum computer performs error-tolerant quantum computation by combining a quantum error correction method and a quantum error suppression method in order to significantly reduce the number of quantum bits required for error-tolerant quantum computation.
本実施の形態では、誤り耐性量子計算に必要な量子ビット数を大幅に削減するために、量子コンピュータが、量子エラー訂正法と量子エラー抑制法を組み合わせた誤り耐性量子計算を実行する。 (Overview of Embodiment)
In this embodiment, a quantum computer performs error-tolerant quantum computation by combining a quantum error correction method and a quantum error suppression method in order to significantly reduce the number of quantum bits required for error-tolerant quantum computation.
量子エラー抑制法は量子ビット数を増やさずに量子コンピュータのエラーを抑制する方法であるが、そのコストとして測定回数を増やさなくてはならない。その測定回数の増加は量子コンピュータ中で発生するエラーに対して指数関数的に増加するため、量子エラー抑制法はスケーラブルな手法ではないが、計算エラーが量子回路全体で１～２個の場合は測定回数の増加は許容範囲内であり、非常に有用である。
The quantum error suppression method is a method of suppressing quantum computer errors without increasing the number of qubits, but the cost is that the number of measurements must be increased. Since the increase in the number of measurements increases exponentially with respect to the errors that occur in the quantum computer, the quantum error suppression method is not a scalable method. The increase in the number of measurements is acceptable and very useful.
本実施の形態では、量子エラー訂正によって、計算エラーを１～２回程度まで抑え、それ以上計算エラーを抑えるために量子エラー抑制を行うこととしている。これにより、誤り耐性量子計算を行うために必要な量子ビット数が劇的に削減できることが期待できる。
In this embodiment, quantum error correction is used to suppress calculation errors to about one or two times, and quantum error suppression is performed to suppress further calculation errors. As a result, it is expected that the number of qubits required for error-tolerant quantum computation can be dramatically reduced.
更に、本実施の形態における誤り耐性量子計算において、任意の量子ゲートを実装するために、Ｈ、Ｔ、ＣＮＯＴを複数使ってＳｏｌｏｖａｙ－Ｋｉｔａｅｖアルゴリズムを用いて近似する。その際、近似エラーが生じてしまうが、本実施の形態に係る手法によりその近似エラーも抑制することができる。なお、Ｓｏｌｏｖａｙ－Ｋｉｔａｅｖアルゴリズムについては、Nielsen, M. A., & Chuang, I. (2002). Quantum computation and quantum informationに記載されている。
Furthermore, in the fault-tolerant quantum computation in this embodiment, multiple H, T, and CNOT are used to approximate using the Solovay-Kitaev algorithm in order to implement arbitrary quantum gates. At that time, an approximation error occurs, but the approximation error can be suppressed by the method according to the present embodiment. The Solovay-Kitaev algorithm is described in Nielsen, M. A., & Chuang, I. (2002). Quantum computation and quantum information.
以下、本実施の形態に係る装置構成、及び装置動作について説明する。
The device configuration and device operation according to this embodiment will be described below.
（装置全体構成）
図１に、本実施の形態における量子計算装置３００の構成例を示す。「量子計算装置」を「量子コンピュータ」と呼んでもよい。 (Overall device configuration)
FIG. 1 shows a configuration example of aquantum computing device 300 according to this embodiment. A "quantum computing device" may also be called a "quantum computer."
図１に、本実施の形態における量子計算装置３００の構成例を示す。「量子計算装置」を「量子コンピュータ」と呼んでもよい。 (Overall device configuration)
FIG. 1 shows a configuration example of a
図１に示すとおり、量子計算装置３００は、制御装置１００と量子プロセッサ２００を備える。制御装置１００は、量子プロセッサ２００に制御信号を送信し、量子プロセッサ２００から計算結果（測定結果）を取得することで、誤り耐性量子計算を行う。制御装置１００は、例えば古典コンピュータにより実現できる。なお、以降、「コンピュータ」は「古典コンピュータ」を意味する。
As shown in FIG. 1, the quantum computing device 300 includes a control device 100 and a quantum processor 200. The control device 100 transmits a control signal to the quantum processor 200 and acquires a calculation result (measurement result) from the quantum processor 200, thereby performing fault-tolerant quantum calculation. The control device 100 can be realized, for example, by a classical computer. Hereafter, "computer" means "classical computer".
量子プロセッサ２００は、物理量子ビットと呼ばれる量子２準位系を構成するとともに、物理量子ビットに対して、初期化、ゲート操作（ユニタリ変換）、測定などの物理演算を行う。物理量子ビットを実現するための物理系は特に限定はなく、どの物理系を使用してもよい。例えば、物理系として、超伝導回路、イオントラップ、光子、量子ドット等を使用することができる。これらの物理系については、Nielsen, M. A., & Chuang, I. (2002). Quantum computation and quantum informationに記載されている。
The quantum processor 200 configures a quantum two-level system called a physical qubit, and performs physical operations such as initialization, gate operation (unitary transformation), and measurement on the physical qubit. A physical system for realizing a physical qubit is not particularly limited, and any physical system may be used. For example, superconducting circuits, ion traps, photons, quantum dots, etc. can be used as physical systems. These physical systems are described in Nielsen, M. A., & Chuang, I. (2002). Quantum computation and quantum information.
以下では主に制御装置１００の構成と動作について説明する。なお、制御装置１００の動作において、物理的には、量子プロセッサ２００に信号を送信し、量子プロセッサ２００から情報を受信することで処理が進められるが、説明の便宜上、以下の説明においては、この物理的動作を明示的には示さず、制御装置１００の動作に暗黙的に含まれるものとして説明を行う。例えば、制御装置１００が「量子アルゴリズムの演算」を行うといった場合、「量子アルゴリズムの演算」には、量子プロセッサ２００への信号送信と、量子プロセッサ２００からの情報受信が含まれている。なお、後述するパウリフレームを使用する場合のように、物理的に量子プロセッサ２００への操作を行うことなく量子演算を行う場合もある。
The configuration and operation of the control device 100 will be mainly described below. In addition, in the operation of the control device 100, physically, processing proceeds by transmitting a signal to the quantum processor 200 and receiving information from the quantum processor 200, but for convenience of explanation, in the following explanation, this Physical operations are not explicitly shown and are implicitly included in the operation of the controller 100 . For example, when the control device 100 performs a “quantum algorithm operation”, the “quantum algorithm operation” includes signal transmission to the quantum processor 200 and information reception from the quantum processor 200 . As in the case of using a Pauli frame, which will be described later, quantum computation may be performed without physically operating the quantum processor 200 .
（制御装置の構成）
図２に、制御装置１００の機能構成例を示す。図２に示すように、制御装置１００は、演算部１１０、量子エラー抑制部１２０、量子エラー訂正部１３０、エラーマップ作成部１４０、記憶部１５０を備える。各部の機能概要は下記のとおりである。 (Configuration of control device)
FIG. 2 shows an example of the functional configuration of thecontrol device 100. As shown in FIG. As shown in FIG. 2 , the control device 100 includes a calculation unit 110 , a quantum error suppression unit 120 , a quantum error correction unit 130 , an error map creation unit 140 and a storage unit 150 . The function outline of each part is as follows.
図２に、制御装置１００の機能構成例を示す。図２に示すように、制御装置１００は、演算部１１０、量子エラー抑制部１２０、量子エラー訂正部１３０、エラーマップ作成部１４０、記憶部１５０を備える。各部の機能概要は下記のとおりである。 (Configuration of control device)
FIG. 2 shows an example of the functional configuration of the
量子エラー訂正部１３０は、スタビライザ符号等の量子エラー訂正符号の手法に従って、複数の量子ビットから論理量子ビットと呼ばれる擬似的な２準位系を構成し、量子ビットの符号化及び復号を行うことでエラー訂正（誤り訂正）を行う。
The quantum error correction unit 130 configures a pseudo two-level system called a logical qubit from a plurality of qubits according to a quantum error correction code technique such as a stabilizer code, and encodes and decodes the qubits. Perform error correction (error correction) with
演算部１１０は、論理量子ビットに適切な順番で論理演算を実行することにより、目的とする量子アルゴリズムの演算を行う。量子エラー訂正を行う場合の演算は、符号化された状態のまま、論理量子ビットに対する論理量子ゲートの操作により行われる。
The operation unit 110 performs the operation of the target quantum algorithm by executing logical operations on the logical qubits in an appropriate order. Quantum error correction operations are performed by manipulating logical quantum gates on logical qubits in the encoded state.
エラーマップ作成部１４０は、量子エラー訂正部１３０における復号エラーのエラーマップを作成し、当該エラーマップを記憶部１５０に格納する。更に、エラーマップ作成部１４０は、Ｓｏｌｏｖａｙ－Ｋｉｔａｅｖアルゴリズムにより量子ゲートを近似した場合に生じる近似エラーのエラーマップを算出し、当該エラーマップを記憶部１５０に格納する。
The error map creation unit 140 creates an error map of decoding errors in the quantum error correction unit 130 and stores the error map in the storage unit 150. Further, the error map generator 140 calculates an error map of approximation errors that occur when the quantum gate is approximated by the Solovay-Kitaev algorithm, and stores the error map in the storage unit 150 .
量子エラー抑制部１２０は、演算部１１０による演算中、復号エラーのエラーマップに基づいて、量子エラー訂正部１３０における復号エラーをキャンセルするとともに、近似エラーのエラーマップに基づいて、近似エラーをキャンセルする。
The quantum error suppression unit 120 cancels the decoding error in the quantum error correction unit 130 based on the error map of the decoding error during the calculation by the calculation unit 110, and cancels the approximation error based on the error map of the approximation error. .
なお、図１、図２の例では、量子計算装置３００を、量子プロセッサ２００と制御装置１００とを有する構成として示しているが、これは例である。例えば、量子計算装置３００が、量子プロセッサ２００、演算部１１０、量子エラー抑制部１２０、量子エラー訂正部１３０、エラーマップ作成部１４０、記憶部１５０を備えるものであってもよい。また、量子プロセッサ２００を含まない制御装置１００を量子計算装置と呼んでもよい。
In the examples of FIGS. 1 and 2, the quantum computing device 300 is shown as having a configuration including the quantum processor 200 and the control device 100, but this is an example. For example, the quantum computing device 300 may include a quantum processor 200 , an arithmetic unit 110 , a quantum error suppression unit 120 , a quantum error correction unit 130 , an error map creation unit 140 and a storage unit 150 . Also, the control device 100 that does not include the quantum processor 200 may be called a quantum computing device.
（制御装置の動作）
以下、図３のフローチャートを参照して、制御装置１００の動作例を説明する。 (Operation of control device)
An operation example of thecontrol device 100 will be described below with reference to the flowchart of FIG.
以下、図３のフローチャートを参照して、制御装置１００の動作例を説明する。 (Operation of control device)
An operation example of the
＜Ｓ１（ステップ１）＞
Ｓ１において、エラーマップ作成部１４０が、量子エラー訂正部１３０により量子エラー訂正を行った時の、エラー訂正に失敗することによる残ったエラーである復号エラー（符号距離が不十分なことにより生じるエラー等）のエラーマップを算出する。ここでは、ゲートセットトモグラフィと呼ばれるエラー同定手法を用いてエラーマップを特徴付ける（作成する）。なお、エラーマップは、エラーの発生状態を識別できる情報であればどのような情報であってもよく、例えば、各操作についてのエラー発生の確率を用いた確率的情報であってもよい。 <S1 (Step 1)>
In S1, when the errormap creation unit 140 performs quantum error correction by the quantum error correction unit 130, decoding errors (errors caused by insufficient code distance) that are remaining errors due to error correction failure etc.) is calculated. Here, an error identification technique called gated set tomography is used to characterize (create) an error map. The error map may be any information as long as it can identify the error occurrence state, and may be, for example, probabilistic information using the probability of error occurrence for each operation.
Ｓ１において、エラーマップ作成部１４０が、量子エラー訂正部１３０により量子エラー訂正を行った時の、エラー訂正に失敗することによる残ったエラーである復号エラー（符号距離が不十分なことにより生じるエラー等）のエラーマップを算出する。ここでは、ゲートセットトモグラフィと呼ばれるエラー同定手法を用いてエラーマップを特徴付ける（作成する）。なお、エラーマップは、エラーの発生状態を識別できる情報であればどのような情報であってもよく、例えば、各操作についてのエラー発生の確率を用いた確率的情報であってもよい。 <S1 (Step 1)>
In S1, when the error
ゲートセットトモグラフィは、量子状態トモグラフィと量子プロセストモグラフィとＰＯＶＭトモグラフィの実験をまとめて行い、得られた実験データから量子状態量子ゲート測定（ＰＯＶＭ）の全てを同時に推定する、というアプローチにより、エラーの発生を調べる手法である。ゲートセットトモグラフィ自体は例えば非特許文献１に開示されているとおり既知の手法である。
Gated set tomography is an approach that combines quantum state tomography, quantum process tomography, and POVM tomography experiments, and simultaneously estimates all of the quantum state quantum gate measurements (POVM) from the experimental data obtained. , is a method for checking the occurrence of an error. Gated set tomography itself is a known technique as disclosed in Non-Patent Document 1, for example.
なお、復号エラーのエラー同定手法は、ゲートセットトモグラフィに限定されるわけではなく、他のエラー同定手法を用いてもよい。
Note that the error identification method for decoding errors is not limited to gate set tomography, and other error identification methods may be used.
＜Ｓ２＞
演算部１１０は、Ｓｏｌｏｖａｙ－Ｋｉｔａｅｖアルゴリズムを用いることで、複数のＨ、Ｔ、ＣＮＯＴから任意の量子ゲートを近似する。つまり、任意の量子ゲートの操作を、Ｓｏｌｏｖａｙ－Ｋｉｔａｅｖアルゴリズムを用いることで、複数の単純な量子ゲートの組み合わせで近似することができる。 <S2>
Thecalculation unit 110 approximates an arbitrary quantum gate from a plurality of Hs, Ts, and CNOTs by using the Solovay-Kitaev algorithm. In other words, the operation of arbitrary quantum gates can be approximated by a combination of multiple simple quantum gates using the Solovay-Kitaev algorithm.
演算部１１０は、Ｓｏｌｏｖａｙ－Ｋｉｔａｅｖアルゴリズムを用いることで、複数のＨ、Ｔ、ＣＮＯＴから任意の量子ゲートを近似する。つまり、任意の量子ゲートの操作を、Ｓｏｌｏｖａｙ－Ｋｉｔａｅｖアルゴリズムを用いることで、複数の単純な量子ゲートの組み合わせで近似することができる。 <S2>
The
このため、近似エラーが発生する。そこで、Ｓ２では、エラーマップ作成部１４０が、予めＳｏｌｏｖａｙ－Ｋｉｔａｅｖアルゴリズムによって生じる論理単一ゲート操作のエラーマップを算出しておく。算出したエラーマップは記憶部１５０に格納する。近似エラーのエラーマップに関しては、目的とする量子ゲートの情報と、近似された量子ゲートの情報を用いて、事前に正確に算出することができる。
Therefore, an approximation error occurs. Therefore, in S2, the error map generator 140 calculates in advance an error map of logic single gate operations caused by the Solovay-Kitaev algorithm. The calculated error map is stored in the storage unit 150 . An error map of approximation errors can be accurately calculated in advance using information about the target quantum gate and information about the approximated quantum gate.
＜Ｓ３＞
演算部１１０は、目的とする量子アルゴリズムの演算を開始する。演算中、量子エラー訂正部１３０による符号化及び復号によるエラー訂正がなされる。量子エラー訂正部１３０によるエラー訂正は、スタビライザ符号や魔法状態蒸留（magic-state distillation）により行われる。なお、スタビライザ符号や魔法状態蒸留などのエラー訂正手法については、Nielsen, M. A., & Chuang, I. (2002). Quantum computation and quantum informationに記載されている。 <S3>
Thecalculation unit 110 starts calculation of the target quantum algorithm. During the calculation, error correction is performed by encoding and decoding by the quantum error correction unit 130 . Error correction by the quantum error correction unit 130 is performed by stabilizer coding or magic-state distillation. Error correction methods such as stabilizer codes and magic state distillation are described in Nielsen, M. A., & Chuang, I. (2002). Quantum computation and quantum information.
演算部１１０は、目的とする量子アルゴリズムの演算を開始する。演算中、量子エラー訂正部１３０による符号化及び復号によるエラー訂正がなされる。量子エラー訂正部１３０によるエラー訂正は、スタビライザ符号や魔法状態蒸留（magic-state distillation）により行われる。なお、スタビライザ符号や魔法状態蒸留などのエラー訂正手法については、Nielsen, M. A., & Chuang, I. (2002). Quantum computation and quantum informationに記載されている。 <S3>
The
＜Ｓ４＞
演算部１１０による演算中、量子エラー抑制部１２０は、Ｓ１で作成したエラーマップを用いて、量子エラー訂正部１３０によるエラー訂正中に発生する復号エラーをキャンセルする。 <S4>
During the calculation by thecalculation unit 110, the quantum error suppression unit 120 cancels decoding errors that occur during error correction by the quantum error correction unit 130 using the error map created in S1.
演算部１１０による演算中、量子エラー抑制部１２０は、Ｓ１で作成したエラーマップを用いて、量子エラー訂正部１３０によるエラー訂正中に発生する復号エラーをキャンセルする。 <S4>
During the calculation by the
より具体的には、量子エラー抑制部１２０は、量子エラー抑制手法の一つである擬似確率法を用いて復号エラーをキャンセルする。非特許文献１にquasi-probability decompositionとして開示されているように、擬似確率法自体は既存技術である。
More specifically, the quantum error suppression unit 120 cancels decoding errors using a pseudo-probability method, which is one of quantum error suppression techniques. As disclosed as quasi-probability decomposition in Non-Patent Document 1, the pseudo-probability method itself is an existing technology.
擬似確率法は、エラーマップの逆変換を、量子回路の操作と測定結果の事後処理により実効的に作用させることで、エラーをキャンセルする手法である。本実施の形態における擬似確率法では、復号エラーを打ち消す際、物理的に量子回路に操作を施す代わりに、パウリフレームと呼ばれる古典メモリを更新することにより、物理的に量子プロセッサを操作しなくても、古典処理のみによってエラーをキャンセルすることができる。なお、パウリフレームについては、L. Riesebos, X. Fu, S. Varsamopoulos, C. G. Almudever, and K. Bertels, Pauli frames for quantum computer architectures, in Proceedings of the 54th Annual Design Automation Conference 2017 (2017) pp. 1-6に記載されている。
The pseudo-probability method is a method of canceling errors by effectively inverting the error map by operating the quantum circuit and post-processing the measurement results. In the pseudo-probability method according to the present embodiment, when canceling a decoding error, instead of physically operating a quantum circuit, it is not necessary to physically operate a quantum processor by updating a classical memory called a Pauli frame. can also cancel errors only by classical processing. Regarding the Pauli frame, see L. Riesebos, X. Fu, S. Varsamopoulos, C. G. Almudever, and K. Bertels, Pauli frames for quantum computer architectures, in Proceedings of the 54th Annual Design Automation Conference 2017 (2017) pp. 1-6.
ここで、図４（ａ）、（ｂ）を参照して、擬似確率法を想定した量子エラー抑制の概要を説明する。図４（ａ）は、（ｂ）との比較のために、量子エラー抑制を行わない場合の量子計算を示している。
Here, an overview of quantum error suppression assuming the pseudo-probability method will be described with reference to FIGS. 4(a) and (b). FIG. 4(a) shows the quantum computation without quantum error suppression for comparison with (b).
図４（ａ）に示すように、量子回路の演算が多数回繰り返され、各回の測定結果が収集され、平均を計算する。量子エラー抑制を行わない場合、図４（ａ）の右端に示すように、量子回路の実装が不完全であるため、分布は理想値からはずれた分布になる。なお、理想値は、量子回路がエラーなく完全に実装されたとした場合に想定される期待値である。
As shown in FIG. 4(a), the calculation of the quantum circuit is repeated many times, the measurement results of each time are collected, and the average is calculated. When quantum error suppression is not performed, the distribution deviates from the ideal value because the implementation of the quantum circuit is imperfect, as shown in the right end of FIG. 4(a). The ideal value is an expected value assumed when the quantum circuit is completely implemented without error.
量子エラー抑制を行う場合、図４（ｂ）に示すように、元の回路が、エラーキャンセルのための修正回路（modified circuit）に置き換えられる。各修正回路は乱数により決められ、乱数（修正回路）の分布は、前述のゲートセットトモグラフィにより測定されたエラーマップ（エラーモデル）に依存する。乱数の生成、修正回路による操作を繰り返すことで、エラーマップの逆変換を実効的に作用させることができる。図４（ｂ）の右端の図は、エラーマップの逆変換を実効的に作用させたことで、測定結果の平均が理想値になったことを示している。
When performing quantum error suppression, the original circuit is replaced with a modified circuit for error cancellation, as shown in FIG. 4(b). Each correction circuit is determined by random numbers, and the distribution of the random numbers (correction circuits) depends on the error map (error model) measured by the aforementioned gate-set tomography. By repeating the random number generation and operation by the correction circuit, the error map can be effectively reverse-transformed. The rightmost diagram in FIG. 4(b) shows that the average of the measurement results becomes the ideal value by effectively performing the inverse transformation of the error map.
パウリフレームの概要を図５、図６を参照して説明する。図５は、説明のために、量子エラー抑制を含まない場合のパウリフレームの概要を示している。具体的には、スタビライザの測定結果であるシンドロームから推定されるエラー訂正用（リカバリ用）のパウリ操作（Recover)を作用させることを示している。ただし、当該リカバリ用の操作を物理的に量子プロセッサに適用せずに、パウリフレームと呼ばれる古典メモリに格納する。リカバリ操作は、ゲート操作の度に更新される。最後に、パウリフレームに格納されている操作に応じて、測定結果に事後処理が施される。
An overview of the Pauli frame will be described with reference to FIGS. 5 and 6. For illustration purposes, FIG. 5 shows an overview of a Pauli frame without quantum error suppression. Specifically, it indicates that the Pauli operation (Recover) for error correction (for recovery) estimated from the syndrome, which is the measurement result of the stabilizer, is applied. However, the recovery operation is not physically applied to the quantum processor, but stored in a classical memory called a Pauli frame. The recovery operation is updated with each gate operation. Finally, the measurement results are post-processed according to the manipulations stored in the Pauli frames.
図６は、図５に示したリカバリ操作に加えて、上述した擬似確率法で量子エラー抑制（ＱＥＭ）を行う場合のパウリフレームの概要を示している。量子エラー抑制におけるエラーキャンセルのためのリカバリ操作がパウリ操作である場合、当該リカバリ操作を物理的に量子プロセッサに適用せずに、パウリフレーム（古典メモリ）に格納する。リカバリ操作は、ゲート操作の度に更新される。また、パリティも更新される。パウリフレームに格納されている操作、パリティ、量子エラー抑制コストに応じて、測定結果に事後処理が施される。なお、測定結果への事後処理は、後述するＳ７で行われる処理である。
FIG. 6 shows an outline of a Pauli frame when quantum error suppression (QEM) is performed by the pseudo-probability method described above in addition to the recovery operation shown in FIG. If the recovery operation for error cancellation in quantum error suppression is a Pauli operation, it is stored in a Pauli frame (classical memory) without being physically applied to the quantum processor. The recovery operation is updated with each gate operation. Parity is also updated. The measurement results are post-processed according to the operation, parity, and quantum error suppression costs stored in the Pauli frames. Note that the post-processing for the measurement results is processing performed in S7, which will be described later.
＜Ｓ５＞
Ｓ５において、演算部１１０による演算中、量子エラー抑制部１２０は、擬似確率法を用いて、Ｓ２で算出した近似エラーのエラーマップに基づき、近似エラーをキャンセルする。処理動作はＳ４でのキャンセル処理と同様である。 <S5>
In S5, the quantumerror suppression unit 120 cancels the approximation error based on the error map of the approximation error calculated in S2 using the pseudo-probability method during the calculation by the calculation unit 110. FIG. The processing operation is the same as the cancel processing in S4.
Ｓ５において、演算部１１０による演算中、量子エラー抑制部１２０は、擬似確率法を用いて、Ｓ２で算出した近似エラーのエラーマップに基づき、近似エラーをキャンセルする。処理動作はＳ４でのキャンセル処理と同様である。 <S5>
In S5, the quantum
＜Ｓ６＞
演算部１１０による演算中、Ｓ４とＳ５を繰り返す。演算部１１０による演算が終了したら、Ｓ７に進む。 <S6>
S4 and S5 are repeated during the calculation by thecalculation unit 110 . After the calculation by the calculation unit 110 is completed, the process proceeds to S7.
演算部１１０による演算中、Ｓ４とＳ５を繰り返す。演算部１１０による演算が終了したら、Ｓ７に進む。 <S6>
S4 and S5 are repeated during the calculation by the
＜Ｓ７＞
Ｓ７において、例えば量子エラー抑制部１２０が、量子プロセッサ２００から測定結果を読み出す。量子エラー抑制部１２０は、擬似確率法のプロセスと、パウリフレームの状態に従って、測定結果に事後処理を施し、その事後処理が施された測定結果を記憶部１５０に保存する。事後処理を施すとは、例えば、"１"を"０"に修正したり、"０"を"１"に修正したりすることである。 <S7>
In S<b>7 , for example, the quantumerror suppression unit 120 reads the measurement result from the quantum processor 200 . The quantum error suppression unit 120 performs post-processing on the measurement results according to the process of the pseudo-probability method and the state of the Pauli frame, and stores the post-processed measurement results in the storage unit 150 . Post-processing means, for example, correcting "1" to "0" or correcting "0" to "1".
Ｓ７において、例えば量子エラー抑制部１２０が、量子プロセッサ２００から測定結果を読み出す。量子エラー抑制部１２０は、擬似確率法のプロセスと、パウリフレームの状態に従って、測定結果に事後処理を施し、その事後処理が施された測定結果を記憶部１５０に保存する。事後処理を施すとは、例えば、"１"を"０"に修正したり、"０"を"１"に修正したりすることである。 <S7>
In S<b>7 , for example, the quantum
＜Ｓ８＞
Ｓ３～Ｓ７を繰り返し、繰り返しが終了したらＳ９に進む。繰り返し回数は予め定めてもよいし、測定結果の平均値がある値に収束するまで繰り返すこととしてもよい。 <S8>
S3 to S7 are repeated, and when the repetition ends, the process proceeds to S9. The number of repetitions may be determined in advance, or may be repeated until the average value of the measurement results converges to a certain value.
Ｓ３～Ｓ７を繰り返し、繰り返しが終了したらＳ９に進む。繰り返し回数は予め定めてもよいし、測定結果の平均値がある値に収束するまで繰り返すこととしてもよい。 <S8>
S3 to S7 are repeated, and when the repetition ends, the process proceeds to S9. The number of repetitions may be determined in advance, or may be repeated until the average value of the measurement results converges to a certain value.
＜Ｓ９＞
例えば量子エラー抑制部１２０が、Ｓ３～Ｓ７の繰り返しにより得られた測定結果の平均値を、計算エラーが抑制された測定結果として出力する。また、量子エラー抑制部１２０は、計算エラーが抑制された測定結果を記憶部１５０に格納することとしてもよい。 <S9>
For example, the quantumerror suppression unit 120 outputs the average value of the measurement results obtained by repeating S3 to S7 as the measurement result with calculation errors suppressed. Further, the quantum error suppressing unit 120 may store the measurement result with the calculation error suppressed in the storage unit 150 .
例えば量子エラー抑制部１２０が、Ｓ３～Ｓ７の繰り返しにより得られた測定結果の平均値を、計算エラーが抑制された測定結果として出力する。また、量子エラー抑制部１２０は、計算エラーが抑制された測定結果を記憶部１５０に格納することとしてもよい。 <S9>
For example, the quantum
（制御装置の構成例）
制御装置１００は、例えば、コンピュータにプログラムを実行させることにより実現できる。このコンピュータは、物理的なコンピュータであってもよいし、クラウド上の仮想マシンであってもよい。 (Configuration example of control device)
Thecontrol device 100 can be implemented, for example, by causing a computer to execute a program. This computer may be a physical computer or a virtual machine on the cloud.
制御装置１００は、例えば、コンピュータにプログラムを実行させることにより実現できる。このコンピュータは、物理的なコンピュータであってもよいし、クラウド上の仮想マシンであってもよい。 (Configuration example of control device)
The
すなわち、制御装置１００は、コンピュータに内蔵されるＣＰＵやメモリ等のハードウェア資源を用いて、制御装置１００で実施される処理に対応するプログラムを実行することによって実現することが可能である。上記プログラムは、コンピュータが読み取り可能な記録媒体（可搬メモリ等）に記録して、保存したり、配布したりすることが可能である。また、上記プログラムをインターネットや電子メール等、ネットワークを通して提供することも可能である。
That is, the control device 100 can be realized by executing a program corresponding to the processing performed by the control device 100 using hardware resources such as a CPU and memory built into the computer. The above program can be recorded in a computer-readable recording medium (portable memory, etc.), saved, or distributed. It is also possible to provide the above program through a network such as the Internet or e-mail.
図７は、上記コンピュータのハードウェア構成例を示す図である。図７のコンピュータは、それぞれバスＢＳで相互に接続されているドライブ装置１０００、補助記憶装置１００２、メモリ装置１００３、ＣＰＵ１００４、インタフェース装置１００５、表示装置１００６、入力装置１００７、出力装置１００８等を有する。
FIG. 7 is a diagram showing a hardware configuration example of the computer. The computer of FIG. 7 has a drive device 1000, an auxiliary storage device 1002, a memory device 1003, a CPU 1004, an interface device 1005, a display device 1006, an input device 1007, an output device 1008, etc., which are interconnected by a bus BS.
当該コンピュータでの処理を実現するプログラムは、例えば、ＣＤ－ＲＯＭ又はメモリカード等の記録媒体１００１によって提供される。プログラムを記憶した記録媒体１００１がドライブ装置１０００にセットされると、プログラムが記録媒体１００１からドライブ装置１０００を介して補助記憶装置１００２にインストールされる。但し、プログラムのインストールは必ずしも記録媒体１００１より行う必要はなく、ネットワークを介して他のコンピュータよりダウンロードするようにしてもよい。補助記憶装置１００２は、インストールされたプログラムを格納すると共に、必要なファイルやデータ等を格納する。
A program that implements the processing in the computer is provided by a recording medium 1001 such as a CD-ROM or memory card, for example. When the recording medium 1001 storing the program is set in the drive device 1000 , the program is installed from the recording medium 1001 to the auxiliary storage device 1002 via the drive device 1000 . However, the program does not necessarily need to be installed from the recording medium 1001, and may be downloaded from another computer via the network. The auxiliary storage device 1002 stores installed programs, as well as necessary files and data.
メモリ装置１００３は、プログラムの起動指示があった場合に、補助記憶装置１００２からプログラムを読み出して格納する。ＣＰＵ１００４は、メモリ装置１００３に格納されたプログラムに従って、制御装置１００に係る機能を実現する。インタフェース装置１００５は、ネットワークや量子プロセッサ２００に接続するためのインタフェースとして用いられる。表示装置１００６はプログラムによるＧＵＩ（Ｇｒａｐｈｉｃａｌ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）等を表示する。入力装置１００７はキーボード及びマウス、ボタン、又はタッチパネル等で構成され、様々な操作指示を入力させるために用いられる。出力装置１００８は演算結果を出力する。
The memory device 1003 reads and stores the program from the auxiliary storage device 1002 when a program activation instruction is received. The CPU 1004 implements functions related to the control device 100 according to programs stored in the memory device 1003 . The interface device 1005 is used as an interface for connecting to the network and the quantum processor 200 . A display device 1006 displays a GUI (Graphical User Interface) or the like by a program. An input device 1007 is composed of a keyboard, a mouse, buttons, a touch panel, or the like, and is used to input various operational instructions. The output device 1008 outputs the calculation result.
（実施の形態の効果）
量子エラー訂正において生じる復号エラーを減少させるには、本来符号化に用いる量子ビット数を増やさなければならないが、本実施の形態では、量子エラー抑制を用いて復号エラーをキャンセルするので、劇的に必要な量子ビットを削減できる。例えば、物理量子ビットのエラーレートがエラーの閾値の１０％程度であり、もし実験者が復号エラーの１０％の精度で復号エラーの推定を行うことができれば、符号距離が２程度削減できる。もし元の符号距離が１１であれば、３３％程度の量子ビット数が削減できる。 (Effect of Embodiment)
In order to reduce decoding errors that occur in quantum error correction, the number of qubits used for encoding must be increased. It can reduce the required qubits. For example, if the error rate of a physical qubit is about 10% of the error threshold, and the experimenter can estimate the decoding error with an accuracy of 10% of the decoding error, the code distance can be reduced by about 2. If the original code distance is 11, the number of qubits can be reduced by about 33%.
量子エラー訂正において生じる復号エラーを減少させるには、本来符号化に用いる量子ビット数を増やさなければならないが、本実施の形態では、量子エラー抑制を用いて復号エラーをキャンセルするので、劇的に必要な量子ビットを削減できる。例えば、物理量子ビットのエラーレートがエラーの閾値の１０％程度であり、もし実験者が復号エラーの１０％の精度で復号エラーの推定を行うことができれば、符号距離が２程度削減できる。もし元の符号距離が１１であれば、３３％程度の量子ビット数が削減できる。 (Effect of Embodiment)
In order to reduce decoding errors that occur in quantum error correction, the number of qubits used for encoding must be increased. It can reduce the required qubits. For example, if the error rate of a physical qubit is about 10% of the error threshold, and the experimenter can estimate the decoding error with an accuracy of 10% of the decoding error, the code distance can be reduced by about 2. If the original code distance is 11, the number of qubits can be reduced by about 33%.
（実施の形態のまとめ）
本明細書には、少なくとも下記各項の量子計算装置、量子エラー抑制方法、及びプログラムが開示されている。
（第１項）
量子アルゴリズムの演算を行う演算部と、
前記演算部による演算中に、量子エラー訂正符号を用いて量子エラー訂正を行う量子エラー訂正部と、
前記量子エラー訂正において生じる復号エラーを、量子エラー抑制法によりキャンセルする量子エラー抑制部と、
を備える量子計算装置。
（第２項）
前記量子エラー抑制部は、ゲートセットトモグラフィにより事前に作成された復号エラーのエラーマップに基づいて、前記量子エラー抑制法としての擬似確率法を用いて前記復号エラーをキャンセルする
第１項に記載の量子計算装置。
（第３項）
前記量子エラー抑制部は、Ｓｏｌｏｖａｙ－Ｋｉｔａｅｖアルゴリズムにより複数の量子ゲートからある量子ゲートを近似することにより生じる近似エラーを前記量子エラー抑制法によりキャンセルする
第１項又は第２項に記載の量子計算装置。
（第４項）
前記量子エラー抑制部は、前記復号エラーをキャンセルする際に使用するゲート操作をメモリに保存し、量子プロセッサから得られる測定結果に対する事後処理に使用する
第１項ないし第３項のうちいずれか１項に記載の量子計算装置。
（第５項）
量子計算装置が実行する量子エラー抑制方法であって、
量子アルゴリズムの演算を行う演算ステップと、
前記演算ステップによる演算中に、量子エラー訂正符号を用いて量子エラー訂正を行う量子エラー訂正ステップと、
前記量子エラー訂正において生じる復号エラーを、量子エラー抑制法によりキャンセルする量子エラー抑制ステップと、
を備える量子エラー抑制方法。
（第６項）
コンピュータを、第１項ないし第４項のうちいずれか１項に記載の量子計算装置における各部として機能させるためのプログラム。 (Summary of embodiment)
This specification discloses at least the following quantum computing device, quantum error suppression method, and program.
(Section 1)
a computation unit that performs computation of the quantum algorithm;
a quantum error correction unit that performs quantum error correction using a quantum error correction code during calculation by the calculation unit;
a quantum error suppression unit that cancels decoding errors that occur in the quantum error correction by a quantum error suppression method;
Quantum computing device with
(Section 2)
2. The quantum error suppression unit cancels the decoding error using a pseudo-probability method as the quantum error suppression method based on an error map of decoding errors created in advance by gated set tomography. quantum computing device.
(Section 3)
3. The quantum computing device according toclaim 1 or 2, wherein the quantum error suppression unit cancels, by the quantum error suppression method, an approximation error caused by approximating a certain quantum gate from a plurality of quantum gates by the Solovay-Kitaev algorithm. .
(Section 4)
Any one of the first to third terms, wherein the quantum error suppression unit stores the gate operation used when canceling the decoding error in a memory, and uses it for post-processing of the measurement result obtained from the quantum processor. Quantum computing device according to the paragraph.
(Section 5)
A quantum error suppression method performed by a quantum computing device,
an operation step for performing an operation of a quantum algorithm;
A quantum error correction step of performing quantum error correction using a quantum error correction code during the calculation by the calculation step;
a quantum error suppression step of canceling decoding errors that occur in the quantum error correction by a quantum error suppression method;
A quantum error suppression method comprising:
(Section 6)
A program for causing a computer to function as each unit in the quantum computing device according to any one ofitems 1 to 4.
本明細書には、少なくとも下記各項の量子計算装置、量子エラー抑制方法、及びプログラムが開示されている。
（第１項）
量子アルゴリズムの演算を行う演算部と、
前記演算部による演算中に、量子エラー訂正符号を用いて量子エラー訂正を行う量子エラー訂正部と、
前記量子エラー訂正において生じる復号エラーを、量子エラー抑制法によりキャンセルする量子エラー抑制部と、
を備える量子計算装置。
（第２項）
前記量子エラー抑制部は、ゲートセットトモグラフィにより事前に作成された復号エラーのエラーマップに基づいて、前記量子エラー抑制法としての擬似確率法を用いて前記復号エラーをキャンセルする
第１項に記載の量子計算装置。
（第３項）
前記量子エラー抑制部は、Ｓｏｌｏｖａｙ－Ｋｉｔａｅｖアルゴリズムにより複数の量子ゲートからある量子ゲートを近似することにより生じる近似エラーを前記量子エラー抑制法によりキャンセルする
第１項又は第２項に記載の量子計算装置。
（第４項）
前記量子エラー抑制部は、前記復号エラーをキャンセルする際に使用するゲート操作をメモリに保存し、量子プロセッサから得られる測定結果に対する事後処理に使用する
第１項ないし第３項のうちいずれか１項に記載の量子計算装置。
（第５項）
量子計算装置が実行する量子エラー抑制方法であって、
量子アルゴリズムの演算を行う演算ステップと、
前記演算ステップによる演算中に、量子エラー訂正符号を用いて量子エラー訂正を行う量子エラー訂正ステップと、
前記量子エラー訂正において生じる復号エラーを、量子エラー抑制法によりキャンセルする量子エラー抑制ステップと、
を備える量子エラー抑制方法。
（第６項）
コンピュータを、第１項ないし第４項のうちいずれか１項に記載の量子計算装置における各部として機能させるためのプログラム。 (Summary of embodiment)
This specification discloses at least the following quantum computing device, quantum error suppression method, and program.
(Section 1)
a computation unit that performs computation of the quantum algorithm;
a quantum error correction unit that performs quantum error correction using a quantum error correction code during calculation by the calculation unit;
a quantum error suppression unit that cancels decoding errors that occur in the quantum error correction by a quantum error suppression method;
Quantum computing device with
(Section 2)
2. The quantum error suppression unit cancels the decoding error using a pseudo-probability method as the quantum error suppression method based on an error map of decoding errors created in advance by gated set tomography. quantum computing device.
(Section 3)
3. The quantum computing device according to
(Section 4)
Any one of the first to third terms, wherein the quantum error suppression unit stores the gate operation used when canceling the decoding error in a memory, and uses it for post-processing of the measurement result obtained from the quantum processor. Quantum computing device according to the paragraph.
(Section 5)
A quantum error suppression method performed by a quantum computing device,
an operation step for performing an operation of a quantum algorithm;
A quantum error correction step of performing quantum error correction using a quantum error correction code during the calculation by the calculation step;
a quantum error suppression step of canceling decoding errors that occur in the quantum error correction by a quantum error suppression method;
A quantum error suppression method comprising:
(Section 6)
A program for causing a computer to function as each unit in the quantum computing device according to any one of
以上、本実施の形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
Although the present embodiment has been described above, the present invention is not limited to such a specific embodiment, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It is possible.
１００ 制御装置
１１０ 演算部
１２０ 量子エラー抑制部
１３０ 量子エラー訂正部
１４０ エラーマップ作成部
１５０ 記憶部
２００ 量子プロセッサ
３００ 量子計算装置
１０００ ドライブ装置
１００１ 記録媒体
１００２ 補助記憶装置
１００３ メモリ装置
１００４ ＣＰＵ
１００５ インタフェース装置
１００６ 表示装置
１００７ 入力装置
１００８ 出力装置 100Control device 110 Operation unit 120 Quantum error suppression unit 130 Quantum error correction unit 140 Error map creation unit 150 Storage unit 200 Quantum processor 300 Quantum computing device 1000 Drive device 1001 Recording medium 1002 Auxiliary storage device 1003 Memory device 1004 CPU
1005interface device 1006 display device 1007 input device 1008 output device
１１０ 演算部
１２０ 量子エラー抑制部
１３０ 量子エラー訂正部
１４０ エラーマップ作成部
１５０ 記憶部
２００ 量子プロセッサ
３００ 量子計算装置
１０００ ドライブ装置
１００１ 記録媒体
１００２ 補助記憶装置
１００３ メモリ装置
１００４ ＣＰＵ
１００５ インタフェース装置
１００６ 表示装置
１００７ 入力装置
１００８ 出力装置 100
1005
Claims (6)
- 量子アルゴリズムの演算を行う演算部と、
前記演算部による演算中に、量子エラー訂正符号を用いて量子エラー訂正を行う量子エラー訂正部と、
前記量子エラー訂正において生じる復号エラーを、量子エラー抑制法によりキャンセルする量子エラー抑制部と、
を備える量子計算装置。 a computation unit that performs computation of the quantum algorithm;
a quantum error correction unit that performs quantum error correction using a quantum error correction code during calculation by the calculation unit;
a quantum error suppression unit that cancels decoding errors that occur in the quantum error correction by a quantum error suppression method;
Quantum computing device with - 前記量子エラー抑制部は、ゲートセットトモグラフィにより事前に作成された復号エラーのエラーマップに基づいて、前記量子エラー抑制法としての擬似確率法を用いて前記復号エラーをキャンセルする
請求項１に記載の量子計算装置。 2. The quantum error suppression unit according to claim 1, wherein the quantum error suppression unit cancels the decoding error using a pseudo-probability method as the quantum error suppression method based on an error map of decoding errors created in advance by gated set tomography. quantum computing device. - 前記量子エラー抑制部は、Ｓｏｌｏｖａｙ－Ｋｉｔａｅｖアルゴリズムにより複数の量子ゲートからある量子ゲートを近似することにより生じる近似エラーを前記量子エラー抑制法によりキャンセルする
請求項１又は２に記載の量子計算装置。 3. The quantum computing device according to claim 1, wherein the quantum error suppression unit cancels an approximation error caused by approximating a certain quantum gate from a plurality of quantum gates by the Solovay-Kitaev algorithm, using the quantum error suppression method. - 前記量子エラー抑制部は、前記復号エラーをキャンセルする際に使用するゲート操作をメモリに保存し、量子プロセッサから得られる測定結果に対する事後処理に使用する
請求項１ないし３のうちいずれか１項に記載の量子計算装置。 4. The method according to any one of claims 1 to 3, wherein the quantum error suppression unit stores a gate operation used when canceling the decoding error in a memory, and uses it for post-processing of measurement results obtained from a quantum processor. Quantum computing device as described. - 量子計算装置が実行する量子エラー抑制方法であって、
量子アルゴリズムの演算を行う演算ステップと、
前記演算ステップによる演算中に、量子エラー訂正符号を用いて量子エラー訂正を行う量子エラー訂正ステップと、
前記量子エラー訂正において生じる復号エラーを、量子エラー抑制法によりキャンセルする量子エラー抑制ステップと、
を備える量子エラー抑制方法。 A quantum error suppression method performed by a quantum computing device,
an operation step for performing an operation of a quantum algorithm;
A quantum error correction step of performing quantum error correction using a quantum error correction code during the calculation by the calculation step;
a quantum error suppression step of canceling decoding errors that occur in the quantum error correction by a quantum error suppression method;
A quantum error suppression method comprising: - コンピュータを、請求項１ないし４のうちいずれか１項に記載の量子計算装置における各部として機能させるためのプログラム。 A program for causing a computer to function as each unit in the quantum computing device according to any one of claims 1 to 4.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023527158A JPWO2022259314A1 (en) | 2021-06-07 | 2021-06-07 | |
| PCT/JP2021/021570 WO2022259314A1 (en) | 2021-06-07 | 2021-06-07 | Quantum computing device, quantum error suppression method, and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2021/021570 WO2022259314A1 (en) | 2021-06-07 | 2021-06-07 | Quantum computing device, quantum error suppression method, and program |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2022259314A1 true WO2022259314A1 (en) | 2022-12-15 |
Family
ID=84425028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2021/021570 WO2022259314A1 (en) | 2021-06-07 | 2021-06-07 | Quantum computing device, quantum error suppression method, and program |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPWO2022259314A1 (en) |
| WO (1) | WO2022259314A1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060010187A1 (en) * | 2004-05-14 | 2006-01-12 | Brown Kenneth R | Arbitrarily accurate composite pulse sequences |
| US20200119748A1 (en) * | 2018-10-12 | 2020-04-16 | Dennis Lucarelli | System and methods for quantum post-selection using logical parity encoding and decoding |
| US20200175409A1 (en) * | 2018-12-03 | 2020-06-04 | International Business Machines Corporation | Implementation of error mitigation for quantum computing machines |
-
2021
- 2021-06-07 JP JP2023527158A patent/JPWO2022259314A1/ja active Pending
- 2021-06-07 WO PCT/JP2021/021570 patent/WO2022259314A1/en active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060010187A1 (en) * | 2004-05-14 | 2006-01-12 | Brown Kenneth R | Arbitrarily accurate composite pulse sequences |
| US20200119748A1 (en) * | 2018-10-12 | 2020-04-16 | Dennis Lucarelli | System and methods for quantum post-selection using logical parity encoding and decoding |
| US20200175409A1 (en) * | 2018-12-03 | 2020-06-04 | International Business Machines Corporation | Implementation of error mitigation for quantum computing machines |
Non-Patent Citations (1)
| Title |
|---|
| YASUNARI SUZUKI; SUGURU ENDO; KEISUKE FUJII; YUUKI TOKUNAGA: "Quantum error mitigation as a universal error-minimization technique: applications from NISQ to FTQC eras", ARXIV.ORG, CORNELL UNIVERSITY LIBRARY, 201 OLIN LIBRARY CORNELL UNIVERSITY ITHACA, NY 14853, 18 October 2021 (2021-10-18), 201 Olin Library Cornell University Ithaca, NY 14853, XP091063291 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2022259314A1 (en) | 2022-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chamberland et al. | Overhead analysis of universal concatenated quantum codes | |
| Devitt et al. | Quantum error correction for beginners | |
| Suchara et al. | Leakage suppression in the toric code | |
| CN113011593B (en) | Method and system for eliminating quantum measurement noise, electronic device and medium | |
| KR102601510B1 (en) | Fault tolerance calculation methods, apparatus, devices and chips for quantum Clifford circuits | |
| CN113632109A (en) | Phase estimation using random Hamiltonian quantities | |
| Landahl et al. | Complex instruction set computing architecture for performing accurate quantum $ Z $ rotations with less magic | |
| Higgott et al. | Improved decoding of circuit noise and fragile boundaries of tailored surface codes | |
| Aliferis | Level reduction and the quantum threshold theorem | |
| Higgott et al. | Fragile boundaries of tailored surface codes and improved decoding of circuit-level noise | |
| Fujisaki et al. | Practical and scalable decoder for topological quantum error correction with an Ising machine | |
| Perlin et al. | Fault-tolerant measurement-free quantum error correction with multiqubit gates | |
| Kakkar et al. | Characterizing error mitigation by symmetry verification in QAOA | |
| WO2022259314A1 (en) | Quantum computing device, quantum error suppression method, and program | |
| Huang et al. | Constructions for measuring error syndromes in Calderbank-Shor-Steane codes between Shor and Steane methods | |
| Lai et al. | Performance and error analysis of KNILL'S postselection scheme in a two-dimensional architecture | |
| Lin et al. | Pieceable fault tolerant conversion between 5-qubit code and 7-CSS code | |
| Devitt et al. | The idiots guide to quantum error correction | |
| Dumas et al. | LU factorization with errors | |
| Goswami et al. | Fault-tolerant preparation of quantum polar codes encoding one logical qubit | |
| Rynbach et al. | A quantum computing performance simulator based on circuit failure probability and fault path counting | |
| JP4664994B2 (en) | Calculation base axis setting device, calculation base axis setting method, program, and recording medium | |
| US20240046139A1 (en) | Method for Transmitting Information Through Topological Quantum Error Correction Based on Multi-Space-Time Transformation | |
| Kempe et al. | Upper bounds on the noise threshold for fault-tolerant quantum computing | |
| US20160336971A1 (en) | Consensus decoding algorithm for generalized reed-solomon codes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 21944995 Country of ref document: EP Kind code of ref document: A1 |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2023527158 Country of ref document: JP |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |