WO2022223450A1 - Gate driver component for actuating a topological semiconductor switch for a power electronics system - Google Patents

Gate driver component for actuating a topological semiconductor switch for a power electronics system Download PDF

Info

Publication number
WO2022223450A1
WO2022223450A1 PCT/EP2022/060072 EP2022060072W WO2022223450A1 WO 2022223450 A1 WO2022223450 A1 WO 2022223450A1 EP 2022060072 W EP2022060072 W EP 2022060072W WO 2022223450 A1 WO2022223450 A1 WO 2022223450A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
semiconductor
hln
pattern vector
power
Prior art date
Application number
PCT/EP2022/060072
Other languages
German (de)
French (fr)
Inventor
Michael Sperber
Original Assignee
Zf Friedrichshafen Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zf Friedrichshafen Ag filed Critical Zf Friedrichshafen Ag
Publication of WO2022223450A1 publication Critical patent/WO2022223450A1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Definitions

  • Gate driver component for controlling a topological semiconductor switch for power electronics
  • the present invention relates to the field of electromobility, in particular a gate driver module and a method for controlling at least two power semiconductors made from different semiconductor materials and/or semiconductor types, which form a topological semiconductor switch for power electronics.
  • a semiconductor switch can switch back and forth between two states.
  • a first state is an on state. In this state, the semiconductor switch can conduct current and behave analogously to a low resistance or a diode in the forward direction.
  • the other state is the lock state. In this state, the semiconductor switch is able to accept an applied voltage, e.g. 400V or 800V.
  • a semiconductor switch is characterized in that it can switch back and forth between the two states mentioned very quickly and efficiently. This switching back and forth between the conducting and the blocking state of the semiconductor switch is the basis for many electronic circuits such as power supplies, inverters, rectifiers and drive inverters.
  • the semiconductor switch can switch back and forth between these two states, it has a control connection, the so-called gate driver, via which the semiconductor switch is controlled.
  • driving the semiconductor switch a general distinction is made between two control types. Voltage-controlled semiconductor switches and current-controlled semiconductor switches.
  • the control voltage In the case of voltage-controlled semiconductor switches, the control voltage must be above or below a defined level, eg +5V or -3V, so that the semiconductor switch changes its state (conducting or blocking).
  • a defined control current must be exceeded or fallen short of in order for the semiconductor switch to change its state.
  • a control circuit is required for both variants, which implements the control of the semiconductor switch.
  • Previously known control circuits or control arrangements have an input side and an output side.
  • the input side ver has at least one signal variable that carries the information as to whether the semiconductor switch is to be switched on (conducting state) or off (blocking state).
  • the control arrangement can have a potential separation between the input and output sides.
  • the output side has at least one output signal, which is processed by the drive arrangement in relation to voltage level, current, etc., so that the semiconductor switch can be driven directly with this signal.
  • the applicant has already proposed an arrangement for a topological switch which has at least two power semiconductors, in particular power transistors, the topological semiconductor switch of which has at least one first power semiconductor with a first semiconductor material and at least one second power semiconductor with a second semiconductor material .
  • control arrangements described above can only be used for topological cal semiconductor switches that consist of similar semiconductor switches.
  • a topological switch consisting of a parallel connection of different semiconductor switch materials with a large band gap such as SiC, GaN, Si, etc. and/or different semiconductor types such as MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor), IGBT (Insulated Gate Bipolar Transistor electrode or insulated gate bipolar transistor), JFET (junction field effect transistor or junction FET) etc.
  • MOSFET Metal-Oxide-Semiconductor Field Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor electrode or insulated gate bipolar transistor
  • JFET junction field effect transistor or junction FET
  • a gate driver module for driving at least two power semiconductors, which form a topological switch and are made of different semiconductor materials and/or semiconductor types, is proposed as a solution.
  • the gate driver module has: an output for each power semiconductor, a conversion unit with a first input to which a state variable or a state variable vector can be applied, the state variable or the state variable vector being converted into logical information in the conversion unit , which indicates which of the power semiconductors is to be controlled and is output as an arithmetic variable.
  • a selection unit with a second input is provided, to which an input pattern vector can be applied, which has control information for one of the power semiconductors, comprising at least information about a dead time and a control frequency.
  • the input pattern vector is compared with the operand in such a way that it is determined whether the power semiconductor specified by the input pattern vector should actually be driven, and if this is the case, a corresponding output pattern vector is generated.
  • a unit for generating a control matrix is also provided, in which the output pattern vector and the arithmetic variable are linked in such a way that it is determined which of the outputs is to be controlled, with a control signal being output at the output associated with the power semiconductor determined.
  • the speed of the switching process depends on which semiconductor materials and/or semiconductor types are used, i.e. the control patterns of the low-side switch and the high-side switch of the topological switch can differ in terms of dead time and control frequency.
  • the control patterns of the low-side switch and the high-side switch of the topological switch can differ in terms of dead time and control frequency.
  • the first output is for driving the first power semiconductor with a first dead time TD,I and a first driving frequency fs,i set up, and each further output is set up for driving each further one of the power semiconductors with a further dead time To,h+i and a further driving frequency fs,n+i, where: To,h+i > To,h and fs,n+i ⁇ fs.n, where n corresponds to the number of outputs.
  • a first power semiconductor is a SiC-MOSFET and a second power semiconductor is a Si-IGBT.
  • a determination is made cyclically as to which input pattern vector is present at the second input.
  • the comparison between the input pattern vector and the arithmetic variable is based on a specified truth table.
  • the link between the output pattern vector and the operand is based on a specified truth table.
  • At least one of the outputs can be driven with at least two different input patterns. This is advantageous when power semiconductors with switching processes that switch at different speeds are to be controlled, since the faster-switching power semiconductor can also be controlled with the control pattern of the slower-switching power semiconductor.
  • the state values are detected on the input side and/or on the output side of the semiconductor switch.
  • state values include at least one or a combination of physical values that are used to control the power semiconductors.
  • the input signal includes one or more physical values that are used to control the power semiconductors, in particular the input signal corresponds to a degree of modulation. Depending on the application and performance requirements, as many parameters as possible can be taken into account that influence the choice of the right power semiconductor.
  • an electronic module for controlling an electric drive of a vehicle is proposed, the electronic module having an inverter with a described enclosed gate driver module. Furthermore, an electric drive of a vehicle with the electronic module and a vehicle with the electric drive are proposed.
  • the input pattern vector is compared with the operand in such a way that it is determined whether the power semiconductor specified by the input pattern vector should actually be driven, and if this is the case, a corresponding output pattern vector is generated.
  • the output pattern vector and the arithmetic variable are linked to form a control matrix, which is used to determine which of the outputs is to be controlled.
  • a control signal is output to the output associated with the determined power semiconductor.
  • FIG. 1 shows a circuit arrangement of the gate driver module 1 according to an embodiment of the present invention.
  • FIG. 2 shows a detailed view of the selection unit E2 from Figure 1.
  • Inverters also known as power converters, require a power module or semiconductor package to convert direct current from a battery into alternating current.
  • the power module has topological switches with semiconductor transistors as power transistors (also referred to as power semiconductors), which are used to control the currents and to generate the alternating current.
  • semiconductor transistors also referred to as power semiconductors
  • Different designs of power transistors are known to be.
  • MOSFETs metal oxide semiconductor field effect transistors
  • IGBTs insulated gate bipolar transistors
  • the semiconductor material used can be silicon (Si), silicon carbide (SiC), gallium nitride (GaN) or any other semiconductor material. Materials with a wide band gap are preferred.
  • the power semiconductors to be controlled are designed by selecting the semiconductor type and the semiconductor material according to the application, i.e. the target specification.
  • Semiconductor transistors with silicon for example, have better conductivity with larger currents, while semiconductor transistors with silicon carbide have this property with smaller currents. In this way, for example, the power supply can be realized in a consumption-optimized manner.
  • the gate driver module 1 described below and a Control method of power semiconductors HL1, HL2, ..., HLn proposed.
  • Semiconductor materials used can be Si, SiC, GaN etc. Semiconductor materials with a large band gap are advantageously used. Actively switchable transistors such as MOSFETs, IGBTs, JFETs etc. can be used as semiconductor types.
  • the speed of the switching process depends on which semiconductor materials and/or semiconductor types are used, i.e. the control patterns of the low-side switch and the high-side switch of the topological switch can differ in terms of dead time TDI2, .. , To.n and control frequency fs.i, ... , fs,n differ.
  • TDI2 dead time
  • fs.i control frequency
  • fs,n control frequency
  • a SiC-MOSFET is able to switch much faster, e.g. within approx. 100ns, than a Si-IGBT, which requires approx. 500ns, with the same voltage and current values.
  • the control patterns can therefore differ in terms of dead time TD and control frequency fs.
  • a SiC MOSFET can be driven with a pattern with a smaller TD and higher fs compared to a Si IGBT.
  • an output designed for a SiC MOSFET can also be operated with a control pattern for a Si IGBT. The reverse is not possible.
  • the gate driver module 1 has the advantage that it has a number of outputs S1, . . . , Sn, which can be driven using different drive patterns. Each of the outputs S1, . . . , Sn is assigned to a power semiconductor HL1, HL2, . Another advantage is that no additional, space-consuming hardware is required.
  • FIG. 1 shows a gate driver module 1 with two inputs ME and X and several outputs S1, . . . , Sn. Each output S1, ..., Sn is used for Control of a power semiconductor HL1, HL2, HLn.
  • the power semiconductors HL1, HL2, . . . , HLn can be formed from different semiconductor materials and/or different semiconductor types, which makes separate activation necessary.
  • the power semiconductors HL1, HL2, . . . , HLn always form a topological switch with a high-side switch and a low-side switch.
  • a state vector X or a state variable is applied to one of the inputs of the gate driver module 1 .
  • a state vector X is advantageous when several physical quantities are used to describe the state.
  • State values of the state variable or the state vector X include physical values that are used to control the power semiconductors HL1, HL2, ..., HLn, i.e. variables for the control or regulation and/or the monitoring of power electronics.
  • a variable is e.g. the current, the effective value of the current or the temperature, whereby the variables can be subdivided further.
  • the cooling water inlet temperature or cooling water outlet temperature and/or semiconductor temperatures can be used as the temperature.
  • phase currents or battery currents, the battery state of charge, the voltage in the intermediate circuit, the accelerator pedal position and thus the current power requirement can be used as a state variable or as a state vector, i.e. if several variables are considered.
  • the state values of the state variable or the state vector X can be recorded both on the input side of the semiconductor switch, e.g. a cooling water temperature, and on the output side of the semiconductor switch, e.g. the temperature of the power semiconductors HL1 , ... , HLn.
  • the state variable or state vector X is then processed in a conversion unit E1 to form logical information that indicates which of the power semiconductors HL1, HL2, ..., HLn is to be controlled, and is provided as an operand vector An that contains as many elements , as there are exits. In one embodiment, normalization to a maximum value takes place, which can mean, for example, that the power electronics must deliver their maximum power.
  • level heights Ln can, for example, correspond to different ranges of a required power output.
  • a lookup table can be created, for example, which defines which power semiconductors HL1, HL2, . . . , HLn are to be controlled. This can be read out by means of a corresponding arithmetic unit, for example a control unit, which is provided for carrying out the method.
  • Various input pattern vectors ME can be applied to the second input of the gate driver module 1, which always have control information of the power semiconductor HL1, ..., HLn to be controlled and as input pattern vectors MEI, ME2, ..., ME D be marked. At least they have information on the dead time TD and the drive frequency fs.
  • the dead time TD and the driving frequency fs are chosen in such a way that their parameters are suitable for driving a specific semiconductor type or material.
  • HL1 and HL2 For example, in the case of two different power semiconductors HL1 and HL2 to be controlled, one of them is a SiC MOSFET (HL1) in which the dead time TD,I can be defined as 500 ns and the control frequency fs,i as 20 kHz.
  • the other is a Si-IGBT (HL2), where, for example, the dead time TD.2 can be defined as 2.5ps and the control frequency fs,2 as 10kHz.
  • HL2 Si-IGBT
  • MEI with the parameters TD,I and fs ,i is intended for driving the power semiconductor HL1 and ME2 with the parameters TD.2 and fs , 2 for driving the power semiconductor HL2.
  • the input pattern vectors ME are adjusted (or compared) with the operand An in a selection unit E2 in order to generate an output pattern vector MA ZU.
  • the structure of the selection unit E2 is shown in detail in FIG. As already shown, the input pattern vector ME and the operand An enter the selection unit E2 as inputs and the output pattern vector MA exits as an output. In the selection unit E2 it is determined (block E21) which input pattern vector ME is present, ie MEI, ME2, . . . , MEP, depending on the number n of power semiconductors HL1, HL2, . This result is then compared to the operand An using a truth table. If the match is successful, the output pattern vector MA is output.
  • T1 In the case of two power semiconductors HL1, HL2, the truth table (T1) can look like this:
  • the output pattern vector MA and the operand An are linked to one another, more precisely conjunctively linked, in a unit for generating a control matrix E3.
  • a control matrix E3 is generated by conjunctively linking (logical AND) the output pattern vector MA with the operand An, ie MA P An corresponding to a predetermined truth table.
  • each of the power semiconductors HL1, HL2, HLn to be controlled can be controlled separately.
  • the actual control signal G1, G2, ..., Gn is output from the gate driver module 1 via the outputs S1, S2, ..., Sn to an impedance network Z1, ..., Zn and there processed signal generated.
  • the output S2 can be operated exclusively with the input pattern vector ME2 and the output S1 with both MEI and ME2.
  • the control arrangement can also have a potential separation P between the input and output sides, which is indicated in FIG. 1 as a dashed line. This is used, for example, for galvanic isolation of a high-voltage circuit or the (signalling) output side OUT from a low-voltage circuit or the (signalling) input side IN in the vehicle.
  • the output S1 is designed for a power semiconductor HL1 (SiC-MOSFET) with a specified (small) dead time TD,I and a predetermined (high) control frequency f s,i to control.
  • the second output S2 is designed to drive a power semiconductor HL2 (Si-IGBT) with a dead time of TD,2, > TD,I and a drive frequency of f s ,2 ⁇ f s,i .
  • additional power semiconductors HL3,...,HLn and thus additional outputs S3,...,Sn are present, these are designed according to To,hn>Td,n and fs, n +i ⁇ fs, n .
  • the first output S1 is designed in such a way that it can basically control all power semiconductors HL1, HL2, ..., HLn, with the second and further outputs S2, ..., Sn having fewer power semiconductors HL1, HL2, ... , HLn can drive (the second output S2 can drive more than the third output S3, etc.).
  • the control method can be implemented using software, hardware or a combination thereof.
  • the advantage of the proposed gate driver module 1 and the control method lies in the linking of the input signal, i.e. the input pattern vectors ME or MEI, ME2, ... , MEP for each semiconductor type or type, with state variables or State vectors X for generating separate, direct control signals for each power semiconductor HL1, HL2, ..., HLn of the topological semiconductor switch.
  • the proposed method is used for inverters in the field of electromobility, i.e. to control an electric drive or other electric machine.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

The invention relates to a gate driver component for actuating at least two power semiconductors, which form a topological switch and are formed from different semiconductor materials and/or semiconductor types. The gate driver component comprises one output per power semiconductor and a converter unit having a first input, where a status variable or a status variable vector can be applied, wherein the status variable or the status variable vector is converted into logical information in the conversion unit, which indicates which of the power semiconductors is to be actuated and output as an operand. A selection unit with a second input is also provided, where an input pattern vector can be applied, which has actuation information for one of the power semiconductors, comprising at least one item of information relating to a down time and an actuation frequency. In the selection unit, the input pattern vector is compared with the operand in such a way that it is determined whether the power semiconductor proposed by the input pattern vector should actually be actuated, and if so, a corresponding output pattern vector is generated. A unit for generating an actuation matrix is also provided, in which the output pattern vector and the operand are linked in such a way that it is determined which of the outputs should be actuated, wherein an actuation signal is output to the output associated with the determined power semiconductor.

Description

Gate-T reiber-Baustein zur Ansteuerung eines topologischen Halbleiterschalters für eine Leistungselektronik Gate driver component for controlling a topological semiconductor switch for power electronics
Die vorliegende Erfindung betrifft das Gebiet der Elektromobilität, insbesondere einen Gate-T reiber-Baustein und ein Verfahren zur Ansteuerung von mindestens zwei Leis tungshalbleitern aus unterschiedlichen Halbleitermaterialien und/oder Halbleiterty pen, die einen topologischen Halbleiterschalter für eine Leistungselektronik bilden. The present invention relates to the field of electromobility, in particular a gate driver module and a method for controlling at least two power semiconductors made from different semiconductor materials and/or semiconductor types, which form a topological semiconductor switch for power electronics.
Halbleitertransistoren werden in vielen Bereichen als elektronische Schalter einge setzt und als Halbleiterschalter bezeichnet. Dies ist möglich, da ein Halbleiterschalter zwischen zwei Zuständen hin und her schalten kann. Ein erster Zustand ist ein einge schalteter Zustand. In diesem Zustand kann der Halbleiterschalter Strom führen und sich analog wie ein niedriger Widerstand oder eine Diode in Durchlassrichtung ver halten. Der andere Zustand ist der Sperrzustand. In diesem Zustand ist der Halb leiterschalter in der Lage, eine anliegende Spannung, z.B. 400V oder 800V, aufzu nehmen. Semiconductor transistors are used in many areas as electronic switches and are referred to as semiconductor switches. This is possible because a semiconductor switch can switch back and forth between two states. A first state is an on state. In this state, the semiconductor switch can conduct current and behave analogously to a low resistance or a diode in the forward direction. The other state is the lock state. In this state, the semiconductor switch is able to accept an applied voltage, e.g. 400V or 800V.
Ein Halbleiterschalter zeichnet sich dadurch aus, dass dieser zwischen den beiden genannten Zuständen sehr schnell und effizient hin und her wechseln kann. Dieses hin und her schalten zwischen dem leitenden und dem sperrenden Zustand des Halbleiterschalters ist die Grundlage für viele elektronische Schaltungen wie Netz teile, Wechselrichter, Gleichrichter, Antriebsinverter. A semiconductor switch is characterized in that it can switch back and forth between the two states mentioned very quickly and efficiently. This switching back and forth between the conducting and the blocking state of the semiconductor switch is the basis for many electronic circuits such as power supplies, inverters, rectifiers and drive inverters.
Damit der Halbleiterschalter zwischen diesen beiden Zuständen hin und her wech seln kann, verfügt dieser über einen Ansteueranschluss, den sogenannten Gate-Trei- ber, über den der Halbleiterschalter angesteuert wird. Bei der Ansteuerung des Halb leiterschalters unterscheidet man allgemein zwei Ansteuertypen. Spannungsgesteu erte Halbleiterschalter und stromgesteuerte Halbleiterschalter. Bei den spannungsge steuerten Halbleiterschaltern muss die Ansteuerspannung über oder unter einem de finierten Pegel, z.B. +5V oder -3V, liegen, damit der Halbleiterschalter seinen Zu stand (leitend oder sperrend) wechselt. Bei ström gesteuerten Halbleiterschaltern muss ein definierter Steuerstrom über- oder unterschritten werden, damit der Halb leiterschalter seinen Zustand ändert. Für beide Varianten wird eine Ansteuerschaltung benötigt, welche die Ansteuerung des Halbleiterschalters realisiert. So that the semiconductor switch can switch back and forth between these two states, it has a control connection, the so-called gate driver, via which the semiconductor switch is controlled. When driving the semiconductor switch, a general distinction is made between two control types. Voltage-controlled semiconductor switches and current-controlled semiconductor switches. In the case of voltage-controlled semiconductor switches, the control voltage must be above or below a defined level, eg +5V or -3V, so that the semiconductor switch changes its state (conducting or blocking). In the case of current-controlled semiconductor switches, a defined control current must be exceeded or fallen short of in order for the semiconductor switch to change its state. A control circuit is required for both variants, which implements the control of the semiconductor switch.
Bisher bekannte Ansteuerschaltungen oder Ansteueranordnungen (Gate-Treiber) verfügen über eine Eingangsseite und eine Ausgangsseite. Die Eingangsseite ver fügt über mindestens eine Signalgröße, welche die Information trägt, ob der Halb leiterschalter eingeschaltet (leitender Zustand) oder ausgeschaltet (sperrender Zu stand) werden soll. Des Weiteren kann die Ansteueranordnung eine Potentialtren nung zwischen Eingangs- und Ausgangsseite aufweisen. Die Ausgangsseite weist mindestens ein Ausgangssignal auf, welches durch die Ansteueranordnung so in Be zug auf Spannungspegel, Stromstärke, etc. aufbereitet ist, dass der Halbleiterschal ter mit diesem Signal direkt angesteuert werden kann. Previously known control circuits or control arrangements (gate drivers) have an input side and an output side. The input side ver has at least one signal variable that carries the information as to whether the semiconductor switch is to be switched on (conducting state) or off (blocking state). Furthermore, the control arrangement can have a potential separation between the input and output sides. The output side has at least one output signal, which is processed by the drive arrangement in relation to voltage level, current, etc., so that the semiconductor switch can be driven directly with this signal.
Darüber hinaus wurde von der Anmelderin bereits eine Anordnung für einen topologi schen Schalter vorgeschlagen, die wenigstens zwei Leistungshalbleiter, insbeson dere Leistungstransistoren, aufweist, deren topologischer Halbleiterschalter wenigs tens einen ersten Leistungshalbleiter mit einem ersten Halbleitermaterial und wenigs tens einen zweiten Leistungshalbleiter mit einem zweiten Halbleitermaterial aufweist. In addition, the applicant has already proposed an arrangement for a topological switch which has at least two power semiconductors, in particular power transistors, the topological semiconductor switch of which has at least one first power semiconductor with a first semiconductor material and at least one second power semiconductor with a second semiconductor material .
Allerdings können die oben beschriebenen Ansteueranordnungen nur für topologi sche Halbleiterschalter eingesetzt werden, die aus gleichartigen Halbleiterschaltern bestehen. Im Falle eines topologischen Schalters, der aus einer Parallelschaltung un terschiedlicher Halbleiterschaltermaterialen mit großer Bandlücke wie z.B. SiC, GaN, Si, etc. und oder unterschiedlicher Halbleitertypen wie MOSFET (Metall-Oxid-Halblei- ter-Feldeffekttransistor), IGBT (Bipolartransistor mit isolierter Gate-Elektrode bzw. In- sulated Gate Bipolar Transistor), JFET (Sperrschicht-Feldeffekttransistor bzw. Junc- tion FET) etc. besteht, ist es nicht möglich, die unterschiedlichen Halbleitertypen mit dieser Anordnung separat anzusteuern, da jeder Halbleitertyp über ein separates An steuersignal verfügen muss. However, the control arrangements described above can only be used for topological cal semiconductor switches that consist of similar semiconductor switches. In the case of a topological switch consisting of a parallel connection of different semiconductor switch materials with a large band gap such as SiC, GaN, Si, etc. and/or different semiconductor types such as MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor), IGBT (Insulated Gate Bipolar Transistor electrode or insulated gate bipolar transistor), JFET (junction field effect transistor or junction FET) etc., it is not possible to control the different types of semiconductors separately with this arrangement, since each type of semiconductor has a separate control signal must have.
Es ist eine Aufgabe dieser Erfindung, dieses Problem zu überwinden. Diese Aufgabe wird erfindungsgemäß durch die Merkmale der unabhängigen Patentansprüche ge löst. Vorteilhafte Ausgestaltungen sind Gegenstand der abhängigen Ansprüche. Zur Lösung wird ein Gate-T reiber-Baustein zur Ansteuerung von mindestens zwei Leistungshalbleitern, die einen topologischen Schalter bilden und aus unterschiedli chen Halbleitermaterialien und/oder Halbleitertypen gebildet sind, vorgeschlagen.It is an object of this invention to overcome this problem. This object is achieved according to the invention by the features of the independent patent claims. Advantageous configurations are the subject matter of the dependent claims. A gate driver module for driving at least two power semiconductors, which form a topological switch and are made of different semiconductor materials and/or semiconductor types, is proposed as a solution.
Der Gate-T reiber-Baustein weist auf: einen Ausgang je Leistungshalbleiter, eine Um wandlungseinheit mit einem ersten Eingang, an den eine Zustandsgröße oder ein Zustandsgrößenvektor angelegt werden kann, wobei in der Umwandlungseinheit die Zustandsgröße oder der Zustandsgrößenvektor in eine logische Information umge wandelt wird, die angibt, welcher der Leistungshalbleiter anzusteuern ist und als Re chengröße ausgegeben. Außerdem ist eine Selektionseinheit mit einem zweiten Ein gang vorgesehen, an den ein Eingangsmustervektor angelegt werden kann, der An steuerinformationen für einen der Leistungshalbleiter aufweist, umfassend mindes tens Informationen zu einer Totzeit und einer Ansteuerfrequenz. In der Selektionsein heit wird der Eingangsmustervektor derart mit der Rechengröße abgeglichen, dass ermittelt wird, ob der durch den Eingangsmustervektor vorgegebene Leistungshalb leiter tatsächlich angesteuert werden soll, und wenn dies der Fall ist, wird ein ent sprechender Ausgangmustervektor erzeugt. Ferner ist eine Einheit zur Erzeugung ei ner Ansteuermatrix vorgesehen, in welcher der Ausgangmustervektor und die Re chengröße derart verknüpft werden, dass bestimmt wird, welcher der Ausgänge an gesteuert werden soll, wobei ein Ansteuersignal an den zu dem ermittelten Leis tungshalbleiter zugehörigen Ausgang ausgegeben wird. The gate driver module has: an output for each power semiconductor, a conversion unit with a first input to which a state variable or a state variable vector can be applied, the state variable or the state variable vector being converted into logical information in the conversion unit , which indicates which of the power semiconductors is to be controlled and is output as an arithmetic variable. In addition, a selection unit with a second input is provided, to which an input pattern vector can be applied, which has control information for one of the power semiconductors, comprising at least information about a dead time and a control frequency. In the selection unit, the input pattern vector is compared with the operand in such a way that it is determined whether the power semiconductor specified by the input pattern vector should actually be driven, and if this is the case, a corresponding output pattern vector is generated. A unit for generating a control matrix is also provided, in which the output pattern vector and the arithmetic variable are linked in such a way that it is determined which of the outputs is to be controlled, with a control signal being output at the output associated with the power semiconductor determined.
Die Geschwindigkeit des Schaltvorgangs ist abhängig davon, welche Halbleitermate rialien und/oder Halbleitertypen verwendet werden, d.h. die Ansteuermuster des Low- Side-Schalters und des High-Side-Schalters des topologischen Schalters können sich hinsichtlich Totzeit und Ansteuerfrequenz unterscheiden. Durch den vorgeschla genen Gate-T reiber-Baustein können unterschiedliche Leistungshalbleiter zustands abhängig und optimiert angesteuert werden, indem unterschiedliche Ansteuermuster pro Ausgang bereitgestellt werden können, ohne dabei zusätzliche Hardware zu be nötigen. The speed of the switching process depends on which semiconductor materials and/or semiconductor types are used, i.e. the control patterns of the low-side switch and the high-side switch of the topological switch can differ in terms of dead time and control frequency. With the proposed gate driver component, different power semiconductors can be controlled depending on the state and in an optimized manner, in that different control patterns can be provided for each output without requiring additional hardware.
In einer Ausführung ist der erste Ausgang zur Ansteuerung des ersten Leistungs halbleiters mit einer ersten Totzeit TD,I und einer ersten Ansteuerfrequenz fs,i eingerichtet, und jeder weitere Ausgang ist zur Ansteuerung jedes weiteren der Leis tungshalbleiter mit einerweiteren Totzeit To,h+i und einerweiteren Ansteuerfrequenz fs,n+i eingerichtet, wobei gilt: To,h+i > To,h und fs,n+i < fs.n, wobei n der Anzahl der Aus gänge entspricht. In one embodiment, the first output is for driving the first power semiconductor with a first dead time TD,I and a first driving frequency fs,i set up, and each further output is set up for driving each further one of the power semiconductors with a further dead time To,h+i and a further driving frequency fs,n+i, where: To,h+i > To,h and fs,n+i < fs.n, where n corresponds to the number of outputs.
In einer Ausführung ist ein erster Leistungshalbleiter ein SiC-MOSFET und ein zwei ter Leistungshalbleiter ein Si-IGBT. In one embodiment, a first power semiconductor is a SiC-MOSFET and a second power semiconductor is a Si-IGBT.
In einer Ausführung erfolgt eine Ermittlung, welcher Eingangsmustervektor am zwei ten Eingang anliegt, zyklisch. In one embodiment, a determination is made cyclically as to which input pattern vector is present at the second input.
In einer Ausführung erfolgt der Abgleich zwischen Eingangsmustervektor und Re chengröße anhand einer vorgegebenen Wahrheitstabelle. In einer Ausführung erfolgt die Verknüpfung zwischen Ausgangmustervektor und Rechengröße anhand einer vorgegebenen Wahrheitstabelle. Vorteilhaft ist hier, dass dadurch der Abgleich bzw. die Verknüpfung sehr schnell ist und auch mittels Hardware realisierbar ist. In one embodiment, the comparison between the input pattern vector and the arithmetic variable is based on a specified truth table. In one embodiment, the link between the output pattern vector and the operand is based on a specified truth table. The advantage here is that the comparison or linking is very fast and can also be implemented using hardware.
In einer Ausführung kann mindestens einer der Ausgänge mit mindestens zwei unter schiedlichen Eingangsmustern angesteuert werden. Dies ist dann vorteilhaft, wenn Leistungshalbleiter mit unterschiedlich schnellem Schaltvorgang angesteuert werden sollen, da der schneller schaltende auch mit dem Ansteuermuster des langsamer schaltenden Leistungshalbleiters angesteuert werden kann. In one embodiment, at least one of the outputs can be driven with at least two different input patterns. This is advantageous when power semiconductors with switching processes that switch at different speeds are to be controlled, since the faster-switching power semiconductor can also be controlled with the control pattern of the slower-switching power semiconductor.
In einer Ausführung erfolgt die Erfassung der Zustandswerte an der Eingangsseite und/oder an der Ausgangsseite des Halbleiterschalters. In einer Ausführung umfas sen Zustandswerte mindestens einen oder eine Kombination aus physikalischen Werten, die zur Ansteuerung der Leistungshalbleiter herangezogen werden. In einer Ausführung umfasst das Eingangssignal einen oder mehrere physikalische Werte, die zur Ansteuerung der Leistungshalbleiter herangezogen werden, insbesondere entspricht das Eingangssignal einem Modulationsgrad. Je nach Anwendung und Leistungsanforderung können somit möglichst viele Größen berücksichtigt werden, die Einfluss auf die Wahl des richtigen Leistungshalbleiters haben. Ferner wird ein Elektronikmodul zur Ansteuerung eines Elektroantriebs eines Fahr zeugs vorgeschlagen, wobei das Elektronikmodul einen Inverter mit einem beschrie benen Gate-T reiber-Baustein aufweist. Ferner wird ein Elektroantrieb eines Fahr zeugs mit dem Elektronikmodul sowie ein Fahrzeug mit dem Elektroantrieb vorge schlagen. In one embodiment, the state values are detected on the input side and/or on the output side of the semiconductor switch. In one embodiment, state values include at least one or a combination of physical values that are used to control the power semiconductors. In one embodiment, the input signal includes one or more physical values that are used to control the power semiconductors, in particular the input signal corresponds to a degree of modulation. Depending on the application and performance requirements, as many parameters as possible can be taken into account that influence the choice of the right power semiconductor. Furthermore, an electronic module for controlling an electric drive of a vehicle is proposed, the electronic module having an inverter with a described enclosed gate driver module. Furthermore, an electric drive of a vehicle with the electronic module and a vehicle with the electric drive are proposed.
Außerdem wird ein Verfahren zur zustandsabhängigen Ansteuerung eines topologi schen Halbleiterschalters für eine Leistungselektronik mit wenigstens zwei parallel geschalteten Leistungshalbleitern, die aus unterschiedlichen Halbleitermaterialien und/oder Halbleitertypen gebildet sind, mittels eines Gate-T reiber-Bausteins, der ei nen Ausgang je Leistungshalbleiter aufweist, bereitgestellt. Die Ansteuerung erfolgt durch eine Erfassung einer Zustandsgröße oder eines Zustandsgrößenvektors als erstes Eingangssignal, wobei die Zustandsgröße oder der Zustandsgrößenvektor in eine logische Signal-Information umgewandelt wird, die angibt, welcher der Leis tungshalbleiter anzusteuern ist, und als Rechengröße ausgegeben, sowie eine Erfas sung eines Eingangsmustervektors als zweites Eingangssignal, der Ansteuerinforma tionen, umfassend mindestens Informationen zu einer Totzeit und einer Ansteuerfre quenz, für einen der Leistungshalbleiter aufweist. Der Eingangsmustervektor wird derart mit der Rechengröße abgeglichen, dass ermittelt wird, ob der durch den Ein- gangsm ustervektor vorgegebene Leistungshalbleiter tatsächlich angesteuert werden soll, und wenn dies der Fall ist, wird ein entsprechender Ausgangmustervektor er zeugt. Außerdem erfolgt eine Verknüpfung des Ausgangmustervektors und der Re chengröße zu einer Ansteuermatrix, durch die bestimmt wird, welcher der Ausgänge angesteuert werden soll. Final erfolgt ein Ausgeben eines Ansteuersignals an den zu dem ermittelten Leistungshalbleiter zugehörigen Ausgang. In addition, a method is provided for state-dependent control of a topological semiconductor switch for power electronics with at least two power semiconductors connected in parallel, which are formed from different semiconductor materials and/or semiconductor types, by means of a gate driver component that has an output for each power semiconductor . It is controlled by detecting a state variable or a state variable vector as the first input signal, with the state variable or the state variable vector being converted into logical signal information that indicates which of the power semiconductors is to be controlled and output as an operand, as well as detecting a Input pattern vector as a second input signal, the Ansteuerinforma functions, comprising at least information about a dead time and an Ansteuerfre frequency, for one of the power semiconductors. The input pattern vector is compared with the operand in such a way that it is determined whether the power semiconductor specified by the input pattern vector should actually be driven, and if this is the case, a corresponding output pattern vector is generated. In addition, the output pattern vector and the arithmetic variable are linked to form a control matrix, which is used to determine which of the outputs is to be controlled. Finally, a control signal is output to the output associated with the determined power semiconductor.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen der Erfindung, anhand der Figuren der Zeichnung, die erfindungsgemäße Einzelheiten zeigt, und aus den Ansprüchen. Die einzelnen Merkmale können je einzeln für sich oder zu mehreren in beliebiger Kombi nation bei einer Variante der Erfindung verwirklicht sein. Bevorzugte Ausführungsformen der Erfindung werden nachfolgend anhand der bei gefügten Zeichnung näher erläutert. Further features and advantages of the invention result from the following description of exemplary embodiments of the invention, with reference to the figures of the drawing, which show details according to the invention, and from the claims. The individual features can be implemented individually or collectively in any combination in a variant of the invention. Preferred embodiments of the invention are explained in more detail with reference to the attached drawing.
Figur 1 zeigt eine Schaltungsanordnung des Gate-T reiber-Bausteins 1 gemäß einer Ausführung der vorliegenden Erfindung. FIG. 1 shows a circuit arrangement of the gate driver module 1 according to an embodiment of the present invention.
Figur 2 zeigt eine Detailansicht der Selektionseinheit E2 aus Figur 1. Figure 2 shows a detailed view of the selection unit E2 from Figure 1.
In den nachfolgenden Figurenbeschreibungen sind gleiche Elemente bzw. Funktio nen mit gleichen Bezugszeichen versehen. In the following descriptions of the figures, the same elements or functions are provided with the same reference symbols.
Inverter, auch Stromrichter genannt, benötigen ein Leistungsmodul oder ein Halb leiterpackage, damit ein aus einer Batterie stammender Gleichstrom in Wechselstrom umgewandelt wird. Das Leistungsmodul weist topologische Schalter mit Halbleiter transistoren als Leistungstransistoren (auch als Leistungshalbleiter bezeichnet) auf, die zum Steuern der Ströme und zur Erzeugung des Wechselstroms verwendet wer den. Dabei sind unterschiedliche Ausgestaltungen von Leistungstransistoren be kannt. Unter anderem ist es bekannt, Halbleitertypen wie MOSFETs (Metall-Oxid- Halbleiter-Feldeffekttransistor) oder IGBTs (Insulated Gate Bipolar Transistor) zu ver wenden. Das dabei verwendete Halbleitermaterial kann Silizium (Si), Siliziumcarbid (SiC), Galliumnitrid (GaN) oder jedes andere Halbleitermaterial sein. Bevorzugt sind Materialien mit einer großen Bandlücke (engl: wide bandgap). Inverters, also known as power converters, require a power module or semiconductor package to convert direct current from a battery into alternating current. The power module has topological switches with semiconductor transistors as power transistors (also referred to as power semiconductors), which are used to control the currents and to generate the alternating current. Different designs of power transistors are known to be. Among other things, it is known to use semiconductor types such as MOSFETs (metal oxide semiconductor field effect transistors) or IGBTs (insulated gate bipolar transistors). The semiconductor material used can be silicon (Si), silicon carbide (SiC), gallium nitride (GaN) or any other semiconductor material. Materials with a wide band gap are preferred.
Im Bereich der Elektromobilität ist es zur Einhaltung strenger (durch Gesetzgeber vorgegebener) Flotteneffizienzziele nötig, die Effizienz des Inverters durch den Ein satz neuartiger Halbleitertechnologien, wie z.B. SiC MOSFETs, zu erhöhen. Die Halbleiterfläche für einen normalen, d.h. durchschnittlichen, Fährbetrieb ist dabei al lerdings überdimensioniert, da der auslegungsrelevante Betriebspunkt nur selten er reicht wird. Problematisch ist, dass die Halbleiterfläche neuerer Technologien (Wide- Bandgab-Halbleiter = WBG), die eine höhere inhärente Effizienz aufweisen (wie z.B. SiC oder GaN), teuer ist im Vergleich zu herkömmlichem Silizium. Bei herkömmli chen Systemen mit Halbleitern, die aus einem kostengünstigeren Material (wie z.B. Silizium) bestehen, kann in Bezug auf den auslegungsrelevanten Betriebspunkt mit Sicherheitsmargen dimensioniert werden, da die Kosten pro Halbleiterfläche gering sind im Vergleich zu WBG-Materialien. Beim Einsatz von WBG Halbleitern in einer herkömmlichen Auslegung wird nicht nur Platz vergeudet, es tritt auch ein preislicher Nachteil auf. Deshalb ist es nötig, ein Optimum zwischen bestmöglicher Technologie und geringstmöglichen Kosten zu finden. In the field of electromobility, it is necessary to increase the efficiency of the inverter through the use of new semiconductor technologies, such as SiC MOSFETs, in order to comply with strict fleet efficiency targets (specified by legislators). However, the semiconductor area for normal, ie average, ferry operation is oversized, since the operating point relevant to the design is rarely reached. The problem is that the semiconductor area of newer technologies (Wide-Bandgab-Semiconductors = WBG), which have a higher inherent efficiency (such as SiC or GaN), is expensive compared to conventional silicon. In conventional systems with semiconductors, which consist of a cheaper material (such as silicon), the design-relevant operating point can also be Safety margins are dimensioned since the costs per semiconductor area are low compared to WBG materials. When using WBG semiconductors in a conventional design, not only is space wasted, but there is also a price disadvantage. It is therefore necessary to find an optimum between the best possible technology and the lowest possible costs.
Hierfür erfolgt die Auslegung der anzusteuernden Leistungshalbleiter (nachfolgend auch kurz als Halbleiter bezeichnet), indem die Auswahl des Halbleitertyps und des Halbleitermaterials entsprechend der Anwendung, d.h. der Zielvorgabe, erfolgt. Halb leitertransistoren mit Silizium weisen beispielsweise bei größeren Strömen eine bes sere Leitfähigkeit auf, während Halbleitertransistoren mit Siliziumcarbid diese Eigen schaft bei kleineren Strömen aufweisen. Somit kann z.B. die Stromversorgung ver brauchsoptimiert realisiert werden. For this purpose, the power semiconductors to be controlled (hereinafter also referred to as semiconductors for short) are designed by selecting the semiconductor type and the semiconductor material according to the application, i.e. the target specification. Semiconductor transistors with silicon, for example, have better conductivity with larger currents, while semiconductor transistors with silicon carbide have this property with smaller currents. In this way, for example, the power supply can be realized in a consumption-optimized manner.
Um unterschiedliche, parallel geschaltete Leistungshalbleiter HL1, HL2, ... , HLn, die aus unterschiedlichen Halbleitermaterialien und/oder unterschiedlichen Halbleiterty pen gebildet sind, durch einen einzigen topologischen Halbleiterschalter anzusteu ern, wird der nachfolgend beschriebene Gate-T reiber-Baustein 1 sowie ein Ansteuer verfahren der Leistungshalbleiter HL1 , HL2, ... , HLn vorgeschlagen. Verwendete Halbleitermaterialien können Si, SiC, GaN etc. sein. Vorteilhaft werden Halbleiterma terialien mit einer großen Bandlücke verwendet. Als Halbleitertypen können aktiv schaltbare Transistoren wie z.B. MOSFETs, IGBTs, JFET etc. verwendet werden. In order to control different, parallel-connected power semiconductors HL1, HL2, ..., HLn, which are formed from different semiconductor materials and/or different semiconductor types, with a single topological semiconductor switch, the gate driver module 1 described below and a Control method of power semiconductors HL1, HL2, ..., HLn proposed. Semiconductor materials used can be Si, SiC, GaN etc. Semiconductor materials with a large band gap are advantageously used. Actively switchable transistors such as MOSFETs, IGBTs, JFETs etc. can be used as semiconductor types.
Wie bereits erwähnt, ist die Geschwindigkeit des Schaltvorgangs abhängig davon, welche Halbleitermaterialien und/oder Halbleitertypen verwendet werden, d.h. die An steuermuster des Low-Side-Schalters und des High-Side-Schalters des topologi schen Schalters können sich hinsichtlich Totzeit TDI2, ... , To.n und Ansteuerfrequenz fs.i, ... , fs,n unterscheiden. Beispielsweise ist ein SiC-MOSFET in der Lage, einen Schaltvorgang bei gleichen Spannungs- und Stromwerten wesentlich schneller, z.B. innerhalb von ca. 100ns durchzuführen als ein Si-IGBT, der ca. 500ns benötigt. As already mentioned, the speed of the switching process depends on which semiconductor materials and/or semiconductor types are used, i.e. the control patterns of the low-side switch and the high-side switch of the topological switch can differ in terms of dead time TDI2, .. , To.n and control frequency fs.i, ... , fs,n differ. For example, a SiC-MOSFET is able to switch much faster, e.g. within approx. 100ns, than a Si-IGBT, which requires approx. 500ns, with the same voltage and current values.
Bei der Ansteuerung von Halbbrücken werden Low-Side-Schalter und High-Side- Schalter komplementär angesteuert. Zur Vermeidung von Brückenkurzschlüssen muss hierbei immer erst der leitende Schalter ausgeschaltet werden, bevor der kom plementäre Schalter eingeschaltet wird. Hierbei muss jedoch immer abgewartet wer den, bis der Ausschaltvorgang abgeschlossen ist. In dieser Zeit müssen beide topo logischen Schalter ausgeschaltet sein. Die Zeit, in der beide topologische Schalter ausgeschaltet sind, wird als Totzeit TD bezeichnet und entspricht üblicherweise ca. der 2-5-fachen Dauer eines Schaltvorgangs. Weiterhin ist es möglich, durch ein schnelleres Schalten eines SiC-Halbleiters mehr Schaltvorgänge in derselben Zeit durchzuführen. Dies ermöglicht höhere Ansteuerfrequenzen fs. When driving half-bridges, low-side switches and high-side switches are driven in a complementary manner. To avoid bridge short circuits the conductive switch must always be switched off before the complementary switch is switched on. However, you always have to wait until the switch-off process is complete. During this time, both topological switches must be switched off. The time in which both topological switches are switched off is referred to as dead time TD and usually corresponds to approx. 2-5 times the duration of a switching process. Furthermore, it is possible to carry out more switching processes in the same time by switching a SiC semiconductor more quickly. This enables higher drive frequencies fs.
Somit können sich die Ansteuermuster hinsichtlich Totzeit TD und Ansteuerfrequenz fs unterscheiden. Ein SiC-MOSFET kann mit einem Muster mit einer kleineren TD und einer höheren fs im Vergleich zu einem Si-IGBT angesteuert werden. Hierbei kann ein Ausgang, der für einen SiC-MOSFET ausgelegt ist, auch mit einem Ansteu ermuster für einen Si-IGBT betrieben werden. Dies ist umgekehrt nicht möglich. The control patterns can therefore differ in terms of dead time TD and control frequency fs. A SiC MOSFET can be driven with a pattern with a smaller TD and higher fs compared to a Si IGBT. Here, an output designed for a SiC MOSFET can also be operated with a control pattern for a Si IGBT. The reverse is not possible.
Um eine optimierte Ansteuerung von Leistungshalbleitern HL1 , HL2, ... , HLn, die aus unterschiedlichen Halbleitermaterialien und/oder unterschiedlichen Halbleitertypen gebildet sind, bereitzustellen, wird der nachfolgend anhand Figuren 1 und 2 beschrie bene Gate-T reiber-Baustein 1 vorgeschlagen. Außerdem wird ein Verfahren zur zu standsabhängigen Ansteuerung eines topologischen Halbleiterschalters für eine Leistungselektronik mit wenigstens zwei parallel geschalteten Leistungshalbleitern HL1 , HL2, ... , HLn, die aus unterschiedlichen Halbleitermaterialien und/oder unter schiedlichen Halbleitertypen gebildet sind, vorgeschlagen. In order to provide optimized driving of power semiconductors HL1, HL2, . In addition, a method for state-dependent control of a topological semiconductor switch for power electronics with at least two power semiconductors HL1, HL2, ..., HLn connected in parallel, which are formed from different semiconductor materials and/or under different semiconductor types, is proposed.
Der Gate-T reiber-Baustein 1 hat den Vorteil, dass er mehrere Ausgänge S1 , ... , Sn aufweist, die mit unterschiedlichen Ansteuermustern angesteuert werden können. Je der der Ausgänge S1 , ... , Sn ist einem Leistungshalbleiter HL1 , HL2, ... , HLn zuge ordnet, um diesen mit dem im Gate-T reiber-Baustein 1 bestimmten Ansteuermuster anzusteuern. Dabei ist außerdem von Vorteil, dass keine zusätzliche, platzraubende Hardware benötigt wird. The gate driver module 1 has the advantage that it has a number of outputs S1, . . . , Sn, which can be driven using different drive patterns. Each of the outputs S1, . . . , Sn is assigned to a power semiconductor HL1, HL2, . Another advantage is that no additional, space-consuming hardware is required.
In Figur 1 ist ein Gate-T reiber-Baustein 1 mit zwei Eingängen ME und X und mehre ren Ausgängen S1 , ... , Sn dargestellt. Jeder Ausgang S1 , ... , Sn dient zur Ansteuerung eines Leistungshalbleiters HL1 , HL2, , HLn. Wie bereits mehrfach er wähnt, können die Leistungshalbleiter HL1 , HL2, ... , HLn aus unterschiedlichen Halbleitermaterialien und/oder unterschiedlichen Halbleitertypen gebildet sein, was die separate Ansteuerung nötig macht. Die Leistungshalbleiter HL1 , HL2, ... , HLn bil den dabei immer einen topologischen Schalter mit einem High-Side-Schalter und ei nem Low-Side-Schalter. FIG. 1 shows a gate driver module 1 with two inputs ME and X and several outputs S1, . . . , Sn. Each output S1, ..., Sn is used for Control of a power semiconductor HL1, HL2, HLn. As already mentioned several times, the power semiconductors HL1, HL2, . . . , HLn can be formed from different semiconductor materials and/or different semiconductor types, which makes separate activation necessary. The power semiconductors HL1, HL2, . . . , HLn always form a topological switch with a high-side switch and a low-side switch.
An einem der Eingänge des Gate-T reiber-Bausteins 1 wird ein Zustandsvektor X o- der eine Zustandsgröße angelegt. Ein Zustandsvektor X ist dann vorteilhaft, wenn mehrere physikalische Größen zur Zustandsbeschreibung herangezogen werden. A state vector X or a state variable is applied to one of the inputs of the gate driver module 1 . A state vector X is advantageous when several physical quantities are used to describe the state.
Zustandswerte der Zustandsgröße bzw. des Zustandsvektors X umfassen physikali sche Werte, die zur Ansteuerung der Leistungshalbleiter HL1 , HL2, ..., HLn herange zogen werden, d.h. Größen für die Steuerung oder Regelung und/oder die Überwa chung einer Leistungselektronik. Eine solche Größe ist z.B. der Strom, der effektive Wert des Stroms oder die Temperatur, wobei die Größen weiter unterteilt werden können. Beispielsweise können Kühlwassereinlauftemperatur oder Kühlwasseraus lauftemperatur und/oder Halbleitertemperaturen als Temperatur herangezogen wer den. Ferner können Phasenströme oder Batterieströme, der Batterieladzustand, die Spannung im Zwischenkreis, die Gaspedalstellung und damit die aktuelle Leistungs anforderung als Zustandsgröße oder als Zustandsvektor, d.h. wenn mehrere Größen betrachtet werden, herangezogen werden. State values of the state variable or the state vector X include physical values that are used to control the power semiconductors HL1, HL2, ..., HLn, i.e. variables for the control or regulation and/or the monitoring of power electronics. Such a variable is e.g. the current, the effective value of the current or the temperature, whereby the variables can be subdivided further. For example, the cooling water inlet temperature or cooling water outlet temperature and/or semiconductor temperatures can be used as the temperature. In addition, phase currents or battery currents, the battery state of charge, the voltage in the intermediate circuit, the accelerator pedal position and thus the current power requirement can be used as a state variable or as a state vector, i.e. if several variables are considered.
Dabei können die Zustandswerte der Zustandsgröße bzw. des Zustandsvektors X so wohl an der Eingangsseite des Halbleiterschalters erfasst werden, z.B. eine Kühlwas sertemperatur, als auch an der Ausgangsseite des Halbleiterschalters, z.B. die Tem peratur der Leistungshalbleiter HL1 , ... , HLn. The state values of the state variable or the state vector X can be recorded both on the input side of the semiconductor switch, e.g. a cooling water temperature, and on the output side of the semiconductor switch, e.g. the temperature of the power semiconductors HL1 , ... , HLn.
Die Zustandsgröße bzw. der Zustandsvektor X wird im Weiteren in einer Umwand lungseinheit E1 zu einer logischen Information verarbeitet, die angibt, welcher der Leistungshalbleiter HL1 , HL2, ... , HLn anzusteuern ist, und als Rechengrößenvektor An bereitgestellt, der so viele Elemente enthält, wie es Ausgänge gibt. In einer Ausführung erfolgt eine Normierung auf einen Maximalwert, der z.B. bedeu ten kann, dass die Leistungselektronik ihre Maximalleistung abgeben muss. Die als Rechengröße An bzw. Rechengrößenvektor ausgegebene logische Information kann 2n Logikpegelmuster aufweisen. Dies bedeutet, dass wenn der topologische Schalter aus zwei (n=2) Halbleitertypen und/oder -materialien besteht, können vier verschie dene Muster ausgegeben werden (22=4), die in Abhängigkeit verschiedener, vorge gebener Pegelhöhen Ln definiert werden können. Diese Pegelhöhen Ln können z.B. unterschiedlichen Bereichen einer geforderten Leistungsabgabe entsprechen. Je nach angeforderter Leistungsabgabe kann z.B. eine lookup-Tabelle erstellt werden, in der festgelegt ist, welche Leistungshalbleiter HL1 , HL2, ... , HLn anzusteuern sind. Diese kann mittels einer entsprechenden Recheneinheit, z.B. einer Steuereinheit, die zur Ausführung des Verfahrens vorgesehen ist, ausgelesen werden. The state variable or state vector X is then processed in a conversion unit E1 to form logical information that indicates which of the power semiconductors HL1, HL2, ..., HLn is to be controlled, and is provided as an operand vector An that contains as many elements , as there are exits. In one embodiment, normalization to a maximum value takes place, which can mean, for example, that the power electronics must deliver their maximum power. The logical information output as the operand An or as the operand vector can have 2 n logic level patterns. This means that if the topological switch consists of two (n=2) semiconductor types and/or materials, four different patterns can be output (2 2 =4), which can be defined in dependence on different, given level heights Ln. These level heights Ln can, for example, correspond to different ranges of a required power output. Depending on the required power output, a lookup table can be created, for example, which defines which power semiconductors HL1, HL2, . . . , HLn are to be controlled. This can be read out by means of a corresponding arithmetic unit, for example a control unit, which is provided for carrying out the method.
An den zweiten Eingang des Gate-Treiber-Bausteins 1 können verschiedene Ein- gangsm ustervektoren ME angelegt werden, die stets Ansteuerinformationen des an zusteuernden Leistungshalbleiters HL1 , ..., HLn aufweisen und als Eingangsmuster vektoren MEI, ME2, ... , MED gekennzeichnet werden. Mindestens weisen sie Informati onen zur Totzeit TD und der Ansteuerfrequenz fs auf. Totzeit TD und der Ansteuerfre quenz fs werden derart gewählt, dass ihre Parameter passend zur Ansteuerung eines bestimmten Halbleitertyps oder -materials sind. Various input pattern vectors ME can be applied to the second input of the gate driver module 1, which always have control information of the power semiconductor HL1, ..., HLn to be controlled and as input pattern vectors MEI, ME2, ..., ME D be marked. At least they have information on the dead time TD and the drive frequency fs. The dead time TD and the driving frequency fs are chosen in such a way that their parameters are suitable for driving a specific semiconductor type or material.
Beispielsweise ist im Falle von zwei unterschiedlichen, anzusteuernden Leistungs halbleitern HL1 und HL2 einer davon ein SiC-MOSFET (HL1), bei dem z.B. die Tot zeit TD,I ZU 500ns und die Ansteuerfrequenz fs,i zu 20kHz definiert werden kann. Der andere ist ein Si-IGBT (HL2), bei dem z.B. die Totzeit TD.2 ZU 2,5ps und die Ansteuer frequenz fs,2 zu 10kHz definiert werden kann. Somit ergeben sich zwei Eingangsmus tervektoren MEI und ME2. Dabei ist MEI mit den Parametern TD,I und fs,i für die An steuerung von Leistungshalbleiter HL1 gedacht und ME2 mit den Parametern TD.2 und fs,2 für die Ansteuerung von Leistungshalbleiter HL2. For example, in the case of two different power semiconductors HL1 and HL2 to be controlled, one of them is a SiC MOSFET (HL1) in which the dead time TD,I can be defined as 500 ns and the control frequency fs,i as 20 kHz. The other is a Si-IGBT (HL2), where, for example, the dead time TD.2 can be defined as 2.5ps and the control frequency fs,2 as 10kHz. This results in two input pattern vectors MEI and ME2. In this case, MEI with the parameters TD,I and fs ,i is intended for driving the power semiconductor HL1 and ME2 with the parameters TD.2 and fs , 2 for driving the power semiconductor HL2.
Die Eingangsmustervektoren ME werden mit der Rechengröße An in einer Selekti onseinheit E2 abgeglichen (bzw. verglichen), um einen Ausgangmustervektor MA ZU erzeugen. Hierbei wird ermittelt, welches ME am Eingang anliegt. Im oben beschriebenen Fall ist dies entweder MEI oder ME2. Die Ermittlung kann dabei zyk lisch erfolgen. Des Weiteren erfolgt ein Abgleich mit der Rechengröße An anhand ei ner Wahrheitstabelle. Wenn der ermittelte Eingangsmustervektor MEI , ME2 mit der Rechengröße An übereinstimmt (Überprüfung durch Abgleich in E21), bzw. einen Eintrag in der Wahrheitstabelle wiedergibt, wird das ME (MEI oder ME2) an den Aus gang übermittelt und als Ausgangm ustervektor MA weitergegeben. Das heißt, in der Selektionseinheit E2 erfolgt eine Verifizierung, dass der durch den Eingangsmuster vektor MEI , ME2 vorgegebene Leistungshalbleiter HL1 oder HL2 tatsächlich ange steuert werden soll. The input pattern vectors ME are adjusted (or compared) with the operand An in a selection unit E2 in order to generate an output pattern vector MA ZU. This determines which ME is present at the input. im above In the case described, this is either MEI or ME2. The determination can take place cyclically. Furthermore, a comparison is made with the operand An using a truth table. If the determined input pattern vector MEI, ME2 matches the operand An (check by comparison in E21), or reflects an entry in the truth table, the ME (MEI or ME2) is transmitted to the output and forwarded as the output pattern vector MA. This means that a verification takes place in the selection unit E2 that the power semiconductor HL1 or HL2 specified by the input pattern vector ME1, ME2 should actually be activated.
Der Aufbau der Selektionseinheit E2 ist in Figur 2 im Detail dargestellt. Wie bereits dargestellt, gehen der Eingangsmustervektor ME und die Rechengröße An als Ein gangsgrößen in die Selektionseinheit E2 ein und der Ausgangmustervektor MA geht als Ausgang raus. In der Selektionseinheit E2 wird ermittelt (Block E21), welcher Ein- gangsm ustervektor ME anliegt, also MEI, ME2,... , MEP, je nach der Anzahl n der vor handenen, anzusteuernden Leistungshalbleiter HL1, HL2, ... , HLn. Dieses Ergebnis wird dann mit der Rechengröße An abgeglichen, indem eine Wahrheitstabelle ver wendet wird. Wenn der Abgleich erfolgreich ist, wird der Ausgangm ustervektor MA ausgegeben. The structure of the selection unit E2 is shown in detail in FIG. As already shown, the input pattern vector ME and the operand An enter the selection unit E2 as inputs and the output pattern vector MA exits as an output. In the selection unit E2 it is determined (block E21) which input pattern vector ME is present, ie MEI, ME2, . . . , MEP, depending on the number n of power semiconductors HL1, HL2, . This result is then compared to the operand An using a truth table. If the match is successful, the output pattern vector MA is output.
Im Falle von zwei Leistungshalbleitern HL1 , HL2, kann die Wahrheitstabelle (T1) wie folgt aussehen:
Figure imgf000013_0001
In the case of two power semiconductors HL1, HL2, the truth table (T1) can look like this:
Figure imgf000013_0001
Im weiteren Verlauf werden der Ausgangm ustervektor MA und die Rechengröße An in einer Einheit zur Erzeugung einer Ansteuermatrix E3 miteinander verknüpft, ge nauer konjunktiv verknüpft. Eine Ansteuermatrix E3 wird durch konjunktives Verknüpfen (logisches UND) des Ausgangm ustervektors MA mit der Rechengröße An erzeugt, also MA P An entspre chend einer vorgegebenen Wahrheitstabelle. Somit kann jeder der anzusteuernden Leistungshalbleiter HL1 , HL2, , HLn separat angesteuert werden. Das tatsächliche Ansteuersignal G1 , G2, ... , Gn wird aus dem vom Gate-T reiber-Baustein 1 über die Ausgängen S1 , S2, ... ,Sn an ein Impedanz-Netzwerk Z1 , ... , Zn ausgegebenes und dort weiterverarbeitetes Signal erzeugt. In the further course, the output pattern vector MA and the operand An are linked to one another, more precisely conjunctively linked, in a unit for generating a control matrix E3. A control matrix E3 is generated by conjunctively linking (logical AND) the output pattern vector MA with the operand An, ie MA P An corresponding to a predetermined truth table. Thus, each of the power semiconductors HL1, HL2, HLn to be controlled can be controlled separately. The actual control signal G1, G2, ..., Gn is output from the gate driver module 1 via the outputs S1, S2, ..., Sn to an impedance network Z1, ..., Zn and there processed signal generated.
Im Falle von zwei Leistungshalbleitern HL1 , HL2, kann die Wahrheitstabelle (T2) wie folgt aussehen:
Figure imgf000014_0001
In the case of two power semiconductors HL1, HL2, the truth table (T2) can look like this:
Figure imgf000014_0001
Hieraus wird ersichtlich, dass der Ausgang S2 ausschließlich mit dem Eingangsmus tervektor ME2 betrieben werden kann und der Ausgang S1 sowohl mit MEI als auch mit ME2. From this it can be seen that the output S2 can be operated exclusively with the input pattern vector ME2 and the output S1 with both MEI and ME2.
Die Ansteueranordnung kann außerdem eine Potentialtrennung P zwischen Ein gangs- und Ausgangsseite aufweisen, die in Figur 1 als gestichelte Linie angedeutet ist. Diese dient z.B. zur galvanischen Trennung eines Hochvolkreises bzw. der (sig naltechnischen) Ausgangsseite OUT von einem Niedervoltkreis bzw. der (signaltech nischen) Eingangsseite IN im Fahrzeug. The control arrangement can also have a potential separation P between the input and output sides, which is indicated in FIG. 1 as a dashed line. This is used, for example, for galvanic isolation of a high-voltage circuit or the (signalling) output side OUT from a low-voltage circuit or the (signalling) input side IN in the vehicle.
An den Ausgängen S1 , ... , Sn werden also Ausgangssignale ausgegeben, die letzt endlich zur Ansteuerung eines der Leistungshalbleiter HL1, HL2, ... , HLn dienen, wo bei jeder Ausgang S1 , ... , Sn einem Leistungshalbleiter HL1 , HL2, ... , HLn zugeord net ist. At the outputs S1, ..., Sn so output signals are issued, which ultimately serve to control one of the power semiconductors HL1, HL2, ..., HLn, where at each output S1, ..., Sn a power semiconductor HL1, HL2 , ... , HLn is assigned.
Im obigen Beispiel ist der Ausgang S1 dafür ausgelegt, einen Leistungshalbleiter HL1 (SiC-MOSFET) mit einer vorgegebenen (kleinen) Totzeit TD,I und einer vorgegebenen (hohen) Ansteuerfrequenz fs,i anzusteuern. Der zweite Ausgang S2 ist dafür ausgelegt, einen Leistungshalbleiter HL2 (Si-IGBT) mit einer Totzeit von TD,2, > TD,I und einer Ansteuerfrequenz von fs,2 < fs,i anzusteuern. In the example above, the output S1 is designed for a power semiconductor HL1 (SiC-MOSFET) with a specified (small) dead time TD,I and a predetermined (high) control frequency f s,i to control. The second output S2 is designed to drive a power semiconductor HL2 (Si-IGBT) with a dead time of TD,2, > TD,I and a drive frequency of f s ,2 < f s,i .
Im Falle, dass weitere Leistungshalbleiter HL3, ... , HLn und damit weitere Ausgänge S3, ... , Sn vorhanden sind, werden diese nach To,h-n > Td,n und fs,n+i < fs,n ausgelegt. Das heißt, dass der erste Ausgang S1 so ausgelegt ist, dass er grundsätzlich alle Leistungshalbleiter HL1 , HL2, ... , HLn ansteuern kann, wobei der zweite und weitere Ausgänge S2, ... , Sn weniger Leistungshalbleiter HL1 , HL2, ... , HLn ansteuern kön nen (der zweite Ausgang S2 kann mehr als der dritte Ausgang S3 ansteuern etc.). If additional power semiconductors HL3,...,HLn and thus additional outputs S3,...,Sn are present, these are designed according to To,hn>Td,n and fs, n +i<fs, n . This means that the first output S1 is designed in such a way that it can basically control all power semiconductors HL1, HL2, ..., HLn, with the second and further outputs S2, ..., Sn having fewer power semiconductors HL1, HL2, ... , HLn can drive (the second output S2 can drive more than the third output S3, etc.).
Dadurch ergibt sich also die Möglichkeit, dass der Ausgang S1 nicht automatisch mit TD,I und fs, 1 angesteuert werden muss, sondern auch mit Ansteuermustern größerer Totzeiten und kleinerer Ansteuerfrequenzen, wie in der Wahrheitstabelle T2 ersicht lich. This means that the output S1 does not have to be driven automatically with TD,I and fs , 1, but also with drive patterns with longer dead times and lower drive frequencies, as can be seen in the truth table T2.
Das Ansteuerverfahren kann mittels Software, Hardware oder einer Kombination dar aus erfolgen. Der Vorteil des vorgeschlagenen Gate-T reiber-Bausteins 1 und des An steuerverfahrens liegt in der Verknüpfung des Eingangssignals, also der Eingangs mustervektoren ME bzw. MEI, ME2, ... , MEP je Halbleitertyp- bzw. art, mit Zustandsgrö ßen bzw. Zustandsvektoren X zur Generation separater, direkter Ansteuersignale für jeden Leistungshalbleiter HL1 , HL2, ... , HLn des topologischen Halbleiterschalters. Anwendung findet das vorgeschlagene Verfahren bei Invertern im Bereich der Elekt- romobilität, also zur Ansteuerung eines Elektroantriebs oder einer sonstigen E -Ma schine. The control method can be implemented using software, hardware or a combination thereof. The advantage of the proposed gate driver module 1 and the control method lies in the linking of the input signal, i.e. the input pattern vectors ME or MEI, ME2, ... , MEP for each semiconductor type or type, with state variables or State vectors X for generating separate, direct control signals for each power semiconductor HL1, HL2, ..., HLn of the topological semiconductor switch. The proposed method is used for inverters in the field of electromobility, i.e. to control an electric drive or other electric machine.
Bezuqszeichenliste Reference character list
1 Gate-T reiber-Baustein 1 gate driver chip
An Rechengröße of operands
E1 Umwandlungseinheit E1 conversion unit
E2 Selektionseinheit E2 selection unit
E21 Abgleich mit Rechengröße E21 Comparison with operand
E3 Einheit zur Erzeugung einer AnsteuermatrixE3 Unit for generating a control matrix
G1 , , Gn Ansteuersignal LeistungshalbleiterG1 , , Gn Control signal for power semiconductors
HL1 , HLn Leistungshalbleiter HL1 , HLn power semiconductors
MA Ausgangmustervektor MA exit pattern vector
ME ,MEI , ... ,MEP Eingangsmustervektor S1 ,... ,Sn Ausgänge ME ,MEI , ... ,MEP input pattern vector S1 ,... ,Sn outputs
X Zustandsvektor X state vector
Z1 , ... , Zn Impedanznetzwerk Z1 , ... , Zn impedance network
P Potentialtrennung P electrical isolation
IN Eingangsseite / Niedervoltseite IN input side / low voltage side
OUT Ausgangsseite / Hochvoltseite OUT output side / high-voltage side

Claims

Patentansprüche patent claims
1. Gate-T reiber-Baustein (1) zur Ansteuerung von mindestens zwei Leistungshalblei tern (HL1 , HL2, , HLn), die einen topologischen Schalter bilden und aus unter schiedlichen Halbleitermaterialien und/oder Halbleitertypen gebildet sind, wobei der Gate-T reiber-Baustein (1) aufweist: 1. Gate driver module (1) for driving at least two power semiconductors tern (HL1, HL2, HLn), which form a topological switch and are formed from under different semiconductor materials and / or semiconductor types, the gate driver - Building block (1) has:
- einen Ausgang (S1 , S2,... ,Sn) je Leistungshalbleiter (HL1 , HL2, ... , HLn), - an output (S1, S2,...,Sn) per power semiconductor (HL1, HL2,..., HLn),
- eine Umwandlungseinheit (E1) mit einem ersten Eingang, an den eine Zu standsgröße oder ein Zustandsgrößenvektor (X) angelegt werden kann, wobei in der Umwandlungseinheit (E1) die Zustandsgröße oder der Zustandsgrößenvektor (X) in eine logische Information umgewandelt wird, die angibt, welcher der Leistungshalb leiter (HL1 , HL2, ... , HLn) anzusteuern ist, und als Rechengröße (An) ausgegeben,- A conversion unit (E1) with a first input to which a state variable or a state variable vector (X) can be applied, wherein in the conversion unit (E1) the state variable or the state variable vector (X) is converted into logical information that indicates , which of the power semiconductors (HL1 , HL2, ... , HLn) is to be controlled and output as an operand (An),
- eine Selektionseinheit (E2) mit einem zweiten Eingang, an den ein Eingangsmuster vektor (ME; MEI , ME2, ... , MEP) angelegt werden kann, der Ansteuerinformationen für einen der Leistungshalbleiter (HL1 , HL2, ..., HLn) aufweist, umfassend mindestens Informationen zu einer Totzeit (TD) und einer Ansteuerfrequenz (fs), wobei in der Se lektionseinheit (E2) der Eingangsmustervektor (ME; MEI , ME2, ... , MEP) derart mit der Rechengröße (An) abgeglichen wird, dass ermittelt wird, ob der durch den Eingangs mustervektor (ME; MEI , ME2, ... , MEP) vorgegebene Leistungshalbleiter (HL1 , HL2, ... , HLn) tatsächlich angesteuert werden soll, und wenn dies der Fall ist, ein entspre chender Ausgangm ustervektor (MA) erzeugt wird, - A selection unit (E2) with a second input to which an input pattern vector (ME; MEI, ME2, ..., MEP) can be applied, the control information for one of the power semiconductors (HL1, HL2, ..., HLn) comprises at least information about a dead time (TD) and a control frequency (fs), wherein the selection unit (E2) of the input pattern vector (ME; MEI, ME2, ..., MEP) is compared with the operand (An) in this way that it is determined whether the by the input pattern vector (ME; MEI, ME2, ..., MEP) specified power semiconductor (HL1, HL2, ..., HLn) should actually be driven, and if this is the case, a corresponding output pattern vector (MA) is generated,
- eine Einheit zur Erzeugung einer Ansteuermatrix (E3), in welcher der Ausgangmus tervektor (MA) und die Rechengröße (An) derart verknüpft werden, dass bestimmt wird, welcher der Ausgänge (S1 , S2,...,Sn) angesteuert werden soll, wobei ein An steuersignal (G1 , G2, ... , Gn) an den zu dem ermittelten Leistungshalbleiter (HL1 , HL2, ... , HLn) zugehörigen Ausgang (S1 , S2,...,Sn) ausgegeben wird. - A unit for generating a control matrix (E3) in which the output pattern vector (MA) and the operand (An) are linked in such a way that it is determined which of the outputs (S1, S2,...,Sn) is to be controlled , wherein a control signal (G1, G2, ..., Gn) to the determined to the power semiconductor (HL1, HL2, ..., HLn) associated output (S1, S2, ..., Sn) is output.
2. Gate-T reiber-Baustein (1) nach Anspruch 1 , wobei 2. Gate driver chip (1) according to claim 1, wherein
- der erste Ausgang (S1 ) zur Ansteuerung des ersten Leistungshalbleiters (HL1 ) mit einer ersten Totzeit (TD,I) und einer ersten Ansteuerfrequenz (fs,i) eingerichtet ist,- the first output (S1) is set up to drive the first power semiconductor (HL1) with a first dead time (TD,I) and a first drive frequency (fs,i),
- jeder weitere Ausgang (S2, ... , Sn) zur Ansteuerung jedes weiteren der Leistungs halbleiter (HL2, ... , HLn) mit einer weiteren Totzeit (TD,2, ..., To,h) und einerweiteren Ansteuerfrequenz (fs,2, , fs,n) eingerichtet ist, wobei gilt: To,h+i > To,h und fs,n+i < fs.n, wobei n der Anzahl der Ausgänge entspricht. - Each additional output (S2, ..., Sn) for driving each additional power semiconductor (HL2, ..., HLn) with a further dead time (TD,2, ..., To, h ) and a further Driving frequency (fs,2, , fs,n) is established, where: To,h+i>To,h and fs,n+i<fs.n, where n corresponds to the number of outputs.
3. Gate-T reiber-Baustein (1 ) nach Anspruch 1 oder 2, wobei ein erster Leistungshalb leiter (HL1 ) ein SiC-MOSFET und ein zweiter Leistungshalbleiter (HL2) ein Si-IGBT ist. 3. Gate driver module (1) according to claim 1 or 2, wherein a first power semiconductor (HL1) is a SiC MOSFET and a second power semiconductor (HL2) is a Si-IGBT.
4. Gate-T reiber-Baustein (1 ) nach einem der vorhergehenden Ansprüche, wobei eine Ermittlung, welcher Eingangsmustervektor (ME; MEI , ME2, ... , MEP) am zweiten Ein gang anliegt, zyklisch erfolgt. 4. Gate driver component (1) according to any one of the preceding claims, wherein a determination of which input pattern vector (ME; MEI, ME2, ..., MEP) is present at the second input occurs cyclically.
5. Gate-T reiber-Baustein (1 ) nach einem der vorhergehenden Ansprüche, wobei der Abgleich zwischen Eingangsmustervektor (ME; MEI , ME2, ... , MEP) und Rechengröße ormation (An) anhand einer vorgegebenen Wahrheitstabelle erfolgt, und/oder wobei die Verknüpfung zwischen Ausgangmustervektor (MA) und Rechengröße (An) an hand einer vorgegebenen Wahrheitstabelle erfolgt. 5. Gate driver module (1) according to any one of the preceding claims, wherein the comparison between the input pattern vector (ME; MEI, ME2, ..., MEP) and operand ormation (An) takes place using a predetermined truth table, and / or the link between the output pattern vector (MA) and the operand (An) being based on a predetermined truth table.
6. Gate-T reiber-Baustein (1 ) nach einem der vorhergehenden Ansprüche, wobei min destens einer der Ausgänge mit mindestens zwei unterschiedlichen Eingangsmus tern (ME; MEI , ME2, ... , MEP) angesteuert werden kann. 6. Gate driver module (1) according to any one of the preceding claims, wherein at least one of the outputs with at least two different input patterns (ME; MEI, ME2, ..., MEP) can be driven.
7. Elektronikmodul zur Ansteuerung eines Elektroantriebs eines Fahrzeugs, wobei das Elektronikmodul einen Inverter mit einem Gate-T reiber-Baustein (1) nach einem der vorhergehenden Ansprüche aufweist. 7. Electronic module for controlling an electric drive of a vehicle, wherein the electronic module has an inverter with a gate driver chip (1) according to any one of the preceding claims.
8. Elektroantrieb eines Fahrzeugs, aufweisend das Elektronikmodul nach Anspruch 7. 8. Electric drive of a vehicle, comprising the electronic module according to claim 7.
9. Fahrzeug, aufweisend einen Elektroantrieb mit dem Elektronikmodul nach An spruch 8. 9. Vehicle having an electric drive with the electronic module according to claim 8.
10. Verfahren zur zustandsabhängigen Ansteuerung eines topologischen Halbleiter schalters für eine Leistungselektronik mit wenigstens zwei parallel geschalteten Leistungshalbleitern (HL1 , HL2, , HLn), die aus unterschiedlichen Halbleitermateri alien und/oder Halbleitertypen gebildet sind, mittels eines Gate-Treiber-Bausteins (1), der einen Ausgang (S1 , S2,...,Sn) je Leistungshalbleiter (HL1 , HL2, ... , HLn) auf weist, wobei die Ansteuerung erfolgt durch 10. A method for the state-dependent control of a topological semiconductor switch for power electronics with at least two parallel-connected Power semiconductors (HL1, HL2, HLn), which are formed from different semiconductor materials and/or semiconductor types, by means of a gate driver module (1) which has an output (S1, S2,...,Sn) for each power semiconductor ( HL1, HL2, ..., HLn) has, wherein the control is carried out by
- eine Erfassung einer Zustandsgröße oder eines Zustandsgrößenvektors (X) als ers tes Eingangssignal, wobei die Zustandsgröße oder der Zustandsgrößenvektor (X) in eine logische Signal-Information umgewandelt wird, die angibt, welcher der Leis tungshalbleiter (HL1 , HL2, ... , HLn) anzusteuern ist, und als Rechengröße (An) aus gegeben wird, und - A detection of a state variable or a state variable vector (X) as the first input signal, the state variable or the state variable vector (X) being converted into logical signal information which indicates which of the power semiconductors (HL1, HL2, ..., HLn) is to be controlled and is output as the operand (An), and
- eine Erfassung eines Ansteuerinformationen, umfassend mindestens Informationen zu einer Totzeit (TD) und einer Ansteuerfrequenz (fs), für einen der Leistungshalblei ter (HL1 , HL2, ... , HLn) aufweisenden Eingangsmustervektors (ME; MEI , ME2, ... , MEP) als zweites Eingangssignal, wobei der Eingangsmustervektor (ME; MEI , ME2, ... , MEP) derart mit der Rechengröße (An) abgeglichen wird, dass ermittelt wird, ob der durch den Eingangsmustervektor (ME; MEI , ME2, ... , MEP) vorgegebene Leistungshalbleiter (HL1 , HL2, ... , HLn) tatsächlich angesteuert werden soll, und wenn dies der Fall ist, ein entsprechender Ausgangmustervektor (MA) erzeugt wird, und - A detection of control information, comprising at least information on a dead time (TD) and a control frequency (fs), for one of the power semiconductors ter (HL1, HL2, ..., HLn) having an input pattern vector (ME; MEI, ME2, ... , MEP) as the second input signal, the input pattern vector (ME; MEI , ME2, ... , MEP) being compared with the operand (An) in such a way that it is determined whether the input pattern vector (ME; MEI , ME2, . .. , MEP) predetermined power semiconductors (HL1, HL2, ..., HLn) is actually to be driven, and if this is the case, a corresponding output pattern vector (MA) is generated, and
- eine Verknüpfung des Ausgangmustervektors (MA) und der Rechengröße (An) zu einer Ansteuermatrix (E3), durch die bestimmt wird, welcher der Ausgänge (S1 , S2,...,Sn) angesteuert werden soll, und Ausgeben eines Ansteuersignals (G1 , G2,- A combination of the output pattern vector (MA) and the operand (An) to form a control matrix (E3), which determines which of the outputs (S1, S2,...,Sn) is to be controlled, and the output of a control signal (G1 , G2,
... , Gn) an den zu dem ermittelten Leistungshalbleiter (HL1 , HL2, ... , HLn) zugehöri gen Ausgang (S1 , S2,... ,Sn). ... , Gn) to the output (S1 , S2, ... , Sn) belonging to the determined power semiconductor (HL1 , HL2, ... , HLn).
PCT/EP2022/060072 2021-04-19 2022-04-14 Gate driver component for actuating a topological semiconductor switch for a power electronics system WO2022223450A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021203863.8 2021-04-19
DE102021203863.8A DE102021203863A1 (en) 2021-04-19 2021-04-19 Gate driver component for controlling a topological semiconductor switch for power electronics

Publications (1)

Publication Number Publication Date
WO2022223450A1 true WO2022223450A1 (en) 2022-10-27

Family

ID=81653554

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/060072 WO2022223450A1 (en) 2021-04-19 2022-04-14 Gate driver component for actuating a topological semiconductor switch for a power electronics system

Country Status (2)

Country Link
DE (1) DE102021203863A1 (en)
WO (1) WO2022223450A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190123732A1 (en) * 2017-10-20 2019-04-25 Denso Corporation Drive circuit for switch

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10010957A1 (en) 2000-03-06 2001-09-13 Still Gmbh Three-phase converter simultaneously switches on the MOSFET and IGBT of a power switch and switches off the MOSFET with a delay relative to the IGBT
DE102011014165A1 (en) 2011-03-16 2012-09-20 Feaam Gmbh Inverter for an electrical machine and method for controlling a circuit breaker
US10291110B2 (en) 2016-04-19 2019-05-14 Denso Corporation Driving circuit for switching element and power conversion system
US10644689B2 (en) 2016-08-17 2020-05-05 Denso Corporation Transistor drive circuit and motor drive control apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190123732A1 (en) * 2017-10-20 2019-04-25 Denso Corporation Drive circuit for switch

Also Published As

Publication number Publication date
DE102021203863A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
DE102012025769B3 (en) Power semiconductor device with a plurality of parallel switching elements
DE112012006181B4 (en) composite semiconductor
DE102016220118B4 (en) Battery disconnect device and method for performing a pre-charge cycle
DE4032014A1 (en) DRIVER CIRCUIT FOR POWER SWITCHING DEVICES
DE112014006951T5 (en) Short-circuit protection circuit for self-extinguishing type semiconductor elements
DE102011014165A1 (en) Inverter for an electrical machine and method for controlling a circuit breaker
DE102011055626B4 (en) PHASE SEPARATION IN EPS SYSTEMS
WO2010108524A1 (en) Circuit arrangement and method for supplying a high-power functional component with high-voltage pulses
DE102022120065A1 (en) METHOD OF REDUCING OSCILLATION DURING TURN-ON OF A POWER TRANSISTOR BY CONTROLLING THE GATE SWITCHING SPEED CONTROL OF ITS COMPLEMENTARY POWER TRANSISTOR
WO2022223449A1 (en) Method for the status-dependent actuation of a topological semiconductor switch for a power electronics system
WO2022106339A1 (en) Semiconductor switch assembly comprising at least two power semiconductors
DE102021203853A1 (en) Circuit arrangement for power semiconductors connected in parallel and electronic module
WO2022223450A1 (en) Gate driver component for actuating a topological semiconductor switch for a power electronics system
DE102019208122A1 (en) Method for operating an electrical circuit, electrical circuit and motor vehicle
EP2733849A1 (en) Method and device for variable setting an IGBT switching characteristic
EP1063772A1 (en) Half-bridge driver circuit
DE102013015723B3 (en) Improved control of power semiconductors
WO2023152276A1 (en) Signal output component for controlling a gate driver for a power electronics system
DE102022201435B4 (en) Circuit arrangement for a topological semiconductor switch of an inverter
WO2023285376A1 (en) Method for the operating-point-dependent actuation of a topological semiconductor switch for a power electronics system
DE102021206674A1 (en) Drive arrangement for power semiconductors of an inverter
WO2023285377A1 (en) Method for the momentary-value-dependent actuation, in real time, of a topological semiconductor switch for a power electronics system
DE102021212287B3 (en) Method and device for determining a power loss of semiconductor components of a converter
DE102021212348B3 (en) Process for driving semiconductor switches of at least one half-bridge and circuit arrangement
DE102022134287B3 (en) Control device, half-bridge circuit arrangement therewith and method therefor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22723368

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 22723368

Country of ref document: EP

Kind code of ref document: A1