WO2022201898A1 - 撮像素子および撮像装置 - Google Patents

撮像素子および撮像装置 Download PDF

Info

Publication number
WO2022201898A1
WO2022201898A1 PCT/JP2022/004399 JP2022004399W WO2022201898A1 WO 2022201898 A1 WO2022201898 A1 WO 2022201898A1 JP 2022004399 W JP2022004399 W JP 2022004399W WO 2022201898 A1 WO2022201898 A1 WO 2022201898A1
Authority
WO
WIPO (PCT)
Prior art keywords
light receiving
receiving element
pixel
light
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2022/004399
Other languages
English (en)
French (fr)
Inventor
頼人 坂野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2023508742A priority Critical patent/JPWO2022201898A1/ja
Priority to US18/550,720 priority patent/US12556841B2/en
Priority to CN202280013708.3A priority patent/CN116830595A/zh
Publication of WO2022201898A1 publication Critical patent/WO2022201898A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/186—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors having arrangements for blooming suppression
    • H10F39/1865—Overflow drain structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels

Definitions

  • the present disclosure relates to imaging elements and imaging devices.
  • An imaging device using a light-receiving device such as a photodiode that converts incident light into voltage by photoelectric conversion and outputs the voltage.
  • a capacitor (called a pixel content capacity) is formed in the image pickup element, and when the amount of photocharge accumulated by photoelectric conversion in the light receiving element exceeds the capacity of the light receiving element, the There is a method of accumulating a photocharge in the pixel content.
  • the pixel content does not.
  • the photocharges are read out from the pixel contents, and the readout photocharges are converted into a voltage. Therefore, the conversion of charge to voltage is susceptible to noise, and the SN ratio is lowered.
  • An object of the present disclosure is to provide an imaging element and an imaging device with a larger dynamic range.
  • the imaging element includes a first light receiving element and a second light receiving element that generate and accumulate photoelectric charges by photoelectric conversion according to received light, and the first light receiving element and the second light receiving element during an exposure period. a pixel content for accumulating photocharges overflowing from two light receiving elements, the second light receiving element being less sensitive to light than the first light receiving element.
  • FIG. 1 is a block diagram showing a configuration of an example of an electronic device to which technology according to embodiments of the present disclosure can be applied;
  • FIG. 1 is a block diagram showing a schematic configuration example of a CMOS image sensor applicable to each embodiment;
  • FIG. It is a schematic diagram which shows the example of the circuit structure of the unit pixel by an existing technology. It is a figure which shows the example of the arrangement
  • 10 is a graph showing an example of SN ratio characteristics with respect to illuminance in a configuration according to existing technology;
  • 4 is a schematic diagram showing an example of a circuit configuration of a unit pixel according to the first embodiment;
  • FIG. 4 is a diagram showing an example of an arrangement of light receiving elements included in a unit pixel according to the first embodiment;
  • FIG. 4 is a schematic diagram showing another example of the circuit configuration of the unit pixel according to the first embodiment;
  • FIG. 7 is a graph showing an example of SN ratio characteristics with respect to illuminance in the configuration according to the first embodiment;
  • 4 is a sequence diagram showing each drive signal for driving a unit pixel according to the first embodiment;
  • FIG. FIG. 4 is a schematic diagram showing an example of potential transition of each part regarding the operation of the high-sensitivity light receiving element according to the first embodiment;
  • FIG. 4 is a schematic diagram showing an example of potential transition of each part regarding the operation of the low-sensitivity light-receiving element according to the first embodiment;
  • FIG. 4 is a schematic diagram showing an example of potential transition of each part regarding the operation of the pixel content according to the first embodiment;
  • FIG. 11 is a schematic diagram for explaining operations applicable to the modified example of the first embodiment;
  • FIG. 11 is a schematic diagram for explaining another operation applicable to the modified example of the first embodiment;
  • FIG. 4 is a schematic diagram showing a first example of a planar layout of unit pixels applicable to the first embodiment;
  • FIG. 4 is a schematic diagram showing a first example of a cross section of a unit pixel applicable to the first embodiment;
  • FIG. 11 is a schematic diagram showing a second example of a planar layout of unit pixels according to another example applicable to the first embodiment;
  • FIG. 11 is a schematic diagram showing a third example of a planar layout of unit pixels according to another example applicable to the first embodiment;
  • FIG. 11 is a schematic diagram showing a second example of a cross section of a unit pixel according to another example applicable to the first embodiment;
  • FIG. 10 is a schematic diagram showing an example of a circuit configuration of a unit pixel according to the second embodiment;
  • FIG. 10 is a sequence diagram showing each drive signal for driving a unit pixel according to the second embodiment;
  • FIG. 10 is a schematic diagram showing an example of potential transition of each part regarding the operation of the highly sensitive light receiving element according to the second embodiment;
  • FIG. 10 is a schematic diagram showing an example of potential transition of each portion of a low-sensitivity light receiving element according to the second embodiment;
  • FIG. 10 is a schematic diagram showing an example of potential transition of each part regarding the operation of the pixel content according to the second embodiment; It is a figure explaining the usage example of the imaging device to which the technique of this indication is applied.
  • 1 is a block diagram showing an example of a schematic configuration of a vehicle control system;
  • FIG. 4 is an explanatory diagram showing an example of installation positions of an outside information detection unit and an imaging unit;
  • An imaging device includes a plurality of pixels arranged in a matrix.
  • Each of the plurality of pixels includes a first light-receiving element that generates and accumulates photocharges by photoelectric conversion according to the received light, and a second light-receiving element that has a lower sensitivity to light than the first light-receiving element. , and a pixel content for accumulating photocharges spilled from the first and second light receiving elements during the exposure period.
  • the overflowing photocharge is accumulated in the pixel content, and the same is also applied to the second light receiving element.
  • Photoelectric charges are generated and accumulated by receiving light. Since the second light-receiving element has a lower sensitivity to light than the first light-receiving element, the second light-receiving element accumulates photoelectric charges corresponding to the reception of light with a higher illuminance than the first light-receiving element. is possible.
  • the second Photoelectric charges are accumulated in the second light receiving element up to the capacity of the light receiving element.
  • the photocharge can be read out from the pixel content in a state where the photocharge is sufficiently accumulated in the pixel content. It is possible to suppress the decrease in
  • FIG. 1 is a block diagram showing the configuration of an example of an electronic device to which technology according to embodiments of the present disclosure can be applied.
  • the electronic device 1000 includes an optical unit 1010, an imaging device 1011, a signal processing circuit 1012, a display device 1013, and a storage medium 1014.
  • an imaging device as an imaging device according to the present disclosure, which will be described later in detail, is applied to the imaging device 1011 .
  • the imaging device includes a plurality of pixels that convert incident light into electrical signals by photoelectric conversion, and a drive circuit that drives the plurality of pixels.
  • a digital still camera, a digital video camera, a drive recorder, a mobile phone with an imaging function, a smart phone, or the like can be applied.
  • the optical unit 1010 includes one or more lenses, a diaphragm mechanism, a focus mechanism, etc., and forms an image of image light (incident light) from a subject on the imaging surface of the imaging device 1011 .
  • image light incident light
  • a signal processing circuit 1012 performs various kinds of signal processing including image processing on pixel signals output from the imaging device 1011 .
  • the image signal that has undergone signal processing can be stored in a non-volatile storage medium 1014 such as a flash memory or a hard disk drive. An image based on the pixel signal can also be output to the display device 1013 .
  • FIG. 2 is a block diagram showing a schematic configuration example of a CMOS image sensor applicable to each embodiment.
  • a CMOS image sensor is an image sensor manufactured by applying or partially using a CMOS process.
  • a CMOS image sensor applicable to each embodiment is configured as a back-illuminated CMOS image sensor.
  • an imaging element 10 by a CMOS image sensor applicable to each embodiment has, for example, a stack structure in which a semiconductor chip in which a pixel array section 11 is formed and a semiconductor chip in which a peripheral circuit is formed are stacked.
  • Peripheral circuits may include, for example, a vertical drive circuit 12, a column processing circuit 13, a horizontal drive circuit 14, and a system controller 15.
  • the imaging device 10 further includes a signal processing section 18 and a data storage section 19 .
  • the signal processing unit 18 and the data storage unit 19 may be provided on the same semiconductor chip as the peripheral circuit, or may be provided on a separate semiconductor chip.
  • the pixel array section 11 has a configuration in which unit pixels 100 each including a photoelectric conversion element as a light receiving element that generates and accumulates photocharges according to the amount of received light are arranged in a matrix (two-dimensional lattice).
  • the row direction refers to the arrangement direction of pixels in a pixel row (that is, the horizontal direction)
  • the column direction refers to the arrangement direction of pixels in a pixel column (that is, the vertical direction).
  • the unit pixel 100 includes a plurality of light receiving elements. Details of the specific circuit configuration and pixel structure of the unit pixel 100 will be described later.
  • the pixel drive lines LD are wired along the row direction for each pixel row and the vertical signal lines VSL are wired along the column direction for each pixel column with respect to the matrix-like pixel array.
  • the pixel drive line LD transmits a drive signal for driving when reading a signal from a pixel.
  • the pixel drive line LD is shown as one wiring in FIG. 1, the pixel drive line LD actually includes a plurality of signal lines. One end of the pixel drive line LD is connected to the output terminal corresponding to each row of the vertical drive circuit 12 .
  • the vertical drive circuit 12 is composed of a shift register, an address decoder, etc., and drives each pixel of the pixel array section 11 simultaneously or in units of rows. That is, the vertical drive circuit 12 constitutes a drive section that controls the operation of each pixel of the pixel array section 11 together with a system control section 15 that controls the vertical drive circuit 12 .
  • the vertical drive circuit 12 generally has two scanning systems, a readout scanning system and a discharge scanning system, although the specific configuration thereof is not shown.
  • the readout scanning system sequentially selectively scans the unit pixels 100 of the pixel array section 11 row by row in order to read out signals from the unit pixels 100 .
  • a row selected for signal readout by the readout scanning system is called an RD row (read row).
  • a signal read from the unit pixel 100 is an analog signal.
  • the sweep-scanning system performs sweep-scanning ahead of the read-out scanning by the exposure time for the read-out rows to be read-scanned by the read-out scanning system.
  • a so-called electronic shutter operation is performed by sweeping out (resetting) unnecessary photocharges with this sweeping scanning system.
  • the electronic shutter operation means an operation of discarding the photocharge of the light receiving element and newly starting exposure (starting accumulation of photocharge).
  • the rows selected for sweep scanning by the sweep scanning system are called SH rows (shutter rows).
  • the signal read out by the readout operation by the readout scanning system corresponds to the amount of light received after the immediately preceding readout operation or the electronic shutter operation.
  • the period from the readout timing of the previous readout operation or the sweep timing of the electronic shutter operation to the readout timing of the current readout operation is a photoelectric charge accumulation period (also referred to as an exposure period) in the unit pixel 100 .
  • a signal output from each unit pixel 100 in a pixel row selectively scanned by the vertical drive circuit 12 is input to the column processing circuit 13 via each vertical signal line VSL for each pixel column.
  • the column processing circuit 13 performs predetermined signal processing on a signal output from each unit pixel 100 of the selected row via the vertical signal line VSL for each pixel column of the pixel array section 11, and performs a predetermined signal processing on the signal output after the signal processing. Temporarily holds the pixel signal.
  • the column processing circuit 13 performs at least noise removal processing, such as CDS (Correlated Double Sampling) processing and DDS (Double Data Sampling) processing, as signal processing.
  • CDS Correlated Double Sampling
  • DDS Double Data Sampling
  • the CDS processing removes pixel-specific fixed pattern noise such as reset noise and variations in threshold values of amplification transistors in the unit pixel 100 .
  • the column processing circuit 13 also has an AD (analog-digital) conversion function, for example, and converts analog pixel signals read from the photoelectric conversion elements into digital signals and outputs the digital signals.
  • AD analog-digital
  • the horizontal driving circuit 14 is composed of shift registers, address decoders, etc., and sequentially selects readout circuits (hereinafter referred to as pixel circuits) of the unit pixels 100 corresponding to the pixel columns of the column processing circuit 13 .
  • pixel circuits readout circuits
  • the system control unit 15 is composed of a timing generator that generates various timing signals. and other drive control.
  • the signal processing unit 18 has at least an arithmetic processing function, and performs various signal processing such as arithmetic processing on pixel signals output from the column processing circuit 13 .
  • the data storage unit 19 temporarily stores data required for signal processing in the signal processing unit 18 .
  • the output image output from the signal processing unit 18 is subjected to predetermined processing in an application processor or the like in an electronic device in which the image sensor 10 is mounted, or is transmitted to an external device via a predetermined network.
  • FIG. 3A is a schematic diagram showing an example of a circuit configuration of a unit pixel 100 according to existing technology.
  • the unit pixel 100a includes four light receiving elements 20 1 , 20 2 , 20 3 and 20 4 each of which is a photodiode.
  • FIG. 3B is a diagram showing an example arrangement of the four light receiving elements 20 1 to 20 4 included in the unit pixel 100a.
  • the unit pixel 100a has four light receiving elements 20 1 to 20 4 arranged in an array of 2 rows ⁇ 2 columns, and a color filter is provided for each unit pixel 100a.
  • Each unit pixel 100a provided with color filters of R (red), G (green) and B (blue) is arranged according to the Bayer arrangement. Note that the arrangement of the unit pixels 100a is not limited to the Bayer arrangement.
  • the unit pixel 100a further includes transfer transistors 21 1 , 21 2 , 21 3 and 21 4 corresponding to the light receiving elements 20 1 , 20 2 , 20 3 and 20 4 respectively, and a reset transistor 30 , a conversion efficiency switching transistor 31 , an amplification transistor 32 , a selection transistor 33 and a storage transistor 34 .
  • Each of these transistors is composed of an n-type MOS (Metal Oxide Semiconductor) transistor.
  • at least the transfer transistors 21 1 to 21 4 , the conversion efficiency switching transistor 31 and the storage transistor 34 are depletion type MOS transistors.
  • Each of the light receiving elements 20 1 to 20 4 has its anode connected to the ground potential, and each cathode connected to the floating diffusion layer FD1 via the transfer transistors 21 1 to 21 4 , respectively.
  • a driving signal TG is commonly input to each gate of each of the transfer transistors 21 1 to 21 4 .
  • the floating diffusion layer FD1 is further connected to the source of the conversion efficiency switching transistor 31 and the gate of the amplification transistor 32.
  • the conversion efficiency switching transistor 31 has a drain connected to the floating diffusion layer FD2 and a gate to which the drive signal FDG is input.
  • the conversion efficiency switching transistor 31 is turned on by the driving signal FDG, the floating diffusion layer FD1 and the floating diffusion layer FD2 are coupled, and when the floating diffusion layer FD1 and the floating diffusion layer FD2 are turned off, the floating diffusion layer FD1 and the floating diffusion layer FD2 are connected. split.
  • the floating diffusion layer FD2 is further connected to the source of the reset transistor 30 and the source of the storage transistor .
  • the reset transistor 30 has a drain connected to the voltage VDD and a gate to which the drive signal RST is input.
  • the storage transistor 34 has a drain connected to the floating diffusion layer FD3 and a gate drive signal ECG. When the storage transistor 34 is turned on by the driving signal ECG, the floating diffusion layer FD3 and the floating diffusion layer FD2 are coupled, and when it is turned off, the floating diffusion layer FD3 and the floating diffusion layer FD4 are separated. be.
  • One end of the pixel content EC is further connected to the floating diffusion layer FD3. The other end of the pixel content EC is connected to the voltage ECVDD.
  • the amplification transistor 32 has a gate connected to FD1, a drain connected to the voltage VDD, and a source connected to the drain of the selection transistor 33, as described above.
  • the select transistor 33 has a source connected to the vertical signal line VSL and a gate to which the drive signal SEL is input. Photocharges accumulated in the floating diffusion layer FD1 are converted into voltage when read out from the floating diffusion layer FD1. A pixel signal obtained by converting the photocharge into a voltage is amplified by the amplification transistor 32, and the selection transistor 33 is turned on by the drive signal SEL while the selection transistor 33 is turned on by the drive signal SEL. is output to the vertical signal line VSL through the VSL.
  • the driving signal FDG is set to a high state to turn on the conversion efficiency switching transistor 31 to couple the floating diffusion layer FD1 and the floating diffusion layer FD2, thereby reducing the noise level N2 in the low conversion efficiency region.
  • the floating diffusion layer FD1 and the floating diffusion layer FD2 are separated by setting the drive signal FDG to a low state and the conversion efficiency switching transistor 31 to be in a non-conducting state, thereby reducing the noise level N1 in the high conversion efficiency region.
  • the transfer transistors 21 1 to 21 4 are brought into a conductive state by setting the drive signal TG to a high state, and the photoelectric charges accumulated in the light receiving elements 20 1 to 20 4 are merged and transferred to the floating diffusion layer FD1. Then, the driving signal TG is set to a low state to bring the transfer transistors 21 1 to 21 4 into a non-conducting state, and the signal level S1 in the high conversion efficiency region is read out from the FD1.
  • the drive signal FDG is set to a high state to turn on the conversion efficiency switching transistor 31 to couple the floating diffusion layer FD1 and the floating diffusion layer FD2. are turned on to transfer all the photocharges accumulated in each of the light receiving elements 20 1 to 20 4 to the coupled floating diffusion layers FD1 and FD2, and the signal level S2 in the low conversion efficiency region is transferred to the floating diffusion layers FD1 and FD2. Read from FD2.
  • the transfer transistors 21 1 to 21 4 , the conversion efficiency switching transistor 31 and the storage transistor 34 are depletion type transistors. Therefore, the photocharges overflowing the light receiving elements 20 1 to 20 4 due to the reception of light of high illuminance pass through the transfer transistors 21 1 to 21 4 , the conversion efficiency switching transistor 31 and the storage transistor 34, and the pixel content is Accumulated in EC.
  • the driving signal FDG is set to a high state to turn on the conversion efficiency switching transistor 31 to couple the floating diffusion layer FD1 and the floating diffusion layer FD2.
  • Drive signal ECG is set to a high state to bring storage transistor 34 into a conductive state, and floating diffusion layer FD3 is further coupled to coupled floating diffusion layers FD1 and FD2.
  • the photocharge accumulated in the pixel content EC is transferred to the combined floating diffusion layers FD1, FD2 and FD3.
  • a signal level S4 is read from the coupled floating diffusion layers FD1, FD2 and FD3.
  • the driving signal RST is set to a high state to render the reset transistor 30 conductive, thereby resetting the photocharges accumulated in the floating diffusion layers FD1, FD2, and FD3. Then, after driving signal RST is brought to a low state to render reset transistor 30 non-conductive, noise level N4 is read out from coupled floating diffusion layers FD1, FD2 and FD3.
  • the noise level N1 is subtracted from the signal level S1 to generate a pixel signal in the high conversion efficiency region.
  • the CDS subtracts the noise level N2 from the signal level S2 to generate the pixel signal in the low conversion efficiency region.
  • the signal level S4 and the noise level N4 since the signal level S4 is read out first, the pixel signal is generated by subtracting the noise level N4 from the signal level S4 by DDS.
  • the noise level N2 When the noise level N2 is subtracted from the signal level S2 by the CDS, the noise level N2 and the signal level S2 are not read out continuously, so a line memory is required to temporarily hold the noise level N2. becomes.
  • the voltage ECVDD connected to the other end of the pixel content EC may be a power supply voltage, a ground voltage, or an arbitrary fixed potential.
  • FIG. 4 is a graph showing an example of SNR (Signal-Noise Ratio: SN ratio) characteristics with respect to Illuminance in a configuration based on existing technology.
  • SNR Signal-Noise Ratio: SN ratio
  • the horizontal axis indicates the logarithmic illuminance
  • the vertical axis indicates the SNR [dB].
  • the range from the low illuminance side to the peak A of the SNR curve 200 shows the SNR characteristics of the light receiving elements 20 1 to 20 4
  • the range from the peak A to the high illuminance side shows the SNR characteristics of the pixel content EC. showing.
  • a peak A and a dip corresponding to the peak A indicate a joint between the SNR characteristics of the light receiving elements 20 1 to 20 4 and the SNR characteristics of the pixel content EC.
  • the illuminance of peak A corresponds to the upper limit of the amount of photocharge that the light receiving elements 20 1 to 20 4 can store. From ⁇ 20 4 photocharges will overflow.
  • pixel signals are generated based on photocharges accumulated in the respective light receiving elements 20 1 to 20 4 . Photocharges overflowing from the light receiving elements 20 1 to 20 4 are merged and accumulated in the pixel internal capacity EC on the high illuminance side from the peak A, and the pixel is based on the photocharge accumulated in the pixel internal capacity EC. A signal is generated.
  • a peak/dip C indicates a connecting portion between the low conversion efficiency region and the high conversion efficiency region in each of the light receiving elements 20 1 to 20 4 .
  • FIG. 5A is a schematic diagram illustrating an example of a circuit configuration of a unit pixel according to the first embodiment;
  • the drive signals TGL, TGS, FDG, ECG, RST and SEL are generated by the vertical drive circuit 12 under the control of the system control section 15 and supplied to the pixel array section 11 row by row.
  • a unit pixel 100b has light receiving elements 20L 1 to 20L 3 out of a plurality of light receiving elements 20S, 20L 1 , 20L 2 and 20L 3 in comparison with the unit pixel 100a according to the existing technology described using FIG. 3A.
  • the (first light-receiving element) uses transfer transistors 21L 1 , 21L 2 and 21L 3 (first transistors) whose conduction/non-conduction states are controlled by a common drive signal TGL. merge through and transferred to the floating diffusion layer FD1.
  • the light-receiving element 20S (second light-receiving element) is connected to the floating diffusion layer FD1 through a transfer transistor 21S (second transistor) whose conduction/non-conduction state is controlled by a drive signal TGS different from the drive signal TGL. transferred to That is, the light receiving elements 20L 1 to 20L 3 and the light receiving element 20S are independently controlled.
  • Each of the light receiving elements 20L 1 , 20L 2 and 20L 3 corresponds to a third light receiving element. Further, each of the light receiving elements 20L 1 , 20L 2 and 20L 3 has a light receiving surface size substantially equal to that of the light receiving element 20S. In addition, in the example of FIG. 5A, one light receiving element 20S is provided for three light receiving elements 20L 1 , 20L 2 and 20L 3 , but this is not limited to this example, and the number of light receiving elements 20S should be less than the number of light receiving elements 20L 1 , 20L 2 and 20L 3 .
  • FIG. 5B is a diagram showing an example of the arrangement of the light receiving element 20S and the light receiving elements 20L 1 to 20L 3 included in the unit pixel 100b according to the first embodiment.
  • the unit pixel 100b has the light receiving element 20S and the light receiving elements 20L 1 to 20L 3 arranged in an array of 2 rows ⁇ 2 columns. and B color filters are provided.
  • the low-sensitivity light receiving element 20S can be provided with a neutral density filter (ND filter) in addition to the R, G, and B color filters.
  • ND filter is an optical filter that is achromatic (has no color information) and has a transmission greater than 0% and less than 100%.
  • the filter Ggy indicates a state in which an ND filter is provided for the G color filter.
  • filters Rgy and Bgy indicate the state in which ND filters are provided for the R-color and B-color filters, respectively.
  • the light-receiving surface of the three light-receiving elements 20L 1 to 20L 3 in which the transferred photocharges are merged and the light-receiving surface of the single light-receiving element 20S correspond to the area ratio. Therefore, the light receiving element 20S becomes less sensitive to light than the light receiving elements 20L 1 to 20L 3 in which the photocharges are merged. That is, the light-receiving element 20S can receive light with a higher illuminance than the set of the light-receiving elements 20L 1 to 20L 3 .
  • the decrease in the SNR at the illuminance at which the readout source of the photocharge is switched from each of the light receiving elements 20 1 to 20 4 to the pixel content EC, indicated by symbol “A” in the graph of FIG. can be covered by a pixel signal according to the readout.
  • FIG. 5C is a schematic diagram illustrating another example of the circuit configuration of the unit pixel according to the first embodiment; FIG. In the example of FIG. 5C, a connection point connecting the light receiving element 20L 1 and the transfer transistor 21L 1 , a connection point connecting the light receiving element 20L 2 and the transfer transistor 21L 2 , and a connection point connecting the light receiving element 20L 3 and the transfer transistor 21L 3 are connected to each other.
  • the photocharges accumulated in the respective light receiving elements 20L 1 to 20L 3 are merged, and the merged photocharges are distributed to the transfer transistors 21L 1 to 21L 3 and transferred to the floating diffusion layer FD1. be done.
  • the read source of the photoelectric charges indicated by symbol “ A " in the graph of FIG. It is possible to cover the decrease in SNR in the switching illuminance with the pixel signal according to the readout of the photocharge from the light receiving element 20S.
  • the floating diffusion layer FD1 and the floating diffusion layer FD2 are separated by setting the drive signal FDG to a low state and the conversion efficiency switching transistor 31 to be in a non-conducting state, thereby reducing the noise level N1 in the high conversion efficiency region. Read from the floating diffusion layer FD1.
  • the transfer transistors 21L 1 to 21L 3 are brought into a conductive state by setting the drive signal TGL to a high state to merge the photocharges accumulated in the light receiving elements 20L 1 to 20L 3 and transfer them to the floating diffusion layer FD1. Then, the drive signal TGL is set to a low state to bring the transfer transistors 21L 1 to 21L 3 into a non-conducting state, and the signal level S1 in the high conversion efficiency region is read out from the FD1.
  • the drive signal FDG is set to a high state to turn on the conversion efficiency switching transistor 31 to couple the floating diffusion layer FD1 and the floating diffusion layer FD2. are turned on to transfer all the photocharges accumulated in each of the light receiving elements 20 1 to 20 4 to the coupled floating diffusion layers FD1 and FD2, and the signal level S2 in the low conversion efficiency region is transferred to the floating diffusion layers FD1 and FD2. Read from FD2.
  • the driving signal TGS is set to a high state to turn on the transfer transistor 21S, thereby transferring the photoelectric charges accumulated in the light receiving element 20S to the floating diffusion layer FD1, thereby obtaining the signal Level S3 is read from the floating diffusion layer FD1.
  • the transfer transistors 21 1 to 21 4 , the conversion efficiency switching transistor 31 and the storage transistor 34 are depletion type transistors. Therefore, the photocharges overflowing the light receiving elements 20 1 to 20 4 due to the reception of light of high illuminance pass through the transfer transistors 21 1 to 21 4 , the conversion efficiency switching transistor 31 and the storage transistor 34, and the pixel content is Accumulated in EC.
  • the driving signal FDG is set to a high state to turn on the conversion efficiency switching transistor 31 to couple the floating diffusion layer FD1 and the floating diffusion layer FD2.
  • the storage transistor 34 (third transistor) is made conductive by setting the drive signal ECG to a high state, and the floating diffusion layer FD3 is further coupled to the coupled floating diffusion layers FD1 and FD2.
  • the photocharge accumulated in the pixel content EC is transferred to the combined floating diffusion layers FD1, FD2 and FD3.
  • a signal level S4 is read from the coupled floating diffusion layers FD1, FD2 and FD3.
  • the driving signal RST is set to a high state to render the reset transistor 30 conductive, thereby resetting the photocharges accumulated in the floating diffusion layers FD1, FD2, and FD3. Then, after driving signal RST is brought to a low state to render reset transistor 30 non-conductive, noise level N4 is read out from coupled floating diffusion layers FD1, FD2 and FD3.
  • the noise level N1 is subtracted from the signal level S1 by the CDS to generate pixel signals from the high conversion efficiency regions of the light receiving elements 20L 1 to 20L 3 .
  • the CDS subtracts the noise level N2 from the signal level S2 to generate pixel signals from the low conversion efficiency regions of the light receiving elements 20L 1 to 20L 3 .
  • the CDS subtracts the noise level N3 from the signal level S3 to generate a pixel signal by the light receiving element 20S.
  • the signal level S4 and the noise level N4 since the signal level S4 is read out first, the pixel signal is generated by subtracting the noise level N4 from the signal level S4 by DDS.
  • the noise level N2 When the noise level N2 is subtracted from the signal level S2 by the CDS, the noise level N2 and the signal level S2 are not read out continuously, so a line memory is required to temporarily hold the noise level N2. becomes.
  • the voltage ECVDD connected to the other end of the pixel content EC may be a power supply voltage, a ground voltage, or an arbitrary fixed potential.
  • FIG. 6 is a graph showing an example of the relationship between illuminance and SN ratio in the configuration according to the first embodiment.
  • parts corresponding to those in FIG. 4 described above are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the range from the low illuminance side to the peak A' of the SNR curve 210 shows the SNR characteristics of the light receiving elements 20L 1 to 20L 3
  • the range from the peak A' to the peak D shows the SNR characteristics of the light receiving element 20S. (high conversion efficiency region)
  • the high illuminance side of the peak D shows the SNR characteristics of the pixel content EC.
  • the illuminance of peak A' corresponds to the upper limit of the amount of photocharge that the light receiving elements 20L 1 to 20L 3 can store. Photocharges overflow from 20L 1 to 20L 3 . On the lower illuminance side than this peak A', pixel signals are generated based on photocharges accumulated in the respective light receiving elements 20L 1 to 20L 3 . Photocharges overflowing from the light receiving elements 20L 1 to 20L 3 are merged and accumulated in the pixel content EC on the high illuminance side of the peak A'.
  • the peak D which has a higher illuminance than the peak A', corresponds to the upper limit of the photocharge amount that can be accumulated.
  • a pixel signal is generated based on the photocharge accumulated in the light receiving element 20S at an illuminance between peak A' and peak D, which is indicated by a range gy in FIG. Further, on the high illuminance side of this peak D, photocharges overflowing from the light receiving element 20S are further accumulated in the pixel content EC. In FIG. 6, on the high illuminance side of peak D, a pixel signal is generated based on the photocharge accumulated in the pixel content EC.
  • the pixel content EC is provided in the unit pixel 100b, and the light receiving elements 20L 1 to 20L 3 having high sensitivity to light and the light receiving elements having low sensitivity to light 20S are provided.
  • a dip E in FIG. 6 a decrease in SNR at the joint between the SNR characteristics of the light receiving elements 20L 1 to 20L 3 and the SNR characteristic of the light receiving element 20S is suppressed.
  • a dip F in FIG. 6 a decrease in SNR is also suppressed at the joint between the SNR characteristic of the light receiving element 20S and the SNR characteristic of the pixel content EC. Therefore, it is possible to suppress deterioration in image quality in intermediate gradations of an image.
  • FIG. 7 is a sequence diagram showing each drive signal for driving the unit pixel 100b according to the first embodiment.
  • the top row shows the horizontal synchronizing signal XHS
  • the lower row shows the shutter row (SH row)
  • the lower row shows each drive signal for the read row (RD row).
  • a period from time t 0 to t 8 is one horizontal period.
  • the drive signals are drive signals SEL, FDG, RST, ECG, TGL, and TGS from the top in both the SH row and the RD row.
  • Each of these drive signals is generated by the vertical drive circuit 12 under the control of the system control section 15 and supplied to each section of the unit pixel 100b.
  • 8A, 8B, and 8C respectively show the high-sensitivity light-receiving elements 20L 1 to 20L 3 , the low-sensitivity light-receiving element 20S, and the pixel content EC according to the first embodiment.
  • black portions of the floating diffusion layers FD1 and FD2 indicate charges present in the initial state.
  • the potential at which the light receiving elements 20L 1 to 20L 3 are coupled is indicated as SP1.
  • the potential of the light receiving element 20S is indicated as SP2.
  • 8A, 8B and 8C, the floating diffusion layers FD1 and FD2 , and the pixel content EC in FIG. shows the photocharge generated by
  • FIG. 8A An example of the potential of each part at time t sh is shown in section (a) of FIG. 8A, section (a) of FIG. 8B, and section (a) of FIG. 8C, respectively.
  • the transfer transistors 21L 1 to 21L 3 , the conversion efficiency switching transistor 31 and the reset transistor 30 are each turned on, and the charge of SP1 is drained by the power supply voltage VDD.
  • the drive signals TGS and TGL are brought to a low state for a short period of time, and the transfer transistors 21S and 21L 1 to 21L 3 are rendered non-conductive. This high/low state transition of the driving signals TGS and TGL is used as a shutter operation, and exposure is started in the light receiving element 20S and the light receiving elements 20L 1 to 20L 3 .
  • the driving signal ECG is brought to a high state, the storage transistor 34 is brought into a conductive state, and the pixel content EC is reset.
  • Drive signal RST is brought to a low state at time t7 , and reset transistor 30 is rendered non-conductive.
  • the driving signals FDG and ECG are brought to a low state, and the conversion efficiency switching transistor 31 and the storage transistor 34 are brought to a non-conducting state.
  • operation transitions to row RD.
  • the period from time t8 in the SH row until the operation shifts to the RD row is the exposure period.
  • FIGS. 8A, 8B and 87C An example of the potential of each part during the exposure period is shown in section (b) of each of FIGS. 8A, 8B and 87C.
  • the period from just before time t 8 in row SH in FIG. 7 to time t 0 in row RD is shown.
  • SP1 and SP2 accumulate photocharges generated by the light receiving elements 20L 1 to 20L 3 and 20S by light reception due to exposure, respectively.
  • charges are generated and accumulated in the floating diffusion layers FD1 and FD2 due to exposure.
  • Charges accumulated in the floating diffusion layers FD1 and FD2 become noise for pixel signals.
  • photocharges overflowing from, for example, the light receiving elements 20L 1 to 20L 3 are accumulated in the pixel content EC.
  • the drive signals SEL and FDG are brought to a high state immediately after time t0 , and the selection transistor 33 and the conversion efficiency switching transistor 31 are brought into a conducting state.
  • the high state of drive signal SEL is maintained until just before time t7 .
  • the drive signals RST, ECG, TGL, and TGS are in a low state during the period from time t 0 to t 1 , and the reset transistor 30, the storage transistor 34, the transfer transistors 21L 1 to 21L 3 and 21S are in a non-conducting state, respectively. .
  • Section (c) of FIG. 8A shows an example of the potential of each part during the period from the drive signals SEL and FDG to the high state immediately after time t 0 to time t 1 .
  • the state of SP1 remains unchanged and photocharge storage is maintained.
  • Drive signal FDG renders conversion efficiency switching transistor 31 conductive to couple floating diffusion layers FD1 and FD2. Since the drive signal SEL is in a high state, the charges accumulated in the coupled floating diffusion layers FD1 and FD2 are converted into a voltage and applied to the vertical signal line via the selection transistor 33 as the noise level N2 in the low conversion efficiency region. supplied to the VSL.
  • the drive signal FDG is brought to a low state, the conversion efficiency switching transistor 31 is brought into a non-conducting state, and the floating diffusion layers FD1 and FD2 are divided.
  • Section (d) of FIG. 8A shows an example of the potential of each part during the period from time t 1 to just before the drive signal TGL is set to the high state.
  • the state of SP1 remains unchanged and photocharge storage is maintained. Since the drive signal FDG is in the low state and the drive signal SEL is in the high state, the charge accumulated in the floating diffusion layer FD1 is converted into a voltage and applied to the vertical signal line VSL as the noise level N1 through the selection transistor 33. supplied.
  • the drive signal TGL is set to a high state, the transfer transistors 21L 1 to 21L 3 are turned on, and the photocharges accumulated in the light receiving elements 20L 1 to 20L 3 due to exposure are transferred. It is transferred to the floating diffusion layer FD1. Since the drive signal SEL is in a high state, the photocharge accumulated in the floating diffusion layer FD1 is converted into a voltage and supplied to the vertical signal line VSL via the selection transistor 33 as the signal level S1 in the high conversion efficiency region. be done.
  • Section (e) of FIG. 8A shows an example of the potential of each part during the period from time t2 to time t3. Photoelectric charges transferred from the light receiving elements 20L 1 to 20L 3 are accumulated in the floating diffusion layer FD1 by the conduction of the transfer transistors 21L 1 to 21L 3 .
  • the drive signal FDG is brought to a high state, the conversion efficiency switching transistor 31 is turned on, and the floating diffusion layers FD1 and FD2 are coupled. Further, the drive signal TGL is set to the high state for a short period from time t 3 , and the transfer transistors 21L 1 to 21L 3 are turned on. As a result, all photocharges accumulated in the light receiving elements 20L 1 to 20L 3 are transferred to the coupled floating diffusion layers FD1 and FD2. Since the drive signal SEL is in a high state, the photocharges accumulated in the coupled floating diffusion layers FD1 and FD2 are converted into a voltage and applied to the vertical voltage through the selection transistor 33 as the signal level S2 in the low conversion efficiency region. It is supplied to the signal line VSL.
  • photocharges accumulated in the coupled floating diffusion layers FD1 and FD2 are all swept out from the floating diffusion layers FD1 and FD2 after a predetermined time, for example, by time t4.
  • Section ( f) of FIG. 8A shows an example of the potential of each part from when the drive signal TGL is set to the low state at time t3 to time t4.
  • Section (e) shows how photocharges accumulated in SP1 are transferred to the coupled floating diffusion layers FD1 and FD2.
  • Section (c) of FIG. 8B shows an example of the potential of each part from time t 4 to just before the drive signal TGS is set to a high state just before time t 5 .
  • the photocharge accumulated in SP2 is maintained, and the charge accumulated in the coupled floating diffusion layers FD1 and FD2 is converted into a voltage and supplied as noise level N3 to the vertical signal line VSL via the selection transistor 33. .
  • the drive signal TGS is brought to a high state just before time t5 and is brought to a low state at time t5 .
  • Section (d) of FIG. 8B shows an example of the potential of each part from time t 5 to time t 6 .
  • Photocharges accumulated in the light receiving element 20S are transferred to and accumulated in the coupled floating diffusion layers FD1 and FD2. Since the drive signal SEL is in a high state, the photocharges accumulated in the coupled floating diffusion layers FD1 and FD2 are converted into a voltage and output through the selection transistor 33 as a signal level S3 by the low-sensitivity light receiving element 20S. and supplied to the vertical signal line VSL.
  • drive signal ECG Shortly after time t6 , drive signal ECG is brought to a high state and storage transistor 34 is rendered conductive. Further, the drive signal SEL is set to a low state a predetermined time before time t7 , and the selection transistor 33 is turned off. Furthermore, just before time t7 (after the drive signal SEL goes low), the drive signal RST goes high and the reset transistor 30 becomes conductive.
  • Section (c) of FIG. 8C shows an example of the potential of each part during the period from the time t6 to time t7 , from when the drive signal ECG is set to a high state to when the drive signal SEL is set to a low state. show.
  • the photocharge stored in the pixel content EC is transferred via the storage transistor 34 to the coupled floating diffusion layers FD1 and FD2. Note that the floating diffusion layer FD1 is omitted in section (c) of FIG. 8C and section (d) described later. Since the drive signal SEL is in the high state, the photocharge accumulated in the coupled floating diffusion layers FD1 and FD2 is converted into a voltage and applied to the vertical voltage through the selection transistor 33 as a signal level S4 according to the pixel content EC. It is supplied to the signal line VSL.
  • Drive signal RST is brought to a high state just before time t7 and is brought to a low state at time t7 .
  • the reset transistor 30 is rendered conductive just before time t7 , and the charges accumulated in the coupled floating diffusion layers FD1 and FD2 are drained by the power supply voltage VDD.
  • Section (d) of FIG. 8C shows an example of the potential of each part during the period from time t7 to time t8 in which the drive signal SEL is in the high state.
  • the drive signal SEL Since the drive signal SEL is in a high state, the charge accumulated in the pixel content EC and the coupled floating diffusion layers FD1 and FD2 is converted into a voltage, and the noise level N4 due to the pixel content EC is generated by the selection transistor 33. to the vertical signal line VSL.
  • a modification of the first embodiment performs exposure (referred to as long-time exposure) and reading according to the sequence described with reference to FIGS. This is an example of performing time exposure).
  • drive signals RST, ECG, TGL, and TGS are brought to a low state to render reset transistor 30, storage transistor 34, transfer transistors 21S and 21L 1 -21L 3 non-conductive.
  • the drive signal SEL is set to a high state and FDG is set to a high state to couple the floating diffusion layers FD1 and FD2, and the noise level N5 is read out from the coupled floating diffusion layers FD1 and FD2.
  • the transfer transistors 21L 1 to 21L 3 are brought into a conductive state by setting the drive signal TGL to a high state, and the photocharges accumulated in the highly sensitive light receiving elements 20L 1 to 20L 3 are transferred to the coupled floating diffusion layers FD1 and FD2. Forward. Then, the drive signal TGL is brought to a low state to render the transfer transistors 21L 1 to 21L 3 non-conductive, and the signal level S5 is read out from the coupled floating diffusion layers FD1 and FD2.
  • the noise level N5 is obtained before the signal level S5. Therefore, the process of subtracting the noise level N5 from the signal level S5 can be performed using the CDS.
  • the noise level N5 is subtracted from the signal level S5 by the CDS to generate pixel signals from the highly sensitive light receiving elements 20L 1 to 20L 3 .
  • a pixel signal obtained by subtracting the noise level N1 from the signal level S1, a pixel signal obtained by subtracting the noise level N2 from the signal level S2, a pixel signal obtained by subtracting the noise level N3 from the signal level S3, and a noise level N5 from the signal level S5. and the subtracted pixel signal are combined to generate a final pixel signal.
  • FIG. 9 is a schematic diagram for explaining operations applicable to the modification of the first embodiment.
  • the horizontal axis indicates time
  • the vertical axis indicates each row in the pixel array section 11 of the image sensor 10 . The reading of each row is performed sequentially from the top row to the bottom row, shown as the vertical readout direction.
  • long-time exposure (denoted as long exposure in the figure) and short-time exposure (denoted as short exposure in the figure) are performed according to vertical synchronization signals supplied at intervals of 1/60 [sec].
  • a shutter operation is performed for each row by SH rows in response to a vertical synchronization signal, and a readout operation is performed for each row by RD rows in response to the next vertical synchronization signal.
  • a shutter operation is performed after a period E of a predetermined length has passed for each row from the vertical synchronizing signal, and a reading operation is performed according to the vertical synchronizing signal following the vertical synchronizing signal. In this manner, long-time exposure and short-time exposure are alternately repeated for each vertical synchronization signal.
  • FIG. 10 is a schematic diagram for explaining another operation applicable to the modification of the first embodiment.
  • the long exposure is performed for a sufficiently long time, and the short exposure is performed immediately after the long exposure.
  • long-time exposure and short-time exposure are repeatedly performed in units of two vertical synchronization signals. An image of one frame is generated every 1/30 [sec] as in the example of FIG.
  • an image based on pixel signals obtained by long-time exposure and an image based on pixel signals obtained by short-time exposure executed immediately after the long-time exposure are synthesized to form an image of one frame.
  • FIG. 11A is a schematic diagram showing a first example of a planar layout of a unit pixel 100b applicable to the first embodiment. Note that FIG. 11A shows an example of a planar layout corresponding to the circuit of FIG. 5A described above.
  • the light receiving element 20S, the light receiving element 20L 1 , the light receiving element 20L 2 , and the light receiving element 20L 3 are arranged in the order of lower right, lower left, upper left, upper right.
  • Transfer transistors 21S, 21L 1 , 21L 2 and 21L 3 are arranged at positions where the vertices of the light receiving elements 20S, 20L 1 , 20L 2 and 20L 3 gather.
  • a floating diffusion layer FD1 is arranged in contact with each of the transfer transistors 21S, 21L 1 , 21L 2 and 21L 3 .
  • the reset transistor 30 and the conversion efficiency switching transistor 31 are arranged on the right side of the unit pixel 100b, and the amplification transistor 32 and the selection transistor 33 are arranged on the lower side. Also, the storage transistor 34 is arranged at a position where the right side and the bottom side of the unit pixel 100b are in contact with each other.
  • FIG. 11B is a schematic diagram showing a first example of a cross section of a unit pixel 100b applicable to the first embodiment.
  • FIG. 11B shows an example of the A-A' cross section in FIG. 11A.
  • FIG. 11B shows a back-illuminated pixel structure, and the lower part of the figure is the light incident surface.
  • a wiring layer 51 is provided on the upper surface of the semiconductor layer 50 .
  • the semiconductor layer 50 is, for example, a p-type silicon substrate, and the light-receiving elements 20L 1 and 20L 3 are made of an n-type semiconductor formed by ion implantation of high-concentration impurities.
  • the p-type semiconductor region functions as an element isolation section that isolates the adjacent light receiving elements 20L 1 and 20L 3 .
  • a trench 54 formed from the light incident surface side and embedded with an oxide film or a metal material also constitutes an element isolation portion.
  • an oxide film or a metal film provided between adjacent light receiving elements forms an inter-pixel separation section 52 .
  • a color filter CF is provided for each light receiving element, and a microlens ML is provided for each light receiving element via a smoothing film 53 .
  • a floating diffusion layer FD ⁇ b>1 is provided on a surface of the semiconductor layer 50 in contact with the wiring layer 51 .
  • transfer transistors 21L 1 and 21L 3 are provided corresponding to the light receiving elements 20L 1 and 20L 3 , respectively.
  • a lower electrode 56 of the pixel content EC is provided on the upper surface of the layer in which the transfer transistors 21L 1 and 21L 3 are provided.
  • An upper electrode 58 of the pixel internal volume EC is provided via an insulating film 57 for the lower electrode 56 of the pixel internal volume EC.
  • the pixel internal capacity EC is made larger.
  • the top electrode 58 of the pixel content EC is connected to the voltage ECVDD.
  • FIG. 12A is a schematic diagram showing a second example of a planar layout of a unit pixel 100b' according to another example applicable to the first embodiment.
  • FIG. 12A shows an example of a planar layout corresponding to the circuit of FIG. 5C described above.
  • the light receiving elements 20L 1 , 20L 2 and 20L 3 are connected, and the transfer transistors 21L 1 , 21L 2 and 21L 3 are also connected. It is configured.
  • the arrangement of the reset transistor 30, the conversion efficiency switching transistor 31, the amplification transistor 32, the selection transistor 33, and the storage transistor 34 is the same as that shown in FIG. .
  • FIG. 12B is a schematic diagram showing a third example of the planar layout of the unit pixel 100b′ according to another example applicable to the first embodiment. Note that FIG. 12B shows an example of a planar layout corresponding to the circuit of FIG. 5C described above. In the example of FIG. 12B, each light receiving element 20L 1 , light receiving element 20L 2 and light receiving element 20L 3 are joined to the unit pixel 100b′. On the other hand, each transfer transistor 21L 1 , 21L 2 and 21L 3 is configured independently.
  • FIG. 12C is a schematic diagram showing a second example of a cross section of a unit pixel 100b′ according to another example applicable to the first embodiment. Note that the cross-sectional view shown in FIG. 12C is common to the planar layouts of FIGS. 12A and 12B, and FIG. 12C shows an example of the AA′ cross section in FIGS. 12A and 12B. As shown in FIG. 12C, the unit pixel 100b′ is configured by joining the light receiving element 20L 1 and the light receiving element 20L 3 between the bottom of the trench 54 and the wiring layer 51 . Other parts are the same as those in FIG. 11B described above, so descriptions thereof are omitted here.
  • FIG. 13 is a schematic diagram illustrating an example of a circuit configuration of a unit pixel according to the second embodiment; The following description will focus on the parts that differ from the configuration in FIG. 5A.
  • a unit pixel 100c is provided with an OFG transistor 35 (fifth transistor) in addition to the unit pixel 100b in FIG. 5A.
  • the OFG transistor 35 is an n-type depletion type MOS transistor.
  • the OFG transistor 35 has a drain connected to the floating diffusion layer FD3 and a source connected to a connection point connecting the cathode of the low-sensitivity light receiving element 20S and the source of the transfer transistor 21S.
  • the drive signal OFG is always kept low in both SH row and RD row operations.
  • the cathodes of the light receiving elements 20L 1 to 20L 3 are connected to each other, and the photoelectric charges of the light receiving elements 20L 1 to 20L 3 are merged and transferred. This connection between the cathodes of the light receiving elements 20L 1 to 20L 3 can be omitted.
  • FIG. 14 is a sequence diagram showing each drive signal for driving the unit pixel 100c according to the second embodiment. Since the meaning of each part in FIG. 14 is the same as that of each part in FIG. 7 described above, description thereof will be omitted here.
  • the sequence shown in FIG. 14 differs from the above-described sequence of FIG. 7 in that the drive signal RST goes high for a short time at time t 10 immediately after time t 0 in the operation of the RD row. Further, since the OFG transistor 35 is of a depletion type, even if the drive signal OFG input to the gate is in a low state and is in a non-conducting state, charges can pass between the drain and the source.
  • FIGS. 15A, 15B, and 15C respectively show the high-sensitivity light-receiving elements 20L 1 to 20L 3 , the low-sensitivity light-receiving element 20S, and the pixel content EC according to the second embodiment.
  • the meaning of each part in FIGS. 15A to 15C is the same as that of each part in FIGS. 15A to 15C described above, so description thereof will be omitted here.
  • the driving signal ECG is brought to a high state, the storage transistor 34 is brought into a conductive state, and the pixel content EC is reset.
  • FIG. 15A An example of the potential of each part at time t sh is shown in section (a) of FIG. 15A, section (a) of FIG. 15B, and section (a) of FIG. 15C, respectively.
  • the transfer transistors 21L 1 to 21L 3 , the conversion efficiency switching transistor 31 and the reset transistor 30 are each rendered conductive, and the charge of SP1 is drained by the power supply voltage VDD.
  • the drive signals TGS and TGL are brought to a low state for a short period of time, and the transfer transistors 21S and 21L 1 to 21L 3 are rendered non-conductive.
  • This high/low state transition of the driving signals TGS and TGL is used as a shutter operation, and exposure is started in the light receiving element 20S and the light receiving elements 20L 1 to 20L 3 .
  • the period from the start of exposure until the operation shifts to the RD row is the exposure period.
  • Drive signal RST is brought to a low state at time t7 , and reset transistor 30 is rendered non-conductive.
  • the driving signals FDG and ECG are brought to a low state, and the conversion efficiency switching transistor 31 and the storage transistor 34 are brought to a non-conducting state.
  • FIG. 15A, 15B and 15C An example of the potential of each part during the exposure period is shown in section (b) of each of FIGS. 15A, 15B and 15C. Here, it shows the period from when the drive signals TGL and TGS, which are in the high state at time t sh in FIG.
  • SP1 and SP2 store photocharges generated by the light receiving elements 20L 1 to 20L 3 and 20S by light reception due to exposure, respectively.
  • Photocharges overflowing from the light receiving elements 20L 1 to 20L 3 are transferred to the floating diffusion layer FD3 and the pixel content EC via the OFG transistor 35, as shown in section (b) of FIG. 15C.
  • Photocharges overflowing from the light receiving elements 20L 1 to 20L 3 are also transferred to the floating diffusion layer FD1 via the transfer transistors 21L 1 to 21L 3 as shown in section (b) of FIG. 15A.
  • drive signals SEL, FDG and RST are brought to a high state at time t 10 immediately after time t 0 , and selection transistor 33, conversion efficiency switching transistor 31 and reset transistor 30 are rendered conductive.
  • the drive signal RST is brought to a low state for a short period of time, and the reset transistor 30 becomes non-conductive.
  • the high state of drive signal SEL is maintained until just before time t7 .
  • the drive signals ECG, TGL and TGS are kept low during the period from time t 0 to t 1 , and the storage transistor 34 and the transfer transistors 21L 1 to 21L 3 and 21S are rendered non-conductive.
  • the drive signal FDG is brought to a low state, the conversion efficiency switching transistor 31 is brought into a non-conducting state, and the floating diffusion layers FD1 and FD2 are divided.
  • Section (d) of FIG. 15A shows an example of the potential of each part during the period from time t 1 to just before the driving signal TGL is set to the high state.
  • the state of SP1 remains unchanged and photocharge storage is maintained. Since the drive signal FDG is in the low state and the drive signal SEL is in the high state, the electric charge existing in the floating diffusion layer FD1 is converted into a voltage, and the noise level N1 is applied to the vertical signal line VSL through the selection transistor 33. supplied.
  • the drive signal RST is brought to a high state, the reset transistor 30 is brought into a conductive state, and the charges are drained from the floating diffusion layers FD1 and FD2. It becomes a low level with respect to the noise level N1 in the form.
  • the drive signal TGL is set to a high state
  • the transfer transistors 21L 1 to 21L 3 are turned on, and the photocharges accumulated in the light receiving elements 20L 1 to 20L 3 due to exposure. is transferred to the floating diffusion layer FD1. Since the drive signal SEL is in a high state, the photocharge accumulated in the floating diffusion layer FD1 is converted into a voltage and supplied to the vertical signal line VSL via the selection transistor 33 as the signal level S1 in the high conversion efficiency region. be done.
  • Section (e) of FIG. 15A shows an example of the potential of each part during the period from time t 2 to time t 3 .
  • Photoelectric charges transferred from the light receiving elements 20L 1 to 20L 3 are accumulated in the floating diffusion layer FD1 by the conduction of the transfer transistors 21L 1 to 21L 3 .
  • the drive signal FDG is brought to a high state, the conversion efficiency switching transistor 31 is turned on, and the floating diffusion layers FD1 and FD2 are coupled. Further, the drive signal TGL is set to the high state for a short period from time t 3 , and the transfer transistors 21L 1 to 21L 3 are turned on. As a result, all photocharges accumulated in the light receiving elements 20L 1 to 20L 3 are transferred to the coupled floating diffusion layers FD1 and FD2. Since the drive signal SEL is in a high state, the photocharges accumulated in the coupled floating diffusion layers FD1 and FD2 are converted into a voltage and applied to the vertical voltage through the selection transistor 33 as the signal level S2 in the low conversion efficiency region. It is supplied to the signal line VSL.
  • photocharges accumulated in the coupled floating diffusion layers FD1 and FD2 are all swept out from the floating diffusion layers FD1 and FD2 after a predetermined time, for example, by time t4.
  • Section ( f) of FIG. 15A shows an example of the potential of each part from when the drive signal TGL is set to the low state at time t3 to time t4.
  • Section (e) shows how photocharges accumulated in SP1 are transferred to the coupled floating diffusion layers FD1 and FD2.
  • Section ( c) of FIG. 15B shows an example of the potential of each part from the time t4 to just before the drive signal TGS is set to the high state just before the time t5.
  • the photocharge accumulated in SP2 is maintained, and the charge accumulated in the coupled floating diffusion layers FD1 and FD2 is converted into a voltage and supplied as noise level N3 to the vertical signal line VSL via the selection transistor 33.
  • the drive signal RST is brought to a high state
  • the reset transistor 30 is brought into a conductive state, and the charges are drained from the floating diffusion layers FD1 and FD2. It becomes a low level with respect to the noise level N3 in the form.
  • the drive signal TGS is brought to a high state just before time t5 and is brought to a low state at time t5 .
  • Section (d) of FIG. 15B shows an example of the potential of each part from time t 5 to time t 6 .
  • Photocharges accumulated in the light receiving element 20S are transferred to and accumulated in the coupled floating diffusion layers FD1 and FD2. Since the drive signal SEL is in a high state, the photocharges accumulated in the coupled floating diffusion layers FD1 and FD2 are converted into a voltage and output through the selection transistor 33 as a signal level S3 by the low-sensitivity light receiving element 20S. and supplied to the vertical signal line VSL.
  • drive signal ECG Shortly after time t6 , drive signal ECG is brought to a high state and storage transistor 34 is rendered conductive. Further, the drive signal SEL is set to a low state a predetermined time before time t7 , and the selection transistor 33 is turned off. Furthermore, just before time t7 (after the drive signal SEL goes low), the drive signal RST goes high and the reset transistor 30 becomes conductive.
  • Section (c) of FIG. 15C shows an example of the potential of each part during the period from the time t6 to time t7 , from when the drive signal ECG is set to a high state to when the drive signal SEL is set to a low state. show. Photocharges accumulated in floating diffusion layer FD3 and pixel content EC are transferred via storage transistor 34 to coupled floating diffusion layers FD1 and FD2. Note that the floating diffusion layer FD1 is omitted in section (c) of FIG. 15C and section (d) described later.
  • the drive signal SEL Since the drive signal SEL is in a high state, the photoelectric charges accumulated in the coupled floating diffusion layers FD1 and FD2 are converted into a voltage, and the signal level S4 by the floating diffusion layer FD3 and the pixel internal capacitance EC is generated by the selection transistor. 33 to the vertical signal line VSL.
  • the signal level S4 here is higher than the signal level S4 in the first embodiment.
  • Drive signal RST is brought to a high state just before time t7 and is brought to a low state at time t7 .
  • the reset transistor 30 is rendered conductive just before time t7 , and the charges accumulated in the coupled floating diffusion layers FD1 and FD2 are drained by the power supply voltage VDD.
  • Section (d) of FIG. 15C shows an example of the potential of each part during the period when the drive signal SEL is in the high state within the period from time t7 to time t8.
  • the drive signal SEL Since the drive signal SEL is in a high state, the charges accumulated in the floating diffusion layer FD3 and the pixel content EC, and the coupled floating diffusion layers FD1 and FD2 are converted into voltages, and the noise due to the pixel content EC is converted into a voltage. It is supplied to the vertical signal line VSL through the selection transistor 33 as the level N4.
  • the pixel content EC is provided in the unit pixel 100b or the unit pixel 100c, and the light receiving element 20L 1 having high sensitivity to light is provided. 20L 3 and a light receiving element 20S having a low sensitivity to light are provided.
  • a dip E in FIG. 6 a decrease in SNR at the joint between the SNR characteristics of the light receiving elements 20L 1 to 20L 3 and the SNR characteristic of the light receiving element 20S is suppressed.
  • a path is provided for directly transferring the photocharges overflowing from the low-sensitivity light receiving element 20S to the pixel internal capacity EC, so control is easier than in the first embodiment. is.
  • each embodiment of the present disclosure is suitable for use in an image sensor for in-vehicle use.
  • a phenomenon called "LED flicker” in which a blinking subject such as an LED (Light Emitting Diode) light source cannot be imaged depending on the timing of the blinking, has attracted attention. .
  • This LED flicker is a defect caused by the existing image sensor, which has a narrow dynamic range and needs to adjust the exposure time for each subject.
  • the exposure time is long for subjects with low illuminance, and the exposure time is short for subjects with high illuminance. This makes it possible to handle various subjects even with a narrow dynamic range.
  • a method that combines a method of using a sensitivity ratio due to space division, as disclosed in US Patent Application Publication No. 2018/0241955, and a method of directly increasing the amount of charge handled by providing a capacitance in the pixel. is suitable for expanding the dynamic range while coping with LED flicker.
  • the number of manufacturing steps increases.
  • the pixel content EC is provided in the unit pixel 100b or the unit pixel 100c, and the light receiving elements 20L 1 to 20L 3 having high sensitivity to light are provided. and a light receiving element 20S having low sensitivity to light.
  • the decrease in SNR is suppressed respectively. Therefore, it is possible to suppress deterioration of image quality in intermediate gradations of an image, realize a wider dynamic range, and cope with LED flicker.
  • the number of light receiving elements provided in a unit pixel is not limited to four, and may be three, or may be five or more.
  • the number of low-sensitivity light-receiving elements among the plurality of light-receiving elements provided in the unit pixel is not limited to one, and may be two or more. That is, it is possible to provide two light receiving portions each including a plurality of light receiving elements in a unit pixel, one of the two light receiving portions to have low sensitivity and the other light receiving portion to have high sensitivity.
  • the sizes of the plurality of light receiving elements included in the unit pixel are substantially the same, but this is not limited to this example. That is, the sizes of the plurality of light receiving elements included in the unit pixel may be different.
  • FIG. 16 is a diagram showing a usage example using the image sensor according to the above-described first embodiment, its modifications, and the second embodiment.
  • the imaging device 10 described above can be used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-rays, as follows.
  • a device that takes pictures for viewing such as a digital camera or a mobile device with a camera function.
  • a device used for transportation such as a ranging sensor that measures the distance of a vehicle.
  • a device used in home appliances such as TVs, refrigerators, air conditioners, etc., to photograph a user's gesture and operate the device according to the gesture.
  • Medical and health care devices such as endoscopes and devices that perform angiography by receiving infrared light.
  • ⁇ Devices used for security such as monitoring cameras for crime prevention and cameras for person authentication.
  • ⁇ Equipment used for beauty care such as a skin measuring instrument for photographing the skin and a microscope for photographing the scalp.
  • ⁇ Equipment used for sports such as action cameras and wearable cameras for sports.
  • - Equipment for agricultural use such as cameras for monitoring the condition of fields and crops.
  • FIG. 17 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • a vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • vehicle control system 12000 includes drive system control unit 12010 , body system control unit 12020 , vehicle exterior information detection unit 12030 , vehicle interior information detection unit 12040 , and integrated control unit 12050 .
  • integrated control unit 12050 As the functional configuration of the integrated control unit 12050, a microcomputer 12051, an audio/image output section 12052, and an in-vehicle network I/F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generator for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism to adjust and a brake device to generate braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, winkers or fog lamps.
  • the body system control unit 12020 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives the input of these radio waves or signals and controls the door lock device, power window device, lamps, etc. of the vehicle.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle in which the vehicle control system 12000 is installed.
  • the vehicle exterior information detection unit 12030 is connected with an imaging section 12031 .
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the vehicle exterior information detection unit 12030 for example, performs image processing on the received image, and performs object detection processing and distance detection processing based on the result of the image processing.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electric signal as an image, and can also output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver state detection section 12041 that detects the state of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing off.
  • the microcomputer 12051 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and controls the drive system control unit.
  • a control command can be output to 12010 .
  • the microcomputer 12051 realizes the functions of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane departure warning, etc. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane departure warning, etc. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, etc. based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, etc., in which vehicles autonomously travel without depending on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the information detection unit 12030 outside the vehicle.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 12052 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062 and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 18 is a diagram showing an example of the installation position of the imaging unit 12031.
  • vehicle 12100 has imaging units 12101 , 12102 , 12103 , 12104 and 12105 as imaging unit 12031 .
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided at positions such as the front nose, side mirrors, rear bumper, back door, and windshield of the vehicle 12100, for example.
  • An image pickup unit 12101 provided in the front nose and an image pickup unit 12105 provided above the windshield in the passenger compartment mainly acquire images in front of the vehicle 12100 .
  • Imaging units 12102 and 12103 provided in the side mirrors mainly acquire side images of the vehicle 12100 .
  • An imaging unit 12104 provided in the rear bumper or back door mainly acquires an image behind the vehicle 12100 .
  • the front images acquired by the imaging units 12101 and 12105 are mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 18 shows an example of the imaging range of the imaging units 12101-12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided in the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided in the side mirrors, respectively
  • the imaging range 12114 The imaging range of an imaging unit 12104 provided on the rear bumper or back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera composed of a plurality of imaging elements, or may be an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and changes in this distance over time (relative velocity with respect to the vehicle 12100). , it is possible to extract, as the preceding vehicle, the closest three-dimensional object on the course of the vehicle 12100, which runs at a predetermined speed (for example, 0 km/h or more) in substantially the same direction as the vehicle 12100. can. Furthermore, the microcomputer 12051 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including following stop control) and automatic acceleration control (including following start control). In this way, cooperative control can be performed for the purpose of automatic driving in which the vehicle runs autonomously without relying on the operation of the driver.
  • automatic brake control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 12051 based on the distance information obtained from the imaging units 12101 to 12104, converts three-dimensional object data to other three-dimensional objects such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, and utility poles. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see. Then, the microcomputer 12051 judges the collision risk indicating the degree of danger of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, an audio speaker 12061 and a display unit 12062 are displayed. By outputting an alarm to the driver via the drive system control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • the microcomputer 12051 based on the distance information obtained from the imaging units 12101 to 12104, converts three-dimensional object data to other three-
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not the pedestrian is present in the captured images of the imaging units 12101 to 12104 .
  • recognition of a pedestrian is performed by, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 12052 outputs a rectangular outline for emphasis to the recognized pedestrian. is superimposed on the display unit 12062 . Also, the audio/image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to, for example, the imaging unit 12031 among the configurations described above.
  • the imaging device 1 using the imaging element 10 to which the above-described first embodiment and its modifications and the second embodiment can be applied can be applied to the imaging unit 12031.
  • the exposure time in the imaging element 10 can be increased, LED flicker can be dealt with, and noise in the intermediate gradation of the image is suppressed, resulting in a higher image quality.
  • a captured image with high image quality can be obtained. This allows the driver to drive more safely.
  • the present technology can also take the following configuration.
  • a first light-receiving element and a second light-receiving element for generating and accumulating photoelectric charges by photoelectric conversion in accordance with the received light; a pixel content amount for accumulating the photoelectric charges overflowing from the first light receiving element and the second light receiving element during an exposure period; pixels containing with The second light receiving element has a lower sensitivity to the light than the first light receiving element, image sensor.
  • the pixels are The first light receiving element includes one or more third light receiving elements having substantially the same size as the second light receiving element, The imaging device according to (1) above.
  • the pixels are readout of photocharges accumulated in the first light receiving element and readout of photoelectrons accumulated in the second light receiving element are independently controlled; The imaging device according to (2) above.
  • the pixels are the first light receiving element including two or more of the third light receiving elements; a number of the second light receiving elements less than the number of the third light receiving elements; including, The imaging device according to (3) above.
  • the second light receiving element is provided with a neutral density filter on the light receiving surface. The imaging device according to any one of (2) to (4).
  • the pixels are a floating diffusion layer that converts the photocharge into voltage; a first transistor that transfers photocharges accumulated in the first light receiving element to the floating diffusion layer; a second transistor that transfers the photocharge accumulated in the second light receiving element to the floating diffusion layer; a third transistor coupling and dividing the floating diffusion layer and the pixel content; a fourth transistor dividing and coupling the floating diffusion layer; further comprising The imaging device according to any one of (2) to (5) above. (7) The pixels are further comprising a fifth transistor that transfers the photocharge accumulated in the second light receiving element to the pixel content; The imaging device according to (6) above. (8) wherein the third transistor and the fourth transistor are depletion mode transistors; The imaging device according to (6) or (7) above.
  • the pixels are One said first transistor is provided for said first light receiving element, The imaging device according to any one of (6) to (8) above. (10) The pixels are The first transistor is provided in a one-to-one correspondence with the third light receiving element, The imaging device according to any one of (6) to (9).
  • a first light-receiving element and a second light-receiving element for generating and accumulating photoelectric charges by photoelectric conversion in accordance with the received light; a pixel content amount for accumulating the photoelectric charges overflowing from the first light receiving element and the second light receiving element during an exposure period; a pixel containing a driving unit for driving the pixels; a recording unit for recording pixel signals output from the pixels based on the photocharges accumulated in the first light receiving element and the second light receiving element; with The second light receiving element has a lower sensitivity to the light than the first light receiving element, Imaging device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本開示に係る撮像素子は、それぞれ受光した光に応じて光電変換により光電荷を生成して蓄積する第１の受光素子（２０Ｌ）および第２の受光素子（２０Ｓ）と、露光期間中に第１の受光素子および第２の受光素子から溢れた光電荷を蓄積する画素内容量と、を含む画素（１００ｂ）、を備える。第２の受光素子は、第１の受光素子より、光に対する感度が低くされる。

Description

撮像素子および撮像装置
　本開示は、撮像素子および撮像装置に関する。
　光電変換により入射された光を電圧に変換して出力する、フォトダイオードといった受光素子を用いた撮像素子が知られている。このような撮像素子において、ダイナミックレンジを向上させる方法が幾つか提案されている。その方法の一つとして、撮像素子内に容量（画素内容量と呼ぶ）を形成し、受光素子において光電変換により蓄積される光電荷の電荷量が受光素子の容量を超えるような場合に、当該画素内容量に光電荷を蓄積させる方法がある。
特開２００５－３２８４９３号広報
　上述の画素内容量を用いた方法では、ダイナミックレンジの拡大が可能な一方で、受光素子では光電荷が溢れ、画素内容量では十分な光電荷の蓄積が行われない照度の光の受光に応じた光電荷の読み出しに当たり、光電荷の変換効率の低下により、ＳＮ比が低下してしまう問題点があった。
　すなわち、光電荷の蓄積先が受光素子から画素内容量に遷移した場合、受光された光の照度が、画素内容量に対して十分な光電荷を生成させる照度でなければ、当該画素内容量に蓄積される光電荷の電荷量が少ない状態で、当該画素内容量からの光電荷の読み出しが行われ、読み出された光電荷の電圧への変換が行われる。そのため、電荷の電圧への変換がノイズの影響を受け易く、ＳＮ比が低下してしまう。
　本開示は、よりダイナミックレンジの大きな撮像素子および撮像装置を提供することを目的とする。
　本開示に係る撮像素子は、それぞれ受光した光に応じて光電変換により光電荷を生成して蓄積する第１の受光素子および第２の受光素子と、露光期間中に第１の受光素子および第２の受光素子から溢れた光電荷を蓄積する画素内容量と、を含む画素、を備え、第２の受光素子は、第１の受光素子より光に対する感度が低い。
本開示の各実施形態に係る技術を適用可能な電子機器の一例の構成を示すブロック図である。 各実施形態に適用可能なＣＭＯＳイメージセンサの概略構成例を示すブロック図である。 既存技術による単位画素の回路構成の例を示す模式図である。 単位画素に含まれる４つの受光素子の配列の例を示す図である。 既存技術による構成における照度に対するＳＮ比特性の例を示すグラフである。 第１の実施形態に係る単位画素の回路構成の例を示す模式図である。 第１の実施形態に係る単位画素に含まれる受光素子の配列の例を示す図である。 第１の実施形態に係る単位画素の回路構成の別の例を示す模式図である。 第１の実施形態による構成における照度に対するＳＮ比特性の例を示すグラフである。 第１の実施形態に係る単位画素を駆動するための各駆動信号を示すシーケンス図である。 第１の実施形態に係る、高感度の受光素子の動作に関する各部のポテンシャルの遷移の例を示す模式図である。 第１の実施形態に係る、低感度の受光素子の動作に関する各部のポテンシャルの遷移の例を示す模式図である。 第１の実施形態に係る、画素内容量の動作に関する各部のポテンシャルの遷移の例を示す模式図である。 第１の実施形態の変形例に適用可能な動作を説明するための模式図である。 第１の実施形態の変形例に適用可能な別の動作を説明するための模式図である。 第１の実施形態に適用可能な単位画素の平面レイアウトの第１の例を示す模式図である。 第１の実施形態に適用可能な単位画素の断面の第１の例を示す模式図である。 第１の実施形態に適用可能な別の例による単位画素の平面レイアウトの第２の例を示す模式図である。 第１の実施形態に適用可能な別の例による単位画素の平面レイアウトの第３の例を示す模式図である。 第１の実施形態に適用可能な別の例による単位画素の断面の第２の例を示す模式図である。 第２の実施形態に係る単位画素の回路構成の例を示す模式図である。 第２の実施形態に係る単位画素を駆動するための各駆動信号を示すシーケンス図である。 第２の実施形態に係る、高感度の受光素子の動作に関する各部のポテンシャルの遷移の例を示す模式図である。 第２の実施形態に係る、低感度の受光素子に関する各部のポテンシャルの遷移の例を示す模式図である。 第２の実施形態に係る、画素内容量の動作に関する各部のポテンシャルの遷移の例を示す模式図である。 本開示の技術を適用した撮像装置の使用例を説明する図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部および撮像部の設置位置の一例を示す説明図である。
　以下、本開示の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態において、同一の部位には同一の符号を付することにより、重複する説明を省略する。
　以下、本開示の実施形態について、下記の順序に従って説明する。
１．本開示の概要
２．本開示に適用可能な技術
　２－１．電子機器
　２－２．ＣＭＯＳイメージセンサの概略構成
３．既存技術について
４．本開示の第１の実施形態
　４－１．第１の実施形態に係る構成例
　４－２．第１の実施形態に係る単位画素の駆動方法
　４－３．第１の実施形態の変形例
　４－４．第１の実施形態に適用可能な単位画素の平面レイアウトおよび積層構造例
５．本開示の第２の実施形態
　５－１．第２の実施形態に係る構成例
　５－２．第２の実施形態に係る画素の駆動方法
６．効果
７．本開示の第３の実施形態
　７－１．本開示の技術の適用例
　７－２．移動体への適用例
［１．本開示の概要］
　本開示に係る撮像素子は、行列状の配列で配置される複数の画素を備える。複数の画素のそれぞれは、それぞれ受光した光に応じた光電変換により光電荷を生成して蓄積する第１の受光素子および第１の受光素子より光に対する感度が低くされた第２の受光素子と、露光期間中に第１の受光素子および第２の受光素子から溢れた光電荷を蓄積する画素内容量と、を含む。
　このような構成によれば、例えば高照度の光を受光し第１の受光素子において光電荷が溢れる場合、溢れた光電荷が画素内容量に蓄積されると共に、第２の受光素子においても当該光の受光による光電荷の生成および蓄積が行われる。第２の受光素子は、第１の受光素子より光に対して低感度とされているため、第１の受光素子と比較してより高照度の光の受光に応じた光電荷を蓄積することが可能である。
　そのため、例えば受光された光の照度に応じて生成される光電荷の電荷量が第１の受光素子の容量を超え、且つ、画素内容量に対して十分ではない場合であっても、第２の受光素子の容量までは、第２の受光素子において光電荷の蓄積が行われる。これにより、画素内容量に十分に光電荷が蓄積された状態で、画素内容量から光電荷の読み出しを行うことができ、光電荷を電圧に変換する際のノイズの影響が緩和され、ＳＮ比の低下を抑制可能となる。
［２．本開示に適用可能な技術］
　次に、本開示の各実施形態に適用可能な技術について、概略的に説明する。
（２－１．電子機器）
　先ず、本開示の各実施形態に係る技術を適用可能な電子機器について説明する。図１は、本開示の各実施形態に係る技術を適用可能な電子機器の一例の構成を示すブロック図である。
　図１において、電子機器１０００は、光学部１０１０と、撮像装置１０１１と、信号処理回路１０１２と、表示装置１０１３と、記憶媒体１０１４と、を備えている。図１においては、撮像装置１０１１に対して、詳細を後述する本開示に係る撮像装置としての撮像素子が適用される。当該撮像素子は、それぞれ入射された光を光電変換により電気信号に変換する複数の画素と、これら複数の画素を駆動する駆動回路と、を含む。ここで、電子機器１０００としては、デジタルスチルカメラ、デジタルビデオカメラ、ドライブレコーダ、撮像機能付きの携帯電話やスマートフォンなどを適用することができる。
　光学部１０１０は、１枚以上のレンズと、絞り機構、フォーカス機構などを含み、被写体からの像光（入射光）を撮像装置１０１１の撮像面上に結像させる。これにより、信号電荷が一定期間、撮像装置１０１１内に蓄積される。信号処理回路１０１２は、撮像装置１０１１から出力された画素信号に対して、画像処理を含む各種の信号処理を行う。信号処理が行われた画像信号は、フラッシュメモリや、ハードディスクドライブといった不揮発性の記憶媒体１０１４に記憶させることができる。また、当該画素信号に基づく画像を、表示装置１０１３に出力することもできる。
（２－２．ＣＭＯＳイメージセンサの概略構成）
　次に、本開示に係る撮像素子としてのＣＭＯＳ（Complementary　Metal-Oxide-Semiconductor）型の固体撮像素子の概略的な構成について説明する。なお、以下では、ＣＭＯＳ型の固体撮像素子を、ＣＭＯＳイメージセンサと略称して説明を行う。図２は、各実施形態に適用可能なＣＭＯＳイメージセンサの概略構成例を示すブロック図である。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。例えば、各実施形態に適用可能なＣＭＯＳイメージセンサは、裏面照射型のＣＭＯＳイメージセンサで構成されている。
　図２において、各実施形態に適用可能な、ＣＭＯＳイメージセンサによる撮像素子１０は、例えば、画素アレイ部１１が形成された半導体チップと、周辺回路が形成された半導体チップとが積層されたスタック構造を有する。周辺回路には、例えば、垂直駆動回路１２、カラム処理回路１３、水平駆動回路１４およびシステム制御部１５が含まれ得る。
　撮像素子１０は、さらに、信号処理部１８およびデータ格納部１９を備えている。信号処理部１８およびデータ格納部１９は、周辺回路と同じ半導体チップに設けられてもよいし、別の半導体チップに設けられてもよい。
　画素アレイ部１１は、受光した光量に応じた光電荷を生成しかつ蓄積する、受光素子としての光電変換素子を含む単位画素１００が、行列状（２次元格子状）の配列に配置された構成を有する。ここで、行方向とは画素行の画素の配列方向（すなわち、水平方向）を言い、列方向とは画素列の画素の配列方向（すなわち、垂直方向）を言う。また、単位画素１００は、複数の受光素子を含む。単位画素１００の具体的な回路構成や画素構造の詳細については後述する。
　画素アレイ部１１では、行列状の画素配列に対し、画素行ごとに画素駆動線ＬＤが行方向に沿って配線され、画素列ごとに垂直信号線ＶＳＬが列方向に沿って配線されている。画素駆動線ＬＤは、画素から信号を読み出す際の駆動を行うための駆動信号を伝送する。図１では、画素駆動線ＬＤを１本の配線として示しているが、実際には、画素駆動線ＬＤは、複数の信号線を含む。画素駆動線ＬＤの一端は、垂直駆動回路１２の各行に対応した出力端に接続されている。
　垂直駆動回路１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動回路１２は、当該垂直駆動回路１２を制御するシステム制御部１５と共に、画素アレイ部１１の各画素の動作を制御する駆動部を構成している。この垂直駆動回路１２はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系との２つの走査系を備えている。
　読出し走査系は、単位画素１００から信号を読み出すために、画素アレイ部１１の単位画素１００を行単位で順に選択走査する。読み出し走査系により信号読み出しのために選択される行を、ＲＤ行（リード行）と呼ぶ。単位画素１００から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりも露光時間分だけ先行して掃出し走査を行う。
　この掃出し走査系による掃出し走査により、読出し行の単位画素１００の受光素子から不要な光電荷が掃き出されることによって当該受光素子がリセットされる。そして、この掃出し走査系で不要光電荷を掃き出す（リセットする）ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、受光素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。掃出し走査系により掃出し走査のために選択される行を、ＳＨ行（シャッタ行）と呼ぶ。
　読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応している。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素１００における光電荷の蓄積期間（露光期間ともいう）となる。
　垂直駆動回路１２によって選択走査された画素行の各単位画素１００から出力される信号は、画素列毎に垂直信号線ＶＳＬの各々を介してカラム処理回路１３に入力される。カラム処理回路１３は、画素アレイ部１１の画素列毎に、選択行の各単位画素１００から垂直信号線ＶＳＬを介して出力される信号に対して所定の信号処理を行うと共に、信号処理後の画素信号を一時的に保持する。
　具体的には、カラム処理回路１３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ（Correlated　Double　Sampling：相関二重サンプリング）処理や、ＤＤＳ（Double　Data　Sampling）処理を行う。例えば、ＣＤＳ処理により、リセットノイズや単位画素１００内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理回路１３は、その他にも、例えば、ＡＤ（アナログ－デジタル）変換機能を備え、光電変換素子から読み出され得たアナログの画素信号をデジタル信号に変換して出力する。
　水平駆動回路１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理回路１３の画素列に対応する単位画素１００の読出し回路（以下、画素回路という）を順番に選択する。この水平駆動回路１４による選択走査により、カラム処理回路１３において画素回路毎に信号処理された画素信号が順番に出力される。
　システム制御部１５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、当該タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動回路１２、カラム処理回路１３、および、水平駆動回路１４などの駆動制御を行う。
　信号処理部１８は、少なくとも演算処理機能を有し、カラム処理回路１３から出力される画素信号に対して演算処理等の種々の信号処理を行う。データ格納部１９は、信号処理部１８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
　なお、信号処理部１８から出力された出力画像は、例えば、撮像素子１０を搭載する電子機器におけるアプリケーションプロセッサ等において所定の処理が実行されたり、所定のネットワークを介して外部装置へ送信されたりしてもよい。
［３．既存技術について］
　次に、本開示に係る各実施形態の説明に先んじて、理解を容易とするために、本開示に関連する既存技術について説明する。
　図３Ａは、既存技術による単位画素１００の回路構成の例を示す模式図である。図３Ａにおいて、単位画素１００ａは、それぞれフォトダイオードである４つの受光素子２０1、２０2、２０3および２０4を含む。
　図３Ｂは、単位画素１００ａに含まれる４つの受光素子２０1～２０4の配列の例を示す図である。図３Ｂの例では、単位画素１００ａは、４つの受光素子２０1～２０4が２行×２列の配列で配置され、各単位画素１００ａに対してカラーフィルタが設けられる。Ｒ（赤）色、Ｇ（緑）色およびＢ（青）色それぞれのカラーフィルタが設けられた各単位画素１００ａは、ベイヤ(Bayer)配列に従い配置される。なお、各単位画素１００ａの配列は、ベイヤ配列に限定されない。
　図３Ａの説明に戻り、単位画素１００ａは、さらに、各受光素子２０1、２０2、２０3および２０4にそれぞれ対応する転送トランジスタ２１1、２１2、２１3および２１4と、リセットトランジスタ３０、変換効率切替トランジスタ３１、増幅トランジスタ３２、選択トランジスタ３３および蓄積トランジスタ３４と、を含む。これら各トランジスタは、それぞれｎ型のＭＯＳ(Metal　Oxide　Semiconductor)トランジスタで構成される。また、これらのうち、少なくとも転送トランジスタ２１1～２１4、変換効率切替トランジスタ３１および蓄積トランジスタ３４は、デプレッション型ＭＯＳトランジスタが適用される。
　各受光素子２０1～２０4は、アノードが接地電位に接続され、各カソードがそれぞれ転送トランジスタ２１1～２１4を介して浮遊拡散層ＦＤ１に接続される。各転送トランジスタ２１1～２１4は、駆動信号ＴＧが各ゲートに共通に入力される。
　すなわち、駆動信号ＴＧをハイ（Ｈｉｇｈ）状態とすることで、各転送トランジスタ２１1～２１4が導通状態となり、各受光素子２０1～２０4に蓄積された光電荷がマージされて浮遊拡散層ＦＤ１に転送される。これにより、受光素子を単独で用いる場合に比べて、低照度の光の受光に対してより多くの光電荷を浮遊拡散層ＦＤ１に転送することが可能となり、受光される光に対する感度を高めることができる。
　浮遊拡散層ＦＤ１は、さらに、変換効率切替トランジスタ３１のソースおよび増幅トランジスタ３２のゲートに接続される。変換効率切替トランジスタ３１は、ドレインが浮遊拡散層ＦＤ２に接続され、ゲートに駆動信号ＦＤＧが入力される。駆動信号ＦＤＧにより変換効率切替トランジスタ３１が導通状態となることで、浮遊拡散層ＦＤ１と浮遊拡散層ＦＤ２とが結合され、非導通状態となることで、浮遊拡散層ＦＤ１と浮遊拡散層ＦＤ２とが分割される。
　浮遊拡散層ＦＤ２は、さらに、リセットトランジスタ３０のソースと、蓄積トランジスタ３４のソースとが接続される。リセットトランジスタ３０は、ドレインに電圧ＶＤＤが接続され、ゲートに駆動信号ＲＳＴが入力される。蓄積トランジスタ３４は、ドレインに浮遊拡散層ＦＤ３が接続され、ゲートの駆動信号ＥＣＧが入力される。駆動信号ＥＣＧにより蓄積トランジスタ３４が導通状態となることで、浮遊拡散層ＦＤ３と浮遊拡散層ＦＤ２とが結合され、非導通状態となることで、浮遊拡散層ＦＤ３と浮遊拡散層ＦＤ４とが分割される。浮遊拡散層ＦＤ３に、さらに画素内容量ＥＣの一端が接続される。画素内容量ＥＣの他端は、電圧ＥＣＶＤＤに接続される。
　増幅トランジスタ３２は、上述のようにゲートにＦＤ１が接続され、ドレインに電圧ＶＤＤが、ソースに選択トランジスタ３３のドレインが接続される。選択トランジスタ３３は、ソースが垂直信号線ＶＳＬに接続され、ゲートに駆動信号ＳＥＬが入力される。浮遊拡散層ＦＤ１に蓄積された光電荷は、浮遊拡散層ＦＤ１から読み出される際に電圧に変換される。この光電荷が電圧に変換された画素信号は、増幅トランジスタ３２で増幅され、駆動信号ＳＥＬにより導通状態とされる選択トランジスタ３３が駆動信号ＳＥＬにより導通状態とされている期間に、選択トランジスタ３３を介して垂直信号線ＶＳＬに出力される。
　ここで、図３Ａの構成における動作について、概略的に説明する。一定の露光時間の後、駆動信号ＦＤＧをハイ状態として変換効率切替トランジスタ３１を導通状態にして浮遊拡散層ＦＤ１と浮遊拡散層ＦＤ２とを結合し、低変換効率領域におけるノイズレベルＮ２を結合された浮遊拡散層ＦＤ１およびＦＤ２から読み出す。次に、駆動信号ＦＤＧをロー（Ｌｏｗ）状態として変換効率切替トランジスタ３１を非導通状態にして結合された浮遊拡散層ＦＤ１と浮遊拡散層ＦＤ２とを分割し、高変換効率領域におけるノイズレベルＮ１を浮遊拡散層ＦＤ１から読み出す。
　なお、容量Ｃに蓄積された電荷Ｑを当該容量から読み出して電圧Ｖに変換する場合において、Ｑ＝ＣＶの関係から導出されるＶ＝Ｑ／Ｃによれば、容量Ｃが一定であれば、電荷Ｑが少ないほど、得られる電圧Ｖが小さくなる。電圧Ｖが小さいほどノイズの影響を受け易くなり、電荷Ｑの電圧Ｖへの変換効率が低下する。そのため、容量Ｃに蓄積される電荷Ｑが所定以下、すなわち、受光素子が受光する光の照度が所定未満の領域を低変換効率領域とし、当該所定以上の領域を高変換領域として、処理を分けるようにしている。
　次に、駆動信号ＴＧをハイ状態として各転送トランジスタ２１1～２１4を導通状態にして、各受光素子２０1～２０4に蓄積された光電荷をマージして浮遊拡散層ＦＤ１に転送する。そして、駆動信号ＴＧをロー状態として各転送トランジスタ２１1～２１4を非導通状態にして、高変換効率領域における信号レベルＳ１をＦＤ１から読み出す。
　続いて駆動信号ＦＤＧをハイ状態として変換効率切替トランジスタ３１を導通状態にして浮遊拡散層ＦＤ１と浮遊拡散層ＦＤ２とを結合すると共に、再び駆動信号ＴＧをハイ状態として各転送トランジスタ２１1～２１4を導通状態にして、各受光素子２０1～２０4に蓄積された光電荷を全て、結合された浮遊拡散層ＦＤ１およびＦＤ２に転送し、低変換効率領域における信号レベルＳ２を浮遊拡散層ＦＤ１およびＦＤ２から読み出す。
　高照度の場合は、各受光素子２０1～２０4から溢れた光電荷が画素内容量ＥＣに蓄積されている。上述したように、各転送トランジスタ２１1～２１4、ならびに、変換効率切替トランジスタ３１および蓄積トランジスタ３４がデプレッション型トランジスタが適用されている。そのため、高照度の光の受光により各受光素子２０1～２０4において溢れた光電荷は、各転送トランジスタ２１1～２１4、ならびに、変換効率切替トランジスタ３１および蓄積トランジスタ３４を介して画素内容量ＥＣに蓄積される。
　ここで、駆動信号ＦＤＧをハイ状態として変換効率切替トランジスタ３１を導通状態にして浮遊拡散層ＦＤ１と浮遊拡散層ＦＤ２とを結合する。駆動信号ＥＣＧをハイ状態として蓄積トランジスタ３４を導通状態にして、結合された浮遊拡散層ＦＤ１およびＦＤ２に対して、さらに浮遊拡散層ＦＤ３を結合する。画素内容量ＥＣに蓄積された光電荷は、結合された浮遊拡散層ＦＤ１、ＦＤ２およびＦＤ３に転送される。結合された浮遊拡散層ＦＤ１、ＦＤ２およびＦＤ３から、信号レベルＳ４が読み出される。
　その後、駆動信号ＲＳＴをハイ状態としてリセットトランジスタ３０を導通状態にし、浮遊拡散層ＦＤ１、ＦＤ２およびＦＤ３に蓄積された光電荷をリセットする。そして、駆動信号ＲＳＴをロー状態としてリセットトランジスタ３０を非導通状態にしてから、結合された浮遊拡散層ＦＤ１、ＦＤ２およびＦＤ３からノイズレベルＮ４を読み出す。
　ＣＤＳにより、信号レベルＳ１からノイズレベルＮ１を減算して、高変換効率領域による画素信号を生成する。同様に、ＣＤＳにより、信号レベルＳ２からノイズレベルＮ２を減算して、低変換効率領域による画素信号を生成する。信号レベルＳ４およびノイズレベルＮ４については、信号レベルＳ４が先に読み出されるため、ＤＤＳにより、信号レベルＳ４からノイズレベルＮ４を減算して、画素信号を生成する。
　なお、ＣＤＳにより、信号レベルＳ２からノイズレベルＮ２を減算する場合において、ノイズレベルＮ２と信号レベルＳ２とが連続して読み出されないため、ノイズレベルＮ２を一時的に保持するためのラインメモリが必要となる。また、画素内容量ＥＣの他端に接続される電圧ＥＣＶＤＤは、電源電圧や接地電圧でもよいし、任意の固定電位で構わない。
　図４は、既存技術による構成における照度(Illuminance)に対するＳＮＲ（Signal-Noise　Ratio：ＳＮ比）特性の例を示すグラフである。図４において、横軸は対数表示の照度、縦軸はＳＮＲ［ｄＢ］を示す。
　図４において、低照度側からＳＮＲ曲線２００のピークＡまでの範囲は、受光素子２０1～２０4のＳＮＲ特性を示し、ピークＡから高照度側の範囲は、画素内容量ＥＣのＳＮＲ特性を示している。ピークＡおよびピークＡに対応するディップは、受光素子２０1～２０4のＳＮＲ特性と、画素内容量ＥＣのＳＮＲ特性との繋ぎ目を示している。
　より具体的には、ピークＡの照度は、受光素子２０1～２０4が蓄積可能な光電荷量の上限に対応し、このピークＡの照度を超える光が受光された場合、受光素子２０1～２０4から光電荷が溢れることになる。このピークＡより低照度側では、各受光素子２０1～２０4に蓄積された光電荷に基づき画素信号が生成される。また、このピークＡから高照度側において、各受光素子２０1～２０4から溢れた光電荷がマージされて画素内容量ＥＣに蓄積され、この画素内容量ＥＣに蓄積された光電荷に基づき画素信号が生成される。
　ここで、受光素子２０1～２０4のＳＮＲ特性と、画素内容量ＥＣのＳＮＲ特性との継部において、ＳＮＲが大きく低下する。各受光素子２０1～２０4をマージした容量に対して、画素内容量ＥＣが非常に大きい（この例では、ＥＣ＝１５０［ｆＦ］程度）ため、当該継部の照度では、画素内容量ＥＣとして十分な蓄積量とならず、蓄積された光電荷の電圧への変換効率が低い。そのため、上述したＶ＝Ｑ／Ｃの関係から、画素内容量ＥＣに蓄積された光電荷が変換された画素信号のレベルが低く、ノイズの影響を受け易くなりＳＮＲが低下する。この場合、例えば、画像の中照度の領域（中間階調の領域）にノイズが多く含まれる状態となる。
　なお、図４において、ピーク／ディップＣは、各受光素子２０1～２０4における低変換効率領域と高変換効率領域との接続部分を示している。
［４．本開示の第１の実施形態］
　次に、本開示の第１の実施形態について説明する。
（４－１．第１の実施形態に係る構成例）
　図５Ａは、第１の実施形態に係る単位画素の回路構成の例を示す模式図である。なお、図５Ａにおいて、各駆動信号ＴＧＬ、ＴＧＳ、ＦＤＧ、ＥＣＧ、ＲＳＴおよびＳＥＬは、システム制御部１５の制御に従い、垂直駆動回路１２により生成され、行毎に画素アレイ部１１に供給される。
　図５Ａにおいて、単位画素１００ｂは、図３Ａを用いて説明した既存技術による単位画素１００ａに対して、複数の受光素子２０Ｓ、２０Ｌ1、２０Ｌ2および２０Ｌ3のうち、受光素子２０Ｌ1～２０Ｌ3（第１の受光素子）は、それぞれに蓄積された光電荷が、共通の駆動信号ＴＧＬにより導通／非導通状態が制御される転送トランジスタ２１Ｌ1、２１Ｌ2および２１Ｌ3（第１のトランジスタ）を介してマージされて、浮遊拡散層ＦＤ１に転送される。一方、受光素子２０Ｓ（第２の受光素子）は、駆動信号ＴＧＬとは異なる駆動信号ＴＧＳにより導通／非導通状態が制御される転送トランジスタ２１Ｓ（第２のトランジスタ）を介して、浮遊拡散層ＦＤ１に転送される。すなわち、受光素子２０Ｌ1～２０Ｌ3と、受光素子２０Ｓとは、それぞれ独立して制御される。
　なお、受光素子２０Ｌ1、２０Ｌ2および２０Ｌ3のそれぞれは、第３の受光素子に相当する。また、受光素子２０Ｌ1、２０Ｌ2および２０Ｌ3のそれぞれは、受光素子２０Ｓと、受光面のサイズが略等しくされる。また、図５Ａの例では、３つの受光素子２０Ｌ1、２０Ｌ2および２０Ｌ3に対して、１つの受光素子２０Ｓが設けられているが、これはこの例に限定されず、受光素子２０Ｓの数は、受光素子２０Ｌ1、２０Ｌ2および２０Ｌ3の数より少なければ良い。
　図５Ｂは、第１の実施形態に係る単位画素１００ｂに含まれる受光素子２０Ｓおよび受光素子２０Ｌ1～２０Ｌ3の配列の例を示す図である。図５Ｂの例では、単位画素１００ｂは、受光素子２０Ｓおよび受光素子２０Ｌ1～２０Ｌ3が２行×２列の配列で配置され、各単位画素１００ｂに対して、ベイヤ配列に従いＲ色、Ｇ色およびＢ色のカラーフィルタが設けられる。
　ここで、低感度の受光素子２０Ｓは、Ｒ色、Ｇ色およびＢ色のカラーフィルタに加えて、減光フィルタ（ＮＤフィルタ）を設けることができる。ＮＤフィルタは、無彩色であって（色情報を持たない）、０％を超え、１００％未満の透過率を有する光学フィルタである。一例として、透過率が１０％～数１０％程度のＮＤフィルタを適用することが考えられる。図５Ｂの例では、フィルタＧｇｙは、Ｇ色のカラーフィルタに対してＮＤフィルタを設けた状態を示している。同様に、フィルタＲｇｙおよびＢｇｙは、それぞれ、Ｒ色およびＢ色のカラーフィルタに対してＮＤフィルタを設けた状態を示している。
　図５Ａの説明に戻り、この構成によれば、転送される光電荷がマージされる３つの受光素子２０Ｌ1～２０Ｌ3による受光面と、１つの受光素子２０Ｓの受光面との面積比に応じて、受光素子２０Ｓは、光電荷がマージされる受光素子２０Ｌ1～２０Ｌ3と比較して、光に対して低感度となる。すなわち、受光素子２０Ｓは、受光素子２０Ｌ1～２０Ｌ3の組に対して、より高照度の光の受光に対応できる。
　したがって、図４のグラフに符号「Ａ」で示した、光電荷の読み出し元が各受光素子２０1～２０4から画素内容量ＥＣに切り替わる照度におけるＳＮＲの低下を、受光素子２０Ｓからの光電荷の読み出しに応じた画素信号によりカバーすることができる。
（第１の実施形態に係る構成の別の例）
　図５Ｃは、第１の実施形態に係る単位画素の回路構成の別の例を示す模式図である。図５Ｃの例は、受光素子２０Ｌ1と転送トランジスタ２１Ｌ1とを接続する接続点と、受光素子２０Ｌ2と転送トランジスタ２１Ｌ2とを接続する接続点と、受光素子２０Ｌ3と転送トランジスタ２１Ｌ3とを接続する接続点と、が互いに接続された例である。
　この構成によれば、各受光素子２０Ｌ1～２０Ｌ3にそれぞれ蓄積された光電荷がマージされ、マージされた光電荷が各転送トランジスタ２１Ｌ1～２１Ｌ3に配分されて、浮遊拡散層ＦＤ１に転送される。
　このような構成によっても、上述した図５Ａの構成と同様に、図４のグラフに符号「Ａ」で示した、光電荷の読み出し元が各受光素子２０1～２０4から画素内容量ＥＣに切り替わる照度におけるＳＮＲの低下を、受光素子２０Ｓからの光電荷の読み出しに応じた画素信号によりカバーすることが可能である。
（４－２．第１の実施形態に係る単位画素の駆動方法）
　次に、第１の実施形態に係る単位画素１００ｂの駆動方法について説明する。先ず、図５Ａの構成における動作について、概略的に説明する。一定の露光時間の後、駆動信号ＦＤＧをハイ状態として変換効率切替トランジスタ３１（第４のトランジスタ）を導通状態にして浮遊拡散層ＦＤ１と浮遊拡散層ＦＤ２とを結合し、低変換効率領域におけるノイズレベルＮ２を結合された浮遊拡散層ＦＤ１およびＦＤ２から読み出す。次に、駆動信号ＦＤＧをロー（Ｌｏｗ）状態として変換効率切替トランジスタ３１を非導通状態にして結合された浮遊拡散層ＦＤ１と浮遊拡散層ＦＤ２とを分割し、高変換効率領域におけるノイズレベルＮ１を浮遊拡散層ＦＤ１から読み出す。
　次に、駆動信号ＴＧＬをハイ状態として各転送トランジスタ２１Ｌ1～２１Ｌ3を導通状態にして、各受光素子２０Ｌ1～２０Ｌ3に蓄積された光電荷をマージして浮遊拡散層ＦＤ１に転送する。そして、駆動信号ＴＧＬをロー状態として各転送トランジスタ２１Ｌ1～２１Ｌ3を非導通状態にして、高変換効率領域における信号レベルＳ１をＦＤ１から読み出す。
　続いて駆動信号ＦＤＧをハイ状態として変換効率切替トランジスタ３１を導通状態にして浮遊拡散層ＦＤ１と浮遊拡散層ＦＤ２とを結合すると共に、再び駆動信号ＴＧをハイ状態として各転送トランジスタ２１1～２１4を導通状態にして、各受光素子２０1～２０4に蓄積された光電荷を全て、結合された浮遊拡散層ＦＤ１およびＦＤ２に転送し、低変換効率領域における信号レベルＳ２を浮遊拡散層ＦＤ１およびＦＤ２から読み出す。
　次に、受光素子２０ＳにおけるノイズレベルＮ３を読み出した後、駆動信号ＴＧＳをハイ状態として転送トランジスタ２１Ｓを導通状態にして、受光素子２０Ｓに蓄積された光電荷を浮遊拡散層ＦＤ１に転送し、信号レベルＳ３を浮遊拡散層ＦＤ１から読み出す。
　高照度の場合は、各受光素子２０1～２０4から溢れた光電荷が画素内容量ＥＣに蓄積されている。上述したように、各転送トランジスタ２１1～２１4、ならびに、変換効率切替トランジスタ３１および蓄積トランジスタ３４がデプレッション型トランジスタが適用されている。そのため、高照度の光の受光により各受光素子２０1～２０4において溢れた光電荷は、各転送トランジスタ２１1～２１4、ならびに、変換効率切替トランジスタ３１および蓄積トランジスタ３４を介して画素内容量ＥＣに蓄積される。
　ここで、駆動信号ＦＤＧをハイ状態として変換効率切替トランジスタ３１を導通状態にして浮遊拡散層ＦＤ１と浮遊拡散層ＦＤ２とを結合する。駆動信号ＥＣＧをハイ状態として蓄積トランジスタ３４（第３のトランジスタ）を導通状態にして、結合された浮遊拡散層ＦＤ１およびＦＤ２に対して、さらに浮遊拡散層ＦＤ３を結合する。画素内容量ＥＣに蓄積された光電荷は、結合された浮遊拡散層ＦＤ１、ＦＤ２およびＦＤ３に転送される。結合された浮遊拡散層ＦＤ１、ＦＤ２およびＦＤ３から、信号レベルＳ４が読み出される。
　その後、駆動信号ＲＳＴをハイ状態としてリセットトランジスタ３０を導通状態にし、浮遊拡散層ＦＤ１、ＦＤ２およびＦＤ３に蓄積された光電荷をリセットする。そして、駆動信号ＲＳＴをロー状態としてリセットトランジスタ３０を非導通状態にしてから、結合された浮遊拡散層ＦＤ１、ＦＤ２およびＦＤ３からノイズレベルＮ４を読み出す。
　ＣＤＳにより、信号レベルＳ１からノイズレベルＮ１を減算して、各受光素子２０Ｌ1～２０Ｌ3における高変換効率領域による画素信号を生成する。同様に、ＣＤＳにより、信号レベルＳ２からノイズレベルＮ２を減算して、各受光素子２０Ｌ1～２０Ｌ3における低変換効率領域による画素信号を生成する。さらに、ＣＤＳにより、信号レベルＳ３からノイズレベルＮ３を減算して、受光素子２０Ｓによる画素信号を生成する。信号レベルＳ４およびノイズレベルＮ４については、信号レベルＳ４が先に読み出されるため、ＤＤＳにより、信号レベルＳ４からノイズレベルＮ４を減算して、画素信号を生成する。
　なお、ＣＤＳにより、信号レベルＳ２からノイズレベルＮ２を減算する場合において、ノイズレベルＮ２と信号レベルＳ２とが連続して読み出されないため、ノイズレベルＮ２を一時的に保持するためのラインメモリが必要となる。また、画素内容量ＥＣの他端に接続される電圧ＥＣＶＤＤは、電源電圧や接地電圧でもよいし、任意の固定電位で構わない。
　図６は、第１の実施形態による構成における照度とＳＮ比との関係の例を示すグラフである。なお、図６において、上述した図４と対応する部分には同一の符号を付して、詳細な説明を省略する。
　図６において、低照度側からＳＮＲ曲線２１０のピークＡ’までの範囲は、受光素子２０Ｌ１～２０Ｌ３のＳＮＲ特性を示し、ピークＡ’からピークＤまでの範囲は、受光素子２０ＳのＳＮＲ特性の一部（高変換効率領域）を示し、ピークＤより高照度側は、画素内容量ＥＣのＳＮＲ特性を示している。
　より具体的には、ピークＡ’の照度は、受光素子２０Ｌ1～２０Ｌ3が蓄積可能な光電荷量の上限に対応し、このピークＡ’の照度を超える光が受光された場合、受光素子２０Ｌ1～２０Ｌ3から光電荷が溢れることになる。このピークＡ’より低照度側では、各受光素子２０Ｌ1～２０Ｌ3に蓄積された光電荷に基づき画素信号が生成される。また、このピークＡ’より高照度側において、各受光素子２０Ｌ１～２０Ｌ３から溢れた光電荷がマージされて画素内容量ＥＣに蓄積される。
　一方、受光素子２０Ｓは、受光素子２０Ｌ1～２０Ｌ3よりも光に対する感度が低くされているため、ピークＡ’より照度が高いピークＤが、蓄積可能な光電荷量の上限に対応する。図６において範囲ｇｙで示される、ピークＡ’とピークＤとの間の照度において、受光素子２０Ｓに蓄積された光電荷に基づき画素信号が生成される。また、このピークＤより高照度側において、受光素子２０Ｓから溢れた光電荷がさらに画素内容量ＥＣに蓄積される。図６においてピークＤより高照度側において、画素内容量ＥＣに蓄積された光電荷に基づく画素信号が生成される。
　このように、第１の実施形態では、単位画素１００ｂ内に、画素内容量ＥＣを設けると共に、光に対して高感度の受光素子２０Ｌ1～２０Ｌ3と、光に対して低感度の受光素子２０Ｓと、を設ける。これにより、図６にディップＥで示されるように、受光素子２０Ｌ1～２０Ｌ3のＳＮＲ特性と、受光素子２０ＳのＳＮＲ特性との継部におけるＳＮＲの低下が抑制される。また、図６にディップＦで示されるように、受光素子２０ＳのＳＮＲ特性と画素内容量ＥＣのＳＮＲ特性との継部においても、ＳＮＲの低下が抑制される。したがって、画像の中間階調における画質劣化を抑制することができる。
　次に、第１の実施形態に係る単位画素１００ｂの駆動方法について、より詳細に説明する。
　図７は、第１の実施形態に係る単位画素１００ｂを駆動するための各駆動信号を示すシーケンス図である。図７において、最上段は、水平同期信号ＸＨＳを示し、その下の段は、シャッタ行（ＳＨ行）、下段は、リード行（ＲＤ行）における各駆動信号を示している。時点ｔ0～ｔ8の期間が１水平期間となる。また、図７において、駆動信号は、ＳＨ行およびＲＤ行の何れにおいても、上から駆動信号ＳＥＬ、ＦＤＧ、ＲＳＴ、ＥＣＧ、ＴＧＬおよびＴＧＳとされている。これら各駆動信号は、システム制御部１５の制御に従い、垂直駆動回路１２により生成され、単位画素１００ｂの各部に供給される。
　なお、図７において、説明のため、上段のＳＨ行の動作と、下段のＲＤ行の動作とが同期し並列的に実行されるように示しているが、実際には、ＳＨ行の動作と、ＲＤ行の動作は、必ずしも同期、並列的に実行される必要はない。
　また、図８Ａ、図８Ｂおよび図８Ｃは、それぞれ、第１の実施形態に係る、高感度の受光素子２０Ｌ1～２０Ｌ3、低感度の受光素子２０Ｓ、および、画素内容量ＥＣの動作に関する各部のポテンシャルの遷移の例を示す模式図である。
　なお、図８Ａ、図８Ｂおよび図８Ｃにおいて、浮遊拡散層ＦＤ１およびＦＤ２の黒で塗り潰された部分は、初期状態で存在する電荷を示している。また、図８Ａにおいて、受光素子２０Ｌ1～２０Ｌ3が結合されたポテンシャルをＳＰ１として示している。また、図８Ｂにおいて、受光素子２０ＳのポテンシャルをＳＰ２として示している。図８Ａ、図８Ｂおよび図８ＣにおけるＳＰ１およびＳＰ２と、浮遊拡散層ＦＤ１およびＦＤ２と、図８Ｃにおける画素内容量ＥＣと、において斜線を付した部分は、受光素子２０Ｓ、受光素子２０Ｌ1～２０Ｌ3により生成された光電荷を示している。
（ＳＨ行における動作）
　先ず、ＳＨ行における動作について説明する。ＳＨ行において、駆動信号ＳＥＬが常時ロー状態とされ、選択トランジスタ３３が非導通状態とされる。駆動信号ＦＤＧが時点ｔ3でハイ状態とされ変換効率切替トランジスタ３１が導通状態となる。駆動信号ＲＳＴが時点ｔ6でハイ状態とされ、リセットトランジスタ３０が導通状態となる。すなわち、時点ｔ6では、浮遊拡散層ＦＤ１およびＦＤ２が結合されると共に、電源電圧ＶＤＤに接続され、リセットされる。
　ＳＨ行において、時点ｔ6の直後の時点ｔshにおいて、駆動信号ＴＧＬおよびＴＧＳがハイ状態とされる。これにより、転送トランジスタ２１Ｓおよび２１Ｌ1～２１Ｌ3が導通状態となり、受光素子２０Ｓおよび２０Ｌ1～２０Ｌ3がリセットされる。
　時点ｔshにおける各部のポテンシャル例を、図８Ａのセクション（ａ）、図８Ｂのセクション（ａ）および図８Ｃのセクション（ａ）にそれぞれ示す。図８Ａのセクション（ａ）に示すように、転送トランジスタ２１Ｌ1～２１Ｌ3、変換効率切替トランジスタ３１およびリセットトランジスタ３０がそれぞれ導通状態とされ、ＳＰ１の電荷が電源電圧ＶＤＤにより吸い出される。
　駆動信号ＴＧＳおよびＴＧＬは、短時間でロー状態とされ、転送トランジスタ２１Ｓおよび２１Ｌ1～２１Ｌ3が非導通状態とされる。この駆動信号ＴＧＳおよびＴＧＬのハイ／ロー状態遷移がシャッタ動作とされ、受光素子２０Ｓおよび受光素子２０Ｌ1～２０Ｌ3において露光が開始される。
　また、時点ｔshにおいて駆動信号ＥＣＧがハイ状態とされ、蓄積トランジスタ３４が導通状態となり、画素内容量ＥＣがリセットされる。
　駆動信号ＲＳＴが時点ｔ7でロー状態とされ、リセットトランジスタ３０が非導通状態となる。また、時点ｔ8の直前のタイミングで、駆動信号ＦＤＧおよびＥＣＧがロー状態とされ、変換効率切替トランジスタ３１と、蓄積トランジスタ３４とが非導通状態とされる。
　ＳＨ行における時点ｔ8から所定時間後に、動作がＲＤ行の動作に移行する。この、ＳＨ行における時点ｔ8から動作がＲＤ行に移行するまでの間の期間が、露光期間とされる。
　露光期間における各部のポテンシャル例を、図８Ａ、図８Ｂおよび図８７Ｃそれぞれのセクション（ｂ）に示す。ここでは、図７のＳＨ行における時点ｔ8の直前から、ＲＤ行における時点ｔ0までの期間について示している。
　図８Ａおよび図８Ｂのセクション（ｂ）に示すように、ＳＰ１およびＳＰ２には、それぞれ露光による受光で受光素子２０Ｌ1～２０Ｌ3および２０Ｓで生成された光電荷が蓄積される。また、浮遊拡散層ＦＤ１およびＦＤ２には、露光の影響で電荷が発生し、蓄積される。浮遊拡散層ＦＤ１およびＦＤ２に蓄積される電荷は、画素信号に対するノイズとなる。また、図８Ｃのセクション（ｂ）に示すように、画素内容量ＥＣには、例えば受光素子２０Ｌ1～２０Ｌ3から溢れた光電荷が蓄積される。
（ＲＤ行における動作）
　次に、ＲＤ行における動作について説明する。なお、上述したように、ＲＤ行における時点ｔ0～ｔ8は、ＳＨ行における時点ｔ0～ｔ8と一致していなくて良い。
　ＲＤ行において、時点ｔ0の直後に駆動信号ＳＥＬおよびＦＤＧがハイ状態とされ、選択トランジスタ３３と変換効率切替トランジスタ３１とが導通状態となる。駆動信号ＳＥＬのハイ状態は、時点ｔ7の直前まで維持される。駆動信号ＲＳＴ、ＥＣＧ、ＴＧＬおよびＴＧＳは、時点ｔ0～ｔ1の期間は、ロー状態とされ、リセットトランジスタ３０、蓄積トランジスタ３４、転送トランジスタ２１Ｌ1～２１Ｌ3および２１Ｓがそれぞれ非導通状態となる。
　時点ｔ0の直後に駆動信号ＳＥＬおよびＦＤＧがハイ状態とされてから、時点ｔ1までの期間における各部のポテンシャル例を、図８Ａのセクション（ｃ）に示す。ＳＰ１の状態は変化が無く、光電荷の蓄積が維持される。駆動信号ＦＤＧにより変換効率切替トランジスタ３１が導通状態となり、浮遊拡散層ＦＤ１およびＦＤ２が結合される。駆動信号ＳＥＬがハイ状態となっているので、結合された浮遊拡散層ＦＤ１およびＦＤ２に蓄積される電荷が電圧に変換され、低変換効率領域におけるノイズレベルＮ２として選択トランジスタ３３を介して垂直信号線ＶＳＬに供給される。
　時点ｔ1で駆動信号ＦＤＧがロー状態とされ、変換効率切替トランジスタ３１が非導通状態となり、浮遊拡散層ＦＤ１およびＦＤ２が分割される。
　時点ｔ1から駆動信号ＴＧＬがハイ状態とされる直前までの期間における各部のポテンシャル例を、図８Ａのセクション（ｄ）に示す。ＳＰ１の状態は変化が無く、光電荷の蓄積が維持される。駆動信号ＦＤＧがロー状態とされ駆動信号ＳＥＬがハイ状態となっているので、浮遊拡散層ＦＤ１に蓄積される電荷が電圧に変換され、ノイズレベルＮ１として選択トランジスタ３３を介して垂直信号線ＶＳＬに供給される。
　時点ｔ2の直前から時点ｔ２までの期間において、駆動信号ＴＧＬがハイ状態とされ、転送トランジスタ２１Ｌ1～２１Ｌ3が導通状態となり、露光により受光素子２０Ｌ1～２０Ｌ3に蓄積された光電荷が浮遊拡散層ＦＤ１に転送される。駆動信号ＳＥＬがハイ状態となっているので、浮遊拡散層ＦＤ１に蓄積される光電荷が電圧に変換され、高変換効率領域における信号レベルＳ１として、選択トランジスタ３３を介して垂直信号線ＶＳＬに供給される。
　時点ｔ2から時点ｔ3の期間における各部のポテンシャル例を図８Ａのセクション（ｅ）に示す。浮遊拡散層ＦＤ１には、転送トランジスタ２１Ｌ1～２１Ｌ3が導通状態となったことで受光素子２０Ｌ1～２０Ｌ3から転送された光電荷が蓄積される。
　時点ｔ3で駆動信号ＦＤＧがハイ状態とされ変換効率切替トランジスタ３１が導通状態となり、浮遊拡散層ＦＤ１およびＦＤ２が結合される。また、時点ｔ3から短期間、駆動信号ＴＧＬがハイ状態とされ、転送トランジスタ２１Ｌ1～２１Ｌ3が導通状態となる。これにより、受光素子２０Ｌ1～２０Ｌ3に蓄積される全ての光電荷が、結合された浮遊拡散層ＦＤ１およびＦＤ２に転送される。駆動信号ＳＥＬがハイ状態となっているので、結合された浮遊拡散層ＦＤ１およびＦＤ２に蓄積される光電荷が電圧に変換され、低変換効率領域における信号レベルＳ２として、選択トランジスタ３３を介して垂直信号線ＶＳＬに供給される。
　なお、このとき、結合された浮遊拡散層ＦＤ１およびＦＤ２に蓄積される光電荷は、所定時間後、例えば時点ｔ4までに、当該浮遊拡散層ＦＤ１およびＦＤ２から全て掃き出されるものとする。
　時点ｔ3の駆動信号ＴＧＬがロー状態とされてから時点ｔ4までの各部のポテンシャル例を図８Ａのセクション（ｆ）に示す。セクション（ｅ）においてＳＰ１に蓄積された光電荷が結合された浮遊拡散層ＦＤ１およびＦＤ２に転送された様子が示されている。
　時点ｔ4から時点ｔ5の直前で駆動信号ＴＧＳがハイ状態とされる直前までの各部のポテンシャル例を図８Ｂのセクション（ｃ）に示す。ＳＰ２に蓄積される光電荷は維持され、結合された浮遊拡散層ＦＤ１およびＦＤ２に蓄積される電荷が電圧に変換され、ノイズレベルＮ３として、選択トランジスタ３３を介して垂直信号線ＶＳＬに供給される。
　駆動信号ＴＧＳは、時点ｔ5の直前でハイ状態とされ、時点ｔ5でロー状態とされる。時点ｔ5から時点ｔ6までの各部のポテンシャル例を図８Ｂのセクション（ｄ）に示す。受光素子２０Ｓに蓄積された光電荷が結合された浮遊拡散層ＦＤ１およびＦＤ２に転送され蓄積される。駆動信号ＳＥＬがハイ状態となっているので、結合された浮遊拡散層ＦＤ１およびＦＤ２に蓄積される光電荷が電圧に変換され、低感度の受光素子２０Ｓによる信号レベルＳ３として、選択トランジスタ３３を介して垂直信号線ＶＳＬに供給される。
　時点ｔ6の直後に、駆動信号ＥＣＧがハイ状態とされ、蓄積トランジスタ３４が導通状態となる。また、時点ｔ7の所定時間前に駆動信号ＳＥＬがロー状態とされ、選択トランジスタ３３が非導通状態となる。さらに、時点ｔ7の直前（駆動信号ＳＥＬがロー状態となった後）に、駆動信号ＲＳＴがハイ状態とされ、リセットトランジスタ３０が導通状態となる。
　時点ｔ6から時点ｔ7までの期間内の、駆動信号ＥＣＧがハイ状態とされてから、駆動信号ＳＥＬがロー状態とされるまでの期間の各部のポテンシャル例を図８Ｃのセクション（ｃ）に示す。画素内容量ＥＣに蓄積された光電荷が蓄積トランジスタ３４を介して、結合された浮遊拡散層ＦＤ１およびＦＤ２に転送される。なお、図８Ｃのセクション（ｃ）および後述するセクション（ｄ）では、浮遊拡散層ＦＤ１が省略されている。駆動信号ＳＥＬがハイ状態となっているので、結合された浮遊拡散層ＦＤ１およびＦＤ２に蓄積される光電荷が電圧に変換され、画素内容量ＥＣによる信号レベルＳ４として、選択トランジスタ３３を介して垂直信号線ＶＳＬに供給される。
　駆動信号ＲＳＴが時点ｔ7の直前にハイ状態とされ、時点ｔ7でロー状態とされる。これにより、リセットトランジスタ３０が時点ｔ7の直前において導通状態とされ、結合された浮遊拡散層ＦＤ１およびＦＤ２に蓄積される電荷が電源電圧ＶＤＤにより吸い出される。時点ｔ7から時点ｔ8の期間内の、駆動信号ＳＥＬがハイ状態となっている期間の各部のポテンシャル例を図８Ｃのセクション（ｄ）に示す。駆動信号ＳＥＬがハイ状態となっているので、画素内容量ＥＣおよび結合された浮遊拡散層ＦＤ１およびＦＤ２に蓄積される電荷が電圧に変換され、画素内容量ＥＣによるノイズレベルＮ４として、選択トランジスタ３３を介して垂直信号線ＶＳＬに供給される。
　以上のＲＤ行の動作の後、再びＳＨ行の動作に移行される。
（４－３．第１の実施形態の変形例）
　次に、第１の実施形態の変形例について説明する。第１の実施形態の変形例は、図７および図８Ａ～図８Ｃを用いて説明したシーケンスよる露光（長時間露光と呼ぶ）および読み出しを行った後、当該露光より短い露光時間による露光（短時間露光と呼ぶ）を行う例である。
　より具体的には、長時間露光を行った後に上述したシーケンスに従い短時間露光を行う。ＲＤ行において駆動信号ＲＳＴ、ＥＣＧ、ＴＧＬおよびＴＧＳをそれぞれロー状態としてリセットトランジスタ３０、蓄積トランジスタ３４、転送トランジスタ２１Ｓおよび２１Ｌ1～２１Ｌ3をそれぞれ非導通状態にする。駆動信号ＳＥＬをハイ状態とすると共に、ＦＤＧをハイ状態として浮遊拡散層ＦＤ１およびＦＤ２を結合し、結合された浮遊拡散層ＦＤ１およびＦＤ２からノイズレベルＮ５を読み出す。
　次に、駆動信号ＴＧＬをハイ状態として転送トランジスタ２１Ｌ1～２１Ｌ3を導通状態にして、高感度の受光素子２０Ｌ1～２０Ｌ3に蓄積された光電荷を結合された浮遊拡散層ＦＤ１およびＦＤ２に転送する。そして、駆動信号ＴＧＬをロー状態として転送トランジスタ２１Ｌ1～２１Ｌ3を非導通状態にして、結合された浮遊拡散層ＦＤ１およびＦＤ２から信号レベルＳ５を読み出す。
　この場合、ノイズレベルＮ５が信号レベルＳ５よりも先に取得される。そのため、信号レベルＳ５からノイズレベルＮ５を減算する処理は、ＣＤＳを用いて実行することができる。ＣＤＳにより信号レベルＳ５からノイズレベルＮ５を減算して、高感度の受光素子２０Ｌ1～２０Ｌ3による画素信号を生成する。
　信号レベルＳ１からノイズレベルＮ１を減算した画素信号と、信号レベルＳ２からノイズレベルＮ２を減算した画素信号と、信号レベルＳ３からノイズレベルＮ３を減算した画素信号と、信号レベルＳ５からノイズレベルＮ５を減算した画素信号と、を合成して、最終的な画素信号を生成する。これにより、低照度特性に優れ、且つ、ダイナミックレンジが広く動被写体のアーチファクトが少ない画像を構成することができる。
　図９は、第１の実施形態の変形例に適用可能な動作を説明するための模式図である。図９において、横軸は時間を示し、縦軸は、撮像素子１０の画素アレイ部１１における各行を示している。各行の読み出しは、垂直読み出し方向として示されるように、上端の行から下端の行に向けて、順次に行われる。
　図９の例では、１／６０［ｓｅｃ］の間隔で供給される垂直同期信号に従い、長時間露光（図では長露光と記述）と、短時間露光（図では短露光と記述）とが行われる。例えば、長時間露光は、垂直同期信号に応じてＳＨ行によるシャッタ動作が行毎に行われ、次の垂直同期信号に応じてＲＤ行による読み出し動作が行毎に行われる。短時間露光は、当該垂直同期信号から、行毎に所定の長さの期間Ｅを経過した後にシャッタ動作が行われ、当該垂直同期信号の次の垂直同期信号に応じて読み出し動作が行われる。このように、長時間露光と短時間露光とが垂直同期信号毎に交互に繰り返して実行される。１フレームの画像は、(１／６０)×２＝１／３０［ｓｅｃ］毎に生成される。
　第１の実施形態の変形例に適用可能な別の動作として、短時間露光のためのラインメモリを例えば撮像素子１０内に設けることで、長時間露光と短時間露光との間の期間Ｅを省略することができる。図１０は、第１の実施形態の変形例に適用可能な別の動作を説明するための模式図である。このように、十分に長い時間で長時間露光を行い、長時間露光の直後に短時間露光を行う。この例では、長時間露光と短時間露光とを、２つの垂直同期信号を単位として繰り返して実行している。１フレームの画像は、図９の例と同様に、１／３０［ｓｅｃ］毎に生成される。
　このように、長時間露光で取得された画素信号による画像と、当該長時間露光の直後に実行された短時間露光で取得された画素信号による画像とを合成して、１フレームの画像を構成することで、動被写体のアーチファクトを、図９の例に対してさらに低減することが可能である。
（４－４．第１の実施形態に適用可能な単位画素の平面レイアウトおよび積層構造例）
　次に、第１の実施形態に適用可能な単位画素１００ｂの平面レイアウトおよび積層構造の例について説明する。図１１Ａは、第１の実施形態に適用可能な単位画素１００ｂの平面レイアウトの第１の例を示す模式図である。なお、図１１Ａは、上述した図５Ａの回路に対応する平面レイアウトの例を示している。
　図１１Ａに示されるように、例えば右下、左下、左上、右上、の順に、受光素子２０Ｓ、受光素子２０Ｌ1、受光素子２０Ｌ2、受光素子２０Ｌ3、が配置される。各受光素子２０Ｓ、２０Ｌ1、２０Ｌ2および２０Ｌ3に対して、それぞれの頂点が集まる位置に、各転送トランジスタ２１Ｓ、２１Ｌ1、２１Ｌ2および２１Ｌ3が配置される。また、浮遊拡散層ＦＤ１が、各転送トランジスタ２１Ｓ、２１Ｌ1、２１Ｌ2および２１Ｌ3に接して配置される。
　図１１Ａにおいて、単位画素１００ｂの右辺に、リセットトランジスタ３０と、変換効率切替トランジスタ３１とが配置され、下辺に、増幅トランジスタ３２と、選択トランジスタ３３とが配置される。また、蓄積トランジスタ３４が、単位画素１００ｂの、右辺と下辺とが接する位置に配置される。
　図１１Ｂは、第１の実施形態に適用可能な単位画素１００ｂの断面の第１の例を示す模式図である。図１１Ｂは、図１１ＡにおけるＡ－Ａ’断面の例を示している。
　図１１Ｂは、裏面照射型の画素構造を示しており、図の下部が光入射面となっている。半導体層５０の上面に配線層５１が設けられる。半導体層５０は、例えばｐ型のシリコン基板であって、受光素子２０Ｌ1および２０Ｌ3は、高濃度の不純物のイオン注入により形成されたｎ型の半導体によりなる。ｐ型の半導体領域は、隣接する受光素子２０Ｌ1および２０Ｌ3を分離する素子分離部として機能する。また、光入射面側から形成され、酸化膜あるいは金属材料が埋め込まれたトレンチ５４によっても、素子分離部が構成される。
　半導体層５０の光入射面側の面において、隣接する受光素子の間に設けられた酸化膜あるいは金属膜により、画素間分離部５２が構成される。光入射面側に、さらに、受光素子毎にカラーフィルタＣＦが設けられ、平滑化膜５３を介して受光素子毎にマイクロレンズＭＬが設けられる。
　半導体層５０において、配線層５１と接する面に、浮遊拡散層ＦＤ１が設けられる。配線層５１において、受光素子２０Ｌ1および２０Ｌ3それぞれに対応する転送トランジスタ２１Ｌ1および２１Ｌ3が設けられる。転送トランジスタ２１Ｌ1および２１Ｌ3が設けられる層の上面に、画素内容量ＥＣの下部電極５６が設けられる。
　画素内容量ＥＣの下部電極５６に対して、絶縁膜５７を介して画素内容量ＥＣの上部電極５８が設けられる。ここで、下部電極５６に突起を設け凹凸構造とすることで、画素内容量ＥＣをより大容量としている。画素内容量ＥＣの上部電極５８は、電圧ＥＣＶＤＤに接続される。
　図１２Ａは、第１の実施形態に適用可能な別の例による単位画素１００ｂ’の平面レイアウトの第２の例を示す模式図である。なお、図１２Ａは、上述した図５Ｃの回路に対応する平面レイアウトの例を示している。図１２Ａの例では、単位画素１００ｂ’は、各受光素子２０Ｌ1、受光素子２０Ｌ2および受光素子２０Ｌ3が接合されていると共に、各転送トランジスタ２１Ｌ1、２１Ｌ2および２１Ｌ3も、接合されて構成されている。なお、図１２Ａにおいて、リセットトランジスタ３０、変換効率切替トランジスタ３１、増幅トランジスタ３２、選択トランジスタ３３および蓄積トランジスタ３４の配置は、上述した図１１Ａの配置と同様であるので、ここでの説明を省略する。
　図１２Ｂは、第１の実施形態に適用可能な別の例による単位画素１００ｂ’の平面レイアウトの第３の例を示す模式図である。なお、図１２Ｂは、上述した図５Ｃの回路に対応する平面レイアウトの例を示している。図１２Ｂの例では、単位画素１００ｂ’は、各受光素子２０Ｌ1、受光素子２０Ｌ2および受光素子２０Ｌ3が接合されている。一方、各転送トランジスタ２１Ｌ1、２１Ｌ2および２１Ｌ3は、それぞれ独立して構成されている。
　図１２Ｃは、第１の実施形態に適用可能な別の例による単位画素１００ｂ’の断面の第２の例を示す模式図である。なお、図１２Ｃに示す断面図は、図１２Ａおよび図１２Ｂの平面レイアウトに共通であって、図１２Ｃは、図１２Ａおよび図１２ＢにおけるＡ－Ａ’断面の例を示している。図１２Ｃに示されるように、単位画素１００ｂ’は、受光素子２０Ｌ1と受光素子２０Ｌ3とが、トレンチ５４の底部と、配線層５１との間で接合されて構成される。その他の部分は、上述した図１１Ｂと同様であるので、ここでの説明を省略する。
［５．本開示の第２の実施形態］
　次に、本開示の第２の実施形態について説明する。第２の実施形態は、図５Ａを用いて説明した構成に対して、低感度の受光素子２０Ｓで生成された光電荷を、高感度の受光素子２０Ｌ１～２１Ｌ３で生成された光電荷とマージせずに、画素内容量ＥＣに直接的に転送可能な経路を設けた例である。
（５－１．第２の実施形態に係る構成例）
　図１３は、第２の実施形態に係る単位画素の回路構成の例を示す模式図である。以下、図５Ａの構成と異なる部分に注目して説明を行う。図１３において、単位画素１００ｃは、図５Ａの単位画素１００ｂに対してＯＦＧトランジスタ３５（第５のトランジスタ）が追加して設けられる。ＯＦＧトランジスタ３５は、ｎ型のデプレッション型ＭＯＳトランジスタである。ＯＦＧトランジスタ３５は、ドレインが浮遊拡散層ＦＤ３に接続され、ソースが低感度の受光素子２０Ｓのカソードと転送トランジスタ２１Ｓのソースとを接続する接続点に接続される。駆動信号ＯＦＧは、ＳＨ行およびＲＤ行の何れの動作においても、常時ロー状態とされる。
　図１３に示される構成によれば、単位画素１００ｃは、受光素子２０Ｓにおいて溢れた光電荷がＯＦＧトランジスタ３５および浮遊拡散層ＦＤ３を介して画素内容量ＥＣに転送される。ＯＦＧトランジスタ３５は、デプレッション型ＭＯＳトランジスタであるため、駆動信号ＯＦＧがロー状態であっても、受光素子２０Ｓで溢れた光電荷の画素内容量ＥＣへの転送が行われる。図５Ａの構成に対して構成が複雑になる一方で、駆動制御が容易となる。
　なお、図１３において、受光素子２０Ｌ1～２０Ｌ3の各カソード同士が接続され、各受光素子２０Ｌ1～２０Ｌ3の光電荷がマージされて転送される構成となっている。この、受光素子２０Ｌ1～２０Ｌ3の各カソード同士の接続は、省略することができる。
（５－２．第２の実施形態に係る画素の駆動方法）
　図１４は、第２の実施形態に係る単位画素１００ｃを駆動するための各駆動信号を示すシーケンス図である。図１４における各部の意味は、上述した図７の各部と同様であるので、ここでの説明を省略する。
　図１４に示すシーケンスは、上述した図７のシーケンスに対して、ＲＤ行の動作における時点ｔ0の直後の時点ｔ10において駆動信号ＲＳＴが短時間、ハイ状態となる点が異なっている。また、ＯＦＧトランジスタ３５は、デプレッション型であるため、ゲートに入力される駆動信号ＯＦＧがロー状態であり非導通状態であっても、ドレイン－ソース間を電荷が通過可能である。
　また、図１５Ａ、図１５Ｂおよび図１５Ｃは、それぞれ、第２の実施形態に係る、高感度の受光素子２０Ｌ1～２０Ｌ3、低感度の受光素子２０Ｓ、および、画素内容量ＥＣの動作に関する各部のポテンシャルの遷移の例を示す模式図である。図１５Ａ～図１５Ｃにおける各部の意味は、上述した図１５Ａ～図１５Ｃの各部と同様であるので、ここでの説明を省略する。
（ＳＨ行における動作）
　先ず、ＳＨ行における動作について説明する。ＳＨ行において、時点ｔ6の直後の時点ｔshにおいて、駆動信号ＴＧＬおよびＴＧＳがハイ状態とされる。これにより、転送トランジスタ２１Ｓおよび２１Ｌ1～２１Ｌ3が導通状態となり、受光素子２０Ｓおよび２０Ｌ1～２０Ｌ3がリセットされる。
　また、時点ｔshにおいて駆動信号ＥＣＧがハイ状態とされ、蓄積トランジスタ３４が導通状態となり、画素内容量ＥＣがリセットされる。
　時点ｔshにおける各部のポテンシャル例を、図１５Ａのセクション（ａ）、図１５Ｂのセクション（ａ）および図１５Ｃのセクション（ａ）にそれぞれ示す。図１５Ａのセクション（ａ）に示すように、転送トランジスタ２１Ｌ1～２１Ｌ3、変換効率切替トランジスタ３１およびリセットトランジスタ３０がそれぞれ導通状態とされ、ＳＰ１の電荷が電源電圧ＶＤＤにより吸い出される。
　駆動信号ＴＧＳおよびＴＧＬは、短時間でロー状態とされ、転送トランジスタ２１Ｓおよび２１Ｌ1～２１Ｌ3が非導通状態とされる。この駆動信号ＴＧＳおよびＴＧＬのハイ／ロー状態遷移がシャッタ動作とされ、受光素子２０Ｓおよび受光素子２０Ｌ1～２０Ｌ3において露光が開始される。露光が開始され、動作がＲＤ行に移行するまでの間の期間が、露光期間とされる。
　駆動信号ＲＳＴが時点ｔ7でロー状態とされ、リセットトランジスタ３０が非導通状態となる。また、時点ｔ8の直前のタイミングで、駆動信号ＦＤＧおよびＥＣＧがロー状態とされ、変換効率切替トランジスタ３１と、蓄積トランジスタ３４とが非導通状態とされる。
　露光期間における各部のポテンシャル例を、図１５Ａ、図１５Ｂおよび図１５Ｃそれぞれのセクション（ｂ）に示す。ここでは、図１４の時点ｔshでハイ状態となった駆動信号ＴＧＬおよびＴＧＳがロー状態となってから、駆動信号ＲＳＴがロー状態になる時点ｔ7までの期間について示している。
　図１５Ａおよび図１５Ｂのセクション（ｂ）に示すように、ＳＰ１およびＳＰ２には、それぞれ露光による受光で受光素子２０Ｌ1～２０Ｌ3および２０Ｓで生成された光電荷が蓄積される。受光素子２０Ｌ1～２０Ｌ3から溢れた光電荷は、図１５Ｃのセクション（ｂ）に示すように、ＯＦＧトランジスタ３５を介して浮遊拡散層ＦＤ３および画素内容量ＥＣに転送される。また、受光素子２０Ｌ1～２０Ｌ3から溢れた光電荷は、図１５Ａのセクション（ｂ）に示すように、転送トランジスタ２１Ｌ1～２１Ｌ3を介して、浮遊拡散層ＦＤ１にも転送される。さらに、駆動信号ＲＳＴがハイ状態とされリセットトランジスタ３０が導通状態となっているため、浮遊拡散層ＦＤ１およびＦＤ２において露光の影響で発生した電荷は、リセットトランジスタ３０を介して電源電圧ＶＤＤに吸い出される。
（ＲＤ行における動作）
　次に、ＲＤ行における動作について説明する。ＲＤ行において、時点ｔ0の直後の時点ｔ10で駆動信号ＳＥＬ、ＦＤＧおよびＲＳＴがハイ状態とされ、選択トランジスタ３３、変換効率切替トランジスタ３１およびリセットトランジスタ３０が導通状態となる。駆動信号ＲＳＴは、短時間でロー状態とされ、リセットトランジスタ３０が非導通状態となる。
　駆動信号ＳＥＬのハイ状態は、時点ｔ7の直前まで維持される。駆動信号ＥＣＧ、ＴＧＬおよびＴＧＳは、時点ｔ0～ｔ1の期間は、ロー状態とされ、蓄積トランジスタ３４、転送トランジスタ２１Ｌ1～２１Ｌ3および２１Ｓがそれぞれ非導通状態となる。
　時点ｔ10で駆動信号ＳＥＬ、ＦＤＧおよびＲＳＴがハイ状態とされ、その直後に駆動信号ＲＳＴがロー状態とされてから、時点ｔ1までの期間における各部のポテンシャル例を、図１５Ａのセクション（ｃ）に示す。ＳＰ１の状態は変化が無く、光電荷の蓄積が維持される。駆動信号ＦＤＧにより変換効率切替トランジスタ３１が導通状態となり、浮遊拡散層ＦＤ１およびＦＤ２が結合される。時点ｔ10で駆動信号ＲＳＴがハイ状態とされ、リセットトランジスタ３０が一旦導通状態となっているため、結合された浮遊拡散層ＦＤ１およびＦＤ２に蓄積された、リークにより発生する電荷は、電源電圧ＶＤＤに吸い出される。これにより、結合された浮遊拡散層ＦＤ１およびＦＤ２には、初期状態における電荷のみが存在する状態となる。駆動信号ＳＥＬがハイ状態となっているので、結合された浮遊拡散層ＦＤ１およびＦＤ２内に存在する電荷が電圧に変換され、低変換効率領域におけるノイズレベルＮ２として選択トランジスタ３３を介して垂直信号線ＶＳＬに供給される。
　時点ｔ1で駆動信号ＦＤＧがロー状態とされ、変換効率切替トランジスタ３１が非導通状態となり、浮遊拡散層ＦＤ１およびＦＤ２が分割される。
　時点ｔ1から駆動信号ＴＧＬがハイ状態とされる直前までの期間における各部のポテンシャル例を、図１５Ａのセクション（ｄ）に示す。ＳＰ１の状態は変化が無く、光電荷の蓄積が維持される。駆動信号ＦＤＧがロー状態とされ駆動信号ＳＥＬがハイ状態となっているので、浮遊拡散層ＦＤ１内に存在する電荷が電圧に変換され、ノイズレベルＮ１として選択トランジスタ３３を介して垂直信号線ＶＳＬに供給される。ここで、時点ｔ10で駆動信号ＲＳＴがハイ状態とされ、リセットトランジスタ３０が導通状態になり、浮遊拡散層ＦＤ１およびＦＤ２から電荷が吸い出されているため、ノイズレベルＮ１は、第１の実施形態におけるノイズレベルＮ１に対して低いレベルとなる。
　時点ｔ2の直前から時点ｔ2までの期間において、駆動信号ＴＧＬがハイ状態とされ、転送トランジスタ２１Ｌ1～２１Ｌ3が導通状態となり、露光により受光素子２０Ｌ1～２０Ｌ3に蓄積された光電荷が浮遊拡散層ＦＤ１に転送される。駆動信号ＳＥＬがハイ状態となっているので、浮遊拡散層ＦＤ１に蓄積される光電荷が電圧に変換され、高変換効率領域における信号レベルＳ１として、選択トランジスタ３３を介して垂直信号線ＶＳＬに供給される。
　時点ｔ2から時点ｔ3の期間における各部のポテンシャル例を図１５Ａのセクション（ｅ）に示す。浮遊拡散層ＦＤ１には、転送トランジスタ２１Ｌ1～２１Ｌ3が導通状態となったことで受光素子２０Ｌ1～２０Ｌ3から転送された光電荷が蓄積される。
　時点ｔ3で駆動信号ＦＤＧがハイ状態とされ変換効率切替トランジスタ３１が導通状態となり、浮遊拡散層ＦＤ１およびＦＤ２が結合される。また、時点ｔ3から短期間、駆動信号ＴＧＬがハイ状態とされ、転送トランジスタ２１Ｌ1～２１Ｌ3が導通状態となる。これにより、受光素子２０Ｌ1～２０Ｌ3に蓄積される全ての光電荷が、結合された浮遊拡散層ＦＤ１およびＦＤ２に転送される。駆動信号ＳＥＬがハイ状態となっているので、結合された浮遊拡散層ＦＤ１およびＦＤ２に蓄積される光電荷が電圧に変換され、低変換効率領域における信号レベルＳ２として、選択トランジスタ３３を介して垂直信号線ＶＳＬに供給される。
　なお、このとき、結合された浮遊拡散層ＦＤ１およびＦＤ２に蓄積される光電荷は、所定時間後、例えば時点ｔ4までに、当該浮遊拡散層ＦＤ１およびＦＤ２から全て掃き出されるものとする。
　時点ｔ3の駆動信号ＴＧＬがロー状態とされてから時点ｔ4までの各部のポテンシャル例を図１５Ａのセクション（ｆ）に示す。セクション（ｅ）においてＳＰ１に蓄積された光電荷が結合された浮遊拡散層ＦＤ１およびＦＤ２に転送された様子が示されている。
　時点ｔ4から時点ｔ5の直前で駆動信号ＴＧＳがハイ状態とされる直前までの各部のポテンシャル例を図１５Ｂのセクション（ｃ）に示す。ＳＰ２に蓄積される光電荷は維持され、結合された浮遊拡散層ＦＤ１およびＦＤ２に蓄積される電荷が電圧に変換され、ノイズレベルＮ３として、選択トランジスタ３３を介して垂直信号線ＶＳＬに供給される。ここで、時点ｔ10で駆動信号ＲＳＴがハイ状態とされ、リセットトランジスタ３０が導通状態になり、浮遊拡散層ＦＤ１およびＦＤ２から電荷が吸い出されているため、ノイズレベルＮ３は、第１の実施形態におけるノイズレベルＮ３に対して低いレベルとなる。
　駆動信号ＴＧＳは、時点ｔ5の直前でハイ状態とされ、時点ｔ5でロー状態とされる。時点ｔ5から時点ｔ6までの各部のポテンシャル例を図１５Ｂのセクション（ｄ）に示す。受光素子２０Ｓに蓄積された光電荷が結合された浮遊拡散層ＦＤ１およびＦＤ２に転送され蓄積される。駆動信号ＳＥＬがハイ状態となっているので、結合された浮遊拡散層ＦＤ１およびＦＤ２に蓄積される光電荷が電圧に変換され、低感度の受光素子２０Ｓによる信号レベルＳ３として、選択トランジスタ３３を介して垂直信号線ＶＳＬに供給される。
　時点ｔ6の直後に、駆動信号ＥＣＧがハイ状態とされ、蓄積トランジスタ３４が導通状態となる。また、時点ｔ7の所定時間前に駆動信号ＳＥＬがロー状態とされ、選択トランジスタ３３が非導通状態となる。さらに、時点ｔ7の直前（駆動信号ＳＥＬがロー状態となった後）に、駆動信号ＲＳＴがハイ状態とされ、リセットトランジスタ３０が導通状態となる。
　時点ｔ6から時点ｔ7までの期間内の、駆動信号ＥＣＧがハイ状態とされてから、駆動信号ＳＥＬがロー状態とされるまでの期間の各部のポテンシャル例を図１５Ｃのセクション（ｃ）に示す。浮遊拡散層ＦＤ３および画素内容量ＥＣに蓄積された光電荷が蓄積トランジスタ３４を介して、結合された浮遊拡散層ＦＤ１およびＦＤ２に転送される。なお、図１５Ｃのセクション（ｃ）および後述するセクション（ｄ）では、浮遊拡散層ＦＤ１が省略されている。駆動信号ＳＥＬがハイ状態となっているので、結合された浮遊拡散層ＦＤ１およびＦＤ２に蓄積される光電荷が電圧に変換され、浮遊拡散層ＦＤ３および画素内容量ＥＣによる信号レベルＳ４として、選択トランジスタ３３を介して垂直信号線ＶＳＬに供給される。
　ここで、図１５Ａのセクション（ｂ）および図１５Ｃのセクション（ｂ）で説明したように、画素内容量ＥＣには、露光時に受光素子２０Ｌ1～２０Ｌ3から溢れた光電荷が既に蓄積されている。そのため、ここでの信号レベルＳ４は、第１の実施形態における信号レベルＳ４に対して高いレベルとなる。
　駆動信号ＲＳＴが時点ｔ7の直前にハイ状態とされ、時点ｔ7でロー状態とされる。これにより、リセットトランジスタ３０が時点ｔ7の直前において導通状態とされ、結合された浮遊拡散層ＦＤ１およびＦＤ２に蓄積される電荷が電源電圧ＶＤＤにより吸い出される。時点ｔ7から時点ｔ8の期間内の、駆動信号ＳＥＬがハイ状態となっている期間の各部のポテンシャル例を図１５Ｃのセクション（ｄ）に示す。駆動信号ＳＥＬがハイ状態となっているので、浮遊拡散層ＦＤ３および画素内容量ＥＣ、ならびに、結合された浮遊拡散層ＦＤ１およびＦＤ２に蓄積される電荷が電圧に変換され、画素内容量ＥＣによるノイズレベルＮ４として、選択トランジスタ３３を介して垂直信号線ＶＳＬに供給される。
　以上のＲＤ行の動作の後、再びＳＨ行の動作に移行される。
［６．効果］
　次に、本開示の各実施形態による効果について説明する。上述した第１の実施形態およびその変形例、ならびに、第２の実施形態では、単位画素１００ｂまたは単位画素１００ｃ内に、画素内容量ＥＣを設けると共に、光に対して高感度の受光素子２０Ｌ1～２０Ｌ3と、光に対して低感度の受光素子２０Ｓと、を設ける。これにより、図６にディップＥで示されるように、受光素子２０Ｌ1～２０Ｌ3のＳＮＲ特性と、受光素子２０ＳのＳＮＲ特性との継部におけるＳＮＲの低下が抑制される。また、図６にディップＦで示されるように、受光素子２０ＳのＳＮＲ特性と画素内容量ＥＣのＳＮＲ特性との継部においても、ＳＮＲの低下が抑制される。したがって、画像の中間階調における画質劣化を抑制することができ、より大きなダイナミックレンジを実現できる。
　また、第２の実施形態では、低感度の受光素子２０Ｓから溢れた光電荷を画素内容量ＥＣに直接的に転送する経路を設けているため、第１の実施形態と比較して制御が容易である。
　また、本開示の各実施形態は、車載向けのイメージセンサに用いて好適である。近年では、車載向けのイメージセンサにおいて、ＬＥＤ(Light　Emitting　Diode)光源のような点滅する被写体を、その点滅のタイミングによっては撮像できない、「ＬＥＤフリッカ」と呼ばれる現象が発生する点が注目されている。
　このＬＥＤフリッカは、既存のイメージセンサによる、ダイナミックレンジが狭く、被写体毎に露光時間を調整する必要があるために生じる不具合である。既存のイメージセンサにおいては、様々な照度の被写体に対応するため、低照度の被写体に対しては露光時間を長く、高照度の被写体に対しては露光時間を短くしている。こうすることで、狭いダイナミックレンジでも様々な被写体に対応可能となる。
　一方で、露光時間に関わらず読み出し速度が一定であるため、読み出し時間よりも短い単位で露光時間を設定する場合、露光時間以外にフォトダイオードなどの受光素子に入射した光は、光電変換により電荷に変換されるが、電荷電圧変換して読み出されること無く破棄される。したがって、無効期間（露光時間以外）におけるＬＥＤ光源の点滅を撮像することができない。これがＬＥＤフリッカと呼ばれる現象である。近年では、信号機や車両のヘッドライトなどのＬＥＤ光源化が進んでおり、ドライブレコーダなどでＬＥＤフリッカによりこれらを撮像することができないと、問題となる可能性が高い。
　ＬＥＤフリッカに対応するためには、撮像のダイナミックレンジを拡大する必要がある。すなわち、露光時間を、例えばＬＥＤ光源の点滅の周期より長い時間に設定することで、点滅するＬＥＤ光源を撮像することができる。一方で、露光時間を長く取ると、高照度の被写体を撮像した場合に受光素子が飽和し、所謂「白飛び」などが発生してしまうおそれがある。これに対して、受光素子による受光感度を低くすることで、高照度の被写体に対する白飛びは回避できるが、低照度の被写体すなわち暗い場面の撮像が困難となる。
　ダイナミックレンジ拡大技術は、従来から様々に知られている。例えば、特許第４９７３１１５号公報などに開示される時分割による感度比を利用する方法、特許第３０７１８９１号公報などに開示される空間分割による感度比を利用する方法などが知られている。これら時分割や空間分割を利用した方法では、その分割数を増やすことで、人の目と同じと言われる１２０［ｄＢ］以上にダイナミックレンジを拡大することが可能である。その反面、それぞれ動被写体のアーチファクトや解像度の低下が避けられない。また、単純な時分割では、必ずしもＬＥＤフリッカ対応にならない。
　一方、特許第４３１７１１５号公報に開示されるように、画素内に容量を設けて取扱い電荷量を直接的に増やす方法が存在する。また、米国特許出願公開第２０１８／０２４１９５５号明細書に開示されるように、画素内に容量を設ける方法と、空間分割による感度比を利用する方法とを組み合わせる方法も提案されている。
　米国特許出願公開第２０１８／０２４１９５５号明細書に開示されるような、空間分割による感度比を利用する方法と、画素内に容量を設けて取扱い電荷量を直接的に増やす方法とを組み合わせた方法は、ＬＥＤフリッカに対応しつつダイナミックレンジを拡大するために好適である。しかしながら、サイズの大きなフォトダイオードとサイズの小さなフォトダイオードとをそれぞれ作り込む必要があるため、製造の工程数が多くなる。また、画素を微細化する場合は、そもそも大小のフォトダイオードを作り込むことが技術的・コスト的に困難である。
　そのため、画素の微細化においては、特許第４３１７１１５号公報に開示される技術をベースに、ＤＲＡＭ(Dynamic　Random　Access　Memory)の製造プロセスを用いて画素内容量の取扱い電荷量を極端に増やす方法が検討されている。一方で、容量を増やしすぎると変換効率が低下するために、図４を用いて説明したように、ＳＮＲ特性の継部においてＳＮＲが大きく低下し、中間諧調における画質が劣化する。
　これに対して、本開示の各実施形態は、上述したように、単位画素１００ｂまたは単位画素１００ｃ内に、画素内容量ＥＣを設けると共に、光に対して高感度の受光素子２０Ｌ1～２０Ｌ3と、光に対して低感度の受光素子２０Ｓと、を設けている。これにより、図６にディップＥおよびＦでそれぞれ示されるように、受光素子２０Ｌ1～２０Ｌ3のＳＮＲ特性と、受光素子２０ＳのＳＮＲ特性との継部、および、受光素子２０ＳのＳＮＲ特性と画素内容量ＥＣのＳＮＲ特性との継部において、それぞれＳＮＲの低下が抑制される。したがって、画像の中間階調における画質劣化を抑制することができ、より広いダイナミックレンジを実現でき、ＬＥＤフリッカに対応することが可能となる。
　なお、上述では、単位画素に対して４つの受光素子を設け、そのうち１つの受光素子を低感度、他の３つの受光素子を高感度としているが、これはこの例に限定されない。例えば、単位画素に設ける受光素子の数は、４つに限られず、３つでも良いし、５以上であっても良い。また、単位画素に設けられる複数の受光素子における低感度の受光素子は、１つに限定されず、２以上であっても良い。すなわち、単位画素内に、それぞれ複数の受光素子を含む２つの受光部を設け、２つのうち一方の受光部を低感度、他方の受光部を高感度とすることができる。
　また、上述では、単位画素に含まれる複数の受光素子のサイズが略同一であると説明したが、これはこの例に限定されない。すなわち、単位画素に含まれる複数の受光素子のサイズは、それぞれ異なっていても良い。
［７．本開示の第３の実施形態］
（７－１．本開示の技術の適用例）
　次に、第３の実施形態として、本開示に係る、第１の実施形態およびその変形例、ならびに、第２の実施形態に係る撮像素子の適用例について説明する。図１６は、上述の第１の実施形態およびその各変形例、ならびに、第２の実施形態に係る撮像素子を使用する使用例を示す図である。
　上述した撮像素子１０は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置。
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置。
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、ＴＶや、冷蔵庫、エアーコンディショナ等の家電に供される装置。
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置。
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置。
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置。
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置。
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置。
（７－２．移動体への適用例）
　次に、本開示に係る技術のさらなる適用例について説明する。本開示に係る技術は、さらに、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボットといった各種の移動体に搭載される装置に対して適用されてもよい。
　図１７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１７に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、および統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、および車載ネットワークＩ／Ｆ（インタフェース）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、および、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット１２０３０は、例えば、受信した画像に対して画像処理を施し、画像処理の結果に基づき物体検出処理や距離検出処理を行う。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced　Driver　Assistance　System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声および画像のうちの少なくとも一方の出力信号を送信する。図１７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２およびインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイおよびヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１８は、撮像部１２０３１の設置位置の例を示す図である。図１８では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４および１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４および１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドアおよび車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１および車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１および１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１８には、撮像部１２１０１～１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２および１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２および１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１～１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１～１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１～１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１～１２１０４から得られた距離情報を基に、撮像範囲１２１１１～１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１～１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１～１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１～１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１～１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１～１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、上述した上述の第１の実施形態およびその各変形例、ならびに、第２の実施形態を適用可能な撮像素子１０を用いた撮像装置１を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、撮像素子１０における露光時間を長く取ることができ、ＬＥＤフリッカに対応可能となると共に、画像の中間階調のノイズが抑制され、より高画質の撮像画像を得ることができる。これにより、運転者は、より安全に運転を行うことができる。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術は以下のような構成も取ることができる。
（１）
　それぞれ受光した光に応じて光電変換により光電荷を生成して蓄積する第１の受光素子および第２の受光素子と、
　露光期間中に前記第１の受光素子および前記第２の受光素子から溢れた前記光電荷を蓄積する画素内容量と、
を含む画素、
を備え、
　前記第２の受光素子は、前記第１の受光素子より前記光に対する感度が低い、
撮像素子。
（２）
　前記画素は、
　前記第１の受光素子は前記第２の受光素子とサイズが略等しい第３の受光素子を１以上含む、
前記（１）に記載の撮像素子。
（３）
　前記画素は、
　前記第１の受光素子に蓄積された光電荷の読み出しと、前記第２の受光素子に蓄積された光電子の読み出しと、が独立して制御される、
前記（２）に記載の撮像素子。
（４）
　前記画素は、
　前記第３の受光素子を２以上含む前記第１の受光素子と、
　前記第３の受光素子より少ない数の前記第２の受光素子と、
を含む、
前記（３）に記載の撮像素子。
（５）
　前記第２の受光素子は、受光面に減光フィルタが設けられる、
前記（２）乃至（４）の何れかに記載の撮像素子。
（６）
　前記画素は、
　光電荷を電圧に変換する浮遊拡散層と、
　前記第１の受光素子に蓄積された光電荷を前記浮遊拡散層に転送する第１のトランジスタと、
　前記第２の受光素子に蓄積された前記光電荷を前記浮遊拡散層に転送する第２のトランジスタと、
　前記浮遊拡散層と前記画素内容量とを結合および分割する第３のトランジスタと、
　前記浮遊拡散層を分割および結合する第４のトランジスタと、
をさらに含む、
前記（２）乃至（５）の何れかに記載の撮像素子。
（７）
　前記画素は、
　前記第２の受光素子に蓄積された光電荷を前記画素内容量に転送する第５のトランジスタをさらに含む、
前記（６）に記載の撮像素子。
（８）
　前記第３のトランジスタおよび前記第４のトランジスタは、デプレッション型トランジスタである、
前記（６）または（７）に記載の撮像素子。
（９）
　前記画素は、
　前記第１の受光素子に対して１つの前記第１のトランジスタが設けられる、
前記（６）乃至（８）の何れかに記載の撮像素子。
（１０）
　前記画素は、
　前記第３の受光素子に対して１対１で前記第１のトランジスタが設けられる、
前記（６）乃至（９）の何れかに記載の撮像素子。
（１１）
　　それぞれ受光した光に応じて光電変換により光電荷を生成して蓄積する第１の受光素子および第２の受光素子と、
　　露光期間中に前記第１の受光素子および前記第２の受光素子から溢れた前記光電荷を蓄積する画素内容量と、
を含む画素と、
　前記画素を駆動する駆動部と、
　前記第１の受光素子および前記第２の受光素子に蓄積された光電荷に基づき前記画素から出力される画素信号を記録する記録部と、
を備え、
　前記第２の受光素子は、前記第１の受光素子より前記光に対する感度が低い、
撮像装置。
１０　撮像素子
１１　画素アレイ部
１２　垂直駆動回路
２０1，２０2，２０3，２０4，２０Ｓ，２０Ｌ1，２０Ｌ2，２０Ｌ3　受光素子
２１1，２１2，２１3，２１4，２１S，２１Ｌ1，２１Ｌ2，２１Ｌ3　転送トランジスタ
３０　リセットトランジスタ
３１　変換効率切替トランジスタ
３２　増幅トランジスタ
３３　選択トランジスタ
３４　蓄積トランジスタ
３５　ＯＦＧトランジスタ
１００，１００ａ，１００ｂ，１００ｃ　単位画素
２００，２１０　ＳＮＲ曲線

Claims (11)

  1. 　それぞれ受光した光に応じて光電変換により光電荷を生成して蓄積する第１の受光素子および第２の受光素子と、
    　露光期間中に前記第１の受光素子および前記第２の受光素子から溢れた前記光電荷を蓄積する画素内容量と、
    を含む画素、
    を備え、
    　前記第２の受光素子は、前記第１の受光素子より前記光に対する感度が低い、
    撮像素子。
  2. 　前記画素は、
    　前記第１の受光素子は前記第２の受光素子とサイズが略等しい第３の受光素子を１以上含む、
    請求項１に記載の撮像素子。
  3. 　前記画素は、
    　前記第１の受光素子に蓄積された光電荷の読み出しと、前記第２の受光素子に蓄積された光電子の読み出しと、が独立して制御される、
    請求項２に記載の撮像素子。
  4. 　前記画素は、
    　前記第３の受光素子を２以上含む前記第１の受光素子と、
    　前記第３の受光素子より少ない数の前記第２の受光素子と、
    を含む、
    請求項３に記載の撮像素子。
  5. 　前記第２の受光素子は、受光面に減光フィルタが設けられる、
    請求項１に記載の撮像素子。
  6. 　前記画素は、
    　光電荷を電圧に変換する浮遊拡散層と、
    　前記第１の受光素子に蓄積された光電荷を前記浮遊拡散層に転送する第１のトランジスタと、
    　前記第２の受光素子に蓄積された前記光電荷を前記浮遊拡散層に転送する第２のトランジスタと、
    　前記浮遊拡散層のポテンシャルと前記画素内容量のポテンシャルとを結合および分割する第３のトランジスタと、
    　前記浮遊拡散層を分割および結合する第４のトランジスタと、
    をさらに含む、
    請求項２に記載の撮像素子。
  7. 　前記画素は、
    　前記第２の受光素子に蓄積された光電荷を前記画素内容量に転送する第５のトランジスタをさらに含む、
    請求項６に記載の撮像素子。
  8. 　前記第３のトランジスタおよび前記第４のトランジスタは、デプレッション型トランジスタである、
    請求項６に記載の撮像素子。
  9. 　前記画素は、
    　前記第１の受光素子に対して１つの前記第１のトランジスタが設けられる、
    請求項６に記載の撮像素子。
  10. 　前記画素は、
    　前記第３の受光素子に対して１対１で前記第１のトランジスタが設けられる、
    請求項６に記載の撮像素子。
  11. 　　それぞれ受光した光に応じて光電変換により光電荷を生成して蓄積する第１の受光素子および第２の受光素子と、
    　　露光期間中に前記第１の受光素子および前記第２の受光素子から溢れた前記光電荷を蓄積する画素内容量と、
    を含む画素と、
    　前記画素を駆動する駆動部と、
    　前記第１の受光素子および前記第２の受光素子に蓄積された光電荷に基づき前記画素から出力される画素信号を記録する記録部と、
    を備え、
    　前記第２の受光素子は、前記第１の受光素子より前記光に対する感度が低い、
    撮像装置。
PCT/JP2022/004399 2021-03-25 2022-02-04 撮像素子および撮像装置 Ceased WO2022201898A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023508742A JPWO2022201898A1 (ja) 2021-03-25 2022-02-04
US18/550,720 US12556841B2 (en) 2021-03-25 2022-02-04 Imaging sensor and imaging device
CN202280013708.3A CN116830595A (zh) 2021-03-25 2022-02-04 成像元件和成像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021052123 2021-03-25
JP2021-052123 2021-03-25

Publications (1)

Publication Number Publication Date
WO2022201898A1 true WO2022201898A1 (ja) 2022-09-29

Family

ID=83396866

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/004399 Ceased WO2022201898A1 (ja) 2021-03-25 2022-02-04 撮像素子および撮像装置

Country Status (4)

Country Link
US (1) US12556841B2 (ja)
JP (1) JPWO2022201898A1 (ja)
CN (1) CN116830595A (ja)
WO (1) WO2022201898A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221261A1 (ja) * 2017-06-02 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
JP2020021987A (ja) * 2018-07-24 2020-02-06 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4317115B2 (ja) 2004-04-12 2009-08-19 国立大学法人東北大学 固体撮像装置、光センサおよび固体撮像装置の動作方法
JP5274166B2 (ja) * 2008-09-10 2013-08-28 キヤノン株式会社 光電変換装置及び撮像システム
JPWO2017085848A1 (ja) * 2015-11-19 2018-09-06 オリンパス株式会社 固体撮像装置および撮像装置
US11330203B2 (en) * 2018-07-24 2022-05-10 Sony Semiconductor Solutions Corporation Imaging device and electronic device
KR102709670B1 (ko) * 2019-08-08 2024-09-26 에스케이하이닉스 주식회사 이미지 센서
KR102823755B1 (ko) * 2020-08-13 2025-06-23 에스케이하이닉스 주식회사 이미지 센싱 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221261A1 (ja) * 2017-06-02 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
JP2020021987A (ja) * 2018-07-24 2020-02-06 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器

Also Published As

Publication number Publication date
US12556841B2 (en) 2026-02-17
JPWO2022201898A1 (ja) 2022-09-29
US20240155267A1 (en) 2024-05-09
CN116830595A (zh) 2023-09-29

Similar Documents

Publication Publication Date Title
KR102560795B1 (ko) 촬상 장치, 및 전자 기기
US11336860B2 (en) Solid-state image capturing device, method of driving solid-state image capturing device, and electronic apparatus
JP7391041B2 (ja) 固体撮像装置及び電子機器
US11438533B2 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
JP2019080305A (ja) 固体撮像素子、固体撮像素子の駆動方法および電子機器
US12490529B2 (en) Solid-state imaging device and electronic apparatus having a storage capacitor with a thin insulating film
CN111863844B (zh) 成像装置和电子设备
US20250203232A1 (en) Solid-state imaging device and electronic device
US20250006751A1 (en) Imaging device and electronic apparatus
US11438534B2 (en) Solid-state imaging device and electronic apparatus
WO2020183809A1 (ja) 固体撮像装置、電子機器、および、固体撮像装置の制御方法
WO2022244328A1 (ja) 固体撮像装置および電子機器
WO2019078110A1 (ja) 固体撮像素子、固体撮像素子の駆動方法および電子機器
CN114008783B (zh) 摄像装置
WO2022201802A1 (ja) 固体撮像装置および電子機器
WO2022201898A1 (ja) 撮像素子および撮像装置
US20250063254A1 (en) Imaging element and electronic apparatus
JP2020115516A (ja) 撮像装置
TW202431859A (zh) 固態攝像裝置
WO2026094419A1 (ja) 撮像装置
TW202329677A (zh) 攝像裝置
WO2026004392A1 (ja) 固体撮像素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22774699

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280013708.3

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2023508742

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 18550720

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22774699

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 18550720

Country of ref document: US