WO2022158156A1 - 信号処理回路および分配回路 - Google Patents

信号処理回路および分配回路 Download PDF

Info

Publication number
WO2022158156A1
WO2022158156A1 PCT/JP2021/045252 JP2021045252W WO2022158156A1 WO 2022158156 A1 WO2022158156 A1 WO 2022158156A1 JP 2021045252 W JP2021045252 W JP 2021045252W WO 2022158156 A1 WO2022158156 A1 WO 2022158156A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
distribution circuit
signal
output
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/045252
Other languages
English (en)
French (fr)
Inventor
知倫 村上
英一 佐野
崇裕 安藤
宜弘 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US18/261,442 priority Critical patent/US20240072406A1/en
Priority to JP2022577023A priority patent/JP7781082B2/ja
Publication of WO2022158156A1 publication Critical patent/WO2022158156A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations

Definitions

  • the present technology relates to a signal processing circuit and a distribution circuit applied to a distribution circuit or a combining circuit that distributes or combines high-frequency signals.
  • tuners that support 4K8K satellite broadcasting are beginning to spread.
  • the input signal is first amplified by an LNA (Low Noise Amplifier), then distributed using a distribution circuit, and A common configuration is to input the signal to a tuner with an (Integrated Circuit) configuration.
  • a video signal is output from the tuner.
  • LNA Low Noise Amplifier
  • a tuner IC compatible with advanced BS (Broadcasting Satellite) capable of receiving 4K8K satellite broadcasting a tuner capable of receiving both the conventional satellite broadcasting band (1032MHz-2053MHz) and the newly added band (2224MHz-3224MHz) with a single terminal.
  • ICs are being put to practical use.
  • Patent Literature 1 describes a Wilkinson distribution circuit configured by a lumped constant circuit. This distribution circuit distributes an input signal to three output terminals. As a result, distribution power difference, frequency characteristic difference, and phase characteristic difference are prevented from occurring.
  • Patent Document 2 describes a distribution circuit that secures reflection characteristics in a wide band by cascade-connecting a plurality of stages of Wilkinson type distribution circuits that are configured by lumped constant circuits.
  • JP-A-2-170625 Japanese Patent Application Laid-Open No. 2020-136806
  • Patent Document 1 has a problem that the isolation characteristics of the output port cannot be realized in a wide band (1032 MHz-3224 MHz), especially on the low frequency side. Furthermore, in the configuration in which two stages of distribution circuits are connected in cascade, as in Patent Document 2, it is not possible to achieve the required output port isolation characteristics on the low frequency side, as in Patent Document 1. Further, it is considered that the isolation characteristics can be improved by further increasing the number of stages.
  • the purpose of this technology is to provide a low-cost signal processing circuit and distribution circuit that achieves both pass characteristics and isolation characteristics over a wide band and that has a reduced number of parts.
  • a second terminal and a third terminal are connected to a first terminal via two coils, respectively, and a resistor and a capacitor are connected in parallel between the second terminal and the third terminal. It is a signal processing circuit.
  • two stages of Wilkinson distribution circuits configured by coils, capacitors, and resistors are connected in cascade between the first terminal, the second terminal, and the third terminal, It is a signal processing circuit in which a capacitor is connected in parallel with a resistor inserted between a second terminal and a third terminal in one Wilkinson type distribution circuit.
  • two stages of Wilkinson type distribution circuits configured by coils, capacitors and resistors are cascaded between an input terminal and at least three output terminals,
  • This is a distribution circuit in which a capacitor is connected in parallel with a resistor inserted between output terminals in the Wilkinson type distribution circuit in the latter stage.
  • FIG. 1A is a block diagram showing the configuration of a conventional single tuner
  • FIG. 1B is a block diagram showing the configuration of a conventional triple tuner
  • FIG. 2 is a block diagram showing the configuration of a triple tuner for receiving divided bands
  • FIG. 3 is a block diagram showing the configuration of a triple tuner for reception without band division.
  • FIG. 4 is a connection diagram of a conventional distribution circuit.
  • FIG. 5 is a graph showing simulation results for the distribution circuit of FIG.
  • FIG. 6 is a connection diagram of a conventional distribution circuit.
  • FIG. 7 is a graph showing simulation results of the distribution circuit of FIG.
  • FIG. 8 is a connection diagram of a distribution circuit in which the element values of the configuration of FIG. 6 are changed.
  • FIG. 9 is a graph showing simulation results of the distribution circuit of FIG.
  • FIG. 10 is a connection diagram of a configuration in which conventional distribution circuits are cascaded.
  • FIG. 11 is a graph showing simulation results of the distribution circuit of FIG.
  • FIG. 12 is a connection diagram of the first embodiment of the present technology.
  • FIG. 13 is a graph showing simulation results of the distribution circuit of FIG. 14 is a plan view of a substrate on which the distribution circuit of FIG. 12 is mounted on one side.
  • FIG. 15 is a graph showing simulation results for the distribution circuit of FIG.
  • FIG. 18 is a graph showing simulation results for the distribution circuit of FIG. 19 is a graph showing measurement results of the distribution circuit of FIG. 16.
  • FIG. FIG. 20 is a plan view of one side of a substrate on which the distribution circuits of FIG. 16 are mounted on both sides.
  • FIG. 21 is a plan view of the other side of the board on which the distribution circuits of FIG. 16 are mounted on both sides.
  • FIG. 22 is a connection diagram of a 4-way distribution circuit to which the present technology is applied.
  • FIG. 23 is a connection diagram of a two-way distribution circuit to which the present technology is applied.
  • FIG. 24 is a connection diagram for explaining the construction of a 2-way distribution circuit using the configuration of the 3-way distribution circuit.
  • a conventional distribution circuit will be described to facilitate understanding of one embodiment.
  • tuner ICs compatible with 4K8K satellite broadcasting are beginning to spread.
  • a signal from an antenna is input to a tuner IC 102 via an input terminal 101 such as an F connector or an IEC (International Electrotechnical Commission) connector.
  • an input terminal 101 such as an F connector or an IEC (International Electrotechnical Commission) connector.
  • IEC International Electrotechnical Commission
  • a general configuration is that the signal is amplified once by the LNA 103 and then distributed to the tuner ICs 102a, 102b, and 102c using the distribution circuit 104.
  • the overall configuration may be a tuner module using a mechanical shield or substrate, or may be an on-board using a substrate.
  • the tuner ICs 102, 102a, 102b, and 102c have the same configuration, include mixers for selecting specific channels, variable gain amplifiers, filters, etc., and output IF signals.
  • An IF signal is provided to a demodulation module (not shown).
  • a tuner having a configuration called an IQ detector or a Zero-IF tuner may be used as the tuner ICs 102, 102a, 102b, 102c. In this case, an I-axis output and a Q-axis output are output.
  • the band (2224 MHz-3224 MHz) is divided into two bands by the splitter 105, the signals of each band are supplied to the distribution circuits 104H and 104L via the LNA 103H and LNA 103L, and the tuner ICs 102a, 102b, 102c was designed to input signals to two terminals for each band.
  • the LNA 113 and tuner ICs 112a, 112b, and 112c that can handle these bands in one band have been developed, so the branching filter is no longer necessary and one distribution circuit 114 is provided as shown in FIG.
  • the signal input terminal of IC also becomes one terminal.
  • the distribution circuit 114 a wideband distribution circuit of (1032 MHz-3224 MHz) corresponding to one system is required.
  • the present technology provides a distribution circuit that can be applied to this broadband distribution circuit 114 .
  • the Wilkinson distribution circuit with the configuration of the lumped constant circuit described in Patent Document 1 has the configuration shown in FIG. A simulation result of this distribution circuit is shown in FIG.
  • An input terminal T1 (first signal terminal) is provided with an impedance Z (for example, 50 ⁇ or 75 ⁇ ) as a terminating resistor.
  • An input capacitor C1 is connected between the input terminal T1 and ground.
  • a low-pass filter consisting of a coil L9 and a capacitor C11 is inserted between the input terminal T1 and the output terminal T2 (second terminal).
  • a low-pass filter composed of a coil L8 and a capacitor C10 is inserted between the input terminal T1 and the output terminal T3 (third terminal).
  • a low-pass filter composed of a coil L3 and a capacitor C9 is inserted between the input terminal T1 and the output terminal T4 (fourth terminal).
  • the output terminals T2, T3, T4 are each terminated with an impedance Z (eg, 50 ⁇ ).
  • the output terminals T2, T3 and T4 are commonly connected via resistors R10, R9 and R6.
  • the simulation was performed in steps of 0.01 GHz in the frequency range from 0.01 GHz to 3.5 GHz. Simulation results are expressed using S-parameters.
  • S-parameters S21, S31, and S41 representing pass characteristics from the input terminal T1 to the output terminals T2, T3, and T4, and S-parameters S23, S24, and S34 representing isolation characteristics between the output terminals are distributed. It is important for evaluating circuit characteristics.
  • the isolation characteristic should have a lower value, and the pass characteristic should have a higher value. Poor isolation characteristics may cause interference with other tuner ICs when the tuner ICs simultaneously receive signals in a multi-tuner IC, resulting in reception failure. In addition, poor pass characteristics cause sensitivity degradation.
  • FIG. 5 shows S-parameter S21 (transmission characteristic from input terminal T1 to output terminal T2) and S-parameter 24 (isolation characteristic between output terminals T2 and T4).
  • S-parameters S31 and S41 are the same as the S-parameters S21
  • the S-parameters S23 and S34 are: It is the same as the S parameter S24.
  • the simulation results described below when only the S-parameter 21 and the S-parameter S24 are shown, it means that the other S-parameters are similar. From the simulation results of FIG. 5, it can be seen that the pass characteristics are good, but the isolation characteristics in the low frequency range are insufficient. For example, an isolation characteristic (target value) of 15 dB at 1 GHz has not been achieved.
  • FIG. 6 shows a circuit configuration in which the connection of resistors R6, R9, and R10 in the circuit configuration of FIG. 4 is modified using star-delta conversion. Simulation results for the circuit of FIG. 6 are shown in FIG. The value of each element is the same as the value of the element in FIG. This simulation result is almost the same as the simulation result of FIG. 5, indicating that the isolation characteristics in the low frequency range are insufficient.
  • FIG. 8 shows the configuration of a distribution circuit that employs such a method. Although the connection is the same as that of the distribution circuit of FIG. 6, each element has the following values.
  • a low-pass filter comprising a coil L9 and a capacitor C11 and a low-pass filter comprising a coil L6 and a capacitor C16 are cascaded between the input terminal T1 and the output terminal T2 (second terminal).
  • a low-pass filter comprising a coil L8 and a capacitor C10 and a low-pass filter comprising a coil L7 and a capacitor C15 are cascaded between the input terminal T1 and the output terminal T3 (third terminal).
  • a low-pass filter comprising a coil L3 and a capacitor C9 and a low-pass filter comprising a coil L5 and a capacitor C14 are cascaded between the input terminal T1 and the output terminal T4 (fourth terminal).
  • the output of the low-pass filter consisting of the coil L9 and the capacitor C11 and the output of the low-pass filter consisting of the coil L8 and the capacitor C10 are connected via the resistor R9.
  • the output of the low-pass filter consisting of coil L9 and capacitor C11 and the output of the low-pass filter consisting of coil L3 and capacitor C9 are connected via resistor R10.
  • the output of the low-pass filter consisting of coil L8 and capacitor C10 and the output of the low-pass filter consisting of coil L3 and capacitor C9 are connected via resistor R6.
  • resistor R7 and a resistor R8 are inserted between the output terminal T2 and the output terminals T3 and T4, respectively, and a resistor R12 is inserted between the output terminal T3 and the output terminal T4.
  • resistors R8, R7 and R12 function as matching resistors, thereby improving isolation characteristics.
  • each element is not completely the same between the first-stage Wilkinson-type distribution circuit and the second-stage Wilkinson-type distribution circuit, but is an adjusted value.
  • FIG. 11 shows simulation results for the distribution circuit having the configuration of FIG. Although the isolation characteristics have been considerably improved, the target value (15 dB at 1 GHz) for isolation characteristics on the low frequency side has not been achieved.
  • FIG. 12 shows the configuration of an embodiment in which the present technology is applied to a distribution circuit that distributes an input signal into three.
  • Input terminal (first terminal) T1, output terminal (second terminal) T2, output terminal (third terminal) T3, and output terminal T4 (fourth terminal) have impedance Z (for example, 50 ⁇ ) as a terminating resistor. It is connected.
  • An input capacitor C1 is connected between the input terminal T1 and ground.
  • An input signal from the input terminal T1 is divided into three signal systems respectively corresponding to the output terminals T2, T3 and T4.
  • a low-pass filter consisting of a coil L9 and a capacitor C11 and a coil L6 are cascaded between the input terminal T1 and the output terminal T2.
  • a low-pass filter composed of a coil L8 and a capacitor C10 and a coil L7 are cascaded between the input terminal T1 and the output terminal T3.
  • a low-pass filter composed of a coil L3 and a capacitor C9 and a coil L5 are cascade-connected between the input terminal T1 and the output terminal T4.
  • a capacitor C15 and a resistor R7 are connected in parallel between the connection point of the coil L6 and the output terminal T2 and the connection point of the coil L7 and the output terminal T3.
  • a capacitor C14 and a resistor R12 are connected in parallel between the connection point of the coil L7 and the output terminal T3 and the connection point of the coil L5 and the output terminal T4.
  • a capacitor C16 and a resistor R8 are connected in parallel between the connection point of the coil L5 and the output terminal T4 and the connection point of the coil L6 and the output terminal T2.
  • Coils L9, L8, L3, capacitors C11, C10, C9, and resistors R10, R9, R6 constitute a first-stage Wilkinson distribution circuit.
  • Coils L6, L7, L5, capacitors C16, C15, C14, and resistors R8, R7, R12 form a second-stage Wilkinson distribution circuit.
  • the circuit configuration shown in FIG. 12 is parallel to isolation resistors R7, R12, and R8 inserted between output terminals T2 and T3, between output terminals T3 and T4, and between output terminals T4 and T2, respectively.
  • a capacitor C15, a capacitor C14, and a capacitor C16 are connected to .
  • These capacitors (0.2 [pF]) and the coils L6, L7, and L5 (3.9 [nH]) connected in front of them form isolation poles.
  • side isolation characteristics can be improved. Also, by shifting the values of the elements in the first and second stages, the isolation characteristics can be improved.
  • FIG. 13 shows simulation results for the distribution circuit with the configuration in FIG. According to the simulation results, the target value (15 dB at 1 GHz) for isolation characteristics on the low-frequency side was slightly not achieved, but as will be described later, the target was achieved with actual measurements.
  • FIG. 12 An example of a board on which the circuit shown in FIG. 12 is mounted is shown in FIG.
  • the elements are mounted on one surface of the substrate (referred to as surface A as appropriate) except for the signal line that connects one end of the resistor R10 to the connection point of the coils L3 and L5.
  • surface A the substrate
  • Single-sided mounting can reduce manufacturing costs compared to double-sided mounting.
  • the signal line connecting one end of the resistor R10 to the connection point of the coil L3 and the coil L5 crosses other signal lines, making it difficult to wire on the A side of the substrate. 14, wiring is carried out on the other surface (referred to as B surface as appropriate). Since this wiring is relatively long, it cannot be ignored for high frequency signals.
  • the wiring becomes a stub for the signal line connecting the resistors R10, R9, and R6.
  • the wiring portion L between R10 and R6 in FIG. 12 corresponds to the stub.
  • the places with ⁇ in the center of the hatched circles are through holes for signal wiring, and the places without ⁇ in the center of the hatched circles are through holes that are connected to GND on other layers of the board. indicate the hole.
  • a wiring portion L is formed between the through holes Ha and Hb.
  • Hc is a through hole connected to GND.
  • the layer structure of the substrate may be a double-sided board, a four-layer board, or other layer structure.
  • Fig. 15 shows the simulation results of the board (Fig. 14) on which stubs are generated.
  • the simulation results show that the pass characteristics on the higher frequency side than 2 GHz are significantly degraded (especially the pass characteristics of the output terminal T4).
  • characteristic S41 This is because there is no resistance on the output terminal T4 side, and if a stub is formed on the B side of the substrate, a phase-shifted signal that has passed through that path returns to the output terminal T4 and cancels out the desired signal.
  • the pass characteristics are significantly degraded on the high frequency side.
  • connection point of coil L9 and coil L6 (the output of the low-pass filter consisting of coil L9 and capacitor C11) is connected to coil L3 and coil L5 through resistor R10 and resistor R13. (output of low-pass filter consisting of coil L3 and capacitor C9).
  • An example of substrate mounting in this case is shown in FIG.
  • resistor R13 By adding resistor R13, the effect of the stub can be suppressed, as can be seen from the simulation results shown in FIG. That is, it is possible to prevent the pass characteristic S41 related to the output terminal T4 from attenuating on the high frequency side.
  • FIG. 19 shows characteristics evaluated (measured) by actually making a prototype substrate. It was possible to obtain characteristics that generally agreed with the simulation results, and the target isolation characteristic of 15 dB was achieved.
  • both sides (A side and B side) of the substrate may be used to mount the distribution circuit.
  • 20 and 21 show examples in which the circuit having the configuration shown in FIG. 16 is mounted on both sides of the substrate.
  • FIG. 20 shows the A-side pattern
  • FIG. 21 shows the B-side pattern.
  • the patterns on the A side and the B side are connected via through holes.
  • the isolation resistors R10, R9, R6, and R13 are inserted between the output terminals, they should be placed near the respective signal lines (wiring patterns) to prevent deterioration of the transmission characteristics. can be done.
  • the layer structure of the substrate may be a double-sided board, a four-layer board, or other layer structure.
  • FIG. 22 shows a configuration for distributing an input signal to four output terminals T2, T3, T4 and T5.
  • a first-stage Wilkinson distribution circuit (coil L10, capacitor C18, resistor R14) is added to the configuration of FIG. A distribution circuit has been added.
  • Fig. 23 shows a configuration example of a two-way distribution circuit.
  • a circuit is provided for input terminal T1 and output terminals T2 and T3. Furthermore, as shown in FIG. 24, the configuration of the three-way distribution circuit is laid out on the substrate.
  • NM No mount
  • a two-way distribution circuit can be realized by not mounting the element.
  • the present technology can realize a distribution circuit that has both pass characteristics and isolation characteristics in a wide band (1032 MHz to 3224 MHz).
  • the circuit of the present technology can be mounted on a single-sided substrate.
  • the present technology can configure a distribution circuit with a desired number of distributions, such as two-way distribution, three-way distribution, and four-way distribution, and has excellent versatility.
  • the present technology is not limited to the above-described embodiments, and various modifications based on the technical idea of the present technology are possible.
  • the present technology is not limited to the band (1032 MHz to 3224 MHz), and can be applied to other bands by changing the element values.
  • the present technology can be used not only in broadcasting but also in the field of communication.
  • the synthesis circuit may be configured by switching the input and the output such that the input terminal is used as the output terminal and the output terminal is used as the input terminal.
  • the present technology can also adopt the following configurations.
  • (1) A signal in which a second terminal and a third terminal are connected to the first terminal via two coils, respectively, and a resistor and a capacitor are connected in parallel between the second terminal and the third terminal processing circuit.
  • (2) The signal processing circuit according to (1), wherein a signal is input to the first terminal and signals are output from the second terminal and the third terminal.
  • (3) The signal processing circuit according to (1), wherein a signal is input to the second terminal and the third terminal, and a signal is output from the first terminal.
  • a Wilkinson type distribution circuit composed of a coil, a capacitor, and a resistor is cascade-connected in two stages between the first terminal, the second terminal, and the third terminal, A signal processing circuit in which a capacitor is connected in parallel with a resistor inserted between the second terminal and the third terminal in one of the Wilkinson distribution circuits.
  • T1 input terminal
  • T2, T3, T4 output terminal
  • C1 input capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Filters And Equalizers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Abstract

通過特性及びアイソレーション特性が広帯域で良好な分配回路を提供する。　入力端子と少なくとも３個の出力端子の間に、コイル、コンデンサ及び抵抗により構成されたウィルキンソン型分配回路が２段縦続接続され、後段のウィルキンソン型分配回路において出力端子間に挿入された抵抗と並列にコンデンサが接続された分配回路である。

Description

信号処理回路および分配回路
　本技術は、高周波信号を分配又は合成する分配回路又は合成回路に適用される信号処理回路および分配回路に関する。
　デジタルテレビジョン放送において、４Ｋ８Ｋの衛星放送に対応したチューナーが普及し始めている。複数のチャンネルを同時受信できるマルチチューナーでは、シングルチューナーと同等の感度性能を維持するため、入力された信号を一旦ＬＮＡ(Low Noise Amplifier)で 増幅し、その後分配回路を用いて分配して、ＩＣ(Integrated Circuit）構成のチューナーに信号を入力する構成が一般的である。チューナーから映像信号が出力される。
　４Ｋ８Ｋの衛星放送を受信可能な高度ＢＳ(Broadcasting Satellite)対応チューナーＩＣとして、従来の衛星放送の帯域（１０３２ＭHz－２０５３ＭHz）と、新たに追加された帯域（２２２４ＭHz－３２２４ＭHz）を１端子で受信できるチューナーＩＣが実用化されつつある。マルチチューナー用途として２個以上の複数のチューナーＩＣ、例えば３個のチューナーＩＣに対してチューナーの入力端子からの信号を供給する場合、入力端子からの信号を３個のチューナーＩＣに分配する分配回路が必要とされる。この場合、分配回路は、（１０３２ＭHz－３２２４ＭHz）の広帯域をカバーする必要があった。
　分配回路として従来からウィルキンソン型分配回路が知られている。例えば特許文献１には、集中定数回路によって構成されたウィルキンソン型分配回路が記載されている。この分配回路は、入力信号を３個の出力端子に分配するものである。それによって分配電力差、周波数特性差、位相特性差を生じないようにしたものである。特許文献２には、集中定数回路によって構成されたウィルキンソン型分配回路を複数段、縦続接続させることで、広帯域で反射特性を確保した分配回路が記載されている。
特開平２－１７０６２５号公報 特開２０２０－１３６８０６号公報
　しかしながら、特許文献１に記載のものは、（１０３２ＭHz－３２２４ＭHz）の広帯域で出力ポートのアイソレーション特性が特に低域側で実現できない問題があった。さらに、特許文献２のように、２段の分配回路を縦続接続する構成では、特許文献１と同様に、低域側で必要とする出力ポートのアイソレーション特性を達成できない。また、さらに段数を増やすことでアイソレーション特性が改善されると考えられるが、部品点数が増えコストが高くなり、また基板での部品実装面積も大きくなってしまう。
　したがって、本技術の目的は、広帯域で通過特性とアイソレーション特性が両立し、また、部品点数が抑えられたローコストな信号処理回路および分配回路を提供することにある。
　本技術は、第１の端子に対して２つのコイルをそれぞれ介して第２の端子及び第３の端子が接続され、第２の端子及び第３の端子間に抵抗及びコンデンサが並列に接続された信号処理回路である。
　また、本技術は、第１の端子と第２の端子及び第３の端子の間に、コイル、コンデンサ及び抵抗により構成されたウィルキンソン型分配回路が２段縦続接続され、
　一方のウィルキンソン型分配回路において第２の端子及び第３の端子間に挿入された抵抗と並列にコンデンサが接続された信号処理回路である。
　さらに、本技術は、入力端子と少なくとも３個の出力端子の間に、コイル、コンデンサ及び抵抗により構成されたウィルキンソン型分配回路が２段縦続接続され、
　後段のウィルキンソン型分配回路において出力端子間に挿入された抵抗と並列にコンデンサが接続された分配回路である。
図１Ａは、従来のシングルチューナーの構成を示すブロック図、図１Ｂは、従来のトリプルチューナーの構成を示すブロック図である。 図２は、帯域を分割して受信する場合のトリプルチューナーの構成を示すブロック図である。 図３は、帯域を分割しないで受信する場合のトリプルチューナーの構成を示すブロック図である。 図４は、従来の分配回路の接続図である。 図５は、図４の分配回路のシミュレーション結果を示すグラフである。 図６は、従来の分配回路の接続図である。 図７は、図６の分配回路のシミュレーション結果を示すグラフである。 図８は、図６の構成の素子の値を変更した分配回路の接続図である。 図９は、図８の分配回路のシミュレーション結果を示すグラフである。 図１０は、従来の分配回路を縦続接続した構成の接続図である。 図１１は、図１０の分配回路のシミュレーション結果を示すグラフである。 図１２は、本技術の第１の実施形態の接続図である。 図１３は、図１２の分配回路のシミュレーション結果を示すグラフである。 図１４は、図１２の分配回路を片面に実装した基板の平面図である。 図１５は、図１２の分配回路のシミュレーション結果を示すグラフである。 図１６は、本技術の一実施形態の変形例の接続図である。 図１７は、図１６の分配回路を片面に実装した基板の平面図である。 図１８は、図１６の分配回路のシミュレーション結果を示すグラフである。 図１９は、図１６の分配回路の測定結果を示すグラフである。 図２０は、図１６の分配回路を両面に実装した基板の一方の面の平面図である。 図２１は、図１６の分配回路を両面に実装した基板の他方の面の平面図である。 図２２は、本技術が適用された４分配回路の接続図である。 図２３は、本技術が適用された２分配回路の接続図である。 図２４は、３分配回路の構成を使用して２分配回路を構成することを説明するための接続図である。
　以下、本技術の実施の形態等について図面を参照しながら説明する。なお、以下に説明する実施の形態等は本技術の好適な具体例であり、本技術の内容がこれらの実施の形態等に限定されるものではない。また、以下の説明では、図示が煩雑となることを防止するために、一部の構成のみに参照符号を付す場合や、一部の構成を簡略化して示す場合もある。さらに、以下の説明は、本技術を分配回路に適用した場合について説明する。
　一実施形態の理解を容易とするために、従来の分配回路について説明する。デジタルテレビジョン放送において、４Ｋ８Ｋの衛星放送に対応したチューナーＩＣが普及し始めている。シングルチューナーの場合では、図１Ａに示すように、ＦコネクタやＩＥＣ(International Electrotechnical Commission）コネクタなどの入力端子１０１を介してチューナーＩＣ１０２に対してアンテナからの信号が入力される。複数のチャンネルを同時受信できるマルチチューナーの場合には、シングルチューナーと同等の感度性能を維持するため、図１Ｂに示すようにＦコネクタやＩＥＣコネクタなどの入力端子１０１を介して入力された信号を一旦ＬＮＡ１０３で増幅し、その後分配回路１０４を用いて、チューナーＩＣ１０２ａ，１０２ｂ，１０２ｃに信号を分配する構成が一般的である。全体の構成としては、メカシールドや基板を用いたチューナーモジュールでも良いし、基板を用いたオンボードでも良い。
　チューナーＩＣ１０２、１０２ａ，１０２ｂ，１０２ｃは、互いに同一の構成とされたもので、特定のチャンネルを選択するための混合器、可変利得アンプ、フィルタなどが含まれ、ＩＦ信号を出力する。ＩＦ信号が復調モジュール（図示せず）に対して供給される。ＩＱ検波器或いはＺｅｒｏ－ＩＦチューナーと呼ばれる構成のチューナーをチューナーＩＣ１０２、１０２ａ，１０２ｂ，１０２ｃとして使用してもよい。この場合には、Ｉ軸出力及びＱ軸出力が出力される。
　従来の４Ｋ８Ｋの衛星放送に対応した高度ＢＳチューナーＩＣでは、ＬＮＡやチューナーＩＣの周波数特性の制限もあり、図２に示すように従来の衛星放送の帯域（１０３２ＭHz－２０５３ＭHz）と、新たに追加された帯域（２２２４ＭHz－３２２４ＭHz）を分波器１０５によって２つのバンドに分け、各バンドの信号をＬＮＡ１０３Ｈ及びＬＮＡ１０３Ｌを介して分配回路１０４Ｈ及び１０４Ｌに供給し、分配回路１０４Ｈ及び１０４ＬによってチューナーＩＣ１０２ａ，１０２ｂ，１０２ｃのバンドごとの２つの端子に信号を入力するようにしていた。
　最近では、それらの帯域を１バンドで対応できるＬＮＡ１１３やチューナーＩＣ１１２ａ，１１２ｂ，１１２ｃが開発されてきたため、図３に示すように、分波器が不要となり、一つの分配回路１１４が設けられる。ＩＣの信号入力端子も１端子となる。この分配回路１１４として、１系統化に対応した（１０３２ＭHz－３２２４ＭHz）の広帯域な分配回路が必要となった。本技術は、この広帯域の分配回路１１４に適用可能な分配回路を提供するものである。
　特許文献１に記載の集中定数回路の構成のウィルキンソン型分配回路は、図４に示す構成のものである。この分配回路のシミュレーション結果を図５に示す。入力端子Ｔ１（第１の信号端子）にインピーダンスＺ（例えば５０Ωや７５Ω）が終端抵抗として設けられている。入力端子Ｔ１と接地間に入力コンデンサＣ１が接続されている。
　入力端子Ｔ１と出力端子Ｔ２（第２の端子）の間にコイルＬ９及びコンデンサＣ１１からなるローパスフィルタが挿入される。入力端子Ｔ１と出力端子Ｔ３（第３の端子）の間にコイルＬ８及びコンデンサＣ１０からなるローパスフィルタが挿入される。入力端子Ｔ１と出力端子Ｔ４（第４の端子）の間にコイルＬ３及びコンデンサＣ９からなるローパスフィルタが挿入される。出力端子Ｔ２、Ｔ３、Ｔ４は、それぞれインピーダンスＺ（例えば５０Ω）によって終端されている。出力端子Ｔ２、Ｔ３及びＴ４は、抵抗Ｒ１０、Ｒ９及びＲ６を介して共通接続されている。
　上述したウィルキンソン型分配回路は、３個の信号路に分岐された信号が入力側の分岐点に戻って来ないので、分岐点のインピーダンスが維持される。（１０３２ＭHz－３２２４ＭHz）の広帯域の分配回路を構成するために、各素子の値は、例えば次のように選定されている。
Ｚ＝５０［Ω］、Ｃ１＝０．２［ｐＦ］、Ｌ３，Ｌ８，Ｌ９＝４．７［ｎＨ］、
Ｃ９，Ｃ１０，Ｃ１１＝０．２［ｐＦ］、Ｒ６，Ｒ９，Ｒ１０＝２２０［Ω］
　シミュレーションは、０．０１ＧHzから開始して３．５ＧHzまでの周波数範囲で、０．０１ＧHzのステップで行った。シミュレーションの結果は、Ｓパラメータを使用して表わされる。Ｓパラメータの中で、入力端子Ｔ１から出力端子Ｔ２、Ｔ３、Ｔ４への通過特性を表すＳパラメータＳ２１、Ｓ３１、Ｓ４１と、出力端子間のアイソレーション特性を表すＳパラメータＳ２３、Ｓ２４、Ｓ３４が分配回路の特性を評価するうえで重要である。ここで、アイソレーション特性は値が低いほうが良く、通過特性は値が高いほうが良い。アイソレーション特性が悪いとマルチチューナーＩＣにおいて、チューナーＩＣが同時受信したときに、他のチューナーＩＣに干渉を引き起こし、受信障害を生じる可能性がある。また、通過特性が悪いと感度劣化を引き起こす。
　図５は、ＳパラメータＳ２１（入力端子Ｔ１から出力端子Ｔ２への通過特性）及びＳパラメータ２４（出力端子Ｔ２及びＴ４間のアイソレーション特性）を示している。図４の構成では、３個の信号経路に含まれる対応する回路素子の値が互いに等しいので、ＳパラメータＳ３１及びＳパラメータＳ４１は、ＳパラメータＳ２１と同様となり、ＳパラメータＳ２３及びＳパラメータＳ３４は、ＳパラメータＳ２４と同様となる。以下に説明するシミュレーション結果において、Ｓパラメータ２１及びＳパラメータＳ２４のみ示している場合は、他のＳパラメータが同様のものであることを意味している。図５のシミュレーション結果から通過特性が良好であるが、低域におけるアイソレーション特性が不十分であることが分かる。例えば１ＧHzで１５ｄＢとなるアイソレーション特性（目標値）が達成されていない。
　図４の回路構成における抵抗Ｒ６、Ｒ９、Ｒ１０の接続をスター・デルタ変換を用いて変形した回路構成を図６に示す。図６の回路に関するシミュレーション結果を図７に示す。各素子の値は、図４の素子の値と同じである。このシミュレーション結果は、図５のシミュレーション結果とほぼ同一であって、低域におけるアイソレーション特性が不十分なことを示している。
　アイソレーション特性を向上させるために、ローパスフィルタ型の分配回路のカットオフ周波数を下げる方法がある。図８は、このような方法を採用した分配回路の構成を示す。図６の分配回路と同一の接続であるが、各素子が次のような値とされている。
Ｚ＝５０［Ω］、Ｃ１＝０．２［ｐＦ］、Ｌ３，Ｌ８，Ｌ９＝６．８［ｎＨ］、
Ｃ９，Ｃ１０，Ｃ１１＝０．２［ｐＦ］、Ｒ６，Ｒ９，Ｒ１０＝２２０［Ω］
　図４及び図６の構成におけるコイルＬ３，Ｌ８，Ｌ９の値（４．７［ｎＨ］）が６．８［ｎＨ］に変更されている。図９のシミュレーション結果は、アイソレーション特性が改善されていることを示しているが、未だ不十分なものであること、並びに高域側の通過特性がやや劣化していることを示している。つまり、アイソレーション特性と通過特性のトレードオフとなってしまい、図８の回路構成では所望の広帯域な分配回路を構成することができない。
　より特性を改善するために、図１０に示すように、図６に示すウィルキンソン型分配回路を２段縦続接続する構成が考えられる。２段目のウィルキンソン型分配回路は、１段目と同様の回路構成とされている。入力端子Ｔ１と出力端子Ｔ２（第２の端子）の間にコイルＬ９及びコンデンサＣ１１からなるローパスフィルタと、コイルＬ６及びコンデンサＣ１６からなるローパスフィルタが縦続接続される。入力端子Ｔ１と出力端子Ｔ３（第３の端子）の間にコイルＬ８及びコンデンサＣ１０からなるローパスフィルタと、コイルＬ７及びコンデンサＣ１５からなるローパスフィルタが縦続接続される。入力端子Ｔ１と出力端子Ｔ４（第４の端子）の間にコイルＬ３及びコンデンサＣ９からなるローパスフィルタと、コイルＬ５及びコンデンサＣ１４からなるローパスフィルタが縦続接続される。
　第１段目のウィルキンソン型分配回路では、コイルＬ９及びコンデンサＣ１１からなるローパスフィルタの出力とコイルＬ８及びコンデンサＣ１０からなるローパスフィルタの出力が抵抗Ｒ９を介して接続される。コイルＬ９及びコンデンサＣ１１からなるローパスフィルタの出力とコイルＬ３及びコンデンサＣ９からなるローパスフィルタの出力が抵抗Ｒ１０を介して接続される。コイルＬ８及びコンデンサＣ１０からなるローパスフィルタの出力とコイルＬ３及びコンデンサＣ９からなるローパスフィルタの出力が抵抗Ｒ６を介して接続される。さらに、出力端子Ｔ２と出力端子Ｔ３及びＴ４の間にそれぞれ抵抗Ｒ７及び抵抗Ｒ８が挿入され、出力端子Ｔ３と出力端子Ｔ４の間に抵抗Ｒ１２が挿入されている。これらの抵抗Ｒ８、抵抗Ｒ７及び抵抗Ｒ１２は、整合用の抵抗として機能し、これによりアイソレーション特性が向上する。
　図１０の構成における各素子の値の一例を次に示す。
Ｚ＝５０［Ω］、Ｃ１＝０．２［ｐＦ］、Ｌ３，Ｌ８，Ｌ９＝４．７［ｎＨ］、
Ｃ９，Ｃ１０，Ｃ１１＝０．２［ｐＦ］、Ｒ６，Ｒ９，Ｒ１０＝２２０［Ω］
Ｌ５，Ｌ７，Ｌ６＝３．９［ｎＨ］、
Ｃ１４，Ｃ１５，Ｃ１６＝０．２［ｐＦ］、Ｒ１２，Ｒ７，Ｒ８＝３３０［Ω］
　各素子の値は、１段目のウィルキンソン型分配回路と２段目のウィルキンソン型分配回路の間で完全に同一ではなく、調整された値とされている。図１１に、図１０の構成の分配回路に関するシミュレーション結果を示す。アイソレーション特性がかなり改善されているが、低域側のアイソレーション特性に関する目標の値（１ＧHzで１５ｄＢ）は、達成されていない。
　本技術は、上述した低域側のアイソレーション特性が不十分となる問題点を解決した分配回路を提案するものである。図１２は、本技術を３つに入力信号を分配する分配回路に適用した一実施形態の構成を示す。
　入力端子（第１の端子）Ｔ１、出力端子（第２の端子）Ｔ２、出力端子（第３の端子）Ｔ３及び出力端子Ｔ４（第４の端子）にインピーダンスＺ（例えば５０Ω）が終端抵抗として接続されている。入力端子Ｔ１と接地間に入力コンデンサＣ１が接続される。入力端子Ｔ１からの入力信号が出力端子Ｔ２、Ｔ３及びＴ４にそれぞれ対応する３つの信号系統に分かれる。
　入力端子Ｔ１及び出力端子Ｔ２間にコイルＬ９及びコンデンサＣ１１からなるローパスフィルタとコイルＬ６が縦続接続される。入力端子Ｔ１及び出力端子Ｔ３間にコイルＬ８及びコンデンサＣ１０からなるローパスフィルタとコイルＬ７が縦続接続される。入力端子Ｔ１及び出力端子Ｔ４間にコイルＬ３及びコンデンサＣ９からなるローパスフィルタとコイルＬ５が縦続接続される。
　コイルＬ６及び出力端子Ｔ２の接続点とコイルＬ７及び出力端子Ｔ３の接続点の間にコンデンサＣ１５及び抵抗Ｒ７が並列に接続される。コイルＬ７及び出力端子Ｔ３の接続点とコイルＬ５及び出力端子Ｔ４の接続点の間にコンデンサＣ１４及び抵抗Ｒ１２が並列に接続される。コイルＬ５及び出力端子Ｔ４の接続点とコイルＬ６及び出力端子Ｔ２の接続点の間にコンデンサＣ１６及び抵抗Ｒ８が並列に接続される。
　コイルＬ９、Ｌ８、Ｌ３、コンデンサＣ１１、Ｃ１０、Ｃ９、抵抗Ｒ１０、Ｒ９、Ｒ６が１段目のウィルキンソン型分配回路を構成する。コイルＬ６、Ｌ７、Ｌ５、コンデンサＣ１６、Ｃ１５、Ｃ１４、抵抗Ｒ８、Ｒ７、Ｒ１２が２段目のウィルキンソン型分配回路を構成する。
　図１２における各素子の値の一例を次に示す。
Ｚ＝５０［Ω］、Ｃ１＝０．２［ｐＦ］、Ｌ３，Ｌ８，Ｌ９＝４．７［ｎＨ］、
Ｃ９，Ｃ１０，Ｃ１１＝０．２［ｐＦ］、Ｒ６，Ｒ９，Ｒ１０＝２２０［Ω］
Ｌ５，Ｌ７，Ｌ６＝３．９［ｎＨ］、
Ｃ１４，Ｃ１５，Ｃ１６＝０．２［ｐＦ］、Ｒ１２，Ｒ７，Ｒ８＝３３０［Ω］
　図１２に示す回路構成は、出力端子Ｔ２－Ｔ３間、出力端子Ｔ３－Ｔ４間、出力端子Ｔ４－Ｔ２間にそれぞれ挿入されるアイソレーション用の抵抗Ｒ７、抵抗Ｒ１２、抵抗Ｒ８に対してそれぞれ並列にコンデンサＣ１５、コンデンサＣ１４、コンデンサＣ１６が接続されている。これらのコンデンサ（０．２［ｐＦ］）と、その前段に接続されているコイルＬ６、Ｌ７、Ｌ５（３．９［ｎＨ］）とによって、アイソレーションの極が形成され、その結果、低域側のアイソレーション特性を改善することができる。また、１段目と２段目の素子の値をずらすことでアイソレーション特性を改善することができる。
　図１３に、図１２の構成の分配回路に関するシミュレーション結果を示す。シミュレーション結果では、低域側のアイソレーション特性に関する目標の値（１ＧHzで１５ｄＢ）が若干達成されていないが、後述するように、実測値では、この目標が達成できている。
　図１２に示す回路が実装された基板の一例を図１４に示す。この例は、抵抗Ｒ１０の一端をコイルＬ３及びコイルＬ５の接続点に接続する信号ラインを除いて基板の一方の面（Ａ面と適宜称する）に対して素子を実装している。片面実装は、両面実装と比較して製造コストを安くすることができる。しかしながら、図１２の回路構成において、抵抗Ｒ１０の一端をコイルＬ３及びコイルＬ５の接続点に接続する信号ラインは、他の信号ラインを横切っているために、基板のＡ面に配線することが困難で、図１４において破線で示すように、他方の面（Ｂ面と適宜称する）に配線される。この配線が比較的長いものとなるため、高周波信号にとって無視できないものとなる。すなわち、抵抗Ｒ１０、Ｒ９、Ｒ６を接続する信号ラインに対して配線がスタブとなる。回路図としては図１２のＲ１０とＲ６間の配線部分Ｌがスタブに相当する。また、図１４の斜線が入った○の中心に●がある箇所は信号配線のスルーホールで、斜線が入った○の中心に●が無い箇所は基板の他の層のＧＮＤに接続されるスルーホールを示す。配線部分Ｌは、スルーホールＨａ及びＨｂ間に形成される。例えばＨｃがＧＮＤに接続されるスルーホールである。基板の層構成としては両面基板でも４層基板でもよいし、他の層構成でもよい。
　スタブが発生した基板（図１４）のシミュレーション結果を図１５に示す。図１４に示すように、出力端子Ｔ２側にのみ抵抗がある構成となっており、シミュレーション結果を見ると、２ＧHzより高域側の通過特性が大幅に劣化している（特に出力端子Ｔ４に関する通過特性Ｓ４１）。これは、出力端子Ｔ４側に抵抗がないことで、基板Ｂ面にスタブができると、その経路を通った位相のずれた信号が出力端子Ｔ４に戻ってきて所望信号を打ち消してしまうためで、出力端子Ｔ４に関して高域側で通過特性が大幅劣化してしまう。
　この問題を解決するために、図１６に示すように、コイルＬ９及びコイルＬ６の接続点（コイルＬ９及びコンデンサＣ１１からなるローパスフィルタの出力）を抵抗Ｒ１０と抵抗Ｒ１３を介してコイルＬ３及びコイルＬ５の接続点（コイルＬ３及びコンデンサＣ９からなるローパスフィルタの出力）に接続する。この場合の基板の実装例を図１７に示す。抵抗Ｒ１３を追加することによって、図１８に示すシミュレーション結果から分かるように、スタブの影響を抑えることができる。すなわち、出力端子Ｔ４に関する通過特性Ｓ４１が高域側で減衰することを防止できる。さらに、実際に基板を試作して評価（測定）した特性を図１９に示す。概ねシミュレーション結果と一致した特性を得ることができ、目標となるアイソレーション特性１５ｄＢを達成できた。
　図１６における各素子の値の一例を次に示す。
Ｚ＝５０［Ω］、Ｃ１＝０．２［ｐＦ］、Ｌ３，Ｌ８，Ｌ９＝４．７［ｎＨ］、
Ｃ９，Ｃ１０，Ｃ１１＝０．２［ｐＦ］、Ｒ６，Ｒ９，＝２２０［Ω］
Ｒ１０、Ｒ１３＝５６０［Ω］
Ｌ５，Ｌ７，Ｌ６＝３．９［ｎＨ］、
Ｃ１４，Ｃ１５，Ｃ１６＝０．２［ｐＦ］、Ｒ１２，Ｒ７，Ｒ８＝３３０［Ω］
　本技術においては、基板の両面（Ａ面及びＢ面）を使用して分配回路を実装するようにしてもよい。図１６に示す構成の回路を基板両面に実装した例を図２０及び図２１に示す。図２０は、Ａ面のパターンを示し、図２１は、Ｂ面のパターンを示す。スルーホールを介して、Ａ面とＢ面のパターンが接続されている。両面実装の場合には、アイソレーション抵抗Ｒ１０、Ｒ９、Ｒ６、Ｒ１３を出力端子間に挿入する場合に、それぞれの信号ライン　（配線パターン）の近傍に配置することによって通過特性の劣化を防止することができる。この場合も基板の層構成としては、基板の層構成としては両面基板でも４層基板でもよいし、他の層構成でもよい。
　以上の説明では、入力信号を３つの出力に分配する構成であるが、本技術では、３分配に限らず他の分配数であってもよい。例えば図２２は、入力信号を４つの出力端子Ｔ２，Ｔ３，Ｔ４及びＴ５に分配する構成を示す。上述した図１６の構成に対して、１段目のウィルキンソン型分配回路（コイルＬ１０、コンデンサＣ１８、抵抗Ｒ１４）が追加され、また、コイルＬ１１、コンデンサＣ１７、抵抗Ｒ１５からなる２段目のウィルキンソン型分配回路が追加されている。
　図２２における各素子の値の一例を次に示す。
Ｚ＝５０［Ω］、Ｃ１＝０．２［ｐＦ］、Ｌ３，Ｌ８，Ｌ９，Ｌ１０＝４．７［ｎＨ］、Ｃ９，Ｃ１０，Ｃ１１，Ｃ１８＝０．２［ｐＦ］、Ｒ９，Ｒ６，Ｒ１４＝２２０［Ω］
Ｒ１０、Ｒ１３＝５６０［Ω］
Ｌ５，Ｌ７，Ｌ６，Ｌ１１＝３．９［ｎＨ］、
Ｃ１７，Ｃ１４，Ｃ１５，Ｃ１６，＝０．２［ｐＦ］、Ｒ１５，Ｒ１２，Ｒ７，Ｒ８＝３３０　［Ω］
　図２３に２分配回路の構成例を示す。入力端子Ｔ１と出力端子Ｔ２及びＴ３に関する回路が設けられている。さらに、図２４に示すように、３分配回路の構成を基板上にレイアウトする。ここでＮＭ(No mount)は素子を実装しないことを示す。素子を実装しないことによって２分配回路を実現することができる。また、分配しない１系統の構成も実現できる。したがって、同一基板で、実装する素子又は定数を変更するだけで、いろいろな構成を実現でき、基板の共通化を図ることができ、コストダウンを図ることができる。
　図２３における各素子の値の一例を次に示す。
Ｚ＝５０［Ω］、Ｃ１＝０．２［ｐＦ］、Ｌ８，Ｌ９＝４．７［ｎＨ］、
Ｃ１０，Ｃ１１＝０．２［ｐＦ］、Ｒ９＝２２０［Ω］
Ｌ７，Ｌ６＝３．９［ｎＨ］、
Ｃ１５＝０．２［ｐＦ］、Ｒ７＝３３０［Ω］
　上述した実施形態の説明から分かるように、本技術は、広帯域（１０３２ＭHz～３２２４ＭHz）で、通過特性とアイソレーション特性の両立した分配回路を実現することができる。また、本技術の回路は、片面の基板実装が可能となる。さらに、本技術は、２分配、３分配、４分配などの所望の分配数の分配回路を構成することができ、汎用性に優れた構成である。
　以上、本技術の実施の形態について具体的に説明したが、上述の実施の形態に限定されるものではなく、本技術の技術的思想に基づく各種の変形が可能である。例えば本技術は、（１０３２ＭHz～３２２４ＭHz）の帯域に限らず、素子の値を変更することによって他の帯域に対しても本技術を適用することができる。さらに、本技術は、放送に限らず、通信の分野での使用も可能である。また、入力端子を出力端子とし、出力端子を入力端子とするように、入力と出力を入れ替えることによって、合成回路を構成するようにしてもよい。
　上述の実施の形態において挙げた構成、方法、工程、形状、材料及び数値などはあくまでも例に過ぎず、必要に応じてこれと異なる構成、方法、工程、形状、材料及び数値などを用いてもよい。上述した実施の形態及び変形例は、適宜組み合わせることができる。
　本技術は、以下の構成も採ることができる。
（１）
　第１の端子に対して２つのコイルをそれぞれ介して第２の端子及び第３の端子が接続され、前記第２の端子及び前記第３の端子間に抵抗及びコンデンサが並列に接続された信号処理回路。
（２）
　前記第１の端子に信号が入力され、前記第２の端子及び前記第３の端子から信号が出力される（１）に記載の信号処理回路。
（３）
　前記第２の端子及び前記第３の端子に信号が入力され、前記前記第１の端子から信号が出力される（１）に記載の信号処理回路。
（４）
　第１の端子と第２の端子及び第３の端子の間に、コイル、コンデンサ及び抵抗により構成されたウィルキンソン型分配回路が２段縦続接続され、
　一方の前記ウィルキンソン型分配回路において前記第２の端子及び前記第３の端子間に挿入された抵抗と並列にコンデンサが接続された信号処理回路。
（５）
　前記第１の端子に信号が入力され、前記第２の端子及び前記第３の端子から信号が出力される（４）に記載の信号処理回路。
（６）
　前記第２の端子及び前記第３の端子に信号が入力され、前記第１の端子から信号が出力される（４）に記載の信号処理回路。
（７）
　入力端子と少なくとも３個の出力端子の間に、コイル、コンデンサ及び抵抗により構成されたウィルキンソン型分配回路が２段縦続接続され、
　後段の前記ウィルキンソン型分配回路において前記出力端子間に挿入された抵抗と並列にコンデンサが接続された分配回路。
（８）
　前段の前記ウィルキンソン型分配回路において複数の前記出力端子に対応する信号系統間に挿入された複数の抵抗中の一つの抵抗と直列に抵抗を接続した（７）に記載の分配回路。
（９）
　基板片面に実装されたパターンにおいて離れた位置の信号系統間に挿入される抵抗に対して前記抵抗が直列に接続されるようにした（８）に記載の分配回路。
（１０）
　（７）７の分配回路を実装可能なようにパターンが形成された基板上で、１又は複数の信号系統に含まれる素子を実装しないことによってより少ない出力を得るようにした分配回路。
Ｔ１・・・入力端子、Ｔ２，Ｔ３，Ｔ４・・・出力端子、Ｃ１・・・入力コンデンサ、
１０１・・・アンテナからの信号の入力端子、１０２，１０２ａ，１０２ｂ，１０２ｃ・・・チューナーＩＣ、１０４，１１４・・・分配回路

Claims (10)

  1. 　第１の端子に対して２つのコイルをそれぞれ介して第２の端子及び第３の端子が接続され、前記第２の端子及び前記第３の端子間に抵抗及びコンデンサが並列に接続された信号処理回路。
  2. 　前記第１の端子に信号が入力され、前記第２の端子及び前記第３の端子から信号が出力される請求項１に記載の信号処理回路。
  3. 　前記第２の端子及び前記第３の端子に信号が入力され、前記前記第１の端子から信号が出力される請求項１に記載の信号処理回路。
  4. 　第１の端子と第２の端子及び第３の端子の間に、コイル、コンデンサ及び抵抗により構成されたウィルキンソン型分配回路が２段縦続接続され、
    　一方の前記ウィルキンソン型分配回路において前記第２の端子及び前記第３の端子間に挿入された抵抗と並列にコンデンサが接続された信号処理回路。
  5. 　前記第１の端子に信号が入力され、前記第２の端子及び前記第３の端子から信号が出力される請求項４に記載の信号処理回路。
  6. 　前記第２の端子及び前記第３の端子に信号が入力され、前記第１の端子から信号が出力される請求項４に記載の信号処理回路。
  7. 　入力端子と少なくとも３個の出力端子の間に、コイル、コンデンサ及び抵抗により構成されたウィルキンソン型分配回路が２段縦続接続され、
    　後段の前記ウィルキンソン型分配回路において前記出力端子間に挿入された抵抗と並列にコンデンサが接続された分配回路。
  8. 　前段の前記ウィルキンソン型分配回路において複数の前記出力端子に対応する信号系統間に挿入された複数の抵抗中の一つの抵抗と直列に抵抗を接続した請求項７に記載の分配回路。
  9. 　基板片面に実装されたパターンにおいて離れた位置の信号系統間に挿入される抵抗に対して前記抵抗が直列に接続されるようにした請求項８に記載の分配回路。
  10. 　請求項７の分配回路を実装可能なようにパターンが形成された基板上で、１又は複数の信号系統に含まれる素子を実装しないことによってより少ない出力を得るようにした分配回路。
PCT/JP2021/045252 2021-01-21 2021-12-09 信号処理回路および分配回路 Ceased WO2022158156A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/261,442 US20240072406A1 (en) 2021-01-21 2021-12-09 Signal processing circuit and distribution circuit
JP2022577023A JP7781082B2 (ja) 2021-01-21 2021-12-09 分配回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021008267 2021-01-21
JP2021-008267 2021-01-21

Publications (1)

Publication Number Publication Date
WO2022158156A1 true WO2022158156A1 (ja) 2022-07-28

Family

ID=82548325

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/045252 Ceased WO2022158156A1 (ja) 2021-01-21 2021-12-09 信号処理回路および分配回路

Country Status (3)

Country Link
US (1) US20240072406A1 (ja)
JP (1) JP7781082B2 (ja)
WO (1) WO2022158156A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025070404A1 (ja) * 2023-09-26 2025-04-03 株式会社ヨコオ 電子部品、アンテナ装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170625A (ja) * 1988-12-22 1990-07-02 Toshiba Corp 高周波電力分配器
JP2010534438A (ja) * 2007-07-24 2010-11-04 トムソン ライセンシング 多アンテナシステム給電デバイスおよびかかるデバイスを備える無線リンク端末
WO2020121985A1 (ja) * 2018-12-12 2020-06-18 株式会社村田製作所 電力分配器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980014205A (ko) * 1996-08-08 1998-05-25 김광호 고주파 전력분배기/결합기 회로
DE102015212232B4 (de) * 2015-06-30 2020-03-05 TRUMPF Hüttinger GmbH + Co. KG Leistungscombiner zur Kopplung von Hochfrequenzsignalen und Leistungscombineranordnung mit einem solchen Leistungscombiner
US9667216B2 (en) 2015-08-12 2017-05-30 Shure Acquisition Holdings, Inc. Wideband tunable combiner system
US10608313B2 (en) * 2018-01-08 2020-03-31 Linear Technology Holding Llc Wilkinson combiner with coupled inductors
JP7163962B2 (ja) 2018-08-30 2022-11-01 株式会社村田製作所 電力分配／結合回路および電力分配／結合部品
KR102703276B1 (ko) * 2019-01-09 2024-09-05 삼성전자 주식회사 위상 어레이 시스템을 위한 4방향 전력 분배기 및 결합기
US11043931B2 (en) * 2019-11-04 2021-06-22 Analog Devices International Unlimited Company Power combiner/divider

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170625A (ja) * 1988-12-22 1990-07-02 Toshiba Corp 高周波電力分配器
JP2010534438A (ja) * 2007-07-24 2010-11-04 トムソン ライセンシング 多アンテナシステム給電デバイスおよびかかるデバイスを備える無線リンク端末
WO2020121985A1 (ja) * 2018-12-12 2020-06-18 株式会社村田製作所 電力分配器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025070404A1 (ja) * 2023-09-26 2025-04-03 株式会社ヨコオ 電子部品、アンテナ装置

Also Published As

Publication number Publication date
JP7781082B2 (ja) 2025-12-05
JPWO2022158156A1 (ja) 2022-07-28
US20240072406A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
CN108809336B (zh) 用于射频滤波器的系统和方法
US6567648B1 (en) System combining radio frequency transmitter and receiver using circulator and method for canceling transmission signal thereof
US8350642B2 (en) Power splitter/combiner
US10854945B2 (en) Circuits for wireless communication on multiple frequency bands
US20100244981A1 (en) Radio frequency power divider and combiner circuit
CN1173054A (zh) 平衡－不平衡变换器
US6970688B2 (en) Local oscillator signal divider and low-noise converter employing the same
US20100097160A1 (en) Directional coupler
US20120019336A1 (en) Low loss RF transceiver combiner
KR20080008249A (ko) 결합된 섹션을 갖는 분할기/조합기
JP7781082B2 (ja) 分配回路
US5285175A (en) Tri-phase combiner/splitter system
CN101651485A (zh) 降低交互调变干扰的方法及其所应用的信号接收器
CN115732879B (zh) 一种具有无反射特性的平衡-不平衡一分三滤波功分器
CN118738804A (zh) 一种宽带全端口无反射滤波功分器
CN217607788U (zh) 一种射频微波开关矩阵电路及器件
Yang et al. Transitioning to RF filtering
US5128638A (en) Four-post quadrature coupler suitable for monolithic implementation
CN105186076A (zh) 一种基于ltcc的s波段自负载四路正交滤波器
CN216390945U (zh) 一种移相网络
CN110011680B (zh) 一种射频通信模组及其模拟消噪电路
CN115275613A (zh) 一种基于集总元件的Butler矩阵
US12519447B2 (en) Electronic component and communication apparatus
CN120238067B (zh) 基于电桥的频分双工平衡式低噪声放大器及射频接收机
Zhu et al. Balanced microstrip circuit with differential negative group delay characteristics

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21921258

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022577023

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18261442

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21921258

Country of ref document: EP

Kind code of ref document: A1