WO2022149474A1 - 電子回路装置 - Google Patents

電子回路装置 Download PDF

Info

Publication number
WO2022149474A1
WO2022149474A1 PCT/JP2021/047662 JP2021047662W WO2022149474A1 WO 2022149474 A1 WO2022149474 A1 WO 2022149474A1 JP 2021047662 W JP2021047662 W JP 2021047662W WO 2022149474 A1 WO2022149474 A1 WO 2022149474A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
wiring
electronic circuit
control unit
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/047662
Other languages
English (en)
French (fr)
Inventor
圭一 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN202180089201.1A priority Critical patent/CN116745899A/zh
Publication of WO2022149474A1 publication Critical patent/WO2022149474A1/ja
Priority to US18/345,558 priority patent/US12464712B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/203—Electrical connections

Definitions

  • the electronic circuit device of the present invention includes a semiconductor substrate, a wiring layer provided on the surface of the semiconductor substrate, and an external connection terminal provided on the outer surface of the wiring layer opposite to the semiconductor substrate.
  • the semiconductor substrate includes a write-once memory, a control unit that writes and reads data to and from the memory, and a communication control unit that controls data communication between the control unit and the outside.
  • the wiring layer includes a first wiring conductor that connects the communication control unit and the external connection terminal, and a flat conductor provided between the first wiring conductor and the surface of the semiconductor substrate.
  • the first wiring conductor overlaps the memory when viewed in the stacking direction in which the semiconductor substrate and the wiring layer are laminated.
  • the planar conductor is placed between the first wiring conductor and the memory and is connected to a fixed potential.
  • FIG. 1 is an equivalent circuit diagram showing an example of the configuration of the electronic circuit device 10 according to the embodiment of the present invention.
  • the wiring layer 110 is formed on the surface F100 of the semiconductor substrate 100. In other words, the wiring layer 110 is formed on the surface of the embedded oxide layer 102 opposite to the support portion 101.
  • the wiring layer 110 is a laminated structure of a plurality of insulator layers 111-114.
  • the insulator layer 111 is formed on the surface F100 of the semiconductor substrate 100.
  • the insulator layer 112 is formed on a surface opposite to the surface where the insulator layer 111 and the semiconductor substrate 100 abut.
  • the insulator layer 113 is formed on a surface opposite to the surface where the insulator layer 112 and the insulator layer 111 abut.
  • a plurality of external connection terminals 600, external connection terminals 601, external connection terminals 602, and external connection terminals 603 are formed on the outer surface F110 of the wiring layer 110.
  • the plurality of external connection terminals 600 and the external connection terminal 603 are formed on the external connection pad conductor (not shown).
  • the external connection terminal 601 is formed on the external connection pad conductor 73.
  • the external connection terminal 602 is formed on the external connection pad conductor 73.
  • the plurality of external connection terminals 600, external connection terminals 601, external connection terminals 602, and external connection terminals 603 are realized by copper pillar bumps, solder bumps, and the like.
  • the external connection terminal 601 corresponds to the "external connection terminal" in the claims of the present invention.
  • the wiring conductor 71 is provided at a position closer to the outer surface F110 of the surface F100 of the semiconductor substrate 100 and the outer surface F110 of the wiring layer 110.
  • the distance between the external connection terminal 601 and the wiring conductor 71 and the electronic fuse 22 and the wiring conductor 61 becomes large. Therefore, the electronic circuit device 10 can further suppress the influence of the high frequency signal and noise of the digital data on the electronic fuse 22. That is, the electronic circuit device 10 can more reliably suppress erroneous writing to the electronic fuse 22 and damage to the written data.
  • the electronic circuit device 10 can further suppress the influence of the high frequency signal and noise of the digital data on the electronic fuse 22, and can more reliably suppress the erroneous writing to the electronic fuse 22 and the damage of the written data.
  • the wiring layer for forming the functional portion corresponds to the "first wiring layer” of the present invention
  • the rewiring layer corresponds to the "second wiring layer” of the present invention. Therefore, in this case, the insulator layer 111 and the insulator layer 112 correspond to the "first insulator layer" of the present invention, and the insulator layer 113 and the insulator layer 114 correspond to the "second insulator layer” of the present invention. Corresponds to.
  • the area of the planar conductor 50D connected to the ground potential becomes large.
  • the electronic circuit device 10D can more reliably suppress erroneous writing to the electronic fuse 22 and damage to the written data.
  • FIG. 8 is a partially enlarged cross-sectional view of the electronic circuit device 10E according to the sixth embodiment.
  • the conductor non-forming portion 500E does not overlap with the electronic fuse 22.
  • the electronic circuit device 10E can more reliably suppress erroneous writing to the electronic fuse 22 and damage to the written data.

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Abstract

半導体基板（１００）は、ライトワンスなヒューズメモリ（２２２）と、ヒューズメモリ（２２２）へのデータの書き込みおよび読み出しを行う制御部（２２１）と、デジタル（ＩＯ２１）と、を備える。配線層（１１０）は、デジタル（ＩＯ２１）と外部接続端子（６０１）とを接続する配線導体（７１）と、配線導体（７１）と半導体基板（１００）の表面（Ｆ１００）との間に設けられた平面導体（５０）と、を備える。配線導体（７１）は、半導体基板（１００）および配線層（１１０）が積層される積層方向に視て、ヒューズメモリ（２２２）に重なる。平面導体（５０）は、配線導体（７１）とヒューズメモリ（２２２）との間に配置され、グランド電位に接続される。

Description

電子回路装置
　本発明は、電子ヒューズ等のライトワンスなメモリを含む回路を備える電子回路装置に関する。
　特許文献１には、無線通信装置が記載される。特許文献１の無線通信装置は、ＲＦＩＣを備える。ＲＦＩＣは、ヒューズ、および、ＲＦ信号処理部を備える。
　ヒューズは、ライトワンスなメモリである。ＲＦＩＣは、ヒューズに書き込まれた情報を用いて、ＲＦ信号処理部の制御を行う。
特開２０１４－１６５５１６号公報
　しかしながら、従来技術に示すようなＲＦＩＣでは、ヒューズに誤情報が書き込まれてしまう問題があった。
　したがって、本発明の目的は、ヒューズへの誤情報の書き込みを抑制できる電子回路装置を提供することにある。
　この発明の電子回路装置は、半導体基板と、半導体基板の表面に設けられた配線層と、配線層における半導体基板と反対側の外面に設けられた外部接続端子と、を備える。半導体基板は、ライトワンスなメモリと、メモリへのデータの書き込みおよび読み出しを行う制御部と、制御部と外部とのデータ通信を制御する通信制御部と、を備える。配線層は、通信制御部と外部接続端子とを接続する第１配線導体と、第１配線導体と半導体基板の表面との間に設けられた平面導体と、を備える。第１配線導体は、半導体基板および配線層が積層される積層方向に視て、メモリに重なる。平面導体は、第１配線導体とメモリとの間に配置され、固定電位に接続される。
　この構成では、外部接続端子および第１配線導体から不要なノイズが放射しても、平面導体によって遮蔽される。これにより、不要なノイズがメモリに伝搬されることは抑制される。また、メモリの誤書き込みは、抑制される。
　この発明によれば、ヒューズへの誤情報の書き込みを抑制できる。
図１は、本発明の実施形態に係る電子回路装置１０の構成の一例を示す等価回路図である。 図２は、第１の実施形態に係る電子回路装置１０の平面図である。 図３は、第１の実施形態に係る電子回路装置１０の部分的な拡大断面図である。 図４は、第２の実施形態に係る電子回路装置１０Ａの部分的な拡大断面図である。 図５は、第３の実施形態に係る電子回路装置１０Ｂの部分的な拡大断面図である。 図６は、第４の実施形態に係る電子回路装置１０Ｃの部分的な拡大断面図である。 図７は、第５の実施形態に係る電子回路装置１０Ｄの平面図である。 図８は、第６の実施形態に係る電子回路装置１０Ｅの部分的な拡大断面図である。
　［第１の実施形態］
　本発明の第１の実施形態に係る電子回路装置について、図を参照して説明する。
　（電子回路装置１０の回路構成）
　図１は、本発明の実施形態に係る電子回路装置１０の構成の一例を示す等価回路図である。
　電子回路装置１０は、例えば、ＲＦＩＣである。電子回路装置１０は、ＩＣ制御部２０、スイッチ回路３１、スイッチ回路３２、および、増幅回路４０を備える。スイッチ回路３１、スイッチ回路３２、および、増幅回路４０からなる部分が、本発明の「ＲＦ信号処理部」に対応する。
　スイッチ回路３１は、増幅回路４０の入力側に接続される。スイッチ回路３２は、増幅回路４０の出力側に接続される。増幅回路４０は、複数のＬＮＡ（低雑音増幅器）を備える。スイッチ回路３１とスイッチ回路３２とは、複数のＬＮＡを選択するように制御する。
　スイッチ回路３１、および、スイッチ回路３２は、ＩＣ制御部２０からの制御信号に基づいて、上述の複数のＬＮＡの選択制御を行う。また、増幅回路４０は、ＩＣ制御部２０からの制御信号に基づいて、複数のＬＮＡの動作制御を実行する。
　ＩＣ制御部２０は、デジタルＩＯ２１、電子ヒューズ２２、および、レベルコンバータ２３を備える。デジタルＩＯ２１は、電子ヒューズ２２に接続する。電子ヒューズ２２は、レベルコンバータ２３に接続する。レベルコンバータ２３は、スイッチ回路３１、スイッチ回路３２、および、増幅回路４０に接続する。デジタルＩＯ２１が、本発明の「通信制御部」に対応する。
　デジタルＩＯ２１は、ＩＣ制御部２０と電子回路装置１０の外部の回路や装置とのインターフェース部である。デジタルＩＯ２１は、外部回路、外部装置とのデジタル信号の入出力制御を行う。例えば、デジタルＩＯ２１は、外部から、シリアルデータ（Ｓｅｒｉａｌ　Ｄａｔａ）、シリアルクロック（Ｓｅｒｉａｌ　Ｃｌｏｃｋ）、ＩＤセレクトデータ（ＩＤ　Ｓｅｒｅｃｔ　Ｄａｔａ）の入力を受け付ける。
　より具体的には、デジタルＩＯ２１は、電子回路装置１０に設けられたシリアルデータ用外部接続端子を通じて、シリアルデータの入力を受け付ける。デジタルＩＯ２１は、電子回路装置１０に設けられたシリアルクロック用外部接続端子を通じて、シリアルクロックの入力を受け付ける。デジタルＩＯ２１は、電子回路装置１０に設けられたＩＤセレクトデータ用外部接続端子を通じて、ＩＤセレクトデータの入力を受け付ける。
　デジタルＩＯ２１は、受け付けたシリアルデータ、シリアルクロック、および、ＩＤセレクトデータを、電子ヒューズ２２に出力する。
　電子ヒューズ２２は、制御部２２１とヒューズメモリ２２２とを備える。シリアルデータ、シリアルクロック、および、ＩＤセレクトデータは、制御部２２１に入力される。
　ヒューズメモリ２２２は、ライトワンスなメモリ（ＯＴＰメモリ：Ｏｎｅ　Ｔｉｍｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｍｅｍｏｒｙ）である。具体的には、ヒューズメモリ２２２は、所定の書き込み条件によって、一度だけデータを書き込むことが可能なメモリである。そして、ヒューズメモリ２２２は、一度書き込まれたデータを、通電されていなくても保持できる。
　制御部２２１は、例えば、シリアルクロックを用いて、各種の制御を実行する。
　制御部２２１は、シリアルデータがヒューズメモリ２２２への書き込みデータであれば、デジタルＩＯ２１から入力されたシリアルデータを、ヒューズメモリ２２２に書き込む。
　また、制御部２２１は、ＩＤセレクトデータと、ヒューズメモリ２２２に書き込まれるデータとを用いて、スイッチ回路３１、スイッチ回路３２、増幅回路４０に出力する制御信号を生成し、レベルコンバータ２３に出力する。例えば、制御部２２１は、デジタルＩＯ２１等を介して入力された増幅回路４０の制御条件（例えば、ＩＤセレクトデータの値）と、ヒューズメモリ２２２に書き込まれるデータとを用いて、制御信号を生成し、レベルコンバータ２３に出力する。
　レベルコンバータ２３は、制御信号を、スイッチ回路３１用、スイッチ回路３２用、および、増幅回路４０用として、それぞれのレベルを変換する。レベルコンバータ２３は、レベル変換後の制御信号を、スイッチ回路３１、スイッチ回路３２、および、増幅回路４０に出力する。なお、制御部２２１がスイッチ回路３１、スイッチ回路３２、および、増幅回路４０で処理可能な制御信号を出力できれば、レベルコンバータ２３は省略することが可能である。
　このように、電子回路装置１０は、ヒューズメモリ２２２に書き込まれたデータに基づいて、スイッチ回路３１、スイッチ回路３２、および、増幅回路４０を適正に制御する。したがって、ヒューズメモリ２２２に書き込まれたデータが誤っていたり、破損していると、電子回路装置１０は、スイッチ回路３１、スイッチ回路３２、および、増幅回路４０を適正に制御できなくなってしまう。
　（電子回路装置１０の構造）
　上記の問題を解決するため、電子回路装置１０は、以下の構成を備える。図２は、第１の実施形態に係る電子回路装置１０の平面図である。図３は、第１の実施形態に係る電子回路装置１０の部分的な拡大断面図である。なお、図２、図３では、構成を分かり易くするため、各部の形状は、適宜、強調している。また、以下の各実施形態の図についても同様に、各部の形状は、適宜、強調している。
　図２、図３に示すように、電子回路装置１０は、半導体基板１００、配線層１１０、および、複数の外部接続端子６００、６０１、６０２、６０３を備える。半導体基板１００は、例えば、シリコン基板である。
　半導体基板１００は、支持部１０１と、表面Ｆ１００付近の埋込酸化物層１０２とによって形成される。埋込酸化物層１０２には、ＩＣ制御部２０、スイッチ回路３１、スイッチ回路３２、および、増幅回路４０が形成される。図２に示すように、ＩＣ制御部２０（デジタルＩＯ２１、電子ヒューズ２２、レベルコンバータ２３）、スイッチ回路３１、スイッチ回路３２、および、増幅回路４０は、半導体基板１００を平面視して重ならないように（異なる位置に）、形成される。例えば、平面視した第１方向に沿って、スイッチ回路３１、増幅回路４０およびＩＣ制御部２０、スイッチ回路３２の順に、配列して形成される。また、増幅回路４０とＩＣ制御部２０とは、平面視した第２方向に沿って、順に配列される。これにより、ＩＣ制御部２０、スイッチ回路３１、スイッチ回路３２、および、増幅回路４０を異なる位置に配置しながら、それぞれの間の接続配線（例えば、接続配線用の導体パターン）を、簡素に且つ短く形成できる。
　配線層１１０は、半導体基板１００の表面Ｆ１００に形成される。言い換えれば、配線層１１０は、埋込酸化物層１０２の支持部１０１とは反対側の面に形成される。配線層１１０は、複数の絶縁体層１１１－１１４の積層構造である。絶縁体層１１１は、半導体基板１００の表面Ｆ１００に形成される。絶縁体層１１２は、絶縁体層１１１と半導体基板１００とが当接する面に対して反対側の面に形成される。絶縁体層１１３は、絶縁体層１１２と絶縁体層１１１とが当接する面に対して反対側の面に形成される。絶縁体層１１４は、絶縁体層１１３と絶縁体層１１２とが当接する面に対して反対側の面に形成される。絶縁体層１１４における絶縁体層１１３側と反対側の面は、配線層１１０の外面Ｆ１１０である。言い換えれば、半導体基板１００の表面Ｆ１００から配線層１１０の外面Ｆ１１０の方向に、絶縁体層１１１、絶縁体層１１２、絶縁体層１１３、絶縁体層１１４はこの順に並んで形成されている。
　配線層１１０には、各種の導体が形成される。各種の導体の形状、配置の詳細については、後述する。
　配線層１１０の外面Ｆ１１０には、複数の外部接続端子６００、外部接続端子６０１、外部接続端子６０２、および、外部接続端子６０３が形成される。複数の外部接続端子６００および、外部接続端子６０３は、図示を省略した外部接続用パッド導体に上に形成される。外部接続端子６０１は、外部接続用パッド導体７３に上に形成される。外部接続端子６０２は、外部接続用パッド導体７３に上に形成される。複数の外部接続端子６００、外部接続端子６０１、外部接続端子６０２、および、外部接続端子６０３は、カッパーピラーバンプ、はんだバンプ等のよって実現される。外部接続端子６０１が、本発明の特許請求範囲の「外部接続端子」に対応する。
　なお、複数の外部接続端子６００、外部接続端子６０１、外部接続端子６０２、および、外部接続端子６０３に代えて、複数の外部接続端子６００が形成される外部接続用パッド導体、外部接続用パッド導体７３、および、外部接続用パッド導体７３を、外部接続端子（例えば、ワイヤーボンディング用パッド）としてもよい。
　配線層１１０の外面Ｆ１１０における、上記外部接続用パッド導体が形成されている部分以外は、絶縁性レジスト膜１９０が形成される。
　図２に示すように、複数の外部接続端子６００、外部接続端子６０１、外部接続端子６０２、および、外部接続端子６０３は、配線層１１０の外面Ｆ１１０に、平面視して（半導体基板１００と配線層１１０とが積層される積層方向に視て）、所定パターンで配置されている。
　この際、外部接続端子６０１、外部接続端子６０２、および、外部接続端子６０３は、平面視して、ＩＣ制御部２０に重なる位置に配置される。より具体的には、例えば、図２、図３に示すように、外部接続端子６０１は、ＩＣ制御部２０の電子ヒューズ２２に重なる位置に配置される。外部接続端子６０２は、ＩＣ制御部２０のデジタルＩＯ２１に重なる位置に配置される。また、外部接続端子６０３は、レベルコンバータ２３に重なる位置に配置される。例えば、外部接続端子６０１は、シリアルデータ用外部接続端子であり、外部接続端子６０２は、シリアルクロック用外部接続端子であり、外部接続端子６０３は、ＩＤセレクトデータ用外部接続端子である。なお、本明細書において、「ＡがＢに重なる」場合には、ＡがＢの全てと重なっている場合のみではなく、ＡがＢの一部のみと重なっている場合も含むものとする。
　これにより、外部接続端子間の距離を所定距離に保ちながら、外部接続端子６０１、外部接続端子６０２、および、外部接続端子６０３と、ＩＣ制御部２０との距離を短くできる。また、シリアルデータやシリアルクロックなどのデジタル信号が通流する外部接続端子６０１、外部接続端子６０２、および、外部接続端子６０３と、高周波信号が通流するスイッチ回路３１、スイッチ回路３２、および、増幅回路４０との不要な電磁気的な干渉を抑制できる。具体的には、デジタル信号に基づく高調波により、スイッチ回路３１、スイッチ回路３２や増幅回路４０に通流する信号に不要波が混入したり、不要波と当該信号との間での相互変調が発生したりすることを抑制できる。
　（配線層１１０の導体パターン）
　図３に示すように、絶縁体層１１１と絶縁体層１１２との界面（当接面）には、配線導体６１が形成される。配線導体６１は、例えば、所定の幅を有する線状の導体パターンである。半導体基板１００と配線層１１０との積層方向に視て、配線導体６１の延びる方向の一方端は、デジタルＩＯ２１に重なっており、配線導体６１の延びる方向の他方端は、電子ヒューズ２２に重なる。配線導体６１は、可能な限り短いことが好ましい。配線導体６１の一方端は、絶縁体層１１１に形成された層間接続導体６２１を通じて、デジタルＩＯ２１に接続する。配線導体６１の他方端は、絶縁体層１１１に形成された層間接続導体６２２を通じて、電子ヒューズ２２に接続する。配線導体６１が、本発明の「第２配線導体」に対応する。
　絶縁体層１１３と絶縁体層１１４との界面には、配線導体７１が形成される。配線導体７１は、例えば、所定の幅を有する線状の導体パターンである。配線導体７１は、半導体基板１００を平面視して、電子ヒューズ２２に重なっている。
　配線導体７１の延びる方向の一方端は、絶縁体層１１４に形成された層間接続導体７２を通じて、外部接続用パッド導体７３に接続する。すなわち、配線導体７１の延びる方向の一方端は、外部接続端子６０１に接続する。配線導体７１の延びる方向の他方端は、図示しない層間接続導体等を通じて、デジタルＩＯ２１に接続する。配線導体７１が、本発明の「第１配線導体」に対応する。
　この際、配線導体７１の延びる方向の他方端とデジタルＩＯ２１とを接続する導体パターンは、スイッチ回路３１、スイッチ回路３２、および、増幅回路４０に重ならないことが好ましい。これにより、配線導体７１の延びる方向の他方端とデジタルＩＯ２１とを接続する導体パターンと、スイッチ回路３１、スイッチ回路３２、および、増幅回路４０との不要な電磁気的な干渉を抑制できる。
　絶縁体層１１２と絶縁体層１１３との界面には、平面導体５０が形成される。平面導体５０は、図示していない層間接続導体等を介して、グランド用の外部接続端子に接続される。すなわち、平面導体５０は、グランド電位に接続される。
　平面導体５０は、図２に示すように、例えば、平面視において矩形である。すなわち、平面導体５０は、所定の厚みを有し、厚み方向に直交する２次元平面に、配線導体よりも広がりを有する導体である。平面導体５０は、図３に示すように、配線導体７１と電子ヒューズ２２との間に配置される。言い換えれば、平面導体５０は、平面視において、配線導体７１と電子ヒューズ２２に重なる位置に配置される。
　このような構成において、上述のシリアルデータは、外部接続端子６０１から供給される。シリアルデータ用の高周波信号は、外部接続端子６０１から、層間接続導体７２、配線導体７１を通じて、デジタルＩＯ２１に入力される。
　この際、シリアルデータ用の高周波信号や、外部接続端子６０１から入力されたノイズが配線導体７１から配線層１１０内に漏洩する。しかしながら、配線導体７１から絶縁体層１１３側に漏洩した高周波信号やノイズは、平面導体５０によって遮蔽される。したがって、これらの高周波信号やノイズが電子ヒューズ２２に伝搬することは抑制される。これにより、これらの高周波信号やノイズによって、電子ヒューズ２２に誤情報が書き込まれたり、書き込まれたデータが破損することは抑制される。
　特に、デジタル信号は、復号の精度向上等のため、大振幅のものを用いることがある。この場合、デジタル信号用の高周波信号の振幅も大きくなる。しかしながら、上述の構成を備えることによって、電子回路装置１０は、このような大振幅のデジタル信号用の高周波信号を用いても、電子ヒューズ２２に誤情報が書き込まれたり、書き込まれたデータが破損することをより確実に抑制できる。
　さらに、平面導体５０は、配線導体７１と配線導体６１との間にも広がるように配置される。言い換えれば、平面導体５０は、平面視において、配線導体７１と配線導体６１にも重なるように配置される。したがって、配線導体７１からの高周波信号やノイズが配線導体６１に伝搬することは、抑制される。これにより、これらの高周波信号やノイズが配線導体６１を通じて、電子ヒューズ２２に伝搬することは抑制される。この結果、これらの高周波信号やノイズによって電子ヒューズ２２に誤情報が書き込まれたり、書き込まれたデータが破損することは抑制される。なお、平面導体５０は、平面視において電子ヒューズ２２には重ならず、配線導体７１と配線導体６１とのみに重なっていてもよい。この場合においても、配線導体７１からの高周波信号やノイズの漏洩は抑制しやすくなる。
　また、この構成では、上述のように平面視において外部接続端子６０１と電子ヒューズ２２とを重ねて配置できる。したがって、電子回路装置１０の平面面積を小さくでき、小型化できる。言い換えれば、電子回路装置１０は小型化されていても、配線層１１０内に漏洩する高周波信号やノイズによって電子ヒューズ２２に誤情報が書き込まれたり、書き込まれたデータが破損することを抑制できる。
　特に、電子回路装置１０は、ＬＮＡを含む増幅回路４０、増幅回路４０に接続するスイッチ回路３１およびスイッチ回路３２を備える。これらの回路は、ＲＦモジュールとしては、処理する高周波信号の電力（レベル）が小さい。この場合、ＩＣ制御部２０およびこれに関連する配線導体、外部接続端子が、増幅回路４０、スイッチ回路３１およびスイッチ回路３２に重なっていると、上述のシリアルデータ、シリアルクロック、および、ＩＤセレクトデータの影響を受け易い。このため、ＬＮＡのＮＦ（Ｎｏｉｓｅ　Ｆｉｇｕｒｅ）等の特性は劣化してしまう。
　また、増幅回路４０、スイッチ回路３１およびスイッチ回路３２と、ＩＣ制御部２０とを離すと、電子回路装置１０が大型化するとともに、ＩＣ制御部２０からの制御信号にノイズが重畳しやすい。すなわち、誤動作が発生し易くなってしまう。したがって、増幅回路４０、スイッチ回路３１およびスイッチ回路３２と、ＩＣ制御部２０とは、近接させることが好ましい。
　この場合、ＩＣ制御部２０に接続する外部接続端子６０１、６０２、６０３を、ＩＣ制御部２０、スイッチ回路３１、スイッチ回路３２、および増幅回路４０から離すことで、シリアルデータ、シリアルクロック、および、ＩＤセレクトデータの影響を抑制できる。しかしながら、電子回路装置１０が大型化してしまう。
　このため、本願発明のように、シリアルデータ、シリアルクロック、および、ＩＤセレクトデータが入力される外部接続端子６０１、６０２、６０３をＩＣ制御部２０に重ねることで、小型化できる。さらには、スイッチ回路３１、スイッチ回路３２、および増幅回路４０へのシリアルデータ、シリアルクロック、および、ＩＤセレクトデータの影響を抑制できる。
　しかしながら、本願発明のような平面導体５０を用いなければ、上述のように、電子ヒューズ２２への誤書き込みや、書き込まれたデータの破損が生じる可能性がある。そこで、本願発明の電子回路装置１０は、上述のように、平面導体５０を備えることによって、電子回路装置１０の小型化、ＬＮＡを含む高周波信号の処理部の特性の劣化を抑制できる。また、電子ヒューズ２２への誤書き込みや書き込まれたデータの破損を効果的に抑制できる。
　なお、上述の説明では、平面導体５０は、グランド電位に接続される態様を示した。しかしながら、平面導体５０は、他の固定電位、例えば、電子回路装置１０に供給される直流電源の電位に接続されていてもよい。しかしながら、平面導体５０がグランド電位に接続されることによって、電子回路装置１０は、電子ヒューズ２２への誤書き込みや書き込まれたデータの破損をより安定的に抑制できる。
　また、上述の構成では、外部接続端子６０２とデジタルＩＯ２１とは、平面視して重なっている。そして、外部接続端子６０２とデジタルＩＯ２１とは、配線層１１０の各絶縁体層に形成された接続用導体８１および層間接続導体８２によって、略積層方向に沿って接続される。これにより、電子回路装置１０は、外部接続端子６０２から入力されるシリアルクロックやノイズによる電子ヒューズ２２への誤書き込みや書き込まれたデータの破損を抑制できる。
　なお、図示を省略しているが、外部接続端子６０３およびこれに接続する配線導体についても同様に、例えば、平面導体５０に重なる位置に配置される。これにより、電子回路装置１０は、外部接続端子６０３から入力されるＩＤセレクトデータやノイズによる電子ヒューズ２２への誤書き込みや書き込まれたデータの破損を抑制できる。
　また、配線導体７１は、半導体基板１００の表面Ｆ１００と配線層１１０の外面Ｆ１１０のうち、外面Ｆ１１０に近い位置に設けられている。これにより、外部接続端子６０１および配線導体７１と、電子ヒューズ２２および配線導体６１との距離は大きくなる。したがって、電子回路装置１０は、電子ヒューズ２２へのデジタルデータの高周波信号およびノイズの影響をさらに抑制できる。すなわち、電子回路装置１０は、電子ヒューズ２２への誤書き込みや書き込まれたデータの破損をより確実に抑制できる。
　また、上述の構成では、配線層１１０は、機能部形成用配線層と再配線層とによって構成される。機能部形成用配線層は、絶縁体層１１１および絶縁体層１１２によって構成される。再配線層は、絶縁体層１１３および絶縁体層１１４によって構成され、機能部と複数の外部接続端子とを接続する。そして、絶縁体層１１３および絶縁体層１１４は、絶縁体層１１１および絶縁体層１１２よりも厚い。これにより、外部接続端子６０１および配線導体７１と、電子ヒューズ２２および配線導体６１との距離は大きくなる。したがって、電子回路装置１０は、電子ヒューズ２２へのデジタルデータの高周波信号およびノイズの影響をさらに抑制でき、電子ヒューズ２２への誤書き込みや書き込まれたデータの破損をより確実に抑制できる。なお、機能部形成用配線層が、本発明の「第１配線層」に対応し、再配線層が、本発明の「第２配線層」に対応する。したがって、この場合、絶縁体層１１１および絶縁体層１１２が、本発明の「第１絶縁体層」に対応し、絶縁体層１１３および絶縁体層１１４が、本発明の「第２絶縁体層」に対応する。
　また、上述の説明では、半導体基板１００は、シリコン基板であるが、他の材料であってもよい。ただし、シリコン基板を用いることで、ＩＣ制御部２０、スイッチ回路３１、スイッチ回路３２、および増幅回路４０の形成が容易になる。
　［第２の実施形態］
　本発明の第２の実施形態に係る電子回路装置について、図を参照して説明する。図４は、第２の実施形態に係る電子回路装置１０Ａの部分的な拡大断面図である。
　図４に示すように、第２の実施形態に係る電子回路装置１０Ａは、第１の実施形態に係る電子回路装置１０に対して、配線層１１０Ａの構成において異なる。電子回路装置１０Ａの他の構成は、電子回路装置１０と同様であり、同様の箇所の説明は省略する。
　電子回路装置１０Ａは、配線層１１０Ａを備える。配線層１１０Ａは、配線層１１０に対して、絶縁体層１１５を追加した点で異なる。配線層１１０Ａの他の構成は、配線層１１０と同様であり、同様の箇所の説明は省略する。
　絶縁体層１１５は、絶縁体層１１２と絶縁体層１１３との間に配置される。これにより、再配線層は、絶縁体層１１５、絶縁体層１１３、および、絶縁体層１１４の積層構造を有する。
　このような構成によって、平面導体５０は、再配線層における積層方向の途中位置に配置される。これにより、電子ヒューズ２２および配線導体６１と、平面導体５０との距離は大きくなる。したがって、電子回路装置１０Ａは、電子ヒューズ２２へのデジタルデータの高周波信号およびノイズの影響をさらに抑制できる。すなわち、電子回路装置１０Ａは、電子ヒューズ２２への誤書き込みや書き込まれたデータの破損をより確実に抑制できる。
　［第３の実施形態］
　本発明の第３の実施形態に係る電子回路装置について、図を参照して説明する。図５は、第３の実施形態に係る電子回路装置１０Ｂの部分的な拡大断面図である。
　図５に示すように、第３の実施形態に係る電子回路装置１０Ｂは、第１の実施形態に係る電子回路装置１０に対して、平面導体５０Ｂの構成において異なる。電子回路装置１０Ｂの他の構成は、電子回路装置１０と同様であり、同様の箇所の説明は省略する。
　電子回路装置１０Ｂは、平面導体５０Ｂを備える。平面導体５０Ｂは、配線導体６１よりも厚い。これにより、配線導体７１Ｂからのデジタルデータの高周波信号およびノイズは、平面導体５０Ｂによって、より確実に遮蔽される。したがって、電子回路装置１０Ｂは、電子ヒューズ２２へのデジタルデータの高周波信号およびノイズの影響をさらに抑制できる。すなわち、電子回路装置１０Ｂは、電子ヒューズ２２への誤書き込みや書き込まれたデータの破損をより確実に抑制できる。
　なお、平面導体５０Ｂを再配線層に形成することで、平面導体５０Ｂを厚くし易い。例えば、機能部形成用配線層と再配線層とで形成方法を異ならせることで、高集積化したい機能部形成用配線層の全体を薄くし、伝送損失を低減したい再配線層の全体を厚くできる。そして、この再配線層に平面導体５０Ｂを形成することで、平面導体５０Ｂを厚くし易い。
　［第４の実施形態］
　本発明の第４の実施形態に係る電子回路装置について、図を参照して説明する。図６は、第４の実施形態に係る電子回路装置１０Ｃの部分的な拡大断面図である。
　図６に示すように、第４の実施形態に係る電子回路装置１０Ｃは、第１の実施形態に係る電子回路装置１０に対して、平面導体５０Ｃを備える点で異なる。電子回路装置１０Ｃの他の構成は、電子回路装置１０と同様であり、同様の箇所の説明は省略する。
　電子回路装置１０Ｃは、平面導体５０Ｃを備える。平面導体５０Ｃは、平面視して、電子ヒューズ２２に重なっており、配線導体６１の一部には重なっていない。
　このような構成であっても、電子ヒューズ２２と平面導体５０Ｃが重なっているので、電子回路装置１０Ｃは、電子ヒューズ２２へのデジタルデータの高周波信号およびノイズの影響をさらに抑制できる。すなわち、電子回路装置１０Ｃは、電子ヒューズ２２への誤書き込みや書き込まれたデータの破損をより確実に抑制できる。
　なお、平面導体５０Ｃは、電子ヒューズ２２のヒューズメモリ２２２に少なくとも重なっていれば、上述の作用効果を奏することが可能である。また、この際、平面導体５０Ｃは、ヒューズメモリ２２２と制御部２２１とを接続するメモリ用接続導体（例えば、埋込酸化物層１０２に形成された導体パターン）にも重なっていると、より良い。
　これらの構成により、平面導体５０Ｃはできる限り小さい面積で形成できる。したがって、電子回路装置１０Ｃは、例えば、平面導体５０Ｃと同層に形成する他の導体パターンの配置の自由度を向上できる。
　［第５の実施形態］
　本発明の第５の実施形態に係る電子回路装置について、図を参照して説明する。図７は、第５の実施形態に係る電子回路装置１０Ｄの平面図である。なお、図７では、構成が分かり易いように、平面導体を実線で示し、平面導体に重なる他の構成要素を破線で示す。
　図７に示すように、第５の実施形態に係る電子回路装置１０Ｄは、第１の実施形態に係る電子回路装置１０に対して、平面導体５０Ｄを備える点で異なる。電子回路装置１０Ｄの他の構成は、電子回路装置１０と同様であり、同様の箇所の説明は省略する。
　電子回路装置１０Ｄは、平面導体５０Ｄを備える。平面導体５０Ｄは、半導体基板および配線層の略全面に亘って広がる形状である。そして、平面導体５０Ｄは、グランド電位に接続する外部接続端子６００Ｇ、外部接続端子６０１とは重なり、他の外部接続端子６００とは重ならないように導体非形成部５００を有する。
　このような構成によって、電子回路装置１０Ｄは、電子回路装置１０と同様に電子ヒューズ２２へのデジタルデータの高周波信号およびノイズの影響をさらに抑制できる。すなわち、電子回路装置１０Ｄは、電子ヒューズ２２への誤書き込みや書き込まれたデータの破損をより確実に抑制できる。
　また、この構成では、グランド電位に接続する平面導体５０Ｄの面積が広くなる。これにより、電子回路装置１０Ｄは、電子ヒューズ２２への誤書き込みや書き込まれたデータの破損をさらに確実に抑制できる。
　なお、図７に示す導体非形成部５００の形状、位置は、一例であり、グランド電位に接続する外部接続端子６００Ｇの配置、他の外部接続端子６００の配置、配線層内での各種の配線パターン等によって適宜設定できる。逆に言えば、導体非形成部５００を適宜配置することによって、配線層内での各種の配線パターンの配置の自由度を向上できる。
　［第６の実施形態］
　本発明の第６の実施形態に係る電子回路装置について、図を参照して説明する。図８は、第６の実施形態に係る電子回路装置１０Ｅの部分的な拡大断面図である。
　図８に示すように、第６の実施形態に係る電子回路装置１０Ｅは、第１の実施形態に係る電子回路装置１０に対して、平面導体５０Ｅを備える点で異なる。電子回路装置１０Ｅの他の構成は、電子回路装置１０と同様であり、同様の箇所の説明は省略する。
　電子回路装置１０Ｅは、平面導体５０Ｅを備える。平面導体５０Ｅは、導体非形成部５００Ｅを有する。平面導体５０Ｅに導体非形成部５００Ｅを備えることで、例えば、他の配線パターンを配置することが可能になる。したがって、電子回路装置１０Ｅは、配線層内での各種の配線パターンの配置の自由度を向上できる。
　なお、図８に示すように、導体非形成部５００Ｅは、電子ヒューズ２２に重ならないことが好ましい。これにより、電子回路装置１０Ｅは、電子ヒューズ２２への誤書き込みや書き込まれたデータの破損をより確実に抑制できる。
　また、導体非形成部５００Ｅの形状は、図８に示すものに限らない。例えば、平面導体５０Ｅは、網目状であってもよく、複数の導体非形成部５００Ｅを、規則的に、または、不規則に有していてもよい。
　なお、上述の各実施形態の構成および派生例の構成は、適宜組み合わせることが可能であり、それぞれの組合せに応じた作用効果を奏することができる。
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ：電子回路装置
２０：ＩＣ制御部
２１：デジタルＩＯ
２２：電子ヒューズ
２３：レベルコンバータ
３１、３２：スイッチ回路
４０：増幅回路
５０、５０Ｂ、５０Ｃ、５０Ｄ、５０Ｅ：平面導体
６１：配線導体
７１、７１Ｂ：配線導体
７２：層間接続導体
７３：外部接続用パッド導体
８１：接続用導体
８２：層間接続導体
１００：半導体基板
１０１：支持部
１０２：埋込酸化物層
１１０、１１０Ａ：配線層
１１１、１１２、１１３、１１４、１１５：絶縁体層
１９０：絶縁性レジスト膜
２２１：制御部
２２２：ヒューズメモリ
５００：導体非形成部
５００Ｅ：導体非形成部
６００、６００Ｇ、６０１、６０２、６０３：外部接続端子
６２１、６２２：層間接続導体
Ｆ１００：表面
Ｆ１１０：外面

Claims (15)

  1. 　半導体基板と、
    　前記半導体基板の表面に設けられた配線層と、
    　前記配線層における前記半導体基板と反対側の外面に設けられた外部接続端子と、
    　を備え、
    　前記半導体基板は、
    　　ライトワンスなメモリと、
    　　前記メモリへのデータの書き込みおよび読み出しを行う制御部と、
    　　前記制御部と外部とのデータ通信を制御する通信制御部と、
    　を備え、
    　前記配線層は、
    　　前記通信制御部と前記外部接続端子とを接続する第１配線導体と、
    　　前記第１配線導体と前記半導体基板の表面との間に設けられた平面導体と、
    　を備え、
    　前記第１配線導体は、
    　　前記半導体基板および前記配線層が積層される積層方向に視て、前記メモリに重なり、
    　前記平面導体は、
    　　前記第１配線導体と前記メモリとの間に配置され、固定電位に接続される、
    　電子回路装置。
  2. 　前記メモリと前記制御部とを接続するメモリ用接続導体を備え、
    　前記平面導体は、前記第１配線導体とメモリ用接続導体との間に配置される、
    　請求項１に記載の電子回路装置。
  3. 　前記平面導体は、前記第１配線導体と前記制御部との間に配置される、
    　請求項１または請求項２に記載の電子回路装置。
  4. 　前記配線層は、
    　前記制御部に接続する第２配線導体を備え、
    　前記積層方向において、前記第２配線導体は、前記平面導体よりも前記半導体基板の表面側に配置され、
    　前記平面導体は、前記第１配線導体と前記第２配線導体との間に配置される、
    　請求項１乃至請求項３のいずれかに記載の電子回路装置。
  5. 　前記固定電位は、グランド電位である、
    　請求項１乃至請求項４のいずれかに記載の電子回路装置。
  6. 　前記平面導体は、部分的に導体非形成部を有する、
    　請求項１乃至請求項５のいずれかに記載の電子回路装置。
  7. 　前記平面導体は、導体非形成部を有さない、
    　請求項１乃至請求項５のいずれかに記載の電子回路装置。
  8. 　前記半導体基板は、前記制御部に接続し、前記制御部からの出力に基づいて処理を実行するＲＦ信号処理部を備え、
    　前記ＲＦ信号処理部は、低雑音増幅器を含み、前記半導体基板において、前記メモリ、前記制御部、および、前記通信制御部と異なる位置に配置される、
    　請求項１乃至請求項７のいずれかに記載の電子回路装置。
  9. 　前記外部接続端子および前記第１配線導体は、前記低雑音増幅器に重ならない、
    　請求項８に記載の電子回路装置。
  10. 　前記平面導体は、前記積層方向に視て前記平面導体に重なる前記第１配線導体よりも厚い、
    　請求項１乃至請求項９のいずれかに記載の電子回路装置。
  11. 　前記第１配線導体は、前記積層方向において、前記表面よりも前記外面に近い位置に配置される、
    　請求項１乃至請求項１０のいずれかに記載の電子回路装置。
  12. 　前記配線層は、前記表面側の第１配線層と、前記外面側の第２配線層とを備え、
    　前記平面導体は、前記第２配線層に配置される、
    　請求項１乃至請求項１１のいずれかに記載の電子回路装置。
  13. 　前記第２配線層を形成する第２絶縁体層は、前記第１配線層を形成する第１絶縁体層よりも厚く、
    　前記平面導体は、前記第２配線層における前記積層方向の途中位置に配置される、
    　請求項１２に記載の電子回路装置。
  14. 　前記半導体基板は、シリコン基板である、
    　請求項１乃至請求項１３のいずれかに記載の電子回路装置。
  15. 　半導体基板と、
    　前記半導体基板の表面に設けられた配線層と、
    　前記配線層における前記半導体基板と反対側の外面に設けられた外部接続端子と、
    　を備え、
    　前記半導体基板は、
    　　ライトワンスなメモリと、
    　　前記メモリへのデータの書き込みおよび読み出しを行う制御部と、
    　　前記制御部と外部とのデータ通信を制御する通信制御部と、
    　を備え、
    　前記配線層は、
    　　前記通信制御部と前記外部接続端子とを接続する第１配線導体と、
    　　前記第１配線導体と前記半導体基板の表面との間に設けられた平面導体と、
    　前記メモリと前記制御部とを接続するメモリ用接続導体を備え、
    　を備え、
    　前記第１配線導体は、
    　　前記半導体基板および前記配線層が積層される積層方向に視て、前記メモリに重なり、
    　前記平面導体は、
    　　前記平面導体は、前記第１配線導体とメモリ用接続導体との間に配置され、固定電位に接続される、
    　電子回路装置。
PCT/JP2021/047662 2021-01-06 2021-12-22 電子回路装置 Ceased WO2022149474A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180089201.1A CN116745899A (zh) 2021-01-06 2021-12-22 电子电路装置
US18/345,558 US12464712B2 (en) 2021-01-06 2023-06-30 Electronic circuit device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021000919 2021-01-06
JP2021-000919 2021-01-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/345,558 Continuation US12464712B2 (en) 2021-01-06 2023-06-30 Electronic circuit device

Publications (1)

Publication Number Publication Date
WO2022149474A1 true WO2022149474A1 (ja) 2022-07-14

Family

ID=82357281

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/047662 Ceased WO2022149474A1 (ja) 2021-01-06 2021-12-22 電子回路装置

Country Status (3)

Country Link
US (1) US12464712B2 (ja)
CN (1) CN116745899A (ja)
WO (1) WO2022149474A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211199A (ja) * 2007-02-02 2008-09-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012033972A (ja) * 2011-11-04 2012-02-16 Renesas Electronics Corp 半導体装置
JP2012146893A (ja) * 2011-01-14 2012-08-02 Seiko Epson Corp 半導体装置
JP2014165516A (ja) * 2013-02-21 2014-09-08 Panasonic Corp 無線通信装置及びこの無線通信装置の起動方法
JP2016171304A (ja) * 2015-03-12 2016-09-23 エスアイアイ・セミコンダクタ株式会社 半導体装置およびその製造方法
US20210035800A1 (en) * 2019-07-31 2021-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073947A (ja) 2004-09-06 2006-03-16 Renesas Technology Corp ヒューズ構造
JP4884077B2 (ja) 2006-05-25 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2010016062A (ja) * 2008-07-01 2010-01-21 Toshiba Corp 半導体装置
KR101927896B1 (ko) * 2012-12-03 2018-12-12 에스케이하이닉스 주식회사 반도체 장치
US9917055B2 (en) * 2015-03-12 2018-03-13 Sii Semiconductor Corporation Semiconductor device having fuse element
US11239149B2 (en) * 2018-04-02 2022-02-01 Intel Corporation Metal interconnect fuse memory arrays
US11355433B2 (en) * 2019-10-02 2022-06-07 Semiconductor Components Industries, Llc Semiconductor fuse structure and method of manufacturing a semiconductor fuse structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211199A (ja) * 2007-02-02 2008-09-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012146893A (ja) * 2011-01-14 2012-08-02 Seiko Epson Corp 半導体装置
JP2012033972A (ja) * 2011-11-04 2012-02-16 Renesas Electronics Corp 半導体装置
JP2014165516A (ja) * 2013-02-21 2014-09-08 Panasonic Corp 無線通信装置及びこの無線通信装置の起動方法
JP2016171304A (ja) * 2015-03-12 2016-09-23 エスアイアイ・セミコンダクタ株式会社 半導体装置およびその製造方法
US20210035800A1 (en) * 2019-07-31 2021-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same

Also Published As

Publication number Publication date
US12464712B2 (en) 2025-11-04
US20230354593A1 (en) 2023-11-02
CN116745899A (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
US11393796B2 (en) Radio-frequency module and communication apparatus
US7116175B2 (en) Semiconductor device
CN103635020B (zh) 高频电路模块
TWI493893B (zh) 高頻電路模組
US11290144B2 (en) Radio frequency module and communication device
CN216699995U (zh) 高频模块和通信装置
US20090189745A1 (en) Semiconductor device, method of manufacturing thereof, signal transmission/reception method using such semiconductor device, and tester apparatus
US8310062B2 (en) Stacked semiconductor package
CN116388792A (zh) 射频模组
JP2014116844A (ja) 半導体モジュール
WO2022149474A1 (ja) 電子回路装置
CN116566329B (zh) 巴伦、射频前端芯片和射频前端模组
US8253486B2 (en) Wireless apparatus having shielding function
US20250022818A1 (en) Semiconductor module
JP2010232266A (ja) プリント基板モジュール
JP2007005477A (ja) アンダーフィルによるノイズ除去方法
JP2661570B2 (ja) 高周波装置
KR102572484B1 (ko) 전력 증폭 모듈
US11251757B2 (en) High-frequency front-end circuit
JPH02291140A (ja) 超高周波帯実装構造
US20100295601A1 (en) Semiconductor device
JP5017955B2 (ja) 半導体装置
CN119856285A (zh) 具有热缓解的片上混合电磁干扰（emi）屏蔽
CN119154907A (zh) 高频模块以及通信装置
KR20210132363A (ko) 메모리 칩 및 메모리 컨트롤러를 포함하는 메모리 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21917694

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202180089201.1

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21917694

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP