WO2022124188A1 - 撮像素子及び撮像装置 - Google Patents

撮像素子及び撮像装置 Download PDF

Info

Publication number
WO2022124188A1
WO2022124188A1 PCT/JP2021/044232 JP2021044232W WO2022124188A1 WO 2022124188 A1 WO2022124188 A1 WO 2022124188A1 JP 2021044232 W JP2021044232 W JP 2021044232W WO 2022124188 A1 WO2022124188 A1 WO 2022124188A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
region
image pickup
unit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/044232
Other languages
English (en)
French (fr)
Inventor
亮子 本庄
慎一 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US18/255,833 priority Critical patent/US20240030264A1/en
Priority to CN202180081268.0A priority patent/CN116670826A/zh
Publication of WO2022124188A1 publication Critical patent/WO2022124188A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Definitions

  • the present disclosure relates to an image pickup device and an image pickup device.
  • an image pickup device configured by stacking a plurality of substrates.
  • a substrate on which pixels for converting incident light from a subject into an image signal by using photoelectric conversion are formed a circuit for generating control signals of the pixels, and a circuit for processing the image signal are formed. It corresponds to the substrate to be used.
  • a circuit that handles an analog image signal is arranged in the pixel.
  • a high-speed digital circuit is mainly used as a circuit for processing an image signal.
  • a first substrate on which a photoelectric conversion element that performs photoelectric conversion of incident light is mainly arranged and a second substrate on which an amplification transistor that amplifies a signal generated by the photoelectric conversion element and generates an image signal are arranged.
  • An image pickup device that is laminated to form a pixel has been proposed (see, for example, Patent Document 1).
  • a third substrate on which a circuit for generating a pixel control signal and a circuit for processing an image signal are formed is further laminated to form an image sensor. Further, since the circuits constituting the pixels are divided into two substrates and laminated, a connection portion (contact) for making the reference potentials of these substrates common is arranged between the substrates.
  • the reference potential is a potential that serves as a reference for the signal of the pixel circuit and the power supply voltage, and corresponds to, for example, the ground potential.
  • the above-mentioned conventional technique has a problem that the substrate cannot be miniaturized. This is because a region for arranging contacts on the first substrate, the second substrate, and the third substrate is required. In particular, in the second substrate laminated in the middle, a contact with the first substrate and a contact with the third substrate are arranged respectively. An area for arranging these contacts is required, which increases the area of the substrate.
  • an image pickup device and an image pickup device that can be miniaturized in an image pickup device and an image pickup device configured by laminating a plurality of semiconductor substrates.
  • the image pickup device has a first semiconductor substrate and a second semiconductor substrate.
  • the first semiconductor substrate includes a photoelectric conversion unit that performs photoelectric conversion of incident light.
  • the second semiconductor substrate is arranged in a pixel circuit that generates an image signal according to the electric charge generated by photoelectric conversion, an element separation region that separates the elements of the pixel circuit, and a lower layer of the element separation region, and has high impurities.
  • the first semiconductor substrate is laminated on the back surface side with a high impurity concentration region which is a region which is configured to have a concentration and is connected to the first semiconductor substrate in order to have a common reference potential.
  • FIG. 1 It is a block diagram which shows an example of the functional structure of the image pickup apparatus which concerns on one Embodiment of this disclosure. It is a plane schematic diagram which shows the schematic structure of the image pickup apparatus shown in FIG. It is a schematic diagram showing the cross-sectional structure along the line III-III'shown in FIG. It is an equivalent circuit diagram which shows an example of the structure of the pixel sharing unit which concerns on embodiment of this disclosure. It is a figure which shows the structural example of the pixel sharing unit which concerns on embodiment of this disclosure. It is sectional drawing which shows the structural example of the image pickup apparatus which concerns on embodiment of this disclosure. It is a figure which shows the structural example of the pixel sharing unit which concerns on 1st Embodiment of this disclosure.
  • FIG. 1 It is a figure which shows an example of the schematic structure of the image pickup system provided with the image pickup apparatus which concerns on the said Embodiment and the modified example. It is a figure which shows an example of the image pickup procedure of the image pickup system shown in FIG. It is a block diagram which shows an example of the schematic structure of a vehicle control system. It is explanatory drawing which shows an example of the installation position of the vehicle exterior information detection unit and the image pickup unit. It is a figure which shows an example of the schematic structure of an endoscopic surgery system. It is a block diagram which shows an example of the functional structure of a camera head and a CCU.
  • FIG. 1 is a block diagram showing an example of a functional configuration of an image pickup device (imaging device 1) according to an embodiment of the present disclosure.
  • the image pickup apparatus 1 of FIG. 1 includes, for example, an input unit 510A, a row drive unit 520, a timing control unit 530, a pixel array unit 540, a column signal processing unit 550, an image signal processing unit 560, and an output unit 510B.
  • Pixels 541 are repeatedly arranged in an array in the pixel array unit 540. More specifically, a pixel sharing unit 539 including a plurality of pixels is a repeating unit, which is repeatedly arranged in an array consisting of a row direction and a column direction. In the present specification, for convenience, the row direction may be referred to as an H direction, and the column direction orthogonal to the row direction may be referred to as a V direction. In the example of FIG. 1, one pixel sharing unit 539 includes four pixels (pixels 541A, 541B, 541C and 541D). Pixels 541A, 541B, 541C and 541D each have a photoelectric conversion unit 101 (shown in FIG. 6 and the like described later).
  • the pixel sharing unit 539 is a unit that shares one pixel circuit (pixel circuit 210 in FIG. 3 described later). In other words, it has one pixel circuit (pixel circuit 210 described later) for every four pixels (pixels 541A, 541B, 541C and 541D). By operating this pixel circuit in a time division manner, the pixel signals of the pixels 541A, 541B, 541C and 541D are sequentially read out. Pixels 541A, 541B, 541C and 541D are arranged, for example, in 2 rows ⁇ 2 columns.
  • the pixel array unit 540 is provided with pixels 541A, 541B, 541C, and 541D, as well as a plurality of row drive signal lines 542 and a plurality of vertical signal lines (column readout lines) 543.
  • the row drive signal line 542 drives the pixels 541 included in each of the plurality of pixel sharing units 539 arranged side by side in the row direction in the pixel array unit 540.
  • each pixel arranged side by side in the row direction is driven.
  • the pixel sharing unit 539 is provided with a plurality of transistors.
  • a plurality of row drive signal lines 542 are connected to one pixel sharing unit 539.
  • a pixel sharing unit 539 is connected to the vertical signal line (column readout line) 543. Pixel signals are read from each of the pixels 541A, 541B, 541C and 541D included in the pixel sharing unit 539 via the vertical signal line (column read line) 543.
  • the row drive unit 520 is, for example, a row address control unit that determines the position of a row for driving a pixel, in other words, a row decoder unit and a row drive that generates a signal for driving the pixels 541A, 541B, 541C, and 541D. Includes circuit section.
  • the column signal processing unit 550 includes, for example, a load circuit unit connected to a vertical signal line 543 and forming a source follower circuit with pixels 541A, 541B, 541C and 541D (pixel sharing unit 539).
  • the column signal processing unit 550 may have an amplifier circuit unit that amplifies the signal read from the pixel sharing unit 539 via the vertical signal line 543.
  • the column signal processing unit 550 may have a noise processing unit. In the noise processing unit, for example, the noise level of the system is removed from the signal read from the pixel sharing unit 539 as a result of photoelectric conversion.
  • the column signal processing unit 550 has, for example, an analog-to-digital converter (ADC).
  • ADC analog-to-digital converter
  • the ADC includes, for example, a comparator section and a counter section.
  • the comparator section the analog signal to be converted and the reference signal to be compared with this are compared.
  • the counter section the time until the comparison result in the comparator section is inverted is measured.
  • the column signal processing unit 550 may include a horizontal scanning circuit unit that controls scanning the read sequence.
  • the timing control unit 530 supplies a signal for controlling the timing to the row drive unit 520 and the column signal processing unit 550 based on the reference clock signal and the timing control signal input to the device.
  • the image signal processing unit 560 is a circuit that performs various signal processing on the data obtained as a result of photoelectric conversion, in other words, the data obtained as a result of the image pickup operation in the image pickup apparatus 1.
  • the image signal processing unit 560 includes, for example, an image signal processing circuit unit and a data holding unit.
  • the image signal processing unit 560 may include a processor unit.
  • An example of signal processing executed by the image signal processing unit 560 is that when the AD-converted imaging data is data obtained by photographing a dark subject, it has many gradations and is data obtained by photographing a bright subject. Is a tone curve correction process that reduces gradation. In this case, it is desirable to store the characteristic data of the tone curve in the data holding unit of the image signal processing unit 560 in advance as to what kind of tone curve the gradation of the imaging data is corrected based on.
  • the input unit 510A is for inputting, for example, the reference clock signal, timing control signal, characteristic data, and the like from outside the device to the image pickup device 1.
  • the timing control signal is, for example, a vertical synchronization signal and a horizontal synchronization signal.
  • the characteristic data is to be stored in the data holding unit of the image signal processing unit 560, for example.
  • the input unit 510A includes, for example, an input terminal 511, an input circuit unit 512, an input amplitude changing unit 513, an input data conversion circuit unit 514, and a power supply unit (not shown).
  • the input terminal 511 is an external terminal for inputting data.
  • the input circuit unit 512 is for taking the signal input to the input terminal 511 into the image pickup apparatus 1.
  • the input amplitude changing unit 513 the amplitude of the signal captured by the input circuit unit 512 is changed to an amplitude that can be easily used inside the image pickup apparatus 1.
  • the input data conversion circuit unit 514 the arrangement of the data string of the input data is changed.
  • the input data conversion circuit unit 514 is composed of, for example, a serial-parallel conversion circuit. In this serial-parallel conversion circuit, the serial signal received as input data is converted into a parallel signal.
  • the input amplitude changing unit 513 and the input data conversion circuit unit 514 may be omitted.
  • the power supply unit supplies power supplies set to various voltages required inside the image pickup apparatus 1 based on the power supply supplied from the outside to the image pickup apparatus 1.
  • the input unit 510A may be provided with a memory interface circuit that receives data from the external memory device.
  • External memory devices are, for example, flash memory, SRAM, DRAM, and the like.
  • the output unit 510B outputs the image data to the outside of the device.
  • the image data is, for example, image data taken by the image pickup apparatus 1, image data processed by the image signal processing unit 560, or the like.
  • the output unit 510B includes, for example, an output data conversion circuit unit 515, an output amplitude changing unit 516, an output circuit unit 517, and an output terminal 518.
  • the output data conversion circuit unit 515 is composed of, for example, a parallel serial conversion circuit, and in the output data conversion circuit unit 515, the parallel signal used inside the image pickup apparatus 1 is converted into a serial signal.
  • the output amplitude changing unit 516 changes the amplitude of the signal used inside the image pickup apparatus 1. The signal of the changed amplitude becomes easy to use in an external device connected to the outside of the image pickup apparatus 1.
  • the output circuit unit 517 is a circuit that outputs data from the inside of the image pickup device 1 to the outside of the device, and the output circuit section 517 drives the wiring outside the image pickup device 1 connected to the output terminal 518. At the output terminal 518, data is output from the image pickup apparatus 1 to the outside of the apparatus.
  • the output data conversion circuit unit 515 and the output amplitude changing unit 516 may be omitted.
  • the output unit 510B may be provided with a memory interface circuit that outputs data to the external memory device.
  • External memory devices are, for example, flash memory, SRAM, DRAM, and the like.
  • FIG. 2 schematically shows a planar configuration of each of the first substrate 100, the second substrate 200, and the third substrate 300
  • FIG. 3 shows the first substrate 100 and the first substrate 100 laminated with each other.
  • the cross-sectional structure of the second substrate 200 and the third substrate 300 is schematically shown.
  • FIG. 3 corresponds to the cross-sectional configuration along line III-III'shown in FIG.
  • the image pickup apparatus 1 is an image pickup apparatus having a three-dimensional structure configured by laminating three substrates (first substrate 100, second substrate 200, and third substrate 300).
  • the first substrate 100 includes a semiconductor layer 100S and a wiring layer 100T.
  • the second substrate 200 includes a semiconductor layer 200S and a wiring layer 200T.
  • the third substrate 300 includes a semiconductor layer 300S and a wiring layer 300T.
  • each substrate (first substrate) is a combination of the wiring included in each of the first substrate 100, the second substrate 200, and the third substrate 300 and the interlayer insulating film around the wiring. It is called a wiring layer (100T, 200T, 300T) provided on the 100, the second substrate 200 and the third substrate 300).
  • the first substrate 100, the second substrate 200, and the third substrate 300 are laminated in this order, and the semiconductor layer 100S, the wiring layer 100T, the semiconductor layer 200S, the wiring layer 200T, and the wiring layer are laminated in this order.
  • the 300T and the semiconductor layer 300S are arranged in this order.
  • the specific configurations of the first substrate 100, the second substrate 200, and the third substrate 300 will be described later.
  • the arrow shown in FIG. 3 indicates the direction of light L incident on the image pickup apparatus 1.
  • the light incident side in the image pickup apparatus 1 is referred to as "lower”, “lower side”, and “lower”
  • the side opposite to the light incident side is referred to as "upper”, "upper side", and "upper side”.
  • the image pickup apparatus 1 is, for example, a back-illuminated image pickup apparatus in which light is incident from the back surface side of the first substrate 100 having a photodiode.
  • Both the pixel array unit 540 and the pixel sharing unit 539 included in the pixel array unit 540 are configured by using both the first substrate 100 and the second substrate 200.
  • the first substrate 100 is provided with a plurality of pixels 541A, 541B, 541C and 541D included in the pixel sharing unit 539.
  • Each of these pixels 541 has a photodiode (a photoelectric conversion unit 101 described later) and a transfer transistor (charge transfer unit 102 described later).
  • the second substrate 200 is provided with a pixel circuit (pixel circuit 210 described later) included in the pixel sharing unit 539.
  • the pixel circuit reads out the pixel signal transferred from each of the photodiodes of the pixels 541A, 541B, 541C and 541D via the transfer transistor, or resets the photodiode.
  • the second substrate 200 has a plurality of row drive signal lines 542 extending in the row direction and a plurality of vertical signal lines 543 extending in the column direction.
  • the second substrate 200 further has a power supply line 544 extending in the row direction.
  • the third substrate 300 has, for example, an input unit 510A, a row drive unit 520, a timing control unit 530, a column signal processing unit 550, an image signal processing unit 560, and an output unit 510B.
  • the row drive unit 520 is provided, for example, in a region partially overlapping the pixel array unit 540 in the stacking direction of the first substrate 100, the second substrate 200, and the third substrate 300 (hereinafter, simply referred to as the stacking direction). Has been done. More specifically, the row drive unit 520 is provided in a region overlapping the vicinity of the end portion of the pixel array unit 540 in the H direction in the stacking direction (FIG. 2).
  • the column signal processing unit 550 is provided, for example, in a region partially overlapping the pixel array unit 540 in the stacking direction. More specifically, the column signal processing unit 550 is provided in a region overlapping the vicinity of the end portion of the pixel array unit 540 in the V direction in the stacking direction (FIG. 2).
  • the input unit 510A and the output unit 510B may be arranged on a portion other than the third substrate 300, or may be arranged on, for example, the second substrate 200.
  • the input unit 510A and the output unit 510B may be provided on the back surface (light incident surface) side of the first substrate 100.
  • the pixel circuit provided on the second substrate 200 may be referred to as a pixel transistor circuit, a pixel transistor group, a pixel transistor, a pixel readout circuit, or a readout circuit, as another name. In this specification, the term “pixel circuit” is used.
  • the first substrate 100 and the second substrate 200 are electrically connected by, for example, through electrodes (through electrodes 252, 253A and 253B in FIG. 6 described later).
  • the second substrate 200 and the third substrate 300 are electrically connected to each other via, for example, contact portions 201, 202, 301 and 302.
  • the second substrate 200 is provided with the contact portions 201 and 202
  • the third substrate 300 is provided with the contact portions 301 and 302.
  • the contact portion 201 of the second substrate 200 is in contact with the contact portion 301 of the third substrate 300
  • the contact portion 202 of the second substrate 200 is in contact with the contact portion 302 of the third substrate 300.
  • the second substrate 200 has a contact region 201R provided with a plurality of contact portions 201 and a contact region 202R provided with a plurality of contact portions 202.
  • the third substrate 300 has a contact region 301R provided with a plurality of contact portions 301 and a contact region 302R provided with a plurality of contact portions 302.
  • the contact regions 201R and 301R are provided between the pixel array unit 540 and the row drive unit 520 in the stacking direction (FIG. 3). In other words, the contact regions 201R and 301R are located in, for example, a region where the row drive unit 520 (third substrate 300) and the pixel array unit 540 (second substrate 200) overlap in the stacking direction, or in a region near the same. It is provided.
  • the contact regions 201R and 301R are arranged, for example, at the ends of such regions in the H direction (FIG. 2).
  • the contact region 301R is provided at a position overlapping a part of the row drive unit 520, specifically, the end portion of the row drive unit 520 in the H direction (FIGS. 2 and 3). ..
  • the contact units 201 and 301 connect, for example, the row drive unit 520 provided on the third substrate 300 and the row drive signal line 542 provided on the second substrate 200.
  • the contact units 201 and 301 may, for example, connect the input unit 510A provided on the third substrate 300 to the power supply line 544 and the reference potential line (ground line described later).
  • the contact regions 202R and 302R are provided between the pixel array unit 540 and the column signal processing unit 550 in the stacking direction (FIG. 3).
  • the contact regions 202R and 302R are located in, for example, a region where the column signal processing unit 550 (third substrate 300) and the pixel array unit 540 (second substrate 200) overlap in the stacking direction, or a region in the vicinity thereof. It is provided.
  • the contact regions 202R and 302R are arranged, for example, at the ends of such regions in the V direction (FIG. 2).
  • the contact region 301R is provided at a position overlapping a part of the column signal processing unit 550, specifically, the end portion of the column signal processing unit 550 in the V direction (FIGS. 2 and 2). 3).
  • the contact units 202 and 302 use, for example, a pixel signal (a signal corresponding to the amount of electric charge generated as a result of photoelectric conversion by the photodiode) output from each of the plurality of pixel sharing units 539 included in the pixel array unit 540. This is for connecting to the row signal processing unit 550 provided on the substrate 300 of 3.
  • the pixel signal is sent from the second substrate 200 to the third substrate 300.
  • FIG. 3 is an example of a cross-sectional view of the image pickup apparatus 1 as described above.
  • the first substrate 100, the second substrate 200, and the third substrate 300 are electrically connected via the wiring layers 100T, 200T, and 300T.
  • the image pickup apparatus 1 has an electrical connection unit that electrically connects the second substrate 200 and the third substrate 300.
  • the contact portions 201, 202, 301 and 302 are formed by electrodes made of a conductive material.
  • the conductive material is formed of, for example, a metal material such as copper (Cu), aluminum (Al) and gold (Au).
  • the contact regions 201R, 202R, 301R and 302R electrically connect the second substrate and the third substrate by directly joining the wirings formed as electrodes, for example, to the second substrate 200 and the second substrate. It enables input and / or output of a signal with the substrate 300 of 3.
  • An electrical connection portion for electrically connecting the second substrate 200 and the third substrate 300 can be provided at a desired location.
  • the contact regions may be provided in the region overlapping with the pixel array portion 540 in the stacking direction.
  • the electrical connection portion may be provided in a region that does not overlap with the pixel array portion 540 in the stacking direction. Specifically, it may be provided in a region that overlaps with the peripheral portion arranged outside the pixel array portion 540 in the stacking direction.
  • connection holes H1 and H2 are provided with connection holes H1 and H2, for example.
  • the connection holes H1 and H2 penetrate the first substrate 100 and the second substrate 200 (FIG. 3).
  • the connection holes H1 and H2 are provided outside the pixel array portion 540 (or a portion overlapping the pixel array portion 540) (FIG. 2).
  • the connection hole portion H1 is arranged outside the pixel array portion 540 in the H direction
  • the connection hole portion H2 is arranged outside the pixel array portion 540 in the V direction.
  • the connection hole portion H1 reaches the input unit 510A provided on the third substrate 300
  • the connection hole portion H2 reaches the output unit 510B provided on the third substrate 300.
  • connection holes H1 and H2 may be hollow, or may contain a conductive material at least in a part thereof.
  • a bonding wire is connected to an electrode formed as an input unit 510A and / or an output unit 510B.
  • the electrodes formed as the input unit 510A and / or the output unit 510B are connected to the conductive materials provided in the connection holes H1 and H2.
  • the conductive material provided in the connection holes H1 and H2 may be embedded in a part or all of the connection holes H1 and H2, or the conductive material may be formed on the side wall of the connection holes H1 and H2. good.
  • the structure is such that the input unit 510A and the output unit 510B are provided on the third substrate 300, but the structure is not limited to this.
  • the input unit 510A and / or the output unit 510B can be provided on the second substrate 200 by sending the signal of the third substrate 300 to the second substrate 200 via the wiring layers 200T and 300T.
  • the input unit 510A and / or the output unit 510B can be provided on the first substrate 100 by sending the signal of the second substrate 200 to the first substrate 1000 via the wiring layers 100T and 200T. ..
  • the image pickup device 1 and the pixel array unit 540 are examples of the image pickup devices described in the claims.
  • FIG. 4 is an equivalent circuit diagram showing an example of the configuration of the pixel sharing unit.
  • the pixel sharing unit 539 includes a plurality of pixels 541 (representing four pixels 541 of pixels 541A, 541B, 541C and 541D in FIG. 4), one pixel circuit 210 connected to the plurality of pixels 541, and pixels. It includes a vertical signal line 543 connected to the circuit 210.
  • the pixel circuit 210 includes, for example, four transistors, specifically, an amplification transistor 213, a selection transistor 214, a reset transistor 211, and a capacitance switching transistor 212.
  • the pixel sharing unit 539 operates one pixel circuit 210 in a time division manner, so that the pixel signals of the four pixels 541 (pixels 541A, 541B, 541C and 541D) included in the pixel sharing unit 539 are respectively. Is sequentially output to the vertical signal line 543.
  • One pixel circuit 210 is connected to a plurality of pixels 541, and the pixel signal of the plurality of pixels 541 is output in a time division by one pixel circuit 210. Share the circuit 210.
  • Pixels 541A, 541B, 541C and 541D have components common to each other.
  • the pixels 541A, 541B, 541C and 541D are, for example, a photoelectric conversion unit 101, a charge transfer unit 102 electrically connected to the photoelectric conversion unit 101, and a charge holding unit 103 electrically connected to the charge transfer unit 102. And have.
  • the cathode is electrically connected to the source of the charge transfer unit 102
  • the anode is electrically connected to the reference potential line (for example, the ground line).
  • the photoelectric conversion unit 101 photoelectrically converts the incident light and generates an electric charge according to the amount of received light.
  • the charge transfer unit 102 (charge transfer unit 102A, 102B, 102C and 102D) is, for example, an n-channel MOS transistor.
  • the drain is electrically connected to the charge holding unit 103
  • the gate is electrically connected to the drive signal lines (signal lines TG1, TG2, TG3 and TG4).
  • This drive signal line is a part of a plurality of line drive signal lines 542 (see FIG. 1) connected to one pixel sharing unit 539.
  • the charge transfer unit 102 transfers the charge generated by the photoelectric conversion unit 101 to the charge holding unit 103.
  • the charge holding unit 103 (charge holding units 103A, 103B, 103C and 103D) is an n-type diffusion layer region formed in the p-type semiconductor layer. Such a charge holding unit 103 is referred to as a floating diffusion (FD).
  • the charge holding unit 103 is a charge holding means that temporarily holds the charge transferred from the photoelectric conversion unit 101, and is a charge-voltage conversion means that generates a voltage corresponding to the amount of the charge.
  • the four charge holding units 103 (charge holding units 103A, 103B, 103C and 103D) included in the pixel sharing unit 539 of 1 are electrically connected to each other, and the gate of the amplification transistor 213 and the source of the capacitance switching transistor 212 are connected to each other. Is electrically connected to.
  • the drain of the capacitance switching transistor 212 is connected to the source of the reset transistor 211, and the gate of the capacitance switching transistor 212 is connected to the drive signal line FDG.
  • This drive signal line FDG is a part of a plurality of line drive signal lines 542 connected to one pixel sharing unit 539.
  • the drain of the reset transistor 211 is connected to the power line Vdd, and the gate of the reset transistor 211 is connected to the drive signal line RST.
  • This drive signal line RST is a part of a plurality of line drive signal lines 542 connected to one pixel sharing unit 539.
  • the gate of the amplification transistor 213 is connected to the charge holding unit 103, the drain of the amplification transistor 213 is connected to the power line Vdd, and the source of the amplification transistor 213 is connected to the drain of the selection transistor 214.
  • the source of the selection transistor 214 is connected to the vertical signal line 543, and the gate of the selection transistor 214 is connected to the drive signal line SEL.
  • This drive signal line SEL is a part of a plurality of line drive signal lines 542 connected to one pixel sharing unit 539.
  • the gate (transfer gate) of the charge transfer unit 102 includes, for example, a so-called vertical electrode, and as shown in FIG. 6 described later, from the surface of the semiconductor layer (semiconductor layer 100S in FIG. 6 described later) to the photoelectric conversion unit. It is extended to a depth of 101.
  • the reset transistor 211 resets the potential of the charge holding unit 103 to a predetermined potential. When the reset transistor 211 is turned on, the potential of the charge holding unit 103 is reset to the potential of the power line Vdd.
  • the selection transistor 214 controls the output timing of the pixel signal from the pixel circuit 210.
  • the amplification transistor 213 generates a signal having a voltage corresponding to the level of the charge held in the charge holding unit 103 as a pixel signal.
  • the amplification transistor 213 is connected to the vertical signal line 543 via the selection transistor 214.
  • the amplification transistor 213 constitutes a source follower together with a load circuit unit (see FIG. 1) connected to the vertical signal line 543 in the column signal processing unit 550.
  • the selection transistor 214 When the selection transistor 214 is turned on, the amplification transistor 213 outputs the voltage of the charge holding unit 103 to the column signal processing unit 550 via the vertical signal line 543.
  • the reset transistor 211, the amplification transistor 213 and the selection transistor 214 are, for example, n-channel MOS transistors.
  • the capacitance switching transistor 212 is used when changing the gain of charge-voltage conversion in the charge holding unit 103.
  • the capacitance C of the FD needs to be large so that the V when converted into a voltage by the amplification transistor 213 does not become too large (in other words, so that it becomes small). Based on these, when the capacitance switching transistor 212 is turned on, the gate capacitance for the capacitance switching transistor 212 increases, so that the capacitance C of the entire FD increases. On the other hand, when the capacitance switching transistor 212 is turned off, the capacitance C of the entire FD becomes smaller. By switching the capacitance switching transistor 212 on and off in this way, the capacitance C of the FD can be made variable and the conversion efficiency can be switched.
  • the capacitance switching transistor 212 is, for example, an n-channel MOS transistor.
  • the pixel circuit 210 is composed of three transistors, for example, an amplification transistor 213, a selection transistor 214, and a reset transistor 211.
  • the pixel circuit 210 has, for example, at least one of pixel transistors such as an amplification transistor 213, a selection transistor 214, a reset transistor 211, and a capacitance switching transistor 212.
  • the selection transistor 214 may be provided between the power supply line Vdd and the amplification transistor 213.
  • the drain of the reset transistor 211 is electrically connected to the power line Vdd and the drain of the selection transistor 214.
  • the source of the selection transistor 214 is electrically connected to the drain of the amplification transistor 213, and the gate of the selection transistor 214 is electrically connected to the row drive signal line 542 (see FIG. 1).
  • the source of the amplification transistor 213 (the output end of the pixel circuit 210) is electrically connected to the vertical signal line 543, and the gate of the amplification transistor 213 is electrically connected to the source of the reset transistor 211.
  • the number of pixels 541 sharing one pixel circuit 210 may be other than four. For example, two or eight pixels 541 may share one pixel circuit 210.
  • FIG. 5 is a diagram showing a configuration example of a pixel sharing unit according to the embodiment of the present disclosure.
  • the figure is a plan view showing a configuration example of the pixel sharing unit 539. Further, the figure is a diagram showing the configurations of the first substrate 100 and the second substrate 200 as viewed from the side of the second substrate 200.
  • the area with diagonal hatching represents the area of the semiconductor substrate (first semiconductor substrate 120 and second semiconductor substrate 220).
  • the dotted polygon represents the semiconductor region formed on the first semiconductor substrate 120.
  • the shaded hatched region represents a separation portion (separation portion 171) formed on the first semiconductor substrate 120.
  • the region with point hatching represents a semiconductor region formed on the second semiconductor substrate 220.
  • the two-dot chain line rectangle represents the gate electrode.
  • the dotted circle represents a connection portion (connection portion 151) connecting the well region of the first semiconductor substrate 120 and the well region of the second semiconductor substrate 220.
  • the broken line circle represents a contact plug (contact plug 244) formed on the second semiconductor substrate 220.
  • the solid circles represent through silicon vias (through silicon vias 252 and 253).
  • the pixels 541A, 541B, 541C and 541D are arranged on the first substrate 100. As shown in the figure, the pixels 541A, 541B, 541C and 541D are arranged in 2 rows and 2 columns, and the charge holding portions 103A, 103B, 103C and 103D are arranged in the vicinity of the central portions thereof. Adjacent to these charge holding units 103A, 103B, 103C and 103D, charge transfer units 102A, 102B, 102C and 102D and photoelectric conversion units 101A, 101B, 101C and 101D are arranged, respectively.
  • a pixel circuit 210 is arranged on the second substrate 200.
  • the reset transistor 211 and the capacitance switching transistor 212 are arranged adjacent to each other, and the amplification transistor 213 and the selection transistor 214 are arranged adjacent to each other.
  • the figure shows an example in which the reset transistor 211 and the capacitance switching transistor 212 are arranged in the region overlapping the pixels 541D and 541B, and the amplification transistor 213 and the selection transistor 214 are arranged at the positions overlapping the pixels 541A and 541C. be.
  • the amplification transistor 213 and the selection transistor 214 are formed in the semiconductor region 226 arranged on the same layer as the second semiconductor substrate 220.
  • the reset transistor 211 and the capacitance switching transistor 212 are arranged in the well region of the second semiconductor substrate 220 included in the above-mentioned semiconductor layer 200S.
  • a drain region is formed on the left side of the gate electrode of the reset transistor 211 in the figure, and a source region is formed on the right side.
  • the source region of the reset transistor 211 also corresponds to the drain region of the capacitance switching transistor 212.
  • the gate electrode and the source region are sequentially arranged adjacent to the drain region of the capacitance switching transistor 212.
  • the element separation region 261 (element separation region 261B) is arranged around the reset transistor 211 and the capacitance switching transistor 212.
  • the element separation region 261 is a groove-shaped region formed on the surface side of the second semiconductor substrate 220, and separates the diffusion layer of the element arranged on the second semiconductor substrate 220.
  • the element separation region 261 makes it possible to separate elements while sharing a reference potential between adjacent elements.
  • the connection portion 151 is arranged in the element separation region 261. In the figure, element separation regions 261A and 261B are shown.
  • the amplification transistor 213 and the selection transistor 214 are arranged apart from the reset transistor 211 and the capacitance switching transistor 212.
  • a drain region is formed on the right side of the gate electrode of the amplification transistor 213, and a source region is formed on the left side.
  • the source region of the amplification transistor 213 also corresponds to the drain region of the selection transistor 214.
  • the gate electrode and the source region are sequentially arranged adjacent to the drain region of the selection transistor 214.
  • a substrate separation region 262 formed by removing the second semiconductor substrate 220 is arranged around the amplification transistor 213 and the selection transistor 214. By arranging the substrate separation region 262, the amplification transistor 213 and the selection transistor 214 can be isolated from the reset transistor 211 and the like.
  • FIG. 6 is a cross-sectional view showing a configuration example of the image pickup apparatus according to the embodiment of the present disclosure.
  • the figure is a cross-sectional view showing a configuration example of the image pickup apparatus 1, and is a cross-sectional view taken along the line aa'in FIG.
  • the image pickup apparatus 1 in the figure includes a first substrate 100, a second substrate 200, and a third substrate 300.
  • the first substrate 100 includes the semiconductor layer 100S and the wiring layer 100T
  • the second substrate 200 includes the semiconductor layer 200S and the wiring layer 200T
  • the third substrate 300 includes the semiconductor layer 300S and the wiring layer 300T.
  • the image pickup apparatus 1 further includes a color filter 181 and an on-chip lens 401.
  • the semiconductor layer 100S includes a first semiconductor substrate 120, insulating films 128 and 129, and a separation unit 171.
  • the first semiconductor substrate 120 is a semiconductor substrate on which the photoelectric conversion unit 101 is arranged.
  • a charge transfer unit 102 and a charge holding unit 103 are further arranged on the first semiconductor substrate 120 in the figure.
  • the first semiconductor substrate 120 can be made of, for example, silicon (Si).
  • the photoelectric conversion unit 101 and the like are arranged in a well region formed on the first semiconductor substrate 120.
  • the first semiconductor substrate 120 in the figure constitutes a p-type well region. By arranging the n-type semiconductor region in the p-type well region, the element (diffusion layer) can be formed.
  • the rectangle described in the first semiconductor substrate 120 in the figure represents an n-type semiconductor region.
  • the photoelectric conversion unit 101A is composed of an n-type semiconductor region 121A.
  • the photodiode composed of the pn junction formed at the interface between the n-type semiconductor region 121A and the surrounding p-type well region corresponds to the photoelectric conversion unit 101A.
  • the photoelectric conversion unit 101A is formed closer to the back surface side of the first semiconductor substrate 120.
  • the photoelectric conversion unit 101B is also configured in the same manner as the photoelectric conversion unit 101A.
  • the charge holding portions 103A and 103B are composed of n-type semiconductor regions 122A and 122B, respectively. These n-type semiconductor regions 122A and 122B constitute the above-mentioned FD.
  • the charge transfer unit 102A is composed of semiconductor regions 121A and 122A and a gate electrode 131A.
  • the n-type semiconductor regions 121A and 122A correspond to the source region and drain region of the charge transfer unit 102A.
  • the n-type semiconductor region 121A is formed on the back surface side of the first semiconductor substrate 120
  • the n-type semiconductor region 122A is formed on the front surface side of the first semiconductor substrate 120.
  • the gate electrode 131A is arranged on the surface side of the first semiconductor substrate 120 and includes a columnar portion having a depth reaching the n-type semiconductor region 121A.
  • the charge transfer unit 102A is composed of a vertical transistor that transfers charges in the thickness direction of the semiconductor substrate.
  • the charge transfer unit 102B is composed of semiconductor regions 121B and 122B and a gate electrode 131B.
  • the gate electrodes 131A and 131B can be made of polycrystalline silicon into which impurities are injected.
  • the semiconductor regions 123A and 123B are arranged on the first semiconductor substrate 120. These semiconductor regions 123A and 123B are semiconductor regions arranged in the well region of the first semiconductor substrate 120, and are semiconductor regions having the same conductive type and relatively high impurity concentration as the well region.
  • the insulating film 129 is a film that insulates the surface side of the first semiconductor substrate 120.
  • the insulating film 128 is a film that insulates the back surface side of the first semiconductor substrate 120. These can be made of silicon oxide (SiO 2 ) or silicon nitride (SiN).
  • An insulating film 129 is also arranged between the gate electrodes 131A and 131B and the first semiconductor substrate 120. This insulating film 129 corresponds to a gate oxide film.
  • the separation unit 171 is arranged at the boundary of the pixel 541 to separate the pixel 541.
  • the separation portion 171 can be configured by embedding an insulating material such as SiO 2 in a groove portion penetrating from the back surface side to the front surface side of the first semiconductor substrate 120.
  • the wiring layer 100T includes an insulating layer 141, a pad 132, and connecting portions 151A and 151B.
  • the insulating layer 141 insulates the gate electrode 131, the pad 132, and the like arranged on the surface side of the first semiconductor substrate 120.
  • the insulating layer 141 can be made of, for example, SiO 2 .
  • the pad 132 is an electrode connected to the charge holding portions 103A and 103B and the charge holding portions 103C and 103D (not shown).
  • a through electrode 252, which will be described later, is further connected to the pad 132.
  • the pad 132 can be made of polycrystalline silicon injected with impurities.
  • connection portions 151A and 151B connect the first semiconductor substrate 120 and the second semiconductor substrate 220 in order to share the reference potential (well potential) of the first semiconductor substrate 120 and the second semiconductor substrate 220. It is a thing.
  • the connection portion 151A is arranged between the semiconductor region 123A and the high impurity concentration region 225A described later, and the connection portion 151B is arranged between the semiconductor region 123B and the high impurity concentration region 225B described later.
  • the connecting portions 151A and 151B can be made of polycrystalline silicon infused with impurities.
  • the connection portions 151A and 151B are also referred to as well contacts.
  • the semiconductor layer 200S includes a second semiconductor substrate 220, a semiconductor region 226, an element separation region 261, a high impurity concentration region 225, and an insulating film 229.
  • the second semiconductor substrate 220 is a semiconductor substrate on which the pixel circuit 210 is arranged. On the second semiconductor substrate 220 in the figure, the capacitance switching transistor 212 and the amplification transistor 213 of the pixel circuit 210 are described.
  • the second semiconductor substrate 220 can be made of Si, like the first semiconductor substrate 120. Further, similarly to the first semiconductor substrate 120, a p-type well region is formed on the second semiconductor substrate 220. For convenience, it is assumed that the second semiconductor substrate 220 in the figure constitutes a p-type well region.
  • the capacitance switching transistor 212 is composed of n-type semiconductor regions 221 and 222 and a gate electrode 231. As described above, the capacitance switching transistor 212 is separated by the element separation region 261 (element separation region 261B). As shown in the figure, the element separation region 261B is a groove having a depth for separating a region in which a diffusion layer (n-type semiconductor region 221 or the like) formed on the surface side of the second semiconductor substrate 220 is formed. It is composed of shapes. An insulating layer 241 described later is arranged in the element separation region 261.
  • the amplification transistor 213 is formed in the semiconductor region 226, and is composed of a semiconductor region (not shown) and a gate electrode 232 that form a drain region and a source region, respectively.
  • the semiconductor region 226 on which the amplification transistor 213 is formed is separated from the second semiconductor substrate 220 by the substrate separation region 262.
  • the substrate separation region 262 is a separation region formed by removing the second semiconductor substrate 220.
  • the insulating layer 241 described later is also arranged in the substrate separation region 262.
  • the high impurity concentration region 225 is a semiconductor region arranged at the bottom of the device separation region 261 and having a relatively high impurity concentration of the same conductivity type as the well region of the second semiconductor substrate 220. In the figure, high impurity concentration regions 225A and 225B are shown.
  • the wiring layer 200T includes an insulating layer 241, a wiring 242, a via plug 243, a contact plug 244, through electrodes 252, 253A and 253B, second connection portions 251A and 251B, and contact portions 201 and 202. ..
  • the wiring 242 is a conductor that transmits an electric signal or the like to an element or the like arranged on the second semiconductor substrate 220.
  • the wiring 242 can be made of a metal such as copper (Cu).
  • the insulating layer 241 insulates the wiring 242 and the like.
  • the insulating layer 241 can be made of SiO 2 or the like.
  • the wiring 242 and the insulating layer 241 can be configured in multiple layers.
  • the wiring 242 and the insulating layer 241 composed of three layers are shown as an example.
  • Wiring 242s arranged in different layers can be connected by a via plug 243.
  • the via plug 243 can be made of a columnar metal, for example, a columnar Cu.
  • the wiring 242 and the semiconductor region 222 of the second semiconductor substrate 220, the gate electrode 231 and the like can be connected by a contact plug 244.
  • the contact plug 244 can be made of a columnar metal, for example, a columnar W.
  • the through silicon via 252 or the like is a columnar electrode that connects the wiring 242 and the member arranged on the surface side of the first semiconductor substrate 120.
  • the through silicon via 252 is connected to the pad 132.
  • the through electrodes 253A and 253B are connected to the gate electrodes 131A and 131B, respectively.
  • These through electrodes 252 and the like can be made of a metal such as W and can be arranged in the substrate separation region 262.
  • the second connection portions 251A and 251B have a second semiconductor substrate 220 and a third semiconductor substrate 320 in order to share a reference potential with another circuit, for example, a circuit arranged on the third substrate 300. It is for connecting.
  • the second connecting portions 251A and 251B can be configured by, for example, a columnar W.
  • the second connection portions 251A and 251B in the figure are connected to the third substrate 300 via the wiring 242, the via plug 243, and the contact portion 201.
  • the contact portions 201 and 202 are connected to the contact portions 301 and 303 of the third substrate 300, respectively.
  • the contact portion 201 is connected to the second connecting portion 251 and transmits a reference potential.
  • the contact unit 202 is used for transmitting signals and the like.
  • the semiconductor layer 300S includes a third semiconductor substrate 320.
  • the above-mentioned image signal processing unit 560 (not shown) or the like is arranged on the third semiconductor substrate 320. Further, a well region is formed on the third semiconductor substrate 320.
  • the semiconductor region 321 is arranged in this well region. Similar to the semiconductor region 123, the semiconductor region 321 is configured to have a relatively high impurity concentration, and the contact plug 344 is connected to the semiconductor region 321.
  • the wiring layer 300T includes an insulating layer 341, a wiring 342, a via plug 343, a contact plug 344, and contact portions 301 and 302. Since these configurations are the same as those of the insulating layer 241, the wiring 242, the via plug 243, the contact plug 244, and the contact portions 301 and 302, the description thereof will be omitted.
  • the second connection portion 251 is a semiconductor of the third semiconductor substrate 320 via the wiring 242, the via plug 243, the contact portion 201, the contact portion 301, the via plug 343, the wiring 342, and the contact plug 344. It is connected to the area 321.
  • the well region of the second semiconductor substrate 220 and the well region of the third semiconductor substrate 320 are electrically connected, and the reference potential becomes common.
  • the ground potential of the power supply circuit connected to the third semiconductor substrate 320 can be applied to this reference potential.
  • a fixed potential other than the ground potential can be applied to the reference potential. In this way, the reference potential is supplied to the second semiconductor substrate 220 via the second connecting portion 251.
  • the color filter 181 is an optical filter that is arranged for each pixel 541 and transmits light having a predetermined wavelength among the incident light.
  • the on-chip lens 401 is a lens arranged for each pixel 541 and condensing the incident light on the photoelectric conversion unit 101.
  • FIG. 7 is a diagram showing a configuration example of a pixel sharing unit according to the first embodiment of the present disclosure.
  • the figure is a schematic cross-sectional view showing a configuration example of a first semiconductor substrate 120 and a second semiconductor substrate 220 including a connection portion 151 of the pixel sharing unit 539.
  • the photoelectric conversion unit 101, the charge transfer unit 102, the charge holding unit 103, the elements of the pixel circuit 210 and the semiconductor region 123, the high impurity concentration region 225, the connection unit 151, and the second The connection portion 251 of the above is described.
  • the capacitance switching transistor 212 and the amplification transistor 213 are described as the pixel circuit 210, and the reset transistor 211 and the selection transistor 214 are omitted.
  • the photoelectric conversion unit 101 is connected to the charge holding unit 103 via the charge transfer unit 102, which is a vertical transistor.
  • the charge holding portion 103 is connected to the wiring 242 by a through electrode 253.
  • the source region of the capacitance switching transistor 212 and the gate electrode of the amplification transistor 213 are connected to the wiring 242 via the contact plug 244, respectively.
  • the capacitance switching transistor 212 and the reset transistor 211 are configured as planar type MOS transistors and are formed in the well region of the second semiconductor substrate 220.
  • the capacitance switching transistor 212 and the reset transistor 211 are separated from the capacitance switching transistor 212 and the reset transistor 211 of the adjacent pixel sharing unit 539 by the element separation region 261.
  • the capacitance switching transistor 212 and the reset transistor 211 arranged in different pixel sharing units 539 are connected via a well region and operate based on a common reference potential (well potential).
  • the amplification transistor 213 and the selection transistor 214 are configured such that the gate electrode 232 is arranged on three sides of the rectangular parallelepiped semiconductor region 226 via the insulating film 229.
  • the amplification transistor 213 having such a shape is called a FinFET.
  • the amplification transistor 213 and the like are MOS transistors operating in the depletion mode.
  • the semiconductor region 226 is configured to have a relatively low impurity concentration.
  • the amplification transistor 213 and the selection transistor 214 are separated from and insulated from the second semiconductor substrate 220 on which the capacitance switching transistor 212 and the like are arranged by the substrate separation region 262. Therefore, the amplification transistor 213 and the selection transistor 214 have a floating potential different from the reference potential of the second semiconductor substrate 220.
  • the semiconductor region 226 is configured by partially separating the second semiconductor substrate 220 by the substrate separation region 262.
  • the semiconductor region 226 is an example of the semiconductor region described in the claims.
  • the semiconductor region 123 is arranged in the well region of the first semiconductor substrate 120. As described above, the semiconductor region 123 is configured to have the same conductive type and relatively high impurity concentration as the well region. A connection portion 151 for sharing a reference potential (well potential) is connected to the well region of the first semiconductor substrate 120. These semiconductor regions 123 are semiconductor regions arranged to make the connection between the connection portion 151 and the well region of the first semiconductor substrate 120 an ohmic connection.
  • a high impurity concentration region 225 is arranged in the well region of the element separation region 261 of the second semiconductor substrate 220.
  • a connection portion 151 is connected to the back surface side of the high impurity concentration region 225, and a second connection portion 251 is connected to the front surface side.
  • the high impurity concentration region 225 is configured to have a relatively high impurity concentration of the same conductive type as the well region, for example, an impurity concentration of 5 ⁇ 10 17 cm -3 or more.
  • the second connecting portion 251 is connected to the well region of the first semiconductor substrate 120 via the high impurity concentration region 225 and the connecting portion 151.
  • the second connecting portion 251 can be formed by embedding a metal such as W in the opening 291 formed in the insulating layer 241.
  • the second connection portion 251 is connected to the circuit of the third semiconductor substrate 320 via the wiring 242 or the like to supply the reference potential.
  • a common reference potential is supplied to the well region of the second semiconductor substrate 220 and the well region of the first semiconductor substrate 120 that are interconnected by the second connecting portion 251 and the connecting portion 151.
  • the well region of the first semiconductor substrate 120 and the well region of the second semiconductor substrate 220 are configured in the same conductive type.
  • the well region of the first semiconductor substrate 120 and the well region of the second semiconductor substrate 220 are configured in a p-type. Such a well region is referred to as a p-well.
  • a reference potential corresponding to the lowest of the signal voltage and the power supply voltage is applied to such a p-well.
  • a ground potential is supplied to the second connection portion 251.
  • This ground potential can be supplied, for example, through the ground wire of the power supply circuit that supplies power to the image pickup apparatus 1.
  • This ground wire usually has a potential of 0 V.
  • the high impurity concentration region 225 is arranged at the bottom of the device separation region 261, and the connection portion 151 and the second connection portion 251 are connected to the second semiconductor substrate 220 in the device separation region 261 to form a second semiconductor.
  • the area of the substrate 220 can be reduced.
  • the region where impurities diffuse from the element separation region 261 can be separated from the element such as the capacitance switching transistor 212 in the manufacturing process. ..
  • the amplification transistor 213 and the selection transistor 214 operate in the depletion mode.
  • the capacitance switching transistor 212 operates in the enhancement mode. Therefore, the amplification transistor 213 and the selection transistor 214 can be configured to have an impurity concentration different from that in the well region where the capacitance switching transistor 212 and the like are arranged.
  • the high impurity concentration region 225 in the figure is formed in a region extending from the bottom of the element separation region 261 to the back surface side of the second semiconductor substrate 220.
  • the configuration of the high impurity concentration region 225 is not limited to this example.
  • a high impurity concentration region can be arranged at the bottom of the element separation region 261 and on the back surface side of the second semiconductor substrate 220, respectively. In this case, a well region is arranged between the respective high impurity concentration regions.
  • FIGS. 8A to 8L are diagrams showing an example of a method for manufacturing a pixel array unit according to the first embodiment of the present disclosure.
  • 8A to 8L are views showing the steps of forming the elements of the connection portion 151, the second connection portion 251 and the second semiconductor substrate 220 in the manufacturing process of the pixel array portion 540.
  • a well region is formed on the first semiconductor substrate 120 to form a semiconductor region 123 and the like.
  • the insulating film 129 is arranged on the front surface of the first semiconductor substrate 120.
  • the insulating layer 141 is arranged on the surface side of the first semiconductor substrate 120. This can be done, for example, by forming a film such as SiO 2 by CVD (Chemical Vapor Deposition) or the like.
  • an opening is formed in the insulating layer 141 adjacent to the semiconductor region 123.
  • the connection portion 151 is arranged in this opening. This can be done by forming a film of polycrystalline silicon or the like using CVD or the like and removing the excess film (FIG. 8A).
  • the second semiconductor substrate 220 is laminated on the surface side of the first semiconductor substrate 120. This can be done by heat-pressing the first semiconductor substrate 120 and the second semiconductor substrate. Next, the second semiconductor substrate 220 is ground to a desired thickness (FIG. 8B).
  • the hard mask 601 is placed on the surface side of the second semiconductor substrate 220.
  • the opening 602 is arranged in a region forming the element separation region 261 (FIG. 8C).
  • the second semiconductor substrate 220 of the opening 602 of the hard mask 601 is etched to form the element separation region 261. This can be done, for example, by dry etching (FIG. 8D).
  • ion implantation of an impurity for example, boron (B) is performed to form a high impurity concentration region 225 (FIG. 8E).
  • the hard mask 601 is removed and the hard mask 603 is placed.
  • an opening 604 is arranged in a region forming a substrate separation region 262 (FIG. 8F).
  • the second semiconductor substrate 220 of the opening 604 of the hard mask 603 is etched to form the substrate separation region 262 (FIG. 8G).
  • the insulating layer 241 is arranged on the surface side of the second semiconductor substrate 220 including the element separation region 261 and the substrate separation region 262.
  • the surface side of the second semiconductor substrate 220 is ground to remove the insulating layer 241 arranged in regions other than the element separation region 261 and the substrate separation region 262 (FIG. 8H). This can be done by chemical mechanical polishing (CMP).
  • the semiconductor region 221 and the like are formed on the second semiconductor substrate 220. This can be formed by arranging a resist having an opening in a region such as the semiconductor region 221 on the surface side of the second semiconductor substrate 220 and performing ion implantation.
  • the hard mask 605 is arranged on the surface side of the second semiconductor substrate 220. In this hard mask 605, an opening 606 is arranged in a region forming the gate electrode 232 (FIG. 8I).
  • the second semiconductor substrate 220 of the opening 606 of the hard mask 605 is etched to form the opening 607 (FIG. 8J).
  • the insulating film 229 is arranged on the front surface of the second semiconductor substrate 220 (FIG. 8K).
  • the gate electrodes 231 and 232 are arranged. This can be done by forming a material film such as a gate electrode 231 on the surface side of the second semiconductor substrate 220 including the opening 607 and removing the film in an unnecessary region (FIG. 8L).
  • the insulating layer 241 is laminated on the surface side of the second semiconductor substrate 220 (FIG. 8M).
  • an opening 291 is formed in the insulating layer 241 adjacent to the element separation region 261 (FIG. 8N). This can be formed, for example, by arranging a resist having an opening in a region forming the opening 291 and performing dry etching.
  • the second connecting portion 251 is arranged in the opening 291 (FIG. 8O). This can be done by arranging the material film of the second connecting portion 251 on the surface side of the second semiconductor substrate 220 including the opening 291 and grinding the unnecessary film by CMP or the like.
  • the wiring layer 200T is formed by repeating the formation of the wiring 242 and the formation of the insulating layer 241 for a desired number of layers. After that, the third semiconductor substrate 320 is laminated.
  • connection portion 151 the connection portion 151, the second connection portion 251 and the second semiconductor substrate 220 can be formed.
  • the high impurity concentration region 225 is arranged in the element separation region 261 formed on the second semiconductor substrate 220, and is referred to the first semiconductor substrate 120.
  • a connection unit 151 for making the potential common is connected.
  • the region in which the connection portion 151 is arranged can be arranged so as to overlap the region of the element separation region 261, and the area of the second semiconductor substrate 220 can be reduced.
  • the second connection portion 251 in the high impurity concentration region 225 can be further reduced.
  • the image pickup apparatus 1 of the first embodiment described above includes a second connection portion 251 made of metal.
  • the image pickup apparatus 1 of the second embodiment of the present disclosure is different from the above-mentioned first embodiment in that it includes a second connection portion 251 made of Si.
  • FIG. 9 is a diagram showing a configuration example of the pixel sharing unit according to the second embodiment of the present disclosure.
  • FIG. 7 is a schematic cross-sectional view showing a configuration example of the first semiconductor substrate 120 and the second semiconductor substrate 220 including the connection portion 151 of the pixel sharing unit 539, as in FIG. 7.
  • the image pickup apparatus of the figure is different from the pixel sharing unit 539 of FIG. 7 in that the second connection portion 254 is provided instead of the second connection portion 251.
  • the second connection portion 254 is a connection portion made of polycrystalline silicon, similarly to the connection portion 151.
  • the polycrystalline silicon constituting the second connecting portion 254 can be reduced in resistance by injecting an impurity, for example, B.
  • FIGS. 10A to 10C are diagrams showing an example of a method for manufacturing a second connection portion according to a second embodiment of the present disclosure.
  • 10A to 10C are diagrams showing an example of a manufacturing process of the second connecting portion 254.
  • FIGS. 8A to 8L are executed.
  • an opening 291 is formed in the insulating layer 241 arranged in the element separation region 261 (FIG. 10A).
  • the second connecting portion 254 is arranged in the opening 291 (FIG. 10B). This can be done by forming a polycrystalline silicon film on the surface side of the second semiconductor substrate 220 including the opening 291 and removing an unnecessary film.
  • the resist 609 is placed on the surface side of the second semiconductor substrate 220.
  • the resist 609 is provided with an opening 610 in the vicinity of the second connecting portion 254 (FIG. 10C).
  • ion implantation of B is performed using the resist 609 as a mask. As a result, the resistance of the second connection portion 254 can be reduced.
  • FIGS. 8A to 8D are views showing another example of the method for manufacturing the second connection portion according to the second embodiment of the present disclosure.
  • the steps of FIGS. 8A to 8D are executed.
  • impurities such as B contained in the connecting portion 151 are diffused to the second semiconductor substrate 220 adjacent to the connecting portion 151 to form a high impurity concentration region 225 (FIG. 11A). This can be done by thermal diffusion.
  • the steps of FIGS. 8E to 8L are executed, and the insulating layer 241 is arranged in the element separation region 261.
  • an opening 291 is formed in the insulating layer 241 and the second semiconductor substrate 220 (FIG. 11B).
  • the second connecting portion 254 is arranged in the opening 291 (FIG. 11C).
  • the resist 609 described in FIG. 10C is placed on the surface side of the second semiconductor substrate 220, and ion implantation of impurities is performed (FIG. 11D). As a result, the resistance of the second connection portion 254 can be reduced.
  • B is also ion-implanted into the second semiconductor substrate 220 near the bottom of the second connecting portion 254, and a high impurity concentration region 225 is also formed on the surface side of the second semiconductor substrate 220.
  • the configuration of the image pickup apparatus 1 other than this is the same as the configuration of the image pickup apparatus 1 in the first embodiment of the present disclosure, the description thereof will be omitted.
  • the second semiconductor substrate 220 and the first semiconductor substrate are provided by the second connection portion 254 composed of the polycrystalline silicon into which impurities are injected.
  • a reference potential is supplied to 120.
  • the image pickup apparatus 1 of the first embodiment described above includes a finFET separated from the well region of the second semiconductor substrate 220.
  • the image pickup apparatus 1 of the third embodiment of the present disclosure includes a MOS transistor formed in a well region to which a potential different from the well region of the second semiconductor substrate 220 is supplied. It is different from the first embodiment.
  • FIG. 12 is a diagram showing a configuration example of the pixel sharing unit according to the third embodiment of the present disclosure.
  • FIG. 7 is a schematic cross-sectional view showing a configuration example of the first semiconductor substrate 120 and the second semiconductor substrate 220 including the connection portion 151 of the pixel sharing unit 539, as in FIG. 7.
  • the image pickup apparatus in the figure is different from the pixel sharing unit 539 in FIG. 7 in that the amplification transistor 213 is composed of a p-channel MOS transistor.
  • the amplification transistor 213 in the figure is composed of a p-channel MOS transistor.
  • the amplification transistor 213 is formed in a semiconductor region 226 configured in an n-type well region.
  • the p-type semiconductor regions 228 and 227 corresponding to the source region and the drain region are arranged in the well region of the semiconductor region 226, respectively.
  • a reference potential (well potential) different from that of the p-type well region in which the capacitance switching transistor 212 is arranged is supplied to the n-type well region.
  • the highest potential in the circuit such as a power supply line for supplying power is supplied to the n-type well region as a reference potential.
  • the semiconductor region 226 formed in the n-type well region is separated from the second semiconductor substrate 220. Is insulated.
  • the semiconductor region 226 in the figure is separated from the second semiconductor substrate 220 in the figure by the substrate separation region 262.
  • Such an n-type well region is also referred to as an n-well.
  • the well region of the semiconductor region 226 can be formed by separating the second semiconductor substrate 220 by the substrate separation region 262 and ion-implanting an impurity such as phosphorus (P).
  • a semiconductor region 224 having a high n-type impurity concentration is arranged in the well region of the semiconductor region 226.
  • a contact plug 259 is connected to the semiconductor region 224.
  • a reference potential is supplied from the third semiconductor substrate 320 via the contact plug 259.
  • the image pickup apparatus 1 of the third embodiment is not limited to this example.
  • the semiconductor region 226 can be configured as a p-type well region, and a reference potential having a potential different from that of the well region of the second semiconductor substrate 220 can be supplied.
  • the ground potential is supplied as the reference potential of the well region of the second semiconductor substrate 220
  • the negative reference potential can be supplied to the well region of the semiconductor region 226.
  • the configuration of the image pickup apparatus 1 other than this is the same as the configuration of the image pickup apparatus 1 in the first embodiment of the present disclosure, the description thereof will be omitted.
  • a semiconductor element having a reference potential different from that of the first semiconductor substrate 120 and the second semiconductor substrate 220 is placed close to the second semiconductor substrate 220. Can be placed. It is possible to increase the variation of elements applicable to the pixel sharing unit 539 and the like.
  • the second connection portion 251 is arranged in the element separation region 261.
  • the image pickup apparatus 1 of the fourth embodiment of the present disclosure is different from the above-mentioned first embodiment in that the second connection portion 251 is arranged in a region different from the element separation region 261.
  • FIG. 13A is a diagram showing a configuration example of a pixel sharing unit according to a fourth embodiment of the present disclosure.
  • FIG. 7 is a schematic cross-sectional view showing a configuration example of the first semiconductor substrate 120 and the second semiconductor substrate 220 including the connection portion 151 of the pixel sharing unit 539, as in FIG. 7.
  • the pixel sharing unit 539 in the figure is different from the pixel sharing unit 539 in FIG. 7 in that the second connection portion 251 is arranged in a region different from the element separation region 261.
  • the semiconductor region 223 is arranged in a region different from the element separation region 261.
  • This semiconductor region 223 is a semiconductor region having a high p-type impurity concentration.
  • the second connecting portion 251 is connected to the semiconductor region 223.
  • a reference potential is supplied through the second connecting portion 251. Since the second connecting portion 251 is arranged at a position different from the element separation region 261, the formation of the second connecting portion 251 can be easily performed. Even when the width of the element separation region 261 is narrowed, it is possible to reduce the occurrence of defects due to misalignment of the second connection portion 251 and the like.
  • the figure shows an example in which an element such as a capacitance switching transistor 212 is arranged between the second connection portion 251 and the connection portion 151.
  • the electric resistance between the second connection portion 251 and the connection portion 151 becomes relatively large. ..
  • the voltage drop between the second connecting portion 251 and the connecting portion 151 increases, causing a potential difference in the well potential of the second semiconductor substrate 220. Therefore, it may affect the operation of the capacitance switching transistor 212 or the like arranged between the second connecting portion 251 and the connecting portion 151.
  • the impurity concentration in the well region In order to reduce the electrical resistance between the second connection portion 251 and the connection portion 151, it is necessary to increase the impurity concentration in the well region to reduce the resistance as shown in the figure. However, if the impurity concentration in the well region of the second semiconductor substrate 220 is increased, the impurities diffused from the region to the surroundings increase. When the diffused impurities reach the semiconductor region 226 of the amplification transistor 213, the impurity concentration in the semiconductor region 226 becomes high, and the depletion of the amplification transistor 213 is hindered. This reduces the performance of the amplification transistor 213. Further, in order to increase the impurity concentration in the well region of the second semiconductor substrate 220, it is necessary to implant ions with a high dose amount and high energy. When such ion implantation is performed, impurity ions are also implanted in the semiconductor region 226 close to the second semiconductor substrate 220, and the impurity concentration in the semiconductor region 226 increases.
  • Such a problem such as diffusion of impurities from the second semiconductor substrate 220 is a problem that can occur also in the semiconductor region 226 described with reference to FIG.
  • FIG. 13B is a diagram showing another configuration example of the pixel sharing unit according to the fourth embodiment of the present disclosure.
  • the pixel sharing unit 539 of FIG. 13B differs from the pixel sharing unit 539 of FIG. 13A in that the second connection portion 251 and the semiconductor region 223 are arranged adjacent to the element separation region 261.
  • the second connection portion 251 of FIG. 13B is arranged adjacent to the element separation region 261. Since the second connecting portion 251 is arranged in the vicinity of the connecting portion 151, the electric resistance between the second connecting portion 251 and the connecting portion 151 can be lowered, and the voltage drop in the portion can be reduced. can. Further, since the element such as the capacitance switching transistor 212 is arranged at a position away from the second connection portion 251 and the connection portion 151, the influence of the voltage drop due to the semiconductor substrate between the second connection portion 251 and the connection portion 151 Can be reduced. As a result, reference potentials (well potentials) having substantially the same potential are applied to the plurality of elements arranged in the well region of the second semiconductor substrate 220.
  • the impurity concentration in the well region can be relatively low.
  • the reduction in resistance of the well region described in FIG. 13A becomes unnecessary, and problems such as diffusion of impurities from the second semiconductor substrate 220 due to the reduction in resistance in the well region do not occur.
  • the second connection portion 251 is arranged at a position different from the element separation region 261. Therefore, the pixel sharing unit 539 in the figure can easily form the second connection portion 251 while keeping the impurity concentration in the well region of the second semiconductor substrate 220 at a low concentration.
  • the configuration of the image pickup apparatus 1 other than this is the same as the configuration of the image pickup apparatus 1 in the first embodiment of the present disclosure, the description thereof will be omitted.
  • the second connection portion 251 is arranged at a position different from the element separation region 261. Thereby, the formation of the second connecting portion 251 can be easily performed.
  • FIG. 14 shows an example of a schematic configuration of an image pickup system 7 provided with an image pickup apparatus 1 according to the above embodiment and a modified example thereof.
  • the image pickup system 7 is, for example, an image pickup device such as a digital still camera or a video camera, or an electronic device such as a mobile terminal device such as a smartphone or a tablet terminal.
  • the image pickup system 7 includes, for example, an image pickup device 1, a DSP circuit 743, a frame memory 744, a display unit 745, a storage unit 746, an operation unit 747, and a power supply unit 748 according to the above embodiment and its modifications.
  • the image pickup apparatus 1, the DSP circuit 743, the frame memory 744, the display unit 745, the storage unit 746, the operation unit 747, and the power supply unit 748 according to the above-described embodiment and its modification are via the bus line 794. They are interconnected.
  • the image pickup apparatus 1 outputs image data according to the incident light.
  • the DSP circuit 743 is a signal processing circuit that processes a signal (image data) output from the image pickup apparatus 1 according to the above embodiment and its modification.
  • the frame memory 744 temporarily holds the image data processed by the DSP circuit 743 in frame units.
  • the display unit 745 is composed of a panel-type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays a moving image or a still image captured by the image pickup device 1 according to the above embodiment and its modified example. ..
  • the storage unit 746 records image data of a moving image or a still image captured by the image pickup apparatus 1 according to the above embodiment and a modification thereof on a recording medium such as a semiconductor memory or a hard disk.
  • the operation unit 747 issues operation commands for various functions of the image pickup system 7 according to the operation by the user.
  • the power supply unit 748 supplies various power sources that serve as operating power sources for the image pickup device 1, the DSP circuit 743, the frame memory 744, the display unit 745, the storage unit 746, and the operation unit 747 according to the above-described embodiment and its modification. Supply to the subject as appropriate.
  • FIG. 15 shows an example of a flowchart of an imaging operation in the imaging system 7.
  • the user instructs the start of imaging by operating the operation unit 747 (step S101).
  • the operation unit 747 transmits an image pickup command to the image pickup apparatus 1 (step S102).
  • the image pickup apparatus 1 specifically, the system control circuit 36
  • the image pickup apparatus 1 executes an image pickup by a predetermined image pickup method (step S103).
  • the image pickup device 1 outputs the image data obtained by the image pickup to the DSP circuit 743.
  • the image data is data for all pixels of the pixel signal generated based on the electric charge temporarily held in the floating diffusion FD.
  • the DSP circuit 743 performs predetermined signal processing (for example, noise reduction processing) based on the image data input from the image pickup apparatus 1 (step S104).
  • the DSP circuit 743 stores the image data to which the predetermined signal processing has been performed in the frame memory 744, and the frame memory 744 stores the image data in the storage unit 746 (step S105). In this way, the image pickup in the image pickup system 7 is performed.
  • the image pickup apparatus 1 according to the above embodiment and its modification is applied to the image pickup system 7.
  • the image pickup apparatus 1 can be miniaturized or high-definition, so that a small-sized or high-definition image pickup system 7 can be provided.
  • the technique according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 16 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (Interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 has a driving force generator for generating a driving force of a vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, turn signals or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle outside information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the out-of-vehicle information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on the road surface based on the received image.
  • the image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the image pickup unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects a driver's state is connected to the vehicle interior information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether or not the driver has fallen asleep.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the outside information detection unit 12030 or the inside information detection unit 12040, so that the driver can control the driver. It is possible to perform coordinated control for the purpose of automatic driving that runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the outside information detection unit 12030, and performs cooperative control for the purpose of anti-glare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits an output signal of at least one of audio and image to an output device capable of visually or audibly notifying information to the passenger or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a head-up display.
  • FIG. 17 is a diagram showing an example of the installation position of the image pickup unit 12031.
  • the image pickup unit 12031 has image pickup units 12101, 12102, 12103, 12104, and 12105.
  • the image pickup units 12101, 12102, 12103, 12104, 12105 are provided at positions such as, for example, the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100.
  • the image pickup unit 12101 provided in the front nose and the image pickup section 12105 provided in the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the image pickup units 12102 and 12103 provided in the side mirror mainly acquire images of the side of the vehicle 12100.
  • the image pickup unit 12104 provided in the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the image pickup unit 12105 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 17 shows an example of the shooting range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging range of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 can be obtained.
  • At least one of the image pickup units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera including a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object within the image pickup range 12111 to 12114 based on the distance information obtained from the image pickup unit 12101 to 12104, and a temporal change of this distance (relative speed with respect to the vehicle 12100). By obtaining can. Further, the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like that autonomously travels without relying on the driver's operation.
  • automatic brake control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the image pickup units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the image pickup units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging unit 12101 to 12104.
  • recognition of a pedestrian is, for example, a procedure for extracting feature points in an image captured by an image pickup unit 12101 to 12104 as an infrared camera, and a pattern matching process for a series of feature points showing the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 determines the square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a vehicle control system to which the technique according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to the image pickup unit 12031 among the configurations described above.
  • the image pickup apparatus 1 of FIG. 1 can be applied to the image pickup unit 12031.
  • the image pickup unit 12031 can be miniaturized.
  • the technique according to the present disclosure (the present technique) can be applied to various products.
  • the techniques according to the present disclosure may be applied to an endoscopic surgery system.
  • FIG. 18 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technique according to the present disclosure (the present technique) can be applied.
  • FIG. 18 illustrates how the surgeon (doctor) 11131 is performing surgery on patient 11132 on patient bed 11133 using the endoscopic surgery system 11000.
  • the endoscopic surgery system 11000 includes an endoscope 11100, other surgical tools 11110 such as an abdominal tube 11111 and an energy treatment tool 11112, and a support arm device 11120 that supports the endoscope 11100.
  • a cart 11200 equipped with various devices for endoscopic surgery.
  • the endoscope 11100 is composed of a lens barrel 11101 in which a region having a predetermined length from the tip is inserted into the body cavity of the patient 11132, and a camera head 11102 connected to the base end of the lens barrel 11101.
  • the endoscope 11100 configured as a so-called rigid mirror having a rigid barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible mirror having a flexible barrel. good.
  • An opening in which an objective lens is fitted is provided at the tip of the lens barrel 11101.
  • a light source device 11203 is connected to the endoscope 11100, and the light generated by the light source device 11203 is guided to the tip of the lens barrel by a light guide extending inside the lens barrel 11101, and is an objective. It is irradiated toward the observation target in the body cavity of the patient 11132 through the lens.
  • the endoscope 11100 may be a direct endoscope, a perspective mirror, or a side endoscope.
  • An optical system and an image sensor are provided inside the camera head 11102, and the reflected light (observation light) from the observation target is focused on the image sensor by the optical system.
  • the observation light is photoelectrically converted by the image pickup device, and an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image is generated.
  • the image signal is transmitted as RAW data to the camera control unit (CCU: Camera Control Unit) 11201.
  • CCU Camera Control Unit
  • the CCU11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and comprehensively controls the operations of the endoscope 11100 and the display device 11202. Further, the CCU11201 receives an image signal from the camera head 11102, and performs various image processing on the image signal for displaying an image based on the image signal, such as development processing (demosaic processing).
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 displays an image based on the image signal processed by the CCU 11201 under the control of the CCU 11201.
  • the light source device 11203 is composed of, for example, a light source such as an LED (light emission diode), and supplies irradiation light for photographing an operating part or the like to the endoscope 11100.
  • a light source such as an LED (light emission diode)
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and input instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100.
  • the treatment tool control device 11205 controls the drive of the energy treatment tool 11112 for cauterizing, incising, sealing a blood vessel, or the like.
  • the pneumoperitoneum device 11206 uses a gas in the pneumoperitoneum tube 11111 to inflate the body cavity of the patient 11132 for the purpose of securing the field of view by the endoscope 11100 and securing the work space of the operator. Is sent.
  • the recorder 11207 is a device capable of recording various information related to surgery.
  • the printer 11208 is a device capable of printing various information related to surgery in various formats such as text, images, and graphs.
  • the light source device 11203 that supplies the irradiation light to the endoscope 11100 when photographing the surgical site can be composed of, for example, an LED, a laser light source, or a white light source composed of a combination thereof.
  • a white light source is configured by a combination of RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy. Therefore, the light source device 11203 adjusts the white balance of the captured image. It can be carried out.
  • the laser light from each of the RGB laser light sources is irradiated to the observation target in a time-division manner, and the drive of the image sensor of the camera head 11102 is controlled in synchronization with the irradiation timing to correspond to each of RGB. It is also possible to capture the image in a time-division manner. According to this method, a color image can be obtained without providing a color filter in the image pickup device.
  • the drive of the light source device 11203 may be controlled so as to change the intensity of the output light at predetermined time intervals.
  • the drive of the image sensor of the camera head 11102 in synchronization with the timing of the change of the light intensity to acquire an image in time division and synthesizing the image, so-called high dynamic without blackout and overexposure. Range images can be generated.
  • the light source device 11203 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependence of light absorption in body tissue, the surface layer of the mucous membrane is irradiated with light in a narrower band than the irradiation light (that is, white light) during normal observation.
  • narrow band imaging in which a predetermined tissue such as a blood vessel is photographed with high contrast, is performed.
  • fluorescence observation may be performed in which an image is obtained by fluorescence generated by irradiating with excitation light.
  • the body tissue is irradiated with excitation light to observe the fluorescence from the body tissue (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and the body tissue is injected. It is possible to obtain a fluorescence image by irradiating the excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 11203 may be configured to be capable of supplying narrowband light and / or excitation light corresponding to such special light observation.
  • FIG. 19 is a block diagram showing an example of the functional configuration of the camera head 11102 and CCU11201 shown in FIG.
  • the camera head 11102 includes a lens unit 11401, an image pickup unit 11402, a drive unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • CCU11201 has a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and CCU11201 are communicably connected to each other by a transmission cable 11400.
  • the lens unit 11401 is an optical system provided at a connection portion with the lens barrel 11101.
  • the observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and incident on the lens unit 11401.
  • the lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the image pickup element constituting the image pickup unit 11402 may be one (so-called single plate type) or a plurality (so-called multi-plate type).
  • each image pickup element may generate an image signal corresponding to each of RGB, and a color image may be obtained by synthesizing them.
  • the image pickup unit 11402 may be configured to have a pair of image pickup elements for acquiring image signals for the right eye and the left eye corresponding to the 3D (dimensional) display, respectively.
  • the 3D display enables the operator 11131 to more accurately grasp the depth of the living tissue in the surgical site.
  • a plurality of lens units 11401 may be provided corresponding to each image pickup element.
  • the image pickup unit 11402 does not necessarily have to be provided on the camera head 11102.
  • the image pickup unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the drive unit 11403 is composed of an actuator, and the zoom lens and the focus lens of the lens unit 11401 are moved by a predetermined distance along the optical axis under the control of the camera head control unit 11405. As a result, the magnification and focus of the image captured by the image pickup unit 11402 can be adjusted as appropriate.
  • the communication unit 11404 is configured by a communication device for transmitting and receiving various information to and from the CCU11201.
  • the communication unit 11404 transmits the image signal obtained from the image pickup unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
  • the communication unit 11404 receives a control signal for controlling the drive of the camera head 11102 from the CCU 11201 and supplies the control signal to the camera head control unit 11405.
  • the control signal includes, for example, information to specify the frame rate of the captured image, information to specify the exposure value at the time of imaging, and / or information to specify the magnification and focus of the captured image. Contains information about the condition.
  • the image pickup conditions such as the frame rate, exposure value, magnification, and focus may be appropriately specified by the user, or may be automatically set by the control unit 11413 of the CCU11201 based on the acquired image signal. good. In the latter case, the so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function are mounted on the endoscope 11100.
  • the camera head control unit 11405 controls the drive of the camera head 11102 based on the control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is configured by a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 transmits a control signal for controlling the drive of the camera head 11102 to the camera head 11102.
  • Image signals and control signals can be transmitted by telecommunications, optical communication, or the like.
  • the image processing unit 11412 performs various image processing on the image signal which is the RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various controls related to the imaging of the surgical site and the like by the endoscope 11100 and the display of the captured image obtained by the imaging of the surgical site and the like. For example, the control unit 11413 generates a control signal for controlling the drive of the camera head 11102.
  • control unit 11413 causes the display device 11202 to display an image captured by the surgical unit or the like based on the image signal processed by the image processing unit 11412.
  • the control unit 11413 may recognize various objects in the captured image by using various image recognition techniques.
  • the control unit 11413 detects a surgical tool such as forceps, a specific biological part, bleeding, mist when using the energy treatment tool 11112, etc. by detecting the shape, color, etc. of the edge of the object included in the captured image. Can be recognized.
  • the control unit 11413 may superimpose and display various surgical support information on the image of the surgical unit by using the recognition result. By superimposing and displaying the surgical support information and presenting it to the surgeon 11131, the burden on the surgeon 11131 can be reduced and the surgeon 11131 can surely proceed with the surgery.
  • the transmission cable 11400 connecting the camera head 11102 and CCU11201 is an electric signal cable corresponding to electric signal communication, an optical fiber corresponding to optical communication, or a composite cable thereof.
  • the communication is performed by wire using the transmission cable 11400, but the communication between the camera head 11102 and the CCU11201 may be performed wirelessly.
  • the above is an example of an endoscopic surgery system to which the technique according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to the endoscope 11100 and the image pickup unit 11402 of the camera head 11102 among the configurations described above.
  • the image pickup apparatus 1 of FIG. 1 can be applied to the image pickup unit 11402.
  • the image pickup unit 11402 can be miniaturized.
  • the technique according to the present disclosure may be applied to other, for example, a microscopic surgery system.
  • the amplification transistor 213, the selection transistor 214, and the charge transfer unit 102 of the pixel sharing unit 539 can also be configured by a planar type MOS transistor such as the capacitance switching transistor 212 of FIG. Further, the reset transistor 211 and the capacitance switching transistor 212 can be formed into the shape of a fin FET. As described above, the amplification transistor 213 and the like can be configured by transistors having various shapes.
  • the configuration of the second embodiment of the present disclosure can be applied to other embodiments.
  • the second connection portion 254 of FIG. 9 can be applied to the third and fourth embodiments of the present disclosure.
  • the image pickup device (pixel array unit 540) has a first semiconductor substrate 120 and a second semiconductor substrate 220.
  • the first semiconductor substrate 120 includes a photoelectric conversion unit 101 that performs photoelectric conversion of incident light.
  • the second semiconductor substrate 220 is located in the lower layer of the pixel circuit 210 that generates an image signal according to the electric charge generated by the photoelectric conversion, the element separation region 261 that separates the elements of the pixel circuit 210, and the element separation region 261.
  • the first semiconductor substrate is provided with a high impurity concentration region 225, which is a region connected to the first semiconductor substrate 120 in order to be arranged and configured with a high impurity concentration and have a common reference potential, and is provided on the back surface side. 120 are laminated. This has the effect of arranging the high impurity concentration region 225 connected to the first semiconductor substrate 120 in the device separation region 261 in order to make the reference potential common.
  • the area of the second semiconductor substrate 220 can be reduced.
  • connection portion 151 for connecting between the high impurity concentration region 225 and the first semiconductor substrate 120 may be further provided.
  • the reference potentials of the first semiconductor substrate 120 and the second semiconductor substrate 220 can be made common.
  • the high impurity concentration region 225 is arranged in the well region of the second semiconductor substrate 220, and the connection portion 151 is located between the high impurity concentration region 225 and the well region of the first semiconductor substrate 120. You may connect.
  • the well potentials of the first semiconductor substrate 120 and the second semiconductor substrate 220 can be made common.
  • connection portion 151 may be made of silicon. As a result, the high temperature process can be adopted in the subsequent manufacturing process.
  • the second connecting portion 251 arranged on the surface side of the second semiconductor substrate 220 and supplying the reference potential may be further provided. Thereby, the reference potential can be supplied to the first semiconductor substrate 120 and the second semiconductor substrate 220.
  • the second connection portion 251 may be arranged in the element separation region 261 and may be connected to the high impurity concentration region 225. This has the effect of laminating the second connecting portion 251 and the connecting portion 151 via the high impurity concentration region 225. The resistance between the second connection portion 251 and the connection portion 151 can be reduced.
  • connection portion 251 may be arranged adjacent to the element separation region 261. As a result, the resistance between the second connecting portion 251 and the connecting portion 151 can be reduced.
  • a third semiconductor substrate 320 that is laminated on the surface side of the second semiconductor substrate 220 and connected to the second connection portion 251 may be further provided. As a result, the reference potential can be supplied from the third semiconductor substrate 320.
  • connection portion 251 may be made of metal.
  • connection portion 251 may be made of silicon.
  • the high impurity concentration region 225 may be configured to have an impurity concentration of 5 ⁇ 1017 cm-3 or more. As a result, the resistance between the second connecting portion 251 and the connecting portion 151 can be reduced.
  • the first semiconductor substrate 120 includes a charge holding unit 103 that holds the charge generated by the photoelectric conversion and a charge transfer unit 102 that transfers the charge from the photoelectric conversion unit 101 to the charge holding unit 103.
  • the pixel circuit 210 may generate an image signal according to the retained charge.
  • a semiconductor region arranged in the same layer as the second semiconductor substrate 220 may be further provided.
  • the semiconductor region may be supplied with a reference potential different from the reference potential.
  • the high impurity concentration region 225 is arranged in the well region of the second semiconductor substrate 220, and the semiconductor region is configured as a conductive well region different from the well region of the second semiconductor substrate 220. You may. This makes it possible to use complementary devices.
  • an amplification transistor 213 that amplifies a signal based on the charge generated by the photoelectric conversion in the pixel circuit 210 may be arranged. As a result, the amplification transistor 213 can be separated from the well region of the second semiconductor substrate 220.
  • a selection transistor 214 for controlling the output of the image signal in the pixel circuit 210 may be arranged. As a result, the selection transistor 214 can be separated from the well region of the second semiconductor substrate 220.
  • the image pickup apparatus 1 has a first semiconductor substrate 120, a second semiconductor substrate 220, and a column signal processing unit 550.
  • the first semiconductor substrate 120 includes a photoelectric conversion unit 101 that performs photoelectric conversion of incident light.
  • the second semiconductor substrate 220 is located in the lower layer of the pixel circuit 210 that generates an image signal according to the electric charge generated by the photoelectric conversion, the element separation region 261 that separates the elements of the pixel circuit 210, and the element separation region 261.
  • the first semiconductor substrate is provided with a high impurity concentration region 225, which is a region connected to the first semiconductor substrate 120 in order to be arranged and configured with a high impurity concentration and have a common reference potential, and is provided on the back surface side. 120 are laminated.
  • the column signal processing unit 550 processes the generated image signal. This has the effect of arranging the high impurity concentration region 225 connected to the first semiconductor substrate 120 in the device separation region 261 in order to make the reference potential common. The area of the second semiconductor substrate 220 can be reduced.
  • the present technology can also have the following configurations.
  • a first semiconductor substrate provided with a photoelectric conversion unit that performs photoelectric conversion of incident light, and A pixel circuit that generates an image signal according to the electric charge generated by the photoelectric conversion, an element separation region that separates the elements of the pixel circuit, and a reference that is arranged in the lower layer of the element separation region and has a high impurity concentration.
  • An image pickup device having a high impurity concentration region, which is a region connected to the first semiconductor substrate in order to share a common potential, and a second semiconductor substrate on which the first semiconductor substrate is laminated on the back surface side. ..
  • the high impurity concentration region is arranged in the well region of the second semiconductor substrate.
  • the image pickup device according to any one of (5) to (7), further comprising a third semiconductor substrate laminated on the surface side of the second semiconductor substrate and connected to the second connection portion.
  • the image pickup device according to any one of (5) to (8) above, wherein the second connection portion is made of metal.
  • the image pickup device according to any one of (5) to (8) above, wherein the second connection portion is made of silicon.
  • the image pickup device according to any one of (1) to (10) above, wherein the high impurity concentration region is composed of an impurity concentration of 5 ⁇ 10 17 cm -3 or more.
  • the first semiconductor substrate includes a charge holding unit that holds the charge generated by the photoelectric conversion and a charge transfer unit that transfers the charge from the photoelectric conversion unit to the charge holding unit.
  • the image pickup device according to any one of (1) to (11), wherein the pixel circuit generates an image signal according to the retained charge.
  • the image pickup device according to any one of (1) to (12), further comprising a semiconductor region arranged in the same layer as the second semiconductor substrate.
  • the image pickup device according to (13), wherein a reference potential different from the reference potential is supplied to the semiconductor region.
  • the high impurity concentration region is arranged in the well region of the second semiconductor substrate.
  • the image pickup device is formed of a conductive type well region different from the well region of the second semiconductor substrate.
  • the image pickup device according to any one of (13) to (15) above, wherein the semiconductor region is arranged with a transistor for amplifying a signal based on a charge generated by the photoelectric conversion in the pixel circuit.
  • the semiconductor region is arranged with a transistor for controlling the output of the image signal in the pixel circuit.
  • a first semiconductor substrate provided with a photoelectric conversion unit that performs photoelectric conversion of incident light, and A pixel circuit that generates an image signal according to the electric charge generated by the photoelectric conversion, an element separation region that separates the elements of the pixel circuit, and a reference that is arranged in the lower layer of the element separation region and has a high impurity concentration.
  • a second semiconductor substrate having a high impurity concentration region which is a region connected to the first semiconductor substrate in order to share a common potential, and the first semiconductor substrate laminated on the back surface side, and the generated second semiconductor substrate.
  • An image pickup device having a processing circuit for processing an image signal.
  • Imaging device 100 1st substrate 100S, 200S, 300S Semiconductor layer 100T, 200T, 300T Wiring layer 101, 101A, 101B, 101C, 101D Transistor conversion unit 102, 102A, 102B, 102C, 102D Charge transfer unit 103, 103A, 103B, 103C, 103D Charge holding unit 120 1st semiconductor substrate 123, 123A, 123B Semiconductor region 151, 151A, 151B Connection unit 210 Pixel circuit 211 Reset transistor 212 Capacitive switching transistor 213 Amplification transistor 214 Selection transistor 200 Second substrate 220 Second semiconductor substrate 225, 225A, 225B High impurity concentration region 226 Semiconductor region 251, 251A, 251B, 254 Second connection portion 261, 261A, 261B Element separation region 262 Substrate separation region 300 Third substrate 320 Third substrate Semiconductor substrate 539 pixel sharing unit 540 pixel array unit 541, 541A, 541B, 541C,

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

複数の半導体基板が積層されて構成される撮像素子を小型化する。撮像素子は、第１の半導体基板及び第２の半導体基板を有する。第１の半導体基板は、入射光の光電変換を行う光電変換部を備える。第２の半導体基板は、光電変換により生成される電荷に応じた画像信号を生成する画素回路、当該画素回路の素子を分離する素子分離領域及び当該素子分離領域の下層に配置されるとともに高い不純物濃度に構成されて基準電位を共通にするために第１の半導体基板と接続される領域である高不純物濃度領域を備えて裏面側に第１の半導体基板が積層される。

Description

撮像素子及び撮像装置
　本開示は、撮像素子及び撮像装置に関する。
　被写体の撮像を行う撮像素子において、複数の基板が積層されて構成された撮像素子が使用されている。この複数の基板には、例えば、光電変換を利用して被写体からの入射光を画像信号に変換する画素が形成される基板と画素の制御信号を生成する回路や画像信号を処理する回路が形成される基板とが該当する。画素には、アナログの画像信号を扱う回路が配置される。一方、画像信号を処理する回路には、高速に動作するデジタル回路が主に使用される。このように、性格の異なる回路をそれぞれ異なる基板に配置することにより、これらの回路に最適なプロセスを適用して基板を製造することができる。また、これらの基板を積層するため、撮像素子の面積を縮小することも可能となる。
　例えば、入射光の光電変換を行う光電変換素子が主に配置される第１基板と光電変換素子により生成される信号を増幅して画像信号を生成する増幅トランジスタが配置される第２基板とを積層して画素を構成する撮像素子が提案されている（例えば、特許文献１参照）。
　この撮像素子では、画素の制御信号を生成する回路及び画像信号を処理する回路が形成される第３基板が更に積層されて、撮像素子が構成される。また、画素を構成する回路を２つの基板に分割して積層するため、これらの基板の基準電位を共通にするための接続部（コンタクト）が基板の間に配置される。ここで、基準電位とは、画素の回路の信号や電源電圧の基準となる電位であり、例えば、接地電位が該当する。
国際公開第２０２０／１０５７１３号
　上記の従来技術は、基板の小型化ができないという問題がある。第１基板、第２基板及び第３基板にコンタクトを配置する領域が必要となるためである。殊に、中間に積層される第２基板では、第１基板との間のコンタクト及び第３基板との間のコンタクトがそれぞれ配置される。これらのコンタクトの配置領域が必要となり、基板の面積が増加する。
　そこで、本開示では、複数の半導体基板が積層されて構成される撮像素子及び撮像装置において、小型化が可能な撮像素子及び撮像装置を提案する。
　本開示に係る撮像素子は、第１の半導体基板及び第２の半導体基板を有する。第１の半導体基板は、入射光の光電変換を行う光電変換部を備える。第２の半導体基板は、光電変換により生成される電荷に応じた画像信号を生成する画素回路、当該画素回路の素子を分離する素子分離領域及び当該素子分離領域の下層に配置されるとともに高い不純物濃度に構成されて基準電位を共通にするために第１の半導体基板と接続される領域である高不純物濃度領域を備えて裏面側に第１の半導体基板が積層される。
本開示の一実施の形態に係る撮像装置の機能構成の一例を表すブロック図である。 図１に示した撮像装置の概略構成を表す平面模式図である。 図２に示したＩＩＩ－ＩＩＩ’線に沿った断面構成を表す模式図である。 本開示の実施形態に係る画素共有ユニットの構成の一例を表す等価回路図である。 本開示の実施形態に係る画素共有ユニットの構成例を示す図である。 本開示の実施形態に係る撮像装置の構成例を示す断面図である。 本開示の第１の実施形態に係る画素共有ユニットの構成例を示す図である。 本開示の第１の実施形態に係る画素アレイ部の製造方法の一例を示す図である。 本開示の第１の実施形態に係る画素アレイ部の製造方法の一例を示す図である。 本開示の第１の実施形態に係る画素アレイ部の製造方法の一例を示す図である。 本開示の第１の実施形態に係る画素アレイ部の製造方法の一例を示す図である。 本開示の第１の実施形態に係る画素アレイ部の製造方法の一例を示す図である。 本開示の第１の実施形態に係る画素アレイ部の製造方法の一例を示す図である。 本開示の第１の実施形態に係る画素アレイ部の製造方法の一例を示す図である。 本開示の第１の実施形態に係る画素アレイ部の製造方法の一例を示す図である。 本開示の第１の実施形態に係る画素アレイ部の製造方法の一例を示す図である。 本開示の第１の実施形態に係る画素アレイ部の製造方法の一例を示す図である。 本開示の第１の実施形態に係る画素アレイ部の製造方法の一例を示す図である。 本開示の第１の実施形態に係る画素アレイ部の製造方法の一例を示す図である。 本開示の第１の実施形態に係る画素アレイ部の製造方法の一例を示す図である。 本開示の第１の実施形態に係る画素アレイ部の製造方法の一例を示す図である。 本開示の第１の実施形態に係る画素アレイ部の製造方法の一例を示す図である。 本開示の第２の実施形態に係る画素共有ユニットの構成例を示す図である。 本開示の第２の実施形態に係る第２の接続部の製造方法の一例を示す図である。 本開示の第２の実施形態に係る第２の接続部の製造方法の一例を示す図である。 本開示の第２の実施形態に係る第２の接続部の製造方法の一例を示す図である。 本開示の第２の実施形態に係る第２の接続部の製造方法の他の例を示す図である。 本開示の第２の実施形態に係る第２の接続部の製造方法の他の例を示す図である。 本開示の第２の実施形態に係る第２の接続部の製造方法の他の例を示す図である。 本開示の第２の実施形態に係る第２の接続部の製造方法の他の例を示す図である。 本開示の第３の実施形態に係る画素共有ユニットの構成例を示す図である。 本開示の第４の実施形態に係る画素共有ユニットの構成例を示す図である。 本開示の第４の実施形態に係る画素共有ユニットの他の構成例を示す図である。 上記実施の形態およびその変形例に係る撮像装置を備えた撮像システムの概略構成の一例を表す図である。 図１４に示した撮像システムの撮像手順の一例を表す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
　以下に、本開示の実施形態について図面に基づいて詳細に説明する。説明は、以下の順に行う。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
１．第１の実施形態
２．第２の実施形態
３．第３の実施形態
４．第４の実施形態
５．適用例
６．移動体への応用例
７．内視鏡手術システムへの応用例
　（１．第１の実施形態）
　[撮像装置１の機能構成]
　図１は、本開示の一実施の形態に係る撮像装置（撮像装置１）の機能構成の一例を示すブロック図である。
　図１の撮像装置１は、例えば、入力部５１０Ａ、行駆動部５２０、タイミング制御部５３０、画素アレイ部５４０、列信号処理部５５０、画像信号処理部５６０および出力部５１０Ｂを含んでいる。
　画素アレイ部５４０には、画素５４１がアレイ状に繰り返し配置されている。より具体的には、複数の画素を含んだ画素共有ユニット５３９が繰り返し単位となり、これが、行方向と列方向とからなるアレイ状に繰り返し配置されている。なお、本明細書では、便宜上、行方向をＨ方向、行方向と直交する列方向をＶ方向、と呼ぶ場合がある。図１の例において、１つの画素共有ユニット５３９が、４つの画素（画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄ）を含んでいる。画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄは各々、光電変換部１０１（後述の図６等に図示）を有している。画素共有ユニット５３９は、１つの画素回路（後述の図３の画素回路２１０）を共有する単位である。換言すれば、４つの画素（画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄ）毎に、１つの画素回路（後述の画素回路２１０）を有している。この画素回路を時分割で動作させることにより、画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄ各々の画素信号が順次読み出されるようになっている。画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄは、例えば２行×２列で配置されている。画素アレイ部５４０には、画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄとともに、複数の行駆動信号線５４２及び複数の垂直信号線（列読出し線）５４３が設けられている。行駆動信号線５４２は、画素アレイ部５４０において行方向に並んで配列された、複数の画素共有ユニット５３９各々に含まれる画素５４１を駆動する。画素共有ユニット５３９のうち、行方向に並んで配列された各画素を駆動する。後に図４を参照して詳しく説明するが、画素共有ユニット５３９には、複数のトランジスタが設けられている。これら複数のトランジスタをそれぞれ駆動するために、１つの画素共有ユニット５３９には複数の行駆動信号線５４２が接続されている。垂直信号線（列読出し線）５４３には、画素共有ユニット５３９が接続されている。画素共有ユニット５３９に含まれる画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄ各々から、垂直信号線（列読出し線）５４３を介して画素信号が読み出される。
　行駆動部５２０は、例えば、画素駆動するための行の位置を決める行アドレス制御部、言い換えれば、行デコーダ部と、画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄを駆動するための信号を発生させる行駆動回路部とを含んでいる。
　列信号処理部５５０は、例えば、垂直信号線５４３に接続され、画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄ（画素共有ユニット５３９）とソースフォロア回路を形成する負荷回路部を備える。列信号処理部５５０は、垂直信号線５４３を介して画素共有ユニット５３９から読み出された信号を増幅する増幅回路部を有していてもよい。列信号処理部５５０は、ノイズ処理部を有していてもよい。ノイズ処理部では、例えば、光電変換の結果として画素共有ユニット５３９から読み出された信号から、系のノイズレベルが取り除かれる。
　列信号処理部５５０は、例えば、アナログデジタルコンバータ（ＡＤＣ）を有している。アナログデジタルコンバータでは、画素共有ユニット５３９から読み出された信号もしくは上記ノイズ処理されたアナログ信号がデジタル信号に変換される。ＡＤＣは、例えば、コンパレータ部およびカウンタ部を含んでいる。コンパレータ部では、変換対象となるアナログ信号と、これと比較対象となる参照信号とが比較される。カウンタ部では、コンパレータ部での比較結果が反転するまでの時間が計測されるようになっている。列信号処理部５５０は、読出し列を走査する制御を行う水平走査回路部を含んでいてもよい。
　タイミング制御部５３０は、装置へ入力された基準クロック信号やタイミング制御信号を基にして、行駆動部５２０および列信号処理部５５０へ、タイミングを制御する信号を供給する。
　画像信号処理部５６０は、光電変換の結果得られたデータ、言い換えれば、撮像装置１における撮像動作の結果得られたデータに対して、各種の信号処理を施す回路である。画像信号処理部５６０は、例えば、画像信号処理回路部およびデータ保持部を含んでいる。画像信号処理部５６０は、プロセッサ部を含んでいてもよい。
　画像信号処理部５６０において実行される信号処理の一例は、ＡＤ変換された撮像データが、暗い被写体を撮影したデータである場合には階調を多く持たせ、明るい被写体を撮影したデータである場合には階調を少なくするトーンカーブ補正処理である。この場合、撮像データの階調をどのようなトーンカーブに基づいて補正するか、トーンカーブの特性データを予め画像信号処理部５６０のデータ保持部に記憶させておくことが望ましい。
　入力部５１０Ａは、例えば、上記基準クロック信号、タイミング制御信号および特性データなどを装置外部から撮像装置１へ入力するためのものである。タイミング制御信号は、例えば、垂直同期信号および水平同期信号などである。特性データは、例えば、画像信号処理部５６０のデータ保持部へ記憶させるためのものである。入力部５１０Ａは、例えば、入力端子５１１、入力回路部５１２、入力振幅変更部５１３、入力データ変換回路部５１４および電源供給部（不図示）を含んでいる。
　入力端子５１１は、データを入力するための外部端子である。入力回路部５１２は、入力端子５１１へ入力された信号を撮像装置１の内部へと取り込むためのものである。入力振幅変更部５１３では、入力回路部５１２で取り込まれた信号の振幅が、撮像装置１の内部で利用しやすい振幅へと変更される。入力データ変換回路部５１４では、入力データのデータ列の並びが変更される。入力データ変換回路部５１４は、例えば、シリアルパラレル変換回路により構成されている。このシリアルパラレル変換回路では、入力データとして受け取ったシリアル信号がパラレル信号へと変換される。なお、入力部５１０Ａでは、入力振幅変更部５１３および入力データ変換回路部５１４が、省略されていてもよい。電源供給部は、外部から撮像装置１へ供給された電源をもとにして、撮像装置１の内部で必要となる各種の電圧に設定された電源を供給する。
　撮像装置１が外部のメモリデバイスと接続されるとき、入力部５１０Ａには、外部のメモリデバイスからのデータを受け取るメモリインタフェース回路が設けられていてもよい。外部のメモリデバイスは、例えば、フラッシュメモリ、ＳＲＡＭおよびＤＲＡＭ等である。
　出力部５１０Ｂは、画像データを装置外部へと出力する。この画像データは、例えば、撮像装置１で撮影された画像データ、および、画像信号処理部５６０で信号処理された画像データ等である。出力部５１０Ｂは、例えば、出力データ変換回路部５１５、出力振幅変更部５１６、出力回路部５１７および出力端子５１８を含んでいる。
　出力データ変換回路部５１５は、例えば、パラレルシリアル変換回路により構成されており、出力データ変換回路部５１５では、撮像装置１内部で使用したパラレル信号がシリアル信号へと変換される。出力振幅変更部５１６は、撮像装置１の内部で用いた信号の振幅を変更する。変更された振幅の信号は、撮像装置１の外部に接続される外部デバイスで利用しやすくなる。出力回路部５１７は、撮像装置１の内部から装置外部へとデータを出力する回路であり、出力回路部５１７により、出力端子５１８に接続された撮像装置１外部の配線が駆動される。出力端子５１８では、撮像装置１から装置外部へとデータが出力される。出力部５１０Ｂでは、出力データ変換回路部５１５および出力振幅変更部５１６が、省略されていてもよい。
　撮像装置１が外部のメモリデバイスと接続されるとき、出力部５１０Ｂには、外部のメモリデバイスへとデータを出力するメモリインタフェース回路が設けられていてもよい。外部のメモリデバイスは、例えば、フラッシュメモリ、ＳＲＡＭおよびＤＲＡＭ等である。
　[撮像装置１の概略構成]
　図２および図３は、撮像装置１の概略構成の一例を表したものである。撮像装置１は、３つの基板（第１の基板１００、第２の基板２００及び第３の基板３００）を備えている。図２は、第１の基板１００、第２の基板２００及び第３の基板３００各々の平面構成を模式的に表したものであり、図３は、互いに積層された第１の基板１００、第２の基板２００および第３の基板３００の断面構成を模式的に表している。図３は、図２に示したＩＩＩ－ＩＩＩ’線に沿った断面構成に対応する。撮像装置１は、３つの基板（第１の基板１００、第２の基板２００及び第３の基板３００）を貼り合わせて構成された３次元構造の撮像装置である。第１の基板１００は、半導体層１００Ｓおよび配線層１００Ｔを含む。第２の基板２００は、半導体層２００Ｓおよび配線層２００Ｔを含む。第３の基板３００は、半導体層３００Ｓおよび配線層３００Ｔを含む。ここで、第１の基板１００、第２の基板２００および第３の基板３００の各基板に含まれる配線とその周囲の層間絶縁膜を合せたものを、便宜上、それぞれの基板（第１の基板１００、第２の基板２００および第３の基板３００）に設けられた配線層（１００Ｔ、２００Ｔ、３００Ｔ）と呼ぶ。第１の基板１００、第２の基板２００および第３の基板３００は、この順に積層されており、積層方向に沿って、半導体層１００Ｓ、配線層１００Ｔ、半導体層２００Ｓ、配線層２００Ｔ、配線層３００Ｔおよび半導体層３００Ｓの順に配置されている。第１の基板１００、第２の基板２００および第３の基板３００の具体的な構成については後述する。図３に示した矢印は、撮像装置１への光Ｌの入射方向を表す。本明細書では、便宜上、以降の断面図で、撮像装置１における光入射側を「下」「下側」「下方」、光入射側と反対側を「上」「上側」「上方」と呼ぶ場合がある。また、本明細書では、便宜上、半導体層と配線層を備えた基板に関して、配線層の側を表面、半導体層の側を裏面と呼ぶ場合がある。なお、明細書の記載は、上記の呼び方に限定されない。撮像装置１は、例えば、フォトダイオードを有する第１の基板１００の裏面側から光が入射する、裏面照射型撮像装置となっている。
　画素アレイ部５４０および画素アレイ部５４０に含まれる画素共有ユニット５３９は、ともに、第１の基板１００および第２の基板２００の双方を用いて構成されている。第１の基板１００には、画素共有ユニット５３９が有する複数の画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄが設けられている。これらの画素５４１のそれぞれが、フォトダイオード（後述の光電変換部１０１）および転送トランジスタ（後述の電荷転送部１０２）を有している。第２の基板２００には、画素共有ユニット５３９が有する画素回路（後述の画素回路２１０）が設けられている。画素回路は、画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄ各々のフォトダイオードから転送トランジスタを介して転送された画素信号を読み出し、あるいは、フォトダイオードをリセットする。この第２の基板２００は、このような画素回路に加えて、行方向に延在する複数の行駆動信号線５４２および列方向に延在する複数の垂直信号線５４３を有している。第２の基板２００は、更に、行方向に延在する電源線５４４を有している。第３の基板３００は、例えば、入力部５１０Ａ、行駆動部５２０、タイミング制御部５３０、列信号処理部５５０、画像信号処理部５６０および出力部５１０Ｂを有している。行駆動部５２０は、例えば、第１の基板１００、第２の基板２００および第３の基板３００の積層方向（以下、単に積層方向という）において、一部が画素アレイ部５４０に重なる領域に設けられている。より具体的には、行駆動部５２０は、積層方向において、画素アレイ部５４０のＨ方向の端部近傍に重なる領域に設けられている（図２）。列信号処理部５５０は、例えば、積層方向において、一部が画素アレイ部５４０に重なる領域に設けられている。より具体的には、列信号処理部５５０は、積層方向において、画素アレイ部５４０のＶ方向の端部近傍に重なる領域に設けられている（図２）。図示は省略するが、入力部５１０Ａおよび出力部５１０Ｂは、第３の基板３００以外の部分に配置されていてもよく、例えば、第２の基板２００に配置されていてもよい。あるいは、第１の基板１００の裏面（光入射面）側に入力部５１０Ａおよび出力部５１０Ｂを設けるようにしてもよい。なお、上記第２の基板２００に設けられた画素回路は、別の呼称として、画素トランジスタ回路、画素トランジスタ群、画素トランジスタ、画素読み出し回路または読出回路と呼ばれることもある。本明細書では、画素回路との呼称を用いる。
　第１の基板１００と第２の基板２００とは、例えば、貫通電極（後述の図６の貫通電極２５２、２５３Ａ及び２５３Ｂ）により電気的に接続されている。第２の基板２００と第３の基板３００とは、例えば、コンタクト部２０１、２０２、３０１及び３０２を介して電気的に接続されている。第２の基板２００にコンタクト部２０１、２０２が設けられ、第３の基板３００にコンタクト部３０１、３０２が設けられている。第２の基板２００のコンタクト部２０１が第３の基板３００のコンタクト部３０１に接し、第２の基板２００のコンタクト部２０２が第３の基板３００のコンタクト部３０２に接している。第２の基板２００は、複数のコンタクト部２０１が設けられたコンタクト領域２０１Ｒと、複数のコンタクト部２０２が設けられたコンタクト領域２０２Ｒとを有している。第３の基板３００は、複数のコンタクト部３０１が設けられたコンタクト領域３０１Ｒと、複数のコンタクト部３０２が設けられたコンタクト領域３０２Ｒとを有している。コンタクト領域２０１Ｒ及び３０１Ｒは、積層方向において、画素アレイ部５４０と行駆動部５２０との間に設けられている（図３）。換言すれば、コンタクト領域２０１Ｒ及び３０１Ｒは、例えば、行駆動部５２０（第３の基板３００）と、画素アレイ部５４０（第２の基板２００）とが積層方向に重なる領域、もしくはこの近傍領域に設けられている。コンタクト領域２０１Ｒ及び３０１Ｒは、例えば、このような領域のうち、Ｈ方向の端部に配置されている（図２）。第３の基板３００では、例えば、行駆動部５２０の一部、具体的には行駆動部５２０のＨ方向の端部に重なる位置にコンタクト領域３０１Ｒが設けられている（図２、図３）。コンタクト部２０１及び３０１は、例えば、第３の基板３００に設けられた行駆動部５２０と、第２の基板２００に設けられた行駆動信号線５４２とを接続するものである。コンタクト部２０１及び３０１は、例えば、第３の基板３００に設けられた入力部５１０Ａと電源線５４４および基準電位線（後述の接地線）とを接続していてもよい。コンタクト領域２０２Ｒ及び３０２Ｒは、積層方向において、画素アレイ部５４０と列信号処理部５５０との間に設けられている（図３）。換言すれば、コンタクト領域２０２Ｒ及び３０２Ｒは、例えば、列信号処理部５５０（第３の基板３００）と画素アレイ部５４０（第２の基板２００）とが積層方向に重なる領域、もしくはこの近傍領域に設けられている。コンタクト領域２０２Ｒ及び３０２Ｒは、例えば、このような領域のうち、Ｖ方向の端部に配置されている（図２）。第３の基板３００では、例えば、列信号処理部５５０の一部、具体的には列信号処理部５５０のＶ方向の端部に重なる位置にコンタクト領域３０１Ｒが設けられている（図２、図３）。コンタクト部２０２及び３０２は、例えば、画素アレイ部５４０が有する複数の画素共有ユニット５３９各々から出力された画素信号（フォトダイオードでの光電変換の結果発生した電荷の量に対応した信号）を、第３の基板３００に設けられた列信号処理部５５０へと接続するためのものである。画素信号は、第２の基板２００から第３の基板３００に送られるようになっている。
　図３は、上記のように、撮像装置１の断面図の一例である。第１の基板１００、第２の基板２００及び第３の基板３００は、配線層１００Ｔ、２００Ｔ及び３００Ｔを介して電気的に接続される。例えば、撮像装置１は、第２の基板２００と第３の基板３００とを電気的に接続する電気的接続部を有する。具体的には、導電材料で形成された電極でコンタクト部２０１、２０２、３０１及び３０２を形成する。導電材料は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）及び金（Ａｕ）などの金属材料で形成される。コンタクト領域２０１Ｒ、２０２Ｒ、３０１Ｒ及び３０２Ｒは、例えば電極として形成された配線同士を直接接合することで、第２の基板と第３の基板とを電気的に接続し、第２の基板２００と第３の基板３００との信号の入力及び／又は出力を可能にする。
　第２の基板２００と第３の基板３００とを電気的に接続する電気的接続部は、所望の箇所に設けることができる。例えば、図３においてコンタクト領域２０１Ｒ、２０２Ｒ、３０１Ｒ及び３０２Ｒとして述べたように、画素アレイ部５４０と積層方向に重なる領域に設けても良い。また、電気的接続部を画素アレイ部５４０と積層方向に重ならない領域に設けても良い。具体的には、画素アレイ部５４０の外側に配置された周辺部と、積層方向に重なる領域に設けても良い。
　第１の基板１００および第２の基板２００には、例えば、接続孔部Ｈ１及びＨ２が設けられている。接続孔部Ｈ１及びＨ２は、第１の基板１００および第２の基板２００を貫通している（図３）。接続孔部Ｈ１及びＨ２は、画素アレイ部５４０（または画素アレイ部５４０に重なる部分）の外側に設けられている（図２）。例えば、接続孔部Ｈ１は、Ｈ方向において画素アレイ部５４０より外側に配置されており、接続孔部Ｈ２は、Ｖ方向において画素アレイ部５４０よりも外側に配置されている。例えば、接続孔部Ｈ１は、第３の基板３００に設けられた入力部５１０Ａに達しており、接続孔部Ｈ２は、第３の基板３００に設けられた出力部５１０Ｂに達している。接続孔部Ｈ１及びＨ２は、空洞でもよく、少なくとも一部に導電材料を含んでいても良い。例えば、入力部５１０Ａ及び／又は出力部５１０Ｂとして形成された電極に、ボンディングワイヤを接続する構成がある。または、入力部５１０Ａ及び／又は出力部５１０Ｂとして形成された電極と、接続孔部Ｈ１及びＨ２に設けられた導電材料とを接続する構成がある。接続孔部Ｈ１及びＨ２に設けられた導電材料は、接続孔部Ｈ１及びＨ２の一部または全部に埋め込まれていても良く、導電材料が接続孔部Ｈ１及びＨ２の側壁に形成されていても良い。
　なお、図３では第３の基板３００に入力部５１０Ａ及び出力部５１０Ｂを設ける構造としたが、これに限定されない。例えば、配線層２００Ｔ及び３００Ｔを介して第３の基板３００の信号を第２の基板２００へ送ることで、入力部５１０Ａ及び／又は出力部５１０Ｂを第２の基板２００に設けることもできる。同様に、配線層１００Ｔ及び２００Ｔを介して、第２の基板２００の信号を第１の基板１０００へ送ることで、入力部５１０Ａ及び／又は出力部５１０Ｂを第１の基板１００に設けることもできる。
　なお、撮像装置１及び画素アレイ部５４０は、請求の範囲に記載の撮像素子の一例である。
　図４は、画素共有ユニットの構成の一例を表す等価回路図である。画素共有ユニット５３９は、複数の画素５４１（図４では、画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄの４つの画素５４１を表す）と、この複数の画素５４１に接続された１の画素回路２１０と、画素回路２１０に接続された垂直信号線５４３とを含んでいる。画素回路２１０は、例えば、４つのトランジスタ、具体的には、増幅トランジスタ２１３、選択トランジスタ２１４、リセットトランジスタ２１１および容量切り替えトランジスタ２１２を含んでいる。上述のように、画素共有ユニット５３９は、１つの画素回路２１０を時分割で動作させることにより、画素共有ユニット５３９に含まれる４つの画素５４１（画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄ）それぞれの画素信号を順次垂直信号線５４３へ出力する構成になっている。複数の画素５４１に１つの画素回路２１０が接続されており、この複数の画素５４１の画素信号が、１つの画素回路２１０により時分割で出力される態様を、「複数の画素５４１が１つの画素回路２１０を共有する」という。
　画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄは、互いに共通の構成要素を有している。
　画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄは、例えば、光電変換部１０１と、光電変換部１０１と電気的に接続された電荷転送部１０２と、電荷転送部１０２に電気的に接続された電荷保持部１０３とを有している。光電変換部１０１（光電変換部１０１Ａ、１０１Ｂ、１０１Ｃ及び１０１Ｄ）では、カソードが電荷転送部１０２のソースに電気的に接続されており、アノードが基準電位線（例えば接地線）に電気的に接続されている。光電変換部１０１は、入射した光を光電変換し、その受光量に応じた電荷を発生する。電荷転送部１０２（電荷転送部１０２Ａ、１０２Ｂ、１０２Ｃ及び１０２Ｄ）は、例えば、ｎチャネルＭＯＳトランジスタである。電荷転送部１０２では、ドレインが電荷保持部１０３に電気的に接続され、ゲートが駆動信号線（信号線ＴＧ１、ＴＧ２、ＴＧ３及びＴＧ４）に電気的に接続されている。この駆動信号線は、１つの画素共有ユニット５３９に接続された複数の行駆動信号線５４２（図１参照）のうちの一部である。電荷転送部１０２は、光電変換部１０１で発生した電荷を電荷保持部１０３へと転送する。電荷保持部１０３（電荷保持部１０３Ａ、１０３Ｂ、１０３Ｃ及び１０３Ｄ）は、ｐ型半導体層中に形成されたｎ型拡散層領域である。このような電荷保持部１０３は、フローティングディヒュージョン（ＦＤ：Floating　Diffusion）と称される。電荷保持部１０３は、光電変換部１０１から転送された電荷を一時的に保持する電荷保持手段であり、かつ、その電荷量に応じた電圧を発生させる、電荷―電圧変換手段である。
　１の画素共有ユニット５３９に含まれる４つの電荷保持部１０３（電荷保持部１０３Ａ、１０３Ｂ、１０３Ｃ及び１０３Ｄ）は、互いに電気的に接続されるとともに、増幅トランジスタ２１３のゲートおよび容量切り替えトランジスタ２１２のソースに電気的に接続されている。容量切り替えトランジスタ２１２のドレインはリセットトランジスタ２１１のソースに接続され、容量切り替えトランジスタ２１２のゲートは駆動信号線ＦＤＧに接続されている。この駆動信号線ＦＤＧは、１つの画素共有ユニット５３９に接続された複数の行駆動信号線５４２のうちの一部である。リセットトランジスタ２１１のドレインは電源線Ｖｄｄに接続され、リセットトランジスタ２１１のゲートは駆動信号線ＲＳＴに接続されている。この駆動信号線ＲＳＴは、１つの画素共有ユニット５３９に接続された複数の行駆動信号線５４２のうちの一部である。増幅トランジスタ２１３のゲートは電荷保持部１０３に接続され、増幅トランジスタ２１３のドレインは電源線Ｖｄｄに接続され、増幅トランジスタ２１３のソースは選択トランジスタ２１４のドレインに接続されている。選択トランジスタ２１４のソースは垂直信号線５４３に接続され、選択トランジスタ２１４のゲートは駆動信号線ＳＥＬに接続されている。この駆動信号線ＳＥＬは、１つの画素共有ユニット５３９に接続された複数の行駆動信号線５４２のうちの一部である。
　電荷転送部１０２は、電荷転送部１０２がオン状態になると、光電変換部１０１の電荷を電荷保持部１０３に転送する。電荷転送部１０２のゲート（転送ゲート）は、例えば、いわゆる縦型電極を含んでおり、後述の図６に示すように、半導体層（後述の図６の半導体層１００Ｓ）の表面から光電変換部１０１に達する深さまで延在して設けられている。リセットトランジスタ２１１は、電荷保持部１０３の電位を所定の電位にリセットする。リセットトランジスタ２１１がオン状態になると、電荷保持部１０３の電位を電源線Ｖｄｄの電位にリセットする。選択トランジスタ２１４は、画素回路２１０からの画素信号の出力タイミングを制御する。増幅トランジスタ２１３は、画素信号として、電荷保持部１０３に保持された電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタ２１３は、選択トランジスタ２１４を介して垂直信号線５４３に接続されている。この増幅トランジスタ２１３は、列信号処理部５５０において、垂直信号線５４３に接続された負荷回路部（図１参照）とともにソースフォロアを構成している。増幅トランジスタ２１３は、選択トランジスタ２１４がオン状態となると、電荷保持部１０３の電圧を、垂直信号線５４３を介して列信号処理部５５０に出力する。リセットトランジスタ２１１、増幅トランジスタ２１３および選択トランジスタ２１４は、例えば、ｎチャネルＭＯＳトランジスタである。
　容量切り替えトランジスタ２１２は、電荷保持部１０３での電荷―電圧変換のゲインを変更する際に用いられる。一般に、暗い場所での撮影時には画素信号が小さい。Ｑ＝ＣＶに基づき、電荷電圧変換を行う際に、電荷保持部１０３の容量（ＦＤの容量Ｃ）が大きければ、増幅トランジスタ２１３で電圧に変換した際のＶが小さくなってしまう。一方、明るい場所では、画素信号が大きくなるので、ＦＤの容量Ｃが大きくなければ、電荷保持部１０３で、光電変換部１０１の電荷を受けきれない。さらに、増幅トランジスタ２１３で電圧に変換した際のＶが大きくなりすぎないように（言い換えると、小さくなるように）、ＦＤの容量Ｃが大きくなっている必要がある。これらを踏まえると、容量切り替えトランジスタ２１２をオンにしたときには、容量切り替えトランジスタ２１２分のゲート容量が増えるので、全体のＦＤの容量Ｃが大きくなる。一方、容量切り替えトランジスタ２１２をオフにしたときには、全体のＦＤの容量Ｃが小さくなる。このように、容量切り替えトランジスタ２１２をオンオフ切り替えることで、ＦＤの容量Ｃを可変にし、変換効率を切り替えることができる。容量切り替えトランジスタ２１２は、例えば、ｎチャネルＭＯＳトランジスタである。
　なお、容量切り替えトランジスタ２１２を設けない構成も可能である。このとき、例えば、画素回路２１０は、例えば増幅トランジスタ２１３、選択トランジスタ２１４およびリセットトランジスタ２１１の３つのトランジスタで構成される。画素回路２１０は、例えば、増幅トランジスタ２１３、選択トランジスタ２１４、リセットトランジスタ２１１および容量切り替えトランジスタ２１２などの画素トランジスタの少なくとも１つを有する。
　選択トランジスタ２１４は、電源線Ｖｄｄと増幅トランジスタ２１３との間に設けられていてもよい。この場合、リセットトランジスタ２１１のドレインが電源線Ｖｄｄおよび選択トランジスタ２１４のドレインに電気的に接続されている。選択トランジスタ２１４のソースが増幅トランジスタ２１３のドレインに電気的に接続されており、選択トランジスタ２１４のゲートが行駆動信号線５４２（図１参照）に電気的に接続されている。増幅トランジスタ２１３のソース（画素回路２１０の出力端）が垂直信号線５４３に電気的に接続されており、増幅トランジスタ２１３のゲートがリセットトランジスタ２１１のソースに電気的に接続されている。なお、図示は省略するが、１の画素回路２１０を共有する画素５４１の数は、４以外であってもよい。例えば、２つまたは８つの画素５４１が１の画素回路２１０を共有してもよい。
　［画素共有ユニットの構成］
　図５は、本開示の実施形態に係る画素共有ユニットの構成例を示す図である。同図は、画素共有ユニット５３９の構成例を表す平面図である。また、同図は、第２の基板２００の側から見た第１の基板１００及び第２の基板２００の構成を表した図である。
　同図において、斜線ハッチングが付された領域は、半導体基板（第１の半導体基板１２０及び第２の半導体基板２２０）の領域を表す。点線の多角形は、第１の半導体基板１２０に形成された半導体領域を表す。網掛けのハッチングが付された領域は、第１の半導体基板１２０に形成された分離部（分離部１７１）を表す。点ハッチングが付された領域は、第２の半導体基板２２０に形成された半導体領域を表す。２点鎖線の矩形は、ゲート電極を表す。点線の円は、第１の半導体基板１２０のウェル領域及び第２の半導体基板２２０のウェル領域を接続する接続部（接続部１５１）を表す。破線の円は、第２の半導体基板２２０に形成されるコンタクトプラグ（コンタクトプラグ２４４）を表す。実線の円は、貫通電極（貫通電極２５２及び２５３）を表す。
　前述のように、画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄは、第１の基板１００に配置される。同図に表したように、画素５４１Ａ、５４１Ｂ、５４１Ｃ及び５４１Ｄが２行２列に配置され、これらの中央部の近傍に電荷保持部１０３Ａ、１０３Ｂ、１０３Ｃ及び１０３Ｄが配置される。これら電荷保持部１０３Ａ、１０３Ｂ、１０３Ｃ及び１０３Ｄに隣接して、電荷転送部１０２Ａ、１０２Ｂ、１０２Ｃ及び１０２Ｄ並びに光電変換部１０１Ａ、１０１Ｂ、１０１Ｃ及び１０１Ｄがそれぞれ配置される。
　第２の基板２００には、画素回路２１０が配置される。リセットトランジスタ２１１及び容量切り替えトランジスタ２１２が隣接して配置され、増幅トランジスタ２１３及び選択トランジスタ２１４が隣接して配置される。同図には、リセットトランジスタ２１１及び容量切り替えトランジスタ２１２が画素５４１Ｄ及び５４１Ｂに重なる領域に配置され、増幅トランジスタ２１３及び選択トランジスタ２１４が画素５４１Ａ及び５４１Ｃに重なる位置に配置される例を表したものである。なお、増幅トランジスタ２１３及び選択トランジスタ２１４は、第２の半導体基板２２０と同層に配置される半導体領域２２６に形成される。
　リセットトランジスタ２１１及び容量切り替えトランジスタ２１２は、前述の半導体層２００Ｓに含まれる第２の半導体基板２２０のウェル領域に配置される。同図のリセットトランジスタ２１１のゲート電極の左側にドレイン領域が形成され、右側にソース領域が形成される。このリセットトランジスタ２１１のソース領域は、容量切り替えトランジスタ２１２のドレイン領域にも該当する。この容量切り替えトランジスタ２１２のドレイン領域に隣接してゲート電極及びソース領域が順に配置される。
　リセットトランジスタ２１１及び容量切り替えトランジスタ２１２の周囲には、素子分離領域２６１（素子分離領域２６１Ｂ）が配置される。この素子分離領域２６１は、第２の半導体基板２２０の表面側に形成された溝形状の領域であり、第２の半導体基板２２０に配置される素子の拡散層を分離するものである。この素子分離領域２６１により隣接する素子の間において、基準電位を共有しながら素子を分離することができる。なお、この素子分離領域２６１には、接続部１５１が配置される。同図には、素子分離領域２６１Ａ及び２６１Ｂを記載した。
　増幅トランジスタ２１３及び選択トランジスタ２１４は、リセットトランジスタ２１１及び容量切り替えトランジスタ２１２と離隔して配置される。増幅トランジスタ２１３のゲート電極の右側にドレイン領域が形成され、左側にソース領域が形成される。この増幅トランジスタ２１３のソース領域は、選択トランジスタ２１４のドレイン領域にも該当する。この選択トランジスタ２１４のドレイン領域に隣接してゲート電極及びソース領域が順に配置される。
　増幅トランジスタ２１３及び選択トランジスタ２１４の周囲には、第２の半導体基板２２０が除去されて形成された基板分離領域２６２が配置される。この基板分離領域２６２を配置することにより、増幅トランジスタ２１３及び選択トランジスタ２１４をリセットトランジスタ２１１等から絶縁することができる。
　［撮像装置の断面の構成］
　図６は、本開示の実施形態に係る撮像装置の構成例を示す断面図である。同図は、撮像装置１の構成例を表す断面図であり、図５におけるａ－ａ’線に沿った断面図である。同図の撮像装置１は、第１の基板１００と、第２の基板２００と、第３の基板３００とを備える。前述のように、第１の基板１００は半導体層１００Ｓおよび配線層１００Ｔを含み、第２の基板２００は半導体層２００Ｓおよび配線層２００Ｔを含み、第３の基板３００は半導体層３００Ｓおよび配線層３００Ｔを含む。また、撮像装置１は、カラーフィルタ１８１と、オンチップレンズ４０１とを更に備える。
　半導体層１００Ｓは、第１の半導体基板１２０と、絶縁膜１２８及び１２９と、分離部１７１とを備える。
　第１の半導体基板１２０は、光電変換部１０１が配置される半導体の基板である。同図の第１の半導体基板１２０には、電荷転送部１０２及び電荷保持部１０３が更に配置される。同図には、光電変換部１０１Ａ及び１０１Ｂと電荷転送部１０２Ａ及び１０２Ｂと電荷保持部１０３Ａ及び１０３Ｂとを記載した。第１の半導体基板１２０は、例えば、シリコン（Ｓｉ）により構成することができる。光電変換部１０１等は、第１の半導体基板１２０に形成されたウェル領域に配置される。便宜上、同図の第１の半導体基板１２０は、ｐ型のウェル領域を構成するものと想定する。このｐ型のウェル領域にｎ型の半導体領域を配置することにより、素子（の拡散層）を形成することができる。
　同図の第１の半導体基板１２０に記載された矩形がｎ型の半導体領域を表す。光電変換部１０１Ａは、ｎ型の半導体領域１２１Ａにより構成される。具体的には、ｎ型の半導体領域１２１Ａ及び周囲のｐ型のウェル領域の界面に形成されるｐｎ接合により構成されるフォトダイオードが光電変換部１０１Ａに該当する。同図に表したように、光電変換部１０１Ａは、第１の半導体基板１２０の裏面側寄りに形成される。光電変換部１０１Ｂも光電変換部１０１Ａと同様に構成される。
　電荷保持部１０３Ａ及び１０３Ｂは、ｎ型の半導体領域１２２Ａ及び１２２Ｂによりそれぞれ構成される。これらｎ型の半導体領域１２２Ａ及び１２２Ｂが前述のＦＤを構成する。
　電荷転送部１０２Ａは、半導体領域１２１Ａ及び１２２Ａ並びにゲート電極１３１Ａにより構成される。ｎ型の半導体領域１２１Ａ及び１２２Ａが電荷転送部１０２Ａのソース領域及びドレイン領域に該当する。同図に表したようにｎ型の半導体領域１２１Ａは第１の半導体基板１２０の裏面側寄りに形成され、ｎ型の半導体領域１２２Ａは第１の半導体基板１２０の表側の表面に形成される。ゲート電極１３１Ａは、第１の半導体基板１２０の表面側に配置されるとともにｎ型の半導体領域１２１Ａに達する深さの柱状部を備える。このゲート電極１３１Ａに駆動電圧を印加するとゲート電極１３１Ａに隣接するウェル領域にチャネルが形成され、ｎ型の半導体領域１２１Ａ及び１２２Ａの間が導通状態になる。すなわち、光電変換部１０１Ａ及び電荷保持部１０３Ａの間が導通し、光電変換部１０１Ａの電荷が電荷保持部１０３Ａに転送される。このように、電荷転送部１０２Ａは、半導体基板の厚さ方向に電荷を転送する縦型トランジスタにより構成される。
　電荷転送部１０２Ａと同様に、電荷転送部１０２Ｂは、半導体領域１２１Ｂ及び１２２Ｂ並びにゲート電極１３１Ｂにより構成される。なお、ゲート電極１３１Ａ及び１３１Ｂは、不純物が注入された多結晶シリコンにより構成することができる。
　なお、第１の半導体基板１２０には、半導体領域１２３Ａ及び１２３Ｂが配置される。これら半導体領域１２３Ａ及び１２３Ｂは、第１の半導体基板１２０のウェル領域に配置される半導体領域であり、このウェル領域と同じ導電型の比較的高い不純物濃度に構成される半導体領域である。
　絶縁膜１２９は、第１の半導体基板１２０の表面側を絶縁する膜である。また、絶縁膜１２８は、第１の半導体基板１２０の裏面側を絶縁する膜である。これらは、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）により構成することができる。なお、ゲート電極１３１Ａ及び１３１Ｂと第１の半導体基板１２０との間にも絶縁膜１２９が配置される。この絶縁膜１２９は、ゲート酸化膜に該当する。
　分離部１７１は、画素５４１の境界に配置されて画素５４１を分離するものである。同図においては、画素５４１Ａ及び５４１Ｂが分離部１７１により分離される例を記載した。分離部１７１は、第１の半導体基板１２０の裏面側から表面側に貫通する溝部にＳｉＯ２等の絶縁物を埋め込むことにより構成することができる。
　配線層１００Ｔは、絶縁層１４１と、パッド１３２と、接続部１５１Ａ及び１５１Ｂとを備える。絶縁層１４１は、第１の半導体基板１２０の表面側に配置されたゲート電極１３１やパッド１３２等を絶縁するものである。この絶縁層１４１は、例えば、ＳｉＯ２により構成することができる。パッド１３２は、電荷保持部１０３Ａ及び１０３Ｂ並びに不図示の電荷保持部１０３Ｃ及び１０３Ｄに接続される電極である。このパッド１３２には、後述する貫通電極２５２が更に接続される。パッド１３２は、不純物が注入された多結晶シリコンにより構成することができる。
　接続部１５１Ａ及び１５１Ｂは、第１の半導体基板１２０及び第２の半導体基板２２０の基準電位（ウェル電位）を共通にするために、第１の半導体基板１２０及び第２の半導体基板２２０を接続するものである。接続部１５１Ａは半導体領域１２３Ａ及び後述する高不純物濃度領域２２５Ａの間に配置され、接続部１５１Ｂは半導体領域１２３Ｂ及び後述する高不純物濃度領域２２５Ｂの間に配置される。この接続部１５１Ａ及び１５１Ｂは、不純物が注入された多結晶シリコンにより構成することができる。なお、接続部１５１Ａ及び１５１Ｂは、ウェルコンタクトとも称される。
　半導体層２００Ｓは、第２の半導体基板２２０と、半導体領域２２６と、素子分離領域２６１と、高不純物濃度領域２２５と、絶縁膜２２９とを備える。
　第２の半導体基板２２０は、画素回路２１０が配置される半導体の基板である。同図の第２の半導体基板２２０には、画素回路２１０のうちの容量切り替えトランジスタ２１２及び増幅トランジスタ２１３を記載した。第２の半導体基板２２０は、第１の半導体基板１２０と同様に、Ｓｉにより構成することができる。また、第１の半導体基板１２０と同様に、第２の半導体基板２２０には、ｐ型のウェル領域が形成される。便宜上、同図の第２の半導体基板２２０は、ｐ型のウェル領域を構成するものと想定する。
　容量切り替えトランジスタ２１２は、ｎ型の半導体領域２２１及び２２２とゲート電極２３１とにより構成される。前述のように、容量切り替えトランジスタ２１２は、素子分離領域２６１（素子分離領域２６１Ｂ）により分離される。同図に表したように、素子分離領域２６１Ｂは、第２の半導体基板２２０の表面側に形成された拡散層（ｎ型の半導体領域２２１等）が形成される領域を分離する深さの溝形状に構成される。なお、素子分離領域２６１には、後述する絶縁層２４１が配置される。
　増幅トランジスタ２１３は、半導体領域２２６に形成され、ドレイン領域およびソース領域をそれぞれ構成する半導体領域（不図示）とゲート電極２３２とにより構成される。前述のように、増幅トランジスタ２１３が形成される半導体領域２２６は、基板分離領域２６２により第２の半導体基板２２０から分離される。この基板分離領域２６２は、第２の半導体基板２２０が除去されて構成された分離領域である。なお、基板分離領域２６２にも後述する絶縁層２４１が配置される。
　高不純物濃度領域２２５は、素子分離領域２６１の底部に配置されて第２の半導体基板２２０のウェル領域と同じ導電型の比較的高い不純物濃度に構成される半導体領域である。同図には、高不純物濃度領域２２５Ａ及び２２５Ｂを記載した。
　配線層２００Ｔは、絶縁層２４１と、配線２４２と、ビアプラグ２４３と、コンタクトプラグ２４４と、貫通電極２５２、２５３Ａ及び２５３Ｂと、第２の接続部２５１Ａ及び２５１Ｂと、コンタクト部２０１及び２０２とを備える。配線２４２は、第２の半導体基板２２０に配置された素子等に電気信号等を伝達する導体である。この配線２４２は、銅（Ｃｕ）等の金属により構成することができる。絶縁層２４１は、配線２４２等を絶縁するものである。この絶縁層２４１は、絶縁層１４１と同様に、ＳｉＯ２等により構成することができる。配線２４２及び絶縁層２４１は、多層に構成することができる。同図は、３層に構成される配線２４２及び絶縁層２４１を例として記載した。異なる層に配置された配線２４２同士は、ビアプラグ２４３により接続することができる。このビアプラグ２４３は、柱状の金属、例えば、柱状のＣｕにより構成することができる。また、配線２４２と第２の半導体基板２２０の半導体領域２２２やゲート電極２３１等との間はコンタクトプラグ２４４により接続することができる。このコンタクトプラグ２４４は、柱状の金属、例えば、柱状のＷにより構成することができる。
　貫通電極２５２等は、配線２４２と第１の半導体基板１２０の表面側に配置された部材とを接続する柱状の電極である。貫通電極２５２は、パッド１３２に接続される。また、貫通電極２５３Ａ及び２５３Ｂは、それぞれゲート電極１３１Ａ及び１３１Ｂに接続される。これら貫通電極２５２等は、Ｗ等の金属により構成することができ、基板分離領域２６２に配置することができる。
　第２の接続部２５１Ａ及び２５１Ｂは、他の回路、例えば、第３の基板３００に配置される回路と基準電位を共通にするために、第２の半導体基板２２０及び第３の半導体基板３２０を接続するものである。この第２の接続部２５１Ａ及び２５１Ｂは、例えば柱状のＷにより構成することができる。なお、同図の第２の接続部２５１Ａ及び２５１Ｂは、配線２４２、ビアプラグ２４３及びコンタクト部２０１を介して第３の基板３００に接続される。
　コンタクト部２０１及び２０２は、前述のように、第３の基板３００のコンタクト部３０１及び３０３にそれぞれ接続されるものである。コンタクト部２０１は、第２の接続部２５１に接続され、基準電位を伝達する。コンタクト部２０２は、信号等の伝達に使用される。
　半導体層３００Ｓは、第３の半導体基板３２０を備える。この第３の半導体基板３２０には、前述の画像信号処理部５６０（不図示）等が配置される。また、第３の半導体基板３２０には、ウェル領域が形成される。このウェル領域に半導体領域３２１が配置される。半導体領域３２１は、半導体領域１２３と同様に、比較的高い不純物濃度に構成され、コンタクトプラグ３４４が接続される。
　配線層３００Ｔは、絶縁層３４１、配線３４２、ビアプラグ３４３、コンタクトプラグ３４４並びにコンタクト部３０１及び３０２を備える。これらの構成は、絶縁層２４１、配線２４２、ビアプラグ２４３、コンタクトプラグ２４４並びにコンタクト部３０１及び３０２と同様であるため、説明を省略する。
　同図に表したように、第２の接続部２５１は、配線２４２、ビアプラグ２４３、コンタクト部２０１、コンタクト部３０１、ビアプラグ３４３、配線３４２及びコンタクトプラグ３４４を介して第３の半導体基板３２０の半導体領域３２１に接続される。これにより、第２の半導体基板２２０のウェル領域と第３の半導体基板３２０のウェル領域とが電気的に接続され、基準電位が共通となる。この基準電位には、例えば、第３の半導体基板３２０に接続される電源回路の接地電位を適用することができる。また、接地電位以外の固定電位を基準電位に適用することもできる。このように、第２の接続部２５１を介して基準電位が第２の半導体基板２２０に供給される。
　カラーフィルタ１８１は、画素５４１毎に配置されて入射光のうちの所定の波長の光を透過する光学的なフィルタである。オンチップレンズ４０１は、画素５４１毎に配置されて入射光を光電変換部１０１に集光するレンズである。
　［画素共有ユニットの構成］
　図７は、本開示の第１の実施形態に係る画素共有ユニットの構成例を示す図である。同図は、画素共有ユニット５３９のうちの接続部１５１を含む第１の半導体基板１２０及び第２の半導体基板２２０の構成例を表す模式断面図である。同図には、図６の断面図のうち、光電変換部１０１、電荷転送部１０２、電荷保持部１０３及び画素回路２１０の素子と半導体領域１２３、高不純物濃度領域２２５、接続部１５１及び第２の接続部２５１とを記載した。なお、画素回路２１０として容量切り替えトランジスタ２１２及び増幅トランジスタ２１３を記載し、リセットトランジスタ２１１及び選択トランジスタ２１４の記載を省略した。
　光電変換部１０１は、縦型トランジスタである電荷転送部１０２を介して電荷保持部１０３に接続される。電荷保持部１０３は、貫通電極２５３により配線２４２に接続される。この配線２４２には、容量切り替えトランジスタ２１２のソース領域及び増幅トランジスタ２１３のゲート電極がコンタクトプラグ２４４を介してそれぞれ接続される。
　容量切り替えトランジスタ２１２及び不図示のリセットトランジスタ２１１は、プレーナ型のＭＯＳトランジスタに構成され、第２の半導体基板２２０のウェル領域に形成される。これら容量切り替えトランジスタ２１２及びリセットトランジスタ２１１は、隣接する画素共有ユニット５３９の容量切り替えトランジスタ２１２及びリセットトランジスタ２１１と素子分離領域２６１により分離される。異なる画素共有ユニット５３９に配置される容量切り替えトランジスタ２１２及びリセットトランジスタ２１１は、ウェル領域を介してつながっており、共通の基準電位（ウェル電位）に基づいて動作する。
　一方、増幅トランジスタ２１３及び不図示の選択トランジスタ２１４は、直方体形状の半導体領域２２６の３辺に絶縁膜２２９を介してゲート電極２３２が配置される形状に構成される。このような形状の増幅トランジスタ２１３は、フィンＦＥＴ（Fin　FET）と称される。また、増幅トランジスタ２１３等は、デプレッションモードにおいて動作するＭＯＳトランジスタである。また、増幅トランジスタ２１３を完全空乏化するため、半導体領域２２６は、比較的低い不純物濃度に構成される。また、増幅トランジスタ２１３及び選択トランジスタ２１４は、基板分離領域２６２により、容量切り替えトランジスタ２１２等が配置される第２の半導体基板２２０と分離されて絶縁される。このため、増幅トランジスタ２１３及び選択トランジスタ２１４は、第２の半導体基板２２０の基準電位とは異なるフローティング電位となる。
　後述するように、半導体領域２２６は、第２の半導体基板２２０の一部が基板分離領域２６２により分離されて構成されたものである。なお、半導体領域２２６は、請求の範囲に記載の半導体領域の一例である。
　第１の半導体基板１２０のウェル領域には、半導体領域１２３が配置される。前述のように、半導体領域１２３は、ウェル領域と同じ導電型の比較的高い不純物濃度に構成される。第１の半導体基板１２０のウェル領域には、基準電位（ウェル電位）を共通にするための接続部１５１が接続される。これら半導体領域１２３は、接続部１５１と第１の半導体基板１２０のウェル領域との接続をオーミック接続にするために配置される半導体領域である。
　第２の半導体基板２２０の素子分離領域２６１のウェル領域には、高不純物濃度領域２２５が配置される。この高不純物濃度領域２２５の裏面側には接続部１５１が接続され、表面側には第２の接続部２５１が接続される。前述のように、高不純物濃度領域２２５は、ウェル領域と同じ導電型の比較的高い不純物濃度、例えば、５×１０１７ｃｍ－３以上の不純物濃度に構成される。この高不純物濃度領域２２５を配置することにより、接続部１５１及び第２の接続部２５１と第２の半導体基板２２０のウェル領域との接続をオーミック接続にすることができる。また、高不純物濃度領域２２５を低抵抗化することができ、高不純物濃度領域２２５における電圧降下を低減することができる。
　同図に表したように、第２の接続部２５１は、高不純物濃度領域２２５及び接続部１５１を介して第１の半導体基板１２０のウェル領域に接続される。この第２の接続部２５１は、絶縁層２４１に形成された開口部２９１にＷ等の金属を埋め込むことにより形成することができる。
　前述のように、第２の接続部２５１は、配線２４２等を介して第３の半導体基板３２０の回路に接続され、基準電位を供給する。第２の接続部２５１及び接続部１５１により相互に接続される第２の半導体基板２２０のウェル領域及び第１の半導体基板１２０のウェル領域には、共通の基準電位が供給される。この場合、第１の半導体基板１２０のウェル領域及び第２の半導体基板２２０のウェル領域は、同じ導電型に構成される。同図の例では、第１の半導体基板１２０のウェル領域及び第２の半導体基板２２０のウェル領域は、ｐ型に構成される。このようなウェル領域は、ｐウェルと称される。このようなｐウェルには、信号電圧や電源電圧のうち最も低い電圧に相当する基準電位が印加される。例えば、第２の接続部２５１には、接地電位が供給される。この接地電位は、例えば、撮像装置１に電源を供給する電源回路の接地線を介して供給することができる。この接地線は、通常０Ｖの電位となる。
　また、高不純物濃度領域２２５を素子分離領域２６１の底部に配置し、接続部１５１及び第２の接続部２５１を素子分離領域２６１において第２の半導体基板２２０と接続することにより、第２の半導体基板２２０の面積を縮小することができる。また、高不純物濃度領域２２５を素子分離領域２６１の底部に限定して配置することにより、製造工程において素子分離領域２６１から不純物が拡散する領域を容量切り替えトランジスタ２１２等の素子から離隔することができる。
　前述のように増幅トランジスタ２１３及び選択トランジスタ２１４は、デプレッションモードにおいて動作する。一方、容量切り替えトランジスタ２１２は、エンハンスメントモードにおいて動作する。このため、増幅トランジスタ２１３及び選択トランジスタ２１４は、容量切り替えトランジスタ２１２等が配置されるウェル領域とは異なる不純物濃度に構成することができる。
　同図の高不純物濃度領域２２５は、素子分離領域２６１の底部から第２の半導体基板２２０の裏面側に至る領域に形成される。高不純物濃度領域２２５の構成は、この例に限定されない。例えば、素子分離領域２６１の底部及び第２の半導体基板２２０の裏面側のそれぞれに高不純物濃度領域を配置することもできる。この場合、それぞれの高不純物濃度領域の間には、ウェル領域が配置される。
　［画素アレイ部の製造方法］
　図８Ａ～８Ｌは、本開示の第１の実施形態に係る画素アレイ部の製造方法の一例を示す図である。図８Ａ～８Ｌは、画素アレイ部５４０の製造工程のうち接続部１５１、第２の接続部２５１及び第２の半導体基板２２０の素子を形成する工程を表した図である。
　まず、第１の半導体基板１２０にウェル領域を形成し、半導体領域１２３等を形成する。次に、第１の半導体基板１２０の表側の表面に絶縁膜１２９を配置する。次に、第１の半導体基板１２０の表面側に絶縁層１４１を配置する。これは、例えば、ＳｉＯ２等の膜をＣＶＤ（Chemical　Vapor　Deposition）等により成膜することにより行うことができる。次に、半導体領域１２３に隣接する絶縁層１４１に開口部を形成する。この開口部に接続部１５１を配置する。これは、ＣＶＤ等を使用して多結晶シリコン等の膜を成膜し、余分な膜を除去することにより、行うことができる（図８Ａ）。
　次に、第１の半導体基板１２０の表面側に第２の半導体基板２２０を積層する。これは、第１の半導体基板１２０および第２の半導体基板を加熱圧接することにより行うことができる。次に、第２の半導体基板２２０を所望の厚さに研削する（図８Ｂ）。
　次に、第２の半導体基板２２０の表面側にハードマスク６０１を配置する。このハードマスク６０１には、素子分離領域２６１を形成する領域に開口部６０２が配置される（図８Ｃ）。
　次に、ハードマスク６０１の開口部６０２の第２の半導体基板２２０をエッチングして素子分離領域２６１を形成する。これは、例えば、ドライエッチングにより行うことができる（図８Ｄ）。
　次に、ハードマスク６０１をマスクとして使用して不純物、例えば、ホウ素（Ｂ）のイオン注入を行い、高不純物濃度領域２２５を形成する（図８Ｅ）。
　次に、ハードマスク６０１を除去し、ハードマスク６０３を配置する。このハードマスク６０３には、基板分離領域２６２を形成する領域に開口部６０４が配置される（図８Ｆ）。
　次に、ハードマスク６０３の開口部６０４の第２の半導体基板２２０をエッチングして基板分離領域２６２を形成する（図８Ｇ）。
　次に、ハードマスク６０３を除去する。次に、素子分離領域２６１および基板分離領域２６２を含む第２の半導体基板２２０の表面側に絶縁層２４１を配置する。次に、第２の半導体基板２２０の表面側を研削し、素子分離領域２６１および基板分離領域２６２以外の領域に配置された絶縁層２４１を除去する（図８Ｈ）。これは、化学的機械的研磨（ＣＭＰ：Chemical　Mechanical　Polishing）により行うことができる。
　次に、第２の半導体基板２２０に半導体領域２２１等を形成する。これは、半導体領域２２１等の領域に開口部を有するレジストを第２の半導体基板２２０の表面側に配置し、イオン注入を行うことにより形成することができる。次に、第２の半導体基板２２０の表面側にハードマスク６０５を配置する。このハードマスク６０５には、ゲート電極２３２を形成する領域に開口部６０６が配置される（図８Ｉ）。
　次に、ハードマスク６０５の開口部６０６の第２の半導体基板２２０をエッチングして開口部６０７を形成する（図８Ｊ）。
　次に、ハードマスク６０５を除去する。次に、第２の半導体基板２２０の表側の表面に絶縁膜２２９を配置する（図８Ｋ）。
　次に、ゲート電極２３１及び２３２を配置する。これは、開口部６０７を含む第２の半導体基板２２０の表面側にゲート電極２３１等の材料膜を形成し、不要な領域の膜を除去することにより行うことができる（図８Ｌ）。
　次に、第２の半導体基板２２０の表面側に絶縁層２４１を積層する（図８Ｍ）。次に、素子分離領域２６１に隣接する絶縁層２４１に開口部２９１を形成する（図８Ｎ）。これは、例えば、開口部２９１を形成する領域に開口部を有するレジストを配置し、ドライエッチングを行うことにより形成することができる。
　次に、開口部２９１に、第２の接続部２５１を配置する（図８Ｏ）。これは、開口部２９１を含む第２の半導体基板２２０の表面側に第２の接続部２５１の材料膜を配置し、不要な膜をＣＭＰ等により研削することにより行うことができる。
　その後、配線２４２の形成及び絶縁層２４１の形成を所望の層数繰り返すことにより配線層２００Ｔを形成する。その後、第３の半導体基板３２０を積層する。
　以上の工程により、接続部１５１、第２の接続部２５１及び第２の半導体基板２２０の素子を形成することができる。
　このように、本開示の第１の実施形態の撮像装置１は、第２の半導体基板２２０に形成された素子分離領域２６１に高不純物濃度領域２２５を配置し、第１の半導体基板１２０と基準電位を共通にするための接続部１５１を接続する。これにより、接続部１５１を配置する領域を素子分離領域２６１の領域に重ねて配置することができ、第２の半導体基板２２０の面積を縮小することができる。また、第２の接続部２５１を高不純物濃度領域２２５に配置することにより、第２の半導体基板２２０の面積を更に縮小することができる。
　（２．第２の実施形態）
　上述の第１の実施形態の撮像装置１は、金属により構成される第２の接続部２５１を備えていた。これに対し、本開示の第２の実施形態の撮像装置１は、Ｓｉにより構成される第２の接続部２５１を備える点で、上述の第１の実施形態と異なる。
　［画素共有ユニットの構成］
　図９は、本開示の第２の実施形態に係る画素共有ユニットの構成例を示す図である。同図は、図７と同様に、画素共有ユニット５３９のうちの接続部１５１を含む第１の半導体基板１２０及び第２の半導体基板２２０の構成例を表す模式断面図である。同図の撮像装置は、第２の接続部２５１の代わりに第２の接続部２５４を備える点で、図７の画素共有ユニット５３９と異なる。
　第２の接続部２５４は、接続部１５１と同様に、多結晶シリコンにより構成される接続部である。なお、第２の接続部２５４を構成する多結晶シリコンは、不純物、例えば、Ｂを注入することにより、低抵抗化することができる。
　［接続部の製造方法］
　図１０Ａ～１０Ｃは、本開示の第２の実施形態に係る第２の接続部の製造方法の一例を示す図である。図１０Ａ～１０Ｃは、第２の接続部２５４の製造工程の一例を表す図である。
　まず、図８Ａ～８Ｌの工程を実行する。次に、素子分離領域２６１に配置された絶縁層２４１に開口部２９１を形成する（図１０Ａ）。
　次に、開口部２９１に第２の接続部２５４を配置する（図１０Ｂ）。これは、開口部２９１を含む第２の半導体基板２２０の表面側に多結晶シリコン膜を形成し、不要な膜を除去することにより行うことができる。
　次に、第２の半導体基板２２０の表面側にレジスト６０９を配置する。このレジスト６０９は、第２の接続部２５４の近傍に開口部６１０を備える（図１０Ｃ）。次に、レジスト６０９をマスクとして使用してＢのイオン注入を行う。これにより、第２の接続部２５４を低抵抗化することができる。
　［接続部の他の製造方法］
　図１１Ａ～１１Ｄは、本開示の第２の実施形態に係る第２の接続部の製造方法の他の例を示す図である。まず、図８Ａ～８Ｄの工程を実行する。次に接続部１５１に含まれるＢ等の不純物を接続部１５１に隣接する第２の半導体基板２２０に拡散させ、高不純物濃度領域２２５を形成する（図１１Ａ）。これは、熱拡散により行うことができる。次に、図８Ｅ～８Ｌの工程を実行し、素子分離領域２６１に絶縁層２４１を配置する。次に、絶縁層２４１及び第２の半導体基板２２０に開口部２９１を形成する（図１１Ｂ）。
　次に、図１０Ｂの工程と同様に、開口部２９１に第２の接続部２５４を配置する（図１１Ｃ）。
　次に、図１０Ｃにおいて説明したレジスト６０９を第２の半導体基板２２０の表面側に配置し、不純物のイオン注入を行う（図１１Ｄ）。これにより、第２の接続部２５４を低抵抗化することができる。この際、第２の接続部２５４の底部の近傍の第２の半導体基板２２０にもＢがイオン注入され、第２の半導体基板２２０の表面側にも高不純物濃度領域２２５が形成される。
　これ以外の撮像装置１の構成は本開示の第１の実施形態における撮像装置１の構成と同様であるため、説明を省略する。
　このように、本開示の第２の実施形態の撮像装置１は、不純物が注入された多結晶シリコンにより構成される第２の接続部２５４により、第２の半導体基板２２０及び第１の半導体基板１２０に基準電位が供給される。
　（３．第３の実施形態）
　上述の第１の実施形態の撮像装置１は、第２の半導体基板２２０のウェル領域から分離されたフィンＦＥＴを備えていた。これに対し、本開示の第３の実施形態の撮像装置１は、第２の半導体基板２２０のウェル領域とは異なる電位が供給されるウェル領域に形成されるＭＯＳトランジスタを備える点で、上述の第１の実施形態と異なる。
　［画素共有ユニットの構成］
　図１２は、本開示の第３の実施形態に係る画素共有ユニットの構成例を示す図である。同図は、図７と同様に、画素共有ユニット５３９のうちの接続部１５１を含む第１の半導体基板１２０及び第２の半導体基板２２０の構成例を表す模式断面図である。同図の撮像装置は、増幅トランジスタ２１３がｐチャネルＭＯＳトランジスタにより構成される点で、図７の画素共有ユニット５３９と異なる。
　同図の増幅トランジスタ２１３は、ｐチャネルＭＯＳトランジスタにより構成される。この増幅トランジスタ２１３は、ｎ型のウェル領域に構成される半導体領域２２６に形成される。具体的には、それぞれソース領域およびドレイン領域に該当するｐ型の半導体領域２２８及び２２７が半導体領域２２６のウェル領域に配置される。ｎ型のウェル領域には、容量切り替えトランジスタ２１２が配置されるｐ型のウェル領域とは異なる基準電位（ウェル電位）が供給される。具体的には、ｎ型のウェル領域には、電源を供給する電源線等の回路中の最も高い電位が基準電位として供給される。
　このように、ｐ型のウェル領域に構成される第２の半導体基板２２０とは基準電位が異なるため、ｎ型のウェル領域に構成される半導体領域２２６は、第２の半導体基板２２０から分離されて絶縁される。同図の半導体領域２２６は、基板分離領域２６２により、同図の第２の半導体基板２２０と分離される。このようなｎ型のウェル領域は、ｎウェルとも称される。なお、半導体領域２２６のウェル領域は、第２の半導体基板２２０を基板分離領域２６２により分離し、リン（Ｐ）等の不純物をイオン注入することにより形成することができる。
　半導体領域２２６のウェル領域には、ｎ型の高い不純物濃度に構成される半導体領域２２４が配置される。この半導体領域２２４には、コンタクトプラグ２５９が接続される。このコンタクトプラグ２５９を介して第３の半導体基板３２０から基準電位が供給される。
　なお、第３の実施形態の撮像装置１は、この例に限定されない。例えば、半導体領域２２６をｐ型のウェル領域に構成し、第２の半導体基板２２０のウェル領域とは異なる電位の基準電位を供給することもできる。具体的には、第２の半導体基板２２０のウェル領域の基準電位として接地電位が供給される場合に、半導体領域２２６のウェル領域に負極性の基準電位を供給することもできる。
　これ以外の撮像装置１の構成は本開示の第１の実施形態における撮像装置１の構成と同様であるため、説明を省略する。
　このように、本開示の第３の実施形態の撮像装置１は、第１の半導体基板１２０及び第２の半導体基板２２０とは異なる基準電位の半導体素子を第２の半導体基板２２０に近接して配置することができる。画素共有ユニット５３９等に適用可能な素子のバリエーションを増やすことができる。
　（４．第４の実施形態）
　上述の第１の実施形態の撮像装置１は、素子分離領域２６１に第２の接続部２５１が配置されていた。これに対し、本開示の第４の実施形態の撮像装置１は、素子分離領域２６１とは異なる領域に第２の接続部２５１が配置される点で、上述の第１の実施形態と異なる。
　［画素共有ユニットの構成］
　図１３Ａは、本開示の第４の実施形態に係る画素共有ユニットの構成例を示す図である。同図は、図７と同様に、画素共有ユニット５３９のうちの接続部１５１を含む第１の半導体基板１２０及び第２の半導体基板２２０の構成例を表す模式断面図である。同図の画素共有ユニット５３９は、第２の接続部２５１が素子分離領域２６１とは異なる領域に配置される点で、図７の画素共有ユニット５３９と異なる。
　同図の第２の半導体基板２２０には、素子分離領域２６１とは異なる領域に半導体領域２２３が配置される。この半導体領域２２３は、ｐ型の高い不純物濃度に構成される半導体領域である。この半導体領域２２３に第２の接続部２５１が接続される。この第２の接続部２５１を介して基準電位が供給される。第２の接続部２５１が素子分離領域２６１とは異なる位置に配置されるため、第２の接続部２５１の形成を容易に行うことができる。素子分離領域２６１の幅を狭くした場合であっても、第２の接続部２５１の位置ずれ等による不具合の発生を低減することができる。また、同図は、第２の接続部２５１及び接続部１５１の間に容量切り替えトランジスタ２１２等の素子が配置される例を表したものである。
　一方、第２の接続部２５１及び接続部１５１が離隔して配置されるため、同図の画素共有ユニット５３９では、第２の接続部２５１及び接続部１５１の間の電気抵抗が比較的大きくなる。第２の接続部２５１及び接続部１５１の間の電圧降下が増加し、第２の半導体基板２２０のウェル電位に電位差を生じる。このため、第２の接続部２５１及び接続部１５１の間に配置される容量切り替えトランジスタ２１２等の動作に影響を及ぼす可能性がある。
　第２の接続部２５１及び接続部１５１の間の電気抵抗を低減するためには、同図に表したようにウェル領域の不純物濃度を高くして低抵抗にする必要がある。しかし、第２の半導体基板２２０のウェル領域の不純物濃度を高くすると、当該領域から周囲に拡散する不純物が増加する。この拡散する不純物が増幅トランジスタ２１３の半導体領域２２６に到達すると、半導体領域２２６の不純物濃度が高くなり、増幅トランジスタ２１３の空乏化が阻害される。これにより、増幅トランジスタ２１３の性能が低下する。また、第２の半導体基板２２０のウェル領域の不純物濃度を高くするためには、高いドーズ量かつ高エネルギーのイオン注入を行う必要がある。このようなイオン注入を行うと、第２の半導体基板２２０に近接する半導体領域２２６にも不純物イオンが注入されてしまい、半導体領域２２６の不純物濃度が増加する。
　このような第２の半導体基板２２０からの不純物の拡散等の問題は、図１２において説明した半導体領域２２６においても起こりうる問題である。
　図１３Ｂは、本開示の第４の実施形態に係る画素共有ユニットの他の構成例を示す図である。図１３Ｂの画素共有ユニット５３９は、第２の接続部２５１及び半導体領域２２３が素子分離領域２６１に隣接して配置される点で、図１３Ａの画素共有ユニット５３９と異なる。
　図１３Ｂの第２の接続部２５１は、素子分離領域２６１に隣接して配置される。第２の接続部２５１が接続部１５１の近傍に配置されるため、第２の接続部２５１及び接続部１５１の間の電気抵抗を低くすることができ、当該部分における電圧降下を低減することができる。また、第２の接続部２５１及び接続部１５１から離れた位置に容量切り替えトランジスタ２１２等の素子が配置されるため、第２の接続部２５１及び接続部１５１の間の半導体基板による電圧降下の影響を低減することができる。これにより、第２の半導体基板２２０のウェル領域に配置された複数の素子において略同電位の基準電位（ウェル電位）が印加される。このため、同図の第２の半導体基板２２０では、ウェル領域の不純物濃度を比較的低くすることができる。図１３Ａにおいて説明したウェル領域の低抵抗化が不要となり、ウェル領域の低抵抗化に伴う第２の半導体基板２２０からの不純物の拡散等の問題は生じない。
　また、図１３Ａの画素共有ユニット５３９と同様に、同図の画素共有ユニット５３９は、第２の接続部２５１が素子分離領域２６１とは異なる位置に配置される。このため、同図の画素共有ユニット５３９は、第２の半導体基板２２０のウェル領域の不純物濃度を低い濃度に保ちながら第２の接続部２５１の形成を容易に行うことができる。
　これ以外の撮像装置１の構成は本開示の第１の実施形態における撮像装置１の構成と同様であるため、説明を省略する。
　このように、本開示の第４の実施形態の撮像装置１は、第２の接続部２５１を素子分離領域２６１とは異なる位置に配置する。これにより、第２の接続部２５１の形成を容易に行うことができる。
　（５．適用例）
　図１４は、上記実施の形態およびその変形例に係る撮像装置１を備えた撮像システム７の概略構成の一例を表したものである。
　撮像システム７は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。撮像システム７は、例えば、上記実施の形態およびその変形例に係る撮像装置１、ＤＳＰ回路７４３、フレームメモリ７４４、表示部７４５、記憶部７４６、操作部７４７および電源部７４８を備えている。撮像システム７において、上記実施の形態およびその変形例に係る撮像装置１、ＤＳＰ回路７４３、フレームメモリ７４４、表示部７４５、記憶部７４６、操作部７４７および電源部７４８は、バスライン７４９を介して相互に接続されている。
　上記実施の形態およびその変形例に係る撮像装置１は、入射光に応じた画像データを出力する。ＤＳＰ回路７４３は、上記実施の形態およびその変形例に係る撮像装置１から出力される信号（画像データ）を処理する信号処理回路である。フレームメモリ７４４は、ＤＳＰ回路７４３により処理された画像データを、フレーム単位で一時的に保持する。表示部７４５は、例えば、液晶パネルや有機EL（Electro　Luminescence）パネル等のパネル型表示装置からなり、上記実施の形態およびその変形例に係る撮像装置１で撮像された動画又は静止画を表示する。記憶部７４６は、上記実施の形態およびその変形例に係る撮像装置１で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。操作部７４７は、ユーザによる操作に従い、撮像システム７が有する各種の機能についての操作指令を発する。電源部７４８は、上記実施の形態およびその変形例に係る撮像装置１、ＤＳＰ回路７４３、フレームメモリ７４４、表示部７４５、記憶部７４６および操作部７４７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　次に、撮像システム７における撮像手順について説明する。
　図１５は、撮像システム７における撮像動作のフローチャートの一例を表す。ユーザは、操作部７４７を操作することにより撮像開始を指示する（ステップＳ１０１）。すると、操作部７４７は、撮像指令を撮像装置１に送信する（ステップＳ１０２）。撮像装置１（具体的にはシステム制御回路３６）は、撮像指令を受けると、所定の撮像方式での撮像を実行する（ステップＳ１０３）。
　撮像装置１は、撮像により得られた画像データをＤＳＰ回路７４３に出力する。ここで、画像データとは、フローティングディヒュージョンＦＤに一時的に保持された電荷に基づいて生成された画素信号の全画素分のデータである。ＤＳＰ回路７４３は、撮像装置１から入力された画像データに基づいて所定の信号処理（例えばノイズ低減処理など）を行う（ステップＳ１０４）。ＤＳＰ回路７４３は、所定の信号処理がなされた画像データをフレームメモリ７４４に保持させ、フレームメモリ７４４は、画像データを記憶部７４６に記憶させる（ステップＳ１０５）。このようにして、撮像システム７における撮像が行われる。
　本適用例では、上記実施の形態およびその変形例に係る撮像装置１が撮像システム７に適用される。これにより、撮像装置１を小型化もしくは高精細化することができるので、小型もしくは高精細な撮像システム７を提供することができる。
　（６．移動体への応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced　Driver　Assistance　System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１７は、撮像部１２０３１の設置位置の例を示す図である。
　図１７では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、撮像部１２０３１を小型化することができる。
　（７．内視鏡手術システムへの応用例）
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図１８は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図１８では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ:　Camera　Control　Unit）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Central　Processing　Unit）やＧＰＵ（Graphics　Processing　Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（light　emitting　diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow　Band　Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図１９は、図１８に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto　Exposure）機能、ＡＦ（Auto　Focus）機能及びＡＷＢ（Auto　White　Balance）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００や、カメラヘッド１１１０２の撮像部１１４０２に適用され得る。具体的には、図１の撮像装置１は、撮像部１１４０２に適用することができる。撮像部１１４０２に本開示に係る技術を適用することにより、撮像部１１４０２を小型化することができる。
　なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
　なお、画素共有ユニット５３９の増幅トランジスタ２１３、選択トランジスタ２１４及び電荷転送部１０２は、図７の容量切り替えトランジスタ２１２のようなプレーナ型のＭＯＳトランジスタにより構成することもできる。また、リセットトランジスタ２１１や容量切り替えトランジスタ２１２をフィンＦＥＴの形状にすることもできる。このように、増幅トランジスタ２１３等は、種々の形状のトランジスタにより構成することができる。
　なお、本開示の第２の実施形態の構成は、他の実施形態に適用することができる。具体的には、図９の第２の接続部２５４は、本開示の第３及び第４の実施形態に適用することができる。
　（効果）
　撮像素子（画素アレイ部５４０）は、第１の半導体基板１２０と第２の半導体基板２２０とを有する。第１の半導体基板１２０は、入射光の光電変換を行う光電変換部１０１を備える。第２の半導体基板２２０は、上記光電変換により生成される電荷に応じた画像信号を生成する画素回路２１０、当該画素回路２１０の素子を分離する素子分離領域２６１及び当該素子分離領域２６１の下層に配置されるとともに高い不純物濃度に構成されて基準電位を共通にするために上記第１の半導体基板１２０と接続される領域である高不純物濃度領域２２５を備えて裏面側に上記第１の半導体基板１２０が積層される。これにより、基準電位を共通にするために第１の半導体基板１２０に接続される高不純物濃度領域２２５が素子分離領域２６１に配置される作用をもたらす。第２の半導体基板２２０の面積を縮小することができる。
　また、上記高不純物濃度領域２２５及び上記第１の半導体基板１２０の間を接続する接続部１５１を更に有してもよい。これにより、第１の半導体基板１２０及び第２の半導体基板２２０の基準電位を共通にすることができる。
　また、上記高不純物濃度領域２２５は、上記第２の半導体基板２２０のウェル領域に配置され、上記接続部１５１は、上記高不純物濃度領域２２５及び上記第１の半導体基板１２０のウェル領域の間を接続してもよい。第１の半導体基板１２０及び第２の半導体基板２２０のウェル電位を共通にすることができる。
　また、上記接続部１５１は、シリコンにより構成されてもよい。これにより、以降の製造工程において高温プロセスを採用することができる。
　また、上記第２の半導体基板２２０の表面側に配置されて上記基準電位を供給する第２の接続部２５１を更に有してもよい。これにより、第１の半導体基板１２０及び第２の半導体基板２２０に基準電位を供給することができる。
　また、上記第２の接続部２５１は、上記素子分離領域２６１に配置されるとともに上記高不純物濃度領域２２５に接続されてもよい。これにより、高不純物濃度領域２２５を介して第２の接続部２５１及び接続部１５１を積層するという作用をもたらす。第２の接続部２５１及び接続部１５１の間を低抵抗化することができる。
　また、上記第２の接続部２５１は、上記素子分離領域２６１に隣接して配置されてもよい。これにより、第２の接続部２５１及び接続部１５１の間を低抵抗化することができる。
　また、上記第２の半導体基板２２０の表面側に積層されて上記第２の接続部２５１に接続される第３の半導体基板３２０を更に有してもよい。これにより、第３の半導体基板３２０から基準電位を供給することができる。
　また、上記第２の接続部２５１は、金属により構成されてもよい。
　また、上記第２の接続部２５１は、シリコンにより構成されてもよい。
　また、上記高不純物濃度領域２２５は、５×１０１７ｃｍ－３以上の不純物濃度に構成されてもよい。これにより、第２の接続部２５１及び接続部１５１の間を低抵抗化することができる。
　また、上記第１の半導体基板１２０は、上記光電変換により生成される電荷を保持する電荷保持部１０３及び上記電荷を上記光電変換部１０１から上記電荷保持部１０３に転送する電荷転送部１０２を備え、上記画素回路２１０は、上記保持された電荷に応じた画像信号を生成してもよい。
　また、上記第２の半導体基板２２０と同層に配置される半導体領域を更に備えてもよい。
　また、上記半導体領域は、上記基準電位とは異なる基準電位が供給されてもよい。
　また、上記高不純物濃度領域２２５は、上記第２の半導体基板２２０のウェル領域に配置され、上記半導体領域は、上記第２の半導体基板２２０のウェル領域とは異なる導電型のウェル領域に構成されてもよい。これにより、相補的な素子を使用することができる。
　また、上記半導体領域は、上記画素回路２１０のうちの上記光電変換により生成される電荷に基づく信号を増幅する増幅トランジスタ２１３が配置されてもよい。これにより、増幅トランジスタ２１３を第２の半導体基板２２０のウェル領域から分離することができる。
　また、上記半導体領域は、上記画素回路２１０のうちの上記画像信号の出力を制御する選択トランジスタ２１４が配置されてもよい。これにより、選択トランジスタ２１４を第２の半導体基板２２０のウェル領域から分離することができる。
　撮像装置１は、第１の半導体基板１２０と第２の半導体基板２２０と列信号処理部５５０とを有する。第１の半導体基板１２０は、入射光の光電変換を行う光電変換部１０１を備える。第２の半導体基板２２０は、上記光電変換により生成される電荷に応じた画像信号を生成する画素回路２１０、当該画素回路２１０の素子を分離する素子分離領域２６１及び当該素子分離領域２６１の下層に配置されるとともに高い不純物濃度に構成されて基準電位を共通にするために上記第１の半導体基板１２０と接続される領域である高不純物濃度領域２２５を備えて裏面側に上記第１の半導体基板１２０が積層される。列信号処理部５５０は、上記生成された画像信号を処理する。これにより、基準電位を共通にするために第１の半導体基板１２０に接続される高不純物濃度領域２２５が素子分離領域２６１に配置される作用をもたらす。第２の半導体基板２２０の面積を縮小することができる。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術は以下のような構成も取ることができる。
（１）
　入射光の光電変換を行う光電変換部を備える第１の半導体基板と、
　前記光電変換により生成される電荷に応じた画像信号を生成する画素回路、当該画素回路の素子を分離する素子分離領域及び当該素子分離領域の下層に配置されるとともに高い不純物濃度に構成されて基準電位を共通にするために前記第１の半導体基板と接続される領域である高不純物濃度領域を備えて裏面側に前記第１の半導体基板が積層される第２の半導体基板と
を有する撮像素子。
（２）
　前記高不純物濃度領域及び前記第１の半導体基板の間を接続する接続部を更に有する前記（１）に記載の撮像素子。
（３）
　前記高不純物濃度領域は、前記第２の半導体基板のウェル領域に配置され、
　前記接続部は、前記高不純物濃度領域及び前記第１の半導体基板のウェル領域の間を接続する
　前記（２）に記載の撮像素子。
（４）
　前記接続部は、シリコンにより構成される前記（２）又は（３）に記載の撮像素子。
（５）
　前記第２の半導体基板の表面側に配置されて前記基準電位を供給する第２の接続部を更に有する前記（２）から（４）の何れかに記載の撮像素子。
（６）
　前記第２の接続部は、前記素子分離領域に配置されるとともに前記高不純物濃度領域に接続される前記（５）に記載の撮像素子。
（７）
　前記第２の接続部は、前記素子分離領域に隣接して配置される前記（５）に記載の撮像素子。
（８）
　前記第２の半導体基板の表面側に積層されて前記第２の接続部に接続される第３の半導体基板を更に有する前記（５）から（７）の何れかに記載の撮像素子。
（９）
　前記第２の接続部は、金属により構成される前記（５）から（８）の何れかに記載の撮像素子。
（１０）
　前記第２の接続部は、シリコンにより構成される前記（５）から（８）の何れかに記載の撮像素子。
（１１）
　前記高不純物濃度領域は、５×１０１７ｃｍ－３以上の不純物濃度に構成される前記（１）から（１０）の何れかに記載の撮像素子。
（１２）
　前記第１の半導体基板は、前記光電変換により生成される電荷を保持する電荷保持部及び前記電荷を前記光電変換部から前記電荷保持部に転送する電荷転送部を備え、
　前記画素回路は、前記保持された電荷に応じた画像信号を生成する
前記（１）から（１１）の何れかに記載の撮像素子。
（１３）
　前記第２の半導体基板と同層に配置される半導体領域を更に備える前記（１）から（１２）の何れかに記載の撮像素子。
（１４）
　前記半導体領域は、前記基準電位とは異なる基準電位が供給される前記（１３）に記載の撮像素子。
（１５）
　前記高不純物濃度領域は、前記第２の半導体基板のウェル領域に配置され、
　前記半導体領域は、前記第２の半導体基板のウェル領域とは異なる導電型のウェル領域に構成される
　前記（１４）に記載の撮像素子。
（１６）
　前記半導体領域は、前記画素回路のうちの前記光電変換により生成される電荷に基づく信号を増幅するトランジスタが配置される前記（１３）から（１５）の何れかに記載の撮像素子。
（１７）
　前記半導体領域は、前記画素回路のうちの前記画像信号の出力を制御するトランジスタが配置される前記（１３）から（１６）の何れかに記載の撮像素子。
（１８）
　入射光の光電変換を行う光電変換部を備える第１の半導体基板と、
　前記光電変換により生成される電荷に応じた画像信号を生成する画素回路、当該画素回路の素子を分離する素子分離領域及び当該素子分離領域の下層に配置されるとともに高い不純物濃度に構成されて基準電位を共通にするために前記第１の半導体基板と接続される領域である高不純物濃度領域を備えて裏面側に前記第１の半導体基板が積層される第２の半導体基板と
　前記生成された画像信号を処理する処理回路と
　を有する撮像装置。
　１　撮像装置
　１００　第１の基板
　１００Ｓ、２００Ｓ、３００Ｓ　半導体層
　１００Ｔ、２００Ｔ、３００Ｔ　配線層
　１０１、１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ　光電変換部
　１０２、１０２Ａ、１０２Ｂ、１０２Ｃ、１０２Ｄ　電荷転送部
　１０３、１０３Ａ、１０３Ｂ、１０３Ｃ、１０３Ｄ　電荷保持部
　１２０　第１の半導体基板
　１２３、１２３Ａ、１２３Ｂ　半導体領域
　１５１、１５１Ａ、１５１Ｂ　接続部
　２１０　画素回路
　２１１　リセットトランジスタ
　２１２　容量切り替えトランジスタ
　２１３　増幅トランジスタ
　２１４　選択トランジスタ
　２００　第２の基板
　２２０　第２の半導体基板
　２２５、２２５Ａ、２２５Ｂ　高不純物濃度領域
　２２６　半導体領域
　２５１、２５１Ａ、２５１Ｂ、２５４　第２の接続部
　２６１、２６１Ａ、２６１Ｂ　素子分離領域
　２６２　基板分離領域
　３００　第３の基板
　３２０　第３の半導体基板
　５３９　画素共有ユニット
　５４０　画素アレイ部
　５４１、５４１Ａ、５４１Ｂ、５４１Ｃ、５４１Ｄ　画素
　５５０　列信号処理部
　１１４０２、１２０３１、１２１０１～１２１０５　撮像部

Claims (18)

  1. 　入射光の光電変換を行う光電変換部を備える第１の半導体基板と、
    　前記光電変換により生成される電荷に応じた画像信号を生成する画素回路、当該画素回路の素子を分離する素子分離領域及び当該素子分離領域の下層に配置されるとともに高い不純物濃度に構成されて基準電位を共通にするために前記第１の半導体基板と接続される領域である高不純物濃度領域を備えて裏面側に前記第１の半導体基板が積層される第２の半導体基板と
    を有する撮像素子。
  2. 　前記高不純物濃度領域及び前記第１の半導体基板の間を接続する接続部を更に有する請求項１に記載の撮像素子。
  3. 　前記高不純物濃度領域は、前記第２の半導体基板のウェル領域に配置され、
    　前記接続部は、前記高不純物濃度領域及び前記第１の半導体基板のウェル領域の間を接続する
    　請求項２に記載の撮像素子。
  4. 　前記接続部は、シリコンにより構成される請求項２に記載の撮像素子。
  5. 　前記第２の半導体基板の表面側に配置されて前記基準電位を供給する第２の接続部を更に有する請求項２に記載の撮像素子。
  6. 　前記第２の接続部は、前記素子分離領域に配置されるとともに前記高不純物濃度領域に接続される請求項５に記載の撮像素子。
  7. 　前記第２の接続部は、前記素子分離領域に隣接して配置される請求項５に記載の撮像素子。
  8. 　前記第２の半導体基板の表面側に積層されて前記第２の接続部に接続される第３の半導体基板を更に有する請求項５に記載の撮像素子。
  9. 　前記第２の接続部は、金属により構成される請求項５に記載の撮像素子。
  10. 　前記第２の接続部は、シリコンにより構成される請求項５に記載の撮像素子。
  11. 　前記高不純物濃度領域は、５×１０１７ｃｍ－３以上の不純物濃度に構成される請求項１に記載の撮像素子。
  12. 　前記第１の半導体基板は、前記光電変換により生成される電荷を保持する電荷保持部及び前記電荷を前記光電変換部から前記電荷保持部に転送する電荷転送部を備え、
    　前記画素回路は、前記保持された電荷に応じた画像信号を生成する
    請求項１に記載の撮像素子。
  13. 　前記第２の半導体基板と同層に配置される半導体領域を更に備える請求項１に記載の撮像素子。
  14. 　前記半導体領域は、前記基準電位とは異なる基準電位が供給される請求項１３に記載の撮像素子。
  15. 　前記高不純物濃度領域は、前記第２の半導体基板のウェル領域に配置され、
    　前記半導体領域は、前記第２の半導体基板のウェル領域とは異なる導電型のウェル領域に構成される
    　請求項１４に記載の撮像素子。
  16. 　前記半導体領域は、前記画素回路のうちの前記光電変換により生成される電荷に基づく信号を増幅するトランジスタが配置される請求項１３に記載の撮像素子。
  17. 　前記半導体領域は、前記画素回路のうちの前記画像信号の出力を制御するトランジスタが配置される請求項１３に記載の撮像素子。
  18. 　入射光の光電変換を行う光電変換部を備える第１の半導体基板と、
    　前記光電変換により生成される電荷に応じた画像信号を生成する画素回路、当該画素回路の素子を分離する素子分離領域及び当該素子分離領域の下層に配置されるとともに高い不純物濃度に構成されて基準電位を共通にするために前記第１の半導体基板と接続される領域である高不純物濃度領域を備えて裏面側に前記第１の半導体基板が積層される第２の半導体基板と
    　前記生成された画像信号を処理する処理回路と
    　を有する撮像装置。
PCT/JP2021/044232 2020-12-10 2021-12-02 撮像素子及び撮像装置 Ceased WO2022124188A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/255,833 US20240030264A1 (en) 2020-12-10 2021-12-02 Imaging element and imaging device
CN202180081268.0A CN116670826A (zh) 2020-12-10 2021-12-02 成像元件和成像设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020205401A JP2022092536A (ja) 2020-12-10 2020-12-10 撮像素子及び撮像装置
JP2020-205401 2020-12-10

Publications (1)

Publication Number Publication Date
WO2022124188A1 true WO2022124188A1 (ja) 2022-06-16

Family

ID=81974430

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/044232 Ceased WO2022124188A1 (ja) 2020-12-10 2021-12-02 撮像素子及び撮像装置

Country Status (4)

Country Link
US (1) US20240030264A1 (ja)
JP (1) JP2022092536A (ja)
CN (1) CN116670826A (ja)
WO (1) WO2022124188A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024202954A1 (ja) * 2023-03-27 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264504A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Apparatus for Low Resistance Image Sensor Contact
JP2019046864A (ja) * 2017-08-30 2019-03-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
WO2020080327A1 (ja) * 2018-10-17 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子および電子機器
WO2020090403A1 (ja) * 2018-10-30 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882990B1 (ko) * 2007-12-27 2009-02-12 주식회사 동부하이텍 이미지센서 및 그 제조방법
CN102668081B (zh) * 2009-12-26 2016-02-03 佳能株式会社 固态图像拾取装置和图像拾取系统
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
US9780137B2 (en) * 2013-11-25 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image-sensor device with epitaxial isolation feature
KR102427832B1 (ko) * 2017-04-12 2022-08-02 삼성전자주식회사 이미지 센서
KR102592894B1 (ko) * 2018-05-10 2023-10-24 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264504A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Apparatus for Low Resistance Image Sensor Contact
JP2019046864A (ja) * 2017-08-30 2019-03-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
WO2020080327A1 (ja) * 2018-10-17 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子および電子機器
WO2020090403A1 (ja) * 2018-10-30 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024202954A1 (ja) * 2023-03-27 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器

Also Published As

Publication number Publication date
US20240030264A1 (en) 2024-01-25
JP2022092536A (ja) 2022-06-22
CN116670826A (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
US20240266381A1 (en) Imaging element and semiconductor element
US20210384237A1 (en) Solid-state imaging element and imaging device
US11877083B2 (en) Solid-state imaging device and electronic apparatus
US20240162268A1 (en) Imaging element and imaging device
US20240379709A1 (en) Light detection device, method of manufacturing light detection device, and electronic equipment
JP7753257B2 (ja) 撮像素子及び撮像装置
US20260020368A1 (en) Imaging element and imaging device
US20220344390A1 (en) Organic cis image sensor
US20240258357A1 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic equipment
US12484330B2 (en) Solid-state imaging device
WO2022124188A1 (ja) 撮像素子及び撮像装置
US20240313014A1 (en) Imaging apparatus and electronic device
US20250374702A1 (en) Imaging element and electronic device
JP7759387B2 (ja) 固体撮像装置およびその製造方法
US20260090117A1 (en) Imaging device and electronic apparatus
US20250040283A1 (en) Light detection device and electronic device
US20240006432A1 (en) Imaging device
WO2024014209A1 (ja) 撮像装置
EP4654264A1 (en) Semiconductor device
KR20250026274A (ko) 촬상 소자 및 전자 기기
WO2026088885A1 (ja) 光検出装置および電子機器
CN121753507A (zh) 光检测装置和固态成像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21903292

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202180081268.0

Country of ref document: CN

Ref document number: 18255833

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21903292

Country of ref document: EP

Kind code of ref document: A1