WO2022122547A1 - Silizium-basierte wafer und verfahren zur herstellung von silizium-basierten wafern - Google Patents

Silizium-basierte wafer und verfahren zur herstellung von silizium-basierten wafern Download PDF

Info

Publication number
WO2022122547A1
WO2022122547A1 PCT/EP2021/083974 EP2021083974W WO2022122547A1 WO 2022122547 A1 WO2022122547 A1 WO 2022122547A1 EP 2021083974 W EP2021083974 W EP 2021083974W WO 2022122547 A1 WO2022122547 A1 WO 2022122547A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
silicon
silicon oxide
oxide layer
substrate
Prior art date
Application number
PCT/EP2021/083974
Other languages
English (en)
French (fr)
Inventor
David Uebel
Owen Ernst
Roman BANSEN
Thomas Teubner
Hans-Peter Schramm
Torsten Boeck
Original Assignee
Forschungsverbund Berlin E.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungsverbund Berlin E.V. filed Critical Forschungsverbund Berlin E.V.
Publication of WO2022122547A1 publication Critical patent/WO2022122547A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions

Definitions

  • the invention relates to a method for producing silicon-based wafers and the wafers themselves.
  • LPE liquid phase epitaxy
  • Sn molten tin
  • In indium
  • An example of LPE is the deposition of crystalline gallium arsenide (GaAs) from gallium (Ga) solution.
  • arsenic (As) is dissolved in molten Ga at temperatures close to but below the melting temperature of GaAs. After contact with a crystalline substrate, the temperature is slowly lowered. As a result, the equilibrium ratio of the components in the melt decreases and GaAs separates out. Deposition by LPE takes place near energetic equilibrium and therefore produces crystals of high quality (Baliga, B.J. (1986) 'Silicon Liquid Phase Epitaxy: A Review', Journal of the The Electrochemical Society, 133(1), pp. 5C-14C ).
  • the TDM Difference in solubility of silicon in molten tin at different temperatures is not reduced over time, but is continuously applied between the silicon source and the substrate. With an exemplary source temperature of around 605 °C, this ensures a solubility of 0.346-10'3 at% silicon in tin, while the solubility at 600°C on the substrate is only 0.3T10'3 at%.
  • the melt is always slightly undersaturated at the source and always slightly oversaturated at the substrate. Ultimately, crystal formation and growth occurs.
  • the TDM thus enables process temperatures far below the melting temperature of silicon and thus avoids impurities in the silicon, which can negatively influence the electrical properties of the polycrystalline silicon absorber.
  • TDM can be used on different substrates, but its strength lies in its growth on amorphous silicon (a-Si) substrates on glass.
  • a-Si amorphous silicon
  • the TDM produces crystalline nuclei in the a-Si and then grows them epitaxially into crystallites.
  • This relationship is due to the defect distribution and sometimes to the recombination of optically generated charge carrier pairs at electrically active grain boundaries.
  • the defect distribution in polycrystalline silicon and the resulting charge carrier lifetime profile is determined by the incorporation of defects directly during crystallization and the subsequent cooling phase. There is therefore a particular interest in being able to influence the crystallization processes in a targeted manner in order to obtain an optimal structure of the polycrystalline silicon.
  • Coarser microstructure due to slow cooling due to slower cooling, fewer nuclei are formed when the solidification temperature is fallen below, or the nucleation reaction is disadvantaged compared to the growth reaction.
  • the invention relates to a method for producing silicon-based wafers, which comprises the sequence of the following steps: a) providing a substrate with an amorphous silicon layer on the surface of the substrate and a native silicon oxide layer (30) covering the amorphous silicon layer; b) (i) partial or complete removal of the native silicon oxide layer and generation of an artificial silicon oxide layer with a defined layer thickness on the amorphous silicon layer; or
  • a silicon-based wafer comprising: a substrate having an amorphous silicon layer on the surface of the substrate; a silicon oxide layer covering the amorphous silicon layer with a layer thickness of 1 nm to 20 nm; and a crystalline silicon layer deposited directly on the silicon oxide layer.
  • the wafer is characterized in that the crystalline silicon layer has (stochastically oriented) crystallites with edge lengths of 14 ⁇ m to 16 ⁇ m, preferably 15 ⁇ m.
  • the wafers can be produced by the method according to the invention.
  • FIG. 1 shows the schematic sequence of the method according to the invention, starting from a substrate coated with an amorphous silicon layer and a silicon oxide layer lying thereon.
  • FIG. 2 shows the schematic process sequence of an exemplary embodiment according to the invention.
  • FIG. 3 shows the schematic process sequence of a further exemplary embodiment according to the invention.
  • the method according to the invention for the production of silicon-based wafers comprises the sequence of the following steps illustrated in Figure 1: a) Providing a substrate 10 with an amorphous silicon layer 20 on the surface of the substrate and a native silicon oxide layer 30 (directly) covering the amorphous silicon layer 20 ; b) (i) partial or complete removal of the native silicon oxide layer 30 and generation of an artificial silicon oxide layer 32 with a defined layer thickness on the amorphous silicon layer 20; or
  • the native silicon oxide layer 30 is partially or preferably completely removed according to variant (i) in step b) and an artificial silicon oxide layer 32 is then (directly) produced or deposited in a controlled manner with a predetermined layer thickness.
  • a second alternative of step b) provides for the native silicon oxide layer 30 to be removed only partially down to a defined layer thickness. In any case, both variants ultimately result in a silicon oxide layer with a defined layer thickness on the amorphous silicon layer 20.
  • Variant (i) with complete removal of the native silicon oxide layer 30 is preferred because the thickness of the native silicon oxide layer 30 is within a substrate, but above all between a variety of substrates to be treated. A homogeneous artificial silicon oxide layer 32 with a uniform layer thickness can then be produced directly afterwards by controlled regrowth on the completely exposed amorphous silicon layer 20 .
  • the method according to the invention enables gap-free growth of the crystalline silicon layer 40 and the targeted formation of (stochastically oriented) large crystallites with edge lengths of 14 ⁇ m to 16 ⁇ m, preferably 15 ⁇ m, resulting in a reduction in charge carrier recombination processes at the grain boundaries.
  • the assurance of the quality of the structure is secured by scanning electron microscopy and subsequent optical evaluation. Grain boundaries are understood to be the interfaces between two single crystals (crystallites) of the same material with different spatial orientations.
  • the layer thickness of the crystalline silicon layer 40 can preferably be 50 ⁇ m and is determined by means of profilometry.
  • the method allows the substrates from step a) to be stored for any length of time, since the defined layer thickness of the silicon oxide layer in step b), which determines the structure (morphology) of the crystalline silicon layer, is preferably set promptly, in particular immediately before step c). Due to the morphology of the crystalline silicon layer that can be set in this way and the overall small layer thickness of the wafer produced according to the invention, the method is particularly suitable for the production of wafers for photovoltaics, for example for thin-film solar cells.
  • the substrate consists of glass.
  • the substrate is preferably covered with an amorphous silicon layer (so-called seed layer) which has a layer thickness of 1 ⁇ m to 3 ⁇ m.
  • the above-mentioned method is preceded by a further step (see FIG. 2), in which the amorphous silicon layer 20 is applied to the substrate 10 provided, for example by means of physical vapor deposition (PVD), and a native silicon oxide layer 30 is then applied by passivation the surface of the amorphous silicon layer 20 in air.
  • PVD physical vapor deposition
  • a functionalization layer 12 can be present between substrate 10 and amorphous silicon layer 20 .
  • Such a functionalization layer 12 can improve the adhesion between substrate 10 and amorphous silicon layer 20 and prevent delamination of the individual components of the wafer.
  • An example of such a functionalization layer 12 is a layer of silicon oxide, silicon nitride and silicon oxynitride, which is applied to the substrate by means of chemical vapor deposition.
  • the method according to the invention can be preceded by further steps in a particular embodiment (cf. FIG. 3), in which the functionalization layer 12 is applied to a substrate 10 provided, and then an amorphous silicon layer 20, for example by means of physical vapor deposition (PVD), to the functionalization layer 12 is deposited, whereupon a native silicon oxide layer 30 is formed by passivating the surface of the amorphous silicon layer 20 in air.
  • amorphous silicon layer 20 for example by means of physical vapor deposition (PVD)
  • the native silicon oxide layer 30 formed by passivation in air on the amorphous silicon layer 20 (also called the seed layer) is partially or completely removed.
  • the artificial silicon oxide layer 32 is then grown in a controlled manner in such a way that a predetermined layer thickness is set.
  • the controlled growth can take place under reduced pressure.
  • the controlled growth can take place under an H 2 atmosphere.
  • the silicon oxide layer preferably has a Layer thickness of 1 nm to 20 nm, particularly preferably 5 nm to 10 nm.
  • the artificial silicon oxide layer is produced in step b) by means of hydrofluoric acid etching (so-called HF dip).
  • hydrofluoric acid etching so-called HF dip.
  • the treatment using hydrofluoric acid is preferably carried out with 2% to 4% hydrofluoric acid in deionized water.
  • the resistivity of the deionized water used should be at least 4 M ⁇ cm.
  • the duration of the etching process in hydrofluoric acid can preferably be 20 s to 5 min. Furthermore, the etching process can be followed by a rinsing step in deionized water. Subsequently, in step b), the production (controlled growth) of the artificial silicon oxide layer can take place under reduced atmospheric pressure, preferably in the range from 10′ 5 to 10′ 8 mbar. In addition, the creation (controlled growth) of the artificial silicon oxide layer can be carried out in an H2 atmosphere.
  • the complete or partial removal of the native silicon oxide layer in step b) takes place by means of a temperature difference method from metallic melt (TDM) by a so-called melt-back step.
  • TDM metallic melt
  • the temperature difference between the substrate and a silicon source is adjusted in such a way that the silicon oxide layer of the substrate is dissolved in a (silicon) undersaturated (tin) melt and reduced to the predetermined layer thickness or completely removed.
  • the temperature difference between the substrate and the silicon source is 1°C to 6°C, with the silicon source being colder.
  • the native silicon oxide layer is completely or partially removed in step b) by means of a pulsed nanosecond laser.
  • Ablation using a pulsed nanosecond laser can be carried out under a hydrogen atmosphere to prevent uncontrolled oxidation of the to avoid amorphous silicon layer.
  • a pulsed laser beam with pulse lengths of 0.5 to 10 ns, particularly preferably 1.4 ns, can preferably be used.
  • the pulse energies can be 0.5 pJ to 100 pJ.
  • the removal can also be done with a mirror-raster system.
  • the laser can preferably be focused so that the surface lies in a concentrated but slightly defocused plane.
  • the exposed area can preferably have a diameter of 25 ⁇ m to 200 ⁇ m.
  • the laser briefly heats the surface of the silicon oxide to over 800°C and causes the silicon oxide to react with the chamber atmosphere.
  • FIG. 4b shows the morphology of a wafer produced according to the invention, which predominantly has crystallites with an edge length of 15 ⁇ m, as a result of which electrical recombination at the grain boundaries is minimized.
  • FIG. 4c has larger crystallites, as a result of which a closed layer is no longer ensured and defects can increasingly occur.

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von Silizium-basierten Wafern, welches die Abfolge der nachfolgenden Schritte umfasst: a) Bereitstellen eines Substrats mit einer amorphen Siliziumschicht auf der Oberfläche des Substrats und einer die amorphe Siliziumschicht bedeckende native Siliziumoxidschicht (30); b) (i) partielles oder vollständiges Abtragen der nativen Siliziumoxidschicht und Erzeugen einer artifiziellen Siliziumoxidschicht mit einer definierten Schichtdicke auf der amorphen Siliziumschicht; oder (ii) partielles Abtragen der nativen Siliziumoxidschicht bis auf eine vorgegebene Schichtdicke; und c) Aufwachsen einer kristallinen Siliziumschicht auf der Oberfläche der (i) artifiziellen Siliziumoxidschicht oder (ii) partiell abgetragenen Siliziumoxidschicht mittels Temperatur- Differenz-Methode (TDM) aus metallischer Schmelze. Ferner betrifft die Erfindung einen Silizium-basierten Wafer, der nach dem Verfahren hergestellt werden kann.

Description

Silizium-basierte Wafer und Verfahren zur Herstellung von Silizium-basierten Wafern
Die Erfindung betrifft ein Verfahren zur Herstellung von Silizium-basierten Wafern sowie die Wafer selbst.
Technologischer Hintergrund
Das größte Marktsegment bei Solarzellen sind heutzutage jene mit polykristallinen Siliziumabsorbern. Für diese werden große Blöcke aus dem Element urgeformt, um sie in der weiteren Bearbeitung zu Wafern zu entwickeln (Bulk-Verfahren). Die verschiedenen Bulk- Uhrformverfahren haben ein Arbeiten aus der Schmelze gemeinsam, was für Silizium (Si) Temperaturen jenseits von 1414 °C bedeutet. In der Verarbeitung geht beim Sägen ein großer Anteil des Materials verloren. Die endgültigen Wafer behalten, um mechanische Integrität zu wahren, eine Dicke von über 150 pm. Diese Dicke stellt ebenfalls eine Materialverschwendung dar, da die vollständige Absorption von Sonnenlicht lediglich 50 pm Silizium benötigt.
Alternativen bieten Bottom-up Züchtungsmethoden auf günstigen (Glas-)Substraten, zu denen die sogenannte Temperatur-Differenz-Methode (TDM) zählt. Die Temperatur- Differenz-Methode ist eine Spezialform der Flüssigphasen-Epitaxie (Liquid Phase Epitaxy, LPE). LPE ist eine Gruppe von Urformverfahren für dünne kristalline Schichten aus Halbleitermaterialien. LPE im Allgemeinen nutzt Lösungsunterschiede von dem abzuscheidenden Material (meist ein elementarer Halbleiter wie Silizium) in einem metallischen Lösungsmittel (im Falle von Silizium zum Beispiel geschmolzenes Zinn (Sn) oder Indium (In)). Ein Beispiel für LPE ist die Abscheidung von kristallinem Galliumarsenid (GaAs) aus Gallium (Ga)-Lösung. Hierzu wird Arsen (As) in geschmolzenen Ga bei Temperaturen nahe, aber unterhalb der Schmelztemperatur von GaAs gelöst. Nach dem Kontakt mit einem kristallinen Substrat wird die Temperatur langsam gesenkt. Dadurch sinkt Gleichgewichtsverhältnis der Komponenten in der Schmelze und GaAs scheidet sich ab. Abscheidung mittels LPE findet nahe dem energetischen Gleichgewicht statt und produziert daher Kristalle von hoher Qualität (Baliga, B. J. (1986) ‘Silicon Liquid Phase Epitaxy: A Review’, Journal of the The Electrochemical Society, 133(1), S. 5C-14C).
Bezogen auf Silizium als Abscheidungsmaterial, wird bei der TDM der Löslichkeitsunterschied von Silizium in geschmolzenem Zinn bei unterschiedlichen Temperaturen genutzt. Im Gegensatz zu herkömmlichen LPE-Verfahren wird dabei nicht die Temperatur mit der Zeit reduziert, sondern stetig zwischen Siliziumquelle und Substrat angelegt. Bei einer Beispielhaften Quelltemperatur um 605 °C sorgt dies für eine Löslichkeit von 0.346- 10'3 at-% Silizium in Zinn, währenddessen die Löslichkeit bei 600°C am Substrat nur 0.3T10’3 at-% beträgt. Durch Durchmischung der Schmelze, ist die Schmelze an der Quelle also stets leicht untersättigt und am Substrat stets übersättigt. Schlussendlich kommt es zu Kristallbildung und -Wachstum. Im Vergleich zu den herkömmlichen Bulk-Urverfahren ermöglicht die TDM somit Verfahrenstemperaturen weit unter der Schmelztemperatur von Silizium und vermeidet somit Verunreinigungen im Silizium, welche die elektrischen Eigenschaften des polykristallinen Silizium-Absorbers negativ beeinflussen können. TDM ist auf unterschiedlichen Substraten einsetzbar, aber seine Stärke liegt im Wachstum auf Substraten von amorphem Silizium (a-Si) auf Glas. Die TDM erzeugt hierbei kristalline Keime im a-Si und wächst diese dann epitaktisch zu Kristalliten aus.
Für den Wirkungsgrad der Solarzelle gilt unter anderem, je kleiner die Kristallite, desto geringer ist der erreichte Wirkungsgrad. Dieser Zusammenhang ist auf die Defektverteilung und mitunter auf die Rekombination von optisch generierten Ladungsträgerpaaren an elektrisch aktiven Korngrenzen zurückzuführen. Die Defektverteilung in polykristallinem Silizium und das daraus resultierende Profil der Ladungsträgerlebensdauer wird durch den Einbau von Defekten unmittelbar während der Kristallisation und der anschließenden Abkühlphase bestimmt. Es besteht daher ein besonderes Interesse darin die Kristallisationsprozesse gezielt beeinflussen zu können, um ein optimales Gefüge des polykristallinen Siliziums zu erhalten.
Bisher sind die folgenden Ansätze zur Gefügekontrolle bei Urformen aus Schmelze beschreiben (Easton, M. A., Qian, M. A. and StJohn, D. H. (2016) ‘Grain Refinement in Alloys: Novel Approaches’, Reference Module in Materials Science and Materials Engineering, S. 1-7):
• Feineres Gefüge durch Impfen mit feinen Partikeln: Werden einer Schmelze hochschmelzende beziehungsweise schwerlösliche Partikel zugesetzt, fungieren diese beim Unterschreiten der Erstarrungstemperatur als Keimzentren und sorgen somit für eine erhöhte Zahl an Kristalliten
• Feineres Gefüge durch zusetzen von elementaren Kleinbildern: Bei Metallen sorgt die Zugabe von Legierungspartnern, die bevorzugt an dessen Korngrenzen segregieren, für eine stärkere Keimbildungsneigung. Für viele Metalle ist Bor als Kornbildner dieser Art bekannt.
• Gröberes Gefüge durch langsames Abkühlen: durch langsameres Abkühlen bilden sich weniger Keime beim Unterschreiten der Erstarrungstemperatur, beziehungsweise die Keimbildungsreaktion ist gegenüber der Wachstumsreaktion benachteiligt.
Diese Ansätze lassen sich jedoch nicht ohne weiteres auf Bottom-up Züchtungsmethoden übertragen, sodass hier ein anhaltender Bedarf an effizienten Verfahren zur Gefügekontrolle besteht. Weiterführende Beispiele finden sich in DE 10 2010 044 014 A1 ; Nagel, N. et al. (The coalescence of silicon layers grown over SiO2 by liquid-phase epitaxy: I: Growth and coalescence of defect-free silicon layers. In: Applied physics A. Solids and surfaces, Vol. 57, 1993, S. 249-254. - ISSN 0340-3793) und US 2006/ 0 030 131 A1.
Zusammenfassung der Erfindung
Die Erfindung betrifft ein Verfahren zur Herstellung von Silizium-basierten Wafern, welches die Abfolge der nachfolgenden Schritte umfasst: a) Bereitstellen eines Substrats mit einer amorphen Siliziumschicht auf der Oberfläche des Substrats und einer die amorphe Siliziumschicht bedeckende native Siliziumoxidschicht (30); b) (i) partielles oder vollständiges Abtragen der nativen Siliziumoxidschicht und Erzeugen einer artifiziellen Siliziumoxidschicht mit einer definierten Schichtdicke auf der amorphen Siliziumschicht; oder
(ii) partielles Abtragen der nativen Siliziumoxidschicht bis auf eine vorgegebene Schichtdicke; und c) Aufwachsen einer kristallinen Siliziumschicht auf der Oberfläche der (i) artifiziellen Siliziumoxidschicht oder (ii) partiell abgetragenen Siliziumoxidschicht mittels Temperatur- Differenz-Methode (TDM) aus metallischer Schmelze.
Ein weiterer Aspekt der Erfindung betrifft einen Silizium-basierten Wafer, umfassend: ein Substrat mit einer amorphen Siliziumschicht auf der Oberfläche des Substrats; eine die amorphe Siliziumschicht bedeckende Siliziumoxidschicht mit einer Schichtdicke von 1 nm bis 20 nm; und eine direkt auf der Siliziumoxidschicht abgeschiedene kristalline Siliziumschicht. Der Wafer ist dadurch gekennzeichnet, dass die kristalline Siliziumschicht (stochastisch orientierte) Kristallite mit Kantenlängen von 14 pm bis 16 pm, vorzugsweise 15 pm, aufweist. Die Wafer können insbesondere nach dem erfindungsgemäßen Verfahren hergestellt werden.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen und dazugehöriger Zeichnungen näher erläutert.
Kurzbeschreibung der Figuren
Die Figuren zeigen:
Fig. 1 zeigt den schematischen Ablauf des erfindungsgemäßen Verfahrens, ausgehend von einem mit einer amorphen Siliziumschicht und einer darauf liegenden Siliziumoxidschicht beschichteten Substrat.
Fig. 2 zeigt den schematischen Verfahrensablauf eines erfindungsgemäßen Ausführungsbeispiels.
Fig. 3 zeigt den schematischen Verfahrensablauf eines weiteren erfindungsgemäßen Ausführungsbeispiels.
Fig. 4 zeigt Aufnahmen der Oberflächen-Morphologie von erfindungsgemäß hergestellten Wafern unter dem Raster-Elektronen-Mikroskop.
Detaillierte Beschreibung der Erfindung
Das erfindungsgemäße Verfahren zur Herstellung von Silizium-basierten Wafern umfasst die Abfolge der nachfolgenden in Figur 1 illustrierten Schritte: a) Bereitstellen eines Substrats 10 mit einer amorphen Siliziumschicht 20 auf der Oberfläche des Substrats und einer (direkt) die amorphe Siliziumschicht 20 bedeckende native Siliziumoxidschicht 30; b) (i) partielles oder vollständiges Abtragen der nativen Siliziumoxidschicht 30 und Erzeugen einer artifiziellen Siliziumoxidschicht 32 mit einer definierten Schichtdicke auf der amorphen Siliziumschicht 20; oder
(ii) partielles Abtragen der nativen Siliziumoxidschicht 30 bis auf eine vorgegebene Schichtdicke; c) Aufwachsen einer kristallinen Siliziumschicht 40 auf der Oberfläche der (i) artifiziellen Siliziumoxidschicht 32 oder (ii) partiell abgetragenen Siliziumoxidschicht 30 mittels Temperatur-Differenz-Methode (TDM) aus metallischer Schmelze.
Erfindungsgemäß wird also die native Siliziumoxidschicht 30 nach Variante (i) im Schritt b) teilweise oder vorzugsweise vollständig entfernt und es wird (direkt) anschließend eine artifizielle (künstliche) Siliziumoxidschicht 32 in kontrollierter Weise mit einer vorbestimmten Schichtdicke erzeugt oder abgeschieden. Eine zweite Alternative des Schritts b) sieht vor, die native Siliziumoxidschicht 30 nur partiell bis auf eine definierte Schichtdicke abzutragen. In jedem Fall entsteht durch beide Varianten letztlich eine Siliziumoxidschicht mit einer definierten Schichtdicke auf der amorphen Siliziumschicht 20. Die Variante (i) mit einem vollständigen Abtrag der nativen Siliziumoxidschicht 30 ist bevorzugt, da die Dicke der nativen Siliziumoxidschicht 30 innerhalb eines Substrats, aber vor allem zwischen einer Vielzahl von zu behandelnden Substraten abweichen kann. Auf der vollständig freigelegten amorphen Siliziumschicht 20 lässt sich dann direkt im Anschluss durch kontrolliertes Nachwachsen eine homogene artifizielle Siliziumoxidschicht 32 mit einheitlicher Schichtdicke erzeugen.
Das erfindungsgemäße Verfahren ermöglicht ein lückenfreies Aufwachsen der kristallinen Siliziumschicht 40 sowie die gezielte Bildung (stochastisch orientierter) großer Kristallite mit Kantenlängen von 14 pm bis 16 pm, bevorzugt 15 pm, woraus eine Reduktion von Ladungsträger-Rekombinationsprozessen an den Korngrenzen resultiert. Die Sicherung der Qualität des Gefüges wird hierbei durch Rasterelektronenmikroskopie und anschließender optischer Bewertung gesichert. Unter Korngrenzen werden hierbei die Grenzflächen zwischen zwei Einkristallen (Kristalliten) desselben Materials mit unterschiedlichen räumlichen Orientierungen verstanden. Die Schichtdicke der kristallinen Siliziumschicht 40 kann vorzugsweise 50 pm betragen und wird mittels Profilometrie bestimmt.
Zudem ermöglicht das Verfahren eine beliebig lange Lagerung der Substrate aus Schritt a), da die Einstellung der definierten Schichtdicke der Siliziumoxidschicht in Schritt b), welche das Gefüge (Morphologie) der kristallinen Siliziumschicht bestimmt, vorzugsweise zeitnah, insbesondere unmittelbar vor Schritt c) erfolgt. Aufgrund der so einstellbaren Morphologie der kristallinen Siliziumschicht und der insgesamt geringen Schichtdicke des erfindungsgemäß hergestellten Wafers eignet sich das Verfahren insbesondere zur Herstellung von Wafern für die Photovoltaik, beispielsweise für Dünnschichtsolarzellen. In einer bevorzugten Ausführungsform besteht das Substrat aus Glas. Vorzugsweise ist das Substrat mit einer amorphen Siliziumschicht (sog. Saatschicht) bedeckt, die eine Schichtdicke von 1 pm bis 3 pm aufweist.
Nach einer weiteren Variante, ist dem obig genannten Verfahren ein weiterer Schritt vorgeschaltet (vgl. Figur 2), in dem die amorphe Siliziumschicht 20 beispielsweise mittels physikalischer Gasphasenabscheidung (PVD) auf das bereitgestellte Substrat 10 aufgebracht wird und sich anschließend eine native Siliziumoxidschicht 30 durch Passivierung der Oberfläche der amorphen Siliziumschicht 20 an Luft bildet.
Ferner kann zwischen Substrat 10 und amorpher Siliziumschicht 20 eine Funktionalisierungsschicht 12 vorhanden sein. Eine solche Funktionalisierungsschicht 12 kann die Haftung zwischen Substrat 10 und amorpher Siliziumschicht 20 verbessern und eine Delamination der Einzelkomponenten des Wafers verhindern. Ein Beispiel für eine solche Funktionalisierungsschicht 12 ist eine Schicht aus Siliziumoxid, Siliziumnitrit und Siliziumoxinitrit, die mittels chemischer Gasphasenabscheidung auf das Substrat aufgetragen wird.
Hierzu können dem erfindungsgemäßen Verfahren in einer besonderen Ausführungsform (vgl. Figur 3) weitere Schritte vorgelagert sein, in denen die Funktionalisierungsschicht 12 auf ein bereitgestelltes Substrat 10 aufgebracht wird, anschließend eine amorphe Siliziumschicht 20, beispielsweise mittels physikalischer Gasphasenabscheidung (PVD), auf die Funktionalisierungsschicht 12 abgeschieden wird, woraufhin sich eine native Siliziumoxidschicht 30 durch Passivierung der Oberfläche der amorphen Siliziumschicht 20 an Luft bildet.
Ein Aspekt des erfindungsgemäßen Verfahrens liegt nun darin, die durch Passivierung an Luft gebildete native Siliziumoxidschicht 30 auf der amorphen Siliziumschicht 20 (auch Saatschicht genannt) teilweise oder vollständig zu entfernen. Anschließend wird nach einer bevorzugten Variante die artifizielle Siliziumoxidschicht 32 kontrolliert aufgewachsen und zwar derart, dass eine vorbestimmte Schichtdicke eingestellt wird. Hierbei kann das kontrollierte Aufwachsen unter reduziertem Druck erfolgen. Zudem kann das kontrollierte Aufwachsen unter H2-Atmosphäre erfolgen.
Es hat sich gezeigt, dass sich durch die exakte Einstellung der Schichtdicke der Siliziumoxidschicht die Morphologie der nachfolgend mittels TDM aufgetragenen kristallinen Siliziumschicht 40 kontrollieren lässt. Die Siliziumoxidschicht weist vorzugsweise eine Schichtdicke von 1 nm bis 20 nm, besonders bevorzugt 5 nm bis 10 nm auf. Durch exakte Einhaltung der genannten Schichtdicken im großtechnischen Produktionsprozess lassen sich insbesondere Solarzellen mit einem erhöhten Wirkungsgrad aufgrund reduzierter Defektstellen an den Korngrenzen herstellen. Dies wird bei Kantenlängen von 14 bis 16 pm, bevorzugt bei 15 pm erreicht. Die Schichtdicke kann mittels Interferometrie oder Ellipsometrie bestimmt werden.
In einer bevorzugten Ausführungsform wird die artifizielle Siliziumoxidschicht in Schritt b) mittels Flusssäureätzung erzeugt (sogenannter HF-Dip). Die Behandlung mittels Flusssäure wird vorzugsweise mit 2% bis 4 %iger Flusssäure in deionisiertem Wasser vorgenommen. Ferner sollte der Widerstand des verwendeten deionisierten Wassers mindestens 4 MQcm betragen.
Die Dauer des Ätzvorgangs in Flusssäure kann vorzugsweise 20 s bis 5 min betragen. Ferner kann dem Ätzvorgang ein Spülschritt in deionisiertem Wasser folgen. Nachfolgend kann in Schritt b) das Erzeugen (kontrollierte Aufwachsen) der artifiziellen Siliziumoxidschicht unter reduziertem Atmosphärendruck, vorzugsweise im Bereich von 10'5 bis 10'8 mbar, erfolgen. Zudem kann das Erzeugen (kontrollierte Aufwachsen) der artifiziellen Siliziumoxidschicht in einer H2-Atmosphäre erflogen.
In einer weiteren bevorzugten Ausführungsform erfolgt das vollständige oder partielle Abtragen der nativen Siliziumoxidschicht in Schritt b) mittels Temperatur-Differenz-Methode aus metallischer Schmelze (TDM) durch einen sogenannten Melt-Back-Schritt. Hierbei wird der Temperaturunterschied zwischen dem Substrat und einer Siliziumquelle derart eingestellt, dass die Siliziumoxidschicht des Substrats in einer (an Silizium) untersättigten (Zinn-) Schmelze gelöst wird und bis auf die vorbestimmte Schichtdicke reduziert oder vollständig abgetragen ist. Vorzugsweise beträgt der Temperaturunterschied zwischen dem Substrat und der Siliziumquelle 1 °C bis 6°C, wobei die Siliziumquelle kälter ist. Durch eine anschließende Umkehrung des Temperaturunterschiedes kann ohne weitere Verzögerung des Prozessablaufs (z.B. ohne Wechseln des Reaktors) das Aufwachsen der kristallinen Siliziumschicht (Schritt c) erfolgen.
In einer weiteren bevorzugten Ausführungsform erfolgt die vollständige oder partielle Abtragung der der nativen Siliziumoxidschicht in Schritt b) mittels eines gepulsten Nanosekunden-Laser. Die Abtragung mittels gepulstem Nanosekunden-Laser kann unter einer Wasserstoffatmosphäre durchgeführt werden, um eine unkontrollierte Oxidation der amorphen Siliziumschicht zu vermeiden. Vorzugsweise kann ein gepulster Laserstrahl mit Pulslängen von 0.5 bis 10 ns, besonders bevorzugt 1.4 ns verwendet werden. Die Pulsenergien können hierbei 0.5 pJ bis 100 pJ betragen. Die Abtragung kann ferner mit einem Spiegel-Raster-System erfolgen. Der Laser kann vorzugsweise so fokussiert sein, dass die Oberfläche in einer konzentrierten, aber leicht defokussierten Ebene liegt. Bevorzugt kann die belichtete Fläche einen Durchmesser von 25 pm bis 200 pm aufweisen. Der Laser erwärmt die Oberfläche des Siliziumoxids kurzzeitig über 800°C und bringt das Siliziumoxid zur Reaktion mit der Kammeratmosphäre.
Fig. 4 zeigt Aufnahmen der Oberflächen-Morphologie von verschiedenen Wafern unter dem Raster-Elektronen-Mikroskop. Die Unterschiede in der Oberflächen-Morphologie können durch unterschiedliche Siliziumoxid-Schichtdicken gezielt herbeigeführt werden: a) sehr große Anzahl an Kristalliten und dichte Wachstumsschicht (dünne Oxidschicht) b) große Anzahl an Kristalliten und dichte Wachstumsschicht (mittlere Oxidschicht) c) wenige, große Kristallite, Wachstumsschicht nicht geschlossen (dicke Oxidschicht).
Figur 4b zeigt die Morphologie eines erfindungsgemäß hergestellten Wafers, welcher vorwiegend Kristallite mit einer Kantenlänge von 15 pm aufweist, wodurch elektrische Rekombinationen an den Korngrenzen minimiert werden. Figur 4c weißt hingegen größere Kristallite auf, wodurch eine geschlossene Schicht nicht mehr sichergestellt ist und vermehrt Defektstellen auftreten können.

Claims

9 Patentansprüche
1. Verfahren zur Herstellung von Silizium-basierten Wafern, welches die Abfolge der nachfolgenden Schritte umfasst: a) Bereitstellen eines Substrats (10) mit einer amorphen Siliziumschicht (20) auf der Oberfläche des Substrats (10) und einer die amorphe Siliziumschicht (20) bedeckende nativen Siliziumoxidschicht (30); b) (i) partielles oder vollständiges Abtragen der nativen Siliziumoxidschicht (30) und Erzeugen einer artifiziellen Siliziumoxidschicht (32) mit einer definierten Schichtdicke auf der amorphen Siliziumschicht (20); oder
(ii) partielles Abtragen der nativen Siliziumoxidschicht (30) bis auf eine vorgegebene Schichtdicke; und c) Aufwachsen einer kristallinen Siliziumschicht (40) auf der Oberfläche der (i) artifiziellen Siliziumoxidschicht (32) oder (ii) partiell abgetragenen Siliziumoxidschicht (30) mittels Temperatur-Differenz-Methode (TDM) aus metallischer Schmelze.
2. Verfahren nach Anspruch 1 , wobei das partielle oder vollständige Abtragen der Siliziumoxidschicht (30) in Schritt b) durch Ätzen in 2 bis 4 % wässriger Flusssäure (HF) erfolgt.
3. Verfahren nach Anspruch 2, wobei das Ätzen in wässriger Flusssäure über 20 s bis 5 min erfolgt.
4. Verfahren nach Anspruch 1 , wobei das partielle oder vollständige Abtragen der Siliziumoxidschicht (30) in Schritt b) mittels Temperatur-Differenz-Methode aus metallischer Schmelze erfolgt.
5. Verfahren nach Anspruch 1 , wobei das partielle oder vollständige Abtragen der Siliziumoxidschicht (30) in Schritt b) mittels eines gepulsten Nanosekunden-Lasers erfolgt.
6. Verfahren nach Anspruch 5, wobei das Abtragen mittels gepulstem Nanosekunden-Laser unter Wasserstoffatmosphäre erfolgt.
7. Verfahren nach Anspruch 5 oder 6, wobei das Abtragen mittels gepulstem Nanosekunden- Laser mit Pulslängen von 0.5 bis 10 ns und mit einer Puls Energie zwischen 0,5 und 100 pJ erfolgt.
8. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Substrat Glas ist.
9. Ein Verfahrensprodukt hergestellt gemäß dem Verfahren nach Anspruch 1 .
10. Silizium basierter Wafer, umfassend: ein Substrat (10) mit einer amorphen Siliziumschicht (20) auf der Oberfläche des Substrats (10); eine die amorphe Siliziumschicht (20) bedeckende Siliziumoxidschicht mit einer Schichtdicke von 1 bis 20 nm; und eine direkt auf der Siliziumoxidschicht abgeschiedene kristalline Siliziumschicht (40), dadurch gekennzeichnet, dass die kristalline Siliziumschicht (40) Kristallite mit Kantenlängen von 13 pm bis 16 pm aufweist.
PCT/EP2021/083974 2020-12-10 2021-12-02 Silizium-basierte wafer und verfahren zur herstellung von silizium-basierten wafern WO2022122547A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020132900.8A DE102020132900A1 (de) 2020-12-10 2020-12-10 Silizium-basierte Wafer und Verfahren zur Herstellung von Silizium-basierten Wafern
DE102020132900.8 2020-12-10

Publications (1)

Publication Number Publication Date
WO2022122547A1 true WO2022122547A1 (de) 2022-06-16

Family

ID=78851178

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2021/083974 WO2022122547A1 (de) 2020-12-10 2021-12-02 Silizium-basierte wafer und verfahren zur herstellung von silizium-basierten wafern

Country Status (2)

Country Link
DE (1) DE102020132900A1 (de)
WO (1) WO2022122547A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060030131A1 (en) 2004-08-05 2006-02-09 Richardson Christine E Method for fabricating crystalline silicon
DE102010044014A1 (de) 2010-11-16 2012-05-16 Forschungsverbund Berlin E.V. Kristallisationsverfahren zur Erzeugung kristalliner Halbleiterschichten

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060030131A1 (en) 2004-08-05 2006-02-09 Richardson Christine E Method for fabricating crystalline silicon
DE102010044014A1 (de) 2010-11-16 2012-05-16 Forschungsverbund Berlin E.V. Kristallisationsverfahren zur Erzeugung kristalliner Halbleiterschichten

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
BALIGA, B. J.: "Silicon Liquid Phase Epitaxy: A Review", JOURNAL OFTHE THE ELECTROCHEMICAL SOCIETY, vol. 133, no. 1, 1986, pages 5C - 14C, XP000841349
BANSEN R. ET AL: "Continuous polycrystalline silicon layers on glass grown from tin solutions", CRYSTENGCOMM, vol. 18, no. 11, January 2016 (2016-01-01), GB, pages 1911 - 1917, XP055888767, ISSN: 1466-8033, DOI: 10.1039/C5CE02530C *
BANSEN ROMAN ET AL: "Silicon on glass grown from indium and tin solutions", JOURNAL OF PHOTONICS FOR ENERGY, SOCIETY OF PHOTO-OPTICAL INSTRUMENTATION ENGINEERS, 1000 20TH ST. BELLINGHAM WA 98225-6705 USA, vol. 6, no. 2, April 2016 (2016-04-01), pages 25501, XP060072795, DOI: 10.1117/1.JPE.6.025501 *
C. EHLERS: "Growth and Characterization of Silicon on Glass and Reorganized Porous Silicon Substrates for Photovoltaic Applications", 9 December 2019, VERLAG DR. HUT, ISBN: 978-3-8439-4375-8, XP009533610 *
EASTON, M. A.QIAN, M. A.STJOHN, D. H.: "Grain Refinement in Alloys: Novel Approaches", REFERENCE MODULE IN MATERIALS SCIENCE AND MATERIALS ENGINEERING, 2016, pages 1 - 7
EHLERS CHRISTIAN ET AL: "In situ removal of a native oxide layer from an amorphous silicon surface with a UV laser for subsequent layer growth", CRYSTENGCOMM, vol. 20, no. 44, 13 November 2018 (2018-11-13), GB, pages 7170 - 7177, XP055888714, ISSN: 1466-8033, DOI: 10.1039/C8CE01170B *
NAGEL, N: "The coalescence of silicon layers grown over Si02 by liquid-phase epitaxy: I: Growth and coalescence of defect-free silicon layers", APPLIED PHYSICS A. SOLIDS AND SURFACES, vol. 57, 1993, pages 249 - 254

Also Published As

Publication number Publication date
DE102020132900A1 (de) 2022-06-15

Similar Documents

Publication Publication Date Title
DE60126328T2 (de) Verfahren zur herstellung eines substrats insbesondere für die optik, elektronik oder optoelektronik und resultierendes substrat
DE3415799C2 (de)
DE602004008941T2 (de) Verfahren zur herstellung einer epitaktischen schicht
EP2150970B1 (de) Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche und herstellungsverfahren
DE10313062A1 (de) Auf Nitrid der Gruppe III basierendes Halbleitersubstrat und Verfahren zu seiner Herstellung
DE3422750A1 (de) Verfahren zum herstellen einer schicht aus einem mehrbestandteilmaterial
DE112004000383T5 (de) Galliumnitrid-Einkristallsubstrat und Verfahren zur Herstellung desselben
DE3335189A1 (de) Verfahren zum herstellen einer heterostruktur
DE102018213437B4 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung von Hydrid-Gasphasenepitaxie
DE19631107C2 (de) Verfahren zur Bildung eines Einkristall-Diamantfilms
EP1571242A2 (de) Herstellung von Substratwafern für defektarme Halbleiterbauteile, ihre Verwendung, sowie damit erhaltene Bauteile
DE112017001472T5 (de) Verfahren zur Herstellung von Impfkristallsubstraten und Gruppe 13-Element-Nitridkristallen, und Impfkristallsubstrate
DE112018002163T5 (de) Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer
WO2022122547A1 (de) Silizium-basierte wafer und verfahren zur herstellung von silizium-basierten wafern
EP1133593B1 (de) Verfahren zum aufwachsen einer kristallinen struktur
DE602004005594T2 (de) Verfahren zur synthese eines kristallinen materials und danach erhaltenes material
DE10011876A1 (de) III-V-Verbundhalbleiter
DE102010044014A1 (de) Kristallisationsverfahren zur Erzeugung kristalliner Halbleiterschichten
DE4440072C1 (de) Verfahren zur Herstellung einer vergrabenen monokristallinen Siliziumcarbidschicht
EP0993029A2 (de) Verfahren zur Herstellung kristalliner Halbleiterschichten
EP1320914B1 (de) Passivierung der resonatorendflächen von halbleiterlasern auf der basis von iii-v-halbleitermaterial
DE3124456A1 (de) Halbleiterbauelement sowie verfahren zu dessen herstellung
EP0843748B1 (de) Verfahren zur herstellung von kristallinen schichten
DE19936905A1 (de) Verfahren zur Herstellung eines Kristalls
DE102021108992A1 (de) Verfahren zur Präparation eines Germaniumsubstrats und Germaniumsubstratstruktur für ein epitaktisches Aufwachsen einer Germaniumschicht

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21824367

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 21824367

Country of ref document: EP

Kind code of ref document: A1