WO2022113848A1 - 受信装置 - Google Patents

受信装置 Download PDF

Info

Publication number
WO2022113848A1
WO2022113848A1 PCT/JP2021/042244 JP2021042244W WO2022113848A1 WO 2022113848 A1 WO2022113848 A1 WO 2022113848A1 JP 2021042244 W JP2021042244 W JP 2021042244W WO 2022113848 A1 WO2022113848 A1 WO 2022113848A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
phase
orthogonal
output
local
Prior art date
Application number
PCT/JP2021/042244
Other languages
English (en)
French (fr)
Inventor
信久 小澤
喜久 高池
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US18/253,690 priority Critical patent/US20240014839A1/en
Publication of WO2022113848A1 publication Critical patent/WO2022113848A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1466—Passive mixer arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/29—Performance testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Definitions

  • This disclosure relates to a receiving device.
  • a direct conversion system that directly converts the frequency of the received signal into a baseband signal without converting it into an intermediate frequency is widely used.
  • this direct conversion system in order to suppress a signal having an image frequency, orthogonal demodulation is performed in which an I (In-phase) signal and a Q (Quadrature) signal are generated by an orthogonal mixer using a local signal. Eliminating the signal of this image frequency is important for improving the interference resistance characteristics.
  • IMRR Image Response Direction Ratio
  • the present disclosure provides a receiving device capable of making the amplitudes of the I signal and the Q signal the same.
  • the receiving device includes a common-mode side mixer that mixes a predetermined high frequency component and a common-mode side local signal and outputs the common-mode side mixed signal.
  • An orthogonal side mixer that mixes the predetermined high frequency component with the orthogonal side local signal orthogonal to the in-phase side local signal and outputs it as an orthogonal side mixed signal.
  • An error detection signal generation unit that generates four phases of detection signals having the same frequency as the in-phase local signal and the orthogonal local signal but having different phases. Based on the output signals of the in-phase side mixer and the orthogonal side mixer when each of the four phase detection signals having different phases is used as the predetermined high frequency component, the in-phase side corresponding to the in-phase side mixed signal.
  • a signal processing unit that generates a gain difference between the signal and the orthogonal side signal corresponding to the orthogonal side mixed signal may be provided.
  • an RF signal is output to the in-phase side mixer and the orthogonal side mixer as the predetermined high frequency component, and at the time of adjustment, each of the four phase detection signals having different phases is used as the predetermined high frequency component on the in-phase side.
  • a switching unit that outputs to the mixer and the orthogonal side mixer may be further provided.
  • the four-phase detection signals include a first detection signal in the first phase, a second detection signal having a phase difference between the first detection signal and the detection signal in the range of 80 to 100 degrees, the first detection signal, and the first detection signal.
  • the third detection signal whose phase is different from that of the second detection signal, and the fourth detection whose phase is different from that of the first detection signal and the second detection signal and whose phase difference is in the range of 80 to 110 degrees from the third detection signal. It may be a signal.
  • the four-phase detection signals are the first detection signal of the first phase, the second detection signal having a phase difference of 90 degrees from the first detection signal, and the phase of the first detection signal and the second detection signal. It may be a third detection signal having a different phase from the first detection signal and the second detection signal, and a fourth detection signal having a phase difference of 90 degrees from the third detection signal.
  • An in-phase filter circuit that selectively passes the predetermined high frequency component in a signal based on the in-phase mixed signal, and an in-phase filter circuit.
  • An orthogonal filter circuit that selectively passes the predetermined high frequency component in a signal based on the orthogonal mixed signal, and an orthogonal filter circuit. May be further provided.
  • the signal processing unit includes a first in-phase output signal output by the in-phase side filter circuit based on the first detection signal, and a third in-phase output signal output by the in-phase side filter circuit based on the third detection signal.
  • the magnitude of the first in-phase side signal based on the above, the first orthogonal output signal output by the orthogonal side filter circuit based on the first detection signal, and the third output by the orthogonal side filter circuit based on the third detection signal.
  • the first ratio of the orthogonal output signal and the magnitude of the first orthogonal side signal based on The second in-phase side based on the second in-phase output signal output by the in-phase side filter circuit based on the second detection signal and the fourth in-phase output signal output by the in-phase side filter circuit based on the fourth detection signal.
  • the second ratio, and The gain difference may be generated based on the multiplication of.
  • An in-phase side current-voltage conversion unit that performs current-voltage conversion on the in-phase side mixed signal and outputs it to the in-phase side filter circuit.
  • An in-phase side current-voltage conversion unit that performs current-voltage conversion on the orthogonal-side mixed signal and outputs the current-voltage conversion to the orthogonal-side filter circuit. Further prepare The gain between the common-mode current-voltage conversion unit and the common-mode current-voltage conversion unit may be adjusted based on the gain difference.
  • a signal generation circuit for generating the in-phase local signal and the orthogonal local signal based on the first signal and the second signal whose phase is 90 degrees different from that of the first signal is further provided.
  • the error detection signal generation unit may generate the four-phase detection signal based on the first signal and the second signal.
  • the signal generation circuit includes the first signal having a duty ratio of 50%, the second signal, the third signal which is an inverted signal of the first signal, and the fourth signal which is an inverted signal of the second signal. And the in-phase side local signal and the orthogonal side local signal may be generated based on the first signal, the second signal, the third signal, and the fourth signal.
  • the signal generation circuit is A conversion circuit that converts a reference signal of the first frequency into a second frequency signal having the same frequency as the local signal on the common mode side. It has a 90-degree phase conversion circuit that generates the second signal having a duty ratio of 50%, which is 90 degrees out of phase with the first signal having a duty ratio of 50% generated by the conversion circuit.
  • the third signal which is an inverted signal of the first signal
  • the fourth signal which is an inverted signal of the second signal, are generated, and the first signal, the second signal, the third signal, and the first signal are generated. Based on the four signals, the in-phase side local signal and the orthogonal side local signal may be generated.
  • the first local signal By taking the logical product of two of the first signal, the second signal, the third signal, and the fourth signal, the first local signal having a duty ratio of 25%, the first local signal.
  • the common mode side local signal is a signal based on the first local signal and the third local signal
  • the orthogonal side local signal is a signal based on the second local signal and the fourth local signal. May be good.
  • the error detection signal generation unit is A first signal switch that selectively outputs one of the first signal and the second signal, and Based on the signal output by the first signal switch, a phase converter that generates two signals with a phase difference of 90 degrees for each signal, and a phase converter. It may have a second signal switcher which selectively outputs one of the two signals output by the phase converter.
  • An AD conversion circuit that converts the outputs of the in-phase side filter circuit and the orthogonal side filter circuit into digital signals, respectively. Further prepare The signal processing unit may generate the gain difference based on the output of the AD conversion circuit.
  • a phase shifter that changes the phase of one of the signals of the output based on the in-phase filter circuit and the output based on the orthogonal filter circuit output from the AD conversion circuit.
  • An adder circuit that adds the output of the AD conversion circuit and the output of the phase shifter, May be further provided.
  • the phase shifter may change the phase of the signal by 90 degrees.
  • the detection signal generated by the error detection signal generation unit may be a double-sided wave band signal.
  • the schematic block diagram of the receiving apparatus 1 which concerns on 1st Embodiment The block diagram which shows the detailed block diagram of the RF part and the signal generation part for amplitude error detection.
  • the figure which shows the example of the signal generated by a signal generation circuit The figure which shows the structural example of the common-mode side mixer and the orthogonal side mixer.
  • the figure which shows the state of the circuit and a signal of FIG. 7 simplified.
  • the flowchart which shows the processing example which adjusts a gain difference.
  • the block diagram which shows the structural example of the receiving apparatus 1 which concerns on 2nd Embodiment.
  • FIG. 1 is a schematic block diagram of the receiving device 1 according to the first embodiment.
  • the receiving device 1 receives an RF (Radio Frequency) signal and demodulates it by a direct conversion method, and has an antenna 10, an RF unit 20, an error detection signal generation unit 30, and an AD (Analog to Digital).
  • a conversion unit 40 and a signal processing unit 50 are provided.
  • the antenna 10 converts an electromagnetic wave into an electric signal and supplies it as an RF signal to the RF unit 20 via a signal.
  • This RF signal is a signal that carries a signal wave composed of an I signal and a Q signal. Further, the RF signal is a differential voltage signal composed of a positive side signal and a negative side signal.
  • the RF unit 20 IQ demodulates the RF signal to generate an analog signal wave (I signal and Q signal).
  • the RF unit 20 supplies the I signal and the Q signal to the AD conversion unit 40.
  • the error detection signal generation unit 30 generates an amplitude error detection signal for detecting the amplitude difference between the I signal and the Q signal, for example, before the RF unit 20 starts receiving the RF signal.
  • the error detection signal generation unit 30 generates four-phase detection signals having the same frequency as, for example, the I signal and the Q signal and having different phases.
  • the error detection signal generation unit 30 is configured by the on-chip (on chip) of the IC, and as a method of performing self-calibration (self calibration), it is a reality from the viewpoint of the adjustment method and the circuit scale of SSB signal creation. It wasn't the way to go.
  • the input RF signal is a double-sided wave band (DSB: Double Sideband) signal
  • DSB Double Sideband
  • the amplitude detection error will change significantly due to the phase difference, and the amplitude detection error will change significantly between IQs. Amplitude error cannot be detected correctly. Therefore, although the details of the error detection signal generation unit 30 according to the present embodiment will be described later, the detection signal, which is a four-phase DSB signal having different phases, suppresses the amplitude detection error due to the phase difference, and I Detects the amplitude error of the signal and Q signal.
  • the amplitude error between the I signal and the Q signal may be referred to as an amplitude difference, an IQ gain difference, or a gain error.
  • the AD conversion unit 40 performs AD conversion on the I signal and the Q signal and supplies the signal to the signal processing unit 50.
  • the signal processing unit 50 executes predetermined signal processing on the AD-converted I signal and Q signal.
  • the signal processing unit 50 performs a process of removing a signal having an image frequency. Further, at the time of calibration, the signal processing unit 50 executes a process of detecting the amplitude error of the I signal and the Q signal using the four-phase detection signal, and adjusts the IQ gain difference.
  • FIG. 2 is a block diagram showing a detailed configuration example of the RF unit 20 and the error detection signal generation unit 30.
  • the RF unit 20 amplifies the first signal switch 200, the signal generation circuit 201, the low noise transconductance amplifier (LNTA) 202, the common mode side mixer 204I, and the orthogonal side mixer 204Q.
  • the smoother 206 is provided.
  • the first signal switch 200 switches between the RF signal and the amplitude error detection signal according to the control of the signal processing unit 50.
  • the first signal switch 200 has a switching element SW0 and SW1. More specifically, when the RF signal is received, the switching element SW0 is set to the conductive state, and the switching element SW1 is set to the non-conducting state. On the other hand, when calibrating the amplitude, the switching element SW0 is set to the non-conducting state, and the switching element SW1 is set to the conducting state.
  • FIG. 3 is a diagram showing an example of a signal generated by the signal generation circuit 201. From the top, the first signal LO0, the second signal LO90 orthogonal to the first signal LO0, the third signal LO180 which is the inverted signal of the first signal LO0, and the fourth signal LO270 which is the inverted signal of the second signal LO90.
  • the four-phase local signals IP, IN, QP, and QN are shown.
  • the vertical axis represents the magnitude of the signal, and the horizontal axis represents time.
  • the duty ratio of the first signal LO0, the second signal LO90, the third signal LO180, and the fourth signal LO270 is 50%.
  • the duty ratio of the four-phase local signals IP, IN, QP, and QN is 25%.
  • the values on the high signal side of the four-phase local signals IP, IN, QP, and QN indicate the ON state of the drive signals in the common mode side mixer 204I and the orthogonal side mixer 204Q, which will be described later, and the values on the low signal side are driven. Indicates the OFF state of the signal.
  • the first signal LO0a indicates a signal in which the phase of the first signal LO0 is advanced in time
  • the third signal LO180a indicates a signal in which the phase of the third signal LO180 is delayed in time.
  • IMRR Image Response Direction Ratio
  • the signal generation circuit 201 is a circuit that generates four-phase local signals IP, IN, QP, and QN, and is a reference signal transmitter 201a, a PLL synthesizer 201b, a 90-degree phase shift converter 201c, and a AND circuit (a logical product circuit 201). AND circuit) with 201d.
  • the reference signal transmitter 201a is, for example, a variable frequency oscillator circuit (VFO), which is a circuit in which a capacitor of an LC oscillator is used as a variable capacitor.
  • VFO variable frequency oscillator circuit
  • the reference signal transmitter 201a generates, for example, a reference signal having a frequency ⁇ 0 .
  • the PLL synthesizer 201b is a circuit capable of changing the frequency ⁇ 0 of the reference signal by, for example, changing the number of divisions.
  • the PLL synthesizer 201b produces, for example, a first signal LO0 having a duty ratio of 50 percent and a frequency of ⁇ L.
  • the 90 degree phase shift converter 201c generates a first signal LO0 and a second signal LO90 whose phases are different by 90 degrees. That is, the 90-degree phase shift converter 201c generates a first signal LO0 and a second signal LO90 orthogonal to the first signal LO0. Then, the 90-degree phase shift converter 201c generates a third signal LO180 which is an inverting signal of the first signal LO0 and a fourth signal LO270 which is an inverting signal of the second signal LO90.
  • the AND circuit 201d is composed of a AND circuit.
  • the logical product circuit 201d generates an IP signal having a duty ratio of 25% by the logical product of the first signal LO0 and the second signal LO90.
  • the AND circuit generates an IN signal having a duty ratio of 25% by the AND of the third signal LO180 and the fourth signal LO270.
  • the logical product circuit 201d generates a QP signal having a duty ratio of 25% by the logical product of the first signal LO0 and the fourth signal LO270.
  • the AND circuit 201d generates a QN signal having a duty ratio of 25% by the AND of the second signal LO90 and the third signal LO180.
  • the duty ratio of the first signal LO0, the second signal LO90, the third signal LO180, and the fourth signal LO270 is 50%.
  • the duty ratio of the local signals IP, IN, QP, and QN, which are output signals from the AND circuit 201d is 25%.
  • the local signals IP, IN, QP, and QN having a duty ratio of 25% are generated in this way.
  • Ru When a phase error occurs in the first signal LO0, the second signal LO90, the third signal LO180, and the fourth signal LO270, the first signal LO0a and the third signal LO180a, the local signals IPa, INa, and QPa , QNa will be described later with reference to FIG.
  • the low noise transconductance amplifier (LNTA) 202 converts the differential signal supplied from the first signal switch 200 into a differential current signal, amplifies the differential signal, and supplies the differential signal to the in-phase side mixer 204I and the orthogonal side mixer 204Q. do.
  • the low-noise transconductance amplifier 202 with low power consumption can be shared on the in-phase side and the orthogonal side, and the low-noise transconductance amplifier 202 can be used. It is possible to eliminate the IQ error of.
  • FIG. 4 is a diagram showing a configuration example of the common mode side mixer 204I and the orthogonal side mixer 204Q.
  • the common mode side mixer 204I includes a switch 204Ia and a switch 204Ib
  • the orthogonal side mixer 204Q includes a switch 204Qa and a switch 204Qb.
  • Each switch is composed of, for example, an n-type MOSFET (Metal-Oxide-Semiconductor Dutor Field-Effect-Transistor).
  • An IP signal is applied to the gate (drive terminal) of the switch 204Ia, an IN signal is applied to the gate of the switch 204Ib, a QP signal is applied to the gate of the switch 204Qa, and a QP signal is applied to the gate of the switch 204Qb.
  • a QN signal is applied.
  • the common mode side mixer 204I mixes the RF signal with the IP signal and IN signal generated by the signal generation circuit 201.
  • the orthogonal side mixer 204Q mixes the RF signal with the QP signal and the QN signal generated by the signal generation circuit 201.
  • FIG. 5 is a diagram showing a configuration example of the amplification smoother 206 and the signal processing unit 50. The configuration of the signal processing unit 50 will be described later.
  • the amplification smoother 206 has an in-phase side current-voltage conversion unit 208I, an orthogonal-side current-voltage conversion unit 208Q, an in-phase side filter circuit 210I, and an orthogonal-side filter circuit 210Q.
  • the in-phase side current-voltage conversion unit 208I performs current-voltage conversion on the in-phase side mixed signal output by the in-phase side mixer 204I, and outputs the converted voltage signal as an I signal to the in-phase side filter circuit 210I.
  • the common mode side current-voltage conversion unit 208I includes a plurality of first resistance RIs and a TIA (Transimpedance Amplifier) 208a.
  • the TIA208a is an amplifier that converts a current into a voltage, and includes a non-inverting input terminal, an inverting input terminal, a non-inverting output terminal, and an inverting output terminal.
  • the positive side signal of the in-phase side mixed signal is input to the non-inverting input terminal of the TIA 208a, and the negative side signal of the in-phase side mixed signal is input to the inverting input terminal.
  • the TIA 208a is fed back from the inverting output terminal to the non-inverting input terminal via a resistor having a first resistance value RI, and controls the gain from the non-inverting output terminal to the inverting input terminal. It is fed back through a resistor having a resistance value RI.
  • the orthogonal-side current-voltage conversion unit 208Q performs current-voltage conversion on the orthogonal-side mixed signal output by the orthogonal-side mixer 204Q, and outputs the converted voltage signal as a Q signal to the orthogonal-side filter circuit 210Q.
  • the orthogonal side current-voltage conversion unit 208Q includes a plurality of second resistance RQs and a TIA (Transimpedance Amplifier) 208b.
  • the TIA208b is an amplifier that converts a current into a voltage, and includes a non-inverting input terminal, an inverting input terminal, a non-inverting output terminal, and an inverting output terminal.
  • the positive side signal of the orthogonal side mixed signal is input to the non-inverting input terminal of the TIA 208b, and the negative side signal of the orthogonal side mixed signal is input to the inverting input terminal.
  • the TIA 208b is fed back from the inverting output terminal to the non-inverting input terminal via a resistor having a second resistance value RQ, and controls the gain from the non-inverting output terminal to the inverting input terminal. It is fed back through a resistor having a resistance value RQ.
  • the in-phase side filter circuit 210I selectively passes a predetermined frequency component to the I signal output by the in-phase side current-voltage conversion unit 208I and supplies it to the AD conversion unit 40. That is, the common mode side filter circuit 210I has a low-pass characteristic and can remove a predetermined high frequency component.
  • the orthogonal side filter circuit 210Q selectively passes a predetermined frequency component to the Q signal output by the orthogonal side current-voltage conversion unit 208Q and supplies it to the AD conversion unit 40. That is, the orthogonal side filter circuit 210Q has a low-pass characteristic and can remove a predetermined high frequency component.
  • the configuration of the error detection signal generation unit 30 will be described with reference to FIG. 2 again.
  • the error detection signal generation unit 30 includes a mixer 300, a second signal switch 302, and a phase shift switch 304.
  • the mixer 300 mixes the reference signal having a frequency ⁇ 0 generated by the reference signal transmitter 201a and the output signal of the second signal switch 302, and supplies the mixture to the phase shift switch 304.
  • the second signal switch 302 switches between the first signal LO0 and the second signal LO90 whose phase shift differs by 90 degrees and supplies the mixer 300 as an output signal.
  • the mixer 300 uses the first mixed signal LM0 of the first signal LO0 of the frequency ⁇ L and the reference signal of the frequency ⁇ 0, or the second signal LO90 of the second signal LO90 of the frequency ⁇ L and the reference signal of the frequency ⁇ 0.
  • the mixed signal LM90 is output.
  • the phase shift switching device 304 adjusts the phases of the first mixed signal LM0 and the second mixed signal LM90 under the control of the signal processing unit 50, generates a signal having a phase difference of 90 degrees, and switches the first signal. It is supplied to the low noise transconductance amplifier 202 via the device 200. That is, the phase shift switch 304 has a phase shift converters 306a and 306b, and a third signal switch 308.
  • the phase shift transducer 306a generates the first amplitude error detection signal LM0 (45) in which the phase ⁇ of the first mixed signal LM0 is advanced by 45 degrees.
  • the phase shift transducer 306b generates a second amplitude error detection signal LM0 (-45) in which the phase ⁇ of the first mixed signal LM0 is delayed by 45 degrees.
  • phase shift transducer 306a generates the third amplitude error detection signal LM90 (45) in which the phase ⁇ of the second mixed signal LM90 is advanced by 45 degrees.
  • phase shift transducer 306b generates a fourth amplitude error detection signal LM90 (-45) in which the phase ⁇ of the second mixed signal LM90 is delayed by 45 degrees.
  • the third signal switch 308 switches the output signal between the phase shift converter 306a and the phase shift converter 306b, and supplies the output signal to the low noise transconductance amplifier 202 via the first signal switch 200.
  • the error detection signal generation unit 30 detects the amplitude error of the four phases of the frequency ⁇ L by switching between the second signal switch 302 and the third signal switch 308 under the control of the signal processing unit 50.
  • Signals LM0 (45), LM0 (-45), LM90 (45), LM90 (-45) are output.
  • ⁇ 45 degrees and 45 degrees are used as the phase adjustment for setting the phase difference to 90 degrees, but the phase adjustment is not limited to this.
  • phase difference is set to 90 degrees for the sake of simplicity, but the present embodiment is not limited to this.
  • the phase difference may be in the range where the gain error can be adjusted, and may be, for example, in the range of 75 degrees to 115 degrees.
  • the signal processing unit 50 includes, for example, a CPU, and includes an error detection circuit 52, a phase shifter 54, and an adder circuit 56. Further, as described above, the signal processing unit 50 has the first signal switch 200, the first resistance value RI of the TIA 208b , the second resistance value RQ of the TIA 208b , the second signal switch 302, and the third signal switching. Control the vessel 308.
  • the signal processing unit 50 outputs a signal from which the image has been removed with respect to the input digital signal.
  • the error detection circuit 52 detects the IQ gain difference with respect to the digital signal for detecting the amplitude error input at the time of calibration. Further, after the detection, the first resistance value RI and the second resistance value RQ for gain adjustment provided in the in-phase side current-voltage conversion unit 208I and the cross-side current-voltage conversion unit 208Q are set based on the detected values. , Update so that the IQ gain difference approaches 0. Details of the error detection circuit 52 will be described later.
  • the phase shifter 54 shifts the phase of the I signal by +90 degrees. In this way, the phase shifter 54 performs phase shift processing on any signal.
  • the phase shifter 54 is provided on the in-phase side (I signal side), but may be provided on the orthogonal side (Q signal side).
  • the adder circuit 56 adds the output of the I signal via the phase shifter 54 and the Q signal.
  • the desired signal is added in the same phase, while the image component is added in the opposite phase. Therefore, it is possible to acquire a signal from which the image component has been removed.
  • IMRR Image Response Ratio
  • FIG. 6 is a diagram showing the local signals IPa, INa, QPa, and QNa in which the duty ratio is different from that of the local signals IP, IN, QP, and QN shown in FIG.
  • the first signal LO0a in which the phase of the first signal LO0 is advanced, the second signal LO90, and the third signal in which the phase of the third signal LO180 is delayed is the third signal.
  • the signals generated by the logical product processing using the LO180a and the fourth signal LO270 are the local signals IPa, INa, QPa, and QNa.
  • the period of the local signal IPa is TL
  • the phase lead of the first signal LO is t d1
  • the phase delay of the third signal LO 180 is t d2
  • the quarter period of the period TL is t w
  • the local signal IPa The phase difference between and INa is t pn_I
  • the phase difference between the local signal QPa and QNa is t pn_Q
  • the phase difference between the local signal QPa and IPa is t IPQP
  • the phase difference between the local signal IPa and QNa is t IPQN
  • the local signal QNa and INa is t IPQN
  • phase difference of be t INQN
  • phase difference of the local signals INa and QPa be t INQP
  • the phase differences t pn_I and t pn_Q can be shown by the equation (1).
  • phase differences t IPQP and t INQN can be calculated as shown in the equation (4).
  • the phase difference between the local signals IPa and QPa is 90 degrees
  • the phase difference between the local signals INa and QNa is 90 degrees.
  • the phase between the local signals IPa and QPa maintains an orthogonal relationship.
  • the duty ratios of the local signals IPa, INa, QPa, and QNa are out of phase. Occurs.
  • the deviation of the duty ratio of the local signals IPa, INa, QPa, and QNa is the gain difference between the I signal and the Q signal.
  • FIG. 7 is a diagram showing a state when the gain is calibrated. That is, it is a figure which shows the state in the case of making a switching element SW0 into a non-conducting state, making a switching element SW1 into a conducting state, and detecting an IQ gain difference in the 1st signal switch 200.
  • the low noise transconductance amplifier 202 (FIG. 2) is common to the common mode side signal (I signal side) and the orthogonal side signal (Q signal side), the description is omitted. Further, at the time of calibration, the amplification factors of the common mode side current-voltage conversion unit 208I and the orthogonal side current-voltage conversion unit 208Q are the same, so that the description is omitted.
  • FIG. 8 is a diagram showing the state of the circuit and the signal of FIG. 7.
  • the reference signal generated by the reference signal transmitter 201a (see FIG. 2) is indicated by sin ( ⁇ 0 t), and the first signal LO0 generated by the 90-degree phase shift converter 201c is phase-shifted by the phase shift converter 306a.
  • the amplitude error detection signal LM0 (45) is indicated by sin ( ⁇ L t + ⁇ 1 ), and the amplitude error detection signal LM90 (45) in which the second signal LO90 is phase-shifted by the phase shift converter 306a is cos ( ⁇ L t + ⁇ ). 2 ).
  • ⁇ 1 and ⁇ 2 are topological.
  • the input signal to the in-phase side mixer 204I generated by the signal generation circuit 201 is shown by cos ( ⁇ L t + ⁇ ), and the input signal to the orthogonal side mixer 204Q is shown by sin ( ⁇ L t).
  • m is the gain difference and ⁇ is the phase.
  • phase shift from the signal output from the error detection signal generation unit 30 is indicated by ⁇ ( ⁇ ).
  • ⁇ ( ⁇ ) is simply described as ⁇ .
  • the mixed signal of the reference signal sin ( ⁇ 0 t) and the signal sin ( ⁇ L t + ⁇ 1 ) in the mixer 300 is referred to as RFs, and the signal in which the phase of RFs is ⁇ -shifted is referred to as RFs ⁇ .
  • the signal RFs ⁇ and the input signal cos ( ⁇ L t + ⁇ ) are mixed by the in-phase side mixer 204I, and the signal passed through the low peripheral side by the in-phase side filter circuit 210I is defined as Is.
  • the signal RFs ⁇ and the input signal sin ( ⁇ L t) are mixed by the orthogonal side mixer 204Q, and the signal passed through the low peripheral side by the orthogonal side filter circuit 210Q is defined as Qs.
  • the mixed signal of the reference signal sin ( ⁇ 0 t) and the signal cos ( ⁇ L t + ⁇ 2 ) in the mixer 300 is referred to as RFc, and the signal whose phase of RFc is ⁇ -shifted is referred to as RFc ⁇ .
  • the signal RFc ⁇ and the input signal cos ( ⁇ L t + ⁇ ) are mixed by the in-phase side mixer 204I, and the signal passed through the low-circumferential side by the in-phase side filter circuit 210I is defined as Ic.
  • the signal RFc ⁇ and the input signal sin ( ⁇ L t) are mixed by the orthogonal side mixer 204Q, and the signal passed through the low peripheral side by the orthogonal side filter circuit 210Q is referred to as Qc.
  • the mixed signal RFs are represented by Eq. (5), and the ⁇ -shifted signal RFs ⁇ is represented by Eq. (6).
  • Qs / m is expressed by the equation (7).
  • the LPF in the equation (7) means a signal passed through the low peripheral side by the orthogonal side filter circuit 210Q.
  • the magnitudes of the Is signal and the Qs signal are calculated by adding the square of Is and the square of Qs and calculating the square root by IsQs synthesis.
  • the magnitudes of the Ic signal and the Qc signal are calculated by adding the square of Ic and the square of Qc and calculating the square root by IcQc synthesis.
  • the gain magnification m1 is calculated by the equation (16).
  • the output signal is switched to the phase shift converter 306b (see FIG. 2), and the same calculation is performed for the amplitude error detection signals LM0 (-45) and LM90 (-45). Since the phase difference between the output signals of the phase shift converter 306a and the phase shift converter 306b is 90 degrees, the gain magnification m2 is calculated by the equation (17). Then, as shown by the equation (18), the geometric mean of the magnifications m1 and m2 is defined as the gain difference m. This makes it possible to obtain an estimated value of the gain difference m in which the influence of the error due to the phase difference ⁇ is reduced.
  • the error detection circuit 52 controls the second signal switch 302 and the third signal switch 308 to switch signals, and gains according to the equations (16) to (18).
  • the difference m is calculated and detected.
  • the error detection circuit 52 has a first resistance value RI for gain adjustment provided in the in-phase side current-voltage conversion unit 208I and the orthogonal-side current-voltage conversion unit 208Q based on the detected gain difference m, and a second.
  • the resistance value R Q may be adjusted in the ratio of R I / R Q so that the gain difference is 1. That is, in the present embodiment, the error detection circuit 52 adjusts the first resistance value R I and the second resistance value R Q so that the gain on the orthogonal side becomes m times. Alternatively, the first resistance value R I and the second resistance value R Q may be adjusted so that the gain on the common mode side becomes 1 / m times.
  • FIG. 9 is a diagram showing the results of simulating the relationship between the gain differences m, m1 and m2 when the phase difference ⁇ is changed in the receiving device 1 according to the first embodiment.
  • the vertical axis shows the values of the gain differences m, m1 and m2, and the horizontal axis shows the phase difference ⁇ .
  • 9 (a) and 9 (b) are cases where the phase difference between the output signals of the phase shift transducer 306a and the phase shift transducer 306b is 90 degrees.
  • FIG. 9C shows a case where the phase difference of the output signal is 80 degrees
  • FIG. 9D shows a case where the phase difference of the output signal is 95 degrees.
  • the gain difference m is maintained at 1.1 even if the phase difference ⁇ is changed.
  • the gain difference is suppressed by adjusting the first resistance value RI and the second resistance value R Q so that the width error detection circuit 52, for example, increases the gain on the orthogonal side by 1.1 times. ..
  • the gain differences m1 and m2 show fluctuations of about 20% due to the change in the phase difference ⁇ , and it is difficult to reduce the gain difference only with one of the gain differences m1 and m2.
  • FIG. 10 is a flowchart showing a processing example for adjusting the gain difference m.
  • the receiving device 1 puts the switching element SW0 in the non-conducting state and puts the switching element SW1 in the conducting state in the first signal switch 200 under the control of the signal processing unit 50 (step S100). ).
  • the error detection circuit 52 controls the second signal switch 302 and the third signal switch 308 to switch signals, and calculates the gain difference m according to the equations (16) to (18) (Ste S102). Subsequently, the error detection circuit 52 has a first resistance value RI and a second resistance for gain adjustment provided in the in-phase side current-voltage conversion unit 208I and the orthogonal-side current-voltage conversion unit 208Q based on the gain difference m. The value RQ is adjusted so that the gain difference is reduced (step S104).
  • the switching element SW0 is set to the conductive state
  • the switching element SW1 is set to the non-conducting state (step S106)
  • the gain difference m is adjusted. finish.
  • the error detection signal generation unit 30 receives the four-phase amplitude error detection signals LM0 (45) and LM0 (at the frequency ⁇ L ) at the time of calibration for adjusting the gain difference m. -45), LM90 (45), LM90 (-45) are output.
  • the phase difference between the amplitude error detection signal LM0 (45) and LM0 (-45) is 90 degrees, and the phase difference between the amplitude error detection signal LM90 (45) and LM90 (-45) is 90 degrees. This makes it possible to estimate the gain difference m with higher accuracy by reducing the influence of the error due to the phase difference ⁇ .
  • the error detection signal can be configured as a double-sided wave band (DSB: Double Sideband) signal, and the error detection signal generation unit 30 is made smaller than when a one-sided wave band (SSB: Single Sideband) signal is used. It is possible.
  • DVB Double Sideband
  • SSB Single Sideband
  • the error detection circuit 52 provides a gain adjusting first resistance value RI and a second resistance value provided in the in-phase side current-voltage conversion unit 208I and the orthogonal side current-voltage conversion unit 208Q based on the gain difference m. Since the RQ is adjusted so that the gain difference is reduced, it is possible to make the amplitudes of the I signal and the Q signal the same, and it is possible to secure a good image removal ratio (IMRR). can.
  • IMRR image removal ratio
  • the duty ratio of the local signal input to the in-phase side mixer 204I and the orthogonal side mixer 204Q is set to 50%, and the low noise transconductance amplifier 202a, respectively, on the in-phase side and the orthogonal side, respectively. It differs from the receiving device 1 according to the first embodiment in that 202b is arranged. Hereinafter, the differences from the receiving device 1 according to the first embodiment will be described.
  • FIG. 11 is a block diagram showing a configuration example of the receiving device 1 according to the second embodiment.
  • the receiving device 1 includes low noise transconductance amplifiers 202a and 202b on the in-phase side and the orthogonal side, respectively.
  • the duty ratio is increased, the supply current to each of the common mode side mixer 204I and the orthogonal side mixer 204Q may be insufficient.
  • the current signal may be amplified by arranging the low noise transconductance amplifiers 202a and 202b in the in-phase side and the orthogonal side, respectively.
  • the signal generation circuit 201 the first signal LO0 is output as an IP signal, the third signal LO180 is output as an IN signal, the second signal LO90 is output as a QP signal, and the fourth signal LO270 is output as a QN signal.
  • the error detection signal generation unit 30 has a frequency at the time of calibration for adjusting the gain difference m.
  • the four-phase amplitude error detection signals LM0 (45), LM0 (-45), LM90 (45), and LM90 (-45) of ⁇ L are output.
  • the phase difference between the amplitude error detection signal LM0 (45) and LM0 (-45) is 90 degrees
  • the phase difference between the amplitude error detection signal LM90 (45) and LM90 (-45) is 90.
  • the current signal is amplified by the low-noise transconductance amplifier 202a on the in-phase side and the low-noise transconductance amplifier 202b on the orthogonal side, the in-phase side and the orthogonal side, respectively, as compared with the case where only the low-noise transconductance amplifier 202a is provided.
  • the supply current to can be increased.
  • IoT Internet of things
  • IoT Internet of things
  • IoT devices 9100 which are “things”
  • IoT devices 9003 the Internet, cloud 9005, etc.
  • IoT can be used in various industries such as agriculture, home, automobile, manufacturing, distribution, and energy.
  • FIG. 12 is a diagram showing an example of a schematic configuration of an IoT system 9000 to which the technique according to the present disclosure can be applied.
  • the IoT device 9001 includes various sensors such as a temperature sensor, a humidity sensor, an illuminance sensor, an acceleration sensor, a distance sensor, an image sensor, a gas sensor, and a human sensor. Further, the IoT device 9001 may include terminals such as smartphones, mobile phones, wearable terminals, and game devices.
  • the IoT device 9001 is powered by an AC power supply, a DC power supply, a battery, a non-contact power supply, a so-called energy harvest, or the like.
  • the IoT device 9001 can communicate by wire, wireless, proximity wireless communication, or the like.
  • 3G / LTE registered trademark
  • Wi-Fi registered trademark
  • IEEE802.154 Bluetooth
  • Zigbee registered trademark
  • Z-Wave Z-Wave and the like are preferably used.
  • the IoT device 9001 may switch and communicate with a plurality of these communication means.
  • the IoT device 9001 may form a one-to-one, star-shaped, tree-shaped, or mesh-shaped network.
  • the IoT device 9001 may connect to the external cloud 9005 either directly or through the gateway 9002.
  • An address is assigned to the IoT device 9001 by IPv4, IPv6, 6LoWPAN, or the like.
  • the data collected from the IoT device 9001 is transmitted to other IoT devices 9003, the server 9004, the cloud 9005, and the like.
  • the timing and frequency of transmitting data from the IoT device 9001 are appropriately adjusted, and the data may be compressed and transmitted.
  • Such data may be used as it is, or the data may be analyzed by a computer 9008 by various means such as statistical analysis, machine learning, data mining, cluster analysis, discriminant analysis, combination analysis, and time series analysis.
  • various services such as control, warning, monitoring, visualization, automation, and optimization can be provided.
  • IoT devices 9001 at home include washing machines, dryers, dryers, microwave ovens, dishwashers, refrigerators, ovens, water heaters, cookware, gas appliances, fire alarms, thermostats, air conditioners, televisions, recorders, audio, etc. Includes lighting equipment, water heaters, water heaters, vacuum cleaners, electric fans, air purifiers, security cameras, locks, door / shutter opening / closing devices, sprinklers, toilets, thermostats, weight scales, blood pressure monitors, etc. Further, the IoT device 9001 may include a solar cell, a fuel cell, a storage battery, a gas meter, a power meter, and a distribution board.
  • the communication method of the IoT device 9001 at home is preferably a low power consumption type communication method. Further, the IoT device 9001 may communicate by Wi-Fi indoors and 3G / LTE (registered trademark) outdoors.
  • An external server 9006 for controlling the IoT device may be installed on the cloud 9005 to control the IoT device 9001.
  • the IoT device 9001 transmits data such as the status of household appliances, temperature, humidity, power consumption, and the presence / absence of people / animals inside and outside the house.
  • the data transmitted from the home appliance is stored in the external server 9006 through the cloud 9005. Based on such data, new services will be provided.
  • Such an IoT device 9001 can be controlled by voice by using voice recognition technology.
  • various home appliances can be visualized.
  • various sensors determine the presence or absence of a resident and send the data to an air conditioner, lighting, etc., so that the power can be turned on and off.
  • advertisements can be displayed on displays provided in various home appliances via the Internet.
  • the above is an example of the IoT system 9000 to which the technique according to the present disclosure can be applied.
  • the technique according to the present disclosure can be suitably applied to a receiving device for communicating between various devices among the configurations described above.
  • the technique in the present disclosure can be applied not only to the above applications but also to various communications using high frequencies, for example.
  • it can be used for communication not only in a house as described above but also in an industry such as a factory. Further, for example, it may be mounted on a mobile body and mounted on a device for communication. Not limited to these, it can be implemented in various applications.
  • the receiving device is An in-phase side mixer that mixes a predetermined high frequency component and an in-phase side local signal and outputs it as an in-phase side mixed signal,
  • An orthogonal side mixer that mixes the predetermined high frequency component with the orthogonal side local signal orthogonal to the in-phase side local signal and outputs it as an orthogonal side mixed signal.
  • An error detection signal generation unit that generates four phases of detection signals having the same frequency as the in-phase local signal and the orthogonal local signal but having different phases. Based on the output signals of the in-phase side mixer and the orthogonal side mixer when each of the four phase detection signals having different phases is used as the predetermined high frequency component, the in-phase side corresponding to the in-phase side mixed signal. It includes a signal processing unit that generates a gain difference between the signal and the orthogonal side signal corresponding to the orthogonal side mixed signal.
  • an RF signal is output to the in-phase side mixer and the orthogonal side mixer as the predetermined high frequency component, and at the time of adjustment, each of the four phase detection signals having different phases is used as the predetermined high frequency component on the in-phase side.
  • the receiving device according to (1) further comprising a mixer and a switching unit for outputting to the orthogonal side mixer.
  • the four-phase detection signals include a first detection signal of the first phase, a second detection signal having a phase difference of 80 to 100 degrees from the first detection signal, the first detection signal, and the first detection signal.
  • the third detection signal whose phase is different from that of the second detection signal, and the fourth detection whose phase is different from that of the first detection signal and the second detection signal and whose phase difference is in the range of 80 degrees to 110 degrees from the third detection signal.
  • the receiving device according to (1) or (2), which is a signal.
  • the four-phase detection signals are the first detection signal of the first phase, the second detection signal having a phase difference of 90 degrees from the first detection signal, and the phase of the first detection signal and the second detection signal.
  • a third detection signal having a different phase from the first detection signal and the second detection signal, and a fourth detection signal having a phase difference of 90 degrees from the third detection signal, (1) or ( The receiving device according to 2).
  • An in-phase filter circuit that selectively passes the predetermined high frequency component in a signal based on the in-phase mixed signal, and an in-phase filter circuit.
  • An orthogonal filter circuit that selectively passes the predetermined high frequency component in a signal based on the orthogonal mixed signal, and an orthogonal filter circuit. Further prepare, The receiving device according to (3) or (4).
  • the signal processing unit includes a first in-phase output signal output by the in-phase side filter circuit based on the first detection signal, and a third in-phase output signal output by the in-phase side filter circuit based on the third detection signal.
  • the magnitude of the first in-phase side signal based on the above, the first orthogonal output signal output by the orthogonal side filter circuit based on the first detection signal, and the third output by the orthogonal side filter circuit based on the third detection signal.
  • the first ratio of the orthogonal output signal and the magnitude of the first orthogonal side signal based on The second in-phase side based on the second in-phase output signal output by the in-phase side filter circuit based on the second detection signal and the fourth in-phase output signal output by the in-phase side filter circuit based on the fourth detection signal.
  • An in-phase side current-voltage conversion unit that performs current-voltage conversion on the in-phase side mixed signal and outputs it to the in-phase side filter circuit.
  • An in-phase side current-voltage conversion unit that performs current-voltage conversion on the orthogonal-side mixed signal and outputs the current-voltage conversion to the orthogonal-side filter circuit. Further prepare The gain between the common-mode current-voltage conversion unit and the common-mode current-voltage conversion unit is adjusted based on the gain difference.
  • the receiving device according to (5) or (6).
  • a signal generation circuit for generating the in-phase local signal and the orthogonal local signal based on the first signal and the second signal whose phase is 90 degrees different from that of the first signal is further provided.
  • the error detection signal generation unit generates the four-phase detection signal based on the first signal and the second signal.
  • the signal generation circuit includes the first signal having a duty ratio of 50%, the second signal, the third signal which is an inverted signal of the first signal, and the fourth signal which is an inverted signal of the second signal.
  • the receiving device according to (8), wherein the in-phase side local signal and the orthogonal side local signal are generated based on the first signal, the second signal, the third signal, and the fourth signal.
  • the signal generation circuit is A conversion circuit that converts a reference signal of the first frequency into a second frequency signal having the same frequency as the local signal on the common mode side. It has a 90-degree phase conversion circuit that generates the second signal having a duty ratio of 50%, which is 90 degrees out of phase with the first signal having a duty ratio of 50% generated by the conversion circuit.
  • the third signal which is an inverted signal of the first signal
  • the fourth signal which is an inverted signal of the second signal, are generated, and the first signal, the second signal, the third signal, and the first signal are generated. Based on the four signals, the in-phase side local signal and the orthogonal side local signal are generated.
  • the receiving device according to (9).
  • the first local signal By taking the logical product of two of the first signal, the second signal, the third signal, and the fourth signal, the first local signal having a duty ratio of 25%, the first local signal.
  • the common mode side local signal is a signal based on a first local signal and a third local signal
  • the orthogonal side local signal is a signal based on a second local signal and a fourth local signal.
  • the error detection signal generation unit is A first signal switch that selectively outputs one of the first signal and the second signal, and Based on the signal output by the first signal switch, a phase converter that generates two signals with a phase difference of 90 degrees for each signal, and a phase converter.
  • a phase shifter that changes the phase of one of the signals of the output based on the in-phase filter circuit and the output based on the orthogonal filter circuit output from the AD conversion circuit.
  • An adder circuit that adds the output of the AD conversion circuit and the output of the phase shifter, The receiving device according to (13).
  • the detection signal generated by the error detection signal generation unit is a double-sided wave band signal.
  • the receiving device according to (1).

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Superheterodyne Receivers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

［課題］Ｉ信号とＱ信号との振幅を同一化することが可能な受信装置を提供する。 ［解決手段］受信装置は、所定の高周波数成分と同相側ローカル信号とを混合して同相側混合信号として出力する同相側ミキサと、所定の高周波数成分と同相側ローカル信号と直交する直交側ローカル信号とを混合して直交側混合信号として出力する直交側ミキサと、同相側ローカル信号、及び直交側ローカル信号と同一の周波数であり、位相がそれぞれ異なる４相の検出信号を生成する誤差検出用信号生成部と、位相がそれぞれ異なる４相の検出信号のそれぞれを所定の高周波数成分とする場合の、同相側ミキサ及び直交側ミキサそれぞれの出力信号に基づき、同相側混合信号に応じた同相側信号と、直交側混合信号に応じた直交側信号とのゲイン差を生成する信号処理部と、を備える。

Description

受信装置
　本開示は、受信装置に関する。
　無線信号の受信機においては、受信信号の周波数を中間周波数に変換せずに直接、ベースバンド信号に変換するダイレクトコンバージョン方式が広く用いられている。このダイレクトコンバージョン方式では、メージ周波数の信号を抑制するために、ローカル信号を用いた直交ミキサによりＩ（Ｉｎ－ｐｈａｓｅ）信号と、Ｑ（Ｑｕａｄｒａｔｕｒｅ）信号とを生成する直交復調が行われる。このイメージ周波数の信号を除去するのは、耐妨害特性を向上するのに重要である。
特開２００３－１９８２６２号公報
　しかしながら、Ｉ信号とＱ信号との振幅がずれることにより、イメージ除去比（ＩＭＲＲ：Ｉｍａｇｅ　Ｒｅｓｐｏｎｓｅ　Ｒｅｊｅｃｔｉｏｎ　Ｒａｔｉｏ）が低減する恐れがある。
　本開示は、Ｉ信号とＱ信号との振幅を同一化することが可能な受信装置を提供する。
　一実施形態によれば、受信装置は、所定の高周波数成分と同相側ローカル信号とを混合して同相側混合信号として出力する同相側ミキサと、
　前記所定の高周波数成分と前記同相側ローカル信号と直交する直交側ローカル信号とを混合して直交側混合信号として出力する直交側ミキサと、
　前記同相側ローカル信号、及び前記直交側ローカル信号と同一の周波数であり、位相がそれぞれ異なる４相の検出信号を生成する誤差検出用信号生成部と、
　前記位相がそれぞれ異なる４相の検出信号のそれぞれを前記所定の高周波数成分とする場合の、前記同相側ミキサ及び前記直交側ミキサそれぞれの出力信号に基づき、前記同相側混合信号に応じた同相側信号と、前記直交側混合信号に応じた直交側信号とのゲイン差を生成する信号処理部と、を備えてもよい。
　受信時には前記所定の高周波数成分としてＲＦ信号を前記同相側ミキサ及び前記直交側ミキサに出力し、調整時には前記位相がそれぞれ異なる４相の検出信号のそれぞれを前記所定の高周波数成分として前記同相側ミキサ及び前記直交側ミキサに出力する切替部を、　更に備えてもよい。
　前記４相の検出信号は、第１位相の第１検出信号と、前記第１検出信号と位相差が８０度から１００度の範囲である第２検出信号と、前記第１検出信号及び前記第２検出信号と位相が異なる第３検出信号と、前記第１検出信号及び前記第２検出信号と位相が異なり且つ前記第３検出信号と位相差が８０度から１１０度の範囲である第４検出信号とであってもよい。
　前記４相の検出信号は、第１位相の第１検出信号と、前記第１検出信号と位相差が９０度である第２検出信号と、前記第１検出信号及び前記第２検出信号と位相が異なる第３検出信号と、前記第１検出信号及び前記第２検出信号と位相が異なり且つ前記第３検出信号と位相差が９０度である第４検出信号とであってもよい。
　前記同相側混合信号に基づく信号において前記所定の高周波数成分を選択的に通過させる同相側フィルタ回路と、
　前記直交側混合信号に基づく信号において前記所定の高周波数成分を選択的に通過させる直交側フィルタ回路と、
　を更に備えてもよい。
　前記信号処理部は、前記第１検出信号に基づき前記同相側フィルタ回路の出力する第１同相出力信号と、前記第３検出信号に基づき前記同相側フィルタ回路の出力する第３同相出力信号と、に基づく第１同相側信号の大きさと、前記第１検出信号に基づき前記直交側フィルタ回路の出力する第１直交出力信号と、前記第３検出信号に基づき前記直交側フィルタ回路の出力する第３直交出力信号と、に基づく第１直交側信号の大きさと、の第１比と、
　前記第２検出信号に基づき前記同相側フィルタ回路の出力する第２同相出力信号と、前記第４検出信号に基づき前記同相側フィルタ回路の出力する第４同相出力信号と、に基づく第２同相側信号の大きさと、前記第１検出信号に基づき前記直交側フィルタ回路の出力する第１直交出力信号と、前記第３検出信号に基づき前記直交側フィルタ回路の出力する第３直交出力信号と、に基づく第１直交側信号の大きさと、の第２比と、
　の乗算に基づき、前記ゲイン差を生成してもよい。
　前記同相側混合信号に対して電流電圧変換を行い、前記同相側フィルタ回路に出力する同相側電流電圧変換部と、
　前記直交側混合信号に対して電流電圧変換を行い、前記直交側フィルタ回路に出力する同相側電流電圧変換部と、
　を更に備え、
　前記同相側電流電圧変換部と、前記同相側電流電圧変換部とのゲインは、前記ゲイン差に基づき調整されてもよい。
　第１信号と、前記第１信号と位相が９０度異なる第２信号に基づき、前記同相側ローカル信号と前記直交側ローカル信号とを生成する信号生成回路を更に備え、
　前記誤差検出用信号生成部は、前記第１信号と、前記第２信号に基づき、前記４相の検出信号を生成してもよい。
　前記信号生成回路は、デユ－ティ比５０パーセントの前記第１信号と、前記第２信号と、前記第１信号の反転信号である第３信号と、第２信号の反転信号である第４信号を生成し、前記第１信号、第２信号、第３信号、及び第４信号に基づき、前記同相側ローカル信号、及び前記直交側ローカル信号を生成してもよい。
　前記信号生成回路は、
　第１周波数の基準信号を前記同相側ローカル信号と同一の周波数である第２周波数信号に変換する変換回路と、
　前記変換回路が生成するデユ－ティ比５０パーセントの前記第１信号から、９０度位相のずれたデユ－ティ比５０パーセントの前記第２信号を生成する９０度位相変換回路と、を有し、
　前記第１信号の反転信号である前記第３信号と、前記第２信号の反転信号である前記第４信号を生成し、前記第１信号、前記第２信号、前記第３信号、及び前記第４信号に基づき、前記同相側ローカル信号、及び前記直交側ローカル信号を生成してもよい。
　前記第１信号、前記第２信号、前記第３信号、及び前記第４信号のうちの２つの信号の論理積をとることによって、デユ－ティ比２５パーセントの第１ローカル信号、前記第１ローカル信号と９０度位相が異なる第２ローカル信号、前記第１ローカル信号と１８０度位相が異なる第３ローカル信号と、及び前記第１ローカル信号と２７０度位相が異なる第４ローカル信号を生成す論理積回路と、を更に有し、
　前記同相側ローカル信号は、第１ローカル信号と、第３ローカル信号と、に基づく信号であり、前記直交側ローカル信号は、第２ローカル信号と、第４ローカル信号と、に基づく信号であってもよい。
　前記誤差検出用信号生成部は、
　前記第１信号、及び前記第２信号の一方を選択的に出力する第１信号切替器と、
　前記第１信号切替器が出力する信号に基づき、それぞれの信号の位相差が９０度である２つ信号を生成する位相変換器と、
　前記位相変換器が出力する前記２つ信号の一方を選択的に出力する第２信号切替器と、を有してもよい。
　前記同相側フィルタ回路、及び前記直交側フィルタ回路の出力をそれぞれデジタル信号へと変換する、ＡＤ変換回路を、
　更に備え、
　前記信号処理部は、前記ＡＤ変換回路の出力に基づいて前記ゲイン差を生成してもよい。
　前記ＡＤ変換回路から出力された、前記同相側フィルタ回路に基づく出力及び前記直交側フィルタ回路に基づく出力のうち一方の信号の位相を変化させる、移相器と、
　前記ＡＤ変換回路の出力と、前記移相器の出力とを加算する、加算回路と、
　をさらに備えてもよい。
　前記移相器は、信号の位相を９０度変化させてもよい。
　前記誤差検出用信号生成部が生成する前記検出信号は、両側波帯信号であってもよい。
第１実施形態に係る受信装置１の模式的なブロック図。 ＲＦ部及び振幅誤差検出用信号生成部の詳細な構成例を示すブロック図。 信号生成回路が生成する信号例を示す図。 同相側ミキサと、直交側ミキサとの構成例を示す図。 増幅平滑器と、信号処理部との構成例を示す図。 ローカル信号とデュ－ティ比にずれが生じたローカル信号とを示す図。 ゲインのキャリブレーションを行う場合の状態を示す図。 図７の回路及び信号の状態を簡略化して示す図。 位相差を変更した場合のゲイン差との関係をシミュレーションした結果を示す図。 ゲイン差を調整する処理例を示すフローチャート。 第２実施形態に係る受信装置１の構成例を示すブロック図。 本実施形態に係る受信装置の応用例を示す図。
　以下、図面を参照して、いくつかの実施形態に係る受信装置について説明する。なお、図面及び説明において、電源電圧Ｖｓｓ、Ｖｄｄ等には特に触れないが、それぞれの回路素子等に適切に電源電圧が印加されているものとする。
　（第１実施形態）
　図１は、第１実施形態に係る受信装置１の模式的なブロック図である。この受信装置１は、ＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）信号を受信してダイレクトコンバージョン方式で復調するものであり、アンテナ１０と、ＲＦ部２０と、誤差検出用信号生成部３０と、ＡＤ（Ａｎａｌｏｇ　ｔｏ　Ｄｉｇｉｔａｌ）変換部４０と、信号処理部５０とを備える。
　アンテナ１０は、電磁波を電気信号に変換し、ＲＦ信号としてＲＦ部２０に信号を介して供給する。このＲＦ信号は、Ｉ信号およびＱ信号からなる信号波を搬送する信号である。また、ＲＦ信号は、正側信号および負側信号からなる差動の電圧信号である。
　ＲＦ部２０は、ＲＦ信号をＩＱ復調して、アナログの信号波（Ｉ信号およびＱ信号）を生成する。このＲＦ部２０は、Ｉ信号およびＱ信号をＡＤ変換部４０に供給する。
　誤差検出用信号生成部３０は、例えばＲＦ部２０がＲＦ信号の受信を開始する前などに、Ｉ信号およびＱ信号の振幅差を検出する振幅誤差検出用信号を生成する。誤差検出用信号生成部３０は、例えばＩ信号およびＱ信号と同一の周波数であり、位相がそれぞれ異なる４相の検出信号を生成する。
　一般にＲＦ信号を用いてＩＱ振幅調整を行う場合、従来はテスト用のＲＦテスト信号に片側波帯（ＳＳＢ：Ｓｉｎｇｌｅ　Ｓｉｄｅｂａｎｄ）信号を用いる必要があった。しかし、ＳＳＢ信号を用いる場合には、そのＳＳＢ信号を作成するためには、回路規模が大きく、しかも、受信でのＩＭＲＲ調整と同様な振幅・位相の調整が必要となってしまう。このため、誤差検出用信号生成部３０をＩＣのオンチップ（ｏｎ　ｃｈｉｐ）で構成し、自己キャリブレーション（ｓｅｌｆ　ｃａｌｉｂｒａｔｉｏｎ）を行う方法としては調整方法、及びＳＳＢ信号作成の回路規模の観点で、現実的な方法ではなかった。一方で、入力ＲＦ信号が両側波帯（ＤＳＢ：Ｄｏｕｂｌｅ　Ｓｉｄｅｂａｎｄ）信号の場合、ＲＦ入力信号とＭｉｘｅｒ　Ｌｏｃａｌ信号に位相差があると、その位相差によって振幅検出誤差が大きく変化してしまい、ＩＱ間の振幅誤差を正しく検出する事ができない。そこで、本実施形態に係る誤差検出用信号生成部３０は、詳細は後述するが、位相がそれぞれ異なる４相のＤＳＢ信号である検出信号を用いて、位相差による振幅検出誤差を抑制し、Ｉ信号およびＱ信号の振幅誤差を検出する。なお、本実施形態では、Ｉ信号とＱ信号との振幅誤差を、振幅差、ＩＱゲイン差、或いはゲイン誤差と称する場合がある。
　ＡＤ変換部４０は、Ｉ信号およびＱ信号に対してＡＤ変換を行って信号処理部５０に供給する。
　信号処理部５０は、ＡＤ変換されたＩ信号およびＱ信号に対して所定の信号処理を実行するものである。この信号処理部５０は、ＲＦ信号の受信時には、イメージ周波数の信号を除去する処理を行う。また、信号処理部５０は、キャリブレーション時には、４相の検出信号を用いて、Ｉ信号およびＱ信号の振幅誤差を検出する処理を実行し、ＩＱゲイン差の調整を行う。
　図２は、ＲＦ部２０及び誤差検出用信号生成部３０の詳細な構成例を示すブロック図である。図２に示すように、ＲＦ部２０は、第１信号切替器２００と、信号生成回路２０１と、低雑音トランスコンダクタンス増幅器（ＬＮＴＡ）２０２と、同相側ミキサ２０４Ｉと、直交側ミキサ２０４Ｑと、増幅平滑器２０６と、を備える。
　第１信号切替器２００は、信号処理部５０の制御に従い、ＲＦ信号と振幅誤差検出用信号とを切り換える。この第１信号切替器２００は、スイッティング素子ＳＷ０、ＳＷ１を有する。より具体的には、ＲＦ信号を受信する場合には、スイッティング素子ＳＷ０を導通状態とし、スイッティング素子ＳＷ１を非導通状態にする。一方で、振幅のキャリブレーションを行う場合には、スイッティング素子ＳＷ０を非導通状態とし、スイッティング素子ＳＷ１を導通状態にする。
　図３は、信号生成回路２０１が生成する信号例を示す図である。上から順に、第１信号ＬＯ０と、これに直交する第２信号ＬＯ９０と、第１信号ＬＯ０の反転信号である第３信号ＬＯ１８０と、第２信号ＬＯ９０の反転信号である第４信号ＬＯ２７０と、４相のローカル信号ＩＰ、ＩＮ、ＱＰ、ＱＮを示す。縦軸が信号の大きさであり、横軸が時間を示す。第１信号ＬＯ０、第２信号ＬＯ９０、第３信号ＬＯ１８０、及び第４信号ＬＯ２７０のデュ－ティ（Ｄｕｔｙ）比は５０パーセントである。一方で、４相のローカル信号ＩＰ、ＩＮ、ＱＰ、ＱＮのデュ－ティ比は２５パーセントである。例えば、４相のローカル信号ＩＰ、ＩＮ、ＱＰ、ＱＮの高信号側の値が、後述する同相側ミキサ２０４Ｉ、及び直交側ミキサ２０４Ｑにおける駆動信号のＯＮ状態を示し、低信号側の値が駆動信号のＯＦＦ状態を示す。
　また、第１信号ＬＯ０ａは、第１信号ＬＯ０の位相が時間的に進んだ信号を示し、第３信号ＬＯ１８０ａは、第３信号ＬＯ１８０の位相が時間的に遅れた信号を示す。また、４相のローカル信号ＩＰａ、ＩＮａ、ＱＰａ、ＱＮａは、後述するように、それぞれ、第１信号ＬＯ０ａ、第２信号ＬＯ９０、第３信号ＬＯ１８０ａ、第４信号ＬＯ２７０に基づき生成された４相のローカル信号あり、デュ－ティ比が２５パーセントからずれた状態を示す。デュ－ティ比が２５パーセントからずれると、Ｉ信号とＱ信号とのゲイン（振幅）にずれが生じる。信号とＱ信号とのゲイン（振幅）にずれが生じると、イメージ除去比（ＩＭＲＲ：Ｉｍａｇｅ　Ｒｅｓｐｏｎｓｅ　Ｒｅｊｅｃｔｉｏｎ　Ｒａｔｉｏ）が増加する。
　ここで、図２及び図３を参照しつつ、信号生成回路２０１の構成を説明する。信号生成回路２０１は、４相のローカル信号ＩＰ、ＩＮ、ＱＰ、ＱＮを生成する回路であり、基準信号発信器２０１ａと、ＰＬＬシンセサイザ２０１ｂと、９０度移相変換器２０１ｃと、論理積回路（ＡＮＤ回路）２０１ｄとを有する。
　基準信号発信器２０１ａは、例えば可変周波数発振回路（ＶＦＯ）であり、ＬＣ発振器のコンデンサをバリコンとした回路である。この基準信号発信器２０１ａは、例えば周波数ω０の基準信号を生成する。
　ＰＬＬシンセサイザ２０１ｂは、例えば分周数を変えることにより基準信号の周波数ω０を変えることができる回路である。ＰＬＬシンセサイザ２０１ｂは、例えばデュ－ティ比が５０パーセントであり、周波数ωＬである第１信号ＬＯ０を生成する。
　９０度移相変換器２０１ｃは、第１信号ＬＯ０と、位相が９０度異なる第２信号ＬＯ９０と、を生成する。すなわち、９０度移相変換器２０１ｃは、第１信号ＬＯ０と、これに直交する第２信号ＬＯ９０とを生成する。そして、９０度移相変換器２０１ｃは、第１信号ＬＯ０の反転信号である第３信号ＬＯ１８０と、第２信号ＬＯ９０の反転信号である第４信号ＬＯ２７０とを生成する。
　論理積回路（ＡＮＤ回路）２０１ｄは、論理積回路で構成される。論理積回路２０１ｄは、第１信号ＬＯ０と第２信号ＬＯ９０との論理積により、デュ－ティ比が２５パーセントのＩＰ信号を生成する。同様に、論理積回路は、第３信号ＬＯ１８０と第４信号ＬＯ２７０との論理積により、デュ－ティ比が２５パーセントのＩＮ信号を生成する。
　同様に、論理積回路２０１ｄは、第１信号ＬＯ０と第４信号ＬＯ２７０との論理積により、デュ－ティ比が２５パーセントのＱＰ信号を生成する。同様に、論理積回路２０１ｄは、第２信号ＬＯ９０と第３信号ＬＯ１８０との論理積により、デュ－ティ比が２５パーセントのＱＮ信号を生成する。このように第１信号ＬＯ０、第２信号ＬＯ９０、第３信号ＬＯ１８０、及び第４信号ＬＯ２７０のデューティ比は５０パーセントである。一方で、論理積回路２０１ｄからの出力信号であるローカル信号ＩＰ、ＩＮ、ＱＰ、ＱＮのデューティ比は、２５パーセントである。第１信号ＬＯ０、第２信号ＬＯ９０、第３信号ＬＯ１８０、及び第４信号ＬＯ２７０に位相の誤差が無い場合、このように、２５パーセントのデューティ比のローカル信号ＩＰ、ＩＮ、ＱＰ、ＱＮが生成される。なお、第１信号ＬＯ０、第２信号ＬＯ９０、第３信号ＬＯ１８０、及び第４信号ＬＯ２７０に位相の誤差が生じた場合の、第１信号ＬＯ０ａ、及び第３信号ＬＯ１８０ａ、ローカル信号ＩＰａ、ＩＮａ、ＱＰａ、ＱＮａについては、図６を用いて後述する。
　低雑音トランスコンダクタンス増幅器（ＬＮＴＡ）２０２は、第１信号切替器２００から供給される差動信号を差動の電流信号に変換するとともに増幅し、同相側ミキサ２０４Ｉと、直交側ミキサ２０４Ｑとに供給する。デュ－ティ比が２５パーセントのローカル信号ＩＰ、ＩＮ、ＱＰ、ＱＮを用いる場合、同相側及び直交側で低消費電力の低雑音トランスコンダクタンス増幅器２０２を共有可能であり、低雑音トランスコンダクタンス増幅器２０２でのＩＱ誤差を無くすことが可能となる。
　ここで、図２及び図４を参照しつつ、同相側ミキサ２０４Ｉと、直交側ミキサ２０４Ｑと、の構成を説明する。図４は、同相側ミキサ２０４Ｉと、直交側ミキサ２０４Ｑとの構成例を示す図である。同相側ミキサ２０４Ｉは、スイッチ２０４Ｉａと、スイッチ２０４Ｉｂと、を備え、直交側ミキサ２０４Ｑは、スイッチ２０４Ｑａと、スイッチ２０４Ｑｂと、を備える。各スイッチは、例えば、ｎ型のＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ－Ｅｆｆｅｃｔ－Ｔｒａｎｓｉｓｔｏｒ）により構成される。スイッチ２０４Ｉａのゲート（駆動端子）には、ＩＰ信号が印加され、スイッチ２０４Ｉｂのゲートには、ＩＮ信号が印加され、スイッチ２０４Ｑａのゲートには、ＱＰ信号が印加され、スイッチ２０４Ｑｂのゲートには、ＱＮ信号が印加される。
　これにより、同相側ミキサ２０４Ｉは、ＲＦ信号と、信号生成回路２０１が生成するＩＰ信号、ＩＮ信号とを混合する。同様に、直交側ミキサ２０４Ｑは、ＲＦ信号と、信号生成回路２０１が生成するＱＰ信号、ＱＮ信号とを混合する。
　ここで、図２及び図５を参照しつつ、増幅平滑器２０６の構成を説明する。図５は、増幅平滑器２０６と、信号処理部５０との構成例を示す図である。信号処理部５０の構成は後述する。
　増幅平滑器２０６は、同相側電流電圧変換部２０８Ｉ、直交側電流電圧変換部２０８Ｑ、同相側フィルタ回路２１０Ｉ、及び直交側フィルタ回路２１０Ｑを有する。
　同相側電流電圧変換部２０８Ｉは、同相側ミキサ２０４Ｉが出力する同相側混合信号に対して電流電圧変換を行い、変換後の電圧信号をＩ信号として同相側フィルタ回路２１０Ｉに出力する。この同相側電流電圧変換部２０８Ｉは、複数の第１抵抗ＲＩと、ＴＩＡ（Ｔｒａｎｓ　Ｉｍｐｅｄａｎｃｅ　Ａｍｐｌｉｆｉｅｒ）２０８ａとを備える。
　ＴＩＡ２０８ａは、電流を電圧に変換するアンプであり、非反転入力端子、反転入力端子、非反転出力端子および反転出力端子を備える。このＴＩＡ２０８ａの非反転入力端子には、同相側混合信号のうち正側信号が入力され、反転入力端子には同相側混合信号のうち負側信号が入力される。また、ＴＩＡ２０８ａは、反転出力端子から非反転入力端子へとゲインを制御する第１抵抗値ＲＩを有する抵抗を介してフィードバックされ、非反転出力端子から反転入力端子へとゲインを制御する第１抵抗値ＲＩを有する抵抗を介してフィードバックされる。
　直交側電流電圧変換部２０８Ｑは、直交側ミキサ２０４Ｑが出力する直交側混合信号に対して電流電圧変換を行い、変換後の電圧信号をＱ信号として直交側フィルタ回路２１０Ｑに出力する。この直交側電流電圧変換部２０８Ｑは、複数の第２抵抗ＲＱと、ＴＩＡ（Ｔｒａｎｓ　Ｉｍｐｅｄａｎｃｅ　Ａｍｐｌｉｆｉｅｒ）２０８ｂとを備える。
　ＴＩＡ２０８ｂは、電流を電圧に変換するアンプであり、非反転入力端子、反転入力端子、非反転出力端子および反転出力端子を備える。このＴＩＡ２０８ｂの非反転入力端子には、直交側混合信号のうち正側信号が入力され、反転入力端子には直交側混合信号のうち負側信号が入力される。また、ＴＩＡ２０８ｂは、反転出力端子から非反転入力端子へとゲインを制御する第２抵抗値ＲＱを有する抵抗を介してフィードバックされ、非反転出力端子から反転入力端子へとゲインを制御する第２抵抗値ＲＱを有する抵抗を介してフィードバックされる。
　同相側フィルタ回路２１０Ｉは、同相側電流電圧変換部２０８Ｉが出力するＩ信号に対して、所定の周波数成分を選択的に通過させＡＤ変換部４０に供給する。すなわち、この同相側フィルタ回路２１０Ｉは、ローパス特性を有しており、所定の高周波成分を取り除くことが可能である。
　同様に直交側フィルタ回路２１０Ｑは、直交側電流電圧変換部２０８Ｑが出力するＱ信号に対して、所定の周波数成分を選択的に通過させＡＤ変換部４０に供給する。すなわち、この直交側フィルタ回路２１０Ｑは、ローパス特性を有しており、所定の高周波成分を取り除くことが可能である。
　再び図２を参照し、誤差検出用信号生成部３０の構成を説明する。誤差検出用信号生成部３０は、ミキサ３００と、第２信号切替器３０２と、移相切替器３０４と、を有する。
　ミキサ３００は、基準信号発信器２０１ａが生成する周波数ω０の基準信号と、第２信号切替器３０２の出力信号を混合して、移相切替器３０４に供給する。
　第２信号切替器３０２は、第１信号ＬＯ０と、移相が９０度異なる第２信号ＬＯ９０と、を切り換えてミキサ３００に出力信号として供給する。これにより、ミキサ３００は、周波数ωＬの第１信号ＬＯ０と周波数ω０の基準信号との第１混合信号ＬＭ０、又は周波数ωＬの第２信号ＬＯ９０と周波数ω０の基準信号との第２混合信号ＬＭ９０を出力する。
　移相切替器３０４は、信号処理部５０の制御に従い、第１混合信号ＬＭ０、及び第２混合信号ＬＭ９０の位相を調整し、位相差が９０度となる信号を生成して、第１信号切替器２００を介して低雑音トランスコンダクタンス増幅器２０２に供給する。すなわち、この移相切替器３０４は、移相変換器３０６ａ、３０６ｂ、と第３信号切替器３０８と、を有する。
　移相変換器３０６ａは、第１混合信号ＬＭ０の位相φを４５度進ませた第１振幅誤差検出用信号ＬＭ０（４５）を生成する。一方で、移相変換器３０６ｂは、第１混合信号ＬＭ０の位相φを４５度遅らせた第２振幅誤差検出用信号ＬＭ０（－４５）を生成する。
　同様に、移相変換器３０６ａは、第２混合信号ＬＭ９０の位相φを４５度進ませた第３振幅誤差検出用信号ＬＭ９０（４５）を生成する。一方で、移相変換器３０６ｂは、第２混合信号ＬＭ９０の位相φを４５度遅らせた第４振幅誤差検出用信号ＬＭ９０（－４５）を生成する。
　第３信号切替器３０８は、移相変換器３０６ａと移相変換器３０６ｂとの出力信号を切り換え、第１信号切替器２００を介して低雑音トランスコンダクタンス増幅器２０２に供給する。このように、誤差検出用信号生成部３０は、信号処理部５０の制御に従い、第２信号切替器３０２と、第３信号切替器３０８との切り換えにより、周波数ωＬの４相の振幅誤差検出用信号ＬＭ０（４５）、ＬＭ０（－４５）、ＬＭ９０（４５）、ＬＭ９０（－４５）を出力する。なお、本実施形態では、位相差を９０度とする位相調整として、－４５度と４５度とを用いたがこれに限定されない。例えば、０度と９０度の組合せ、－３０度と６０度の組合せ、－６０度と３０度の組合せなどでもよい。また、本実施形態では、説明を簡単にするために、位相差を９０度とするが、これに限定されない。後述するように、位相差は、ゲイン誤差を調整できる範囲であればよく、例えば７５度から１１５度の範囲でもよい。
　ここで、再び図２及び図６を参照しつつ、信号処理部５０の構成を説明する。この信号処理部５０は、例えばＣＰＵを含んで構成され、誤差検出回路５２と、移相器５４と、加算回路５６と、を備える。また、信号処理部５０は、上述のように、第１信号切替器２００、ＴＩＡ２０８ｂの第１抵抗値ＲＩ、ＴＩＡ２０８ｂの第２抵抗値ＲＱ、第２信号切替器３０２、及び第３信号切替器３０８を制御する。
　信号処理部５０は、入力されたデジタル信号に対して、イメージが除去された信号を出力する。誤差検出回路５２は、キャリブレーション時に入力された振幅誤差検出用のデジタル信号に対して、ＩＱゲイン差を検出する。さらに、検出後に、検出された値に基づいて同相側電流電圧変換部２０８Ｉ、及び交側電流電圧変換部２０８Ｑに備えられるゲイン調整用の第１抵抗値ＲＩ、及び第２抵抗値ＲＱを、ＩＱゲイン差が０に近づくように更新する。誤差検出回路５２の詳細は後述する。
　移相器５４は、例えば、Ｉ信号の位相を＋９０度シフトする。このように、移相器５４は、いずれかの信号に対して移相処理を行う。図６においては、移相器５４は、同相側（Ｉ信号側）に備えられるが、直交側（Ｑ信号側）に備えられてもよい。
　加算回路５６は、Ｉ信号に対する移相器５４を介した出力と、Ｑ信号とを加算する。Ｉ信号とＱ信号のいずれかを９０度シフトして加算すると、所望の信号は、同相で加算されるのに対し、イメージ成分は逆相で加算される。このため、イメージ成分を除去した信号を取得することが可能となる。このように、Ｉ信号に対する移相器５４を介した出力と、Ｑ信号とを加算することにより、イメージ除去比（ＩＭＲＲ：Ｉｍａｇｅ　Ｒｅｓｐｏｎｓｅ　Ｒｅｊｅｃｔｉｏｎ　Ｒａｔｉｏ）を低減した信号を得ることができる。
［位相ずれとデュ－ティ比について］
　図３を参照しつつ、図６を用いて、受信装置１の位相ずれとデュ－ティ比について説明する。図６は、図３で示すローカル信号ＩＰ、ＩＮ、ＱＰ、ＱＮとデュ－ティ比にずれが生じたローカル信号ＩＰａ、ＩＮａ、ＱＰａ、ＱＮａを示す図である。図３で示すように、論理積回路（ＡＮＤ回路）２０１ｄが、第１信号ＬＯ０の位相が進んだ第１信号ＬＯ０ａと、第２信号ＬＯ９０と、第３信号ＬＯ１８０の位相が遅れた第３信号ＬＯ１８０ａと、第４信号ＬＯ２７０とを用いた論理積処理により生成した信号がローカル信号ＩＰａ、ＩＮａ、ＱＰａ、ＱＮａである。
　ここで、ローカル信号ＩＰａの周期をＴＬ、第１信号ＬＯの位相進みをｔｄ１、第３信号ＬＯ１８０の位相遅れをｔｄ２、周期ＴＬの４分の１周期をｔｗ、ローカル信号ＩＰａとＩＮａの位相差をｔｐｎ＿Ｉ、ローカル信号ＱＰａとＱＮａの位相差をｔｐｎ＿Ｑ、ローカル信号ＱＰａとＩＰａの位相差をｔＩＰＱＰ、ローカル信号ＩＰａとＱＮａの位相差をｔＩＰＱＮ、ローカル信号ＱＮａとＩＮａの位相差をｔＩＮＱＮ、ローカル信号ＩＮａとＱＰａの位相差をｔＩＮＱＰとする。この場合、図６から分かるように、位相差ｔｐｎ＿Ｉ、ｔｐｎ＿Ｑを（１）式で示すことができる。
Figure JPOXMLDOC01-appb-M000001
　また、ｔｄ１＝ｔｄ２＝ｔｄの場合、（１）式は（２）式となる。
Figure JPOXMLDOC01-appb-M000002
　同様に、ｔｄ１＝ｔｄ２＝ｔｄの場合、（３）式で示すように、位相差ｔＩＰＱＮ、ｔＩＮＱＰを演算できる。
Figure JPOXMLDOC01-appb-M000003
　同様に、ｔｄ１＝ｔｄ２＝ｔｄの場合、（４）式で示すように、位相差ｔＩＰＱＰ、ｔＩＮＱＮを演算できる。
Figure JPOXMLDOC01-appb-M000004
 　このように、ローカル信号ＩＰａとＱＰａの位相差は９０度となり、ローカル信号ＩＮａとＱＮａの位相差は９０度となる。これらから分かるように、第１信号ＬＯ０、第２信号ＬＯ９０、第３信号ＬＯ１８０、第４信号ＬＯ２７０のいずれかの位相にずれが生じた場合、ローカル信号ＩＰａとＱＰａとの間の位相、及びローカル信号ＩＮａとＱＮａとの間の位相、は直交関係が維持される。一方で、第１信号ＬＯ０、第２信号ＬＯ９０、第３信号ＬＯ１８０、第４信号ＬＯ２７０のいずれかの位相にずれが生じた場合、ローカル信号ＩＰａ、ＩＮａ、ＱＰａ、ＱＮａのデュ－ティ比にずれが生じる。上述のように、ローカル信号ＩＰａ、ＩＮａ、ＱＰａ、ＱＮａのデュ－ティ比のずれは、Ｉ信号とＱ信号のゲイン差となる。
［ＩＱゲイン差の検出について］
　図７及び図８を用いて誤差検出回路５２（図５参照）によるＩＱゲイン差の検出について説明する。図７は、ゲインのキャリブレーションを行う場合の状態を示す図である。すなわち、第１信号切替器２００において、スイッティング素子ＳＷ０を非導通状態とし、スイッティング素子ＳＷ１を導通状態にし、ＩＱゲイン差の検出を行う場合の状態を示す図である。
　低雑音トランスコンダクタンス増幅器２０２（図２）は、同相側信号（Ｉ信号側）、及び直交側信号（Ｑ信号側）で共通するので、記載を省略している。また、キャリブレーション時には、同相側電流電圧変換部２０８Ｉ、及び直交側電流電圧変換部２０８Ｑの増幅率を同一とするため、記載を省略している。
　図８は、図７の回路及び信号の状態を示す図である。基準信号発信器２０１ａ（図２参照）が生成する基準信号をｓｉｎ（ω０ｔ）で示し、９０度移相変換器２０１ｃが生成する第１信号ＬＯ０が移相変換器３０６ａにより位相シフトされた振幅誤差検出用信号ＬＭ０（４５）をｓｉｎ（ωＬｔ＋γ１）で示し、第２信号ＬＯ９０が移相変換器３０６ａにより位相シフトされた振幅誤差検出用信号ＬＭ９０（４５）をｃｏｓ（ωＬｔ＋γ２）で示す。ここで、γ１、γ２は位相である。また、信号生成回路２０１が生成する同相側ミキサ２０４Ｉへの入力信号をｃｏｓ（ωＬｔ＋α）、直交側ミキサ２０４Ｑへの入力信号をｓｉｎ（ωＬｔ）で示す。ｍはゲイン差であり、αは位相である。
　誤差検出用信号生成部３０から出力される信号との位相ずれをφ（β）で示す。ここでは、説明を簡単にするため、単にφ（β）をβで記載する。
　また、ミキサ３００での基準信号ｓｉｎ（ω０ｔ）と信号ｓｉｎ（ωＬｔ＋γ１）との混合信号をＲＦｓとし、ＲＦｓの位相がβシフトした信号をＲＦｓβとする。信号ＲＦｓβと入力信号ｃｏｓ（ωＬｔ＋α）とが同相側ミキサ２０４Ｉにより混合され、同相側フィルタ回路２１０Ｉで低周側を通過させた信号を、Ｉｓとする。同様に、信号ＲＦｓβと入力信号ｓｉｎ（ωＬｔ）とが直交側ミキサ２０４Ｑにより混合され、直交側フィルタ回路２１０Ｑで低周側を通過させた信号を、Ｑｓとする。
　また、ミキサ３００での基準信号ｓｉｎ（ω０ｔ）と信号ｃｏｓ（ωＬｔ＋γ２）との混合信号をＲＦｃとし、ＲＦｃの位相がβシフトした信号をＲＦｃβとする。信号ＲＦｃβと入力信号ｃｏｓ（ωＬｔ＋α）とが同相側ミキサ２０４Ｉにより混合され、同相側フィルタ回路２１０Ｉで低周側を通過させた信号を、Ｉｃとする。同様に、信号ＲＦｃβと入力信号ｓｉｎ（ωＬｔ）とが直交側ミキサ２０４Ｑにより混合され、直交側フィルタ回路２１０Ｑで低周側を通過させた信号を、Ｑｃとする。
＜ｓｉｎ（ωＬｔ＋γ１）の場合＞
　混合信号ＲＦｓは、（５）式で示され、βシフトした信号ＲＦｓβは（６）式で示される。
Figure JPOXMLDOC01-appb-M000005
Figure JPOXMLDOC01-appb-M000006
 　そして、Ｑｓ／ｍは、（７）式で示される。（７）式でのＬＰＦは、直交側フィルタ回路２１０Ｑで低周側を通過させた信号を意味する。
Figure JPOXMLDOC01-appb-M000007
　同様の変換を行うと、Ｉｓは、（８）式で示される。
Figure JPOXMLDOC01-appb-M000008
＜ｃｏｓ（ωＬｔ＋γ２）の場合＞
　信号を切り換えて、ミキサ３００において基準信号ｓｉｎ（ω０ｔ）と信号ｃｏｓ（ωＬｔ＋γ２）が混合される場合、（９）式の関係があるので、Ｑｃ／ｍは、（１０）式で示され、Ｉｃは（１１）式で示される。
Figure JPOXMLDOC01-appb-M000009
Figure JPOXMLDOC01-appb-M000010
Figure JPOXMLDOC01-appb-M000011
　Ｑｓ、Ｉｓ、Ｑｃ、Ｉｃの振幅をそれぞれ、Ｑｓｍ、Ｉｓｍ、Ｑｃｍ、Ｉｃｍとし、γ１＝γ、γ２＝γ＋Δγ、γ＋β＝γβとすると、Ｑｓｍ、Ｉｓｍ、Ｑｃｍ、Ｉｃｍのそれぞれは、（１２）～（１５）式で示される。
Figure JPOXMLDOC01-appb-M000012
Figure JPOXMLDOC01-appb-M000013
Figure JPOXMLDOC01-appb-M000014
Figure JPOXMLDOC01-appb-M000015
　なお、Ｉｓ信号とＱｓ信号の大きさはＩｓＱｓ合成により、Ｉｓの二乗とＱｓの二乗を加算し平方根を演算することで算出される。同様に、Ｉｃ信号とＱｃ信号の大きさはＩｃＱｃ合成により、Ｉｃの二乗とＱｃの二乗を加算し平方根を演算することで算出される。ところが知りたいのは、Ｉｓ信号とＱｓ信号のゲイン差である。このため、ゲイン倍率ｍ１を（１６）式で演算する。
Figure JPOXMLDOC01-appb-M000016
　同様に、移相変換器３０６ｂ（図２参照）側に出力信号を切り換え、振幅誤差検出用信号ＬＭ０（－４５）、ＬＭ９０（－４５）に対して同様の演算を行う。移相変換器３０６ａと移相変換器３０６ｂとの出力信号の位相差は９０度であるので、ゲイン倍率ｍ２は（１７）式で演算される。そして、（１８）式で示すように、倍率ｍ１、ｍ２の幾何平均をゲイン差ｍとする。これにより、位相差γβによる誤差の影響を低減したゲイン差ｍの推定値を得ることが可能となる。
Figure JPOXMLDOC01-appb-M000017
Figure JPOXMLDOC01-appb-M000018
　このように、誤差検出回路５２（図５参照）は、第２信号切替器３０２、及び第３信号切替器３０８を制御して、信号を切り換え、（１６）～（１８）式にしたがい、ゲイン差ｍを演算し、検出する。そして、誤差検出回路５２は、検出されたゲイン差ｍに基づいて同相側電流電圧変換部２０８Ｉ、及び直交側電流電圧変換部２０８Ｑに備えられるゲイン調整用の第１抵抗値ＲＩ、及び第２抵抗値ＲＱを、ゲイン差が１となるようにＲＩ／ＲＱの比を調整してもよい。すなわち、本実施形態では、誤差検出回路５２は、直交側のゲインがｍ倍となるように第１抵抗値ＲＩ、及び第２抵抗値ＲＱを調整する。或いは、同相側のゲインが１／ｍ倍となるように第１抵抗値ＲＩ、及び第２抵抗値ＲＱを調整してもよい。
　図９は、第１実施形態に係る受信装置１において、位相差γβを変更した場合のゲイン差ｍ、ｍ１、ｍ２との関係をシミュレーションした結果を示す図である。縦軸は、ゲイン差ｍ、ｍ１、ｍ２の値を示し、横軸は位相差γβを示す。図９（ａ）、（ｂ）は、移相変換器３０６ａと移相変換器３０６ｂとの出力信号の位相差を９０度とした場合である。図９（ｃ）は、出力信号の位相差を８０度とした場合であり、図９（ｄ）は、出力信号の位相差を９５度とした場合である。
　図９（ａ）、（ｂ）に示すように、ゲイン差ｍは、位相差γβを変更しても１．１を維持する。換言すると、幅誤差検出回路５２が、例えば直交側のゲインを１．１倍となるように第１抵抗値ＲＩ、及び第２抵抗値ＲＱを調整することで、ゲイン差は抑制される。一方で、ゲイン差ｍ１、ｍ２は位相差γβの変更により２０パーセント程度の変動を示しており、ゲイン差ｍ１、及びｍ２の一方でだけでは、ゲイン差の低減は困難となる。
　また、図９（ｃ）、（ｄ）に示すように、移相変換器３０６ａと移相変換器３０６ｂとの出力信号の位相差が９０度から８０度～９５度にずれても、位相差γβに対するゲイン差ｍの変動は、５パーセント程度に抑制される。これから分かるように、ゲイン差ｍは、移相変換器３０６ａと移相変換器３０６ｂとの出力信号の位相差の変動に対する変化が抑制される。
　図１０は、ゲイン差ｍを調整する処理例を示すフローチャートである。図１０に示すように、受信装置１は、信号処理部５０の制御により、第１信号切替器２００において、スイッティング素子ＳＷ０を非導通状態とし、スイッティング素子ＳＷ１を導通状態にする（ステップＳ１００）。
　次に、誤差検出回路５２は、第２信号切替器３０２、及び第３信号切替器３０８を制御して、信号を切り換え、（１６）～（１８）式にしたがい、ゲイン差ｍを演算する（ステップＳ１０２）。続けて、誤差検出回路５２は、ゲイン差ｍに基づいて、同相側電流電圧変換部２０８Ｉ、及び直交側電流電圧変換部２０８Ｑに備えられるゲイン調整用の第１抵抗値ＲＩ、及び第２抵抗値ＲＱを、ゲイン差が低減するように調整する（ステップＳ１０４）。
　次に、信号処理部５０の制御により、第１信号切替器２００において、スイッティング素子ＳＷ０を導通状態とし、スイッティング素子ＳＷ１を非導通状態として（ステップＳ１０６）、ゲイン差ｍを調整する処理を終了する。
　以上のように、本実施形態によれば、誤差検出用信号生成部３０は、ゲイン差ｍを調整するキャリブレーション時に、周波数ωＬの４相の振幅誤差検出用信号ＬＭ０（４５）、ＬＭ０（－４５）、ＬＭ９０（４５）、ＬＭ９０（－４５）を出力する。振幅誤差検出用信号ＬＭ０（４５）と、ＬＭ０（－４５）との位相差を９０度とし、振幅誤差検出用信号ＬＭ９０（４５）と、ＬＭ９０（－４５）との位相差を９０度とすることにより、位相差γβによる誤差の影響を低減したゲイン差ｍの推定をより高精度に行うことが可能となる。これにより、誤差検出用信号を両側波帯（ＤＳＢ：Ｄｏｕｂｌｅ　Ｓｉｄｅｂａｎｄ）信号で構成可能となり、片側波帯（ＳＳＢ：Ｓｉｎｇｌｅ　Ｓｉｄｅｂａｎｄ）信号を用いる場合よりも、誤差検出用信号生成部３０をより小型化可能である。
　また、誤差検出回路５２が、ゲイン差ｍに基づいて、同相側電流電圧変換部２０８Ｉ、及び直交側電流電圧変換部２０８Ｑに備えられるゲイン調整用の第１抵抗値ＲＩ、及び第２抵抗値ＲＱを、ゲイン差が低減するように調整するので、Ｉ信号とＱ信号との振幅を同一化することが可能となり、良好なイメージ除去比（ＩＭＲＲ：Ｉｍａｇｅ　Ｒｅｓｐｏｎｓｅ　Ｒｅｊｅｃｔｉｏｎ　Ｒａｔｉｏ）を確保することができる。
　（第２実施形態）
　第２実施形態に係る受信装置１は、同相側ミキサ２０４Ｉと、直交側ミキサ２０４Ｑに入力されるローカル信号のデューティ比を５０パーセントとし、同相側および直交側のそれぞれに低雑音トランスコンダクタンス増幅器２０２ａ、２０２ｂを配置した点において第１実施形態に係る受信装置１と相違する。以下では、１実施形態に係る受信装置１と相違する点を説明する。
　図１１は、第２実施形態に係る受信装置１の構成例を示すブロック図である。受信装置１は、同相側および直交側のそれぞれに低雑音トランスコンダクタンス増幅器２０２ａ、２０２ｂを備える。デューティ比を大きくした場合などにおいて、同相側ミキサ２０４Ｉおよび直交側ミキサ２０４Ｑのそれぞれへの供給電流が不足することがある。この場合には、同相側、直交側のそれぞれの系統に低雑音トランスコンダクタンス増幅器２０２ａ、２０２ｂを配置することにより、電流信号を増幅すればよい。また、信号生成回路２０１、第１信号ＬＯ０をＩＰ信号、第３信号ＬＯ１８０をＩＮ信号、第２信号ＬＯ９０をＱＰ信号、第４信号ＬＯ２７０をＱＮ信号として出力する。
　以上のように、本実施形態に係る受信装置１によれば、第１実施形態に係る受信装置１と同様に、誤差検出用信号生成部３０は、ゲイン差ｍを調整するキャリブレーション時に、周波数ωＬの４相の振幅誤差検出用信号ＬＭ０（４５）、ＬＭ０（－４５）、ＬＭ９０（４５）、ＬＭ９０（－４５）を出力する。この場合、振幅誤差検出用信号ＬＭ０（４５）と、ＬＭ０（－４５）との位相差を９０度とし、振幅誤差検出用信号ＬＭ９０（４５）と、ＬＭ９０（－４５）との位相差を９０度とすることにより、（１８）式の分子、分母をそれぞれキャンセルでき、位相差γβによる誤差の影響を低減したゲイン差ｍの推定をより高精度に行うことが可能となる。
　また、同相側の低雑音トランスコンダクタンス増幅器２０２ａおよび直交側の低雑音トランスコンダクタンス増幅器２０２ｂにより電流信号を増幅するため、低雑音トランスコンダクタンス増幅器２０２ａのみを設けた場合よりも、同相側および直交側のそれぞれへの供給電流を増大することができる。
　（第３実施形態）
　本開示に係る技術は、いわゆる「物のインターネット」であるＩｏＴ（Ｉｎｔｅｒｎｅｔ　ｏｆ　ｔｈｉｎｇｓ）と呼ばれる技術へ応用可能である。ＩｏＴとは、「物」であるＩｏＴデバイス９１００が、他のＩｏＴデバイス９００３、インターネット、クラウド９００５などに接続され、情報交換することにより相互に制御する仕組みである。ＩｏＴは、農業、家、自動車、製造、流通、エネルギー、など様々な産業に利用できる。
　図１２は、本開示に係る技術が適用され得るＩｏＴシステム９０００の概略的な構成の一例を示す図である。ＩｏＴデバイス９００１には、温度センサー、湿度センサー、照度センサー、加速度センサー、距離センサー、画像センサー、ガスセンサー、人感センサーなどの各種センサーなどが含まれる。また、ＩｏＴデバイス９００１には、スマートフォン、携帯電話、ウェアラブル端末、ゲーム機器などの端末を含めてもよい。ＩｏＴデバイス９００１は、ＡＣ電源、ＤＣ電源、電池、非接触給電、いわゆるエナジーハーベストなどにより給電される。ＩｏＴデバイス９００１は、有線、無線、近接無線通信などにより通信することができる。通信方式は３Ｇ／ＬＴＥ（登録商標）、Ｗｉ－Ｆｉ（登録商標）、ＩＥＥＥ８０２．１５．４、Ｂｌｕｅｔｏｏｔｈ（登録商標）、Ｚｉｇｂｅｅ（登録商標）、Ｚ－Ｗａｖｅなどが好適に用いられる。ＩｏＴデバイス９００１は、これらの通信手段の複数を切り替えて通信してもよい。
　ＩｏＴデバイス９００１は、１対１、星状、ツリー状、メッシュ状のネットワークを形成してもよい。ＩｏＴデバイス９００１は、直接に、またはゲートウエイ９００２を通して、外部のクラウド９００５に接続してもよい。ＩｏＴデバイス９００１には、ＩＰｖ４、ＩＰｖ６、６ＬｏＷＰＡＮなどによって、アドレスが付与される。ＩｏＴデバイス９００１から収集されたデータは、他のＩｏＴデバイス９００３、サーバ９００４、クラウド９００５などに送信される。ＩｏＴデバイス９００１からデータを送信するタイミングや頻度は好適に調整され、データを圧縮して送信してもよい。このようなデータはそのまま利用してもよく、統計解析、機械学習、データマイニング、クラスタ分析、判別分析、組み合わせ分析、時系列分析など様々な手段でデータをコンピュータ９００８で分析してもよい。このようなデータを利用することにより、コントロール、警告、監視、可視化、自動化、最適化、など様々なサービスを提供することができる。
　本開示に係る技術は、家に関するデバイス、サービスにも応用可能である。家におけるＩｏＴデバイス９００１には、洗濯機、乾燥機、ドライヤ、電子レンジ、食洗機、冷蔵庫、オーブン、炊飯器、調理器具、ガス器具、火災報知器、サーモスタット、エアコン、テレビ、レコーダ、オーディオ、照明機器、温水器、給湯器、掃除機、扇風機、空気清浄器、セキュリティカメラ、錠、扉・シャッター開閉装置、スプリンクラー、トイレ、温度計、体重計、血圧計などが含まれる。さらにＩｏＴデバイス９００１には、太陽電池、燃料電池、蓄電池、ガスメータ、電力メータ、分電盤を含んでもよい。
　家におけるＩｏＴデバイス９００１の通信方式は、低消費電力タイプの通信方式が望ましい。また、ＩｏＴデバイス９００１は屋内ではＷｉ－Ｆｉ、屋外では３Ｇ／ＬＴＥ（登録商標）により通信するようにしてもよい。クラウド９００５上にＩｏＴデバイス制御用の外部サーバ９００６を設置し、ＩｏＴデバイス９００１を制御してもよい。ＩｏＴデバイス９００１は、家庭機器の状況、温度、湿度、電力使用量、家屋内外の人・動物の存否などのデータを送信する。家庭機器から送信されたデータは、クラウド９００５を通じて、外部サーバ９００６に蓄積される。このようなデータに基づき、新たなサービスが提供される。このようなＩｏＴデバイス９００１は、音声認識技術を利用することにより、音声によりコントロールすることができる。
　また各種家庭機器からテレビに情報を直接送付することにより、各種家庭機器の状態を可視化することができる。さらには、各種センサーが居住者の有無を判断し、データを空調機、照明などに送付することで、それらの電源をオン・オフすることができる。さらには、各種家庭機器に供えられたディスプレイにインターネットを通じて広告を表示することができる。
　以上、本開示に係る技術が適用され得るＩｏＴシステム９０００の一例について説明した。本開示に係る技術は、以上説明した構成のうち、種々のデバイス間を通信するための受信装置に好適に適用され得る。
　なお、本開示における技術は、上記の応用だけでは無く、例えば、高周波数を用いる種々の通信において応用することが可能である。例えば、上記のように家の中だけでは無く、工場等の産業における通信に用いることもできる。また、例えば、移動体に搭載し、通信を行うデバイスに実装されてもよい。これらに限られず、種々の応用において実装することが可能である。
　前述した実施形態は、以下のような形態としてもよい。
（１）
　受信装置は、
　所定の高周波数成分と同相側ローカル信号とを混合して同相側混合信号として出力する同相側ミキサと、
　前記所定の高周波数成分と前記同相側ローカル信号と直交する直交側ローカル信号とを混合して直交側混合信号として出力する直交側ミキサと、
　前記同相側ローカル信号、及び前記直交側ローカル信号と同一の周波数であり、位相がそれぞれ異なる４相の検出信号を生成する誤差検出用信号生成部と、
　前記位相がそれぞれ異なる４相の検出信号のそれぞれを前記所定の高周波数成分とする場合の、前記同相側ミキサ及び前記直交側ミキサそれぞれの出力信号に基づき、前記同相側混合信号に応じた同相側信号と、前記直交側混合信号に応じた直交側信号とのゲイン差を生成する信号処理部と、を備える。
（２）
　受信時には前記所定の高周波数成分としてＲＦ信号を前記同相側ミキサ及び前記直交側ミキサに出力し、調整時には前記位相がそれぞれ異なる４相の検出信号のそれぞれを前記所定の高周波数成分として前記同相側ミキサ及び前記直交側ミキサに出力する切替部を、　更に備える、（１）に記載の受信装置。
（３）
　前記４相の検出信号は、第１位相の第１検出信号と、前記第１検出信号と位相差が８０度から１００度の範囲である第２検出信号と、前記第１検出信号及び前記第２検出信号と位相が異なる第３検出信号と、前記第１検出信号及び前記第２検出信号と位相が異なり且つ前記第３検出信号と位相差が８０度から１１０度の範囲である第４検出信号とである、（１）又は（２）に記載の受信装置。
（４）
　前記４相の検出信号は、第１位相の第１検出信号と、前記第１検出信号と位相差が９０度である第２検出信号と、前記第１検出信号及び前記第２検出信号と位相が異なる第３検出信号と、前記第１検出信号及び前記第２検出信号と位相が異なり且つ前記第３検出信号と位相差が９０度である第４検出信号とである、（１）又は（２）に記載の受信装置。
（５）
　前記同相側混合信号に基づく信号において前記所定の高周波数成分を選択的に通過させる同相側フィルタ回路と、
　前記直交側混合信号に基づく信号において前記所定の高周波数成分を選択的に通過させる直交側フィルタ回路と、
　を更に備える、
　（３）又は（４）に記載の受信装置。
（６）
　前記信号処理部は、前記第１検出信号に基づき前記同相側フィルタ回路の出力する第１同相出力信号と、前記第３検出信号に基づき前記同相側フィルタ回路の出力する第３同相出力信号と、に基づく第１同相側信号の大きさと、前記第１検出信号に基づき前記直交側フィルタ回路の出力する第１直交出力信号と、前記第３検出信号に基づき前記直交側フィルタ回路の出力する第３直交出力信号と、に基づく第１直交側信号の大きさと、の第１比と、
　前記第２検出信号に基づき前記同相側フィルタ回路の出力する第２同相出力信号と、前記第４検出信号に基づき前記同相側フィルタ回路の出力する第４同相出力信号と、に基づく第２同相側信号の大きさと、前記第１検出信号に基づき前記直交側フィルタ回路の出力する第１直交出力信号と、前記第３検出信号に基づき前記直交側フィルタ回路の出力する第３直交出力信号と、に基づく第１直交側信号の大きさと、の第２比と、
　の乗算に基づき、前記ゲイン差を生成する、（５）に記載の受信装置。
（７）
　前記同相側混合信号に対して電流電圧変換を行い、前記同相側フィルタ回路に出力する同相側電流電圧変換部と、
　前記直交側混合信号に対して電流電圧変換を行い、前記直交側フィルタ回路に出力する同相側電流電圧変換部と、
　を更に備え、
　前記同相側電流電圧変換部と、前記同相側電流電圧変換部とのゲインは、前記ゲイン差に基づき調整される、
　（５）又は（６）に記載の受信装置。
（８）
　第１信号と、前記第１信号と位相が９０度異なる第２信号に基づき、前記同相側ローカル信号と前記直交側ローカル信号とを生成する信号生成回路を更に備え、
　前記誤差検出用信号生成部は、前記第１信号と、前記第２信号に基づき、前記４相の検出信号を生成する、
　（１）に記載の受信装置。
（９）
　前記信号生成回路は、デユ－ティ比５０パーセントの前記第１信号と、前記第２信号と、前記第１信号の反転信号である第３信号と、第２信号の反転信号である第４信号を生成し、前記第１信号、第２信号、第３信号、及び第４信号に基づき、前記同相側ローカル信号、及び前記直交側ローカル信号を生成する、（８）に記載の受信装置。
（１０）
　前記信号生成回路は、
　第１周波数の基準信号を前記同相側ローカル信号と同一の周波数である第２周波数信号に変換する変換回路と、
　前記変換回路が生成するデユ－ティ比５０パーセントの前記第１信号から、９０度位相のずれたデユ－ティ比５０パーセントの前記第２信号を生成する９０度位相変換回路と、を有し、
　前記第１信号の反転信号である前記第３信号と、前記第２信号の反転信号である前記第４信号を生成し、前記第１信号、前記第２信号、前記第３信号、及び前記第４信号に基づき、前記同相側ローカル信号、及び前記直交側ローカル信号を生成する、
　（９）に記載の受信装置。
（１１）
　前記第１信号、前記第２信号、前記第３信号、及び前記第４信号のうちの２つの信号の論理積をとることによって、デユ－ティ比２５パーセントの第１ローカル信号、前記第１ローカル信号と９０度位相が異なる第２ローカル信号、前記第１ローカル信号と１８０度位相が異なる第３ローカル信号と、及び前記第１ローカル信号と２７０度位相が異なる第４ローカル信号を生成す論理積回路と、を更に有し、
　前記同相側ローカル信号は、第１ローカル信号と、第３ローカル信号と、に基づく信号であり、前記直交側ローカル信号は、第２ローカル信号と、第４ローカル信号と、に基づく信号である、（１０）に記載の受信装置。
（１２）
　前記誤差検出用信号生成部は、
　前記第１信号、及び前記第２信号の一方を選択的に出力する第１信号切替器と、
　前記第１信号切替器が出力する信号に基づき、それぞれの信号の位相差が９０度である２つ信号を生成する位相変換器と、
　前記位相変換器が出力する前記２つ信号の一方を選択的に出力する第２信号切替器と、を有する、（８）に記載の受信装置。
（１３）
　前記同相側フィルタ回路、及び前記直交側フィルタ回路の出力をそれぞれデジタル信号へと変換する、ＡＤ変換回路を、
　更に備え、
　前記信号処理部は、前記ＡＤ変換回路の出力に基づいて前記ゲイン差を生成する、（５）に記載の受信装置。
（１４）
　前記ＡＤ変換回路から出力された、前記同相側フィルタ回路に基づく出力及び前記直交側フィルタ回路に基づく出力のうち一方の信号の位相を変化させる、移相器と、
　前記ＡＤ変換回路の出力と、前記移相器の出力とを加算する、加算回路と、
　をさらに備える、（１３）に記載の受信装置。
（１５）
　前記移相器は、信号の位相を９０度変化させる、（１４）に記載の受信装置。
（１６）
　前記誤差検出用信号生成部が生成する前記検出信号は、両側波帯信号である、
　（１）に記載の受信装置。
１：受信装置、３０：誤差検出用信号生成部、４０：ＡＤ変換部、５２：誤差検出回路、５４：移相器、５６：加算器、２００：第１信号切替器、２０１：信号生成回路、２０１ｂ：ＰＬＬシンセサイザ、２０１ｃ：９０度移相変換器、２０１ｄ：論理積回路、２０４Ｉ：同相側ミキサ、２０４Ｑ：直交側ミキサ、２０８Ｉ：同相側電流電圧変換部、２０８Ｑ：直交側電流電圧変換部、２１０Ｉ：同相側フィルタ回路、２１０Ｑ：直交側フィルタ回路、３００：ミキサ、３０２：第２信号切替器、３０４：移相切替器、３０６ａ、３０６ｂ：移相変換器、３０８：第３信号切替器。

Claims (16)

  1. 　所定の高周波数成分と同相側ローカル信号とを混合して同相側混合信号として出力する同相側ミキサと、
    　前記所定の高周波数成分と前記同相側ローカル信号と直交する直交側ローカル信号とを混合して直交側混合信号として出力する直交側ミキサと、
    　前記同相側ローカル信号、及び前記直交側ローカル信号と同一の周波数であり、位相がそれぞれ異なる４相の検出信号を生成する誤差検出用信号生成部と、
    　前記位相がそれぞれ異なる４相の検出信号のそれぞれを前記所定の高周波数成分とする場合の、前記同相側ミキサ及び前記直交側ミキサそれぞれの出力信号に基づき、前記同相側混合信号に応じた同相側信号と、前記直交側混合信号に応じた直交側信号とのゲイン差を生成する信号処理部と、を備える、受信装置。
  2. 　受信時には前記所定の高周波数成分としてＲＦ信号を前記同相側ミキサ及び前記直交側ミキサに出力し、調整時には前記位相がそれぞれ異なる４相の検出信号のそれぞれを前記所定の高周波数成分として前記同相側ミキサ及び前記直交側ミキサに出力する切替部を、　更に備える、請求項１に記載の受信装置。
  3. 　前記４相の検出信号は、第１位相の第１検出信号と、前記第１検出信号と位相差が８０度から１１０度の範囲である第２検出信号と、前記第１検出信号及び前記第２検出信号と位相が異なる第３検出信号と、前記第１検出信号及び前記第２検出信号と位相が異なり且つ前記第３検出信号と位相差が８０度から１１０度の範囲である第４検出信号とである、請求項１に記載の受信装置。
  4. 　前記４相の検出信号は、第１位相の第１検出信号と、前記第１検出信号と位相差が９０度である第２検出信号と、前記第１検出信号及び前記第２検出信号と位相が異なる第３検出信号と、前記第１検出信号及び前記第２検出信号と位相が異なり且つ前記第３検出信号と位相差が９０度である第４検出信号とである、請求項１に記載の受信装置。
  5. 　前記同相側混合信号に基づく信号において前記所定の低周波数成分を選択的に通過させる同相側フィルタ回路と、
    　前記直交側混合信号に基づく信号において前記所定の低周波数成分を選択的に通過させる直交側フィルタ回路と、
    　を更に備える、請求項３に記載の受信装置。
  6. 　前記信号処理部は、前記第１検出信号に基づき前記同相側フィルタ回路の出力する第１同相出力信号と、前記第３検出信号に基づき前記同相側フィルタ回路の出力する第３同相出力信号と、に基づく第１同相側信号の大きさと、前記第１検出信号に基づき前記直交側フィルタ回路の出力する第１直交出力信号と、前記第３検出信号に基づき前記直交側フィルタ回路の出力する第３直交出力信号と、に基づく第１直交側信号の大きさと、の第１比と、
    　前記第２検出信号に基づき前記同相側フィルタ回路の出力する第２同相出力信号と、前記第４検出信号に基づき前記同相側フィルタ回路の出力する第４同相出力信号と、に基づく第２同相側信号の大きさと、前記第１検出信号に基づき前記直交側フィルタ回路の出力する第１直交出力信号と、前記第３検出信号に基づき前記直交側フィルタ回路の出力する第３直交出力信号と、に基づく第１直交側信号の大きさと、の第２比と、
    　の乗算に基づき、前記ゲイン差を生成する、請求項５に記載の受信装置。
  7. 　前記同相側混合信号に対して電流電圧変換を行い、前記同相側フィルタ回路に出力する同相側電流電圧変換部と、
    　前記直交側混合信号に対して電流電圧変換を行い、前記直交側フィルタ回路に出力する同相側電流電圧変換部と、
    　を更に備え、
    　前記同相側電流電圧変換部と、前記同相側電流電圧変換部とのゲインは、前記ゲイン差に基づき調整される、請求項５に記載の受信装置。
  8. 　第１信号と、前記第１信号と位相が９０度異なる第２信号に基づき、前記同相側ローカル信号と前記直交側ローカル信号とを生成する信号生成回路を更に備え、
    　前記誤差検出用信号生成部は、前記第１信号と、前記第２信号に基づき、前記４相の検出信号を生成する、請求項１に記載の受信装置。
  9. 　前記信号生成回路は、デユ－ティ比５０パーセントの前記第１信号と、前記第２信号と、前記第１信号の反転信号である第３信号と、第２信号の反転信号である第４信号を生成し、前記第１信号、第２信号、第３信号、及び第４信号に基づき、前記同相側ローカル信号、及び前記直交側ローカル信号を生成する、請求項８に記載の受信装置。
  10. 　前記信号生成回路は、
    　第１周波数の基準信号を前記同相側ローカル信号と同一の周波数である第２周波数信号に変換する変換回路と、
    　前記変換回路が生成するデユ－ティ比５０パーセントの前記第１信号から、９０度位相のずれたデユ－ティ比５０パーセントの前記第２信号を生成する９０度位相変換回路と、を有し、
    　前記第１信号の反転信号である前記第３信号と、前記第２信号の反転信号である前記第４信号を生成し、前記第１信号、前記第２信号、前記第３信号、及び前記第４信号に基づき、前記同相側ローカル信号、及び前記直交側ローカル信号を生成する、請求項９に記載の受信装置。
  11. 　前記第１信号、前記第２信号、前記第３信号、及び前記第４信号のうちの２つの信号の論理積をとることによって、デユ－ティ比２５パーセントの第１ローカル信号、前記第１ローカル信号と９０度位相が異なる第２ローカル信号、前記第１ローカル信号と１８０度位相が異なる第３ローカル信号と、及び前記第１ローカル信号と２７０度位相が異なる第４ローカル信号を生成す論理積回路と、を更に有し、
    　前記同相側ローカル信号は、前記第１ローカル信号と、前記第３ローカル信号と、に基づく信号であり、前記直交側ローカル信号は、前記第２ローカル信号と、前記第４ローカル信号と、に基づく信号である、請求項１０に記載の受信装置。
  12. 　前記誤差検出用信号生成部は、
    　前記第１信号、及び前記第２信号の一方を選択的に出力する第１信号切替器と、
    　前記第１信号切替器が出力する信号に基づき、それぞれの信号の位相差が９０度である２つの信号を生成する位相変換器と、
    　前記位相変換器が出力する前記２つの信号の一方を選択的に出力する第２信号切替器と、を有する、請求項８に記載の受信装置。
  13. 　前記同相側フィルタ回路、及び前記直交側フィルタ回路の出力をそれぞれデジタル信号へと変換する、ＡＤ変換回路を、
    　更に備え、
    　前記信号処理部は、前記ＡＤ変換回路の出力に基づいて前記ゲイン差を生成する、請求項５に記載の受信装置。
  14. 　前記ＡＤ変換回路から出力された、前記同相側フィルタ回路に基づく出力及び前記直交側フィルタ回路に基づく出力のうち一方の信号の位相を変化させる、移相器と、
    　前記ＡＤ変換回路の出力と、前記移相器の出力とを加算する、加算回路と、
    　をさらに備える、請求項１３に記載の受信装置。
  15. 　前記移相器は、信号の位相を９０度変化させる、
    　請求項１４に記載の受信装置。
  16. 　前記誤差検出用信号生成部が生成する前記検出信号は、両側波帯信号である、請求項１に記載の受信装置。
PCT/JP2021/042244 2020-11-30 2021-11-17 受信装置 WO2022113848A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/253,690 US20240014839A1 (en) 2020-11-30 2021-11-17 Reception apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020198931A JP2022086744A (ja) 2020-11-30 2020-11-30 受信装置
JP2020-198931 2020-11-30

Publications (1)

Publication Number Publication Date
WO2022113848A1 true WO2022113848A1 (ja) 2022-06-02

Family

ID=81754573

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/042244 WO2022113848A1 (ja) 2020-11-30 2021-11-17 受信装置

Country Status (3)

Country Link
US (1) US20240014839A1 (ja)
JP (1) JP2022086744A (ja)
WO (1) WO2022113848A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013185945A (ja) * 2012-03-07 2013-09-19 Furukawa Electric Co Ltd:The レーダ装置およびレーダ装置の調整方法
JP2014192783A (ja) * 2013-03-28 2014-10-06 Japan Radio Co Ltd 無線周波数アナログ集積回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013185945A (ja) * 2012-03-07 2013-09-19 Furukawa Electric Co Ltd:The レーダ装置およびレーダ装置の調整方法
JP2014192783A (ja) * 2013-03-28 2014-10-06 Japan Radio Co Ltd 無線周波数アナログ集積回路

Also Published As

Publication number Publication date
US20240014839A1 (en) 2024-01-11
JP2022086744A (ja) 2022-06-09

Similar Documents

Publication Publication Date Title
CN103999358B (zh) 具有对过程、温度和负载阻抗变化的不灵敏的rf功率检测电路
EP1164759B1 (en) Image rejection in quadrature demodulators
CN106324336B (zh) 一种功率检测电路、功率放大器模块及功率校准电路
JP2004516747A (ja) 差動信号のための位相エラー検出および訂正
US20110207418A1 (en) Methods and apparatus for measuring and/or using transmitter and/or receiver iq imbalance information and/or dc offset information
US8571143B2 (en) Quadrature signal phase controller for controlling phase
CN106877943B (zh) 一种使用环回校准的通信收发器及其发射功率的校准方法
CN106575944A (zh) 使用单个晶体管对本地振荡器(lo)泄漏和镜像抑制进行检测的方法及装置
WO2022113848A1 (ja) 受信装置
CN104320204A (zh) 一种本振iq信号相位幅度校准装置
CN116455355B (zh) 一种双向矢量调制有源移相器及电子设备
CN101540640A (zh) 用于发射前端的载波泄漏校正电路和方法
Ghayvat et al. A 2.4 ghz cmos gilbert mixer in 180nm technology
US11171636B2 (en) Methods and apparatus for phase imbalance correction
WO2021117386A1 (ja) 受信装置
WO2019087501A1 (ja) 送受信回路、通信装置、および、送受信回路の制御方法
JP4466870B2 (ja) ダウンコンバージョンミキサ用のオフセット補正
US11709190B2 (en) Radio frequency (RF) power sensor
JP2012065200A (ja) 送受信装置
WO2022137799A1 (ja) 送受信切替回路、および、無線通信端末
CN203933647U (zh) 信号幅度检测器及包括该信号幅度检测器的无线接收机
CN113079117B (zh) 一种接收链路iq失配估计的方法及装置
US11626840B2 (en) Subharmonic detection and cancelation
WO2024062768A1 (ja) 無線通信装置、および、無線通信装置の制御方法
EP3675373B1 (en) Method and apparatus for adjusting signal level in wireless communication system

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21897822

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18253690

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21897822

Country of ref document: EP

Kind code of ref document: A1