WO2022113736A1 - 信号処理装置 - Google Patents

信号処理装置 Download PDF

Info

Publication number
WO2022113736A1
WO2022113736A1 PCT/JP2021/041273 JP2021041273W WO2022113736A1 WO 2022113736 A1 WO2022113736 A1 WO 2022113736A1 JP 2021041273 W JP2021041273 W JP 2021041273W WO 2022113736 A1 WO2022113736 A1 WO 2022113736A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal processing
signal
supplied
control
module
Prior art date
Application number
PCT/JP2021/041273
Other languages
English (en)
French (fr)
Inventor
太一 平尾
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to CN202180077562.4A priority Critical patent/CN116615712A/zh
Priority to US18/248,180 priority patent/US20230376449A1/en
Publication of WO2022113736A1 publication Critical patent/WO2022113736A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/82—Architectures of general purpose stored program computers data or demand driven
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17325—Synchronisation; Hardware support therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines

Definitions

  • the present disclosure relates to a signal processing device, and more particularly to a signal processing device that makes it easier to control pipeline processing.
  • This disclosure has been made in view of such a situation, and is intended to make it easier to control the pipeline processing.
  • the signal processing device on one aspect of the present technology includes a plurality of processing units that perform signal processing for each input signal in series, and a parameter supply unit that supplies parameters used for the signal processing to the plurality of processing units. And, based on the synchronization signal, the pipeline processing for the input signal is performed by controlling the execution timing of the signal processing by each of the plurality of processing units and the supply timing of the parameters by the parameter supply unit. It is a signal processing device provided with a control unit.
  • a plurality of processing units that perform signal processing for each input signal in series, and a parameter supply unit that supplies parameters used for the signal processing to the plurality of processing units. And, based on the synchronization signal, the control unit that performs the pipeline processing for the input signal by controlling the execution timing of the signal processing by each of the plurality of processing units and the supply timing of the parameters by the parameter supply unit. And are prepared.
  • FIG. 1 is a conventional device that performs such pipeline processing on an input signal (data). That is, each of the signal processing devices 10 has a signal processing module 21 to a signal processing module 28 that performs predetermined signal processing. As shown by the thick line arrow in FIG. 1, the signal processing module 21 to the signal processing module 28 are arranged in series with respect to the input signal (data), and perform signal processing in this order. That is, the signal processing module 21 to the signal processing module 28 perform pipeline processing on the input signal (data).
  • the signal processing device 10 has a register module 11.
  • the register module 11 holds the parameters supplied from the master, and supplies the parameters to the signal processing module 21 to the signal processing module 28 at a predetermined timing.
  • the signal processing module 21 to the signal processing module 28 perform their respective signal processing using the parameters supplied from the register module 11. That is, the register module 11 supplies the parameters used for pipeline processing to each signal processing module.
  • a synchronization signal is supplied to the signal processing module 21 to the signal processing module 28 as shown by the dotted line arrow in FIG.
  • a vertical synchronization signal (VS) is supplied to the signal processing module 21 to the signal processing module 28.
  • a synchronization signal vertical synchronization signal
  • a control unit for controlling the operation timing of each signal processing module and the parameter change timing of the register module is provided based on the synchronization signal.
  • a V-sync signal (Vsync / VS) indicating the origin of the frame data that arrives in pairs with the frame data is once separated from the frame data in the signal processing block and given to the control block, and the start signal is sent by the control block.
  • a plurality of processing units that perform signal processing for each input signal in series, a parameter supply unit that supplies parameters used for the signal processing to a plurality of preceding processing units, and a synchronization signal.
  • a control unit for performing pipeline processing on an input signal by controlling the execution timing of signal processing by each of the plurality of processing units and the supply timing of the previous parameter by the parameter supply unit is provided. To do so.
  • this control unit can more easily change the parameters at an appropriate timing for the progress of the pipeline process.
  • FIG. 2 is a block diagram showing an example of a main configuration of one aspect of a signal processing device to which the present technology is applied.
  • the signal processing device 100 shown in FIG. 2 is a device that performs pipeline processing on an input signal (data).
  • the signal processing device 100 includes a control module 101, a register module 102, and a signal processing module 111 to a signal processing module 118.
  • the signal processing module 111 to the signal processing module 118 are arranged in series with respect to the input signal (data), and perform signal processing in this order. That is, the signal processing module 111 to the signal processing module 118 perform pipeline processing on the input signal (data) (each signal processing is performed in series).
  • the register module 102 holds the parameters supplied from the master, and supplies the parameters to the signal processing module 111 to the signal processing module 118 at a predetermined timing.
  • the signal processing module 111 to the signal processing module 118 perform their respective signal processing using the parameters supplied from the register module 102. That is, the register module 102 is a parameter supply unit that supplies parameters used for pipeline processing to each signal processing module.
  • the control module 101 is a control unit that controls the parameter supply timing by the register module 102 and the operation timing of the signal processing modules 111 to 118.
  • the control module 101 controls the signal processing execution timing by each of the signal processing module 111 to the signal processing module 118 and the parameter supply timing by the register module 102 based on the synchronization signal, thereby controlling the input signal (data). Achieve pipeline processing for.
  • FIG. 3 shows only the signal processing module 111 among the signal processing module 111 to the signal processing module 118.
  • the signal processing module 111 will be described, but the other signal processing modules 112 to 118 are also configured in the same manner as the signal processing module 111. That is, the description for the signal processing module 111 can also be applied to the other signal processing modules 112 to 118.
  • the control module 101 inputs a vertical synchronization signal (VS). Further, the control module 101 supplies the control signal VLATCH to the register module 102.
  • This control signal VLATCH is a control signal that indicates the parameter switching timing.
  • the control module 101 supplies this control signal VLATCH (switches on / off) at the timing synchronized with the vertical synchronization signal (VS).
  • the register module 102 changes the parameters supplied to the signal processing module at the timing based on this control signal VLATCH.
  • control module 101 supplies the control signal START to the signal processing module 111.
  • This control signal START is a control signal instructing the start of signal processing.
  • the control module 101 supplies this control signal START (switches on / off) at the timing synchronized with the vertical synchronization signal (VS).
  • the signal processing module 111 starts the signal processing operation at the timing based on the control signal START.
  • the signal processing module 111 supplies the control signal BUSY and the control signal DONE to the control module 101.
  • the control signal BUSY is a control signal indicating that the system is in operation.
  • the control signal DONE is a control signal indicating that the operation is completed.
  • the control module 101 can easily grasp the operating state of the signal processing module 111 based on these control signals.
  • the control module 101 supplies the control signal VLATCH based on these control signals. Therefore, the register module 102 can change the parameters at an appropriate timing with respect to the progress of the pipeline processing. That is, it is possible to make it easier to control the pipeline processing.
  • FIG. 4 An example of the timing chart of these control signals is shown in FIG.
  • the signal CLK is a clock signal and is synchronized with the vertical synchronization signal (VS) of FIG.
  • the control signal START, control signal BUSY, control signal DONE, and control signal VLATCH are supplied as shown in FIG. 4 (on / off can be switched).
  • control module 101 raises and turns on the control signal START (step S101).
  • step S102 when START and not BUSY, that is, when the control signal START is on and the control signal BUSY is off, the register module 102 supplies the parameter to the signal processing module 111. However, during the period of START or BUSY, that is, while the control signal START or control signal BUSY is ON, the register module 102 fixes (does not switch) the parameter to be supplied.
  • step S103 if START and not BUSY, the signal processing module 111 is started.
  • step S104 when the activation is completed, the control signal BUSY is raised and turned on, and the operation is started (ellipse 131 in FIG. 4).
  • step S105 if it is VLATCH, that is, when the control signal VLATCH is on, the control module 101 drops the control signal VLATCH and turns it off (ellipse 134 in FIG. 4).
  • step S106 when the operation is completed, the signal processing module 111 asserts (turns on) the control signal DONE for one cycle, and drops and turns off the control signal BUSY and the control signal DONE in the next cycle. (Ellipse 132 in FIG. 4).
  • step S107 the control module 101 raises and turns on the control signal VLATCH (ellipse 133 in FIG. 4). As a result, the register module 102 switches the parameters supplied to the signal processing module 111.
  • step S107 When the process of step S107 is completed, the control process is completed.
  • control module 101 can easily grasp the operating state of the signal processing module 111. Therefore, the register module 102 can change the parameters at an appropriate timing with respect to the progress of the pipeline processing. That is, it is possible to make it easier to control the pipeline processing.
  • signal processing module 111 has been described above, the same applies to the other signal processing modules (signal processing module 112 to signal processing module 118) as described above. That is, the above description can be applied to other signal processing modules only by changing the signal processing module.
  • each signal processing module is controlled independently of each other. That is, as shown in FIG. 2, the control module 101 supplies the control signal START to each of the signal processing module 111 to the signal processing module 118 via signal lines independent of each other. Further, the signal processing module 111 to the signal processing module 118 supply the control signal BUSY and the control signal DONE to the control module 101 via signal lines independent of each other.
  • Second Embodiment> ⁇ Signal processing device>
  • software reset initialization
  • FIG. 6 a main configuration example of the signal processing device 100 is shown in FIG.
  • the register module 102 can supply the control signal INIT to the signal processing module 111 to the signal processing module 118.
  • This control signal INIT is a control signal instructing initialization (software reset). That is, the register module 102 can software reset the signal processing module 111 to the signal processing module 118.
  • the register module 102 can supply the control signal INIT to each signal processing module via different signal lines. As a result, the register module 102 can individually (independently of other signal processing modules) software reset each of the signal processing module 111 to the signal processing module 118. That is, the register module 102 can software reset only any signal processing module. This makes it possible to facilitate debugging work.
  • the register module 102 can also supply the control signal INIT to the control module 101. That is, the register module 102 can software reset the control module 101.
  • Control signal in this case will be described with reference to FIG. 7.
  • the signal processing module 111 will be described, but as in the case of FIG. 3, the description for the signal processing module 111 may be applied to the other signal processing modules 112 to 118. can.
  • the register module 102 supplies the control signal INIT to the signal processing module 111. Further, the register module 102 supplies the control signal INIT to the control module 101.
  • the configuration of other control signals is the same as in the case of FIG.
  • step S122 the signal processing module 111 to which the control signal INIT is supplied drops the control signal BUSY and turns it off in the next cycle. Then, the signal processing module 111 stops its operation in step S123 and initializes it.
  • control module 101 to which the control signal INIT is supplied initializes the control for the signal processing module 111 in step S124.
  • the register module 102 is not initialized (it skips its own initialization). That is, the parameters set for the signal processing module 111 are retained. By doing so, the parameter can be used at the time of restart after canceling (turning off) the control signal INIT.
  • the register module 102 may also be initialized (discard the set parameters).
  • step S124 When the process of step S124 is completed, the software reset process is completed.
  • the register module 102 can easily initialize the signal processing module 111 and the control module 101 (software reset).
  • the signal processing module 111 has been described above, the same applies to the other signal processing modules (signal processing module 112 to signal processing module 118) as described above. That is, the above description can be applied to other signal processing modules only by changing the signal processing module. In other words, the register module 102 can initialize each signal processing module independently of each other.
  • the register module 102 may supply parameters to each signal processing module via a queue.
  • a main configuration example of the signal processing device 100 is shown in FIG.
  • the register module 102 has queues 171 to 178.
  • the queues 171 to 178 correspond to the signal processing modules 111 to 118, respectively, and temporarily hold the parameters supplied to each signal processing module in a first-in, first-out manner.
  • the register module 102 supplies the parameters supplied to the signal processing module 111 to the signal processing module 111 via the queue 171 (after being temporarily held in the queue 171). Similarly, for other signal processing modules, parameters are supplied via the corresponding queues.
  • each module can follow even if the settings are completely different between each frame, so that a plurality of different characteristics can be obtained in the entire signal processing. Processing is possible when dealing with the frame of.
  • the data of frame 2 may be input to the signal processing module 111.
  • control becomes easy by providing the queues 171 to 178 as described above.
  • step S142 is executed in the same manner as step S101 of FIG.
  • step S143 when START and not BUSY, that is, when the control signal START is on and the control signal BUSY is off, the register module 102 reads the parameter from the queue 171 and supplies it to the signal processing module 111. However, during the period of START or BUSY, that is, while the control signal START or control signal BUSY is ON, the register module 102 fixes (does not switch) the parameter to be supplied.
  • step S148 the control process is completed.
  • the register module 102 may be able to switch (change) the parameters supplied to the signal processing module within the vertical synchronization period. For example, during dual frequency operation in iToF (indirect Time of Flight) signal processing, it may be possible to switch between a low frequency parameter and a high frequency parameter within a vertical synchronization period.
  • iToF indirect Time of Flight
  • FIG. 13 shows a main configuration example of the signal processing device 100 in that case.
  • the register module 102 has a parameter selection unit 191 to a parameter selection unit 198.
  • the parameter selection unit 191 to the parameter selection unit 198 correspond to the signal processing module 111 to the signal processing module 118, respectively, and select a parameter supplied to each signal processing module from a plurality of parameter candidates. That is, the parameters selected by the parameter selection unit 191 to the parameter selection unit 198 are supplied to each signal processing module.
  • the control signal RBSEL is supplied from the control module 101 to each of the parameter selection unit 191 to the parameter selection unit 198.
  • the control signal RBSEL is a control signal that controls the selection of parameters. That is, the control module 101 uses this control signal RBSEL to control which parameter is selected by the parameter selection unit 191 to the parameter selection unit 198. In other words, the parameter selection unit 191 to the parameter selection unit 198 select parameters according to the control of the control module 101.
  • FIG. 14 shows a main configuration example of the parameter selection unit 191.
  • the parameter selection unit 191 includes a parameter supply unit 201, a parameter supply unit 202, and a selection unit 203.
  • the parameter supply unit 201 and the parameter supply unit 202 supply different candidates for the parameters to the selection unit 203.
  • the selection unit 203 selects a parameter to be supplied to the signal processing module 111 from those candidates, and supplies the selected parameter to the signal processing module 111.
  • the parameter supply unit 201 supplies low frequency parameters (low parameters) to the selection unit 203, and the parameter supply unit 202 supplies high frequency parameters. (High parameter) is supplied to the selection unit 203.
  • the control signal RBSEL is supplied to the selection unit 203 from the control module 101.
  • the selection unit 203 selects one of the supplied parameters according to the control signal RBSEL and supplies it to the signal processing module 111.
  • the register module 102 can switch between the low frequency parameter and the high frequency parameter even during the vertical synchronization (VS) period. can.
  • the signal processing module 111 can perform both low-frequency processing and high-frequency processing. That is, dual frequency operation can be performed.
  • the parameter selection unit 191 may select a parameter to be supplied to the signal processing module 111 from three or more candidates.
  • the register module 102 can switch the parameters supplied by each signal processing module independently of each other.
  • step S161 is executed in the same manner as the process of step S101 of FIG.
  • step S162 the parameter selection unit 191 to the parameter selection unit 198 select parameters according to the control signal RBSEL.
  • step S163 In the case of START and not BUSY in step S163, that is, when the control signal START is on and the control signal BUSY is off, the register module 102 supplies the parameter selected in step S162 to the signal processing module 111. However, during the period of START or BUSY, that is, while the control signal START or control signal BUSY is ON, the register module 102 fixes (does not switch) the parameter to be supplied.
  • step S168 the control process is completed.
  • the parameters can be switched even within the vertical synchronization (VS) period. This makes it possible to perform a wider variety of signal processing.
  • the parameter selection unit 191 to the parameter selection unit 198 described above may be provided in the signal processing module 111 to the signal processing module 118, but in that case, the number of wires between the register module 102 and the signal processing module 111 increases. do.
  • the signal processing module 111 to the signal processing module 118 may be able to bypass data without performing signal processing.
  • the signal processing module 111 to the signal processing module 118 include, as an operation mode, a normal mode in which signal processing is performed and a bypass mode in which signal processing is skipped.
  • each of the signal processing module 111 to the signal processing module 118 has a data path to be detoured, and in the case of the bypass mode, that is, when the signal processing is skipped, the processing target signal (data) is set in the detoured data path. ).
  • the signal processing module 111 to the signal processing module 113 and the signal processing module 118 perform signal processing in the normal mode, and the signal processing module 114 to the signal processing module 117 skip the signal processing in the bypass mode. (Bypassing the data path).
  • the register module 102 is configured to be able to supply not only the parameters but also the control information that specifies the operation mode to each signal processing module. For example, the register module 102 may select whether to set the operation mode to the normal mode or the bypass mode for each signal processing module, and supply a control signal according to the selection result to each signal processing module. good. That is, each signal processing module selects the operation mode specified by the register module 102.
  • control module 101 does not supply the control signal START to the signal processing module in the bypass mode (it does not turn it on but leaves it off).
  • the signal processing device 100 can perform a wider variety of pipeline processing.
  • the normal mode and the bypass mode have been described as examples of the operation mode, but the operation mode is arbitrary and is not limited to these examples. Further, the number of operation modes prepared is arbitrary, and may be 3 or more. Further, although the operation mode is controlled by the register module 102, the present invention is not limited to this, and the control module 101 may control the operation mode, or the signal processing module itself may determine the operation mode. Further, another signal processing unit may control the operation mode.
  • step S181 the signal processing module 111 determines whether or not its own operation mode selected by the register module 102 is the bypass mode based on the control signal supplied from the register module 102. Is determined. If it is determined that the mode is not the bypass mode (normal mode), the process proceeds to step S182.
  • each process of steps S182 to S188 is executed in the same manner as each process of steps S101 to S107 of FIG.
  • the control process is completed.
  • step S181 If it is determined in step S181 that the bypass mode has been selected, the process proceeds to step S189.
  • step S189 the signal processing module 111 bypasses the data path without performing signal processing.
  • step S189 When the process of step S189 is completed, the control process is completed.
  • the control process By executing the control process in this way, it is possible to omit a part or all of each signal process forming the pipeline process. In other words, you can choose the signal processing to perform as pipeline processing. Therefore, the signal processing device 100 can perform a wider variety of pipeline processing.
  • the signal processing module 111 has been described here, the same applies to other signal processing modules (signal processing module 112 to signal processing module 118). That is, the above description can be applied to other signal processing modules only by changing the signal processing module. In other words, the register module 102 can switch the parameters supplied by each signal processing module independently of each other.
  • control module 101 supplies the control signal VLATCH to the register module 102 and instructs the parameter switching timing.
  • the register module 102 changes the parameters supplied to the signal processing module at the timing based on this control signal VLATCH.
  • control module 101 supplies a control signal START to the signal processing module 111, and instructs the start of signal processing.
  • the signal processing module 111 starts the signal processing operation at the timing based on the control signal START.
  • the signal processing module 111 supplies the control signal BUSY and the control signal DONE to the control module 101.
  • the control signal BUSY is a control signal indicating that the system is in operation.
  • the control signal DONE is a control signal indicating that the operation is completed.
  • the control module 101 can easily grasp the operating state of the signal processing module 111 based on these control signals.
  • the control module 101 supplies the control signal VLATCH based on these control signals. Therefore, the register module 102 can change the parameters at an appropriate timing with respect to the progress of the pipeline processing. That is, it is possible to make it easier to control the pipeline processing.
  • the register module 102 can supply the control signal INIT to the signal processing module 111 to the signal processing module 118 to reset the software. Further, the register module 102 can also supply the control signal INIT to the control module 101 to reset the software.
  • the register module 102 has queues 171 to 178, and parameters are supplied to each signal processing module via the queue.
  • the register module 102 has a parameter selection unit 191 to a parameter selection unit 198, and each signal processing module inputs the parameters selected by the parameter selection unit 191 to the parameter selection unit 198. Supply to.
  • the signal processing module 111 to the signal processing module 118 include a normal mode for performing signal processing and a bypass mode for skipping signal processing as operation modes. Further, each of the signal processing module 111 to the signal processing module 118 has a data path to be detoured, and in the case of the bypass mode, that is, when the signal processing is skipped, the processing target signal (data) is set in the detoured data path. ).
  • the register module 102 selects whether to set the operation mode to the normal mode or the bypass mode for each signal processing module, and supplies a control signal according to the selection result. Further, the control module 101 does not supply the control signal START to the signal processing module in the bypass mode (it does not turn it on but leaves it off).
  • the control module 101 supplies the signal processing module 111 to the signal processing module 118 with START, which is a control signal instructing the start of signal processing. Further, the control module 101 supplies the register module 102 with VLATCH, which is a control signal instructing switching of the parameters to be supplied.
  • the register module 102 supplies INIT, which is a control signal instructing initialization, to the signal processing module 111 to the signal processing module 118. Further, the register module 102 supplies a parameter selected from a plurality of parameters by the parameter selection unit 191 to the parameter selection unit 198 to the signal processing module 111 to the signal processing module 118 via the queues 171 to 178. Further, the register module 102 supplies a control signal for controlling the operation mode to the normal mode or the bypass mode to the parameter selection unit 191 to the parameter selection unit 198.
  • the signal processing device 100 can obtain the same effect as described above in the first to fifth embodiments.
  • control module 101 supplies the control signal VLATCH to the register module 102 and instructs the parameter switching timing.
  • the register module 102 changes the parameters supplied to the signal processing module at the timing based on this control signal VLATCH.
  • control module 101 supplies a control signal START to the signal processing module 111, and instructs the start of signal processing.
  • the signal processing module 111 starts the signal processing operation at the timing based on the control signal START.
  • the signal processing module 111 supplies the control signal BUSY and the control signal DONE to the control module 101.
  • the control signal BUSY is a control signal indicating that the system is in operation.
  • the control signal DONE is a control signal indicating that the operation is completed.
  • the control module 101 can easily grasp the operating state of the signal processing module 111 based on these control signals.
  • the control module 101 supplies the control signal VLATCH based on these control signals. Therefore, the register module 102 can change the parameters at an appropriate timing with respect to the progress of the pipeline processing. That is, it is possible to make it easier to control the pipeline processing.
  • the register module 102 can supply the control signal INIT to the signal processing module 111 to the signal processing module 118 to reset the software. Further, the register module 102 can also supply the control signal INIT to the control module 101 to reset the software.
  • the register module 102 has queues 171 to 178, and parameters are supplied to each signal processing module via the queue.
  • the register module 102 has a parameter selection unit 191 to a parameter selection unit 198, and each signal processing module inputs the parameters selected by the parameter selection unit 191 to the parameter selection unit 198. Supply to.
  • the control module 101 supplies the signal processing module 111 to the signal processing module 118 with START, which is a control signal instructing the start of signal processing. Further, the control module 101 supplies the register module 102 with VLATCH, which is a control signal instructing switching of the parameters to be supplied.
  • the register module 102 supplies INIT, which is a control signal instructing initialization, to the signal processing module 111 to the signal processing module 118. Further, the register module 102 supplies a parameter selected from a plurality of parameters by the parameter selection unit 191 to the parameter selection unit 198 to the signal processing module 111 to the signal processing module 118 via the queues 171 to 178.
  • the signal processing device 100 can obtain the same effect as described above in the first embodiment to the fourth embodiment.
  • control module 101 supplies the control signal VLATCH to the register module 102 and instructs the parameter switching timing.
  • the register module 102 changes the parameters supplied to the signal processing module at the timing based on this control signal VLATCH.
  • control module 101 supplies a control signal START to the signal processing module 111, and instructs the start of signal processing.
  • the signal processing module 111 starts the signal processing operation at the timing based on the control signal START.
  • the signal processing module 111 supplies the control signal BUSY and the control signal DONE to the control module 101.
  • the control signal BUSY is a control signal indicating that the system is in operation.
  • the control signal DONE is a control signal indicating that the operation is completed.
  • the control module 101 can easily grasp the operating state of the signal processing module 111 based on these control signals.
  • the control module 101 supplies the control signal VLATCH based on these control signals. Therefore, the register module 102 can change the parameters at an appropriate timing with respect to the progress of the pipeline processing. That is, it is possible to make it easier to control the pipeline processing.
  • the register module 102 can supply the control signal INIT to the signal processing module 111 to the signal processing module 118 to reset the software. Further, the register module 102 can also supply the control signal INIT to the control module 101 to reset the software.
  • the register module 102 has a parameter selection unit 191 to a parameter selection unit 198, and each signal processing module inputs the parameters selected by the parameter selection unit 191 to the parameter selection unit 198. Supply to.
  • the signal processing module 111 to the signal processing module 118 include a normal mode for performing signal processing and a bypass mode for skipping signal processing as operation modes. Further, each of the signal processing module 111 to the signal processing module 118 has a data path to be detoured, and in the case of the bypass mode, that is, when the signal processing is skipped, the processing target signal (data) is set in the detoured data path. ).
  • the register module 102 selects whether to set the operation mode to the normal mode or the bypass mode for each signal processing module, and supplies a control signal according to the selection result. Further, the control module 101 does not supply the control signal START to the signal processing module in the bypass mode (it does not turn it on but leaves it off).
  • the control module 101 supplies the signal processing module 111 to the signal processing module 118 with START, which is a control signal instructing the start of signal processing. Further, the control module 101 supplies the register module 102 with VLATCH, which is a control signal instructing switching of the parameters to be supplied.
  • the register module 102 supplies INIT, which is a control signal instructing initialization, to the signal processing module 111 to the signal processing module 118. Further, the register module 102 supplies a parameter selected from a plurality of parameters by the parameter selection unit 191 to the parameter selection unit 198 to the signal processing module 111 to the signal processing module 118. Further, the register module 102 supplies a control signal for controlling the operation mode to the normal mode or the bypass mode to the parameter selection unit 191 to the parameter selection unit 198.
  • the signal processing apparatus 100 can obtain the same effects as described above in the first embodiment, the second embodiment, the fourth embodiment, and the fifth embodiment. ..
  • control module 101 supplies the control signal VLATCH to the register module 102 and instructs the parameter switching timing.
  • the register module 102 changes the parameters supplied to the signal processing module at the timing based on this control signal VLATCH.
  • control module 101 supplies a control signal START to the signal processing module 111, and instructs the start of signal processing.
  • the signal processing module 111 starts the signal processing operation at the timing based on the control signal START.
  • the signal processing module 111 supplies the control signal BUSY and the control signal DONE to the control module 101.
  • the control signal BUSY is a control signal indicating that the system is in operation.
  • the control signal DONE is a control signal indicating that the operation is completed.
  • the control module 101 can easily grasp the operating state of the signal processing module 111 based on these control signals.
  • the control module 101 supplies the control signal VLATCH based on these control signals. Therefore, the register module 102 can change the parameters at an appropriate timing with respect to the progress of the pipeline processing. That is, it is possible to make it easier to control the pipeline processing.
  • the register module 102 can supply the control signal INIT to the signal processing module 111 to the signal processing module 118 to reset the software. Further, the register module 102 can also supply the control signal INIT to the control module 101 to reset the software.
  • the register module 102 has a parameter selection unit 191 to a parameter selection unit 198, and each signal processing module inputs the parameters selected by the parameter selection unit 191 to the parameter selection unit 198. Supply to.
  • the control module 101 supplies the signal processing module 111 to the signal processing module 118 with START, which is a control signal instructing the start of signal processing. Further, the control module 101 supplies the register module 102 with VLATCH, which is a control signal instructing switching of the parameters to be supplied.
  • the register module 102 supplies INIT, which is a control signal instructing initialization, to the signal processing module 111 to the signal processing module 118. Further, the register module 102 supplies a parameter selected from a plurality of parameters by the parameter selection unit 191 to the parameter selection unit 198 to the signal processing module 111 to the signal processing module 118.
  • the signal processing device 100 can obtain the same effects as described above in the first embodiment, the second embodiment, and the fourth embodiment.
  • control module 101 supplies the control signal VLATCH to the register module 102 and instructs the parameter switching timing.
  • the register module 102 changes the parameters supplied to the signal processing module at the timing based on this control signal VLATCH.
  • control module 101 supplies a control signal START to the signal processing module 111, and instructs the start of signal processing.
  • the signal processing module 111 starts the signal processing operation at the timing based on the control signal START.
  • the signal processing module 111 supplies the control signal BUSY and the control signal DONE to the control module 101.
  • the control signal BUSY is a control signal indicating that the system is in operation.
  • the control signal DONE is a control signal indicating that the operation is completed.
  • the control module 101 can easily grasp the operating state of the signal processing module 111 based on these control signals.
  • the control module 101 supplies the control signal VLATCH based on these control signals. Therefore, the register module 102 can change the parameters at an appropriate timing with respect to the progress of the pipeline processing. That is, it is possible to make it easier to control the pipeline processing.
  • the register module 102 can supply the control signal INIT to the signal processing module 111 to the signal processing module 118 to reset the software. Further, the register module 102 can also supply the control signal INIT to the control module 101 to reset the software.
  • the signal processing module 111 to the signal processing module 118 include a normal mode for performing signal processing and a bypass mode for skipping signal processing as operation modes. Further, each of the signal processing module 111 to the signal processing module 118 has a data path to be detoured, and in the case of the bypass mode, that is, when the signal processing is skipped, the processing target signal (data) is set in the detoured data path. ).
  • the register module 102 selects whether to set the operation mode to the normal mode or the bypass mode for each signal processing module, and supplies a control signal according to the selection result. Further, the control module 101 does not supply the control signal START to the signal processing module in the bypass mode (it does not turn it on but leaves it off).
  • the control module 101 supplies the signal processing module 111 to the signal processing module 118 with START, which is a control signal instructing the start of signal processing. Further, the control module 101 supplies the register module 102 with VLATCH, which is a control signal instructing switching of the parameters to be supplied.
  • the register module 102 supplies INIT, which is a control signal instructing initialization, to the signal processing module 111 to the signal processing module 118. Further, the register module 102 supplies parameters to the signal processing module 111 to the signal processing module 118. Further, the register module 102 supplies a control signal for controlling the operation mode to the normal mode or the bypass mode to the parameter selection unit 191 to the parameter selection unit 198.
  • the signal processing device 100 can obtain the same effects as described above in the first embodiment, the second embodiment, and the fifth embodiment.
  • the signal processing device 400 shown in FIG. 24 is a device that performs signal processing related to ToF. As shown in FIG. 24, the signal processing device 400 includes a sensor module 401 and an application processor 402.
  • the sensor module 401 is a module that performs detection by the ToF sensor and signal processing for the detection result.
  • the application processor 402 controls the sensor module 401 to supply ToF sensing data, and performs application processing using the sensing data.
  • the sensor module 401 has a ToF sensor module 411 and a signal processing unit 412.
  • the ToF sensor module 411 is a module that performs sensing by ToF.
  • the ToF sensor module 411 has a ToF sensor receiving unit 421 and a ToF sensor transmitting unit 422.
  • the ToF sensor transmitting unit 422 transmits the laser light, the ToF sensor receiving unit 421 detects the reflected light by the object, and supplies the detected signal to the signal processing unit 412.
  • the signal processing unit 412 performs signal processing on the detected signal, for example.
  • the signal processing unit 412 performs pipeline processing on the detection signal (output signal of the ToF sensor receiving unit 421) (performs a plurality of signal processing in series).
  • the signal processing unit 412 supplies the signal processing result to the application processor 402.
  • the ToF sensor module 411 and the signal processing unit 412 may be arranged on the same plane as shown in the figure, or may be stacked.
  • This technique may be applied to the signal processing unit 412 of such a signal processing device 400. That is, as the signal processing unit 412, any of the signal processing devices 100 described in the first to tenth embodiments may be applied. By doing so, it is possible to make it easier to control the pipeline processing.
  • this technique can also be applied to the sensor module 401 having the signal processing unit 412.
  • the present technology can also be applied to the signal processing device 400.
  • the series of processes described above can be executed by hardware or software.
  • the programs constituting the software are installed in the computer.
  • the computer includes a computer embedded in dedicated hardware and, for example, a general-purpose personal computer capable of executing various functions by installing various programs.
  • FIG. 25 is a block diagram showing a configuration example of computer hardware that executes the above-mentioned series of processes programmatically.
  • the CPU Central Processing Unit
  • ROM ReadOnly Memory
  • RAM RandomAccessMemory
  • the input / output interface 910 is also connected to the bus 904.
  • An input unit 911, an output unit 912, a storage unit 913, a communication unit 914, and a drive 915 are connected to the input / output interface 910.
  • the input unit 911 includes, for example, a keyboard, a mouse, a microphone, a touch panel, an input terminal, and the like.
  • the output unit 912 includes, for example, a display, a speaker, an output terminal, and the like.
  • the storage unit 913 is composed of, for example, a hard disk, a RAM disk, a non-volatile memory, or the like.
  • the communication unit 914 is composed of, for example, a network interface.
  • the drive 915 drives a removable medium 921 such as a magnetic disk, an optical disk, a magneto-optical disk, or a semiconductor memory.
  • the CPU 901 loads the program stored in the storage unit 913 into the RAM 903 via the input / output interface 910 and the bus 904 and executes the above-mentioned series. Is processed.
  • the RAM 903 also appropriately stores data and the like necessary for the CPU 901 to execute various processes.
  • the program executed by the computer can be recorded and applied to the removable media 921 as a package media or the like, for example.
  • the program can be installed in the storage unit 913 via the input / output interface 910 by mounting the removable media 921 in the drive 915.
  • This program can also be provided via wired or wireless transmission media such as local area networks, the Internet, and digital satellite broadcasting. In that case, the program can be received by the communication unit 914 and installed in the storage unit 913.
  • this program can also be installed in advance in ROM 902 or storage unit 913.
  • this technique can be applied to any configuration.
  • this technology is a transmitter or receiver (for example, a television receiver or mobile phone) in satellite broadcasting, wired broadcasting such as cable TV, distribution on the Internet, and distribution to terminals by cellular communication, or It can be applied to various electronic devices such as devices (for example, hard disk recorders and cameras) that record images on media such as optical disks, magnetic disks, and flash memories, and reproduce images from these storage media.
  • devices for example, hard disk recorders and cameras
  • the present technology includes a processor as a system LSI (Large Scale Integration) (for example, a video processor), a module using a plurality of processors (for example, a video module), and a unit using a plurality of modules (for example, a video unit).
  • a processor as a system LSI (Large Scale Integration) (for example, a video processor), a module using a plurality of processors (for example, a video module), and a unit using a plurality of modules (for example, a video unit).
  • a processor as a system LSI (Large Scale Integration) (for example, a video processor), a module using a plurality of processors (for example, a video module), and a unit using a plurality of modules (for example, a video unit).
  • a processor as a system LSI (Large Scale Integration) (for example, a video processor), a module using a plurality of processors (for example,
  • this technique can be applied to a network system composed of a plurality of devices.
  • the present technology may be implemented as cloud computing that is shared and jointly processed by a plurality of devices via a network.
  • this technology is implemented in a cloud service that provides services related to images (moving images) to any terminal such as computers, AV (Audio Visual) devices, portable information processing terminals, and IoT (Internet of Things) devices. You may try to do it.
  • the system means a set of a plurality of components (devices, modules (parts), etc.), and it does not matter whether all the components are in the same housing. Therefore, a plurality of devices housed in separate housings and connected via a network, and a device in which a plurality of modules are housed in one housing are both systems. ..
  • Systems, devices, processing units, etc. to which this technology is applied can be used in any field such as transportation, medical care, crime prevention, agriculture, livestock industry, mining, beauty, factories, home appliances, weather, nature monitoring, etc. .. The use is also arbitrary.
  • the configuration described as one device (or processing unit) may be divided and configured as a plurality of devices (or processing units).
  • the configurations described above as a plurality of devices (or processing units) may be collectively configured as one device (or processing unit).
  • a configuration other than the above may be added to the configuration of each device (or each processing unit).
  • a part of the configuration of one device (or processing unit) may be included in the configuration of another device (or other processing unit). ..
  • the above-mentioned program may be executed in any device.
  • the device may have necessary functions (functional blocks, etc.) so that necessary information can be obtained.
  • each step of one flowchart may be executed by one device, or may be shared and executed by a plurality of devices.
  • one device may execute the plurality of processes, or a plurality of devices may share and execute the plurality of processes.
  • a plurality of processes included in one step can be executed as processes of a plurality of steps.
  • the processes described as a plurality of steps can be collectively executed as one step.
  • the processing of the steps for writing the program may be executed in chronological order in the order described in the present specification, and may be executed in parallel or in a row. It may be executed individually at the required timing such as when it is broken. That is, as long as there is no contradiction, the processes of each step may be executed in an order different from the above-mentioned order. Further, the processing of the step for describing this program may be executed in parallel with the processing of another program, or may be executed in combination with the processing of another program.
  • a plurality of techniques related to this technique can be independently implemented independently as long as there is no contradiction.
  • any plurality of the present techniques can be used in combination.
  • some or all of the techniques described in any of the embodiments may be combined with some or all of the techniques described in other embodiments.
  • a part or all of any of the above-mentioned techniques may be carried out in combination with other techniques not described above.
  • the present technology can also have the following configurations.
  • a plurality of processing units that perform each signal processing in series for the input signal, and A parameter supply unit that supplies parameters used for signal processing to the plurality of processing units, and a parameter supply unit.
  • Control to perform pipeline processing on the input signal by controlling the execution timing of the signal processing by each of the plurality of processing units and the supply timing of the parameters by the parameter supply unit based on the synchronization signal.
  • the control unit is START, which is a control signal instructing the start of the signal processing, is supplied to the plurality of processing units.
  • the signal processing device according to (1) which supplies VLATCH, which is a control signal for instructing switching of the parameter to be supplied, to the parameter supply unit.
  • the signal processing device (7) The signal processing device according to (6), wherein the parameter supply unit further supplies the INIT to the control unit. (8) The signal processing device according to (7), wherein the parameter supply unit skips initialization of the parameter supply unit itself even if the INIT is supplied to the plurality of processing units and the control unit. (9) The signal processing device according to any one of (1) to (8), wherein the parameter supply unit supplies the parameter to the plurality of processing units via a queue. (10) The parameter supply unit is A selection unit for selecting the parameter to be supplied to the processing unit from a plurality of the parameters is provided. The signal processing apparatus according to (1), wherein the parameter selected by the selection unit is supplied to the processing unit.
  • the signal processing device (11) The signal processing device according to (10), wherein the control unit supplies RBSEL, which is a control signal for controlling the selection of the parameter, to the selection unit. (12) The signal processing device according to any one of (1) to (11), wherein the parameter supply unit supplies a control signal for controlling an operation mode to a normal mode or a bypass mode to the plurality of processing units. (13) The control unit skips the supply of START, which is a control signal instructing the start of the signal processing, to the processing unit whose operation mode is set to the bypass mode by the parameter supply unit (12). The signal processing device described. (14) The control unit is START, which is a control signal instructing the start of the signal processing, is supplied to the plurality of processing units.
  • VLATCH which is a control signal instructing switching of the supplied parameters
  • the parameter supply unit is INIT, which is a control signal instructing initialization, is supplied to the plurality of processing units.
  • the parameter selected from a plurality of parameters by the selection unit is supplied to the plurality of processing units via a queue.
  • the signal processing device according to any one of (1) to (13), which supplies a control signal for controlling an operation mode to a normal mode or a bypass mode to the plurality of processing units.
  • the control unit is START, which is a control signal instructing the start of the signal processing, is supplied to the plurality of processing units.
  • VLATCH which is a control signal instructing switching of the supplied parameters, is supplied to the parameter supply unit.
  • the parameter supply unit is INIT, which is a control signal instructing initialization, is supplied to the plurality of processing units.
  • the signal processing apparatus according to any one of (1) to (14), wherein the parameter selected from a plurality of parameters by the selection unit is supplied to the plurality of processing units via a queue.
  • the control unit is START, which is a control signal instructing the start of the signal processing, is supplied to the plurality of processing units.
  • VLATCH which is a control signal instructing switching of the supplied parameters, is supplied to the parameter supply unit.
  • the parameter supply unit is INIT, which is a control signal instructing initialization, is supplied to the plurality of processing units.
  • the parameter selected from a plurality of parameters by the selection unit is supplied to the plurality of processing units.
  • the signal processing device which supplies a control signal for controlling an operation mode to a normal mode or a bypass mode to the plurality of processing units.
  • the control unit is START, which is a control signal instructing the start of the signal processing, is supplied to the plurality of processing units.
  • VLATCH which is a control signal instructing switching of the supplied parameters, is supplied to the parameter supply unit.
  • the parameter supply unit is INIT, which is a control signal instructing initialization, is supplied to the plurality of processing units.
  • the signal processing apparatus according to any one of (1) to (16), wherein the parameter selected from a plurality of parameters by the selection unit is supplied to the plurality of processing units.
  • the control unit is START, which is a control signal instructing the start of the signal processing, is supplied to the plurality of processing units.
  • VLATCH which is a control signal instructing switching of the supplied parameters, is supplied to the parameter supply unit.
  • the parameter supply unit is INIT, which is a control signal instructing initialization, is supplied to the plurality of processing units.
  • the parameters are supplied to the plurality of processing units, and the parameters are supplied to the plurality of processing units.
  • the signal processing device according to any one of (1) to (17), which supplies a control signal for controlling an operation mode to a normal mode or a bypass mode to the plurality of processing units.
  • the input signal is an output signal of the ToF sensor.
  • the signal processing apparatus according to any one of (1) to (18), wherein the plurality of processing units perform signal processing on the output signal in series. (20)
  • 100 signal processing device 101 control module, 102 register module, 111 to 118 signal processing module, 171 to 178 queues, 191 to 198 parameter selection section, 201 and 202 parameter supply section, 203 selection section, 400 signal processing device, 401 sensor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Advance Control (AREA)
  • Image Processing (AREA)

Abstract

本開示は、パイプライン処理の制御をより容易にすることができるようにする信号処理装置に関する。 入力信号に対して各々の信号処理を直列に行う複数の処理部と、その信号処理に用いるパラメータをその複数の処理部に対して供給するパラメータ供給部と、同期信号に基づいて、複数の処理部のそれぞれによる信号処理の実行タイミングと、パラメータ供給部によるパラメータの供給タイミングとを制御することにより、その入力信号に対するパイプライン処理を行わせる制御部とを備える。本開示は、例えば、信号処理装置、電子機器、信号処理方法、またはプログラム等に適用することができる。

Description

信号処理装置
　本開示は、信号処理装置に関し、特に、パイプライン処理の制御をより容易にすることができるようにした信号処理装置に関する。
　従来、信号処理パイプラインにおいて、センサより流れてくるフレームデータを信号処理ブロック内の各モジュールが処理する際、各モジュールは垂直同期信号をトリガとして各々動作を開始していた。また、開始制御/終了制御信号を備えた高位合成におけるシステムアーキテクチャ構築技術があった（例えば特許文献１参照）。
特表２０１７－５１８５７７号公報
　しかしながら、従来の信号処理パイプラインの手法では、各信号処理モジュールの起動タイミングと、それぞれに対してパラメータを設定するタイミングとの制御が困難であった。また、特許文献１に記載の技術においても、データフローとしては１つを想定しており、他のデータ(パラメータ)のフローは考慮されていなかった。
　本開示は、このような状況に鑑みてなされたものであり、パイプライン処理の制御をより容易にすることができるようにするものである。
　本技術の一側面の信号処理装置は、入力信号に対して各々の信号処理を直列に行う複数の処理部と、前記信号処理に用いるパラメータを前記複数の処理部に対して供給するパラメータ供給部と、同期信号に基づいて、前記複数の処理部のそれぞれによる前記信号処理の実行タイミングと、前記パラメータ供給部による前記パラメータの供給タイミングとを制御することにより、前記入力信号に対するパイプライン処理を行わせる制御部とを備える信号処理装置である。
　本技術の一側面の信号処理装置においては、入力信号に対して各々の信号処理を直列に行う複数の処理部と、その信号処理に用いるパラメータを複数の処理部に対して供給するパラメータ供給部と、同期信号に基づいて、その複数の処理部のそれぞれによる信号処理の実行タイミングと、そのパラメータ供給部によるパラメータの供給タイミングとを制御することにより、入力信号に対するパイプライン処理を行わせる制御部とが備えられる。
信号処理装置の構成例を示すブロック図である。 信号処理装置の構成例を示すブロック図である。 制御信号の構成について説明する図である。 制御信号のタイミングチャートの例を示す図である。 制御処理の流れの例を示すフローチャートである。 信号処理装置の構成例を示すブロック図である。 制御信号の構成について説明する図である。 制御信号のタイミングチャートの例を示す図である。 ソフトウエアリセット処理の流れの例を示すフローチャートである。 信号処理装置の構成例を示すブロック図である。 パイプライン処理のタイミングチャートの例を示す図である。 制御処理の流れの例を示すフローチャートである。 信号処理装置の構成例を示すブロック図である。 パラメータ選択部の構成例を示すブロック図である。 パラメータ選択の様子の例を説明する図である。 制御処理の流れの例を示すフローチャートである。 信号処理装置の構成例を示すブロック図である。 制御処理の流れの例を示すフローチャートである。 信号処理装置の構成例を示すブロック図である。 制御処理の流れの例を示すフローチャートである。 信号処理装置の構成例を示すブロック図である。 信号処理装置の構成例を示すブロック図である。 信号処理装置の構成例を示すブロック図である。 信号処理装置の構成例を示すブロック図である。 コンピュータの主な構成例を示すブロック図である。
　以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
　１．第１の実施の形態（信号処理装置）
　２．第２の実施の形態（信号処理装置）
　３．第３の実施の形態（信号処理装置）
　４．第４の実施の形態（信号処理装置）
　５．第５の実施の形態（信号処理装置）
　６．第６の実施の形態（信号処理装置）
　７．第７の実施の形態（信号処理装置）
　８．第８の実施の形態（信号処理装置）
　９．第９の実施の形態（信号処理装置）
　１０．第１０の実施の形態（信号処理装置）
　１１．第１１の実施の形態（信号処理装置）
　１２．付記
　＜１．第１の実施の形態＞
　　＜パイプライン処理＞
　従来、入力信号に対して、複数の信号処理モジュールがそれぞれの信号処理を直列に順次行う信号処理装置があった。このような信号処理をパイプライン処理とも称する。図１に示される信号処理装置１０は、入力信号（data）に対して、このようなパイプライン処理を行う従来の装置である。つまり、信号処理装置１０は、それぞれが所定の信号処理を行う信号処理モジュール２１乃至信号処理モジュール２８を有する。図１において太線矢印で示されるように、信号処理モジュール２１乃至信号処理モジュール２８は、入力信号（data）に対して直列に配置され、この順でそれぞれの信号処理を行う。つまり、信号処理モジュール２１乃至信号処理モジュール２８は、入力信号（data）に対してパイプライン処理を行う。
　さらに、信号処理装置１０は、レジスタモジュール１１を有する。このレジスタモジュール１１は、マスターから供給されるパラメータを保持し、所定のタイミングにおいてそのパラメータを信号処理モジュール２１乃至信号処理モジュール２８に供給する。信号処理モジュール２１乃至信号処理モジュール２８は、そのレジスタモジュール１１から供給されるパラメータを用いてそれぞれの信号処理を行う。つまり、レジスタモジュール１１は、パイプライン処理に用いられるパラメータを各信号処理モジュールに供給する。
　このような従来の信号処理装置１０においては、図１において点線矢印で示されるように、信号処理モジュール２１乃至信号処理モジュール２８に同期信号が供給される。例えば、画像処理等の場合、信号処理モジュール２１乃至信号処理モジュール２８に対して垂直同期信号（VS）が供給される。信号処理モジュール２１乃至信号処理モジュール２８は、このような同期信号（垂直同期信号）をトリガとして各々動作を開始していた。
　しかしながら、このような手法では、各信号処理モジュールの起動タイミングと、それぞれに対してパラメータを設定するタイミングとの制御が困難であった。例えばパラメータを動的に変更する場合、パイプライン処理が適切に行われるようにするためには、パイプライン処理の進行に対して適切なタイミングでパラメータを変更する必要がある。しかしながら、従来の手法では、データフレームが流れる方向とパラメータが設定される方向とが互いに異なる。さらに、上述のように各信号処理モジュールが同期信号に合わせて各々動作を行うので、信号処理ブロック全体として複数フレームを同時に処理する場合、各信号処理モジュールの状態を把握することが困難であった。そのため、上述のようにパイプライン処理の進行に対して適切なタイミングでパラメータを変更させることは困難であった。
　　＜信号処理装置＞
　そこで、同期信号に基づいて、各信号処理モジュールの動作タイミングと、レジスタモジュールのパラメータの変更タイミングとを制御する制御部を設けるようにする。フレームデータと対になって到達するフレームデータの起点を示すV同期信号(Vsync/VS)を、信号処理ブロック内で一旦フレームデータと分離して制御ブロックに与え、その制御ブロックにて起動信号を生成して信号処理ブロック内各モジュールを制御することで、各モジュールの管理を一括して行い、また、パラメータ設定経路と起動の経路を同一にする。
　例えば、信号処理装置において、入力信号に対して各々の信号処理を直列に行う複数の処理部と、その信号処理に用いるパラメータを前複数の処理部に対して供給するパラメータ供給部と、同期信号に基づいて、その複数の処理部のそれぞれによる信号処理の実行タイミングと、そのパラメータ供給部による前パラメータの供給タイミングとを制御することにより、入力信号に対するパイプライン処理を行わせる制御部とを備えるようにする。
　この制御部が、各処理のタイミングを制御することにより、より容易に、パイプライン処理の進行に対して適切なタイミングでパラメータを変更させることができる。
　図２は、本技術を適用した信号処理装置の一態様の主な構成の一例を示すブロック図である。図２に示される信号処理装置１００は、入力信号（data）に対してパイプライン処理を行う装置である。
　図２に示されるように、信号処理装置１００は、制御モジュール１０１、レジスタモジュール１０２、並びに、信号処理モジュール１１１乃至信号処理モジュール１１８を有する。
　図２において太線矢印で示されるように、信号処理モジュール１１１乃至信号処理モジュール１１８は、入力信号（data）に対して直列に配置され、この順でそれぞれの信号処理を行う。つまり、信号処理モジュール１１１乃至信号処理モジュール１１８は、入力信号（data）に対してパイプライン処理を行う（各々の信号処理を直列に行う）。
　レジスタモジュール１０２は、マスターから供給されるパラメータを保持し、所定のタイミングにおいてそのパラメータを信号処理モジュール１１１乃至信号処理モジュール１１８に供給する。信号処理モジュール１１１乃至信号処理モジュール１１８は、そのレジスタモジュール１０２から供給されるパラメータを用いてそれぞれの信号処理を行う。つまり、レジスタモジュール１０２は、パイプライン処理に用いられるパラメータを各信号処理モジュールに供給するパラメータ供給部である。
　制御モジュール１０１は、レジスタモジュール１０２によるパラメータの供給タイミング、並びに、信号処理モジュール１１１乃至信号処理モジュール１１８の動作タイミングを制御する制御部である。制御モジュール１０１は、同期信号に基づいて、信号処理モジュール１１１乃至信号処理モジュール１１８のそれぞれによる信号処理の実行タイミングと、レジスタモジュール１０２によるパラメータの供給タイミングとを制御することにより、入力信号（data）に対するパイプライン処理を実現させる。
　　＜制御信号＞
　制御信号について、図３を参照して説明する。なお、図３においては、信号処理モジュール１１１乃至信号処理モジュール１１８の内、信号処理モジュール１１１のみを示している。ここでは、信号処理モジュール１１１についてのみ説明するが、その他の信号処理モジュール１１２乃至信号処理モジュール１１８も、この信号処理モジュール１１１と同様に構成される。つまり、信号処理モジュール１１１に対する説明は、その他の信号処理モジュール１１２乃至信号処理モジュール１１８に対しても適用することができる。
　図３において点線矢印で示されるように、制御モジュール１０１は、垂直同期信号（VS）を入力とする。また、制御モジュール１０１は、レジスタモジュール１０２に対して、制御信号VLATCHを供給する。この制御信号VLATCHは、パラメータの切り替えタイミングを指示する制御信号である。制御モジュール１０１は、垂直同期信号（VS）に同期したタイミングでこの制御信号VLATCHを供給する（オン・オフを切り替える）。レジスタモジュール１０２は、この制御信号VLATCHに基づくタイミングで、信号処理モジュールに供給するパラメータを変更する。
　また、制御モジュール１０１は、信号処理モジュール１１１に対して制御信号STARTを供給する。この制御信号STARTは、信号処理の開始を指示する制御信号である。制御モジュール１０１は、垂直同期信号（VS）に同期したタイミングでこの制御信号STARTを供給する（オン・オフを切り替える）。信号処理モジュール１１１は、この制御信号STARTに基づくタイミングで、信号処理の動作を開始する。
　また、信号処理モジュール１１１は、制御モジュール１０１に対して制御信号BUSYおよび制御信号DONEを供給する。制御信号BUSYは、動作中であることを示す制御信号である。制御信号DONEは、動作が完了したことを示す制御信号である。制御モジュール１０１は、これらの制御信号に基づいて、信号処理モジュール１１１の動作状態を容易に把握することができる。
　制御モジュール１０１は、これらの制御信号に基づいて制御信号VLATCHを供給する。したがって、レジスタモジュール１０２は、パイプライン処理の進行に対して適切なタイミングでパラメータを変更することができる。つまり、パイプライン処理の制御をより容易にすることができる。
　　＜制御処理の流れ＞
　これらの制御信号のタイミングチャートの例を図４に示す。図４において、信号CLKは、クロック信号であり、図３の垂直同期信号（VS）に同期している。制御信号START、制御信号BUSY、制御信号DONE、制御信号VLATCHは、図４に示されるように供給される（オン・オフが切り替えられる）。
　これらの制御信号を用いた制御処理の流れの例を図５のフローチャートを参照して説明する。例えば、所定のタイミングにおいて制御信号STARTがオフ（not START）の場合、制御モジュール１０１は、制御信号STARTを上げてオンにする（ステップＳ１０１）。
　ステップＳ１０２において、STARTかつnot BUSYの場合、すなわち、制御信号STARTがオンで制御信号BUSYがオフの場合、レジスタモジュール１０２は、パラメータを信号処理モジュール１１１に供給する。ただし、STARTまたはBUSYの期間、すなわち、制御信号STARTまたは制御信号BUSYがオンの間は、レジスタモジュール１０２は、供給するパラメータを固定する（切り替えない）。
　ステップＳ１０３において、STARTかつnot BUSYの場合、信号処理モジュール１１１は、起動する。ステップＳ１０４において、起動が完了したら制御信号BUSYを上げてオンにし、動作を開始する（図４の楕円１３１）。
　ステップＳ１０５において、VLATCHであれば、すなわち、制御信号VLATCHがオンの場合、制御モジュール１０１は、制御信号VLATCHを落としてオフにする（図４の楕円１３４）。
　ステップＳ１０６において、信号処理モジュール１１１は、動作が完了した場合、１サイクルの間、制御信号DONEをアサートし（オンにし）、その次のサイクルで制御信号BUSYおよび制御信号DONEを落としてオフにする（図４の楕円１３２）。
　ステップＳ１０７において、制御モジュール１０１は、制御信号VLATCHを上げてオンにする（図４の楕円１３３）。これにより、レジスタモジュール１０２は、信号処理モジュール１１１に供給するパラメータを切り替える。
　ステップＳ１０７の処理が終了すると制御処理が終了する。
　以上のように制御処理を行うことにより、制御モジュール１０１は、信号処理モジュール１１１の動作状態を容易に把握することができる。したがって、レジスタモジュール１０２は、パイプライン処理の進行に対して適切なタイミングでパラメータを変更することができる。つまり、パイプライン処理の制御をより容易にすることができる。
　なお、以上においては、信号処理モジュール１１１についてのみ説明したが、上述したようにその他の信号処理モジュール（信号処理モジュール１１２乃至信号処理モジュール１１８）についても同様である。つまり、上述の説明は、信号処理モジュールを変えるだけで、その他の信号処理モジュールについても適用することができる。
　換言するに、各信号処理モジュールは、互いに独立に制御される。つまり、図２に示されるように、制御モジュール１０１は、信号処理モジュール１１１乃至信号処理モジュール１１８のそれぞれに対して、互いに独立した信号線を介して制御信号STARTを供給する。また、信号処理モジュール１１１乃至信号処理モジュール１１８は、制御モジュール１０１に対して、互いに独立した信号線を介して制御信号BUSYおよび制御信号DONEを供給する。
　＜２．第２の実施の形態＞
　　＜信号処理装置＞
　なお、ソフトウエアリセット（初期化）を行うことができるようにしてもよい。その場合の、信号処理装置１００の主な構成例を図６に示す。図６に示されるように、この場合の信号処理装置１００において、レジスタモジュール１０２は、信号処理モジュール１１１乃至信号処理モジュール１１８に対して制御信号INITを供給することができる。この制御信号INITは、初期化（ソフトウエアリセット）を指示する制御信号である。つまり、レジスタモジュール１０２は、信号処理モジュール１１１乃至信号処理モジュール１１８をソフトウエアリセットさせることができる。
　図６に示されるように、レジスタモジュール１０２は、各信号処理モジュールに対して、互いに異なる信号線を介して制御信号INITを供給することができる。これにより、レジスタモジュール１０２は、信号処理モジュール１１１乃至信号処理モジュール１１８のそれぞれを、個別に（他の信号処理モジュールと独立して）ソフトウエアリセットさせることができる。つまり、レジスタモジュール１０２は、任意の信号処理モジュールのみをソフトウエアリセットさせることができる。これにより、デバッグ作業を容易化することができる。
　また、レジスタモジュール１０２は、制御モジュール１０１に対しても制御信号INITを供給することができる。つまり、レジスタモジュール１０２は、制御モジュール１０１をソフトウエアリセットさせることができる。
　　＜制御信号＞
　この場合の制御信号について、図７を参照して説明する。なお図７においては、信号処理モジュール１１１についてのみ説明するが、図３の場合と同様、信号処理モジュール１１１に対する説明は、その他の信号処理モジュール１１２乃至信号処理モジュール１１８に対しても適用することができる。
　図７に示されるように、レジスタモジュール１０２は、信号処理モジュール１１１に対して制御信号INITを供給する。また、レジスタモジュール１０２は、制御モジュール１０１に対して制御信号INITを供給する。その他の制御信号の構成は、図３の場合と同様である。
　　＜ソフトウエアリセット処理の流れ＞
　これらの制御信号のタイミングチャートの例を図８に示す。制御信号INITは、図８に示されるように供給される（オン・オフが切り替えられる）。
　制御信号INITを用いたソフトウエアリセット処理の流れの例を図９のフローチャートを参照して説明する。ソフトウエアリセットをかける場合、レジスタモジュール１０２は、ステップＳ１２１において、INITをアサートする。つまり、レジスタモジュール１０２は、制御信号INITをオンにする（図８の楕円１５１）。
　制御信号INITが供給された信号処理モジュール１１１は、ステップＳ１２２において、次サイクルにおいて制御信号BUSYを落としてオフにする。そして、信号処理モジュール１１１は、ステップＳ１２３において動作を停止し、初期化する。
　同様に制御信号INITが供給された制御モジュール１０１は、ステップＳ１２４において、その信号処理モジュール１１１に対する制御を初期化する。
　なお、このように、信号処理モジュール１１１および制御モジュール１０１が初期化されても、レジスタモジュール１０２は、初期化しない（自身の初期化をスキップする）。つまり、信号処理モジュール１１１に対して設定済みのパラメータを保持する。このようにすることにより、制御信号INITを解除した後（オフにした後）の再起動時にそのパラメータを利用することができる。もちろん、信号処理モジュール１１１および制御モジュール１０１が初期化に合わせて、レジスタモジュール１０２も初期化（設定済みのパラメータを破棄）してもよい。
　ステップＳ１２４の処理が終了するとソフトウエアリセット処理が終了する。このようにソフトウエアリセット処理を行うことにより、レジスタモジュール１０２は、容易に、信号処理モジュール１１１および制御モジュール１０１を初期化（ソフトウエアリセット）することができる。
　なお、以上においては、信号処理モジュール１１１についてのみ説明したが、上述したようにその他の信号処理モジュール（信号処理モジュール１１２乃至信号処理モジュール１１８）についても同様である。つまり、上述の説明は、信号処理モジュールを変えるだけで、その他の信号処理モジュールについても適用することができる。換言するに、レジスタモジュール１０２は、各信号処理モジュールを、互いに独立に初期化することができる。
　＜３．第３の実施の形態＞
　　＜信号処理装置＞
　レジスタモジュール１０２が、パラメータを、キューを介して、各信号処理モジュールに供給するようにしてもよい。その場合の、信号処理装置１００の主な構成例を図１０に示す。図１０に示されるように、この場合の信号処理装置１００において、レジスタモジュール１０２は、キュー１７１乃至キュー１７８を有する。キュー１７１乃至キュー１７８は、それぞれ、信号処理モジュール１１１乃至信号処理モジュール１１８に対応し、各信号処理モジュールに供給されるパラメータを先入れ先出し方式で一時的に保持する。
　つまり、レジスタモジュール１０２は、信号処理モジュール１１１に供給するパラメータを、キュー１７１を介して（キュー１７１に一旦保持させてから）、信号処理モジュール１１１に供給する。その他の信号処理モジュールについても同様に、それぞれに対応するキューを介してパラメータを供給する。
　このように、レジスタモジュール１０２と各信号処理モジュールとの間のパラメータラインにキューを挟むことで、各フレーム間で設定が全く異なる場合でも各モジュールが追随できるため、信号処理全体で複数の異なる素性のフレームを扱う際に、処理が可能となる。
　例えば、図１１に示されるように、信号処理モジュール１１８がフレーム０のデータを出力中に、信号処理モジュール１１１にフレーム２のデータが入力することがあり得る。各フレームにおいてパラメータを変更する場合、上述のようにキュー１７１乃至キュー１７８を設けることにより、制御が容易になる。
　　＜制御処理の流れ＞
　この場合の制御処理の流れの例を、図１２のフローチャートを参照して説明する。制御処理が開始されると、レジスタモジュール１０２は、ステップＳ１４１において、信号処理モジュール１１１に供給するパラメータを、その信号処理モジュールに対応するキューであるキュー１７１にセットする（保持させる）。
　ステップＳ１４２の処理は、図５のステップＳ１０１と同様に実行される。
　ステップＳ１４３において、STARTかつnot BUSYの場合、すなわち、制御信号STARTがオンで制御信号BUSYがオフの場合、レジスタモジュール１０２は、パラメータをキュー１７１から読み出し、信号処理モジュール１１１に供給する。ただし、STARTまたはBUSYの期間、すなわち、制御信号STARTまたは制御信号BUSYがオンの間は、レジスタモジュール１０２は、供給するパラメータを固定する（切り替えない）。
　ステップＳ１４４乃至ステップＳ１４８の各処理は、図５のステップＳ１０３乃至ステップＳ１０７の各処理と同様に実行される。
　そして、ステップＳ１４８の処理が終了すると制御処理が終了する。以上のように制御処理を行うことにより、各フレーム間で設定が全く異なる場合でも各モジュールが追随できるため、信号処理全体で複数の異なる素性のフレームを扱う際に、処理が可能となる。
　＜４．第４の実施の形態＞
　　＜信号処理装置＞
　レジスタモジュール１０２が、垂直同期期間内において、信号処理モジュールに供給するパラメータを切り替える（変更する）ことができるようにしてもよい。例えば、iToF（indirect Time of Flight）信号処理におけるdual frequency動作時において、垂直同期期間内において低周波用のパラメータと高周波用のパラメータとを切り替えることができるようにしてもよい。
　その場合の、信号処理装置１００の主な構成例を図１３に示す。図１３に示されるように、この場合の信号処理装置１００において、レジスタモジュール１０２は、パラメータ選択部１９１乃至パラメータ選択部１９８を有する。パラメータ選択部１９１乃至パラメータ選択部１９８は、それぞれ、信号処理モジュール１１１乃至信号処理モジュール１１８に対応し、複数のパラメータの候補の中から、各信号処理モジュールに供給されるパラメータを選択する。つまり、各信号処理モジュールには、このパラメータ選択部１９１乃至パラメータ選択部１９８により選択されたパラメータが供給される。
　なお、パラメータ選択部１９１乃至パラメータ選択部１９８のそれぞれに対して、制御モジュール１０１から制御信号RBSELが供給される。制御信号RBSELは、パラメータの選択を制御する制御信号である。つまり、制御モジュール１０１は、この制御信号RBSELを用いて、パラメータ選択部１９１乃至パラメータ選択部１９８がどのパラメータを選択するかを制御する。換言するに、パラメータ選択部１９１乃至パラメータ選択部１９８は、制御モジュール１０１の制御に従って、パラメータを選択する。
　　＜パラメータ選択部＞
　パラメータ選択部１９１の主な構成例を図１４に示す。図１４に示されるように、パラメータ選択部１９１は、パラメータ供給部２０１、パラメータ供給部２０２、および選択部２０３を有する。パラメータ供給部２０１およびパラメータ供給部２０２は、パラメータの互いに異なる候補を選択部２０３に供給する。選択部２０３は、それらの候補の中から、信号処理モジュール１１１に供給するパラメータを選択し、選択したそのパラメータを信号処理モジュール１１１に供給する。
　例えば、上述のように、iToF信号処理におけるdual frequency動作時の場合、パラメータ供給部２０１が低周波用のパラメータ（low用パラメータ）を選択部２０３に供給し、パラメータ供給部２０２が高周波用のパラメータ（High用パラメータ）を選択部２０３に供給する。選択部２０３には、制御モジュール１０１から制御信号RBSELが供給される。選択部２０３は、その制御信号RBSELに従って、供給されたパラメータの内、いずれか一方を選択し、信号処理モジュール１１１に供給する。
　このようにすることにより、例えば、図１５に示されるように、垂直同期（VS）期間内においても、レジスタモジュール１０２は、低周波用のパラメータと高周波用のパラメータとを切り替えて供給することができる。これにより、信号処理モジュール１１１は、低周波用の処理と高周波用の処理の両方を行うことができる。つまり、dual frequency動作を行うことができる。
　なお、図１４においては、パラメータの候補の数が２つであるように説明したが、パラメータの候補の数は任意である。パラメータ選択部１９１が、３つ以上の候補の中から信号処理モジュール１１１に供給するパラメータを選択してもよい。
　また、図１４においては、信号処理モジュール１１１についてのみ説明したが、その他の信号処理モジュール（信号処理モジュール１１２乃至信号処理モジュール１１８）についても同様である。つまり、上述の説明は、信号処理モジュールを変えるだけで、その他の信号処理モジュールについても適用することができる。換言するに、レジスタモジュール１０２は、各信号処理モジュール供給するパラメータを、互いに独立に切り替えることができる。
　　＜制御処理の流れ＞
　この場合の制御処理の流れの例を、図１６のフローチャートを参照して説明する。ステップＳ１６１の処理は、図５のステップＳ１０１の処理と同様に実行される。
　ステップＳ１６２において、パラメータ選択部１９１乃至パラメータ選択部１９８は、制御信号RBSELに従って、パラメータを選択する。
　ステップＳ１６３において、STARTかつnot BUSYの場合、すなわち、制御信号STARTがオンで制御信号BUSYがオフの場合、レジスタモジュール１０２は、ステップＳ１６２において選択されたパラメータを信号処理モジュール１１１に供給する。ただし、STARTまたはBUSYの期間、すなわち、制御信号STARTまたは制御信号BUSYがオンの間は、レジスタモジュール１０２は、供給するパラメータを固定する（切り替えない）。
　ステップＳ１６４乃至ステップＳ１６８の各処理は、図５のステップＳ１０３乃至ステップＳ１０７の各処理と同様に実行される。
　そして、ステップＳ１６８の処理が終了すると制御処理が終了する。以上のように制御処理を行うことにより、垂直同期（VS）期間内においても、パラメータを切り替えることができる。これにより、より多様な信号処理を行うことができる。
　なお、上述したパラメータ選択部１９１乃至パラメータ選択部１９８を信号処理モジュール１１１乃至信号処理モジュール１１８に設けるようにしてもよいが、その場合レジスタモジュール１０２と信号処理モジュール１１１との間の配線数が増大する。
　＜５．第５の実施の形態＞
　　＜信号処理装置＞
　パイプライン処理において、信号処理モジュール１１１乃至信号処理モジュール１１８が信号処理を行わずに、データをバイパスすることができるようにしてもよい。その場合の、信号処理装置１００の主な構成例を図１７に示す。この場合、信号処理モジュール１１１乃至信号処理モジュール１１８は、動作モードとして、信号処理を行う通常モードと、信号処理をスキップするバイパスモードを備えている。また、信号処理モジュール１１１乃至信号処理モジュール１１８は、それぞれ、迂回するデータパスを有しており、バイパスモードの場合、つまり、信号処理をスキップする場合、その迂回するデータパスに処理対象信号（data）を流す。
　図１７の例の場合、信号処理モジュール１１１乃至信号処理モジュール１１３、並びに、信号処理モジュール１１８が通常モードで信号処理を行い、信号処理モジュール１１４乃至信号処理モジュール１１７がバイパスモードで信号処理をスキップしている（データパスを迂回させている）。
　なお、この場合、レジスタモジュール１０２は、各信号処理モジュールに対して、パラメータだけでなく、その動作モードを指定する制御情報を供給しうるようになされている。例えば、レジスタモジュール１０２は、各信号処理モジュールについて、動作モードを通常モードにするかバイパスモードにするかを選択し、その選択結果に応じた制御信号を各信号処理モジュールに対して供給してもよい。つまり、各信号処理モジュールは、レジスタモジュール１０２により指定された動作モードを選択する。
　また、制御モジュール１０１は、バイパスモードの信号処理モジュールに対しては、制御信号STARTを供給しない（オンにせずオフのままにする）。
　このようにすることにより、パイプライン処理を形成する各信号処理の内の一部または全部を省略することができる。換言するに、パイプライン処理として実行する信号処理を選択することができる。したがって、信号処理装置１００は、より多様なパイプライン処理を行うことができる。
　なお、以上においては、動作モードの例として通常モードとバイパスモードについて説明したが、動作モードは任意であり、これらの例に限定されない。また、用意される動作モードの数も任意であり、３以上であってもよい。また、動作モードをレジスタモジュール１０２が制御するように説明したが、これに限らず、制御モジュール１０１が制御してもよいし、信号処理モジュール自身が動作モードを決定してもよい。さらに、その他の信号処理部が動作モードを制御するようにしてもよい。
　　＜制御処理の流れ＞
　この場合の制御処理の流れの例を、図１８のフローチャートを参照して説明する。制御処理が開始されると、ステップＳ１８１において、信号処理モジュール１１１は、レジスタモジュール１０２から供給される制御信号に基づいて、レジスタモジュール１０２により選択された自身の動作モードがバイパスモードであるか否かを判定する。バイパスモードでない（通常モードである）と判定された場合、処理はステップＳ１８２に進む。
　通常モードであるので、ステップＳ１８２乃至ステップＳ１８８の各処理は、図５のステップＳ１０１乃至ステップＳ１０７の各処理と同様に実行される。ステップＳ１８８の処理が終了すると制御処理が終了する。
　また、ステップＳ１８１において、バイパスモードが選択されたと判定された場合、処理はステップＳ１８９に進む。ステップＳ１８９において、信号処理モジュール１１１は、信号処理を行わずに、データパスを迂回させる。
　ステップＳ１８９の処理が終了すると制御処理が終了する。
　このように制御処理を実行することにより、パイプライン処理を形成する各信号処理の内の一部または全部を省略することができる。換言するに、パイプライン処理として実行する信号処理を選択することができる。したがって、信号処理装置１００は、より多様なパイプライン処理を行うことができる。
　なお、ここでは、信号処理モジュール１１１を用いて説明したが、その他の信号処理モジュール（信号処理モジュール１１２乃至信号処理モジュール１１８）についても同様である。つまり、上述の説明は、信号処理モジュールを変えるだけで、その他の信号処理モジュールについても適用することができる。換言するに、レジスタモジュール１０２は、各信号処理モジュール供給するパラメータを、互いに独立に切り替えることができる。
　＜６．第６の実施の形態＞
　　＜信号処理装置＞
　上述した各実施の形態は、適宜組み合わせて適用することができる。例えば、第１の実施の形態乃至第５の実施の形態を全て適用してもよい。その場合の、信号処理装置１００の主な構成例を図１９に示す。
　この場合、第１の実施の形態と同様に、制御モジュール１０１は、レジスタモジュール１０２に対して、制御信号VLATCHを供給し、パラメータの切り替えタイミングを指示する。レジスタモジュール１０２は、この制御信号VLATCHに基づくタイミングで、信号処理モジュールに供給するパラメータを変更する。
　また、制御モジュール１０１は、信号処理モジュール１１１に対して制御信号STARTを供給し、信号処理の開始を指示する。信号処理モジュール１１１は、この制御信号STARTに基づくタイミングで、信号処理の動作を開始する。
　また、信号処理モジュール１１１は、制御モジュール１０１に対して制御信号BUSYおよび制御信号DONEを供給する。制御信号BUSYは、動作中であることを示す制御信号である。制御信号DONEは、動作が完了したことを示す制御信号である。制御モジュール１０１は、これらの制御信号に基づいて、信号処理モジュール１１１の動作状態を容易に把握することができる。制御モジュール１０１は、これらの制御信号に基づいて制御信号VLATCHを供給する。したがって、レジスタモジュール１０２は、パイプライン処理の進行に対して適切なタイミングでパラメータを変更することができる。つまり、パイプライン処理の制御をより容易にすることができる。
　また、第２の実施の形態と同様に、レジスタモジュール１０２は、信号処理モジュール１１１乃至信号処理モジュール１１８に対して制御信号INITを供給し、ソフトウエアリセットさせることができる。また、レジスタモジュール１０２は、制御モジュール１０１に対しても制御信号INITを供給しソフトウエアリセットさせることができる。
　さらに、第３の実施の形態と同様に、レジスタモジュール１０２が、キュー１７１乃至キュー１７８を有し、パラメータを、キューを介して各信号処理モジュールに供給する。
　また、第４の実施の形態と同様に、レジスタモジュール１０２は、パラメータ選択部１９１乃至パラメータ選択部１９８を有し、そのパラメータ選択部１９１乃至パラメータ選択部１９８により選択されたパラメータを各信号処理モジュールに供給する。
　さらに、第５の実施の形態と同様に、信号処理モジュール１１１乃至信号処理モジュール１１８は、動作モードとして、信号処理を行う通常モードと、信号処理をスキップするバイパスモードを備えている。また、信号処理モジュール１１１乃至信号処理モジュール１１８は、それぞれ、迂回するデータパスを有しており、バイパスモードの場合、つまり、信号処理をスキップする場合、その迂回するデータパスに処理対象信号（data）を流す。
　そして、レジスタモジュール１０２は、各信号処理モジュールに対して、動作モードを通常モードにするかバイパスモードにするかを選択し、その選択結果に応じた制御信号を供給する。また、制御モジュール１０１は、バイパスモードの信号処理モジュールに対しては、制御信号STARTを供給しない（オンにせずオフのままにする）。
　つまり、この場合の信号処理装置１００において、制御モジュール１０１は、信号処理モジュール１１１乃至信号処理モジュール１１８に対して、信号処理の開始を指示する制御信号であるSTARTを供給する。また、制御モジュール１０１は、レジスタモジュール１０２に対して、供給するパラメータの切り替えを指示する制御信号であるVLATCHを供給する。レジスタモジュール１０２は、初期化を指示する制御信号であるINITを信号処理モジュール１１１乃至信号処理モジュール１１８に供給する。また、レジスタモジュール１０２は、パラメータ選択部１９１乃至パラメータ選択部１９８により複数のパラメータの中から選択されたパラメータを、キュー１７１乃至キュー１７８を介して信号処理モジュール１１１乃至信号処理モジュール１１８に供給する。また、レジスタモジュール１０２は、動作モードを通常モードまたはバイパスモードに制御する制御信号をパラメータ選択部１９１乃至パラメータ選択部１９８に供給する。
　これにより、信号処理装置１００は、第１の実施の形態乃至第５の実施の形態において上述したのと同様の効果を得ることができる。
　＜７．第７の実施の形態＞
　　＜信号処理装置＞
　上述した各実施の形態は、適宜組み合わせて適用することができる。例えば、第１の実施の形態乃至第４の実施の形態を全て適用してもよい。その場合の、信号処理装置１００の主な構成例を図２０に示す。
　この場合、第１の実施の形態と同様に、制御モジュール１０１は、レジスタモジュール１０２に対して、制御信号VLATCHを供給し、パラメータの切り替えタイミングを指示する。レジスタモジュール１０２は、この制御信号VLATCHに基づくタイミングで、信号処理モジュールに供給するパラメータを変更する。
　また、制御モジュール１０１は、信号処理モジュール１１１に対して制御信号STARTを供給し、信号処理の開始を指示する。信号処理モジュール１１１は、この制御信号STARTに基づくタイミングで、信号処理の動作を開始する。
　また、信号処理モジュール１１１は、制御モジュール１０１に対して制御信号BUSYおよび制御信号DONEを供給する。制御信号BUSYは、動作中であることを示す制御信号である。制御信号DONEは、動作が完了したことを示す制御信号である。制御モジュール１０１は、これらの制御信号に基づいて、信号処理モジュール１１１の動作状態を容易に把握することができる。制御モジュール１０１は、これらの制御信号に基づいて制御信号VLATCHを供給する。したがって、レジスタモジュール１０２は、パイプライン処理の進行に対して適切なタイミングでパラメータを変更することができる。つまり、パイプライン処理の制御をより容易にすることができる。
　また、第２の実施の形態と同様に、レジスタモジュール１０２は、信号処理モジュール１１１乃至信号処理モジュール１１８に対して制御信号INITを供給し、ソフトウエアリセットさせることができる。また、レジスタモジュール１０２は、制御モジュール１０１に対しても制御信号INITを供給しソフトウエアリセットさせることができる。
　さらに、第３の実施の形態と同様に、レジスタモジュール１０２が、キュー１７１乃至キュー１７８を有し、パラメータを、キューを介して各信号処理モジュールに供給する。
　また、第４の実施の形態と同様に、レジスタモジュール１０２は、パラメータ選択部１９１乃至パラメータ選択部１９８を有し、そのパラメータ選択部１９１乃至パラメータ選択部１９８により選択されたパラメータを各信号処理モジュールに供給する。
　つまり、この場合の信号処理装置１００において、制御モジュール１０１は、信号処理モジュール１１１乃至信号処理モジュール１１８に対して、信号処理の開始を指示する制御信号であるSTARTを供給する。また、制御モジュール１０１は、レジスタモジュール１０２に対して、供給するパラメータの切り替えを指示する制御信号であるVLATCHを供給する。レジスタモジュール１０２は、初期化を指示する制御信号であるINITを信号処理モジュール１１１乃至信号処理モジュール１１８に供給する。また、レジスタモジュール１０２は、パラメータ選択部１９１乃至パラメータ選択部１９８により複数のパラメータの中から選択されたパラメータを、キュー１７１乃至キュー１７８を介して信号処理モジュール１１１乃至信号処理モジュール１１８に供給する。
　これにより、信号処理装置１００は、第１の実施の形態乃至第４の実施の形態において上述したのと同様の効果を得ることができる。
　＜８．第８の実施の形態＞
　　＜信号処理装置＞
　上述した各実施の形態は、適宜組み合わせて適用することができる。例えば、第１の実施の形態、第２の実施の形態、第４の実施の形態、並びに第５の実施の形態を適用してもよい。その場合の、信号処理装置１００の主な構成例を図２１に示す。
　この場合、第１の実施の形態と同様に、制御モジュール１０１は、レジスタモジュール１０２に対して、制御信号VLATCHを供給し、パラメータの切り替えタイミングを指示する。レジスタモジュール１０２は、この制御信号VLATCHに基づくタイミングで、信号処理モジュールに供給するパラメータを変更する。
　また、制御モジュール１０１は、信号処理モジュール１１１に対して制御信号STARTを供給し、信号処理の開始を指示する。信号処理モジュール１１１は、この制御信号STARTに基づくタイミングで、信号処理の動作を開始する。
　また、信号処理モジュール１１１は、制御モジュール１０１に対して制御信号BUSYおよび制御信号DONEを供給する。制御信号BUSYは、動作中であることを示す制御信号である。制御信号DONEは、動作が完了したことを示す制御信号である。制御モジュール１０１は、これらの制御信号に基づいて、信号処理モジュール１１１の動作状態を容易に把握することができる。制御モジュール１０１は、これらの制御信号に基づいて制御信号VLATCHを供給する。したがって、レジスタモジュール１０２は、パイプライン処理の進行に対して適切なタイミングでパラメータを変更することができる。つまり、パイプライン処理の制御をより容易にすることができる。
　また、第２の実施の形態と同様に、レジスタモジュール１０２は、信号処理モジュール１１１乃至信号処理モジュール１１８に対して制御信号INITを供給し、ソフトウエアリセットさせることができる。また、レジスタモジュール１０２は、制御モジュール１０１に対しても制御信号INITを供給しソフトウエアリセットさせることができる。
　また、第４の実施の形態と同様に、レジスタモジュール１０２は、パラメータ選択部１９１乃至パラメータ選択部１９８を有し、そのパラメータ選択部１９１乃至パラメータ選択部１９８により選択されたパラメータを各信号処理モジュールに供給する。
　さらに、第５の実施の形態と同様に、信号処理モジュール１１１乃至信号処理モジュール１１８は、動作モードとして、信号処理を行う通常モードと、信号処理をスキップするバイパスモードを備えている。また、信号処理モジュール１１１乃至信号処理モジュール１１８は、それぞれ、迂回するデータパスを有しており、バイパスモードの場合、つまり、信号処理をスキップする場合、その迂回するデータパスに処理対象信号（data）を流す。
　そして、レジスタモジュール１０２は、各信号処理モジュールに対して、動作モードを通常モードにするかバイパスモードにするかを選択し、その選択結果に応じた制御信号を供給する。また、制御モジュール１０１は、バイパスモードの信号処理モジュールに対しては、制御信号STARTを供給しない（オンにせずオフのままにする）。
　つまり、この場合の信号処理装置１００において、制御モジュール１０１は、信号処理モジュール１１１乃至信号処理モジュール１１８に対して、信号処理の開始を指示する制御信号であるSTARTを供給する。また、制御モジュール１０１は、レジスタモジュール１０２に対して、供給するパラメータの切り替えを指示する制御信号であるVLATCHを供給する。レジスタモジュール１０２は、初期化を指示する制御信号であるINITを信号処理モジュール１１１乃至信号処理モジュール１１８に供給する。また、レジスタモジュール１０２は、パラメータ選択部１９１乃至パラメータ選択部１９８により複数のパラメータの中から選択されたパラメータを信号処理モジュール１１１乃至信号処理モジュール１１８に供給する。また、レジスタモジュール１０２は、動作モードを通常モードまたはバイパスモードに制御する制御信号をパラメータ選択部１９１乃至パラメータ選択部１９８に供給する。
　これにより、信号処理装置１００は、第１の実施の形態、第２の実施の形態、第４の実施の形態、並びに第５の実施の形態において上述したのと同様の効果を得ることができる。
　＜９．第９の実施の形態＞
　　＜信号処理装置＞
　上述した各実施の形態は、適宜組み合わせて適用することができる。例えば、第１の実施の形態、第２の実施の形態、並びに、第４の実施の形態を全て適用してもよい。その場合の、信号処理装置１００の主な構成例を図２２に示す。
　この場合、第１の実施の形態と同様に、制御モジュール１０１は、レジスタモジュール１０２に対して、制御信号VLATCHを供給し、パラメータの切り替えタイミングを指示する。レジスタモジュール１０２は、この制御信号VLATCHに基づくタイミングで、信号処理モジュールに供給するパラメータを変更する。
　また、制御モジュール１０１は、信号処理モジュール１１１に対して制御信号STARTを供給し、信号処理の開始を指示する。信号処理モジュール１１１は、この制御信号STARTに基づくタイミングで、信号処理の動作を開始する。
　また、信号処理モジュール１１１は、制御モジュール１０１に対して制御信号BUSYおよび制御信号DONEを供給する。制御信号BUSYは、動作中であることを示す制御信号である。制御信号DONEは、動作が完了したことを示す制御信号である。制御モジュール１０１は、これらの制御信号に基づいて、信号処理モジュール１１１の動作状態を容易に把握することができる。制御モジュール１０１は、これらの制御信号に基づいて制御信号VLATCHを供給する。したがって、レジスタモジュール１０２は、パイプライン処理の進行に対して適切なタイミングでパラメータを変更することができる。つまり、パイプライン処理の制御をより容易にすることができる。
　また、第２の実施の形態と同様に、レジスタモジュール１０２は、信号処理モジュール１１１乃至信号処理モジュール１１８に対して制御信号INITを供給し、ソフトウエアリセットさせることができる。また、レジスタモジュール１０２は、制御モジュール１０１に対しても制御信号INITを供給しソフトウエアリセットさせることができる。
　また、第４の実施の形態と同様に、レジスタモジュール１０２は、パラメータ選択部１９１乃至パラメータ選択部１９８を有し、そのパラメータ選択部１９１乃至パラメータ選択部１９８により選択されたパラメータを各信号処理モジュールに供給する。
　つまり、この場合の信号処理装置１００において、制御モジュール１０１は、信号処理モジュール１１１乃至信号処理モジュール１１８に対して、信号処理の開始を指示する制御信号であるSTARTを供給する。また、制御モジュール１０１は、レジスタモジュール１０２に対して、供給するパラメータの切り替えを指示する制御信号であるVLATCHを供給する。レジスタモジュール１０２は、初期化を指示する制御信号であるINITを信号処理モジュール１１１乃至信号処理モジュール１１８に供給する。また、レジスタモジュール１０２は、パラメータ選択部１９１乃至パラメータ選択部１９８により複数のパラメータの中から選択されたパラメータを信号処理モジュール１１１乃至信号処理モジュール１１８に供給する。
　これにより、信号処理装置１００は、第１の実施の形態、第２の実施の形態、並びに、第４の実施の形態において上述したのと同様の効果を得ることができる。
　＜１０．第１０の実施の形態＞
　　＜信号処理装置＞
　上述した各実施の形態は、適宜組み合わせて適用することができる。例えば、第１の実施の形態、第２の実施の形態、並びに、第５の実施の形態を全て適用してもよい。その場合の、信号処理装置１００の主な構成例を図２３に示す。
　この場合、第１の実施の形態と同様に、制御モジュール１０１は、レジスタモジュール１０２に対して、制御信号VLATCHを供給し、パラメータの切り替えタイミングを指示する。レジスタモジュール１０２は、この制御信号VLATCHに基づくタイミングで、信号処理モジュールに供給するパラメータを変更する。
　また、制御モジュール１０１は、信号処理モジュール１１１に対して制御信号STARTを供給し、信号処理の開始を指示する。信号処理モジュール１１１は、この制御信号STARTに基づくタイミングで、信号処理の動作を開始する。
　また、信号処理モジュール１１１は、制御モジュール１０１に対して制御信号BUSYおよび制御信号DONEを供給する。制御信号BUSYは、動作中であることを示す制御信号である。制御信号DONEは、動作が完了したことを示す制御信号である。制御モジュール１０１は、これらの制御信号に基づいて、信号処理モジュール１１１の動作状態を容易に把握することができる。制御モジュール１０１は、これらの制御信号に基づいて制御信号VLATCHを供給する。したがって、レジスタモジュール１０２は、パイプライン処理の進行に対して適切なタイミングでパラメータを変更することができる。つまり、パイプライン処理の制御をより容易にすることができる。
　また、第２の実施の形態と同様に、レジスタモジュール１０２は、信号処理モジュール１１１乃至信号処理モジュール１１８に対して制御信号INITを供給し、ソフトウエアリセットさせることができる。また、レジスタモジュール１０２は、制御モジュール１０１に対しても制御信号INITを供給しソフトウエアリセットさせることができる。
　さらに、第５の実施の形態と同様に、信号処理モジュール１１１乃至信号処理モジュール１１８は、動作モードとして、信号処理を行う通常モードと、信号処理をスキップするバイパスモードを備えている。また、信号処理モジュール１１１乃至信号処理モジュール１１８は、それぞれ、迂回するデータパスを有しており、バイパスモードの場合、つまり、信号処理をスキップする場合、その迂回するデータパスに処理対象信号（data）を流す。
　そして、レジスタモジュール１０２は、各信号処理モジュールに対して、動作モードを通常モードにするかバイパスモードにするかを選択し、その選択結果に応じた制御信号を供給する。また、制御モジュール１０１は、バイパスモードの信号処理モジュールに対しては、制御信号STARTを供給しない（オンにせずオフのままにする）。
　つまり、この場合の信号処理装置１００において、制御モジュール１０１は、信号処理モジュール１１１乃至信号処理モジュール１１８に対して、信号処理の開始を指示する制御信号であるSTARTを供給する。また、制御モジュール１０１は、レジスタモジュール１０２に対して、供給するパラメータの切り替えを指示する制御信号であるVLATCHを供給する。レジスタモジュール１０２は、初期化を指示する制御信号であるINITを信号処理モジュール１１１乃至信号処理モジュール１１８に供給する。また、レジスタモジュール１０２は、パラメータを信号処理モジュール１１１乃至信号処理モジュール１１８に供給する。また、レジスタモジュール１０２は、動作モードを通常モードまたはバイパスモードに制御する制御信号をパラメータ選択部１９１乃至パラメータ選択部１９８に供給する。
　これにより、信号処理装置１００は、第１の実施の形態、第２の実施の形態、並びに、第５の実施の形態において上述したのと同様の効果を得ることができる。
　＜１１．第１１の実施の形態＞
　　＜信号処理装置＞
　本技術は、信号処理部やモジュール等、装置の一部としても適用することができる。図２４に示される信号処理装置４００は、ToFに関する信号処理を行う装置である。図２４に示されるように、信号処理装置４００は、センサモジュール４０１およびアプリケーションプロセッサ４０２を有する。
　センサモジュール４０１は、ToFセンサによる検出とその検出結果に対する信号処理を行うモジュールである。アプリケーションプロセッサ４０２は、センサモジュール４０１を制御し、ToFのセンシングデータを供給させたり、そのセンシングデータを用いてアプリケーション処理を行ったりする。
　センサモジュール４０１は、ToFセンサモジュール４１１および信号処理部４１２を有する。ToFセンサモジュール４１１は、ToFによるセンシングを行うモジュールである。ToFセンサモジュール４１１は、ToFセンサ受信部４２１およびToFセンサ送信部４２２を有する。ToFセンサ送信部４２２がレーザ光を送信し、ToFセンサ受信部４２１が、対象物による反射光を検出し、その検出信号を信号処理部４１２に供給する。
　信号処理部４１２は、例えば、その検出信号に対する信号処理を行う。例えば、信号処理部４１２は、検出信号（ToFセンサ受信部４２１の出力信号）に対してパイプライン処理を行う（複数の信号処理を直列に行う）。信号処理部４１２は、その信号処理結果をアプリケーションプロセッサ４０２に供給する。なお、ToFセンサモジュール４１１および信号処理部４１２は、図のように同一平面上に配置してもよいし、積層してもよい。
　このような信号処理装置４００の信号処理部４１２に本技術を適用してもよい。つまり、信号処理部４１２として、第１の実施の形態乃至第１０実施の形態で説明したいずれかの信号処理装置１００を適用してもよい。このようにすることにより、パイプライン処理の制御をより容易にすることができる。
　換言するに、本技術は、信号処理部４１２を有するセンサモジュール４０１にも適用することができる。また、本技術は、信号処理装置４００にも適用することができる。
　＜１２．付記＞
　　＜コンピュータ＞
　上述した一連の処理は、ハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、コンピュータにインストールされる。ここでコンピュータには、専用のハードウエアに組み込まれているコンピュータや、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータ等が含まれる。
　図２５は、上述した一連の処理をプログラムにより実行するコンピュータのハードウエアの構成例を示すブロック図である。
　図２５に示されるコンピュータ９００において、CPU（Central Processing Unit）９０１、ROM（Read Only Memory）９０２、RAM（Random Access Memory）９０３は、バス９０４を介して相互に接続されている。
　バス９０４にはまた、入出力インタフェース９１０も接続されている。入出力インタフェース９１０には、入力部９１１、出力部９１２、記憶部９１３、通信部９１４、およびドライブ９１５が接続されている。
　入力部９１１は、例えば、キーボード、マウス、マイクロホン、タッチパネル、入力端子などよりなる。出力部９１２は、例えば、ディスプレイ、スピーカ、出力端子などよりなる。記憶部９１３は、例えば、ハードディスク、RAMディスク、不揮発性のメモリなどよりなる。通信部９１４は、例えば、ネットワークインタフェースよりなる。ドライブ９１５は、磁気ディスク、光ディスク、光磁気ディスク、または半導体メモリなどのリムーバブルメディア９２１を駆動する。
　以上のように構成されるコンピュータでは、CPU９０１が、例えば、記憶部９１３に記憶されているプログラムを、入出力インタフェース９１０およびバス９０４を介して、RAM９０３にロードして実行することにより、上述した一連の処理が行われる。RAM９０３にはまた、CPU９０１が各種の処理を実行する上において必要なデータなども適宜記憶される。
　コンピュータが実行するプログラムは、例えば、パッケージメディア等としてのリムーバブルメディア９２１に記録して適用することができる。その場合、プログラムは、リムーバブルメディア９２１をドライブ９１５に装着することにより、入出力インタフェース９１０を介して、記憶部９１３にインストールすることができる。
　また、このプログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することもできる。その場合、プログラムは、通信部９１４で受信し、記憶部９１３にインストールすることができる。
　その他、このプログラムは、ROM９０２や記憶部９１３に、あらかじめインストールしておくこともできる。
　　＜本技術の適用対象＞
　本技術は、任意の構成に適用することができる。例えば、本技術は、衛星放送、ケーブルＴＶなどの有線放送、インターネット上での配信、およびセルラー通信による端末への配信などにおける送信機や受信機（例えばテレビジョン受像機や携帯電話機）、または、光ディスク、磁気ディスクおよびフラッシュメモリなどの媒体に画像を記録したり、これら記憶媒体から画像を再生したりする装置（例えばハードディスクレコーダやカメラ）などの、様々な電子機器に適用され得る。
　また、例えば、本技術は、システムLSI（Large Scale Integration）等としてのプロセッサ（例えばビデオプロセッサ）、複数のプロセッサ等を用いるモジュール（例えばビデオモジュール）、複数のモジュール等を用いるユニット（例えばビデオユニット）、または、ユニットにさらにその他の機能を付加したセット（例えばビデオセット）等、装置の一部の構成として実施することもできる。
　また、例えば、本技術は、複数の装置により構成されるネットワークシステムにも適用することもできる。例えば、本技術を、ネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングとして実施するようにしてもよい。例えば、コンピュータ、AV（Audio Visual）機器、携帯型情報処理端末、IoT（Internet of Things）デバイス等の任意の端末に対して、画像（動画像）に関するサービスを提供するクラウドサービスにおいて本技術を実施するようにしてもよい。
　なお、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、全ての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、および、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。
　　＜本技術を適用可能な分野・用途＞
　本技術を適用したシステム、装置、処理部等は、例えば、交通、医療、防犯、農業、畜産業、鉱業、美容、工場、家電、気象、自然監視等、任意の分野に利用することができる。また、その用途も任意である。
　　＜その他＞
　本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　例えば、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。
　また、例えば、上述したプログラムは、任意の装置において実行されるようにしてもよい。その場合、その装置が、必要な機能（機能ブロック等）を有し、必要な情報を得ることができるようにすればよい。
　また、例えば、１つのフローチャートの各ステップを、１つの装置が実行するようにしてもよいし、複数の装置が分担して実行するようにしてもよい。さらに、１つのステップに複数の処理が含まれる場合、その複数の処理を、１つの装置が実行するようにしてもよいし、複数の装置が分担して実行するようにしてもよい。換言するに、１つのステップに含まれる複数の処理を、複数のステップの処理として実行することもできる。逆に、複数のステップとして説明した処理を１つのステップとしてまとめて実行することもできる。
　また、例えば、コンピュータが実行するプログラムは、プログラムを記述するステップの処理が、本明細書で説明する順序に沿って時系列に実行されるようにしても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで個別に実行されるようにしても良い。つまり、矛盾が生じない限り、各ステップの処理が上述した順序と異なる順序で実行されるようにしてもよい。さらに、このプログラムを記述するステップの処理が、他のプログラムの処理と並列に実行されるようにしても良いし、他のプログラムの処理と組み合わせて実行されるようにしても良い。
　また、例えば、本技術に関する複数の技術は、矛盾が生じない限り、それぞれ独立に単体で実施することができる。もちろん、任意の複数の本技術を併用して実施することもできる。例えば、いずれかの実施の形態において説明した本技術の一部または全部を、他の実施の形態において説明した本技術の一部または全部と組み合わせて実施することもできる。また、上述した任意の本技術の一部または全部を、上述していない他の技術と併用して実施することもできる。
　なお、本技術は以下のような構成も取ることができる。
　（１）　入力信号に対して各々の信号処理を直列に行う複数の処理部と、
　前記信号処理に用いるパラメータを前記複数の処理部に対して供給するパラメータ供給部と、
　同期信号に基づいて、前記複数の処理部のそれぞれによる前記信号処理の実行タイミングと、前記パラメータ供給部による前記パラメータの供給タイミングとを制御することにより、前記入力信号に対するパイプライン処理を行わせる制御部と
　を備える信号処理装置。
　（２）　前記制御部は、
　　前記複数の処理部に対して、前記信号処理の開始を指示する制御信号であるSTARTを供給し、
　　前記パラメータ供給部に対して、供給する前記パラメータの切り替えを指示する制御信号であるVLATCHを供給する
　（１）に記載の信号処理装置。
　（３）　前記制御部は、前記複数の処理部に対して互いに独立した信号線を介して前記STARTを供給する
　（２）に記載の信号処理装置。
　（４）　前記制御部は、前記複数の処理部から、動作中であることを示す制御信号であるBUSYと、動作が完了したことを示す制御信号であるDONEを取得する
　（３）に記載の信号処理装置。
　（５）　前記パラメータ供給部は、さらに、初期化を指示する制御信号であるINITを前記複数の処理部に供給する
　（１）乃至（４）のいずれかに記載の信号処理装置。
　（６）　前記パラメータ供給部は、前記複数の処理部に対して互いに独立した信号線を介して前記INITを供給する
　（５）に記載の信号処理装置。
　（７）　前記パラメータ供給部は、さらに、前記INITを前記制御部に供給する
　（６）に記載の信号処理装置。
　（８）　前記パラメータ供給部は、前記複数の処理部並びに前記制御部に対して前記INITを供給しても前記パラメータ供給部自身の初期化をスキップする
　（７）に記載の信号処理装置。
　（９）　前記パラメータ供給部は、キューを介して前記パラメータを前記複数の処理部に供給する
　（１）乃至（８）のいずれかに記載の信号処理装置。
　（１０）　前記パラメータ供給部は、
　　複数の前記パラメータの中から前記処理部に供給する前記パラメータを選択する選択部を備え、
　　前記選択部により選択された前記パラメータを前記処理部に供給する
　（１）に記載の信号処理装置。
　（１１）　前記制御部は、前記パラメータの選択を制御する制御信号であるRBSELを前記選択部に供給する
　（１０）に記載の信号処理装置。
　（１２）　前記パラメータ供給部は、動作モードを通常モードまたはバイパスモードに制御する制御信号を前記複数の処理部に供給する
　（１）乃至（１１）のいずれかに記載の信号処理装置。
　（１３）　前記制御部は、前記パラメータ供給部により前記動作モードが前記バイパスモードにされた前記処理部に対する、前記信号処理の開始を指示する制御信号であるSTARTの供給をスキップする
　（１２）に記載の信号処理装置。
　（１４）　前記制御部は、
　　前記複数の処理部に対して、前記信号処理の開始を指示する制御信号であるSTARTを供給し、
　　前記パラメータ供給部に対して、供給するパラメータの切り替えを指示する制御信号であるVLATCHを供給し、
　前記パラメータ供給部は、
　　初期化を指示する制御信号であるINITを前記複数の処理部に供給し、
　　選択部により複数のパラメータの中から選択された前記パラメータを、キューを介して前記複数の処理部に供給し、
　　動作モードを通常モードまたはバイパスモードに制御する制御信号を前記複数の処理部に供給する
　（１）乃至（１３）のいずれかに記載の信号処理装置。
　（１５）　前記制御部は、
　　前記複数の処理部に対して、前記信号処理の開始を指示する制御信号であるSTARTを供給し、
　　前記パラメータ供給部に対して、供給するパラメータの切り替えを指示する制御信号であるVLATCHを供給し、
　前記パラメータ供給部は、
　　初期化を指示する制御信号であるINITを前記複数の処理部に供給し、
　　選択部により複数のパラメータの中から選択された前記パラメータを、キューを介して前記複数の処理部に供給する
　（１）乃至（１４）のいずれかに記載の信号処理装置。
　（１６）　前記制御部は、
　　前記複数の処理部に対して、前記信号処理の開始を指示する制御信号であるSTARTを供給し、
　　前記パラメータ供給部に対して、供給するパラメータの切り替えを指示する制御信号であるVLATCHを供給し、
　前記パラメータ供給部は、
　　初期化を指示する制御信号であるINITを前記複数の処理部に供給し、
　　選択部により複数のパラメータの中から選択された前記パラメータを前記複数の処理部に供給し、
　　動作モードを通常モードまたはバイパスモードに制御する制御信号を前記複数の処理部に供給する
　（１）乃至（１５）のいずれかに記載の信号処理装置。
　（１７）　前記制御部は、
　　前記複数の処理部に対して、前記信号処理の開始を指示する制御信号であるSTARTを供給し、
　　前記パラメータ供給部に対して、供給するパラメータの切り替えを指示する制御信号であるVLATCHを供給し、
　前記パラメータ供給部は、
　　初期化を指示する制御信号であるINITを前記複数の処理部に供給し、
　　選択部により複数のパラメータの中から選択された前記パラメータを前記複数の処理部に供給する
　（１）乃至（１６）のいずれかに記載の信号処理装置。
　（１８）　前記制御部は、
　　前記複数の処理部に対して、前記信号処理の開始を指示する制御信号であるSTARTを供給し、
　　前記パラメータ供給部に対して、供給するパラメータの切り替えを指示する制御信号であるVLATCHを供給し、
　前記パラメータ供給部は、
　　初期化を指示する制御信号であるINITを前記複数の処理部に供給し、
　　前記パラメータを前記複数の処理部に供給し、
　　動作モードを通常モードまたはバイパスモードに制御する制御信号を前記複数の処理部に供給する
　（１）乃至（１７）のいずれかに記載の信号処理装置。
　（１９）　前記入力信号は、ToFセンサの出力信号であり、
　前記複数の処理部は、前記出力信号に対する信号処理を直列に行う
　（１）乃至（１８）のいずれかに記載の信号処理装置。
　（２０）　前記ToFセンサをさらに備える
　（１９）に記載の信号処理装置。
　１００　信号処理装置，　１０１　制御モジュール，　１０２　レジスタモジュール，　１１１乃至１１８　信号処理モジュール，　１７１乃至１７８　キュー，　１９１乃至１９８　パラメータ選択部，　２０１および２０２　パラメータ供給部，　２０３　選択部，　４００　信号処理装置，　４０１　センサモジュール，　４０２　アプリケーションプロセッサ，　４１１　ToFセンサモジュール，　４１２　信号処理部，　４２１　ToFセンサ受信部，　４２２　ToFセンサ送信部

Claims (20)

  1. 　入力信号に対して各々の信号処理を直列に行う複数の処理部と、
    　前記信号処理に用いるパラメータを前記複数の処理部に対して供給するパラメータ供給部と、
    　同期信号に基づいて、前記複数の処理部のそれぞれによる前記信号処理の実行タイミングと、前記パラメータ供給部による前記パラメータの供給タイミングとを制御することにより、前記入力信号に対するパイプライン処理を行わせる制御部と
    　を備える信号処理装置。
  2. 　前記制御部は、
    　　前記複数の処理部に対して、前記信号処理の開始を指示する制御信号であるSTARTを供給し、
    　　前記パラメータ供給部に対して、供給する前記パラメータの切り替えを指示する制御信号であるVLATCHを供給する
    　請求項１に記載の信号処理装置。
  3. 　前記制御部は、前記複数の処理部に対して互いに独立した信号線を介して前記STARTを供給する
    　請求項２に記載の信号処理装置。
  4. 　前記制御部は、前記複数の処理部から、動作中であることを示す制御信号であるBUSYと、動作が完了したことを示す制御信号であるDONEを取得する
    　請求項３に記載の信号処理装置。
  5. 　前記パラメータ供給部は、さらに、初期化を指示する制御信号であるINITを前記複数の処理部に供給する
    　請求項１に記載の信号処理装置。
  6. 　前記パラメータ供給部は、前記複数の処理部に対して互いに独立した信号線を介して前記INITを供給する
    　請求項５に記載の信号処理装置。
  7. 　前記パラメータ供給部は、さらに、前記INITを前記制御部に供給する
    　請求項６に記載の信号処理装置。
  8. 　前記パラメータ供給部は、前記複数の処理部並びに前記制御部に対して前記INITを供給しても前記パラメータ供給部自身の初期化をスキップする
    　請求項７に記載の信号処理装置。
  9. 　前記パラメータ供給部は、キューを介して前記パラメータを前記複数の処理部に供給する
    　請求項１に記載の信号処理装置。
  10. 　前記パラメータ供給部は、
    　　複数の前記パラメータの中から前記処理部に供給する前記パラメータを選択する選択部を備え、
    　　前記選択部により選択された前記パラメータを前記処理部に供給する
    　請求項１に記載の信号処理装置。
  11. 　前記制御部は、前記パラメータの選択を制御する制御信号であるRBSELを前記選択部に供給する
    　請求項１０に記載の信号処理装置。
  12. 　前記パラメータ供給部は、動作モードを通常モードまたはバイパスモードに制御する制御信号を前記複数の処理部に供給する
    　請求項１に記載の信号処理装置。
  13. 　前記制御部は、前記パラメータ供給部により前記動作モードが前記バイパスモードにされた前記処理部に対する、前記信号処理の開始を指示する制御信号であるSTARTの供給をスキップする
    　請求項１２に記載の信号処理装置。
  14. 　前記制御部は、
    　　前記複数の処理部に対して、前記信号処理の開始を指示する制御信号であるSTARTを供給し、
    　　前記パラメータ供給部に対して、供給するパラメータの切り替えを指示する制御信号であるVLATCHを供給し、
    　前記パラメータ供給部は、
    　　初期化を指示する制御信号であるINITを前記複数の処理部に供給し、
    　　選択部により複数のパラメータの中から選択された前記パラメータを、キューを介して前記複数の処理部に供給し、
    　　動作モードを通常モードまたはバイパスモードに制御する制御信号を前記複数の処理部に供給する
    　請求項１に記載の信号処理装置。
  15. 　前記制御部は、
    　　前記複数の処理部に対して、前記信号処理の開始を指示する制御信号であるSTARTを供給し、
    　　前記パラメータ供給部に対して、供給するパラメータの切り替えを指示する制御信号であるVLATCHを供給し、
    　前記パラメータ供給部は、
    　　初期化を指示する制御信号であるINITを前記複数の処理部に供給し、
    　　選択部により複数のパラメータの中から選択された前記パラメータを、キューを介して前記複数の処理部に供給する
    　請求項１に記載の信号処理装置。
  16. 　前記制御部は、
    　　前記複数の処理部に対して、前記信号処理の開始を指示する制御信号であるSTARTを供給し、
    　　前記パラメータ供給部に対して、供給するパラメータの切り替えを指示する制御信号であるVLATCHを供給し、
    　前記パラメータ供給部は、
    　　初期化を指示する制御信号であるINITを前記複数の処理部に供給し、
    　　選択部により複数のパラメータの中から選択された前記パラメータを前記複数の処理部に供給し、
    　　動作モードを通常モードまたはバイパスモードに制御する制御信号を前記複数の処理部に供給する
    　請求項１に記載の信号処理装置。
  17. 　前記制御部は、
    　　前記複数の処理部に対して、前記信号処理の開始を指示する制御信号であるSTARTを供給し、
    　　前記パラメータ供給部に対して、供給するパラメータの切り替えを指示する制御信号であるVLATCHを供給し、
    　前記パラメータ供給部は、
    　　初期化を指示する制御信号であるINITを前記複数の処理部に供給し、
    　　選択部により複数のパラメータの中から選択された前記パラメータを前記複数の処理部に供給する
    　請求項１に記載の信号処理装置。
  18. 　前記制御部は、
    　　前記複数の処理部に対して、前記信号処理の開始を指示する制御信号であるSTARTを供給し、
    　　前記パラメータ供給部に対して、供給するパラメータの切り替えを指示する制御信号であるVLATCHを供給し、
    　前記パラメータ供給部は、
    　　初期化を指示する制御信号であるINITを前記複数の処理部に供給し、
    　　前記パラメータを前記複数の処理部に供給し、
    　　動作モードを通常モードまたはバイパスモードに制御する制御信号を前記複数の処理部に供給する
    　請求項１に記載の信号処理装置。
  19. 　前記入力信号は、ToFセンサの出力信号であり、
    　前記複数の処理部は、前記出力信号に対する信号処理を直列に行う
    　請求項１に記載の信号処理装置。
  20. 　前記ToFセンサをさらに備える
    　請求項１９に記載の信号処理装置。
PCT/JP2021/041273 2020-11-24 2021-11-10 信号処理装置 WO2022113736A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180077562.4A CN116615712A (zh) 2020-11-24 2021-11-10 信号处理装置
US18/248,180 US20230376449A1 (en) 2020-11-24 2021-11-10 Signal processing device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020194270A JP2022083038A (ja) 2020-11-24 2020-11-24 信号処理装置
JP2020-194270 2020-11-24

Publications (1)

Publication Number Publication Date
WO2022113736A1 true WO2022113736A1 (ja) 2022-06-02

Family

ID=81755896

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/041273 WO2022113736A1 (ja) 2020-11-24 2021-11-10 信号処理装置

Country Status (4)

Country Link
US (1) US20230376449A1 (ja)
JP (1) JP2022083038A (ja)
CN (1) CN116615712A (ja)
WO (1) WO2022113736A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04163629A (ja) * 1990-10-26 1992-06-09 Nec Corp 命令制御パイプライン構造
JPH10240558A (ja) * 1997-02-24 1998-09-11 Hitachi Ltd データ処理装置の制御方法、データ処理装置、電子線描画装置
JP2006505060A (ja) * 2002-10-31 2006-02-09 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． パイプラインプロセスステージの制御システムおよび制御方法
US20140282624A1 (en) * 2013-03-15 2014-09-18 Varian Medical Systems, Inc. Method and pipeline processing system for facilitating responsive interaction
WO2017057056A1 (ja) * 2015-09-30 2017-04-06 ソニー株式会社 情報処理装置、情報処理方法、及び、プログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04163629A (ja) * 1990-10-26 1992-06-09 Nec Corp 命令制御パイプライン構造
JPH10240558A (ja) * 1997-02-24 1998-09-11 Hitachi Ltd データ処理装置の制御方法、データ処理装置、電子線描画装置
JP2006505060A (ja) * 2002-10-31 2006-02-09 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． パイプラインプロセスステージの制御システムおよび制御方法
US20140282624A1 (en) * 2013-03-15 2014-09-18 Varian Medical Systems, Inc. Method and pipeline processing system for facilitating responsive interaction
WO2017057056A1 (ja) * 2015-09-30 2017-04-06 ソニー株式会社 情報処理装置、情報処理方法、及び、プログラム

Also Published As

Publication number Publication date
JP2022083038A (ja) 2022-06-03
CN116615712A (zh) 2023-08-18
US20230376449A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
US8274987B2 (en) Contention free pipelined broadcasting within a constant bisection bandwidth network topology
CN100517306C (zh) 媒体基础媒体处理器
KR20150001881A (ko) 동영상 멀티미디어 링톤을 제공하기 위한 방법 및 시스템
US20170118417A1 (en) Video switching apparatus, video switching method, program, and information processing apparatus
CN114187170B (zh) 图像特效包的生成方法、装置、设备及存储介质
WO2022113736A1 (ja) 信号処理装置
US20190306320A1 (en) Transmission apparatus, teleconference system, information processing method, and recording medium
US9185321B1 (en) Apparatus, system and method for processing video data, audio data and ancillary data
US10869098B2 (en) Information processing terminal, information processing method and program
CN116450256A (zh) 音频特效的编辑方法、装置、设备及存储介质
US9392036B2 (en) Terminal device and communication system
CN113946251A (zh) 媒体内容发送方法、装置、设备、可读存储介质及产品
US9952853B2 (en) Methods for cross-mounting devices and apparatus utilizing the same
CN110635969A (zh) 一种流媒体直存系统的高并发测试方法
JP2004199149A (ja) 信号処理用デバイス及びエンタテインメント機器
US20170374243A1 (en) Method of reducing latency in a screen mirroring application and a circuit of the same
JP6618574B1 (ja) 制御装置、通信システムおよび制御プログラム
WO2022145215A1 (ja) 映像選択合成装置およびその制御方法、並びに、管理装置
KR102155971B1 (ko) 콘텐츠 캡처 및 배포 시스템
JP2004179856A (ja) デジタルテレビジョン受像機、データ処理方法、及びデータ伝送方法
CN115334414A (zh) 声道切换方法、装置、设备及介质
CN117992132A (zh) 用户系统的创建方法、装置及电子设备
CN111045635A (zh) 音频处理方法和装置
CN116506669A (zh) 通过画中画显示多路流的方法和装置、电子设备
JPH11146386A (ja) 映像切換装置およびこの映像切換装置を使用した映像切換設備

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21897710

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202180077562.4

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21897710

Country of ref document: EP

Kind code of ref document: A1