WO2022104660A1 - Solid state imaging device with high signal-to-noise ratio - Google Patents

Solid state imaging device with high signal-to-noise ratio Download PDF

Info

Publication number
WO2022104660A1
WO2022104660A1 PCT/CN2020/130207 CN2020130207W WO2022104660A1 WO 2022104660 A1 WO2022104660 A1 WO 2022104660A1 CN 2020130207 W CN2020130207 W CN 2020130207W WO 2022104660 A1 WO2022104660 A1 WO 2022104660A1
Authority
WO
WIPO (PCT)
Prior art keywords
base substrate
orientation
insulating layer
pixel
image sensor
Prior art date
Application number
PCT/CN2020/130207
Other languages
French (fr)
Inventor
Takahashi Seiji
Original Assignee
Huawei Technologies Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co., Ltd. filed Critical Huawei Technologies Co., Ltd.
Priority to CN202080106976.0A priority Critical patent/CN116648922A/en
Priority to PCT/CN2020/130207 priority patent/WO2022104660A1/en
Publication of WO2022104660A1 publication Critical patent/WO2022104660A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Definitions

  • the well contact 110, the floating diffusion 112, and the transfer gate 114 may be disposed in a region of the base substrate 102 on a side of a surface contacting with the insulating layer 106 or a side of the SOI layer 104, where the insulating layer 106 and the SOI layer 104 have been removed.
  • the well contact 110 may be a p+ doped region
  • the floating diffusion 112 may be an n+ doped region.
  • the photodiode 108 is a p-type well
  • the well contact 110 may be an n+ doped region
  • the floating diffusion 112 may be a p+doped region.
  • the photodiode must have low dark current and high optical property, while the in-pixel transistors must operate at high speed, low readout noise, and low power consumption. Therefore, preferred characteristics of substrates for the photodiode and the in-pixel transistor are different from each other.
  • Figure 14D shows one step of the method of fabricating the pixel according to the one embodiment of the present application.
  • the base substrate 2 further comprises a deep trench isolation (DTI) structure 16 disposed such that the DTI structure 16 surrounds the photodiode 8, and preferably the depth of the DTI structure may be equivalent to the thickness of the base substrate 2.
  • DTI deep trench isolation
  • the DTI structure 16 may be, for example, a groove filled with an insulating material and disposed on the base substrate 2, or for example, a p-doped region (not shown) may be provided instead of the DTI structure.
  • the DTI structure 16 may prevent pixel charges from leaking from the photodiode 8 and from flowing into the photodiode 8 to reduce the crosstalk.
  • the SOI layer 4 comprises an in-pixel transistor readout portion including a plurality of transistors reading out and amplifying pixel charges from the floating diffusion 12, and carrying out reset operation of the floating diffusion 12.
  • the in-pixel transistor readout portion may comprise a source follower transistor 18, a reset transistor 20, and a row select transistor 24.
  • the transistors in the in-pixel transistor readout portion may be isolated from each other by a shallow trench isolation (STI) structure.
  • the source follower transistor 18 comprises a drain 26, a source 28, and a gate 30.
  • the gate 30 of the source follower transistor 18 is coupled to the floating diffusion 12, and the drain 26 is coupled to a device voltage 22.
  • the source 28 of the source follower transistor 18 is coupled to a drain of the row select transistor 24.
  • a drain of the reset transistor 20 is coupled to the device voltage 22, and a source of the reset transistor 20 is coupled to the floating diffusion 12.
  • Figure 8 shows a plan view of an embodiment of an SOI substrate 32 comprising preferable surface orientation/channel orientation of the SOI layer 4 and preferable surface orientation/channel orientation of the base substrate 2 when a transistor 24 in the in-pixel transistor readout portion comprising a drain 26, source 28, and a gate 30 (for example, a source follower transistor 18 and/or reset transistor 20) disposed on the SOI layer 4 has an NMOS structure.
  • Figure 9 shows a cross sectional view of an embodiment of a pixel 1 formed on the SOI layer 4 shown in Figure 8.
  • Figure 10 shows a plan view of the base substrate 2 comprising the pixel 1 shown in Figures 8 and 9.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

The present application provides an image sensor including a plurality of pixels arranged in an array. An image sensor according to the present application comprises a plurality of pixels arranged in an array, wherein the pixel has a semiconductor-on-insulator (SOI) structure comprising a base substrate, an SOI layer, and an insulating layer interposed between the base substrate and the SOI layer, wherein the base substrate comprises: a photodiode generating pixel charges in response to incident electromagnetic wave; a well contact coupled to the photodiode for providing an electric isolation between the photodiodes and fixing of a potential of the photodiodes; a floating diffusion temporally storing pixel charges transferred from the photodiode when reading out; and a transfer gate comprising a channel region having a source end coupled to the photodiode and a drain end coupled to the floating diffusion, and controlling transfer of the pixel charges from the photodiode to the floating diffusion in response to an applied voltage, wherein the SOI layer comprises an in-pixel transistor readout portion comprising a plurality of transistors for carrying out readout and amplification of the pixel charges from the floating diffusion, and for carrying out reset of the floating diffusion, wherein the SOI layer comprises a predetermined surface orientation and a predetermined channel orientation which is a direction parallel to channels of the transistors, wherein the base substrate comprises a predetermined surface orientation and a predetermined channel orientation which is a direction parallel to the channels of the transistors of the SOI layer, and wherein the surface orientation and/or the channel orientation of the SOI layer are different from the surface orientation and/or the channel orientation of the base substrate.

Description

Solid State Imaging Device with High Signal-to-Noise Ratio Technical Field
The present application relates to a solid state image sensor, an imaging device and an electronic device. More specifically, the present application relates to a pixel structure having enhanced performance.
Background
The number of pixels in a CMOS image sensor (CIS) is increasing in demand for a high resolution image. However, a CIS chip has drawbacks of high power consumption and low speed read out.
A pixel of a CIS chip comprises a photodiode for converting impinging electromagnetic wave to a pixel charge and storing the charge, and an in-pixel transistor readout portion for controlling storage and read out of converted pixel charges. Such a CIS is, in general, fabricated from a bulk substrate. However, for example, fabricating a CIS from a semiconductor-on-insulator (SOI) substrate is proposed to realize low power consumption and high speed read out. A CIS fabricated from an SOI substrate is proposed in, for example, United States Patent No. US 6,838,301. An SOI device can improve a performance of a short channel device. For example, low power consumption, high speed operation, and prevention of latch-up may be realized compared to a bulk device.
An example of a conventional pixel 101 of a CIS fabricated with an SOI process is shown in Figure 21. An SOI substrate 132 comprises a base substrate 102, a thin film SOI layer 104, and an insulating layer (a buried oxide layer) 106 interposed therebetween.
The base substrate 102 comprises a photodiode 108 generating and storing a pixel charge by a photoelectric conversion in response to incident electromagnetic wave. For example, the base substrate 102 may be formed from an epitaxial layer to improve a dark current characteristics of the photodiode 108. For example, when the base substrate 102 comprises a p-type doped Si material, the  photodiode 108 may be an n-type doped n-well region disposed in the base substrate 102.
The base substrate 102 further comprises: a well contact 110 coupled to the photodiode 108 for electric isolation from other photodiodes and potential fixing of the photodiode; a floating diffusion 112 to which pixel charges stored in the photodiode 108 are transferred; and a transfer gate 114 which comprises a channel region having a source end coupled to the photodiode 108 and a drain end coupled to the floating diffusion 112 and which controls transfer of the pixel charges from the photodiode 108 to the floating diffusion 112 in response to an applied voltage. The well contact 110, the floating diffusion 112, and the transfer gate 114 may be disposed in a region of the base substrate 102 on a side of a surface contacting with the insulating layer 106 or a side of the SOI layer 104, where the insulating layer 106 and the SOI layer 104 have been removed. For example, if the photodiode 108 is an n-type well, the well contact 110 may be a p+ doped region, and the floating diffusion 112 may be an n+ doped region. If the photodiode 108 is a p-type well, the well contact 110 may be an n+ doped region, and the floating diffusion 112 may be a p+doped region. The transfer gate 114 may comprise: the channel region having the source end coupled to the photodiode 108 and the drain end coupled to the floating diffusion 112; and an electrode disposed on a gate insulator film located on a surface of the channel region and made from an electric conducting material. When a voltage is applied to the transfer gate 114, the pixel charges generated in the photodiode 108 are transferred to the floating diffusion 112 via the transfer gate 114.
The pixel charges transferred to the floating diffusion 112 are read out by an in-pixel transistor readout portion disposed on the SOI layer 104.
Alternatively, the photodiode may have a configuration referred to as a single photon avalanche diode (SPAD) . A pixel having such a photodiode comprises a high electric field region in the pixel. Repeating a process in which electrons and holes generated by the photoelectron conversion are accelerated by the high electric field to collide atoms in the pixels and generate further electrons and holes, electron avalanche amplification generating a large amount of electrons and holes finally occurs. Therefore, the SPAD can generate a large amount of pixel charges even if the intensity of incident electromagnetic wave is small, and therefore can contribute to a high sensitivity of imaging and a high accuracy of distance measurement using  the image sensor.
The photodiode must have low dark current and high optical property, while the in-pixel transistors must operate at high speed, low readout noise, and low power consumption. Therefore, preferred characteristics of substrates for the photodiode and the in-pixel transistor are different from each other.
Thus, when a CIS is fabricated from an SOI substrate of which a bulk silicon substrate and an SOI layer have identical characteristics, a CIS with enhanced characteristics cannot be obtained. In order to improve the characteristics of the CIS, it is necessary to employ an SOI substrate having a bulk silicon and an SOI layer with different characteristics.
However, for example, United States Patent No. US 6,838,301 disclosing a pixel comprising in-pixel transistors and a photodiode does not suggest that different substrate characteristics are necessary for the photodiode and the in-pixel transistors, and therefore the technical problem discussed above was not even recognized.
Summary of the Application
Problem to be Solved by the Application
The present application provides an image sensor comprising a pixel structure realizing high speed operation and having enhanced performance for solving the above technical problem.
Means for Solving the Problem
One implementation of the present application provides an image sensor comprising a plurality of pixels arranged in an array,
wherein the pixel has a semiconductor-on-insulator (SOI) structure comprising a base substrate, an SOI layer, and an insulating layer interposed between the base substrate and the SOI layer,
wherein the base substrate comprises:
a photodiode generating pixel charges in response to incident electromagnetic wave;
a well contact coupled to the photodiode for providing an electric isolation between the photodiodes and fixing of a potential of the photodiodes;
a floating diffusion temporally storing pixel charges transferred from the photodiode when reading out; and a transfer gate comprising a channel region having a source end coupled to the photodiode and a drain end coupled to the floating diffusion, and controlling transfer of the pixel charges from the photodiode to the floating diffusion in response to an applied voltage,
wherein the SOI layer comprises an in-pixel transistor readout portion comprising a plurality of transistors for carrying out readout and amplification of the pixel charges from the floating diffusion, and for carrying out reset of the floating diffusion,
wherein the SOI layer comprises a predetermined surface orientation and a predetermined channel orientation which is a direction parallel to channels of the transistors,
wherein the base substrate comprises a predetermined surface orientation and a predetermined channel orientation which is a direction parallel to the channels of the transistors of the SOI layer, and
wherein the surface orientation and/or the channel orientation of the SOI layer are different from the surface orientation and/or the channel orientation of the base substrate.
According to the one implementation of the present application, the surface orientation of the SOI layer may be (100) direction, and the channel orientation of the SOI layer may be <100> direction.
According to the one implementation of the present application, the surface orientation of the base substrate may be (100) direction, and the channel orientation of the base substrate may be <110> direction.
According to the one implementation of the present application, the surface orientation of the base substrate may be (110) direction, and the channel orientation of the base substrate may be <110> direction.
According to the one implementation of the present application, the transistors of the in-pixel transistor readout portions disposed on the SOI layer may have a PMOS structure.
According to the one implementation of the present application, the  surface orientation of the SOI layer may be (100) direction, and the channel orientation of the SOI layer may be <110> direction.
According to the one implementation of the present application, the surface orientation of the base substrate may be (100) direction, and the channel orientation of the base substrate may be <100> direction.
According to the one implementation of the present application, the surface orientation of the base substrate may be (110) direction, and the channel orientation of the base substrate may be <110> direction.
According to the one implementation of the present application, the transistors of the in-pixel transistor readout portion disposed on the SOI layer may have an NMOS structure.
According to the one implementation of the present application, the base substrate may comprise a deep trench isolation (DTI) structure disposed to surround the photodiode and providing insulation from an adjacent pixel,
the DTI structure may be composed of a groove filled with an insulating material, or of which side walls may be covered with a DTI insulating layer and which may be filled with an electrically conducting material isolated from the base substrate by the DTI insulating layer, and
a surface orientation of the side walls of the groove may be (100) direction.
According to the one implementation of the present application, the surface orientation of the base substrate may be offset at a predetermined angle from the surface orientation of the SOI layer.
According to the one implementation of the present application, the offset angle may be less than or equal to 7 degrees.
According to the one implementation of the present application, the insulating layer may comprise a first insulating layer, a second insulating layer, and an additional semiconductor layer interposed between the first insulating layer and the second insulating layer.
According to the one implementation of the present application, the insulating layer may comprise stacked first to third insulating layers,
the first insulating layer and the third insulating layer may be composed of the same material, and
a material composing the second insulating layer may be different from the  material composing the first insulating layer and the third insulating layer.
According to the one implementation of the present application, the first insulating layer and the third insulating layer may be composed of SiO 2 layers, and
the second insulating layer may be composed of Si 3N 4 layer.
According to the one implementation of the present application, the insulating layer may comprise a stack of a first insulating layer, an electrically conductive layer, and a second insulating layer.
According to the one implementation of the present application, the first insulating layer and the second insulating layer may be SiO 2 layers, and
the electrically conducting layer may be a tungsten layer.
Another implementation of the present application provides a camera for a mobile phone, a digital camera, a network camera, a monitoring camera, a video camcorder, a camera for a vehicle and/or transport equipment, a medical camera, or a machine vision camera comprising the image sensor of any one of the implementations of the present application.
Another implementation of the present application provides a method of fabricating the image sensor of any one of the implementations of the present application, comprising the steps of:
bonding an SOI layer to a base substrate via an insulating layer to obtain an SOI substrate, wherein the SOI layer comprises a predetermined surface orientation and/or a predetermined channel orientation which is a direction parallel to a channel of a transistor to be formed, and wherein the base substrate comprises a predetermined surface orientation and/or a predetermined channel orientation parallel to the channel of a transistor to be formed on the SOI layer, which are different from the surface orientation of the SOI layer and/or the channel orientation of the SOI layer,
forming a photodiode in the base substrate, and
removing a predetermined region of the SOI layer and the insulating layer to expose the base substrate and forming a well contact, a floating diffusion and a transfer gate on the exposed base substrate, and an in-pixel transistor readout portion comprising a source follower transistor and a reset transistor on the SOI layer.
Effect of the Application
The implementations of the present application may provide an image sensor having a pixel structure implementing a high speed operation and providing a high performance.
Brief Explanation of the Figures
Figure 1 shows a block diagram of an image sensor according to one embodiment of the present application.
Figure 2 shows a cross sectional view of a pixel according to one embodiment of the present application.
Figure 3 shows a circuit diagram of the pixel according to one embodiment of the present application.
Figure 4 shows a plan view of an SOI substrate according to one embodiment of the present application.
Figure 5 shows a cross sectional view of a pixel according to the present application formed on the SOI substrate shown in Figure 4.
Figure 6 shows a plan view of an SOI substrate according to one embodiment of the present application.
Figure 7 shows a cross sectional view of a pixel according to the present application formed on the SOI substrate shown in Figure 6.
Figure 8 shows a plan view of an SOI substrate according to one embodiment of the present application.
Figure 9 shows a cross sectional view of a pixel according to the present application formed on the SOI substrate shown in Figure 8.
Figure 10 shows a plan view of a base substrate of the SOI substrate shown in Figures 8 and 9.
Figure 11 shows a plan view of an SOI substrate according to one embodiment of the present application.
Figure 12 shows a cross sectional view of a pixel according to the present application formed on the SOI substrate shown in Figure 11.
Figure 13 shows a perspective view of an SOI substrate according to one embodiment of the present application.
Figure 14A shows one step of a method of fabricating a pixel according to one embodiment of the present application.
Figure 14B shows one step of the method of fabricating the pixel according to the one embodiment of the present application.
Figure 14C shows one step of the method of fabricating the pixel according to the one embodiment of the present application.
Figure 14D shows one step of the method of fabricating the pixel according to the one embodiment of the present application.
Figure 15 shows a cross sectional view of a pixel according to one embodiment of the present application.
Figure 16 shows a cross sectional view of a pixel according to one embodiment of the present application.
Figure 17 shows a cross sectional view of a pixel according to one embodiment of the present application.
Figure 18 shows a partial cross sectional view of an image sensor incorporating a pixel according to one embodiment of the present application.
Figure 19 shows a block diagram of an imaging system according to one embodiment of the present application.
Figure 20 shows examples of applications of a camera system according to one embodiment of the present application.
Figure 21 shows a cross sectional view of a conventional image sensor.
Embodiments
Figure 1 shows a block diagram of an image sensor 201 according to one embodiment of the present application, comprising a pixel array 209 having pixels 1 arranged in an array. Figure 2 shows a cross sectional view of the pixel 1 according to one embodiment of the present application. Figure 3 shows a circuit diagram of the pixel 1 according to one embodiment of the present application.
The image sensor 201 may comprise : a pixel array 209 having the pixels 1 arranged in an array; a control circuit 205 for controlling each pixel of the pixel array 209; a reading circuit 210 for reading out signals from each pixel; and a signal processing circuit 206 for processing signals read out by the reading circuit  210.
The pixel 1 has a semiconductor-on-insulator (SOI) structure composed of a base substrate 2, an SOI layer 4, and an insulating layer 6 interposed between the base substrate 2 and the SOI layer 4. The base substrate 2 and the SOI layer 4 may be composed of Si, SiGe, Ge, III-V semiconductor, or any other photosensitive materials. “Photosensitive materials” refer to materials generating electrons and holes (hereinafter, referred to as “pixel charges” ) in response to incident electromagnetic wave.
The base substrate 2 comprises a photodiode 8 generating and storing pixel charges in response to incident electromagnetic wave. For example, if the base substrate 2 is composed of a p-doped Si material, the photodiode 8 may be an n-doped n-well region disposed in the base substrate 2.
The base substrate 2 further comprises: a well contact 10 coupled to the photodiode 8 for electric separation between photodiodes and potential fixing of the photodiode; a floating diffusion 12 for reading out pixel charges generated and stored in the photodiode 8 by photoelectric conversion; and a transfer gate 14 comprising a channel region having a source end coupled to the photodiode 8 and a drain end coupled to the floating diffusion 12, the transfer gate 14 controlling transfer of the pixel charges from the photodiode 8 to the floating diffusion 12 in response to an applied voltage. The well contact 10, the floating diffusion 12, and the transfer gate 14 may be disposed in a region on a surface of the base substrate 2 contacting the insulating layer 6 or on an SOI side of the base substrate 2, where the insulating layer 6 and the SOI layer 4 have been removed. For example, if the photodiode 8 is n type, the well contact 10 may be a p+ doped region, and the floating diffusion 12 may be an n+ doped region. If the photodiode 8 is p type, the well contact 10 may be an n+ doped region, and the floating diffusion 12 may be a p+ doped region. Hereinafter, the discussion is made regarding a case of the n-type photodiode 8. The transfer gate 14 comprises an electrode composed of an electric conducting material disposed on a gate insulator film located on a surface of the channel region. When a voltage is applied to the transfer gate 14, pixel charges generated in the photodiode 8 is transferred to the floating diffusion 12 via the transfer gate 14.
If pixel charges generated in a photodiode 8 of the array of the pixels 1 leak from the photodiode 8 to other portions, for example, an adjacent pixel, pixel  charges to be stored may be reduced. If pixel charges flow from a photodiode of an adjacent pixel into the photodiode 8, pixel charges to be stored may be increased. Charges flowing into and out from the photodiode 8 regardless incident electromagnetic wave is referred to as a crosstalk. When crosstalk occurs, an amount of pixel charges no longer correspond to an amount of electromagnetic wave impinging the photodiode 8. Therefore, the crosstalk is a noise source and therefore prevents accurate measurements of the amount of incident electromagnetic wave. In order to suppress the crosstalk, the base substrate 2 further comprises a deep trench isolation (DTI) structure 16 disposed such that the DTI structure 16 surrounds the photodiode 8, and preferably the depth of the DTI structure may be equivalent to the thickness of the base substrate 2. In this case, each photodiode completely becomes electrically isolated from adjacent photodiodes The DTI structure 16 may be, for example, a groove filled with an insulating material and disposed on the base substrate 2, or for example, a p-doped region (not shown) may be provided instead of the DTI structure. The DTI structure 16 may prevent pixel charges from leaking from the photodiode 8 and from flowing into the photodiode 8 to reduce the crosstalk.
The SOI layer 4 comprises an in-pixel transistor readout portion including a plurality of transistors reading out and amplifying pixel charges from the floating diffusion 12, and carrying out reset operation of the floating diffusion 12. For example, the in-pixel transistor readout portion may comprise a source follower transistor 18, a reset transistor 20, and a row select transistor 24. The transistors in the in-pixel transistor readout portion may be isolated from each other by a shallow trench isolation (STI) structure. The source follower transistor 18 comprises a drain 26, a source 28, and a gate 30. The gate 30 of the source follower transistor 18 is coupled to the floating diffusion 12, and the drain 26 is coupled to a device voltage 22. The source 28 of the source follower transistor 18 is coupled to a drain of the row select transistor 24. A drain of the reset transistor 20 is coupled to the device voltage 22, and a source of the reset transistor 20 is coupled to the floating diffusion 12.
The in-pixel transistor readout portion having such a configuration can read out a change of a voltage applied to the gate 30 of the source follower transistor 18, in other words, a change of an electric potential of the floating diffusion 12 as an output voltage Vout at the source of the source follower transistor 18. The source  follower transistor 18 and/or additional transistors may also amplify the output from the source follower transistor 18. Prior to reading out an amount of electromagnetic wave impinging the photodiode 8, a reset voltage is applied to a gate electrode of the reset transistor 20 to reset the electric potential of the floating diffusion 12 by the device voltage 22. The electric potential of the floating diffusion 12 in this step is recorded as a reference voltage. Then, the reset voltage is turned off, and a voltage is applied to the transfer gate 14 to transfer pixel charges from the photodiode 8 to the floating diffusion 12. For example, if the pixel charges are electrons, the electric potential of the floating diffusion 12 drops down compared to the reset state. Therefore, the output voltage Vout also drops down. The amount of the pixel charges and therefore the amount of electromagnetic wave impinging the photodiode 8 are determined by carrying out correlating double sampling using the reference voltage and the output voltage when the pixel charges are transferred to the floating diffusion 12.
In the present embodiment, the description was made with an example in which pixel charges each stored in all of the pixels 1 included in the array are sequentially read out by using the row select transistors, and the data is read out as a frame composed of all of the pixels 1 in the array. However, alternatively an image sensor operating in a method referred to as “event driven type” instead of reading out the data as a frame can be implemented by using the pixel 1 of the present embodiment. The event driven image sensor may output data in an asynchronous way and at any time in response to changes in the intensity of electromagnetic wave incident on the pixel. Specifically, for example, if pixel charges generated by electromagnetic wave incident on the photodiode and stored in the photodiode exceed a predetermined threshold value, the event of the electromagnetic wave intensity exceeding the threshold value or data of the electromagnetic wave intensity may be output with the coordinate of the pixel and the timing information.
The in-pixel transistor readout portion requires a high speed operation, a low noise, and a low power consumption. Therefore, the source follower transistor 18 and the reset transistor 20 are preferably configured such that the charge mobility is as high as possible. In order to improve the mobility, for example, a channel orientation of the transistor, in other words, an orientation along the channel from the source to the drain is preferably a specific crystal axis orientation having a high  mobility of charges in the SOI layer.
The pixel charges from the photodiode 8 to the floating diffusion 12 is also preferably transferred at a high speed. Therefore, the orientation from the photodiode 8 to the floating diffusion 12 is also preferably a specific crystal axis orientation having a high mobility of charges in the base substrate. On the other hand, as described above, in order to prevent the pixel charges from flowing into the photodiode 8 or from leaking from the photodiode 8 and prevent crosstalk, a normal of the sides of the DTI structure 16 surrounding the photodiode 8 is preferably along a specific crystal axis orientation having a low interface level density of the base substrate. In other words, since characteristics, which are required for the photodiode 8, are different from the characteristics which are required for the in-pixel transistor readout portion, the surface orientation and/or the channel orientation of the SOI layer is preferably different from a surface orientation of the base substrate and/or an orientation of the base substrate parallel to the channel orientation of the SOI layer (hereinafter referred to as “the channel orientation of the base substrate” in order to simplify the descriptions although transistors included in the in-pixel transistor readout portion are not formed on the base substrate) .
Figures 4 to 12 show exemplary embodiments comprising preferable combinations of surface orientations/channel orientations of the SOI layer and surface orientations/channel orientations of the base substrate. However, it should be understood that various combinations of the orientations other than the combinations shown below can be implemented, and that such combinations may comprise various advantages.
Figure 4 shows a plan view of one embodiment of an SOI substrate 32 comprising a preferable surface orientation/channel orientation of the SOI layer 4 and a preferable surface orientation/channel orientation of the base substrate 2 when a transistor 24 having a drain 26, a source 28, and a gate 30 in the in-pixel transistor readout portion (for example, the source follower transistor 18 and/or the reset transistor 20) disposed on the SOI layer 4 has a PMOS structure. Note that the SOI layer 4, the insulating layer 6, and the base substrate 2 are shown with their positions shifted to each other for ease of understanding. Furthermore, only one transistor 18 is shown in an enlarged way. Here, a circular mark with a dot in the center indicates that a direction of an arrow is perpendicular to and coming out of the paper. The  same applies to the subsequent figures. Figure 5 shows a cross sectional view of an embodiment of a pixel 1 formed on the SOI substrate 32 shown in Figure 4.
In Figures 4 and 5, the surface orientation of the SOI layer 4, in other words, the orientation in a direction of the normal of the surface of the SOI layer 4 is preferably (100) direction, and the channel orientation of the SOI layer 4 parallel to the channel from the drain 26 to the source 28 of the transistor 24 is preferably <100>direction. Furthermore, the surface orientation of the base substrate 2 is preferably (100) direction and the channel orientation of the base substrate 2 is preferably <110>direction. If the surface orientation and the channel orientation of a PMOS structure are (100) direction and <100> direction, respectively, the channel of the transistor has the highest hole mobility. Therefore, the PMOS structure transistor 24 disposed on the SOI layer 4 having the surface orientation of (100) direction and the channel orientation of <100> direction has advantages of a high speed operation and suppressed flicker noise and random telegraph signal noise due to the high hole mobility of the channel.
Figure 6 shows a plan view of an embodiment of an SOI substrate 32 having preferable surface orientation/channel orientation of the SOI layer 4 and preferable surface orientation/channel orientation of the base substrate 2 when a transistor 24 in the in-pixel transistor readout portion comprising a drain 26, a source 28, and a gate 30 (for example, the source follower transistor 18 and/or the reset transistor 20) provided on the SOI layer 4 comprises a PMOS structure. Figure 7 shows a cross sectional view of an embodiment of a pixel 1 formed on the SOI layer 4 shown in Figure 6.
In Figures 6 and 7, the surface orientation and the channel orientation of the SOI layer 4 are (100) direction and <100> direction, respectively, similarly to the SOI substrate 32 shown in Figures 4 and 5. Therefore, as discussed above, the transistor 24 comprising the PMOS structure has advantages of a high speed operation and suppressed flicker noise and random telegraph noise due to the high hole mobility of the channel.
As shown in Figure 7, the surface orientation and the channel orientation of the base substrate 2 are (110) direction and <110> direction, respectively, different from the case shown in Figures 4 and 5. A groove filled with an insulating material formed on the base substrate 2 and composing a DTI structure  16 surrounding the photodiode 8 of the pixel 1 has a side surface orientation of (100) direction. The side surface of the groove having the surface orientation in (100) direction has a feature of a low interface level density of charges. Charges trapped on the sides of the groove of the DTI structure 16 may flow into the photodiode 8, which may result in a source of a dark current. Therefore, when the sides of the groove of the DTI structure 16 has the surface orientation in (100) direction having a low interface level density, there is an advantage in which the dark current due to charges flowing from the sides of the groove to the photodiode 8 is suppressed.
When the photodiode 8 is fabricated, for example, an n-well region has to be fabricated in the base substrate 2 by doping. Therefore, an ion implantation process is carried out. In particular, a surface of a silicon substrate having a surface orientation of (110) direction provides a high ion channeling effect in the ion implantation process. Since ions incident on the surface having the surface orientation of (110) direction impinge along a direction of the sparse arrangement of the atoms composing the silicon crystal, the probability of the ions colliding the atoms of the silicon crystal decreases. Therefore, the ions may approach a position deeper than expected from the energy of the ion beam and the stopping power of the silicon crystal. If the surface orientation of the base substrate 2 is thus (110) direction as shown in Figures 6 and 7, the photodiode 8 having a deep shape in the depth direction (the thickness direction) of the base substrate 2 can be formed. Such a photodiode 8 has a large volume and therefore an increased full well capacity which is a capacity for storing pixel charges generated by the incident electromagnetic wave. Accordingly, an image sensor having a high sensitivity can be provided.
Figure 8 shows a plan view of an embodiment of an SOI substrate 32 comprising preferable surface orientation/channel orientation of the SOI layer 4 and preferable surface orientation/channel orientation of the base substrate 2 when a transistor 24 in the in-pixel transistor readout portion comprising a drain 26, source 28, and a gate 30 (for example, a source follower transistor 18 and/or reset transistor 20) disposed on the SOI layer 4 has an NMOS structure. Figure 9 shows a cross sectional view of an embodiment of a pixel 1 formed on the SOI layer 4 shown in Figure 8. Figure 10 shows a plan view of the base substrate 2 comprising the pixel 1 shown in Figures 8 and 9.
In Figures 8 and 9, the surface orientation and the channel orientation  of the SOI layer 4 are preferably (100) direction and <110> direction, respectively, different from the SOI substrate 32 shown in Figures 4 and 5. If the surface orientation and the channel orientation are (100) direction and <110> direction in the NMOS structure, respectively, the channel of the transistor has the highest electron mobility. Therefore, the transistor 24 having the NMOS structure disposed on the SOI layer 4 having the surface orientation of (100) direction and the channel orientation of <110> direction has advantages of a high speed operation and suppressed flicker noise and random telegraph signal noise due to the high electron mobility of the channel.
The surface orientation and the channel orientation of the base substrate 2 are (100) direction and <100> direction, respectively. Such a configuration is advantageous when, in particular, the floating diffusion 12, to which pixel charges generated in the photodiode 8 are transferred, is shared by, for example, four photodiodes 81 to 84 as shown in Figure 10. As shown in Figure 10, the four photodiodes 81 to 84 are coupled to the floating diffusion 12 via transfer gates 141 to 144, respectively. For example, the transfer paths of the pixel charges formed on the base substrate 2 from the  photodiodes  81, 82, 83, and 84 to the floating diffusion 12 are in <110> directions of the base substrate 2 having the highest electron mobility, respectively. Therefore, the transfer speed of the pixel charges from the  photodiodes  81, 82, 83, and 84 to the floating diffusion 12 can be increased, and therefore provide a high speed operation of the pixel 1.
Figure 11 shows a plan view of an embodiment of an SOI substrate 32 comprising preferable surface orientation/channel orientation of the SOI layer 4 and preferable surface orientation/channel orientation of the base substrate 2 when a transistor 24 in the in-pixel transistor readout portion comprising a drain 26, source 28, and gate 30 (for example, the source follower transistor 18 and/or the reset transistor 20) disposed on the SOI layer 4 has an NMOS structure. Figure 12 shows a cross section of an embodiment of a pixel 1 formed on the SOI layer 4 shown in Figure 11.
In Figures 11 and 12, the surface orientation and the channel orientation of the SOI layer 4 are (100) direction and <110> direction, respectively, similarly to the SOI substrate 32 shown in Figures 8 and 9. Therefore, as discussed above, the transistor 24 having the NMOS structure has advantages of a high speed  operation and suppressed flicker noise and random telegraph signal noise due to the high electron mobility of the channel of the transistor 24.
In Figures 11 and 12, the surface orientation and the channel orientation of the base substrate 2 are (110) direction and <110> direction, respectively, similarly to the SOI substrate 32 shown in Figures 6 and 7. Therefore, as described with regard to Figure 7, the groove disposed on the base substrate 2 and composing the DTI structure 16 surrounding the photodiode 8 has a sidewall having a surface orientation in (100) direction in which the charge interface level density is low. Accordingly, there is an advantage in which a dark current due to charges leaking from the sidewall of the groove of the DTI structure 16 to the photodiode 8 is suppressed.
In Figures 11 and 12, the base substrate 2 provides a high ion channeling effect during an ion implantation process when the photodiode 8 is formed, and therefore the photodiode having a deep shape in a depth direction (a thickness direction ) of the base substrate 2 can be fabricated. Since such a photodiode 8 has an increased full well capacity which is a capacity for storing pixel charges generated by incident electromagnetic wave, an image sensor having a high sensitivity can be obtained.
Characteristics required for photodiodes, PMOS transistors, and NMOS transistors are different from each other. Therefore, as discussed above, the surface orientation and the channel orientation of the base substrate 2, in which the photodiode is formed, the surface orientation and the channel orientation of the SOI layer 4, on which PMOS transistors are formed, and the surface orientation and the channel orientation of the SOI layer 4, on which NMOS transistors are formed, are preferably selected with respect to characteristics required for the photodiode, the PMOS transistors, and the NMOS transistors, respectively. As a result, the surface orientation and/or the channel orientation of the base substrate 2 are different from the surface orientation and/or the channel orientation of the SOI layer 4.
Figures 4 to 12 show examples in which the surface orientation/channel orientation of the SOI layer 4 of the SOI substrate 32, on which the pixel 1 is formed, are significantly different from the surface orientation/channel orientation of the base substrate 2. On the other hand, Figure 13 shows a perspective view of the SOI substrate 32 having a normal direction of the base substrate 2 offset  from the surface orientation of the SOI layer 4 at a predetermined angle. For example, in the example shown in Figure 13, when the surface orientation of the SOI layer 4 is (100) direction, (100) direction of the base substrate 2 is offset from the normal direction 34 at a predetermined angle α, for example, two degrees, four degrees, or seven degrees. When the surface orientation is identical to a crystal axis direction, for example, (100) direction, an ion channeling effect may occur during an ion implantation process for forming the photodiode 8. As discussed above, while the ion channeling effect may be advantageous for forming a deep photodiode, a depth distribution of the ions may be broadened and it may be difficult to dope the ions accurately at a predetermined depth. However, if the normal direction of the surface of the base substrate 2 is offset from the crystal axis of, for example, (100) direction at a predetermined small angle, for example, two degrees, four degrees, or seven degrees as shown in Figure 13, the ion channeling effect may be reduced, and it may be possible to dope the ions accurately at a predetermined depth.
A method for fabricating such a pixel 1 is described with reference to Figure 14. Figure 14 shows a method for fabricating a pixel 1 to be formed on an SOI substrate 32 of which an SOI layer 4 has a surface orientation of (100) direction and a channel orientation of <100> direction and of which a base substrate 2 has a surface orientation of (100) direction and a channel orientation of <110> direction shown in Figures 4 and 5 as an example. However, it is obvious for those skilled in the art that this fabrication method may be similarly applied to other combinations of the surface orientations and the channel orientations described herein or not shown but obvious for those skilled in the art.
In Figure 14A, an SOI substrate 32 is obtained by: forming an oxide layer on a surface of a p-type base substrate 2 having a surface orientation of (100) direction and a channel orientation of <110> direction and/or a surface of an SOI layer 4 having a surface orientation of (100) direction and a channel orientation of <100> direction; bonding them; and polishing them to a predetermined thickness. The oxide layer composes an insulating layer 6. A method of providing the SOI substrate 32 is known for those skilled in the art except the selection of the surface orientations and the channel orientations of the base substrate 2 and the SOI layer 4.
Then, in Figure 14B, a photodiode 8 is formed by an n-type doping from the side of the base substrate 2 by a method known for those skilled in the art.
Then, in Figure 14C, predetermined regions of the SOI layer 4 and the insulating layer 6 are removed by a method known for those skilled in the art to expose the base substrate 2. A well contact 10, a floating diffusion 12, a transfer gate 14, and an in-pixel transistor readout portion including a source follower transistor 18, a reset transistor 20, and a row select transistor 24 are formed on the exposed base substrate 2 by a method known for those skilled in the art.
Then, in Figure 14D, a groove composing a DTI structure 16 is formed on the base substrate 2 such that the groove surrounds the photodiode 8 to obtain the pixel 1. The groove may be formed by a known method such as a reactive ion etching (RIE) or a deep reactive ion etching (Deep-RIE) . The groove may be filled with an insulating material. Alternatively, a pixel separation structure may be formed by forming a p-type doping region instead of the DTI structure 16.
Figures 15 to 17 show examples of a pixel 1 formed on a SOI substrate 32 having various configurations.
In the pixel 1 shown in Figure 15, the insulating layer 6 includes a first insulating layer 61, a second insulating layer 62, and an additional semiconductor layer 63 interposed between the first insulating layer 61 and the second insulating layer 62. The pixel 1 having such a configuration allows, for example, additional elements such as transistors to be formed on the additional semiconductor layer 63 to embody a three-dimensional structure of the in-pixel transistor readout portion to reduce an area. Furthermore, the semiconductor layer 63 may function as an electric shield to enhance the electric separation between the in-pixel transistor readout portion formed on the SOI layer and the photodiode formed on the base substrate.
In the pixel 1 shown in Figure 16, the insulating layer 6 includes a first insulating layer 61, a second insulating layer 62, and a third insulating layer 63 interposed between the first insulating layer 61 and the second insulating layer 62. The first insulating layer 61 and the second insulating layer 62 are made of an identical material, for example, an SiO 2 layer, and the third insulating layer 63 is made of a material different from the material forming the first insulating layer 61 and the second insulating layer 62, for example, an Si 3N 4 layer. The pixel 1 having such a configuration can actively utilize a fixed charge of the third insulating layer 64 to reduce an operation voltage of the in-pixel transistor readout portion of the SOI layer and to reduce a dark current generated from an interface between the  semiconductor material of the base substrate and the insulating layer 61.
In the pixel 1 shown in Figure 17, the insulating layer 6 includes a first insulating layer 61, a second insulating layer 62, and an electric conductive layer 65 interposed between the first insulating layer 61 and the second insulating layer 62 and made of, for example, a tungsten layer. Since such an electric conductive layer 65 may be reflective, for example, the electric conductive layer 65 can reflect electromagnetic wave incident from the side of the base substrate 2 and transmitted without being absorbed by the photodiode 8 and generating pixel charges back to the photodiode 8 and can lead to an increase of the sensitivity of the pixel 1.
Figure 18 shows a partial cross sectional view of an image sensor 201 incorporating a pixel 1 according to some embodiments of the present application. The image sensor 201 may have a logic circuit substrate 212 including, for example, a control circuit 205, a readout circuit 210, and a signal processing circuit 206 shown in Figure 1 provided by, for example, a copper-copper bonding or any other inter-substrate bonding techniques. The logic circuit substrate 212 may be disposed on a side of the in-pixel transistor readout portion of the pixel 1 via an interlayer insulating film 214 and may be connected to the in-pixel transistor readout portion via metal interconnect wirings 216. A color filter 203 and a micro-lens 202 may be disposed on a side of the photodiode 8.
Figure 19 shows a block diagram of such an image sensor 201. Electromagnetic wave 220 impinges the pixel 1 of the image sensor array 209 via the micro-lens 202 and the color filter 203. The control circuit 205 may control the image sensor array 209. Signals from the image sensor array 209 may be processed by the signal processing circuit 206, and, for example, an image data mapping electromagnetic wave intensities at every pixel locations may be generated. The image data may be displayed on a monitor 207 and/or stored in a memory 208.
Figure 20 shows examples of technologies to which the image sensor 201 of the present application is applied. For example, the image sensor 201 may be applied to various wide fields such as sport gears such as a wearable camera, medical devices such as endoscope, a cosmetic equipment, vehicles or transport equipment such as a truck, entertainment devices such as a mobile phone, a game console, a digital camera, and a video camcorder, an agricultural field such as a farmland surveillance camera, a home appliances such as a television and a refrigerator, and a  security field such as a monitoring camera, a network camera, and a machine vision camera.
Although the embodiments of the present application were illustratively described, those skilled in the art may easily understand that various modifications and changes are available without deviating from the spirit and the scope of the present application.
Designations
1, 101: pixel;
2, 102: base substrate;
4, 104: SOI layer;
6, 106: insulating layer;
8, 81, 82, 83, 84, and 108: photodiode;
10, 110: well contact;
12, 112: floating diffusion;
14, 141, 142, 143, 144, 114: transfer gate;
16: deep trench isolation (DTI) structure;
18: source follower transistor;
20: reset transistor;
22: device voltage;
24: row select transistor;
26: drain;
28: source;
30: gate;
32: SOI substrate:
34: normal direction of base substrate;
61: first insulating layer;
62: second insulating layer;
63: additional semiconductor layer;
64: third insulating layer;
65: electric conductive layer;
201: image sensor;
202: micro-lens;
203: color filter;
205: control circuit;
206: signal processing circuit;
207: monitor;
208: memory;
209: image sensor array; and
210: readout circuit

Claims (19)

  1. An image sensor comprising a plurality of pixels arranged in an array,
    wherein the pixel has a semiconductor-on-insulator (SOI) structure comprising a base substrate, an SOI layer, and an insulating layer interposed between the base substrate and the SOI layer,
    wherein the base substrate comprises:
    a photodiode generating pixel charges in response to incident electromagnetic wave;
    a well contact coupled to the photodiode for providing an electric isolation between the photodiodes and fixing of a potential of the photodiodes;
    a floating diffusion temporally storing pixel charges transferred from the photodiode when reading out; and
    a transfer gate comprising a channel region having a source end coupled to the photodiode and a drain end coupled to the floating diffusion, and controlling transfer of the pixel charges from the photodiode to the floating diffusion in response to an applied voltage,
    wherein the SOI layer comprises an in-pixel transistor readout portion comprising a plurality of transistors for carrying out readout and amplification of the pixel charges from the floating diffusion, and for carrying out reset of the floating diffusion,
    wherein the SOI layer comprises a predetermined surface orientation and a predetermined channel orientation which is a direction parallel to channels of the transistors,
    wherein the base substrate comprises a predetermined surface orientation and a predetermined channel orientation which is a direction parallel to the channels of the transistors of the SOI layer, and
    wherein the surface orientation and/or the channel orientation of the SOI layer are different from the surface orientation and/or the channel orientation of the base substrate.
  2. The image sensor according to Claim 1, wherein the surface orientation of the SOI layer is (100) direction, and wherein the channel orientation of the SOI layer is  <100> direction.
  3. The image sensor according to Claim 2, wherein the surface orientation of the base substrate is (100) direction, and wherein the channel orientation of the base substrate is <110> direction.
  4. The image sensor according to Claim 2, wherein the surface orientation of the base substrate is (110) direction, and wherein the channel orientation of the base substrate is <110> direction.
  5. The image sensor according to any one of Claims 2 to 4, wherein the transistors of the in-pixel transistor readout portions disposed on the SOI layer has a PMOS structure.
  6. The image sensor according to Claim 1, wherein the surface orientation of the SOI layer is (100) direction, and the channel orientation of the SOI layer is <110> direction.
  7. The image sensor according to Claim 6, wherein the surface orientation of the base substrate is (100) direction, and wherein the channel orientation of the base substrate is <100> direction.
  8. The image sensor according to Claim 6, wherein the surface orientation of the base substrate is (110) direction, and wherein the channel orientation of the base substrate is <110> direction.
  9. The image sensor according to any one of Claims 6 to 8, wherein the transistors of the in-pixel transistor readout portion disposed on the SOI layer has an NMOS structure.
  10. The image sensor according to Claim 4 or 8, wherein the base substrate comprises a deep trench isolation (DTI) structure disposed to surround the photodiode and providing insulation from an adjacent pixel,
    wherein the DTI structure is composed of a groove filled with an insulating material, or of which side walls are covered with a DTI insulating layer and which is filled with an electrically conducting material isolated from the base substrate by the DTI insulating layer, and
    wherein a surface orientation of the side walls of the groove is (100) direction.
  11. The image sensor according to Claim 1, wherein the surface orientation of the base substrate is offset at a predetermined angle from the surface orientation of the SOI layer.
  12. The image sensor according to Claim 11, wherein the offset angle is less than or equal to 7 degrees.
  13. The image sensor according to any one of Claims 1 to 12, wherein the insulating layer comprises a first insulating layer, a second insulating layer, and an additional semiconductor layer interposed between the first insulating layer and the second insulating layer.
  14. The image sensor according to any one of Claims 1 to 12, wherein the insulating layer comprises stacked first to third insulating layers,
    wherein the first insulating layer and the third insulating layer are composed of the same material, and
    wherein a material composing the second insulating layer is different from the material composing the first insulating layer and the third insulating layer.
  15. The image sensor according to Claim 14, wherein the first insulating layer and the third insulating layer are composed of SiO 2 layers, and
    wherein the second insulating layer is composed of Si 3N 4 layer.
  16. The image sensor according to any one of Claims 1 to 12, wherein the insulating layer comprises a stack of a first insulating layer, an electrically conductive layer, and a second insulating layer.
  17. The image sensor according to Claim 16, wherein the first insulating layer and the second insulating layer are SiO 2 layers, and
    wherein the electrically conducting layer is a tungsten layer.
  18. A camera for a mobile phone, a digital camera, a network camera, a monitoring camera, a video camcorder, a camera for a vehicle and/or transport equipment, a medical camera, or a machine vision camera comprising the image sensor according to any one of Claims 1 to 17.
  19. A method of fabricating the image sensor according to any one of Claims 1 to 17, comprising the steps of:
    bonding an SOI layer to a base substrate via an insulating layer to obtain an SOI substrate, wherein the SOI layer comprises a predetermined surface orientation and/or a predetermined channel orientation which is a direction parallel to a channel of a transistor to be formed, and wherein the base substrate comprises a predetermined surface orientation and/or a predetermined channel orientation parallel to the channel of a transistor to be formed on the SOI layer, which are different from the surface orientation of the SOI layer and/or the channel orientation of the SOI layer,
    forming a photodiode in the base substrate, and
    removing a predetermined region of the SOI layer and the insulating layer to expose the base substrate and forming a well contact, a floating diffusion and a transfer gate on the exposed base substrate, and an in-pixel transistor readout portion comprising a source follower transistor and a reset transistor on the SOI layer.
PCT/CN2020/130207 2020-11-19 2020-11-19 Solid state imaging device with high signal-to-noise ratio WO2022104660A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080106976.0A CN116648922A (en) 2020-11-19 2020-11-19 Solid-state imaging device with high signal-to-noise ratio
PCT/CN2020/130207 WO2022104660A1 (en) 2020-11-19 2020-11-19 Solid state imaging device with high signal-to-noise ratio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/130207 WO2022104660A1 (en) 2020-11-19 2020-11-19 Solid state imaging device with high signal-to-noise ratio

Publications (1)

Publication Number Publication Date
WO2022104660A1 true WO2022104660A1 (en) 2022-05-27

Family

ID=81708154

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/130207 WO2022104660A1 (en) 2020-11-19 2020-11-19 Solid state imaging device with high signal-to-noise ratio

Country Status (2)

Country Link
CN (1) CN116648922A (en)
WO (1) WO2022104660A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060006389A1 (en) * 2004-06-30 2006-01-12 Wolfgang Buchholtz Technique for forming a substrate having crystalline semiconductor regions of different characteristics
US20070134891A1 (en) * 2005-12-14 2007-06-14 Adetutu Olubunmi O SOI active layer with different surface orientation
US20080203442A1 (en) * 2006-04-26 2008-08-28 International Business Machines Corporation Hybrid orientation soi substrates, and method for forming the same
CN205159323U (en) * 2014-11-25 2016-04-13 半导体元件工业有限责任公司 Image sensor pixel circuit and treater system
US20180033809A1 (en) * 2015-02-27 2018-02-01 Sony Corporation Solid-state image sensing device and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060006389A1 (en) * 2004-06-30 2006-01-12 Wolfgang Buchholtz Technique for forming a substrate having crystalline semiconductor regions of different characteristics
US20070134891A1 (en) * 2005-12-14 2007-06-14 Adetutu Olubunmi O SOI active layer with different surface orientation
US20080203442A1 (en) * 2006-04-26 2008-08-28 International Business Machines Corporation Hybrid orientation soi substrates, and method for forming the same
CN205159323U (en) * 2014-11-25 2016-04-13 半导体元件工业有限责任公司 Image sensor pixel circuit and treater system
US20180033809A1 (en) * 2015-02-27 2018-02-01 Sony Corporation Solid-state image sensing device and electronic device

Also Published As

Publication number Publication date
CN116648922A (en) 2023-08-25

Similar Documents

Publication Publication Date Title
US8835999B2 (en) Ring pixel for CMOS imagers
US8039287B2 (en) Method of forming high gain, low noise, photodiode sensor for image sensors
US7855407B2 (en) CMOS image sensor and method for manufacturing the same
US7091536B2 (en) Isolation process and structure for CMOS imagers
US7102184B2 (en) Image device and photodiode structure
US7470560B2 (en) Image sensor having a charge storage region provided within an implant region
US7115855B2 (en) Image sensor having pinned floating diffusion diode
US6900484B2 (en) Angled pinned photodiode for high quantum efficiency
US7821046B2 (en) Methods, structures and sytems for an image sensor device for improving quantum efficiency of red pixels
US20010032979A1 (en) Trench photosensor for a CMOS imager
JP2009534836A (en) N-well barrier pixels that improve protection of dark reference columns and dark reference rows from blooming and crosstalk
WO2022104660A1 (en) Solid state imaging device with high signal-to-noise ratio
KR20240011988A (en) Image sensor and manufacturing method thereof
WO2023108527A1 (en) Soi-jfet pixel and method of fabricating the same
US20240153980A1 (en) Cmos image sensor and method for manufacturing same
CN116547987A (en) Solid-state imaging device with high dynamic range
KR20230127113A (en) Image sensor
JP2023129384A (en) image sensor
CN116646362A (en) Image Sensor
CN115036336A (en) Front-illuminated image sensor and forming method

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20961951

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202080106976.0

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20961951

Country of ref document: EP

Kind code of ref document: A1