WO2022065201A1 - フィルタ装置およびそれを備える高周波フロントエンド回路 - Google Patents

フィルタ装置およびそれを備える高周波フロントエンド回路 Download PDF

Info

Publication number
WO2022065201A1
WO2022065201A1 PCT/JP2021/034149 JP2021034149W WO2022065201A1 WO 2022065201 A1 WO2022065201 A1 WO 2022065201A1 JP 2021034149 W JP2021034149 W JP 2021034149W WO 2022065201 A1 WO2022065201 A1 WO 2022065201A1
Authority
WO
WIPO (PCT)
Prior art keywords
flat plate
plate electrode
parallel resonator
filter device
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/034149
Other languages
English (en)
French (fr)
Inventor
陵太 野邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2022551936A priority Critical patent/JP7567923B2/ja
Priority to CN202180055477.8A priority patent/CN116057648A/zh
Publication of WO2022065201A1 publication Critical patent/WO2022065201A1/ja
Priority to US18/101,710 priority patent/US12451855B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H03H7/0161—Bandpass filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Definitions

  • the present disclosure relates to a filter device and a high-frequency front-end circuit including the filter device, and more specifically, to a technique for improving the characteristics of a laminated LC filter.
  • Patent Document 1 is characterized in that two LC parallel resonators that are not adjacent to each other are magnetically coupled in a filter device having a configuration in which three or more LC parallel resonators are arranged side by side.
  • the bandpass filter to be used is disclosed.
  • Patent Document 1 two LC parallel resonators that are not adjacent to each other are magnetically coupled to realize a pass characteristic in which the amount of attenuation of the attenuation pole is increased and the steepness of the insertion loss at both ends of the pass band is improved. ing.
  • the present disclosure has been made to solve such a problem, and an object thereof is to obtain an electromagnetic field coupling between a plurality of LC parallel resonators in a filter device including three or more LC parallel resonators.
  • the ability to adjust is to be expanded to achieve the desired pass characteristics.
  • the filter device includes a first LC parallel resonator, a second LC parallel resonator, and a first LC parallel resonator formed in the laminate having a plurality of dielectric layers laminated, a ground terminal, and magnetically coupled to each other. It is equipped with a 3LC parallel resonator.
  • Each of the first LC parallel resonator, the second LC parallel resonator and the third LC parallel resonator is connected to the ground terminal, the first LC parallel resonator includes the first conductor, and the second LC parallel resonator is the first.
  • the third LC parallel resonator contains a third conductor.
  • the filter device has a connecting conductor formed in a layer different from the second conductor, a first via having one end connected to the first conductor and the other end connected to the connecting conductor, and one end connecting to the third conductor. And further comprises a second via whose other end is connected to the connecting conductor.
  • the connecting conductor includes a first region that overlaps a part of the second conductor when the laminated body is viewed in a plan view from the stacking direction.
  • a filter device comprises a grounded terminal and a plurality of LC parallel resonators, each connected to a grounded terminal and electrically connected to each other.
  • the plurality of LC parallel resonators includes a first LC parallel resonator, a second LC parallel resonator, and a third LC parallel resonator.
  • Each of the plurality of LC parallel resonators includes a first inductor and a second inductor connected in series and a first capacitor, and is connected to a ground terminal at a connection node between the second inductor and the first capacitor.
  • the filter device was connected in series between the connection node between the first inductor and the second inductor in the first LC parallel resonator and the connection node between the first inductor and the second inductor in the third LC parallel resonator.
  • the second inductor connected between the third inductor and the fourth inductor, the connection node between the first inductor and the second inductor in the second LC parallel resonator, and the connection node between the third inductor and the fourth inductor. Further equipped with a capacitor.
  • the filter device includes a first LC parallel resonator, a second LC parallel resonator, and a third LC parallel resonator that are magnetically coupled to each other.
  • the first LC parallel resonator and the third LC parallel resonator are magnetically coupled via a connecting conductor.
  • the second LC parallel resonator includes a second conductor.
  • a capacitor is formed between the connecting conductor and the second conductor, and an inductor is provided between the first LC parallel resonator and the third LC parallel resonator.
  • the electromagnetic field coupling between the first LC parallel resonator, the second LC parallel resonator and the third LC parallel resonator can be adjusted, and the capacitance and inductor of the capacitor can be adjusted.
  • Inductance can be used as a parameter for electromagnetic field coupling.
  • the ability to adjust the electromagnetic field coupling between the LC parallel resonators can be expanded, and the feasibility of the desired passage characteristics can be enhanced.
  • FIG. 3 is a block diagram of a communication device having a high frequency front-end circuit to which the filter device of the first embodiment is applied. It is an equivalent circuit diagram of a filter device. It is an exploded perspective view which shows an example of the laminated structure of a filter apparatus. 2 is a diagram showing an insertion loss from an input terminal to an output terminal when the position of a joint is changed in the filter device shown in FIGS. 2 and 3. 2 is a diagram showing an insertion loss from an input terminal to an output terminal when the width of the connection electrode in the Y-axis direction is changed in the filter device shown in FIGS. 2 and 3. It is an enlarged view of the area shown in FIG. It is an equivalent circuit diagram of the filter apparatus in Embodiment 2. FIG.
  • FIG. 7 It is an exploded perspective view which shows an example of the laminated structure of the filter apparatus in Embodiment 2. It is a figure which showed the insertion loss from the input terminal to the output terminal at the time of changing the position of the joint part in the filter apparatus shown with FIG. 7 and FIG. It is a figure which showed the insertion loss from the input terminal to the output terminal at the time of changing the width of the connection electrode in the Y-axis direction in the filter apparatus shown in FIGS. 7 and 8.
  • FIG. 3 It is an equivalent circuit diagram of the filter apparatus in Embodiment 3.
  • FIG. It is an exploded perspective view which shows an example of the laminated structure of the filter apparatus in Embodiment 3.
  • FIG. It is an exploded perspective view which shows the modification 1.
  • FIG. is a top view of the connection electrode provided in the modification 2.
  • FIG. It is an exploded perspective view which shows the modification 3.
  • FIG. It is an exploded perspective view which shows the adjustment example of
  • FIG. 1 is a block diagram of a communication device 10 having a high frequency front-end circuit 20 to which the filter device of the first embodiment is applied.
  • the communication device 10 is, for example, a mobile phone base station.
  • the communication device 10 includes an antenna 12, a high frequency front end circuit 20, a mixer 30, a local oscillator 32, a digital-to-analog converter (DAC) 40, and an RF circuit 50. Further, the high frequency front end circuit 20 includes bandpass filters 22 and 28, an amplifier 24, and an attenuator 26. Note that FIG. 1 describes a case where the high-frequency front-end circuit 20 includes a transmission circuit that transmits a high-frequency signal from the antenna 12, but the high-frequency front-end circuit 20 is a reception circuit that receives a high-frequency signal via the antenna 12. May include.
  • the communication device 10 up-converts the signal transmitted from the RF circuit 50 into a high frequency signal and radiates it from the antenna 12.
  • the modulated digital signal output from the RF circuit 50 is converted into an analog signal by the D / A converter 40.
  • the mixer 30 mixes the signal analog-converted by the D / A converter 40 with the oscillation signal from the local oscillator 32 and up-converts it into a high-frequency signal.
  • the bandpass filter 28 removes unnecessary waves generated by up-conversion and extracts only signals in a desired frequency band.
  • the attenuator 26 adjusts the strength of the transmitted signal.
  • the amplifier 24 power-amplifies the transmitted signal that has passed through the attenuator 26 to a predetermined level.
  • the bandpass filter 22 removes unnecessary waves generated in the amplification process and allows only signal components in the frequency band defined by the communication standard to pass through.
  • the transmitted signal that has passed through the bandpass filter 22 is radiated from the antenna 12.
  • a filter device corresponding to the present disclosure can be adopted.
  • FIG. 2 is an equivalent circuit diagram of the filter device 105.
  • the filter device 105 includes an input terminal T1, an output terminal T2, and resonators RC1 to RC5.
  • the resonator RC1 includes inductors L1A and L1B connected in series and capacitors C1 connected in parallel to the inductors L1A and L1B.
  • the connection node N1A between the inductor L1B and the capacitor C1 is connected to the connection node N4A between the inductor L4B and the capacitor C4 via the capacitor C14. Further, the connection node N1A is connected to the connection node N2A between the inductor L2B and the capacitor C2 via the capacitor C12.
  • the connection node N1B between the inductor L1A and the capacitor C1 is connected to the ground terminal GND.
  • the resonator RC2 includes inductors L2A and L2B connected in series and capacitors C2 connected in parallel to the inductors L2A and L2B.
  • the connection node N2A between the inductor L2B and the capacitor C2 is connected to the connection node N3A between the inductor L3B and the capacitor C3 via the capacitor C23.
  • the connection node N2B between the inductor L2A and the capacitor C2 is connected to the ground terminal GND.
  • the resonator RC3 includes inductors L3A and L3B connected in series and capacitors C3 connected in parallel to the inductors L3A and L3B.
  • the connection node N3A between the inductor L3B and the capacitor C3 is connected to the connection node N5A between the inductor L5B and the capacitor C5 via the capacitor C35.
  • the connection node N3B between the inductor L3A and the capacitor C3 is connected to the ground terminal GND.
  • the resonator RC4 includes inductors L4A and L4B connected in series and capacitors C4 connected in parallel to the inductors L4A and L4B.
  • the connection node N4A between the inductor L4B and the capacitor C4 is connected to the input terminal T1.
  • the connection node N4B between the inductor L4A and the capacitor C4 is connected to the ground terminal GND.
  • the resonator RC5 includes inductors L5A and L5B connected in series and capacitors C5 connected in parallel to the inductors L5A and L5B.
  • the connection node N5A between the inductor L5B and the capacitor C5 is connected to the output terminal T2.
  • the connection node N5B between the inductor L5A and the capacitor C5 is connected to the ground terminal GND.
  • connection node N4A of the resonator RC4 and the connection node N5A of the resonator RC5 are connected via the capacitor C45.
  • Each of the inductor L1A of the resonator RC1, the inductor L2A of the resonator RC2, and the inductor L3A of the resonator RC3 is connected to the inductor L1.
  • connection node N1D of the resonator RC1 is connected to the inductor L2.
  • the connection node N3D of the resonator RC3 is connected to the inductor L3.
  • the inductor L2 and the inductor L3 are connected to each other.
  • the connection node N1 is a connection node between the inductor L2 and the inductor L3.
  • the connection node N1 is connected to the connection node N2D between the inductor L2B and the inductor L2A via the capacitor Cx.
  • Each of the resonators RC1 to RC5 is an LC parallel resonator in which an inductor and a capacitor are connected in parallel. Each resonator is coupled by magnetic coupling.
  • the filter device 105 has a configuration in which a five-stage resonator magnetically coupled to each other is arranged between the input terminal T1 and the output terminal T2. By adjusting the resonance frequency of each resonator, the filter device 105 functions as a bandpass filter for passing a signal in a desired frequency band.
  • FIG. 3 is an exploded perspective view showing an example of the laminated structure of the filter device 105.
  • the filter device 105 comprises a rectangular parallelepiped or substantially rectangular parallelepiped laminate formed by laminating a plurality of dielectric layers (first layer LY1 to thirteenth layer LY13) in the stacking direction.
  • Each dielectric layer of the laminate is formed of, for example, a ceramic such as low temperature co-fired ceramics (LTCC) or a resin.
  • LTCC low temperature co-fired ceramics
  • a plurality of electrodes formed on each dielectric layer and a plurality of vias formed between the dielectric layers form an inductor and a capacitor for forming an LC resonance circuit.
  • "via” means a conductor formed in a dielectric layer for connecting electrodes formed in different dielectric layers. Vias are formed, for example, by conductive paste, plating, and / or metal pins.
  • the stacking direction of the laminated body is defined as the "Z-axis direction", the direction perpendicular to the Z-axis direction and along the long side of the laminated body is defined as the "X-axis direction”, and the laminated body is short.
  • the direction along the side is defined as the "Y-axis direction”.
  • the positive direction of the Z axis in each figure may be referred to as an upper side, and the negative direction may be referred to as a lower side.
  • a directional mark for specifying the direction of the filter device 105 may be arranged on the upper surface Sf (first layer LY1) of the laminated body.
  • External terminals (input terminal T1, output terminal T2, and ground terminal GND) for connecting the filter device 105 and an external device are arranged on the lower surface Bt (13th layer LY13) of the laminated body.
  • Each of the input terminal T1, the output terminal T2, and the ground terminal GND is a flat plate-shaped electrode, and is an LGA (Land Grid Array) terminal regularly arranged on the lower surface Bt of the laminated body.
  • the filter device 105 has a five-stage LC parallel resonator. More specifically, the resonator RC1 formed including the via V1A, V1B, the flat plate electrode P1, the flat plate electrode P1d, and the flat plate electrode P10, and the vias V2A, V2B, the flat plate electrode P2, the flat plate electrode P2d, and the flat plate electrode Resonator RC2 formed including P11, via V3A, V3B, flat plate electrode P3, flat plate electrode P3d, and resonator RC3 formed including flat plate electrode P12, via V4A, V4B, flat plate electrode P4, flat plate.
  • It includes a resonator RC4 formed including an electrode P4d and a flat plate electrode P7, and a resonator RC5 formed including a via V5A, V5B, a flat plate electrode P5, a flat plate electrode P5d, and a flat plate electrode P8.
  • the flat plate electrode P7 of the resonator RC4 is formed on the 11th layer LY11.
  • the flat plate electrode P7 is connected to the input terminal T1 formed on the thirteenth layer LY13 by the via V10.
  • the flat plate electrode P7 of the resonator RC4 is connected to the flat plate electrode P4d formed on the third layer LY3 and the flat plate electrode P4 formed on the second layer LY2 by the via V4B.
  • the flat plate electrode P4 is connected to the flat plate electrode P9 formed on the 10th layer LY10 by the via V4A.
  • the plate electrode P9 is connected to the plate electrode P6 formed on the twelfth layer LY12 by the via V11.
  • the flat plate electrode P6 is connected to the ground terminal GND formed in the 13th layer LY13 by the vias V6, V7, V8, V9. A part of the flat plate electrode P7 overlaps with the flat plate electrode P9 when viewed in a plan view from the stacking direction.
  • the plate electrode P9 and the plate electrode P7 form the capacitor C4 of FIG. 2.
  • the via V4A and the via V4B in the resonator RC4 correspond to the inductor L4A and the inductor L4B in FIG. 2, respectively.
  • the flat plate electrode P8 of the resonator RC5 is formed on the 11th layer LY11.
  • the flat plate electrode P8 is connected to the output terminal T2 formed on the thirteenth layer LY13 by the via V12.
  • the flat plate electrode P8 of the resonator RC5 is connected to the flat plate electrode P5d formed on the third layer LY3 and the flat plate electrode P5 formed on the second layer LY2 by the via V5B.
  • the flat plate electrode P5 is connected to the flat plate electrode P9 by the via V5A.
  • a part of the flat plate electrode P8 overlaps with the flat plate electrode P9 when viewed in a plan view from the stacking direction.
  • the plate electrode P8 and the plate electrode P9 form the capacitor C5 of FIG. 2.
  • the via V5A and the via V5B in the resonator RC5 correspond to the inductor L5A and the inductor L5B in FIG. 2, respectively.
  • the flat plate electrode P10 of the resonator RC1 is connected to the flat plate electrode P1d formed on the third layer LY3 and the flat plate electrode P1 formed on the second layer LY2 by the via V1B. Further, the flat plate electrode P1 is connected to the flat plate electrode P9 by the via V1A. The flat plate electrode P10 overlaps a part of the flat plate electrode P9 when viewed in a plan view from the stacking direction. The plate electrode P10 and the plate electrode P9 form the capacitor C1 in FIG. 2.
  • the via V1A and the via V1B in the resonator RC1 correspond to the inductor L1A and the inductor L1B in FIG. 2, respectively.
  • the flat plate electrode P11 of the resonator RC2 is connected to the flat plate electrode P2d formed on the third layer LY3 and the flat plate electrode P2 formed on the second layer LY2 by the via V2B. Further, the flat plate electrode P2 is connected to the flat plate electrode P9 by the via V2A. The flat plate electrode P11 overlaps a part of the flat plate electrode P9 when viewed in a plan view from the stacking direction. The plate electrode P9 and the plate electrode P11 form the capacitor C2 in FIG. 2.
  • the via V2A and the via V2B in the resonator RC2 correspond to the inductor L2A and the inductor L2B in FIG. 2, respectively.
  • the flat plate electrode P12 of the resonator RC3 is connected to the flat plate electrode P3d formed on the third layer LY3 and the flat plate electrode P3 formed on the second layer LY2 by the via V3B. Further, the flat plate electrode P3 is connected to the flat plate electrode P9 by the via V3A. The flat plate electrode P12 overlaps a part of the flat plate electrode P9 when viewed in a plan view from the stacking direction. The plate electrode P9 and the plate electrode P12 form the capacitor C3 in FIG. 2.
  • the via V3A and the via V3B in the resonator RC3 correspond to the inductor L3A and the inductor L3B in FIG. 2, respectively.
  • the flat plate electrodes P1d to P5d are arranged to reduce the resistance component of the flat plate electrodes P1 to P5. That is, the resistance value of the flat plate electrodes P1 to P5 is smaller in the configuration provided with the flat plate electrodes P1d to P5d as compared with the configuration not provided with the flat plate electrodes P1d to P5d.
  • the via V2B of the resonator RC2 is also connected to the flat plate electrode P14 formed on the eighth layer LY8. When viewed in a plan view from the stacking direction, a part of the flat plate electrode P14 overlaps with each of the flat plate electrode P16 and the flat plate electrode P17 formed on the seventh layer LY7.
  • a part of the flat plate electrode P16 overlaps the flat plate electrode P10 of the resonator RC1 with the eighth layer LY8 interposed therebetween.
  • the flat plate electrode P10, the flat plate electrode P14, and the flat plate electrode P16 form the capacitor C12 in FIG. 2.
  • a part of the flat plate electrode P17 overlaps the flat plate electrode P12 of the resonator RC3 with the eighth layer LY8 interposed therebetween.
  • the flat plate electrode P12, the flat plate electrode P14, and the flat plate electrode P17 form the capacitor C23 in FIG. 2.
  • a part of the flat plate electrode P13 connected to the flat plate electrode P7 of the resonator RC4 via the via V13 overlaps with the flat plate electrode P16.
  • a part of the flat plate electrode P8 connected to the flat plate electrode P8 of the resonator RC5 via the via V14 overlaps with the flat plate electrode P17.
  • each of a part of the flat plate electrode P16 and a part of the flat plate electrode P17 overlaps with the flat plate electrode P18 formed in the sixth layer LY6.
  • the flat plate electrode P13, the flat plate electrode P15, the flat plate electrode P16, the flat plate electrode P17, and the flat plate electrode P18 form the capacitor C45 in FIG.
  • the flat plate electrode P7 of the resonator RC4 is connected to the flat plate electrode P13 formed on the seventh layer LY7 via the via V13.
  • a part of the flat plate electrode P13 overlaps with the flat plate electrode P10 of the resonator RC1.
  • the plate electrode P10 and the plate electrode P13 form the capacitor C14 in FIG. 2.
  • the flat plate electrode P8 of the resonator RC5 is connected to the flat plate electrode P15 formed on the seventh layer LY7 via the via V14.
  • a part of the flat plate electrode P15 overlaps with the flat plate electrode P12 of the resonator RC3.
  • the plate electrode P12 and the plate electrode P15 form the capacitor C35 in FIG. 2.
  • Each of the via V1A of the resonator RC1, the via V2A of the resonator RC2, and the via V3A of the resonator RC3 is connected to the flat plate electrode P19 formed in the fifth layer LY5.
  • the flat plate electrode P19 corresponds to the inductor L1 in FIG.
  • the flat plate electrode P1 of the resonator RC1 is connected to the connection electrode CP formed in the fourth layer LY4 via the via V1. Further, the flat plate electrode P3 of the resonator RC3 is connected to the connection electrode CP via the via V2.
  • the via V1 and the via V2 correspond to the inductor L2 and the inductor L3 in FIG. 2, respectively.
  • a part of the connection electrode CP overlaps with the flat plate electrode P2d of the resonator RC2.
  • the connection electrode CP and the flat plate electrode P2d form the capacitor Cx in FIG. 2.
  • the via V1 is connected to the flat plate electrode P1 at the joint portion J1.
  • the joint portion between the via V1 and the flat plate electrode P1d overlaps with the joint portion J1 when the laminated body is viewed in a plan view from the stacking direction.
  • the via V2 is connected to the flat plate electrode P3 at the joint portion J2.
  • the joint portion between the via V2 and the flat plate electrode P3d overlaps with the joint portion J2 when the laminated body is viewed in a plan view from the stacking direction.
  • the resonators RC1 to RC5 correspond to the "first LC parallel resonator” to the "fifth LC parallel resonator” of the present disclosure, respectively.
  • the flat plate electrodes P1d to P5d correspond to the "first conductor” to the "fifth conductor” of the present disclosure, respectively.
  • Vias V1 and V2 correspond to the "first via” and the “second via” of the present disclosure, respectively.
  • the connection electrode CP corresponds to the "connecting conductor" of the present disclosure.
  • the width of the connection electrode CP is the width of the connection electrode CP on the XY plane of the second layer LY2 in the Y-axis direction. In the following, it may be simply referred to as the width of the connection electrode CP.
  • the filter device 105 by moving the positions of the junctions J1 and J2 in the Y-axis direction, the strength of the magnetic coupling between the resonators RC1 and RC3 can be changed, and the inductor L2 and the inductor L2 can be changed.
  • the inductance of L3 can be adjusted.
  • the filter device 105 is provided with the connection electrode CP, the width of the connection electrode CP can be changed to adjust the capacitance of the capacitor Cx in FIG. 2, and the arrangement of the connection electrode CP can be changed in the figure.
  • the inductance of the inductors L2 and L3 of 2 can be adjusted. That is, the capacitance of the capacitor Cx and the inductance of the inductors L2 and L3 can be used as parameters for adjusting the strength of the electromagnetic field coupling between the resonators.
  • FIG. 4 shows from the input terminal T1 to the output terminal T2 when the position of the joint portion J1 on the flat plate electrode P1 and the position of the joint portion J2 on the flat plate electrode P3 are changed in the filter device 105 shown in FIGS. 2 and 3. It is a figure which showed the insertion loss.
  • the positions of the joints J1 and J2 are changed, the positions are changed so that the via V1, the connection electrode CP, and the via V2 slide in the Y-axis direction while maintaining the shape shown in FIG. means.
  • solid lines Ln1 to Ln5 showing the insertion loss of the filter device 105 in which the positions of the joint portions J1 and J2 are different are displayed.
  • the solid line Ln3 shows the insertion loss when the joints J1 and J2 are located near the center in the Y-axis direction of the flat plate electrodes P1 and P2.
  • the solid line Ln2 shows the insertion loss when the joints J1 and J2 are located on the negative side of the Y axis with respect to the joints J1 and J2 of the solid line Ln3.
  • the solid line Ln1 indicates an insertion loss when the joints J1 and J2 are located on the negative side of the Y axis with respect to the joints J1 and J2 of the solid line Ln2.
  • the solid line Ln4 indicates the insertion loss when the joints J1 and J2 are located on the positive side of the Y axis with respect to the joints J1 and J2 of the solid line Ln3.
  • the solid line Ln5 shows the insertion loss when the joints J1 and J2 are located further on the positive side of the Y axis than the joints J1 and J2 of the solid line Ln2.
  • each of the solid lines Ln1 to Ln5 has an attenuation pole D1 and an attenuation pole D2.
  • the magnetic coupling between the resonators RC1 and RC3 is larger than the capacitive coupling between the resonators RC1 and RC3. Therefore, the attenuation poles D1 and D2 are formed on the high frequency side of the pass band.
  • junctions J1 and J2 are located on the negative side of the Y-axis, the positions of the junctions J1 and J2 are closer to the ground terminal GND side, so that the magnetic coupling between the resonator RC1 and the resonator RC3 becomes smaller. .. Therefore, the amount of attenuation of the attenuation pole D1 becomes large, and the frequency of the attenuation pole D2 becomes low.
  • junctions J1 and J2 are located on the positive side of the Y axis, the positions of the junctions J1 and J2 are closer to the input terminal T1 side, so that the magnetic coupling between the resonator RC1 and the resonator RC3 becomes larger. .. Therefore, the amount of attenuation of the attenuation pole D1 becomes small, and the frequency of the attenuation pole D2 becomes high.
  • the inductances of the inductor L2 and the inductor L3 change, and the frequency of the attenuation pole D2 changes.
  • the amount of attenuation of the attenuation pole D1 changes. That is, when the frequency of the attenuation pole D2 becomes low, the frequency of the attenuation pole D2 approaches the frequency of the attenuation pole D1.
  • the smaller the frequency difference between the attenuation pole D1 and the attenuation pole D2 the stronger the influence from the attenuation pole D2, and the larger the attenuation amount of the attenuation pole D1.
  • the larger the frequency difference between the attenuation pole D1 and the attenuation pole D2 the smaller the influence from the attenuation pole D2, and the smaller the amount of attenuation of the attenuation pole D1.
  • the inductances of the inductor L2 and the inductor L3 are changed by changing the positions of the junctions J1 and J2 of the flat plate electrode P1 and the flat plate electrode P2 in the Y-axis direction. , The amount of attenuation of the attenuation electrode D1 and the frequency band of the attenuation electrode D2 can be adjusted.
  • FIG. 5 is a diagram showing the insertion loss from the input terminal T1 to the output terminal T2 when the width of the connection electrode CP, that is, the capacitance of the capacitor Cx is changed in the filter device 105 shown in FIGS. 2 and 3. ..
  • FIG. 6 is an enlarged view of the region VI shown in FIG. In FIGS. 5 and 6, solid lines Ln6 to Ln9 showing the insertion loss of the filter devices 105 having different widths of the connection electrode CP in the Y-axis direction are displayed.
  • the solid line Ln6 shows the insertion loss of the filter device 105 of FIG.
  • the solid line Ln7 shows the insertion loss when the width of the connection electrode CP is wider than the width of the connection electrode CP of the filter device 105 of FIG.
  • the solid line Ln8 shows the insertion loss when the width of the connection electrode CP is wider than the width of the connection electrode CP in the solid line Ln7.
  • the solid line Ln9 shows the insertion loss when the width of the connection electrode CP is wider than the width of the connection electrode CP in the solid line Ln8.
  • the attenuation poles D1 indicated by the solid lines Ln6 to Ln9 are formed at different positions from each other.
  • the wider the width of the connection electrode CP in the Y-axis direction the smaller the amount of attenuation of the attenuation pole D1. Further, the narrower the width of the connection electrode CP in the Y-axis direction, the larger the amount of attenuation of the attenuation pole D1.
  • the capacitor Cx in FIG. 2 is formed by the connection electrode CP of FIG. 3 and the flat plate electrode P2d. That is, the capacitance of the capacitor Cx changes by changing the width of the connection electrode CP in the Y-axis direction. As a result, the amount of attenuation of the attenuation pole D1 changes.
  • the filter device 105 of the first embodiment it is possible to adjust the attenuation amount and the frequency of the attenuation pole by changing the width and arrangement of the connection electrode CP.
  • At least one of the attenuation amount and the frequency of the attenuation pole can be adjusted by adjusting the capacitance of the capacitor Cx and the inductance of the inductor L2 and the inductor L3. That is, in the filter device 105 of the present disclosure, the capacitance of the capacitor Cx and the inductance of the inductor L2 and the inductor L3 can be used as parameters of the electromagnetic field coupling between the resonators. As a result, the ability to adjust the electromagnetic field coupling between the LC parallel resonators can be expanded, and the realizability of the desired pass characteristics can be enhanced.
  • a filter device 105 including a five-stage LC parallel resonator including a connection electrode CP for connecting the resonator RC1 and the resonator RC2 has been described.
  • a three-stage LC parallel resonator including a connection electrode CPt for connecting the resonator RC1 and the resonator RC3 will be described with reference to FIGS. 7 and 8.
  • FIG. 7 is an equivalent circuit diagram of the filter device 103 according to the second embodiment.
  • the filter device 103 of FIG. 7 has a configuration in which the resonator RC4 and the resonator RC5 are removed from the filter device 105 of FIG. That is, the filter device 103 has a configuration in which three-stage resonators RC1 to RC3 that are magnetically coupled to each other are arranged. Further, the filter device 103 of FIG. 7 has a configuration excluding the inductor L1 connecting between the connection node N1C, the connection node N2C, and the connection node N3C of the filter device 105 of FIG. The connection node N1A between the capacitor C1 and the inductor L1B is connected to the connection node N3A between the capacitor C3 and the inductor L3B via the capacitor C13.
  • At least one of the attenuation pole attenuation amount and frequency adjustment by changing the positions of the junctions J1 and J2 and the width of the connection electrode CP excludes the resonator RC4, the resonator RC5, and the inductor L1. Even a configuration can be realized.
  • FIG. 8 is an exploded perspective view showing an example of the laminated structure of the filter device 103 in the second embodiment.
  • the filter device 103 includes a rectangular parallelepiped or substantially rectangular parallelepiped laminate formed by laminating a plurality of dielectric layers (first layer LY1t to tenth layer LY10t) in the stacking direction. There is.
  • a directional mark for specifying the direction of the filter device 103 may be arranged on the upper surface Sft (first layer LY1t) of the laminated body.
  • External terminals (input terminal T1t, output terminal T2t, and ground terminal GND1t, GND2t) for connecting the filter device 103 and an external device are arranged on the lower surface Btt (10th layer LY10t) of the laminated body.
  • the filter device 103 includes a three-stage LC parallel resonator. More specifically, the resonator RC1 formed by including the via V1At, V1Bt, the flat plate electrode P1t and the flat plate electrode P4t, and the resonator RC2 formed by including the via V2At, V2Bt, the flat plate electrode P2t and the flat plate electrode P8t. And the resonator RC3 formed by including the vias V3At, V3Bt, the plate electrode P3t and the plate electrode P6t.
  • the flat plate electrode P4t is connected to the input terminal T1t formed on the 10th layer LY10t by the via V4t.
  • the flat plate electrode P4t of the resonator RC1 is connected to the flat plate electrode P1t formed on the second layer LY2t by the via V1Bt.
  • the flat plate electrode P1t is connected to the flat plate electrode P7t formed on the eighth layer LY8t by the via V1At.
  • the flat plate electrode P7t is connected to the flat plate electrode P5t formed on the ninth layer LY9t by the via V8t.
  • the flat plate electrode P5t is connected to the ground terminals GND1t and GND2t formed in the 10th layer LY10t by the vias V5t and V6t, respectively.
  • a part of the flat plate electrode P4t overlaps with the flat plate electrode P7t.
  • the flat plate electrode P4t and the flat plate electrode P7t form the capacitor C1 in FIG. 7.
  • the via V1At and the via V1Bt in the resonator RC1 correspond to the inductor L1A and the inductor L1B in FIG. 7, respectively.
  • the flat plate electrode P8t of the resonator RC2 is connected to the flat plate electrode P2t formed on the second layer LY2t by the via V2Bt. Further, the flat plate electrode P2t is connected to the flat plate electrode P7t by the via V2At. A part of the flat plate electrode P7t overlaps with the flat plate electrode P8t when viewed in a plan view from the stacking direction.
  • the flat plate electrode P7t and the flat plate electrode P8t form the capacitor C2 in FIG. 7.
  • the via V2At and the via V2Bt in the resonator RC2 correspond to the inductor L2A and the inductor L2B in FIG. 7, respectively.
  • the flat plate electrode P6t of the resonator RC3 is formed on the 9th layer LY9t.
  • the flat plate electrode P6t is connected to the output terminal T2t formed on the 10th layer LY10t by the via V7t.
  • the flat plate electrode P6t is connected to the flat plate electrode P3t formed on the second layer LY2t by the via V3Bt. Further, the flat plate electrode P3t is connected to the flat plate electrode P7t by the via V3At.
  • a part of the flat plate electrode P7t overlaps with the flat plate electrode P6t when viewed in a plan view from the stacking direction.
  • the flat plate electrode P6t and the flat plate electrode P7t form the capacitor C3 in FIG. 7.
  • the via V3At and the via V3Bt in the resonator RC3 correspond to the inductor L3A and the inductor L3B in FIG. 7, respectively.
  • a part of the flat plate electrode P8t of the resonator RC2 overlaps with the flat plate electrode P9t formed on the sixth layer LY6t.
  • the plate electrode P9t is connected to the plate electrode P4t of the resonator RC1 via the via V9t.
  • the flat plate electrode P8t and the flat plate electrode P9t form the capacitor C12 in FIG. 7.
  • a part of the flat plate electrode P8t of the resonator RC2 overlaps with the flat plate electrode P10t formed on the sixth layer LY6t.
  • the plate electrode P10t is connected to the plate electrode P6t of the resonator RC3 via the via V10t.
  • the flat plate electrode P8t and the flat plate electrode P10t form the capacitor C23 in FIG. 7.
  • the flat plate electrode P11t formed on the fifth layer LY5t when viewed in a plan view from the stacking direction overlaps with each of the flat plate electrode P9t and the flat plate electrode P10t.
  • the flat plate electrode P9t, the flat plate electrode P10t, and the flat plate electrode P11t form the capacitor C13 in FIG. 7.
  • the flat plate electrode P1t of the resonator RC1 is connected to the connection electrode CPt formed on the third layer LY3t via the via V1t. Further, the flat plate electrode P3t of the resonator RC3 is connected to the connection electrode CPt via the via V2t.
  • the via V1t and the via V2t correspond to the inductor L2 and the inductor L3 in FIG. 7, respectively.
  • a part of the connection electrode CPt overlaps with the flat plate electrode P2t of the resonator RC2.
  • the capacitor Cx in FIG. 7 is formed by the connection electrode CPt and the flat plate electrode P2t.
  • the via V1t is connected to the flat plate electrode P1t at the joint portion J1t.
  • the via V2t is connected to the flat plate electrode P3t at the joint portion J2t.
  • FIG. 9 is a diagram showing an insertion loss from the input terminal T1t to the output terminal T2t when the positions of the joint portions J1t and J2t are changed in the filter device 103 shown in FIGS. 7 and 8.
  • solid lines Ln10 to Ln12 showing the insertion loss of the filter device 103 in which the positions of the joint portions J1t and J2t are different are displayed.
  • the solid line Ln11 indicates the insertion loss when the positions of the joint portions J1t and J2t are near the center in the Y-axis direction of the flat plate electrode P1t and the flat plate electrode P3t.
  • the solid line Ln10 indicates the insertion loss when the joint portions J1t and J2t are located on the negative direction side in the Y-axis direction with respect to the joint portions J1t and J2t of the solid line Ln10.
  • the solid line Ln12 shows the insertion loss when the joints J1t and J2t are located on the positive side in the Y-axis direction with respect to the joints J1t and J2t of the solid line Ln11.
  • Each of the solid lines Ln10 to Ln12 has an attenuation pole D3.
  • the capacitive coupling between the resonators RC1 and RC3 is larger than the magnetic coupling between the resonators RC1 and RC3. Therefore, the attenuation pole D3 is formed on the low frequency side of the pass band.
  • the inductances of the inductor L2 and the inductor L3 in FIG. 7 change by changing the positions of the junctions J1t and J2t.
  • the frequency of the attenuation pole D3 changes.
  • the inductances of the inductor L2 and the inductor L3 are changed by changing the positions of the junctions J1t and J2t of the flat plate electrode P1t and the flat plate electrode P3t in the Y-axis direction. , The amount of attenuation and the frequency band of the attenuation electrode D3 can be adjusted.
  • FIG. 10 is a diagram showing an insertion loss from the input terminal T1t to the output terminal T2t when the width of the connection electrode CPt in the Y-axis direction is changed in the filter device 103 shown in FIGS. 7 and 8.
  • solid lines Ln13 to Ln15 showing the insertion loss of the filter devices 103 having different widths of the connection electrodes CPt in the Y-axis direction are displayed.
  • the solid line Ln13 shows the insertion loss of the filter device 103 shown in FIG.
  • the solid line Ln14 shows the insertion loss when the width of the connection electrode CPt is wider than the width of the connection electrode CPt of the filter device 103 shown in FIG.
  • the solid line Ln15 shows the insertion loss when the width of the connection electrode CPt is wider than the width of the connection electrode CPt in the solid line Ln14.
  • Each of the solid lines Ln10 to Ln12 has an attenuation pole D3.
  • the attenuation amount and the frequency band of the attenuation pole D3 are adjusted by changing the positions of the joint portions J1t and J2t and the width of the connection electrode CPt in the Y-axis direction. be able to. That is, in the filter device 103 of the second embodiment, the capacitance of the capacitor Cx and the inductances of the inductor L2 and the inductor L3 can be used as parameters of the electromagnetic field coupling between the resonators. Thereby, even in the electromagnetic field coupling between the three-stage LC parallel resonators as shown in the second embodiment, the adjustment ability can be expanded and the feasibility of the desired passing characteristic can be enhanced.
  • the resonators RC1 to RC3 in the second embodiment correspond to the "first LC parallel resonator” to the "third LC parallel resonator” of the present disclosure, respectively.
  • the flat plate electrodes P1t to P3t correspond to the "first conductor” to the "third conductor” of the present disclosure, respectively.
  • the vias V1t and V2t correspond to the "first via” and the “second via” of the present disclosure, respectively.
  • the connection electrode CPt corresponds to the "connecting conductor" of the present disclosure.
  • the filter device 103 including the three-stage LC parallel resonator has been described.
  • the filter device 104 including the four-stage LC parallel resonator will be described with reference to FIGS. 11 and 12.
  • FIG. 11 is an equivalent circuit diagram of the filter device 104 according to the third embodiment.
  • the filter device 104 of FIG. 11 has a configuration in which the resonator RC4 is added to the filter device 103 of FIG. That is, the filter device 104 has a configuration in which four-stage resonators RC1 to RC4 that are magnetically coupled to each other are arranged.
  • the connection node N3A between the inductor L3B and the capacitor C3 is connected to the connection node N4A between the inductor L4B and the capacitor C4 via the capacitor C34.
  • the connection node N1A between the inductor L1A and the capacitor C1 was connected to the connection node N3A in the second embodiment, but is connected to the connection node N4A via the capacitor C14 in the third embodiment.
  • the attenuation amount and frequency of the attenuation electrode by changing the positions of the junctions J1f and J2f and the width of the connection electrode CPf in the Y-axis direction shown in FIG. Adjustment can be achieved.
  • FIG. 12 is an exploded perspective view showing an example of the laminated structure of the filter device 104 in the third embodiment.
  • the filter device 104 of FIG. 12 has a four-stage LC parallel resonator. More specifically, the resonator RC1 formed by including the via V1Af, V1Bf, the flat plate electrode P1f, the flat plate electrode P1df, and the flat plate electrode P6f, and the via V2Af, V2Bf, the flat plate electrode P2f, the flat plate electrode P2df, and the flat plate electrode.
  • Resonator RC2 formed including P9f
  • resonator RC3 formed including via V3Af, V3Bf, flat plate electrode P3f, flat plate electrode P3df, and flat plate electrode P10f, via V4Af, V4Bf, flat plate electrode P4f, flat plate. It includes an electrode P4df and a resonator RC4 formed including a flat plate electrode P7f.
  • the flat plate electrode P6f of the resonator RC1 is formed on the 9th layer LY9f.
  • the flat plate electrode P6f is connected to the input terminal T1f formed on the 11th layer LY11f by the via V9f.
  • the flat plate electrode P6f of the resonator RC1 is connected to the flat plate electrode P1df formed on the third layer LY3f and the flat plate electrode P1f formed on the second layer LY2f by the via V1Bf.
  • the flat plate electrode P1f is connected to the flat plate electrode P8f formed on the eighth layer LY8f by the via V1Af.
  • the flat plate electrode P8f is connected to the flat plate electrode P5f formed on the 10th layer LY10f by the via V10f.
  • the flat plate electrode P5f is connected to the ground terminal GNDf formed on the 11th layer LY11f by the vias V5f, V6f, V7f, and V8f. A part of the flat plate electrode P6f also overlaps with the flat plate electrode P8f when viewed in a plan view from the stacking direction.
  • the flat plate electrode P6f and the flat plate electrode P8f form the capacitor C1 in FIG. 11.
  • the flat plate electrode P9f of the resonator RC2 is connected to the flat plate electrode P2df formed on the third layer LY3f and the flat plate electrode P2f formed on the second layer LY2f by the via V2Bf. Further, the flat plate electrode P2f is connected to the flat plate electrode P8f formed on the eighth layer LY8f by the via V2Af. A part of the flat plate electrode P8f overlaps with the flat plate electrode P9f when viewed in a plan view from the stacking direction. The flat plate electrode P8f and the flat plate electrode P9f form the capacitor C2 in FIG. 11.
  • the flat plate electrode P10f of the resonator RC3 is connected to the flat plate electrode P3df formed on the third layer LY3f and the flat plate electrode P3f formed on the second layer LY2f by the via V3Bf. Further, the flat plate electrode P3f is connected to the flat plate electrode P8f formed on the eighth layer LY8f by the via V3Af. A part of the flat plate electrode P8f overlaps with the flat plate electrode P10f when viewed in a plan view from the stacking direction. The flat plate electrode P8f and the flat plate electrode P10f form the capacitor C3 in FIG. 11.
  • the flat plate electrode P7f of the resonator RC4 is formed on the 9th layer LY9f.
  • the flat plate electrode P7f is connected to the output terminal T2f formed on the 11th layer LY11f by the via V11f.
  • the flat plate electrode P7f of the resonator RC4 is connected to the flat plate electrode P4df formed on the third layer LY3f and the flat plate electrode P4f formed on the second layer LY2f by the via V4Bf.
  • the flat plate electrode P4f is connected to the flat plate electrode P8f formed on the eighth layer LY8f by the via V4Af.
  • a part of the flat plate electrode P8f overlaps with the flat plate electrode P7f when viewed in a plan view from the stacking direction.
  • the flat plate electrode P7f and the flat plate electrode P8f form the capacitor C4 in FIG. 11.
  • the plate electrode P11f is connected to the plate electrode P6f of the resonator RC1 via the via V12f.
  • a part of the flat plate electrode P10f of the resonator RC3 overlaps with the flat plate electrode P12f formed on the sixth layer LY6f when viewed in a plan view from the stacking direction.
  • the plate electrode P12f is connected to the plate electrode P7f of the resonator RC4 via the via V13f.
  • the flat plate electrode P10f and the flat plate electrode P12f form the capacitor C34 in FIG. 11.
  • the capacitor C14 in FIG. 11 is formed by the flat plate electrode P11f, the flat plate electrode P12f, and the flat plate electrode P13f formed on the fifth layer LY5f.
  • the flat plate electrode P9f, the flat plate electrode P10f, the flat plate electrode P11f, the flat plate electrode P12f, and the flat plate electrode P13f form the capacitor C23 in FIG.
  • the flat plate electrode P1df of the resonator RC1 is connected to the connection electrode CPf formed on the fourth layer LY4f via the via V1f. Further, the flat plate electrode P3df of the resonator RC3 is connected to the connection electrode CPf via the via V2f.
  • the via V1f and the via V2f correspond to the inductor L2 and the inductor L3 in FIG. 11, respectively.
  • a part of the connection electrode CPf overlaps with the flat plate electrode P2df of the resonator RC2.
  • the capacitor Cx in FIG. 11 is formed by the connection electrode CPf and the flat plate electrode P2df.
  • the via V1f is connected to the flat plate electrode P1f at the joint portion J1f.
  • the joint portion between the via V1f and the flat plate electrode P1df overlaps with the joint portion J1f when the laminated body is viewed in a plan view from the stacking direction.
  • the via V2f is connected to the flat plate electrode P3f at the joint portion J2f.
  • the joint portion between the via V2f and the flat plate electrode P3df overlaps with the joint portion J2f when the laminated body is viewed in a plan view from the stacking direction.
  • the attenuation electrode is changed by changing the positions of the junctions J1f and J2f and the width of the connection electrode CPf.
  • the attenuation and frequency band of the can be adjusted. That is, the capacitance of the capacitor Cx and the inductances of the inductor L2 and the inductor L3 can be used as parameters for electromagnetic field coupling between the resonators.
  • the adjustment ability can be expanded even in the electromagnetic field coupling between the four-stage LC parallel resonators shown in the third embodiment, and the feasibility of the desired passage characteristics can be enhanced.
  • FIG. 13 is an exploded perspective view showing a modified example 1.
  • connection electrode CPu is arranged on the positive direction side of the Z axis with respect to the flat plate electrode P2u as compared with the filter device 103 shown in FIG. That is, the connection electrode CPU is formed on the second layer LY2u.
  • the flat plate electrode P2u is formed on the third layer LY3u. That is, in the stacking direction, the flat plate electrode P2u is formed between the ground terminals GND1u and GND2u and the connection electrode CPu.
  • the via V1u and the via V2u are formed between the second layer LY2u and the third layer LY3u.
  • the filter device 103A shown in FIG. 13 has the same characteristics as the filter device 103 shown in FIG. 8, but the via V1u is formed between layers different from the vias V1Au and V1Bu.
  • the filter device 103A it is possible to prevent electrical interference from occurring between the via V1u and the vias V1Au and V1Bu.
  • the filter device 103A it is possible to prevent electrical interference from occurring between the via V2u and the vias V2Au and V2Bu.
  • the filter device 103A since the via V1u and the vias V1Au and V1Bu are formed between different layers, no physical interference occurs. Therefore, the region in which the position of the plate electrodes P1u and P2u of the joints J1u and J2u can be changed in the Y-axis direction is wider than that of the filter device 103 of FIG. That is, in the filter device 103A, the degree of freedom in arranging the via V1u and the via V2u is improved.
  • the attenuation amount and the frequency band of the attenuation electrode can be adjusted by providing the connection electrode CPu which overlaps with the flat plate electrode P2u when viewed in a plan view from the stacking direction. .. That is, the capacitance of the capacitor Cx and the inductances of the inductor L2 and the inductor L3 can be used as parameters for electromagnetic field coupling between the resonators. As a result, the adjustment ability can be expanded even in the electromagnetic field coupling between the three-stage LC parallel resonators shown in the first modification, and the feasibility of the desired passing characteristics can be enhanced.
  • the flat plate electrodes P1u to P3u correspond to the "first conductor” to the "third conductor” of the present disclosure, respectively.
  • the vias V1u and V2u correspond to the "first via” and the “second via” of the present disclosure, respectively.
  • the connection electrode CPU corresponds to the "connecting conductor" of the present disclosure.
  • FIG. 14 is an exploded perspective view showing a modification 2.
  • the resonator RC4 is arranged between the resonator RC2 and the resonator RC3. That is, in the filter device 105 of the first embodiment, the resonators are arranged in the order of RC4, RC1, RC2, RC3, RC5, whereas in the filter device 105A of the modification 2, the resonators are RC1, RC2. , RC4, RC3, RC5.
  • the connection electrode CPa connects the resonator RC1 and the resonator RC3 via vias V1a and V2.
  • the filter device 105A includes a resonator RC1 formed including a via V1Aa, V1Ba, a flat plate electrode P1a, a flat plate electrode P1da, and a flat plate electrode P7, and vias V2Aa, V2Ba, a flat plate electrode P2a, a flat plate electrode P2da, and a flat plate electrode P10.
  • RC2 formed including the via V4Aa, V4Ba, a flat plate electrode P4a, a flat plate electrode P4da, and a resonator RC4 formed including the flat plate electrode P11, and a via V3A, V3B, a flat plate electrode P3, and a flat plate electrode.
  • It includes a resonator RC3 formed including P3d and a flat plate electrode P12, and a resonator RC5 formed including vias V5A, V5B, a flat plate electrode P5, a flat plate electrode P5d, and a flat plate electrode P8.
  • the resonator RC4 also changes the positions of the junctions J1a and J2 and the width of the connection electrode CPa in the Y-axis direction in the filter device 105A arranged between the resonator RC2 and the resonator RC3.
  • the attenuation amount and the frequency band of the attenuation pole can be adjusted as in the first embodiment.
  • the adjustment ability can be expanded even in the electromagnetic field coupling between the four-stage LC parallel resonators shown as the second modification, and the feasibility of the desired passing characteristics can be enhanced.
  • FIG. 15 is a plan view of the connection electrode CPa provided in the modification 2.
  • the width of the connection electrode CP shown in FIG. 3 in the Y-axis direction was a uniform length in all regions of the connection electrode CP.
  • the attenuation amount and the frequency of the attenuation pole are adjusted by changing the capacitance between the filter device 105 and the capacitor Cx.
  • the width in the Y-axis direction of the regions R1 and R2 of the connection electrodes CPa overlapping with the flat plate electrodes P2da and P4da when the laminated body is viewed in a plan view from the stacking direction is wider than the width of the regions other than the regions R1 and R2. is doing.
  • the flat plate electrodes P1da, P2da, P4da, P3, P5 and the connecting conductor CPa are transmitted when the laminated body is viewed in a plan view.
  • the length of the width of the connection electrode CPa in the Y-axis direction of the region R1 is the width W2.
  • the length of the width of the connection electrode CPa in the Y-axis direction of the region R2 is the width W3.
  • the length of the width of the region other than the width W1 and the width W2 is the width W1.
  • the capacitance of the capacitor formed between the connection electrode CPa and the flat plate electrodes P2da and P4da can be adjusted by changing the width of the connection electrode CPa.
  • the amount and frequency of attenuation of the attenuation electrode can be adjusted.
  • the cost of the connection electrode CPa is reduced by widening only the area required for adjusting the capacitance.
  • the resonators RC1 to RC5 correspond to the "first LC parallel resonator” to the "fifth LC parallel resonator” of the present disclosure, respectively.
  • the flat plate electrodes P1da, P2da, P3d, P4da, and P5d correspond to the "first conductor” to the "fifth conductor” of the present disclosure, respectively.
  • the vias V1a and V2 correspond to the "first via” and the “second via” of the present disclosure, respectively.
  • the connection electrode CPa corresponds to the "connecting conductor” of the present disclosure.
  • Region R1 corresponds to the "first region” of the present disclosure.
  • the width W2 corresponds to the "first width” of the present disclosure.
  • the width W1 corresponds to the "second width" of the present disclosure.
  • Modification 3 In the first embodiment, a configuration in which two vias, vias V1 and V2, are connected to the connection electrode CP has been described. However, the number of vias connected to the connection electrode CP is not limited to two. Hereinafter, a configuration in which three vias are connected to the connection electrode CP will be described.
  • FIG. 16 is an exploded perspective view showing a modified example 3.
  • the filter device 105B of the third modification three vias V1b to V3b are connected to the connection electrode CPb.
  • the via V1b is connected to the flat plate electrode P1b at the joint portion J1b.
  • the via V2b is connected to the flat plate electrode P3b at the joint portion J2b.
  • the via V3b is connected to the flat plate electrode P7 at the joint portion J3b.
  • the filter device 105B of the modification 3 has a configuration in which the resonators RC4 and RC5 are removed from the filter device 105 of FIG. 3, and the resonators RC6 and RC7 are newly added.
  • a capacitor Cy (not shown) is also formed between the flat plate electrode P6d and the connection electrode CPb.
  • the inductor L4 (not shown) corresponding to the via V3b is formed.
  • the filter device 105B of the modification 3 not only the capacitance of the capacitor Cx but also the capacitance of the capacitor Cy can be adjusted, and further, not only the inductor L2 and the inductor L3 but also the inductor L4 can be adjusted, and the attenuation of the attenuation pole is attenuated.
  • the amount and frequency can be fine-tuned.
  • FIG. 3 has described an example in which the positions of the via V1, the connection electrode CP, and the via V2 are changed so as to slide in the Y-axis direction while maintaining the shape shown in FIG.
  • the position of only one of the joint portions J1 and J2 may be changed, or the positions of the joint portions J1 and J2 in the Y-axis direction may be changed so as to be different from each other.
  • FIG. 17 is an exploded perspective view showing an adjustment example of the modified example 3.
  • the filter device 105BZ of FIG. 17 is an example in which the joint portions J1b and J3b of the filter device 105B of FIG. 16 are adjusted.
  • the joint portions J1b and J3b in FIG. 17 are located on the positive direction side of the Y axis in the flat plate electrodes P1b and P7 with respect to the joint portions J1b and J3b in FIG.
  • the vias V1b and V2b are located on the positive direction side of the Y axis, and the connection electrode CPb has a V-shaped shape.
  • the attenuation amount and frequency of the attenuation pole can be finely adjusted by adjusting each of the junctions J1b to J3b separately and adjusting the inductor and the capacitor. ..
  • the flat plate electrodes P1db, P2db, and P3db correspond to the "first conductor” to "third conductor” of the present disclosure, respectively.
  • the flat plate electrodes P6d and P7d correspond to the "sixth conductor” and the “seventh conductor” of the present disclosure, respectively.
  • the vias V1b to V3b correspond to the "first via” to the "third via” of the present disclosure, respectively.
  • the connection electrode CPb corresponds to the "connecting conductor" of the present disclosure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

フィルタ装置（１０５）であって、複数の誘電体層（ＬＹ１～ＬＹ１３）が積層された積層体と、接地端子（ＧＮＤ）と、積層体に形成され、互いに磁気結合する第１ＬＣ並列共振器（ＲＣ１）、第２ＬＣ並列共振器（ＲＣ２）および第３ＬＣ並列共振器（ＲＣ３）とを備える。第１ＬＣ並列共振器（ＲＣ１）は第１導体（Ｐ１ｄ）を含み、第２ＬＣ並列共振器（ＲＣ２）は第２導体（Ｐ２ｄ）を含み、第３ＬＣ並列共振器（ＲＣ３）は第３導体（Ｐ３ｄ）を含む。フィルタ装置（１０５）は、第２導体（Ｐ２ｄ）と異なる層に形成された接続導体（ＣＰ）と一方端が第１導体（Ｐ１ｄ）に接続され他方端が接続導体（ＣＰ）に接続された第１ビア（Ｖ１）と、一方端が第３導体（Ｐ３ｄ）に接続され他方端が接続導体（ＣＰ）に接続された第２ビア（Ｖ２）とをさらに備える。接続導体（ＣＰ）は、積層体を積層方向から平面視した場合に、第２導体（Ｐ２ｄ）の一部と重なる第１領域（Ｒ１）を含む。

Description

フィルタ装置およびそれを備える高周波フロントエンド回路
　本開示はフィルタ装置およびそれを備える高周波フロントエンド回路に関し、より特定的には、積層ＬＣフィルタの特性を向上させるための技術に関する。
　国際公開第２０１６／０９２９０３号（特許文献１）には、３つ以上のＬＣ並列共振器が並んだ構成を備えるフィルタ装置において、隣り合わない２つのＬＣ並列共振器が磁界結合することを特徴とするバンドパスフィルタが開示されている。
　特許文献１では、隣り合わない２つのＬＣ並列共振器が磁界結合することによって、減衰極の減衰量を大きくするとともに、通過帯域の両端における挿入損失の急峻性が改善された通過特性を実現している。
国際公開第２０１６／０９２９０３号
　近年、様々な周波数帯の信号が通信において利用されるようになり、特定の周波数帯の信号を送受信する際に他の周波数帯の信号との干渉を避けつつ、所望の通過特性を実現することが可能なフィルタ装置が求められている。
　本開示は、このような課題を解決するためになされたものであり、その目的は、３つ以上のＬＣ並列共振器を備えるフィルタ装置において、複数のＬＣ並列共振器の間の電磁界結合の調整能力を拡大して、所望の通過特性を実現することである。
　本開示のある局面に従うフィルタ装置は、複数の誘電体層が積層された積層体と、接地端子と、積層体に形成され、互いに磁気結合する第１ＬＣ並列共振器、第２ＬＣ並列共振器および第３ＬＣ並列共振器とを備える。第１ＬＣ並列共振器、第２ＬＣ並列共振器および第３ＬＣ並列共振器の各々は、接地端子に接続されており、第１ＬＣ並列共振器は、第１導体を含み、第２ＬＣ並列共振器は、第２導体を含み、第３ＬＣ並列共振器は、第３導体を含む。フィルタ装置は、第２導体と異なる層に形成された接続導体と、一方端が第１導体に接続され、他方端が接続導体に接続された第１ビアと、一方端が第３導体に接続され、他方端が接続導体に接続された第２ビアとをさらに備える。接続導体は、積層体を積層方向から平面視した場合に、第２導体の一部と重なる第１領域を含む。
　本開示の他の局面に従うフィルタ装置は、接地端子と、各々が接地端子に接続され、互いに電気的に接続された複数のＬＣ並列共振器とを備える。複数のＬＣ並列共振器は、第１ＬＣ並列共振器、第２ＬＣ並列共振器および第３ＬＣ並列共振器を含む。複数のＬＣ並列共振器の各々は、直列接続された第１インダクタおよび第２インダクタと第１キャパシタとを含み、第２インダクタおよび第１キャパシタの間の接続ノードにおいて接地端子と接続する。フィルタ装置は、第１ＬＣ並列共振器における第１インダクタおよび第２インダクタの間の接続ノードと第３ＬＣ並列共振器における第１インダクタおよび第２インダクタの間の接続ノードとの間に直列に接続された第３インダクタおよび第４インダクタと、第２ＬＣ並列共振器における第１インダクタおよび第２インダクタの間の接続ノードと、第３インダクタおよび第４インダクタの間の接続ノードとの間に接続された第２キャパシタとをさらに備える。
　本開示によるフィルタ装置において、互いに磁気結合する第１ＬＣ並列共振器、第２ＬＣ並列共振器および第３ＬＣ並列共振器とを備える。第１ＬＣ並列共振器と第３ＬＣ並列共振器とが、接続導体を介して磁気結合される。第２ＬＣ並列共振器は第２導体を含む。積層体を積層方向から平面視した場合に接続導体が第２導体の一部と重なることにより、接続導体は第２導体と容量結合をする。
　このような構成とすることによって、接続導体が配置されない場合と異なり、接続導体と第２導体との間でキャパシタが形成され、第１ＬＣ並列共振器と第３ＬＣ並列共振器との間にインダクタを形成する。
　当該キャパシタの容量およびインダクタのインダクタンスを調整することにより、第１ＬＣ並列共振器、第２ＬＣ並列共振器および第３ＬＣ並列共振器の間の電磁界結合を調整することができ、当該キャパシタの容量およびインダクタのインダクタンスは、電磁界結合のパラメータとして利用することができる。
　したがって、ＬＣ並列共振器間の電磁界結合の調整能力を拡大することができるので、所望の通過特性の実現可能性を高めることができる。
実施の形態１のフィルタ装置が適用される高周波フロントエンド回路を有する通信装置のブロック図である。 フィルタ装置の等価回路図である。 フィルタ装置の積層構造の一例を示す分解斜視図である。 図２および図３で示したフィルタ装置において、接合部の位置を変更したときの入力端子から出力端子への挿入損失を示した図である。 図２および図３で示したフィルタ装置において、接続電極のＹ軸方向の幅を変更したときの入力端子から出力端子への挿入損失を示した図である。 図５に示す領域の拡大図である。 実施の形態２におけるフィルタ装置の等価回路図である。 実施の形態２におけるフィルタ装置の積層構造の一例を示す分解斜視図である。 図７および図８で示したフィルタ装置において、接合部の位置を変更したときの入力端子から出力端子への挿入損失を示した図である。 図７および図８で示したフィルタ装置において、接続電極のＹ軸方向の幅を変更したときの入力端子から出力端子への挿入損失を示した図である。 実施の形態３におけるフィルタ装置の等価回路図である。 実施の形態３におけるフィルタ装置の積層構造の一例を示す分解斜視図である。 変形例１を示す分解斜視図である。 変形例２を示す分解斜視図である。 変形例２が備える接続電極の平面図である。 変形例３を示す分解斜視図である。 変形例３の調整例を示す分解斜視図である。
　以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
　［実施の形態１］
　（通信装置の基本構成）
　図１は、実施の形態１のフィルタ装置が適用される高周波フロントエンド回路２０を有する通信装置１０のブロック図である。通信装置１０は、たとえば、携帯電話基地局である。
　図１を参照して、通信装置１０は、アンテナ１２と、高周波フロントエンド回路２０と、ミキサ３０と、局部発振器３２と、Ｄ／Ａコンバータ（ＤＡＣ）４０と、ＲＦ回路５０とを備える。また、高周波フロントエンド回路２０は、バンドパスフィルタ２２，２８と、増幅器２４と、減衰器２６とを含む。なお、図１においては、高周波フロントエンド回路２０が、アンテナ１２から高周波信号を送信する送信回路を含む場合について説明するが、高周波フロントエンド回路２０はアンテナ１２を介して高周波信号を受信する受信回路を含んでいてもよい。
　通信装置１０は、ＲＦ回路５０から伝達された信号を高周波信号にアップコンバートしてアンテナ１２から放射する。ＲＦ回路５０から出力された変調済みのデジタル信号は、Ｄ／Ａコンバータ４０によってアナログ信号に変換される。ミキサ３０は、Ｄ／Ａコンバータ４０によってアナログ変換された信号を、局部発振器３２からの発振信号と混合して高周波信号へとアップコンバートする。バンドパスフィルタ２８は、アップコンバートによって生じた不要波を除去して、所望の周波数帯域の信号のみを抽出する。減衰器２６は、送信信号の強度を調整する。増幅器２４は、減衰器２６を通過した送信信号を、所定のレベルまで電力増幅する。バンドパスフィルタ２２は、増幅過程で生じた不要波を除去するとともに、通信規格で定められた周波数帯域の信号成分のみを通過させる。バンドパスフィルタ２２を通過した送信信号は、アンテナ１２から放射される。
　上記のような通信装置１０におけるバンドパスフィルタ２２，２８として、本開示に対応したフィルタ装置を採用することができる。
　（フィルタ装置の構成）
　次に図２および図３を用いて、実施の形態１のフィルタ装置１０５の詳細な構成について説明する。
　図２は、フィルタ装置１０５の等価回路図である。図２を参照して、フィルタ装置１０５は、入力端子Ｔ１と、出力端子Ｔ２と、共振器ＲＣ１～ＲＣ５を備える。
　共振器ＲＣ１は、直列接続されたインダクタＬ１Ａ，Ｌ１Ｂと、当該インダクタＬ１Ａ，Ｌ１Ｂに並列に接続されたキャパシタＣ１とを含む。インダクタＬ１ＢとキャパシタＣ１との接続ノードＮ１Ａは、キャパシタＣ１４を介して、インダクタＬ４ＢとキャパシタＣ４との間の接続ノードＮ４Ａに接続されている。また、接続ノードＮ１Ａは、キャパシタＣ１２を介して、インダクタＬ２ＢとキャパシタＣ２との間の接続ノードＮ２Ａに接続されている。インダクタＬ１ＡとキャパシタＣ１との接続ノードＮ１Ｂは、接地端子ＧＮＤに接続されている。
　共振器ＲＣ２は、直列接続されたインダクタＬ２Ａ，Ｌ２Ｂと、当該インダクタＬ２Ａ，Ｌ２Ｂに並列に接続されたキャパシタＣ２とを含む。インダクタＬ２ＢとキャパシタＣ２との接続ノードＮ２Ａは、キャパシタＣ２３を介して、インダクタＬ３ＢとキャパシタＣ３との間の接続ノードＮ３Ａに接続されている。インダクタＬ２ＡとキャパシタＣ２との接続ノードＮ２Ｂは、接地端子ＧＮＤに接続されている。
　共振器ＲＣ３は、直列接続されたインダクタＬ３Ａ，Ｌ３Ｂと、当該インダクタＬ３Ａ，Ｌ３Ｂに並列に接続されたキャパシタＣ３とを含む。インダクタＬ３ＢとキャパシタＣ３との接続ノードＮ３Ａは、キャパシタＣ３５を介して、インダクタＬ５ＢとキャパシタＣ５との間の接続ノードＮ５Ａに接続されている。インダクタＬ３ＡとキャパシタＣ３との接続ノードＮ３Ｂは、接地端子ＧＮＤに接続されている。
　共振器ＲＣ４は、直列接続されたインダクタＬ４Ａ，Ｌ４Ｂと、当該インダクタＬ４Ａ，Ｌ４Ｂに並列に接続されたキャパシタＣ４とを含む。インダクタＬ４ＢとキャパシタＣ４との接続ノードＮ４Ａは、入力端子Ｔ１に接続されている。インダクタＬ４ＡとキャパシタＣ４との接続ノードＮ４Ｂは、接地端子ＧＮＤに接続されている。
　共振器ＲＣ５は、直列接続されたインダクタＬ５Ａ，Ｌ５Ｂと、当該インダクタＬ５Ａ，Ｌ５Ｂに並列に接続されたキャパシタＣ５とを含む。インダクタＬ５ＢとキャパシタＣ５との接続ノードＮ５Ａは、出力端子Ｔ２に接続されている。インダクタＬ５ＡとキャパシタＣ５との接続ノードＮ５Ｂは、接地端子ＧＮＤに接続されている。
　また、共振器ＲＣ４の接続ノードＮ４Ａと、共振器ＲＣ５の接続ノードＮ５Ａとは、キャパシタＣ４５を介して接続されている。共振器ＲＣ１のインダクタＬ１Ａ、共振器ＲＣ２のインダクタＬ２Ａ、および共振器ＲＣ３のインダクタＬ３Ａの各々は、インダクタＬ１と接続されている。
　共振器ＲＣ１の接続ノードＮ１Ｄは、インダクタＬ２と接続されている。共振器ＲＣ３の接続ノードＮ３Ｄは、インダクタＬ３と接続されている。インダクタＬ２とインダクタＬ３とは、接続されている。接続ノードＮ１は、インダクタＬ２とインダクタＬ３との間の接続ノードである。接続ノードＮ１は、キャパシタＣｘを介して、インダクタＬ２ＢとインダクタＬ２Ａとの間の接続ノードＮ２Ｄに接続されている。
　共振器ＲＣ１～ＲＣ５の各々は、インダクタとキャパシタとが並列接続されたＬＣ並列共振器である。各共振器同士は磁気結合により結合されている。このように、フィルタ装置１０５は、入力端子Ｔ１と出力端子Ｔ２との間に、互いに磁気結合する５段の共振器が配置された構成を有している。各共振器の共振周波数を調整することによって、フィルタ装置１０５は、所望の周波数帯域の信号を通過させるバンドパスフィルタとして機能する。
　図３は、フィルタ装置１０５の積層構造の一例を示す分解斜視図である。
　図３を参照して、フィルタ装置１０５は、複数の誘電体層（第１層ＬＹ１～第１３層ＬＹ１３）を積層方向に積層することによって形成された、直方体または略直方体の積層体を備えている。積層体の各誘電体層は、たとえば低温同時焼成セラミックス（ＬＴＣＣ：Low　Temperature　Co-fired　Ceramics）などのセラミック、あるいは樹脂により形成されている。積層体の内部において、各誘電体層に形成された複数の電極、および、誘電体層間に形成された複数のビアによって、ＬＣ共振回路を構成するためのインダクタおよびキャパシタが形成される。なお、本明細書において「ビア」とは、異なる誘電体層に形成された電極を接続するために、誘電体層中に形成される導体を示す。ビアは、たとえば、導電ペースト、めっき、および／または金属ピンなどによって形成される。
　なお、以降の説明においては、積層体の積層方向を「Ｚ軸方向」とし、Ｚ軸方向に垂直であって積層体の長辺に沿った方向を「Ｘ軸方向」とし、積層体の短辺に沿った方向を「Ｙ軸方向」とする。また、以下では、各図におけるＺ軸の正方向を上側、負方向を下側と称する場合がある。
　積層体の上面Ｓｆ（第１層ＬＹ１）には、フィルタ装置１０５の方向を特定するための方向性マークが配置されてもよい。積層体の下面Ｂｔ（第１３層ＬＹ１３）には、当該フィルタ装置１０５と外部機器とを接続するための外部端子（入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤ）が配置されている。入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤの各々は平板状の電極であり、積層体の下面Ｂｔに規則的に配置されたＬＧＡ（Land　Grid　Array）端子である。
　フィルタ装置１０５は、図２で説明したように、５段のＬＣ並列共振器を有している。より具体的には、ビアＶ１Ａ，Ｖ１Ｂ、平板電極Ｐ１、平板電極Ｐ１ｄ、および平板電極Ｐ１０を含んで形成された共振器ＲＣ１と、ビアＶ２Ａ，Ｖ２Ｂ、平板電極Ｐ２、平板電極Ｐ２ｄ、および平板電極Ｐ１１を含んで形成された共振器ＲＣ２と、ビアＶ３Ａ，Ｖ３Ｂ、平板電極Ｐ３、平板電極Ｐ３ｄ、および平板電極Ｐ１２を含んで形成された共振器ＲＣ３と、ビアＶ４Ａ，Ｖ４Ｂ、平板電極Ｐ４、平板電極Ｐ４ｄ、および平板電極Ｐ７を含んで形成された共振器ＲＣ４と、ビアＶ５Ａ，Ｖ５Ｂ、平板電極Ｐ５、平板電極Ｐ５ｄ、および平板電極Ｐ８を含んで形成された共振器ＲＣ５とを含む。
　共振器ＲＣ４の平板電極Ｐ７は、第１１層ＬＹ１１に形成されている。平板電極Ｐ７は、ビアＶ１０によって第１３層ＬＹ１３に形成された入力端子Ｔ１に接続される。共振器ＲＣ４の平板電極Ｐ７は、ビアＶ４Ｂによって、第３層ＬＹ３に形成された平板電極Ｐ４ｄおよび第２層ＬＹ２に形成された平板電極Ｐ４に接続される。また、平板電極Ｐ４は、ビアＶ４Ａによって、第１０層ＬＹ１０に形成された平板電極Ｐ９に接続される。平板電極Ｐ９は、ビアＶ１１によって、第１２層ＬＹ１２に形成された平板電極Ｐ６に接続される。また、平板電極Ｐ６は、ビアＶ６，Ｖ７，Ｖ８，Ｖ９によって、第１３層ＬＹ１３に形成された接地端子ＧＮＤに接続される。積層方向から平面視した場合に平板電極Ｐ７の一部は、平板電極Ｐ９と重なっている。平板電極Ｐ９と平板電極Ｐ７とによって図２のキャパシタＣ４が形成される。なお、共振器ＲＣ４におけるビアＶ４ＡおよびビアＶ４Ｂは、図２におけるインダクタＬ４ＡおよびインダクタＬ４Ｂにそれぞれ対応する。
　共振器ＲＣ５の平板電極Ｐ８は、第１１層ＬＹ１１に形成されている。平板電極Ｐ８は、ビアＶ１２によって第１３層ＬＹ１３に形成された出力端子Ｔ２に接続される。共振器ＲＣ５の平板電極Ｐ８は、ビアＶ５Ｂによって、第３層ＬＹ３に形成された平板電極Ｐ５ｄおよび第２層ＬＹ２に形成された平板電極Ｐ５に接続される。また、平板電極Ｐ５は、ビアＶ５Ａによって、平板電極Ｐ９に接続される。積層方向から平面視した場合に平板電極Ｐ８の一部は、平板電極Ｐ９と重なっている。平板電極Ｐ８と平板電極Ｐ９とによって図２のキャパシタＣ５が形成される。なお、共振器ＲＣ５におけるビアＶ５ＡおよびビアＶ５Ｂは、図２におけるインダクタＬ５ＡおよびインダクタＬ５Ｂにそれぞれ対応する。
　共振器ＲＣ１の平板電極Ｐ１０は、ビアＶ１Ｂによって、第３層ＬＹ３に形成された平板電極Ｐ１ｄおよび第２層ＬＹ２に形成された平板電極Ｐ１に接続される。また、平板電極Ｐ１は、ビアＶ１Ａによって、平板電極Ｐ９に接続される。積層方向から平面視した場合に平板電極Ｐ１０は、平板電極Ｐ９の一部と重なっている。平板電極Ｐ１０と平板電極Ｐ９とによって、図２におけるキャパシタＣ１が形成される。なお、共振器ＲＣ１におけるビアＶ１ＡおよびビアＶ１Ｂは、図２におけるインダクタＬ１ＡおよびインダクタＬ１Ｂにそれぞれ対応する。
　共振器ＲＣ２の平板電極Ｐ１１は、ビアＶ２Ｂによって、第３層ＬＹ３に形成された平板電極Ｐ２ｄおよび第２層ＬＹ２に形成された平板電極Ｐ２に接続される。また、平板電極Ｐ２は、ビアＶ２Ａによって、平板電極Ｐ９に接続される。積層方向から平面視した場合に平板電極Ｐ１１は、平板電極Ｐ９の一部と重なっている。平板電極Ｐ９と平板電極Ｐ１１とによって、図２におけるキャパシタＣ２が形成される。なお、共振器ＲＣ２におけるビアＶ２ＡおよびビアＶ２Ｂは、図２におけるインダクタＬ２ＡおよびインダクタＬ２Ｂにそれぞれ対応する。
　共振器ＲＣ３の平板電極Ｐ１２は、ビアＶ３Ｂによって、第３層ＬＹ３に形成された平板電極Ｐ３ｄおよび第２層ＬＹ２に形成された平板電極Ｐ３に接続される。また、平板電極Ｐ３は、ビアＶ３Ａによって、平板電極Ｐ９に接続される。積層方向から平面視した場合に平板電極Ｐ１２は、平板電極Ｐ９の一部と重なっている。平板電極Ｐ９と平板電極Ｐ１２とによって、図２におけるキャパシタＣ３が形成される。なお、共振器ＲＣ３におけるビアＶ３ＡおよびビアＶ３Ｂは、図２におけるインダクタＬ３ＡおよびインダクタＬ３Ｂにそれぞれ対応する。
　平板電極Ｐ１ｄ～Ｐ５ｄは、平板電極Ｐ１～Ｐ５の抵抗成分を低減するために配置される。すなわち、平板電極Ｐ１ｄ～Ｐ５ｄを備えない構成と比較して、平板電極Ｐ１ｄ～Ｐ５ｄを備える構成では、平板電極Ｐ１～Ｐ５の抵抗値が小さくなる。共振器ＲＣ２のビアＶ２Ｂは、第８層ＬＹ８に形成される平板電極Ｐ１４にも接続されている。積層方向から平面視した場合に平板電極Ｐ１４の一部は、第７層ＬＹ７に形成された平板電極Ｐ１６および平板電極Ｐ１７のそれぞれと重なっている。また、積層方向から平面視した場合に平板電極Ｐ１６の一部は、第８層ＬＹ８を挟んで共振器ＲＣ１の平板電極Ｐ１０と重なっている。平板電極Ｐ１０と平板電極Ｐ１４と平板電極Ｐ１６とによって、図２におけるキャパシタＣ１２が形成される。積層方向から平面視した場合に平板電極Ｐ１７の一部は、第８層ＬＹ８を挟んで共振器ＲＣ３の平板電極Ｐ１２と重なっている。平板電極Ｐ１２と平板電極Ｐ１４と平板電極Ｐ１７とによって、図２におけるキャパシタＣ２３が形成される。
　積層方向から平面視した場合に、共振器ＲＣ４の平板電極Ｐ７とビアＶ１３を介して接続されている平板電極Ｐ１３の一部は、平板電極Ｐ１６と重なる。積層方向から平面視した場合に、共振器ＲＣ５の平板電極Ｐ８とビアＶ１４を介して接続されている平板電極Ｐ１５の一部は、平板電極Ｐ１７と重なる。積層方向から平面視した場合に、平板電極Ｐ１６の一部および平板電極Ｐ１７の一部の各々は、第６層ＬＹ６に形成された平板電極Ｐ１８と重なる。平板電極Ｐ１３、平板電極Ｐ１５、平板電極Ｐ１６、平板電極Ｐ１７、および平板電極Ｐ１８によって、図２におけるキャパシタＣ４５が形成される。
　共振器ＲＣ４の平板電極Ｐ７は、ビアＶ１３を介して第７層ＬＹ７に形成された平板電極Ｐ１３に接続されている。積層方向から平面視した場合に、平板電極Ｐ１３の一部は、共振器ＲＣ１の平板電極Ｐ１０と重なっている。平板電極Ｐ１０と平板電極Ｐ１３とによって、図２におけるキャパシタＣ１４が形成される。
　共振器ＲＣ５の平板電極Ｐ８は、ビアＶ１４を介して第７層ＬＹ７に形成された平板電極Ｐ１５に接続されている。積層方向から平面視した場合に平板電極Ｐ１５の一部は、共振器ＲＣ３の平板電極Ｐ１２と重なっている。平板電極Ｐ１２と平板電極Ｐ１５とによって、図２におけるキャパシタＣ３５が形成される。
　共振器ＲＣ１のビアＶ１Ａ，共振器ＲＣ２のビアＶ２Ａ，および共振器ＲＣ３のビアＶ３Ａの各々は、第５層ＬＹ５に形成された平板電極Ｐ１９に接続されている。平板電極Ｐ１９は、図２におけるインダクタＬ１に対応する。
　共振器ＲＣ１の平板電極Ｐ１は、ビアＶ１を介して、第４層ＬＹ４に形成された接続電極ＣＰに接続されている。また、共振器ＲＣ３の平板電極Ｐ３は、ビアＶ２を介して、接続電極ＣＰに接続されている。ビアＶ１およびビアＶ２は、図２におけるインダクタＬ２およびインダクタＬ３にそれぞれ対応する。積層方向から平面視した場合に、接続電極ＣＰの一部は、共振器ＲＣ２の平板電極Ｐ２ｄと重なる。接続電極ＣＰと平板電極Ｐ２ｄとによって、図２におけるキャパシタＣｘが形成される。
　ビアＶ１は、接合部Ｊ１において平板電極Ｐ１と接続する。ビアＶ１と平板電極Ｐ１ｄとの接合部は、積層体を積層方向から平面視したとき、接合部Ｊ１と重なる。ビアＶ２は、接合部Ｊ２において平板電極Ｐ３と接続する。ビアＶ２と平板電極Ｐ３ｄとの接合部は、積層体を積層方向から平面視したとき、接合部Ｊ２と重なる。
　なお、共振器ＲＣ１～ＲＣ５は、本開示の「第１ＬＣ並列共振器」～「第５ＬＣ並列共振器」にそれぞれ対応する。平板電極Ｐ１ｄ～Ｐ５ｄは、本開示の「第１導体」～「第５導体」にそれぞれ対応する。ビアＶ１，Ｖ２は、本開示の「第１ビア」、「第２ビア」にそれぞれ対応する。接続電極ＣＰは、本開示の「接続導体」に対応する。
　図３にて説明したフィルタ装置１０５においては、接続電極ＣＰの幅を変更することにより、平面視した場合に平板電極Ｐ２ｄと重なる接続電極ＣＰの面積を増減することが可能となり、キャパシタＣｘのキャパシタンスを調整することができる。接続電極ＣＰの幅とは、第２層ＬＹ２のＸＹ平面上における接続電極ＣＰのＹ軸方向の幅である。以下では，単に接続電極ＣＰの幅と称する場合がある。また、フィルタ装置１０５では、Ｙ軸方向に対して接合部Ｊ１，Ｊ２の位置を移動することにより、共振器ＲＣ１とＲＣ３との間の磁気結合の強度を変更することが可能となり、インダクタＬ２，Ｌ３のインダクタンスを調整することができる。
　ようするに、フィルタ装置１０５では、接続電極ＣＰが備えられていることにより、接続電極ＣＰの幅を変更して、図２のキャパシタＣｘのキャパシタンスを調整でき、接続電極ＣＰの配置を変更して、図２のインダクタＬ２，Ｌ３のインダクタンスを、調整できる。すなわち、キャパシタＣｘのキャパシタンス、インダクタＬ２，Ｌ３のインダクタンスを共振器間の電磁界結合の強度を調整するたのパラメータとして利用することができる。
　次に、図４～図６を用いて、実施の形態１のフィルタ装置１０５における、接合部Ｊ１，Ｊ２の位置および接続電極ＣＰの幅を変更することによる電磁界結合を調整した例について説明する。
　図４は、図２および図３で示したフィルタ装置１０５において、平板電極Ｐ１における接合部Ｊ１の位置，平板電極Ｐ３における接合部Ｊ２の位置を変更したときの入力端子Ｔ１から出力端子Ｔ２への挿入損失を示した図である。接合部Ｊ１，Ｊ２の位置が変更されるとは、ビアＶ１、接続電極ＣＰ、ビアＶ２が図３に示す形状を保ったまま、Ｙ軸方向にスライドするように、位置が変更されることを意味する。図４では、接合部Ｊ１，Ｊ２の位置がそれぞれ異なるフィルタ装置１０５の挿入損失を示す実線Ｌｎ１～Ｌｎ５が表示されている。
　実線Ｌｎ３は、接合部Ｊ１，Ｊ２が平板電極Ｐ１，Ｐ２のＹ軸方向において中央近傍に位置している場合の挿入損失を示す。実線Ｌｎ２は、接合部Ｊ１，Ｊ２が実線Ｌｎ３の接合部Ｊ１，Ｊ２よりもＹ軸の負方向側に位置している場合の挿入損失を示す。実線Ｌｎ１は、接合部Ｊ１，Ｊ２が実線Ｌｎ２の接合部Ｊ１，Ｊ２よりも、さらにＹ軸の負方向側に位置している場合の挿入損失を示す。
　実線Ｌｎ４は、接合部Ｊ１，Ｊ２が実線Ｌｎ３の接合部Ｊ１，Ｊ２よりもＹ軸の正方向側に位置している場合の挿入損失を示す。実線Ｌｎ５は、接合部Ｊ１，Ｊ２が実線Ｌｎ２の接合部Ｊ１，Ｊ２よりもさらにＹ軸の正方向側に位置している場合の挿入損失を示す。
　図４を参照して、実線Ｌｎ１～Ｌｎ５の各々は、減衰極Ｄ１および減衰極Ｄ２を有する。図２および図３のフィルタ装置１０５では、共振器ＲＣ１～ＲＣ３の間の磁気結合が共振器ＲＣ１～ＲＣ３の間の容量結合よりも大きい。そのため、減衰極Ｄ１，Ｄ２は通過帯域の高域側に形成される。
　接合部Ｊ１，Ｊ２がＹ軸の負方向側に位置しているほど、接合部Ｊ１，Ｊ２の位置が接地端子ＧＮＤ側に近づくため共振器ＲＣ１と共振器ＲＣ３との間の磁気結合が小さくなる。そのため、減衰極Ｄ１の減衰量は大きくなり、減衰極Ｄ２の周波数は低くなる。
　接合部Ｊ１，Ｊ２がＹ軸の正方向側に位置しているほど、接合部Ｊ１，Ｊ２の位置が入力端子Ｔ１側に近づくため共振器ＲＣ１と共振器ＲＣ３との間の磁気結合が大きくなる。そのため、減衰極Ｄ１の減衰量は小さくなり、減衰極Ｄ２の周波数は高くなる。
　接合部Ｊ１，Ｊ２の位置が変更されることにより、インダクタＬ２およびインダクタＬ３のインダクタンスが変化し、減衰極Ｄ２の周波数が変化する。減衰極Ｄ２の周波数が変化することにより、減衰極Ｄ１の減衰量が変化する。すなわち、減衰極Ｄ２の周波数が低くなった場合、減衰極Ｄ２の周波数は、減衰極Ｄ１の周波数に近づく。減衰極Ｄ１は、減衰極Ｄ２との間の周波数差が小さい程、減衰極Ｄ２からの影響を強く受けて、減衰極Ｄ１の減衰量は大きくなる。一方で、減衰極Ｄ１は、減衰極Ｄ２との間の周波数差が大きい程、減衰極Ｄ２からの影響が小さくなり、減衰極Ｄ１の減衰量が小さくなる。
　このように、実施の形態１のフィルタ装置１０５においては、平板電極Ｐ１および平板電極Ｐ２のＹ軸方向における接合部Ｊ１，Ｊ２の位置を変更することにより、インダクタＬ２およびインダクタＬ３のインダクタンスを変化させ、減衰極Ｄ１の減衰量および減衰極Ｄ２の周波数帯域を調整することができる。
　図５は、図２および図３で示したフィルタ装置１０５において、接続電極ＣＰの幅、すなわちキャパシタＣｘのキャパシタンスを変更したときの入力端子Ｔ１から出力端子Ｔ２への挿入損失を示した図である。図６は、図５に示す領域ＶＩの拡大図である。図５および図６では、接続電極ＣＰのＹ軸方向の幅が異なるフィルタ装置１０５の挿入損失を示す実線Ｌｎ６～Ｌｎ９が表示されている。
　図６を参照して、実線Ｌｎ６は、図３のフィルタ装置１０５の挿入損失を示す。実線Ｌｎ７は、接続電極ＣＰの幅が、図３のフィルタ装置１０５の接続電極ＣＰの幅よりも広い場合の挿入損失を示す。実線Ｌｎ８は、接続電極ＣＰの幅が実線Ｌｎ７における接続電極ＣＰの幅よりもさらに広い場合の挿入損失を示す。実線Ｌｎ９は、接続電極ＣＰの幅が、実線Ｌｎ８における接続電極ＣＰの幅よりもさらに広い場合の挿入損失を示す。
　実線Ｌｎ６～Ｌｎ９の各々が示す減衰極Ｄ１は、互いに異なる位置に形成される。接続電極ＣＰのＹ軸方向の幅が広くなるほど、減衰極Ｄ１の減衰量は小さくなる。また、接続電極ＣＰのＹ軸方向の幅が狭いほど、減衰極Ｄ１の減衰量は大きくなる。
　図２におけるキャパシタＣｘは、図３の接続電極ＣＰと平板電極Ｐ２ｄとによって形成される。すなわち、接続電極ＣＰのＹ軸方向の幅が変更されることにより、キャパシタＣｘのキャパシタンスは変化する。これにより、減衰極Ｄ１の減衰量が変化する。
　このように、実施の形態１のフィルタ装置１０５においては、接続電極ＣＰの幅および配置を変更することにより、減衰極の減衰量および周波数を調整することが可能となる。
　本開示のフィルタ装置１０５では、キャパシタＣｘの容量およびインダクタＬ２およびインダクタＬ３のインダクタンスを調整して、減衰極の減衰量および周波数の少なくとも一方を調整することができる。すなわち、本開示のフィルタ装置１０５では、キャパシタＣｘの容量およびインダクタＬ２およびインダクタＬ３のインダクタンスを共振器間の電磁界結合のパラメータとして利用することができる。これにより、ＬＣ並列共振器間の電磁界結合の調整能力を拡大することができ、所望の通過特性の実現可能性を高めることができる。
［実施の形態２］
　実施の形態１では、共振器ＲＣ１と共振器ＲＣ２とを接続する接続電極ＣＰを備える５段のＬＣ並列共振器を含むフィルタ装置１０５について説明した。実施の形態２では、図７および図８を用いて、共振器ＲＣ１と共振器ＲＣ３とを接続する接続電極ＣＰｔを備える３段のＬＣ並列共振器について説明する。
　図７は、実施の形態２におけるフィルタ装置１０３の等価回路図である。図７のフィルタ装置１０３は、図２のフィルタ装置１０５から共振器ＲＣ４および共振器ＲＣ５を除いた構成である。すなわち、フィルタ装置１０３は、互いに磁気結合する３段の共振器ＲＣ１～ＲＣ３が配置された構成を有している。また、図７のフィルタ装置１０３は、図２のフィルタ装置１０５の接続ノードＮ１Ｃ、接続ノードＮ２Ｃ、および接続ノードＮ３Ｃの間を接続するインダクタＬ１を除いた構成である。キャパシタＣ１とインダクタＬ１Ｂとの間の接続ノードＮ１Ａは、キャパシタＣ１３を介して、キャパシタＣ３とインダクタＬ３Ｂとの間の接続ノードＮ３Ａに接続される。
　このように、接合部Ｊ１，Ｊ２の位置および接続電極ＣＰの幅を変更することによる減衰極の減衰量および周波数の少なくとも一方の調整は、共振器ＲＣ４、共振器ＲＣ５、およびインダクタＬ１を除いた構成であっても実現できる。
　図８は、実施の形態２におけるフィルタ装置１０３の積層構造の一例を示す分解斜視図である。
　図８を参照して、フィルタ装置１０３は、複数の誘電体層（第１層ＬＹ１ｔ～第１０層ＬＹ１０ｔ）を積層方向に積層することによって形成された、直方体または略直方体の積層体を備えている。
　積層体の上面Ｓｆｔ（第１層ＬＹ１ｔ）には、フィルタ装置１０３の方向を特定するための方向性マークが配置されてもよい。積層体の下面Ｂｔｔ（第１０層ＬＹ１０ｔ）には、当該フィルタ装置１０３と外部機器とを接続するための外部端子（入力端子Ｔ１ｔ、出力端子Ｔ２ｔおよび接地端子ＧＮＤ１ｔ，ＧＮＤ２ｔ）が配置されている。
　フィルタ装置１０３は、図７で説明したように、３段のＬＣ並列共振器を備える。より具体的には、ビアＶ１Ａｔ，Ｖ１Ｂｔ、平板電極Ｐ１ｔおよび平板電極Ｐ４ｔを含んで形成された共振器ＲＣ１と、ビアＶ２Ａｔ，Ｖ２Ｂｔ、平板電極Ｐ２ｔおよび平板電極Ｐ８ｔを含んで形成された共振器ＲＣ２と、ビアＶ３Ａｔ，Ｖ３Ｂｔ、平板電極Ｐ３ｔおよび平板電極Ｐ６ｔを含んで形成された共振器ＲＣ３とを含む。
　共振器ＲＣ１の平板電極Ｐ４ｔおよび第９層ＬＹ９ｔに形成されている。平板電極Ｐ４ｔは、ビアＶ４ｔによって第１０層ＬＹ１０ｔに形成された入力端子Ｔ１ｔに接続される。共振器ＲＣ１の平板電極Ｐ４ｔは、ビアＶ１Ｂｔによって第２層ＬＹ２ｔに形成された平板電極Ｐ１ｔに接続される。また、平板電極Ｐ１ｔは、ビアＶ１Ａｔによって、第８層ＬＹ８ｔに形成された平板電極Ｐ７ｔに接続される。平板電極Ｐ７ｔは、ビアＶ８ｔによって、第９層ＬＹ９ｔに形成された平板電極Ｐ５ｔに接続される。また、平板電極Ｐ５ｔは、ビアＶ５ｔ，Ｖ６ｔによって、第１０層ＬＹ１０ｔに形成された接地端子ＧＮＤ１ｔ，ＧＮＤ２ｔにそれぞれ接続される。積層方向から平面視した場合に、平板電極Ｐ４ｔの一部は、平板電極Ｐ７ｔと重なっている。平板電極Ｐ４ｔと平板電極Ｐ７ｔとによって、図７におけるキャパシタＣ１が形成される。なお、共振器ＲＣ１におけるビアＶ１ＡｔおよびビアＶ１Ｂｔは、図７におけるインダクタＬ１ＡおよびインダクタＬ１Ｂにそれぞれ対応する。
　共振器ＲＣ２の平板電極Ｐ８ｔは、ビアＶ２Ｂｔによって、第２層ＬＹ２ｔに形成された平板電極Ｐ２ｔに接続される。また、平板電極Ｐ２ｔは、ビアＶ２Ａｔによって平板電極Ｐ７ｔに接続される。積層方向から平面視した場合に平板電極Ｐ７ｔの一部は、平板電極Ｐ８ｔと重なっている。平板電極Ｐ７ｔと平板電極Ｐ８ｔとによって図７におけるキャパシタＣ２が形成される。なお、共振器ＲＣ２におけるビアＶ２ＡｔおよびビアＶ２Ｂｔは、図７におけるインダクタＬ２ＡおよびインダクタＬ２Ｂにそれぞれ対応する。
　共振器ＲＣ３の平板電極Ｐ６ｔは、第９層ＬＹ９ｔに形成されている。平板電極Ｐ６ｔは、ビアＶ７ｔによって第１０層ＬＹ１０ｔに形成された出力端子Ｔ２ｔに接続される。平板電極Ｐ６ｔは、ビアＶ３Ｂｔによって、第２層ＬＹ２ｔに形成された平板電極Ｐ３ｔに接続される。また、平板電極Ｐ３ｔは、ビアＶ３Ａｔによって平板電極Ｐ７ｔに接続される。積層方向から平面視した場合に平板電極Ｐ７ｔの一部は、平板電極Ｐ６ｔと重なっている。平板電極Ｐ６ｔと平板電極Ｐ７ｔとによって、図７におけるキャパシタＣ３が形成される。なお、共振器ＲＣ３におけるビアＶ３ＡｔおよびビアＶ３Ｂｔは、図７におけるインダクタＬ３ＡおよびインダクタＬ３Ｂにそれぞれ対応する。
　積層方向から平面視した場合に、共振器ＲＣ２の平板電極Ｐ８ｔの一部は、第６層ＬＹ６ｔに形成された平板電極Ｐ９ｔと重なっている。平板電極Ｐ９ｔは、ビアＶ９ｔを介して共振器ＲＣ１の平板電極Ｐ４ｔに接続されている。平板電極Ｐ８ｔと平板電極Ｐ９ｔとによって、図７におけるキャパシタＣ１２が形成される。積層方向から平面視した場合に、共振器ＲＣ２の平板電極Ｐ８ｔの一部は、第６層ＬＹ６ｔに形成された平板電極Ｐ１０ｔと重なっている。平板電極Ｐ１０ｔは、ビアＶ１０ｔを介して共振器ＲＣ３の平板電極Ｐ６ｔに接続されている。平板電極Ｐ８ｔと平板電極Ｐ１０ｔとによって、図７におけるキャパシタＣ２３が形成される。積層方向から平面視した場合に第５層ＬＹ５ｔに形成された平板電極Ｐ１１ｔは、平板電極Ｐ９ｔおよび平板電極Ｐ１０ｔのそれぞれと重なっている。平板電極Ｐ９ｔと平板電極Ｐ１０ｔと平板電極Ｐ１１ｔとによって、図７におけるキャパシタＣ１３が形成される。
　共振器ＲＣ１の平板電極Ｐ１ｔは、ビアＶ１ｔを介して、第３層ＬＹ３ｔに形成された接続電極ＣＰｔに接続されている。また、共振器ＲＣ３の平板電極Ｐ３ｔは、ビアＶ２ｔを介して、接続電極ＣＰｔに接続されている。ビアＶ１ｔおよびビアＶ２ｔは、図７におけるインダクタＬ２およびインダクタＬ３にそれぞれ対応する。積層方向から平面視した場合に、接続電極ＣＰｔの一部は、共振器ＲＣ２の平板電極Ｐ２ｔと重なる。接続電極ＣＰｔと平板電極Ｐ２ｔとによって、図７におけるキャパシタＣｘが形成される。ビアＶ１ｔは、接合部Ｊ１ｔにおいて平板電極Ｐ１ｔと接続する。ビアＶ２ｔは、接合部Ｊ２ｔにおいて平板電極Ｐ３ｔと接続する。
　次に、図９～図１１を用いて、実施の形態２のフィルタ装置１０３における、接合部Ｊ１ｔ，Ｊ２ｔの位置および接続電極ＣＰｔのＹ軸方向の幅の少なくとも一方を変更することによる共振器間の電磁界結合を調整した例について説明する。
　図９は、図７および図８で示したフィルタ装置１０３において、接合部Ｊ１ｔ，Ｊ２ｔの位置を変更したときの入力端子Ｔ１ｔから出力端子Ｔ２ｔへの挿入損失を示した図である。図９では、接合部Ｊ１ｔ，Ｊ２ｔの位置がそれぞれ異なるフィルタ装置１０３の挿入損失を示す実線Ｌｎ１０～Ｌｎ１２が表示されている。
　実線Ｌｎ１１は、接合部Ｊ１ｔ，Ｊ２ｔの位置が、平板電極Ｐ１ｔおよび平板電極Ｐ３ｔのＹ軸方向において、中央近傍にある場合の挿入損失を示す。実線Ｌｎ１０は、接合部Ｊ１ｔ，Ｊ２ｔが、実線Ｌｎ１０の接合部Ｊ１ｔ，Ｊ２ｔよりもＹ軸方向において負方向側に位置している場合の挿入損失を示す。実線Ｌｎ１２は、接合部Ｊ１ｔ，Ｊ２ｔが、実線Ｌｎ１１の接合部Ｊ１ｔ，Ｊ２ｔよりもＹ軸方向において正方向側に位置している場合の挿入損失を示す。
　実線Ｌｎ１０～Ｌｎ１２の各々は、減衰極Ｄ３を有する。図７および図８のフィルタ装置１０３は、共振器ＲＣ１～ＲＣ３の間の容量結合が共振器ＲＣ１～ＲＣ３の間の磁気結合よりも大きい。そのため、減衰極Ｄ３は通過帯域の低域側に形成される。
　接合部Ｊ１ｔ，Ｊ２ｔがＹ軸の負方向側に位置しているほど、減衰極Ｄ３の減衰量は大きくなり、減衰極Ｄ３の周波数は高くなる。また、接合部Ｊ１ｔ，Ｊ２ｔがＹ軸の正方向側に位置しているほど、減衰極Ｄ３の減衰量は小さくなり、減衰極Ｄ３の周波数は低くなる。
　すなわち、接合部Ｊ１ｔ，Ｊ２ｔの位置が変更されることにより、図７のインダクタＬ２およびインダクタＬ３のインダクタンスは変化する。これにより、減衰極Ｄ３の周波数が変化する。
　このように、実施の形態２のフィルタ装置１０３においては、平板電極Ｐ１ｔおよび平板電極Ｐ３ｔのＹ軸方向における接合部Ｊ１ｔ，Ｊ２ｔの位置を変更することにより、インダクタＬ２およびインダクタＬ３のインダクタンスが変化させ、減衰極Ｄ３の減衰量および周波数帯域を調整することができる。
　図１０は、図７および図８で示したフィルタ装置１０３において、接続電極ＣＰｔのＹ軸方向の幅を変更したときの入力端子Ｔ１ｔから出力端子Ｔ２ｔへの挿入損失を示した図である。図１０では、接続電極ＣＰｔのＹ軸方向の幅がそれぞれ異なるフィルタ装置１０３の挿入損失を示す実線Ｌｎ１３～Ｌｎ１５が表示されている。
　実線Ｌｎ１３は、図８に示すフィルタ装置１０３の挿入損失を示す。実線Ｌｎ１４は、接続電極ＣＰｔの幅が、図８に示すフィルタ装置１０３の接続電極ＣＰｔの幅よりも広い場合の挿入損失を示す。実線Ｌｎ１５は、接続電極ＣＰｔの幅が、実線Ｌｎ１４における接続電極ＣＰｔの幅よりもさらに広い場合の挿入損失を示す。
　実線Ｌｎ１０～Ｌｎ１２の各々は、減衰極Ｄ３を有する。接続電極ＣＰｔのＹ軸方向の幅が広いほど、減衰極Ｄ３の減衰量は大きくなり、減衰極Ｄ３の周波数は高くなる。また、接続電極ＣＰｔのＹ軸方向の幅が狭いほど、減衰極Ｄ３の減衰量は小さくなり、減衰極Ｄ３の周波数は低くなる。
　このように、実施の形態２のフィルタ装置１０３においては、接合部Ｊ１ｔ，Ｊ２ｔの位置および接続電極ＣＰｔのＹ軸方向の幅を変更することにより、減衰極Ｄ３の減衰量および周波数帯域を調整することができる。すなわち、実施の形態２のフィルタ装置１０３では、キャパシタＣｘの容量およびインダクタＬ２およびインダクタＬ３のインダクタンスを共振器間の電磁界結合のパラメータとして利用することができる。これにより、実施の形態２に示すような３段のＬＣ並列共振器間の電磁界結合においても、調整能力を拡大することができ、所望の通過特性の実現可能性を高めることができる。
　なお、実施の形態２における共振器ＲＣ１～ＲＣ３は、本開示の「第１ＬＣ並列共振器」～「第３ＬＣ並列共振器」にそれぞれ対応する。平板電極Ｐ１ｔ～Ｐ３ｔは、本開示の「第１導体」～「第３導体」にそれぞれ対応する。ビアＶ１ｔ，Ｖ２ｔは、本開示の「第１ビア」、「第２ビア」にそれぞれ対応する。接続電極ＣＰｔは、本開示の「接続導体」に対応する。
　［実施の形態３］
　実施の形態２では、３段のＬＣ並列共振器を含むフィルタ装置１０３について説明した。実施の形態３では、図１１および図１２を用いて、４段のＬＣ並列共振器を含むフィルタ装置１０４について説明する。
　図１１は、実施の形態３におけるフィルタ装置１０４の等価回路図である。図１１のフィルタ装置１０４は、図７のフィルタ装置１０３に共振器ＲＣ４を加えた構成を有する。すなわち、フィルタ装置１０４は、互いに磁気結合する４段の共振器ＲＣ１～ＲＣ４が配置された構成を有している。インダクタＬ３ＢとキャパシタＣ３との間の接続ノードＮ３Ａは、キャパシタＣ３４を介して、インダクタＬ４ＢとキャパシタＣ４との間の接続ノードＮ４Ａに接続される。インダクタＬ１ＡとキャパシタＣ１との間の接続ノードＮ１Ａは、実施の形態２では、接続ノードＮ３Ａに接続されていたが、実施の形態３においては、キャパシタＣ１４を介して接続ノードＮ４Ａに接続される。
　４段の共振器ＲＣ１～ＲＣ４を備えた構成であっても、図１２に示す接合部Ｊ１ｆ，Ｊ２ｆの位置および接続電極ＣＰｆのＹ軸方向の幅を変更することによる減衰極の減衰量および周波数の調整は、実現できる。
　図１２は、実施の形態３におけるフィルタ装置１０４の積層構造の一例を示す分解斜視図である。図１２のフィルタ装置１０４は、４段のＬＣ並列共振器を有している。より具体的には、ビアＶ１Ａｆ，Ｖ１Ｂｆ、平板電極Ｐ１ｆ、平板電極Ｐ１ｄｆ、および平板電極Ｐ６ｆを含んで形成された共振器ＲＣ１と、ビアＶ２Ａｆ，Ｖ２Ｂｆ、平板電極Ｐ２ｆ、平板電極Ｐ２ｄｆ、および平板電極Ｐ９ｆを含んで形成された共振器ＲＣ２と、ビアＶ３Ａｆ，Ｖ３Ｂｆ、平板電極Ｐ３ｆ、平板電極Ｐ３ｄｆ、および平板電極Ｐ１０ｆを含んで形成された共振器ＲＣ３と、ビアＶ４Ａｆ，Ｖ４Ｂｆ、平板電極Ｐ４ｆ、平板電極Ｐ４ｄｆ、および平板電極Ｐ７ｆを含んで形成された共振器ＲＣ４とを含む。
　共振器ＲＣ１の平板電極Ｐ６ｆは、第９層ＬＹ９ｆに形成されている。平板電極Ｐ６ｆは、ビアＶ９ｆによって第１１層ＬＹ１１ｆに形成された入力端子Ｔ１ｆに接続される。共振器ＲＣ１の平板電極Ｐ６ｆは、ビアＶ１Ｂｆによって、第３層ＬＹ３ｆに形成された平板電極Ｐ１ｄｆおよび第２層ＬＹ２ｆに形成された平板電極Ｐ１ｆに接続される。また、平板電極Ｐ１ｆは、ビアＶ１Ａｆによって、第８層ＬＹ８ｆに形成された平板電極Ｐ８ｆに接続される。平板電極Ｐ８ｆは、ビアＶ１０ｆによって、第１０層ＬＹ１０ｆに形成された平板電極Ｐ５ｆに接続される。また、平板電極Ｐ５ｆは、ビアＶ５ｆ，Ｖ６ｆ，Ｖ７ｆ，Ｖ８ｆによって、第１１層ＬＹ１１ｆに形成された接地端子ＧＮＤｆに接続される。積層方向から平面視した場合に平板電極Ｐ６ｆの一部は、平板電極Ｐ８ｆとも重なっている。平板電極Ｐ６ｆと平板電極Ｐ８ｆとによって、図１１におけるキャパシタＣ１が形成される。
　共振器ＲＣ２の平板電極Ｐ９ｆは、ビアＶ２Ｂｆによって、第３層ＬＹ３ｆに形成された平板電極Ｐ２ｄｆおよび第２層ＬＹ２ｆに形成された平板電極Ｐ２ｆに接続される。また、平板電極Ｐ２ｆは、ビアＶ２Ａｆによって、第８層ＬＹ８ｆに形成された平板電極Ｐ８ｆに接続される。積層方向から平面視した場合に平板電極Ｐ８ｆの一部は、平板電極Ｐ９ｆと重なっている。平板電極Ｐ８ｆと平板電極Ｐ９ｆとによって、図１１におけるキャパシタＣ２が形成される。
　共振器ＲＣ３の平板電極Ｐ１０ｆは、ビアＶ３Ｂｆによって、第３層ＬＹ３ｆに形成された平板電極Ｐ３ｄｆおよび第２層ＬＹ２ｆに形成された平板電極Ｐ３ｆに接続される。また、平板電極Ｐ３ｆは、ビアＶ３Ａｆによって、第８層ＬＹ８ｆに形成された平板電極Ｐ８ｆに接続される。積層方向から平面視した場合に平板電極Ｐ８ｆの一部は、平板電極Ｐ１０ｆと重なっている。平板電極Ｐ８ｆと平板電極Ｐ１０ｆとによって、図１１におけるキャパシタＣ３が形成される。
　共振器ＲＣ４の平板電極Ｐ７ｆは、第９層ＬＹ９ｆに形成されている。平板電極Ｐ７ｆは、ビアＶ１１ｆによって第１１層ＬＹ１１ｆに形成された出力端子Ｔ２ｆに接続される。共振器ＲＣ４の平板電極Ｐ７ｆは、ビアＶ４Ｂｆによって、第３層ＬＹ３ｆに形成された平板電極Ｐ４ｄｆおよび第２層ＬＹ２ｆに形成された平板電極Ｐ４ｆに接続される。また、平板電極Ｐ４ｆは、ビアＶ４Ａｆによって、第８層ＬＹ８ｆに形成された平板電極Ｐ８ｆに接続される。積層方向から平面視した場合に平板電極Ｐ８ｆの一部は、平板電極Ｐ７ｆと重なっている。平板電極Ｐ７ｆと平板電極Ｐ８ｆとによって、図１１におけるキャパシタＣ４が形成される。
　積層方向から平面視した場合に共振器ＲＣ２の平板電極Ｐ９ｆの一部は、第６層ＬＹ６ｆに形成された平板電極Ｐ１１ｆと重なっている。平板電極Ｐ１１ｆは、ビアＶ１２ｆを介して共振器ＲＣ１の平板電極Ｐ６ｆに接続されている。平板電極Ｐ９ｆと平板電極Ｐ１１ｆとによって、図１１におけるキャパシタＣ１２が形成される。積層方向から平面視した場合に共振器ＲＣ３の平板電極Ｐ１０ｆの一部は、第６層ＬＹ６ｆに形成された平板電極Ｐ１２ｆと重なっている。平板電極Ｐ１２ｆは、ビアＶ１３ｆを介して共振器ＲＣ４の平板電極Ｐ７ｆに接続されている。平板電極Ｐ１０ｆと平板電極Ｐ１２ｆとによって、図１１におけるキャパシタＣ３４が形成される。また、平板電極Ｐ１１ｆと平板電極Ｐ１２ｆと第５層ＬＹ５ｆに形成された平板電極Ｐ１３ｆとによって、図１１におけるキャパシタＣ１４が形成される。また、平板電極Ｐ９ｆと平板電極Ｐ１０ｆと平板電極Ｐ１１ｆと平板電極Ｐ１２ｆと平板電極Ｐ１３ｆとによって、図１１におけるキャパシタＣ２３が形成される。
　共振器ＲＣ１の平板電極Ｐ１ｄｆは、ビアＶ１ｆを介して、第４層ＬＹ４ｆに形成された接続電極ＣＰｆに接続されている。また、共振器ＲＣ３の平板電極Ｐ３ｄｆは、ビアＶ２ｆを介して、接続電極ＣＰｆに接続されている。ビアＶ１ｆおよびビアＶ２ｆは、図１１におけるインダクタＬ２およびインダクタＬ３にそれぞれ対応する。積層方向から平面視した場合に接続電極ＣＰｆの一部は、共振器ＲＣ２の平板電極Ｐ２ｄｆと重なる。接続電極ＣＰｆと平板電極Ｐ２ｄｆとによって、図１１におけるキャパシタＣｘが形成される。
　ビアＶ１ｆは、接合部Ｊ１ｆにおいて平板電極Ｐ１ｆと接続する。ビアＶ１ｆと平板電極Ｐ１ｄｆとの接合部は、積層体を積層方向から平面視したとき、接合部Ｊ１ｆと重なる。ビアＶ２ｆは、接合部Ｊ２ｆにおいて平板電極Ｐ３ｆと接続する。ビアＶ２ｆと平板電極Ｐ３ｄｆとの接合部は、積層体を積層方向から平面視したとき、接合部Ｊ２ｆと重なる。
　このように、積層方向から平面視した場合に平板電極Ｐ２ｄｆと重なる接続電極ＣＰｆを備える構成のフィルタ装置１０４では、接合部Ｊ１ｆ，Ｊ２ｆの位置および接続電極ＣＰｆの幅を変更することにより、減衰極の減衰量および周波数帯域を調整することができる。すなわち、キャパシタＣｘの容量およびインダクタＬ２およびインダクタＬ３のインダクタンスを共振器間の電磁界結合のパラメータとして利用することができる。これにより、実施の形態３に示す４段のＬＣ並列共振器間の電磁界結合においても、調整能力を拡大することができ、所望の通過特性の実現可能性を高めることができる。
　なお、共振器ＲＣ１～ＲＣ４は、本開示の「第１ＬＣ並列共振器」～「第４ＬＣ並列共振器」にそれぞれ対応する。平板電極Ｐ１ｄｆ～Ｐ３ｄｆは、本開示の「第１導体」～「第３導体」にそれぞれ対応する。ビアＶ１ｆ，Ｖ２ｆは、本開示の「第１ビア」、「第２ビア」にそれぞれ対応する。接続電極ＣＰｆは、本開示の「接続導体」に対応する。
（変形例１）
　図１３は、変形例１を示す分解斜視図である。変形例１のフィルタ装置１０３Ａでは、図８に示すフィルタ装置１０３と比較して、接続電極ＣＰｕが平板電極Ｐ２ｕよりもＺ軸の正方向側に配置されている。すなわち、接続電極ＣＰｕは、第２層ＬＹ２ｕに形成される。平板電極Ｐ２ｕは、第３層ＬＹ３ｕに形成される。すなわち、積層方向において、平板電極Ｐ２ｕは、接地端子ＧＮＤ１ｕ，ＧＮＤ２ｕおよび接続電極ＣＰｕの間に形成される。ビアＶ１ｕおよびビアＶ２ｕは、第２層ＬＹ２ｕと第３層ＬＹ３ｕとの間に形成される。
　これにより、図１３に示すフィルタ装置１０３Ａは、図８に示すフィルタ装置１０３と同様の特性を備えつつ、ビアＶ１ｕが、ビアＶ１Ａｕ，Ｖ１Ｂｕと異なる層の間に形成される。これにより、フィルタ装置１０３Ａでは、ビアＶ１ｕとビアＶ１Ａｕ，Ｖ１Ｂｕとの間において、電気的な干渉が発生することを防ぐことができる。同様に、フィルタ装置１０３Ａでは、ビアＶ２ｕとビアＶ２Ａｕ，Ｖ２Ｂｕとの間において、電気的な干渉が発生することを防ぐことができる。
　また、フィルタ装置１０３Ａでは、ビアＶ１ｕとビアＶ１Ａｕ，Ｖ１Ｂｕとが異なる層の間に形成されるため物理的な干渉が発生しない。そのため、接合部Ｊ１ｕ，Ｊ２ｕの平板電極Ｐ１ｕ，Ｐ２ｕにおけるＹ軸方向の位置の変更可能な領域が図８のフィルタ装置１０３よりも広くなる。すなわち、フィルタ装置１０３Ａでは、ビアＶ１ｕ，ビアＶ２ｕの配置の自由度が向上する。
　また、変形例１のフィルタ装置１０３Ａにおいても、積層方向から平面視した場合に平板電極Ｐ２ｕと重なる接続電極ＣＰｕを備える構成とすることにより、減衰極の減衰量および周波数帯域を調整することができる。すなわち、キャパシタＣｘの容量およびインダクタＬ２およびインダクタＬ３のインダクタンスを共振器間の電磁界結合のパラメータとして利用することができる。これにより、変形例１に示す３段のＬＣ並列共振器間の電磁界結合においても、調整能力を拡大することができ、所望の通過特性の実現可能性を高めることができる。
　なお、平板電極Ｐ１ｕ～Ｐ３ｕは、本開示の「第１導体」～「第３導体」にそれぞれ対応する。ビアＶ１ｕ，Ｖ２ｕは、本開示の「第１ビア」、「第２ビア」にそれぞれ対応する。接続電極ＣＰｕは、本開示の「接続導体」に対応する。
　（変形例２）
　図１４は、変形例２を示す分解斜視図である。変形例２のフィルタ装置１０５Ａは、実施の形態１のフィルタ装置１０５と異なり、共振器ＲＣ４が、共振器ＲＣ２および共振器ＲＣ３との間に配置されている。すなわち、実施の形態１のフィルタ装置１０５は、共振器がＲＣ４，ＲＣ１，ＲＣ２，ＲＣ３，ＲＣ５の順で並んでいたのに対して、変形例２のフィルタ装置１０５Ａでは、共振器がＲＣ１，ＲＣ２，ＲＣ４，ＲＣ３，ＲＣ５の順で並ぶ。フィルタ装置１０５Ａにおいても、接続電極ＣＰａは、共振器ＲＣ１と共振器ＲＣ３とをビアＶ１ａ，Ｖ２を介して接続する。
　フィルタ装置１０５Ａは、ビアＶ１Ａａ，Ｖ１Ｂａ、平板電極Ｐ１ａ、平板電極Ｐ１ｄａ、および平板電極Ｐ７を含んで形成された共振器ＲＣ１と、ビアＶ２Ａａ，Ｖ２Ｂａ、平板電極Ｐ２ａ、平板電極Ｐ２ｄａ、および平板電極Ｐ１０を含んで形成された共振器ＲＣ２と、ビアＶ４Ａａ，Ｖ４Ｂａ、平板電極Ｐ４ａ、平板電極Ｐ４ｄａ、および平板電極Ｐ１１を含んで形成された共振器ＲＣ４と、ビアＶ３Ａ，Ｖ３Ｂ、平板電極Ｐ３、平板電極Ｐ３ｄ、および平板電極Ｐ１２を含んで形成された共振器ＲＣ３と、ビアＶ５Ａ，Ｖ５Ｂ、平板電極Ｐ５、平板電極Ｐ５ｄ、および平板電極Ｐ８を含んで形成された共振器ＲＣ５とを含む。
　このように、共振器ＲＣ４が、共振器ＲＣ２および共振器ＲＣ３との間に配置されているフィルタ装置１０５Ａにおいても、接合部Ｊ１ａ，Ｊ２の位置および接続電極ＣＰａのＹ軸方向の幅を変更することにより、実施の形態１と同様に減衰極の減衰量および周波数帯域を調整することができる。これにより、変形例２として示す４段のＬＣ並列共振器間の電磁界結合においても、調整能力を拡大することができ、所望の通過特性の実現可能性を高めることができる。
　図１５は、変形例２が備える接続電極ＣＰａの平面図である。図３に示す接続電極ＣＰのＹ軸方向の幅は、接続電極ＣＰの全ての領域において均一の長さであった。上述のとおり、実施の形態１のフィルタ装置１０５ではキャパシタＣｘとの間の容量を変化させることにより、減衰極の減衰量および周波数を調整する。変形例２では、積層体を積層方向から平面視した場合に平板電極Ｐ２ｄａ，Ｐ４ｄａと重なる接続電極ＣＰａの領域Ｒ１，Ｒ２のＹ軸方向の幅を領域Ｒ１，Ｒ２以外の領域の幅よりも広くしている。
　図１５では、積層体を平面視したときに平板電極Ｐ１ｄａ，Ｐ２ｄａ，Ｐ４ｄａ，Ｐ３，Ｐ５および接続導体ＣＰａを透過させている。図１５を参照して、領域Ｒ１のＹ軸方向における接続電極ＣＰａの幅の長さは、幅Ｗ２である。また、領域Ｒ２のＹ軸方向における接続電極ＣＰａの幅の長さは、幅Ｗ３である。接続電極ＣＰａにおいて、幅Ｗ１および幅Ｗ２以外の領域の幅の長さは、幅Ｗ１である。
　このように、変形例２では、接続電極ＣＰａの幅の長さを変更することにより、接続電極ＣＰａと平板電極Ｐ２ｄａおよびＰ４ｄａとの間に形成されるキャパシタの容量を調整することが可能となり、減衰極の減衰量および周波数の調整をすることができる。また、キャパシタンスの調整に必要な領域のみ幅を広げることにより、接続電極ＣＰａのコストが削減する。
　なお、共振器ＲＣ１～ＲＣ５は、本開示の「第１ＬＣ並列共振器」～「第５ＬＣ並列共振器」にそれぞれ対応する。平板電極Ｐ１ｄａ，Ｐ２ｄａ，Ｐ３ｄ，Ｐ４ｄａ，Ｐ５ｄは、本開示の「第１導体」～「第５導体」にそれぞれ対応する。ビアＶ１ａ，Ｖ２は、本開示の「第１ビア」、「第２ビア」にそれぞれ対応する。接続電極ＣＰａは、本開示の「接続導体」に対応する。領域Ｒ１は、本開示の「第１領域」に対応する。幅Ｗ２は、本開示の「第１幅」に対応する。幅Ｗ１は、本開示の「第２幅」に対応する。
（変形例３）
　実施の形態１では、接続電極ＣＰには、ビアＶ１，Ｖ２の２つのビアが接続された構成について説明した。しかしながら、接続電極ＣＰに接続されるビアの数は、２つに限られない。以下では、接続電極ＣＰに３つのビアが接続された構成について説明する。
　図１６は、変形例３を示す分解斜視図である。変形例３のフィルタ装置１０５Ｂでは、接続電極ＣＰｂに３つのビアＶ１ｂ～Ｖ３ｂが接続されている。ビアＶ１ｂは、接合部Ｊ１ｂで平板電極Ｐ１ｂと接続する。ビアＶ２ｂは、接合部Ｊ２ｂで平板電極Ｐ３ｂと接続する。ビアＶ３ｂは、接合部Ｊ３ｂで平板電極Ｐ７と接続する。変形例３のフィルタ装置１０５Ｂは、図３のフィルタ装置１０５から、共振器ＲＣ４，ＲＣ５を除き、新たに共振器ＲＣ６，ＲＣ７を加えた構成である。平板電極Ｐ２ｄｂと接続電極ＣＰｂとの間で、図２のキャパシタＣｘが形成される。さらに、変形例３では、平板電極Ｐ６ｄと接続電極ＣＰｂとの間においても図示しないキャパシタＣｙが形成される。これにより、接続電極ＣＰｂのＹ軸方向の幅を変更することにより、容量を変更することができるキャパシタが実施の形態１と比較して、１つ増加している。すなわち、減衰極の減衰量および周波数を調整するパラメータが１つ増加したこととなる。
　また、変形例３では、インダクタＬ２およびインダクタＬ３に加えて、ビアＶ３ｂに対応する図示しないインダクタＬ４が形成される。
　変形例３のフィルタ装置１０５Ｂでは、キャパシタＣｘのみならずキャパシタＣｙの容量をも調整することができ、さらに、インダクタＬ２およびインダクタＬ３のみならずインダクタＬ４をも調整することができ、減衰極の減衰量および周波数をより細かく調整することができる。
　図３では、ビアＶ１、接続電極ＣＰ、ビアＶ２が図３に示す形状を保ったまま、Ｙ軸方向にスライドするように、位置が変更される例について説明した。しかしながら、接合部Ｊ１，Ｊ２のいずれか一方のみの位置を変更してもよく、また、接合部Ｊ１，Ｊ２のＹ軸方向の位置をそれぞれ異なるように変更してもよい。
　図１７は、変形例３の調整例を示す分解斜視図である。図１７のフィルタ装置１０５ＢＺは、図１６のフィルタ装置１０５Ｂの接合部Ｊ１ｂ，Ｊ３ｂが調整された一例である。図１７の接合部Ｊ１ｂ，Ｊ３ｂは、図１６の接合部Ｊ１ｂ，Ｊ３ｂよりも平板電極Ｐ１ｂ，Ｐ７においてＹ軸の正方向側に位置している。これに伴い、ビアＶ１ｂ，Ｖ２ｂはＹ軸の正方向側に位置しており、接続電極ＣＰｂは、Ｖ字状の形状を有している。
　このように、本開示によるフィルタ装置１０５ＢＺでは、接合部Ｊ１ｂ～Ｊ３ｂの各々を別個に調整して、インダクタ、キャパシタを調整することで、減衰極の減衰量および周波数をより細かく調整することができる。
　なお、平板電極Ｐ１ｄｂ，Ｐ２ｄｂ，Ｐ３ｄｂは、本開示の「第１導体」～「第３導体」にそれぞれ対応する。平板電極Ｐ６ｄ，Ｐ７ｄは、本開示の「第６導体」，「第７導体」にそれぞれ対応する。ビアＶ１ｂ～Ｖ３ｂは、本開示の「第１ビア」～「第３ビア」にそれぞれ対応する。接続電極ＣＰｂは、本開示の「接続導体」に対応する。
　今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１０　通信装置、１２　アンテナ、２０　高周波フロントエンド回路、２２，２８　バンドパスフィルタ、２４　増幅器、２６　減衰器、３０　ミキサ、３２　局部発振器、４０　コンバータ、５０　ＲＦ回路、１０３，１０３Ａ，１０４，１０５，１０５Ａ，１０５Ｂ，１０５ＢＺ　フィルタ装置、Ｂｔ，Ｂｔｔ　下面、Ｃ１～Ｃ５，Ｃ１２，Ｃ１３，Ｃ１４，Ｃ２３，Ｃ３４，Ｃ３５，Ｃ４５，Ｃｘ，Ｃｙ　キャパシタ、ＣＰ，ＣＰｂ，ＣＰｆ，ＣＰｔ，ＣＰｕ　接続電極、Ｄ１～Ｄ３　減衰極、ＧＮＤ　接地端子、Ｊ１，Ｊ２　接合部、Ｌ１～Ｌ４，Ｌ１Ａ～Ｌ５Ａ，Ｌ１Ｂ～Ｌ５Ｂ　インダクタ、ＬＹ１　第１層、ＬＹ２　第２層、ＬＹ３　第３層、ＬＹ４　第４層、ＬＹ５　第５層、ＬＹ６　第６層、ＬＹ７　第７層、ＬＹ８　第８層、ＬＹ９　第９層、ＬＹ１０　第１０層、ＬＹ１１　第１１層、ＬＹ１２　第１２層、ＬＹ１３　第１３層、Ｌｎ１～Ｌｎ１５　実線、Ｎ１，Ｎ１Ａ～Ｎ１Ｄ，Ｎ２Ａ～Ｎ２Ｄ，Ｎ３Ａ～Ｎ３Ｄ，Ｎ４Ａ，Ｎ４Ｂ，Ｎ５Ａ，Ｎ５Ｂ　接続ノード、Ｐ１～Ｐ２，Ｐ１ｄ～Ｐ４ｄ　平板電極、Ｒ１，Ｒ２，ＶＩ　領域、ＲＣ１～ＲＣ７　共振器、Ｔ１　入力端子、Ｔ２　出力端子、Ｖ１，Ｖ２，Ｖ１Ａ，Ｖ１Ｂ，Ｖ２Ａ，Ｖ２Ｂ，Ｖ３Ａ，Ｖ３Ｂ，Ｖ４Ａ，Ｖ４Ｂ，Ｖ５Ａ，Ｖ５Ｂ　ビア、Ｗ１，Ｗ２，Ｗ３　幅。

Claims (10)

  1. 　フィルタ装置であって、
    　複数の誘電体層が積層された積層体と、
    　接地端子と、
    　前記積層体に形成され、互いに磁気結合する第１ＬＣ並列共振器、第２ＬＣ並列共振器および第３ＬＣ並列共振器とを備え、
    　前記第１ＬＣ並列共振器、前記第２ＬＣ並列共振器および前記第３ＬＣ並列共振器の各々は、前記接地端子に接続されており、
    　前記第１ＬＣ並列共振器は、第１導体を含み、
    　前記第２ＬＣ並列共振器は、第２導体を含み、
    　前記第３ＬＣ並列共振器は、第３導体を含み、
    　前記フィルタ装置は、
    　前記第２導体と異なる層に形成された接続導体と、
    　一方端が前記第１導体に接続され、他方端が前記接続導体に接続された第１ビアと、
    　一方端が前記第３導体に接続され、他方端が前記接続導体に接続された第２ビアとをさらに備え、
    　前記接続導体は、前記積層体を積層方向から平面視した場合に、前記第２導体の一部と重なる第１領域を含む、フィルタ装置。
  2. 　積層方向において、前記第２導体は、前記接地端子および前記接続導体の間に形成される、請求項１に記載のフィルタ装置。
  3. 　前記接続導体は、前記積層体を積層方向から平面視した場合に、前記第２導体と重ならない第２領域をさらに含み、
    　前記第１領域の第１幅および前記第２領域の第２幅は、前記接続導体が形成される層の面内において、前記接続導体が前記第１ビアから前記第２ビアに向かって延伸する方向と直交する方向における幅であり、
    　前記第１幅は前記第２幅よりも広い、請求項１または請求項２に記載のフィルタ装置。
  4. 　前記第１ＬＣ並列共振器、前記第２ＬＣ並列共振器および前記第３ＬＣ並列共振器と互いに磁気結合する第４ＬＣ並列共振器をさらに備える、請求項１～３のいずれか１項に記載のフィルタ装置。
  5. 　前記第４ＬＣ並列共振器は、前記第１ＬＣ並列共振器および前記第３ＬＣ並列共振器の間に配置される、請求項４に記載のフィルタ装置。
  6. 　前記第１ＬＣ並列共振器、前記第２ＬＣ並列共振器、前記第３ＬＣ並列共振器および前記第４ＬＣ並列共振器と互いに磁気結合する第５ＬＣ並列共振器をさらに備える、請求項４または請求項５に記載のフィルタ装置。
  7. 　前記第１ＬＣ並列共振器、前記第２ＬＣ並列共振器および前記第３ＬＣ並列共振器と互いに磁気結合する第６ＬＣ並列共振器および第７ＬＣ並列共振器をさらに備え、
    　前記第６ＬＣ並列共振器は、第６導体を含み、
    　前記第７ＬＣ並列共振器は、第７導体を含み、
    　一方端が前記第７ＬＣ並列共振器が含む前記第７導体に接続され、他方端が前記接続導体に接続された第３ビアをさらに備え、
    　前記接続導体は、前記積層体を積層方向から平面視した場合に、前記第６導体の一部と重なる第３領域を含む、請求項１～３のいずれか１項に記載のフィルタ装置。
  8. 　フィルタ装置であって、
    　接地端子と、
    　各々が前記接地端子に接続され、互いに電気的に接続された複数のＬＣ並列共振器とを備え、
    　前記複数のＬＣ並列共振器は、第１ＬＣ並列共振器、第２ＬＣ並列共振器および第３ＬＣ並列共振器を含み、
    　前記複数のＬＣ並列共振器の各々は、
    　　直列接続された第１インダクタおよび第２インダクタと第１キャパシタとを含み、
    　　前記第１インダクタおよび前記第１キャパシタの間の接続ノードにおいて前記接地端子と接続し、
    　前記フィルタ装置は、
    　前記第１ＬＣ並列共振器における前記第１インダクタおよび前記第２インダクタの間の接続ノードと前記第３ＬＣ並列共振器における前記第１インダクタおよび前記第２インダクタの間の接続ノードとの間に直列に接続された第３インダクタおよび第４インダクタと、
    　前記第２ＬＣ並列共振器における前記第１インダクタおよび前記第２インダクタの間の接続ノードと、前記第３インダクタおよび前記第４インダクタの間の接続ノードとの間に接続された第２キャパシタとをさらに備える、フィルタ装置。
  9. 　前記フィルタ装置は、特定の周波数帯域の信号を通過させるバンドパスフィルタとして機能する、請求項１～８のいずれか１項に記載のフィルタ装置。
  10. 　請求項１～９のいずれか１項に記載のフィルタ装置を備えた、高周波フロントエンド回路。
PCT/JP2021/034149 2020-09-28 2021-09-16 フィルタ装置およびそれを備える高周波フロントエンド回路 Ceased WO2022065201A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022551936A JP7567923B2 (ja) 2020-09-28 2021-09-16 フィルタ装置およびそれを備える高周波フロントエンド回路
CN202180055477.8A CN116057648A (zh) 2020-09-28 2021-09-16 滤波装置以及具备该滤波装置的高频前端电路
US18/101,710 US12451855B2 (en) 2020-09-28 2023-01-26 Filter device and radio-frequency front-end circuit including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020161614 2020-09-28
JP2020-161614 2020-09-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/101,710 Continuation US12451855B2 (en) 2020-09-28 2023-01-26 Filter device and radio-frequency front-end circuit including the same

Publications (1)

Publication Number Publication Date
WO2022065201A1 true WO2022065201A1 (ja) 2022-03-31

Family

ID=80846496

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/034149 Ceased WO2022065201A1 (ja) 2020-09-28 2021-09-16 フィルタ装置およびそれを備える高周波フロントエンド回路

Country Status (4)

Country Link
US (1) US12451855B2 (ja)
JP (1) JP7567923B2 (ja)
CN (1) CN116057648A (ja)
WO (1) WO2022065201A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023199784A1 (ja) * 2022-04-11 2023-10-19 京セラ株式会社 フィルタ及び通信装置
WO2024018744A1 (ja) * 2022-07-21 2024-01-25 Tdk株式会社 電子部品

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112187209B (zh) * 2020-10-23 2021-08-10 嘉兴佳利电子有限公司 一种基于ltcc工艺的超宽通带五阶带通滤波器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060440A (ja) * 2010-09-09 2012-03-22 Tdk Corp 積層型バンドパスフィルタ
WO2012077498A1 (ja) * 2010-12-06 2012-06-14 株式会社村田製作所 積層帯域通過フィルタ
WO2018092442A1 (ja) * 2016-11-18 2018-05-24 株式会社村田製作所 Ｌｃフィルタ
JP2019103108A (ja) * 2017-12-08 2019-06-24 株式会社村田製作所 積層帯域通過フィルタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI442622B (zh) * 2010-11-11 2014-06-21 Murata Manufacturing Co Laminated bandpass filter
CN103210585B (zh) * 2010-11-16 2015-09-02 株式会社村田制作所 层叠带通滤波器
WO2016092903A1 (ja) 2014-12-10 2016-06-16 株式会社村田製作所 電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060440A (ja) * 2010-09-09 2012-03-22 Tdk Corp 積層型バンドパスフィルタ
WO2012077498A1 (ja) * 2010-12-06 2012-06-14 株式会社村田製作所 積層帯域通過フィルタ
WO2018092442A1 (ja) * 2016-11-18 2018-05-24 株式会社村田製作所 Ｌｃフィルタ
JP2019103108A (ja) * 2017-12-08 2019-06-24 株式会社村田製作所 積層帯域通過フィルタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023199784A1 (ja) * 2022-04-11 2023-10-19 京セラ株式会社 フィルタ及び通信装置
WO2024018744A1 (ja) * 2022-07-21 2024-01-25 Tdk株式会社 電子部品

Also Published As

Publication number Publication date
CN116057648A (zh) 2023-05-02
US20230170870A1 (en) 2023-06-01
US12451855B2 (en) 2025-10-21
JP7567923B2 (ja) 2024-10-16
JPWO2022065201A1 (ja) 2022-03-31

Similar Documents

Publication Publication Date Title
JP7567923B2 (ja) フィルタ装置およびそれを備える高周波フロントエンド回路
CN115769490B (zh) 滤波器装置以及具备该滤波器装置的高频前端电路
WO2022071191A1 (ja) フィルタ装置およびそれを備える高周波フロントエンド回路
CN105453427B (zh) 高频模块
US12506239B2 (en) Dielectric filter
US12107312B2 (en) Band pass filter and high frequency front-end circuit including same
JP7517442B2 (ja) フィルタ装置およびそれを備えた高周波フロントエンド回路
CN120834828A (zh) 高频模块
US12597898B2 (en) High-frequency circuit and communication device
WO2023139901A1 (ja) フィルタ装置
JP7732417B2 (ja) フィルタ装置およびそれを備えた高周波フロントエンド回路
US12519448B2 (en) Filter apparatus
JP7750258B2 (ja) フィルタ装置およびそれを備えた高周波フロントエンド回路
JP7732471B2 (ja) フィルタ装置および高周波フロントエンド回路
US20250330137A1 (en) Filter device
US12512815B2 (en) Filter device and high-frequency front-end circuit provided with the same
JP7662039B2 (ja) フィルタ装置およびそれを備える高周波フロントエンド回路
US20260025118A1 (en) Filter device and radio-frequency front-end circuit
CN121602957A (zh) 滤波器装置
CN117713725A (zh) 滤波器装置以及具备该滤波器装置的高频前端电路
CN121219959A (zh) 滤波器电路及滤波器装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21872331

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022551936

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21872331

Country of ref document: EP

Kind code of ref document: A1