WO2022065186A1 - 固体撮像装置及び電子機器 - Google Patents

固体撮像装置及び電子機器 Download PDF

Info

Publication number
WO2022065186A1
WO2022065186A1 PCT/JP2021/034067 JP2021034067W WO2022065186A1 WO 2022065186 A1 WO2022065186 A1 WO 2022065186A1 JP 2021034067 W JP2021034067 W JP 2021034067W WO 2022065186 A1 WO2022065186 A1 WO 2022065186A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
semiconductor layer
photoelectric conversion
solid
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/034067
Other languages
English (en)
French (fr)
Inventor
智記 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN202180064034.5A priority Critical patent/CN116171494A/zh
Priority to KR1020237008455A priority patent/KR102828792B1/ko
Priority to JP2022551931A priority patent/JP7802005B2/ja
Priority to US18/021,312 priority patent/US12484322B2/en
Priority to DE112021005042.7T priority patent/DE112021005042T5/de
Publication of WO2022065186A1 publication Critical patent/WO2022065186A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/17—Colour separation based on photon absorption depth, e.g. full colour resolution obtained simultaneously at each pixel location
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/184—Infrared image sensors
    • H10F39/1843—Infrared image sensors of the hybrid type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/191—Photoconductor image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8027—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/812—Arrangements for transferring the charges in the image sensor perpendicular to the imaging plane, e.g. buried regions used to transfer generated charges to circuitry under the photosensitive region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/601—Assemblies of multiple devices comprising at least one organic radiation-sensitive element

Definitions

  • This disclosure relates to a solid-state image sensor and an electronic device.
  • Patent Document 1 proposes a laminated image sensor in which a plurality of photoelectric conversion elements are laminated in the thickness direction of a semiconductor substrate.
  • Patent Document 2 proposes a structure in which the electric charge generated by photoelectric conversion and accumulated on the upper side of the storage electrode is vertically transferred to the collection electrode installed below the storage electrode.
  • the present disclosure proposes a solid-state image sensor and an electronic device that enable improvement in quantum efficiency.
  • the solid-state image sensor includes a plurality of pixels arranged in a matrix, and each of the pixels is a first semiconductor layer and a first semiconductor layer. From the photoelectric conversion unit arranged on the one surface side, the storage electrode arranged close to the second surface side opposite to the first surface in the first semiconductor layer, and the second surface of the first semiconductor layer. A potential barrier is provided in the extending wiring, the floating diffusion region connected to the first semiconductor layer via the wiring, and the charge flow path from the first semiconductor layer to the floating diffusion region via the wiring. It comprises a first gate to be formed.
  • FIG. 12 is a horizontal cross-sectional view showing still another example of the AA cross section in FIG. It is a vertical cross-sectional view which shows the cross-sectional structure of the pixel which concerns on the 2nd example of one Embodiment. It is a vertical cross-sectional view which shows the cross-sectional structure of the pixel which concerns on 3rd example of one Embodiment. It is a vertical cross-sectional view which shows the cross-sectional structure of the pixel which concerns on 4th example of one Embodiment. It is a vertical cross-sectional view which shows the cross-sectional structure of the pixel which concerns on 5th example of one Embodiment. 19 is a horizontal cross-sectional view showing a BB cross section in FIG.
  • FIG. 22 is a horizontal cross-sectional view showing a CC cross section in FIG. 22. It is a vertical cross-sectional view which shows the cross-sectional structure of the pixel which concerns on 8th example of one Embodiment. It is a vertical cross-sectional view which shows the cross-sectional structure of the pixel which concerns on the 9th example of one Embodiment.
  • FIG. 3 is a horizontal cross-sectional view showing a DD cross section in FIG. 31. It is a vertical cross-sectional view which shows the cross-sectional structure of the pixel which concerns on 15th example of one Embodiment. It is a vertical cross-sectional view which shows the cross-sectional structure of the pixel which concerns on 16th example of one Embodiment. It is a vertical cross-sectional view which shows the cross-sectional structure of the pixel which concerns on 17th example of one Embodiment.
  • FIG. 11 is a horizontal cross-sectional view showing an EE cross section in FIG. 41. It is a vertical cross-sectional view which shows the cross-sectional structure of the pixel which concerns on the 23rd example of one Embodiment. It is a vertical cross-sectional view which shows the cross-sectional structure of the pixel which concerns on the 24th example of one Embodiment. It is a vertical cross-sectional view which shows the cross-sectional structure of the pixel which concerns on the 25th example of one Embodiment.
  • FIG. 5 is a horizontal cross-sectional view showing an FF cross section in FIG. 45.
  • FIG. 74 It is a vertical cross-sectional view which shows the cross-sectional structure of the image sensor which concerns on the 2nd variation of this disclosure.
  • FIG. 7 is a horizontal cross-sectional view showing a cross section of II-II in FIG. 76.
  • It is a block diagram which shows the structural example of one Embodiment of the image pickup apparatus as an electronic device to which this disclosure is applied.
  • It is a block diagram which shows an example of the schematic structure of a vehicle control system.
  • It is explanatory drawing which shows an example of the installation position of the vehicle exterior information detection unit and the image pickup unit.
  • It is a figure which shows an example of the schematic structure of an endoscopic surgery system.
  • CMOS Complementary Metal-Oxide Semiconductor
  • CCD Charge-Coupled Device
  • the CMOS type image sensor may be an image sensor created by applying or partially using a CMOS process.
  • FIG. 1 is a schematic diagram showing a schematic configuration example of an electronic device according to the present embodiment
  • FIG. 2 is a schematic configuration example of a distance measuring device using the electronic device according to the present embodiment. It is a block diagram which shows.
  • the electronic device 1 includes a laser light source 1010, an irradiation lens 1030, an image pickup lens 1040, an image sensor 100, and a system control unit 1050.
  • the laser light source 1010 is composed of, for example, a vertical resonator type surface emitting laser (VCSEL) 1012 and a light source driving unit 1011 for driving the VCSEL 1012.
  • VCSEL vertical resonator type surface emitting laser
  • the present invention is not limited to VCSEL1012, and various light sources such as LEDs (Light Emitting Diode) may be used.
  • the laser light source 1010 may be any of a point light source, a surface light source, and a line light source.
  • the laser light source 1010 may include, for example, a configuration in which a plurality of point light sources (for example, VCSEL) are arranged one-dimensionally or two-dimensionally.
  • the laser light source 1010 may emit light having a wavelength band different from that of visible light, such as infrared (IR) light.
  • IR infrared
  • the irradiation lens 1030 is arranged on the emission surface side of the laser light source 1010, and converts the light emitted from the laser light source 1010 into irradiation light having a predetermined spread angle.
  • the image pickup lens 1040 is arranged on the light receiving surface side of the image sensor 100, and forms an image of incident light on the light receiving surface of the image sensor 100.
  • the incident light may also include reflected light emitted from the laser light source 1010 and reflected by the subject 901.
  • the image sensor 100 generates image data by driving a light receiving unit 1022 in which a plurality of pixels are arranged in a two-dimensional grid pattern and a light receiving unit 1022. It is composed of a sensor control unit 1021.
  • the pixels arranged in the light receiving unit 1022 include, for example, a pixel for detecting light in a wavelength band of visible light, a pixel for detecting light in a wavelength band other than visible light, for example, a pixel for detecting light in a wavelength band of infrared light, and the like. It may be.
  • the pixel that detects light in a wavelength band other than visible light may be a pixel (for an image sensor) for generating image data of light in a wavelength band other than visible light, or the distance to an object. It may be a pixel (for ToF sensor) for measuring, or a pixel (for EVS) for detecting a change in brightness.
  • image data all the data read from each pixel of the light receiving unit 1022 and generated will be referred to as image data.
  • the system control unit 1050 is configured by, for example, a processor (CPU), and drives the VCSEL 1012 via the light source drive unit 1011. Further, the system control unit 1050 acquires image data by controlling the image sensor 100. At that time, the system control unit 1050 controls the image sensor 100 in synchronization with the control for the laser light source 1010 to detect the reflected light of the irradiation light emitted from the laser light source 1010, and obtains image data. You may get it.
  • a processor CPU
  • the irradiation light emitted from the laser light source 1010 is projected onto the subject (also referred to as a measurement object or object) 901 through the irradiation lens 1030.
  • This projected light is reflected by the subject 901.
  • the light reflected by the subject 901 passes through the image pickup lens 1040 and is incident on the image sensor 100.
  • the light receiving unit 1022 in the image sensor 100 receives the reflected light reflected by the subject 901 and generates image data.
  • the image data generated by the image sensor 100 is supplied to the application processor 1100 of the electronic device 1.
  • the application processor 1100 can execute various processes such as recognition processing and arithmetic processing on the image data input from the image sensor 100.
  • FIG. 3 is a block diagram showing a schematic configuration example of an image sensor in the present embodiment.
  • the image sensor 100 includes, for example, a pixel array unit 101, a vertical drive circuit 102, a signal processing circuit 103, a horizontal drive circuit 104, a system control circuit 105, and a data processing unit 108.
  • a data storage unit 109 is provided.
  • the vertical drive circuit 102, the signal processing circuit 103, the horizontal drive circuit 104, the system control circuit 105, the data processing unit 108, and the data storage unit 109 are also referred to as peripheral circuits.
  • pixels (hereinafter referred to as unit pixels) 110 having a photoelectric conversion element that generates and stores electric charges according to the amount of received light are arranged in a row direction and a column direction, that is, in a two-dimensional lattice shape (hereinafter referred to as a two-dimensional lattice shape). It has a structure arranged in a matrix).
  • the row direction means the arrangement direction of the pixels in the pixel row (in the drawing, the horizontal direction)
  • the column direction means the arrangement direction of the pixels in the pixel row (in the drawing, the vertical direction).
  • the pixel drive line LD is wired along the row direction for each pixel row and the vertical signal line VSL is wired along the column direction for each pixel row with respect to the matrix-shaped pixel array.
  • the pixel drive line LD transmits a drive signal for driving when reading a signal from the pixel.
  • the pixel drive lines LD are shown as wiring one by one, but the wiring is not limited to one by one.
  • One end of the pixel drive line LD is connected to the output end corresponding to each line of the vertical drive circuit 102.
  • the vertical drive circuit 102 is composed of a shift register, an address decoder, and the like, and drives each pixel of the pixel array unit 101 simultaneously for all pixels or in line units. That is, the vertical drive circuit 102 constitutes a drive unit that controls the operation of each pixel of the pixel array unit 101 together with the system control circuit 105 that controls the vertical drive circuit 102. Although the specific configuration of the vertical drive circuit 102 is not shown, it generally includes two scanning systems, a read scanning system and a sweep scanning system.
  • the read scanning system selectively scans each pixel of the unit pixel 110 of the pixel array unit 101 row by row in order to read a signal from each pixel of the unit pixel 110.
  • the signal read from each pixel of the unit pixel 110 is an analog signal.
  • the sweep scan system performs sweep scan for the read row on which read scan is performed by the read scan system, ahead of the read scan by the exposure time.
  • the photoelectric conversion element is reset by sweeping out unnecessary charges from the photoelectric conversion element of each pixel of the unit pixel 110 of the read row. Then, by sweeping out (resetting) unnecessary charges with this sweeping scanning system, a so-called electronic shutter operation is performed.
  • the electronic shutter operation refers to an operation in which the electric charge of the photoelectric conversion element is discarded and a new exposure is started (charge accumulation is started).
  • the signal read by the read operation by the read scanning system corresponds to the amount of light received after the read operation or the electronic shutter operation immediately before that.
  • the period from the read timing by the immediately preceding read operation or the sweep timing by the electronic shutter operation to the read timing by the current read operation is the charge accumulation period (also referred to as an exposure period) in each pixel of the unit pixel 110.
  • the signal output from each unit pixel 110 of the pixel row selectively scanned by the vertical drive circuit 102 is input to the signal processing circuit 103 through each of the vertical signal lines VSL for each pixel column.
  • the signal processing circuit 103 performs predetermined signal processing on the signal output from each pixel of the selected row through the vertical signal line VSL for each pixel row of the pixel array unit 101, and temporarily processes the pixel signal after the signal processing. Hold on.
  • the signal processing circuit 103 performs at least noise reduction processing, for example, CDS (Correlated Double Sampling) processing and DDS (Double Data Sampling) processing as signal processing.
  • CDS Correlated Double Sampling
  • DDS Double Data Sampling
  • the CDS process removes pixel-specific fixed pattern noise such as reset noise and threshold variation of the amplification transistor in the pixel.
  • the signal processing circuit 103 also has, for example, an AD (analog-digital) conversion function, and converts an analog pixel signal read from a photoelectric conversion element into a digital signal and outputs the signal.
  • AD analog-digital
  • the horizontal drive circuit 104 is composed of a shift register, an address decoder, and the like, and a read circuit (hereinafter referred to as a pixel circuit) corresponding to the pixel sequence of the signal processing circuit 103 is sequentially selected.
  • a read circuit hereinafter referred to as a pixel circuit
  • the system control circuit 105 is configured by a timing generator or the like that generates various timing signals, and based on the various timings generated by the timing generator, the vertical drive circuit 102, the signal processing circuit 103, and the horizontal drive circuit 104. Drive control such as.
  • the data processing unit 108 has at least an arithmetic processing function, and performs various signal processing such as arithmetic processing on the pixel signal output from the signal processing circuit 103.
  • the data storage unit 109 temporarily stores the data necessary for the signal processing in the data processing unit 108.
  • the image data output from the data processing unit 108 may be, for example, executed by a predetermined process in the application processor 1100 or the like in the electronic device 1 equipped with the image sensor 100, or transmitted to the outside via a predetermined network. You may.
  • FIG. 4 is a diagram showing an example of a laminated structure of an image sensor according to the present embodiment.
  • the image sensor 100 has a stack structure in which a light receiving chip 121 and a circuit chip 122 are stacked one above the other.
  • the light receiving chip 121 may be, for example, a semiconductor chip including a pixel array unit 101 in which a plurality of unit pixels 110 are arranged in a matrix
  • the circuit chip 122 may be, for example, a semiconductor chip including the peripheral circuit in FIG. ..
  • the bonding between the light receiving chip 121 and the circuit chip 122 for example, a so-called direct bonding in which the respective bonding surfaces are flattened and the two are bonded by an intramolecular force can be used.
  • the present invention is not limited to this, and for example, so-called Cu-Cu bonding in which copper (Cu) electrode pads formed on the bonding surfaces of each other are bonded to each other, or other bump bonding or the like can be used. ..
  • connection portion such as a TSV (Through-Silicon Via) that penetrates the semiconductor substrate.
  • Connections using TSVs include, for example, a so-called twin TSV method in which two TSVs, a TSV provided on the light receiving chip 121 and a TSV provided from the light receiving chip 121 to the circuit chip 122, are connected on the outer surface of the chip, or a light receiving light.
  • a so-called shared TSV method or the like, in which both are connected by a TSV penetrating from the chip 121 to the circuit chip 122, can be adopted.
  • the unit pixel 110 is a pixel that detects each color component in the three primary colors of RGB (hereinafter, also referred to as RGB pixel 10) and a pixel that detects infrared (IR) light (hereinafter, also referred to as IR pixel 20).
  • RGB pixel 10 a pixel that detects each color component in the three primary colors of RGB
  • IR pixel 20 a pixel that detects infrared (IR) light
  • IR pixel 20 a pixel that detects infrared (IR) light
  • IR pixel 20 a pixel that detects infrared (IR) light
  • IR pixel 20 infrared light
  • FIG. 5 is a schematic diagram showing a schematic configuration example of the pixel array unit according to the present embodiment.
  • unit pixels 110 having a structure in which unit pixels 110 composed of RGB pixels 10 and IR pixels 20 are arranged along the incident direction of light are arranged in a two-dimensional grid pattern. It has a configuration. That is, in the present embodiment, the RGB pixels 10 and the IR pixels 20 are located in the direction perpendicular to the arrangement direction (planar direction) of the unit pixels 110, and the RGB pixels 10 are located on the upstream side in the optical path of the incident light.
  • the light transmitted through the image is configured to enter the IR pixel 20 located on the downstream side of the RGB pixel 10.
  • the photoelectric conversion unit PD2 of the IR pixel 20 is arranged on the surface side opposite to the incident surface of the incident light in the photoelectric conversion unit PD1 of the RGB pixel 10.
  • the optical axes of the incident light of the RGB pixels 10 and the IR pixels 20 arranged along the incident direction of the light are coincident or substantially the same.
  • the photoelectric conversion unit PD1 constituting the RGB pixel 10 is composed of an organic material and the photoelectric conversion unit PD2 constituting the IR pixel 20 is composed of a semiconductor material such as silicon will be exemplified.
  • both the photoelectric conversion unit PD1 and the photoelectric conversion unit PD2 may be made of a semiconductor material, or both the photoelectric conversion unit PD1 and the photoelectric conversion unit PD2 may be made of an organic material, or the photoelectric conversion unit may be made of an organic material.
  • the part PD1 may be made of a semiconductor material, and the photoelectric conversion part PD2 may be made of an organic material.
  • at least one of the photoelectric conversion unit PD1 and the photoelectric conversion unit PD2 may be made of a photoelectric conversion material different from the organic material and the semiconductor material.
  • FIG. 6 is a circuit diagram showing a schematic configuration example of a unit pixel according to the present embodiment. As shown in FIG. 6, in this example, the unit pixel 110 includes one RGB pixel 10 and one IR pixel 20.
  • the RGB pixel 10 includes, for example, a photoelectric conversion unit PD1, a transfer gate 11, a floating diffusion region FD1, a reset transistor 12, an amplification transistor 13, and a selection transistor 14.
  • the selection control line included in the pixel drive line LD is connected to the gate of the selection transistor 14, and the reset control line included in the pixel drive line LD is connected to the gate of the reset transistor 12, which will be described later.
  • a transfer control line included in the pixel drive line LD is connected to the storage electrode (see the storage electrode 37 in FIG. 8 described later). Further, a vertical signal line VSL1 having one end connected to the signal processing circuit 103 is connected to the drain of the amplification transistor 13 via the selection transistor 14.
  • the reset transistor 12, the amplification transistor 13, and the selection transistor 14 are collectively referred to as a pixel circuit.
  • the pixel circuit may include a stray diffusion region FD1 and / or a transfer gate 11.
  • the photoelectric conversion unit PD1 is made of, for example, an organic material, and performs photoelectric conversion of incident light.
  • the transfer gate 11 transfers the electric charge generated in the photoelectric conversion unit PD1.
  • the floating diffusion region FD1 accumulates the electric charge transferred by the transfer gate 11.
  • the amplification transistor 13 causes a pixel signal having a voltage value corresponding to the electric charge stored in the stray diffusion region FD1 to appear on the vertical signal line VSL1.
  • the reset transistor 12 emits the electric charge accumulated in the stray diffusion region FD1.
  • the selection transistor 14 selects the RGB pixel 10 to be read.
  • the anode of the photoelectric conversion unit PD1 is grounded, and the cascade is connected to the transfer gate 11.
  • the details of the photoelectric conversion unit PD1 will be described later with reference to FIG. 8, but for example, the storage electrodes 37 are arranged close to each other.
  • a voltage for collecting the electric charge generated in the photoelectric conversion unit PD1 in the semiconductor layer 35 in the vicinity of the storage electrode 37 is applied to the storage electrode 37 via the transfer control line.
  • a voltage for causing the electric charge collected in the semiconductor layer 35 in the vicinity of the storage electrode 37 to flow out through the reading electrode 36 is applied to the storage electrode 37 via the transfer control line.
  • the electric charge flowing out through the read electrode 36 is accumulated in the stray diffusion region FD1 configured by the wiring structure connecting the read electrode 36, the source of the reset transistor 12, and the gate of the amplification transistor 13.
  • the drain of the reset transistor 12 may be connected to, for example, a power supply line to which a reset voltage lower than the power supply voltage VDD or the power supply voltage VDD is supplied.
  • the source of the amplification transistor 13 may be connected to a power line via, for example, a constant current circuit (not shown).
  • the drain of the amplification transistor 13 is connected to the source of the selection transistor 14, and the drain of the selection transistor 14 is connected to the vertical signal line VSL1.
  • the floating diffusion region FD1 converts the accumulated electric charge into a voltage having a voltage value corresponding to the amount of the electric charge.
  • the floating diffusion region FD1 may be, for example, a grounding capacitance.
  • the present invention is not limited to this, and the floating diffusion region FD1 is added by intentionally connecting a capacitor or the like to a node to which the drain of the transfer gate 11 and the source of the reset transistor 12 and the gate of the amplification transistor 13 are connected. It may be a capacity or the like.
  • the vertical signal line VSL1 is connected to an AD (Analog-to-Digital) conversion circuit 103a provided for each column (that is, for each vertical signal line VSL1) in the signal processing circuit 103.
  • the AD conversion circuit 103a includes, for example, a comparator and a counter, and has a reference voltage such as a single slope or a lamp shape input from an external reference voltage generation circuit (DAC (Digital-to-Analog Converter)) and a vertical signal. By comparing with the pixel signal appearing on the line VSL1, the analog pixel signal is converted into the digital pixel signal.
  • the AD conversion circuit 103a may be provided with, for example, a CDS (Correlated Double Sampling) circuit and may be configured to be able to reduce kTC noise and the like.
  • the IR pixel 20 includes, for example, a photoelectric conversion unit PD2, a transfer transistor 21, a floating diffusion region FD2, a reset transistor 22, an amplification transistor 23, a selection transistor 24, and an emission transistor 25. That is, in the IR pixel 20, the transfer gate 11 in the RGB pixel 10 is replaced with the transfer transistor 21, and the emission transistor 25 is added.
  • connection relationship between the stray diffusion region FD2, the reset transistor 22 and the amplification transistor 23 with respect to the transfer transistor 21 may be the same as the connection relationship between the stray diffusion region FD1, the reset transistor 12 and the amplification transistor 13 with respect to the transfer gate 11 in the RGB pixel 10. .. Further, the connection relationship between the amplification transistor 23, the selection transistor 24, and the vertical signal line VSL2 may be the same as the connection relationship between the amplification transistor 13 and the selection transistor 14 and the vertical signal line VSL1 in the RGB pixel 10.
  • the source of the transfer transistor 21 is connected to, for example, the cathode of the photoelectric conversion unit PD2, and the drain is connected to the floating diffusion region FD2. Further, a transfer control line included in the pixel drive line LD is connected to the gate of the transfer transistor 21.
  • the source of the emission transistor 25 may be connected to, for example, the cathode of the photoelectric conversion unit PD2, and the drain may be connected to a power supply line to which a reset voltage lower than the power supply voltage VDD or the power supply voltage VDD is supplied. Further, the emission control line included in the pixel drive line LD is connected to the gate of the emission transistor 25.
  • the reset transistor 22, the amplification transistor 23, and the selection transistor 24 are collectively referred to as a pixel circuit.
  • This pixel circuit may include one or more of the stray diffusion region FD2, the transfer transistor 21, and the emission transistor 25.
  • the photoelectric conversion unit PD2 is made of, for example, a semiconductor material, and performs photoelectric conversion of incident light.
  • the transfer transistor 21 transfers the electric charge generated in the photoelectric conversion unit PD2.
  • the floating diffusion region FD2 accumulates the electric charge transferred by the transfer transistor 21.
  • the amplification transistor 23 causes a pixel signal having a voltage value corresponding to the electric charge accumulated in the stray diffusion region FD2 to appear on the vertical signal line VSL2.
  • the reset transistor 22 emits the electric charge accumulated in the stray diffusion region FD2.
  • the selection transistor 24 selects the IR pixel 20 to be read.
  • the anode of the photoelectric conversion unit PD2 is grounded, and the cascade is connected to the transfer transistor 21.
  • the drain of the transfer transistor 21 is connected to the source of the reset transistor 22 and the gate of the amplification transistor 23, and the wiring structure connecting these constitutes the floating diffusion region FD2.
  • the electric charge flowing out from the photoelectric conversion unit PD2 via the transfer transistor 21 is accumulated in the floating diffusion region FD2.
  • the floating diffusion region FD2 converts the accumulated electric charge into a voltage having a voltage value corresponding to the amount of the electric charge.
  • the floating diffusion region FD2 may be, for example, a grounding capacity.
  • the present invention is not limited to this, and the stray diffusion region FD2 is added by intentionally connecting a capacitor or the like to a node to which the drain of the transfer transistor 21, the source of the reset transistor 22, and the gate of the amplification transistor 23 are connected. It may be a capacity or the like.
  • the discharge transistor 25 is turned on when the charge accumulated in the photoelectric conversion unit PD2 is discharged and the photoelectric conversion unit PD2 is reset. As a result, the electric charge accumulated in the photoelectric conversion unit PD2 flows out to the power supply line via the discharge transistor 25, and the photoelectric conversion unit PD2 is reset to an unexposed state.
  • the vertical signal line VSL2 is connected to the AD conversion circuit 103a provided for each column (that is, for each vertical signal line VSL2) in the IR signal processing circuit 103B.
  • FIG. 7 is a circuit diagram showing a schematic configuration example of a unit pixel according to a modified example of the present embodiment. As shown in FIG. 7, in this modification, the RGB pixel 10A in each unit pixel 110 further includes a memory MEM and a transfer gate 15.
  • the memory MEM is connected to the transfer gate 11 and temporarily holds the electric charge flowing out from the photoelectric conversion unit PD1.
  • the transfer gate 15 is provided between the memory MEM and the stray diffusion region FD1 to suppress charge leakage from the memory MEM.
  • the transfer gates 11 of all the RGB pixels 10 in the pixel array unit 101 are turned on all at once.
  • the on state of the transfer gate 11 is a state configured in relation to the storage electrode 37.
  • the potential of the storage electrode 37 is the potential of the transfer gate.
  • the potential of the storage electrode 37 is lower than the potential of the transfer gate, so that the charge stored in the semiconductor layer 35 flows out to the FD1 via the transfer gate 11.
  • the off state of the transfer gate 11 is, for example, when the electric charge generated in the photoelectric conversion unit PD1 is an electron, the potential of the storage electrode 37 is lower than the potential of the transfer gate 11, and the electric charge is a hole. It means that the electric charge generated in the photoelectric conversion film 34 is accumulated in the semiconductor layer 35 because the potential of the storage electrode 37 is higher than the potential of the transfer gate.
  • the reading of the pixel signal based on the charge held in the memory MEM may be the same as the reading drive of the so-called rolling shutter method.
  • the case where the electric charge generated by the photoelectric conversion units PD1 and PD2 by the photoelectric conversion is an electron is illustrated, but the present invention is not limited to this, and the direction of the potential control is reversed even when the charge is a hole.
  • the technique according to the present disclosure can be applied in the same manner.
  • FIG. 8 is a cross-sectional view showing an example of a cross-sectional structure of an image sensor according to the present embodiment.
  • an example of the cross-sectional structure of the semiconductor chip in which the photoelectric conversion units PD1 and PD2 are formed in the unit pixel 110 will be described.
  • a so-called back-illuminated cross-sectional structure in which the incident surface of light is the back surface side (opposite the element forming surface) of the semiconductor substrate 50 is exemplified, but the present invention is not limited to this, and the incident surface of light is incident. It may have a so-called surface-illuminated cross-sectional structure in which the surface is the surface side (element forming surface side) of the semiconductor substrate 50.
  • the photoelectric conversion materials of the photoelectric conversion units PD1 and PD2 are organic materials and semiconductors. One or both of the materials (also referred to as inorganic materials) may be used.
  • the image sensor 100 uses the same semiconductor substrate 50 for the photoelectric conversion unit PD1 and the photoelectric conversion unit PD2. It may have a built-in cross-sectional structure, or it may have a cross-sectional structure in which a semiconductor substrate in which the photoelectric conversion unit PD1 is built and a semiconductor substrate in which the photoelectric conversion unit PD2 is built are bonded together. Further, one of the photoelectric conversion units PD1 and PD2 may have a cross-sectional structure formed in the semiconductor substrate 50 and the other in the semiconductor layer formed on the back surface or the front surface of the semiconductor substrate 50. ..
  • the photoelectric conversion unit PD2 of the IR pixel 20 is formed on the semiconductor substrate 50, and the RGB pixel 10 is formed on the back surface side (opposite the element forming surface) of the semiconductor substrate 50. It has a structure provided with the photoelectric conversion unit PD1 of the above.
  • the back surface of the semiconductor substrate 50 is located on the upper side of the paper surface, and the front surface is located on the lower side.
  • a semiconductor material such as silicon (Si) may be used.
  • Si silicon
  • the present invention is not limited to this, and various semiconductor materials including compound semiconductors such as GaAs, InGaAs, InP, AlGaAs, InGaP, AlGaInP, and InGaAsP may be used.
  • the photoelectric conversion unit PD1 of the RGB pixel 10 is provided on the back surface side of the semiconductor substrate 50 with the insulating layer 53 interposed therebetween.
  • the photoelectric conversion unit PD1 includes, for example, a photoelectric conversion film 34 made of an organic material, a transparent electrode 33 arranged so as to sandwich the photoelectric conversion film 34, and a semiconductor layer 35.
  • the transparent electrode 33 provided on the upper side of the paper surface with respect to the photoelectric conversion film 34 (hereinafter, the upper side of the paper surface is the upper surface side and the lower side is the lower surface side) functions as, for example, the anode of the photoelectric conversion unit PD1.
  • the semiconductor layer 35 provided on the lower surface side functions as a cathode of the photoelectric conversion unit PD1.
  • the semiconductor layer 35 that functions as a cathode is electrically connected to the readout electrode 36 formed in the insulating layer 53.
  • the readout electrode 36 is electrically drawn out to the surface (lower surface) side of the semiconductor substrate 50 by connecting to the wirings 61, 62, 63, and 64 penetrating the insulating layer 53 and the semiconductor substrate 50.
  • the wiring 64 is electrically connected to the floating diffusion region FD1 shown in FIG.
  • a storage electrode 37 is provided on the lower surface side of the semiconductor layer 35 that functions as a cathode with an insulating layer 53 interposed therebetween. Although not shown in FIG. 8, the storage electrode 37 is connected to the transfer control line in the pixel drive line LD1, and as described above, the charge generated in the photoelectric conversion unit PD1 at the time of exposure is stored in the storage electrode 37. A voltage for collecting the electric charge is applied to the semiconductor layer 35 in the vicinity, and at the time of reading, a voltage is applied for causing the electric charge collected in the semiconductor layer 35 in the vicinity of the storage electrode 37 to flow out through the reading electrode 36.
  • the readout electrode 36 and the storage electrode 37 may be a transparent conductive film like the transparent electrode 33.
  • a transparent conductive film such as indium tin oxide (ITO) or zinc oxide (IZO) may be used.
  • ITO indium tin oxide
  • IZO zinc oxide
  • the present invention is not limited to these, and various conductive films may be used as long as they are conductive films capable of transmitting light in the wavelength band to be detected by the photoelectric conversion unit PD2.
  • the semiconductor layer 35 for example, a transparent semiconductor layer such as IGZO may be used.
  • IGZO a transparent semiconductor layer
  • the present invention is not limited to these, and various semiconductor layers may be used as long as they are semiconductor layers capable of transmitting light in the wavelength band to be detected by the photoelectric conversion unit PD2.
  • an insulating film such as a silicon oxide film (SiO 2 ) or a silicon nitride film (SiN) may be used.
  • SiO 2 silicon oxide film
  • SiN silicon nitride film
  • the present invention is not limited to these, and various insulating films may be used as long as they can transmit light in the wavelength band to be detected by the photoelectric conversion unit PD2.
  • a color filter 31 is provided on the upper surface side of the transparent electrode 33 that functions as an anode with a sealing film 32 interposed therebetween.
  • the sealing film 32 is made of an insulating material such as silicon nitride (SiN), and these atoms are prevented from diffusing atoms such as aluminum (Al) and titanium (Ti) from the transparent electrode 33. May include.
  • the color filters 31 will be described later. For example, for one RGB pixel 10, a color filter 31 that selectively transmits light having a specific wavelength component is provided. However, when a monochrome pixel for acquiring luminance information is provided instead of the RGB pixel 10 for acquiring color information, the color filter 31 may be omitted.
  • the photoelectric conversion unit PD2 of the IR pixel 20 has, for example, a p-type semiconductor region 43 formed in the p-well region 42 of the semiconductor substrate 50 and an n-type semiconductor region 44 formed near the center of the p-type semiconductor region 43. Be prepared.
  • the n-type semiconductor region 44 functions as, for example, a charge storage region for accumulating charges (electrons) generated by photoelectric conversion, and the p-type semiconductor region 43 collects charges generated by photoelectric conversion in the n-type semiconductor region 44. Functions as a region to form a potential gradient for.
  • an IR filter 41 that selectively transmits IR light is arranged on the light incident surface side of the photoelectric conversion unit PD2.
  • the IR filter 41 may be arranged, for example, in the insulating layer 53 provided on the back surface side of the semiconductor substrate 50.
  • a fine uneven structure is provided on the light incident surface of the semiconductor substrate 50 in order to suppress the reflection of the incident light (IR light in this example).
  • This uneven structure may be a so-called moth-eye structure, or may be a uneven structure having a different size and pitch from the moth-eye structure.
  • a vertical transistor 45 that functions as a transfer transistor 21 is provided on the surface (lower surface of the paper surface) side of the semiconductor substrate 50, that is, on the element forming surface side.
  • the gate electrode of the vertical transistor 45 reaches from the surface of the semiconductor substrate 50 to the n-type semiconductor region 44, and is a part of the wirings 65 and 66 (a part of the transfer control line of the pixel drive line LD2) formed in the interlayer insulating film 56. ) Is connected to the vertical drive circuit 102.
  • the electric charge flowing out through the vertical transistor 45 is accumulated in the stray diffusion region FD2.
  • the floating diffusion region FD2 is connected to the source of the reset transistor 22 and the gate of the amplification transistor 23 via a wiring (not shown) formed in the interlayer insulating film 56.
  • the floating diffusion region FD2, the reset transistor 22, the amplification transistor 23, and the selection transistor 24 may be provided on the element forming surface of the semiconductor substrate 50, or may be provided on a semiconductor substrate different from the semiconductor substrate 50.
  • the RGB pixel 10 located upstream with respect to the incident light generates an RGB image signal and the IR pixel 20 located downstream generates an image signal based on the IR light is illustrated. It is not limited to such a configuration.
  • an image signal based on light having a wavelength component corresponding to green is generated by a pixel on the upstream side (corresponding to RGB pixel 10), and light having a wavelength component corresponding to red is generated by a pixel on the downstream side (corresponding to IR pixel 20). It may be configured to generate an image signal based on and an image signal based on light having a wavelength component corresponding to blue.
  • a material that selectively absorbs the wavelength component corresponding to green is used for the photoelectric conversion film 34, and instead of the IR filter 41, a color filter that selectively transmits the wavelength component corresponding to red and blue are used.
  • Color filters that selectively transmit the corresponding wavelength components can be arranged in a matrix. Further, in this configuration, it is possible to omit the color filter 31. With such a configuration, it is possible to expand the light receiving area of the pixel that detects the wavelength component of each of the three RGB primary colors (which may be CMY three primary colors) constituting the color image, so that the quantum efficiency is increased. It is possible to achieve an improvement in the S / N ratio.
  • the semiconductor substrate 50 is provided with a pixel separation unit 54 that electrically separates between a plurality of unit pixels 110, and a photoelectric conversion unit PD2 is provided in each region partitioned by the pixel separation unit 54. ..
  • the pixel separation unit 54 has, for example, a grid shape interposed between a plurality of unit pixels 110, and each photoelectric.
  • the conversion unit PD2 is formed in each region partitioned by the pixel separation unit 54.
  • a reflective film that reflects light such as tungsten (W) or aluminum (Al) may be used.
  • the incident light that has entered the photoelectric conversion unit PD2 can be reflected by the pixel separation unit 54, so that the optical path length of the incident light in the photoelectric conversion unit PD2 can be lengthened.
  • the pixel separation unit 54 by forming the pixel separation unit 54 with a light reflection structure, it is possible to reduce leakage of light to adjacent pixels, so that it is possible to further improve image quality, distance measurement accuracy, and the like.
  • the configuration in which the pixel separation unit 54 has a light reflection structure is not limited to the configuration using a reflective film, and can be realized, for example, by using a material having a refractive index different from that of the semiconductor substrate 50 for the pixel separation unit 54. can.
  • a fixed charge film 55 is provided between the semiconductor substrate 50 and the pixel separation unit 54.
  • the fixed charge film 55 uses, for example, a high dielectric having a negative fixed charge so that a positive charge (hole) storage region is formed at the interface with the semiconductor substrate 50 and the generation of dark current is suppressed. It is formed. Since the fixed charge film 55 is formed so as to have a negative fixed charge, an electric field is applied to the interface with the semiconductor substrate 138 due to the negative fixed charge, and a positive charge (hole) storage region is formed.
  • the fixed charge film 55 can be formed of, for example, a hafnium oxide film (HfO 2 film). Further, the fixed charge film 55 can be formed so as to contain at least one of other oxides such as hafnium, zirconium, aluminum, tantalum, titanium, magnesium, yttrium, and lanthanoid element.
  • hafnium oxide film HfO 2 film
  • other oxides such as hafnium, zirconium, aluminum, tantalum, titanium, magnesium, yttrium, and lanthanoid element.
  • FIG. 8 illustrates a case where the pixel separating portion 54 has a so-called FTI (Full Trench Isolation) structure in which the pixel separating portion 54 reaches from the front surface to the back surface of the semiconductor substrate 50, but the present invention is not limited to this, and for example, pixels. It is possible to adopt various element separation structures such as a so-called DTI (Deep Trench Isolation) structure in which the separation portion 54 is formed from the back surface or the front surface of the semiconductor substrate 50 to the vicinity of the middle part of the semiconductor substrate 50.
  • FTI Frull Trench Isolation
  • the upper surface of the flattening film 52 is flattened by, for example, CMP (Chemical Mechanical Polishing), and an on-chip lens 51 for each unit pixel 110 is provided on the flattened upper surface.
  • the on-chip lens 51 of each unit pixel 110 has a curvature that collects incident light on the photoelectric conversion units PD1 and PD2.
  • the positional relationship between the on-chip lens 51, the color filter 31, the IR filter 41, and the photoelectric conversion unit PD2 in each unit pixel 110 is adjusted according to, for example, the distance (image height) from the center of the pixel array unit 101. May (pupil correction).
  • a light-shielding film may be provided to prevent light incident obliquely from leaking to adjacent pixels.
  • the light-shielding film may be located above the pixel separation portion 54 provided inside the semiconductor substrate 50 (upstream side in the optical path of the incident light).
  • the position of the light-shielding film may be adjusted according to, for example, the distance (image height) from the center of the pixel array unit 101.
  • Such a light-shielding film may be provided in, for example, the sealing film 32 or the flattening film 52.
  • a light-shielding material such as aluminum (Al) or tungsten (W) may be used as the material of the light-shielding film.
  • the layer structure of the photoelectric conversion film 34 can be as follows. However, in the case of a laminated structure, the stacking order can be changed as appropriate.
  • (1) Single-layer structure of p-type organic semiconductor (2) Single-layer structure of n-type organic semiconductor (3-1) Laminated structure of p-type organic semiconductor layer / n-type organic semiconductor layer (3-2) p-type organic semiconductor Layer / Mixed layer of p-type organic semiconductor and n-type organic semiconductor (bulk heterostructure) / Laminated structure of n-type organic semiconductor layer (3-3) p-type organic semiconductor layer / p-type organic semiconductor and n-type organic semiconductor Laminated structure of mixed layer (bulk heterostructure) (3-4) Laminated structure of n-type organic semiconductor layer / mixed layer of p-type organic semiconductor and n-type organic semiconductor (bulk heterostructure) (4) p-type organic semiconductor and p-type Mixed layer with organic semiconductor (
  • n-type organic semiconductor examples include fullerenes and fullerene derivatives (for example, fullerenes such as C60, C70 and C74 (higher-order fullerenes, encapsulated fullerenes, etc.) or fullerenes derivatives (eg, fullerene fluorides, PCBM fullerene compounds, fullerene multimers, etc.).
  • fullerenes and fullerene derivatives for example, fullerenes such as C60, C70 and C74 (higher-order fullerenes, encapsulated fullerenes, etc.) or fullerenes derivatives (eg, fullerene fluorides, PCBM fullerene compounds, fullerene multimers, etc.).
  • fullerenes and fullerene derivatives for example, fullerenes such as C60, C70 and C74 (higher-order fullerenes, encapsulated fullerenes, etc.) or fuller
  • n-type organic semiconductor examples include heterocyclic compounds containing a nitrogen atom, an oxygen atom, and a sulfur atom, such as a pyridine derivative, a pyrazine derivative, a pyrimidine derivative, a triazine derivative, a quinoline derivative, a quinoxalin derivative, an isoquinolin derivative, and an acridin.
  • Derivatives phenazine derivatives, phenanthroline derivatives, tetrazole derivatives, pyrazole derivatives, imidazole derivatives, thiazole derivatives, oxazole derivatives, imidazole derivatives, benzimidazole derivatives, benzotriazole derivatives, benzoxazole derivatives, benzoxazole derivatives, carbazole derivatives, benzofuran derivatives, dibenzofuran derivatives , Subporphyrazine derivative, polyphenylene vinylene derivative, polybenzothianazole derivative, polyfluorene derivative and the like as a part of the molecular skeleton, organic molecule, organic metal complex and subphthalocyanine derivative can be mentioned.
  • Examples of the group contained in the fullerene derivative include a halogen atom; a linear, branched or cyclic alkyl group or phenyl group; a group having a linear or condensed aromatic compound; a group having a halide; a partial fluoroalkyl group; Fluoroalkyl group; silylalkyl group; silylalkoxy group; arylsilyl group;arylsulfanyl group;alkylsulfanyl group;arylsulfonyl group;alkylsulfonyl group;arylsulfide group;alkylsulfide group;amino group;alkylamino group;arylamino group Hydroxy group; alkoxy group; acylamino group; acyloxy group; carbonyl group; carboxy group; carboxoamide group; carboalkoxy group; acyl group; sulfonyl group; cyano group; nitro group; group having
  • the film thickness of the photoelectric conversion film 34 made of the above organic materials is not limited to the following values, but is, for example, 1 ⁇ 10-8 m (meters) to 5 ⁇ 10-7 . m, preferably 2.5 ⁇ 10 -8 m to 3 ⁇ 10 -7 m, more preferably 2.5 ⁇ 10 -8 m to 2 ⁇ 10 -7 m, and even more preferably 1 ⁇ 10 -7 . M to 1.8 ⁇ 10-7 m can be exemplified.
  • Organic semiconductors are often classified into p-type and n-type, but p-type means that holes are easily transported, and n-type means that electrons are easily transported, and they are inorganic. It is not limited to the interpretation that it has holes or electrons as a majority carrier of thermal excitation like a semiconductor.
  • Examples of the material constituting the photoelectric conversion film 34 that photoelectrically converts light having a green wavelength include rhodamine-based dyes, melancyanine-based dyes, quinacridone derivatives, subphthalocyanine-based dyes (subphthalocyanine derivatives), and the like.
  • examples of the material constituting the photoelectric conversion film 34 for photoelectric conversion of blue light include coumalic acid dye, tris-8-hydroxyquinolialuminum (Alq3), and melanin-based dye.
  • examples of the material constituting the photoelectric conversion film 34 for photoelectric conversion of red light include a phthalocyanine dye and a subphthalocyanine dye (subphthalocyanine derivative).
  • the photoelectric conversion film 34 it is also possible to use a panchromatic photosensitive organic photoelectric conversion film that is sensitive to almost all visible light from the ultraviolet region to the red region.
  • the material constituting the semiconductor layer 35 has a large bandgap value (for example, a bandgap value of 3.0 eV (electron volt) or more), and the mobility is higher than that of the material constituting the photoelectric conversion film 34. It is preferable that a material having a degree is used. Specific examples thereof include oxide semiconductor materials such as IGZO, transition metal dichalcogenides, silicon carbides, diamonds, graphene, carbon nanotubes, and organic semiconductor materials such as condensed polycyclic hydrocarbon compounds and condensed heterocyclic compounds. ..
  • the charge generated in the photoelectric conversion film 34 is an electron
  • a material having an ionization potential larger than that of the material constituting the photoelectric conversion film 34 can be used as the material constituting the semiconductor layer 35.
  • the charge is a hole
  • a material having an electron affinity smaller than that of the material constituting the photoelectric conversion film 34 can be used as the material constituting the semiconductor layer 35.
  • the impurity concentration in the material constituting the semiconductor layer 35 is preferably 1 ⁇ 10 18 cm -3 or less. Further, if the photoelectric conversion performance and the mobility performance can be satisfied, the photoelectric conversion film 34 and the semiconductor layer 35 can be made of the same material.
  • a transparent material is used for each of the transparent electrode 33, the readout electrode 36, the semiconductor layer 35, and the storage electrode 37.
  • a material composed of Al-Nd (alloy of aluminum and neodymium) or ASC (alloy of aluminum, samarium and copper) can be used.
  • the bandgap energy of the transparent conductive material is 2.5 eV or more, preferably 3.1 eV or more.
  • the transparent conductive material constituting them may be a conductive metal oxide.
  • indium oxide indium-tin oxide (including ITO (Indium Tin Oxide), Sn-doped In 2 O 3 , crystalline ITO and amorphous ITO), and indium-zinc oxide added with indium as a dopant.
  • ITO Indium Tin Oxide
  • IGO indium-gallium oxide
  • IGZO indium-gallium-zinc oxide
  • indium-tin-zinc oxide indium-tin-zinc oxide (ITZO) in which indium and tin are added as dopants to zinc oxide
  • IFO F-doped In 2 O 3
  • tin oxide SnO 2
  • ATO Sb-doped SnO 2
  • FTO F-doped SnO 2
  • zinc oxide including ZnO doped with other elements
  • aluminum-zinc oxide AZO in which aluminum is added as a dopant to zinc oxide, and zinc oxide.
  • Gallium-zinc oxide with gallium added as a dopant, titanium oxide (TiO 2 ), niobium-titanium oxide (TNO) with niobium added as a dopant to titanium oxide, antimony oxide, spinel-type oxide, YbFe 2
  • GZO gallium-zinc oxide
  • TiO 2 titanium oxide
  • TNO niobium-titanium oxide
  • O4 YbFe 2
  • a transparent electrode having a gallium oxide, titanium oxide, niobium oxide, nickel oxide or the like as a base layer can be mentioned.
  • the thickness of the transparent electrode 2 ⁇ 10 -8 m to 2 ⁇ 10 -7 m, preferably 3 ⁇ 10 -8 m to 1 ⁇ 10 -7 m can be mentioned.
  • each unit pixel 110 may include N (N is an integer of 1 or more) RGB pixels 10 and M (M is an integer of 1 or more) IR pixels 20.
  • N RGB pixels 10 may share a part of the pixel circuit
  • M IR pixels 20 may share a part of the pixel circuit.
  • FIG. 9 is a schematic diagram showing a schematic configuration example of a unit pixel according to a modification of the present embodiment.
  • the unit pixel 110A has a structure in which one IR pixel 20 is arranged in the incident direction of light for four RGB pixels 10 arranged in 2 rows and 2 columns. That is, in this modification, one IR pixel 20 for each of the four RGB pixels 10 is located in the direction perpendicular to the arrangement direction (planar direction) of the unit pixels 110A, and is on the upstream side in the optical path of the incident light.
  • the light transmitted through the four RGB pixels 10 located in is incident on one IR pixel 20 located on the downstream side of the four RGB pixels 10. Therefore, in this modification, the optical axis of the incident light of the IR pixel 20 and the unit array of the Bayer array composed of the four RGB pixels 10 are coincident or substantially the same.
  • FIG. 10 is a circuit diagram showing a schematic configuration example of a unit pixel according to a modification of the present embodiment.
  • the unit pixel 110A includes a plurality of RGB pixels 10-1 to 10-N (N is 4 in FIG. 10) and one IR pixel 20.
  • the plurality of RGB pixels 10 share one pixel circuit (reset transistor 12, stray diffusion region FD1, amplification transistor 13 and selection transistor 14). It is possible (pixel sharing).
  • a plurality of RGB pixels 10-1 to 10-N share a pixel circuit including a reset transistor 12, a stray diffusion region FD1, an amplification transistor 13, and a selection transistor 14. That is, in this modification, a plurality of photoelectric conversion units PD1 and transfer gate 11 are connected to the common floating diffusion region FD1.
  • FIG. 11 is a cross-sectional view showing an example of a cross-sectional structure of an image sensor according to a modified example of the present embodiment.
  • each unit pixel 110A is composed of four RGB pixels 10 arranged in two rows and two columns and one IR pixel 20
  • an example of the cross-sectional structure of the semiconductor chip in which the photoelectric conversion units PD1 and PD2 are formed in the unit pixel 110A will be described.
  • the duplicated description will be omitted by quoting them.
  • the on-chip lens 51, the color filter 31, and the storage electrode 37 are four in two rows and two columns. (However, two of the four are shown in FIG. 11), thereby forming four RGB pixels 10.
  • the four RGB pixels 10 in each unit pixel 210 may form a basic array of Bayer arrays.
  • the RGB pixel 10 is also simply referred to as a pixel 10.
  • the readout electrode 36 electrically connected to the floating diffusion region FD1 will be described as a part of the floating diffusion region FD1.
  • the electric charge generated by the photoelectric conversion film 34 is a negative charge (that is, an electron) is illustrated.
  • the electric charge generated by the photoelectric conversion film 34 may be a positive charge (that is, a hole).
  • the structures and effects described in each example may be similar to other examples unless otherwise noted.
  • FIG. 12 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the first example of the present embodiment.
  • FIG. 13 is a horizontal cross-sectional view showing a cross section taken along the line AA in FIG.
  • the term "perpendicular” here means that the semiconductor substrate 50 is perpendicular to the element forming surface, and the term “horizontal” means that the semiconductor substrate 50 is horizontal to the element forming surface.
  • this protruding portion is referred to as a semiconductor wiring 60.
  • a storage electrode 37 having an open center is arranged so as to surround the semiconductor wiring 60.
  • An insulating layer 53 is interposed between the storage electrode 37 and the semiconductor wiring 60 to electrically separate them.
  • a transfer gate 11 is arranged on the read electrode 36 side of the semiconductor wiring 60.
  • the transfer gate 11 is composed of, for example, a fixed charge film having the same polarity as the charge generated by the photoelectric conversion film 34.
  • a hafnium oxide film (HfO 2 film) and other oxides such as hafnium, zirconium, aluminum, tantalum, titanium, magnesium, yttrium, and lanthanoid elements are used. Can be formed to include at least one of.
  • the potential of the fixed charge film, that is, the transfer gate 11 is lower than the potential of the semiconductor layer 35 in the vicinity of the storage electrode 37 when the storage electrode 37 is turned off. Similar to the storage electrode 37, such a transfer gate 11 has a shape with an opening in the center and is arranged so as to surround the semiconductor wiring 60.
  • the transfer gate 11 and the semiconductor wiring 60 may be separated or contact with each other via the insulating layer 53.
  • the storage electrode 37 and the transfer gate 11 arranged with respect to the semiconductor wiring 60 are for each pixel 10. It may be divided into.
  • a drive signal (also referred to as a control voltage) for lowering the potential in the semiconductor layer 35 in the vicinity of the storage electrode 37 is applied to the storage electrode 37 from the vertical drive circuit 102. Therefore, the electric charge 58 generated in the photoelectric conversion film 34 and entering the semiconductor layer 35 accumulates in the region near the storage electrode 37 in the semiconductor layer 35. At that time, since the transfer gate 11 having the same polarity as the electric charge forms a potential barrier in the semiconductor wiring 60 between the region where the electric charge is accumulated and the transfer gate 11, the read electrode 36 side of the accumulated electric charge is formed. Leakage to is suppressed. Thereby, it becomes possible to improve the quantum efficiency.
  • the shield electrode (SLD) 57 is arranged so as to surround the storage electrode (ASE) 37 of each pixel 10.
  • the shield electrode 57 is connected to the vertical drive circuit 102 via a wiring (not shown) which is one of the pixel drive lines LD.
  • the vertical drive circuit 102 drives each pixel 10 individually, the vertical drive circuit 102 applies a drive signal to the shield electrode 57 to form a potential barrier in the semiconductor layer 35 located between the adjacent pixels 10.
  • the charge generated in the photoelectric conversion film 34 of a certain pixel 10 and entering the semiconductor layer 35 is suppressed from flowing out to the adjacent pixel 10, so that the quantum efficiency of the pixel 10 can be further improved.
  • FIG. 13 illustrates a case where the horizontal cross section of the semiconductor wiring 60 and the opening shapes of the storage electrode 37 and the transfer gate 11 are circular.
  • a quadrangle, a regular octagon, or the like is illustrated. It may be changed to various shapes such as polygons and ellipses. This also applies to other examples described later.
  • FIG. 16 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the second example of the present embodiment.
  • the pixel 10 according to the second example has the same cross-sectional structure as the pixel 10 according to the first example described above with reference to FIG. 12, and the transfer gate 11 is arranged inside the storage electrode 37. It has a structure that has been constructed. That is, in the second example, the opening of the storage electrode 37 is enlarged in diameter, and the transfer gate 11 is arranged on the same plane as the storage electrode 37.
  • the length of the semiconductor wiring 60 can be shortened, so that the height of the image sensor 100 can be reduced, and the size of the image sensor 100 can be reduced.
  • FIG. 17 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the third example of the present embodiment.
  • the pixel 10 according to the third example has the same cross-sectional structure as the pixel 10 according to the first example described above with reference to FIG. 12, as the semiconductor wiring 60 approaches the readout electrode 36. It has a tapered shape that becomes thinner.
  • the diameter of the semiconductor wiring 60 on the readout electrode 36 side is narrowed, the contact area with the readout electrode 36 is reduced, whereby the readout electrode 36 can be reduced. As a result, it is possible to increase the amount of light propagating to the lower layer than the readout electrode 36. Therefore, for example, the quantum of the IR pixel 20 when the photoelectric conversion unit PD2 of the IR pixel 20 is arranged in the lower layer of the pixel 10. It is possible to increase the efficiency.
  • FIG. 18 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the fourth example of the present embodiment.
  • the pixel 10 according to the fourth example has a cross-sectional structure similar to that of the pixel 10 according to the first example described above with reference to FIG. It has a structure in which the floating diffusion region FD) is shared.
  • the read electrode 36 and the floating diffusion region FD are shared and the transfer of electric charges from each pixel 10 to the floating diffusion region FD can be controlled by using the transfer gate 11, the reading for each pixel 10 is possible. And simultaneous reading from a plurality of pixels 10 can be switched.
  • FIG. 19 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the fifth example of the present embodiment.
  • FIG. 20 is a horizontal cross-sectional view showing a BB cross section in FIG. Note that FIG. 19 shows the configuration of the upper layer from the color filter 31 for convenience of explanation.
  • the pixel 10 according to the fifth example has a plurality of (two in this example) in the same cross-sectional structure as the pixel 10 according to the first example described above with reference to FIG. It has a structure in which one on-chip lens 51 is provided for the pixel 10 of the above.
  • FIG. 21 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to a sixth example of the present embodiment.
  • the pixel 10 according to the sixth example has the same cross-sectional structure as the pixel 10 according to the first example described above with reference to FIG. 12, between the transfer gate 11 and the read electrode 36.
  • the memory electrode 16 constituting the memory MEM and the transfer gate 15 are arranged in order.
  • the transfer gate 15 is composed of a fixed charge film and is arranged on the side closest to the read electrode 36 in the semiconductor wiring 60. However, the potential of the transfer gate 15 may be lower than the potential of the transfer gate 11. Similar to the storage electrode 37, the transfer gate 15 has a shape with an opening in the center and is arranged so as to surround the semiconductor wiring 60. The transfer gate 15 and the semiconductor wiring 60 may be separated from each other via the insulating layer 53 or may be in contact with each other.
  • the memory electrode 16 is arranged between the transfer gate 11 and the transfer gate 15. Further, the memory electrode 16 has a shape with an opening in the center like the storage electrode 37, and is arranged so as to surround the semiconductor wiring 60.
  • the electric charge transferred from the semiconductor layer 35 via the transfer gate 11 can be temporarily held in the region near the memory electrode 16 in the semiconductor wiring 60. As a result, the reading drive of the global shutter method becomes possible.
  • FIG. 22 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to a seventh example of the present embodiment.
  • FIG. 23 is a horizontal cross-sectional view showing a CC cross section in FIG. 22.
  • the transfer gate 11 in all the pixels 10, that is, the storage electrode 37 is driven at the same time. Therefore, as shown in FIGS. 22 and 23, the storage electrodes 37 of all the pixels 10 in the pixel array unit 101 may be connected by the wiring 73. Similarly, the memory electrodes 16 of all the pixels 10 in the pixel array unit 101 may also be connected by the wiring 72.
  • FIG. 24 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to an eighth example of the present embodiment.
  • the pixel 10 according to the eighth example has the same cross-sectional structure as the pixel 10 according to the sixth example described above with reference to FIG. 21, and the semiconductor layer 35 is the first semiconductor layer 35A and the first semiconductor layer 35A. It has a structure divided into two layers, that is, two semiconductor layers 35B. An insulating layer 53 is interposed between the first semiconductor layer 35A and the second semiconductor layer 35B. The semiconductor wiring 60 penetrates from the first semiconductor layer 35A to the second semiconductor layer 35B and reaches the readout electrode 36.
  • the storage electrode 37, the transfer gate 11, and the shield electrode 57 are arranged in the insulating layer 53 between the first semiconductor layer 35A and the second semiconductor layer 35B, as in the sixth example.
  • the memory electrode 16 and the transfer gate 15 are arranged in the insulating layer 53 between the second semiconductor layer 35B and the read electrode 36. More specifically, the memory electrode 16 is arranged on the second semiconductor layer 35B side in the semiconductor wiring 60 between the second semiconductor layer 35B and the read electrode 36, and the transfer gate 15 reads out from the second semiconductor layer 35B. It is arranged on the read electrode 36 side in the semiconductor wiring 60 between the electrode 36 and the semiconductor wiring 60.
  • a shield electrode 57B similar to the shield electrode 57 is provided.
  • the shield electrode 57B is connected to the vertical drive circuit 102 via a wiring (not shown) which is one of the pixel drive lines LD.
  • the vertical drive circuit 102 drives each pixel 10 individually, the vertical drive circuit 102 applies a drive signal to the shield electrode 57 to form a potential barrier in the second semiconductor layer 35B located between the adjacent pixels 10.
  • the electric charge held in the memory MEM of a certain pixel 10 is suppressed from flowing out to the memory MEM of the adjacent pixel 10, so that the quantum efficiency of the pixel 10 can be further improved.
  • Example 9 a driving example of the global shutter system will be described.
  • the driving example of the pixel 10 described with reference to FIG. 21 in the sixth example will be described, but the driving is not limited to this, and the driving of the global shutter method (hereinafter referred to as the global shutter driving) is possible. The same can be applied to the example of.
  • FIG. 25 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to a ninth example of the present embodiment.
  • the exposure operation is performed on the other pixel 10 while one of the two adjacent pixels 10a and 10b is executing the exposure operation. Not executed.
  • the two pixels 10a and 10b may have the same configuration as the above-mentioned pixel 10, respectively.
  • the storage electrode 37 of the pixel 10b is turned on and the storage electrode 37 of the pixel 10a is turned off. Further, the shield electrode 57 located between these two pixels 10a and 10b is turned off. In this state, the transfer gate 11 and the transfer gate 15 of the pixel 10a, and the transfer gate 11, the memory electrode 16 and the transfer gate 15 of the pixel 10b are turned off. Further, the memory electrode 16 of the pixel 10a is turned on.
  • the on state of the storage electrode 37, the shield electrode 57, and the memory electrode 16 means a state in which a drive signal is supplied to each electrode from the vertical drive circuit 102, and an off state means a drive signal from the vertical drive circuit 102. Is not supplied.
  • the electric charge 58 generated in the photoelectric conversion film 34 corresponding to the photoelectric conversion unit PD1 of each of the pixels 10a and 10b is attracted to the storage electrode 37 of the pixel 10b, and thereby the electric charge generated in the photoelectric conversion film 34. 58 is accumulated in the semiconductor layer 35 in the vicinity of the storage electrode 37 in the pixel 10b.
  • the outflow destination of the charge 58 overflowing from the semiconductor layer 35 in the vicinity of the storage electrode 37 in the pixel 10b may be the floating diffusion region FD connected to the read electrode 36 of the pixel 10b.
  • the charge 59 stored in the semiconductor layer 35 near the storage electrode 37 in the front frame is held in the memory MEM.
  • the charges 59 stored in the memory MEM are sequentially read out by the read operation for the pixel 10a executed in parallel during the exposure to the pixel 10b, and are used for generating the pixel signal.
  • FIG. 26 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to a tenth example of the present embodiment.
  • the shield electrode 57 located between the two pixels 10a and 10b forming the pair was turned off while the global shutter drive was being executed.
  • the shield electrode 57 between the two pixels 10a and 10b forming the pair is omitted.
  • the configuration for driving the shield electrode 57 can be omitted, so that the size can be reduced by omitting the pixel drive line LD for driving the shield electrode 57 and the shield electrode 57, and the power consumption during driving the global shutter can be reduced. The effect of is obtained.
  • FIG. 27 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the eleventh example of the present embodiment.
  • the read electrode 36 and the floating diffusion region FD of the two pixels 10a and 10b forming the pair are shared.
  • the global shutter drive can be realized by the drive described in the ninth example.
  • FIG. 28 is a vertical cross-sectional view showing an example of a cross-sectional structure of a pixel according to the twelfth example of the present embodiment.
  • the semiconductor layer 35 (including the first semiconductor layer 35A and the second semiconductor layer 35B described in the eighth example) in each of the above-mentioned and later examples includes the first layer 35a and the second layer 35b. It may be composed of two layers of.
  • the second layer 35b is provided, for example, on a surface of the semiconductor layer 35 that comes into contact with the insulating layer 53.
  • the second layer 35b may be a film provided for the purpose of reducing the interface trap level formed between the insulating layer 53 and the first layer 35a. Further, as the material constituting each of the first layer 35a and the second layer 35b, for example, the same material as the above-mentioned semiconductor layer 35 may be used. However, the first layer 35a and the second layer 35b may have different properties, for example, due to differences in composition and the like.
  • the second layer 35b for reducing the interface trap level between the insulating layer 53 and the first layer 35a, it is formed between the insulating layer 53 and the first layer 35a. Since the interface trap level is reduced, it is possible to reduce the afterimage generated between the frames.
  • the color filter 31 may be arranged on the incident surface side (on-chip lens 51 side) of light with respect to the photoelectric conversion film 34, as illustrated in FIG. 29, or in FIG. 30. As illustrated in the above, it may be arranged on the side opposite to the incident surface of light (on the circuit chip 122 side (not shown)) with respect to the photoelectric conversion film 34.
  • the color filter 31 When the color filter 31 is arranged on the side opposite to the incident surface of light from the photoelectric conversion film 34, the color filter 31 may be arranged in the insulating layer 53, for example, as illustrated in FIG.
  • the shield electrode 57 (and the shield electrode 57B) are arranged between the pixels 10 in order to prevent charge leakage (blooming) between the pixels 10.
  • the 14th example by arranging a fixed charge film having the same polarity as the charge between the pixels 10 instead of the shield electrode 57 (and the shield electrode 57B), the charge leaks between the pixels 10.
  • a configuration for preventing (blooming) will be described.
  • the base pixel 10 is not limited to the pixel 10 according to the first example, and is the pixel 10 according to another example. You may.
  • FIG. 31 is a vertical cross-sectional view showing the cross-sectional structure of the pixel according to the 14th example of the present embodiment.
  • FIG. 32 is a horizontal cross-sectional view showing a DD cross section in FIG. 31.
  • the shield charge film 67 may be composed of a fixed charge film having the same polarity as the charge generated by the photoelectric conversion film 34.
  • the shield charge film 67 is arranged on the same surface as the surface on which the storage electrode 37 is arranged.
  • the shield charge film 67 may be in contact with the side surface of the storage electrode 37 or may be separated from the side surface of the storage electrode 37.
  • the size can be reduced by omitting the shield electrode 57 and the pixel drive line LD for driving the shield electrode 57.
  • the storage electrode 37 can be expanded. As a result, electric charges can be efficiently collected by the semiconductor layer 35 in the vicinity of the storage electrode 37, and further improvement in quantum efficiency can be expected.
  • FIG. 33 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the fifteenth example of the present embodiment.
  • the shield charge film 67 is a boundary portion between adjacent pixels 10, and is a surface of the insulating layer 53 on which the upper surface of the storage electrode 37 is arranged and the semiconductor layer 35 (other than the semiconductor wiring 60). It may be arranged between the lower surface and the lower surface. At that time, the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction.
  • FIG. 34 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 16th example of the present embodiment.
  • the shield charge film 67 may be arranged at a boundary portion between adjacent pixels 10 and in a lower layer portion of the semiconductor layer 35, that is, a region in contact with the insulating layer 53 in the semiconductor layer 35. At that time, the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction.
  • FIG. 35 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 17th example of the present embodiment.
  • the shield charge film 67 may be arranged at a boundary portion between adjacent pixels 10 so as to replace the semiconductor layer 35 in this portion. At that time, the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction.
  • FIG. 36 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 18th example of the present embodiment.
  • the shield charge film 67 is a boundary portion between adjacent pixels 10 and is arranged in a lower layer portion of the photoelectric conversion film 34, that is, a region in contact with the semiconductor layer 35 in the photoelectric conversion film 34. good.
  • the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction.
  • FIG. 37 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 19th example of the present embodiment.
  • the shield charge film 67 may be arranged at a boundary portion between adjacent pixels 10 so as to replace the photoelectric conversion film 34 in this portion.
  • the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction.
  • FIGS. 38 and 39 are vertical cross-sectional views showing a cross-sectional structure of a pixel according to the 20th example of the present embodiment.
  • the shield charge film 67 is a boundary portion between adjacent pixels 10 and is arranged below the lower surface of the storage electrode 37 in the insulating layer 53 (reading electrode 36 side). You may.
  • the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction.
  • the region around the opening in the shielded charge film 67 and the outer peripheral portion of the storage electrode 37 may be in contact with each other as shown in FIG. 38, or may be separated in the vertical direction as shown in FIG. 39. ..
  • FIG. 40 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 21st example of the present embodiment. As shown in FIG. 40, the transfer gate 11 and the shield charge film 67 in the above-mentioned example may be replaced with an integrated fixed charge film 81.
  • FIG. 41 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 22nd example of the present embodiment.
  • FIG. 42 is a horizontal cross-sectional view showing an EE cross section in FIG. 41.
  • the fixed charge film 81 in which the transfer gate 11 and the shield charge film 67 are integrated is located between the semiconductor layer 35 and the storage electrode 37 and the readout electrode 36 (provided that the transfer gate 11 and the shield charge film 67 are integrated).
  • the readout electrode 36 is arranged below the storage electrode 37, it is arranged on the side opposite to the readout electrode 36 with the storage electrode 37 interposed therebetween.
  • the fixed charge film 81 is provided with an opening 81a in a region corresponding to the storage electrode 37 of each pixel 10. At that time, the peripheral edge portion of the storage electrode 37 may be superimposed on the fixed charge film 81 in the thickness direction of the substrate. The electric charge generated in the photoelectric conversion film 34 is accumulated in the storage region corresponding to the opening 81a in the semiconductor layer 35.
  • the storage electrode 37 and the fixed charge film 81 are arranged in different layers, the storage electrode 37 (and the opening 81a) can be expanded in the direction of the adjacent pixel 10. As a result, the storage area in the semiconductor layer 35 can be expanded, so that more charges can be stored.
  • the semiconductor layer 35 is divided into the first layer 35a of the upper layer and the second layer 35b of the lower layer is illustrated, but the present invention is not limited to this, and the semiconductor layer 35 is composed of a single layer. May be good.
  • FIG. 43 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 23rd example of the present embodiment.
  • the fixed charge film 81 illustrated in the 22nd example may be arranged in the lower layer portion of the semiconductor layer 35.
  • the fixed charge film 81 is arranged so as to partially replace the second layer 35b of the lower layer. You may.
  • FIG. 44 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 24th example of the present embodiment.
  • the fixed charge film 81 in the 23rd example is replaced with the insulating film 82. Therefore, in the 24th example, a part of the lower layer of the semiconductor layer 35 projects toward the storage electrode 37 in the same shape as the opening 81a shown in FIG. 42, for example.
  • FIG. 45 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 25th example of the present embodiment.
  • FIG. 46 is a horizontal cross-sectional view showing an FF cross section in FIG. 45.
  • the fixed charge film 81 is replaced with the fixed charge film 83 in which the portion corresponding to the transfer gate 11 is omitted. ing. That is, the fixed charge film 83 according to this example corresponds to the shield charge film 67 in the above-mentioned example.
  • FIG. 47 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 26th example of the present embodiment.
  • FIG. 48 is a horizontal cross-sectional view showing a GG cross section in FIG. 47.
  • the fixed charge film 81 is replaced with a fixed charge film 84 in which the portion corresponding to the shield charge film 67 is omitted.
  • the fixed charge film 83 according to this example corresponds to the transfer gate 11 in the above-mentioned example.
  • FIG. 49 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 27th example of the present embodiment.
  • the semiconductor layer 35 is not divided into the first layer 35a and the second layer 35b. Illustrated.
  • the fixed charge film 81 may be arranged in the lower layer portion of the semiconductor layer 35.
  • FIG. 50 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 28th example of the present embodiment.
  • potential control for controlling the potential in the insulating layer 53 on the opposite side (also referred to as the lower layer) of the semiconductor layer 35 with the storage electrode 37 (and the readout electrode 36) sandwiched between them.
  • the electrode 85 is arranged.
  • the potential control electrode 85 for controlling the potential on the lower layer side of the storage electrode 37 (and the readout electrode 36), the charge flow from the storage region of the semiconductor layer 35 to the floating diffusion region FD. Since it is possible to assist the charge, the charge can be read out more smoothly.
  • FIG. 51 is a vertical cross-sectional view showing the cross-sectional structure of the pixel according to the 29th example of the present embodiment.
  • the shield charge film 67 may be a boundary portion between adjacent pixels 10 and may be arranged on the same surface as the storage electrode 37. At that time, the shield charge film 67 and the storage electrode 37 may be in contact with each other or may be separated from each other.
  • FIG. 52 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 30th example of the present embodiment.
  • the shield charge film 67 is a boundary portion between adjacent pixels 10, and is a surface of the insulating layer 53 on which the upper surface of the storage electrode 37 is arranged and the semiconductor layer 35 (other than the semiconductor wiring 60). It may be arranged between the lower surface and the lower surface. At that time, the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction.
  • FIG. 53 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the thirty-first example of the present embodiment.
  • the shield charge film 67 may be a boundary portion between adjacent pixels 10 and may be arranged below the lower surface of the storage electrode 37 in the insulating layer 53.
  • the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction.
  • the region around the opening in the shield charge film 67 and the outer peripheral portion of the storage electrode 37 may be in contact with each other or may be separated from each other in the vertical direction.
  • FIG. 54 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 32nd example of the present embodiment.
  • the shield charge film 67 may be arranged at a boundary portion between adjacent pixels 10 in a lower layer portion of the semiconductor layer 35, that is, a region in contact with the insulating layer 53 in the semiconductor layer 35.
  • the shield charge film 67 may be arranged in the lower layer portion of the first layer 35a.
  • the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction.
  • FIG. 55 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 33rd example of the present embodiment. As shown in FIG. 55, even if the shield charge film 67 is a boundary portion between adjacent pixels 10 and is arranged in a lower layer portion of the photoelectric conversion film 34, that is, a region in contact with the semiconductor layer 35 in the photoelectric conversion film 34. good. At that time, the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction.
  • FIG. 56 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 34th example of the present embodiment.
  • the shield charge film 67 may be arranged at a boundary portion between adjacent pixels 10 so as to replace the photoelectric conversion film 34 in this portion.
  • the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction.
  • FIG. 57 is a vertical cross-sectional view showing the cross-sectional structure of the pixel according to the 35th example of the present embodiment.
  • the transfer gate 11 is between the readout electrode 36 and the storage electrode 37, and is a surface of the insulating layer 53 on which the upper surface of the storage electrode 37 is arranged and the semiconductor layer 35 (other than the semiconductor wiring 60). It may be arranged between the lower surface and the lower surface of the. At that time, the peripheral edge of the transfer gate 11 may be superimposed on the readout electrode 36 and the storage electrode 37 in the vertical direction, respectively.
  • FIG. 58 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 36th example of the present embodiment.
  • the transfer gate 11 may be arranged between the readout electrode 36 and the storage electrode 37 on the same surface as the readout electrode 36 and the storage electrode 37. At that time, the transfer gate 11, the read electrode 36, and the storage electrode 37 may be in contact with each other or may be separated from each other.
  • FIG. 59 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 37th example of the present embodiment.
  • the transfer gate 11 may be arranged between the readout electrode 36 and the storage electrode 37, below the lower surface of the storage electrode 37 in the insulating layer 53.
  • the peripheral edge of the transfer gate 11 may be superimposed on a part of the readout electrode 36 and the storage electrode 37 in the vertical direction, respectively.
  • the peripheral edge of the transfer gate 11 and the readout electrode 36 and the storage electrode 37 may be in contact with each other or may be separated from each other in the vertical direction.
  • FIG. 60 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 38th example of the present embodiment.
  • the transfer gate 11 may be arranged between the readout electrode 36 and the storage electrode 37 in a lower layer portion of the semiconductor layer 35, that is, a region in contact with the insulating layer 53 in the semiconductor layer 35. ..
  • the transfer gate 11 may be arranged in the lower layer of the first layer 35a.
  • the peripheral edge of the transfer gate 11 may be superimposed on the readout electrode 36 and the storage electrode 37 in the vertical direction, respectively.
  • FIG. 61 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 39th example of the present embodiment.
  • the transfer gate 11 is arranged between the readout electrode 36 and the storage electrode 37 in a lower layer portion of the photoelectric conversion film 34, that is, a region in contact with the semiconductor layer 35 in the photoelectric conversion film 34. May be good.
  • the peripheral edge of the transfer gate 11 may be superimposed on the readout electrode 36 and the storage electrode 37 in the vertical direction, respectively.
  • FIG. 62 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 40th example of the present embodiment.
  • the transfer gate 11 may be arranged between the readout electrode 36 and the storage electrode 37 so as to replace the photoelectric conversion film 34 in this portion.
  • the peripheral edge of the transfer gate 11 may be superimposed on the readout electrode 36 and the storage electrode 37 in the vertical direction, respectively.
  • FIG. 63 is a vertical cross-sectional view showing the cross-sectional structure of the pixel according to the 41st example of the present embodiment.
  • the transfer gate 11 and the shield charge film 67 may be arranged on the same surface as the read electrode 36 and the storage electrode 37.
  • the transfer gate 11, the readout electrode 36, and the storage electrode 37 may be in contact with each other or may be separated from each other, and the shield charge film 67 and the storage electrode 37 may be in contact with each other. And may be separated.
  • FIG. 64 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 42nd example of the present embodiment.
  • the transfer gate 11 may be arranged between the readout electrode 36 and the storage electrode 37, below the lower surface of the storage electrode 37 in the insulating layer 53. ..
  • the peripheral edge of the transfer gate 11 may be superimposed on a part of the readout electrode 36 and the storage electrode 37 in the vertical direction, respectively.
  • the peripheral edge of the transfer gate 11 and the readout electrode 36 and the storage electrode 37 may be in contact with each other or may be separated from each other in the vertical direction.
  • the shield charge film 67 may be arranged at a boundary portion between adjacent pixels 10 and in a lower layer portion of the semiconductor layer 35, that is, a region in contact with the semiconductor layer 35 in the photoelectric conversion film 34. At that time, when the semiconductor layer 35 is divided into the first layer 35a and the second layer 35b, the shield charge film 67 may be arranged so as to replace a part of the second layer 35b. Further, the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction.
  • FIG. 65 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 43rd example of the present embodiment.
  • the transfer gate 11 is replaced with the transfer gate provided with the gate electrode 91.
  • the gate electrode 91 may be made of, for example, a transparent conductive material similar to the storage electrode 37 or the like, and the semiconductor wiring 60 is formed by forming a potential barrier in the semiconductor wiring 60 according to a drive signal applied from the vertical drive circuit 102. On / off the continuity of.
  • FIG. 66 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 44th example of the present embodiment.
  • the transfer gate 11 and the readout electrode 36 are the same as in the 42nd example. It is located between the storage electrode 37 and below the lower surface of the storage electrode 37 in the insulating layer 53, and the shield charge film 67 is replaced with the shield electrode 57.
  • FIG. 67 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 45th example of the present embodiment.
  • the shield charge film 67 is a boundary portion between adjacent pixels 10. Therefore, it is arranged below the lower surface of the storage electrode 37 in the insulating layer 53 (reading electrode 36 side). At that time, the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction. Further, the region around the opening in the shield charge film 67 and the outer peripheral portion of the storage electrode 37 may be in contact with each other or may be separated from each other in the vertical direction.
  • FIG. 68 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 46th example of the present embodiment.
  • the shield charge film 67 is a boundary portion between adjacent pixels 10. It is arranged on the same surface as the storage electrode 37. At that time, the shield charge film 67 and the storage electrode 37 may be in contact with each other or may be separated from each other.
  • FIG. 69 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 47th example of the present embodiment.
  • the shield charge film 67 is a boundary portion between adjacent pixels 10.
  • the upper surface of the storage electrode 37 in the insulating layer 53 is arranged between the surface on which the upper surface is arranged and the lower surface of the semiconductor layer 35 (other than the semiconductor wiring 60). At that time, the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction.
  • FIG. 70 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 48th example of the present embodiment.
  • the shield charge film 67 is a boundary portion between adjacent pixels 10. Therefore, it is arranged in a lower layer portion of the semiconductor layer 35, that is, a region in contact with the insulating layer 53 in the semiconductor layer 35.
  • the shield charge film 67 may be arranged in the lower layer portion of the first layer 35a. Further, the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction.
  • FIG. 71 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 49th example of the present embodiment.
  • the shield charge film 67 is located at the boundary portion between the adjacent pixels 10. It is arranged so as to replace the semiconductor layer 35.
  • the shield charge film 67 may be arranged so as to replace a part of the first layer 35a. Further, the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction.
  • FIG. 72 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 50th example of the present embodiment.
  • the shield charge film 67 is a boundary portion between adjacent pixels 10. Therefore, it is arranged in the lower layer portion of the photoelectric conversion film 34, that is, in the region of the photoelectric conversion film 34 in contact with the semiconductor layer 35. At that time, the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction.
  • FIG. 73 is a vertical cross-sectional view showing a cross-sectional structure of a pixel according to the 51st example of the present embodiment.
  • the shield charge film 67 is placed at the boundary portion between the adjacent pixels 10. It is arranged so as to replace the photoelectric conversion film 34 in this portion. At that time, the region around the opening in the shielded charge film 67 may be superimposed on the outer peripheral portion of the storage electrode 37 in the vertical direction.
  • the potential barrier between the storage electrode 37 and the read electrode 36 is controlled by using the transfer gate 11. As a result, it is possible to suppress the electric charge accumulated in the semiconductor layer 35 in the vicinity of the storage electrode 37 from leaking to the readout electrode 36 side, and thus it is possible to improve the quantum efficiency. Further, the potential barrier between the adjacent pixels 10 is controlled by using the shield electrode 57 or the shield charge film 67. As a result, the charge generated in the photoelectric conversion film 34 of a certain pixel 10 and entering the semiconductor layer 35 is suppressed from flowing out to the adjacent pixel 10 (blooming), so that the quantum efficiency of the pixel 10 can be further improved. Is possible.
  • FIG. 74 is a vertical cross-sectional view showing an example of a cross-sectional structure of an image sensor according to the first variation.
  • FIG. 75 is a horizontal cross-sectional view showing the I-I cross section in FIG. 74.
  • the image sensor 100 is, for example, a laminated type image pickup in which RGB pixels 10 arranged on the upstream side and IR pixels 20 arranged on the downstream side are laminated with respect to incident light. It is an element.
  • On the upstream side for example, one RGB pixel 10 having a color filter 31r that selectively transmits red light (R) and two RGB pixels 10 having a color filter 31g that selectively transmits green light (G).
  • RGB pixel 10 including a color filter 31b that selectively transmits blue light (B), and four RGB pixels 10 are arranged so as to form a unit array of 2 rows ⁇ 2 columns in the Bayer arrangement. Will be done.
  • this unit array becomes a repeating unit and is repeatedly arranged in an array consisting of a row direction and a column direction.
  • RGB pixels 10 In a unit array consisting of four RGB pixels 10 arranged in 2 rows ⁇ 2 columns, two color filters 31 g that selectively transmit green light (G) are arranged diagonally, and red light (R) and blue light (R) and blue. Color filters 31r and 31b that selectively transmit light (B) are arranged one by one on orthogonal diagonal lines.
  • the photoelectric conversion film 34 of each RGB pixel 10 provided with one of the color filters 31r, 31g and 31b photoelectrically converts the color light corresponding to each color filter 31 to generate an electric charge.
  • the light in the visible light region (red light (R), green light (G), and blue light (B)) is the RGB pixel 10 provided with each color filter 31.
  • Light absorbed by the photoelectric conversion film 34 for example, light in the infrared light region (for example, 700 nm or more and 1000 nm or less) (IR light) passes through the photoelectric conversion film 34.
  • the IR light transmitted through the photoelectric conversion film 34 is detected by the photoelectric conversion unit PD1 of the IR pixel 20 arranged downstream with respect to each RGB pixel 10.
  • the image sensor 100 according to the first variation can simultaneously generate both a visible light image and an infrared light image.
  • FIG. 76 is a vertical cross-sectional view showing an example of a cross-sectional structure of an image sensor according to the second variation.
  • FIG. 77 is a horizontal cross-sectional view showing the II-II cross section in FIG. 76.
  • a color filter 31 that selectively transmits red light (R), green light (G), and blue light (B) is provided above the photoelectric conversion film 34 (light incident side).
  • the color filter 31 may be provided between the photoelectric conversion unit PD1 and the photoelectric conversion unit PD2, for example.
  • the color filter 31 selectively transmits at least red light (R) and at least the color filter 31b selectively transmits blue light (B) diagonally to each other. It has an arranged configuration.
  • the photoelectric conversion film 34 located on the upstream side with respect to the incident light is configured to selectively absorb, for example, the wavelength corresponding to the green light.
  • the signals corresponding to the three primary colors of RGB can be acquired by the photoelectric conversion unit PD1 on the upstream side and the photoelectric conversion unit PD2 on the downstream side arranged below the color filters 31r and 31b, respectively.
  • the light receiving areas of the photoelectric conversion units PD1 and PD2 of each of the three primary colors of RGB can be expanded as compared with the image sensor having a general Bayer arrangement, so that the S / N ratio can be improved.
  • FIG. 78 is a block diagram showing a configuration example of an embodiment of an imaging device as an electronic device to which the present disclosure is applied.
  • the image pickup device 2000 in FIG. 78 is a video camera, a digital still camera, or the like.
  • the image pickup device 2000 includes a lens group 2001, a solid-state image pickup device 2002, a DSP circuit 2003, a frame memory 2004, a display unit 2005, a recording unit 2006, an operation unit 2007, and a power supply unit 2008.
  • the DSP circuit 2003, the frame memory 2004, the display unit 2005, the recording unit 2006, the operation unit 2007, and the power supply unit 2008 are connected to each other via the bus line 2009.
  • the lens group 2001 captures incident light (image light) from the subject and forms an image on the image pickup surface of the solid-state image pickup device 2002.
  • the solid-state image sensor 2002 may be the image sensor 100 according to the above-described embodiment.
  • the solid-state imaging device 2002 converts the amount of incident light imaged on the imaging surface by the lens group 2001 into an electric signal in pixel units and supplies it to the DSP circuit 2003 as a pixel signal.
  • the DSP circuit 2003 performs predetermined image processing on the pixel signal supplied from the solid-state image sensor 2002, supplies the image signal after the image processing to the frame memory 2004 in frame units, and temporarily stores the image signal.
  • the display unit 2005 comprises a panel-type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays an image based on a frame-based pixel signal temporarily stored in the frame memory 2004.
  • a panel-type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays an image based on a frame-based pixel signal temporarily stored in the frame memory 2004.
  • the recording unit 2006 is composed of a DVD (Digital Versatile Disk), a flash memory, etc., and reads and records a frame-by-frame pixel signal temporarily stored in the frame memory 2004.
  • DVD Digital Versatile Disk
  • flash memory etc.
  • the operation unit 2007 issues operation commands for various functions of the image pickup apparatus 2000 under the operation of the user.
  • the power supply unit 2008 appropriately supplies power to the DSP circuit 2003, the frame memory 2004, the display unit 2005, the recording unit 2006, and the operation unit 2007.
  • the electronic device to which this technology is applied may be any device that uses an image sensor for the image capture unit (photoelectric conversion unit), and in addition to the image pickup device 2000, a portable terminal device having an image pickup function and an image sensor for the image reading unit. There is a copying machine to be used.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 79 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (Interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 has a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, turn signals or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the vehicle outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle outside information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the vehicle outside information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on the road surface based on the received image.
  • the image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the image pickup unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects a driver's state is connected to the vehicle interior information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether or not the driver has fallen asleep.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform coordinated control for the purpose of automatic driving that runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the outside information detection unit 12030, and performs cooperative control for the purpose of anti-glare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits an output signal of at least one of audio and image to an output device capable of visually or audibly notifying information to the passenger or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a head-up display.
  • FIG. 80 is a diagram showing an example of the installation position of the image pickup unit 12031.
  • the image pickup unit 12031 has image pickup units 12101, 12102, 12103, 12104, and 12105.
  • the image pickup units 12101, 12102, 12103, 12104, 12105 are provided at positions such as, for example, the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100.
  • the image pickup unit 12101 provided on the front nose and the image pickup section 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the image pickup units 12102 and 12103 provided in the side mirror mainly acquire images of the side of the vehicle 12100.
  • the image pickup unit 12104 provided in the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the image pickup unit 12105 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 80 shows an example of the shooting range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging range of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 can be obtained.
  • At least one of the image pickup units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera including a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object in the image pickup range 12111 to 12114 based on the distance information obtained from the image pickup unit 12101 to 12104, and a temporal change of this distance (relative speed with respect to the vehicle 12100).
  • a predetermined speed for example, 0 km / h or more
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like that autonomously travels without relying on the driver's operation.
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the image pickup units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the image pickup units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging unit 12101 to 12104.
  • pedestrian recognition is, for example, a procedure for extracting feature points in an image captured by an image pickup unit 12101 to 12104 as an infrared camera, and pattern matching processing is performed on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 determines the square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a vehicle control system to which the technology according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to the image pickup unit 12031 or the like among the configurations described above.
  • the image pickup unit 12101, 12102, 12103, 12104, 12105 and the like illustrated in FIG. 80 may be mounted on the vehicle 12100.
  • the sensitivity of the image pickup unit 12031 can be improved, so that a clearer image can be displayed on the driver or the like. It is also possible to improve the accuracy of various processes using the image acquired by the image pickup unit 12031.
  • FIG. 81 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technique according to the present disclosure (the present technique) can be applied.
  • FIG. 81 illustrates how the surgeon (doctor) 11131 is performing surgery on patient 11132 on patient bed 11133 using the endoscopic surgery system 11000.
  • the endoscopic surgery system 11000 includes an endoscope 11100, other surgical tools 11110 such as an abdominal tube 11111 and an energy treatment tool 11112, and a support arm device 11120 that supports the endoscope 11100.
  • a cart 11200 equipped with various devices for endoscopic surgery.
  • the endoscope 11100 is composed of a lens barrel 11101 in which a region having a predetermined length from the tip is inserted into the body cavity of the patient 11132, and a camera head 11102 connected to the base end of the lens barrel 11101.
  • the endoscope 11100 configured as a so-called rigid mirror having a rigid barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible mirror having a flexible barrel. good.
  • An opening in which an objective lens is fitted is provided at the tip of the lens barrel 11101.
  • a light source device 11203 is connected to the endoscope 11100, and the light generated by the light source device 11203 is guided to the tip of the lens barrel by a light guide extending inside the lens barrel 11101, and is an objective. It is irradiated toward the observation target in the body cavity of the patient 11132 through the lens.
  • the endoscope 11100 may be a direct endoscope, a perspective mirror, or a side endoscope.
  • An optical system and an image pickup element are provided inside the camera head 11102, and the reflected light (observation light) from the observation target is focused on the image pickup element by the optical system.
  • the observation light is photoelectrically converted by the image pickup device, and an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image is generated.
  • the image signal is transmitted to the camera control unit (CCU: Camera Control Unit) 11201 as RAW data.
  • the CCU11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and comprehensively controls the operations of the endoscope 11100 and the display device 11202. Further, the CCU11201 receives an image signal from the camera head 11102, and performs various image processing on the image signal for displaying an image based on the image signal, such as development processing (demosaic processing).
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 displays an image based on the image signal processed by the CCU 11201 under the control of the CCU 11201.
  • the light source device 11203 is composed of, for example, a light source such as an LED (light emission diode), and supplies the irradiation light for photographing the surgical site or the like to the endoscope 11100.
  • a light source such as an LED (light emission diode)
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and input instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100.
  • the treatment tool control device 11205 controls the drive of the energy treatment tool 11112 for cauterizing, incising, sealing a blood vessel, or the like.
  • the pneumoperitoneum device 11206 uses a gas in the pneumoperitoneum tube 11111 to inflate the body cavity of the patient 11132 for the purpose of securing the field of view by the endoscope 11100 and securing the work space of the operator. Is sent.
  • the recorder 11207 is a device capable of recording various information related to surgery.
  • the printer 11208 is a device capable of printing various information related to surgery in various formats such as text, images, and graphs.
  • the light source device 11203 that supplies the irradiation light to the endoscope 11100 when photographing the surgical site can be composed of, for example, an LED, a laser light source, or a white light source composed of a combination thereof.
  • a white light source is configured by a combination of RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy. Therefore, the light source device 11203 adjusts the white balance of the captured image. It can be carried out.
  • the observation target is irradiated with the laser light from each of the RGB laser light sources in a time-division manner, and the drive of the image sensor of the camera head 11102 is controlled in synchronization with the irradiation timing to correspond to each of RGB. It is also possible to capture the image in a time-division manner. According to this method, a color image can be obtained without providing a color filter in the image pickup device.
  • the drive of the light source device 11203 may be controlled so as to change the intensity of the output light at predetermined time intervals.
  • the drive of the image sensor of the camera head 11102 in synchronization with the timing of the change of the light intensity to acquire an image in time division and synthesizing the image, so-called high dynamic without blackout and overexposure. Range images can be generated.
  • the light source device 11203 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependence of light absorption in body tissue to irradiate light in a narrower band than the irradiation light (that is, white light) during normal observation, the surface layer of the mucous membrane.
  • narrow band imaging in which a predetermined tissue such as a blood vessel is photographed with high contrast, is performed.
  • fluorescence observation may be performed in which an image is obtained by fluorescence generated by irradiating with excitation light.
  • the body tissue is irradiated with excitation light to observe the fluorescence from the body tissue (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and the body tissue is injected. It is possible to obtain a fluorescence image by irradiating the excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 11203 may be configured to be capable of supplying narrowband light and / or excitation light corresponding to such special light observation.
  • FIG. 82 is a block diagram showing an example of the functional configuration of the camera head 11102 and CCU11201 shown in FIG. 81.
  • the camera head 11102 includes a lens unit 11401, an image pickup unit 11402, a drive unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • CCU11201 has a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and CCU11201 are communicably connected to each other by a transmission cable 11400.
  • the lens unit 11401 is an optical system provided at a connection portion with the lens barrel 11101.
  • the observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and incident on the lens unit 11401.
  • the lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the image pickup element constituting the image pickup unit 11402 may be one (so-called single plate type) or a plurality (so-called multi-plate type).
  • each image pickup element may generate an image signal corresponding to each of RGB, and a color image may be obtained by synthesizing them.
  • the image pickup unit 11402 may be configured to have a pair of image pickup elements for acquiring image signals for the right eye and the left eye corresponding to the 3D (dimensional) display, respectively.
  • the 3D display enables the operator 11131 to more accurately grasp the depth of the living tissue in the surgical site.
  • a plurality of lens units 11401 may be provided corresponding to each image pickup element.
  • the image pickup unit 11402 does not necessarily have to be provided on the camera head 11102.
  • the image pickup unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the drive unit 11403 is composed of an actuator, and the zoom lens and focus lens of the lens unit 11401 are moved by a predetermined distance along the optical axis under the control of the camera head control unit 11405. As a result, the magnification and focus of the image captured by the image pickup unit 11402 can be adjusted as appropriate.
  • the communication unit 11404 is configured by a communication device for transmitting and receiving various information to and from the CCU11201.
  • the communication unit 11404 transmits the image signal obtained from the image pickup unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
  • the communication unit 11404 receives a control signal for controlling the drive of the camera head 11102 from the CCU 11201 and supplies the control signal to the camera head control unit 11405.
  • the control signal includes, for example, information to specify the frame rate of the captured image, information to specify the exposure value at the time of imaging, and / or information to specify the magnification and focus of the captured image. Contains information about the condition.
  • the image pickup conditions such as the frame rate, exposure value, magnification, and focus may be appropriately specified by the user, or may be automatically set by the control unit 11413 of CCU11201 based on the acquired image signal. good. In the latter case, the so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function are mounted on the endoscope 11100.
  • AE Auto Exposure
  • AF Automatic Focus
  • AWB Auto White Balance
  • the camera head control unit 11405 controls the drive of the camera head 11102 based on the control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is configured by a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 transmits a control signal for controlling the drive of the camera head 11102 to the camera head 11102.
  • Image signals and control signals can be transmitted by telecommunications, optical communication, or the like.
  • the image processing unit 11412 performs various image processing on the image signal which is the RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various controls related to the imaging of the surgical site and the like by the endoscope 11100 and the display of the captured image obtained by the imaging of the surgical site and the like. For example, the control unit 11413 generates a control signal for controlling the drive of the camera head 11102.
  • control unit 11413 causes the display device 11202 to display an image captured by the surgical unit or the like based on the image signal processed by the image processing unit 11412.
  • the control unit 11413 may recognize various objects in the captured image by using various image recognition techniques.
  • the control unit 11413 detects a surgical tool such as forceps, a specific biological part, bleeding, mist when using the energy treatment tool 11112, etc. by detecting the shape, color, etc. of the edge of the object included in the captured image. Can be recognized.
  • the control unit 11413 may superimpose and display various surgical support information on the image of the surgical unit by using the recognition result. By superimposing and displaying the surgery support information and presenting it to the surgeon 11131, the burden on the surgeon 11131 can be reduced and the surgeon 11131 can surely proceed with the surgery.
  • the transmission cable 11400 connecting the camera head 11102 and CCU11201 is an electric signal cable corresponding to electric signal communication, an optical fiber corresponding to optical communication, or a composite cable thereof.
  • the communication is performed by wire using the transmission cable 11400, but the communication between the camera head 11102 and the CCU11201 may be performed wirelessly.
  • the above is an example of an endoscopic surgery system to which the technology according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to, for example, the endoscope 11100, the camera head 11102 (imaging unit 11402), the CCU 11201 (image processing unit 11412), and the like) among the configurations described above.
  • the technique according to the present disclosure it is possible to obtain an effect such as being able to display a clearer image to the operator.
  • the technique according to the present disclosure may be applied to other, for example, a microscopic surgery system.
  • the present technology can also have the following configurations.
  • (1) With multiple pixels arranged in a matrix, Each of the pixels The first semiconductor layer and A photoelectric conversion unit arranged on the first surface side of the first semiconductor layer, and A storage electrode arranged close to the second surface side opposite to the first surface in the first semiconductor layer, The wiring extending from the second surface of the first semiconductor layer and A floating diffusion region connected to the first semiconductor layer via the wiring, A first gate that forms a potential barrier in the charge flow path from the first semiconductor layer to the stray diffusion region via the wiring, and A solid-state image sensor.
  • (2) The solid-state image pickup device according to (1) above, wherein the first gate is a fixed charge film having the same polarity as the charge generated by the photoelectric conversion in the photoelectric conversion unit.
  • Each of the pixels is arranged at a boundary with an adjacent pixel, and further includes a shield layer that forms a potential barrier that suppresses the outflow of charges from each pixel to the adjacent pixel, any one of the above (1) to (6).
  • the solid-state image sensor according to one.
  • the shield layer is a fixed charge film having the same polarity as the charge generated by the photoelectric conversion in the photoelectric conversion unit.
  • the shield layer is arranged on the same plane as the storage electrode.
  • Each of the pixels A second gate arranged closer to the wiring at a position closer to the floating diffusion region than the first gate, and A memory electrode arranged close to the wiring at a position between the first gate and the second gate,
  • the solid-state image pickup apparatus according to any one of (1) to (12) above.
  • Each of the pixels further comprises a second semiconductor layer located between the first semiconductor layer and the stray diffusion region.
  • the wiring is The first wiring extending from the first semiconductor layer and connecting to the second semiconductor layer, A second wiring extending from the second semiconductor layer and connecting to the stray diffusion region, Equipped with The first gate is arranged close to the first wiring, and the first gate is arranged close to the first wiring.
  • the memory electrode is arranged close to the second semiconductor layer, and the memory electrode is arranged close to the second semiconductor layer.
  • the solid-state image pickup device according to any one of (1) to (17) above, wherein the photoelectric conversion unit is an organic film.
  • the first semiconductor layer is The first layer in contact with the photoelectric conversion unit and The solid-state image pickup device according to any one of (1) to (18), further comprising a second layer located on the opposite side of the photoelectric conversion unit with the first layer interposed therebetween.
  • the solid-state image sensor according to any one of (1) to (19), A lens that forms an image of incident light on the solid-state image sensor, A processing circuit that executes predetermined processing on the signal output from the solid-state image sensor, and Electronic equipment equipped with.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

量子効率の向上を可能にする。実施形態に係る固体撮像装置は、行列状に配列する複数の画素（１１０）を備え、前記画素それぞれは、第１半導体層（３５）と、前記第１半導体層の第１面側に配置された光電変換部（ＰＤ１）と、前記第１半導体層における前記第１面と反対側の第２面側に近接配置された蓄積電極（３７）と、前記第１半導体層の前記第２面から延出する配線（６１、６２、６３、６４）と、前記配線を介して前記第１半導体層に接続された浮遊拡散領域（ＦＤ１）と、前記第１半導体層から前記配線を介して前記浮遊拡散領域への電荷の流路に電位障壁を形成する第１ゲート（１１）と、を備える。

Description

固体撮像装置及び電子機器
　本開示は、固体撮像装置及び電子機器に関する。
　近年、複数の光電変換素子を半導体基板の基板厚方向に積層した積層型イメージセンサが提案されている。例えば、特許文献１には、偽色を解決する方法として、同一の画素の縦方向にグリーン、ブルー及びレッドそれぞれの波長の光を光電変換する光電変換領域を積層し、グリーンの光電変換領域は、有機光電変換膜で構成するという積層型固体撮像装置が提案されている。また、特許文献２には、光電変換で発生して蓄積電極の上側に溜まった電荷を、蓄積電極の下方に設置した捕集電極へ縦方向に転送する構造も提案されている。
特開２０１７－１５７８１６号公報 特開２０１６－６３１５６号公報
　しかしながら、従来の積層型固体撮像装置では、有機光電変換膜に発生した電荷を有機光電変換膜の下層に位置する半導体層に効率的に蓄えておくことができず、それにより、量子効率が低下してしまうという課題が存在した。
　そこで本開示は、量子効率の向上を可能にする固体撮像装置及び電子機器を提案する。
　上記の課題を解決するために、本開示に係る一形態の固体撮像装置は、行列状に配列する複数の画素を備え、前記画素それぞれは、第１半導体層と、前記第１半導体層の第１面側に配置された光電変換部と、前記第１半導体層における前記第１面と反対側の第２面側に近接配置された蓄積電極と、前記第１半導体層の前記第２面から延出する配線と、前記配線を介して前記第１半導体層に接続された浮遊拡散領域と、前記第１半導体層から前記配線を介して前記浮遊拡散領域への電荷の流路に電位障壁を形成する第１ゲートと、を備える。
一実施形態に係る電子機器の概略構成例を示す模式図である。 一実施形態に係る電子機器を用いた測距装置の概略構成例を示すブロック図である。 一実施形態にイメージセンサの概略構成例を示すブロック図である。 一実施形態に係るイメージセンサの積層構造例を示す図である。 一実施形態に係る画素アレイ部の概略構成例を示す模式図である。 一実施形態に係る単位画素の概略構成例を示す回路図である。 一実施形態の変形例に係る単位画素の概略構成例を示す回路図である。 一実施形態に係るイメージセンサの断面構造例を示す断面図である。 一実施形態の変形例に係る単位画素の概略構成例を示す模式図である。 一実施形態の変形例に係る単位画素の概略構成例を示す回路図である。 一実施形態の変形例に係るイメージセンサの断面構造例を示す断面図である。 一実施形態の第１例に係る画素の断面構造を示す垂直断面図である。 図１２におけるＡ－Ａ断面を示す水平断面図である。 図１２におけるＡ－Ａ断面の他の例を示す水平断面図である。 図１２におけるＡ－Ａ断面のさらに他の例を示す水平断面図である。 一実施形態の第２例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第３例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第４例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第５例に係る画素の断面構造を示す垂直断面図である。 図１９におけるＢ－Ｂ断面を示す水平断面図である。 一実施形態の第６例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第７例に係る画素の断面構造を示す垂直断面図である。 図２２におけるＣ－Ｃ断面を示す水平断面図である。 一実施形態の第８例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第９例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第１０例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第１１例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第１２例に係る画素の断面構造例を示す垂直断面図である。 一実施形態の第１３例に係る画素の断面構造例を示す垂直断面図である。 一実施形態の第１３例に係る画素の他の断面構造例を示す垂直断面図である。 一実施形態の第１４例に係る画素の断面構造を示す垂直断面図である。 図３１におけるＤ－Ｄ断面を示す水平断面図である。 一実施形態の第１５例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第１６例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第１７例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第１８例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第１９例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第２０例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第２０例に係る画素の他の断面構造を示す垂直断面図である。 一実施形態の第２１例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第２２例に係る画素の断面構造を示す垂直断面図である。 図４１におけるＥ－Ｅ断面を示す水平断面図である。 一実施形態の第２３例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第２４例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第２５例に係る画素の断面構造を示す垂直断面図である。 図４５におけるＦ－Ｆ断面を示す水平断面図である。 一実施形態の第２６例に係る画素の断面構造を示す垂直断面図である。 図４７におけるＧ－Ｇ断面を示す水平断面図である。 一実施形態の第２７例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第２８例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第２９例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第３０例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第３１例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第３２例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第３３例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第３４例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第３５例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第３６例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第３７例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第３８例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第３９例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第４０例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第４１例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第４２例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第４３例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第４４例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第４５例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第４６例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第４７例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第４８例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第４９例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第５０例に係る画素の断面構造を示す垂直断面図である。 一実施形態の第５１例に係る画素の断面構造を示す垂直断面図である。 本開示の第１バリエーションに係るイメージセンサの断面構造例を示す垂直断面図である。 図７４におけるＩ－Ｉ断面を示す水平断面図である。 本開示の第２バリエーションに係るイメージセンサの断面構造例を示す垂直断面図である。 図７６におけるＩＩ－ＩＩ断面を示す水平断面図である。 本開示を適用した電子機器としての撮像装置の一実施の形態の構成例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
　以下に、本開示の実施形態について図面に基づいて詳細に説明する。なお、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
　また、以下に示す項目順序に従って本開示を説明する。
　　１．一実施形態
　　　１．１　システム構成例
　　　１．２　固体撮像装置の構成例
　　　１．３　固体撮像装置の積層構造例
　　　１．４　単位画素の構成例
　　　１．５　単位画素の回路構成例
　　　　１．５．１　回路構成の変形例
　　　１．６　単位画素の断面構造例
　　　１．７　各層の材料
　　　１．８　単位画素の変形例
　　　　１．８．１　単位画素の構成例
　　　　１．８．２　単位画素の回路構成例
　　　　１．８．３　単位画素の断面構造例
　　　１．９　量子効率の向上
　　　　１．９．１　第１例
　　　　１．９．２　第２例
　　　　１．９．３　第３例
　　　　１．９．４　第４例
　　　　１．９．５　第５例
　　　　１．９．６　第６例
　　　　１．９．７　第７例
　　　　１．９．８　第８例
　　　　１．９．９　第９例
　　　　１．９．１０　第１０例
　　　　１．９．１１　第１１例
　　　　１．９．１２　第１２例
　　　　１．９．１３　第１３例
　　　　１．９．１４　第１４例
　　　　１．９．１５　第１５例
　　　　１．９．１６　第１６例
　　　　１．９．１７　第１７例
　　　　１．９．１８　第１８例
　　　　１．９．１９　第１９例
　　　　１．９．２０　第２０例
　　　　１．９．２１　第２１例
　　　　１．９．２２　第２２例
　　　　１．９．２３　第２３例
　　　　１．９．２４　第２４例
　　　　１．９．２５　第２５例
　　　　１．９．２６　第２６例
　　　　１．９．２７　第２７例
　　　　１．９．２８　第２８例
　　　　１．９．２９　第２９例
　　　　１．９．３０　第３０例
　　　　１．９．３１　第３１例
　　　　１．９．３２　第３２例
　　　　１．９．３３　第３３例
　　　　１．９．３４　第３４例
　　　　１．９．３５　第３５例
　　　　１．９．３６　第３６例
　　　　１．９．３７　第３７例
　　　　１．９．３８　第３８例
　　　　１．９．３９　第３９例
　　　　１．９．４０　第４０例
　　　　１．９．４１　第４１例
　　　　１．９．４２　第４２例
　　　　１．９．４３　第４３例
　　　　１．９．４４　第４４例
　　　　１．９．４５　第４５例
　　　　１．９．４６　第４６例
　　　　１．９．４７　第４７例
　　　　１．９．４８　第４８例
　　　　１．９．４９　第４９例
　　　　１．９．５０　第５０例
　　　　１．９．５１　第５１例
　　　１．１０　まとめ
　　２．断面構造のバリエーション
　　　２．１　第１バリエーション
　　　２．２　第２バリエーション
　　３．撮像装置の構成例
　　４．移動体への応用例
　　５．内視鏡手術システムへの応用例
　１．一実施形態
　まず、一実施形態に係る固体撮像装置（以下、イメージセンサという）、電子機器及び認識システムについて、図面を参照して詳細に説明する。なお、本実施形態では、ＣＭＯＳ（Complementary　Metal-Oxide　Semiconductor）型のイメージセンサに本実施形態に係る技術を適用した場合を例示するが、これに限定されず、例えば、ＣＣＤ（Charge-Coupled　Device）型のイメージセンサやＴｏＦ（Time-of-Flight）センサや同期型又は非同期型のＥＶＳ（Event　Visio　Sensor）など、光電変換素子を備える種々のセンサに本実施形態に係る技術を適用することが可能である。なお、ＣＭＯＳ型のイメージセンサとは、ＣＭＯＳプロセスを応用して、または、部分的に使用して作成されたイメージセンサであってよい。
　１．１　システム構成例
　図１は、本実施形態に係る電子機器の概略構成例を示す模式図であり、図２は、本実施形態に係る電子機器を用いた測距装置の概略構成例を示すブロック図である。
　図１に示すように、本実施形態に係る電子機器１は、レーザ光源１０１０と、照射レンズ１０３０と、撮像レンズ１０４０と、イメージセンサ１００と、システム制御部１０５０とを備える。
　レーザ光源１０１０は、図２に示すように、例えば、垂直共振器型面発光レーザ（ＶＣＳＥＬ）１０１２と、ＶＣＳＥＬ１０１２を駆動する光源駆動部１０１１とから構成される。ただし、ＶＣＳＥＬ１０１２に限定されず、ＬＥＤ（Light　Emitting　Diode）などの種々の光源が使用されてもよい。また、レーザ光源１０１０は、点光源、面光源、線光源のいずれであってもよい。面光源又は線光源の場合、レーザ光源１０１０は、例えば、複数の点光源（例えばＶＣＳＥＬ）が１次元又は２次元に配列した構成を備えてもよい。なお、本実施形態において、レーザ光源１０１０は、例えば赤外（ＩＲ）光など、可視光の波長帯とは異なる波長帯の光を出射してよい。
　照射レンズ１０３０は、レーザ光源１０１０の出射面側に配置され、レーザ光源１０１０から出射した光を所定の広がり角の照射光に変換する。
　撮像レンズ１０４０は、イメージセンサ１００の受光面側に配置され、入射光による像をイメージセンサ１００の受光面に結像する。入射光には、レーザ光源１０１０から出射して被写体９０１で反射した反射光も含まれ得る。
　イメージセンサ１００は、その詳細については後述するが、図２に示すように、例えば、複数の画素が２次元格子状に配列する受光部１０２２と、受光部１０２２を駆動して画像データを生成するセンサ制御部１０２１とから構成される。受光部１０２２に配置される画素には、例えば可視光の波長帯の光を検出する画素や、可視光以外の波長帯の光、例えば赤外光の波長帯の光を検出する画素などが含まれてもよい。その際、可視光以外の波長帯の光を検出する画素は、可視光以外の波長帯の光の画像データを生成するための画素（イメージセンサ用）であってもよいし、物体までの距離を測定するための画素（ＴｏＦセンサ用）であってもよいし、輝度変化を検出するための画素（ＥＶＳ用）であってもよい。以下、説明の簡略化のため、受光部１０２２の各画素から読み出されて生成されたデータをすべて画像データと称する。
　システム制御部１０５０は、例えばプロセッサ（ＣＰＵ）によって構成され、光源駆動部１０１１を介してＶＣＳＥＬ１０１２を駆動する。また、システム制御部１０５０は、イメージセンサ１００を制御することで、画像データを取得する。その際、システム制御部１０５０は、レーザ光源１０１０に対する制御と同期してイメージセンサ１００を制御することで、レーザ光源１０１０から出射された照射光の反射光を検出することで得られた画像データを取得してもよい。
　例えば、レーザ光源１０１０から出射した照射光は、照射レンズ１０３０を透して被写体（測定対象物又は物体ともいう）９０１に投影される。この投影された光は、被写体９０１で反射される。そして、被写体９０１で反射された光は、撮像レンズ１０４０を透してイメージセンサ１００に入射する。イメージセンサ１００における受光部１０２２は、被写体９０１で反射した反射光を受光して画像データを生成する。イメージセンサ１００で生成された画像データは、電子機器１のアプリケーションプロセッサ１１００に供給される。アプリケーションプロセッサ１１００は、イメージセンサ１００から入力された画像データに対して認識処理や演算処理などの各種処理を実行し得る。
　１．２　固体撮像装置の構成例
　図３は、本実施形態にイメージセンサの概略構成例を示すブロック図である。図３に示すように、イメージセンサ１００は、例えば、画素アレイ部１０１と、垂直駆動回路１０２と、信号処理回路１０３と、水平駆動回路１０４と、システム制御回路１０５と、データ処理部１０８と、データ格納部１０９とを備える。以下の説明において、垂直駆動回路１０２、信号処理回路１０３、水平駆動回路１０４、システム制御回路１０５、データ処理部１０８及びデータ格納部１０９は、周辺回路とも称される。
　画素アレイ部１０１は、受光した光量に応じた電荷を生成しかつ蓄積する光電変換素子を有する画素（以下、単位画素という）１１０が行方向及び列方向に、すなわち、２次元格子状（以下、行列状ともいう）に配置された構成を有する。ここで、行方向とは画素行の画素の配列方向（図面中、横方向）をいい、列方向とは画素列の画素の配列方向（図面中、縦方向）をいう。
　画素アレイ部１０１では、行列状の画素配列に対し、画素行ごとに画素駆動線ＬＤが行方向に沿って配線され、画素列ごとに垂直信号線ＶＳＬが列方向に沿って配線されている。画素駆動線ＬＤは、画素から信号を読み出す際の駆動を行うための駆動信号を伝送する。図３では、画素駆動線ＬＤが１本ずつの配線として示されているが、１本ずつに限られるものではない。画素駆動線ＬＤの一端は、垂直駆動回路１０２の各行に対応した出力端に接続されている。
　垂直駆動回路１０２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１０１の各画素を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動回路１０２は、当該垂直駆動回路１０２を制御するシステム制御回路１０５と共に、画素アレイ部１０１の各画素の動作を制御する駆動部を構成している。この垂直駆動回路１０２はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系との２つの走査系を備えている。
　読出し走査系は、単位画素１１０の各画素から信号を読み出すために、画素アレイ部１０１の単位画素１１０の各画素を行単位で順に選択走査する。単位画素１１０の各画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりも露光時間分だけ先行して掃出し走査を行う。
　この掃出し走査系による掃出し走査により、読出し行の単位画素１１０の各画素の光電変換素子から不要な電荷が掃き出されることによって当該光電変換素子がリセットされる。そして、この掃出し走査系で不要電荷を掃き出す（リセットする）ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の電荷を捨てて、新たに露光を開始する（電荷の蓄積を開始する）動作のことを言う。
　読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応している。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素１１０の各画素における電荷の蓄積期間（露光期間ともいう）となる。
　垂直駆動回路１０２によって選択走査された画素行の各単位画素１１０から出力される信号は、画素列ごとに垂直信号線ＶＳＬの各々を通して信号処理回路１０３に入力される。信号処理回路１０３は、画素アレイ部１０１の画素列ごとに、選択行の各画素から垂直信号線ＶＳＬを通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
　具体的には、信号処理回路１０３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ（Correlated　Double　Sampling：相関二重サンプリング）処理や、ＤＤＳ（Double　Data　Sampling）処理を行う。例えば、ＣＤＳ処理により、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。信号処理回路１０３は、その他にも、例えば、ＡＤ（アナログ－デジタル）変換機能を備え、光電変換素子から読み出され得たアナログの画素信号をデジタル信号に変換して出力する。
　水平駆動回路１０４は、シフトレジスタやアドレスデコーダなどによって構成され、信号処理回路１０３の画素列に対応する読出し回路（以下、画素回路という）を順番に選択する。この水平駆動回路１０４による選択走査により、信号処理回路１０３において画素回路ごとに信号処理された画素信号が順番に出力される。
　システム制御回路１０５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、当該タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動回路１０２、信号処理回路１０３、及び、水平駆動回路１０４などの駆動制御を行う。
　データ処理部１０８は、少なくとも演算処理機能を有し、信号処理回路１０３から出力される画素信号に対して演算処理等の種々の信号処理を行う。データ格納部１０９は、データ処理部１０８での信号処理にあたって、その処理に必要なデータを一時的に格納する。
　なお、データ処理部１０８から出力された画像データは、例えば、イメージセンサ１００を搭載する電子機器１におけるアプリケーションプロセッサ１１００等において所定の処理が実行されたり、所定のネットワークを介して外部へ送信されたりしてもよい。
　１．３　固体撮像装置の積層構造例
　図４は、本実施形態に係るイメージセンサの積層構造例を示す図である。図４に示すように、イメージセンサ１００は、受光チップ１２１と回路チップ１２２とが上下に積層されたスタック構造を備える。受光チップ１２１は、例えば、複数の単位画素１１０が行列状に配列する画素アレイ部１０１を備える半導体チップであり、回路チップ１２２は、例えば、図３における周辺回路等を備える半導体チップであってよい。
　受光チップ１２１と回路チップ１２２との接合には、例えば、それぞれの接合面を平坦化して両者を電子間力で貼り合わせる、いわゆる直接接合を用いることができる。ただし、これに限定されず、例えば、互いの接合面に形成された銅（Ｃｕ）製の電極パッド同士をボンディングする、いわゆるＣｕ－Ｃｕ接合や、その他、バンプ接合などを用いることも可能である。
　また、受光チップ１２１と回路チップ１２２とは、例えば、半導体基板を貫通するＴＳＶ（Through-Silicon　Via）などの接続部を介して電気的に接続される。ＴＳＶを用いた接続には、例えば、受光チップ１２１に設けられたＴＳＶと受光チップ１２１から回路チップ１２２にかけて設けられたＴＳＶとの２つのＴＳＶをチップ外表で接続する、いわゆるツインＴＳＶ方式や、受光チップ１２１から回路チップ１２２まで貫通するＴＳＶで両者を接続する、いわゆるシェアードＴＳＶ方式などを採用することができる。
　ただし、受光チップ１２１と回路チップ１２２との接合にＣｕ－Ｃｕ接合やバンプ接合を用いた場合には、Ｃｕ－Ｃｕ接合部やバンプ接合部を介して両者が電気的に接続される。
　１．４　単位画素の構成例
　次に、単位画素１１０の構成例について説明する。なお、ここでは、単位画素１１０が、ＲＧＢ三原色における各色成分を検出する画素（以下、ＲＧＢ画素１０ともいう）と、赤外（ＩＲ）光を検出する画素（以下、ＩＲ画素２０ともいう）とを含む場合を例示に挙げる。なお、図５及び以下では、ＲＧＢ三原色を構成する各色成分の光を透過させるカラーフィルタ３１ｒ、３１ｇ又は３１ｂを区別しない場合、その符号が３１とされている。
　図５は、本実施形態に係る画素アレイ部の概略構成例を示す模式図である。図５に示すように、画素アレイ部１０１は、ＲＧＢ画素１０とＩＲ画素２０とからなる単位画素１１０が光の入射方向に沿って配列した構造を備える単位画素１１０が２次元格子状に配列した構成を備える。すなわち、本実施形態では、ＲＧＢ画素１０とＩＲ画素２０とが単位画素１１０の配列方向（平面方向）に対して垂直方向に位置されており、入射光の光路における上流側に位置するＲＧＢ画素１０を透過した光が、このＲＧＢ画素１０の下流側に位置するＩＲ画素２０に入射するように構成されている。このような構成によれば、ＲＧＢ画素１０の光電変換部ＰＤ１における入射光の入射面と反対側の面側にＩＲ画素２０の光電変換部ＰＤ２が配置される。それにより、本実施形態では、光の入射方向に沿って配列するＲＧＢ画素１０とＩＲ画素２０との入射光の光軸が一致又は略一致している。
　なお、本実施形態では、ＲＧＢ画素１０を構成する光電変換部ＰＤ１を有機材料で構成し、ＩＲ画素２０を構成する光電変換部ＰＤ２をシリコンなどの半導体材料で構成する場合を例示するが、これに限定されるものではない。例えば、光電変換部ＰＤ１と光電変換部ＰＤ２との両方が半導体材料で構成されてもよいし、光電変換部ＰＤ１と光電変換部ＰＤ２との両方が有機材料で構成されてもよいし、光電変換部ＰＤ１が半導体材料で構成され、光電変換部ＰＤ２が有機材料で構成されてもよい。若しくは、光電変換部ＰＤ１と光電変換部ＰＤ２との少なくとも一方が有機材料及び半導体材料とは異なる光電変換材料で構成されてもよい。
　１．５　単位画素の回路構成例
　次に、単位画素１１０の回路構成例について説明する。図６は、本実施形態に係る単位画素の概略構成例を示す回路図である。図６に示すように、本例では、単位画素１１０は、ＲＧＢ画素１０と、ＩＲ画素２０とを１つずつ備える。
　（ＲＧＢ画素１０）
　ＲＧＢ画素１０は、例えば、光電変換部ＰＤ１と、転送ゲート１１と、浮遊拡散領域ＦＤ１と、リセットトランジスタ１２と、増幅トランジスタ１３と、選択トランジスタ１４とを備える。
　選択トランジスタ１４のゲートには、画素駆動線ＬＤに含まれる選択制御線が接続され、リセットトランジスタ１２のゲートには、画素駆動線ＬＤに含まれるリセット制御線が接続され、転送ゲート１１の後述する蓄積電極（後述において説明する図８の蓄積電極３７参照）には、画素駆動線ＬＤに含まれる転送制御線が接続される。また、増幅トランジスタ１３のドレインには、信号処理回路１０３に一端が接続される垂直信号線ＶＳＬ１が選択トランジスタ１４を介して接続される。
　以下の説明において、リセットトランジスタ１２、増幅トランジスタ１３及び選択トランジスタ１４は、まとめて画素回路とも称される。この画素回路には、浮遊拡散領域ＦＤ１及び／又は転送ゲート１１が含まれてもよい。
　光電変換部ＰＤ１は、例えば有機材料で構成され、入射した光を光電変換する。転送ゲート１１は、光電変換部ＰＤ１に発生した電荷を転送する。浮遊拡散領域ＦＤ１は、転送ゲート１１が転送した電荷を蓄積する。増幅トランジスタ１３は、浮遊拡散領域ＦＤ１に蓄積された電荷に応じた電圧値の画素信号を垂直信号線ＶＳＬ１に出現させる。リセットトランジスタ１２は、浮遊拡散領域ＦＤ１に蓄積された電荷を放出する。選択トランジスタ１４は、読出し対象のＲＧＢ画素１０を選択する。
　光電変換部ＰＤ１のアノードは、接地されており、カソ－ドは、転送ゲート１１に接続される。光電変換部ＰＤ１には、その詳細については後述において図８を用いて説明するが、例えば、蓄積電極３７が近接配置される。露光時には、光電変換部ＰＤ１に発生した電荷を蓄積電極３７の近傍の半導体層３５に集めるための電圧が、転送制御線を介して蓄積電極３７に印加される。読出し時には、蓄積電極３７の近傍の半導体層３５に集められた電荷を読出し電極３６を介して流出させるための電圧が、転送制御線を介して蓄積電極３７に印加される。
　読出し電極３６を介して流出した電荷は、読出し電極３６と、リセットトランジスタ１２のソースと、増幅トランジスタ１３のゲートとを接続する配線構造によって構成される浮遊拡散領域ＦＤ１に蓄積される。なお、リセットトランジスタ１２のドレインは、例えば、電源電圧ＶＤＤや電源電圧ＶＤＤよりも低いリセット電圧が供給される電源線に接続されてもよい。
　増幅トランジスタ１３のソースは、例えば、不図示の定電流回路等を介して電源線に接続されてよい。増幅トランジスタ１３のドレインは、選択トランジスタ１４のソースに接続され、選択トランジスタ１４のドレインは、垂直信号線ＶＳＬ１に接続される。
　浮遊拡散領域ＦＤ１は、蓄積している電荷をその電荷量に応じた電圧値の電圧に変換する。なお、浮遊拡散領域ＦＤ１は、例えば、対接地容量であってもよい。ただし、これに限定されず、浮遊拡散領域ＦＤ１は、転送ゲート１１のドレインとリセットトランジスタ１２のソースと増幅トランジスタ１３のゲートとが接続するノードにキャパシタなどを意図的に接続することで付加された容量等であってもよい。
　垂直信号線ＶＳＬ１は、信号処理回路１０３においてカラム毎（すなわち、垂直信号線ＶＳＬ１毎）に設けられたＡＤ（Analog-to-Digital）変換回路１０３ａに接続される。ＡＤ変換回路１０３ａは、例えば、比較器とカウンタとを備え、外部の基準電圧生成回路（ＤＡＣ（Digital-to-Analog　Converter））から入力されたシングルスロープやランプ形状等の基準電圧と、垂直信号線ＶＳＬ１に出現した画素信号とを比較することで、アナログの画素信号をデジタルの画素信号に変換する。なお、ＡＤ変換回路１０３ａは、例えば、ＣＤＳ（Correlated　Double　Sampling）回路などを備え、ｋＴＣノイズ等を低減可能に構成されていてもよい。
　（ＩＲ画素２０）
　ＩＲ画素２０は、例えば、光電変換部ＰＤ２と、転送トランジスタ２１と、浮遊拡散領域ＦＤ２と、リセットトランジスタ２２と、増幅トランジスタ２３と、選択トランジスタ２４と、排出トランジスタ２５とを備える。すなわち、ＩＲ画素２０では、ＲＧＢ画素１０における転送ゲート１１が転送トランジスタ２１に置き換えられるとともに、排出トランジスタ２５が追加されている。
　転送トランジスタ２１に対する浮遊拡散領域ＦＤ２、リセットトランジスタ２２及び増幅トランジスタ２３の接続関係は、ＲＧＢ画素１０における転送ゲート１１に対する浮遊拡散領域ＦＤ１、リセットトランジスタ１２及び増幅トランジスタ１３の接続関係と同様であってよい。また、増幅トランジスタ２３と選択トランジスタ２４と垂直信号線ＶＳＬ２との接続関係も、ＲＧＢ画素１０における増幅トランジスタ１３と選択トランジスタ１４と垂直信号線ＶＳＬ１との接続関係と同様であってよい。
　転送トランジスタ２１のソースは、例えば、光電変換部ＰＤ２のカソードに接続され、ドレインは浮遊拡散領域ＦＤ２に接続される。また、転送トランジスタ２１のゲートには、画素駆動線ＬＤに含まれる転送制御線が接続される。
　排出トランジスタ２５のソースは、例えば、光電変換部ＰＤ２のカソードに接続され、ドレインは、電源電圧ＶＤＤや電源電圧ＶＤＤよりも低いリセット電圧が供給される電源線に接続されてよい。また、排出トランジスタ２５のゲートには、画素駆動線ＬＤに含まれる排出制御線が接続される。
　以下の説明において、リセットトランジスタ２２、増幅トランジスタ２３及び選択トランジスタ２４は、まとめて画素回路とも称される。この画素回路には、浮遊拡散領域ＦＤ２、転送トランジスタ２１及び排出トランジスタ２５のうちの１つ以上が含まれてもよい。
　光電変換部ＰＤ２は、例えば半導体材料で構成され、入射した光を光電変換する。転送トランジスタ２１は、光電変換部ＰＤ２に発生した電荷を転送する。浮遊拡散領域ＦＤ２は、転送トランジスタ２１が転送した電荷を蓄積する。増幅トランジスタ２３は、浮遊拡散領域ＦＤ２に蓄積された電荷に応じた電圧値の画素信号を垂直信号線ＶＳＬ２に出現させる。リセットトランジスタ２２は、浮遊拡散領域ＦＤ２に蓄積された電荷を放出する。選択トランジスタ２４は、読出し対象のＩＲ画素２０を選択する。
　光電変換部ＰＤ２のアノードは、接地されており、カソ－ドは、転送トランジスタ２１に接続される。転送トランジスタ２１のドレインは、リセットトランジスタ２２のソースおよび増幅トランジスタ２３のゲートに接続されており、これらを接続する配線構造が、浮遊拡散領域ＦＤ２を構成する。光電変換部ＰＤ２から転送トランジスタ２１を介して流出した電荷は、浮遊拡散領域ＦＤ２に蓄積される。
　浮遊拡散領域ＦＤ２は、蓄積している電荷をその電荷量に応じた電圧値の電圧に変換する。なお、浮遊拡散領域ＦＤ２は、例えば、対接地容量であってもよい。ただし、これに限定されず、浮遊拡散領域ＦＤ２は、転送トランジスタ２１のドレインとリセットトランジスタ２２のソースと増幅トランジスタ２３のゲートとが接続するノードにキャパシタなどを意図的に接続することで付加された容量等であってもよい。
　排出トランジスタ２５は、光電変換部ＰＤ２に蓄積された電荷を排出して、光電変換部ＰＤ２をリセットする際にオン状態とされる。それにより、光電変換部ＰＤ２に蓄積された電荷が排出トランジスタ２５を介して電源線へ流出し、光電変換部ＰＤ２が露光されていない状態にリセットされる。
　垂直信号線ＶＳＬ２は、垂直信号線ＶＳＬ１と同様、ＩＲ信号処理回路１０３Ｂにおいてカラム毎（すなわち、垂直信号線ＶＳＬ２毎）に設けられたＡＤ変換回路１０３ａに接続される。
　１．５．１　回路構成の変形例
　ここで、画素アレイ部１０１におけるＲＧＢ画素１０に対して所謂グローバルシャッタ方式の読出し駆動を可能にする回路構成を、変形例として説明する。図７は、本実施形態の変形例に係る単位画素の概略構成例を示す回路図である。図７に示すように、本変形例では、各単位画素１１０におけるＲＧＢ画素１０Ａが、メモリＭＥＭと転送ゲート１５とをさらに備える。
　メモリＭＥＭは、転送ゲート１１に接続され、光電変換部ＰＤ１から流出した電荷を一時保持する。転送ゲート１５は、メモリＭＥＭと浮遊拡散領域ＦＤ１との間に設けられ、メモリＭＥＭからの電荷の漏れ出しを抑制する。
　露光後の電荷転送時には、画素アレイ部１０１における全てのＲＧＢ画素１０の転送ゲート１１が一斉にオン状態とされる。転送ゲート１１のオン状態とは、蓄積電極３７との関係で構成される状態であり、例えば、光電変換部ＰＤ１において発生する電荷が電子である場合には蓄積電極３７の電位が転送ゲートの電位よりも高く、電荷が正孔である場合には蓄積電極３７の電位が転送ゲートの電位よりも低いことで、半導体層３５に蓄積された電荷が転送ゲート１１を介してＦＤ１へ流出する状態にあることをいう。一方、転送ゲート１１のオフ状態とは、例えば、光電変換部ＰＤ１において発生する電荷が電子である場合には蓄積電極３７の電位が転送ゲート１１の電位よりも低く、電荷が正孔である場合には蓄積電極３７の電位が転送ゲートの電位よりも高いことで、光電変換膜３４で発生した電荷が半導体層３５に蓄積される状態にあることをいう。全てのＲＧＢ画素１０の転送ゲート１１を一斉にオン状態とすることで、同一期間中に各ＲＧＢ画素１０の光電変換部ＰＤ１で発生した電荷が各ＲＧＢ画素１０のメモリＭＥＭに転送されて保持される。メモリＭＥＭに保持された電荷に基づく画素信号の読出しは、所謂ローリングシャッタ方式の読出し駆動と同様であってよい。なお、以下の説明では、光電変換部ＰＤ１及びＰＤ２が光電変換により発生させる電荷が電子である場合を例示するが、これに限定されず、正孔である場合にも、電位制御の方向を反転させることで、本開示に係る技術を同様に適用することが可能である。
　１．６　単位画素の断面構造例
　次に、図８を参照して、一実施形態に係るイメージセンサ１００の断面構造例を説明する。図８は、本実施形態に係るイメージセンサの断面構造例を示す断面図である。ここでは、単位画素１１０における光電変換部ＰＤ１及びＰＤ２が形成された半導体チップに着目してその断面構造例を説明する。
　また、以下の説明では、光の入射面が半導体基板５０の裏面側（素子形成面と反対側）である、いわゆる裏面照射型の断面構造を例示するが、これに限定されず、光の入射面が半導体基板５０の表面側（素子形成面側）である、いわゆる表面照射型の断面構造であってもよい。さらに、本説明では、ＲＧＢ画素１０の光電変換部ＰＤ１に有機材料が用いられた場合を例示するが、上述したように、光電変換部ＰＤ１及びＰＤ２それぞれの光電変換材料には、有機材料及び半導体材料（無機材料ともいう）のうちの一方若しくは両方が用いられてよい。
　なお、光電変換部ＰＤ１の光電変換材料及び光電変換部ＰＤ２の光電変換材料の両方に半導体材料を用いる場合、イメージセンサ１００は、光電変換部ＰＤ１と光電変換部ＰＤ２とが同一の半導体基板５０に作り込まれた断面構造を有してもよいし、光電変換部ＰＤ１が作り込まれた半導体基板と光電変換部ＰＤ２が作り込まれた半導体基板とが貼り合わされた断面構造を有してもよいし、光電変換部ＰＤ１及びＰＤ２のうちの一方が半導体基板５０に作り込まれ、他方が半導体基板５０の裏面又は表面上に形成された半導体層に作り込まれた断面構造を有してもよい。
　図８に示すように、本実施形態では、半導体基板５０にＩＲ画素２０の光電変換部ＰＤ２が形成され、半導体基板５０の裏面側（素子形成面と反対側）の面上に、ＲＧＢ画素１０の光電変換部ＰＤ１が設けられた構造を備える。なお、図８では、説明の都合上、半導体基板５０の裏面が紙面中上側に位置し、表面が下側に位置している。
　半導体基板５０には、例えば、シリコン（Ｓｉ）などの半導体材料が用いられてよい。ただし、これに限定されず、ＧａＡｓ、ＩｎＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＩｎＧａＡｓＰ等の化合物半導体を含む種々の半導体材料が用いられてよい。
　（ＲＧＢ画素１０）
　ＲＧＢ画素１０の光電変換部ＰＤ１は、絶縁層５３を挟んで、半導体基板５０の裏面側に設けられている。光電変換部ＰＤ１は、例えば、有機材料により構成された光電変換膜３４と、光電変換膜３４を挟むように配置された透明電極３３及び半導体層３５とを備える。光電変換膜３４に対して紙面中上側（以降、紙面中上側を上面側とし、下側を下面側とする）に設けられた透明電極３３は、例えば、光電変換部ＰＤ１のアノードとして機能し、下面側に設けられた半導体層３５は、光電変換部ＰＤ１のカソードとして機能する。
　カソードとして機能する半導体層３５は、絶縁層５３中に形成された読出し電極３６に電気的に接続される。読出し電極３６は、絶縁層５３及び半導体基板５０を貫通する配線６１、６２、６３及び６４に接続することで、半導体基板５０の表面（下面）側にまで電気的に引き出されている。なお、図８には示されていないが、配線６４は、図６に示す浮遊拡散領域ＦＤ１に電気的に接続されている。
　カソードとして機能する半導体層３５の下面側には、絶縁層５３を挟んで蓄積電極３７が併設される。図８には示されていないが、蓄積電極３７は、画素駆動線ＬＤ１における転送制御線に接続されており、上述したように、露光時には、光電変換部ＰＤ１に発生した電荷を蓄積電極３７の近傍の半導体層３５に集めるための電圧が印加され、読出し時には、蓄積電極３７の近傍の半導体層３５に集められた電荷を読出し電極３６を介して流出させるための電圧が印加される。
　読出し電極３６及び蓄積電極３７は、透明電極３３と同様に、透明な導電膜であってよい。透明電極３３並びに読出し電極３６及び蓄積電極３７には、例えば、酸化インジウムスズ（ＩＴＯ）や酸化亜鉛（ＩＺＯ）などの透明導電膜が用いられてよい。ただし、これらに限定されず、光電変換部ＰＤ２が検出対象とする波長帯の光を透過させ得る導電膜であれば、種々の導電膜が使用されてよい。
　また、半導体層３５には、例えば、ＩＧＺＯなどの透明な半導体層が用いられてよい。ただし、これらに限定されず、光電変換部ＰＤ２が検出対象とする波長帯の光を透過させ得る半導体層であれば、種々の半導体層が使用されてよい。
　さらに、絶縁層５３は、例えば、シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮ）などの絶縁膜が使用されてよい。ただし、これらに限定されず、光電変換部ＰＤ２が検出対象とする波長帯の光を透過させ得る絶縁膜であれば、種々の絶縁膜が使用されてよい。
　アノードとして機能する透明電極３３の上面側には、封止膜３２を挟んでカラーフィルタ３１が設けられる。封止膜３２は、例えば、窒化シリコン（ＳｉＮ）などの絶縁材料で構成され、透明電極３３からアルミニウム（Ａｌ）やチタニウム（Ｔｉ）などの原子が拡散することを防止するために、これらの原子を含み得る。
　カラーフィルタ３１の配列については後述において説明するが、例えば、１つのＲＧＢ画素１０に対しては、特定の波長成分の光を選択的に透過させるカラーフィルタ３１が設けられる。ただし、色情報を取得するＲＧＢ画素１０の代わりに輝度情報を取得するモノクロ画素を設ける場合には、カラーフィルタ３１が省略されてもよい。
　（ＩＲ画素２０）
　ＩＲ画素２０の光電変換部ＰＤ２は、例えば、半導体基板５０におけるｐウェル領域４２に形成されたｐ型半導体領域４３と、ｐ型半導体領域４３の中央付近に形成されたｎ型半導体領域４４とを備える。ｎ型半導体領域４４は、例えば、光電変換により発生した電荷（電子）を蓄積する電荷蓄積領域として機能し、ｐ型半導体領域４３は、光電変換により発生した電荷をｎ型半導体領域４４内に集めるための電位勾配を形成する領域として機能する。
　光電変換部ＰＤ２の光入射面側には、例えば、ＩＲ光を選択的に透過させるＩＲフィルタ４１が配置される。ＩＲフィルタ４１は、例えば、半導体基板５０の裏面側に設けられた絶縁層５３内に配置されてよい。ＩＲフィルタ４１を光電変換部ＰＤ２の光入射面に配置することで、光電変換部ＰＤ２への可視光の入射を抑制することが可能となるため、可視光に対するＩＲ光のＳ／Ｎ比を改善することができる。それにより、ＩＲ光のより正確な検出結果を得ることが可能となる。
　半導体基板５０の光入射面には、入射光（本例ではＩＲ光）の反射を抑制するために、例えば、微細な凹凸構造が設けられている。この凹凸構造は、いわゆるモスアイ構造と称される構造であってもよいし、モスアイ構造とはサイズやピッチが異なる凹凸構造であってもよい。
　半導体基板５０の表面（紙面中下面）側、すなわち、素子形成面側には、転送トランジスタ２１として機能する縦型トランジスタ４５が設けられる。縦型トランジスタ４５のゲート電極は、半導体基板５０の表面からｎ型半導体領域４４にまで達しており、層間絶縁膜５６に形成された配線６５及び６６（画素駆動線ＬＤ２の転送制御線の一部）を介して垂直駆動回路１０２に接続されている。
　縦型トランジスタ４５を介して流出した電荷は、浮遊拡散領域ＦＤ２に蓄積される。浮遊拡散領域ＦＤ２は、層間絶縁膜５６に形成された不図示の配線を介して、リセットトランジスタ２２のソース及び増幅トランジスタ２３のゲートに接続される。なお、浮遊拡散領域ＦＤ２、リセットトランジスタ２２、増幅トランジスタ２３及び選択トランジスタ２４は、半導体基板５０の素子形成面に設けられてもよいし、半導体基板５０とは異なる半導体基板に設けられてもよい。
　なお、本説明では、入射光に対して上流に位置するＲＧＢ画素１０がＲＧＢの画像信号を生成し、下流に位置するＩＲ画素２０がＩＲ光に基づく画像信号を生成する場合を例示したが、このような構成に限定されない。例えば、上流側の画素（ＲＧＢ画素１０に相当）で緑色に相当する波長成分の光に基づく画像信号を生成し、下流側の画素（ＩＲ画素２０に相当）で赤色に相当する波長成分の光に基づく画像信号及び青色に相当する波長成分の光に基づく画像信号を生成するように構成されてもよい。その場合、光電変換膜３４に緑色に相当する波長成分を選択的に吸収する材料が用いられるとともに、ＩＲフィルタ４１の代わりに、赤色に相当する波長成分を選択的に透過させるカラーフィルタ及び青色に相当する波長成分を選択的に透過させるカラーフィルタが行列状に配列され得る。さらにこの構成では、カラーフィルタ３１を省略することも可能である。このように構成することで、カラー画像を構成するＲＧＢ三原色（ＣＭＹ三原色等であってもよい）それぞれの波長成分を検出する画素の受光面積を拡大することが可能となるため、量子効率の増加によるＳ／Ｎ比の向上を達成することが可能となる。
　（画素分離構造）
　半導体基板５０には、複数の単位画素１１０の間を電気的に分離する画素分離部５４が設けられており、この画素分離部５４で区画された各領域内に、光電変換部ＰＤ２が設けられる。例えば、半導体基板５０の裏面（図中上面）側からイメージセンサ１００を見た場合、画素分離部５４は、例えば、複数の単位画素１１０の間に介在する格子形状を有しており、各光電変換部ＰＤ２は、この画素分離部５４で区画された各領域内に形成されている。
　画素分離部５４には、例えば、タングステン（Ｗ）やアルミニウム（Ａｌ）などの光を反射する反射膜が用いられてもよい。それにより、光電変換部ＰＤ２内に進入した入射光を画素分離部５４で反射させることが可能となるため、光電変換部ＰＤ２内での入射光の光路長を長くすることが可能となる。加えて、画素分離部５４を光反射構造とすることで、隣接画素への光の漏れ込みを低減することが可能となるため、画質や測距精度等をより向上させることも可能となる。なお、画素分離部５４を光反射構造とする構成は、反射膜を用いる構成に限定されず、例えば、画素分離部５４に半導体基板５０とは異なる屈折率の材料を用いることでも実現することができる。
　半導体基板５０と画素分離部５４との間には、例えば、固定電荷膜５５が設けられる。固定電荷膜５５は、例えば、半導体基板５０との界面部分において正電荷（ホール）蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。固定電荷膜５５が負の固定電荷を有するように形成されていることで、その負の固定電荷によって、半導体基板１３８との界面に電界が加わり、正電荷（ホール）蓄積領域が形成される。
　固定電荷膜５５は、例えば、ハフニウム酸化膜（ＨｆＯ２膜）で形成することができる。また、固定電荷膜５５は、その他、例えば、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素等の酸化物の少なくとも１つを含むように形成することができる。
　なお、図８には、画素分離部５４が半導体基板５０の表面から裏面にまで達する、いわゆるＦＴＩ（Full　Trench　Isolation）構造を有する場合が例示されているが、これに限定されず、例えば、画素分離部５４が半導体基板５０の裏面又は表面から半導体基板５０の中腹付近まで形成された、いわゆるＤＴＩ（Deep　Trench　Isolation）構造など、種々の素子分離構造を採用することが可能である。
　（瞳補正）
　カラーフィルタ３１の上面上には、シリコン酸化膜やシリコン窒化膜などによる平坦化膜５２が設けられる。平坦化膜５２の上面上は、例えば、ＣＭＰ（Chemical　Mechanical　Polishing）により平坦化され、この平坦化された上面上には、単位画素１１０ごとのオンチップレンズ５１が設けられる。各単位画素１１０のオンチップレンズ５１は、入射光を光電変換部ＰＤ１及びＰＤ２に集めるような曲率を備えている。なお、各単位画素１１０におけるオンチップレンズ５１、カラーフィルタ３１、ＩＲフィルタ４１、光電変換部ＰＤ２の位置関係は、例えば、画素アレイ部１０１の中心からの距離（像高）に応じて調節されていてもよい（瞳補正）。
　また、図８に示す構造において、斜めに入射した光が隣接画素へ漏れ込むことを防止するための遮光膜が設けられてもよい。遮光膜は、半導体基板５０の内部に設けられた画素分離部５４の上方（入射光の光路における上流側）に位置し得る。ただし、瞳補正をする場合、遮光膜の位置は、例えば、画素アレイ部１０１の中心からの距離（像高）に応じて調節されていてもよい。このような遮光膜は、例えば、封止膜３２内や平坦化膜５２内に設けられてよい。また、遮光膜の材料には、例えば、アルミニウム（Ａｌ）やタングステン（Ｗ）などの遮光材料が用いられてよい。
　１．７　各層の材料
　一実施形態において、光電変換膜３４の材料に有機系半導体を用いる場合、光電変換膜３４の層構造は、以下のような構造とすることが可能である。ただし、積層構造の場合、その積層順は適宜入れ替えることが可能である。
（１）ｐ型有機半導体の単層構造
（２）ｎ型有機半導体の単層構造
（３－１）ｐ型有機半導体層／ｎ型有機半導体層の積層構造
（３－２）ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）／ｎ型有機半導体層の積層構造
（３－３）ｐ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造
（３－４）ｎ型有機半導体層／ｐ型有機半導体とｎ型有機半導体との混合層（バルクヘテロ構造）の積層構造
（４）ｐ型有機半導体とｐ型有機半導体との混合層（バルクヘテロ構造）
　ここで、ｐ型有機半導体としては、ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、ペリレン誘導体、テトラセン誘導体、ペンタセン誘導体、キナクリドン誘導体、チオフェン誘導体、チエノチオフェン誘導体、ベンゾチオフェン誘導体、ベンゾチエノベンゾチオフェン誘導体、トリアリルアミン誘導体、カルバゾール誘導体、ペリレン誘導体、ピセン誘導体、クリセン誘導体、フルオランテン誘導体、フタロシアニン誘導体、サブフタロシアニン誘導体、サブポルフィラジン誘導体、複素環化合物を配位子とする金属錯体、ポリチオフェン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を挙げることができる。
　ｎ型有機半導体としては、フラーレン及びフラーレン誘導体〈例えば、Ｃ６０や、Ｃ７０，Ｃ７４等のフラーレン（高次フラーレン、内包フラーレン等）又はフラーレン誘導体（例えば、フラーレンフッ化物やＰＣＢＭフラーレン化合物、フラーレン多量体等）〉、ｐ型有機半導体よりもＨＯＭＯ及びＬＵＭＯが大きい（深い）有機半導体、透明な無機金属酸化物を挙げることができる。
　ｎ型有機半導体として、具体的には、窒素原子、酸素原子、硫黄原子を含有する複素環化合物、例えば、ピリジン誘導体、ピラジン誘導体、ピリミジン誘導体、トリアジン誘導体、キノリン誘導体、キノキサリン誘導体、イソキノリン誘導体、アクリジン誘導体、フェナジン誘導体、フェナントロリン誘導体、テトラゾール誘導体、ピラゾール誘導体、イミダゾール誘導体、チアゾール誘導体、オキサゾール誘導体、イミダゾール誘導体、ベンズイミダゾール誘導体、ベンゾトリアゾール誘導体、ベンズオキサゾール誘導体、ベンズオキサゾール誘導体、カルバゾール誘導体、ベンゾフラン誘導体、ジベンゾフラン誘導体、サブポルフィラジン誘導体、ポリフェニレンビニレン誘導体、ポリベンゾチアジアゾール誘導体、ポリフルオレン誘導体等を分子骨格の一部に有する有機分子、有機金属錯体やサブフタロシアニン誘導体を挙げることができる。
　フラーレン誘導体に含まれる基等として、ハロゲン原子；直鎖、分岐若しくは環状のアルキル基若しくはフェニル基；直鎖若しくは縮環した芳香族化合物を有する基；ハロゲン化物を有する基；パーシャルフルオロアルキル基；パーフルオロアルキル基；シリルアルキル基；シリルアルコキシ基；アリールシリル基；アリールスルファニル基；アルキルスルファニル基；アリールスルホニル基；アルキルスルホニル基；アリールスルフィド基；アルキルスルフィド基；アミノ基；アルキルアミノ基；アリールアミノ基；ヒドロキシ基；アルコキシ基；アシルアミノ基；アシルオキシ基；カルボニル基；カルボキシ基；カルボキソアミド基；カルボアルコキシ基；アシル基；スルホニル基；シアノ基；ニトロ基；カルコゲン化物を有する基；ホスフィン基；ホスホン基；これらの誘導体を挙げることができる。
　以上のような有機系材料から構成された光電変換膜３４の膜厚としては、次の値に限定されるものではないが、例えば、１×１０－８ｍ（メートル）乃至５×１０－７ｍ、好ましくは、２．５×１０－８ｍ乃至３×１０－７ｍ、より好ましくは、２．５×１０－８ｍ乃至２×１０－７ｍ、一層好ましくは、１×１０－７ｍ乃至１．８×１０－７ｍを例示することができる。尚、有機半導体は、ｐ型、ｎ型と分類されることが多いが、ｐ型とは正孔を輸送し易いという意味であり、ｎ型とは電子を輸送し易いという意味であり、無機半導体のように熱励起の多数キャリアとして正孔又は電子を有しているという解釈に限定されるものではない。
　緑色の波長の光を光電変換する光電変換膜３４を構成する材料としては、例えば、ローダミン系色素、メラシアニン系色素、キナクリドン誘導体、サブフタロシアニン系色素（サブフタロシアニン誘導体）等を挙げることができる。
　また、青色の光を光電変換する光電変換膜３４を構成する材料としては、例えば、クマリン酸色素、トリス－８－ヒドリキシキノリアルミニウム（Ａｌｑ３）、メラシアニン系色素等を挙げることができる。
　さらに、赤色の光を光電変換する光電変換膜３４を構成する材料としては、例えば、フタロシアニン系色素、サブフタロシアニン系色素（サブフタロシアニン誘導体）を挙げることができる。
　さらにまた、光電変換膜３４としては、紫外域から赤色域にかけて略全ての可視光に対して感光するパンクロマチックな感光性有機光電変換膜を用いることも可能である。
　一方、半導体層３５を構成する材料には、バンドギャップの値が大きく（例えば、３．０ｅＶ（エレクトロンボルト）以上のバンドギャップの値）、しかも、光電変換膜３４を構成する材料よりも高い移動度を有する材料が用いられることが好ましい。具体的には、ＩＧＺＯ等の酸化物半導体材料、遷移金属ダイカルコゲナイド、シリコンカーバイド、ダイヤモンド、グラフェン、カーボンナノチューブ、縮合多環炭化水素化合物や縮合複素環化合物等の有機半導体材料等を挙げることができる。
　或いは、光電変換膜３４で発生する電荷が電子である場合、半導体層３５を構成する材料には、光電変換膜３４を構成する材料のイオン化ポテンシャルよりも大きなイオン化ポテンシャルを有する材料を用いることができる。一方、電荷が正孔である場合、半導体層３５を構成する材料には、光電変換膜３４を構成する材料の電子親和力よりも小さな電子親和力を有する材料を用いることができる。
　なお、半導体層３５を構成する材料における不純物濃度は、１×１０１８ｃｍ－３以下であることが好ましい。また、光電変換性能と移動度性能とを満たすことが可能であれば、光電変換膜３４と半導体層３５とを同じ材料で構成することも可能である。
　さらに、透明電極３３、読出し電極３６、半導体層３５及び蓄積電極３７それぞれの材料には、透明材料が用いられることが望ましい。具体的には、Ａｌ－Ｎｄ（アルミニウム及びネオジウムの合金）又はＡＳＣ（アルミニウム、サマリウム及び銅の合金）から成る材料を用いることができる。
　また、透明導電材料のバンドギャップエネルギーは、２．５ｅＶ以上、好ましくは、３．１ｅＶ以上であることが望ましい。
　一方、透明電極３３、読出し電極３６及び蓄積電極３７を透明電極とする場合には、それらを構成する透明導電材料としては、導電性のある金属酸化物を挙げることができる。
　具体的には、酸化インジウム、インジウム－錫酸化物（ＩＴＯ（Indium　Tin　Oxide）、ＳｎドープのＩｎ２Ｏ３、結晶性ＩＴＯ及びアモルファスＩＴＯを含む）、酸化亜鉛にドーパントとしてインジウムを添加したインジウム－亜鉛酸化物（ＩＺＯ（Indium　Zinc　Oxide））、酸化ガリウムにドーパントとしてインジウムを添加したインジウム－ガリウム酸化物（ＩＧＯ）、酸化亜鉛にドーパントとしてインジウムとガリウムを添加したインジウム－ガリウム－亜鉛酸化物（ＩＧＺＯ（Ｉｎ－ＧａＺｎＯ４））、酸化亜鉛にドーパントとしてインジウムと錫を添加したインジウム－錫－亜鉛酸化物（ＩＴＺＯ）、ＩＦＯ（ＦドープのＩｎ２Ｏ３）、酸化錫（ＳｎＯ２）、ＡＴＯ（ＳｂドープのＳｎＯ２）、ＦＴＯ（ＦドープのＳｎＯ２）、酸化亜鉛（他元素をドープしたＺｎＯを含む）、酸化亜鉛にドーパントとしてアルミニウムを添加したアルミニウム－亜鉛酸化物（ＡＺＯ）、酸化亜鉛にドーパントとしてガリウムを添加したガリウム－亜鉛酸化物（ＧＺＯ）、酸化チタン（ＴｉＯ２）、酸化チタンにドーパントとしてニオブを添加したニオブ－チタン酸化物（ＴＮＯ）、酸化アンチモン、スピネル型酸化物、ＹｂＦｅ２Ｏ４構造を有する酸化物を例示することができる。
　或いは、ガリウム酸化物、チタン酸化物、ニオブ酸化物、ニッケル酸化物等を母層とする透明電極を挙げることもできる。
　さらに、透明電極の厚さとしては、２×１０－８ｍ乃至２×１０－７ｍ、好ましくは、３×１０－８ｍ乃至１×１０－７ｍを挙げることができる。
　１．８　単位画素の変形例
　上述では、１つの単位画素が１つのＲＧＢ画素１０と１つのＩＲ画素２０とを備える場合を例示したが、このような構成に限定されない。すなわち、各単位画素１１０は、Ｎ個（Ｎは１以上の整数）のＲＧＢ画素１０とＭ個（Ｍは１以上の整数）のＩＲ画素２０とを備えていてもよい。その際、Ｎ個のＲＧＢ画素１０は、画素回路の一部を共有してもよく、同様に、Ｍ個のＩＲ画素２０は、画素回路の一部を共有してもよい。
　１．８．１　単位画素の構成例
　図９は、本実施形態の変形例に係る単位画素の概略構成例を示す模式図である。図９に示すように、単位画素１１０Ａは、２行２列に配列した４つのＲＧＢ画素１０に対して１つのＩＲ画素２０が、光の入射方向に配置された構造を備える。すなわち、本変形例では、４つのＲＧＢ画素１０に対して１つのＩＲ画素２０が、単位画素１１０Ａの配列方向（平面方向）に対して垂直方向に位置されており、入射光の光路における上流側に位置する４つのＲＧＢ画素１０を透過した光が、これら４つのＲＧＢ画素１０の下流側に位置する１つのＩＲ画素２０に入射するように構成されている。したがって、本変形例では、４つのＲＧＢ画素１０で構成されたベイヤー配列の単位配列とＩＲ画素２０との入射光の光軸が一致又は略一致している。
　１．８．２　単位画素の回路構成例
　図１０は、本実施形態の変形例に係る単位画素の概略構成例を示す回路図である。図１０に示すように、単位画素１１０Ａは、複数のＲＧＢ画素１０－１～１０－Ｎ（図１０では、Ｎは４）と、１つのＩＲ画素２０とを備える。このように、１つの単位画素１１０Ａが複数のＲＧＢ画素１０を備える場合、複数のＲＧＢ画素１０で１つの画素回路（リセットトランジスタ１２、浮遊拡散領域ＦＤ１、増幅トランジスタ１３及び選択トランジスタ１４）を共有することが可能である（画素共有）。そこで、本変形例では、複数のＲＧＢ画素１０－１～１０－Ｎが、リセットトランジスタ１２、浮遊拡散領域ＦＤ１、増幅トランジスタ１３及び選択トランジスタ１４よりなる画素回路を共有する。すなわち、本変形例では、共通の浮遊拡散領域ＦＤ１に複数の光電変換部ＰＤ１及び転送ゲート１１が接続されている。
　１．８．３　単位画素の断面構造例
　図１１は、本実施形態の変形例に係るイメージセンサの断面構造例を示す断面図である。なお、本説明では、図８と同様に、各単位画素１１０Ａが２行２列に配列した４つのＲＧＢ画素１０と、１つのＩＲ画素２０とから構成されている場合を例に挙げる。また、以下の説明では、図８と同様に、単位画素１１０Ａにおける光電変換部ＰＤ１及びＰＤ２が形成された半導体チップに着目してその断面構造例を説明する。さらに、以下の説明において、図８を用いて説明したイメージセンサ１００の断面構造と同様の構造については、それらを引用することで、重複する説明を省略する。
　図１１に示すように、本変形例では、図８に例示した断面構造と同様の断面構造において、オンチップレンズ５１と、カラーフィルタ３１と、蓄積電極３７とが、２行２列の４つ（ただし、図１１では４つのうちの２つが示されている）に分割され、それにより、４つのＲＧＢ画素１０が構成されている。なお、各単位画素２１０における４つのＲＧＢ画素１０は、ベイヤー配列の基本配列を構成してよい。
　１．９　量子効率の向上
　つづいて、上記のような基本構成を備える単位画素１１０（又は単位画素１１０Ａ。以下同じ）において、量子効率を高める構成について、いくつか例を挙げて説明する。なお、以下では、明確化のため、光電変換部が有機光電変換膜で構成された画素（本例では、ＲＧＢ画素１０）に着目し、光電変換部が半導体で構成された画素（本例では、ＩＲ画素２０）の図示及びその説明を省略する。また、説明の簡略化のため、ＲＧＢ画素１０の断面構造において、カラーフィルタ３１より上層の構成、並びに、読出し電極３６より下層の構成については、図示並びにその説明を省略する。さらに、以下の説明では、ＲＧＢ画素１０を単に画素１０とも称する。さらにまた、以下の説明において、浮遊拡散領域ＦＤ１に電気的に接続する読出し電極３６を浮遊拡散領域ＦＤ１の一部として説明する。さらにまた、以下の説明では、光電変換膜３４が光電変換により発生する電荷が負の電荷（すなわち、電子）である場合を例示する。ただし、光電変換膜３４が光電変換により発生する電荷は、正の電荷（すなわち、正孔）であってもよい。さらにまた、各例で説明した構造及び効果は、特に言及されていない場合、他の例に対しても同様であってよい。
　１．９．１　第１例
　図１２は、本実施形態の第１例に係る画素の断面構造を示す垂直断面図である。図１３は、図１２におけるＡ－Ａ断面を示す水平断面図である。なお、ここでの垂直とは、半導体基板５０の素子形成面に対して垂直であることを意味し、水平とは、素子形成面に対して水平であることを意味する。
　図１２及び図１３に示すように、第１例に係る画素１０では、光電変換膜３４の直下に位置する半導体層３５の一部が、光電変換膜３４とは反対側に突出して読出し電極３６に接続される。以下の説明では、この突出した部分を半導体配線６０という。
　半導体配線６０における半導体層３５側には、中央が開口された蓄積電極３７が半導体配線６０を囲むように配置される。蓄積電極３７と半導体配線６０との間は、絶縁層５３が介在することで、電気的に分離される。
　また、半導体配線６０における読出し電極３６側には、転送ゲート１１が配置される。転送ゲート１１は、例えば、光電変換膜３４が発生する電荷と同じ極性を持つ固定電荷膜により構成されている。固定電荷膜の材料としては、固定電荷膜５５と同様に、ハフニウム酸化膜（ＨｆＯ２膜）や、その他、例えば、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素等の酸化物の少なくとも１つを含むように形成することができる。この固定電荷膜、すなわち転送ゲート１１が持つ電位は、蓄積電極３７をオフ状態としたときの蓄積電極３７近傍の半導体層３５の電位よりも低い電位であることが望ましい。このような転送ゲート１１は、蓄積電極３７と同様に、中央が開口された形状を有し、半導体配線６０を囲むように配置される。転送ゲート１１と半導体配線６０との間は、絶縁層５３を介することで離間してもよいし、接触してもよい。
　なお、単位画素１１０が図１１に例示したような画素回路の一部を共有する画素共有の構成を備える場合、半導体配線６０に対して配置される蓄積電極３７及び転送ゲート１１は、画素１０ごとに分割されていてもよい。
　このような構造において、露光期間中、蓄積電極３７には、この蓄積電極３７近傍の半導体層３５における電位を下げる駆動信号（制御電圧ともいう）が垂直駆動回路１０２から印加される。したがって、光電変換膜３４で発生して半導体層３５に進入した電荷５８は、半導体層３５における蓄積電極３７近傍の領域に溜まる。その際、電荷と同じ極性を持つ転送ゲート１１により、電荷が蓄積された領域と転送ゲート１１との間の半導体配線６０に電位障壁が形成されているため、蓄積された電荷の読出し電極３６側への漏れ出しが抑制される。それにより、量子効率を向上させることが可能となる。
　また、第１例では、各画素１０の蓄積電極（ＡＳＥ）３７の周囲を囲むように、シールド電極（ＳＬＤ）５７が配置される。シールド電極５７は、画素駆動線ＬＤの１つである不図示の配線を介して垂直駆動回路１０２に接続される。垂直駆動回路１０２は、各画素１０を個別に駆動する場合、シールド電極５７に駆動信号を印加することで、隣接する画素１０の間に位置する半導体層３５に電位障壁を形成する。それにより、ある画素１０の光電変換膜３４で発生して半導体層３５に進入した電荷が隣接の画素１０へ流出することが抑制されるため、画素１０の量子効率をより向上させることが可能となる。
　なお、図１３では、半導体配線６０の水平断面並びに蓄積電極３７及び転送ゲート１１の開口形状が円形である場合を例示したが、例えば、図１４や図１５に示すように、四角形や正八角形などの多角形や楕円等の様々な形状に変更されてよい。これは、後述する他の例についても同様である。
　１．９．２　第２例
　図１６は、本実施形態の第２例に係る画素の断面構造を示す垂直断面図である。図１６に示すように、第２例に係る画素１０は、上述において図１２を用いて説明した第１例に係る画素１０と同様の断面構造において、転送ゲート１１が蓄積電極３７の内側に配置された構造を備える。すなわち、第２例では、蓄積電極３７の開口が拡径され、蓄積電極３７と同一平面に転送ゲート１１が配置されている。
　このような構造によれば、半導体配線６０の長さを短くすることが可能となるため、イメージセンサ１００の低背化、強いては小型化が可能となる。
　１．９．３　第３例
　図１７は、本実施形態の第３例に係る画素の断面構造を示す垂直断面図である。図１７に示すように、第３例に係る画素１０は、上述において図１２を用いて説明した第１例に係る画素１０と同様の断面構造において、半導体配線６０が、読出し電極３６に近づくにつれて細くなるテーパー形状を有する。
　このような構造によれば、半導体層３５側の半導体配線６０の径が広くなるため、半導体層３５に蓄積された電荷の読出し電極３６側への転送をスムーズに行うことが可能となる。
　また、読出し電極３６側の半導体配線６０の径が狭くなるため、読出し電極３６との接触面積が小さくなり、それにより、読出し電極３６の縮小が可能となる。その結果、読出し電極３６よりも下層へ伝搬する光の量を増加させることが可能となるため、例えば、画素１０の下層にＩＲ画素２０の光電変換部ＰＤ２を配した場合のＩＲ画素２０の量子効率をより高めることが可能となる。
　１．９．４　第４例
　図１８は、本実施形態の第４例に係る画素の断面構造を示す垂直断面図である。図１８に示すように、第４例に係る画素１０は、上述において図１２を用いて説明した第１例に係る画素１０と同様の断面構造において、隣接する画素１０間で読出し電極３６（及び浮遊拡散領域ＦＤ）が共有された構造を備える。
　このように、読出し電極３６及び浮遊拡散領域ＦＤが共有化され、転送ゲート１１を用いて各画素１０から浮遊拡散領域ＦＤへの電荷の転送が制御可能な構造によれば、画素１０ごとの読出しと、複数の画素１０からの同時読出しとを切り替えることが可能となる。
　１．９．５　第５例
　図１９は、本実施形態の第５例に係る画素の断面構造を示す垂直断面図である。図２０は、図１９におけるＢ－Ｂ断面を示す水平断面図である。なお、図１９では、説明の都合上、カラーフィルタ３１より上層の構成が示されている。
　図１９及び図２０に示すように、第５例に係る画素１０は、上述において図１２を用いて説明した第１例に係る画素１０と同様の断面構造において、複数（本例では２つ）の画素１０に対して１つのオンチップレンズ５１が設けられた構造を備える。
　このような構造によれば、１つのオンチップレンズ５１を共有する画素１０間で像面位相差情報を取得することが可能となるため、イメージセンサ１００を制御するシステム制御部１０５０において像面位相差情報に基づいたオートフォーカスなどの制御を実行することが可能となる。
　１．９．６　第６例
　第６例では、図７に例示したグローバルシャッタ方式の読出し駆動が可能な画素１０について説明する。図２１は、本実施形態の第６例に係る画素の断面構造を示す垂直断面図である。図２１に示すように、第６例に係る画素１０は、上述において図１２を用いて説明した第１例に係る画素１０と同様の断面構造において、転送ゲート１１と読出し電極３６との間に、メモリＭＥＭを構成するメモリ電極１６と転送ゲート１５とが順に配置された構造を備える。
　転送ゲート１５は、例えば、転送ゲート１１と同様に、固定電荷膜で構成され、半導体配線６０における最も読出し電極３６に近い側に配置される。ただし、転送ゲート１５の電位は、転送ゲート１１の電位よりも低い電位であってよい。転送ゲート１５は、蓄積電極３７と同様に、中央が開口された形状を有し、半導体配線６０を囲むように配置される。転送ゲート１５と半導体配線６０との間は、絶縁層５３を介して離間してもよいし、接触してもよい。
　メモリ電極１６は、転送ゲート１１と転送ゲート１５との間に配置される。また、メモリ電極１６は、蓄積電極３７と同様に、中央が開口された形状を有し、半導体配線６０を囲むように配置される。
　このような構造によれば、半導体層３５から転送ゲート１１を介して転送された電荷を、半導体配線６０におけるメモリ電極１６近傍の領域に一時保持することが可能となる。それにより、グローバルシャッタ方式の読出し駆動が可能となる。
　１．９．７　第７例
　第７例では、第６例で説明したグローバルシャッタ方式の読出し駆動が可能な画素１０における配線例について説明する。図２２は、本実施形態の第７例に係る画素の断面構造を示す垂直断面図である。図２３は、図２２におけるＣ－Ｃ断面を示す水平断面図である。
　グローバルシャッタ方式の読出し駆動の場合、全ての画素１０における転送ゲート１１、すなわち蓄積電極３７が同時に駆動される。そのため、図２２及び図２３に示すように、画素アレイ部１０１における全ての画素１０の蓄積電極３７は、配線７３により結合されていてもよい。同様に、画素アレイ部１０１における全ての画素１０のメモリ電極１６も、配線７２により結合されていてもよい。
　１．９．８　第８例
　第８例では、グローバルシャッタ方式の読出し駆動が可能な画素１０の他の断面構造例について説明する。図２４は、本実施形態の第８例に係る画素の断面構造を示す垂直断面図である。
　図２４に示すように、第８例に係る画素１０は、上述において図２１を用いて説明した第６例に係る画素１０と同様の断面構造において、半導体層３５が第１半導体層３５Ａと第２半導体層３５Ｂとの２層に分かれた構造を有する。第１半導体層３５Ａと第２半導体層３５Ｂとの間には、絶縁層５３が介在する。半導体配線６０は、第１半導体層３５Ａから第２半導体層３５Ｂを貫通して読出し電極３６まで達している。
　蓄積電極３７、転送ゲート１１及びシールド電極５７は、第６例と同様に、第１半導体層３５Ａと第２半導体層３５Ｂとの間の絶縁層５３に配置される。一方、メモリ電極１６及び転送ゲート１５は、第２半導体層３５Ｂと読出し電極３６との間の絶縁層５３に配置される。より具体的には、メモリ電極１６は、第２半導体層３５Ｂと読出し電極３６との間の半導体配線６０における第２半導体層３５Ｂ側に配置され、転送ゲート１５は、第２半導体層３５Ｂと読出し電極３６との間の半導体配線６０における読出し電極３６側に配置される。
　また、第８例では、第２半導体層３５Ｂにおけるメモリ電極１６の近傍の領域に保持された電荷が隣接する画素１０へ流出することを抑制するために、隣接する画素１０のメモリ電極１６間に、シールド電極５７と同様のシールド電極５７Ｂが設けられる。シールド電極５７Ｂは、画素駆動線ＬＤの１つである不図示の配線を介して垂直駆動回路１０２に接続される。垂直駆動回路１０２は、各画素１０を個別に駆動する場合、シールド電極５７に駆動信号を印加することで、隣接する画素１０の間に位置する第２半導体層３５Ｂに電位障壁を形成する。それにより、ある画素１０のメモリＭＥＭに保持された電荷が隣接の画素１０のメモリＭＥＭへ流出することが抑制されるため、画素１０の量子効率をより向上させることが可能となる。
　１．９．９　第９例
　第９例では、グローバルシャッタ方式の駆動例を説明する。なお、本例では、第６例において図２１を用いて説明した画素１０の駆動例を説明するが、これに限定されず、グローバルシャッタ方式の駆動（以下、グローバルシャッタ駆動という）が可能な他の例に対しても同様に適用することが可能である。
　図２５は、本実施形態の第９例に係る画素の断面構造を示す垂直断面図である。図２５に示すように、第９例に係るグローバルシャッタ駆動では、隣接する２つの画素１０ａ及び１０ｂのうち、一方の画素１０が露光動作を実行している期間、他方の画素１０では露光動作が実行されない。なお、２つの画素１０ａ及び１０ｂは、それぞれ上述した画素１０と同様の構成であってよい。
　具体的には、例えば、画素１０ｂが露光動作を実行中、この画素１０ｂの蓄積電極３７がオン状態とされ、画素１０ａの蓄積電極３７がオフ状態とされる。また、これら２つの画素１０ａ及び１０ｂの間に位置するシールド電極５７は、オフ状態とされる。この状態では、画素１０ａの転送ゲート１１及び転送ゲート１５、並びに、画素１０ｂの転送ゲート１１、メモリ電極１６及び転送ゲート１５は、オフ状態とされる。また、画素１０ａのメモリ電極１６は、オン状態とされる。なお、蓄積電極３７、シールド電極５７及びメモリ電極１６がオン状態とは、垂直駆動回路１０２から各電極に駆動信号が供給されている状態をいい、オフ状態とは、垂直駆動回路１０２から駆動信号が供給されていない状態をいう。
　このような状態では、画素１０ａ及び１０ｂそれぞれの光電変換部ＰＤ１に相当する光電変換膜３４に発生した電荷５８が画素１０ｂの蓄積電極３７に引き寄せられ、それにより、光電変換膜３４に発生した電荷５８が画素１０ｂにおける蓄積電極３７近傍の半導体層３５に溜まる。なお、画素１０ｂにおける蓄積電極３７近傍の半導体層３５から溢れ出した電荷５８の流出先は、画素１０ｂの読出し電極３６に接続された浮遊拡散領域ＦＤであってよい。
　一方、画素１０ａでは、前フレームで蓄積電極３７近傍の半導体層３５に蓄積された電荷５９がメモリＭＥＭに保持されている。メモリＭＥＭに蓄積されている電荷５９は、画素１０ｂに対する露光中に並行して実行される画素１０ａに対する読出し動作により、順次読み出され、画素信号の生成に使用される。
　以上のような動作を実行することで、半導体層３５内の蓄積電極３７による蓄積領域から溢れ出した電荷がメモリＭＥＭに流入することによる寄生受光感度の低下を抑制することが可能となる。
　１．９．１０　第１０例
　第１０例は、第９例で例示したグローバルシャッタ駆動を実現するための画素１０の変形例について説明する。図２６は、本実施形態の第１０例に係る画素の断面構造を示す垂直断面図である。上述した第９例では、グローバルシャッタ駆動を実行中、ペアを形成する２つの画素１０ａ及び１０ｂの間に位置するシールド電極５７がオフ状態とされた。それに対し、第１０例では、図２６に例示するように、ペアを形成する２つの画素１０ａ及び１０ｂの間のシールド電極５７が省略されている。それにより、シールド電極５７を駆動するための構成を省略できるため、シールド電極５７及びシールド電極５７を駆動するための画素駆動線ＬＤの省略による小型化や、グローバルシャッタ駆動時の消費電力の低減などの効果が得られる。
　１．９．１１　第１１例
　第１１例は、第９例で例示したグローバルシャッタ駆動を実現するための画素１０の他の変形例について説明する。図２７は、本実施形態の第１１例に係る画素の断面構造を示す垂直断面図である。図２７に示すように、第１１例では、ペアを形成する２つの画素１０ａ及び１０ｂの読出し電極３６及び浮遊拡散領域ＦＤが共通化される。このように、ペアを形成する２つの画素１０ａ及び１０ｂで読出し電極３６及び浮遊拡散領域ＦＤが共有する場合でも、第９例で説明した駆動により、グローバルシャッタ駆動を実現することができる。
　１．９．１２　第１２例
　図２８は、本実施形態の第１２例に係る画素の断面構造例を示す垂直断面図である。図２８に示すように、上述した及び後述する各例における半導体層３５（第８例で説明した第１半導体層３５Ａ及び第２半導体層３５Ｂを含む）は、第１層３５ａと第２層３５ｂとの２層で構成されていてもよい。第２層３５ｂは、例えば、半導体層３５における絶縁層５３と接触する面に設けられる。
　第２層３５ｂは、絶縁層５３と第１層３５ａとの間に形成される界面トラップ準位を低減する目的で設けられた膜であってよい。また、第１層３５ａ及び第２層３５ｂそれぞれを構成する材料には、例えば、上述した半導体層３５と同様の材料が用いられてよい。ただし、第１層３５ａと第２層３５ｂとは、例えば、組成等の相違により異なる性質を備えていてもよい。
　このように、絶縁層５３と第１層３５ａとの間に、界面トラップ準位を低減するための第２層３５ｂを設けることで、絶縁層５３と第１層３５ａとの間に形成される界面トラップ準位が低減されるため、フレーム間で発生する残像を低減することが可能となる。
　１．９．１３　第１３例
　第１３例では、上述した又は後述する各例におけるカラーフィルタ３１の位置について、いくつか例を挙げる。上述した又は後述する各例において、カラーフィルタ３１は、図２９に例示するように、光電変換膜３４よりも光の入射面側（オンチップレンズ５１側）に配置されてもよいし、図３０に例示するように、光電変換膜３４よりも光の入射面と反対側（不図示の回路チップ１２２側）に配置されてもよい。カラーフィルタ３１を光電変換膜３４よりも光の入射面と反対側に配置する場合には、図３０に例示するように、カラーフィルタ３１は、例えば、絶縁層５３内に配置されてもよい。
　１．９．１４　第１４例
　上述した各例では、画素１０間での電荷の漏れ出し（ブルーミング）を防止するために、画素１０間にシールド電極５７（及びシールド電極５７Ｂ）が配置された構成を例示した。これに対し、第１４例では、シールド電極５７（及びシールド電極５７Ｂ）の代わりに、画素１０間に電荷と同じ極性を持つ固定電荷膜を配置することで、画素１０間での電荷の漏れ出し（ブルーミング）を防止する構成について説明する。なお、以下では、第１例で説明した画素１０をベースとした場合を説明するが、ベースとなる画素１０は第１例に係る画素１０に限定されず、他の例に係る画素１０であってもよい。
　図３１は、本実施形態の第１４例に係る画素の断面構造を示す垂直断面図である。図３２は、図３１におけるＤ－Ｄ断面を示す水平断面図である。図３１及び図３２に示すように、第１４例に係る画素１０では、隣接する画素１０間にシールド電荷膜６７が配置されている。シールド電荷膜６７は、光電変換膜３４で発生する電荷と同じ極性を持つ固定電荷膜で構成されていてよい。第１４例では、シールド電荷膜６７は、蓄積電極３７が配置された面と同じ面に配置される。なお、シールド電荷膜６７は、蓄積電極３７の側面に接触してもよいし、蓄積電極３７の側面から離間してもよい。
　このような構造によっても、ある画素１０の光電変換膜３４で発生して半導体層３５に進入した電荷が隣接の画素１０へ流出することが抑制されるため、画素１０の量子効率をより向上させることが可能となる。
　また、本例によれば、シールド電極５７を駆動するための構成を省略できるため、シールド電極５７及びシールド電極５７を駆動するための画素駆動線ＬＤの省略による小型化が可能となる。さらに、第１４例では、蓄積電極３７をシールド電荷膜６７から離間する必要がないため、蓄積電極３７を拡大することが可能となる。それにより、蓄積電極３７近傍の半導体層３５により効率的に電荷を集めることが可能となるため、量子効率のさらなる向上が期待できる。
　以下の例では、シールド電荷膜６７の位置の変形例について説明する。
　１．９．１５　第１５例
　図３３は、本実施形態の第１５例に係る画素の断面構造を示す垂直断面図である。図３３に示すように、シールド電荷膜６７は、隣接する画素１０間の境界部分であって、絶縁層５３における蓄積電極３７の上面が配置された面と半導体層３５（半導体配線６０以外）の下面との間に配置されてもよい。その際、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。
　１．９．１６　第１６例
　図３４は、本実施形態の第１６例に係る画素の断面構造を示す垂直断面図である。図３４に示すように、シールド電荷膜６７は、隣接する画素１０間の境界部分であって、半導体層３５の下層部分、すなわち半導体層３５における絶縁層５３と接する領域に配置されてもよい。その際、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。
　１．９．１７　第１７例
　図３５は、本実施形態の第１７例に係る画素の断面構造を示す垂直断面図である。図３５に示すように、シールド電荷膜６７は、隣接する画素１０間の境界部分に、この部分の半導体層３５を置き換えるようにして配置されてもよい。その際、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。
　１．９．１８　第１８例
　図３６は、本実施形態の第１８例に係る画素の断面構造を示す垂直断面図である。図３６に示すように、シールド電荷膜６７は、隣接する画素１０間の境界部分であって、光電変換膜３４の下層部分、すなわち光電変換膜３４における半導体層３５と接する領域に配置されてもよい。その際、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。
　１．９．１９　第１９例
　図３７は、本実施形態の第１９例に係る画素の断面構造を示す垂直断面図である。図３７に示すように、シールド電荷膜６７は、隣接する画素１０間の境界部分に、この部分の光電変換膜３４を置き換えるようにして配置されてもよい。その際、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。
　１．９．２０　第２０例
　図３８及び図３９は、本実施形態の第２０例に係る画素の断面構造を示す垂直断面図である。図３８及び図３９に示すように、シールド電荷膜６７は、隣接する画素１０間の境界部分であって、絶縁層５３における蓄積電極３７の下面よりも下側（読出し電極３６側）に配置されてもよい。その際、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。また、シールド電荷膜６７における開口周辺の領域と蓄積電極３７の外周部分とは、図３８に示すように、接触してもよいし、図３９に示すように、垂直方向に離間してもよい。
　１．９．２１　第２１例
　図４０は、本実施形態の第２１例に係る画素の断面構造を示す垂直断面図である。図４０に示すように、上述した例における転送ゲート１１とシールド電荷膜６７とは、一体化された固定電荷膜８１に置き換えられてもよい。
　１．９．２２　第２２例
　上述した例では、各画素１０の中央に半導体配線６０が配置された場合を例示したが、例えば、図１０に例示したような、複数の画素１０で浮遊拡散領域ＦＤを共有する構成では、画素１０間で半導体配線６０を共有することも可能である。そこで、以下で説明する第２２例～第２８例では、複数の画素１０で半導体配線６０を共有する場合の断面構造について例を挙げて説明する。なお、第２２例～第２８例では、読出し電極３６（浮遊拡散領域ＦＤ）と蓄積電極３７とが同じ面（すなわち、半導体基板５０の素子形成面からの高さが同じ）に配置された場合を例示するが、これに限定されず、上述した例のように、異なる面に配置されてもよい。
　図４１は、本実施形態の第２２例に係る画素の断面構造を示す垂直断面図である。図４２は、図４１におけるＥ－Ｅ断面を示す水平断面図である。図４１及び図４２に示すように、第２２例では、転送ゲート１１及びシールド電荷膜６７が一体化された固定電荷膜８１が、半導体層３５と蓄積電極３７及び読出し電極３６との間（ただし、読出し電極３６が蓄積電極３７よりも下層に配置されている場合には、蓄積電極３７を挟んで読出し電極３６と反対側）に配置される。固定電荷膜８１には、各画素１０の蓄積電極３７と対応する領域に開口８１ａが設けられている。その際、基板厚方向において、蓄積電極３７の周縁部が固定電荷膜８１と重畳してもよい。光電変換膜３４で発生した電荷は、半導体層３５における開口８１ａと対応する蓄積領域に蓄積される。
　このように、蓄積電極３７と固定電荷膜８１とが異なる層に配置された構造では、蓄積電極３７（及び開口８１ａ）を隣接する画素１０の方向へ拡大することが可能である。それにより、半導体層３５における蓄積領域を拡大することが可能となるため、より多くの電荷を蓄えることが可能となる。
　なお、本例では、半導体層３５が上層の第１層３５ａと下層の第２層３５ｂとに分かれた場合を例示したが、これに限定されず、半導体層３５が単層で構成されていてもよい。
　１．９．２３　第２３例
　図４３は、本実施形態の第２３例に係る画素の断面構造を示す垂直断面図である。図４３に示すように、第２２例で例示した固定電荷膜８１は、半導体層３５における下層部分に配置されてもよい。その際、半導体層３５が上層の第１層３５ａと下層の第２層３５ｂとに分かれている場合には、固定電荷膜８１は、下層の第２層３５ｂを部分的に置き換える形で配置されてもよい。
　１．９．２４　第２４例
　図４４は、本実施形態の第２４例に係る画素の断面構造を示す垂直断面図である。図４４に示すように、第２４例では、第２３例における固定電荷膜８１が絶縁膜８２に置き換えられている。したがって、第２４例では、半導体層３５の下層の一部が、例えば図４２に示した開口８１ａと同様の形状で蓄積電極３７側に突出している。
　このような構造では、蓄積電極３７に印加する駆動信号を制御することで、半導体層３５における蓄積電極３７側に突出した部分への電荷の蓄積と排出とを制御することが可能であるため、他の例と同様に、蓄積電荷の読出し電極３６側への漏れ出しや、隣接画素１０への漏れ出し（ブルーミング）を抑制することが可能となる。
　１．９．２５　第２５例
　図４５は、本実施形態の第２５例に係る画素の断面構造を示す垂直断面図である。図４６は、図４５におけるＦ－Ｆ断面を示す水平断面図である。図４５及び図４６に示すように、第２５例では、例えば、第２４例と同様の構造において、固定電荷膜８１が、転送ゲート１１に相当する部分が省略された固定電荷膜８３に置き換えられている。すなわち、本例に係る固定電荷膜８３は、上述した例におけるシールド電荷膜６７に相当する。
　このように、転送ゲート１１を省略した場合でも、画素１０間での電荷の漏れ出し（ブルーミング）を抑制することが可能となるため、量子効率の向上を図ることが可能である。
　１．９．２６　第２６例
　図４７は、本実施形態の第２６例に係る画素の断面構造を示す垂直断面図である。図４８は、図４７におけるＧ－Ｇ断面を示す水平断面図である。図４７及び図４８に示すように、第２６例では、例えば、第２４例と同様の構造において、固定電荷膜８１が、シールド電荷膜６７に相当する部分が省略された固定電荷膜８４に置き換えられている。すなわち、本例に係る固定電荷膜８３は、上述した例における転送ゲート１１に相当する。
　このように、シールド電荷膜６７を省略した場合でも、蓄積電荷の浮遊拡散領域ＦＤへの漏れ出しを抑制することが可能となるため、量子効率の向上を図ることが可能である。
　１．９．２７　第２７例
　図４９は、本実施形態の第２７例に係る画素の断面構造を示す垂直断面図である。図４９に示すように、第２７例では、上述において図４３を用いて説明した第２３例と同様の構造において、半導体層３５が第１層３５ａと第２層３５ｂとに分かれていない構造が例示されている。このように、半導体層３５が第１層３５ａと第２層３５ｂとに分かれていない場合には、半導体層３５の下層部分に固定電荷膜８１を配置してよい。
　１．９．２８　第２８例
　図５０は、本実施形態の第２８例に係る画素の断面構造を示す垂直断面図である。図５０に示すように、第２８例では、蓄積電極３７（及び読出し電極３６）を挟んで半導体層３５と反対（下層ともいう）側の絶縁層５３内に、電位を制御するための電位制御電極８５が配置されている。
　このように、蓄積電極３７（及び読出し電極３６）よりも下層側に電位を制御するための電位制御電極８５を配置することで、半導体層３５の蓄積領域から浮遊拡散領域ＦＤへの電荷の流れをアシストすることが可能となるため、よりスムーズな電荷の読出しが可能となる。
　１．９．２９　第２９例
　第２９例～第３４例では、シールド電荷膜６７の配置バリエーションについて説明する。なお、第２９例～第３４例では、第２２例～第２８例と同様に、読出し電極３６（浮遊拡散領域ＦＤ）と蓄積電極３７とが同じ面に配置された場合を例示するが、これに限定されず、上述した例のように、異なる面に配置されてもよい。
　図５１は、本実施形態の第２９例に係る画素の断面構造を示す垂直断面図である。図５１に示すように、シールド電荷膜６７は、隣接する画素１０間の境界部分であって、蓄積電極３７と同じ面に配置されてもよい。その際、シールド電荷膜６７と蓄積電極３７とは、接触してもよいし、離間してもよい。
　１．９．３０　第３０例
　図５２は、本実施形態の第３０例に係る画素の断面構造を示す垂直断面図である。図５２に示すように、シールド電荷膜６７は、隣接する画素１０間の境界部分であって、絶縁層５３における蓄積電極３７の上面が配置された面と半導体層３５（半導体配線６０以外）の下面との間に配置されてもよい。その際、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。
　１．９．３１　第３１例
　図５３は、本実施形態の第３１例に係る画素の断面構造を示す垂直断面図である。図５３に示すように、シールド電荷膜６７は、隣接する画素１０間の境界部分であって、絶縁層５３における蓄積電極３７の下面よりも下側に配置されてもよい。その際、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。また、シールド電荷膜６７における開口周辺の領域と蓄積電極３７の外周部分とは、接触してもよいし、垂直方向に離間してもよい。
　１．９．３２　第３２例
　図５４は、本実施形態の第３２例に係る画素の断面構造を示す垂直断面図である。図５４に示すように、シールド電荷膜６７は、隣接する画素１０間の境界部分であって、半導体層３５の下層部分、すなわち半導体層３５における絶縁層５３と接する領域に配置されてもよい。その際、半導体層３５が第１層３５ａと第２層３５ｂとに分かれている場合には、シールド電荷膜６７は、第１層３５ａの下層部分に配置されてもよい。また、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。
　１．９．３３　第３３例
　図５５は、本実施形態の第３３例に係る画素の断面構造を示す垂直断面図である。図５５に示すように、シールド電荷膜６７は、隣接する画素１０間の境界部分であって、光電変換膜３４の下層部分、すなわち光電変換膜３４における半導体層３５と接する領域に配置されてもよい。その際、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。
　１．９．３４　第３４例
　図５６は、本実施形態の第３４例に係る画素の断面構造を示す垂直断面図である。図５６に示すように、シールド電荷膜６７は、隣接する画素１０間の境界部分に、この部分の光電変換膜３４を置き換えるようにして配置されてもよい。その際、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。
　１．９．３５　第３５例
　第３５例～第４０例では、転送ゲート１１の配置バリエーションについて説明する。なお、第３５例～第４０例では、第２２例～第３４例と同様に、読出し電極３６（浮遊拡散領域ＦＤ）と蓄積電極３７とが同じ面に配置された場合を例示するが、これに限定されず、上述した例のように、異なる面に配置されてもよい。
　図５７は、本実施形態の第３５例に係る画素の断面構造を示す垂直断面図である。図５７に示すように、転送ゲート１１は、読出し電極３６と蓄積電極３７との間であって、絶縁層５３における蓄積電極３７の上面が配置された面と半導体層３５（半導体配線６０以外）の下面との間に配置されてもよい。その際、転送ゲート１１の周縁は、垂直方向において読出し電極３６及び蓄積電極３７とそれぞれ重畳してもよい。
　１．９．３６　第３６例
　図５８は、本実施形態の第３６例に係る画素の断面構造を示す垂直断面図である。図５８に示すように、転送ゲート１１は、読出し電極３６と蓄積電極３７との間であって、読出し電極３６及び蓄積電極３７と同じ面に配置されてもよい。その際、転送ゲート１１と読出し電極３６及び蓄積電極３７とは、それぞれ接触してもよいし、離間してもよい。
　１．９．３７　第３７例
　図５９は、本実施形態の第３７例に係る画素の断面構造を示す垂直断面図である。図５９に示すように、転送ゲート１１は、読出し電極３６と蓄積電極３７との間であって、絶縁層５３における蓄積電極３７の下面よりも下側に配置されてもよい。その際、転送ゲート１１の周縁は、垂直方向において読出し電極３６の一部及び蓄積電極３７とそれぞれ重畳してもよい。また、転送ゲート１１の周縁と読出し電極３６及び蓄積電極３７とは、それぞれ接触してもよいし、垂直方向に離間してもよい。
　１．９．３８　第３８例
　図６０は、本実施形態の第３８例に係る画素の断面構造を示す垂直断面図である。図６０に示すように、転送ゲート１１は、読出し電極３６と蓄積電極３７との間であって、半導体層３５の下層部分、すなわち半導体層３５における絶縁層５３と接する領域に配置されてもよい。その際、半導体層３５が第１層３５ａと第２層３５ｂとに分かれている場合には、転送ゲート１１は、第１層３５ａの下層に配置されてもよい。また、転送ゲート１１の周縁は、垂直方向において読出し電極３６及び蓄積電極３７とそれぞれ重畳してもよい。
　１．９．３９　第３９例
　図６１は、本実施形態の第３９例に係る画素の断面構造を示す垂直断面図である。図６１に示すように、転送ゲート１１は、読出し電極３６と蓄積電極３７との間であって、光電変換膜３４の下層部分、すなわち光電変換膜３４における半導体層３５と接する領域に配置されてもよい。その際、転送ゲート１１の周縁は、垂直方向において読出し電極３６及び蓄積電極３７とそれぞれ重畳してもよい。
　１．９．４０　第４０例
　図６２は、本実施形態の第４０例に係る画素の断面構造を示す垂直断面図である。図６２に示すように、転送ゲート１１は、読出し電極３６と蓄積電極３７との間であって、この部分の光電変換膜３４を置き換えるようにして配置されてもよい。その際、転送ゲート１１の周縁は、垂直方向において読出し電極３６及び蓄積電極３７とそれぞれ重畳してもよい。
　１．９．４１　第４１例
　上述した第２２例～第４０例では、読出し電極３６（浮遊拡散領域ＦＤ）と蓄積電極３７とが同じ面に配置された場合のシールド電荷膜６７及び転送ゲート１１の配置バリエーションについて説明した。これに対し、以下の第４１例～第５１例では、上述の第１例～第２１例と同様に、読出し電極３６（浮遊拡散領域ＦＤ）が蓄積電極３７よりも下層に配置された場合の配置バリエーションについて説明する。
　図６３は、本実施形態の第４１例に係る画素の断面構造を示す垂直断面図である。図６３に示すように、第４１例において、転送ゲート１１及びシールド電荷膜６７は、読出し電極３６及び蓄積電極３７と同じ面に配置されてもよい。その際、転送ゲート１１と読出し電極３６及び蓄積電極３７とは、それぞれ接触してもよいし、離間してもよく、また、シールド電荷膜６７と蓄積電極３７とは、それぞれ接触してもよいし、離間してもよい。
　１．９．４２　第４２例
　図６４は、本実施形態の第４２例に係る画素の断面構造を示す垂直断面図である。図６４に示すように、第４２例において、転送ゲート１１は、読出し電極３６と蓄積電極３７との間であって、絶縁層５３における蓄積電極３７の下面よりも下側に配置されてもよい。その際、転送ゲート１１の周縁は、垂直方向において読出し電極３６の一部及び蓄積電極３７とそれぞれ重畳してもよい。また、転送ゲート１１の周縁と読出し電極３６及び蓄積電極３７とは、それぞれ接触してもよいし、垂直方向に離間してもよい。
　シールド電荷膜６７は、隣接する画素１０間の境界部分であって、半導体層３５の下層部分、すなわち光電変換膜３４における半導体層３５と接する領域に配置されてもよい。その際、半導体層３５が第１層３５ａと第２層３５ｂとに分かれている場合には、シールド電荷膜６７は、第２層３５ｂの一部を置き換える形で配置されてもよい。また、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。
　１．９．４３　第４３例
　図６５は、本実施形態の第４３例に係る画素の断面構造を示す垂直断面図である。図６５に示すように、第４３例では、上述において図６４を用いて説明した第４２例に係る断面構造と同様の構造において、転送ゲート１１がゲート電極９１を備える転送ゲートに置き換えられている。ゲート電極９１は、例えば、蓄積電極３７等と同様の透明導電材料で構成されてよく、垂直駆動回路１０２から印加された駆動信号に従って半導体配線６０内に電位障壁を形成することで、半導体配線６０の導通をオン／オフする。
　１．９．４４　第４４例
　図６６は、本実施形態の第４４例に係る画素の断面構造を示す垂直断面図である。図６６に示すように、第４４例では、上述において図６３を用いて説明した第４１例に係る断面構造と同様の構造において、転送ゲート１１が、第４２例と同様に、読出し電極３６と蓄積電極３７との間であって、絶縁層５３における蓄積電極３７の下面よりも下側に配置されるとともに、シールド電荷膜６７がシールド電極５７に置き換えられている。
　１．９．４５　第４５例
　図６７は、本実施形態の第４５例に係る画素の断面構造を示す垂直断面図である。図６７に示すように、第４５例では、上述において図６５を用いて説明した第４３例に係る断面構造と同様の構造において、シールド電荷膜６７が、隣接する画素１０間の境界部分であって、絶縁層５３における蓄積電極３７の下面よりも下側（読出し電極３６側）に配置されている。その際、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。また、シールド電荷膜６７における開口周辺の領域と蓄積電極３７の外周部分とは、接触してもよいし、垂直方向に離間してもよい。
　１．９．４６　第４６例
　図６８は、本実施形態の第４６例に係る画素の断面構造を示す垂直断面図である。図６８に示すように、第４６例では、上述において図６５を用いて説明した第４３例に係る断面構造と同様の構造において、シールド電荷膜６７が、隣接する画素１０間の境界部分であって、蓄積電極３７と同じ面に配置されている。その際、シールド電荷膜６７と蓄積電極３７とは、接触してもよいし、離間してもよい。
　１．９．４７　第４７例
　図６９は、本実施形態の第４７例に係る画素の断面構造を示す垂直断面図である。図６９に示すように、第４７例では、上述において図６５を用いて説明した第４３例に係る断面構造と同様の構造において、シールド電荷膜６７が、隣接する画素１０間の境界部分であって、絶縁層５３における蓄積電極３７の上面が配置された面と半導体層３５（半導体配線６０以外）の下面との間に配置されている。その際、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。
　１．９．４８　第４８例
　図７０は、本実施形態の第４８例に係る画素の断面構造を示す垂直断面図である。図７０に示すように、第４８例では、上述において図６５を用いて説明した第４３例に係る断面構造と同様の構造において、シールド電荷膜６７が、隣接する画素１０間の境界部分であって、半導体層３５の下層部分、すなわち半導体層３５における絶縁層５３と接する領域に配置されている。その際、半導体層３５が第１層３５ａと第２層３５ｂとに分かれている場合には、シールド電荷膜６７は、第１層３５ａの下層部分に配置されてもよい。また、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。
　１．９．４９　第４９例
　図７１は、本実施形態の第４９例に係る画素の断面構造を示す垂直断面図である。図７１に示すように、第４９例では、上述において図６５を用いて説明した第４３例に係る断面構造と同様の構造において、シールド電荷膜６７が、隣接する画素１０間の境界部分に位置する半導体層３５を置き換える形で配置されている。その際、半導体層３５が第１層３５ａと第２層３５ｂとに分かれている場合には、シールド電荷膜６７は、第１層３５ａの一部を置き換える形で配置されてもよい。また、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。
　１．９．５０　第５０例
　図７２は、本実施形態の第５０例に係る画素の断面構造を示す垂直断面図である。図７２に示すように、第５０例では、上述において図６５を用いて説明した第４３例に係る断面構造と同様の構造において、シールド電荷膜６７が、隣接する画素１０間の境界部分であって、光電変換膜３４の下層部分、すなわち光電変換膜３４における半導体層３５と接する領域に配置されている。その際、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。
　１．９．５１　第５１例
　図７３は、本実施形態の第５１例に係る画素の断面構造を示す垂直断面図である。図７３に示すように、第５１例では、上述において図６５を用いて説明した第４３例に係る断面構造と同様の構造において、シールド電荷膜６７が、隣接する画素１０間の境界部分に、この部分の光電変換膜３４を置き換えるようにして配置されている。その際、シールド電荷膜６７における開口周辺の領域は、垂直方向において蓄積電極３７の外周部分と重畳してもよい。
　１．１０　まとめ
　以上のように、本実施形態によれば、蓄積電極３７と読出し電極３６との間の電位障壁が転送ゲート１１を用いて制御される。それにより、蓄積電極３７近傍の半導体層３５に蓄積された電荷が読出し電極３６側へ漏れ出ることを抑制することが可能となるため、量子効率を向上させることが可能となる。また、隣接する画素１０間の電位障壁がシールド電極５７又はシールド電荷膜６７を用いて制御される。それにより、ある画素１０の光電変換膜３４で発生して半導体層３５に進入した電荷が隣接の画素１０へ流出すること（ブルーミング）が抑制されるため、画素１０の量子効率をより向上させることが可能となる。
　２．断面構造のバリエーション
　ここで、上述した実施形態に係るイメージセンサ１００の断面構造について、いくつかのバリエーションを説明する。なお、以下の説明において特に限定されていない構造については、上述において説明した断面構造と同様の構造であってよい。
　２．１　第１バリエーション
　図７４は、第１バリエーションに係るイメージセンサの断面構造例を示す垂直断面図である。図７５は、図７４におけるＩ－Ｉ断面を示す水平断面図である。図７４及び図７５に示すように、イメージセンサ１００は、例えば、入射光に対して上流側に配置されたＲＧＢ画素１０と下流側に配置されたＩＲ画素２０とが積層された積層型の撮像素子である。上流側では、例えば、赤色光（Ｒ）を選択的に透過させるカラーフィルタ３１ｒを備える１つのＲＧＢ画素１０と、緑色光（Ｇ）を選択的に透過させるカラーフィルタ３１ｇを備える２つのＲＧＢ画素１０と、青色光（Ｂ）を選択的に透過させるカラーフィルタ３１ｂを備える１つのＲＧＢ画素１０と、の４つのＲＧＢ画素１０が、ベイヤー配列における２行×２列の単位配列を構成するように配置される。画素アレイ部１０１では、この単位配列が繰り返し単位となり、行方向と列方向とからなるアレイ状に繰り返し配置されている。
　２行×２列で配置された４つのＲＧＢ画素１０からなる単位配列において、緑色光（Ｇ）を選択的に透過させる２つのカラーフィルタ３１ｇが対角線上に配置され、赤色光（Ｒ）および青色光（Ｂ）を選択的に透過させるカラーフィルタ３１ｒ及び３１ｂが、直交する対角線上に１つずつ配置される。カラーフィルタ３１ｒ、３１ｇ及び３１ｂのうちの１つが設けられた各ＲＧＢ画素１０の光電変換膜３４は、各カラーフィルタ３１に対応する色光を光電変換して電荷を発生させる。
　カラーフィルタ３１を透過した光のうち、可視光領域の光（赤色光（Ｒ）、緑色光（Ｇ）および青色光（Ｂ））は、それぞれ、各カラーフィルタ３１が設けられたＲＧＢ画素１０の光電変換膜３４で吸収され、それ以外の光、例えば、赤外光領域（例えば、７００ｎｍ以上１０００ｎｍ以下）の光（ＩＲ光）は、光電変換膜３４を透過する。この光電変換膜３４を透過したＩＲ光は、各ＲＧＢ画素１０に対して下流に配置されたＩＲ画素２０の光電変換部ＰＤ１において検出される。このように、第１バリエーションに係るイメージセンサ１００では、可視光画像および赤外光画像の両方を同時に生成可能となっている。
　２．２　第２バリエーション
　図７６は、第２バリエーションに係るイメージセンサの断面構造例を示す垂直断面図である。図７７は、図７６におけるＩＩ－ＩＩ断面を示す水平断面図である。上述した第１バリエーションでは、赤色光（Ｒ）、緑色光（Ｇ）および青色光（Ｂ）を選択的に透過させるカラーフィルタ３１が光電変換膜３４の上方（光入射側）に設けられた例を示したが、カラーフィルタ３１は、例えば、図７６に示したように、光電変換部ＰＤ１と光電変換部ＰＤ２との間に設けるようにしてもよい。
　第２バリエーションでは、例えば、カラーフィルタ３１が、少なくとも赤色光（Ｒ）を選択的に透過させるカラーフィルタ３１ｒと、少なくとも青色光（Ｂ）を選択的に透過させるカラーフィルタ３１ｂとが互いに対角線上に配置された構成を有している。入射光に対して上流側に位置する光電変換膜３４は、例えば緑色光に対応する波長を選択的に吸収するように構成されている。これにより、上流側の光電変換部ＰＤ１及びカラーフィルタ３１ｒ及び３１ｂの下方にそれぞれ配置された下流側の光電変換部ＰＤ２において、ＲＧＢ三原色に対応する信号を取得することが可能となる。第２バリエーションでは、一般的なベイヤー配列を有する撮像素子よりもＲＧＢ三原色それぞれの光電変換部ＰＤ１及びＰＤ２の受光面積を拡大することができるため、Ｓ／Ｎ比を向上させることが可能となる。
　３．撮像装置の構成例
　図７８は、本開示を適用した電子機器としての撮像装置の一実施の形態の構成例を示すブロック図である。
　図７８の撮像装置２０００は、ビデオカメラやデジタルスチルカメラ等である。撮像装置２０００は、レンズ群２００１、固体撮像装置２００２、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、および電源部２００８からなる。ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、および電源部２００８は、バスライン２００９を介して相互に接続されている。
　レンズ群２００１は、被写体からの入射光（像光）を取り込んで固体撮像装置２００２の撮像面上に結像する。固体撮像装置２００２は、上述した実施形態に係るイメージセンサ１００であってよい。固体撮像装置２００２は、レンズ群２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ回路２００３に供給する。
　ＤＳＰ回路２００３は、固体撮像装置２００２から供給される画素信号に対して所定の画像処理を行い、画像処理後の画像信号をフレーム単位でフレームメモリ２００４に供給し、一時的に記憶させる。
　表示部２００５は、例えば、液晶パネルや有機ＥＬ(Electro　Luminescence)パネル等のパネル型表示装置からなり、フレームメモリ２００４に一時的に記憶されたフレーム単位の画素信号に基づいて、画像を表示する。
　記録部２００６は、ＤＶＤ(Digital　Versatile　Disk)、フラッシュメモリ等からなり、フレームメモリ２００４に一時的に記憶されたフレーム単位の画素信号を読み出し、記録する。
　操作部２００７は、ユーザによる操作の下に、撮像装置２０００が持つ様々な機能について操作指令を発する。電源部２００８は、電源を、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、および操作部２００７に対して適宜供給する。
　本技術を適用する電子機器は、画像取込部（光電変換部）にイメージセンサを用いる装置であればよく、撮像装置２０００のほか、撮像機能を有する携帯端末装置、画像読取部にイメージセンサを用いる複写機などがある。
　４．移動体への応用例
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図７９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図７９に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced　Driver　Assistance　System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図７９の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図８０は、撮像部１２０３１の設置位置の例を示す図である。
　図８０では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図８０には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。図８０に例示する撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５等として、車両１２１００に搭載されてよい。撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５等に本開示に係る技術を適用することにより、撮像部１２０３１の感度を向上させることが可能となるため、より鮮明な画像をドライバ等に表示できるだけでなく、撮像部１２０３１で取得された画像を用いた各種処理の精度を向上させることも可能となる。
　５．内視鏡手術システムへの応用例
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図８１は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図８１では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ:Camera　Control　Unit）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Central　Processing　Unit）やＧＰＵ（Graphics　Processing　Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（light　emitting　diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow　Band　Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図８２は、図８１に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto　Exposure）機能、ＡＦ（Auto　Focus）機能及びＡＷＢ（Auto　White　Balance）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）、ＣＣＵ１１２０１（の画像処理部１１４１２）等）に適用され得る。これらの構成に本開示に係る技術を適用することにより、術者に対してより鮮明な画像を表示することが可能になるなどの効果を得ることができる。
　なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
　以上、本開示の実施形態について説明したが、本開示の技術的範囲は、上述の実施形態そのままに限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、異なる実施形態及び変形例にわたる構成要素を適宜組み合わせてもよい。
　また、本明細書に記載された各実施形態における効果はあくまで例示であって限定されるものでは無く、他の効果があってもよい。
　なお、本技術は以下のような構成も取ることができる。
（１）
　行列状に配列する複数の画素を備え、
　前記画素それぞれは、
　　第１半導体層と、
　　前記第１半導体層の第１面側に配置された光電変換部と、
　　前記第１半導体層における前記第１面と反対側の第２面側に近接配置された蓄積電極と、
　　前記第１半導体層の前記第２面から延出する配線と、
　　前記配線を介して前記第１半導体層に接続された浮遊拡散領域と、
　　前記第１半導体層から前記配線を介して前記浮遊拡散領域への電荷の流路に電位障壁を形成する第１ゲートと、
　を備える固体撮像装置。
（２）
　前記第１ゲートは、前記光電変換部が光電変換により発生する電荷と同じ極性を備える固定電荷膜である
　前記（１）に記載の固体撮像装置。
（３）
　前記第１ゲートは、前記蓄積電極と同一平面に配置される
　前記（１）又は（２）に記載の固体撮像装置。
（４）
　前記第１ゲートは、前記蓄積電極を挟んで前記浮遊拡散領域と反対側に配置される
　前記（１）又は（２）に記載の固体撮像装置。
（５）
　前記第１ゲートは、前記蓄積電極を挟んで前記第１半導体層と反対側に配置される
　前記（１）又は（２）に記載の固体撮像装置。
（６）
　前記第１ゲートの一部は、前記第１半導体層の主平面と垂直な方向において前記蓄積電極と重畳する
　前記（４）又は（５）に記載の固体撮像装置。
（７）
　前記画素それぞれは、隣接する画素との境界に配置され、各画素から隣接画素への電荷の流出を抑制する電位障壁を形成するシールド層をさらに備える
　前記（１）～（６）の何れか１つに記載の固体撮像装置。
（８）
　前記シールド層は、前記光電変換部が光電変換により発生する電荷と同じ極性を備える固定電荷膜である
　前記（７）に記載の固体撮像装置。
（９）
　前記シールド層は、前記蓄積電極と同一平面に配置される
　前記（７）又は（８）に記載の固体撮像装置。
（１０）
　前記シールド層は、前記蓄積電極を挟んで前記浮遊拡散領域と反対側に配置される
　前記（７）又は（８）に記載の固体撮像装置。
（１１）
　前記シールド層は、前記蓄積電極を挟んで前記第１半導体層と反対側に配置される
　前記（７）又は（８）に記載の固体撮像装置。
（１２）
　前記シールド層の一部は、前記第１半導体層の主平面と垂直な方向において前記蓄積電極と重畳する
　前記（１０）又は（１１）に記載の固体撮像装置。
（１３）
　前記画素それぞれは、
　　前記第１ゲートよりも前記浮遊拡散領域に近い位置で前記配線に近接配置された第２ゲートと、
　　前記第１ゲートと前記第２ゲートとの間の位置で前記配線に近接配置されたメモリ電極と、
　をさらに備える前記（１）～（１２）の何れか１つに記載の固体撮像装置。
（１４）
　前記画素それぞれは、前記第１半導体層と前記浮遊拡散領域との間に位置する第２半導体層をさらに備え、
　前記配線は、
　　前記第１半導体層から延出して前記第２半導体層に接続する第１配線と、
　　前記第２半導体層から延出して前記浮遊拡散領域に接続する第２配線と、
　を備え、
　前記第１ゲートは、前記第１配線に近接配置され、
　前記メモリ電極は、前記第２半導体層に近接配置され、
　前記第２ゲートは、前記第２配線に近接配置される
　前記（１３）に記載の固体撮像装置。
（１５）
　前記配線の断面は、円形または多角形である
　前記（１）～（１４）の何れか１つに記載の固体撮像装置。
（１６）
　前記配線は、前記第１半導体層から前記浮遊拡散領域にかけて縮径するテーパー形状を備える
　前記（１）～（１５）の何れか１つに記載の固体撮像装置。
（１７）
　前記複数の画素のうち隣接する画素は、共通の前記浮遊拡散領域に接続される
　前記（１）～（１６）の何れか１つに記載の固体撮像装置。
（１８）
　前記光電変換部は、有機膜である
　前記（１）～（１７）の何れか１つに記載の固体撮像装置。
（１９）
　前記第１半導体層は、
　　前記光電変換部に接触する第１層と、
　　前記第１層を挟んで前記光電変換部と反対側に位置する第２層とを備える
　前記（１）～（１８）の何れか１つに記載の固体撮像装置。
（２０）
　前記（１）～（１９）の何れか１つに記載の固体撮像装置と、
　前記固体撮像装置に入射光の像を結像するレンズと、
　前記固体撮像装置から出力された信号に対して所定の処理を実行する処理回路と、
　を備える電子機器。
　１　電子機器
　１０、１０－１～１０－Ｎ、１０Ａ、１０ａ、１０ｂ　ＲＧＢ画素
　１１、１５　転送ゲート
　１２、２２　リセットトランジスタ
　１３、２３　増幅トランジスタ
　１４、２４　選択トランジスタ
　１６　メモリ電極
　２０　ＩＲ画素
　２１　転送トランジスタ
　２５　排出トランジスタ
　３１、３１ｒ、３１ｇ、３１ｂ　カラーフィルタ
　３２　封止膜
　３３　透明電極
　３４　光電変換膜
　３５　半導体層
　３５Ａ　第１半導体層
　３５Ｂ　第２半導体層
　３５ａ　第１層
　３５ｂ　第２層
　３６　読出し電極
　３７　蓄積電極
　４１　ＩＲフィルタ
　４２　ｐウェル領域
　４３　ｐ型半導体領域
　４４　ｎ型半導体領域
　４５　縦型トランジスタ
　５１　オンチップレンズ
　５２　平坦化膜
　５３　絶縁層
　５４　画素分離部
　５５　固定電荷膜
　５６　層間絶縁膜
　５７、５７Ｂ　シールド電極
　５８、５９　電荷
　６０　半導体配線
　６１～６６、７２、７３　配線
　６７　シールド電荷膜
　８１、８３、８４　固定電荷膜
　８１ａ　開口
　８２　絶縁膜
　９１　ゲート電極
　１００　イメージセンサ
　１０１　画素アレイ部
　１０２　垂直駆動回路
　１０３　信号処理回路
　１０３ａ　ＡＤ変換回路
　１０４　水平駆動回路
　１０５　システム制御回路
　１０８　データ処理部
　１０９　データ格納部
　１１０、１１０Ａ　単位画素
　１２１　受光チップ
　１２２　回路チップ
　９０１　被写体
　１０１０　レーザ光源
　１０１１　光源駆動部
　１０１２　ＶＣＳＥＬ
　１０２１　センサ制御部
　１０２２　受光部
　１０３０　照射レンズ
　１０４０　撮像レンズ
　１０５０　システム制御部
　１１００　アプリケーションプロセッサ
　ＬＤ　画素駆動線
　ＭＥＭ　メモリ
　ＰＤ１、ＰＤ２　光電変換部
　ＶＳＬ、ＶＳＬ１、ＶＳＬ２　垂直信号線

Claims (20)

  1. 　行列状に配列する複数の画素を備え、
    　前記画素それぞれは、
    　　第１半導体層と、
    　　前記第１半導体層の第１面側に配置された光電変換部と、
    　　前記第１半導体層における前記第１面と反対側の第２面側に近接配置された蓄積電極と、
    　　前記第１半導体層の前記第２面から延出する配線と、
    　　前記配線を介して前記第１半導体層に接続された浮遊拡散領域と、
    　　前記第１半導体層から前記配線を介して前記浮遊拡散領域への電荷の流路に電位障壁を形成する第１ゲートと、
    　を備える固体撮像装置。
  2. 　前記第１ゲートは、前記光電変換部が光電変換により発生する電荷と同じ極性を備える固定電荷膜である
    　請求項１に記載の固体撮像装置。
  3. 　前記第１ゲートは、前記蓄積電極と同一平面に配置される
    　請求項１に記載の固体撮像装置。
  4. 　前記第１ゲートは、前記蓄積電極を挟んで前記浮遊拡散領域と反対側に配置される
    　請求項１に記載の固体撮像装置。
  5. 　前記第１ゲートは、前記蓄積電極を挟んで前記第１半導体層と反対側に配置される
    　請求項１に記載の固体撮像装置。
  6. 　前記第１ゲートの一部は、前記第１半導体層の主平面と垂直な方向において前記蓄積電極と重畳する
    　請求項４に記載の固体撮像装置。
  7. 　前記画素それぞれは、隣接する画素との境界に配置され、各画素から隣接画素への電荷の流出を抑制する電位障壁を形成するシールド層をさらに備える
    　請求項１に記載の固体撮像装置。
  8. 　前記シールド層は、前記光電変換部が光電変換により発生する電荷と同じ極性を備える固定電荷膜である
    　請求項７に記載の固体撮像装置。
  9. 　前記シールド層は、前記蓄積電極と同一平面に配置される
    　請求項７に記載の固体撮像装置。
  10. 　前記シールド層は、前記蓄積電極を挟んで前記浮遊拡散領域と反対側に配置される
    　請求項７に記載の固体撮像装置。
  11. 　前記シールド層は、前記蓄積電極を挟んで前記第１半導体層と反対側に配置される
    　請求項７に記載の固体撮像装置。
  12. 　前記シールド層の一部は、前記第１半導体層の主平面と垂直な方向において前記蓄積電極と重畳する
    　請求項１０に記載の固体撮像装置。
  13. 　前記画素それぞれは、
    　　前記第１ゲートよりも前記浮遊拡散領域に近い位置で前記配線に近接配置された第２ゲートと、
    　　前記第１ゲートと前記第２ゲートとの間の位置で前記配線に近接配置されたメモリ電極と、
    　をさらに備える請求項１に記載の固体撮像装置。
  14. 　前記画素それぞれは、前記第１半導体層と前記浮遊拡散領域との間に位置する第２半導体層をさらに備え、
    　前記配線は、
    　　前記第１半導体層から延出して前記第２半導体層に接続する第１配線と、
    　　前記第２半導体層から延出して前記浮遊拡散領域に接続する第２配線と、
    　を備え、
    　前記第１ゲートは、前記第１配線に近接配置され、
    　前記メモリ電極は、前記第２半導体層に近接配置され、
    　前記第２ゲートは、前記第２配線に近接配置される
    　請求項１３に記載の固体撮像装置。
  15. 　前記配線の断面は、円形または多角形である
    　請求項１に記載の固体撮像装置。
  16. 　前記配線は、前記第１半導体層から前記浮遊拡散領域にかけて縮径するテーパー形状を備える
    　請求項１に記載の固体撮像装置。
  17. 　前記複数の画素のうち隣接する画素は、共通の前記浮遊拡散領域に接続される
    　請求項１に記載の固体撮像装置。
  18. 　前記光電変換部は、有機膜である
    　請求項１に記載の固体撮像装置。
  19. 　前記第１半導体層は、
    　　前記光電変換部に接触する第１層と、
    　　前記第１層を挟んで前記光電変換部と反対側に位置する第２層とを備える
    　請求項１に記載の固体撮像装置。
  20. 　請求項１に記載の固体撮像装置と、
    　前記固体撮像装置に入射光の像を結像するレンズと、
    　前記固体撮像装置から出力された信号に対して所定の処理を実行する処理回路と、
    　を備える電子機器。
PCT/JP2021/034067 2020-09-25 2021-09-16 固体撮像装置及び電子機器 Ceased WO2022065186A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202180064034.5A CN116171494A (zh) 2020-09-25 2021-09-16 固态成像装置和电子设备
KR1020237008455A KR102828792B1 (ko) 2020-09-25 2021-09-16 고체 촬상 장치 및 전자 기기
JP2022551931A JP7802005B2 (ja) 2020-09-25 2021-09-16 固体撮像装置及び電子機器
US18/021,312 US12484322B2 (en) 2020-09-25 2021-09-16 Solid-state imaging device and electronic apparatus
DE112021005042.7T DE112021005042T5 (de) 2020-09-25 2021-09-16 Festkörperbildgebungsvorrichtung und elektronische einrichtung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020161365 2020-09-25
JP2020-161365 2020-09-25

Publications (1)

Publication Number Publication Date
WO2022065186A1 true WO2022065186A1 (ja) 2022-03-31

Family

ID=80846461

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/034067 Ceased WO2022065186A1 (ja) 2020-09-25 2021-09-16 固体撮像装置及び電子機器

Country Status (6)

Country Link
US (1) US12484322B2 (ja)
JP (1) JP7802005B2 (ja)
KR (1) KR102828792B1 (ja)
CN (1) CN116171494A (ja)
DE (1) DE112021005042T5 (ja)
WO (1) WO2022065186A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025142509A1 (ja) * 2023-12-26 2025-07-03 ソニーセミコンダクタソリューションズ株式会社 半導体素子、光検出素子、および半導体素子の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7805940B2 (ja) * 2020-09-25 2026-01-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017037952A (ja) * 2015-08-10 2017-02-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
WO2018047517A1 (ja) * 2016-09-12 2018-03-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
WO2019044103A1 (ja) * 2017-08-31 2019-03-07 ソニーセミコンダクタソリューションズ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
WO2019044464A1 (ja) * 2017-08-31 2019-03-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の制御方法
WO2019058994A1 (ja) * 2017-09-20 2019-03-28 ソニー株式会社 光電変換素子および撮像装置
WO2019124136A1 (ja) * 2017-12-20 2019-06-27 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および固体撮像装置
WO2019151049A1 (ja) * 2018-01-31 2019-08-08 ソニー株式会社 光電変換素子、固体撮像装置及び電子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016063156A (ja) 2014-09-19 2016-04-25 株式会社東芝 撮像素子及び固体撮像装置
JP2016201397A (ja) * 2015-04-07 2016-12-01 ソニー株式会社 固体撮像素子および電子機器
JP6780421B2 (ja) 2016-03-01 2020-11-04 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
WO2018110636A1 (en) * 2016-12-14 2018-06-21 Sony Semiconductor Solutions Corporation Solid-state imaging device and method for producing the same, and electronic device
JP2019057704A (ja) * 2017-09-20 2019-04-11 ソニー株式会社 光電変換素子および撮像装置
TWI820114B (zh) * 2018-04-20 2023-11-01 日商索尼股份有限公司 攝像元件、積層型攝像元件及固體攝像裝置
TWI840387B (zh) * 2018-07-26 2024-05-01 日商索尼股份有限公司 固態攝像元件、固態攝像裝置及固態攝像元件之讀出方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017037952A (ja) * 2015-08-10 2017-02-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
WO2018047517A1 (ja) * 2016-09-12 2018-03-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
WO2019044103A1 (ja) * 2017-08-31 2019-03-07 ソニーセミコンダクタソリューションズ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
WO2019044464A1 (ja) * 2017-08-31 2019-03-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の制御方法
WO2019058994A1 (ja) * 2017-09-20 2019-03-28 ソニー株式会社 光電変換素子および撮像装置
WO2019124136A1 (ja) * 2017-12-20 2019-06-27 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および固体撮像装置
WO2019151049A1 (ja) * 2018-01-31 2019-08-08 ソニー株式会社 光電変換素子、固体撮像装置及び電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025142509A1 (ja) * 2023-12-26 2025-07-03 ソニーセミコンダクタソリューションズ株式会社 半導体素子、光検出素子、および半導体素子の製造方法

Also Published As

Publication number Publication date
DE112021005042T5 (de) 2023-09-21
JPWO2022065186A1 (ja) 2022-03-31
CN116171494A (zh) 2023-05-26
KR20230073188A (ko) 2023-05-25
US12484322B2 (en) 2025-11-25
KR102828792B1 (ko) 2025-07-04
US20230230999A1 (en) 2023-07-20
JP7802005B2 (ja) 2026-01-19

Similar Documents

Publication Publication Date Title
KR102723592B1 (ko) 고체 촬상 소자 및 고체 촬상 장치
US12604598B2 (en) Solid-state imaging device and electronic apparatus
KR102651629B1 (ko) 광전변환 소자 및 고체 촬상 장치
US20230353894A1 (en) Imaging device and electronic device
JP7562507B2 (ja) 固体撮像素子および固体撮像素子の製造方法、並びに固体撮像装置
US12484322B2 (en) Solid-state imaging device and electronic apparatus
US20240422454A1 (en) Photodetection device, electronic apparatus, and photodetection system
US20250366229A1 (en) Solid-state imaging device
WO2023181919A1 (ja) 撮像素子および撮像素子の製造方法ならびに光検出装置
TWI918716B (zh) 固態攝像裝置及電子機器
US12550466B2 (en) Solid-state imaging element and electronic device
WO2023223801A1 (ja) 光電変換素子および光検出装置ならびに電子機器
JP2024072541A (ja) 固体撮像装置
WO2025018087A1 (ja) 光検出装置
WO2025253786A1 (ja) 光検出装置、光検出システム、および電子機器
CN120548788A (zh) 光检测装置及电子设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21872316

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022551931

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112021005042

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21872316

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 18021312

Country of ref document: US