WO2022016858A1 - 一种支持掉电数据保护的电压泵电路和方法 - Google Patents

一种支持掉电数据保护的电压泵电路和方法 Download PDF

Info

Publication number
WO2022016858A1
WO2022016858A1 PCT/CN2021/076834 CN2021076834W WO2022016858A1 WO 2022016858 A1 WO2022016858 A1 WO 2022016858A1 CN 2021076834 W CN2021076834 W CN 2021076834W WO 2022016858 A1 WO2022016858 A1 WO 2022016858A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
voltage
mos
hard disk
voltage source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2021/076834
Other languages
English (en)
French (fr)
Inventor
杨凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Wave Intelligent Technology Co Ltd
Original Assignee
Suzhou Wave Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Wave Intelligent Technology Co Ltd filed Critical Suzhou Wave Intelligent Technology Co Ltd
Priority to US18/016,953 priority Critical patent/US12141008B2/en
Publication of WO2022016858A1 publication Critical patent/WO2022016858A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operations
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operations
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1456—Hardware arrangements for backup
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the present invention relates to the technical field of servers, and more particularly, to a voltage pump circuit and method supporting power-down data protection.
  • the energy temporarily stored in the system comes from the capacitance of the system, and during normal operation, the energy consumption of each component is fixed, but at the moment of system downtime, the energy needs to be preferentially allocated to the hard disk.
  • the system can last until the cached data is saved to the hard disk to ensure that the data is not lost, and a lot of capacitors need to be placed.
  • this method is not necessarily effective, because the energy of ordinary capacitors, which lasts until the entire system is consumed, will last long enough, and the number of capacitors required will be very large. Also, the increased space caused by listing the capacitors may make this approach unrealistic. Therefore, in the existing design, it is difficult to realize the time required to save the data.
  • the purpose of the embodiments of the present invention is to provide a voltage pump circuit, which can complete the transfer of cached data to a hard disk for storage in sufficient time at the moment of system downtime.
  • one aspect of the present invention provides a voltage pump circuit supporting power-down data protection, the circuit comprising:
  • a first capacitor connected to a voltage source
  • the second capacitor is connected to the first capacitor through the second MOS
  • a boost chopper respectively connected to the voltage source and the first capacitor, and connected to the second capacitor through the first MOS;
  • a step-down chopper respectively connected to the second capacitor and the hard disk;
  • a logic chip connected to the voltage source, and connected to the first MOS and the second MOS, respectively,
  • the logic chip is configured to control the opening or closing of the first MOS and the second MOS according to the voltage information of the voltage source, so as to realize normal power supply to the hard disk when the voltage source is normal And when the voltage source is abnormal and turned off, the power supply time to the hard disk is extended, so that the hard disk completes the storage of the system cache data.
  • the circuit further includes:
  • a third capacitor the third capacitor is connected to the hard disk, and is connected to the second capacitor through the step-down chopper, so as to filter the power supply voltage of the hard disk.
  • the circuit further includes:
  • a first diode connected to the second capacitor and connected to the boost chopper through the first MOS, configured to prevent current flow from the second capacitor to the The direction of the boost chopper is reversed;
  • a second diode connected to the second capacitor and connected to the first capacitor through the second MOS, configured to prevent current flow from the second capacitor to the first capacitor The direction of a capacitor is reversed.
  • the logic chip is further configured to:
  • the logic chip When the logic chip detects that the voltage information of the voltage source is normal, it controls the second MOS to be turned on and the first MOS to be turned off, so as to supply power to the second capacitor through the voltage source.
  • the logic chip is further configured to:
  • the logic chip When the logic chip detects that the voltage information of the voltage source is abnormal, it controls the second MOS to be turned off and the first MOS to be turned on, so that the first capacitor undergoes the boost chopper
  • the boost of the device supplies power to the second capacitor.
  • the boost chopper is further configured to:
  • the logic chip detects that the voltage information of the voltage source is abnormal, the voltage of the first capacitor is raised to a first preset voltage, and the first preset voltage is used for the The second capacitor is charged.
  • the buck chopper is further configured to:
  • the voltage of the second capacitor is reduced to a second preset voltage, so as to supply power to the hard disk through the second preset voltage.
  • Another aspect of the embodiments of the present invention further provides a method for supporting power-down data protection, the method comprising:
  • the logic chip In response to detecting that the voltage information is normal, controls the charging of the first capacitor and the second capacitor through the voltage source, and provides a power supply voltage for the hard disk through the voltage source;
  • the logic chip controls the voltage provided by the first capacitor to be boosted to a first preset voltage through a boost chopper, and the first preset voltage is charging the second capacitor, and providing the power supply voltage for the hard disk through the second capacitor;
  • the power supply voltage is reduced to a second preset voltage by a step-down chopper, and the hard disk is powered by the second preset voltage.
  • the method further includes:
  • the boost chopper and the second capacitor are connected to each other through the first MOS, and the first capacitor and the second capacitor are connected to each other through the second MOS.
  • the voltage information controls turning on or off of the first MOS and the second MOS to select a circuit path for powering the hard disk.
  • the method further includes:
  • the second capacitor and the boost chopper are interconnected by a first diode, and the first diode is configured to prevent current flow from the second capacitor to the boost chopper direction inversion;
  • the second capacitor and the first capacitor are connected to each other through a second diode, and the second diode is configured to prevent current from flowing backward from the second capacitor in the direction of the first capacitor.
  • the present invention has at least the following beneficial technical effects: the present invention can provide a specific and feasible protection strategy for key cache data to ensure that key data is not lost, and for improving system reliability, especially in key fields such as finance, where data is important, in addition to basic Data protection methods such as hard disk backup ensure that cached data is not lost, which greatly improves reliability.
  • FIG. 1 shows a schematic circuit structure diagram of an embodiment of a voltage pump circuit supporting power-down data protection according to the present invention
  • FIG. 2 shows a flowchart of an embodiment of a voltage pump design method supporting power-down data protection according to the present invention.
  • FIG. 1 shows a schematic circuit structure diagram of an embodiment of a voltage pump circuit supporting power-down data protection according to the present invention.
  • the voltage circuit supporting power-down data protection includes:
  • a first capacitor connected to a voltage source
  • the second capacitor is connected to the first capacitor through a second MOS (metal oxide semiconductor, metal-oxide-semiconductor field effect transistor);
  • MOS metal oxide semiconductor, metal-oxide-semiconductor field effect transistor
  • a boost chopper respectively connected to the voltage source and the first capacitor, and connected to the second capacitor through the first MOS;
  • a step-down chopper respectively connected to the second capacitor and the hard disk;
  • a logic chip connected to the voltage source, and connected to the first MOS and the second MOS, respectively,
  • the logic chip is configured to control the opening or closing of the first MOS and the second MOS according to the voltage information of the voltage source, so as to realize normal power supply to the hard disk when the voltage source is normal And when the voltage source is abnormal and turned off, the power supply time to the hard disk is extended, so that the hard disk completes the storage of the system cache data.
  • the energy on the 12V capacitor is quickly transferred to the buck system that supplies power to the hard disk and its key components, so as to ensure that the hard disk survives for a long enough time until the system caches data. save.
  • BUCK step-down chopper selects BUCK with a wide input range (above 12-40V)
  • G1 (first MOS) and G2 (second MOS) are high withstand voltage MOS, withstand voltage Above 40V
  • D1 (first diode) and D2 (second diode) are diodes
  • C1 (first capacitor) is the capacitor of the 12V path of the voltage source
  • C2 (second capacitor) is the input capacitor of the BUCK
  • C1 and C2 select super capacitors with high withstand voltage range.
  • the logic chip CPLD Complex Programming logic device, complex programmable logic device
  • detects that the 12V system where the voltage source is located is abnormal, or detects that the 12V control signal of the voltage source is turned off
  • only the 12V path shown by C1 remains on the 12V path.
  • G2 is turned off, and at the same time, non-critical components in the system (that is, some components that are not related to the storage of cached data) are turned off, and G1 is turned on at the same time, so that BOOST (boost chopper) C2 will be charged through D1 until the voltage rises to the first preset voltage.
  • BOOST boost chopper
  • the circuit further includes:
  • a third capacitor the third capacitor is connected to the hard disk, and is connected to the second capacitor through the step-down chopper, so as to filter the power supply voltage of the hard disk.
  • C3 is a hard disk input capacitor. It is used to filter the voltage after the buck step down, and then charge the hard disk with the filtered voltage, so that the input voltage of the hard disk remains stable.
  • the circuit further includes:
  • a first diode connected to the second capacitor and connected to the boost chopper through the first MOS, configured to prevent current flow from the second capacitor to the The direction of the boost chopper is reversed;
  • a second diode connected to the second capacitor and connected to the first capacitor through the second MOS, configured to prevent current flow from the second capacitor to the first capacitor The direction of a capacitor is reversed.
  • D1 first diode
  • D2 second diode
  • the diodes D1 and D2 are unidirectionally conductive, which can prevent the current from flowing backward, and more effectively prevent the loss of energy at C2.
  • the logic chip is further configured to:
  • the logic chip When the logic chip detects that the voltage information of the voltage source is normal, it controls the second MOS to be turned on and the first MOS to be turned off, so as to supply power to the second capacitor through the voltage source.
  • the CPLD continuously detects whether the system is normal through the sensor Sense, and if the system is not abnormal, G2 is controlled to be turned on, G1 is turned off, and the system works normally.
  • the logic chip is further configured to:
  • the logic chip When the logic chip detects that the voltage information of the voltage source is abnormal, it controls the second MOS to be turned off and the first MOS to be turned on, so that the first capacitor undergoes the boost chopper
  • the boost of the device supplies power to the second capacitor.
  • the CPLD controls G2 to be turned off and G1 to be turned on.
  • the voltage at the second capacitor C2 begins to rise, and the buck input current decreases; the 12V path will accelerate the voltage drop, G1 and G2 will be turned off, and the key data cached will be written to the hard disk.
  • the buck system will be powered off and the system will stop working. While waiting for the system to start normally, restore the data.
  • the boost chopper is further configured to:
  • the logic chip detects that the voltage information of the voltage source is abnormal, the voltage of the first capacitor C1 is raised to a first preset voltage, and the first preset voltage is used as the predetermined voltage.
  • the second capacitor is charged.
  • the first preset voltage is 40V, that is, when the logic chip CPLD detects that the voltage information of the voltage source is abnormal, it is boosted to the first preset voltage by a boost chopper
  • the voltage is 40V, so that the BOOST (boost chopper) will charge C2 through D1 until the voltage rises to 40V.
  • the buck chopper is further configured to:
  • the voltage of the second capacitor is reduced to a second preset voltage, so as to supply power to the hard disk through the second preset voltage.
  • the second preset voltage is 5V, that is, in the buck system, the voltage is reduced to 5V by the step-down chopper BUCK, and the hard disk is powered by the 5V voltage.
  • FIG. 2 shows a flowchart of an embodiment of a voltage pump design method supporting power-down data protection according to the present invention. As shown in FIG. 2 , the method includes:
  • the logic chip In response to detecting that the voltage information is normal, controls the charging of the first capacitor and the second capacitor through the voltage source, and provides a power supply voltage for the hard disk through the voltage source;
  • the logic chip controls the voltage provided by the first capacitor to be boosted to a first preset voltage through a boost chopper, and the first preset voltage is charging the second capacitor, and providing the power supply voltage for the hard disk through the second capacitor;
  • the power supply voltage is reduced to a second preset voltage by a step-down chopper, and the hard disk is powered by the second preset voltage.
  • the method further includes:
  • the boost chopper and the second capacitor are connected to each other through the first MOS, and the first capacitor and the second capacitor are connected to each other through the second MOS.
  • the voltage information controls turning on or off of the first MOS and the second MOS to select a circuit path for powering the hard disk.
  • the method further includes:
  • the second capacitor and the boost chopper are interconnected by a first diode, and the first diode is configured to prevent current flow from the second capacitor to the boost chopper direction inversion;
  • the second capacitor and the first capacitor are connected to each other through a second diode, and the second diode is configured to prevent current from flowing backward from the second capacitor in the direction of the first capacitor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种支持掉电数据保护的电压泵电路和方法，电路包括：第一电容（C1），与电压源连接；第二电容（C2），通过第二MOS（G2）连接至第一电容（C1）；升压斩波器，分别连接至电压源和第一电容（C1），并且通过第一MOS（G1）连接至第二电容（C2）；降压斩波器，分别连接至第二电容（C2）和硬盘；逻辑芯片，连接至电压源，并且分别连接至第一MOS（G1）和第二MOS（G2），其中，逻辑芯片配置为根据电压源的电压信息控制第一MOS（G1）和第二MOS（G2）的开启或关闭，以实现在电压源正常的情况下对硬盘正常供电且在电压源异常并关闭的情况下延长对硬盘的供电时间，以使硬盘完成对系统缓存数据的保存。所述电路可以保证缓存数据不丢失，极大提升数据保护的可靠性。

Description

一种支持掉电数据保护的电压泵电路和方法
本申请要求于2020年07月24日提交中国专利局、申请号为202010725807.7、发明名称为“一种支持掉电数据保护的电压泵电路和方法”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本发明涉及服务器技术领域，更具体地，特别是指一种支持掉电数据保护的电压泵电路和方法。
背景技术
现在的数字系统，如交换机、服务器，数据是非常重要的资源。一些关键数据，甚至远超过机器本身。所以，在保护数据丢失方面，任何提升都是值得的，哪怕在价格上会有牺牲。而数据保存的一个关键策略，就是记录到硬盘中。但是运行在内存、RAM(Random Access Memory，随机存取存储器)等掉电无法保存的数据，在系统突然宕机时，要将未保存的数据保存到硬盘中就需要延长硬盘的工作时间，但是，正常工作到系统异常宕机，系统中暂存的能量来自于系统的电容，而正常工作时，各部件的能量消耗是固定的，但是在系统宕机瞬间，需要将能量优先分配给硬盘。
在一般的交换机和服务器系统中，各级电源如12V，5V，3.3V都是靠输出电容来稳压，在系统宕机时，各级电源基本会同时掉电，所以系统内的所有芯片是同时上下电的。但是，由于异常掉电后，电容上的能量有限，平均消耗会浪费大部分能量，系统快速掉电，来不及保存所有有用数据，会造成数据丢失。
要想达到宕机时，系统能够持续到缓存的数据保存到硬盘，保证数据不丢失，需要放非常多电容。然而，一个原因是这种方法不一定有效，因为普通电容的能量，持续到整个系统消耗，要持续足够长的时间，需要的电容数量会非常庞大。并且，罗列电容造成的空间增加，可能使得该方法都无法真正实现。所以，在现有的设计中，很难实现保存数据所需时间。
发明内容
有鉴于此，本发明实施例的目的在于提供一种电压泵电路，可以在系统宕机瞬间，有足够时间来完成将缓存数据转到硬盘内存储。
基于上述目的，本发明一方面提供了一种支持掉电数据保护的电压泵电路，该电路包括：
第一电容，与电压源连接；
第二电容，通过第二MOS连接至第一电容；
升压斩波器，分别连接至所述电压源和所述第一电容，并且通过第一MOS连接至所述第二电容；
降压斩波器，分别连接至所述第二电容和所述硬盘；
逻辑芯片，连接至所述电压源，并且分别连接至所述第一MOS和所述第二MOS，
其中，所述逻辑芯片配置为根据所述电压源的电压信息控制所述第一MOS和所述第二MOS的开启或关闭，以实现在所述电压源正常的情况下对所述硬盘正常供电且在所述电压源异常并关闭的情况下延长对所述硬盘的供电时间，以使所述硬盘完成对系统缓存数据的保存。
在本发明的支持掉电数据保护的电压泵电路的一些实施方式中，电路还包括：
第三电容，所述第三电容连接至所述硬盘，并且通过所述降压斩波器连接至所述第二电容，以对所述硬盘的供电电压进行滤波处理。
在本发明的支持掉电数据保护的电压泵电路的一些实施方式中，电路还包括：
第一二极管，所述第一二极管连接至所述第二电容，并且通过所述第一MOS连接至所述升压斩波器，配置为防止电流从所述第二电容向所述升压斩波器的方向倒灌；
第二二极管，所述第二二极管连接至所述第二电容，并且通过所述第二MOS连接至所述第一电容，配置为防止电流从所述第二电容向所述第一电容的方向倒灌。
在本发明的支持掉电数据保护的电压泵电路的一些实施方式中，逻辑芯片还配置为：
当所述逻辑芯片检测到所述电压源的所述电压信息正常的情况下，控制所述第二MOS开启且所述第一MOS关闭，以通过所述电压源为所述第二电容供电。
在本发明的支持掉电数据保护的电压泵电路的一些实施方式中，逻辑芯片还配置为：
当所述逻辑芯片检测到所述电压源的所述电压信息异常的情况下，控制所述第二MOS关闭且所述第一MOS开启，以使所述第一电容经过所述升压斩波器的升压为所述第二电容供电。
在本发明的支持掉电数据保护的电压泵电路的一些实施方式中，升压斩波器还配置为：
当所述逻辑芯片检测到所述电压源的所述电压信息异常的情况下，将所述第一电容的电压升高至第一预设电压，并通过所述第一预设电压为所述第二电容充电。
在本发明的支持掉电数据保护的电压泵电路的一些实施方式中，降压斩波器还配置为：
将所述第二电容的电压降低至第二预设电压，以通过所述第二预设电压对所述硬盘供电。
本发明实施例的另一方面，还提供了一种支持掉电数据保护的方法，该方法包括：
通过逻辑芯片检测电压源的电压信息；
响应于检测到所述电压信息正常，通过所述逻辑芯片控制通过所述电压源为第一电容和第二电容充电，并通过所述电压源为硬盘提供供电电压；
响应于检测到所述电压信息异常，通过所述逻辑芯片控制将所述第一电容提供的电压经升压斩波器升压至第一预设电压，并通过所述第一预设电压为所述第二电容充电，并通过所述第二电容为所述硬盘提供所述供电电压；
通过降压斩波器将所述供电电压降为第二预设电压，并通过所述第二预设电压为所述硬盘供电。
在本发明的支持掉电数据保护的方法的一些实施方式中，方法还包括：
通过第一MOS将所述升压斩波器和所述第二电容相互连接，通过第 二MOS将所述第一电容和所述第二电容相互连接，根据所述逻辑芯片检测到的所述电压信息控制所述第一MOS和所述第二MOS的开启或关闭以选择为所述硬盘供电的电路通路。
在本发明的支持掉电数据保护的方法的一些实施方式中，方法还包括：
通过第一二极管将所述第二电容和所述升压斩波器相互连接，并将所述第一二极管配置为防止电流从所述第二电容向所述升压斩波器的方向倒灌；
通过第二二极管将所述第二电容和所述第一电容相互连接，并将所述第二二极管配置为防止电流从所述第二电容向所述第一电容的方向倒灌。
本发明至少具有以下有益技术效果：本发明可以对关键缓存数据提供具体可行的保护策略，保证关键数据不丢失，对于提高系统可靠性，特别是像金融等关键领域，数据重要场合，除了基本的硬盘备份等保护数据的方式，保证缓存数据不丢失，使得可靠性极大提升。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1示出了根据本发明的支持掉电数据保护的电压泵电路的实施例的电路结构示意图；
图2示出了根据本发明的支持掉电数据保护的电压泵设计方法的实施例的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是 为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”和“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种支持掉电数据保护的电压泵电路的实施例。图1示出了根据本发明的支持掉电数据保护的电压泵电路的实施例的电路结构示意图。如图1所示，该支持掉电数据保护的电压电路包括：
第一电容，与电压源连接；
第二电容，通过第二MOS(metal oxide semiconductor，金属-氧化物-半导体场效应晶体管)连接至第一电容；
升压斩波器，分别连接至所述电压源和所述第一电容，并且通过第一MOS连接至所述第二电容；
降压斩波器，分别连接至所述第二电容和所述硬盘；
逻辑芯片，连接至所述电压源，并且分别连接至所述第一MOS和所述第二MOS，
其中，所述逻辑芯片配置为根据所述电压源的电压信息控制所述第一MOS和所述第二MOS的开启或关闭，以实现在所述电压源正常的情况下对所述硬盘正常供电且在所述电压源异常并关闭的情况下延长对所述硬盘的供电时间，以使所述硬盘完成对系统缓存数据的保存。
在本发明的一些实施例中，在系统宕机瞬间，快速将12V电容上的能量，转移到给硬盘及其关键部件供电的BUCK系统上，保证硬盘存活足够长的时间，直到系统缓存数据完成保存。如图1所示，其中，BUCK(降压斩波器)选择宽输入范围的BUCK(12-40V以上)，G1(第一MOS)、G2(第二MOS)为高耐压MOS，耐压40V以上，D1(第一二极管)、D2(第二二极管)为二极管，C1(第一电容)为电压源的12V路径的电容，C2(第二电容)为BUCK的输入电容，C1、C2选择具有高耐压范围的超级电容。当逻辑芯片CPLD(Complex Programming logic device，复杂可编程逻辑器件)检测到电压源所在的12V系统异常，或者检测到电压源的12V控制信号关闭，这时，12V路径上仅剩C1所示的第一电容上的供电能力，这时，就将G2关闭，并同时关闭系统内非关键部件(即对缓存 数据的保存没有关联的一些部件)，同时打开G1，这样BOOST(升压斩波器)将会通过D1给C2充电，直到电压升到第一预设电压，这样BUCK系统由于功率是固定的，由P＝UI可知，电流就会降低，在G1、G2由于掉电完全关闭后，仅靠C2上的电容支撑时，由于电压升高，电流会显著降低，电容供电的持续时间就会极大提升。在一些其他的实施例中，如果选择更高输出的BOOST和输入范围更宽的BUCK以及耐压更高的MOS，持续时间还有更大提升。
根据本发明的支持掉电数据保护的电压泵电路的一些实施方式，电路还包括：
第三电容，所述第三电容连接至所述硬盘，并且通过所述降压斩波器连接至所述第二电容，以对所述硬盘的供电电压进行滤波处理。
在本发明的一些实施例中，如图1所示，C3(第三电容)为硬盘输入电容。用以对经过BUCK降压后的电压进行滤波处理的作用，然后将通过滤波处理后的电压对硬盘进行充电，使得硬盘的输入电压保持稳定。
根据本发明的支持掉电数据保护的电压泵电路的一些实施方式，电路还包括：
第一二极管，所述第一二极管连接至所述第二电容，并且通过所述第一MOS连接至所述升压斩波器，配置为防止电流从所述第二电容向所述升压斩波器的方向倒灌；
第二二极管，所述第二二极管连接至所述第二电容，并且通过所述第二MOS连接至所述第一电容，配置为防止电流从所述第二电容向所述第一电容的方向倒灌。
在本发明的一些实施例中，如图1所示，其中D1(第一二极管)和D2(第二二极管)可以防止电流倒灌，因为G1和G2的体二极管是反向的，在输出端电压高，输入端电压低时，能够从输出端流向输入端。但是二极管D1和D2是单向导电的，可以防止电流倒灌，更有效的防止C2处能量的流失。
根据本发明的支持掉电数据保护的电压泵电路的一些实施方式，逻辑芯片还配置为：
当所述逻辑芯片检测到所述电压源的所述电压信息正常的情况下，控 制所述第二MOS开启且所述第一MOS关闭，以通过所述电压源为所述第二电容供电。
在本发明的一些实施例中，CPLD持续通过传感器Sense检测系统是否正常，如果系统没有异常，就控制G2开启，G1关闭，系统正常工作。
根据本发明的支持掉电数据保护的电压泵电路的一些实施方式，逻辑芯片还配置为：
当所述逻辑芯片检测到所述电压源的所述电压信息异常的情况下，控制所述第二MOS关闭且所述第一MOS开启，以使所述第一电容经过所述升压斩波器的升压为所述第二电容供电。
在本发明的一些实施例中，一旦监测到系统异常，CPLD就控制G2关闭，G1打开。第二电容C2处的电压开始上升，BUCK输入电流降低；12V路径会加速电压下降，G1和G2关闭，缓存的关键数据写入硬盘，等完成写入后，BUCK系统掉电，系统停止工作。等待系统正常启动时，恢复数据。
根据本发明的支持掉电数据保护的电压泵电路的一些实施方式，升压斩波器还配置为：
当所述逻辑芯片检测到所述电压源的所述电压信息异常的情况下，将所述第一电容C1的电压升高至第一预设电压，并通过所述第一预设电压为所述第二电容充电。
在本发明的一些实施例中，第一预设电压为40V，即当所述逻辑芯片CPLD检测到所述电压源的所述电压信息异常，通过升压斩波器升高至第一预设电压40V，这样BOOST(升压斩波器)将会通过D1给C2充电，直到电压升到40V。
根据本发明的支持掉电数据保护的电压泵电路的一些实施方式，降压斩波器还配置为：
将所述第二电容的电压降低至第二预设电压，以通过所述第二预设电压对所述硬盘供电。
在本发明的一些实施例中，第二预设电压为5V，即BUCK系统中，通过降压斩波器BUCK将电压降为5V，以5V的电压为硬盘供电。
本发明实施例的另一方面，提出了一种支持掉电数据保护的电压泵设 计方法的实施例。图2示出了根据本发明的支持掉电数据保护的电压泵设计方法的实施例的流程图，如图2所示，该方法包括：
通过逻辑芯片检测电压源的电压信息；
响应于检测到所述电压信息正常，通过所述逻辑芯片控制通过所述电压源为第一电容和第二电容充电，并通过所述电压源为硬盘提供供电电压；
响应于检测到所述电压信息异常，通过所述逻辑芯片控制将所述第一电容提供的电压经升压斩波器升压至第一预设电压，并通过所述第一预设电压为所述第二电容充电，并通过所述第二电容为所述硬盘提供所述供电电压；
通过降压斩波器将所述供电电压降为第二预设电压，并通过所述第二预设电压为所述硬盘供电。
根据本发明的支持掉电数据保护的电压泵设计方法的一些实施方式，方法还包括：
通过第一MOS将所述升压斩波器和所述第二电容相互连接，通过第二MOS将所述第一电容和所述第二电容相互连接，根据所述逻辑芯片检测到的所述电压信息控制所述第一MOS和所述第二MOS的开启或关闭以选择为所述硬盘供电的电路通路。
根据本发明的支持掉电数据保护的电压泵设计方法的一些实施方式，方法还包括：
通过第一二极管将所述第二电容和所述升压斩波器相互连接，并将所述第一二极管配置为防止电流从所述第二电容向所述升压斩波器的方向倒灌；
通过第二二极管将所述第二电容和所述第一电容相互连接，并将所述第二二极管配置为防止电流从所述第二电容向所述第一电容的方向倒灌。
同样地，本领域技术人员应当理解，以上针对根据本发明的支持掉电数据保护的电压泵电路阐述的所有实施方式、特征和优势同样地适用于根据本发明的方法。为了本公开的简洁起见，在此不再重复阐述。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可 能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

  1. 一种支持掉电数据保护的电压泵电路，其特征在于，所述电路包括：
    第一电容，与电压源连接；
    第二电容，通过第二MOS连接至第一电容；
    升压斩波器，分别连接至所述电压源和所述第一电容，并且通过第一MOS连接至所述第二电容；
    降压斩波器，分别连接至所述第二电容和硬盘；
    逻辑芯片，连接至所述电压源，并且分别连接至所述第一MOS和所述第二MOS，
    其中，所述逻辑芯片配置为根据所述电压源的电压信息控制所述第一MOS和所述第二MOS的开启或关闭，以实现在所述电压源正常的情况下对所述硬盘正常供电且在所述电压源异常并关闭的情况下延长对所述硬盘的供电时间，以使所述硬盘完成对系统缓存数据的保存。
  2. 根据权利要求1所述的支持掉电数据保护的电压泵电路，其特征在于，所述电路还包括：
    第三电容，所述第三电容连接至所述硬盘，并且通过所述降压斩波器连接至所述第二电容，以对所述硬盘的供电电压进行滤波处理。
  3. 根据权利要求1所述的支持掉电数据保护的电压泵电路，其特征在于，所述电路还包括：
    第一二极管，所述第一二极管连接至所述第二电容，并且通过所述第一MOS连接至所述升压斩波器，配置为防止电流从所述第二电容向所述升压斩波器的方向倒灌；
    第二二极管，所述第二二极管连接至所述第二电容，并且通过所述第二MOS连接至所述第一电容，配置为防止电流从所述第二电容向所述第一电容的方向倒灌。
  4. 根据权利要求1所述的支持掉电数据保护的电压泵电路，其特征在于，所述逻辑芯片还配置为：
    当所述逻辑芯片检测到所述电压源的所述电压信息正常的情况下，控制所述第二MOS开启且所述第一MOS关闭，以通过所述电压源为所述第二电容供电。
  5. 根据权利要求1所述的支持掉电数据保护的电压泵电路，其特征在于，所述逻辑芯片还配置为：
    当所述逻辑芯片检测到所述电压源的所述电压信息异常的情况下，控制所述第二MOS关闭且所述第一MOS开启，以使所述第一电容经过所述升压斩波器的升压为所述第二电容供电。
  6. 根据权利要求1所述的支持掉电数据保护的电压泵电路，其特征在于，所述升压斩波器还配置为：
    当所述逻辑芯片检测到所述电压源的所述电压信息异常的情况下，将所述第一电容的电压升高至第一预设电压，并通过所述第一预设电压为所述第二电容充电。
  7. 根据权利要求1所述的支持掉电数据保护的电压泵电路，其特征在于，所述降压斩波器还配置为：
    将所述第二电容的电压降低至第二预设电压，以通过所述第二预设电压对所述硬盘供电。
  8. 一种支持掉电数据保护的方法，其特征在于，所述方法包括：
    通过逻辑芯片检测电压源的电压信息；
    响应于检测到所述电压信息正常，通过所述逻辑芯片控制所述电压源为第一电容和第二电容充电，并通过所述电压源为硬盘提供供电电压；
    响应于检测到所述电压信息异常，通过所述逻辑芯片控制将所述第一电容提供的电压经升压斩波器升压至第一预设电压，并通过所述第一预设电压为所述第二电容充电，并通过所述第二电容提供所述供电电压；
    通过降压斩波器将所述供电电压降为第二预设电压，并通过所述第二预设电压为所述硬盘供电。
  9. 根据权利要求8所述的支持掉电数据保护的方法，其特征在于，所述方法还包括：
    通过第一MOS将所述升压斩波器和所述第二电容相互连接，通过第二MOS将所述第一电容和所述第二电容相互连接，根据所述逻辑芯片检测到的所述电压信息控制所述第一MOS和所述第二MOS的开启或关闭以选择为所述硬盘供电的电路通路。
  10. 根据权利要求8所述的支持掉电数据保护的方法，其特征在于， 所述方法还包括：
    通过第一二极管将所述第二电容和所述升压斩波器相互连接，并将所述第一二极管配置为防止电流从所述第二电容向所述升压斩波器的方向倒灌；
    通过第二二极管将所述第二电容和所述第一电容相互连接，并将所述第二二极管配置为防止电流从所述第二电容向所述第一电容的方向倒灌。
PCT/CN2021/076834 2020-07-24 2021-02-19 一种支持掉电数据保护的电压泵电路和方法 Ceased WO2022016858A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/016,953 US12141008B2 (en) 2020-07-24 2021-02-19 Voltage pump circuit and method supporting power-down data protection

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010725807.7 2020-07-24
CN202010725807.7A CN111857317B (zh) 2020-07-24 2020-07-24 一种支持掉电数据保护的电压泵电路和方法

Publications (1)

Publication Number Publication Date
WO2022016858A1 true WO2022016858A1 (zh) 2022-01-27

Family

ID=72949901

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/076834 Ceased WO2022016858A1 (zh) 2020-07-24 2021-02-19 一种支持掉电数据保护的电压泵电路和方法

Country Status (3)

Country Link
US (1) US12141008B2 (zh)
CN (1) CN111857317B (zh)
WO (1) WO2022016858A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111857317B (zh) * 2020-07-24 2022-07-12 苏州浪潮智能科技有限公司 一种支持掉电数据保护的电压泵电路和方法
CN115580136A (zh) * 2021-06-21 2023-01-06 辉芒微电子(深圳)股份有限公司 一种mcu电源管理电路、mcu以及便携式设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377806A (zh) * 2014-11-13 2015-02-25 深圳市汇川控制技术有限公司 一种掉电控制电路及控制方法
US20160048182A1 (en) * 2014-08-15 2016-02-18 Inventec (Pudong) Technology Corporation Micro-controller reset system and reset method thereof
CN105846541A (zh) * 2016-05-23 2016-08-10 国神光电科技（上海）有限公司 一种掉电保护电路
CN109245240A (zh) * 2018-11-06 2019-01-18 西安拓尔微电子有限责任公司 一种高效断电蓄能保护电路
CN109564457A (zh) * 2018-10-30 2019-04-02 深圳市锐明技术股份有限公司 一种用于车载设备的断电保护电路、装置及系统
CN110635689A (zh) * 2019-10-22 2019-12-31 四川甘华电源科技有限公司 一种机载小型化掉电保持模块及其工作方法
CN111857317A (zh) * 2020-07-24 2020-10-30 苏州浪潮智能科技有限公司 一种支持掉电数据保护的电压泵电路和方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286086B (zh) * 2008-06-10 2010-08-11 杭州华三通信技术有限公司 硬盘掉电保护方法、装置以及硬盘和硬盘掉电保护系统
US20170091042A1 (en) * 2015-09-25 2017-03-30 Quanta Computer Inc. System and method for power loss protection of storage device
US10599503B2 (en) * 2016-07-28 2020-03-24 Dell Products L.P. Triggering power loss protection on solid-state storage devices
CN107844716A (zh) * 2017-11-15 2018-03-27 深圳佰维存储科技股份有限公司 一种固态硬盘掉电保护装置
CN110718959B (zh) * 2018-07-13 2021-03-05 圣邦微电子（北京）股份有限公司 备用电源系统
CN208384559U (zh) * 2018-07-23 2019-01-15 深圳忆数存储技术有限公司 一种固态硬盘及其掉电保护电路
CN109582498A (zh) * 2018-11-22 2019-04-05 郑州云海信息技术有限公司 一种cpld异常掉电时的数据保护电路及保护方法
DE102020202354B4 (de) * 2020-02-24 2026-03-19 Renesas Design (UK) Limited Einzel-lnduktor-Dual-Eingang-Abwärts-Wandler mit Rück-Verstärkungsfähigkeit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160048182A1 (en) * 2014-08-15 2016-02-18 Inventec (Pudong) Technology Corporation Micro-controller reset system and reset method thereof
CN104377806A (zh) * 2014-11-13 2015-02-25 深圳市汇川控制技术有限公司 一种掉电控制电路及控制方法
CN105846541A (zh) * 2016-05-23 2016-08-10 国神光电科技（上海）有限公司 一种掉电保护电路
CN109564457A (zh) * 2018-10-30 2019-04-02 深圳市锐明技术股份有限公司 一种用于车载设备的断电保护电路、装置及系统
CN109245240A (zh) * 2018-11-06 2019-01-18 西安拓尔微电子有限责任公司 一种高效断电蓄能保护电路
CN110635689A (zh) * 2019-10-22 2019-12-31 四川甘华电源科技有限公司 一种机载小型化掉电保持模块及其工作方法
CN111857317A (zh) * 2020-07-24 2020-10-30 苏州浪潮智能科技有限公司 一种支持掉电数据保护的电压泵电路和方法

Also Published As

Publication number Publication date
CN111857317B (zh) 2022-07-12
US20240272693A1 (en) 2024-08-15
US12141008B2 (en) 2024-11-12
CN111857317A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
US8065562B2 (en) Systems, methods and devices for backup power control in data storage devices
CN101667748B (zh) 一种电路掉电保护装置及保护方法
CN107210057B (zh) 具有自刷新节电模式的固态驱动器
US8242633B2 (en) Power-failure protection circuit for non-volatile semiconductor storage devices and method for preventing unexpected power-failure using the same
US10283173B2 (en) Intelligent backup capacitor management
US7401241B2 (en) Controlling standby power of low power devices
CN103942160B (zh) 存储系统、存储设备及数据存储方法
JP2006244678A (ja) データ記憶システムの電力消費の減少
US12475932B2 (en) Power management component for memory sub-system power cycling
JPH08221980A (ja) バイアス電圧発生回路
WO2022016858A1 (zh) 一种支持掉电数据保护的电压泵电路和方法
US20180181182A1 (en) Electronic devices, electronic systems, and control methods therefor
CN110794945A (zh) 一种存储服务器备电方法、装置、设备及存储介质
US8943274B2 (en) Changing power state with an elastic cache
TWI683506B (zh) 異常斷電控制系統及方法
CN113391690B (zh) Flash异常掉电保护电路、装置及方法
CN114895847A (zh) 非易失性存储器、存储装置及非易失性存储器的操作方法
CN221746873U (zh) 一种固态硬盘备电系统
CN114496003B (zh) 一种备电切换电路及固态硬盘电源保护电路
CN115359832A (zh) 一种备用供电电路、方法及系统
CN101685377A (zh) 用于磁盘阵列系统的数据保存方法及其数据保存装置
CN111935406A (zh) 一种相机掉电时防止数据丢失的断电保护系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21846635

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21846635

Country of ref document: EP

Kind code of ref document: A1