WO2022012053A1 - 一种握手协议电路、芯片及计算机设备 - Google Patents
一种握手协议电路、芯片及计算机设备 Download PDFInfo
- Publication number
- WO2022012053A1 WO2022012053A1 PCT/CN2021/077806 CN2021077806W WO2022012053A1 WO 2022012053 A1 WO2022012053 A1 WO 2022012053A1 CN 2021077806 W CN2021077806 W CN 2021077806W WO 2022012053 A1 WO2022012053 A1 WO 2022012053A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- circuit
- protocol
- protocol signal
- data
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
Definitions
- Figure 1 shows the communication schematic diagram of the handshake protocol between functional module circuits.
- the main logic of the handshake protocol is that when the bidirectionally transmitted protocol signals between the source functional module circuit and the destination functional module circuit are simultaneously high and effective, the source functional module The circuit transmits the operation data to the destination function module circuit at the rising edge of the clock.
- the handshake protocol between the function module circuits is too much cascaded during the operation data processing process.
- the combinational logic of the handshake protocol between the functional module circuits is too large, and it is often difficult to meet the clock frequency requirements of the functional module circuits, thereby making it difficult to ensure normal data communication between the functional module circuits.
- the purpose of this application is to provide a handshake protocol circuit, a chip and a computer device to relatively ensure the normal communication of data between functional module circuits.
- the second protocol signal output terminal is used for outputting the second protocol signal to the first adjacent circuit
- a data input terminal connected with a data storage circuit including a register, for receiving the arithmetic data input from the first adjacent circuit;
- control circuit respectively connected to the first protocol signal input end, the first protocol signal output end, the second protocol signal input end, the second protocol signal output end and the data storage circuit, and is used for level signals according to the first protocol signal input end
- Control the second protocol signal output terminal to output the level signal and control the data storage circuit to store the arithmetic data input from the data input terminal, and control the first protocol signal output terminal to output the level signal and control according to the level signal of the second protocol signal input terminal.
- the data storage circuit outputs operation data to the data output terminal.
- the second gate control circuit which is respectively connected with the first protocol signal output end, the second protocol signal input end, the counter and the data storage circuit, is used for outputting a high value to the first protocol signal output end when the count value of the counter is not zero.
- the counter is controlled to decrease the count value
- the data storage circuit is controlled to output the operation data in the register to the data output terminal.
- the number of registers in the register group is two.
- it also includes:
- the counter is a count register.
- FIG. 4 is a schematic structural diagram of a handshake protocol circuit disclosed in an embodiment of the present application.
- FIG. 5 is a schematic structural diagram of a handshake protocol circuit disclosed in an embodiment of the application.
- the first protocol signal input terminal 10 is used for receiving the first protocol signal input from the first adjacent circuit
- the first protocol signal output terminal 20 is used for outputting the first protocol signal to the second adjacent circuit
- the control circuit 1 connected with the first protocol signal input end 10, the first protocol signal output end 20, the second protocol signal input end 40, the second protocol signal output end 30 and the data storage circuit 50 respectively, is used for according to the first protocol
- the level signal of the signal input terminal controls the output level signal of the second protocol signal output terminal 30 and controls the data storage circuit 50 to store the arithmetic data input from the data input terminal, and controls the first protocol signal according to the level signal of the second protocol signal input terminal.
- the output terminal 20 outputs the level signal and controls the data storage circuit 50 to output the operation data to the data output terminal.
- the first gate control circuit 90 which is respectively connected with the first protocol signal input end 10, the second protocol signal output end 30, the counter 80 and the data storage circuit 50, is used to send the second protocol signal to the second protocol when the count value of the counter 80 is zero.
- the signal output terminal 30 outputs a high-level signal, and when the second protocol signal output terminal 30 and the first protocol signal output terminal 20 are both high-level signals, the counter 80 is controlled to increase the count value, and the data storage circuit 50 is controlled to store the data.
- the operation data input from the input terminal 60 is stored in the register;
- the data storage circuit 50 includes:
- the output selection circuit 53 connected to the data output terminal 70 , the second gate control circuit 100 and the register group 51 respectively is used to pass the operation data of the corresponding register in the register group 51 according to the control signal input from the second gate control circuit 100 .
- the data output terminal 70 outputs.
- the handshake protocol circuit further includes:
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
一种握手协议电路、芯片及计算机设备。由于本握手协议电路，通过控制电路根据第一协议信号输入端、第一协议信号输出端、第二协议信号输入端以及第二协议信号输出端的电平信号，控制数据存储电路对运算数据进行存储以及输出，相当于通过存储电路以对运算数据进行了缓存，当功能模块电路数量较多时，相对降低了模块电路之间握手协议的组合逻辑的连续性，进而相对确保了功能模块电路之间数据的正常通信。此外，本申请还提供一种握手协议芯片及计算机设备，有益效果同上所述。
Description
本申请要求于2020年7月17日提交中国专利局、申请号为CN202010692307.8、发明名称为“一种握手协议电路、芯片及计算机设备”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
本申请涉及数据通信领域，特别是涉及一种握手协议电路、芯片及计算机设备。
在当前的IC(Integrated Circuit，集成电路)以及FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)等数据处理芯片的数字电路设计中，为了保证数据处理芯片中各个功能模块电路之间数据的有效传输，功能模块电路之间往往采用握手协议实现数据的有效传输，防止数据丢失。
如图1所示的是功能模块电路之间握手协议的通信示意图，握手协议的主要逻辑是当源功能模块电路向目的功能模块电路之间双向传输的协议信号同时高有效时，由源功能模块电路在时钟的上升沿时将运算数据传输至目的功能模块电路，在此情况下，如果功能模块电路数量较多，导致功能模块电路之间在进行运算数据处理过程中握手协议级联过多时，会导致功能模块电路之间握手协议的组合逻辑过大，往往难以达到功能模块电路的时钟频率要求，进而难以确保功能模块电路之间数据的正常通信。
以此可见，提供一种握手协议电路，以相对确保功能模块电路之间数据的正常通信，是本领域技术人员需要解决的问题。
发明内容
本申请的目的是提供一种握手协议电路、芯片及计算机设备，以相对确保功能模块电路之间数据的正常通信。
为解决上述技术问题，本申请提供一种握手协议电路，包括：
第一协议信号输入端，用于接收第一相邻电路传入的第一协议信号；
第一协议信号输出端，用于向第二相邻电路输出第一协议信号；
第二协议信号输出端，用于向第一相邻电路输出第二协议信号；
第二协议信号输入端，用于接收第二相邻电路传入的第二协议信号；
与包含有寄存器的数据存储电路连接的数据输入端，用于接收第一相邻电路传入的运算数据；
与数据存储电路连接的数据输出端，用于向第二相邻电路输出运算数据；
与第一协议信号输入端、第一协议信号输出端、第二协议信号输入端、第二协议信号输出端以及数据存储电路分别连接的控制电路，用于根据第一协议信号输入端的电平信号控制第二协议信号输出端输出电平信号以及控制数据存储电路存储数据输入端传入的运算数据，并根据第二协议信号输入端的电平信号控制第一协议信号输出端输出电平信号以及控制数据存储电路向数据输出端输出运算数据。
优选地，控制电路，包括：
计数器；
与第一协议信号输入端、第二协议信号输出端、计数器以及数据存储电路分别连接的第一门控电路，用于当计数器的计数值为零时，向第二协议信号输出端输出高电平信号，并且当第二协议信号输出端与第一协议信号输出端均为高电平信号时，控制计数器增加计数值，且控制数据存储电路将数据输入端传入的运算数据存储至寄存器；
与第一协议信号输出端、第二协议信号输入端、计数器以及数据存储电路分别连接的第二门控电路，用于当计数器的计数值不为零时，向第一协议信号输出端输出高电平信号，并且当第一协议信号输出端以及第二协议信号输入端均为高电平时信号时，控制计数器减少计数值，且控制数据存储电路将寄存器中的运算数据输出至数据输出端。
优选地，数据存储电路，包括：
包含有多个寄存器的寄存器组；
与数据输入端、第一门控电路、以及寄存器组分别连接的存储选择电 路，用于根据第一门控电路传入的控制信号将数据输入端传入的运算数据存储至寄存器组中的相应寄存器；
与数据输出端、第二门控电路、以及寄存器组分别连接的输出选择电路，用于根据第二门控电路传入的控制信号将寄存器组中相应寄存器的运算数据通过数据输出端输出。
优选地，寄存器组中寄存器的数量为2。
优选地，还包括：
与存储选择电路以及第一门控电路分别连接的写指针寄存器，用于记录第一门控电路传入的第一寄存器编号，以供存储选择电路根据第一寄存器编号将运算数据存储至寄存器组中的相应寄存器；
与输出选择电路以及第二门控电路分别连接的读指针寄存器，用于记录第二门控电路传入的第二寄存器编号，以供输出选择电路根据第二寄存器编号读取寄存器组中相应寄存器的运算数据。
优选地，第一门控电路，包括：
与第二协议信号输出端以及计数器分别连接的非门电路；
与第一协议信号输入端、第二协议信号输出端、数据存储电路以及计数器分别连接的第一与门电路。
优选地，第二门控电路包括：
与计数器以及第一协议信号输出端分别连接的或门电路；
与计数器、数据存储电路、第一协议信号输出端以及第二协议信号输入端分别连接的第二与门电路。
优选地，计数器为计数寄存器。
此外，本申请还提供一种芯片，包含有如上述的握手协议电路。
此外，本申请还提供一种计算机设备，包括有如上述的芯片。
本申请所提供的握手协议电路，包括用于接收第一相邻电路传入的第一协议信号的第一协议信号输入端；用于向第二相邻电路输出第一协议信号的第一协议信号输出端；用于向第一相邻电路输出第二协议信号的第二协议信号输出端；用于接收第二相邻电路传入的第二协议信号的第二协议信号输入端；与包含有寄存器的数据存储电路连接，用于接收第一相邻电 路传入的运算数据的数据输入端；与数据存储电路连接，用于向第二相邻电路输出运算数据的数据输出端；与第一协议信号输入端、第一协议信号输出端、第二协议信号输入端、第二协议信号输出端以及数据存储电路分别连接的控制电路，用于根据第一协议信号输入端的电平信号控制第二协议信号输出端输出电平信号以及控制数据存储电路存储数据输入端传入的运算数据，并根据第二协议信号输入端的电平信号控制第一协议信号输出端输出电平信号以及控制数据存储电路向数据输出端输出运算数据。由于本握手协议电路，通过控制电路根据第一协议信号输入端、第一协议信号输出端、第二协议信号输入端以及第二协议信号输出端的电平信号，控制数据存储电路对运算数据进行存储以及输出，相当于通过存储电路以对运算数据进行了缓存，当功能模块电路数量较多时，相对降低了模块电路之间握手协议的组合逻辑的连续性，进而相对确保了功能模块电路之间数据的正常通信。此外，本申请还提供一种握手协议芯片及计算机设备，有益效果同上所述。
图1为功能模块电路之间握手协议的通信示意图；
图2为本申请实施例公开的一种握手协议电路的结构示意图；
图3为本申请实施例公开的一种握手协议电路的结构示意图；
图4为本申请实施例公开的一种握手协议电路的结构示意图；
图5为本申请实施例公开的一种握手协议电路的结构示意图；
图6为本申请实施例公开的一种握手协议电路的结构示意图。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范 围。
握手协议的主要逻辑是当源功能模块电路向目的功能模块电路之间双向传输的协议信号同时高有效时，由源功能模块电路在时钟的上升沿时将运算数据传输至目的功能模块电路，在此情况下，如果功能模块电路数量较多，导致功能模块电路之间在进行运算数据处理过程中握手协议级联过多时，会导致功能模块电路之间握手协议的组合逻辑过大，往往难以达到功能模块电路的时钟频率要求，进而难以确保功能模块电路之间数据的正常通信。
为此，本申请的核心是提供一种握手协议电路，以相对确保功能模块电路之间数据的正常通信。
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。
请参见图2所示，本申请实施例公开了一种握手协议电路，包括：
第一协议信号输入端10，用于接收第一相邻电路传入的第一协议信号；
第一协议信号输出端20，用于向第二相邻电路输出第一协议信号；
第二协议信号输出端30，用于向第一相邻电路输出第二协议信号；
第二协议信号输入端40，用于接收第二相邻电路传入的第二协议信号；
与包含有寄存器的数据存储电路50连接的数据输入端60，用于接收第一相邻电路传入的运算数据；
与数据存储电路50连接的数据输出端70，用于向第二相邻电路输出运算数据；
与第一协议信号输入端10、第一协议信号输出端20、第二协议信号输入端40、第二协议信号输出端30以及数据存储电路50分别连接的控制电路1，用于根据第一协议信号输入端的电平信号控制第二协议信号输出端30输出电平信号以及控制数据存储电路50存储数据输入端传入的运算数据，并根据第二协议信号输入端的电平信号控制第一协议信号输出端20 输出电平信号以及控制数据存储电路50向数据输出端输出运算数据。
本申请所提供的握手协议电路，包括用于接收第一相邻电路传入的第一协议信号的第一协议信号输入端；用于向第二相邻电路输出第一协议信号的第一协议信号输出端；用于向第一相邻电路输出第二协议信号的第二协议信号输出端；用于接收第二相邻电路传入的第二协议信号的第二协议信号输入端；与包含有寄存器的数据存储电路连接，用于接收第一相邻电路传入的运算数据的数据输入端；与数据存储电路连接，用于向第二相邻电路输出运算数据的数据输出端；与第一协议信号输入端、第一协议信号输出端、第二协议信号输入端、第二协议信号输出端以及数据存储电路分别连接的控制电路，用于根据第一协议信号输入端的电平信号控制第二协议信号输出端输出电平信号以及控制数据存储电路存储数据输入端传入的运算数据，并根据第二协议信号输入端的电平信号控制第一协议信号输出端输出电平信号以及控制数据存储电路向数据输出端输出运算数据。由于本握手协议电路，通过控制电路根据第一协议信号输入端、第一协议信号输出端、第二协议信号输入端以及第二协议信号输出端的电平信号，控制数据存储电路对运算数据进行存储以及输出，相当于通过存储电路以对运算数据进行了缓存，当功能模块电路数量较多时，相对降低了模块电路之间握手协议的组合逻辑的连续性，进而相对确保了功能模块电路之间数据的正常通信。
请参见图3所示，本申请实施例公开了一种握手协议电路，控制电路1，包括：
计数器80；
与第一协议信号输入端10、第二协议信号输出端30、计数器80以及数据存储电路50分别连接的第一门控电路90，用于当计数器80的计数值为零时，向第二协议信号输出端30输出高电平信号，并且当第二协议信号输出端30与第一协议信号输出端20均为高电平信号时，控制计数器80增加计数值，且控制数据存储电路50将数据输入端60传入的运算数据存储至寄存器；
与第一协议信号输出端20、第二协议信号输入端40、计数器80以及数据存储电路50分别连接的第二门控电路100，用于当计数器80的计数值不为零时，向第一协议信号输出端20输出高电平信号，并且当第一协议信号输出端20以及第二协议信号输入端40均为高电平时信号时，控制计数器80减少计数值，且控制数据存储电路50将寄存器中的运算数据输出至数据输出端70。
需要说明的是，本实施例中的握手协议电路可以用于实现VALID/READY握手协议的数据通信，在通过握手协议电路实现VALID/READY握手协议的数据通信时，本实施例中的第一协议信号特征指valid信号，第二协议信号特指ready信号。
由于本实施例中的握手协议电路，通过第一门控电路以及第二门控电路控制计数器记录第一协议信号以及第二协议信号的输入以及输出，并根据计数器中的数值控制数据存储电路对运算数据进行存储以及输出，相当于通过存储电路以及计数器分别对运算数据进行了缓存，通过计数器对第一协议信号以及第二协议信号进行了缓存，当功能模块电路数量较多时，相对降低了模块电路之间握手协议的组合逻辑的连续性，进而相对确保了功能模块电路之间数据的正常通信。
请参见图4所示，在上述实施例的基础上，数据存储电路50，包括：
包含有多个寄存器的寄存器组51；
与数据输入端60、第一门控电路90、以及寄存器组51分别连接的存储选择电路52，用于根据第一门控电路90传入的控制信号将数据输入端60传入的运算数据存储至寄存器组51中的相应寄存器；
与数据输出端70、第二门控电路100、以及寄存器组51分别连接的输出选择电路53，用于根据第二门控电路100传入的控制信号将寄存器组51中相应寄存器的运算数据通过数据输出端70输出。
需要说明的是，本实施例的重点在于数据存储电路50中包含有寄存器组51，并且寄存器组51中包含有多个寄存器，进而与数据输入端60、第一门控电路90、以及寄存器组51分别连接的存储选择电路52，能够根据 第一门控电路90传入的控制信号将数据输入端60传入的运算数据存储至寄存器组51中的相应寄存器；并且与数据输出端70、第二门控电路100、以及寄存器组51分别连接的输出选择电路53，能够根据第二门控电路100传入的控制信号将寄存器组51中相应寄存器的运算数据通过数据输出端70输出，以此进一步确保了运算数据传输过程的整体可靠性。
在上述实施例的基础上，作为一种优选的实施方式，寄存器组中寄存器的数量为2。
需要说明的是，由于握手协议电路的目的是通过对源功能模块电路传入的运算数据进行缓存，并将缓存中的运算数据在特定的时刻输出至目的功能模块电路的方式，降低功能模块电路之间握手协议的组合逻辑复杂度，因此在功能模块电路运行的过程中，运算数据并不长期存储于寄存器中，寄存器能够在输出已有的运算数据后立刻用于对新传入的运算数据的缓存，因此本实施方式中寄存器组中寄存器的数量为2，能够在确保运算数据传输过程的整体可靠性的同时减少握手协议电路的在电路板上的布板面积。
在上述实施方式的基础上，更进一步的，计数器的位宽为2。
需要说明的是，本实施方式中，计数器中的数位(bit)宽度为2，即计数器能够记录2bit大小的数字，通过能够记录的二进制数分别为00(十进制数0)、01(十进制数1)、10(十进制数2)、11(十进制数3)，因此能够在寄存器组中寄存器的数量为2的情况下正常记录运算数据的数量，能够在确保运算数据传输过程的整体可靠性的同时减少计数器在电路板上的布板面积。
在上述实施例的基础上，作为一种优选的实施方式，握手协议电路还包括：
与存储选择电路52以及第一门控电路90分别连接的写指针寄存器，用于记录第一门控电路90传入的第一寄存器编号，以供存储选择电路52 根据第一寄存器编号将运算数据存储至寄存器组51中的相应寄存器；
与输出选择电路53以及第二门控电路100分别连接的读指针寄存器，用于记录第二门控电路100传入的第二寄存器编号，以供输出选择电路53根据第二寄存器编号读取寄存器组中相应寄存器的运算数据。
需要说明的是，本实施方式中的重点在于通过与存储选择电路以及第一门控电路分别连接的写指针寄存器，记录第一门控电路传入的第一寄存器编号，以此存储选择电路能够根据写指针寄存器中的第一寄存器编号将运算数据存储至寄存器组中相应的寄存器。此外，本实施方式中，还通过在输出选择电路以及第二门控电路之间设置有读指针寄存器的方式，通过读指针寄存器记录第二门控电路传入的第二寄存器编号，进而输出选择电路能够根据第二寄存器编号读取寄存器组中相应寄存器的运算数据进行输出。本实施方式进一步确保了通过寄存器组对运算数据进行存储和读取的准确性，以此进一步确保了运算数据传输过程的整体可靠性。
请参见图5所示，在上述实施例的基础上，第一门控电路90，包括：
与第二协议信号输出端30以及计数器80分别连接的非门电路91；
与第一协议信号输入端10、第二协议信号输出端30、数据存储电路50以及计数器80分别连接的第一与门电路92。
需要说明的是，在本实施例中，当非门电路收到计数器传入的表征计数器的数值达到最大值的高电平信号时，进行非运算得到低电平信号，并将低电平信号输出至第二协议信号输出端以及第一与门电路，进而第一与门电路因有低电平信号输入，不触发计数器计算；当非门电路收到计数器传入的表征计数器的数值为0或未达到最大值的电平信号时，非运算得到高电平信号，并将高电平信号输出至第二协议信号输出端以及第一与门电路，进而当第一协议信号输入端传入高电平信号时，第一与门电路输出高电平信号触发计数器进行计数，以此实现计数器根据当前已存储的数据量、第二协议信号输出端的信号以及第一信息协议输入端的信号灵活控制计数器进行数值累计，确保了计数器计数的准确性，以此进一步确保了运算数据传输过程的整体可靠性。
请参见图6所示，在上述实施例的基础上，第二门控电路100包括：
与计数器80以及第一协议信号输出端20分别连接的或门电路101；
与计数器80、数据存储电路50、第一协议信号输出端20以及第二协议信号输入端40分别连接的第二与门电路102。
需要说明的是，在本实施例中，当或门电路收到由计数器传入的表征计数器中记录有数值的高电平信号时，通过第一协议信号输出端输出高电平信号，并且当第二与门电路同时收到由第二协议信号输入端以及或门电路同时输入的高电平时，第二与门电路分别向计数器以及数据存储电路输出高电平，控制计数器减少计数值，并控制数据存储电路通过数据输出端输出运算数据。本实施例确保了计数器计数的准确性，以此进一步确保了运算数据传输过程的整体可靠性。
在上述一系列实施例的基础上，作为一种优选的实施方式，计数器为计数寄存器。
需要说明的是，由于寄存器在电路板中具有更小的布板面积，因此计数器为计数寄存器能够相对降低握手协议电路整体在电路板中的布板面积。
此外，本申请实施例还提供一种芯片，包含有上述的握手协议电路。
本申请所提供的芯片，包含有握手协议电路，包括用于接收第一相邻电路传入的第一协议信号的第一协议信号输入端；用于向第二相邻电路输出第一协议信号的第一协议信号输出端；用于向第一相邻电路输出第二协议信号的第二协议信号输出端；用于接收第二相邻电路传入的第二协议信号的第二协议信号输入端；与包含有寄存器的数据存储电路连接，用于接收第一相邻电路传入的运算数据的数据输入端；与数据存储电路连接，用于向第二相邻电路输出运算数据的数据输出端；与第一协议信号输入端、第一协议信号输出端、第二协议信号输入端、第二协议信号输出端以及数据存储电路分别连接的控制电路，用于根据第一协议信号输入端的电平信 号控制第二协议信号输出端输出电平信号以及控制数据存储电路存储数据输入端传入的运算数据，并根据第二协议信号输入端的电平信号控制第一协议信号输出端输出电平信号以及控制数据存储电路向数据输出端输出运算数据。由于本芯片中的握手协议电路，通过控制电路根据第一协议信号输入端、第一协议信号输出端、第二协议信号输入端以及第二协议信号输出端的电平信号，控制数据存储电路对运算数据进行存储以及输出，相当于通过存储电路以对运算数据进行了缓存，当功能模块电路数量较多时，相对降低了模块电路之间握手协议的组合逻辑的连续性，进而相对确保了功能模块电路之间数据的正常通信。
此外，本申请实施例还提供一种计算机设备，包括有上述的芯片。
本申请所提供的计算机设备，包含有握手协议电路，包括用于接收第一相邻电路传入的第一协议信号的第一协议信号输入端；用于向第二相邻电路输出第一协议信号的第一协议信号输出端；用于向第一相邻电路输出第二协议信号的第二协议信号输出端；用于接收第二相邻电路传入的第二协议信号的第二协议信号输入端；与包含有寄存器的数据存储电路连接，用于接收第一相邻电路传入的运算数据的数据输入端；与数据存储电路连接，用于向第二相邻电路输出运算数据的数据输出端；与第一协议信号输入端、第一协议信号输出端、第二协议信号输入端、第二协议信号输出端以及数据存储电路分别连接的控制电路，用于根据第一协议信号输入端的电平信号控制第二协议信号输出端输出电平信号以及控制数据存储电路存储数据输入端传入的运算数据，并根据第二协议信号输入端的电平信号控制第一协议信号输出端输出电平信号以及控制数据存储电路向数据输出端输出运算数据。由于本计算机设备中的握手协议电路，通过控制电路根据第一协议信号输入端、第一协议信号输出端、第二协议信号输入端以及第二协议信号输出端的电平信号，控制数据存储电路对运算数据进行存储以及输出，相当于通过存储电路以对运算数据进行了缓存，当功能模块电路数量较多时，相对降低了模块电路之间握手协议的组合逻辑的连续性，进而相对确保了功能模块电路之间数据的正常通信。
以上对本申请所提供的一种握手协议电路、芯片及计算机设备进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
- 一种握手协议电路，其特征在于，包括：第一协议信号输入端，用于接收第一相邻电路传入的第一协议信号；第一协议信号输出端，用于向第二相邻电路输出第一协议信号；第二协议信号输出端，用于向所述第一相邻电路输出第二协议信号；第二协议信号输入端，用于接收所述第二相邻电路传入的第二协议信号；与包含有寄存器的数据存储电路连接的数据输入端，用于接收所述第一相邻电路传入的运算数据；与所述数据存储电路连接的数据输出端，用于向所述第二相邻电路输出所述运算数据；与所述第一协议信号输入端、所述第一协议信号输出端、所述第二协议信号输入端、所述第二协议信号输出端以及数据存储电路分别连接的控制电路，用于根据所述第一协议信号输入端的电平信号控制所述第二协议信号输出端输出电平信号以及控制所述数据存储电路存储所述数据输入端传入的所述运算数据，并根据所述第二协议信号输入端的电平信号控制所述第一协议信号输出端输出电平信号以及控制所述数据存储电路向所述数据输出端输出所述运算数据。
- 根据权利要求1所述的握手协议电路，其特征在于，所述控制电路，包括：计数器；与所述第一协议信号输入端、所述第二协议信号输出端、所述计数器以及所述数据存储电路分别连接的第一门控电路，用于当所述计数器的计数值为零时，向所述第二协议信号输出端输出高电平信号，并且当所述第二协议信号输出端与所述第一协议信号输出端均为高电平信号时，控制所述计数器增加计数值，且控制所述数据存储电路将所述数据输入端传入的所述运算数据存储至所述寄存器；与所述第一协议信号输出端、所述第二协议信号输入端、所述计数器以及所述数据存储电路分别连接的第二门控电路，用于当所述计数器的计 数值不为零时，向所述第一协议信号输出端输出高电平信号，并且当所述第一协议信号输出端以及所述第二协议信号输入端均为高电平时信号时，控制所述计数器减少计数值，且控制所述数据存储电路将所述寄存器中的所述运算数据输出至所述数据输出端。
- 根据权利要求2所述的握手协议电路，其特征在于，所述数据存储电路，包括：包含有多个所述寄存器的寄存器组；与所述数据输入端、所述第一门控电路、以及所述寄存器组分别连接的存储选择电路，用于根据所述第一门控电路传入的控制信号将所述数据输入端传入的所述运算数据存储至所述寄存器组中的相应寄存器；与所述数据输出端、所述第二门控电路、以及所述寄存器组分别连接的输出选择电路，用于根据所述第二门控电路传入的控制信号将所述寄存器组中相应寄存器的所述运算数据通过所述数据输出端输出。
- 根据权利要求3所述的握手协议电路，其特征在于，所述寄存器组中所述寄存器的数量为2。
- 根据权利要求3所述的握手协议电路，其特征在于，还包括：与所述存储选择电路以及所述第一门控电路分别连接的写指针寄存器，用于记录所述第一门控电路传入的第一寄存器编号，以供所述存储选择电路根据所述第一寄存器编号将所述运算数据存储至所述寄存器组中的相应寄存器；与所述输出选择电路以及所述第二门控电路分别连接的读指针寄存器，用于记录所述第二门控电路传入的第二寄存器编号，以供所述输出选择电路根据所述第二寄存器编号读取所述寄存器组中相应寄存器的所述运算数据。
- 根据权利要求2所述的握手协议电路，其特征在于，所述第一门控电路，包括：与所述第二协议信号输出端以及所述计数器分别连接的非门电路；与所述第一协议信号输入端、所述第二协议信号输出端、所述数据存储电路以及所述计数器分别连接的第一与门电路。
- 根据权利要求2所述的握手协议电路，其特征在于，所述第二门控电路包括：与所述计数器以及所述第一协议信号输出端分别连接的或门电路；与所述计数器、所述数据存储电路、所述第一协议信号输出端以及所述第二协议信号输入端分别连接的第二与门电路。
- 根据权利要求1至7任意一项所述的握手协议电路，其特征在于，所述计数器为计数寄存器。
- 一种芯片，其特征在于，包含有如权利要求1至8任意一项所述的握手协议电路。
- 一种计算机设备，其特征在于，包括有如权利要求9所述的芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US18/013,763 US11829318B2 (en) | 2020-07-17 | 2021-02-25 | Handshake protocol circuit, chip and computer device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010692307.8A CN112000603B (zh) | 2020-07-17 | 2020-07-17 | 一种握手协议电路、芯片及计算机设备 |
| CN202010692307.8 | 2020-07-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2022012053A1 true WO2022012053A1 (zh) | 2022-01-20 |
Family
ID=73467029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2021/077806 Ceased WO2022012053A1 (zh) | 2020-07-17 | 2021-02-25 | 一种握手协议电路、芯片及计算机设备 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11829318B2 (zh) |
| CN (1) | CN112000603B (zh) |
| WO (1) | WO2022012053A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115800992A (zh) * | 2023-02-07 | 2023-03-14 | 浪潮电子信息产业股份有限公司 | 一种握手信号的拆分电路、方法、装置、设备及存储介质 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112000603B (zh) * | 2020-07-17 | 2023-01-10 | 苏州浪潮智能科技有限公司 | 一种握手协议电路、芯片及计算机设备 |
| CN115687197B (zh) * | 2023-01-03 | 2023-03-28 | 成都登临科技有限公司 | 数据接收模块、数据接收方法、电路、芯片及相关设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102193887A (zh) * | 2010-03-11 | 2011-09-21 | 炬力集成电路设计有限公司 | 多通道桥接器及总线系统 |
| CN105306022A (zh) * | 2015-12-07 | 2016-02-03 | 北京理工大学 | 一种用于异步电路四相位握手协议的非对称延时装置 |
| CN107846052A (zh) * | 2017-10-21 | 2018-03-27 | 江西万年芯微电子有限公司 | 一种兼容性广的手机快充方法及快充电路 |
| US20180166889A1 (en) * | 2016-12-14 | 2018-06-14 | Shenzhen Lvsun Electronics Technology Co., Ltd | Conversion device for quick charger and method for realizing charging conversion |
| CN108664436A (zh) * | 2017-03-28 | 2018-10-16 | 上海山里智能科技有限公司 | 一种综合计算系统 |
| CN112000603A (zh) * | 2020-07-17 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种握手协议电路、芯片及计算机设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1899832B1 (en) * | 2005-06-30 | 2009-12-09 | Nxp B.V. | Software layer for communication between rs-232 to i2c translation ic and a host |
| US9183168B2 (en) * | 2013-02-22 | 2015-11-10 | Dell Products, Lp | Dual mode USB and serial console port |
| US9136842B2 (en) * | 2013-06-07 | 2015-09-15 | Altera Corporation | Integrated circuit device with embedded programmable logic |
| CN106471789B (zh) * | 2015-09-24 | 2021-02-02 | Oppo广东移动通信有限公司 | 适配器升级的方法、装置和系统 |
| CN106951379B (zh) * | 2017-03-13 | 2019-09-06 | 郑州云海信息技术有限公司 | 一种基于axi协议的高性能ddr控制器及数据传输方法 |
-
2020
- 2020-07-17 CN CN202010692307.8A patent/CN112000603B/zh active Active
-
2021
- 2021-02-25 WO PCT/CN2021/077806 patent/WO2022012053A1/zh not_active Ceased
- 2021-02-25 US US18/013,763 patent/US11829318B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102193887A (zh) * | 2010-03-11 | 2011-09-21 | 炬力集成电路设计有限公司 | 多通道桥接器及总线系统 |
| CN105306022A (zh) * | 2015-12-07 | 2016-02-03 | 北京理工大学 | 一种用于异步电路四相位握手协议的非对称延时装置 |
| US20180166889A1 (en) * | 2016-12-14 | 2018-06-14 | Shenzhen Lvsun Electronics Technology Co., Ltd | Conversion device for quick charger and method for realizing charging conversion |
| CN108664436A (zh) * | 2017-03-28 | 2018-10-16 | 上海山里智能科技有限公司 | 一种综合计算系统 |
| CN107846052A (zh) * | 2017-10-21 | 2018-03-27 | 江西万年芯微电子有限公司 | 一种兼容性广的手机快充方法及快充电路 |
| CN112000603A (zh) * | 2020-07-17 | 2020-11-27 | 苏州浪潮智能科技有限公司 | 一种握手协议电路、芯片及计算机设备 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115800992A (zh) * | 2023-02-07 | 2023-03-14 | 浪潮电子信息产业股份有限公司 | 一种握手信号的拆分电路、方法、装置、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112000603B (zh) | 2023-01-10 |
| US11829318B2 (en) | 2023-11-28 |
| CN112000603A (zh) | 2020-11-27 |
| US20230176997A1 (en) | 2023-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105117360B (zh) | 基于fpga的接口信号重映射方法 | |
| WO2022012053A1 (zh) | 一种握手协议电路、芯片及计算机设备 | |
| US9590635B1 (en) | Partial reconfiguration of programmable devices | |
| US8286025B1 (en) | Selection of port adapters for clock crossing boundaries | |
| CN111832240B (zh) | Fifo数据传输方法及fifo存储装置 | |
| US20240256748A1 (en) | Synchonous fifo | |
| KR101334111B1 (ko) | 쿼드 데이터 레이트(ｑｄｒ) 제어기 및 그의 실현방법 | |
| US20050055489A1 (en) | Bridge circuit for use in retiming in a semiconductor integrated circuit | |
| US6728906B1 (en) | Trace buffer for a configurable system-on-chip | |
| CN107153412B (zh) | 一种具有发送fifo的can总线控制器电路 | |
| US7307450B2 (en) | Programmable logic block for designing an asynchronous circuit | |
| WO2020118713A1 (zh) | 位宽匹配电路、数据写入装置、数据读出装置和电子设备 | |
| US6510483B1 (en) | Circuit, architecture and method for reading an address counter and/or matching a bus width through one or more synchronous ports | |
| CN114443524B (zh) | 一种数据传输方法、系统、存储介质及设备 | |
| WO2024152608A1 (zh) | Acl管理方法、装置、通信设备及存储介质 | |
| US20140297906A1 (en) | Buffer circuit and semiconductor integrated circuit | |
| CN117406954A (zh) | 一种异步fifo电路 | |
| CN103995688B (zh) | 一种基于标签的无序矢量归约电路 | |
| CN109376098B (zh) | 前向旁路缓存电路 | |
| CN100365639C (zh) | 先进先出仿真单元及逻辑验证仿真系统 | |
| CN100395741C (zh) | 数据传输电路 | |
| CN219958216U (zh) | 一种芯片原型验证调试板 | |
| CN115658568B (zh) | 一种fifo装置及其数据处理方法 | |
| EP1585024A1 (en) | An improved on-chip storage memory for storing variable data bits | |
| CN115543902A (zh) | 一种读写设备内数据的方法、装置、设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 21843347 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 21843347 Country of ref document: EP Kind code of ref document: A1 |