WO2021260032A1 - Optoelektronischer halbleiterchip - Google Patents

Optoelektronischer halbleiterchip Download PDF

Info

Publication number
WO2021260032A1
WO2021260032A1 PCT/EP2021/067195 EP2021067195W WO2021260032A1 WO 2021260032 A1 WO2021260032 A1 WO 2021260032A1 EP 2021067195 W EP2021067195 W EP 2021067195W WO 2021260032 A1 WO2021260032 A1 WO 2021260032A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor chip
contact
metallic
area
Prior art date
Application number
PCT/EP2021/067195
Other languages
English (en)
French (fr)
Inventor
Ivar Tangring
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US17/996,422 priority Critical patent/US20230231093A1/en
Publication of WO2021260032A1 publication Critical patent/WO2021260032A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Definitions

  • An optoelectronic semiconductor chip is specified.
  • One problem to be solved consists, among other things, in specifying an optoelectronic semiconductor chip which has improved efficiency.
  • the latter comprises a semiconductor layer sequence with a first semiconductor layer and a second semiconductor layer and an active layer.
  • the active layer is arranged between the first semiconductor layer and the second semiconductor layer.
  • the first semiconductor layer has charge carriers of a first type, for example p-charge carriers or n-charge carriers.
  • the second semiconductor layer preferably has charge carriers of a second type, for example a type opposite to the first type.
  • the active layer is used to generate electromagnetic radiation from a wavelength range between and including the IR range and including the UV range.
  • the optoelectronic semiconductor chip is a light-emitting diode chip, preferably a thin-film light-emitting diode chip.
  • a functional principle of a thin-film light-emitting diode chip is for example in the publication I. Schnitzler et al., Appl. Phys. Lett. 63 (16) October 18, 1993, pages 2174-2176, the disclosure content of which is hereby incorporated by reference.
  • Examples of thin-film light-emitting diode chips are described in the publications EP 0905797 A2 and WO 02/13281 A1, the disclosure content of which is hereby also incorporated by reference.
  • the second semiconductor layer has an outer surface which is used to emit electromagnetic radiation generated during normal operation of the optoelectronic semiconductor chip.
  • the outer surface is preferably structured, with the result that the coupling-out of electromagnetic radiation generated during normal operation of the optoelectronic semiconductor chip from the semiconductor layer sequence can be improved.
  • the outer surface is roughened, for example.
  • the optoelectronic semiconductor chip comprises a via with at least one cutout.
  • the semiconductor chip comprises precisely one through-hole contact.
  • the via includes, for example, one or more of the following metals: Au, Ag, Cu, Zn, Ni, Al.
  • the plated-through hole is formed from one of these metals or a mixture of these metals.
  • a surface of the through-contact facing the semiconductor layer sequence is designed to be reflective for electromagnetic radiation which is generated in the active layer during normal operation of the optoelectronic semiconductor chip.
  • the first semiconductor layer comprises a first electrical contact region and the second semiconductor layer comprises a second electrical contact region.
  • the first / second electrical contact region is a region of the first / second semiconductor layer via which current is introduced into the semiconductor layer sequence when the semiconductor chip is operating as intended.
  • the via penetrates the first semiconductor layer and the active layer completely.
  • the plated-through hole extends from a side of the facing away from the active layer
  • the plated-through hole is a current-carrying element, via which the second semiconductor layer is energized during normal operation.
  • the plated-through hole is electrically insulated from the first semiconductor layer and the active layer.
  • the first contact region is arranged within the cutout of the via.
  • the plated-through hole at least partially encloses part of the first semiconductor layer and the active layer, for example.
  • the optoelectronic semiconductor chip comprises a first semiconductor layer, a second semiconductor layer and an active layer which is arranged between the first semiconductor layer and the second semiconductor layer. Furthermore, the optoelectronic semiconductor chip comprises a via with at least one cutout.
  • the first semiconductor layer comprises a first electrical contact region and the second semiconductor layer comprises a second electrical contact region.
  • the plated-through hole penetrates the first semiconductor layer and the active layer completely.
  • the via is electrically connected to the second contact area and the first contact area is arranged within the recess of the via.
  • a semiconductor chip described here is based, among other things, on the following technical features.
  • Conventional semiconductor chips which use vias to supply current to a semiconductor layer often have vias in the form of a pin.
  • the current is distributed laterally, that is, parallel to the main plane of extent of the active layer, and flows through the active layer in the direction of the first semiconductor layer.
  • the current flow decreases sharply with increasing distance from the plated-through hole. This effect occurs primarily in high-current applications, for example when the semiconductor chip is used as part of a light source for a headlight. This results in an inhomogeneous luminous image, with the areas of the active layer that are at a short distance from the plated-through hole being more strongly stimulated.
  • the semiconductor chip described here makes use, among other things, of the idea of enclosing regions of the active layer with the plated-through hole and of energizing them.
  • the fact that the first contact region is arranged in the cutout of the plated-through hole results in a current flow in the second semiconductor layer starting from the edge of the cutout in its center, as a result of which more homogeneous current is supplied to the active layer. A more homogeneous luminous image of the semiconductor chip can thus be achieved.
  • the cutout is circular or oval in a cross section lying parallel to the active layer.
  • cross-section lying parallel to the active layer means in particular that a cutting plane assigned to the cross-section runs parallel to a main extension plane of the active layer.
  • a particularly homogeneous current supply to the active layer can be achieved.
  • the cutout is hexagonal in a cross section lying parallel to the active layer.
  • the cutout is rectangular in a cross section lying parallel to the active layer.
  • the recess is square in such a cross section.
  • the via has a multiplicity of cutouts.
  • the first contact area is subdivided into a multiplicity of partial areas that are separate from one another.
  • each sub-area is arranged in a recess.
  • the subregions are separated from one another in particular by the plated-through hole.
  • the through-contouring preferably has a thickness, measured parallel to the main plane of extension of the active layer, which is at most 5 ⁇ m or at most 2 ⁇ m or at most 1 ⁇ m. If the via has a small thickness, a small proportion of the electromagnetic radiation generated during normal operation of the optoelectronic semiconductor chip is advantageously absorbed by the via. Furthermore, in the case of a thin plated through-hole, only a small proportion of the active Layer broken by the via. This means that a large proportion of the active layer is available for generating radiation.
  • the second electrical contact region has the shape of a regular lattice in a projection onto the active layer.
  • the grid of the second contact area and / or the further grid is preferably a triangular grid. If the cutouts are rectangular or square, then the grid of the second contact area and / or the further Grid preferably a rectangular grid.
  • the latter comprises a contact layer which is arranged on a side of the first semiconductor layer facing away from the active layer.
  • the contact layer has, for example, a first metallic area and a second metallic area, which are electrically insulated from one another.
  • the metallic areas are electrically isolated by an insulator.
  • the first metallic area is preferably electrical with the first electrical contact area of FIG first semiconductor layer and the second metallic region is preferably electrically connected to the
  • the second metallic area and the plated-through hole are, for example, formed in one piece.
  • the contact layer is set up to distribute a current homogeneously in the lateral direction during normal operation of the optoelectronic semiconductor chip.
  • a current density in the contact layer is homogeneous in the intended operation of the optoelectronic semiconductor chip in the lateral direction.
  • the first / second semiconductor layer is energized via the first / second metallic region during normal operation of the optoelectronic semiconductor chip.
  • the contact layer comprises, for example, one or more of the following metals: Au, Ag, Cu, Zn, Ni, Al.
  • the contact layer, the first metallic area and / or the second metallic area are formed from one of these metals or a mixture of these metals.
  • the contact layer is formed with the same material as the via.
  • a first insulation layer is arranged between the semiconductor layer sequence and the contact layer.
  • the first insulation layer has first recesses that this penetrate completely.
  • the contact layer is preferably electrically conductively connected to the first electrical contact area and the plated-through hole in the first recesses.
  • the semiconductor chip has at least one first connection point and / or at least one second connection point, the first / second connection point being electrically connected to the first / second metallic region.
  • the semiconductor chip can be electrically contacted externally via the first / second connection point, for example by means of a bonding wire.
  • the contact layer has a thickness of at least 2 ⁇ m.
  • the thickness is at least 3 ⁇ m or at least 5 ⁇ m.
  • the thickness is at most 5 ⁇ m or at most 10 ⁇ m.
  • the contact layer can, for example, preferably be formed from metals that have a have similar thermal expansion coefficients as the semiconductor layer sequence.
  • the contact layer is formed with nickel or a nickel alloy in this case.
  • the second metallic region is formed in a contiguous manner.
  • the second metallic area completely or at least partially encloses the first metallic area.
  • the first metallic area comprises a plurality of sub-areas which are each completely or partially enclosed by the second metallic area.
  • the sub-areas are not mechanically connected directly to one another.
  • the second metallic area is energized via a first and / or second connection point.
  • the first metallic region is supplied with current via a current-carrying element which is arranged on a side of the contact layer facing away from the semiconductor layer sequence.
  • the current-carrying element is, for example, a layer of solder or an electrically conductive adhesive.
  • the first metallic region is formed in a contiguous manner.
  • the second metallic region comprises a plurality of subregions which, in a projection onto the active layer, are each at least partially enclosed by the first metallic region.
  • the sub-areas are not mechanical directly connected to each other.
  • the first metallic area is energized via a first and / or second connection point.
  • the second metallic region is energized via the current-carrying element which is arranged on a side of the contact layer facing away from the semiconductor layer sequence.
  • At least one sub-region of the second metallic region is completely enclosed by the first metallic region in a projection onto the active layer.
  • the semiconductor chip has an electrically conductive connecting layer on a side of the semiconductor layer sequence facing away from the active layer.
  • the connection layer is electrically connected to the first or the second electrical contact area.
  • the connection layer is, for example, a solder layer.
  • the connecting layer comprises an electrically conductive adhesive.
  • a second insulation layer which has second recesses, is arranged on a side of the connection layer facing the semiconductor layer sequence.
  • the second recess is particularly such arranged that the connection layer is electrically connected to the first or second electrical contact area and is electrically isolated from the respective other electrical contact area.
  • the second recesses are arranged in such a way that the connecting layer is in direct mechanical and / or electrical contact exclusively with the first or second metallic area.
  • the second recesses are arranged such that the connection layer is electrically and / or mechanically connected to the first metallic area and is electrically insulated from the second metallic area, or vice versa.
  • the first or second contact area is energized by the electrically conductive connecting layer.
  • FIGS. 1A to 7 exemplary embodiments of optoelectronic semiconductor chips in various schematic views
  • FIG. 8 shows a current density distribution in an optoelectronic semiconductor chip
  • FIG. 9 shows an exemplary embodiment of a via
  • FIGS. 10A to 10C show exemplary embodiments of contact layers.
  • FIG. 1A shows a section of an optoelectronic semiconductor chip in accordance with a first exemplary embodiment in a sectional view perpendicular to a line AA in FIG. 2A, which shows a top view of the semiconductor chip 1 in accordance with the first exemplary embodiment.
  • the semiconductor chip 1 is, in particular, a thin-film light-emitting diode chip. Examples of a thin-film light-emitting diode chip and its mode of operation can be found in the references mentioned above.
  • the semiconductor chip 1 comprises a semiconductor layer sequence 2 with a first semiconductor layer 3, a second semiconductor layer 4 and an active layer 5, which is arranged between the first and second semiconductor layers 3, 4.
  • the first semiconductor layer 3 comprises, for example, p-doped GaN and the second semiconductor layer 4 comprises, for example, n-doped GaN.
  • the semiconductor chip 1 has a via 6 which completely penetrates the active layer 5 and the first semiconductor layer 3.
  • the first semiconductor layer 3 and the active layer 5 are arranged in a recess 7 of the via 6.
  • An outer surface 21 of the second semiconductor layer 4 facing away from the active layer 5 serves to emit electromagnetic radiation generated during normal operation of the optoelectronic semiconductor chip. the In the present case, the outer surface 21 is roughened, as a result of which the coupling-out efficiency for the electromagnetic radiation is increased.
  • a contact layer 11 is arranged on a side of the semiconductor layer sequence 2 facing away from the active layer 5.
  • the contact layer 11 comprises a first metallic area 12 and a second metallic area 13, which are electrically separated from one another by an insulator 19.
  • the insulator 19 comprises, for example, SiOg or is formed from it.
  • the via 6 comprises a partial element 131a and a partial mirror layer 132a.
  • the second metallic region 13 comprises a further partial element 131b and a further partial mirror layer 132b.
  • the sub-elements 131a, 131b are designed in one piece as a second connection element 131.
  • the partial mirror layers 132a, 132b are formed in one piece as a second mirror layer 132, which preferably comprises Ag.
  • the first metallic region 12 preferably has a first connection element 121 and a first mirror layer 122.
  • the first mirror layer 122 is preferably formed with Ag.
  • the connection elements 121, 131 are in particular electrically conductive and are each formed, for example, from a metal such as Au, Ag, Cu, Zn, Ni, Al, or a mixture of these metals.
  • the mirror layers 122, 132 are set up to reflect electromagnetic radiation that is generated in the active layer 5 during normal operation of the optoelectronic semiconductor chip. In a projection onto the active layer 5, the first mirror layer 122 preferably extends up to the second mirror layer 132.
  • electromagnetic radiation that is generated in the active layer 5 during normal operation of the optoelectronic semiconductor chip and that propagates in the semiconductor layer sequence 2 in the direction of the via 6 and / or the contact layer 11 is completely or almost completely reflected at the mirror layers 122, 132.
  • the reflection takes place in particular in the direction of the outer surface 21 through which the reflected electromagnetic radiation hits the semiconductor chip
  • the mirror layers 122, 132 thus increase the efficiency of the semiconductor chip 1.
  • the first metallic area 12 is in direct mechanical and electrical contact with the first semiconductor layer 3 in a first electrical contact area 8.
  • the second metallic area 13 is in electrical contact with the second semiconductor layer 4 in a second electrical contact area 9 via the through-hole 6.
  • the semiconductor layer sequence 2 is over the contact layer
  • the first metallic region 12 is partially arranged in a first recess 22 of the first insulation layer 14.
  • the first insulation layer 14 insulates the active layer 5, the first semiconductor layer 3 of the semiconductor layer sequence 2 from the via 6 and the second metallic region 13.
  • An electrically conductive connecting layer 17 is arranged on a side of the contact layer 11 facing away from the semiconductor layer sequence 2.
  • the electrically conductive connection layer 17 is in direct electrical contact with the first metallic area 12 of the contact layer 11.
  • the connection layer 17 is electrically insulated from the second metallic area 13 by a second insulation layer 18.
  • the second insulation layer 18 has a second recess 23.
  • the connecting layer 17 is electrically connected to the first metallic region 12.
  • the second insulation layer 18 is formed in particular with SiOg.
  • the connection layer 17 is, for example, a solder layer.
  • FIG. 1B shows a detail of the optoelectronic semiconductor chip 1 according to the first exemplary embodiment in a sectional view perpendicular to a second line BB in FIG. 2A.
  • the line BB runs through a plated-through hole 6, which is why the recess 7 cannot be seen in FIG. 1B.
  • the first metallic area 12 is electrically insulated from the second mirror layer 132 by a further insulation layer 24.
  • the further insulation layer 24 comprises in particular the same materials as the first insulation layer 14 and / or the insulator 19.
  • Figures IC and ID show essentially the same features as the exemplary embodiments of the semiconductor chip 1 of Figures 1A and 1B, with the difference that the second electrical insulation layer 18 is arranged between the first metallic region 12 and the connecting layer 17.
  • the electrically conductive connection layer 17 is electrically and mechanically connected to the second metallic region 13.
  • the connection layer 17 is electrically insulated from the first metallic region 12 by the second insulation layer 18.
  • FIG. 2A shows a top view of the optoelectronic semiconductor chip 1, which is shown in sections in FIGS. 1A and 1B.
  • the plated-through hole 6 in the present case has a multiplicity of cutouts 7.
  • a first electrical connection area 81 is arranged in each of the recesses 7.
  • the first connection region 81 is the region in which the first semiconductor layer 3 is electrically connected to the first metallic region 12.
  • this corresponds to the first contact area 8.
  • the plated-through hole 6 is in electrical contact with the second metallic area 13.
  • FIG. 2B essentially shows the same features as FIG. 2A, with the difference that the first connecting area 81 fills the entire recess 7.
  • FIG. 3 shows a detail of a semiconductor chip 1 in accordance with a further exemplary embodiment in a sectional view perpendicular to a line CC in FIG. 4, which shows a top view of the semiconductor chip 1 in accordance with this exemplary embodiment.
  • the optoelectronic semiconductor chip 1 in FIG. 3 does not have a contact layer 11.
  • the first semiconductor layer 3 is energized via a first mirror layer 122 and a first connection element 121 electrically connected to it during normal operation of the optoelectronic semiconductor chip.
  • the plated-through hole 6 is formed at least partially in one piece with the first connection element 121.
  • the via 6 comprises a second mirror layer 132, which is in electrical contact with the second semiconductor layer 4.
  • the mirror layer 132 is electrically insulated from the connection element 121 by an insulator 29.
  • the second mirror layer 132 extends in the lateral direction up to the first mirror layer 122 and overlaps with the active layer 5 in the vertical direction perpendicular to the main extension plane of the active layer 5.
  • the semiconductor chip 1 in FIG. 3 has increased efficiency due to the overlapping of the first and second mirror layers 131, 132 in the lateral direction.
  • FIG. 4 the contacting of the semiconductor chip 1 of FIG. 3 is illustrated in a top view.
  • the first contact region 8 is arranged in recesses 7 of the plated-through hole 6.
  • the portions of the plated-through hole 6 that can be seen in plan view form the second contact region 9.
  • FIGS. 5 to 7 the electrical contact areas of an optoelectronic semiconductor chip 1 are shown in plan view illustrated.
  • the plated-through hole 6 has a large number of cutouts 7, as a result of which the first electrical contact area 8 is divided into a large number of partial areas 10. Center points of the recesses 7 are each arranged at the nodes of a virtual, regular grid.
  • the recesses 7 have the shape of circles.
  • the recesses 7 have the shape of hexagons.
  • a second electrical contact area 9 has the shape of a regular grid.
  • the recesses 7 have the shape of rectangles, preferably squares.
  • the second contact area 9 of FIG. 7 has the shape of a regular rectangular grid.
  • the semiconductor chips 1 of FIGS. 5 to 7 each have a first connection point 15 via which the semiconductor chip 1 can be contacted externally.
  • the external contact is made, for example, with a bonding wire.
  • the semiconductor chip 1 is, for example, a semiconductor chip 1 according to FIGS. 1A and 1B
  • the second metallic regions 13 are preferably electrically connected to the first connection point 15.
  • the second semiconductor layer 4 is energized via the first connection point 15 during normal operation of the optoelectronic semiconductor chip.
  • the first semiconductor layer 3 is then preferably energized via the electrically conductive connecting layer 17.
  • the first semiconductor layer 3 is supplied with current, for example via the first connection point 15, as is the case in particular with a semiconductor chip 1 according to FIGS. IC and ID. Then the first connection point is 15 electrically connected to the first metallic region 12. In this case, the second metallic region 13 is electrically connected to the connecting layer 17. Furthermore, the second semiconductor layer 14 is energized via the connection layer 17 when the optoelectronic semiconductor chip is operating as intended.
  • the semiconductor chip 1 of FIG. 7 furthermore comprises a second connection point 16, via which the semiconductor chip 1 can also be electrically contacted externally.
  • the first connection point 15 is electrically connected to a first metallic region 12 and the second connection point 16 is electrically connected to a second metallic region 13 of a contact layer 11 of the semiconductor chip 1. It is also possible that the first connection point 15 is electrically connected to the second metallic area 13 and the second connection point 16 is electrically connected to the first metallic area 12.
  • a connecting layer 17 can be dispensed with.
  • connection points 15, 16 are connected to the same metallic area 12, 13, with which a more homogeneous current distribution in the contact layer 11 is achieved.
  • Results of a simulation of a current density distribution within the semiconductor chip 1 in FIG. 7 are shown in FIG.
  • the current density distribution is determined along two virtual lines 20a, 20b.
  • a current density I normalized to a standard value increases at the points at which the lines 20a, 20b intersect the second contact area 9.
  • a relative deviation of the current density I from the standard value is approximately at most 10 along both lines 20a, 20b %.
  • the current density distribution of the semiconductor chip 1 is therefore comparatively homogeneous.
  • the plated-through hole 6 in FIG. 9 has four cutouts 7, in each of which a partial area 10 of a first contact area 8 is arranged.
  • the recesses 7 are each rectangular, in particular square, in the view shown.
  • a second metallic area 13 of the contact layer 11 in FIG. 10A is designed to be coherent and completely encloses a first metallic area 12.
  • the first metallic region 12 is not designed to be coherent, but rather comprises four subregions 40 that are separate from one another. These are each insulated from the second metallic region 13 by means of an insulator 19.
  • a first metallic region 12 is formed continuously. This encloses a plurality of mutually separate sub-areas 41 of a second metallic area 13, each at least partially. At least one, in the present case in particular exactly one, sub-area 41 is completely enclosed by the first metallic area 12.
  • the first metallic area 12 is electrically insulated from the second metallic area by means of an insulator 19.
  • a contact layer 11 according to FIG. 10B is used, for example, in a semiconductor chip according to FIG. 2B.
  • neither the first 12 nor the second metallic area 13 is designed to be contiguous.
  • the metallic areas 12, 13 are designed in the form of strips, the main directions of extent of the strips being parallel are to each other.
  • the strips are electrically separated from one another by an insulator 19.
  • a contact layer 11 in accordance with FIG. IOC is used, for example, in a semiconductor chip in accordance with FIG. 2A.
  • the invention is not restricted to the exemplary embodiments by the description thereof. Rather, the invention encompasses every new feature and every combination of features, which in particular includes every combination of features in the patent claims, even if this feature or this combination itself is not explicitly specified in the patent claims or exemplary embodiments.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Der optoelektronische Halbleiterchips umfasst eine erste Halbleiterschicht, eine zweite Halbleiterschicht und eine aktive Schicht, die zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet ist. Des Weiteren umfasst der optoelektronische Halbleiterchip eine Durchkontaktierung mit mindestens einer Aussparung. Die erste Halbleiterschicht umfasst einen ersten elektrischen Kontaktbereich und die zweite Halbleiterschicht umfasst einen zweiten elektrischen Kontaktbereich. Die Durchkontaktierung durchdringt die erste Halbleiterschicht und die aktive Schicht vollständig. Die Durchkontaktierung ist mit dem zweiten Kontaktbereich elektrisch verbunden und der erste Kontaktbereich ist innerhalb der Aussparung der Durchkontaktierung angeordnet.

Description

Beschreibung
OPTOELEKTRONISCHER HALBLEITERCHIP
Es wird ein optoelektronischer Halbleiterchip angegeben.
Eine zu lösende Aufgabe besteht unter anderem darin, einen optoelektronischen Halbleiterchip anzugeben, der eine verbesserte Effizienz aufweist.
Diese Aufgabe wird durch den Gegenstand mit den Merkmalen des unabhängigen Patentanspruchs 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst dieser eine Halbleiterschichtenfolge mit einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht und eine aktive Schicht. Die aktive Schicht ist zwischen der ersten Halbleiterschicht der zweiten Halbleiterschicht angeordnet. Beispielsweise weist die erste Halbleiterschicht Ladungsträger eines ersten Typs, zum Beispiel p-Ladungsträger oder n-Ladungsträger, auf. Die zweite Halbleiterschicht weist bevorzugt Ladungsträger eines zweiten Typs auf, beispielsweise eines dem ersten Typ entgegengesetzten Typs. Die aktive Schicht dient zur Erzeugung elektromagnetischer Strahlung aus einem Wellenlängenbereich zwischen einschließlich dem IR-Bereich und einschließlich dem UV-Bereich. Die
Halbleiterschichtenfolge basiert bevorzugt auf einem III-V- Verbindungshalbleitermaterial wie etwa GaN. Zum Beispiel handelt es sich bei dem optoelektronischen Halbleiterchip um einen Leuchtdiodenchip, bevorzugt um einen Dünnfilmleuchtdiodenchip. Ein Funktionsprinzip eines Dünnfilmleuchtdiodenchips ist beispielsweise in der Druckschrift I. Schnitzler et al., Appl. Phys. Lett. 63 (16) 18. Oktober 1993, Seiten 2174 - 2176 beschrieben, deren Offenbarungsgehalt insofern hiermit durch Rückbezug aufgenommen wird. Beispiele für Dünnfilmleuchtdiodenchips sind in den Druckschriften EP 0905797 A2 und WO 02/13281 Al beschrieben, deren Offenbarungsgehalt hiermit ebenfalls durch Rückbezug aufgenommen wird.
Beispielsweise weist die zweite Halbleiterschicht an einer von der aktiven Schicht abgewandten Seite eine Außenfläche auf, die zur Emission von im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips erzeugter elektromagnetischer Strahlung dient. Insbesondere werden zumindest 70 % oder zumindest 80 % oder zumindest 90 % der im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips erzeugten elektromagnetischen Strahlung über die Außenfläche abgegeben. Die Außenfläche ist bevorzugt strukturiert, womit sich die Auskopplung von im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips erzeugter elektromagnetischer Strahlung aus der Halbleiterschichtenfolge verbessern lässt. Die Außenfläche ist zum Beispiel aufgeraut.
Gemäß zumindest einer Ausführungsform oder einer seiner oben beschriebenen Ausführungsformen umfasst der optoelektronische Halbleiterchip eine Durchkontaktierung mit zumindest einer Aussparung. Insbesondere umfasst der Halbleiterchip genau eine Durchkontaktierung. Die Durchkontaktierung umfasst beispielsweise eines oder mehrere der folgenden Metalle: Au, Ag, Cu, Zn, Ni, Al. Insbesondere ist die Durchkontaktierung aus einem dieser Metalle oder einer Mischung dieser Metalle gebildet. Bevorzugt ist eine der Halbleiterschichtenfolge zugewandte Fläche der Durchkontaktierung reflektierend für elektromagnetische Strahlung ausgebildet, die im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips in der aktiven Schicht erzeugt wird.
Gemäß zumindest einer Ausführungsform umfasst die erste Halbleiterschicht einen ersten elektrischen Kontaktbereich und die zweite Halbleiterschicht umfasst einen zweiten elektrischen Kontaktbereich. Der erste/zweite elektrische Kontaktbereich ist dabei ein Bereich der ersten/zweiten Halbleiterschicht, über den im bestimmungsgemäßen Betrieb des Halbleiterchips Strom in die Halbleiterschichtenfolge eingebracht wird.
Gemäß zumindest einer Ausführungsform des Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen durchdringt die Durchkontaktierung die erste Halbleiterschicht und die aktive Schicht vollständig. Insbesondere reicht die Durchkontaktierung von einer von der aktiven Schicht abgewandten Seite der
Halbleiterschichtenfolge bis zur zweiten Halbleiterschicht.
Gemäß zumindest einer Ausführungsform ist die
Durchkontaktierung mit dem zweiten Kontaktbereich elektrisch verbunden. Beispielsweise ist die Durchkontaktierung ein stromführendes Element, über welches im bestimmungsgemäßen Betrieb die zweite Halbleiterschicht bestromt wird. Insbesondere ist die Durchkontaktierung gegenüber der ersten Halbleiterschicht und der aktiven Schicht elektrisch isoliert . Gemäß zumindest einer Ausführungsform des Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen ist der erste Kontaktbereich innerhalb der Aussparung der Durchkontaktierung angeordnet. Die Durchkontaktierung umschließt beispielsweise einen Teil der ersten Halbleiterschicht und der aktiven Schicht zumindest teilweise. Die erste Halbleiterschicht wird im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips vorzugsweise ausschließlich in einem Bereich bestromt, welcher von der Durchkontaktierung zumindest teilweise umschlossen ist.
In mindestens einer Ausführungsform des optoelektronischen Halbleiterchips umfasst dieser eine erste Halbleiterschicht, eine zweite Halbleiterschicht und eine aktive Schicht, die zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet ist. Des Weiteren umfasst der optoelektronische Halbleiterchip eine Durchkontaktierung mit mindestens einer Aussparung. Die erste Halbleiterschicht umfasst einen ersten elektrischen Kontaktbereich und die zweite Halbleiterschicht umfasst einen zweiten elektrischen Kontaktbereich. Die Durchkontaktierung durchdringt die erste Halbleiterschicht und die aktive Schicht vollständig. Die Durchkontaktierung ist mit dem zweiten Kontaktbereich elektrisch verbunden und der erste Kontaktbereich ist innerhalb der Aussparung der Durchkontaktierung angeordnet.
Einem hier beschriebenen Halbleiterchip liegen unter anderem folgende technische Besonderheiten zugrunde. Herkömmliche Halbleiterchips, welche Durchkontaktierungen zur Bestromung einer Halbleiterschicht verwenden, weisen häufig Durchkontaktierungen in Form eines Stiftes auf. In der Halbleiterschicht, die von der Durchkontaktierung bestromt wird, verteilt sich der Strom lateral, also parallel zur Haupterstreckungsebene der aktiven Schicht, und fließt durch die aktive Schicht in Richtung der ersten Halbleiterschicht. Dabei nimmt der Stromfluss mit zunehmendem Abstand zur Durchkontaktierung stark ab. Dieser Effekt tritt vor allem in Hochstromanwendungen auf, wenn zum Beispiel der Halbleiterchip als Teil einer Lichtquelle für einen Scheinwerfer verwendet wird. Dies hat ein inhomogenes Leuchtbild zufolge, wobei die Bereiche der aktiven Schicht, welche einen geringen Abstand zur Durchkontaktierung haben, stärker angeregt werden.
Der hier beschriebene Halbleiterchip macht unter anderem von der Idee Gebrauch, Bereiche der aktiven Schicht von der Durchkontaktierung zu umschließen und diese zu bestromen. Dadurch, dass der erste Kontaktbereich in der Aussparung der Durchkontaktierung angeordnet ist, ergibt sich in der zweiten Halbleiterschicht ein Stromfluss ausgehend von dem Rand der Aussparung in dessen Mitte, wodurch eine homogenere Bestromung der aktiven Schicht erreicht wird. Damit lässt sich ein homogeneres Leuchtbild des Halbleiterchips erzielen.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen ist die Aussparung in einem parallel zur aktiven Schicht liegenden Querschnitt kreisrund oder oval.
Mit „parallel zur aktiven Schicht liegenden Querschnitt" ist hier und im Folgenden insbesondere gemeint, dass eine dem Querschnitt zugeordnete Schnittebene parallel zu einer Haupterstreckungsebene der aktiven Schicht verläuft. Bei einer kreisrunden oder ovalen Aussparung lässt sich eine besonders homogene Bestromung der aktiven Schicht erreichen. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen ist die Aussparung in einem parallel zur aktiven Schicht liegenden Querschnitt hexagonal.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen ist die Aussparung in einem parallel zur aktiven Schicht liegenden Querschnitt rechteckig. Beispielsweise ist die Aussparung in einem solchen Querschnitt quadratisch.
Gemäß zumindest einer Ausführungsform des Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen weist die Durchkontaktierung eine Vielzahl von Aussparungen auf. Beispielsweise ist der erste Kontaktbereich in eine Vielzahl von voneinander getrennten Teilbereiche unterteilt. Insbesondere ist jeder Teilbereich in einer Aussparung angeordnet. Die Teilbereiche sind insbesondere durch die Durchkontaktierung voneinander getrennt. Durch das Anordnen einer Vielzahl von Teilbereichen lässt sich die Homogenität des Leuchtbilds des Halbleiterchips weiter verbessern.
Die Durchkontierung weist bevorzugt eine Dicke, gemessen parallel zur Haupterstreckungsebne der aktiven Schicht, auf, die höchstens 5 gm oder höchstens 2 gm oder höchstens 1 pm beträgt. Weist die Durchkontaktierung eine geringe Dicke auf, wird vorteilhafterweise ein geringer Anteil von im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips erzeugter elektromagnetischer Strahlung von der Durchkontaktierung absorbiert. Ferner ist bei einer dünnen Durchkontaktierung nur ein geringer Anteil der aktiven Schicht von der Durchkontaktierung durchbrochen. Damit steht ein großer Anteil der aktiven Schicht zur Strahlungserzeugung zur Verfügung.
Gemäß zumindest einer Ausführungsform des Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen weist der zweite elektrische Kontaktbereich in einer Projektion auf die aktive Schicht die Form eines regelmäßigen Gitters auf. Mit einer „Projektion auf die aktive Schicht" ist hier und im Folgenden insbesondere eine Projektion senkrecht zu einer Haupterstreckungsebene der aktiven Schicht auf die Haupterstreckungsebene der aktiven Schicht gemeint. Beispielsweise sind in einer Projektion auf die aktive Schicht Mittelpunkte oder geometrischen Schwerpunkt der Aussparungen auf Knotenpunkten eines weiteren regelmäßigen, virtuellen Gitters angeordnet. Sind die Aussparungen kreisrund oder hexagonal, so ist das Gitter des zweiten Kontaktbereichs und/oder das weitere Gitter vorzugsweise ein Dreiecksgitter. Sind die Aussparungen rechteckig oder quadratisch, so ist das Gitter des zweiten Kontaktbereiches und/oder das weitere Gitter vorzugsweise ein Rechteckgitter.
Gemäß zumindest einer Ausführungsform des Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen umfasst dieser eine Kontaktschicht, die an einer von der aktiven Schicht abgewandten Seite der ersten Halbleiterschicht angeordnet ist. Die Kontaktschicht weist beispielsweise einen ersten metallischen Bereich und einen zweiten metallischen Bereich auf, welche voneinander elektrisch isoliert sind. Beispielsweise sind die metallischen Bereiche durch einen Isolator elektrisch isoliert. Der erste metallische Bereich ist bevorzugt elektrisch mit dem ersten elektrischen Kontaktbereich der ersten Halbleiterschicht verbunden und der zweite metallische Bereich ist vorzugsweise elektrisch mit der
Durchkontaktierung verbunden. Der zweite metallische Bereich und die Durchkontaktierung sind zum Beispiel einstückig ausgebildet .
Insbesondere ist die Kontaktschicht dazu eingerichtet, im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips einen Strom in lateraler Richtung homogen zu verteilen. Beispielsweise ist eine Stromdichte in der Kontaktschicht im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips in lateraler Richtung homogen. Alternativ ist es möglich, dass eine Stromdichte in der Kontaktschicht stellenweise von einer mittleren Stromdichte in der Kontaktschicht um höchstens 10 % oder höchstens 5 % oder höchstens 1 % abweicht.
Beispielsweise wird über den ersten/zweiten metallischen Bereich die erste/zweite Halbleiterschicht im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips bestromt. Die Kontaktschicht umfasst beispielsweise eines oder mehrere der folgenden Metalle: Au, Ag, Cu, Zn, Ni, Al. Insbesondere sind die Kontaktschicht, der erste metallische Bereich und/oder der zweite metallische Bereich aus einem dieser Metalle oder einer Mischung dieser Metalle gebildet. Beispielsweise ist die Kontaktschicht mit dem gleichen Material wie die Durchkontaktierung gebildet.
Gemäß zumindest einer Ausführungsform des Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen ist zwischen der Halbleiterschichtenfolge und der Kontaktschicht eine erste Isolationsschicht angeordnet. Die erste Isolationsschicht weist erste Ausnehmungen auf, die diese vollständig durchdringen. Vorzugsweise ist in den ersten Ausnehmungen die Kontaktschicht elektrisch leitend mit dem ersten elektrischen Kontaktbereich und der Durchkontaktierung verbunden .
Gemäß zumindest einer Ausführungsform des Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen weist der Halbleiterchip zumindest eine erste Anschlussstelle und/oder zumindest eine zweite Anschlussstelle auf, wobei die erste/zweite Anschlussstelle mit dem ersten/zweiten metallischen Bereich elektrisch verbunden ist. Über die erste/zweite Anschlussstelle lässt sich der Halbleiterchip extern elektrisch kontaktieren, beispielsweise mittels eines Bonddrahts .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen weist die Kontaktschicht eine Dicke von mindestens 2 gm auf. Insbesondere beträgt die Dicke mindestens 3 gm oder mindestens 5 pm. Alternativ oder zusätzlich beträgt die Dicke höchstens 5 pm oder höchstens 10 pm. Bei einer solchen Dicke lässt sich ein Strom im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips in lateraler Richtung innerhalb der Kontaktschicht homogen verteilen. Insbesondere bei Hochstromanwendungen, beispielsweise wenn der Halbleiterchip für einen Scheinwerfer verwendet wird, lässt sich mit einer derartig dicken Kontaktschicht eine homogene Stromverteilung erzielen .
Durch die homogene Stromverteilung in einer Kontaktschicht mit einer Dicke von mindestens 2 pm lässt sich beispielsweise die Kontaktschicht bevorzugt aus Metallen bilden, die einen ähnlichen thermischen Ausdehnungskoeffizienten wie die Halbleiterschichtenfolge aufweisen. Insbesondere ist die Kontaktschicht in diesem Fall mit Nickel oder einer Nickellegierung gebildet.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen ist der zweite metallische Bereich zusammenhängend ausgebildet. Insbesondere umschließt in einer Projektion auf die aktive Schicht der zweite metallische Bereich den ersten metallischen Bereich vollständig oder zumindest teilweise. Beispielsweise umfasst der erste metallische Bereich mehrere Unterbereiche, die jeweils vollständig oder teilweise von dem zweiten metallischen Bereich umschlossen sind. Die Unterbereiche sind insbesondere mechanisch nicht direkt miteinander verbunden. Zum Beispiel wird im bestimmungsgemäßen Betrieb der zweite metallische Bereich über eine erste und/oder zweite Anschlussstelle bestromt. In diesem Fall wird beispielsweise der erste metallische Bereich über ein stromführendes Element bestromt, das an einer von der Halbleiterschichtenfolge abgewandten Seite der Kontaktschicht angeordnet ist. Bei dem stromführenden Element handelt es sich zum Beispiel um eine Lotschicht oder einen elektrisch leitfähigen Kleber.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen ist der erste metallische Bereich zusammenhängend ausgebildet. Beispielsweise umfasst der zweite metallische Bereich mehrere Unterbereiche, die in einer Projektion auf die aktive Schicht jeweils zumindest teilweise von dem ersten metallischen Bereich umschlossen sind. Die Unterbereiche sind insbesondere mechanisch nicht direkt miteinander verbunden. Zum Beispiel wird im bestimmungsgemäßen Betrieb der erste metallische Bereich über eine erste und/oder zweite Anschlussstelle bestromt. In diesem Fall wird beispielsweise der zweite metallische Bereich über das stromführende Element bestromt, das an einer von der Halbleiterschichtenfolge abgewandten Seite der Kontaktschicht angeordnet ist.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen ist mindestens ein Unterbereich des zweiten metallischen Bereichs in einer Projektion auf die aktive Schicht vollständig von dem ersten metallischen Bereich umschlossen .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen weist der Halbleiterchip an einer von der aktiven Schicht abgewandten Seite der Halbleiterschichtenfolge eine elektrisch leitfähige Verbindungsschicht auf. Beispielsweise ist die Verbindungsschicht mit dem ersten oder dem zweiten elektrischen Kontaktbereich elektrisch verbunden. Bei der Verbindungsschicht handelt es sich zum Beispiel um eine Lotschicht. Alternativ umfasst die Verbindungsschicht einen elektrisch leitfähigen Kleber.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips oder einer seiner oben beschriebenen Ausführungsformen ist an einer der Halbleiterschichtenfolge zugewandten Seite der Verbindungsschicht eine zweite Isolationsschicht angeordnet, die zweite Ausnehmungen aufweist. Die zweite Ausnehmung ist insbesondere derart angeordnet, dass die Verbindungsschicht mit dem ersten oder zweiten elektrischen Kontaktbereich elektrisch verbunden ist und gegenüber dem jeweils anderen elektrischen Kontaktbereich elektrisch isoliert ist.
Beispielsweise sind die zweiten Ausnehmungen so angeordnet, dass die Verbindungsschicht ausschließlich mit dem ersten oder zweiten metallischen Bereich im direkten mechanischen und/oder elektrischen Kontakt steht. Mit anderen Worten: Die zweiten Ausnehmungen sind so angeordnet, dass die Verbindungsschicht mit dem ersten metallischen Bereich elektrisch und/oder mechanisch verbunden ist und gegenüber dem zweiten metallischen Bereich elektrisch isoliert ist, oder umgekehrt. Damit wird im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips zum Beispiel der erste oder zweite Kontaktbereich durch die elektrisch leitfähige Verbindungsschicht bestromt.
Weitere Vorteile und vorteilhafte Ausgestaltungen und Weiterbildungen des Halbleiterbauelements ergeben sich aus den im Folgenden im Zusammenhang mit schematischen Zeichnungen dargestellten Ausführungsbeispielen. Gleiche, gleichartige und gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht grundsätzlich als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für ein besseres Verständnis übertrieben groß dargestellt sein. Es zeigen:
Figuren 1A bis 7 Ausführungsbeispiele von optoelektronischen Halbleiterchips in verschiedenen schematischen Ansichten, Figur 8 eine Stromdichteverteilung in einem optoelektronischen Halbleiterchip,
Figur 9 ein Ausführungsbeispiel einer Durchkontaktierung,
Figuren 10A bis 10C Ausführungsbeispiele von Kontaktschichten .
Die Figur 1A zeigt einen Ausschnitt eines optoelektronischen Halbleiterchips gemäß eines ersten Ausführungsbeispiels in einer Schnittansicht senkrecht zu einer Linie AA in Figur 2A, die eine Draufsicht auf den Halbleiterchip 1 gemäß des ersten Ausführungsbeispiels zeigt. Bei dem Halbleiterchip 1 handelt es sich insbesondere um einen Dünnfilmleuchtdiodenchip. Beispiele für einen Dünnfilmleuchtdiodenchip sowie seine Funktionsweise können den oben genannten Referenzen entnommen werden.
Der Halbleiterchip 1 umfasst eine Halbleiterschichtenfolge 2 mit einer ersten Halbleiterschicht 3, einer zweiten Halbleiterschicht 4 und einer aktiven Schicht 5, die zwischen der ersten und zweiten Halbleiterschicht 3, 4 angeordnet ist. Die erste Halbleiterschicht 3 umfasst zum Beispiel p- dotiertes GaN und die zweite Halbleiterschicht 4 umfasst zum Beispiel n-dotiertes GaN. Ferner weist der Halbleiterchip 1 eine Durchkontaktierung 6 auf, welche die aktive Schicht 5 und die erste Halbleiterschicht 3 vollständig durchdringt. In einer Aussparung 7 der Durchkontaktierung 6 sind die erste Halbleiterschicht 3 und die aktive Schicht 5 angeordnet. Eine von der aktiven Schicht 5 abgewandte Außenfläche 21 der zweiten Halbleiterschicht 4 dient zur Emission von im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips erzeugter elektromagnetischer Strahlung. Die Außenfläche 21 ist vorliegend aufgeraut, wodurch die Auskoppeleffizienz für die elektromagnetische Strahlung erhöht ist.
An einer von der aktiven Schicht 5 abgewandten Seite der Halbleiterschichtenfolge 2 ist eine Kontaktschicht 11 angeordnet. Die Kontaktschicht 11 umfasst einen ersten metallischen Bereich 12 und einen zweiten metallischen Bereich 13, die durch einen Isolator 19 elektrisch voneinander getrennt sind. Der Isolator 19 umfasst beispielsweise SiOg oder ist daraus gebildet. Die Durchkontaktierung 6 umfasst ein Teilelement 131a und eine Teilspiegelschicht 132a. Der zweite metallische Bereich 13 umfasst vorliegend ein weiteres Teilelement 131b und eine weitere Teilspiegelschicht 132b. Die Teilelemente 131a, 131b sind einstückig als ein zweites Anschlusselement 131 ausgebildet. Die Teilspiegelschichten 132a, 132b sind einstückig als eine zweite Spiegelschicht 132 ausgebildet, die bevorzugt Ag umfasst.
Der erste metallische Bereich 12 weist bevorzugt ein erstes Anschlusselement 121 und eine erste Spiegelschicht 122 auf. Die erste Spiegelschicht 122 ist bevorzugt mit Ag gebildet. Die Anschlusselemente 121, 131 sind insbesondere elektrisch leitfähig und beispielsweise jeweils aus einem Metall, wie etwa Au, Ag, Cu, Zn, Ni, Al, oder einer Mischung dieser Metalle gebildet. Die Spiegelschichten 122, 132 sind dazu eingerichtet, elektromagnetische Strahlung, die im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips in der aktiven Schicht 5 erzeugt wird, zu reflektieren . In einer Projektion auf die aktive Schicht 5 reicht die erste Spiegelschicht 122 vorzugsweise an die zweite Spiegelschicht 132 heran. Damit wird elektromagnetische Strahlung, die im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips in der aktiven Schicht 5 erzeugt wird und sich in der Halbleiterschichtenfolge 2 in Richtung der Durchkontaktierung 6 und/oder der Kontaktschicht 11 ausbreitet, an den Spiegelschichten 122, 132 vollständig oder nahezu vollständig reflektiert. Die Reflektion erfolgt insbesondere in Richtung der Außenfläche 21, durch die die reflektierte elektromagnetische Strahlung den Halbleiterchip
I verlässt. Damit wird durch die Spiegelschichten 122, 132 die Effizienz des Halbleiterchips 1 erhöht.
Der erste metallische Bereich 12 befindet sich im direkten mechanischen und elektrischen Kontakt zur ersten Halbleiterschicht 3 in einem ersten elektrischen Kontaktbereich 8. Der zweite metallische Bereich 13 befindet sich über die Durchkontaktierung 6 im elektrischen Kontakt mit der zweiten Halbleiterschicht 4 in einem zweiten elektrischen Kontaktbereich 9. Im bestimmungsgemäßen Betrieb wird die Halbleiterschichtenfolge 2 über die Kontaktschicht
II bestromt. Im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips fließt ein Strom von der zweiten Kontaktfläche 9 zum ersten Kontaktbereich 8, wie es durch die Pfeile 30 illustriert ist.
Zwischen der Halbleiterschichtenfolge 2 und der Kontaktschicht 11 ist eine erste Isolationsschicht 14 angeordnet, die beispielsweise aus SiOg gebildet ist. In einer ersten Ausnehmung 22 der ersten Isolationsschicht 14 ist der erste metallische Bereich 12 teilweise angeordnet.
Die erste Isolationsschicht 14 isoliert die aktive Schicht 5, die erste Halbleiterschicht 3 der Halbleiterschichtenfolge 2 von der Durchkontaktierung 6 und dem zweiten metallischen Bereich 13.
An einer von der Halbleiterschichtenfolge 2 abgewandten Seite der Kontaktschicht 11 ist eine elektrisch leitfähige Verbindungsschicht 17 angeordnet. Die elektrisch leitfähige Verbindungsschicht 17 befindet sich im direkten elektrischen Kontakt mit dem ersten metallischen Bereich 12 der Kontaktschicht 11. Gegenüber dem zweiten metallischen Bereich 13 ist die Verbindungsschicht 17 durch eine zweite Isolationsschicht 18 elektrisch isoliert. Im Bereich des ersten metallischen Bereichs 12 weist die zweite Isolationsschicht 18 eine zweite Ausnehmung 23 auf. In der zweiten Ausnehmung 23 ist die Verbindungsschicht 17 mit dem ersten metallischen Bereich 12 elektrisch verbunden. Die zweite Isolationsschicht 18 ist insbesondere mit SiOg gebildet. Die Verbindungsschicht 17 ist zum Beispiel eine Lotschicht .
Die Figur 1B zeigt einen Ausschnitt den optoelektronischen Halbleiterchip 1 gemäß dem ersten Ausführungsbeispiel in einer Schnittansicht senkrecht zu einer zweiten Linie BB in Figur 2A. Die Linie BB verläuft durch eine Durchkontaktierung 6, weshalb die Aussparung 7 in der Figur 1B nicht zu erkennen ist. Im Bereich der Durchkontaktierung 6 ist der erste metallische Bereich 12 gegenüber der zweiten Spiegelschicht 132 durch eine weitere Isolationsschicht 24 elektrisch isoliert. Die weitere Isolationsschicht 24 umfasst insbesondere die gleichen Materialien wie die erste Isolationsschicht 14 und/oder der Isolator 19. Die Figuren IC und ID zeigen im Wesentlichen dieselben Merkmale wie die Ausführungsbeispiele des Halbleiterchips 1 der Figuren 1A und 1B mit dem Unterschied, dass die zweite elektrische Isolationsschicht 18 zwischen dem ersten metallischen Bereich 12 und der Verbindungsschicht 17 angeordnet ist. Durch diese Anordnung der Isolationsschicht 18 ist die elektrisch leitfähige Verbindungsschicht 17 mit dem zweiten metallischen Bereich 13 elektrisch und mechanisch verbunden. Gegenüber dem ersten metallischen Bereich 12 ist die Verbindungsschicht 17 durch die zweite Isolationsschicht 18 elektrisch isoliert.
Figur 2A zeigt eine Draufsicht auf den optoelektronischen Halbleiterchip 1 der ausschnittsweise in den Figuren 1A und 1B dargestellt ist. Die Durchkontaktierung 6 weist vorliegend eine Vielzahl von Aussparungen 7 auf. In den Aussparungen 7 ist jeweils ein erster elektrischer Verbindungsbereich 81 angeordnet. Der erste Verbindungsbereich 81 ist der Bereich, in dem die erste Halbleiterschicht 3 mit dem ersten metallischen Bereich 12 elektrisch verbunden ist.
Insbesondere stimmt dieser mit dem ersten Kontaktbereich 8 überein. In einem zweiten elektrischen Verbindungsbereich 91 steht die Durchkontaktierung 6 in elektrischem Kontakt zu dem zweiten metallischen Bereich 13.
Die Figur 2B zeigt im Wesentlichen dieselben Merkmale wie die Figur 2A mit dem Unterschied, dass der erste Verbindungsbereich 81 die komplette Aussparung 7 ausfüllt.
Der zweite metallische Bereich 12 steht mit der Durchkontaktierung 6 nur stellenweise in elektrischen Kontakt, weshalb der zweite Verbindungsbereich 91 mehrfach zusammenhängend ausgebildet ist. In Figur 3 ist ein Ausschnitt eines Halbleiterchip 1 gemäß eines weiteren Ausführungsbeispiels in einer Schnittansicht senkrecht zu einer Linie CC in Figur 4, die eine Draufsicht auf den Halbleiterchip 1 gemäß diesem Ausführungsbeispiel zeigt, darstellt. Der optoelektronische Halbleiterchip 1 der Figur 3 weist im Gegensatz zu dem Halbleiterchip der Figuren 1A und 1B keine Kontaktschicht 11 auf. Die erste Halbleiterschicht 3 wird über eine erste Spiegelschicht 122 und ein damit elektrisch verbundenes erstes Anschlusselement 121 im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips bestromt. Die Durchkontaktierung 6 ist zumindest teilweise einstückig mit dem ersten Anschlusselement 121 gebildet. Die Durchkontaktierung 6 umfasst eine zweite Spiegelschicht 132, die mit der zweiten Halbleiterschicht 4 in elektrischem Kontakt steht. Die Spiegelschicht 132 ist gegenüber dem Anschlusselement 121 durch einen Isolator 29 elektrisch isoliert. Die zweite Spiegelschicht 132 erstreckt sich in lateraler Richtung bis zur ersten Spiegelschicht 122 und überlappt in vertikaler Richtung senkrecht zur Haupterstreckungsebene der aktiven Schicht 5 mit dieser. Wie der Halbleiterchip 1 der Figuren 1A und 1B weist der Halbleiterchip 1 der Figur 3 durch das Überlappen der ersten und zweiten Spiegelschicht 131, 132 in laterale Richtung eine gesteigerte Effizienz auf.
In der Figur 4 wird die Kontaktierung des Halbleiterchips 1 der Figur 3 in Draufsicht illustriert. In Aussparungen 7 der Durchkontaktierung 6 ist der erste Kontaktbereich 8 angeordnet. Die in Draufsicht zu erkennenden Anteile der Durchkontaktierung 6 bilden den zweiten Kontaktbereich 9.
In den Figuren 5 bis 7 sind die elektrischen Kontaktbereiche eines optoelektronischen Halbleiterchips 1 in Draufsicht illustriert. Die Durchkontaktierung 6 weist eine Vielzahl von Aussparungen 7 auf, wodurch der erste elektrische Kontaktbereich 8 in eine Vielzahl von Teilbereichen 10 unterteilt ist. Mittelpunkte der Aussparungen 7 sind jeweils an den Knotenpunkten eines virtuellen, regelmäßigen Gitters angeordnet .
In Figur 5 weisen die Aussparungen 7 die Form von Kreisen auf. In Figur 6 weisen die Aussparungen 7 die Form von Hexagonen auf. Ein zweiter elektrischer Kontaktbereich 9 weist die Form eines regelmäßigen Gitters auf. In Figur 7 weisen die Aussparungen 7 die Form von Rechtecken, bevorzugt Quadraten auf. Der zweite Kontaktbereich 9 der Figur 7 weist die Form eines regelmäßigen Rechteckgitters auf.
Die Halbleiterchips 1 der Figuren 5 bis 7 weisen jeweils eine erste Anschlussstelle 15, über die der Halbleiterchip 1 extern kontaktiert werden kann. Die externe Kontaktierung erfolgt beispielsweise mit einem Bonddraht. Handelt es sich bei dem Halbleiterchip 1 zum Beispiel jeweils um einen Halbleiterchip 1 gemäß den Figuren 1A und 1B, so sind jeweils die zweiten metallischen Bereiche 13 bevorzugt mit der ersten Anschlussstelle 15 elektrisch verbunden. In diesem Fall wird die zweite Halbleiterschicht 4 im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips über die erste Anschlussstelle 15 bestromt. Vorzugsweise wird dann die erste Halbleiterschicht 3 über die elektrisch leitfähige Verbindungsschicht 17 bestromt.
Alternativ wird die erste Halbleiterschicht 3 beispielsweise über die erste Anschlussstelle 15 bestromt, wie es insbesondere bei einem Halbleiterchip 1 gemäß den Figuren IC und ID der Fall ist. Dann ist die erste Anschlussstelle 15 mit dem ersten metallischen Bereich 12 elektrisch verbunden. In diesem Fall ist der zweite metallische Bereich 13 mit der Verbindungsschicht 17 elektrisch verbunden. Ferner wird die zweite Halbleiterschicht 14 über die Verbindungsschicht 17 im bestimmungsgemäßen Betrieb des optoelektronischen Halbleiterchips bestromt.
Der Halbleiterchip 1 der Figur 7 umfasst des Weiteren eine zweite Anschlussstelle 16, über die der Halbleiterchip 1 ebenfalls extern elektrisch kontaktiert werden kann. Zum Beispiel ist die erste Anschlussstelle 15 mit einem ersten metallischen Bereich 12 und die zweite Anschlussstelle 16 mit einem zweiten metallischen Bereich 13 einer Kontaktschicht 11 des Halbleiterchips 1 elektrisch verbunden. Es ist auch möglich, dass die erste Anschlussstelle 15 mit dem zweiten metallischen Bereich 13 elektrisch verbunden ist und die zweite Anschlussstelle 16 mit dem ersten metallischen Bereich 12 elektrisch verbunden ist. In beiden Fällen kann abweichend zu den Figuren 1A bis ID auf eine Verbindungsschicht 17 verzichtet werden.
Alternativ sind beide Anschlussstellen 15, 16 mit demselben metallischen Bereich 12, 13 verbunden, womit eine homogenere Stromverteilung in der Kontaktschicht 11 erreicht wird.
Ergebnisse einer Simulation einer Stromdichteverteilung innerhalb des Halbleiterchips 1 der Figur 7 ist in der Figur 8 dargestellt. Die Stromdichteverteilung wird entlang zweier virtueller Linien 20a, 20b bestimmt. Eine auf einen Normwert normierte Stromdichte I steigt an den Stellen an, an welchen die Linien 20a, 20b den zweiten Kontaktbereich 9 schneiden. Eine relative Abweichung der Stromdichte I von dem Normwert beträgt entlang beider Linien 20a, 20b, in etwa höchstens 10 %. Die Stromdichteverteilung des Halbleiterchips 1 ist also vergleichsweise homogen.
Die Durchkontaktierung 6 der Figur 9 weist vier Aussparungen 7 auf, in welchem jeweils ein Teilbereich 10 eines ersten Kontaktbereichs 8 angeordnet ist. Die Aussparungen 7 sind in der gezeigten Ansicht jeweils rechteckig, insbesondere quadratisch .
Ein zweiter metallischer Bereich 13 der Kontaktschicht 11 der Figur 10A ist zusammenhängend ausgebildet und umschließt einen ersten metallischen Bereich 12 vollständig. Der erste metallische Bereich 12 ist nicht zusammenhängend ausgebildet, sondern umfasst vier voneinander getrennte Unterbereiche 40. Diese sind gegenüber dem zweiten metallischen Bereich 13 jeweils mittels eines Isolators 19 isoliert.
In Figur 10B ist ein erster metallischer Bereich 12 zusammenhängend ausgebildet. Dieser umschließt eine Mehrzahl von voneinander getrennten Unterbereichen 41 eines zweiten metallischen Bereichs 13 jeweils zumindest teilweise. Mindestens ein, vorliegend insbesondere genau ein, Unterbereich 41 ist von dem ersten metallischen Bereich 12 vollständig umschlossen. Der erste metallische Bereich 12 ist gegenüber dem zweiten metallischen Bereich mittels eines Isolators 19 elektrisch isoliert. Eine Kontaktschicht 11 gemäß Figur 10B wird beispielsweise bei einem Halbleiterchip gemäß Figur 2B verwendet.
In Figur 10C ist weder der erste 12 noch der zweite metallische Bereich 13 zusammenhängend ausgebildet. Die metallischen Bereich 12, 13 sind streifenförmig ausgestaltet, wobei Haupterstreckungsrichtungen der Streifen parallel zueinander sind. Die Streifen sind durch einen Isolator 19 voneinander elektrisch getrennt. Eine Kontaktschicht 11 gemäß Figur IOC wird beispielsweise bei einem Halbleiterchip gemäß Figur 2A verwendet.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102020116871.3, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugszeichenliste
1 Optoelektronischer Halbleiterchip
2 Halbleiterschichtenfolge
3 erste Halbleiterschicht
4 zweite Halbleiterschicht
5 aktive Schicht
6 Durchkontaktierung
7 Aussparung
8 erster elektrischer Kontaktbereich
9 zweiter elektrischer Kontaktbereich
10 Teilbereich 11 KontaktSchicht 12 erster metallischer Bereich
13 zweiter metallischer Bereich
14 erste Isolationsschicht
15 erste Anschlussstelle
16 zweite Anschlussstelle
17 elektrisch leitfähige Verbindungsschicht
18 zweite Isolationsschicht
19, 29 Isolator 20a, 20b Messlinien 21 Außenfläche 22 erste Ausnehmung der ersten Isolationsschicht
23 zweite Ausnehmung der zweiten Isolationsschicht
24 weitere Isolationsschicht 30 Stromfluss
40 Unterbereich des ersten metallischen Bereichs
41 Unterbereich des zweiten metallischen Bereichs 81 erster elektrischer Verbindungsbereich 91 zweiter elektrischer Verbindungsbereich
121 erstes Anschlusselement
122 erste Spiegelschicht 131 zweites Anschlusselement 131a Teilelement der Durchkontaktierung 131b weiteres Teilelement der Kontaktschicht
132 zweite Spiegelschicht 132a Teilspiegelschicht der Durchkontaktierung
132b weitere Teilspiegelschicht der Kontaktschicht

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip (1) mit
- einer Halbleiterschichtenfolge (2) umfassend eine erste Halbleiterschicht (3), eine zweite Halbleiterschicht (4) und eine aktive Schicht (5), die zwischen der ersten Halbleiterschicht (3) und der zweiten Halbleiterschicht (4) angeordnet ist,
- einer Durchkontaktierung (6) mit zumindest einer Aussparung (7), und
- einer Kontaktschicht (11), wobei
- die erste Halbleiterschicht (3) einen ersten elektrischen Kontaktbereich (8) umfasst,
- die zweite Halbleiterschicht (4) einen zweiten elektrischen Kontaktbereich (9) umfasst,
- die Durchkontaktierung (6) die erste Halbleiterschicht (3) und die aktive Schicht (5) vollständig durchdringt und mit dem zweiten Kontaktbereich (9) elektrisch verbunden ist,
- der erste Kontaktbereich (8) innerhalb der Aussparung (7) der Durchkontaktierung (6) angeordnet ist
- die Durchkontaktierung (6) einen Teil der ersten Halbleiterschicht (3) und der aktiven Schicht (5) zumindest teilweise umschließt,
- die Kontaktschicht (11) mindestens einen ersten metallischen Bereich (12) und einen zweiten metallischen Bereich (13) umfasst,
- die metallischen Bereiche (12, 13) voneinander elektrisch isoliert sind,
- der erste metallische Bereich (12) elektrisch mit dem ersten Kontaktbereich (8) der ersten Halbleiterschicht (3) verbunden ist, und - der zweite metallische Bereich (13) elektrisch mit der Durchkontaktierung (6) verbunden ist.
2. Optoelektronischer Halbleiterchip (1) nach Anspruch 1, wobei die Aussparung (7) in einem parallel zur aktiven Schicht (5) liegenden Querschnitt (5) kreisrund oder oval ist.
3. Optoelektronischer Halbleiterchip (1) nach Anspruch 1, wobei die Aussparung (7) in einem parallel zur aktiven Schicht (5) liegenden Querschnitt hexagonal ist.
4. Optoelektronischer Halbleiterchip (1) nach Anspruch 1, wobei die Aussparung (7) in einem parallel zur aktiven Schicht (5) liegenden Querschnitt rechteckig ist.
5. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei
- die Durchkontaktierung (6) eine Vielzahl von Aussparungen (7) umfasst,
- der erste Kontaktbereich (8) in eine Vielzahl von voneinander getrennten Teilbereichen (10) unterteilt ist, und
- jeder Teilbereich (10) in einer Aussparung (7) angeordnet ist.
6. Optoelektronischer Halbleiterchip (1) nach Anspruch 5, wobei in einer Projektion auf die aktive Schicht (5) der zweite Kontaktbereich (9) die Form eines regelmäßigen Gitters aufweist.
7. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei die Kontaktschicht (11) an einer von der aktiven Schicht (5) abgewandten Seite der ersten Halbleiterschicht (3) angeordnet ist.
8. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem
- zwischen der Halbleiterschichtenfolge (2) und der Kontaktschicht (11) eine erste Isolationsschicht (14) angeordnet ist, wobei
- die erste Isolationsschicht (14) erste Ausnehmungen (22) aufweist, die die erste Isolationsschicht (14) vollständig durchdringen, und
- in den ersten Ausnehmungen (22) die Kontaktschicht (11) elektrisch leitend mit dem ersten Kontaktbereich (8) und der Durchkontaktierung (6) verbunden ist.
9. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (1) zumindest eine erste Anschlussstelle (15) aufweist, wobei die erste Anschlussstelle (15) mit dem ersten metallischen Bereich (12) elektrisch verbunden ist.
10. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (1) zumindest eine zweite Anschlussstelle (16) aufweist, wobei die zweite Anschlussstelle (16) mit dem zweiten metallischen Bereich (13) elektrisch verbunden ist.
11. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei die Kontaktschicht (11) eine Dicke von mindestens 2 pm aufweist.
12. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei
- der zweite metallische Bereich (13) zusammenhängend ausgebildet ist, und
- in einer Projektion auf die aktive Schicht (5) der zweite metallische Bereich (13) den ersten metallischen Bereich (12) vollständig umschließt.
13. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei
- der erste metallische Bereich (12) zusammenhängend ausgebildet ist,
- der zweite metallische Bereich (13) eine Vielzahl von Unterbereichen (41) umfasst,
- in einer Projektion auf die aktive Schicht (5) der erste metallische Bereich (12) die Unterbereiche (41) jeweils zumindest teilweise umschließt, und
- in einer Projektion auf die aktive Schicht (5) der erste metallische Bereich (12) mindestens einen der Unterbereiche (12) vollständig umschließt.
14. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem an einer von der aktiven Schicht (5) abgewandten Seite der Halbleiterschichtenfolge (2) eine elektrisch leitfähige Verbindungsschicht (17) angeordnet ist, wobei die Verbindungsschicht (17) mit dem ersten Kontaktbereich (8) oder dem zweiten Kontaktbereich (9) elektrisch verbunden ist.
15. Optoelektronischer Halbleiterchip (1) nach Anspruch 14, wobei an einer der Halbleiterschichtenfolge (2) zugewandten Seite der elektrisch leitfähigen Verbindungsschicht (17) eine zweite Isolationsschicht (18) angeordnet ist, die zweite Ausnehmungen (23) aufweist, wobei die zweiten Ausnehmungen (23) derart angeordnet sind, dass die Verbindungsschicht (17) mit einem der Kontaktbereiche (8,9) elektrisch verbunden ist und gegenüber dem anderen der Kontaktbereiche (8,9) elektrisch isoliert ist.
PCT/EP2021/067195 2020-06-26 2021-06-23 Optoelektronischer halbleiterchip WO2021260032A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/996,422 US20230231093A1 (en) 2020-06-26 2021-06-23 Optoelectronic Semiconductor Chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020116871.3A DE102020116871A1 (de) 2020-06-26 2020-06-26 Optoelektronischer halbleiterchip
DE102020116871.3 2020-06-26

Publications (1)

Publication Number Publication Date
WO2021260032A1 true WO2021260032A1 (de) 2021-12-30

Family

ID=76744819

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2021/067195 WO2021260032A1 (de) 2020-06-26 2021-06-23 Optoelektronischer halbleiterchip

Country Status (3)

Country Link
US (1) US20230231093A1 (de)
DE (1) DE102020116871A1 (de)
WO (1) WO2021260032A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0905797A2 (de) 1997-09-29 1999-03-31 Siemens Aktiengesellschaft Halbleiterlichtquelle und Verfahren zu ihrer Herstellung
WO2002013281A1 (de) 2000-08-08 2002-02-14 Osram Opto Semiconductors Gmbh Lichtemittierender halbleiterchip und verfahren zu dessen herstellung
US20140252310A1 (en) * 2013-03-08 2014-09-11 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
DE102018128692A1 (de) * 2018-11-15 2020-05-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit ersten Verbindungsbereichen und optoelektronische Vorrichtung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014101492A1 (de) 2014-02-06 2015-08-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102014116935A1 (de) 2014-11-19 2016-05-19 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
CN107223285B (zh) 2015-02-13 2020-01-03 首尔伟傲世有限公司 发光元件以及发光二极管
JP2018049958A (ja) 2016-09-21 2018-03-29 豊田合成株式会社 発光素子
JP7079106B2 (ja) 2018-01-24 2022-06-01 シャープ株式会社 画像表示素子、及び画像表示素子の製造方法
DE102018105786A1 (de) 2018-03-13 2019-09-19 Osram Opto Semiconductors Gmbh Multipixelchip und Verfahren zur Herstellung eines Multipixelchips

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0905797A2 (de) 1997-09-29 1999-03-31 Siemens Aktiengesellschaft Halbleiterlichtquelle und Verfahren zu ihrer Herstellung
WO2002013281A1 (de) 2000-08-08 2002-02-14 Osram Opto Semiconductors Gmbh Lichtemittierender halbleiterchip und verfahren zu dessen herstellung
US20140252310A1 (en) * 2013-03-08 2014-09-11 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
DE102018128692A1 (de) * 2018-11-15 2020-05-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit ersten Verbindungsbereichen und optoelektronische Vorrichtung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
I. SCHNITZLER ET AL., APPL. PHYS. LETT., vol. 63, no. 16, 18 October 1993 (1993-10-18), pages 2174 - 2176

Also Published As

Publication number Publication date
DE102020116871A1 (de) 2021-12-30
US20230231093A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
EP2149159B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
EP2553726B1 (de) Optoelektronischer halbleiterchip
EP2519980B1 (de) Lichtemittierender halbleiterchip
EP1709694B1 (de) Dünnfilm-led mit einer stromaufweitungsstruktur
EP1592072B1 (de) Halbleiterchip für die Optoelektronik und Verfahren zu dessen Herstellung
DE10325951A1 (de) Kontaktschema für großflächige und kleinflächige, Licht emittierende Flip-Chip-Halbleiteranordnungen
WO2010060404A1 (de) Strahlungsemittierender halbleiterchip
DE112015002796B4 (de) Optoelektronischer Halbleiterchip
DE102006051745A1 (de) LED-Halbleiterkörper und Verwendung eines LED-Halbleiterkörpers
DE102008028886B4 (de) Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
EP2415077A1 (de) Optoelektronisches bauelement
WO2010048921A2 (de) Lumineszenzdiodenchip
WO2014124853A1 (de) Monolithisches halbleiterchip-array
DE102013216527A1 (de) Laserbauelement und Verfahren zum Herstellen eines Laserbauelements
DE102018128692A1 (de) Optoelektronisches Halbleiterbauelement mit ersten Verbindungsbereichen und optoelektronische Vorrichtung
EP2304816B1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
DE102016124860A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102019110200A1 (de) Optoelektronisches Halbleiterbauelement
WO2021260032A1 (de) Optoelektronischer halbleiterchip
EP2537163B1 (de) Elektrisches widerstandselement geignet für leuchtdioden, laserdioden oder fotodetektoren
WO2014173623A1 (de) Optoelektronischer halbleiterchip und optoelektronisches halbleiterbauteil
DE102017130757A1 (de) Optoelektronisches halbleiterbauteil
DE102018124473A1 (de) Optoelektronisches bauteil, verfahren zur ansteuerung eines optoelektronischen bauteils und beleuchtungsvorrichtung
WO2021244982A1 (de) Strahlungsemittierender halbleiterchip
DE102020132133A1 (de) Strahlungsemittierendes laserbauteil und verfahren zur herstellung eines strahlungsemittierenden laserbauteils

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21737013

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21737013

Country of ref document: EP

Kind code of ref document: A1