WO2021238227A1 - 时钟控制装置及相关产品 - Google Patents

时钟控制装置及相关产品 Download PDF

Info

Publication number
WO2021238227A1
WO2021238227A1 PCT/CN2021/070148 CN2021070148W WO2021238227A1 WO 2021238227 A1 WO2021238227 A1 WO 2021238227A1 CN 2021070148 W CN2021070148 W CN 2021070148W WO 2021238227 A1 WO2021238227 A1 WO 2021238227A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
clock
signal
detection unit
circuit
Prior art date
Application number
PCT/CN2021/070148
Other languages
English (en)
French (fr)
Inventor
刘恒
高崧
张尧
Original Assignee
安徽寒武纪信息科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 安徽寒武纪信息科技有限公司 filed Critical 安徽寒武纪信息科技有限公司
Priority to US17/620,535 priority Critical patent/US12111679B2/en
Publication of WO2021238227A1 publication Critical patent/WO2021238227A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • an electronic device including the above-mentioned artificial intelligence chip.
  • Fig. 6 shows a schematic diagram of a ring oscillation circuit of a clock control device according to an embodiment of the present disclosure.
  • Fig. 7 shows a structural block diagram of a clock control device according to an embodiment of the present disclosure.
  • the voltage detection module 21 is configured to detect the power supply voltage of the target location in the processor; when the power supply voltage is less than or equal to a preset first threshold, output a voltage alarm signal;
  • Fig. 3 shows a schematic circuit diagram of a first detection unit according to an embodiment of the present disclosure.
  • the first detection unit includes:
  • the pulse generating circuit 31 inputs a fifth clock signal and outputs a pulse signal
  • the power supply voltage can be detected, and the alarm signal will be output in the current cycle when the voltage drop with the load is detected, so as to realize the control of the voltage drop with the load and improve the response speed of the device.
  • the circuit structure is simplified and the circuit area is reduced.
  • the voltage detection and processing circuit 33 is also used for:
  • the voltage detection and processing circuit outputs a normal voltage signal, so that the clock stretching circuit restores the frequency of the output clock, and the frequency of the output clock is the reference frequency.
  • the processing circuit is further used for:
  • the second count threshold may be a preset count value corresponding to the high voltage threshold, which is greater than the first count threshold; the preset number of times may be, for example, 5-10 times. The value is not limited.
  • the output signal of the first detection unit or the output signal of the second detection unit is output to the clock stretching module.
  • the first selection unit 213 may include a selector, which gates the output signal of the first detection unit 211 or the output signal of the second detection unit 212 according to the enable signal, so as to pass the first detection unit or the second detection unit.
  • the unit controls the clock stretching module.
  • the first detection unit 211 and the second detection unit 212 can work independently and do not affect each other.
  • the clock stretching module 22 includes:
  • the clock phase generating circuit 221 is configured to output multiple phase clock signals according to the first clock signal
  • the accuracy when the critical path detection CPM is used for load drop detection, the accuracy can be very high, and the minimum resolution is only limited by the minimum time delay of the production process used by the circuit. Therefore, fine detection of voltage drop with load can be achieved; at the same time, as an open loop system, the detection value of CPM is updated every sampling period, and an alarm signal can be output when the current sampling period when the voltage drop with load is detected Used for dynamic frequency modulation to improve the response speed of the device.
  • the integrated unit/module is implemented in the form of a software program module and sold or used as an independent product, it can be stored in a computer readable memory.
  • the technical solution of the present disclosure essentially or the part that contributes to the prior art or all or part of the technical solution can be embodied in the form of a software product, and the computer software product is stored in a memory, It includes several instructions to make a computer device (which may be a personal computer, a server, or a network device, etc.) execute all or part of the steps of the methods described in the various embodiments of the present disclosure.
  • the aforementioned memory includes: U disk, Read-Only Memory (ROM, Read-Only Memory), Random Access Memory (RAM, Random Access Memory), mobile hard disk, magnetic disk or optical disk and other media that can store program codes.
  • Fig. 10 shows a structural block diagram of a board according to an embodiment of the present disclosure.
  • the board may include other supporting components in addition to the chip 389 described above.
  • the supporting components include, but are not limited to: a storage device 390, Interface device 391 and control device 392;
  • the control device is electrically connected with the artificial intelligence chip.
  • the control device is used to monitor the state of the artificial intelligence chip.
  • the artificial intelligence chip and the control device may be electrically connected through an SPI interface.
  • the control device may include a single-chip microcomputer (Micro Controller Unit, MCU).
  • MCU Micro Controller Unit
  • the artificial intelligence chip may include multiple processing chips, multiple processing cores, or multiple processing circuits, and can drive multiple loads. Therefore, the artificial intelligence chip can be in different working states such as multi-load and light-load.
  • the control device can realize the regulation and control of the working states of multiple processing chips, multiple processing and or multiple processing circuits in the artificial intelligence chip.
  • a clock control device applied to a processor comprising:
  • the second count threshold is greater than the first count threshold.
  • the output signal of the first detection unit or the output signal of the second detection unit is output to the clock stretching module.
  • a clock phase generating circuit for outputting multiple phase clock signals according to the first clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

一种时钟控制装置（20）及相关产品，所述装置（20）包括：电压检测模块（21），用于检测所述处理器中目标位置的供电电压；在所述供电电压小于或等于预设的第一阈值时，输出电压警报信号；时钟展宽模块（22），连接到所述电压检测模块（21），用于在接收到所述电压警报信号时，根据与基准频率对应的第一时钟信号，生成第二时钟信号，以使所述处理器采用所述第二时钟信号进行数据处理，其中，所述第二时钟信号的频率低于所述基准频率。通过以上装置（20），能够在关键路径的供电电压低于阈值时，对时钟信号进行降频，增加逻辑电路建立时间裕量，并且降低处理器的负载，从而避免数据处理结果出错，并且实现对电压随载下降的控制。

Description

时钟控制装置及相关产品
本申请要求在2020年5月27日提交中国专利局、申请号为202010460009.6、发明名称为“时钟控制装置及相关产品”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本公开涉及集成电路技术领域，特别是涉及一种时钟控制装置及相关产品。
背景技术
通常芯片在上电和负载功耗突然增加时，由于电源供电网络带宽的限制，无法及时响应负载电流的变化，导致芯片供电电压短时间内(通常小于20ns)产生较大的下降。电压的下降会导致芯片中逻辑电路时延增大。如果负载电流过大，导致电压下降到芯片安全电压以下，则会使得逻辑电路的时序无法满足建立时间的要求，从而产生亚稳态并导致电路运算结果出错。该问题称为电源随载下降(voltage droop)。相关技术中的处理方式对电源随载下降的控制效果较差。
发明内容
基于此，有必要针对上述技术问题，提供一种时钟控制装置及相关产品。
根据本公开的一方面，提供了一种时钟控制装置，应用于处理器，所述装置包括：
电压检测模块，用于检测所述处理器中目标位置的供电电压；在所述供电电压小于或等于预设的第一阈值时，输出电压警报信号；
时钟展宽模块，连接到所述电压检测模块，用于在接收到所述电压警报信号时，根据与基准频率对应的第一时钟信号，生成第二时钟信号，以使所述处理器采用所述第二时钟信号进行数据处理，
其中，所述第二时钟信号的频率低于所述基准频率。
根据本公开的另一方面，提供了一种人工智能芯片，所述芯片包括上述的时钟控制装置。
根据本公开的另一方面，提供了一种电子设备，所述电子设备包括上述的人工智能芯片。
根据本公开的另一方面，提供了一种板卡，所述板卡包括：存储器件、接口装置和控制器件以及上述的人工智能芯片；
其中，所述人工智能芯片与所述存储器件、所述控制器件以及所述接口装置分别连接；所述存储器件，用于存储数据；所述接口装置，用于实现所述人工智能芯片与外部设备之间的数据传输；所述控制器件，用于对所述人工智能芯片的状态进行监控。
根据本公开的时钟控制装置，能够在关键路径的供电电压低于阈值时，对时钟信号进行降频，增加逻辑电路建立时间裕量，并且降低处理器的负载，从而避免数据处理结果出错，并且实现对电压随载下降的控制。
根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。
图1示出根据本公开实施例的时钟控制装置的处理器的示意图。
图2示出根据本公开实施例的时钟控制装置的结构框图。
图3示出根据本公开实施例的第一检测单元的电路示意图。
图4示出根据本公开实施例的时钟控制装置的脉冲信号的示意图。
图5示出根据本公开实施例的时钟控制装置的供电电压调节过程的示意图。
图6示出根据本公开实施例的时钟控制装置的环形振荡电路的示意图。
图7示出根据本公开实施例的时钟控制装置的结构框图。
图8示出根据本公开实施例的时钟展宽模块的电路示意图。
图9a和图9b示出根据本公开实施例的第二时钟信号的示意图。
图10示出根据本公开实施例的板卡的结构框图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
应当理解，本公开的权利要求、说明书及附图中的术语“第一”、“第二”、和“第三”等是用于区别不同对象，而不是用于描述特定顺序。本公开的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本公开说明书中所使用的术语仅仅是出于描述特定实施例的目的，而并不意在限定本公开。如在本公开说明书和权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本公开说明书和权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
如在本说明书和权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
根据本公开实施例的时钟控制装置可应用于处理器中，该处理器可以是通用处理器，例如CPU(Central Processing Unit，中央处理器)，也可以是用于执行人工智能运算的人工智能处理器(IPU)。人工智能运算可包括机器学习运算，类脑运算等。其中，机器学习运算包括神经网络运算、k-means运算、支持向量机运算等。该人工智能处理器可例如包括GPU(Graphics Processing Unit，图形处理单元)、NPU(Neural-Network Processing Unit，神经网络处理单元)、DSP(Digital Signal Process，数字信号处理单元)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、ASIC(Application Specific Integrated Circuit，专用集成电路)芯片中的一种或组合。本公开对处理器的具体类型不作限制。
在一种可能的实现方式中，本公开中所提及的处理器可包括多个处理单元，每个处理单元可以独立运行所分配到的各种任务，如：卷积运算任务、池化任务或全连接任务等。本公开对处理单元及处理单元所运行的任务不作限制。
图1示出根据本公开实施例的时钟控制装置的处理器的示意图。如图1所示，处理器100包括多个处理单元101以及存储单元102，多个处理单元101用于执行指令序列，存储单元102用于存储数据，可包括随机存储器(RAM，Random Access Memory)和寄存器堆。
图2示出根据本公开实施例的时钟控制装置的结构框图。如图2所示，所述装置20包 括：
电压检测模块21，用于检测所述处理器中目标位置的供电电压；在所述供电电压小于或等于预设的第一阈值时，输出电压警报信号；
时钟展宽模块22，连接到所述电压检测模块21，用于在接收到所述电压警报信号时，根据与基准频率对应的第一时钟信号，生成第二时钟信号，以使所述处理器采用所述第二时钟信号进行数据处理，
其中，所述第二时钟信号的频率低于所述基准频率。
举例来说，可以将处理器中关键路径的位置设定为目标位置，通过电压检测模块21检测该目标位置的供电电压。如果该供电电压小于或等于预设的第一阈值，也即该供电电压低于预设的低压阈值，则电压检测模块21可产生并输出警报信号。
在一种可能的实现方式中，时钟展宽模块22接收到电压检测模块21输出的警报信号时，可对基准频率对应的第一时钟信号进行降频，生成并输出降频后第二时钟信号，以使处理器采用第二时钟信号进行数据处理。
通过这种方式，能够在关键路径的供电电压低于阈值时，对时钟信号进行降频，增加逻辑电路建立时间裕量，并且降低处理器的负载，从而避免数据处理结果出错，并且实现对电压随载下降的控制。
在一种可能的实现方式中，电压检测模块21可包括第一检测单元，用于实现关键路径检测(Critical path monitor，CPM)。
图3示出根据本公开实施例的第一检测单元的电路示意图。如图3所示，第一检测单元包括：
脉冲产生电路31，输入第五时钟信号，输出脉冲信号；
延迟电路32，连接到所述脉冲产生电路，输入所述脉冲信号，输出延迟后的脉冲信号，所述延迟后的脉冲信号和所述脉冲信号之间的延迟与所述目标位置的供电电压负相关；
电压检测及处理电路33，连接到所述延迟电路，用于根据所述延迟后的脉冲信号及所述第五时钟信号，确定所述目标位置的供电电压；在所述供电电压小于或等于第一阈值时，输出第一电压警报信号。
举例来说，脉冲产生电路(Pulse generation circuit)31可例如包括串联的多级反相器和一个与非门，第五时钟信号(clk)直接输入与非门的一输入端，并经过多级反相器后，输入与非门的另一输入端。脉冲产生电路31在输入的第五时钟信号的第一个周期，产生 用于测量的脉冲信号。该脉冲信号的脉宽可根据实际情况进行调节，本公开对此不作限制。该第五时钟信号的频率可与第一时钟信号相同或不同，本公开对此不作限制。
在一种可能的实现方式中，延迟电路(Tunable replica circuit，TRC)32连接到脉冲产生电路31，可例如包括串联的多级反相器。输入的脉冲信号经过延迟电路32，会产生相应的传播延迟，输出延迟后的脉冲信号。其中，延迟后的脉冲信号和脉冲信号之间的延迟与目标位置的供电电压负相关，也即该延迟的大小会随着供电电压降低而变大。
图4示出根据本公开实施例的时钟控制装置的脉冲信号的示意图。如图4所示，在时钟信号(clk)41的第一个周期，脉冲产生电路产生脉冲信号(Detect Pulse)42，该脉冲信号42的脉宽可例如等于时钟信号41的时钟周期。脉冲信号42经过延迟电路后，输出延迟后的脉冲信号(Delayed pulse in TRC)43。如图4所示，该脉冲信号43的延迟随着供电电压减低而变大。可预先设定有参考延迟(Detect Reference)44(例如为一个时钟周期)，如果脉冲信号43的延迟小于或等于参考延迟44，则可认为供电电压在合理的范围内；反之，如果脉冲信号43的延迟大于参考延迟44，则可认为供电电压异常(也即低于低压阈值)，需要进行降频。
在一种可能的实现方式中，电压检测及处理电路33可对延迟后的脉冲信号进行时间-数字转换(Time to digital convertor，TDC)，并对转换后的信号进行处理。如图3所示，电压检测及处理电路33包括多级的延时器(例如偶数个反相器)、多级寄存器以及比较电路，输入延迟后的脉冲信号和第五时钟信号，生成与延时对应的数字信号，例如图3中的64位信号Bit[0]、Bit[1]、…、Bit[63]、Bit[64]。根据该数字信号，可确定出该延迟对应的电压值，该电压值与目标位置的供电电压相对应。其中，该数字信号、延时和供电电压之间的对应关系可以根据实验测量等方式预先确定，本公开对具体的确定方式不作限制。
在一种可能的实现方式中，当电压降低时，脉冲信号经过可调延迟电路的传播延迟变大，时间-数字转换电路输出值中为高电平的比特变少，也即确定出该延迟对应的电压值降低。如果该电压值对应供电电压小于或等于预设的第一阈值(即低压阈值vth_low)，则可输出第一电压警报信号(ALARM1)，以触发时钟展宽电路降频。可通过比较电路直接对多级寄存器输出的数字信号与预设的阈值信号(即低压阈值)进行比较，输出比较结果；根据比较结果确定是否发出第一电压警报信号，本公开对比较电路的具体实现方式不作限制。
通过这种方式，可实现供电电压的检测，并在检测到电压随载下降的当前周期就输 出警报信号，以便实现对电压随载下降的控制，提高了装置的响应速度。与相关技术相比，简化了电路结构，减小了电路面积。
在一种可能的实现方式中，电压检测及处理电路33还用于：
在输出所述第一电压警报信号期间，当所述供电电压大于或等于预设的第二阈值，且所述供电电压大于或等于第二阈值的持续时间达到预设的第一时长时，输出第一电压正常信号，其中，所述第二阈值大于所述第一阈值
举例来说，在时钟展宽电路进行降频后，会导致处理器的数据处理性能下降，因此，在供电电压回升到设定的高压阈值且持续一定时间时，可恢复输出时钟的频率，输出时钟的频率为基准频率。
在电压检测及处理电路33输出第一电压警报信号期间，可持续获取延迟对应的电压值，如果该电压值对应供电电压大于或等于预设的第二阈值，且所述供电电压大于或等于第二阈值的持续时间达到预设的第一时长，则可输出第一电压正常信号，以使时钟展宽电路恢复输出时钟的频率，输出时钟的频率为基准频率。其中，第二阈值为设定的高压阈值(vth_high)，大于第一阈值(低压阈值vth_low)；第一时长可例如为预设的多个时钟周期，本公开对第二阈值及第一时长的具体取值不作限制。
在一种可能的实现方式中，可通过比较电路直接对多级寄存器输出的数字信号与预设的阈值信号(即高压阈值)进行比较，输出比较结果；根据比较结果以及符合条件的比较结果的次数，确定是否发出第一电压正常信号，本公开对比较电路的具体实现方式不作限制。
图5示出根据本公开实施例的时钟控制装置的供电电压调节过程的示意图。如图5所示，高压阈值(vth_high)>低压阈值(vth_low)>安全电压(safe_voltage)。在未采用时钟控制的情况下，如图5中的曲线A1所示，供电电压VDD随负载的增加而不断下降，从高压阈值(图5中的位置0)到达低压阈值(图5中的位置1)后继续下降，直到低于安全电压，可能导致数据处理结果出错。
在采用时钟控制的情况下，如图5中的曲线A2所示，供电电压VDD从高压阈值(图5中的时间点0)到达低压阈值(图5中的时间点1)时，电压检测及处理电路输出电压警报信号，时钟展宽模块在接收到电压警报信号后进行降频，输出展宽后的时钟信号(stretched_clock)，使得供电电压VDD在到达安全电压之前回升，从而避免了数据处理结果出错。
在一种可能的实现方式中，在供电电压VDD回升到超过高压阈值(图5中的时间点2)， 并持续N个时钟周期(也即第一时长)，到达图5中的时间点3后，电压检测及处理电路输出电压正常信号，以使时钟展宽电路恢复输出时钟的频率，输出时钟的频率为基准频率。
根据本公开实施例的电压检测及处理电路，采用双稳线控制的方式，即在时间点1供电电压低于低阈值触发警报，供电电压回升到低阈值以上高阈值以下，警报不撤销；只有在时间点2供电电压回升到高阈值以上后再保持N个时钟周期到时间点3才撤销警报。该方式可以滤除供电电压上的微小波动对警报信号的影响，避免警报信号产生震荡，导致时钟展宽电路在降频和升频之间震荡，从而造成更大的供电电压波动。
在一种可能的实现方式中，电压检测模块21可包括第二检测单元，第二检测单元包括：
环形振荡电路，用于根据所述目标位置的供电电压，输出第四时钟信号；
处理电路，连接到所述环形振荡电路，用于根据所述第四时钟信号确定预设的第二时长内的计数值；在所述计数值小于或等于预设的第一计数阈值时，输出第二电压警报信号。
举例来说，电压检测模块21可采用环形振荡电路(Ring oscillator)进行电压检测。图6示出根据本公开实施例的时钟控制装置的环形振荡电路的示意图。如图6所示，环形振荡电路可以是将奇数个反相器首尾连接，只要处理器上电，环形振荡电路就会自动振荡起来，产生所述第四时钟信号，其振荡频率与电压、温度、工艺有关，因此可利用环形振荡电路作为处理器工作状态的检测器。如果处理器的芯片工艺确定，工作温度变化不大，环形振荡电路的振荡频率随着电压升高而升高，随着电压降低而降低。
在一种可能的实现方式中，环形振荡电路可根据目标位置(也即处理器的关键路径)的供电电压，输出第四时钟信号；处理电路可连接到所述环形振荡电路，根据第四时钟信号确定预设的第二时长内的计数值。其中，处理电路可包括计数器(未示出)，将第四时钟信号作为计数器的输入，在预设的第二时长(如1000ns)内，计数器的计数值可以反映供电电压的高低。
在一种可能的实现方式中，处理电路可将计数值与预设的第一计数阈值进行比较，如果计数值小于或等于预设的第一计数阈值，则可认为供电电压异常(也即低于低压阈值)，处理电路可输出第二电压警报信号，以触发时钟展宽电路降频。其中，第一计数阈值可为预先设定的对应低压阈值的计数值，本公开对第一计数阈值的具体取值不作限制。
通过这种方式，可实现供电电压的检测，以便实现对电压随载下降的控制。
在一种可能的实现方式中，所述处理电路还用于：
在输出所述第二电压警报信号期间，当所述计数值大于或等于预设的第二计数阈值，且所述计数值大于或等于所述第二计数阈值的次数达到预设次数时，输出第二电压正常信号；
其中，所述第二计数阈值大于所述第一计数阈值。
举例来说，在时钟展宽电路进行降频后，会导致处理器的数据处理性能下降，因此，在供电电压回升到设定的高压阈值时，可恢复输出时钟的频率为基准频率。
在处理电路输出第二电压警报信号期间，可持续获取多个第二时长的计数值，如果计数值大于或等于预设的第二计数阈值，且计数值大于或等于所述第二计数阈值的次数达到预设次数，则可输出第二电压正常信号，以使时钟展宽电路恢复输出时钟的频率为基准频率。其中，第二计数阈值为可为预先设定的对应高压阈值的计数值，大于第一计数阈值；预设次数可例如为5-10次，本公开对第二计数阈值及预设次数的具体取值不作限制。
通过采用双稳线控制的方式，可以滤除供电电压上的微小波动对警报信号的影响，避免警报信号产生震荡，导致时钟展宽电路在降频和升频之间震荡，从而造成更大的供电电压波动。
图7示出根据本公开实施例的时钟控制装置的结构框图。如图7所示，所述装置20的电压检测模块21包括第一检测单元211、所述第二检测单元212以及第一选择单元213，第一选择单元213分别连接第一检测单元211、所述第二检测单元212以及时钟展宽模块22。其中，第一选择单元213用于：
将所述第一检测单元的输出信号或所述第二检测单元的输出信号输出到所述时钟展宽模块。
举例来说，第一选择单元213可包括选择器，根据使能信号选通第一检测单元211的输出信号或所述第二检测单元212的输出信号，以便通过第一检测单元或第二检测单元对时钟展宽模块进行控制。其中，第一检测单元211和所述第二检测单元212可以独立工作，互不影响。
当要求对电压随载下降进行快速响应时，可通过第一检测单元对时钟展宽模块进行控制；反之，可通过第二检测单元对时钟展宽模块进行控制。本领域技术人员可根据实际情况设定所选用的检测单元，本公开对此不作限制。通过这种方式，可提高时钟展宽控制的灵活性。
在一种可能的实现方式中，电压检测模块可包括第一检测单元、第二检测单元及第二选择单元(未示出)。第二选择单元分别连接到第一检测单元、第二检测单元及时钟展宽模块，第二选择单元用于：
在所述第一检测单元输出第一电压警报信号，和/或所述第二检测单元输出第二电压警报信号时，输出电压警报信号到所述时钟展宽模块；
在所述第一检测单元输出第一电压正常信号，且所述第二检测单元输出第二电压正常信号时，输出电压正常信号到所述时钟展宽模块。
举例来说，第二选择单元可例如包括或门(OR)，将第一检测单元的第一电压警报信号和第二检测单元的第二电压警报信号作为逻辑1，将第一检测单元的第一电压正常信号和第二检测单元的第二电压正常信号作为逻辑0。
在所述第一检测单元输出第一电压警报信号(逻辑1)，和/或所述第二检测单元输出第二电压警报信号(逻辑1)时，第二选择单元输出电压警报信号(逻辑1)到时钟展宽模块，以使时钟展宽模块进行降频；在第一检测单元输出第一电压正常信号(逻辑0)，且所述第二检测单元输出第二电压正常信号(逻辑0)时，第二选择单元输出电压正常信号(逻辑0)到所述时钟展宽模块，以使时钟展宽模块恢复输出时钟的频率为基准频率。
也就是说，第一电压警报信号和第二电压警报信号中只要有一个拉起，时钟展宽电路就发生降频；两个警报信号都撤销，时钟展宽电路才恢复原来的频率。
通过这种方式，可以结合第一检测单元(CPM)对电压随载下降的快速响应与第二检测单元(环形振荡电路)对电压噪声不敏感的特性，保证系统可以快速响应电压垂降事件，降频之后又不会因为电压噪声而在电压垂降事件结束之前就恢复频率，进一步提高了时钟展宽控制的可靠性。
在一种可能的实现方式中，如图7所示，时钟展宽模块22包括：
时钟相位生成电路221，用于根据所述第一时钟信号，输出多个相位时钟信号；
时钟展宽电路222，连接到所述时钟相位生成电路，用于在接收到所述电压警报信号时，根据所述多个相位时钟信号，通过门控时钟电路(integrate clock gating，ICG)生成所述第二时钟信号。
举例来说，时钟相位生成电路221可例如为DLL(Delay Lock Loop，延迟锁相环)电路，输入来自PLL(Phase lock loop，相位锁相环)的第一时钟信号，输出多个相位时钟 信号，例如输出相位分别为0、45、90、135、180、225、270、315的8个相位时钟信号(相邻相位时钟之间的相位差为45度)。
图8示出根据本公开实施例的时钟展宽模块的电路示意图。如图8所示，时钟相位生成电路221可生成8相位时钟，分别输入8个ICG电路(ICG0、ICG1、…、ICG7)。
时钟展宽电路222在接收到来自电压检测模块21的电压警报信号(ALARM)时，计数器cnt可开始进行计数，产生使能信号icg_en[7:0]的数字编码，并分别输入各个ICG电路(ICG0、ICG1、…、ICG7)，使得各个ICG电路分时段有效，输出多个相位时钟信号中的一个；经过或门(OR)后，生成第二时钟信号clk_out。其中，门控时钟电路可采用相关技术中的任意电路结构，本公开对此不作限制。
在一种可能的实现方式中，可在输出点对不同相位时钟进行组合，得到不同比例的降频时钟。在相位时钟信号为8个的情况下，可例如输出基准频率的8/9或4/5两种降频时钟(即第二时钟信号)。本领域技术人员可根据实际情况设置降频时钟的降频比例，本公开对此不作限制。
图9a和图9b示出根据本公开实施例的第二时钟信号的示意图。图9a是生成频率为8/9基准频率的第二时钟信号的示意图；图9b是生成频率为4/5基准频率的第二时钟信号的示意图。
如图9a和图9b所示，可根据8个ICG电路(ICG0、ICG1、…、ICG7)的使能信号icg_en[7:0]的编码，控制各个ICG在不同的时间段内生效(例如各个相位时钟信号的加粗部分)，从而分时间段输出8个相位时钟信号(clk0、clk45、clk90、clk135、clk180、clk225、clk270、clk315)中的一个。经过或门(OR)后，输出第二时钟信号clk_out，从而完成时钟的降频过程。其中，对于图9a的8/9基准频率，需要第一时钟信号的9个时钟周期，生成8个周期的第二时钟信号；对于图9b的4/5基准频率，需要第一时钟信号的5个时钟周期，生成4个周期的第二时钟信号。
通过这种方式，能够实现时钟展宽，降低时钟频率从而降低处理器的负载，实现对电压随载下降的控制；并且采用门控时钟组成同步电路实现时钟展宽，能够提高展宽后的时钟信号的稳定性，不会产生毛刺。
在一种可能的实现方式中，所述时钟展宽模块22还用于：在接收到电压正常信号时，根据所述第一时钟信号或所述多个相位时钟信号，生成第三时钟信号，以使所述处理器采用所述第三时钟信号进行数据处理，所述第三时钟信号的频率等于所述基准频率。
举例来说，如果时钟展宽模块22接收到来自电压检测模块21的电压正常信号，则可 停止时钟降频，生成并输出第三时钟信号，该第三时钟信号的频率等于基准频率。该第三时钟信号的相位可与第一时钟信号相同或不同，本公开对此不作限制。
在一种可能的实现方式中，时钟展宽电路222在接收到电压正常信号时，可将第一时钟信号直接作为第三时钟信号输出；也可对第一时钟信号相位调整并作为第三时钟信号输出；还可选通多个相位时钟信号中的任意一个，作为第三时钟信号输出。本公开对第三时钟信号的具体生成方式不作限制。
根据本公开实施例的时钟控制装置，能够在关键路径的供电电压低于阈值时，对处理器的时钟信号降频，增加逻辑电路建立时间裕量，并且降低处理器的负载，从而避免数据处理结果出错，并且实现对电压随载下降的控制。
根据本公开的实施例，在采用关键路径检测CPM进行随载下降检测时，精度可以做到很高，其最小分辨率仅受限于电路所使用生产工艺本身的最小时延。因此可以对电压随载下降做到精细化检测；同时，CPM作为一个开环系统，其检测值在每个采样周期都会更新，可以做到检测到电压随载下降的当前采样周期就输出警报信号用于动态调频，提高了装置的响应速度。
应该理解，上述的装置实施例仅是示意性的，本公开的装置还可通过其它的方式实现。例如，上述实施例中所述单元/模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如，多个单元、模块或组件可以结合，或者可以集成到另一个系统，或一些特征可以忽略或不执行。
另外，若无特别说明，在本公开各个实施例中的各功能单元/模块可以集成在一个单元/模块中，也可以是各个单元/模块单独物理存在，也可以两个或两个以上单元/模块集成在一起。上述集成的单元/模块既可以采用硬件的形式实现，也可以采用软件程序模块的形式实现。
所述集成的单元/模块如果以硬件的形式实现时，该硬件可以是数字电路，模拟电路等等。硬件结构的物理实现包括但不局限于晶体管，忆阻器等等。若无特别说明，所述人工智能处理器可以是任何适当的硬件处理器，比如CPU、GPU、FPGA、DSP和ASIC等等。若无特别说明，所述存储单元可以是任何适当的磁存储介质或者磁光存储介质，比如，阻变式存储器RRAM(Resistive Random Access Memory)、动态随机存取存储器DRAM(Dynamic Random Access Memory)、静态随机存取存储器SRAM(Static Random-Access Memory)、增强动态随机存取存储器EDRAM(Enhanced Dynamic Random Access Memory)、高带宽内存HBM(High-Bandwidth Memory)、混合存储立方HMC (Hybrid Memory Cube)等等。
所述集成的单元/模块如果以软件程序模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本公开的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本公开各个实施例所述方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
在一种可能的实现方式中，还公开了一种人工智能芯片，其包括了上述时钟控制装置。
在一种可能的实现方式中，还公开了一种板卡，其包括存储器件、接口装置和控制器件以及上述人工智能芯片；其中，所述人工智能芯片与所述存储器件、所述控制器件以及所述接口装置分别连接；所述存储器件，用于存储数据；所述接口装置，用于实现所述人工智能芯片与外部设备之间的数据传输；所述控制器件，用于对所述人工智能芯片的状态进行监控。
图10示出根据本公开实施例的板卡的结构框图，参阅图10，上述板卡除了包括上述芯片389以外，还可以包括其他的配套部件，该配套部件包括但不限于：存储器件390、接口装置391和控制器件392；
所述存储器件390与所述人工智能芯片通过总线连接，用于存储数据。所述存储器件可以包括多组存储单元393。每一组所述存储单元与所述人工智能芯片通过总线连接。可以理解，每一组所述存储单元可以是DDR SDRAM(英文：Double Data Rate SDRAM，双倍速率同步动态随机存储器)。
DDR不需要提高时钟频率就能加倍提高SDRAM的速度。DDR允许在时钟脉冲的上升沿和下降沿读出数据。DDR的速度是标准SDRAM的两倍。在一个实施例中，所述存储装置可以包括4组所述存储单元。每一组所述存储单元可以包括多个DDR4颗粒(芯片)。在一个实施例中，所述人工智能芯片内部可以包括4个72位DDR4控制器，上述72位DDR4控制器中64bit用于传输数据，8bit用于ECC校验。可以理解，当每一组所述存储单元中采用DDR4-3200颗粒时，数据传输的理论带宽可达到25600MB/s。
在一个实施例中，每一组所述存储单元包括多个并联设置的双倍速率同步动态随机 存储器。DDR在一个时钟周期内可以传输两次数据。在所述芯片中设置控制DDR的控制器，用于对每个所述存储单元的数据传输与数据存储的控制。
所述接口装置与所述人工智能芯片电连接。所述接口装置用于实现所述人工智能芯片与外部设备(例如服务器或计算机)之间的数据传输。例如在一个实施例中，所述接口装置可以为标准PCIE接口。比如，待处理的数据由服务器通过标准PCIE接口传递至所述芯片，实现数据转移。优选的，当采用PCIE 3.0 X 16接口传输时，理论带宽可达到16000MB/s。在另一个实施例中，所述接口装置还可以是其他的接口，本公开并不限制上述其他的接口的具体表现形式，所述接口单元能够实现转接功能即可。另外，所述人工智能芯片的计算结果仍由所述接口装置传送回外部设备(例如服务器)。
所述控制器件与所述人工智能芯片电连接。所述控制器件用于对所述人工智能芯片的状态进行监控。具体的，所述人工智能芯片与所述控制器件可以通过SPI接口电连接。所述控制器件可以包括单片机(Micro Controller Unit，MCU)。如所述人工智能芯片可以包括多个处理芯片、多个处理核或多个处理电路，可以带动多个负载。因此，所述人工智能芯片可以处于多负载和轻负载等不同的工作状态。通过所述控制装置可以实现对所述人工智能芯片中多个处理芯片、多个处理和或多个处理电路的工作状态的调控。
在一种可能的实现方式中，公开了一种电子设备，其包括了上述人工智能芯片。电子设备包括数据处理装置、机器人、电脑、打印机、扫描仪、平板电脑、智能终端、手机、行车记录仪、导航仪、传感器、摄像头、服务器、云端服务器、相机、摄像机、投影仪、手表、耳机、移动存储、可穿戴设备、交通工具、家用电器、和/或医疗设备。所述交通工具包括飞机、轮船和/或车辆；所述家用电器包括电视、空调、微波炉、冰箱、电饭煲、加湿器、洗衣机、电灯、燃气灶、油烟机；所述医疗设备包括核磁共振仪、B超仪和/或心电图仪。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。上述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
依据以下条款可更好地理解前述内容：
条款A1.一种时钟控制装置，应用于处理器，所述装置包括：
电压检测模块，用于检测所述处理器中目标位置的供电电压；在所述供电电压小于或等于预设的第一阈值时，输出电压警报信号；
时钟展宽模块，连接到所述电压检测模块，用于在接收到所述电压警报信号时，根据与基准频率对应的第一时钟信号，生成第二时钟信号，以使所述处理器采用所述第二时钟信号进行数据处理，
其中，所述第二时钟信号的频率低于所述基准频率。
条款A2.根据条款A1所述的装置，所述电压检测模块包括第一检测单元，所述第一检测单元包括：
脉冲产生电路，输入第五时钟信号，输出脉冲信号；
延迟电路，连接到所述脉冲产生电路，输入所述脉冲信号，输出延迟后的脉冲信号，所述延迟后的脉冲信号和所述脉冲信号之间的延迟与所述目标位置的供电电压负相关；
电压检测及处理电路，连接到所述延迟电路，用于根据所述延迟后的脉冲信号及所述第五时钟信号，确定所述目标位置的供电电压；在所述供电电压小于或等于第一阈值时，输出第一电压警报信号。
条款A3.根据条款A2所述的装置，所述电压检测及处理电路还用于：
在输出所述第一电压警报信号期间，当所述供电电压大于或等于预设的第二阈值，且所述供电电压大于或等于第二阈值的持续时间达到预设的第一时长时，输出第一电压正常信号，
其中，所述第二阈值大于所述第一阈值。
条款A4.根据条款A1所述的装置，所述电压检测模块包括第二检测单元，所述第二检测单元包括：
环形振荡电路，用于根据所述目标位置的供电电压，输出第四时钟信号；
处理电路，连接到所述环形振荡电路，用于根据所述第四时钟信号确定预设的第二时长内的计数值；在所述计数值小于或等于预设的第一计数阈值时，输出第二电压警报信号。
条款A5.根据条款A2或A3所述的装置，所述电压检测模块还包括第二检测单元，所述第二检测单元包括：
环形振荡电路，用于根据所述目标位置的供电电压，输出第四时钟信号；
处理电路，连接到所述环形振荡电路，用于根据所述第四时钟信号确定预设的第二时长内的计数值；在所述计数值小于或等于预设的第一计数阈值时，输出第二电压警报信号。
条款A6.根据条款A5所述的装置，所述处理电路还用于：
在输出所述第二电压警报信号期间，当所述计数值大于或等于预设的第二计数阈值，且所述计数值大于或等于所述第二计数阈值的次数达到预设次数时，输出第二电压正常信号；
其中，所述第二计数阈值大于所述第一计数阈值。
条款A7.根据条款A5或A6所述的装置，所述电压检测模块还包括第一选择单元，连接到所述第一检测单元、所述第二检测单元及所述时钟展宽模块，所述第一选择单元用于：
将所述第一检测单元的输出信号或所述第二检测单元的输出信号输出到所述时钟展宽模块。
条款A8.根据条款A6所述的装置，所述电压检测模块还包括第二选择单元，连接到所述第一检测单元、所述第二检测单元及所述时钟展宽模块，所述第二选择单元用于：
在所述第一检测单元输出第一电压警报信号，和/或所述第二检测单元输出第二电压警报信号时，输出电压警报信号到所述时钟展宽模块；
在所述第一检测单元输出第一电压正常信号，且所述第二检测单元输出第二电压正常信号时，输出电压正常信号到所述时钟展宽模块。
条款A9.根据条款A1-A8中任意一项所述的装置，所述时钟展宽模块包括：
时钟相位生成电路，用于根据所述第一时钟信号，输出多个相位时钟信号；
时钟展宽电路，连接到所述时钟相位生成电路，用于在接收到所述电压警报信号时，根据所述多个相位时钟信号，通过门控时钟电路生成所述第二时钟信号。
条款A10.根据条款A9所述的装置，所述时钟展宽模块还用于：
在接收到电压正常信号时，根据所述第一时钟信号或所述多个相位时钟信号，生成第三时钟信号，以使所述处理器采用所述第三时钟信号进行数据处理，所述第三时钟信号的频率等于所述基准频率。
条款A11.一种人工智能芯片，所述芯片包括如条款A1-A10中任意一项所述的时钟控制装置。
条款A12.一种电子设备，所述电子设备包括如条款A11所述的人工智能芯片。
条款A13.一种板卡，所述板卡包括：存储器件、接口装置和控制器件以及如条款A11所述的人工智能芯片；
其中，所述人工智能芯片与所述存储器件、所述控制器件以及所述接口装置分别连接；
所述存储器件，用于存储数据；
所述接口装置，用于实现所述人工智能芯片与外部设备之间的数据传输；
所述控制器件，用于对所述人工智能芯片的状态进行监控。
以上对本公开实施例进行了详细介绍，本文中应用了具体个例对本公开的原理及实施方式进行了阐述，以上实施例的说明仅用于帮助理解本公开的方法及其核心思想。同时，本领域技术人员依据本公开的思想，基于本公开的具体实施方式及应用范围上做出的改变或变形之处，都属于本公开保护的范围。综上所述，本说明书内容不应理解为对本公开的限制。

Claims (13)

  1. 一种时钟控制装置，其特征在于，应用于处理器，所述装置包括：
    电压检测模块，用于检测所述处理器中目标位置的供电电压；在所述供电电压小于或等于预设的第一阈值时，输出电压警报信号；
    时钟展宽模块，连接到所述电压检测模块，用于在接收到所述电压警报信号时，根据与基准频率对应的第一时钟信号，生成第二时钟信号，以使所述处理器采用所述第二时钟信号进行数据处理，
    其中，所述第二时钟信号的频率低于所述基准频率。
  2. 根据权利要求1所述的装置，其特征在于，所述电压检测模块包括第一检测单元，所述第一检测单元包括：
    脉冲产生电路，输入第五时钟信号，输出脉冲信号；
    延迟电路，连接到所述脉冲产生电路，输入所述脉冲信号，输出延迟后的脉冲信号，所述延迟后的脉冲信号和所述脉冲信号之间的延迟与所述目标位置的供电电压负相关；
    电压检测及处理电路，连接到所述延迟电路，用于根据所述延迟后的脉冲信号及所述第五时钟信号，确定所述目标位置的供电电压；在所述供电电压小于或等于第一阈值时，输出第一电压警报信号。
  3. 根据权利要求2所述的装置，其特征在于，所述电压检测及处理电路还用于：
    在输出所述第一电压警报信号期间，当所述供电电压大于或等于预设的第二阈值，且所述供电电压大于或等于第二阈值的持续时间达到预设的第一时长时，输出第一电压正常信号，
    其中，所述第二阈值大于所述第一阈值。
  4. 根据权利要求1所述的装置，其特征在于，所述电压检测模块包括第二检测单元，所述第二检测单元包括：
    环形振荡电路，用于根据所述目标位置的供电电压，输出第四时钟信号；
    处理电路，连接到所述环形振荡电路，用于根据所述第四时钟信号确定预设的第二时长内的计数值；在所述计数值小于或等于预设的第一计数阈值时，输出第二电压警报信号。
  5. 根据权利要求2或3所述的装置，其特征在于，所述电压检测模块还包括第二检测单元，所述第二检测单元包括：
    环形振荡电路，用于根据所述目标位置的供电电压，输出第四时钟信号；
    处理电路，连接到所述环形振荡电路，用于根据所述第四时钟信号确定预设的第二时长内的计数值；在所述计数值小于或等于预设的第一计数阈值时，输出第二电压警报信号。
  6. 根据权利要求5所述的装置，其特征在于，所述处理电路还用于：
    在输出所述第二电压警报信号期间，当所述计数值大于或等于预设的第二计数阈值，且所述计数值大于或等于所述第二计数阈值的次数达到预设次数时，输出第二电压正常信号；
    其中，所述第二计数阈值大于所述第一计数阈值。
  7. 根据权利要求5或6所述的装置，其特征在于，所述电压检测模块还包括第一选择单元，连接到所述第一检测单元、所述第二检测单元及所述时钟展宽模块，所述第一选择单元用于：
    将所述第一检测单元的输出信号或所述第二检测单元的输出信号输出到所述时钟展宽模块。
  8. 根据权利要求6所述的装置，其特征在于，所述电压检测模块还包括第二选择单元，连接到所述第一检测单元、所述第二检测单元及所述时钟展宽模块，所述第二选择单元用于：
    在所述第一检测单元输出第一电压警报信号，和/或所述第二检测单元输出第二电压警报信号时，输出电压警报信号到所述时钟展宽模块；
    在所述第一检测单元输出第一电压正常信号，且所述第二检测单元输出第二电压正常信号时，输出电压正常信号到所述时钟展宽模块。
  9. 根据权利要求1-8中任意一项所述的装置，所述时钟展宽模块包括：
    时钟相位生成电路，用于根据所述第一时钟信号，输出多个相位时钟信号；
    时钟展宽电路，连接到所述时钟相位生成电路，用于在接收到所述电压警报信号时， 根据所述多个相位时钟信号，通过门控时钟电路生成所述第二时钟信号。
  10. 根据权利要求9所述的装置，其特征在于，所述时钟展宽模块还用于：
    在接收到电压正常信号时，根据所述第一时钟信号或所述多个相位时钟信号，生成第三时钟信号，以使所述处理器采用所述第三时钟信号进行数据处理，所述第三时钟信号的频率等于所述基准频率。
  11. 一种人工智能芯片，其特征在于，所述芯片包括如权利要求1-10中任意一项所述的时钟控制装置。
  12. 一种电子设备，其特征在于，所述电子设备包括如权利要求11所述的人工智能芯片。
  13. 一种板卡，其特征在于，所述板卡包括：存储器件、接口装置和控制器件以及如权利要求11所述的人工智能芯片；
    其中，所述人工智能芯片与所述存储器件、所述控制器件以及所述接口装置分别连接；
    所述存储器件，用于存储数据；
    所述接口装置，用于实现所述人工智能芯片与外部设备之间的数据传输；
    所述控制器件，用于对所述人工智能芯片的状态进行监控。
PCT/CN2021/070148 2020-05-27 2021-01-04 时钟控制装置及相关产品 WO2021238227A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/620,535 US12111679B2 (en) 2020-05-27 2021-01-04 Clock control device and related products

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010460009.6 2020-05-27
CN202010460009.6A CN113741619B (zh) 2020-05-27 2020-05-27 时钟控制装置及相关产品

Publications (1)

Publication Number Publication Date
WO2021238227A1 true WO2021238227A1 (zh) 2021-12-02

Family

ID=78723660

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/070148 WO2021238227A1 (zh) 2020-05-27 2021-01-04 时钟控制装置及相关产品

Country Status (3)

Country Link
US (1) US12111679B2 (zh)
CN (1) CN113741619B (zh)
WO (1) WO2021238227A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024126127A1 (en) * 2022-12-15 2024-06-20 International Business Machines Corporation Voltage droop and overshoot management using non-linear slope detection

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117478134B (zh) * 2023-12-25 2024-05-31 深圳大学 可变延时时钟电路及单比特adc芯片、电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070157044A1 (en) * 2005-12-29 2007-07-05 Industrial Technology Research Institute Power-gating instruction scheduling for power leakage reduction
CN101655521A (zh) * 2008-08-19 2010-02-24 恩益禧电子股份有限公司 脉冲相位差检测电路以及使用其的a/d转换器
CN103746691A (zh) * 2014-01-23 2014-04-23 海信集团有限公司 一种时钟信号控制系统及方法
CN110362141A (zh) * 2018-04-10 2019-10-22 中芯国际集成电路制造(上海)有限公司 一种供电电路及电子设备
CN110634513A (zh) * 2018-06-21 2019-12-31 南亚科技股份有限公司 时钟信号产生电路及其操作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7050478B1 (en) * 2000-08-03 2006-05-23 International Business Machines Corporation Apparatus and method for synchronizing clock modulation with power supply modulation in a spread spectrum clock system
US6762629B2 (en) * 2002-07-26 2004-07-13 Intel Corporation VCC adaptive dynamically variable frequency clock system for high performance low power microprocessors
US9778676B2 (en) * 2015-08-03 2017-10-03 Qualcomm Incorporated Power distribution network (PDN) droop/overshoot mitigation in dynamic frequency scaling
US11573593B2 (en) * 2018-04-16 2023-02-07 Advanced Micro Devices, Inc. Level-based droop detection
GB2580134B (en) * 2018-12-21 2021-04-21 Graphcore Ltd Controlling a processor clock
US20200334522A1 (en) * 2019-04-18 2020-10-22 Cambricon Technologies Corporation Limited Data processing method and related products
CN112085191B (zh) * 2019-06-12 2024-04-02 上海寒武纪信息科技有限公司 一种神经网络的量化参数确定方法及相关产品
US10707877B1 (en) * 2019-06-27 2020-07-07 Intel Corporation Method and apparatus for switched adaptive clocking
CN112183712A (zh) * 2019-07-03 2021-01-05 安徽寒武纪信息科技有限公司 深度学习算法的编译方法、装置及相关产品
CN112765540B (zh) * 2019-11-01 2024-02-20 中科寒武纪科技股份有限公司 数据处理方法、装置及相关产品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070157044A1 (en) * 2005-12-29 2007-07-05 Industrial Technology Research Institute Power-gating instruction scheduling for power leakage reduction
CN101655521A (zh) * 2008-08-19 2010-02-24 恩益禧电子股份有限公司 脉冲相位差检测电路以及使用其的a/d转换器
CN103746691A (zh) * 2014-01-23 2014-04-23 海信集团有限公司 一种时钟信号控制系统及方法
CN110362141A (zh) * 2018-04-10 2019-10-22 中芯国际集成电路制造(上海)有限公司 一种供电电路及电子设备
CN110634513A (zh) * 2018-06-21 2019-12-31 南亚科技股份有限公司 时钟信号产生电路及其操作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024126127A1 (en) * 2022-12-15 2024-06-20 International Business Machines Corporation Voltage droop and overshoot management using non-linear slope detection
US12061509B2 (en) 2022-12-15 2024-08-13 International Business Machines Corporation Voltage droop and overshoot management using non-linear slope detection

Also Published As

Publication number Publication date
US20230067178A1 (en) 2023-03-02
CN113741619B (zh) 2024-03-12
US12111679B2 (en) 2024-10-08
CN113741619A (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
US20150213873A1 (en) Injection-locked phase locked loop circuits using delay locked loops
US8358546B2 (en) Semiconductor device having additive latency
WO2021238227A1 (zh) 时钟控制装置及相关产品
US9444469B2 (en) Locked-loop quiescence apparatus, systems, and methods
US6759911B2 (en) Delay-locked loop circuit and method using a ring oscillator and counter-based delay
EP3625800B1 (en) Systems and methods for frequency mode detection and implementation
US7777543B2 (en) Duty cycle correction circuit apparatus
US7414446B2 (en) DLL circuit of semiconductor memory apparatus and method of delaying and locking clock in semiconductor memory apparatus
US8643416B2 (en) Semiconductor device including a delay locked loop circuit
WO2013028181A1 (en) Digital delay-locked loop with drift sensor
WO2016160229A1 (en) Under voltage detection and performance throttling
WO2004021573A1 (en) Synchronous mirror delay (smd) circuit and method including a ring oscillator for timing coarse and fine delay intervals
JP4288011B2 (ja) マルチプルコンポーネントシステムに対するリセットシステム
WO2017172282A1 (en) Coarse delay lock estimation for digital dll circuits
CN110007154B (zh) 数字测量电路和使用数字测量电路的存储器系统
WO2016054289A1 (en) Digital open loop duty cycle correction circuit
JPH10177058A (ja) 速度検出器を有する集積回路
US20080252340A1 (en) Delay locked loop (dll) circuits having an expanded operation range and methods of operating the same
CN113535524B (zh) Crc错误警示同步
US20090116331A1 (en) Semiconductor memory device and method for operating the same
US8351284B2 (en) Delay locked loop
US11120855B2 (en) Semiconductor device including a clock adjustment circuit
CN101261875A (zh) 存储器控制器
CN207867388U (zh) 一种用于微控制器芯片的时钟侦测电路
US8514005B2 (en) Circuit and method for generating multiphase clock signals and corresponding indication signals

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21812232

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21812232

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 21812232

Country of ref document: EP

Kind code of ref document: A1