WO2021210733A1 - Memristor element, manufacturing method therefor, and information storage device comprising same - Google Patents

Memristor element, manufacturing method therefor, and information storage device comprising same Download PDF

Info

Publication number
WO2021210733A1
WO2021210733A1 PCT/KR2020/011856 KR2020011856W WO2021210733A1 WO 2021210733 A1 WO2021210733 A1 WO 2021210733A1 KR 2020011856 W KR2020011856 W KR 2020011856W WO 2021210733 A1 WO2021210733 A1 WO 2021210733A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
cubr
bza
signal line
Prior art date
Application number
PCT/KR2020/011856
Other languages
French (fr)
Korean (ko)
Inventor
박남규
김소연
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200093670A external-priority patent/KR102380915B1/en
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Publication of WO2021210733A1 publication Critical patent/WO2021210733A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching

Definitions

  • the present invention relates to a memristor device capable of non-volatile storage of information through resistance change, a method for manufacturing the same, and an information storage device including the same.
  • a memristor is a nano-scale passive device that connects magnetic flux and electric charge. Even when the power supply is cut off, the current amount and direction can be memorized immediately before power supply, so that the original state can be restored when power is supplied.
  • Such a memristor is one of the basic components of an electric circuit together with a resistor, a capacitor, and an inductor.
  • Oxides, nitrides, and organic materials have been studied as memristor materials that have been mainly used, but recently, a memrist using organic/inorganic perovskite materials with a low driving voltage and a relatively high ON/OFF ratio of 10 5 or more. Lister studies are ongoing.
  • organic-inorganic lead halide perovskite exhibiting excellent photoelectric properties has multilevel data storage capability, millivolt scale operating voltage, forming-free properties and bendable properties, and zero-dimensional structure due to the high ON/OFF ratio of about 10 7 It is receiving a lot of attention because of its structural diversity from to three-dimensional structures.
  • the composition of lead (Pb)-based perovskite affects the switching properties, for example, in methylammonium lead halide perovskite, as the halide ion is changed from iodine to bromine, the SET voltage decreases.
  • the yellow delta phase biperovskite formamidinium lead aodide showed better switching properties than the black alpha perovskite phase.
  • CsSnI 3 showed an ON/OFF ratio of about 10 3
  • (CH 3 NH 3 ) 3 Bi 2 I 9 had an ON/OFF ratio smaller than about 10 3 and a low of about 300 cycles.
  • Durability was shown, and CsBi 2 I 9 nanosheets were applied to a flexible memory device to exhibit an ON/OFF ratio of 10 3 , and CsBi 3 I 10 exhibited durability of 150 cycles and an ON/OFF ratio of 10 3
  • (CH 3 NH 3 ) 3 Sb 2 Br 9 showed synaptic characteristics, but showed a low ON/OFF ratio of 10 2
  • CsPb 1-x Bi x I 3 showed an ON/OFF ratio lower than 10 2 and an ON/OFF ratio of 500 cycles. showed durability.
  • novel cations that can be formed into 2D layered perovskite are required for resistive switching memories with high ON/OFF ratio and long durability.
  • One object of the present invention is to provide a memristor device having a high ON/OFF ratio, a low driving voltage, and long durability.
  • Another object of the present invention is to provide a method for manufacturing the memristor device.
  • Another object of the present invention is to provide an information storage device including the memristor element.
  • a memristor device includes a first electrode and a second electrode disposed to face each other; and a resistance change layer disposed between the first electrode and the second electrode and formed of a crystalline organic-inorganic halogen compound represented by the following Chemical Formula 1 and having a layered structure, wherein one of the first electrode and the second electrode is an active electrode including copper (Cu), silver (Ag), or aluminum (Al), and the other one may be an inactive electrode formed of a conductive material having a higher ionization energy than a material forming the active electrode.
  • R represents a +1 valent organic cation
  • X represents a halogen anion
  • the crystalline organic-inorganic halogen compound may have a layered structure in which an inorganic anion layer of CuX 4 2- is separated by an organic cation layer, and the organic cation may have a double layer structure.
  • the inorganic anion layer may have a structure in which Cu ions are coordinated by 6 X ions, and CuX 6 octahedrons are arranged in a single layer.
  • a plurality of ring-shaped first protrusions or first depressions each forming a plurality of closed curves may be formed on a first surface of the resistance variable layer facing the active electrode.
  • the first surface has a second protrusion or a second recess formed inside or outside the first protrusion or the first recess and having a shape different from the first protrusion or the first recess. can be formed.
  • the first surface may have an RMS roughness of 100 nm to 140 nm.
  • a method of manufacturing a memristor device comprises: a first step of spin-coating a precursor solution in which CuBr 2 and BzABr are dissolved on a surface of a substrate on which an inert electrode is formed (BzA) 2 to form a CuBr 4 layer; a second step of annealing the (BzA) 2 CuBr 4 layer at 70 to 80°C; and forming an active electrode on top of the annealed (BzA) 2 CuBr 4 layer, wherein diethyl ether antisolvent is dripped onto the substrate during spin coating of the precursor solution in the first step. and a plurality of ring-shaped first protrusions or first depressions respectively forming a plurality of closed curves are formed on the surface of the (BzA) 2 CuBr 4 layer formed in the first step.
  • the (BzA) 2 CuBr 4 layer is formed in or outside the first protrusion or the first concavity on the surface of the layer and has a different shape from the first protrusion or the first concavity.
  • a second protrusion or a second depression having a may be further formed.
  • the surface of the heat-treated (BzA) 2 CuBr 4 layer may have an RMS roughness of 100 nm to 140 nm.
  • An information storage device includes: a first signal line and a second signal line extending in a direction crossing each other; and a memory cell and a selection element disposed between the first signal line and the second signal line in an overlapping region and connected in series with each other, wherein the memory cell includes the first signal line and the second signal line.
  • R represents a +1 valent organic cation
  • X represents a halogen anion
  • the memory cell may have a bipolar switching characteristic.
  • the memory cell may have multilevel storage capability.
  • the resistance change layer is an organic-inorganic halogen compound having a layered structure. and has a morphology in which a ring-shaped protrusion or depression is formed on the surface of the resistance change layer, so it has a high ON/OFF ratio of about 10 8 or more, and has a multi-level information storage ability, about 0.2 to 0.5 V It may have a low driving voltage of
  • FIG. 1 is a view for explaining a memristor device according to an embodiment of the present invention.
  • FIG. 2 is a perspective view illustrating an information storage device according to an embodiment of the present invention.
  • FIG 3 is a cross-sectional SEM image of a PMMA/(BzA) 2 CuBr 4 /Pt/Ti/SiO 2 /Si device manufactured according to an embodiment.
  • FIG. 5 shows an SEM image ('a'), an AFM image ('b'), and a line profile ('c') for the AFM image showing the surface morphology of the deposited (BzA) 2 CuBr 4 layer.
  • Figure 6a shows (a) and after (b) annealing of a (BzA) 2 CuBr 4 layer formed on a Pt substrate under conditions of dripping diethyl ether antisolvent during spin coating of a precursor solution.
  • FIG. 6b is an optical microscope image after annealing of a (BzA) 2 CuBr 4 layer formed on a Pt substrate under conditions of no dripping of diethyl ether antisolvent during spin coating of the precursor solution.
  • 6c shows (BzA) 2 CuBr 4 layers formed on the ITO substrate (d) and the FTO substrate (e) under conditions of dripping diethyl ether antisolvent during spin coating of the precursor solution. light microscopy images for
  • FIG. 7 is a graph illustrating a current-voltage relationship measured for a memristor device according to an embodiment.
  • FIG. 11A is a surface SEM image (a), IV curve (b) and durability test result (c ) of a (BzA) 2 CuBr 4 layer formed through annealing at 100° C. for 30 minutes using the same precursor solution as in Example; ), and FIG. 11b is a surface SEM image (a), IV curve (b) of a (BzA) 2 CuBr 4 layer formed by dripping toluene as an antisolvent during spin coating but using the same precursor solution as in Example (a), IV curve (b) and durability test results (c).
  • ⁇ 16 is a memristor device (Ag/PMMA) according to an embodiment stored for 14 days in a glove box in a nitrogen environment (a), under 50% relative conditions at 22° C. (b) and under conditions at 85° C. (c). IV properties for /(BzA) 2 CuBr 4 /Pt) are shown.
  • FIG. 1 is a view for explaining a memristor device according to an embodiment of the present invention.
  • a memristor device 100 includes a first electrode 110 , a second electrode 120 , and a resistance change layer 130 .
  • the first electrode 110 and the second electrode 120 may be disposed to face each other while being spaced apart from each other, and may be formed of an electrically conductive material.
  • each of the first electrode 110 and the second electrode 120 may be formed of a conductive oxide, a conductive metal, a conductive nitride, a conductive polymer, a conductive carbon-based material, or the like.
  • the conductive oxide may include at least one selected from indium tin oxide (ITO), fluorine tin oxide (FTO), ZnO-Ga 2 O 3 , ZnO-Al 2 O 3 , tin-based oxide, zinc oxide, and the like.
  • the conductive metal is aluminum (Al), molybdenum (Mo), tungsten (W), titanium (Ti), platinum (Pt), chromium (Cr), silicon (Si), gold (Au), nickel (Ni), copper It may include at least one selected from (Cu), silver (Ag), indium (In), ruthenium (Ru), palladium (Pd), rhodium (Rh), iridium (Ir), osmium (Os), and the like.
  • one of the first electrode 110 and the second electrode 120 is an active electrode formed of a metal material having a low ionization energy, such as copper (Cu), silver (Ag), or aluminum (Al). and the other one may be an inactive electrode formed of a conductive material having a higher ionization energy than a material forming the active electrode.
  • the inactive electrode may be formed of one or more metals selected from platinum (Pt), gold (Au), palladium (Pd), and the like.
  • the resistance change layer 130 is disposed between the first electrode 110 and the second electrode 120 , and increases according to the voltage applied to the first electrode 110 and the second electrode 120 . Resistance may be reversibly changed from a high resistance state to a low resistance state and from a low resistance state to a high resistance state.
  • the resistance change layer 130 may be formed of an organic-inorganic halogen compound represented by the following Chemical Formula 1.
  • the organic-inorganic halogen compound of the resistance change layer 130 may have a perovskite or similar crystal structure.
  • R may represent a +1 valent organic cation
  • X may represent a halogen anion.
  • the organic-inorganic halogen compound of the resistance change layer 130 may have a crystal structure having a layered structure in which an inorganic anion layer of CuX 4 2- is separated by an organic cation layer.
  • the organic cation layer may have a double layer structure.
  • CuX 6 octahedron in which Cu ions are coordinated by 6 X ions may have a structure in which a single layer is arranged between adjacent organic cation layers, in this case, Jahn-Teller distortion may occur in the CuX 6 octahedron.
  • the organic-inorganic halogen compound of the resistance change layer 130 has a 3D crystal structure
  • a structurally lower order is more suitable for forming a conductive filament due to anisotropic defect migration, so ON/OFF Ratio and durability can be improved.
  • a ring-shaped first protrusion or a first depression forming a plurality of closed curves may be formed on a surface of the resistance variable layer 130 facing the active electrode.
  • a second protrusion or a second concave portion having a different shape formed inside or outside the first protrusion or the first concavity may be further included on a surface of the resistance variable layer 130 facing the active electrode.
  • the surface facing the active electrode among the surfaces of the resistance change layer 130 is about 100 nm or more, for example, about It may have an RMS roughness of 100 nm to 140 nm.
  • each of the first and second protrusions may have a plane width of about 700 nm to 1.2 ⁇ m.
  • the surface morphology of the resistance change layer 130 may significantly improve I-V characteristics and durability of the memristor device.
  • the memristor device 100 may further include a PMMA thin film 140 positioned between the resistance change layer 130 and the active electrode and coating the surface of the resistance change layer 130 . have.
  • the PMMA thin film 140 is caused by the process of forming the upper electrode on the resistance change layer 130 or the resistance change layer 130 caused by a chemical reaction between oxygen and moisture in the atmosphere. ) to prevent damage to organic/inorganic halogen compounds.
  • the PMMA thin film 140 may have a thickness of about 2 to 10 nm.
  • FIG. 2 is a perspective view illustrating an information storage device according to an embodiment of the present invention.
  • the information storage device 1000 includes a memory cell 1100 , a selection element 1200 , a first signal line 1300 , and a second signal line 1400 . .
  • the memory cell 1100 may be disposed between the first signal line 1300 and the second signal line 1400 , and may be one of the first signal line 1300 and the second signal line 1400 . can be electrically connected to.
  • the memory cell 1100 may include a first electrode 1110 , a second electrode 1120 , and a resistance change layer 1130 . Since the memory cell 1100 is the same as the memristor device 100 described with reference to FIG. 1 , a redundant detailed description thereof will be omitted.
  • the second electrode 1120 is electrically connected to the fourth signal line 1400 and the first electrode 1110 is electrically connected to the selection element 1200 .
  • a first electrode 1110 may be electrically connected to the first signal line 1300
  • the second electrode 1120 may be electrically connected to the selection element 1200 .
  • the selection element 1200 is connected in series with one of the first signal line 1300 and the second signal line 1400 and the memory cell 1100, and is leaked from another adjacent memory cell. Suppressing a snag current prevents an effect on the sensing current of the memory cell 1100 from being affected.
  • the selection element 1200 has a small resistance value at a sensing voltage such as read or write applied to a selected memory cell, and has a very large resistance value at a low voltage applied to an unselected memory cell. It is not particularly limited as long as it has an element, and a known selection element can be applied without limitation.
  • the first signal line 1300 and the second signal line 1400 may extend in a direction crossing each other.
  • the first signal line 1300 may extend in a first direction X
  • the second signal line 1400 may extend in a second direction Y orthogonal to the first direction.
  • the first signal line 1300 and the second signal line 1400 are electrically connected to one memory cell 1100 , but the first signal line 1300 is connected to the first signal line 1300 . It may be electrically connected to a plurality of memory cells arranged in a line along the second direction (Y), and the second signal line 1400 is connected to a plurality of other memory cells arranged in a line along the first direction (X). can be electrically connected.
  • the resistance change layer is an organic-inorganic halogen compound having a layered structure. and has a morphology in which a ring-shaped protrusion or depression is formed on the surface of the resistance change layer, so it has a high ON/OFF ratio of about 10 8 or more, and has a multi-level information storage ability, about 0.2 to 0.5 V It may have a low driving voltage of
  • a memristor device according to the embodiment was manufactured through the following process.
  • a Pt electrode having a thickness of 100 nm was deposited (Pt/Ti/SiO 2 /Si), and then, it was mixed with detergent, ethanol, acetone and ethanol. They were washed successively with deionized water.
  • the cleaned substrate was further treated with UV-ozone for 30 min, followed by formation of a (BzA) 2 CuBr 4 layer on the Pt electrode.
  • CuBr 2 and BzABr were dissolved in 0.2 mL of DMF and filtered using a syringe filter PTFE-H having a pore size of 0.20 ⁇ m to prepare a 0.5M precursor solution did.
  • the precursor solution was spin-coated on the substrate on which the Pt electrode was formed at 4000 rpm for 20 seconds with an acceleration of 1200 rpm/s. During the spin coating, 0.3 mL of diethyl ether was dripped into the center of the substrate within 10 seconds after spinning.
  • the spin coated film was annealed on a hot plate at 75° C. for 30 minutes.
  • a PMMA solution (5 mg/mL) was spin-coated (4000 rpm) on the (BzA) 2 CuBr 4 layer and annealed at 50° C. for 5 minutes to form a PMMA layer.
  • an upper electrode (Ag or Au) having a thickness of 150 nm was formed by thermal evaporation at a deposition rate of 0.2 to 0.3 ⁇ /s using a dot-patterned shadow mask having a diameter of 100 ⁇ m.
  • FIG. 3 is a cross-sectional SEM image of a PMMA/(BzA) 2 CuBr 4 /Pt/Ti/SiO 2 /Si device prepared according to an embodiment
  • FIG. 4 is an XRD pattern for the (BzA) 2 CuBr 4 layer It is a graph, and Table 1 below is XRD data for the (BzA) 2 CuBr 4 layer.
  • the (BzA) 2 CuBr 4 layer was formed to a thickness of about 250 nm, and the PMMA layer is not clearly visible because it is a thin layer of several nm.
  • the PMMA layer may prevent the (BzA) 2 CuBr 4 layer from being damaged during the process of forming the upper electrode.
  • the number of inorganic layers in the unit cell depends on the chain length of the organic layer in [C 6 H 5 (CH2) n NH 3 ] 2 CuBr 4 .
  • n 2
  • the crystal structure is (C 2 H 5 reported to be the same as NH 3 )CuCl 4 .
  • the first peak with the highest intensity can be denoted by the (004) plane, and the calculated c-axis lattice parameter is about 62 ⁇ , as previously reported value matched.
  • CuBr 4 is known to have a monoclinic structure and structural distortion is accompanied within the inorganic sheet, (BzA) 2 CuBr 4 cannot be simply explained by the intercalation of the host CuBr 2 , but nevertheless, the shift of the XRD peak An intercalation process can be expected because of the lattice expansion from
  • FIG. 5 shows an SEM image ('a'), an AFM image ('b'), and a line profile ('c') for the AFM image showing the surface morphology of the deposited (BzA) 2 CuBr 4 layer.
  • a unique ring-shaped protrusion or depression was formed on the surface, unlike the conventionally known organic-inorganic perovskite layer having a layered structure.
  • the RMS roughness measured from the line profile shown in Fig. 5(c) was about 120 nm.
  • Figure 6a shows (a) and after (b) annealing of a (BzA) 2 CuBr 4 layer formed on a Pt substrate under conditions of dripping diethyl ether antisolvent during spin coating of a precursor solution.
  • FIG. 6b is an optical microscope image after annealing of a (BzA) 2 CuBr 4 layer formed on a Pt substrate under conditions of no dripping of diethyl ether antisolvent during spin coating of the precursor solution.
  • 6c shows (BzA) 2 CuBr 4 layers formed on the ITO substrate (d) and the FTO substrate (e) under conditions of dripping diethyl ether antisolvent during spin coating of the precursor solution. light microscopy images for
  • FIG. 6a it can be seen that the ring shape formed on the surface of the (BzA) 2 CuBr 4 layer before and after annealing under the same conditions is somewhat different. From this, it can be seen that the annealing of the (BzA) 2 CuBr 4 layer also slightly affects the ring shape.
  • FIG. 7 is a graph illustrating a current-voltage relationship measured for a memristor device according to an embodiment. 7, (a) is a current-voltage relationship during the voltage sweep of the first cycle for forming, (b) is a current-voltage relationship during the voltage sweep of 5 cycles performed after forming, (c) is the current-voltage relationship during voltage sweeps performed for 10 different devices manufactured through the same process, (d) represents the statistical resistance values of HRS and LRS obtained from the result of (c), ( e) shows HRS and LRS measured for 10 devices in (c), and (f) shows SET and RESET voltages obtained from 50 cells in one parent device.
  • the memristor device (Ag/PMMA/(BzA) 2 CuBr 4 /Pt) manufactured according to the embodiment as a whole exhibits a bipolar resistance switching behavior, from a high resistance state to a low resistance state.
  • the (BzA) 2 CuBr 4 device requires an electrical forming process during the first voltage sweep to enable stable resistive switching.
  • a maximum applied current of 10 -3 A at an applied voltage between +0.7V and -0.7V the electrical forming process was observed to occur at +0.5V (Fig. 7a).
  • the voltage was swept by applying 0V->+0.7V->0V->-0.7V->0V with (b of FIG. 7)
  • an ON/OFF ratio of about 10 8 was observed.
  • the average SET voltage and RESET voltage were shown to be 0.21V and -0.27V, respectively (FIG. 7f), where the dots in the data represent the SET and RESET voltages of 50 cells in one device.
  • the resistances at HRS and LRS were read at 0.05V.
  • resistance can be changed by an electrochemical metallization mechanism (ECM) or a valence change mechanism (VCM) through a filament conduction path or an interfacial conduction path.
  • ECM electrochemical metallization mechanism
  • VCM valence change mechanism
  • bipolar switching behavior was obtained at each maximum applied current, and the RESET voltages were found to gradually increase as the maximum applied current increased due to the extended filament.
  • HRS and LRS were extremely stable for 20 cycles at their respective maximum applied currents except for the low maximum applied current of 10 ⁇ 5 A.
  • a low maximum applied current of 10 -5 A was applied, it is judged that the HRS level appeared relatively unstable due to the presence of the unstable formed filaments and/or the incompletely broken filaments.
  • 10 is a cycle-dependent resistance change (a) and retention time (b) of resistance values in HRS and LRS measured for an “Ag/PMMA/(BzA) 2 CuBr 4 /Pt” device manufactured according to an embodiment is the measurement result.
  • an ON/OFF ratio of about 10 8 was maintained during 2000 cycles of the switching endurance test. And while the HRS resistance of 10 10 ⁇ and the resistance of the LRS of 10 2 ⁇ were largely maintained during the switching cycle, there was a slight change in the resistance value of HRS, which is thought to be due to the formation of multiple filaments and/or incompletely broken filaments. do.
  • the retention time was measured under the same applied voltage and read voltage conditions, and as a result, HRS and LRS were maintained for 10 3 s while maintaining an ON/OFF ratio of 10 8 .
  • FIG. 11A is a surface SEM image (a), IV curve (b) and durability test result (c ) of a (BzA) 2 CuBr 4 layer formed through annealing at 100° C. for 30 minutes using the same precursor solution as in Example; ), and FIG. 11b is a surface SEM image (a), IV curve (b) of a (BzA) 2 CuBr 4 layer formed by dripping toluene as an antisolvent during spin coating but using the same precursor solution as in Example (a), IV curve (b) and durability test results (c).
  • the ring shape of the (BzA) 2 CuBr 4 layer surface is highly influenced by the formation process conditions such as anti-solvent and annealing temperature. appear.
  • the ring morphology formed on the surface of the (BzA) 2 CuBr 4 layer formed through annealing at 100° C. for 30 minutes is the surface of the (BzA) 2 CuBr 4 layer formed through annealing at 75° C. for 30 minutes shown in FIG. 5 .
  • (BzA) 2 CuBr 4 according to the present invention has both ON/OFF ratio and durability higher than that of other materials.
  • the resistance change is caused by conductive filaments formed by electrochemically active metal electrodes such as Ag and Cu.
  • electrochemically active metal electrodes such as Ag and Cu.
  • the electrochemically active metal on the top electrode is oxidized, which migrates toward the bottom inert electrode (Pt, Au, etc.), where the metal cations are reduced to form conductive filaments in the active layer.
  • VCM is defined as a conduction mechanism operated by migration of voids or defects such as halide voids in the active layer. In this respect, the switching operation is influenced not only by the insulating material but also by the electrode material.
  • the data fitted from the LRS shows that the current and the voltage have a linear relationship with a slope of 0.98 (close to 1). This clearly shows ohmic conduction because the current is proportional to the voltage due to the metallic Ag filament formed by the applied electric field.
  • HRS OFF state
  • a small dependence of current on voltage was observed in HRS (OFF state) (Fig. 14a), suggesting a non-flow of internal electrical charge, such as a Schottky conduction mechanism.
  • FIG. 14 c where the data were linearly fitted with a slope of 2.07, which is go Since it is proportional to , it represents a Schottky emission.
  • Equation 1 I is the current, T is the absolute temperature, is the effective Richardson constant, h is the Planck constant, q is the charge of the electron, k is the Boltzmann constant, is the effective electron mass in the dielectric, is the free electron mass, is the Schottky barrier height, is the optical dielectric constant, is the magnetic permeability in vacuum, and V is the external applied voltage.
  • ⁇ 16 is a memristor device (Ag/PMMA) according to an embodiment stored for 14 days in a glove box in a nitrogen environment (a), under 50% relative conditions at 22° C. (b) and under conditions at 85° C. (c). IV properties for /(BzA) 2 CuBr 4 /Pt) are shown.
  • memristor element 110 first electrode

Abstract

A memristor element is disclosed. The memristor element comprises: a first electrode and a second electrode provided to face each other; and a resistance change layer provided between the first electrode and the second electrode, and formed of an organic-inorganic halogen compound represented by chemical formula 1 and having a layered structure. The memristor element can implement performance such as low driving voltage, a high on/off ratio, and long durability.

Description

멤리스터 소자, 이의 제조방법 및 이를 포함하는 정보 저장 장치Memristor device, manufacturing method thereof, and information storage device including same
본 발명은 저항 변화를 통해 정보를 비휘발적으로 저장할 수 있는 멤리스터 소자, 이의 제조방법 및 이를 포함하는 정보 저장 장치에 관한 것이다. The present invention relates to a memristor device capable of non-volatile storage of information through resistance change, a method for manufacturing the same, and an information storage device including the same.
멤리스터(memristor)는 자속과 전하를 연결하는 나노 단위의 수동 소자로서, 전하량을 기억하여 그 전하량에 따라 저항이 변화하는 특징을 가진다. 전원 공급이 끊어졌을 때도 직전에 전류의 양과 방향을 기억하여, 전원 공급 시 기존의 상태를 복원할 수 있다. 이러한 멤리스터는 레지스터(resistor), 커패시커(capacitor) 및 인덕터(inductor)와 함께 전기 회로의 기본 구성요소의 하나이다.A memristor is a nano-scale passive device that connects magnetic flux and electric charge. Even when the power supply is cut off, the current amount and direction can be memorized immediately before power supply, so that the original state can be restored when power is supplied. Such a memristor is one of the basic components of an electric circuit together with a resistor, a capacitor, and an inductor.
주로 사용되었던 멤리스터 소재로는 산화물, 질화물 및 유기물이 연구되어 왔지만, 최근 낮은 구동전압과 10 5 이상의 상대적으로 높은 온-오프(ON/OFF) 비율을 가지는 유무기 페로프스카이트 물질을 이용한 멤리스터 연구가 진행되고 있다. 특히, 우수한 광전 특성을 보여주는 유무기 납 할라이드 페로브스카이트는 약 10 7 정도로 높은 ON/OFF 비율로 인해 다중레벨 데이터 저장 능력, 밀리볼트 스케일의 동작 전압, 포밍 프리 특성 및 굽힘 가능 특성, 0차원 구조로부터 3차원 구조까지의 구조적 다양성을 갖기 때문에 많은 관심을 받고 있다. Oxides, nitrides, and organic materials have been studied as memristor materials that have been mainly used, but recently, a memrist using organic/inorganic perovskite materials with a low driving voltage and a relatively high ON/OFF ratio of 10 5 or more. Lister studies are ongoing. In particular, organic-inorganic lead halide perovskite exhibiting excellent photoelectric properties has multilevel data storage capability, millivolt scale operating voltage, forming-free properties and bendable properties, and zero-dimensional structure due to the high ON/OFF ratio of about 10 7 It is receiving a lot of attention because of its structural diversity from to three-dimensional structures.
납(Pb)계 페로브스카이트의 조성은 스위칭 특성에 영향을 미치는 것으로 알려져 있고, 예를 들면, 메틸암모늄 리드 할라이드 페로브스카이트에서, 할라이드 이온이 요오드로부터 브롬으로 변경됨에 따라 SET 전압은 감소되었고, 노란색 델타 상 비페로브스카이트 포름아미디늄 리드 아오다이드는 블랙 알파 페로브스카이트 상보다 더 나은 스위칭 특성을 보여주었다. It is known that the composition of lead (Pb)-based perovskite affects the switching properties, for example, in methylammonium lead halide perovskite, as the halide ion is changed from iodine to bromine, the SET voltage decreases. The yellow delta phase biperovskite formamidinium lead aodide showed better switching properties than the black alpha perovskite phase.
이온 마이그레이션은 가장 가능성 있는 양극성 스위칭 메카니즘으로 주장되고 있다. 유무기 할라이드 페로브스카이트는 벤딩에 대해 고도로 높은 내구성이 있기 때문에 플렉시블 메모리 소자가 또한 가능할 수 있다. 예를 들면 (R) 2(MA) n-1Pb nI 3n+1(MA=메틸암모늄, R은 MA보다 큰 양이온)의 화학식에서, n=1인 2D 층상 페로브스카이트는 0.5V 미만의 낮은 동작전압을 가진 약 10 7 이상의 ON/OFF 비율 및 3D 페로브스카이트(n=∞)보다 더 우수한 내구성을 보여주었다. Ion migration is argued to be the most probable bipolar switching mechanism. Flexible memory devices may also be possible because organic-inorganic halide perovskites are highly resistant to bending. For example, in the formula (R) 2 (MA) n-1 Pb n I 3n+1 (MA=methylammonium, R is a cation greater than MA), a 2D layered perovskite with n=1 It showed an ON/OFF ratio of about 10 7 or more with a low operating voltage and better durability than 3D perovskite (n=∞).
콰시-2D 페로브스카이트인 (PEA) 2Cs 3Pb 4I 13(PEA=페닐에틸암모늄)에 대해 최근 약 10 9 정도로 높은 ON/OFF 비율이 보고되었고, 이는 2D 구조에서 더 넓은 밴드갭 및 이에 의한 향상된 쇼트키 베리어 특성과 연관된다. For quasi-2D perovskite (PEA) 2 Cs 3 Pb 4 I 13 (PEA=phenylethylammonium), an ON/OFF ratio as high as about 10 9 has recently been reported, which results in a wider bandgap in the 2D structure and thus improved Schottky barrier properties.
납(Pb) 기반 페로브스카이트는 가능성 있는 저항 스위칭 특성을 보여주었지만, 납의 독성과 관련된 문제점이 있다. 따라서 Pb(Ⅱ)를 tin(Ⅱ), bismuth(Ⅲ) 또는 antimony(Ⅲ) 등과 같은 독성이 덜하거나 독성이 없는 원소로 대체하기 위한 노력이 이루어지고 있다. 그러나 보고된 소재의 저항 스위칭 특성은 대부분 납(Pb) 기반 페로브스카이트보다 열등하였다. Although lead (Pb)-based perovskite has shown promising resistance-switching properties, there are problems related to lead toxicity. Therefore, efforts are being made to replace Pb(II) with less toxic or non-toxic elements such as tin(II), bismuth(III) or antimony(III). However, the resistive switching properties of the reported materials were mostly inferior to those of lead (Pb)-based perovskite.
tin(Ⅱ)의 경우, CsSnI 3는 약 10 3의 ON/OFF 비율을 나타내었고, (CH 3NH 3) 3Bi 2I 9은 약 10 3보다 작은 ON/OFF 비율 및 약 300 사이클 정도의 낮은 내구성을 보여주었고, CsBi 2I 9 나노시트는 플렉시블 메모리 소자에 적용되어 10 3의 ON/OFF 비율을 나타내었고, CsBi 3I 10은 150 사이클의 내구성 및 10 3의 ON/OFF 비율을 나타내었고, (CH 3NH 3) 3Sb 2Br 9은 시냅스 특성을 보여주지만 10 2의 낮은 ON/OFF 비율을 나타내었으며, CsPb 1-xBi xI 3는 10 2보다 낮은 ON/OFF 비율 및 500 사이클의 내구성을 나타내었다. 그리고 A 3Bi 1.8Na 0.2I 8.6(A=Rb 및 Cs)는 0.1V보다 작은 낮은 동작 전압에서 약 10 7 정도로 높은 ON/OFF 비율을 보여주었지만, 100 사이클 미만의 내구성을 나타내었다. In the case of tin(II), CsSnI 3 showed an ON/OFF ratio of about 10 3 , and (CH 3 NH 3 ) 3 Bi 2 I 9 had an ON/OFF ratio smaller than about 10 3 and a low of about 300 cycles. Durability was shown, and CsBi 2 I 9 nanosheets were applied to a flexible memory device to exhibit an ON/OFF ratio of 10 3 , and CsBi 3 I 10 exhibited durability of 150 cycles and an ON/OFF ratio of 10 3 , (CH 3 NH 3 ) 3 Sb 2 Br 9 showed synaptic characteristics, but showed a low ON/OFF ratio of 10 2 , and CsPb 1-x Bi x I 3 showed an ON/OFF ratio lower than 10 2 and an ON/OFF ratio of 500 cycles. showed durability. And A 3 Bi 1.8 Na 0.2 I 8.6 (A=Rb and Cs) showed an ON/OFF ratio as high as about 107 at an operating voltage lower than 0.1V, but exhibited durability of less than 100 cycles.
한편, tin(Ⅱ)의 경우, 불안정한 tin(Ⅱ)의 보다 안정한 tin(Ⅳ)로의 산화 때문에 2가 주석(Sn)의 화학적 안정성이 문제되었다. On the other hand, in the case of tin(II), the chemical stability of divalent tin (Sn) was a problem because of oxidation of unstable tin(II) to more stable tin(IV).
bismuth (Ⅲ) 및 antimony (Ⅲ)와 같은 3가 양이온의 경우, 안정적인 2D 구조로 만들기 어려운 문제점이 있다. In the case of trivalent cations such as bismuth (III) and antimony (III), it is difficult to form a stable 2D structure.
따라서, 2D 층상 페로브스카이트로 형성될 수 있는 새로운 양이온이 높은 ON/OFF 비율 및 긴 내구성을 갖는 저항 스위칭 메모리를 위해 요구된다.Therefore, novel cations that can be formed into 2D layered perovskite are required for resistive switching memories with high ON/OFF ratio and long durability.
본 발명의 일 목적은 높은 ON/OFF 비율, 낮은 구동 전압 및 긴 내구성을 갖는 멤리스터 소자를 제공하는 것이다.SUMMARY OF THE INVENTION One object of the present invention is to provide a memristor device having a high ON/OFF ratio, a low driving voltage, and long durability.
본 발명의 다른 목적은 상기 멤리스터 소자의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method for manufacturing the memristor device.
본 발명의 또 다른 목적은 상기 멤리스터 소자를 구비하는 정보 저장 장치를 제공하는 것이다. Another object of the present invention is to provide an information storage device including the memristor element.
본 발명의 실시예에 따른 멤리스터 소자는 서로 대향하게 배치된 제1 전극과 제2 전극; 및 상기 제1 전극과 상기 제2 전극 사이에 배치되고, 하기 화학식 1로 표시되고 층상 구조를 갖는 결정질 유무기 할로겐 화합물로 형성된 저항 변화층을 포함하고, 상기 제1 전극과 상기 제2 전극 중 하나는 구리(Cu), 은(Ag) 또는 알루미늄(Al)을 포함하는 활성 전극이고, 나머지 하나는 상기 활성 전극을 형성하는 물질보다 이온화 에너지가 높은 전도성 물질로 형성된 비활성 전극일 수 있다. A memristor device according to an embodiment of the present invention includes a first electrode and a second electrode disposed to face each other; and a resistance change layer disposed between the first electrode and the second electrode and formed of a crystalline organic-inorganic halogen compound represented by the following Chemical Formula 1 and having a layered structure, wherein one of the first electrode and the second electrode is an active electrode including copper (Cu), silver (Ag), or aluminum (Al), and the other one may be an inactive electrode formed of a conductive material having a higher ionization energy than a material forming the active electrode.
[화학식 1][Formula 1]
Figure PCTKR2020011856-appb-img-000001
Figure PCTKR2020011856-appb-img-000001
상기 화학식 1에서, R은 +1가의 유기 양이온을 나타내고, X는 할로겐 음이온을 나타낸다.In Formula 1, R represents a +1 valent organic cation, and X represents a halogen anion.
일 실시예에 있어서, 상기 R은 C 6H 5(CH 2) nNH 3(n=1, 2 또는 3)을 포함할 수 있다. In an embodiment, R may include C 6 H 5 (CH 2 ) n NH 3 (n=1, 2 or 3).
일 실시예에 있어서, 상기 저항 변화층은 (BzA) 2CuBr 4(BZA=C 6H 5CH 2NH 3)으로 형성될 수 있다. In an embodiment, the resistance change layer may be formed of (BzA) 2 CuBr 4 (BZA=C 6 H 5 CH 2 NH 3 ).
일 실시예에 있어서, 상기 결정질 유무기 할로겐 화합물은 CuX 4 2-의 무기 음이온층이 유기 양이온 층에 의해 분리된 구조의 층상 구조를 갖고, 상기 유기 양이온은 이중층 구조를 가질 수 있다. In an embodiment, the crystalline organic-inorganic halogen compound may have a layered structure in which an inorganic anion layer of CuX 4 2- is separated by an organic cation layer, and the organic cation may have a double layer structure.
일 실시예에 있어서, 상기 무기 음이온층은 Cu 이온이 6개의 X 이온에 의해 배위된 CuX 6 옥타헤드론이 단층으로 배열된 구조를 가질 수 있다. In one embodiment, the inorganic anion layer may have a structure in which Cu ions are coordinated by 6 X ions, and CuX 6 octahedrons are arranged in a single layer.
일 실시예에 있어서, 상기 저항 변화층의 표면들 중 상기 활성 전극과 마주보는 제1 표면에는 복수의 폐곡선을 각각 형성하는 고리 형태 복수의 제1 돌출부 또는 제1 함몰부가 형성될 수 있다. In an embodiment, a plurality of ring-shaped first protrusions or first depressions each forming a plurality of closed curves may be formed on a first surface of the resistance variable layer facing the active electrode.
일 실시예에 있어서, 상기 제1 표면에는 상기 제1 돌출부 또는 제1 함몰부의 내부 또는 외부에 형성되고 상기 제1 돌출부 또는 상기 제1 함몰부와 다른 형태를 갖는 제2 돌출부 또는 제2 함몰부가 더 형성될 수 있다. In an embodiment, the first surface has a second protrusion or a second recess formed inside or outside the first protrusion or the first recess and having a shape different from the first protrusion or the first recess. can be formed.
일 실시예에 있어서, 상기 제1 표면은 100 nm 내지 140nm의 RMS 거칠기를 가질 수 있다. In an embodiment, the first surface may have an RMS roughness of 100 nm to 140 nm.
본 발명의 실시예에 따른 멤리스터 소자의 제조방법은 CuBr 2 및 BzABr가 용해된 전구체 용액을 불활성 전극이 형성된 기판 표면 상에 스핀 코팅하여 (BzA) 2CuBr 4층을 형성하는 제1 단계; 상기 (BzA) 2CuBr 4층을 70 내지 80℃에서 어닐링 하는 제2 단계; 및 상기 어닐링된 (BzA) 2CuBr 4층 상부에 활성 전극을 형성하는 단계를 포함하고, 상기 제1 단계에서 상기 전구체 용액을 스핀 코팅하는 동안 디에틸 에테르 반용매를 상기 기판 상에 드리핑(Dripping)하고, 상기 제1 단계에서 형성된 상기 (BzA) 2CuBr 4층의 표면에는 복수의 폐곡선을 각각 형성하는 고리 형태 복수의 제1 돌출부 또는 제1 함몰부가 형성된다. A method of manufacturing a memristor device according to an embodiment of the present invention comprises: a first step of spin-coating a precursor solution in which CuBr 2 and BzABr are dissolved on a surface of a substrate on which an inert electrode is formed (BzA) 2 to form a CuBr 4 layer; a second step of annealing the (BzA) 2 CuBr 4 layer at 70 to 80°C; and forming an active electrode on top of the annealed (BzA) 2 CuBr 4 layer, wherein diethyl ether antisolvent is dripped onto the substrate during spin coating of the precursor solution in the first step. and a plurality of ring-shaped first protrusions or first depressions respectively forming a plurality of closed curves are formed on the surface of the (BzA) 2 CuBr 4 layer formed in the first step.
일 실싱예에 있어서, 상기 제1 단계에서 상기 (BzA) 2CuBr 4층의 표면에는 상기 제1 돌출부 또는 제1 함몰부의 내부 또는 외부에 형성되고 상기 제1 돌출부 또는 상기 제1 함몰부와 다른 형태를 갖는 제2 돌출부 또는 제2 함몰부가 더 형성될 수 있다. In one embodiment, in the first step, the (BzA) 2 CuBr 4 layer is formed in or outside the first protrusion or the first concavity on the surface of the layer and has a different shape from the first protrusion or the first concavity. A second protrusion or a second depression having a may be further formed.
일 실시예에 있어서, 상기 열처리된 (BzA) 2CuBr 4층의 표면은 100 nm 내지 140nm의 RMS 거칠기를 가질 수 있다. In an embodiment, the surface of the heat-treated (BzA) 2 CuBr 4 layer may have an RMS roughness of 100 nm to 140 nm.
본 발명의 실시예에 따른 정보 정장 장치는 서로 교차하는 방향으로 연장된 제1 신호라인 및 제2 신호라인; 및 상기 제1 신호라인과 상기 제2 신호라인이 중첩하는 영역에서 이들 사이에 배치되고, 서로 직렬로 연결된 메모리 셀과 선택 소자를 포함하고, 상기 메모리 셀은 상기 제1 신호라인과 상기 제2 신호라인 중 하나와 전기적으로 연결된 제1 전극, 상기 선택 소자와 전기적으로 연결된 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 저항 변화층을 포함하고, 상기 저항 변화층은 하기 화학식 1로 표시되고 층상 구조를 갖는 결정질 유무기 할로겐 화합물로 형성된다. An information storage device according to an embodiment of the present invention includes: a first signal line and a second signal line extending in a direction crossing each other; and a memory cell and a selection element disposed between the first signal line and the second signal line in an overlapping region and connected in series with each other, wherein the memory cell includes the first signal line and the second signal line. A first electrode electrically connected to one of the lines, a second electrode electrically connected to the selection element, and a resistance change layer disposed between the first electrode and the second electrode, wherein the resistance change layer includes the following Chemical Formula 1 and is formed of a crystalline organic-inorganic halogen compound having a layered structure.
[화학식 1][Formula 1]
Figure PCTKR2020011856-appb-img-000002
Figure PCTKR2020011856-appb-img-000002
상기 화학식 1에서, R은 +1가의 유기 양이온을 나타내고, X는 할로겐 음이온을 나타낸다.In Formula 1, R represents a +1 valent organic cation, and X represents a halogen anion.
일 실시예에 있어서, 상기 메모리 셀은 양극성 스위칭 특성을 가질 수 있다. In an embodiment, the memory cell may have a bipolar switching characteristic.
일 실시예에 있어서, 상기 메모리 셀은 다중레벨 저장 능력을 가질 수 있다. In one embodiment, the memory cell may have multilevel storage capability.
본 발명의 멤리스터 소자 및 정보 저장 장치에 따르면, 저항 변화층이 층상 구조의 유무기 할로겐 화합물인
Figure PCTKR2020011856-appb-img-000003
로 형성되고, 상기 저항 변화층의 표면에 고리 형태의 돌출부 또는 함몰부가 형성된 몰폴로지를 가지므로, 약 10 8 이상의 높은 ON/OFF 비율을 가져서 다중 레벨의 정보 저장 능력이 있고, 약 0.2 내지 0.5V의 낮은 구동 전압을 가질 수 있으며, 2000 사이클 이상의 긴 내구성을 가질 수 있다.According to the memristor device and information storage device of the present invention, the resistance change layer is an organic-inorganic halogen compound having a layered structure.
Figure PCTKR2020011856-appb-img-000003
and has a morphology in which a ring-shaped protrusion or depression is formed on the surface of the resistance change layer, so it has a high ON/OFF ratio of about 10 8 or more, and has a multi-level information storage ability, about 0.2 to 0.5 V It may have a low driving voltage of
도 1은 본 발명의 실시예에 따른 멤리스터 소자를 설명하기 위한 도면이다. 1 is a view for explaining a memristor device according to an embodiment of the present invention.
도 2는 본 발명의 실시예에 따른 정보 저장 장치를 설명하기 위한 사시도이다. 2 is a perspective view illustrating an information storage device according to an embodiment of the present invention.
도 3은 실시예에 따라 제조된 PMMA/(BzA) 2CuBr 4/Pt/Ti/SiO 2/Si 소자의 단면 SEM 이미지이다. 3 is a cross-sectional SEM image of a PMMA/(BzA) 2 CuBr 4 /Pt/Ti/SiO 2 /Si device manufactured according to an embodiment.
도 4는 상기 (BzA) 2CuBr 4층에 대한 XRD 패턴을 나타내는 그래프이다. 4 is a graph showing an XRD pattern of the (BzA) 2 CuBr 4 layer.
도 5는 증착된 (BzA) 2CuBr 4 층의 표면 몰폴로지를 보여주는 SEM 이미지(‘a’)와 AFM 이미지(‘b’), 그리고 AFM 이미지에 대한 라인 프로파일(‘c’)을 나타낸다.5 shows an SEM image ('a'), an AFM image ('b'), and a line profile ('c') for the AFM image showing the surface morphology of the deposited (BzA) 2 CuBr 4 layer.
도 6a는 전구체 용액의 스핀 코팅 시에 디에틸 에테르 반용매(antisolvent)를 드리핑(dripping)하는 조건에서 Pt 기판 상에 형성된 (BzA) 2CuBr 4층의 어닐링 전(a) 및 후(b)의 광학 현미경 이미지들이고, 도 6b는 전구체 용액의 스핀 코팅 시에 디에틸 에테르 반용매(antisolvent)의 드리핑(dripping)이 없는 조건에서 Pt 기판 상에 형성된 (BzA) 2CuBr 4층의 어닐링 후의 광학 현미경 이미지이고, 도 6c는 전구체 용액의 스핀 코팅 시에 디에틸 에테르 반용매(antisolvent)를 드리핑(dripping)하는 조건에서 ITO 기판(d) 및 FTO 기판(e) 상에 형성된 (BzA) 2CuBr 4층들에 대한 광학 현미경 이미지들이다. Figure 6a shows (a) and after (b) annealing of a (BzA) 2 CuBr 4 layer formed on a Pt substrate under conditions of dripping diethyl ether antisolvent during spin coating of a precursor solution. optical microscope images, and FIG. 6b is an optical microscope image after annealing of a (BzA) 2 CuBr 4 layer formed on a Pt substrate under conditions of no dripping of diethyl ether antisolvent during spin coating of the precursor solution. 6c shows (BzA) 2 CuBr 4 layers formed on the ITO substrate (d) and the FTO substrate (e) under conditions of dripping diethyl ether antisolvent during spin coating of the precursor solution. light microscopy images for
도 7은 실시예에 따른 멤리스터 소자에 대해 측정된 전류-전압 관계를 나타내는 그래프들이다. 7 is a graph illustrating a current-voltage relationship measured for a memristor device according to an embodiment.
도 8은 “Ag/PMMA/(BzA) 2CuBr 4/Pt”소자에서 Ag 상부 전극의 면적에 대한 HRS 및 LRS에서의 저항 변화를 측정한 결과이다. 8 is a result of measuring resistance changes in HRS and LRS with respect to the area of the Ag upper electrode in the “Ag/PMMA/(BzA) 2 CuBr 4 /Pt” device.
도 9는 양의 전압 스윕에서 10 -5A으로부터 10 -1A까지 10 -1A 간격으로 최대인가 전류를 변경함에 의해 측정된 I-V 곡선(a) 및 LRS 및 HRS의 내구성을 측정한 결과를 보여준다. 9 shows the IV curve (a) measured by changing the maximum applied current at intervals of 10 -1 A from 10 -5 A to 10 -1 A in a positive voltage sweep and the results of measuring the durability of LRS and HRS .
도 10은 실시예에 따라 제조된 “Ag/PMMA/(BzA) 2CuBr 4/Pt”소자에 대해 측정된 사이클에 따른 저항 변화(a) 및 HRS 및 LRS에서의 저항값들의 보유시간(b)을 측정한 결과이다. 10 is a cycle-dependent resistance change (a) and retention time (b) of resistance values in HRS and LRS measured for the “Ag/PMMA/(BzA) 2 CuBr 4 /Pt” device manufactured according to the embodiment; is the measurement result.
도 11a는 실시예와 동일한 전구체 용액을 이용하지만 100℃에서 30분 동안의 어닐링을 통해 형성된 (BzA) 2CuBr 4층에 대한 표면 SEM 이미지(a), I-V 곡선(b) 및 내구성 테스트 결과(c)를 나타내고, 도 11b는 실시예와 동일한 전구체 용액을 이용하지만 이의 스핀 코팅 시에 반용매로 톨루엔을 드리핑하여 형성된 (BzA) 2CuBr 4층에 대한 표면 SEM 이미지(a), I-V 곡선(b) 및 내구성 테스트 결과(c)를 나타낸다.11A is a surface SEM image (a), IV curve (b) and durability test result (c ) of a (BzA) 2 CuBr 4 layer formed through annealing at 100° C. for 30 minutes using the same precursor solution as in Example; ), and FIG. 11b is a surface SEM image (a), IV curve (b) of a (BzA) 2 CuBr 4 layer formed by dripping toluene as an antisolvent during spin coating but using the same precursor solution as in Example (a), IV curve (b) and durability test results (c).
도 12는 Pb-free 유기 또는 무기 할라이드 페로브스카이트 물질들에 대한 내구성 및 ON/OFF 비율을 나타낸다. 12 shows durability and ON/OFF ratios for Pb-free organic or inorganic halide perovskite materials.
도 13은 (BzA) 2CuBr 4 기반 멤리스터 소자의 I-V 특성에 대한 Au 전극의 영향을 측정한 결과이다.13 is a result of measuring the influence of the Au electrode on the IV characteristics of the (BzA) 2 CuBr 4 based memristor device.
도 14는 실시예에 따른 멤리스터 소자에 대한 HRS 및 LRS에서의 로그 스케일 I-V 특성(a), LRS에서의 I-V 특성(b) 및 HRS에서의
Figure PCTKR2020011856-appb-img-000004
에 따른
Figure PCTKR2020011856-appb-img-000005
의 변화 특성을 나타낸다. 14 is a log scale IV characteristic in HRS and LRS (a), IV characteristic in LRS (b) and HRS for a memristor device according to the embodiment;
Figure PCTKR2020011856-appb-img-000004
In accordance
Figure PCTKR2020011856-appb-img-000005
shows the change characteristics of
도 15는 SET 프로세스 전 HRS에서 298, 313, 323, 333 및 343 K에서 측정된 실시예에 따른 멤리스터 소자(Ag/PMMA/(BzA) 2CuBr 4/Pt)에 대한 I-V 특성(a) 및 HRS에서의
Figure PCTKR2020011856-appb-img-000006
관계(b)를 나타내는 그래프들이다. 15 is IV characteristic (a) of the memristor element (Ag / PMMA / (BzA) 2 CuBr 4 / Pt) according to the embodiment measured at around the SET process HRS 298, 313, 323, 333 and 343 K, and at HRS
Figure PCTKR2020011856-appb-img-000006
These are graphs showing the relationship (b).
도 16은 질소 환경의 글로브 박스 내(a), 22℃의 50% 상대 조건 하(b) 및 85℃의 조건 하(c)에서 14일 동안의 저장된 실시예에 따른 멤리스터 소자(Ag/PMMA/(BzA) 2CuBr 4/Pt)에 대한 I-V 특성들을 나타낸다. 16 is a memristor device (Ag/PMMA) according to an embodiment stored for 14 days in a glove box in a nitrogen environment (a), under 50% relative conditions at 22° C. (b) and under conditions at 85° C. (c). IV properties for /(BzA) 2 CuBr 4 /Pt) are shown.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Since the present invention can have various changes and can have various forms, specific embodiments are illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents and substitutes included in the spirit and scope of the present invention.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in the present application is only used to describe specific embodiments and is not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. In the present application, terms such as “comprise” or “have” are intended to designate that a feature, step, operation, component, part, or combination thereof described in the specification is present, and includes one or more other features or steps. , it should be understood that it does not preclude the possibility of the existence or addition of , operation, components, parts, or combinations thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present application. does not
도 1은 본 발명의 실시예에 따른 멤리스터 소자를 설명하기 위한 도면이다. 1 is a view for explaining a memristor device according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 실시예에 따른 멤리스터 소자(100)는 제1 전극(110), 제2 전극(120) 및 저항 변화층(130)을 포함한다. Referring to FIG. 1 , a memristor device 100 according to an embodiment of the present invention includes a first electrode 110 , a second electrode 120 , and a resistance change layer 130 .
상기 제1 전극(110) 및 상기 제2 전극(120)은 서로 이격된 상태에서 대향하도록 배치되고, 전기 전도성 물질로 형성될 수 있다. 예를 들면, 상기 제1 전극(110) 및 상기 제2 전극(120) 각각은 전도성 산화물, 전도성 금속, 전도성 질화물, 전도성 고분자, 전도성 탄소계 물질 등으로 형성될 수 있다. 상기 전도성 산화물은 인듐 틴 옥사이드(ITO), 플루오린 틴 옥사이드(FTO), ZnO-Ga 2O 3, ZnO-Al 2O 3, 주석계 산화물, 산화아연 등으로부터 선택된 하나 이상을 포함할 수 있다. 상기 전도성 금속은 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 백금(Pt), 크로뮴(Cr), 규소(Si), 금(Au), 니켈(Ni), 구리(Cu), 은(Ag), 인듐(In), 루테늄(Ru), 팔라듐(Pd), 로듐(Rh), 이리듐(Ir), 오스뮴(Os) 등으로부터 선택된 하나 이상을 포함할 수 있다. The first electrode 110 and the second electrode 120 may be disposed to face each other while being spaced apart from each other, and may be formed of an electrically conductive material. For example, each of the first electrode 110 and the second electrode 120 may be formed of a conductive oxide, a conductive metal, a conductive nitride, a conductive polymer, a conductive carbon-based material, or the like. The conductive oxide may include at least one selected from indium tin oxide (ITO), fluorine tin oxide (FTO), ZnO-Ga 2 O 3 , ZnO-Al 2 O 3 , tin-based oxide, zinc oxide, and the like. The conductive metal is aluminum (Al), molybdenum (Mo), tungsten (W), titanium (Ti), platinum (Pt), chromium (Cr), silicon (Si), gold (Au), nickel (Ni), copper It may include at least one selected from (Cu), silver (Ag), indium (In), ruthenium (Ru), palladium (Pd), rhodium (Rh), iridium (Ir), osmium (Os), and the like.
일 실시예에 있어서, 상기 제1 전극(110)과 상기 제2 전극(120) 중 하나는 구리(Cu), 은(Ag), 알루미늄(Al) 등의 이온화 에너지가 낮은 금속 물질로 형성된 활성 전극일 수 있고, 나머지 하나는 상기 활성 전극을 형성하는 물질보다 이온화 에너지가 높은 전도성 물질로 형성된 비활성 전극일 수 있다. 예를 들면, 상기 비활성 전극은 백금(Pt), 금(Au), 팔라듐(Pd) 등으로부터 선택된 하나 이상의 금속으로 형성될 수 있다. In an embodiment, one of the first electrode 110 and the second electrode 120 is an active electrode formed of a metal material having a low ionization energy, such as copper (Cu), silver (Ag), or aluminum (Al). and the other one may be an inactive electrode formed of a conductive material having a higher ionization energy than a material forming the active electrode. For example, the inactive electrode may be formed of one or more metals selected from platinum (Pt), gold (Au), palladium (Pd), and the like.
상기 저항 변화층(130)은 상기 제1 전극(110)과 상기 제2 전극(120) 사이에 배치되고, 상기 제1 전극(110)과 상기 제2 전극(120)에 인가되는 전압에 따라 고저항 상태(High Resist State)에서 저저항 상태(Low Resist State)로 그리고 저저항 상태에서 고저항 상태로 저항이 가역적으로 변화할 수 있다. The resistance change layer 130 is disposed between the first electrode 110 and the second electrode 120 , and increases according to the voltage applied to the first electrode 110 and the second electrode 120 . Resistance may be reversibly changed from a high resistance state to a low resistance state and from a low resistance state to a high resistance state.
일 실시예에 있어서, 상기 저항 변화층(130)은 하기 화학식 1로 표시되는 유무기 할로겐 화합물로 형성될 수 있다. 일 예로, 상기 저항 변화층(130)의 유무기 할로겐 화합물은 페로브스카이트 또는 이와 유사한 결정 구조를 가질 수 있다. In an embodiment, the resistance change layer 130 may be formed of an organic-inorganic halogen compound represented by the following Chemical Formula 1. For example, the organic-inorganic halogen compound of the resistance change layer 130 may have a perovskite or similar crystal structure.
[화학식 1][Formula 1]
Figure PCTKR2020011856-appb-img-000007
Figure PCTKR2020011856-appb-img-000007
상기 화학식 1에서, R은 +1가의 유기 양이온을 나타내고, X는 할로겐 음이온을 나타낼 수 있다. 일 실시예로, R은 C 6H 5(CH 2) nNH 3(n=1, 2 또는 3)을 포함할 수 있고, X는 Br을 포함할 수 있다. 예를 들면, 상기 저항 변화층(130)은 (BzA) 2CuBr 4(BZA=C 6H 5CH 2NH 3)으로 형성될 수 있다. In Formula 1, R may represent a +1 valent organic cation, and X may represent a halogen anion. In one embodiment, R may include C 6 H 5 (CH 2 ) n NH 3 (n=1, 2 or 3), and X may include Br. For example, the resistance change layer 130 may be formed of (BzA) 2 CuBr 4 (BZA=C 6 H 5 CH 2 NH 3 ).
일 실시예에 있어서, 상기 저항 변화층(130)의 유무기 할로겐 화합물은 CuX 4 2-의 무기 음이온층이 유기 양이온 층에 의해 분리된 구조의 층상 구조를 가지는 결정 구조를 가질 수 있다. 이 경우, 상기 유기 양이온 층은 이중층 구조를 가질 수 있다. 한편, 상기 CuX 4 2-의 무기 음이온층의 경우, Cu 이온이 6개의 X 이온에 의해 배위된 CuX 6 옥타헤드론이 인접한 유기 양이온층 사이에서 단층으로 배열된 구조를 가질 수 있고, 이 경우, 상기 CuX 6 옥타헤드론에는 Jahn-Teller 뒤틀림을 발생할 수 있다. 상기 저항 변화층(130)의 유무기 할로겐 화합물이 3D 결정 구조를 갖는 경우에 비해, 2D 층상 구조를 갖는 경우, 구조적으로 더 낮은 차수는 이방성 결함 마이그레이션 때문에 전도성 필라멘트 형성에 보다 적합하므로, ON/OFF 비율 및 내구성이 향상될 수 있다. In an embodiment, the organic-inorganic halogen compound of the resistance change layer 130 may have a crystal structure having a layered structure in which an inorganic anion layer of CuX 4 2- is separated by an organic cation layer. In this case, the organic cation layer may have a double layer structure. On the other hand, in the case of the inorganic anion layer of CuX 4 2- , CuX 6 octahedron in which Cu ions are coordinated by 6 X ions may have a structure in which a single layer is arranged between adjacent organic cation layers, in this case, Jahn-Teller distortion may occur in the CuX 6 octahedron. Compared to the case in which the organic-inorganic halogen compound of the resistance change layer 130 has a 3D crystal structure, when it has a 2D layered structure, a structurally lower order is more suitable for forming a conductive filament due to anisotropic defect migration, so ON/OFF Ratio and durability can be improved.
일 실시예에 있어서, 상기 저항 변화층(130)의 표면 중 활성 전극과 마주보는 표면에는 복수의 폐곡선을 형성하는 고리 형태 제1 돌출부 또는 제1 함몰부가 형성될 수 있다. 또한, 상기 저항 변화층(130)의 표면 중 활성 전극과 마주보는 표면에는 상기 제1 돌출부 또는 제1 함몰부의 내부 또는 외부에 형성된 다른 형태의 제2 돌출부 또는 제2 함몰부를 더 포함할 수 있다. In an embodiment, a ring-shaped first protrusion or a first depression forming a plurality of closed curves may be formed on a surface of the resistance variable layer 130 facing the active electrode. In addition, a second protrusion or a second concave portion having a different shape formed inside or outside the first protrusion or the first concavity may be further included on a surface of the resistance variable layer 130 facing the active electrode.
일 실시예로, 이러한 제1 및 제2 돌출부 또는 제1 및 제2 함몰부에 의해, 상기 저항 변화층(130)의 표면 중 활성 전극과 마주보는 표면은 약 100 nm 이상, 예를 들면, 약 100 nm 내지 140nm의 RMS 거칠기를 가질 수 있다. 그리고, 상기 제1 및 제2 돌출부 각각은 약 700 nm 내지 1.2 ㎛의 평면 폭을 가질 수 있다. 이러한 저항 변화층(130)의 표면 몰폴로지는 멤리스터 소자의 I-V 특성 및 내구성을 현저하게 향상시킬 수 있다. In one embodiment, due to the first and second protrusions or the first and second depressions, the surface facing the active electrode among the surfaces of the resistance change layer 130 is about 100 nm or more, for example, about It may have an RMS roughness of 100 nm to 140 nm. In addition, each of the first and second protrusions may have a plane width of about 700 nm to 1.2 μm. The surface morphology of the resistance change layer 130 may significantly improve I-V characteristics and durability of the memristor device.
본 발명의 실시예에 따른 멤리스터 소자(100)는 상기 저항변화층(130)과 활성 전극 사이에 위치하고, 상기 저항변화층(130)의 표면을 코팅하는 PMMA 박막(140)을 더 포함할 수 있다. The memristor device 100 according to an embodiment of the present invention may further include a PMMA thin film 140 positioned between the resistance change layer 130 and the active electrode and coating the surface of the resistance change layer 130 . have.
일 실시예에 있어서, 상기 PMMA 박막(140)은 상기 저항변화층(130) 상에 상부 전극을 형성하는 과정에서 야기되거나 대기 중의 산소와 수분과의 화학적 반응에 의해 야기되는 상기 저항변화층(130)의 유무기 할로겐 화합물의 손상을 방지할 수 있다. 일 실시예로, 상기 PMMA 박막(140)은 약 2 내지 10nm의 두께를 가질 수 있다. In one embodiment, the PMMA thin film 140 is caused by the process of forming the upper electrode on the resistance change layer 130 or the resistance change layer 130 caused by a chemical reaction between oxygen and moisture in the atmosphere. ) to prevent damage to organic/inorganic halogen compounds. In one embodiment, the PMMA thin film 140 may have a thickness of about 2 to 10 nm.
도 2는 본 발명의 실시예에 따른 정보 저장 장치를 설명하기 위한 사시도이다. 2 is a perspective view illustrating an information storage device according to an embodiment of the present invention.
도 2을 참조하면, 본 발명의 실시예에 따른 정보 저장 장치(1000)는 메모리 셀(1100), 선택 소자(1200), 제1 신호라인(1300) 및 제2 신호 라인(1400)을 포함한다. Referring to FIG. 2 , the information storage device 1000 according to an embodiment of the present invention includes a memory cell 1100 , a selection element 1200 , a first signal line 1300 , and a second signal line 1400 . .
상기 메모리 셀(1100)은 상기 제1 신호라인(1300)과 상기 제2 신호라인(1400) 사이에 배치될 수 있고, 상기 제1 신호라인(1300)과 상기 제2 신호라인(1400) 중 하나와 전기적으로 연결될 수 있다. The memory cell 1100 may be disposed between the first signal line 1300 and the second signal line 1400 , and may be one of the first signal line 1300 and the second signal line 1400 . can be electrically connected to.
상기 메모리 셀(1100)은 제1 전극(1110), 제2 전극(1120) 및 저항 변화층(1130)을 포함할 수 있다. 상기 메모리 셀(1100)은 도 1을 참조하여 설명한 멤리스터 소자(100)와 동일하므로 이에 대한 중복된 상세한 설명은 생략한다. The memory cell 1100 may include a first electrode 1110 , a second electrode 1120 , and a resistance change layer 1130 . Since the memory cell 1100 is the same as the memristor device 100 described with reference to FIG. 1 , a redundant detailed description thereof will be omitted.
한편, 도 2에는 제2 전극(1120)이 제4 신호라인(1400)과 전기적으로 연결되고 상기 제1 전극(1110)이 상기 선택 소자(1200)와 전기적으로 연결된 것으로 도시되어 있으나, 이와 달리 상기 제1 전극(1110)이 상기 제1 신호라인(1300)과 전기적으로 연결되고 상기 제2 전극(1120)은 상기 선택 소자(1200)와 전기적으로 연결될 수 있다. Meanwhile, in FIG. 2 , it is illustrated that the second electrode 1120 is electrically connected to the fourth signal line 1400 and the first electrode 1110 is electrically connected to the selection element 1200 . A first electrode 1110 may be electrically connected to the first signal line 1300 , and the second electrode 1120 may be electrically connected to the selection element 1200 .
상기 선택 소자(1200)는 상기 제1 신호라인(1300) 및 상기 제2 신호라인(1400) 중 하나와 상기 메모리 셀(1100)과 직렬로 연결되고, 인접하게 배치된 다른 이웃 메모리 셀로부터의 누설전류(sneak current)를 억제하여 상기 메모리 셀(1100)의 감지 전류(sensing current)에 영향을 주는 것을 방지한다. 상기 선택 소자(1200)로는 선택된 메모리 셀에 인가되는 읽기 또는 쓰기 등의 감지 전압에서는 작은 저항값을 갖고, 비선택된 메모리 셀에 인가되는 낮은 전압에서는 매우 큰 저항값을 갖는 비선형적인 전류-전압 특성을 갖는 소자라면 특별히 제한되지 않고, 공지의 선택 소자가 제한 없이 적용될 수 있다. The selection element 1200 is connected in series with one of the first signal line 1300 and the second signal line 1400 and the memory cell 1100, and is leaked from another adjacent memory cell. Suppressing a snag current prevents an effect on the sensing current of the memory cell 1100 from being affected. The selection element 1200 has a small resistance value at a sensing voltage such as read or write applied to a selected memory cell, and has a very large resistance value at a low voltage applied to an unselected memory cell. It is not particularly limited as long as it has an element, and a known selection element can be applied without limitation.
상기 제1 신호라인(1300)과 상기 제2 신호라인(1400)은 서로 교차하는 방향으로 연장될 수 있다. 예를 들면, 상기 제1 신호라인(1300)은 제1 방향(X)으로 연장될 수 있고, 상기 제2 신호라인(1400)은 상기 제1 방향과 직교하는 제2 방향(Y)으로 연장될 수 있다. The first signal line 1300 and the second signal line 1400 may extend in a direction crossing each other. For example, the first signal line 1300 may extend in a first direction X, and the second signal line 1400 may extend in a second direction Y orthogonal to the first direction. can
한편, 도 2에는 상기 제1 신호라인(1300) 및 상기 제2 신호라인(1400)이 하나의 메모리 셀(1100)과 전기적으로 연결된 것으로 도시되어 있으나, 상기 제1 신호라인(1300)은 상기 제2 방향(Y)을 따라 일렬로 배치된 복수의 메모리 셀들과 전기적으로 연결될 수 있고, 상기 제2 신호라인(1400)은 상기 제1 방향(X)을 따라 일렬로 배치된 복수의 다른 메모리 셀들과 전기적으로 연결될 수 있다. Meanwhile, in FIG. 2 , the first signal line 1300 and the second signal line 1400 are electrically connected to one memory cell 1100 , but the first signal line 1300 is connected to the first signal line 1300 . It may be electrically connected to a plurality of memory cells arranged in a line along the second direction (Y), and the second signal line 1400 is connected to a plurality of other memory cells arranged in a line along the first direction (X). can be electrically connected.
본 발명의 멤리스터 소자 및 정보 저장 장치에 따르면, 저항 변화층이 층상 구조의 유무기 할로겐 화합물인
Figure PCTKR2020011856-appb-img-000008
로 형성되고, 상기 저항 변화층의 표면에 고리 형태의 돌출부 또는 함몰부가 형성된 몰폴로지를 가지므로, 약 10 8 이상의 높은 ON/OFF 비율을 가져서 다중 레벨의 정보 저장 능력이 있고, 약 0.2 내지 0.5V의 낮은 구동 전압을 가질 수 있으며, 2000 사이클 이상의 긴 내구성을 가질 수 있다. According to the memristor device and information storage device of the present invention, the resistance change layer is an organic-inorganic halogen compound having a layered structure.
Figure PCTKR2020011856-appb-img-000008
and has a morphology in which a ring-shaped protrusion or depression is formed on the surface of the resistance change layer, so it has a high ON/OFF ratio of about 10 8 or more, and has a multi-level information storage ability, about 0.2 to 0.5 V It may have a low driving voltage of
이하 본 발명의 이해를 돕기 위해 일부 실시예들 및 비교예들에 대해 상술한다. 다만, 하기 실시예들은 본 발명의 일부 실시형태에 불과한 것으로서, 본 발명의 범위가 하기의 실시예들에 한정되는 것은 아니다. Hereinafter, some embodiments and comparative examples will be described in detail to help the understanding of the present invention. However, the following examples are only some embodiments of the present invention, and the scope of the present invention is not limited to the following examples.
<실시예><Example>
하기의 공정을 통해 실시예에 따른 멤리스터 소자를 제작하였다. A memristor device according to the embodiment was manufactured through the following process.
구체적으로, SiO 2 막이 표면에 형성된 Si 웨이퍼 기판 상에 Ti층을 증착한 후 100nm 두께의 Pt 전극을 증착하였고(Pt/Ti/SiO 2/Si), 이어서, 이를 세제, 에탄올, 아세톤 및 에탄올과 함께 탈이온수를 이용하여 연속적으로 세척하였다. Specifically, after depositing a Ti layer on a Si wafer substrate having a SiO 2 film formed on the surface, a Pt electrode having a thickness of 100 nm was deposited (Pt/Ti/SiO 2 /Si), and then, it was mixed with detergent, ethanol, acetone and ethanol. They were washed successively with deionized water.
(BzA) 2CuBr 4의 증착 전, 세척된 기판을 UV-오존으로 30분 동안 추가적으로 처리하였고, 이어서 Pt 전극 상에 (BzA) 2CuBr 4층을 형성하였다. 상기 (BzA) 2CuBr 4층을 형성하기 위해, 0.2 mL의 DMF에 CuBr 2 및 BzABr을 용해시킨 후 0.20㎛의 포어 사이즈를 갖는 시린지 필터 PTFE-H를 이용하여 필터링하여 0.5M의 전구체 용액을 준비하였다. 이어서, 상기 전구체 용액을 1200 rpm/s의 가속도를 가지고 20초 동안 4000 rpm에서 상기 Pt 전극이 형성된 상기 기판 상에 스핀코팅하였다. 상기 스핀코팅 동안, 스피닝 후 10초 이내에 0.3 mL의 디에틸 에테르가 상기 기판의 중심에 드리핑되었다. Before deposition of (BzA) 2 CuBr 4 , the cleaned substrate was further treated with UV-ozone for 30 min, followed by formation of a (BzA) 2 CuBr 4 layer on the Pt electrode. To form the (BzA) 2 CuBr 4 layer, CuBr 2 and BzABr were dissolved in 0.2 mL of DMF and filtered using a syringe filter PTFE-H having a pore size of 0.20 μm to prepare a 0.5M precursor solution did. Then, the precursor solution was spin-coated on the substrate on which the Pt electrode was formed at 4000 rpm for 20 seconds with an acceleration of 1200 rpm/s. During the spin coating, 0.3 mL of diethyl ether was dripped into the center of the substrate within 10 seconds after spinning.
상기 스핀 코팅된 필름은 핫 플레이트 상에서 75℃에서 30분 동안 어닐링되었다. The spin coated film was annealed on a hot plate at 75° C. for 30 minutes.
이어서, PMMA 용액(5mg/mL)을 상기 (BzA) 2CuBr 4층 상부에 스핀코팅(4000 rpm)한 후 50℃에서 5분동안 어닐링함으로써 PMMA 층을 형성하였다. Then, a PMMA solution (5 mg/mL) was spin-coated (4000 rpm) on the (BzA) 2 CuBr 4 layer and annealed at 50° C. for 5 minutes to form a PMMA layer.
이어서, 100㎛의 직경을 갖는 도트 패턴화된 섀도우 마스크를 이용하여 150nm 두께의 상부 전극(Ag 또는 Au)이 0.2~0.3 Å/s의 증착속도로 열증착법(thermal evaporation)에 의해 형성되었다. Then, an upper electrode (Ag or Au) having a thickness of 150 nm was formed by thermal evaporation at a deposition rate of 0.2 to 0.3 Å/s using a dot-patterned shadow mask having a diameter of 100 μm.
[실험예][Experimental example]
도 3은 실시예에 따라 제조된 PMMA/(BzA) 2CuBr 4/Pt/Ti/SiO 2/Si 소자의 단면 SEM 이미지이고, 도 4는 상기 (BzA) 2CuBr 4층에 대한 XRD 패턴을 나타내는 그래프이며, 하기 표 1은 상기 (BzA) 2CuBr 4층에 대한 XRD 데이터이다. 3 is a cross-sectional SEM image of a PMMA/(BzA) 2 CuBr 4 /Pt/Ti/SiO 2 /Si device prepared according to an embodiment, and FIG. 4 is an XRD pattern for the (BzA) 2 CuBr 4 layer It is a graph, and Table 1 below is XRD data for the (BzA) 2 CuBr 4 layer.
Planes Planes 2 theta (degree)2 theta (degree) I/I 0 I/I 0 d 00l [Å]d 00l [Å]
(004)(004) 5.715.71 100100 15.4615.46
(008)(008) 11.4111.41 5.75.7 7.757.75
(0012)(0012) 17.1417.14 3.33.3 5.175.17
(0016)(0016) 22.9122.91 0.10.1 3.883.88
(0020)(0020) 28.7628.76 2.42.4 3.103.10
(0024)(0024) 34.6834.68 1.91.9 2.582.58
도 3을 참조하면, (BzA) 2CuBr 4층은 약 250nm의 두께로 형성되었고, PMMA 층은 수 nm의 얇은 층이기 때문에 명확하게 보이진 않는다. 상기 PMMA층은 상부 전극을 형성하는 공정 동안 상기 (BzA) 2CuBr 4층이 손상되는 것을 방지할 수 있다. 멤리스터 소자의 스위칭 특성 및 안정성에 대한 PMMA 농도(2.5~10 mg/mL)의 영향을 조사한 결과, 약 4.0 내지 6.0 mg/mL의 농도를 가진 PMMA 용액을 이용하여 상기 PMMA 막을 형성하는 경우에, 가장 신뢰성 있는 스위칭 거동을 보여주는 것으로 나타났다. Referring to FIG. 3 , the (BzA) 2 CuBr 4 layer was formed to a thickness of about 250 nm, and the PMMA layer is not clearly visible because it is a thin layer of several nm. The PMMA layer may prevent the (BzA) 2 CuBr 4 layer from being damaged during the process of forming the upper electrode. As a result of investigating the effect of the PMMA concentration (2.5 to 10 mg/mL) on the switching characteristics and stability of the memristor device, when the PMMA film is formed using a PMMA solution having a concentration of about 4.0 to 6.0 mg/mL, It was found to show the most reliable switching behavior.
도 4 및 표 1을 참조하면,(110) 평면을 따르는 우선 성장을 나타내는 잘 현상된 (00l) 피크 때문에, 증착된 (BzA) 2CuBr 4층은 층상 구조를 가짐을 명백하게 보여준다. 가장 높은 강도의 피크를 제외한 나머지 피크를 조사하기 위해, 도 1의 삽도에 확장된 데이터가 삽입되었다. ((BzA) 2CuBr 4층에 대한 XRD 피크는 출발물질인 CuBr 2 및 BzABr의 XRD 피크의 중첩이 나타나지 않았고, 이는 (BzA) 2CuBr 4층이 순수한 (BzA) 2CuBr 4 상을 가짐을 나타낸다. 4 and Table 1, it is clearly shown that the deposited (BzA) 2 CuBr 4 layer has a layered structure because of the well developed (00l) peak indicating preferential growth along the (110) plane. In order to investigate the remaining peaks except for the highest intensity peak, the expanded data is inserted in the inset of FIG. 1 . The XRD peak for the ((BzA) 2 CuBr 4 layer did not show overlapping of the XRD peaks of the starting materials CuBr 2 and BzABr, indicating that the (BzA) 2 CuBr 4 layer had a pure (BzA) 2 CuBr 4 phase. .
(BzA) 2CuBr 4층의 결정 구조는 a=10.558Å, b=10.486Å, c=63.473Å, α=γ=90°β=98.08°의 격자 상수를 갖는 단사정계 구조인 것으로 보고되었고, 여기서 편평한 CuBr 4 2- 음이온들의 층들이 (BzA) + 양이온의 이중층에 의해 분리되고, Cu 2+의 Jahn-Teller 뒤틀림에 의해 야기되는 축과 적도면 Cu-Br 사이의 결합 거리 차이 때문에 -Cu-Br-Cu- 네트워크의 평면 내 배열은 납(Pb)기반 페로브스카이트에서 발견된 코너를 공유하는 옥타헤드랄 구조와 달랐다. The crystal structure of the (BzA) 2 CuBr 4 layer was reported to be a monoclinic structure with lattice constants of a=10.558 Å, b=10.486 Å, c=63.473 Å, α=γ=90°β=98.08°, where Layers of flat CuBr 4 2- anions are separated by a bilayer of (BzA) + cations, and due to the bond distance difference between the axial and equatorial Cu-Br caused by Jahn-Teller distortion of Cu 2+ -Cu-Br- The in-plane arrangement of Cu- networks differed from the corner-sharing octahedral structures found in lead (Pb)-based perovskite.
한편, 유닛셀 내의 무기층의 수는 [C 6H 5(CH2) nNH 3] 2CuBr 4 내에서의 유기층의 체인 길이에 의존한다. 예를 들면, n=2인 경우에는 c=38.042Å이고, n=3인 경우에는 c=39.350Å인 단사정계 결정 구조를 갖고, 특히, n=2인 경우의 결정 구조는 (C 2H 5NH 3)CuCl 4와 동일한 것으로 보고되었다. On the other hand, the number of inorganic layers in the unit cell depends on the chain length of the organic layer in [C 6 H 5 (CH2) n NH 3 ] 2 CuBr 4 . For example, when n = 2, c = 38.042 Å and when n = 3, it has a monoclinic crystal structure of c = 39.350 Å. In particular, when n = 2, the crystal structure is (C 2 H 5 reported to be the same as NH 3 )CuCl 4 .
표 1에 기재된 XRD 데이터에서 c-축 격자 파라미터를 고려할 때, 가장 높은 강도를 갖는 첫 번째 피크는 (004) 평면으로 표기될 수 있고, 계산된 c-축 격자 파라미터는 약 62Å으로서, 이전에 보고된 값과 일치하였다. CuBr 4는 단사정계 구조인 것으로 알려져 있고 구조적 뒤틀림이 무기 시트 내에서 동반되기 때문에, (BzA) 2CuBr 4는 호스트인 CuBr 2의 층간삽입으로 단순히 설명될 수 없지만, 그럼에도 불구하고, XRD 피크의 쉬프트로부터의 격자 팽창 때문에 층간삽입 프로세스가 기대될 수 있다. Considering the c-axis lattice parameters in the XRD data listed in Table 1, the first peak with the highest intensity can be denoted by the (004) plane, and the calculated c-axis lattice parameter is about 62 Å, as previously reported value matched. Since CuBr 4 is known to have a monoclinic structure and structural distortion is accompanied within the inorganic sheet, (BzA) 2 CuBr 4 cannot be simply explained by the intercalation of the host CuBr 2 , but nevertheless, the shift of the XRD peak An intercalation process can be expected because of the lattice expansion from
도 4에서, 출발물질인 CuBr 2 분말의 XRD 피크는 (001) 플레인의 경우에는 14.32°에서, 그리고 (002) 플레인의 경우에서 29.08°에서 단지 (00l) 피크만이 나타났고, 이는 6.19Å의 c-축 격자 파라미터를 나타낸다. BzA + 양이온의 도입에 의한 격자 팽창은 9.27Å(=15.46-6.19Å)으로서 층간 거리가 BzA + 양이온의 분자 디멘젼보다 더 크기 때문에, 인접한 무기층들 사이에 위치하는 유기 양이온들은 2중층 구조로 위치함을 알 수 있다. In Figure 4, the XRD peaks of the starting material CuBr 2 powder showed only (00l) peaks at 14.32° in the case of the (001) plane and at 29.08° in the case of the (002) plane, which was 6.19 Å. The c-axis represents the lattice parameters. Since the lattice expansion due to the introduction of BzA + cations is 9.27Å (=15.46-6.19Å), and the interlayer distance is larger than the molecular dimension of BzA + cations, the organic cations located between adjacent inorganic layers are located in a double layer structure. it can be seen that
도 5는 증착된 (BzA) 2CuBr 4 층의 표면 몰폴로지를 보여주는 SEM 이미지(‘a’)와 AFM 이미지(‘b’), 그리고 AFM 이미지에 대한 라인 프로파일(‘c’)을 나타낸다.5 shows an SEM image ('a'), an AFM image ('b'), and a line profile ('c') for the AFM image showing the surface morphology of the deposited (BzA) 2 CuBr 4 layer.
도 5를 참조하면, (BzA) 2CuBr 4층의 표면에는 종래에 알려진 층상 구조의 유무기 페로브스카이트 층과는 달리 표면에 독특한 고리 형상의 돌출부 또는 함입부가 형성되었다. 도 5의 (c)에 도시된 라인 프로파일로부터 측정된 RMS 거칠기는 약 120nm이었다. 이러한 고리 형태는 기판 상에서 (BzA) 2CuBr 4층의 결정 성장 동안 형성된다. Referring to FIG. 5 , on the surface of the (BzA) 2 CuBr 4 layer, a unique ring-shaped protrusion or depression was formed on the surface, unlike the conventionally known organic-inorganic perovskite layer having a layered structure. The RMS roughness measured from the line profile shown in Fig. 5(c) was about 120 nm. These ring morphologies are formed during crystal growth of the (BzA) 2 CuBr 4 layer on the substrate.
도 6a는 전구체 용액의 스핀 코팅 시에 디에틸 에테르 반용매(antisolvent)를 드리핑(dripping)하는 조건에서 Pt 기판 상에 형성된 (BzA) 2CuBr 4층의 어닐링 전(a) 및 후(b)의 광학 현미경 이미지들이고, 도 6b는 전구체 용액의 스핀 코팅 시에 디에틸 에테르 반용매(antisolvent)의 드리핑(dripping)이 없는 조건에서 Pt 기판 상에 형성된 (BzA) 2CuBr 4층의 어닐링 후의 광학 현미경 이미지이고, 도 6c는 전구체 용액의 스핀 코팅 시에 디에틸 에테르 반용매(antisolvent)를 드리핑(dripping)하는 조건에서 ITO 기판(d) 및 FTO 기판(e) 상에 형성된 (BzA) 2CuBr 4층들에 대한 광학 현미경 이미지들이다. Figure 6a shows (a) and after (b) annealing of a (BzA) 2 CuBr 4 layer formed on a Pt substrate under conditions of dripping diethyl ether antisolvent during spin coating of a precursor solution. optical microscope images, and FIG. 6b is an optical microscope image after annealing of a (BzA) 2 CuBr 4 layer formed on a Pt substrate under conditions of no dripping of diethyl ether antisolvent during spin coating of the precursor solution. 6c shows (BzA) 2 CuBr 4 layers formed on the ITO substrate (d) and the FTO substrate (e) under conditions of dripping diethyl ether antisolvent during spin coating of the precursor solution. light microscopy images for
도 6a 내지 도 6c를 참조하면, 디에틸 에테르 반용매(antisolvent) 드리핑이 적용되지 않은 도 5b의 (BzA) 2CuBr 4층을 제외하고, 디에틸 에테르 반용매(antisolvent) 드리핑이 적용된 (BzA) 2CuBr 4층들에서는 모두 표면에 고리 형상의 몰폴로지가 형성되었다. 이로부터 기판 형태에 관계없이 스핀코팅시의 디에틸 에테르 반용매(antisolvent)의 적용 여부가 (BzA) 2CuBr 4층 표면에 고리 형상 몰폴로지를 형성하는데 중요한 역할을 함을 알 수 있었다. 6A to 6C, except for the (BzA) 2 CuBr 4 layer of FIG. 5B without diethyl ether antisolvent dripping, diethyl ether antisolvent dripping applied (BzA) In all of the 2 CuBr 4 layers, a ring-shaped morphology was formed on the surface. From this, it was found that the application of diethyl ether antisolvent during spin coating plays an important role in forming a ring-shaped morphology on the surface of the (BzA) 2 CuBr 4 layer regardless of the substrate shape.
그리고 도 6a를 참조하면, 동일한 조건에서 어닐링 전 및 후의 (BzA) 2CuBr 4층 표면에 형성된 고리 형상이 다소 다름을 알 수 있다. 이로부터 (BzA) 2CuBr 4층에 대한 어닐링도 상기 고리 형상에 다소 영향을 미침을 알 수 있다. And referring to FIG. 6a , it can be seen that the ring shape formed on the surface of the (BzA) 2 CuBr 4 layer before and after annealing under the same conditions is somewhat different. From this, it can be seen that the annealing of the (BzA) 2 CuBr 4 layer also slightly affects the ring shape.
도 7은 실시예에 따른 멤리스터 소자에 대해 측정된 전류-전압 관계를 나타내는 그래프들이다. 도 7에서, (a)는 포밍을 위한 첫 번째 사이클의 전압 스윕시의 전류-전압 관계이고, (b)는 포밍 이후에 수행된 5 사이클의 전압 스윕시의 전류-전압 관계이고, (c)는 동일한 공정을 통해 제조된 서로 다른 10개의 소자들에 대해 수행된 전압 스윕시의 전류-전압 관계이고, (d)는 (c)의 결과로부터 획득된 HRS 및 LRS의 통계적 저항값을 나타내고, (e)는 (c)의 10개의 소자들에 대해 측정된 HRS 및 LRS을 나타내며, (f)는 1개의 모체 소자 내의 50개의 셀들로부터 획득된 SET 및 RESET 전압을 나타낸다.7 is a graph illustrating a current-voltage relationship measured for a memristor device according to an embodiment. 7, (a) is a current-voltage relationship during the voltage sweep of the first cycle for forming, (b) is a current-voltage relationship during the voltage sweep of 5 cycles performed after forming, (c) is the current-voltage relationship during voltage sweeps performed for 10 different devices manufactured through the same process, (d) represents the statistical resistance values of HRS and LRS obtained from the result of (c), ( e) shows HRS and LRS measured for 10 devices in (c), and (f) shows SET and RESET voltages obtained from 50 cells in one parent device.
도 7을 참조하면, 전체적으로 실시예에 따라 제조된 멤리스터 소자(Ag/PMMA/(BzA) 2CuBr 4/Pt)는 양극성 저항 스위칭 거동을 나타냄을 확인할 수 있고, 고저항 상태로부터 저저항 상태로의 저항 변화는 SET 프로세스에서 발생했고, 반대로의 변화는 RESET 프로세스에서 발생했다. Referring to FIG. 7 , it can be confirmed that the memristor device (Ag/PMMA/(BzA) 2 CuBr 4 /Pt) manufactured according to the embodiment as a whole exhibits a bipolar resistance switching behavior, from a high resistance state to a low resistance state. The change in resistance occurred in the SET process, and the opposite change occurred in the RESET process.
양극성 특성의 경우, (BzA) 2CuBr 4 소자는 안정한 저항 스위칭을 활성화시키기 위한 첫 번째 전압 스윕 동안 전기적 포밍 프로세스를 필요로 한다. +0.7V와 -0.7V 사이의 인가 전압에서 10 -3A의 최대인가 전류를 가지고, 전기적 포밍 프로세스는 +0.5V에서 발생하는 것으로 관찰되었다.(도 7의 a) 포밍 스텝 이후 동일한 최대인가 전류를 가지고 0V->+0.7V->0V->-0.7V->0V 인가함에 의해 전압이 스윕되었고, +0.2V의 SET 전압 및 -0.3V의 RESET 전압에서 ON 및 OFF 스위칭이 일어나는 것을 발견하였다.(도 7의 b) 또한, 실시예에 따라 제조된 멤리스터 소자에서는 약 10 8의 ON/OFF 비율이 관찰되었다. For the bipolar nature, the (BzA) 2 CuBr 4 device requires an electrical forming process during the first voltage sweep to enable stable resistive switching. With a maximum applied current of 10 -3 A at an applied voltage between +0.7V and -0.7V, the electrical forming process was observed to occur at +0.5V (Fig. 7a). The same maximum applied current after the forming step. The voltage was swept by applying 0V->+0.7V->0V->-0.7V->0V with (b of FIG. 7) In addition, in the memristor device manufactured according to the embodiment, an ON/OFF ratio of about 10 8 was observed.
재현가능성을 조사하기 위해, 10가지 다른 소자들(동일한 제조공정이지만 다른 batch에서 제조됨)에 대해 I-V 곡선이 측정한 결과, 저항 스위칭이 상당히 재현 가능함을 보여주었다. 도 7의 (c)에 있는 데이터를 사용하여 통계학적 분석이 수행되었고, 여기서 평균 HRS 및 LRS는 1.1×10 11Ω 및 2.2×10 2Ω인 것으로 각각 평가되었다. 도 7의 (d)에 도시된 도트들은 10가지 다른 소자들 각각의 셀로부터 획득된 저항 값을 나타낸다. To investigate the reproducibility, IV curves measured for 10 different devices (same fabrication process but in different batches) showed that the resistance switching was fairly reproducible. Statistical analysis was performed using the data in (c) of FIG. 7 , where the mean HRS and LRS were evaluated to be 1.1×10 11 Ω and 2.2×10 2 Ω, respectively. The dots shown in (d) of FIG. 7 represent resistance values obtained from cells of each of the 10 different devices.
또한, 직경이 100㎛인 도트 형태의 Ag 전극들(도 1a 참조)을 가진 1개의 소자 내에 있는 다중 셀의 재현 가능성을 증명하기 위해, 1개의 소자 내에 있는 50개의 다른 셀들에 대해 I-V 특성을 측정하였다. 평균 LRS 및 HRS 값들은 171Ω 및 5.8×10 10Ω인 것으로 각각 결정되었고(도 7의 e), 이는 10 8 이상의 평균 ON/OFF 비율을 나타내었다. 이러한 높은 ON/OFF 비율은 (BzA) 2CuBr 4 기반 멤리스터에 대해 다중 레벨 저장 능력을 부여할 수 있다. In addition, to prove the reproducibility of multiple cells in one device with dot-shaped Ag electrodes (see Fig. 1a) with a diameter of 100 μm, IV characteristics were measured for 50 different cells in one device. did. The average LRS and HRS values were determined to be 171 Ω and 5.8×10 10 Ω, respectively ( FIG. 7 e ), indicating an average ON/OFF ratio of 10 8 or more. This high ON/OFF ratio may confer multi-level storage capability for (BzA) 2 CuBr 4 based memristors.
평균 SET 전압 및 RESET 전압은 0.21V 및 -0.27V인 것으로 각각 나타났고(도 7의 f), 여기서 데이터 내에 있는 도트는 1개의 소자 내에 있는 50개 셀의 SET 및 RESET 전압들을 나타낸다. 재현 가능성 테스트에 있어서, HRS 및 LRS에서의 저항들은 0.05V에서 읽혀졌다. The average SET voltage and RESET voltage were shown to be 0.21V and -0.27V, respectively (FIG. 7f), where the dots in the data represent the SET and RESET voltages of 50 cells in one device. In the reproducibility test, the resistances at HRS and LRS were read at 0.05V.
도 8은 "Ag/PMMA/(BzA) 2CuBr 4/Pt”소자에서 Ag 상부 전극의 면적에 대한 HRS 및 LRS에서의 저항 변화를 측정한 결과이다. 8 is a result of measuring resistance changes in HRS and LRS with respect to the area of the Ag upper electrode in the “Ag/PMMA/(BzA) 2 CuBr 4 /Pt” device.
도 8을 참조하면, 저항은 필라멘트 전도 경로 또는 계면형 전도 경로를 통한 전기화학 금속화 메카니즘(electrochemical metallization mechanism, ECM) 또는 밸런스 변화 매커니즘(valence change mechanism, VCM)에 의해 변화될 수 있음이 널리 알려져 있고, 여기서 필라멘트형 전도 경로는 전극들 사이에서의 필라멘트의 형성 및 파괴를 통한 반복적인 ON/OFF 스위칭을 정의하고, 계면형 전도 경로는 전극/활성물질 계면에서의 저항 변화와 관련이 있다. Referring to FIG. 8 , it is widely known that resistance can be changed by an electrochemical metallization mechanism (ECM) or a valence change mechanism (VCM) through a filament conduction path or an interfacial conduction path. where the filamentous conduction path defines repetitive ON/OFF switching through the formation and destruction of filaments between the electrodes, and the interfacial conduction path is associated with a change in resistance at the electrode/active material interface.
50㎛로부터 200㎛까지의 Ag 전극의 직경 변화에 따라 저항 변화는 거의 관찰되지 않았기 때문에, (BzA) 2CuBr 4 재료는 필라멘트형 전도에 따른 저항 변화를 주로 겪는 것으로 판단하였다. Since the resistance change was hardly observed according to the change in the diameter of the Ag electrode from 50 µm to 200 µm, it was determined that the (BzA) 2 CuBr 4 material mainly suffered resistance change due to filamentary conduction.
높은 ON/OFF 비율로 인한 다중 레벨 저장 특성은 저장 용량을 향상시킬 수 있으므로, 최대인가 전류를 변경함에 의해 (BzA) 2CuBr 4 기반 멤리스터의 다중 레벨 저장 용량을 조사하였다. 최대인가 전류는 소자가 파괴되는 것으로부터 보호함에 있어서, 그리고 SET 프로세스에서의 필라멘트의 성장과 크기를 조절함에 있어서 중요한 역할을 하기 때문에, 적당한 최대인가 전류는 안정한 필라멘트의 형성 및 소자의 동작에 대해 중요한 요소들 중 하나이다. Since the multi-level storage characteristics due to the high ON/OFF ratio can improve the storage capacity, we investigated the multi-level storage capacity of (BzA) 2 CuBr 4 based memristors by changing the maximum applied current. Since the maximum applied current plays an important role in protecting the device from destruction and in controlling the growth and size of the filament in the SET process, an appropriate maximum applied current is important for stable filament formation and operation of the device. one of the elements.
도 9는 양의 전압 스윕에서 10 -5A으로부터 10 -1A까지 10 -1A 간격으로 최대인가 전류를 변경함에 의해 측정된 I-V 곡선(a) 및 LRS 및 HRS의 내구성을 측정한 결과를 보여준다. 9 shows the IV curve (a) measured by changing the maximum applied current at intervals of 10 -1 A from 10 -5 A to 10 -1 A in a positive voltage sweep and the results of measuring the durability of LRS and HRS .
도 9를 참조하면, 각각의 최대인가 전류에서 양극성 스위칭 거동이 획득되었고, RESET 전압들은 확장된 필라멘트 때문에 최대인가 전류가 증가함에 다라 점진적으로 증가하는 것으로 나타났다. Referring to FIG. 9 , bipolar switching behavior was obtained at each maximum applied current, and the RESET voltages were found to gradually increase as the maximum applied current increased due to the extended filament.
그리고 HRS 및 LRS는 10 -5A의 낮은 최대인가 전류를 제외한 각각의 최대인가 전류에서 20 사이클 동안 굉장히 안정적이었다. 10 -5A의 낮은 최대인가 전류가 인가된 경우, HRS 레벨은 불안정하게 형성된 필라멘트 및/또는 불완전하게 파괴된 필라멘트의 존재 때문에 상대적으로 불안정하게 나타난 것으로 판단된다. And HRS and LRS were extremely stable for 20 cycles at their respective maximum applied currents except for the low maximum applied current of 10 −5 A. When a low maximum applied current of 10 -5 A was applied, it is judged that the HRS level appeared relatively unstable due to the presence of the unstable formed filaments and/or the incompletely broken filaments.
도 10은 실시예에 따라 제조된 "Ag/PMMA/(BzA) 2CuBr 4/Pt”소자에 대해 측정된 사이클에 따른 저항 변화(a) 및 HRS 및 LRS에서의 저항값들의 보유시간(b)을 측정한 결과이다. 10 is a cycle-dependent resistance change (a) and retention time (b) of resistance values in HRS and LRS measured for an “Ag/PMMA/(BzA) 2 CuBr 4 /Pt” device manufactured according to an embodiment is the measurement result.
도 10을 참조하면, 스위칭 내구성 테스트의 2000 사이클 동안 약 10 8의 ON/OFF 비율은 유지되었다. 그리고 스위칭 사이클 동안 10 10Ω의 HRS 저항 및 10 2Ω의 LRS의 저항이 대체로 유지되었지만, HRS의 저항값에는 약간의 변화가 있었고, 이는 다중 필라멘트 및/또는 불완전하게 파괴된 필라멘트의 형성 때문인 것으로 판단된다. Referring to FIG. 10 , an ON/OFF ratio of about 10 8 was maintained during 2000 cycles of the switching endurance test. And while the HRS resistance of 10 10 Ω and the resistance of the LRS of 10 2 Ω were largely maintained during the switching cycle, there was a slight change in the resistance value of HRS, which is thought to be due to the formation of multiple filaments and/or incompletely broken filaments. do.
내구성 측정으로서 동일한 인가 전압 및 읽기 전압의 조건 하에서 보유 시간을 측정한 결과, HRS 및 LRS는 10 8의 ON/OFF 비율을 유지시키면서 10 3s 동안 유지되었다. As a durability measurement, the retention time was measured under the same applied voltage and read voltage conditions, and as a result, HRS and LRS were maintained for 10 3 s while maintaining an ON/OFF ratio of 10 8 .
도 11a는 실시예와 동일한 전구체 용액을 이용하지만 100℃에서 30분 동안의 어닐링을 통해 형성된 (BzA) 2CuBr 4층에 대한 표면 SEM 이미지(a), I-V 곡선(b) 및 내구성 테스트 결과(c)를 나타내고, 도 11b는 실시예와 동일한 전구체 용액을 이용하지만 이의 스핀 코팅 시에 반용매로 톨루엔을 드리핑하여 형성된 (BzA) 2CuBr 4층에 대한 표면 SEM 이미지(a), I-V 곡선(b) 및 내구성 테스트 결과(c)를 나타낸다. 11A is a surface SEM image (a), IV curve (b) and durability test result (c ) of a (BzA) 2 CuBr 4 layer formed through annealing at 100° C. for 30 minutes using the same precursor solution as in Example; ), and FIG. 11b is a surface SEM image (a), IV curve (b) of a (BzA) 2 CuBr 4 layer formed by dripping toluene as an antisolvent during spin coating but using the same precursor solution as in Example (a), IV curve (b) and durability test results (c).
도 5, 도 6a, 도 6b, 도 6c와 함께 도 11a 및 도 11b를 참조하면, (BzA) 2CuBr 4층 표면의 고리 형태는 반용매, 어닐링 온도 등의 형성 공정 조건에 많은 영향을 받는 것으로 나타났다. Referring to FIGS. 11A and 11B together with FIGS. 5, 6A, 6B, and 6C, the ring shape of the (BzA) 2 CuBr 4 layer surface is highly influenced by the formation process conditions such as anti-solvent and annealing temperature. appear.
100℃에서 30분 동안의 어닐링을 통해 형성된 (BzA) 2CuBr 4층의 표면에 형성된 고리 형태는 도 5에 도시된 75℃에서 30분 동안의 어닐링을 통해 형성된 (BzA) 2CuBr 4층의 표면에 형성된 고리 형태와 약간의 차이가 있었지만, I-V 특성 및 내구성에서는 현저하게 나빠진 것으로 나타났다. The ring morphology formed on the surface of the (BzA) 2 CuBr 4 layer formed through annealing at 100° C. for 30 minutes is the surface of the (BzA) 2 CuBr 4 layer formed through annealing at 75° C. for 30 minutes shown in FIG. 5 . Although there was a slight difference from the ring shape formed in the , it was found that the IV properties and durability were significantly deteriorated.
그리고 드리핑 반용매를 디에틸 에테르에서 톨루엔으로 변경한 경우, 고리 형태의 변화와 함께 표면 몰폴로지가 추가적으로 변경되었고, 이는 I-V 특성 및 내구성을 더욱 나빠지게 한 것으로 나타났다. And when the dripping anti-solvent was changed from diethyl ether to toluene, the surface morphology was further changed along with the change in the ring morphology, which further deteriorated I-V properties and durability.
이러한 결과들로부터, (BzA) 2CuBr 4층의 표면 몰폴로지는 멤리스트 소자의 성능에 크게 영향을 미치는 것을 알 수 있다. From these results, it can be seen that the surface morphology of the (BzA) 2 CuBr 4 layer greatly affects the performance of the memrist device.
도 12는 Pb-free 유기 또는 무기 할라이드 페로브스카이트 물질들에 대한 내구성 및 ON/OFF 비율을 나타낸다. 12 shows durability and ON/OFF ratios for Pb-free organic or inorganic halide perovskite materials.
도 12를 참조하면, 본 발명에 따른 (BzA) 2CuBr 4는 다른 물질들에 비해 ON/OFF 비율 및 내구성이 모두 높은 것을 확인할 수 있다. Referring to FIG. 12 , it can be seen that (BzA) 2 CuBr 4 according to the present invention has both ON/OFF ratio and durability higher than that of other materials.
도 13은 (BzA) 2CuBr 4 기반 멤리스터 소자의 I-V 특성에 대한 Au 전극의 영향을 측정한 결과이다.13 is a result of measuring the influence of the Au electrode on the IV characteristics of the (BzA) 2 CuBr 4 based memristor device.
도 13을 참조하면, (BzA) 2CuBr 4의 저항 스위칭 메카니즘을 이해하기 위해, I-V 분석이 수행되었다. 앞에서 기재한 바와 같이, 양극성 스위칭 모드에 대해서는 전형적으로 2가지 형태의 전도 매커니즘, 즉, ECM(electrochemical metallization mechanism) 및 VCM(valence change mechanism)이 있다. Referring to FIG. 13 , IV analysis was performed to understand the resistance switching mechanism of (BzA) 2 CuBr 4 . As previously described, there are typically two types of conduction mechanisms for bipolar switching modes: an electrochemical metallization mechanism (ECM) and a valence change mechanism (VCM).
ECM의 경우, 저항 변화는 Ag, Cu와 같은 전기화학적으로 활성인 금속 전극에 의해 형성된 전도성 필라멘트에 의해 야기된다. 전기장이 셀에 인가되었을 때, 상부 전극 상의 전기화학적으로 활성인 금속은 산화되고, 이는 하부 불활성 전극(Pt, Au 등) 방향으로 마이그레이션되고, 여기서 금속 양이온이 환원되어 활성층 내에 전도성 필라멘트를 형성한다. VCM은 활성층 내의 할라이드 공극과 같은 공극 또는 결함의 마이그레이션에 의해 동작되는 전도 매커니즘으로 정의된다. 이러한 측면에서 스위칭 동작은 절연 물질 뿐만 아니라 전극 물질에 의해서도 영향을 받는다. In the case of ECM, the resistance change is caused by conductive filaments formed by electrochemically active metal electrodes such as Ag and Cu. When an electric field is applied to the cell, the electrochemically active metal on the top electrode is oxidized, which migrates toward the bottom inert electrode (Pt, Au, etc.), where the metal cations are reduced to form conductive filaments in the active layer. VCM is defined as a conduction mechanism operated by migration of voids or defects such as halide voids in the active layer. In this respect, the switching operation is influenced not only by the insulating material but also by the electrode material.
(BzA) 2CuBr 4 기반 멤리스터 소자 내에서의 지배적인 스위칭 모드를 분석하기 위해, ECM은 일반적으로 Au 전극 내에서 선호되지 않으므로, 전극(Ag 및 Au)의 영향이 먼저 조사한 결과, ±4.0V만큼 높은 인가 전압에서도 전기화학적으로 불활성인 Au 전극에 대해서는 어떠한 저항 스위칭 특성이 관찰되지 않았고, 이는 전도성 필라멘트는 활성 Ag 전극의 존재 하에 ECM에 의해 지배적으로 형성됨을 나타낸다. 즉, Ag 전극으로부터의 Ag의 산화 및 반대 전극에서의 금속성 필라멘트의 형성은 양의 전압을 인가할 때 발생한다. To analyze the dominant switching mode in (BzA) 2 CuBr 4 based memristor devices, since ECM is generally not favored within Au electrodes, the influence of the electrodes (Ag and Au) was first investigated, resulting in ±4.0 V No resistance switching properties were observed for the electrochemically inert Au electrode even at high applied voltages, indicating that the conductive filaments are predominantly formed by ECM in the presence of active Ag electrodes. That is, oxidation of Ag from the Ag electrode and formation of metallic filaments at the opposite electrode occur when a positive voltage is applied.
도 14는 실시예에 따른 멤리스터 소자에 대한 HRS 및 LRS에서의 로그 스케일 I-V 특성(a), LRS에서의 I-V 특성(b) 및 HRS에서의
Figure PCTKR2020011856-appb-img-000009
에 따른
Figure PCTKR2020011856-appb-img-000010
의 변화 특성을 나타낸다. 14 is a log scale IV characteristic in HRS and LRS (a), IV characteristic in LRS (b) and HRS for a memristor device according to the embodiment;
Figure PCTKR2020011856-appb-img-000009
In accordance
Figure PCTKR2020011856-appb-img-000010
shows the change characteristics of
도 14의 a를 참조하면, LRS 및 HRS에서의 전류와 전압은 연관성이 있음을 알 수 있다. Referring to a of FIG. 14 , it can be seen that current and voltage in LRS and HRS are related.
도 14의 b를 참조하면, LRS에서 피팅된 데이터는 전류와 전압이 기울기가 0.98(1에 가까움)인 선형 관계를 가짐을 보여준다. 이것은 인가된 전기장에 의해 형성된 금속 Ag 필라멘트 때문에 전류가 전압에 비례하기 때문에, 오믹 전도를 분명히 보여준다. 갑작스런 SET 프로세스 전에, 전압에 대한 전류의 작은 의존성이 HRS에서 관찰되었고(OFF 상태)(도 14의 a), 이는 쇼트키 전도 메카니즘과 같은 내부 전기적 전하의 비흐름을 암시한다. 명확성을 위해, 도 14의 c에서
Figure PCTKR2020011856-appb-img-000011
에 대해
Figure PCTKR2020011856-appb-img-000012
를 재도시하였고, 여기서 데이터는 2.07의 기울기를 가지고 선형적으로 피팅되었는데, 이는 하기 수식 1에 따라
Figure PCTKR2020011856-appb-img-000013
가
Figure PCTKR2020011856-appb-img-000014
에 비례하므로, 쇼트키 방출을 나타낸다.Referring to FIG. 14B , the data fitted from the LRS shows that the current and the voltage have a linear relationship with a slope of 0.98 (close to 1). This clearly shows ohmic conduction because the current is proportional to the voltage due to the metallic Ag filament formed by the applied electric field. Before the abrupt SET process, a small dependence of current on voltage was observed in HRS (OFF state) (Fig. 14a), suggesting a non-flow of internal electrical charge, such as a Schottky conduction mechanism. For clarity, in FIG. 14 c
Figure PCTKR2020011856-appb-img-000011
About
Figure PCTKR2020011856-appb-img-000012
, where the data were linearly fitted with a slope of 2.07, which is
Figure PCTKR2020011856-appb-img-000013
go
Figure PCTKR2020011856-appb-img-000014
Since it is proportional to , it represents a Schottky emission.
[수식 1][Formula 1]
Figure PCTKR2020011856-appb-img-000015
Figure PCTKR2020011856-appb-img-000015
수식 1에서, I는 전류, T는 절대 온도,
Figure PCTKR2020011856-appb-img-000016
는 유효 리처드슨 상수, h는 플랑크 상수, q는 전자의 전하, k는 볼츠만 상수,
Figure PCTKR2020011856-appb-img-000017
는 유전체 내에서의 유효 전자 질량,
Figure PCTKR2020011856-appb-img-000018
는 자유전자 질량,
Figure PCTKR2020011856-appb-img-000019
는 쇼트키 베리어 높이,
Figure PCTKR2020011856-appb-img-000020
은 광학 유전 상수,
Figure PCTKR2020011856-appb-img-000021
는 진공에서의 투자율, V는 외부 인가 전압을 나타낸다. In Equation 1, I is the current, T is the absolute temperature,
Figure PCTKR2020011856-appb-img-000016
is the effective Richardson constant, h is the Planck constant, q is the charge of the electron, k is the Boltzmann constant,
Figure PCTKR2020011856-appb-img-000017
is the effective electron mass in the dielectric,
Figure PCTKR2020011856-appb-img-000018
is the free electron mass,
Figure PCTKR2020011856-appb-img-000019
is the Schottky barrier height,
Figure PCTKR2020011856-appb-img-000020
is the optical dielectric constant,
Figure PCTKR2020011856-appb-img-000021
is the magnetic permeability in vacuum, and V is the external applied voltage.
도 15는 SET 프로세스 전 HRS에서 298, 313, 323, 333 및 343 K에서 측정된 실시예에 따른 멤리스터 소자(Ag/PMMA/(BzA) 2CuBr 4/Pt)에 대한 I-V 특성(a) 및 HRS에서의
Figure PCTKR2020011856-appb-img-000022
관계(b)를 나타내는 그래프들이다. 15 is IV characteristic (a) of the memristor element (Ag / PMMA / (BzA) 2 CuBr 4 / Pt) according to the embodiment measured at around the SET process HRS 298, 313, 323, 333 and 343 K, and at HRS
Figure PCTKR2020011856-appb-img-000022
These are graphs showing the relationship (b).
도 15를 참조하면, 온도가 298K에서 343K로 증가함에 따라, HRS에서의 저항값은 감소하는 것을 나타났고, 이는 쇼트키 방출과 잘 일치한다. Referring to FIG. 15 , as the temperature increased from 298K to 343K, it was shown that the resistance value in HRS decreased, which is in good agreement with the Schottky emission.
또한, 도 15의 b에서 다른 바이어스 전압에서
Figure PCTKR2020011856-appb-img-000023
에 대한
Figure PCTKR2020011856-appb-img-000024
의 변화가 표시되었고, 다른 전압들에서 0.05V로부터 0.15V까지 이들은 선형 관계를 보여주는 것으로 나타났다. 이러한 HRS에서의 데이터는 (BzA) 2CuBr 4 기반 소자 내에서 HRS에서의 쇼트키 전도 메카니즘을 명백하게 설명한다. In addition, at a different bias voltage in FIG. 15B
Figure PCTKR2020011856-appb-img-000023
for
Figure PCTKR2020011856-appb-img-000024
The change of , from 0.05V to 0.15V at different voltages, was shown to show a linear relationship. These HRS data clearly elucidate the Schottky conduction mechanism in HRS in (BzA) 2 CuBr 4 based devices.
도 16은 질소 환경의 글로브 박스 내(a), 22℃의 50% 상대 조건 하(b) 및 85℃의 조건 하(c)에서 14일 동안의 저장된 실시예에 따른 멤리스터 소자(Ag/PMMA/(BzA) 2CuBr 4/Pt)에 대한 I-V 특성들을 나타낸다. 16 is a memristor device (Ag/PMMA) according to an embodiment stored for 14 days in a glove box in a nitrogen environment (a), under 50% relative conditions at 22° C. (b) and under conditions at 85° C. (c). IV properties for /(BzA) 2 CuBr 4 /Pt) are shown.
도 16의 (a)를 참조하면, 질소로 채워진 글로브 박스 내에 실시예에 따른 멤리스터 소자를 2주 동안 유지시킨 후에 측정한 결과, I-V 곡선들은 초기 데이터와 거의 유사하게 나타났고, 10 7 이상의 ON/OFF 비율을 유지하였다. Referring to (a) of Figure 16, got a result, IV curves appear substantially similar to the initial data was measured after holding for two weeks, the memristor device according to an embodiment in a glove box filled with nitrogen, 10 7 or more ON The /OFF ratio was maintained.
도 16의 (b)를 참조하면, 22℃ 및 50%의 상대습도 조건 하에서 실시예에 따른 멤리스터 소자를 2주 동안 유지시킨 후에 측정한 결과, 상대적으로 높은 습도 하의 대기 조건에서의 소자의 안정성을 확인시켜 줬다. 에이징에 따른 SET 및 RESET 전압들에서의 약간의 차이는 유효 전기장의 변화로부터 야기된 것으로 판단된다. Referring to FIG. 16 (b), as a result of measurement after maintaining the memristor device according to the embodiment under 22° C. and 50% relative humidity conditions for 2 weeks, stability of the device in atmospheric conditions under relatively high humidity has confirmed It is determined that the slight difference in SET and RESET voltages according to aging is caused by a change in the effective electric field.
도 16의 (c)를 참조하면, 85℃에서 실시예에 따른 멤리스터 소자를 2주 동안 유지시킨 후에 측정한 결과, 실시예에 따른 멤리스터 소자는 고온에서도 작동할 수 있음을 확인시켜 줬다. Referring to (c) of FIG. 16 , as a result of measurement after maintaining the memristor device according to the embodiment at 85° C. for 2 weeks, it was confirmed that the memristor device according to the embodiment can operate at a high temperature.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the preferred embodiments of the present invention, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. You will understand that you can.
[부호의 설명][Explanation of code]
100: 멤리스터 소자 110: 제1 전극100: memristor element 110: first electrode
120: 제2 전극 130: 저항 변화층120: second electrode 130: resistance change layer
140: PMMA 박막140: PMMA thin film

Claims (14)

  1. 서로 대향하게 배치된 제1 전극과 제2 전극; 및a first electrode and a second electrode disposed to face each other; and
    상기 제1 전극과 상기 제2 전극 사이에 배치되고, 하기 화학식 1로 표시되고 층상 구조를 갖는 결정질 유무기 할로겐 화합물로 형성된 저항 변화층을 포함하고,and a resistance change layer disposed between the first electrode and the second electrode and formed of a crystalline organic-inorganic halogen compound represented by the following Chemical Formula 1 and having a layered structure,
    상기 제1 전극과 상기 제2 전극 중 하나는 구리(Cu), 은(Ag) 또는 알루미늄(Al)을 포함하는 활성 전극이고, 나머지 하나는 상기 활성 전극을 형성하는 물질보다 이온화 에너지가 높은 전도성 물질로 형성된 비활성 전극인 것을 특징으로 하는, 멤리스터 소자:One of the first electrode and the second electrode is an active electrode including copper (Cu), silver (Ag) or aluminum (Al), and the other one is a conductive material having higher ionization energy than a material forming the active electrode. A memristor device, characterized in that it is an inactive electrode formed of:
    [화학식 1][Formula 1]
    Figure PCTKR2020011856-appb-img-000025
    Figure PCTKR2020011856-appb-img-000025
    상기 화학식 1에서, R은 +1가의 유기 양이온을 나타내고, X는 할로겐 음이온을 나타낸다.In Formula 1, R represents a +1 valent organic cation, and X represents a halogen anion.
  2. 제1항에 있어서,According to claim 1,
    상기 R은 C 6H 5(CH 2) nNH 3(n=1, 2 또는 3)을 포함하는 것을 특징으로 하는, 멤리스터 소자.Wherein R is C 6 H 5 (CH 2 ) n NH 3 (n=1, 2 or 3), characterized in that it comprises a memristor device.
  3. 제1항에 있어서, According to claim 1,
    상기 저항 변화층은 (BzA) 2CuBr 4(BZA=C 6H 5CH 2NH 3)으로 형성된 것을 특징으로 하는, 멤리스터 소자.The resistance change layer is (BzA) 2 CuBr 4 (BZA=C 6 H 5 CH 2 NH 3 ) A memristor device, characterized in that formed of.
  4. 제1항에 있어서, According to claim 1,
    상기 결정질 유무기 할로겐 화합물은 CuX 4 2-의 무기 음이온층이 유기 양이온 층에 의해 분리된 구조의 층상 구조를 갖고,The crystalline organic-inorganic halogen compound has a layered structure in which an inorganic anion layer of CuX 4 2- is separated by an organic cation layer,
    상기 유기 양이온은 이중층 구조를 갖는 것을 특징으로 하는, 멤리스터 소자.The organic cation is characterized in that it has a double layer structure, a memristor device.
  5. 제4항에 있어서, 5. The method of claim 4,
    상기 무기 음이온층은 Cu 이온이 6개의 X 이온에 의해 배위된 CuX 6 옥타헤드론이 단층으로 배열된 구조를 갖는 것을 특징으로 하는, 멤리스터 소자.The inorganic anion layer is a memristor device, characterized in that it has a structure in which Cu ions are coordinated by 6 X ions and CuX 6 octahedrons are arranged in a single layer.
  6. 제1항에 있어서,According to claim 1,
    상기 저항 변화층의 표면들 중 상기 활성 전극과 마주보는 제1 표면에는 복수의 폐곡선을 각각 형성하는 고리 형태 복수의 제1 돌출부 또는 제1 함몰부가 형성된 것을 특징으로 하는, 멤리스터 소자.A memristor device, characterized in that a plurality of ring-shaped first protrusions or first depressions respectively forming a plurality of closed curves are formed on a first surface facing the active electrode among the surfaces of the resistance change layer.
  7. 제1항에 있어서, According to claim 1,
    상기 제1 표면에는 상기 제1 돌출부 또는 제1 함몰부의 내부 또는 외부에 형성되고 상기 제1 돌출부 또는 상기 제1 함몰부와 다른 형태를 갖는 제2 돌출부 또는 제2 함몰부가 더 형성된 것을 특징으로 하는, 멤리스터 소자.A second protrusion or a second depression formed inside or outside the first protrusion or the first depression and having a shape different from that of the first protrusion or the first depression is further formed on the first surface, memristor element.
  8. 제7항에 있어서, 8. The method of claim 7,
    상기 제1 표면은 100 nm 내지 140nm의 RMS 거칠기를 갖는 것을 특징으로 하는 , 멤리스터 소자.wherein the first surface has an RMS roughness of 100 nm to 140 nm.
  9. CuBr 2 및 BzABr가 용해된 전구체 용액을 불활성 전극이 형성된 기판 표면 상에 스핀 코팅하여 (BzA) 2CuBr 4층을 형성하는 제1 단계;A first step of forming a (BzA) 2 CuBr 4 layer by spin-coating a precursor solution in which CuBr 2 and BzABr are dissolved on a surface of a substrate on which an inert electrode is formed;
    상기 (BzA) 2CuBr 4층을 70 내지 80℃에서 어닐링 하는 제2 단계; 및a second step of annealing the (BzA) 2 CuBr 4 layer at 70 to 80°C; and
    상기 어닐링된 (BzA) 2CuBr 4층 상부에 활성 전극을 형성하는 단계를 포함하고,forming an active electrode over the annealed (BzA) 2 CuBr 4 layer;
    상기 제1 단계에서 상기 전구체 용액을 스핀 코팅하는 동안 디에틸 에테르 반용매를 상기 기판 상에 드리핑(Dripping)하고,dripping diethyl ether anti-solvent onto the substrate while spin-coating the precursor solution in the first step;
    상기 제1 단계에서 형성된 상기 (BzA) 2CuBr 4층의 표면에는 복수의 폐곡선을 각각 형성하는 고리 형태 복수의 제1 돌출부 또는 제1 함몰부가 형성된 것을 특징으로 하는, 멤리스터 소자의 제조방법.A method of manufacturing a memristor device, characterized in that a plurality of ring-shaped first protrusions or first depressions respectively forming a plurality of closed curves are formed on the surface of the (BzA) 2 CuBr 4 layer formed in the first step.
  10. 제9항에 있어서, 10. The method of claim 9,
    상기 제1 단계에서 상기 (BzA) 2CuBr 4층의 표면에는 상기 제1 돌출부 또는 제1 함몰부의 내부 또는 외부에 형성되고 상기 제1 돌출부 또는 상기 제1 함몰부와 다른 형태를 갖는 제2 돌출부 또는 제2 함몰부가 더 형성된 것을 특징으로 하는, 멤리스터 소자의 제조방법.In the first step, on the surface of the (BzA) 2 CuBr 4 layer, the first protrusion or a second protrusion formed inside or outside the first concavity and having a shape different from the first protrusion or the first concavity; or A method of manufacturing a memristor device, characterized in that a second depression is further formed.
  11. 제10항에 있어서, 11. The method of claim 10,
    상기 열처리된 (BzA) 2CuBr 4층의 표면은 100 nm 내지 140nm의 RMS 거칠기를 갖는 것을 특징으로 하는 , 멤리스터 소자의 제조방법.The heat-treated (BzA) 2 CuBr 4 surface of the layer has an RMS roughness of 100 nm to 140 nm, Method of manufacturing a memristor device.
  12. 서로 교차하는 방향으로 연장된 제1 신호라인 및 제2 신호라인; 및a first signal line and a second signal line extending in a direction crossing each other; and
    상기 제1 신호라인과 상기 제2 신호라인이 중첩하는 영역에서 이들 사이에 배치되고, 서로 직렬로 연결된 메모리 셀과 선택 소자를 포함하고,a memory cell and a selection element disposed between the first signal line and the second signal line in an overlapping region and connected in series with each other;
    상기 메모리 셀은 상기 제1 신호라인과 상기 제2 신호라인 중 하나와 전기적으로 연결된 제1 전극, 상기 선택 소자와 전기적으로 연결된 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 저항 변화층을 포함하고,The memory cell includes a first electrode electrically connected to one of the first signal line and the second signal line, a second electrode electrically connected to the selection element, and a resistor disposed between the first electrode and the second electrode. including a layer of change,
    상기 저항 변화층은 하기 화학식 1로 표시되고 층상 구조를 갖는 결정질 유무기 할로겐 화합물로 형성된 것을 특징으로 하는, 정보 저장 장치:The resistance change layer is an information storage device, characterized in that it is formed of a crystalline organic-inorganic halogen compound represented by the following formula (1) and having a layered structure:
    [화학식 1][Formula 1]
    Figure PCTKR2020011856-appb-img-000026
    Figure PCTKR2020011856-appb-img-000026
    상기 화학식 1에서, R은 +1가의 유기 양이온을 나타내고, X는 할로겐 음이온을 나타낸다.In Formula 1, R represents a +1 valent organic cation, and X represents a halogen anion.
  13. 제12항에 있어서, 13. The method of claim 12,
    상기 메모리 셀은 양극성 스위칭 특성을 갖는 것을 특징으로 하는, 정보 저장 장치.wherein the memory cell has a bipolar switching characteristic.
  14. 제12항에 있어서,13. The method of claim 12,
    상기 메모리 셀은 다중레벨 저장 능력을 갖는 것을 특징으로 하는, 정보 저장 장치.and the memory cell has multilevel storage capability.
PCT/KR2020/011856 2020-04-13 2020-09-03 Memristor element, manufacturing method therefor, and information storage device comprising same WO2021210733A1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2020-0044457 2020-04-13
KR20200044457 2020-04-13
KR10-2020-0093670 2020-07-28
KR1020200093670A KR102380915B1 (en) 2020-04-13 2020-07-28 Memristor device, method of manufacturing the memristor device, and memory device having the memristor device

Publications (1)

Publication Number Publication Date
WO2021210733A1 true WO2021210733A1 (en) 2021-10-21

Family

ID=78084967

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/011856 WO2021210733A1 (en) 2020-04-13 2020-09-03 Memristor element, manufacturing method therefor, and information storage device comprising same

Country Status (1)

Country Link
WO (1) WO2021210733A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170107456A (en) * 2015-01-26 2017-09-25 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 A resistive random access memory (ReRAM) device
KR20170113454A (en) * 2016-03-31 2017-10-12 성균관대학교산학협력단 MEMRISTOR USING Pb-FREE ORGANIC-INORGANIC HYBRID PEROVSKITE
CN108428798A (en) * 2018-04-12 2018-08-21 湘潭大学 A kind of solar cell and preparation method thereof based on the copper-based perovskite of two dimension
KR102099235B1 (en) * 2018-12-19 2020-04-09 성균관대학교산학협력단 Memristor and non-valatile memory device having the memristor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170107456A (en) * 2015-01-26 2017-09-25 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 A resistive random access memory (ReRAM) device
KR20170113454A (en) * 2016-03-31 2017-10-12 성균관대학교산학협력단 MEMRISTOR USING Pb-FREE ORGANIC-INORGANIC HYBRID PEROVSKITE
CN108428798A (en) * 2018-04-12 2018-08-21 湘潭大学 A kind of solar cell and preparation method thereof based on the copper-based perovskite of two dimension
KR102099235B1 (en) * 2018-12-19 2020-04-09 성균관대학교산학협력단 Memristor and non-valatile memory device having the memristor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SO-YEON KIM,JUNE-MO YANG,EUN-SUK CHOI,NAM-GYU PARK: "Layered (C6H5CH2NH3)2CuBr4 Perovskite for Multilevel Storage Resistive Switching Memory", ADVANCED FUNCTIONAL MATERIALS, vol. 30, no. 27, 14 May 2020 (2020-05-14) *
XIAO-LEI LI , CHANG JIANHUI , BOCHAO LI , BIN DING: "(C 6 H 5 CH 2 NH 3 ) 2 CuBr 4 : A Lead-Free, Highly Stable Two-Dimensional Perovskite for Solar Cell Applications", ACS APPLIED ENERGY MATERIALS, 1 May 2018 (2018-05-01), DOI: 10.1021/acsaem.8b00372 *

Similar Documents

Publication Publication Date Title
Hwang et al. Lead-free, air-stable hybrid organic–inorganic perovskite resistive switching memory with ultrafast switching and multilevel data storage
Kim et al. Layered (C6H5CH2NH3) 2CuBr4 perovskite for multilevel storage resistive switching memory
Ge et al. Low‐dimensional lead‐free inorganic perovskites for resistive switching with ultralow bias
Wu et al. Capping CsPbBr 3 with ZnO to improve performance and stability of perovskite memristors
JP3055791B2 (en) Electrodes for electrical ceramic oxide equipment
US7968419B2 (en) Back-to-back metal/semiconductor/metal (MSM) Schottky diode
US6759249B2 (en) Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
US7633108B2 (en) Metal/semiconductor/metal current limiter
US7514367B2 (en) Method for manufacturing a narrow structure on an integrated circuit
US11437574B2 (en) Non-volatile resistive-switching memory containing halide perovskite material and method for fabricating the same
Tang et al. Top electrode-dependent resistance switching behaviors of ZnO thin films deposited on Pt/Ti/SiO2/Si substrate
US5372859A (en) Enhanced fatigue and retention in ferroelectric thin film memory capacitors by post-top electrode anneal treatment
Prodromakis et al. Fabrication and electrical characteristics of memristors with TiO 2/TiO 2+ x active layers
WO2009140305A1 (en) Correlated electron material and process for making
US7227178B2 (en) Switching element
KR102184039B1 (en) Memristor and non-valatile memory device having the memristor
US7544966B2 (en) Three-terminal electrical bistable devices
WO2021210733A1 (en) Memristor element, manufacturing method therefor, and information storage device comprising same
KR102380915B1 (en) Memristor device, method of manufacturing the memristor device, and memory device having the memristor device
Ray et al. Solution-processed photoinduced multilevel resistive switching devices based on lead-free all-inorganic perovskite
KR100724528B1 (en) Thin films structure for resistive random access memory and fabrication method thereof
WO2020159214A1 (en) Selector device comprising polycrystalline metal oxide layer and cross-point memory comprising same
US6815733B2 (en) Switching element and method of making the same
Yeom et al. Transparent bipolar resistive switching memory on a flexible substrate with indium-zinc-oxide electrodes
KR102497052B1 (en) Resistive switching memory device having halide perovskite and method of manufacturing the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20931385

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20931385

Country of ref document: EP

Kind code of ref document: A1