KR102497052B1 - Resistive switching memory device having halide perovskite and method of manufacturing the same - Google Patents

Resistive switching memory device having halide perovskite and method of manufacturing the same Download PDF

Info

Publication number
KR102497052B1
KR102497052B1 KR1020210017595A KR20210017595A KR102497052B1 KR 102497052 B1 KR102497052 B1 KR 102497052B1 KR 1020210017595 A KR1020210017595 A KR 1020210017595A KR 20210017595 A KR20210017595 A KR 20210017595A KR 102497052 B1 KR102497052 B1 KR 102497052B1
Authority
KR
South Korea
Prior art keywords
layer
oxide
memory device
conductive filament
metal
Prior art date
Application number
KR1020210017595A
Other languages
Korean (ko)
Other versions
KR20220114288A (en
Inventor
이장식
박영준
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020210017595A priority Critical patent/KR102497052B1/en
Publication of KR20220114288A publication Critical patent/KR20220114288A/en
Application granted granted Critical
Publication of KR102497052B1 publication Critical patent/KR102497052B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes

Abstract

본 발명은, 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자를 제공한다. 본 발명의 일 실시예에 의하면, 상기 저항 스위칭 메모리 소자는, 기판; 상기 기판 상에 위치하는 하부 전극층; 상기 하부 전극층 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층; 및 상기 저항 스위칭층 상에 위치하는 상부 전극층;을 포함한다.The present invention provides a resistive switching memory device comprising halide perovskite. According to an embodiment of the present invention, the resistive switching memory device may include a substrate; a lower electrode layer positioned on the substrate; a resistance switching layer disposed on the lower electrode layer and made of multiple layers to perform a resistance switching operation by forming and destroying conductive filaments within a halide perovskite material; and an upper electrode layer positioned on the resistance switching layer.

Description

할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법{Resistive switching memory device having halide perovskite and method of manufacturing the same}Resistive switching memory device having halide perovskite and method of manufacturing the same}

본 발명의 기술적 사상은 반도체 소자에 관한 것으로서, 보다 상세하게는 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법에 관한 것이다.The technical idea of the present invention relates to a semiconductor device, and more particularly, to a resistance switching memory device including halide perovskite and a manufacturing method thereof.

차세대 메모리 소자 중에 저항 스위칭 메모리 소자가 있다. 상기 저항 스위칭 메모리 소자는 빠른 스위칭 속도, 높은 축소가능성, 및 낮은 전력 소비 등의 장점이 있으며, 금속-절연체-금속의 간단한 구조로서 3차원 메모리 구조에 적용될 수 있다. 이러한 장점들에 의하여, 상기 저항 스위칭 메모리 소자는 뉴로모픽(Neuromorphic) 컴퓨터 장치, 인-메모리 로직 장치, 및 메모리 장치 등과 같은 다양한 차세대 전자 장치에 사용될 수 있다. 저항 스위칭 메모리 소자에 산화물의 적용 가능성이 광범위하게 연구되고 있으나, 고온 공정, 높은 에너지 소비, 및 부족한 유연성 등과 문제점이 있다. 따라서, 차세대 컴퓨터 시스템을 위한 고성능 저항 스위칭 메모리를 구현하기 위하여 물질 개발이 필요하다. 특히, 낮은 동작 전압과 높은 온/오프 비의 장점을 가지면서도, 높은 내구성과 안정성을 가지는 저항 스위칭 메모리 소자가 요구된다.Among next-generation memory devices, there is a resistive switching memory device. The resistive switching memory device has advantages such as fast switching speed, high scalability, and low power consumption, and can be applied to a three-dimensional memory structure as a simple metal-insulator-metal structure. Due to these advantages, the resistance switching memory device can be used in various next-generation electronic devices such as neuromorphic computer devices, in-memory logic devices, and memory devices. Although the possibility of applying oxides to resistive switching memory devices has been extensively studied, there are problems such as high temperature processing, high energy consumption, and lack of flexibility. Therefore, it is necessary to develop materials to implement high-performance resistive switching memories for next-generation computer systems. In particular, a resistive switching memory device having high durability and stability while having advantages of a low operating voltage and a high on/off ratio is required.

한국특허출원번호 제10-2016-0010338호Korean Patent Application No. 10-2016-0010338

본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법을 제공하는 것이다.A technical problem to be achieved by the technical idea of the present invention is to provide a resistance switching memory device including halide perovskite and a manufacturing method thereof.

그러나 이러한 과제는 예시적인 것으로, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.However, these tasks are exemplary, and the technical spirit of the present invention is not limited thereto.

본 발명의 일 관점에 의하면, 할라이드 페로브스카이트를 포함하는 저항 스위칭 메모리 소자 및 그 제조 방법을 제공한다.According to one aspect of the present invention, a resistance switching memory device including halide perovskite and a manufacturing method thereof are provided.

본 발명의 일 실시예에 의하면, 상기 저항 스위칭 메모리 소자는, 기판; 상기 기판 상에 위치하는 하부 전극층; 상기 하부 전극층 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층; 및 상기 저항 스위칭층 상에 위치하는 상부 전극층;을 포함할 수 있다.According to an embodiment of the present invention, the resistive switching memory device may include a substrate; a lower electrode layer positioned on the substrate; a resistance switching layer disposed on the lower electrode layer and made of multiple layers to perform a resistance switching operation by forming and destroying conductive filaments within a halide perovskite material; and an upper electrode layer positioned on the resistance switching layer.

본 발명의 일 실시예에 의하면, 상기 저항 스위칭층은, 상기 전도성 필라멘트를 형성하는 금속이 도핑된 금속 도핑층; 및 상기 할라이드 페로브스카이트 물질을 포함하고, 그 내부에서 상기 금속에 의하여 상기 전도성 필라멘트가 형성되거나 또는 파괴되는 전도성 필라멘트 형성층;을 포함할 수 있다.According to an embodiment of the present invention, the resistance switching layer may include a metal doped layer doped with a metal forming the conductive filament; and a conductive filament forming layer including the halide perovskite material and in which the conductive filament is formed or destroyed by the metal.

본 발명의 일 실시예에 의하면, 상기 전도성 필라멘트 형성층은 상기 하부 전극층 상에 위치하고, 상기 금속 도핑층은 상기 전도성 필라멘트 형성층 상에 위치할 수 있다.According to an embodiment of the present invention, the conductive filament formation layer may be positioned on the lower electrode layer, and the metal doped layer may be positioned on the conductive filament formation layer.

본 발명의 일 실시예에 의하면, 상기 금속 도핑층은 상기 하부 전극층 상에 위치하고, 상기 전도성 필라멘트 형성층은 상기 금속 도핑층 상에 위치할 수 있다.According to an embodiment of the present invention, the metal doped layer may be positioned on the lower electrode layer, and the conductive filament forming layer may be positioned on the metal doped layer.

본 발명의 일 실시예에 의하면, 상기 금속 도핑층은 제1 금속 도핑층 및 제2 금속 도핑층을 포함하고, 상기 제2 금속 도핑층은 상기 하부 전극층 상에 위치하고, 상기 전도성 필라멘트 형성층은 상기 제2 금속 도핑층 상에 위치하고, 상기 제1 금속 도핑층은 상기 전도성 필라멘트 형성층 상에 위치할 수 있다.According to an embodiment of the present invention, the metal doped layer includes a first metal doped layer and a second metal doped layer, the second metal doped layer is located on the lower electrode layer, and the conductive filament forming layer is the first metal doped layer. 2 may be positioned on the metal doped layer, and the first metal doped layer may be positioned on the conductive filament forming layer.

본 발명의 일 실시예에 의하면, 상기 금속 도핑층에 도핑된 상기 금속은 상기 전도성 필라멘트 형성층으로 이동하여 상기 전도성 필라멘트를 형성하고, 상기 전도성 필라멘트는 상기 상부 전극층과 상기 하부 전극층을 전기적으로 연결할 수 있다.According to an embodiment of the present invention, the metal doped in the metal doping layer moves to the conductive filament forming layer to form the conductive filament, and the conductive filament can electrically connect the upper electrode layer and the lower electrode layer. .

본 발명의 일 실시예에 의하면, 상기 전도성 필라멘트 형성층에 형성되는 상기 전도성 필라멘트는 전기적 신호가 인가되면 형성되는 특성을 가질 수 있다.According to one embodiment of the present invention, the conductive filament formed on the conductive filament formation layer may have a characteristic of being formed when an electrical signal is applied.

본 발명의 일 실시예에 의하면, 상기 전도성 필라멘트 형성층에 형성되는 상기 전도성 필라멘트는 전기적 신호가 인가되면 형성되고, 상기 전기적 신호가 제거되어도 유지되는 비휘발성 특성을 가질 수 있다.According to an embodiment of the present invention, the conductive filaments formed in the conductive filament formation layer may have non-volatile characteristics that are formed when an electrical signal is applied and maintained even when the electrical signal is removed.

본 발명의 일 실시예에 의하면, 상기 금속 도핑층은, 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 구리 산화물, 및 알루미늄 산화물 중 적어도 어느 하나를 포함할 수 있다.According to one embodiment of the present invention, the metal doped layer is zinc oxide, indium oxide, indium-zinc oxide, indium-gallium oxide, zinc-tin oxide, aluminum-zinc oxide, gallium-zinc oxide, indium-zinc- Tin oxide, indium-gallium-zinc oxide, indium-gallium-tin oxide, hafnium oxide, hafnium-zirconium oxide, zirconium oxide, tantalum oxide, titanium oxide, tungsten oxide, manganese oxide, nickel oxide, magnesium oxide, silicon oxide, silicon It may include at least one of nitride, silicon oxynitride, copper oxide, and aluminum oxide.

본 발명의 일 실시예에 의하면, 상기 금속 도핑층은, 은, 구리, 철, 금, 티타늄, 아연, 마그네슘, 주석, 알루미늄, 텅스텐, 크롬, 몰리브덴, 백금, 탄탈륨, 망간, 및 이들의 합금 중 적어도 어느 하나가 도핑될 수 있다.According to one embodiment of the present invention, the metal doped layer is made of silver, copper, iron, gold, titanium, zinc, magnesium, tin, aluminum, tungsten, chromium, molybdenum, platinum, tantalum, manganese, and alloys thereof. At least one of them may be doped.

본 발명의 일 실시예에 의하면, 상기 할라이드 페로브스카이트 물질은 ABX 구조를 가질 수 있다. (여기에서, "A"는 유기 양이온, "B"는 금속 양이온, 및 "X"는 할로겐 음이온을 의미함)According to one embodiment of the present invention, the halide perovskite material may have an ABX structure. (Where "A" means an organic cation, "B" means a metal cation, and "X" means a halide anion)

본 발명의 일 실시예에 의하면, 상기 할라이드 페로브스카이트 물질은, CH3NH3PbI3, CH3NH3PbBr3, CH3NH3PbCl3, CH3NH3SnI3, CH3NH3SnBr3, CH3NH3SnCl3, CH3NH3GeI3, CH3NH3GeBr3, CH3NH3GeCl3, CH3CH2NH3PbI3, CH3CH2NH3PbBr3, CH3CH2NH3PbCl3, CH3CH2NH3SnI3, CH3CH2NH3SnBr3, CH3CH2NH3SnCl3, CH3CH2NH3GeI3, CH3CH2NH3GeBr3, CH3CH2NH3GeCl3, [HC(NH2)2]PbI3, [HC(NH2)2]PbBr3, [HC(NH2)2]PbCl3, [HC(NH2)2]SnI3, [HC(NH2)2]SnBr3, [HC(NH2)2]SnCl3, [HC(NH2)2]GeI3, [HC(NH2)2]GeBr3, [HC(NH2)2]GeCl3, C(NH2)3PbI3, C(NH2)3PbBr3, C(NH2)3PbCl3, C(NH2)3SnI3, C(NH2)3SnBr3, C(NH2)3SnCl3, C(NH2)3GeI3, C(NH2)3GeBr3, C(NH2)3GeCl3, (C4H9NH3)2PbI4, (C4H9NH3)2PbBr4, (C4H9NH3)2PbCl4, (C4H9NH3)2SnI4, (C4H9NH3)2SnBr4, (C4H9NH3)2SnCl4, (C4H9NH3)2GeI4, (C4H9NH3)2GeBr4, (C4H9NH3)2GeCl4, (C6H5CH2NH3)2PbI4, (C6H5CH2NH3)2PbBr4, (C6H5CH2NH3)2PbCl4, (C6H5CH2NH3)2SnI4, (C6H5CH2NH3)2SnBr4, (C6H5CH2NH3)2SnCl4, (C6H5CH2NH3)2GeI4, (C6H5CH2NH3)2GeBr4, (C6H5CH2NH3)2GeCl4, (C6H5CH2CH2NH3)2PbI4, (C6H5CH2CH2NH3)2PbBr4, (C6H5CH2CH2NH3)2PbCl4, (C6H5CH2CH2NH3)2SnI4, (C6H5CH2CH2NH3)2SnBr4, (C6H5CH2CH2NH3)2SnCl4, (C6H5CH2CH2NH3)2GeI4, (C6H5CH2CH2NH3)2GeBr4, (C6H5CH2CH2NH3)2GeCl4, (HOOC(CH2)4NH3)2PbI4, (HOOC(CH2)4NH3)2PbBr4, (HOOC(CH2)4NH3)2PbCl4, (HOOC(CH2)4NH3)2SnI4, (HOOC(CH2)4NH3)2SnBr4, (HOOC(CH2)4NH3)2SnCl4, (HOOC(CH2)4NH3)2GeI4, (HOOC(CH2)4NH3)2GeBr4, 및 (HOOC(CH2)4NH3)2GeCl4 중 적어도 어느 하나를 포함할 수 있다.According to an embodiment of the present invention, the halide perovskite material is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbBr 3 , CH 3 NH 3 PbCl 3 , CH 3 NH 3 SnI 3 , CH 3 NH 3 SnBr 3, CH 3 NH 3 SnCl 3, CH 3 NH 3 GeI 3 , CH 3 NH 3 GeBr 3, CH 3 NH 3 GeCl 3, CH 3 CH 2 NH 3 PbI 3 , CH 3 CH 2 NH 3 PbBr 3 , CH 3 CH 2 NH 3 PbCl 3 , CH 3 CH 2 NH 3 SnI 3 , CH 3 CH 2 NH 3 SnBr 3 , CH 3 CH 2 NH 3 SnCl 3 , CH 3 CH 2 NH 3 GeI 3 , CH 3 CH 2 NH 3 GeBr 3 , CH 3 CH 2 NH 3 GeCl 3 , [HC(NH 2 ) 2 ]PbI 3 , [HC(NH 2 ) 2 ]PbBr 3 , [HC(NH 2 ) 2 ]PbCl 3 , [HC(NH 2 ) 2 ]SnI 3 , [HC(NH 2 ) 2 ]SnBr 3 , [HC(NH 2 ) 2 ]SnCl 3 , [HC(NH 2 ) 2 ]GeI 3 , [HC(NH 2 ) 2 ] GeBr 3 , [HC(NH 2 ) 2 ]GeCl 3 , C(NH 2 ) 3 PbI 3 , C(NH 2 ) 3 PbBr 3 , C(NH 2 ) 3 PbCl 3 , C(NH 2 ) 3 SnI 3 , C(NH 2 ) 3 SnBr 3 , C(NH 2 ) 3 SnCl 3 , C(NH 2 ) 3 GeI 3 , C(NH 2 ) 3 GeBr 3 , C(NH 2 ) 3 GeCl 3 , (C 4 H 9 NH 3 ) 2 PbI 4 , (C 4 H 9 NH 3 ) 2 PbBr 4 , (C 4 H 9 NH 3 ) 2 PbCl 4 , (C 4 H 9 NH 3 ) 2 SnI 4 , (C 4 H 9 NH 3 ) 2 SnBr 4 , (C 4 H 9 NH 3 ) 2 SnCl 4 , (C 4 H 9 NH 3 ) 2 GeI 4 , (C 4 H 9 NH 3 ) 2 GeBr 4 , (C 4 H 9 NH 3 ) 2 GeCl 4 , (C 6 H 5 CH 2 NH 3 ) 2 PbI 4 , (C 6 H 5 CH 2 NH 3 ) 2 PbBr 4 , (C 6 H 5 CH 2 NH 3 ) 2 PbCl 4 , (C 6 H 5 CH 2 NH 3 ) 2 SnI 4 , (C 6 H 5 CH 2 NH 3 ) 2 SnBr 4 , (C 6 H 5 CH 2 NH 3 ) 2 SnCl 4 , (C 6 H 5 CH 2 NH 3 ) 2 GeI 4 , (C 6 H 5 CH 2 NH 3 ) 2 GeBr 4 , (C 6 H 5 CH 2 NH 3 ) 2 GeCl 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 PbI 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 PbBr 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 PbCl 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 SnI 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 SnBr 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 SnCl 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 GeI 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 GeBr 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 GeCl 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 PbI 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 PbBr 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 PbCl 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 SnI 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 SnBr 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 SnCl 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 GeI 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 GeBr 4 , and (HOOC(CH 2 ) 4 NH 3 ) 2 GeCl 4 .

본 발명의 일 실시예에 의하면, 상기 기판과 상기 하부 전극층 사이에 개재되어, 상기 기판과 상기 하부 전극층을 서로 접착시키는 접착층을 더 포함할 수 있다.According to an embodiment of the present invention, an adhesive layer interposed between the substrate and the lower electrode layer to adhere the substrate and the lower electrode layer to each other may be further included.

본 발명의 일 실시예에 의하면, 상기 저항 스위칭 메모리 소자는, 기판; 상기 기판 상에 위치하는 하부 전극층; 상기 하부 전극층 상에 위치하고, 상기 하부 전극층을 노출하도록 관통하는 비아홀을 구비한 절연층; 상기 비아홀 내에서 상기 하부 전극층 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층; 및 상기 저항 스위칭층 상에 위치하는 상부 전극층;을 포함할 수 있다.According to an embodiment of the present invention, the resistive switching memory device may include a substrate; a lower electrode layer positioned on the substrate; an insulating layer disposed on the lower electrode layer and having a via hole passing through to expose the lower electrode layer; a resistance switching layer formed of multiple layers located on the lower electrode layer within the via hole and configured to perform a resistance switching operation by forming and destroying conductive filaments within a halide perovskite material; and an upper electrode layer positioned on the resistance switching layer.

본 발명의 일 실시예에 의하면, 상기 절연층은, 상기 저항 스위칭층의 측벽을 형성하여, 상기 저항 스위치층을 개별화할 수 있다.According to one embodiment of the present invention, the insulating layer may form a sidewall of the resistance switching layer to individualize the resistance switching layer.

본 발명의 일 실시예에 의하면, 상기 절연층은, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 알루미늄 산화물, 지르코늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물, 및 구리 산화물 중 적어도 어느 하나를 포함할 수 있다.According to one embodiment of the present invention, the insulating layer, silicon oxide, silicon nitride, silicon oxynitride, hafnium oxide, titanium oxide, tantalum oxide, aluminum oxide, zirconium oxide, tungsten oxide, manganese oxide, nickel oxide, magnesium oxide , And may include at least any one of copper oxide.

본 발명의 일 실시예에 의하면, 상기 저항 스위칭 메모리 소자의 제조방법은, 기판 상에 하부 전극층을 형성하는 단계; 상기 하부 전극층 상에 절연층을 형성하는 단계; 상기 절연층의 일부 영역을 제거하여, 상기 하부 전극층을 노출하는 비아홀을 형성하는 단계; 상기 비아홀 내에 상기 하부 전극층 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층을 형성하는 단계; 및 상기 저항 스위칭층 상에 상부 전극층을 형성하는 단계;를 포함할 수 있다.According to one embodiment of the present invention, the method of manufacturing the resistive switching memory device may include forming a lower electrode layer on a substrate; forming an insulating layer on the lower electrode layer; forming a via hole exposing the lower electrode layer by removing a portion of the insulating layer; forming a multi-layer resistance switching layer located on the lower electrode layer in the via hole and performing a resistance switching operation by forming and destroying conductive filaments in a halide perovskite material; and forming an upper electrode layer on the resistance switching layer.

본 발명의 일 실시예에 의하면, 상기 저항 스위칭층을 형성하는 단계는, 상기 비아홀 내에 상기 하부 전극층 상에 전도성 필라멘트 형성층을 형성하는 단계; 및 상기 전도성 필라멘트 형성층 상에 금속 도핑층을 형성하는 단계;를 포함할 수 있다.According to one embodiment of the present invention, forming the resistance switching layer may include forming a conductive filament formation layer on the lower electrode layer in the via hole; and forming a metal doped layer on the conductive filament forming layer.

본 발명의 일 실시예에 의하면, 상기 전도성 필라멘트 형성층을 형성하는 단계는, 상기 비아홀 내에 상기 하부 전극층 상에 금속 할로겐층을 형성하는 단계; 및 상기 금속 할로겐층에 유기 할로겐 물질을 투입하여 상기 할라이드 페로브스카이트 물질을 형성함으로써, 상기 전도성 필라멘트 형성층을 형성하는 단계;를 포함할 수 있다.According to one embodiment of the present invention, the forming of the conductive filament forming layer may include forming a metal halide layer on the lower electrode layer in the via hole; and forming the conductive filament forming layer by injecting an organic halogen material into the metal halide layer to form the halide perovskite material.

본 발명의 일 실시예에 의하면, 상기 금속 할로겐층은 PbI2, PbBr2, PbCl2, SnI2, SnBr2, SnCl2, GeI2, GeBr2, 및 GeCl2 중 적어도 어느 하나의 물질을 포함할 수 있고, 상기 유기 할로겐 물질은 CH3NH3I, CH3NH3Br, CH3NH3Cl, CH3CH2NH3I, CH3CH2NH3Br, CH3CH2NH3Cl, HC(NH2)2I, HC(NH2)2Br, HC(NH2)2Cl, C(NH2)3I, C(NH2)3Br, C(NH2)3Cl, (C4H9NH3)2I, (C4H9NH3)2Br, (C4H9NH3)2Cl, (C6H5CH2NH3)2I, (C6H5CH2NH3)2Br, (C6H5CH2NH3)2Cl, (C6H5CH2CH2NH3)2I, (C6H5CH2CH2NH3)2Br, (C6H5CH2CH2NH3)2Cl, (HOOC(CH2)4NH3)2I, (HOOC(CH2)4NH3)2Br, 및 (HOOC(CH2)4NH3)2Cl 중 적어도 어느 하나의 물질을 포함할 수 있고, 상기 할라이드 페로브스카이트 물질은 CH3NH3PbI3, CH3NH3PbBr3, CH3NH3PbCl3, CH3NH3SnI3, CH3NH3SnBr3, CH3NH3SnCl3, CH3NH3GeI3, CH3NH3GeBr3, CH3NH3GeCl3, CH3CH2NH3PbI3, CH3CH2NH3PbBr3, CH3CH2NH3PbCl3, CH3CH2NH3SnI3, CH3CH2NH3SnBr3, CH3CH2NH3SnCl3, CH3CH2NH3GeI3, CH3CH2NH3GeBr3, CH3CH2NH3GeCl3, [HC(NH2)2]PbI3, [HC(NH2)2]PbBr3, [HC(NH2)2]PbCl3, [HC(NH2)2]SnI3, [HC(NH2)2]SnBr3, [HC(NH2)2]SnCl3, [HC(NH2)2]GeI3, [HC(NH2)2]GeBr3, [HC(NH2)2]GeCl3, C(NH2)3PbI3, C(NH2)3PbBr3, C(NH2)3PbCl3, C(NH2)3SnI3, C(NH2)3SnBr3, C(NH2)3SnCl3, C(NH2)3GeI3, C(NH2)3GeBr3, C(NH2)3GeCl3, (C4H9NH3)2PbI4, (C4H9NH3)2PbBr4, (C4H9NH3)2PbCl4, (C4H9NH3)2SnI4, (C4H9NH3)2SnBr4, (C4H9NH3)2SnCl4, (C4H9NH3)2GeI4, (C4H9NH3)2GeBr4, (C4H9NH3)2GeCl4, (C6H5CH2NH3)2PbI4, (C6H5CH2NH3)2PbBr4, (C6H5CH2NH3)2PbCl4, (C6H5CH2NH3)2SnI4, (C6H5CH2NH3)2SnBr4, (C6H5CH2NH3)2SnCl4, (C6H5CH2NH3)2GeI4, (C6H5CH2NH3)2GeBr4, (C6H5CH2NH3)2GeCl4, (C6H5CH2CH2NH3)2PbI4, (C6H5CH2CH2NH3)2PbBr4, (C6H5CH2CH2NH3)2PbCl4, (C6H5CH2CH2NH3)2SnI4, (C6H5CH2CH2NH3)2SnBr4, (C6H5CH2CH2NH3)2SnCl4, (C6H5CH2CH2NH3)2GeI4, (C6H5CH2CH2NH3)2GeBr4, (C6H5CH2CH2NH3)2GeCl4, (HOOC(CH2)4NH3)2PbI4, (HOOC(CH2)4NH3)2PbBr4, (HOOC(CH2)4NH3)2PbCl4, (HOOC(CH2)4NH3)2SnI4, (HOOC(CH2)4NH3)2SnBr4, (HOOC(CH2)4NH3)2SnCl4, (HOOC(CH2)4NH3)2GeI4, (HOOC(CH2)4NH3)2GeBr4 및 (HOOC(CH2)4NH3)2GeCl4 중 적어도 어느 하나를 포함할 수 있다.According to one embodiment of the present invention, the metal halide layer is PbI 2, PbBr 2 , PbCl 2 , SnI 2 , SnBr 2 , SnCl 2 , GeI 2 , GeBr 2 , and GeCl 2 , wherein the organic halogen material is CH 3 NH 3 I, CH 3 NH 3 Br, CH 3 NH 3 Cl, CH 3 CH 2 NH 3 I, CH 3 CH 2 NH 3 Br, CH 3 CH 2 NH 3 Cl, HC(NH 2 ) 2 I, HC(NH 2 ) 2 Br, HC(NH 2 ) 2 Cl, C(NH 2 ) 3 I, C(NH 2 ) 3 Br, C(NH 2 ) 3 Cl, (C 4 H 9 NH 3 ) 2 I, (C 4 H 9 NH 3 ) 2 Br, (C 4 H 9 NH 3 ) 2 Cl, (C 6 H 5 CH 2 NH 3 ) 2 I, (C 6 H 5 CH 2 NH 3 ) 2 Br, (C 6 H 5 CH 2 NH 3 ) 2 Cl, (C 6 H 5 CH 2 CH 2 NH 3 ) 2 I , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 Br, (C 6 H 5 CH 2 CH 2 NH 3 ) 2 Cl, (HOOC(CH 2 ) 4 NH 3 ) 2 I , (HOOC(CH 2 ) 4 NH 3 ) 2 Br, and (HOOC(CH 2 ) 4 NH 3 ) 2 Cl The halide perovskite material may include at least one of CH 3 NH 3 PbI 3 , CH 3 NH 3 PbBr 3 , CH 3 NH 3 PbCl 3 , CH 3 NH 3 SnI 3 , CH 3 NH 3 SnBr 3, CH 3 NH 3 SnCl 3, CH 3 NH 3 GeI 3 , CH 3 NH 3 GeBr 3, CH 3 NH 3 GeCl 3, CH 3 CH 2 NH 3 PbI 3 , CH 3 CH 2 NH 3 PbBr 3 , CH 3 CH 2 NH 3 PbCl 3 , CH 3 CH 2 NH 3 SnI 3 , CH 3 CH 2 NH 3 SnBr 3 , CH 3 CH 2 NH 3 SnCl 3 , CH 3 CH 2 NH 3 GeI 3 , CH 3 CH 2 NH 3 GeBr 3 , CH 3 CH 2 NH 3 GeCl 3 , [HC(NH 2 ) 2 ]PbI 3 , [HC(NH 2 ) 2 ]PbBr 3 , [HC(NH 2 ) 2 ]PbCl 3 , [HC(NH 2 ) 2 ]SnI 3 , [HC(NH 2 ) 2 ]SnBr 3 , [HC(NH 2 ) 2 ]SnCl 3 , [HC(NH 2 ) 2 ]GeI 3 , [HC(NH 2 ) 2 ] GeBr 3 , [HC(NH 2 ) 2 ]GeCl 3 , C(NH 2 ) 3 PbI 3 , C(NH 2 ) 3 PbBr 3 , C(NH 2 ) 3 PbCl 3 , C(NH 2 ) 3 SnI 3 , C(NH 2 ) 3 SnBr 3 , C(NH 2 ) 3 SnCl 3 , C(NH 2 ) 3 GeI 3 , C(NH 2 ) 3 GeBr 3 , C(NH 2 ) 3 GeCl 3 , (C 4 H 9 NH 3 ) 2 PbI 4 , (C 4 H 9 NH 3 ) 2 PbBr 4 , (C 4 H 9 NH 3 ) 2 PbCl 4 , (C 4 H 9 NH 3 ) 2 SnI 4 , (C 4 H 9 NH 3 ) 2 SnBr 4 , (C 4 H 9 NH 3 ) 2 SnCl 4 , (C 4 H 9 NH 3 ) 2 GeI 4 , (C 4 H 9 NH 3 ) 2 GeBr 4 , (C 4 H 9 NH 3 ) 2 GeCl 4 , (C 6 H 5 CH 2 NH 3 ) 2 PbI 4 , (C 6 H 5 CH 2 NH 3 ) 2 PbBr 4 , (C 6 H 5 CH 2 NH 3 ) 2 PbCl 4 , (C 6 H 5 CH 2 NH 3 ) 2 SnI 4 , (C 6 H 5 CH 2 NH 3 ) 2 SnBr 4 , (C 6 H 5 CH 2 NH 3 ) 2 SnCl 4 , (C 6 H 5 CH 2 NH 3 ) 2 GeI 4 , (C 6 H 5 CH 2 NH 3 ) 2 GeBr 4 , (C 6 H 5 CH 2 NH 3 ) 2 GeCl 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 PbI 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 PbBr 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 PbCl 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 SnI 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 SnBr 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 SnCl 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 GeI 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 GeBr 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 GeCl 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 PbI 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 PbBr 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 PbCl 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 SnI 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 SnBr 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 SnCl 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 GeI 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 GeBr 4 and (HOOC(CH 2 ) 4 NH 3 ) 2 GeCl 4 .

본 발명의 기술적 사상에 의할 경우, 저항 스위칭 메모리 소자는 활성 전극의 기능을 수행하는 제1 금속 도핑층으로부터 제공되는 도핑된 금속에 의하여 할라이드 페로브스카이트 물질을 포함하는 전도성 필라멘트 형성층에 전도성 필라멘트를 형성 또는 파괴하여 저항 스위치 동작을 구현할 수 있다. 상기 저항 스위칭 메모리 소자는 낮은 동작 전압과 높은 온/오프 비의 장점을 가진다.According to the technical idea of the present invention, the resistance switching memory device is a conductive filament formed layer containing a halide perovskite material by the doped metal provided from the first metal doped layer that performs the function of the active electrode. The resistive switch operation can be implemented by forming or destroying. The resistive switching memory device has advantages of a low operating voltage and a high on/off ratio.

상기 저항 스위칭 메모리 소자에 포함되는 상기 전도성 필라멘트 형성층은 내구성과 안정성과 같은 신뢰성에 제한이 있을 수 있으므로, 필라멘트 형성을 제어할 필요가 있다. 이를 위하여, 순차적인 기상 증착을 이용하여 상기 할라이드 페로브스카이트 물질로 구성된 전도성 필라멘트 형성층 상에 금속이 도핑된 산화물을 포함하는 제1 금속 도핑층을 형성시킴에 의하여 상기 전도성 필라멘트의 형성과 파괴를 제어할 수 있다. 상기 금속이 도핑된 산화물 내의 금속의 농도를 제어함에 의하여, 금속 물질로 구성되는 전도성 필라멘트의 형성과 파괴를 제어할 수 있다. 이러한 금속이 도핑된 산화물을 사용하지 않고, 금속 물질을 제공하는 구성 요소로서 금속 전극을 사용하는 저항 스위치 소자의 경우에는 400 사이클까지의 내구성을 가지는 반면, 본 발명의 저항 스위칭 메모리 소자는 30,000 사이클까지의 내구성을 가질 수 있다.Since the conductive filament formation layer included in the resistance switching memory device may have limitations in reliability such as durability and stability, it is necessary to control filament formation. To this end, a first metal doped layer including a metal doped oxide is formed on the conductive filament formation layer composed of the halide perovskite material using sequential vapor deposition, thereby preventing formation and destruction of the conductive filaments. You can control it. By controlling the concentration of the metal in the metal doped oxide, it is possible to control the formation and destruction of the conductive filaments made of a metal material. In the case of a resistance switch element using a metal electrode as a component providing a metal material without using such a metal-doped oxide, durability is up to 400 cycles, whereas the resistance switching memory element of the present invention has durability up to 30,000 cycles. of durability.

또한, 상기 저항 스위칭 메모리 소자에서는, 상기 도핑된 금속의 농도에 의존하여 저항 스위치 거동이 변화될 수 있고, 상기 저항 스위칭 메모리 소자의 신뢰성과 균일성에 영향을 줄 수 있다. 특히, 상기 금속의 농도가 저농도인 경우에는 저항 스위칭 거동이 나타나지 않고, 문턱 스위칭 거동을 나타내므로, 고성능 저항 스위칭 메모리 소자를 구현하기 위하여 상기 전도성 필라멘트를 형성하기 위한 금속의 농도를 제어할 필요가 있다.In addition, in the resistance switching memory device, resistance switching behavior may be changed depending on the concentration of the doped metal, and reliability and uniformity of the resistance switching memory device may be affected. In particular, when the concentration of the metal is low, resistance switching behavior does not appear and threshold switching behavior is exhibited. Therefore, it is necessary to control the concentration of the metal for forming the conductive filament in order to implement a high-performance resistance switching memory device. .

또한, 상기 금속이 도핑된 산화물 포함하는 제1 금속 도핑층은 상기 할라이드 페로브스카이트 물질을 보호하는 보호막층(passivation)으로 기능할 수 있다. 이에 따라, 상기 저항 스위칭 메모리 소자는 적어도 15일 동안 대기 환경에서 106 수준의 높은 온/오프 비를 유지할 수 있다.In addition, the first metal doped layer including the metal-doped oxide may function as a passivation layer that protects the halide perovskite material. Accordingly, the resistance switching memory device may maintain a high on/off ratio of 10 6 level in an air environment for at least 15 days.

이러한 결과로부터, 상기 금속이 도핑된 산화물은 할라이드 페로브스카이트 물질에 제공되는 금속의 함량을 제어할 수 있고, 또한 고밀도 메모리 응용을 위한 할라이드 페로브스카이트 기반 저항 스위칭 메모리 소자의 성능 및 신뢰성을 개선할 수 있다.From these results, the metal-doped oxide can control the metal content provided to the halide perovskite material, and also improves the performance and reliability of the halide perovskite-based resistive switching memory device for high-density memory applications. can be improved

상술한 본 발명의 효과들은 예시적으로 기재되었고, 이러한 효과들에 의해 본 발명의 범위가 한정되는 것은 아니다.The effects of the present invention described above have been described by way of example, and the scope of the present invention is not limited by these effects.

도 1은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자를 도시하는 단면도이다.
도 2는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자를 도시하는 단면도이다.
도 3은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자를 도시하는 단면도이다.
도 4는 본 발명의 일실시예에 따른 비아홀 구조 내에 형성된 저항 스위칭 메모리 소자를 도시하는 개략도이다.
도 5는 본 발명의 일실시예에 따른 비아홀 구조 내에 형성된 저항 스위칭 메모리 소자를 도시하는 단면도이다.
도 6은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자에서 전도성 필라멘트 형성층 내에서의 전도성 필라멘트의 형성과 파괴를 설명하는 개략도이다.
도 7 내지 도 12는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 제조 방법을 공정 단계에 따라 도시한 단면도들이다.
도 13은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 전도성 필라멘트 형성층을 구성하는 2차원 층상형 할라이드 페로브스카이트 물질을 도시하는 모식도이다.
도 14는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 전도성 필라멘트 형성층을 구성하는 2차원 층상형 할라이드 페로브스카이트 물질에 대한 X-선 회절 패턴을 도시하는 그래프이다.
도 15는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 전류-전압 특성을 나타내는 그래프이다.
도 16은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 연속적인 동작에 따른 내구성 및 저장된 정보의 안정성 특성을 나타내는 그래프들이다.
도 17은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 신뢰성 특성을 나타내는 그래프들이다.
도 18은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 다중 레벨 데이터 저장 능력을 나타내는 그래프들이다.
도 19는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 스위칭 속도를 나타내는 그래프들이다.
도 20은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 대기 환경에서의 장기 안정성을 나타내는 그래프들이다.1 is a cross-sectional view illustrating a resistive switching memory device according to an exemplary embodiment of the present invention.
2 is a cross-sectional view illustrating a resistive switching memory device according to an exemplary embodiment of the present invention.
3 is a cross-sectional view illustrating a resistive switching memory device according to an exemplary embodiment of the present invention.
4 is a schematic diagram illustrating a resistive switching memory element formed in a via hole structure according to an embodiment of the present invention.
5 is a cross-sectional view illustrating a resistive switching memory device formed in a via hole structure according to an embodiment of the present invention.
6 is a schematic diagram illustrating formation and destruction of conductive filaments in a conductive filament formation layer in a resistive switching memory device according to an embodiment of the present invention.
7 to 12 are cross-sectional views illustrating a method of manufacturing a resistive switching memory device according to an embodiment of the present invention according to process steps.
13 is a schematic diagram showing a two-dimensional layered halide perovskite material constituting a conductive filament forming layer of a resistive switching memory device according to an embodiment of the present invention.
14 is a graph showing an X-ray diffraction pattern of a two-dimensional layered halide perovskite material constituting a conductive filament forming layer of a resistive switching memory device according to an embodiment of the present invention.
15 is a graph showing current-voltage characteristics of a resistive switching memory device according to an embodiment of the present invention.
16 are graphs illustrating durability and stability characteristics of stored information according to continuous operation of a resistive switching memory device according to an embodiment of the present invention.
17 are graphs showing reliability characteristics of a resistive switching memory device according to an embodiment of the present invention.
18 are graphs showing multi-level data storage capabilities of a resistive switching memory device according to an embodiment of the present invention.
19 are graphs showing the switching speed of a resistive switching memory device according to an embodiment of the present invention.
20 are graphs showing long-term stability of a resistive switching memory device according to an embodiment of the present invention in an atmospheric environment.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 본 명세서에서 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments of the present invention are provided to more completely explain the technical idea of the present invention to those skilled in the art, and the following examples may be modified in many different forms, The scope of the technical idea is not limited to the following examples. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the spirit of the invention to those skilled in the art. Like reference numerals throughout this specification mean like elements. Further, various elements and areas in the drawings are schematically drawn. Therefore, the technical spirit of the present invention is not limited by the relative size or spacing drawn in the accompanying drawings.

본 발명의 기술적 사상은 할라이드 페로브스카이트 물질을 적용한 저항 스위칭 메모리 소자를 제공하는 것이다.The technical idea of the present invention is to provide a resistance switching memory device using a halide perovskite material.

상기 할라이드 페로브스카이트 물질은 ABX3 구조를 가진다. 여기에서, "A"는 유기 양이온, "B"는 금속 양이온, 및 "X"는 할로겐 음이온을 의미한다. 상기 할라이드 페로브스카이트 물질은 결함 이동 또는 이온 이동에 기인하여, 전류-전압 특성에서 상당한 히스테리시스 현상을 나타낸다. 이러한 히스테리시스 현상은 태양 전지에서는 안정성 및 성능에 역효과를 발생시키지만, 저항 스위칭 메모리 소자에서는 저항 스위칭 층으로 사용되는 가능성을 나타낸다.The halide perovskite material has an ABX 3 structure. Here, "A" denotes an organic cation, "B" denotes a metal cation, and "X" denotes a halide anion. The halide perovskite material exhibits significant hysteresis in current-voltage characteristics due to defect migration or ion migration. Although this hysteresis phenomenon has an adverse effect on stability and performance in solar cells, it shows potential for use as a resistive switching layer in resistive switching memory devices.

상기 할라이드 페로브스카이트 기반 저항 스위칭 메모리 소자는 저전압 동작과 높은 온/오프 비 등과 같은 장점을 제공할 수 있다. 또한, 상기 할라이드 페로브스카이트 기반 저항 스위칭 메모리 소자는 고밀도 교차점(cross-point) 메모리 소자에 적용될 가능성이 있다. 이러한 관점에서, 저항 스위칭 메모리 소자로의 적용을 위하여, 저 차원의 할라이드 페로브스카이트 물질 또는 할라이드 페로브스카이트 기반 양자점들에 대한 연구가 계속되고 있다.The halide perovskite-based resistive switching memory device may provide advantages such as low voltage operation and high on/off ratio. In addition, the halide perovskite-based resistive switching memory device may be applied to a high-density cross-point memory device. From this point of view, research on low-dimensional halide perovskite materials or halide perovskite-based quantum dots is continuing for application to resistance switching memory devices.

그러나, 이러한 할라이드 페로브스카이트 기반 저항 스위칭 메모리는 내구성과 같은 신뢰성에 아직 한계가 있다. 예를 들어, 일반적인 산화물 기반 저항 스위칭 메모리 소자가 106 사이클 이상에서도 안정적으로 동작하는 반면, 종래의 할라이드 페로브스카이트 기반 저항 스위칭 메모리는 안정적으로 동작되는 한계가 약 103 사이클이므로, 안정성이 낮은 한계가 있다. 또한, 할라이드 페로브스카이트 물질은 물질 특성 상 습도 및 대기 조건에서 낮은 안정성을 가지므로, 환경 영향에 따라 스위칭 거동이 저하되는 한계가 있다. 또한, 상기 할라이드 페로브스카이트 물질이 상부 전극과 반응하여 반응물을 형성하기 용이하므로, 스위칭 특성의 저하가 발생하게 되고, 따라서, 이러한 현상을 방지할 수 있는 보호층의 추가가 요구된다.However, these halide perovskite-based resistive switching memories still have limitations in reliability such as durability. For example, while a typical oxide-based resistive switching memory device operates stably even at 10 6 cycles or more, a conventional halide perovskite-based resistive switching memory device has a stable operation limit of about 10 3 cycles, and thus has low stability. There are limits. In addition, since the halide perovskite material has low stability in humidity and atmospheric conditions due to material characteristics, there is a limit in that switching behavior is deteriorated according to environmental influences. In addition, since the halide perovskite material easily reacts with the upper electrode to form a reactant, a decrease in switching characteristics occurs, and thus, the addition of a protective layer capable of preventing this phenomenon is required.

저항 스위칭 메모리 소자에서, 할라이드 페로브스카이트 물질의 저항 스위칭 거동을 구현하기 위하여, 예를 들어, 이온 이동 또는 결함 이동에 의하여 전도성 필라멘트를 형성하거나 또는 계면에 대한 쇼트키 장벽 높이를 변화시키는 등의 다양한 스위칭 메커니즘이 제안되었다. 이중에서, 할라이드 페로브스카이트 기반 저항 스위칭 메모리 소자에서, 은과 같은 금속을 제공하여 전도성 필라멘트를 형성하는 방식을 고려할 수 있고, 이러한 방식은 낮은 동작 전압 및 높은 온/오프 비를 가지는 장점이 있다. In the resistance switching memory device, in order to implement the resistance switching behavior of the halide perovskite material, for example, forming a conductive filament by ion migration or defect migration, or changing the Schottky barrier height with respect to the interface, etc. Various switching mechanisms have been proposed. Among them, in the halide perovskite-based resistive switching memory device, a method of forming a conductive filament by providing a metal such as silver may be considered, and this method has the advantage of having a low operating voltage and a high on/off ratio. .

상기 저항 스위칭 메모리 소자는 제공층으로부터 제공되는 은(Ag)과 같은 도핑된 금속에 의하여 전도성 필라멘트가 형성되고 파괴되면서 동작할 수 있다. 상기 전도성 필라멘트는 제공되는 은과 같은 금속의 농도에 의존하여 저항 스위칭 거동의 변화를 구현할 수 있고, 상기 저항 스위칭 메모리 소자의 신뢰성과 균일성에 영향을 줄 수 있다. 특히, 은과 같은 금속의 농도가 저농도인 경우에는 문턱 스위칭 거동을 발생시키며, 저항 스위칭 거동은 발생시키지 않는다. 따라서, 고성능 저항 스위칭 메모리 소자를 구현하기 위하여, 전도성 필라멘트 형성을 위하여 은과 같은 금속의 농도를 제어할 필요가 있다.The resistance switching memory device may operate while a conductive filament is formed and destroyed by a doped metal such as silver (Ag) provided from a provision layer. The conductive filament may implement a change in resistance switching behavior depending on the concentration of a metal such as silver, and may affect reliability and uniformity of the resistance switching memory device. In particular, when the concentration of a metal such as silver is low, a threshold switching behavior occurs, but a resistance switching behavior does not occur. Therefore, in order to implement a high-performance resistive switching memory device, it is necessary to control the concentration of a metal such as silver to form a conductive filament.

도 1은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자(100)를 도시하는 단면도이다.1 is a cross-sectional view showing a resistive switching memory device 100 according to an embodiment of the present invention.

도 1을 참조하면, 저항 스위칭 메모리 소자(100)는, 기판(110), 하부 전극층(120), 저항 스위칭층(130), 및 상부 전극층(170)을 포함한다.Referring to FIG. 1 , a resistance switching memory device 100 includes a substrate 110 , a lower electrode layer 120 , a resistance switching layer 130 , and an upper electrode layer 170 .

구체적으로, 저항 스위칭 메모리 소자(100)는, 기판(110); 기판(110) 상에 위치하는 하부 전극층(120); 하부 전극층(120) 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층(130); 및 저항 스위칭층(130) 상에 위치하는 상부 전극층(170)을 포함한다.Specifically, the resistance switching memory device 100 includes a substrate 110; a lower electrode layer 120 positioned on the substrate 110; a resistance switching layer 130 disposed on the lower electrode layer 120 and made of multiple layers to perform a resistance switching operation by forming and breaking conductive filaments in a halide perovskite material; and an upper electrode layer 170 positioned on the resistance switching layer 130 .

기판(110)은 다양한 기판을 포함할 수 있다. 기판(110)은, 예를 들어 실리콘층(112) 및 실리콘층(112) 상에 실리콘 산화물층(114)이 위치하여 구성될 수 있다. 기판(110)은, 예를 들어 유리층으로 구성될 수 있다. 그러나, 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.The substrate 110 may include various substrates. The substrate 110 may include, for example, a silicon layer 112 and a silicon oxide layer 114 positioned on the silicon layer 112 . The substrate 110 may be formed of, for example, a glass layer. However, this is exemplary and the technical spirit of the present invention is not limited thereto.

하부 전극층(120)은 기판(110) 상에 위치할 수 있다. 하부 전극층(120)은 전도성 물질을 포함할 수 있고, 예를 들어 백금, 알루미늄, 구리, 금, 은, 철, 팔라듐, 티타늄, 아연, 몰리브덴, 텅스텐, 니켈, 니오븀, 루비듐, 이리듐, 탄탈륨, 크롬, n-형 실리콘, p-형 실리콘, 인듐-주석 산화물, 및 이들의 합금 중 적어도 어느 하나를 포함할 수 있다.The lower electrode layer 120 may be positioned on the substrate 110 . The lower electrode layer 120 may include a conductive material, for example, platinum, aluminum, copper, gold, silver, iron, palladium, titanium, zinc, molybdenum, tungsten, nickel, niobium, rubidium, iridium, tantalum, or chromium. , n-type silicon, p-type silicon, indium-tin oxide, and alloys thereof.

또한, 기판(110)과 하부 전극층(120) 사이에 개재되어, 기판(110)과 하부 전극층(120)을 서로 접착시키는 접착층(122)을 더 포함할 수 있다. 접착층(122)에 의하여 기판(110)과 하부 전극층(120) 사이의 접착이 더 강해질 수 있고, 균일한 접착이 이루어 질 수 있다. 접착층(122)은, 예를 들어 티타늄, 티타늄 질화물, 실리콘, 알루미늄, 이리듐, 크롬 및 이들의 합금 중 적어도 어느 하나를 포함할 수 있다. 그러나, 몇몇 다른 실시 예들에 있어서, 접착층은 생략될 수도 있다.In addition, an adhesive layer 122 interposed between the substrate 110 and the lower electrode layer 120 to adhere the substrate 110 and the lower electrode layer 120 to each other may be further included. The adhesion between the substrate 110 and the lower electrode layer 120 may be stronger and uniform adhesion may be achieved by the adhesive layer 122 . The adhesive layer 122 may include, for example, at least one of titanium, titanium nitride, silicon, aluminum, iridium, chromium, and alloys thereof. However, in some other embodiments, the adhesive layer may be omitted.

저항 스위칭층(130)은 하부 전극층(120) 상에 위치할 수 있다. 저항 스위칭층(130)은 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어질 수 있다.The resistance switching layer 130 may be positioned on the lower electrode layer 120 . The resistance switching layer 130 may be formed of multiple layers to perform a resistance switching operation by forming and destroying conductive filaments in a halide perovskite material.

저항 스위칭층(130)은 전도성 필라멘트 형성층(140) 및 제1 금속 도핑층(150)을 포함할 수 있다.The resistance switching layer 130 may include a conductive filament formation layer 140 and a first metal doped layer 150 .

도 1의 저항 스위칭 메모리 소자(100)에서는, 전도성 필라멘트 형성층(140)은 하부 전극층(120) 상에 위치할 수 있다. 제1 금속 도핑층(150)은 전도성 필라멘트 형성층(140) 상에 위치할 수 있다.In the resistance switching memory device 100 of FIG. 1 , the conductive filament formation layer 140 may be positioned on the lower electrode layer 120 . The first metal doped layer 150 may be positioned on the conductive filament formation layer 140 .

전도성 필라멘트 형성층(140)은, 상기 할라이드 페로브스카이트 물질을 포함할 수 있다. 상기 할라이드 페로브스카이트 물질은 ABX 구조를 가질 수 있다. (여기에서, "A"는 유기 양이온, "B"는 금속 양이온, 및 "X"는 할로겐 음이온을 의미함)The conductive filament formation layer 140 may include the halide perovskite material. The halide perovskite material may have an ABX structure. (Where "A" means an organic cation, "B" means a metal cation, and "X" means a halide anion)

상기 할라이드 페로브스카이트 물질은, 예를 들어 CH3NH3PbI3, CH3NH3PbBr3, CH3NH3PbCl3, CH3NH3SnI3, CH3NH3SnBr3, CH3NH3SnCl3, CH3NH3GeI3, CH3NH3GeBr3, CH3NH3GeCl3, CH3CH2NH3PbI3, CH3CH2NH3PbBr3, CH3CH2NH3PbCl3, CH3CH2NH3SnI3, CH3CH2NH3SnBr3, CH3CH2NH3SnCl3, CH3CH2NH3GeI3, CH3CH2NH3GeBr3, CH3CH2NH3GeCl3, [HC(NH2)2]PbI3, [HC(NH2)2]PbBr3, [HC(NH2)2]PbCl3, [HC(NH2)2]SnI3, [HC(NH2)2]SnBr3, [HC(NH2)2]SnCl3, [HC(NH2)2]GeI3, [HC(NH2)2]GeBr3, [HC(NH2)2]GeCl3, C(NH2)3PbI3, C(NH2)3PbBr3, C(NH2)3PbCl3, C(NH2)3SnI3, C(NH2)3SnBr3, C(NH2)3SnCl3, C(NH2)3GeI3, C(NH2)3GeBr3, C(NH2)3GeCl3, (C4H9NH3)2PbI4, (C4H9NH3)2PbBr4, (C4H9NH3)2PbCl4, (C4H9NH3)2SnI4, (C4H9NH3)2SnBr4, (C4H9NH3)2SnCl4, (C4H9NH3)2GeI4, (C4H9NH3)2GeBr4, (C4H9NH3)2GeCl4, (C6H5CH2NH3)2PbI4, (C6H5CH2NH3)2PbBr4, (C6H5CH2NH3)2PbCl4, (C6H5CH2NH3)2SnI4, (C6H5CH2NH3)2SnBr4, (C6H5CH2NH3)2SnCl4, (C6H5CH2NH3)2GeI4, (C6H5CH2NH3)2GeBr4, (C6H5CH2NH3)2GeCl4, (C6H5CH2CH2NH3)2PbI4, (C6H5CH2CH2NH3)2PbBr4, (C6H5CH2CH2NH3)2PbCl4, (C6H5CH2CH2NH3)2SnI4, (C6H5CH2CH2NH3)2SnBr4, (C6H5CH2CH2NH3)2SnCl4, (C6H5CH2CH2NH3)2GeI4, (C6H5CH2CH2NH3)2GeBr4, (C6H5CH2CH2NH3)2GeCl4, (HOOC(CH2)4NH3)2PbI4, (HOOC(CH2)4NH3)2PbBr4, (HOOC(CH2)4NH3)2PbCl4, (HOOC(CH2)4NH3)2SnI4, (HOOC(CH2)4NH3)2SnBr4, (HOOC(CH2)4NH3)2SnCl4, (HOOC(CH2)4NH3)2GeI4, (HOOC(CH2)4NH3)2GeBr4, 및 (HOOC(CH2)4NH3)2GeCl4 중 적어도 어느 하나를 포함할 수 있다.The halide perovskite material is, for example, CH 3 NH 3 PbI 3 , CH 3 NH 3 PbBr 3 , CH 3 NH 3 PbCl 3 , CH 3 NH 3 SnI 3 , CH 3 NH 3 SnBr 3 , CH 3 NH 3 SnCl 3, CH 3 NH 3 GeI 3 , CH 3 NH 3 GeBr 3, CH 3 NH 3 GeCl 3, CH 3 CH 2 NH 3 PbI 3 , CH 3 CH 2 NH 3 PbBr 3 , CH 3 CH 2 NH 3 PbCl 3 , CH 3 CH 2 NH 3 SnI 3 , CH 3 CH 2 NH 3 SnBr 3 , CH 3 CH 2 NH 3 SnCl 3 , CH 3 CH 2 NH 3 GeI 3 , CH 3 CH 2 NH 3 GeBr 3 , CH 3 CH 2 NH 3 GeCl 3 , [HC(NH 2 ) 2 ]PbI 3 , [HC(NH 2 ) 2 ]PbBr 3 , [HC(NH 2 ) 2 ]PbCl 3 , [HC(NH 2 ) 2 ]SnI 3 , [HC(NH 2 ) 2 ]SnBr 3 , [HC(NH 2 ) 2 ]SnCl 3 , [HC(NH 2 ) 2 ]GeI 3 , [HC(NH 2 ) 2 ] GeBr 3 , [HC(NH 2 ) 2 ]GeCl 3 , C(NH 2 ) 3 PbI 3 , C(NH 2 ) 3 PbBr 3 , C(NH 2 ) 3 PbCl 3 , C(NH 2 ) 3 SnI 3 , C(NH 2 ) 3 SnBr 3 , C(NH 2 ) 3 SnCl 3 , C(NH 2 ) 3 GeI 3 , C(NH 2 ) 3 GeBr 3 , C(NH 2 ) 3 GeCl 3 , (C 4 H 9 NH 3 ) 2 PbI 4 , (C 4 H 9 NH 3 ) 2 PbBr 4 , (C 4 H 9 NH 3 ) 2 PbCl 4 , (C 4 H 9 NH 3 ) 2 SnI 4 , (C 4 H 9 NH 3 ) 2 SnBr 4 , (C 4 H 9 NH 3 ) 2 SnCl 4 , (C 4 H 9 NH 3 ) 2 GeI 4 , (C 4 H 9 NH 3 ) 2 GeBr 4 , (C 4 H 9 NH 3 ) 2 GeCl 4 , (C 6 H 5 CH 2 NH 3 ) 2 PbI 4 , (C 6 H 5 CH 2 NH 3 ) 2 PbBr 4 , (C 6 H 5 CH 2 NH 3 ) 2 PbCl 4 , (C 6 H 5 CH 2 NH 3 ) 2 SnI 4 , (C 6 H 5 CH 2 NH 3 ) 2 SnBr 4 , (C 6 H 5 CH 2 NH 3 ) 2 SnCl 4 , (C 6 H 5 CH 2 NH 3 ) 2 GeI 4 , (C 6 H 5 CH 2 NH 3 ) 2 GeBr 4 , (C 6 H 5 CH 2 NH 3 ) 2 GeCl 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 PbI 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 PbBr 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 PbCl 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 SnI 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 SnBr 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 SnCl 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 GeI 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 GeBr 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 GeCl 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 PbI 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 PbBr 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 PbCl 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 SnI 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 SnBr 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 SnCl 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 GeI 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 GeBr 4 , and (HOOC(CH 2 ) 4 NH 3 ) 2 GeCl 4 .

전도성 필라멘트 형성층(140)의 내부에서는, 제1 금속 도핑층(150)에 도핑된 금속이 전도성 필라멘트 형성층(140)으로 이동하여 상기 전도성 필라멘트를 형성하고, 또는 이탈하여 상기 전도성 필라멘트가 파괴될 수 있다.Inside the conductive filament forming layer 140, the metal doped in the first metal doping layer 150 moves to the conductive filament forming layer 140 to form the conductive filament, or may be separated and the conductive filament may be destroyed. .

상기 전도성 필라멘트는 다음과 같은 방식으로 형성되거나 또는 파괴될 수 있다. 상기 금속 물질로 구성된 전도성 필라멘트가 형성되는 상기 저항 스위칭 메모리 소자에서, 전압이 인가되면, 도핑된 금속들이 제1 금속 도핑층(150)에서 전도성 필라멘트 형성층(140)으로 이동하고, 산화-환원 반응에 의하여 전도성 필라멘트 형성층(140) 내에 전도성 필라멘트를 형성한다. 상기 전도성 필라멘트는 확장되어, 하부 전극층(120)과 상부 전극층(170)을 전기적으로 연결할 수 있다. 이에 따라 상기 저항 스위칭 메모리 소자의 저항을 고저항 상태에서 저저항 상태로 변화시킬 수 있다.The conductive filaments may be formed or destroyed in the following manner. In the resistance switching memory device in which the conductive filaments made of the metal material are formed, when a voltage is applied, the doped metals move from the first metal doped layer 150 to the conductive filament formation layer 140 and participate in an oxidation-reduction reaction. Thus, conductive filaments are formed in the conductive filament forming layer 140 . The conductive filaments may be expanded to electrically connect the lower electrode layer 120 and the upper electrode layer 170 . Accordingly, the resistance of the resistance switching memory device may be changed from a high resistance state to a low resistance state.

전도성 필라멘트 형성층(140)에 형성되는 상기 전도성 필라멘트는 전기적 신호가 인가되면 형성되는 특성을 가질 수 있다. 또한, 전도성 필라멘트 형성층(140)에 형성되는 상기 전도성 필라멘트는 전기적 신호가 인가되면 형성되고, 상기 전기적 신호가 제거되어도 유지되는 비휘발성 특성을 가질 수 있다.The conductive filament formed on the conductive filament forming layer 140 may have a characteristic of being formed when an electrical signal is applied. In addition, the conductive filaments formed in the conductive filament forming layer 140 may have non-volatile characteristics that are formed when an electrical signal is applied and maintained even when the electrical signal is removed.

제1 금속 도핑층(150)은, 상기 전도성 필라멘트를 형성하는 금속이 도핑될 수 있다. 제1 금속 도핑층(150)은 상기 금속을 전도성 필라멘트 형성층(140)에 제공할 수 있다. 상기 금속은 양이온으로서 제공되거나 또는 원자로서 제공될 수 있다. 또한, 제1 금속 도핑층(150)은 외부로부터 산소(O2) 또는 수분(H2O)을 차단하여, 전도성 필라멘트 형성층(140)를 보호하는 보호층의 기능을 수행할 수 있다.The first metal doping layer 150 may be doped with a metal forming the conductive filaments. The first metal doped layer 150 may provide the metal to the conductive filament forming layer 140 . The metal may be provided as a cation or as an atom. In addition, the first metal doped layer 150 may block oxygen (O 2 ) or moisture (H 2 O) from the outside to perform a function of a protective layer that protects the conductive filament forming layer 140 .

제1 금속 도핑층(150)은 기지(matrix)로서 절연물을 포함할 수 있고, 예를 들어 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 구리 산화물, 및 알루미늄 산화물 중 적어도 어느 하나를 포함할 수 있다.The first metal doped layer 150 may include an insulator as a matrix, and for example, zinc oxide, indium oxide, indium-zinc oxide, indium-gallium oxide, zinc-tin oxide, aluminum-zinc oxide, Gallium-zinc oxide, indium-zinc-tin oxide, indium-gallium-zinc oxide, indium-gallium-tin oxide, hafnium oxide, hafnium-zirconium oxide, zirconium oxide, tantalum oxide, titanium oxide, tungsten oxide, manganese oxide, nickel oxide, magnesium oxide, silicon oxide, silicon nitride, silicon oxynitride, copper oxide, and aluminum oxide.

또한, 제1 금속 도핑층(150)은 상기 절연물에 금속이 도핑될 수 있고, 예를 들어 은, 구리, 철, 금, 티타늄, 아연, 마그네슘, 주석, 알루미늄, 텅스텐, 크롬, 몰리브덴, 백금, 탄탈륨, 망간, 및 이들의 합금 중 적어도 어느 하나가 도핑될 수 있다. 제1 금속 도핑층(150)은, 예를 들어 0.01% 내지 50% 범위의 금속 도핑 농도를 가질 수 있다. 상술한 금속은, 예를 들어 은, 구리, 철, 금, 티타늄, 아연, 마그네슘, 주석, 알루미늄, 텅스텐, 크롬, 몰리브덴, 백금, 탄탈륨, 망간, 및 이들의 합금 중 적어도 어느 하나는 전도성 필라멘트 형성층(140)에서 전도성 필라멘트를 형성할 수 있다.In addition, the first metal doping layer 150 may be doped with a metal on the insulator, for example, silver, copper, iron, gold, titanium, zinc, magnesium, tin, aluminum, tungsten, chromium, molybdenum, platinum, At least one of tantalum, manganese, and alloys thereof may be doped. The first metal doped layer 150 may have, for example, a metal doping concentration in the range of 0.01% to 50%. The above-mentioned metal, for example, at least one of silver, copper, iron, gold, titanium, zinc, magnesium, tin, aluminum, tungsten, chromium, molybdenum, platinum, tantalum, manganese, and alloys thereof is a conductive filament forming layer In 140, a conductive filament may be formed.

상기 도핑된 금속의 농도가 저농도인 경우에는. 저항 스위칭 메모리 소자(100)가 저항 스위칭 거동이 나타나지 않고, 문턱 스위칭 거동을 나타날 수 있다. 상기 도핑된 금속의 농도가 고농도인 경우에는. 저항 스위칭 거동이 나타날 수 있다.When the concentration of the doped metal is low. The resistance switching memory device 100 may exhibit threshold switching behavior without exhibiting resistance switching behavior. When the concentration of the doped metal is high. A resistive switching behavior may appear.

상부 전극층(170)은 저항 스위칭층(130) 상에 위치할 수 있다. 구체적으로, 상부 전극층(170)은 제1 금속 도핑층(150) 상에 위치할 수 있다. 상부 전극층(170)은 전도성 물질을 포함할 수 있고, 예를 들어 백금, 알루미늄, 구리, 금, 은, 철, 팔라듐, 티타늄, 아연, 몰리브덴, 텅스텐, 니켈, 니오븀, 루비듐, 이리듐, 탄탈륨, 크롬, n-형 실리콘, p-형 실리콘, 인듐-주석 산화물, 및 이들의 합금 중 적어도 어느 하나를 포함할 수 있다.The upper electrode layer 170 may be positioned on the resistance switching layer 130 . Specifically, the upper electrode layer 170 may be positioned on the first metal doped layer 150 . The upper electrode layer 170 may include a conductive material, for example, platinum, aluminum, copper, gold, silver, iron, palladium, titanium, zinc, molybdenum, tungsten, nickel, niobium, rubidium, iridium, tantalum, or chromium. , n-type silicon, p-type silicon, indium-tin oxide, and alloys thereof.

하부 전극층(120) 및 상부 전극층(170)은 동일한 물질을 포함하거나 또는 서로 다른 물질을 포함할 수 있다.The lower electrode layer 120 and the upper electrode layer 170 may include the same material or different materials.

제1 금속 도핑층(150) 및 제2 금속 도핑층(160)은, 예를 들어 1 nm 내지 300 nm의 두께를 가질 수 있다. 전도성 필라멘트 형성층(140)은, 예를 들어 1 nm 내지 300 nm의 두께를 가질 수 있다. 그러나, 이러한 두께는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.The first metal doped layer 150 and the second metal doped layer 160 may have a thickness of, for example, 1 nm to 300 nm. The conductive filament forming layer 140 may have a thickness of, for example, 1 nm to 300 nm. However, this thickness is exemplary and the technical spirit of the present invention is not limited thereto.

도 2는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자(100a)를 도시하는 단면도이다.2 is a cross-sectional view illustrating a resistive switching memory device 100a according to an exemplary embodiment of the present invention.

도 2를 참조하면, 저항 스위칭 메모리 소자(100a)는, 기판(110), 하부 전극층(120), 저항 스위칭층(130a), 및 상부 전극층(170)을 포함한다. 상술한 실시예와 중복되는 구성요소에 대한 설명은 생략하기로 한다.Referring to FIG. 2 , the resistance switching memory device 100a includes a substrate 110 , a lower electrode layer 120 , a resistance switching layer 130a, and an upper electrode layer 170 . Descriptions of components overlapping those of the above-described embodiment will be omitted.

도 2의 저항 스위칭 메모리 소자(100a)에서는, 저항 스위칭층(130a)은 전도성 필라멘트 형성층(140) 및 제2 금속 도핑층(160)을 포함할 수 있다. 또한, 제2 금속 도핑층(160)은 하부 전극층(120) 상에 위치할 수 있다. 전도성 필라멘트 형성층(140)은 제2 금속 도핑층(160) 상에 위치할 수 있다.In the resistance switching memory device 100a of FIG. 2 , the resistance switching layer 130a may include a conductive filament formation layer 140 and a second metal doped layer 160 . In addition, the second metal doped layer 160 may be positioned on the lower electrode layer 120 . The conductive filament formation layer 140 may be positioned on the second metal doped layer 160 .

제2 금속 도핑층(160)은 상술한 바와 같이 제1 금속 도핑층(150)을 구성하는 물질 및 구성을 포함할 수 있다. 제2 금속 도핑층(160)은 제1 금속 도핑층(150)과 동일한 물질을 포함하거나 또는 서로 다른 물질을 포함할 수 있다.As described above, the second metal doped layer 160 may include a material and a configuration constituting the first metal doped layer 150 . The second metal doped layer 160 may include the same material as the first metal doped layer 150 or may include a different material.

도 3은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자(100b)를 도시하는 단면도이다.3 is a cross-sectional view illustrating a resistive switching memory device 100b according to an embodiment of the present invention.

도 3을 참조하면, 저항 스위칭 메모리 소자(100b)는, 기판(110), 하부 전극층(120), 저항 스위칭층(130b), 및 상부 전극층(170)을 포함한다. 상술한 실시예와 중복되는 구성요소에 대한 설명은 생략하기로 한다.Referring to FIG. 3 , the resistance switching memory device 100b includes a substrate 110 , a lower electrode layer 120 , a resistance switching layer 130b and an upper electrode layer 170 . Descriptions of components overlapping those of the above-described embodiment will be omitted.

도 3의 저항 스위칭 메모리 소자(100b)에서는, 저항 스위칭층(130b)은 전도성 필라멘트 형성층(140), 제1 금속 도핑층(150) 및 제2 금속 도핑층(160)을 포함할 수 있다. 즉, 상기 금속 도핑층은 제1 금속 도핑층(150) 및 제2 금속 도핑층(160)을 포함할 수 있다. 또한, 제2 금속 도핑층(160)은 하부 전극층(120) 상에 위치할 수 있다. 전도성 필라멘트 형성층(140)은 제2 금속 도핑층(160) 상에 위치할 수 있다. 제1 금속 도핑층(150)은 전도성 필라멘트 형성층(140) 상에 위치할 수 있다.In the resistance switching memory device 100b of FIG. 3 , the resistance switching layer 130b may include a conductive filament formation layer 140 , a first metal doped layer 150 and a second metal doped layer 160 . That is, the metal doped layer may include a first metal doped layer 150 and a second metal doped layer 160 . In addition, the second metal doped layer 160 may be positioned on the lower electrode layer 120 . The conductive filament formation layer 140 may be positioned on the second metal doped layer 160 . The first metal doped layer 150 may be positioned on the conductive filament formation layer 140 .

도 4는 본 발명의 일실시예에 따른 비아홀 구조 내에 형성된 저항 스위칭 메모리 소자(100c)를 도시하는 개략도이다. 도 5는 본 발명의 일실시예에 따른 비아홀 구조 내에 형성된 저항 스위칭 메모리 소자(100c)를 도시하는 단면도이다.4 is a schematic diagram illustrating a resistive switching memory device 100c formed in a via hole structure according to an embodiment of the present invention. 5 is a cross-sectional view illustrating a resistive switching memory device 100c formed in a via hole structure according to an embodiment of the present invention.

도 4 및 도 5를 참조하면, 저항 스위칭 메모리 소자의 일 구현예로서, 비아홀 내에 저항 스위칭층이 형성된 저항 스위칭 메모리 소자(100c)가 나타나있다. 상술한 실시예와 중복되는 구성요소에 대한 설명은 생략하기로 한다.Referring to FIGS. 4 and 5 , a resistive switching memory device 100c in which a resistive switching layer is formed in a via hole is shown as an implementation example of the resistive switching memory device. Descriptions of components overlapping those of the above-described embodiment will be omitted.

저항 스위칭 메모리 소자(100c)는, 기판(110); 기판(110) 상에 위치하는 하부 전극층(120); 하부 전극층(120) 상에 위치하고, 하부 전극층(120)을 노출하도록 관통하는 비아홀을 구비한 절연층(180); 상기 비아홀 내에서 하부 전극층(120) 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층(130); 및 저항 스위칭층(130) 상에 위치하는 상부 전극층(170);을 포함한다.The resistance switching memory device 100c includes a substrate 110; a lower electrode layer 120 positioned on the substrate 110; an insulating layer 180 positioned on the lower electrode layer 120 and having a via hole passing through to expose the lower electrode layer 120; a resistance switching layer 130 disposed on the lower electrode layer 120 within the via hole and made of multiple layers to perform a resistance switching operation by forming and destroying conductive filaments within a halide perovskite material; and an upper electrode layer 170 positioned on the resistance switching layer 130.

기판(110)은 다양한 기판을 포함할 수 있고, 예를 들어 실리콘층(112) 및 실리콘 산화물층(114)을 포함하여 구성될 수 있다. 기판(110)은, 예를 들어 유리층으로 구성될 수 있다. 그러나, 이는 예시적이며 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.The substrate 110 may include various substrates, and may include, for example, a silicon layer 112 and a silicon oxide layer 114 . The substrate 110 may be formed of, for example, a glass layer. However, this is exemplary and the technical spirit of the present invention is not limited thereto.

하부 전극층(120)은 기판(110) 상에 위치할 수 있다. 기판(110)과 하부 전극층(120)을 서로 접착시키는 접착층(122)을 더 포함할 수 있다.The lower electrode layer 120 may be positioned on the substrate 110 . An adhesive layer 122 for bonding the substrate 110 and the lower electrode layer 120 to each other may be further included.

절연층(180)은 하부 전극층(120) 상에 위치할 수 있다. 절연층(180)은 하부 전극층(120)을 노출하도록 관통하는 복수의 비아홀들(135)을 포함할 수 있다. 절연층(180)은 저항 스위칭층(130)의 측벽을 형성하여, 저항 스위칭층(130)을 개별화할 수 있다. 절연층(180)은 다양한 절연물을 포함할 수 있고, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 알루미늄 산화물, 지르코늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물, 및 구리 산화물 중 적어도 어느 하나를 포함할 수 있다.The insulating layer 180 may be positioned on the lower electrode layer 120 . The insulating layer 180 may include a plurality of via holes 135 passing through to expose the lower electrode layer 120 . The insulating layer 180 may form a sidewall of the resistance switching layer 130 to individualize the resistance switching layer 130 . The insulating layer 180 may include various insulating materials, for example, silicon oxide, silicon nitride, silicon oxynitride, hafnium oxide, titanium oxide, tantalum oxide, aluminum oxide, zirconium oxide, tungsten oxide, manganese oxide, and nickel oxide. , magnesium oxide, and may include at least one of copper oxide.

저항 스위칭층(130)은 비아홀(135) 내에서 하부 전극층(120) 상에 위치할 수 있다. 저항 스위칭층(130)은 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어질 수 있다. 저항 스위칭층(130)은 전도성 필라멘트 형성층(140) 및 제1 금속 도핑층(150)을 포함할 수 있다. 전도성 필라멘트 형성층(140) 및 제1 금속 도핑층(150)은 비아홀(135) 내에 형성될 수 있다. 또한, 도 2 및 도 3을 참조하여 설명한 바와 같이, 저항 스위칭층(130)이 제2 금속 도핑층(160)을 포함하는 경우도 본 발명의 기술적 사상에 포함된다.The resistance switching layer 130 may be positioned on the lower electrode layer 120 within the via hole 135 . The resistance switching layer 130 may be formed of multiple layers to perform a resistance switching operation by forming and destroying conductive filaments in a halide perovskite material. The resistance switching layer 130 may include a conductive filament formation layer 140 and a first metal doped layer 150 . The conductive filament formation layer 140 and the first metal doped layer 150 may be formed in the via hole 135 . In addition, as described with reference to FIGS. 2 and 3 , the case where the resistance switching layer 130 includes the second metal doped layer 160 is also included in the technical spirit of the present invention.

상부 전극층(170)은 저항 스위칭층(130) 상에 위치할 수 있다. 상부 전극층(170)은 개별화된 저항 스위칭층(130) 각각에 분리되어 형성될 수 있다.The upper electrode layer 170 may be positioned on the resistance switching layer 130 . The upper electrode layer 170 may be formed separately from each of the individualized resistance switching layers 130 .

상기 비아홀은 다양한 직경을 가질 수 있고, 예를 들어 100 nm 내지 100 μm 범위일 수 있고, 예를 들어 250 nm 범위일 수 있다.The via hole may have various diameters, for example, in the range of 100 nm to 100 μm, and for example, in the range of 250 nm.

도 6은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자에서 전도성 필라멘트 형성층(140)내에서의 전도성 필라멘트(190)의 형성과 파괴를 설명하는 개략도이다.6 is a schematic diagram illustrating formation and destruction of conductive filaments 190 in a conductive filament formation layer 140 in a resistive switching memory device according to an embodiment of the present invention.

도 6을 참조하면, 전도성 필라멘트 형성층(140)에 형성되는 전도성 필라멘트(190)의 형성과 파괴가 도시되어 있다.Referring to FIG. 6 , formation and destruction of conductive filaments 190 formed on the conductive filament forming layer 140 are illustrated.

외부에서 전기적 신호가 인가되지 않으면, 전도성 필라멘트를 형성하지 못하고 구체적으로 제1 금속 도핑층(150)에서 배출된 금속(192)이 하부 전극층(120)과 상부 전극층(170)을 전기적으로 연결하지 못한 상태가 된다. 예를 들어, 제1 금속 도핑층(150)은 절연물 기지(158)에 금속(192)이 도핑되어 존재할 수 있다. 전도성 필라멘트 형성층(140)에는 상기 금속이 도핑되지 않거나, 또는 전도성 필라멘트(190)를 형성하지 못하는 수준으로 도핑될 수 있다.When an external electrical signal is not applied, a conductive filament cannot be formed and the metal 192 discharged from the first metal doped layer 150 does not electrically connect the lower electrode layer 120 and the upper electrode layer 170. become a state For example, the first metal doped layer 150 may exist by doping the metal 192 on the insulator matrix 158 . The conductive filament forming layer 140 may not be doped with the metal or may be doped to a level at which the conductive filaments 190 cannot be formed.

외부에서 일정 수준 이상으로 전기적 신호가 인가되어 저저항 상태가 되면, 제1 금속 도핑층(150)에서 도핑된 금속(192)이 전도성 필라멘트 형성층(140)으로 이동하여, 전도성 필라멘트 형성층(140)에 전도성 필라멘트(190)를 형성한다. 금속(192)이 이동하는 경우, 금속(192)은 원자 상태로 이동하거나 또는 양이온 상태로 이동할 수 있다. 이에 따라, 전도성 필라멘트(190)는 하부 전극층(120)과 상부 전극층(170)을 전기적으로 연결한다. 구체적으로, 하부 전극층(120), 전도성 필라멘트 형성층(140), 제1 금속 도핑층(150), 및 상부 전극층(170)이 물리적으로 연결되어 전기적 경로를 형성할 수 있다.When an electrical signal is applied from the outside at a certain level or more to enter a low resistance state, the metal 192 doped in the first metal doped layer 150 moves to the conductive filament forming layer 140, and the conductive filament forming layer 140 A conductive filament 190 is formed. When the metal 192 migrates, the metal 192 may migrate in an atomic state or in a cation state. Accordingly, the conductive filament 190 electrically connects the lower electrode layer 120 and the upper electrode layer 170 . Specifically, the lower electrode layer 120, the conductive filament formation layer 140, the first metal doped layer 150, and the upper electrode layer 170 may be physically connected to form an electrical path.

다시 외부에서 일정 수준 이상으로 전기적 신호가 인가되면, 전도성 필라멘트(190)가 파괴될 수 있고, 전도성 필라멘트(190)를 구성하는 금속(192)은 다시 금속 도핑층(160)으로 이동할 수 있다. 따라서, 연결된 전도성 필라멘트(190)가 끊어지는 특성을 가질 수 있다. 그러나, 이는 예시적이며 전도성 필라멘트(190)가 휘발성 특성을 가지는 경우도 본 발명의 기술적 사상에 포함된다.When an electrical signal is applied from the outside again at a certain level or more, the conductive filament 190 may be destroyed, and the metal 192 constituting the conductive filament 190 may move to the metal doped layer 160 again. Therefore, the connected conductive filament 190 may have a disconnection characteristic. However, this is exemplary and the case where the conductive filament 190 has volatile characteristics is also included in the technical spirit of the present invention.

도 7 내지 도 12는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 제조 방법을 공정 단계에 따라 도시한 단면도들이다.7 to 12 are cross-sectional views illustrating a method of manufacturing a resistive switching memory device according to an embodiment of the present invention according to process steps.

도 7 내지 도 12에서, 상기 저항 스위칭 메모리 소자의 형성을 위한 다양한 층의 형성과 제거는 본 기술 분야에서 잘 알려진 화학기상증착법, 물리기상증착법, 리소그래피 방법을 이용하여 수행할 수 있으므로, 상세한 설명은 생략하기로 한다. 상기 저항 스위칭 메모리 소자의 제조 방법은 통상적인 CMOS 기술을 적용하여 구현될 수 있다.7 to 12, the formation and removal of various layers for the formation of the resistive switching memory device may be performed using chemical vapor deposition, physical vapor deposition, and lithography methods well known in the art. to omit The manufacturing method of the resistive switching memory device may be implemented by applying a conventional CMOS technology.

도 7을 참조하면, 기판(110)을 제공한다. 기판(110)은, 실리콘층(112) 및 실리콘 산화물층(114)이 적층되어 구성될 수 있다. 이어서, 기판(110) 상에 하부 전극층(120)을 형성한다. 선택적으로, 하부 전극층(120)을 형성하기 전에 기판(110) 상에 접착층(122)을 형성할 수 있다. 접착층(122)은 기판(110)과 하부 전극층(120)을 접착하는 기능을 수행할 수 있다. 접착층(122)과 하부 전극층(120)은, 예를 들어 전자빔 증착(e-beam evaporation), 열 증착(thermal evaporation), 스퍼터링 (sputtering) 방법을 이용하여 형성할 수 있다.Referring to FIG. 7 , a substrate 110 is provided. The substrate 110 may be formed by stacking a silicon layer 112 and a silicon oxide layer 114 . Subsequently, a lower electrode layer 120 is formed on the substrate 110 . Optionally, an adhesive layer 122 may be formed on the substrate 110 before forming the lower electrode layer 120 . The adhesive layer 122 may perform a function of adhering the substrate 110 and the lower electrode layer 120 . The adhesive layer 122 and the lower electrode layer 120 may be formed using, for example, e-beam evaporation, thermal evaporation, or sputtering.

도 8을 참조하면, 하부 전극층(120) 상에 절연층(180)을 형성한다. 절연층(180)은, 예를 들어 화학기상증착법(chemical vapor deposition, CVD), 플라즈마 강화 화학기상증착법(plasma-enhanced chemical vapor deposition, PECVD), 원자층 증착법(atomic layer deposition, ALD), 스퍼터링을 이용하여 형성할 수 있다.Referring to FIG. 8 , an insulating layer 180 is formed on the lower electrode layer 120 . The insulating layer 180 may be formed by, for example, chemical vapor deposition (CVD), plasma-enhanced chemical vapor deposition (PECVD), atomic layer deposition (ALD), or sputtering. can be formed using

도 9를 참조하면, 절연층(180)의 일부 영역을 제거하여, 하부 전극층(120)을 노출하는 비아홀(135)을 형성한다. 비아홀(135)은, 예를 들어 KrF 리소그래피 방법과 반응성 이온 식각 방법을 이용하여 형성할 수 있다.Referring to FIG. 9 , a via hole 135 exposing the lower electrode layer 120 is formed by removing a portion of the insulating layer 180 . The via hole 135 may be formed using, for example, a KrF lithography method and a reactive ion etching method.

이어서, 비아홀(135) 내에 하부 전극층(120) 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층(130)을 형성한다. Subsequently, a resistance switching layer 130 made of multiple layers is formed on the lower electrode layer 120 in the via hole 135 and performs a resistance switching operation by forming and destroying conductive filaments in the halide perovskite material. do.

저항 스위칭층(130)을 형성하는 단계는, 비아홀(135) 내에 하부 전극층(120) 상에 전도성 필라멘트 형성층(140)을 형성하는 단계; 및 전도성 필라멘트 형성층(140) 상에 제1 금속 도핑층(150)을 형성하는 단계;를 포함할 수 있다.Forming the resistance switching layer 130 may include forming a conductive filament formation layer 140 on the lower electrode layer 120 in the via hole 135; and forming the first metal doped layer 150 on the conductive filament forming layer 140.

저항 스위칭층(130)을 형성하는 단계는 하기의 도 10 내지 도 12를 참조하여 상세하게 설명하기로 한다.The step of forming the resistance switching layer 130 will be described in detail with reference to FIGS. 10 to 12 below.

도 10을 참조하면, 비아홀(135) 내에 하부 전극층(120) 상에 금속 할로겐층(142)을 형성한다. 금속 할로겐층(142)은 열증착을 이용하여 형성될 수 있고, 예를 들어 PbI2, PbBr2, PbCl2, SnI2, SnBr2, SnCl2, GeI2, GeBr2, 및 GeCl2 중 적어도 어느 하나의 물질을 포함할 수 있다.Referring to FIG. 10 , a metal halide layer 142 is formed on the lower electrode layer 120 in the via hole 135 . The metal halide layer 142 may be formed using thermal evaporation, for example, PbI 2 , PbBr 2 , PbCl 2 , SnI 2 , SnBr 2 , SnCl 2 , GeI 2 , GeBr 2 , And GeCl 2 It may include at least one of the materials.

도 11을 참조하면, 금속 할로겐층(142)에 유기 할로겐 물질을 투입하여 상기 할라이드 페로브스카이트 물질을 형성함으로써, 전도성 필라멘트 형성층(140)을 형성한다.Referring to FIG. 11 , the conductive filament formation layer 140 is formed by injecting an organic halogen material into the metal halide layer 142 to form the halide perovskite material.

상기 금속 할로겐층은, PbI2, PbBr2, PbCl2, SnI2, SnBr2, SnCl2, GeI2, GeBr2, 및 GeCl2 중 적어도 어느 하나의 물질을 포함할 수 있다. 상기 유기 할로겐 물질은, CH3NH3I, CH3NH3Br, CH3NH3Cl, CH3CH2NH3I, CH3CH2NH3Br, CH3CH2NH3Cl, HC(NH2)2I, HC(NH2)2Br, HC(NH2)2Cl, C(NH2)3I, C(NH2)3Br, C(NH2)3Cl, (C4H9NH3)2I, (C4H9NH3)2Br, (C4H9NH3)2Cl, (C6H5CH2NH3)2I, (C6H5CH2NH3)2Br, (C6H5CH2NH3)2Cl, (C6H5CH2CH2NH3)2I, (C6H5CH2CH2NH3)2Br, (C6H5CH2CH2NH3)2Cl, (HOOC(CH2)4NH3)2I, (HOOC(CH2)4NH3)2Br, 및 (HOOC(CH2)4NH3)2Cl 중 적어도 어느 하나의 물질을 포함할 수 있다. 상기 할라이드 페로브스카이트 물질은, CH3NH3PbI3, CH3NH3PbBr3, CH3NH3PbCl3, CH3NH3SnI3, CH3NH3SnBr3, CH3NH3SnCl3, CH3NH3GeI3, CH3NH3GeBr3, CH3NH3GeCl3, CH3CH2NH3PbI3, CH3CH2NH3PbBr3, CH3CH2NH3PbCl3, CH3CH2NH3SnI3, CH3CH2NH3SnBr3, CH3CH2NH3SnCl3, CH3CH2NH3GeI3, CH3CH2NH3GeBr3, CH3CH2NH3GeCl3, [HC(NH2)2]PbI3, [HC(NH2)2]PbBr3, [HC(NH2)2]PbCl3, [HC(NH2)2]SnI3, [HC(NH2)2]SnBr3, [HC(NH2)2]SnCl3, [HC(NH2)2]GeI3, [HC(NH2)2]GeBr3, [HC(NH2)2]GeCl3, C(NH2)3PbI3, C(NH2)3PbBr3, C(NH2)3PbCl3, C(NH2)3SnI3, C(NH2)3SnBr3, C(NH2)3SnCl3, C(NH2)3GeI3, C(NH2)3GeBr3, C(NH2)3GeCl3, (C4H9NH3)2PbI4, (C4H9NH3)2PbBr4, (C4H9NH3)2PbCl4, (C4H9NH3)2SnI4, (C4H9NH3)2SnBr4, (C4H9NH3)2SnCl4, (C4H9NH3)2GeI4, (C4H9NH3)2GeBr4, (C4H9NH3)2GeCl4, (C6H5CH2NH3)2PbI4, (C6H5CH2NH3)2PbBr4, (C6H5CH2NH3)2PbCl4, (C6H5CH2NH3)2SnI4, (C6H5CH2NH3)2SnBr4, (C6H5CH2NH3)2SnCl4, (C6H5CH2NH3)2GeI4, (C6H5CH2NH3)2GeBr4, (C6H5CH2NH3)2GeCl4, (C6H5CH2CH2NH3)2PbI4, (C6H5CH2CH2NH3)2PbBr4, (C6H5CH2CH2NH3)2PbCl4, (C6H5CH2CH2NH3)2SnI4, (C6H5CH2CH2NH3)2SnBr4, (C6H5CH2CH2NH3)2SnCl4, (C6H5CH2CH2NH3)2GeI4, (C6H5CH2CH2NH3)2GeBr4, (C6H5CH2CH2NH3)2GeCl4, (HOOC(CH2)4NH3)2PbI4, (HOOC(CH2)4NH3)2PbBr4, (HOOC(CH2)4NH3)2PbCl4, (HOOC(CH2)4NH3)2SnI4, (HOOC(CH2)4NH3)2SnBr4, (HOOC(CH2)4NH3)2SnCl4, (HOOC(CH2)4NH3)2GeI4, (HOOC(CH2)4NH3)2GeBr4 및 (HOOC(CH2)4NH3)2GeCl4 중 적어도 어느 하나를 포함할 수 있다.The metal halide layer, PbI 2 , PbBr 2 , PbCl 2 , SnI 2 , SnBr 2 , SnCl 2 , GeI 2 , GeBr 2 , And GeCl 2 It may include at least one of the materials. The organic halogen material is CH 3 NH 3 I, CH 3 NH 3 Br, CH 3 NH 3 Cl, CH 3 CH 2 NH 3 I, CH 3 CH 2 NH 3 Br, CH 3 CH 2 NH 3 Cl , HC ( NH 2 ) 2 I, HC(NH 2 ) 2 Br, HC(NH 2 ) 2 Cl, C(NH 2 ) 3 I, C(NH 2 ) 3 Br, C(NH 2 ) 3 Cl, (C 4 H 9 NH 3 ) 2 I, (C 4 H 9 NH 3 ) 2 Br, (C 4 H 9 NH 3 ) 2 Cl, (C 6 H 5 CH 2 NH 3 ) 2 I, (C 6 H 5 CH 2 NH 3 ) 2 Br, (C 6 H 5 CH 2 NH 3 ) 2 Cl, (C 6 H 5 CH 2 CH 2 NH 3 ) 2 I , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 Br, (C 6 H 5 CH 2 CH 2 NH 3 ) 2 Cl, (HOOC(CH 2 ) 4 NH 3 ) 2 I , (HOOC(CH 2 ) 4 NH 3 ) 2 Br, and (HOOC(CH 2 ) 4 NH 3 ) 2Cl It may contain at least one of the materials. The halide perovskite material is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbBr 3 , CH 3 NH 3 PbCl 3 , CH 3 NH 3 SnI 3 , CH 3 NH 3 SnBr 3 , CH 3 NH 3 SnCl 3 , CH 3 NH 3 GeI 3 , CH 3 NH 3 GeBr 3 , CH 3 NH 3 GeCl 3 , CH 3 CH 2 NH 3 PbI 3 , CH 3 CH 2 NH 3 PbBr 3 , CH 3 CH 2 NH 3 PbCl 3 , CH 3 CH 2 NH 3 SnI 3 , CH 3 CH 2 NH 3 SnBr 3 , CH 3 CH 2 NH 3 SnCl 3 , CH 3 CH 2 NH 3 GeI 3 , CH 3 CH 2 NH 3 GeBr 3 , CH 3 CH 2 NH 3 GeCl 3 , [HC(NH 2 ) 2 ]PbI 3 , [HC(NH 2 ) 2 ]PbBr 3 , [HC(NH 2 ) 2 ]PbCl 3 , [HC(NH 2 ) 2 ]SnI 3 , [HC(NH 2 ) 2 ]SnBr 3 , [HC(NH 2 ) 2 ]SnCl 3 , [HC(NH 2 ) 2 ]GeI 3 , [HC(NH 2 ) 2 ] GeBr 3 , [HC(NH 2 ) 2 ]GeCl 3 , C(NH 2 ) 3 PbI 3 , C(NH 2 ) 3 PbBr 3 , C(NH 2 ) 3 PbCl 3 , C(NH 2 ) 3 SnI 3 , C(NH 2 ) 3 SnBr 3 , C(NH 2 ) 3 SnCl 3 , C(NH 2 ) 3 GeI 3 , C(NH 2 ) 3 GeBr 3 , C(NH 2 ) 3 GeCl 3 , (C 4 H 9 NH 3 ) 2 PbI 4 , (C 4 H 9 NH 3 ) 2 PbBr 4 , (C 4 H 9 NH 3 ) 2 PbCl 4 , (C 4 H 9 NH 3 ) 2 SnI 4 , (C 4 H 9 NH 3 ) 2 SnBr 4 , (C 4 H 9 NH 3 ) 2 SnCl 4 , (C 4 H 9 NH 3 ) 2 GeI 4 , (C 4 H 9 NH 3 ) 2 GeBr 4 , (C 4 H 9 NH 3 ) 2 GeCl 4 , (C 6 H 5 CH 2 NH 3 ) 2 PbI 4 , (C 6 H 5 CH 2 NH 3 ) 2 PbBr 4 , (C 6 H 5 CH 2 NH 3 ) 2 PbCl 4 , (C 6 H 5 CH 2 NH 3 ) 2 SnI 4 , (C 6 H 5 CH 2 NH 3 ) 2 SnBr 4 , (C 6 H 5 CH 2 NH 3 ) 2 SnCl 4 , (C 6 H 5 CH 2 NH 3 ) 2 GeI 4 , (C 6 H 5 CH 2 NH 3 ) 2 GeBr 4 , (C 6 H 5 CH 2 NH 3 ) 2 GeCl 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 PbI 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 PbBr 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 PbCl 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 SnI 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 SnBr 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 SnCl 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 GeI 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 GeBr 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 GeCl 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 PbI 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 PbBr 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 PbCl 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 SnI 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 SnBr 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 SnCl 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 GeI 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 GeBr 4 and (HOOC(CH 2 ) 4 NH 3 ) 2 GeCl 4 .

도 12를 참조하면, 전도성 필라멘트 형성층(140) 상에 제1 금속 도핑층(150)을 형성한다. 제1 금속 도핑층(150)은 산화물 타겟과 금속 타겟을 함께 사용하는 코스퍼터링(co-sputtering)을 이용하여 금속의 도핑 농도의 구배를 가지도록 형성할 수 있다. 예를 들어, 금속으로서 은을 제공하는 은 타겟과 산화물로서 아연 산화물을 제공하는 아연 산화물 타겟을 코스퍼터링(co-sputtering)을 수행하여, 은 도핑 아연 산화물층을 제1 금속 도핑층(150)으로서 형성할 수 있다.Referring to FIG. 12 , a first metal doped layer 150 is formed on the conductive filament formation layer 140 . The first metal doped layer 150 may be formed to have a metal doping concentration gradient using co-sputtering using both an oxide target and a metal target. For example, a silver doped zinc oxide layer is formed as the first metal doped layer 150 by co-sputtering a silver target providing silver as a metal and a zinc oxide target providing zinc oxide as an oxide. can form

이어서, 저항 스위칭층(130) 상에, 즉 제1 금속 도핑층(150) 상에 상부 전극층(170)을 형성하여, 도 5의 저항 스위칭 메모리 소자(100c)를 완성한다. 상부 전극층(170)은, 예를 들어 전자빔 증착, 열 증착, 스퍼터링 방법을 이용하여 형성할 수 있다.Subsequently, the upper electrode layer 170 is formed on the resistance switching layer 130, that is, on the first metal doped layer 150, thereby completing the resistance switching memory device 100c of FIG. 5. The upper electrode layer 170 may be formed using, for example, electron beam evaporation, thermal evaporation, or sputtering.

실험예Experimental example

이하, 본 발명의 이해를 돕기 위해 바람직한 실험예를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.Hereinafter, a preferred experimental example is presented to aid understanding of the present invention. However, the following experimental examples are only for helping understanding of the present invention, and the present invention is not limited by the following experimental examples.

물질 준비substance preparation

직경 250 nm의 비아홀 패턴들을 가지는 실리콘 웨이퍼를 기판으로 사용하였다. 상기 유기 할로겐 물질로 C4H9NH3Br (GreatCell Solar)을 준비하고, 상기 금속 할로겐 물질로 PbBr2 (98% 이상의 순도, Sigma-Aldrich)를 준비하였다. 아세톤(99.5% 순도, Samchun chemical, Korea)과 에탄올(95% 순도, Samchun chemical, Korea)을 준비하였다.A silicon wafer having via hole patterns with a diameter of 250 nm was used as a substrate. C 4 H 9 NH 3 Br (GreatCell Solar) was prepared as the organic halogen material, and PbBr 2 (98% or higher purity, Sigma-Aldrich) was prepared as the metal halide material. Acetone (99.5% purity, Samchun chemical, Korea) and ethanol (95% purity, Samchun chemical, Korea) were prepared.

저항 스위칭 메모리 소자의 제조Fabrication of resistive switching memory devices

상기 기판을 아세톤, 에탄올, 및 증류수를 이용하여 10분 동안 세정하였다. 상기 기판 상에 하부 전극층으로서 백금 전극층을 형성하였다.The substrate was cleaned for 10 minutes using acetone, ethanol, and distilled water. A platinum electrode layer was formed on the substrate as a lower electrode layer.

이어서, 기상 증착을 순차적으로 수행하여 전도성 필라멘트 형성층을 구성하는 할라이드 페로브스카이트 물질을 형성하였다.Subsequently, vapor deposition was sequentially performed to form a halide perovskite material constituting the conductive filament forming layer.

먼저, 열증착 공정을 이용하여 6x10-6 torr의 진공 압력 하에서 PbBr2 박막을 상기 비아홀 내에 형성하였다. 상기 PbBr2 박막은 상기 금속 할로겐층에 해당된다. 이어서, 상기 PbBr2 박막을 상기 유기 할로겐 물질인 C4H9NH3Br (또는 BABr) 기체에 노출하여, 상기 PbBr2 를 (C4H9NH3)2PbBr4 로 변화시켰다. 상기 PbBr2 를 (C4H9NH3)2PbBr4 변환 공정은 글로브 박스 내에 진행하였다. 상기 (C4H9NH3)2PbBr4 는 2차원 층상형 할라이드 페로브스카이트 물질이다. 상기 (C4H9NH3)2PbBr4 를 형성하는 공정은 150℃의 온도에서 3 시간 동안 수행하였다. 이에 따라, 상기 2차원 층상형 할라이드 페로브스카이트 물질로 구성된 전도성 필라멘트 형성층을 형성한다.First, a PbBr 2 thin film was formed in the via hole under a vacuum pressure of 6x10 -6 torr using a thermal evaporation process. The PbBr 2 thin film corresponds to the metal halide layer. Subsequently, the PbBr 2 thin film was exposed to C 4 H 9 NH 3 Br (or BABr) gas, which is the organic halogen material, to change the PbBr 2 into (C 4 H 9 NH 3 ) 2 PbBr 4 . The process of converting PbBr 2 to (C 4 H 9 NH 3 ) 2 PbBr 4 was performed in a glove box. The (C 4 H 9 NH 3 ) 2 PbBr 4 is a two-dimensional layered halide perovskite material. The process of forming the (C 4 H 9 NH 3 ) 2 PbBr 4 was performed at a temperature of 150° C. for 3 hours. Accordingly, a conductive filament formation layer composed of the two-dimensional layered halide perovskite material is formed.

이어서, 상기 비아홀 내에 상기 전도성 필라멘트 형성층 상에 금속 도핑층으로서 은 도핑 아연 산화물층을 형성하였다. 상기 은 도핑 아연 산화물층은 코스퍼터링(co-sputtering) 공정을 이용하여 형성하였다. 상기 스퍼터링 공정에 은(Ag) 타겟과 아연 산화물(ZnO) 타겟을 동시에 사용하였다. 상기 스퍼터링 동안에, 상기 아연 산화물 타겟에 인가된 교류 스퍼터링 전력은 100 W 이었고, 상기 은 타겟에 인가된 직류 스퍼터링 전력은 100 W 이었다. 상기 스퍼터링은 10 mtorr 증착 압력 하에서 아르곤 가스의 유동하에 수행되었다. 상기 은 도핑 아연 산화물층은 상기 전도성 필라멘트 형성층 내에서 전도성 필라멘트 형성을 위한 은 함량을 제어하는 층으로서 기능할 수 있다.Subsequently, a silver doped zinc oxide layer was formed as a metal doped layer on the conductive filament forming layer in the via hole. The silver-doped zinc oxide layer was formed using a co-sputtering process. A silver (Ag) target and a zinc oxide (ZnO) target were simultaneously used in the sputtering process. During the sputtering, the AC sputtering power applied to the zinc oxide target was 100 W, and the DC sputtering power applied to the silver target was 100 W. The sputtering was performed under a flow of argon gas under a deposition pressure of 10 mtorr. The silver-doped zinc oxide layer may function as a layer for controlling a silver content for forming conductive filaments in the conductive filament forming layer.

이어서, 전자빔 증착을 이용하여 상기 은 도핑 아연 산화물층 상에 상부 전극층으로서 알루미늄 전극층을 증착하였다.Subsequently, an aluminum electrode layer was deposited as an upper electrode layer on the silver-doped zinc oxide layer using electron beam evaporation.

저항 스위칭 메모리 소자의 특성분석Characteristic analysis of resistive switching memory device

상기 저항 스위칭 메모리 소자의 전기적 특성은 프로브 스테이션에서 반도체 파라미터 분석기(4200A-SCS, KEITHLEY)를 이용하여 측정하였다. 상기 저항 스위칭 메모리 소자의 전기적 특성을 측정하는 동안에, 상기 상부 전극층에 바이어스 전압을 인가하고, 상기 하부 전극층은 접지하였다.Electrical characteristics of the resistance switching memory device were measured using a semiconductor parameter analyzer (4200A-SCS, KEITHLEY) at a probe station. While measuring the electrical characteristics of the resistance switching memory device, a bias voltage was applied to the upper electrode layer, and the lower electrode layer was grounded.

상기 저항 스위칭 메모리 소자의 내구성 특성을 측정하기 위하여, 펄스 측정기(4225-PMU, Keithley)를 사용하였다. 상기 저항 스위칭 메모리 소자의 스위칭 속도는 파형 발생기(33600A, Keysight) 및 오실로스코프(TDS 5054, Tektronix)를 이용하여 측정하였다. 상기 저항 스위칭 메모리 소자의 스위칭 속도를 상기 파형 발생기로부터 하나의 셋 펄스 또는 리셋 펄스를 상기 저항 스위칭 메모리 소자에 인가하여 측정하였다. 상기 저항 스위칭 메모리 소자의 저항 상태를 확인하기 위하여, 상기 반도체 파라미터 분석기를 이용하여 직류 전압을 인가하였다.To measure durability characteristics of the resistance switching memory device, a pulse measuring device (4225-PMU, Keithley) was used. The switching speed of the resistance switching memory device was measured using a waveform generator (33600A, Keysight) and an oscilloscope (TDS 5054, Tektronix). The switching speed of the resistance-switched memory device was measured by applying one set pulse or reset pulse from the waveform generator to the resistance-switched memory device. In order to check the resistance state of the resistance switching memory device, a DC voltage was applied using the semiconductor parameter analyzer.

도 13은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 전도성 필라멘트 형성층을 구성하는 2차원 층상형 할라이드 페로브스카이트 물질을 도시하는 모식도이다.13 is a schematic diagram showing a two-dimensional layered halide perovskite material constituting a conductive filament forming layer of a resistive switching memory device according to an embodiment of the present invention.

도 13을 참조하면, 상기 2차원 층상형 할라이드 페로브스카이트 물질은, [PbBr6]4- 무기층이 2차원 층상형으로 배치되고, 두 층의 [PbBr6]4- 무기층들 사이에 하나의 [C4H9NH3]+ (부틸 암모늄)의 유기층이 개재된 형태를 가진다. 또한, 두 층의 [C4H9NH3]+ 의 유기층들 사이에 하나의 [PbBr6]4- 무기층이 개재된 형태를 가진다. 상기 부틸 암모늄(butyl ammonium)에서 백색은 메틸기를 나타내고, 흑색은 아미노기를 나타낸다.Referring to FIG. 13, in the two-dimensional layered halide perovskite material, a [PbBr 6 ] 4- inorganic layer is disposed in a two-dimensional layered form, and between the two layers of [PbBr 6 ] 4- inorganic layers. An organic layer of [C 4 H 9 NH 3 ] + (butyl ammonium) is interposed. In addition, one [PbBr 6 ] 4- inorganic layer is interposed between two organic layers of [C 4 H 9 NH 3 ] + . In the butyl ammonium, white represents a methyl group and black represents an amino group.

도 14는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 전도성 필라멘트 형성층을 구성하는 2차원 층상형 할라이드 페로브스카이트 물질에 대한 X-선 회절 패턴을 도시하는 그래프이다.14 is a graph showing an X-ray diffraction pattern of a two-dimensional layered halide perovskite material constituting a conductive filament forming layer of a resistive switching memory device according to an embodiment of the present invention.

도 14를 참조하면, 상기 PbBr2 로부터 (C4H9NH3)2PbBr4 의 2차원 층상형 할라이드 페로브스카이트 물질로 변화되는 것을 확인하기 위하여, X-선 회절 패턴 분석 결과가 나타나있다. 상기 X-선 회절 패턴의 6.6도, 12.2도, 및 19.2도에서 피크가 나타나며, 상기 피크들은 (002)면, (004)면, 및 (006)면에 각각 대응되며, (C4H9NH3)2PbBr4 에 해당된다. 따라서, (C4H9NH3)2PbBr4 의 2차원 층상형 할라이드 페로브스카이트 물질이 형성됨을 알 수 있다.Referring to FIG. 14, in order to confirm that the PbBr 2 is changed from (C 4 H 9 NH 3 ) 2 PbBr 4 to a two-dimensional layered halide perovskite material, X-ray diffraction pattern analysis results are shown. . Peaks appear at 6.6 degrees, 12.2 degrees, and 19.2 degrees of the X-ray diffraction pattern, and the peaks correspond to the (002) plane, (004) plane, and (006) plane, respectively, (C 4 H 9 NH 3 ) 2 corresponds to PbBr 4 . Therefore, it can be seen that a two-dimensional layered halide perovskite material of (C 4 H 9 NH 3 ) 2 PbBr 4 is formed.

도 15는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 전류-전압 특성을 나타내는 그래프이다.15 is a graph showing current-voltage characteristics of a resistive switching memory device according to an embodiment of the present invention.

도 15를 참조하면, 전기적 측정 동안에, 상부 전극층에는 전기적 바이어스를 인가하였고, 하부 전극층은 접지하였다. 또한, 상기 저항 스위칭 메모리 소자의 파괴를 방지하기 위하여, 10-4 A의 제한 전류(compliance current, Icc)를 인가하였다. 전압은 0 V에서 0.5 V로, 0.5 V에서 0 V로, 0 V에서 -0.5 V로, 및 -0.5 V에서 0 V 로 스위핑하였다.Referring to FIG. 15 , during electrical measurement, an electrical bias was applied to the upper electrode layer and the lower electrode layer was grounded. In addition, in order to prevent destruction of the resistive switching memory device, a compliance current (I cc ) of 10 −4 A was applied. The voltage was swept from 0 V to 0.5 V, 0.5 V to 0 V, 0 V to -0.5 V, and -0.5 V to 0 V.

상기 전압을 0 V에서 0.5 V로 스위핑하면, 0.3 V에서 전류가 급격하게 증가하였고, 상기 저항 스위칭 메모리 소자가 고저항 상태(HRS, high resistance state)에서 저저항 상태(LRS, low resistance state)로 변화됨을 알 수 있다. 이어서, 상기 전압을 반대 방향으로 0.5 V에서 0 V로 스위핑하면, 상기 저저항 상태(LRS)가 유지되었다. 이어서, 상기 전압을 0 V에서 -0.5 V로 스위핑하면, -0.25 V에서 전류가 급격하게 감소하였고, 상기 저항 스위칭 메모리 소자가 저저항 상태(LRS)에서 고저항 상태(HRS)로 변화됨을 알 수 있다. 이어서, 상기 전압을 -0.5 V에서 0 V로 스위핑하면, 상기 고저항 상태(HRS)가 유지되었다.When the voltage is swept from 0 V to 0.5 V, the current rapidly increases at 0.3 V, and the resistance switching memory device changes from a high resistance state (HRS) to a low resistance state (LRS). It can be seen that the change Subsequently, when the voltage was swept from 0.5 V to 0 V in the opposite direction, the low resistance state LRS was maintained. Subsequently, when the voltage is swept from 0 V to -0.5 V, the current rapidly decreases at -0.25 V, and it can be seen that the resistance switching memory device changes from a low resistance state (LRS) to a high resistance state (HRS). there is. Subsequently, when the voltage was swept from -0.5 V to 0 V, the high resistance state (HRS) was maintained.

고저항 상태(HRS)에서 저저항 상태(LRS)로의 저항의 변화는 전도성 필라멘트 형성층(140) 내의 은(Ag) 전도성 필라멘트의 형성과 관련된 것으로 분석된다. 반면, 저저항 상태(LRS)에서 고저항 상태(HRS)로의 저항의 변화는 전도성 필라멘트 형성층(140) 내의 상기 은(Ag) 전도성 필라멘트의 파괴와 관련된 것으로 분석된다.The change in resistance from the high resistance state (HRS) to the low resistance state (LRS) is analyzed to be related to the formation of silver (Ag) conductive filaments in the conductive filament formation layer 140 . On the other hand, it is analyzed that the change in resistance from the low resistance state (LRS) to the high resistance state (HRS) is related to the destruction of the silver (Ag) conductive filaments in the conductive filament formation layer 140 .

도 15의 결과로부터, 상기 저항 스위칭 메모리 소자는 약 0.3 V의 낮은 셋 전압과 약 106의 높은 온/오프 비를 가지는 양극성(bipolar) 저항 스위칭 거동을 나타내는 것으로 분석된다.From the results of FIG. 15 , it is analyzed that the resistance switching memory device exhibits bipolar resistance switching behavior with a low set voltage of about 0.3 V and a high on/off ratio of about 10 6 .

도 16은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 연속적인 동작에 따른 내구성 및 저장된 정보의 안정성 특성을 나타내는 그래프들이다.16 are graphs illustrating durability and stability characteristics of stored information according to continuous operation of a resistive switching memory device according to an embodiment of the present invention.

도 16의 (a)를 참조하면, 상기 저항 스위칭 메모리 소자의 내구성을 평가하기 위하여, 반복적인 펄스 동작을 이용하여 내구성 특성을 측정하였다. 셋 동작에서 5 V 및 100 μs 의 양 전압 펄스를 인가하고, 리셋 동작에서 -3 V 및 100 μs 의 음 전압 펄스를 인가하였다. 읽기 펄스는 0.1 V이었다. 상기 저항 스위칭 메모리 소자는 열화가 나타나지 않고, 104 사이클까지 안정된 셋 동작 및 리셋 동작을 나타내었다.Referring to (a) of FIG. 16 , in order to evaluate durability of the resistive switching memory device, durability characteristics were measured using a repetitive pulse operation. A positive voltage pulse of 5 V and 100 μs was applied in the set operation, and a negative voltage pulse of -3 V and 100 μs was applied in the reset operation. The read pulse was 0.1 V. The resistance switching memory device exhibited stable set operation and reset operation up to 10 4 cycles without deterioration.

도 16의 (b)를 참조하면, 상기 저항 스위칭 메모리 소자의 안정성을 평가하기 위하여, 시간에 따른 데이터 유지 특성을 측정하였다. 읽기 전압을 0.1 V로 인가하여, 시간에 따른 저저항 상태(LRS) 및 고저항 상태(HRS)의 전류를 측정함으로써, 데이터 유지 특성을 측정하였다. 104 의 시간 범위에서, 상기 저저항 상태(LRS) 및 고저항 상태(HRS)는 106의 높은 온/오프 비를 유지하였으며, 따라서 우수한 데이터 유지 특성을 가짐을 알 수 있다.Referring to FIG. 16(b) , in order to evaluate stability of the resistive switching memory device, data retention characteristics over time were measured. Data retention characteristics were measured by applying a read voltage of 0.1 V and measuring current in a low resistance state (LRS) and a high resistance state (HRS) over time. In the time range of 10 4 , the low resistance state (LRS) and the high resistance state (HRS) maintained a high on/off ratio of 10 6 , and thus, it can be seen that they have excellent data retention characteristics.

상기 저항 스위칭 메모리 소자의 스위칭 거동은 아연 산화물층의 은의 거동과 관련되어 있다. 구체적으로, 상기 할라이드 페로브스카이트 기반 저항 스위칭 메모리 소자의 스위칭 메커니즘은 전도성 필라멘트의 형성에 기인한다. 상기 전도성 필라멘트 형성 메커니즘에 관련하여, 할라이드 페로브스카이트 물질 내의 저항 스위칭 거동을 설명하기 위하여, 전도성 필라멘트의 스위칭 메커니즘은 하기의 두 가지로 설명될 수 있다.The switching behavior of the resistive switching memory device is related to the behavior of silver in the zinc oxide layer. Specifically, the switching mechanism of the halide perovskite-based resistive switching memory device is due to the formation of a conductive filament. Regarding the formation mechanism of the conductive filament, in order to explain the resistance switching behavior in the halide perovskite material, the switching mechanism of the conductive filament can be explained in the following two ways.

먼저, 할라이드 페로브스카이트 물질 내의 할로겐 이온에 의한 결함들이 낮은 에너지 장벽을 가지므로, 용이하게 이동할 수 있다. 상기 할라이드 페로브스카이트 물질이 CH3NH3PbBr3 인 경우에는, Br- 의 에너지 장벽이 0.23 eV 이고, 전기장에 의한 Br- 의 이동은 상기 CH3NH3PbBr3 내에서 전도성 필라멘트를 형성할 수 있다. 이러한 스위칭 거동은 전극의 종류에 무관하게 발생할 수 있다. 상기 저항 스위칭 메모리 소자 내에서, 스위칭 거동을 위한 Br- 의 이동의 영향은 은을 포함하지 않은 알루미늄/2차원 할라이드 페로브스카이트/백금 구조 소자와 알루미늄/아연 산화물/2차원 할라이드 페로브스카이트/백금 구조 소자를 이용하여 확인하였다.First, since defects caused by halogen ions in halide perovskite materials have a low energy barrier, they can move easily. When the halide perovskite material is CH 3 NH 3 PbBr 3 , the energy barrier of Br − is 0.23 eV, and the movement of Br − by an electric field can form a conductive filament within the CH 3 NH 3 PbBr 3 can This switching behavior may occur regardless of the type of electrode. In the resistive switching memory device, the influence of the migration of Br for switching behavior is a silver-free aluminum/two-dimensional halide perovskite/platinum structure element and an aluminum/zinc oxide/two-dimensional halide perovskite /Confirmed using a platinum structure element.

그러나, 상기 두 개의 소자들에 고전압을 인가하면, 저항 스위칭 거동이 나타나지 않았다. 따라서, 상기 저항 스위칭 메모리 소자에서의 저항 스위칭 거동에는 은의 산화환원 반응에 의한 전도성 필라멘트의 형성이 큰 영향을 끼치는 것으로 분석된다. 상기 상부 전극층에 양의 전압을 인가하면, 아연 산화물층 내의 은 이온(Ag+)은 2차원 층상형 할라이드 페로브스카이트 물질을 통과하여 하부 전극층으로 이동하게 된다. 상기 은 이온(Ag+)은 상기 하부 전극층에서 전자를 받아 환원될 수 있다.However, when a high voltage was applied to the two devices, no resistance switching behavior was observed. Therefore, it is analyzed that the formation of conductive filaments by the oxidation-reduction reaction of silver has a great influence on the resistance switching behavior of the resistance switching memory device. When a positive voltage is applied to the upper electrode layer, silver ions (Ag + ) in the zinc oxide layer pass through the two-dimensional layered halide perovskite material and move to the lower electrode layer. The silver ions (Ag + ) may be reduced by receiving electrons from the lower electrode layer.

은 이온(Ag+)으로부터 은이 형성됨에 따라, 전도성 필라멘트가 형성될 수 있다. 상기 전도성 필라멘트가 상부 전극층과 전기적으로 연결되면, 상기 상부 전극층과 상기 하부 전극층은 전기적으로 연결되고, 따라서 저항은 고저항 상태(HRS)로부터 저저항 상태(LRS)로 변환된다. 이에 따라, 상기 저항 스위칭 메모리 소자는 셋 동작을 수행할 수 있다.As silver is formed from silver ions (Ag + ), a conductive filament may be formed. When the conductive filament is electrically connected to the upper electrode layer, the upper electrode layer and the lower electrode layer are electrically connected, and thus the resistance is converted from the high resistance state (HRS) to the low resistance state (LRS). Accordingly, the resistance switching memory device may perform a set operation.

음 전압이 인가되면, 상기 저항 스위칭 메모리 소자가 리셋 동작을 수행할 수 있다. 상기 음 전압의 인가에 따라 상기 은은 다시 은 이온(Ag+)으로 변화되고, 상기 전도성 필라멘트가 파괴되고, 저항은 저저항 상태(LRS)로부터 고저항 상태(HRS)로 변환된다.When a negative voltage is applied, the resistive switching memory device may perform a reset operation. Upon application of the negative voltage, the silver is changed back to silver ions (Ag + ), the conductive filament is destroyed, and resistance is converted from a low resistance state (LRS) to a high resistance state (HRS).

상기 저항 스위칭 메모리 소자의 스위칭 거동은 금속 도핑층을 구성하는 아연 산화물층 내의 은 농도에 의하여 영향받을 수 있다. 상기 아연 산화물층 내의 상기 은 농도는 코스퍼터링(co-sputtering) 공정에서 은 타겟에 인가되는 스퍼터링 전력에 의하여 제어될 수 있다. 그러나, 은의 농도가 너무 낮은 경우에는 상술한 저항 스위칭 거동을 나타내지 않고 문턱 스위칭 거동을 나타낸다. 예를 들어, 은 타겟에 대한 스퍼터링 전력이 50 W인 경우에는, 10-4 A의 제한 전류(Icc) 하에서, 문턱 스위칭 거동을 나타내었다. 상기 문턱 스위칭 거동을 설명하면, 0 V에서 1 V로 전압을 인가하면, 저항은 고저항 상태(HRS)에서 저저항 상태(LRS)로 변화하였고, 그러나, 상기 전압이 1 V 에서 0 V로 인가되면, 변화된 저항은 초기 상태로 되돌아갔다. 또한, 이러한 문턱 스위칭 거동은 음의 방향으로 전압을 인가하는 경우에도 측정되었다. 따라서, 은의 함량이 너무 낮은 경우에는 저항 스위칭 거동을 구현할 수 없다.The switching behavior of the resistance switching memory device may be affected by the silver concentration in the zinc oxide layer constituting the metal doping layer. The silver concentration in the zinc oxide layer may be controlled by sputtering power applied to a silver target in a co-sputtering process. However, when the concentration of silver is too low, the above-described resistance switching behavior is not exhibited and threshold switching behavior is exhibited. For example, when the sputtering power for the silver target was 50 W, threshold switching behavior was exhibited under a limiting current (I cc ) of 10 −4 A. Describing the threshold switching behavior, when a voltage is applied from 0 V to 1 V, the resistance changes from a high resistance state (HRS) to a low resistance state (LRS), but when the voltage is applied from 1 V to 0 V , the changed resistance returned to its initial state. In addition, this threshold switching behavior was measured even when a voltage was applied in a negative direction. Therefore, when the silver content is too low, resistance switching behavior cannot be realized.

또한, 은 도핑 아연 산화물을 대신하여, 은으로만 구성된 상부 전극층으로 가지는 저항 스위칭 메모리를 제조하였다. 이러한 Ag/2차원 할라이드 페로브스카이트/Pt 소자는 저항 스위칭 거동을 나타내었으나, 최대 400 사이클까지만 동작이 가능하였다. 반면, 본 발명의 저항 스위칭 메모리 소자는, 은 도핑 아연 산화물을 포함하여, 30000 사이클까지에 대하여 안정적인 저항 스위칭 거동을 나타내었다.In addition, a resistive switching memory having an upper electrode layer made of only silver instead of silver-doped zinc oxide was manufactured. Although this Ag/two-dimensional halide perovskite/Pt device exhibited resistance switching behavior, it could operate only up to 400 cycles. On the other hand, the resistance switching memory device of the present invention, including silver-doped zinc oxide, exhibited stable resistance switching behavior for up to 30000 cycles.

따라서, 상기 아연 산화물층 내의 은의 농도는 저항 스위칭 메모리 소자의 스위칭 거동에 영향을 끼치는 것으로 분석되며, 최적화된 은의 농도가 제안될 필요가 있다.Therefore, it is analyzed that the silver concentration in the zinc oxide layer affects the switching behavior of the resistive switching memory device, and an optimized silver concentration needs to be proposed.

도 17은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 신뢰성 특성을 나타내는 그래프들이다.17 are graphs showing reliability characteristics of a resistive switching memory device according to an embodiment of the present invention.

도 17의 (a)를 참조하면, 상기 저항 스위칭 메모리 소자의 안정성을 검증하기 위하여, 연속적인 250 사이클 동안의 고저항 상태(HRS)와 저저항 상태(LRS)의 누적 확률 분포를 나타낸다. 서로 분리된 저저항 상태(LRS)와 고저항 상태(HRS)에서 각각 전류가 안정적으로 유지되었다. 따라서, 상기 저항 스위칭 메모리 소자는 우수한 안정성을 가짐을 알 수 있다.Referring to (a) of FIG. 17, in order to verify the stability of the resistive switching memory device, a cumulative probability distribution of a high resistance state (HRS) and a low resistance state (LRS) for 250 consecutive cycles is shown. The current was maintained stably in each of the low resistance state (LRS) and the high resistance state (HRS), which were isolated from each other. Therefore, it can be seen that the resistance switching memory device has excellent stability.

도 17의 (b)를 참조하면, 상기 저항 스위칭 메모리 소자의 균일성을 검증하기 위하여, 20개의 저항 스위칭 메모리 소자들에 대하여 고저항 상태(HRS)와 저저항 상태(LRS)를 측정하였다. 상기 측정은 10-4 A의 제한 전류(Icc)를 인가하고, 0 V => 0.5 V => 0 V 순서로의 양 전압 영역에서 전압을 인가하면서, 0.1 V 의 읽기 전압에서 수행하였다. 상기 고저항 상태(HRS)와 상기 저저항 상태(LRS) 각각은 상당한 수준의 균일성이 나타났으며, 평균 온/오프 비도 약 106 수준으로 모든 저항 스위칭 메모리 소자들에 대하여 유사한 값을 나타내었다. 따라서, 상기 저항 스위칭 메모리 소자는 우수한 균일성을 가짐을 알 수 있다.Referring to (b) of FIG. 17 , in order to verify the uniformity of the resistance switching memory devices, the high resistance state (HRS) and the low resistance state (LRS) of 20 resistance switching memory devices were measured. The measurement was performed at a read voltage of 0.1 V while applying a limiting current (I cc ) of 10 −4 A and applying voltages in both voltage regions in the order of 0 V => 0.5 V => 0 V. Each of the high-resistance state (HRS) and the low-resistance state (LRS) showed a significant level of uniformity, and the average on/off ratio was about 10 6 , showing similar values for all resistive switching memory devices. . Accordingly, it can be seen that the resistance switching memory device has excellent uniformity.

이하에서는, 본 발명의 기술적 사상에 따른 저항 스위칭 메모리 소자의 다중 레벨 데이터 저장 능력의 가능성을 설명하기로 한다.Hereinafter, the possibility of multi-level data storage capability of the resistive switching memory device according to the technical spirit of the present invention will be described.

다중 레벨 데이터 저장 능력은 하나의 셀에 둘 이상의 데이터를 저장할 수 있는 능력으로서, 저항 스위칭 메모리 소자의 밀도를 증가시킬 수 있는 중요한 요소이다. 본 발명의 기술적 사상에 따른 저항 스위칭 메모리 소자는 높은 온/오프 비를 가지므로, 다중 레벨 데이터 저장 능력을 보유할 가능성이 있다.Multi-level data storage capability is the ability to store two or more data in one cell, and is an important factor that can increase the density of resistive switching memory devices. Since the resistive switching memory device according to the technical idea of the present invention has a high on/off ratio, it is possible to have multi-level data storage capability.

도 18은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 다중 레벨 데이터 저장 능력을 나타내는 그래프들이다.18 are graphs showing multi-level data storage capabilities of a resistive switching memory device according to an embodiment of the present invention.

도 18의 (a)를 참조하면, 10-3 A, 10-4 A, 및 10-5 A의 세 개의 수준의 제한 전류(Icc) 하에서의 저항 스위칭 메모리 소자의 전류-전압 특성을 나타낸다. 상기 세 개의 수준의 제한 전류에 대하여 저저항 상태(LRS)가 세 개의 명백하게 구분된 그래프 특성을 나타냄을 알 수 있다. 즉, 상기 저저항 상태(LRS)는 상기 제한 전류에 의존하여 변화되었으며, 반면 고저항 상태(HRS)는 상기 제한 전류에 영향받지 않음을 알 수 있다.Referring to (a) of FIG. 18 , current-voltage characteristics of the resistive switching memory device under three levels of limited current (I cc ) of 10 −3 A, 10 −4 A, and 10 −5 A are shown. It can be seen that the low resistance state (LRS) exhibits three distinct graph characteristics for the three levels of limiting current. That is, it can be seen that the low resistance state LRS is changed depending on the limiting current, whereas the high resistance state HRS is not affected by the limiting current.

도 18의 (b)를 참조하면, 10-3 A, 10-4 A, 및 10-5 A의 세가지 제한 전류(Icc) 하에서의 저항 스위칭 메모리 소자의 다중 레벨 저항 상태를 나타낸다. 저항 상태는 0.1 V의 읽기 전압에서, 제한 전류(Icc) 수준을 10-3 A, 10-4 A, 및 10-5 A의 세 개의 수준으로 변화시키면서, 상기 제한 전류 각각에 대하여 20 사이클로 측정하였다. 고저항 상태(HRS)는 거의 동일한 수준으로 균일하게 나타났다. 저저항 상태(LRS)는 상기 제한 전류에 따라 다른 구분된 수준으로 변화하였으며, 각각의 상기 제한 전류 하에서는 균일하게 유지되었다. 따라서, 상기 저항 스위칭 메모리 소자는 제한 전류를 제어하여 다중 레벨 데이터 저장 능력을 가짐을 알 수 있고, 이에 따라 다중 레벨 데이터 저장 소자로서 적용될 수 있다.Referring to (b) of FIG. 18, multi-level resistance states of the resistive switching memory device under three limiting currents (I cc ) of 10 −3 A, 10 −4 A, and 10 −5 A are shown. The resistance state is measured at 20 cycles for each of the limit currents, while changing the limit current (I cc ) level to three levels of 10 -3 A, 10 -4 A, and 10 -5 A at a read voltage of 0.1 V did The high resistance state (HRS) appeared uniformly at almost the same level. The low resistance state (LRS) changed to a different level according to the limiting current, and was maintained uniformly under each limiting current. Accordingly, it can be seen that the resistance switching memory device has multi-level data storage capability by controlling the limiting current, and thus can be applied as a multi-level data storage device.

이하에서는, 본 발명의 기술적 사상에 따른 저항 스위칭 메모리 소자의 실제 적용을 위한 중요한 특성으로서 스위칭 속도를 설명하기로 한다.Hereinafter, switching speed will be described as an important characteristic for practical application of the resistive switching memory device according to the technical spirit of the present invention.

도 19는 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 스위칭 속도를 나타내는 그래프들이다.19 are graphs showing the switching speed of a resistive switching memory device according to an embodiment of the present invention.

도 19의 (a)는 5 V 및 300 ns 의 셋 펄스에서의 전류-전압 특성이고, 도 19의 (b)는 -4 V 및 100 ns 의 리셋 펄스에서의 전류-전압 특성이다. 각각의 내부 도면들은 셋 펄스와 리셋 펄스의 인가 방법을 나타낸다.19(a) shows current-voltage characteristics at 5 V and 300 ns set pulse, and FIG. 19(b) shows current-voltage characteristics at -4 V and 100 ns reset pulse. Each internal drawing shows a method of applying a set pulse and a reset pulse.

도 19를 참조하면, 셋 동작과 리셋 동작에 요구되는 펄스 폭에 의하여 상기 저항 스위칭 메모리 소자의 스위칭 속도를 측정하였다. 0 V 내지 0.25 V의 직류 전압 바이어스를 인가하여, 펄스 인가 전과 후의 상기 저항 스위칭 메모리 소자의 저항 상태를 측정하였다. 상기 범위에서의 전압 인가는 소자의 저항 상태에 영향을 미치지 않으며, 이는 상기 셋 전압이 0.25 V에 비하여 높기 때문이다. 300 ns의 펄스 폭을 가지는 5 V의 양 전압 펄스를 인가하면, 저항 상태는 고저항 상태(HRS)에서 저저항 상태(LRS)로 완전히 변화하였다. 100 ns의 펄스 폭을 가지는 -4 V의 음 전압 펄스를 인가하면, 저항 상태는 이와 반대로 저저항 상태(LRS)에서 고저항 상태(HRS)로 완전히 변화하였다. 상기 저항 스위칭 메모리 소자는 완전한 셋 동작 또는 리셋 동작을 항상 요구하는 것이 아니므로, 최적의 온/오프 비를 설정하여 더 빠른 동작을 구현할 수 있다.Referring to FIG. 19 , the switching speed of the resistive switching memory device was measured according to the pulse widths required for the set and reset operations. A DC voltage bias of 0 V to 0.25 V was applied, and the resistance state of the resistive switching memory device before and after application of the pulse was measured. Applying a voltage within the above range does not affect the resistance state of the device, because the set voltage is higher than 0.25 V. When a positive voltage pulse of 5 V having a pulse width of 300 ns was applied, the resistance state completely changed from the high resistance state (HRS) to the low resistance state (LRS). When a negative voltage pulse of -4 V having a pulse width of 100 ns was applied, the resistance state was completely changed from the low resistance state (LRS) to the high resistance state (HRS). Since the resistance switching memory device does not always require a complete set operation or reset operation, a faster operation may be implemented by setting an optimal on/off ratio.

이하에서는, 본 발명의 기술적 사상에 따른 저항 스위칭 메모리 소자의 실제 적용을 위한 중요한 특성으로서 장기 안정성을 설명하기로 한다. 실제로, 페로브스카이트 물질은 습도와 대기 조건에 민감하므로, 장기 안정성을 검증할 필요가 있다. 일반적인 경우에, 알루미늄 산화물 또는 아연 산화물 등을 이용하여 봉지층(encapsulation) 또는 보호막층(passivation)을 형성한다. 본 발명의 상기 저항 스위칭 메모리 소자에서는, 상기 할라이드 페로브스카이트 물질을 포함하는 상기 전도성 필라멘트 형성층을 덮는 은 도핑 아연 산화물로 구성된 상기 금속 도핑층이 저항 스위칭 거동을 제어하는 기능과 함께 보호막층의 기능을 수행할 수 있다. Hereinafter, long-term stability will be described as an important characteristic for practical application of the resistive switching memory device according to the technical idea of the present invention. In practice, perovskite materials are sensitive to humidity and atmospheric conditions, so long-term stability needs to be verified. In a general case, an encapsulation layer or a passivation layer is formed using aluminum oxide or zinc oxide. In the resistance switching memory device of the present invention, the metal doped layer composed of silver-doped zinc oxide covering the conductive filament forming layer containing the halide perovskite material controls resistance switching behavior and functions as a protective film layer can be performed.

도 20은 본 발명의 일실시예에 따른 저항 스위칭 메모리 소자의 대기 환경에서의 장기 안정성을 나타내는 그래프들이다.20 are graphs showing long-term stability of a resistive switching memory device according to an embodiment of the present invention in an atmospheric environment.

도 20의 (a)는 전류-전압 특성이고, 도 20의 (b)는 저항 변화를 나타낸다.20(a) shows current-voltage characteristics, and FIG. 20(b) shows resistance change.

도 20을 참조하면, 상기 저항 스위칭 메모리 소자는 10-4 A의 제한 전류(Icc) 하에서 대기 노출 후 15일이 지난 후까지 양극성(bipolar) 저항 스위칭 거동을 나타냄을 알 수 있다. 또한, 0.1 V의 읽기 전압에서 측정한 온/오프 비는 15일이 지난 후까지 특별한 열화가 발생하지 않고 유지되었다. 이러한 결과로부터, 상기 은 도핑 아연 산화물로 구성된 상기 금속 도핑층에 의하여 상기 할라이드 페로브스카이트 기반 저항 스위칭 메모리 소자의 안정성이 확보됨을 알 수 있다.Referring to FIG. 20 , it can be seen that the resistance switching memory device exhibits bipolar resistance switching behavior until 15 days after exposure to air under a limiting current (I cc ) of 10 −4 A. In addition, the on/off ratio measured at a read voltage of 0.1 V was maintained without any particular deterioration until after 15 days. From these results, it can be seen that the stability of the halide perovskite-based resistive switching memory device is secured by the metal doping layer composed of the silver doped zinc oxide.

결론conclusion

본 발명의 기술적 사상에 따르면, 다중층 구조를 가지는 나노 크기의 저항 스위칭 메모리 소자를 제안한다. 상기 저항 스위칭 메모리 소자는 250 nm 직경의 비아홀 내에 2차원 층상형 할라이드 페로브스카이트 물질로 구성된 전도성 필라멘트 형성층과 은 도핑 아연 산화물로 구성된 금속 도핑층을 포함한다. 상기 2차원 층상형 할라이드 페로브스카이트 물질 상에 배치된 상기 은 도핑 아연 산화물은, 저항 스위칭 거동을 위하여 상기 할라이드 페로브스카이트 물질 내의 전도성 필라멘트 형성 및 파괴를 제어한다.According to the technical idea of the present invention, a nano-sized resistive switching memory device having a multilayer structure is proposed. The resistive switching memory device includes a conductive filament forming layer made of a two-dimensional layered halide perovskite material and a metal doped layer made of silver-doped zinc oxide in a via hole having a diameter of 250 nm. The silver-doped zinc oxide disposed on the two-dimensional layered halide perovskite material controls the formation and breakdown of conductive filaments within the halide perovskite material for resistive switching behavior.

은을 단독으로 포함한 은 전극을 사용한 경우에는 400 사이클까지 내구성을 가지는 반면, 상기 은 도핑 아연 산화물을 사용하는 경우에는 30,000 사이클까지도 안정적인 저항 스위칭 거동을 나타내므로, 내구성이 향상됨을 알 수 있다.In the case of using a silver electrode containing only silver, the durability is up to 400 cycles, whereas in the case of using the silver-doped zinc oxide, stable resistance switching behavior is exhibited up to 30,000 cycles, so it can be seen that the durability is improved.

상기 저항 스위칭 메모리 소자에서, 상기 은 도핑 아연 산화물에 도핑된 은의 농도를 제어하여, 상기 할라이드 페로브스카이트 내에 형성되는 은으로 구성된 상기 전도성 필라멘트에 의하여 유도된 스위칭 거동이 최적화할 수 있다.In the resistive switching memory device, switching behavior induced by the conductive filament formed of silver formed in the halide perovskite may be optimized by controlling the concentration of silver doped in the silver-doped zinc oxide.

상기 저항 스위칭 메모리 소자는 약 0.3 V의 낮은 동작 전압과 106의 높은 온/오프 비의 신뢰성있는 저항 스위칭 거동을 나타내고, 이에 따라 다중 레벨 데이터 저장 능력을 가짐을 알 수 있다.It can be seen that the resistance switching memory device exhibits reliable resistance switching behavior with a low operating voltage of about 0.3 V and a high on/off ratio of 10 6 , and thus has multilevel data storage capability.

상기 은 도핑 아연 산화물은 상기 할라이드 페로브스카이트 물질을 보호하는 보호막층으로 기능할 수 있다. 이에 따라, 대기 환경에서 할라이드 페로브스카이트 기반 저항 스위칭 메모리 소자의 신뢰성있는 동작을 제공할 수 있다. 상기 저항 스위칭 메모리 소자는 106의 높은 온/오프 비를 적어도 15일 동안 유지할 수 있다.The silver-doped zinc oxide may function as a protective film layer protecting the halide perovskite material. Accordingly, it is possible to provide reliable operation of the halide perovskite-based resistive switching memory device in an atmospheric environment. The resistive switching memory device may maintain a high on/off ratio of 10 6 for at least 15 days.

결과적으로, 상기 할라이드 페로브스카이트 내에 은을 주입하는 것을 제어함에 따라 할라이드 페로브스카이트 물질을 기반한 상기 저항 스위칭 메모리의 성능을 개선할 수 있다. 따라서, 순차적인 기상 증착을 이용하여 증착한 2차원 층상형 할라이드 페로브스카이트는 나노 크기의 고밀도 메모리 응용에 대하여 가능성이 있다.As a result, the performance of the resistive switching memory based on the halide perovskite material can be improved by controlling the implantation of silver into the halide perovskite. Thus, two-dimensional layered halide perovskites deposited using sequential vapor deposition have potential for nanoscale high-density memory applications.

이상에서 설명한 본 발명의 기술적 사상이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명의 기술적 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The technical spirit of the present invention described above is not limited to the foregoing embodiments and the accompanying drawings, and various substitutions, modifications and changes are possible within the scope of the technical spirit of the present invention. It will be clear to those skilled in the art to which it pertains.

100, 100a, 100b, 100c: 저항 스위칭 메모리 소자,
110: 기판, 112: 실리콘층,
114: 실리콘 산화물층, 120: 하부 전극층,
122: 접착층, 130, 130a, 130b: 저항 스위칭층,
135: 비아홀, 140: 전도성 필라멘트 형성층,
142: 금속 할로겐층, 150: 제1 금속 도핑층,
158: 절연물 기지, 160: 제2 금속 도핑층,
170: 상부 전극층, 180: 절연층,
190: 전도성 필라멘트, 192: 금속,100, 100a, 100b, 100c: resistance switching memory element,
110: substrate, 112: silicon layer,
114: silicon oxide layer, 120: lower electrode layer,
122: adhesive layer, 130, 130a, 130b: resistance switching layer,
135: via hole, 140: conductive filament formation layer,
142: metal halide layer, 150: first metal doped layer,
158: insulator base, 160: second metal doped layer,
170: upper electrode layer, 180: insulating layer,
190: conductive filament, 192: metal,

Claims (19)

삭제delete 기판;
상기 기판 상에 위치하는 하부 전극층;
상기 하부 전극층 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층; 및
상기 저항 스위칭층 상에 위치하는 상부 전극층;을 포함하고,
상기 저항 스위칭층은,
상기 전도성 필라멘트를 형성하는 금속이 도핑된 금속 도핑층; 및
상기 할라이드 페로브스카이트 물질을 포함하고, 그 내부에서 상기 금속에 의하여 상기 전도성 필라멘트가 형성되거나 또는 파괴되는 전도성 필라멘트 형성층;을 포함하고,
상기 금속 도핑층에 도핑된 상기 금속이 상기 전도성 필라멘트 형성층으로 이동하여 상기 전도성 필라멘트를 형성하거나 또는 상기 금속이 상기 전도성 필라멘트 형성층으로부터 이탈하여 상기 전도성 필라멘트가 파괴되는,
저항 스위칭 메모리 소자.Board;
a lower electrode layer positioned on the substrate;
a resistance switching layer disposed on the lower electrode layer and made of multiple layers to perform a resistance switching operation by forming and destroying conductive filaments within a halide perovskite material; and
An upper electrode layer positioned on the resistance switching layer; includes,
The resistance switching layer,
a metal doping layer doped with a metal forming the conductive filament; and
A conductive filament formation layer including the halide perovskite material and in which the conductive filament is formed or destroyed by the metal;
The metal doped in the metal doped layer moves to the conductive filament forming layer to form the conductive filament, or the metal is separated from the conductive filament forming layer and the conductive filament is destroyed.
Resistive switching memory device. 제 2 항에 있어서,
상기 전도성 필라멘트 형성층은 상기 하부 전극층 상에 위치하고,
상기 금속 도핑층은 상기 전도성 필라멘트 형성층 상에 위치하는,
저항 스위칭 메모리 소자.According to claim 2,
The conductive filament forming layer is located on the lower electrode layer,
The metal doped layer is located on the conductive filament forming layer,
Resistive switching memory device. 제 2 항에 있어서,
상기 금속 도핑층은 상기 하부 전극층 상에 위치하고,
상기 전도성 필라멘트 형성층은 상기 금속 도핑층 상에 위치하는,
저항 스위칭 메모리 소자.According to claim 2,
The metal doped layer is located on the lower electrode layer,
The conductive filament forming layer is located on the metal doped layer,
Resistive switching memory device. 제 2 항에 있어서,
상기 금속 도핑층은 제1 금속 도핑층 및 제2 금속 도핑층을 포함하고,
상기 제2 금속 도핑층은 상기 하부 전극층 상에 위치하고,
상기 전도성 필라멘트 형성층은 상기 제2 금속 도핑층 상에 위치하고,
상기 제1 금속 도핑층은 상기 전도성 필라멘트 형성층 상에 위치하는,
저항 스위칭 메모리 소자.According to claim 2,
The metal doped layer includes a first metal doped layer and a second metal doped layer,
The second metal doped layer is located on the lower electrode layer,
The conductive filament forming layer is located on the second metal doped layer,
The first metal doped layer is located on the conductive filament forming layer,
Resistive switching memory device. 제 2 항에 있어서,
상기 전도성 필라멘트는 상기 상부 전극층과 상기 하부 전극층을 전기적으로 연결하는,
저항 스위칭 메모리 소자.According to claim 2,
The conductive filament electrically connects the upper electrode layer and the lower electrode layer,
Resistive switching memory device. 제 2 항에 있어서,
상기 전도성 필라멘트 형성층에 형성되는 상기 전도성 필라멘트는 전기적 신호가 인가되면 형성되는 특성을 가지는,
저항 스위칭 메모리 소자.According to claim 2,
The conductive filament formed in the conductive filament forming layer has a characteristic of being formed when an electrical signal is applied.
Resistive switching memory device. 제 2 항에 있어서,
상기 금속 도핑층은, 아연 산화물, 인듐 산화물, 인듐-아연 산화물, 인듐-갈륨 산화물, 아연-주석 산화물, 알루미늄-아연 산화물, 갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-아연 산화물, 인듐-갈륨-주석 산화물, 하프늄 산화물, 하프늄-지르코늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 구리 산화물, 및 알루미늄 산화물 중 적어도 어느 하나를 포함하는,
저항 스위칭 메모리 소자.According to claim 2,
The metal doped layer includes zinc oxide, indium oxide, indium-zinc oxide, indium-gallium oxide, zinc-tin oxide, aluminum-zinc oxide, gallium-zinc oxide, indium-zinc-tin oxide, and indium-gallium-zinc oxide. , indium-gallium-tin oxide, hafnium oxide, hafnium-zirconium oxide, zirconium oxide, tantalum oxide, titanium oxide, tungsten oxide, manganese oxide, nickel oxide, magnesium oxide, silicon oxide, silicon nitride, silicon oxynitride, copper oxide, And containing at least one of aluminum oxide,
Resistive switching memory device. 제 2 항에 있어서,
상기 금속 도핑층은, 은, 구리, 철, 금, 티타늄, 아연, 마그네슘, 주석, 알루미늄, 텅스텐, 크롬, 몰리브덴, 백금, 탄탈륨, 망간, 및 이들의 합금 중 적어도 어느 하나가 도핑된,
저항 스위칭 메모리 소자.According to claim 2,
The metal doped layer is doped with at least one of silver, copper, iron, gold, titanium, zinc, magnesium, tin, aluminum, tungsten, chromium, molybdenum, platinum, tantalum, manganese, and alloys thereof,
Resistive switching memory device. 제 2 항에 있어서,
상기 할라이드 페로브스카이트 물질은 ABX 구조를 가지는,
(여기에서, "A"는 유기 양이온, "B"는 금속 양이온, 및 "X"는 할로겐 음이온을 의미함)
저항 스위칭 메모리 소자.According to claim 2,
The halide perovskite material has an ABX structure,
(Where "A" means an organic cation, "B" means a metal cation, and "X" means a halide anion)
Resistive switching memory device. 제 2 항에 있어서,
상기 할라이드 페로브스카이트 물질은, CH3NH3PbI3, CH3NH3PbBr3, CH3NH3PbCl3, CH3NH3SnI3, CH3NH3SnBr3, CH3NH3SnCl3, CH3NH3GeI3, CH3NH3GeBr3, CH3NH3GeCl3, CH3CH2NH3PbI3, CH3CH2NH3PbBr3, CH3CH2NH3PbCl3, CH3CH2NH3SnI3, CH3CH2NH3SnBr3, CH3CH2NH3SnCl3, CH3CH2NH3GeI3, CH3CH2NH3GeBr3, CH3CH2NH3GeCl3, [HC(NH2)2]PbI3, [HC(NH2)2]PbBr3, [HC(NH2)2]PbCl3, [HC(NH2)2]SnI3, [HC(NH2)2]SnBr3, [HC(NH2)2]SnCl3, [HC(NH2)2]GeI3, [HC(NH2)2]GeBr3, [HC(NH2)2]GeCl3, C(NH2)3PbI3, C(NH2)3PbBr3, C(NH2)3PbCl3, C(NH2)3SnI3, C(NH2)3SnBr3, C(NH2)3SnCl3, C(NH2)3GeI3, C(NH2)3GeBr3, C(NH2)3GeCl3, (C4H9NH3)2PbI4, (C4H9NH3)2PbBr4, (C4H9NH3)2PbCl4, (C4H9NH3)2SnI4, (C4H9NH3)2SnBr4, (C4H9NH3)2SnCl4, (C4H9NH3)2GeI4, (C4H9NH3)2GeBr4, (C4H9NH3)2GeCl4, (C6H5CH2NH3)2PbI4, (C6H5CH2NH3)2PbBr4, (C6H5CH2NH3)2PbCl4, (C6H5CH2NH3)2SnI4, (C6H5CH2NH3)2SnBr4, (C6H5CH2NH3)2SnCl4, (C6H5CH2NH3)2GeI4, (C6H5CH2NH3)2GeBr4, (C6H5CH2NH3)2GeCl4, (C6H5CH2CH2NH3)2PbI4, (C6H5CH2CH2NH3)2PbBr4, (C6H5CH2CH2NH3)2PbCl4, (C6H5CH2CH2NH3)2SnI4, (C6H5CH2CH2NH3)2SnBr4, (C6H5CH2CH2NH3)2SnCl4, (C6H5CH2CH2NH3)2GeI4, (C6H5CH2CH2NH3)2GeBr4, (C6H5CH2CH2NH3)2GeCl4, (HOOC(CH2)4NH3)2PbI4, (HOOC(CH2)4NH3)2PbBr4, (HOOC(CH2)4NH3)2PbCl4, (HOOC(CH2)4NH3)2SnI4, (HOOC(CH2)4NH3)2SnBr4, (HOOC(CH2)4NH3)2SnCl4, (HOOC(CH2)4NH3)2GeI4, (HOOC(CH2)4NH3)2GeBr4, 및 (HOOC(CH2)4NH3)2GeCl4 중 적어도 어느 하나를 포함하는,
저항 스위칭 메모리 소자.According to claim 2,
The halide perovskite material is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbBr 3 , CH 3 NH 3 PbCl 3 , CH 3 NH 3 SnI 3 , CH 3 NH 3 SnBr 3 , CH 3 NH 3 SnCl 3 , CH 3 NH 3 GeI 3 , CH 3 NH 3 GeBr 3 , CH 3 NH 3 GeCl 3 , CH 3 CH 2 NH 3 PbI 3 , CH 3 CH 2 NH 3 PbBr 3 , CH 3 CH 2 NH 3 PbCl 3 , CH 3 CH 2 NH 3 SnI 3 , CH 3 CH 2 NH 3 SnBr 3 , CH 3 CH 2 NH 3 SnCl 3 , CH 3 CH 2 NH 3 GeI 3 , CH 3 CH 2 NH 3 GeBr 3 , CH 3 CH 2 NH 3 GeCl 3 , [HC(NH 2 ) 2 ]PbI 3 , [HC(NH 2 ) 2 ]PbBr 3 , [HC(NH 2 ) 2 ]PbCl 3 , [HC(NH 2 ) 2 ]SnI 3 , [HC(NH 2 ) 2 ]SnBr 3 , [HC(NH 2 ) 2 ]SnCl 3 , [HC(NH 2 ) 2 ]GeI 3 , [HC(NH 2 ) 2 ] GeBr 3 , [HC(NH 2 ) 2 ]GeCl 3 , C(NH 2 ) 3 PbI 3 , C(NH 2 ) 3 PbBr 3 , C(NH 2 ) 3 PbCl 3 , C(NH 2 ) 3 SnI 3 , C(NH 2 ) 3 SnBr 3 , C(NH 2 ) 3 SnCl 3 , C(NH 2 ) 3 GeI 3 , C(NH 2 ) 3 GeBr 3 , C(NH 2 ) 3 GeCl 3 , (C 4 H 9 NH 3 ) 2 PbI 4 , (C 4 H 9 NH 3 ) 2 PbBr 4 , (C 4 H 9 NH 3 ) 2 PbCl 4 , (C 4 H 9 NH 3 ) 2 SnI 4 , (C 4 H 9 NH 3 ) 2 SnBr 4 , (C 4 H 9 NH 3 ) 2 SnCl 4 , (C 4 H 9 NH 3 ) 2 GeI 4 , (C 4 H 9 NH 3 ) 2 GeBr 4 , (C 4 H 9 NH 3 ) 2 GeCl 4 , (C 6 H 5 CH 2 NH 3 ) 2 PbI 4 , (C 6 H 5 CH 2 NH 3 ) 2 PbBr 4 , (C 6 H 5 CH 2 NH 3 ) 2 PbCl 4 , (C 6 H 5 CH 2 NH 3 ) 2 SnI 4 , (C 6 H 5 CH 2 NH 3 ) 2 SnBr 4 , (C 6 H 5 CH 2 NH 3 ) 2 SnCl 4 , (C 6 H 5 CH 2 NH 3 ) 2 GeI 4 , (C 6 H 5 CH 2 NH 3 ) 2 GeBr 4 , (C 6 H 5 CH 2 NH 3 ) 2 GeCl 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 PbI 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 PbBr 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 PbCl 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 SnI 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 SnBr 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 SnCl 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 GeI 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 GeBr 4 , (C 6 H 5 CH 2 CH 2 NH 3 ) 2 GeCl 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 PbI 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 PbBr 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 PbCl 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 SnI 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 SnBr 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 SnCl 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 GeI 4 , (HOOC(CH 2 ) 4 NH 3 ) 2 GeBr 4 , and (HOOC(CH 2 ) 4 NH 3 ) 2 GeCl 4 ,
Resistive switching memory device. 제 2 항에 있어서,
상기 기판과 상기 하부 전극층 사이에 개재되어, 상기 기판과 상기 하부 전극층을 서로 접착시키는 접착층을 더 포함하는,
저항 스위칭 메모리 소자.According to claim 2,
Further comprising an adhesive layer interposed between the substrate and the lower electrode layer to adhere the substrate and the lower electrode layer to each other,
Resistive switching memory device. 기판;
상기 기판 상에 위치하는 하부 전극층;
상기 하부 전극층 상에 위치하고, 상기 하부 전극층을 노출하도록 관통하는 비아홀을 구비한 절연층;
상기 비아홀 내에서 상기 하부 전극층 상에 위치하고, 할라이드 페로브스카이트 물질 내에서 전도성 필라멘트의 형성과 파괴에 의하여 저항 스위칭 동작을 수행하도록 다중층으로 이루어진 저항 스위칭층; 및
상기 저항 스위칭층 상에 위치하는 상부 전극층;을 포함하고,
상기 저항 스위칭층은,
상기 전도성 필라멘트를 형성하는 금속이 도핑된 금속 도핑층; 및
상기 할라이드 페로브스카이트 물질을 포함하고, 그 내부에서 상기 금속에 의하여 상기 전도성 필라멘트가 형성되거나 또는 파괴되는 전도성 필라멘트 형성층;을 포함하고,
상기 금속 도핑층에 도핑된 상기 금속이 상기 전도성 필라멘트 형성층으로 이동하여 상기 전도성 필라멘트를 형성하거나 또는 상기 금속이 상기 전도성 필라멘트 형성층으로부터 이탈하여 상기 전도성 필라멘트가 파괴되는,
저항 스위칭 메모리 소자.Board;
a lower electrode layer positioned on the substrate;
an insulating layer disposed on the lower electrode layer and having a via hole passing through to expose the lower electrode layer;
a resistance switching layer formed of multiple layers located on the lower electrode layer within the via hole and configured to perform a resistance switching operation by forming and destroying conductive filaments within a halide perovskite material; and
An upper electrode layer positioned on the resistance switching layer; includes,
The resistance switching layer,
a metal doping layer doped with a metal forming the conductive filament; and
A conductive filament formation layer including the halide perovskite material and in which the conductive filament is formed or destroyed by the metal;
The metal doped in the metal doped layer moves to the conductive filament forming layer to form the conductive filament, or the metal is separated from the conductive filament forming layer and the conductive filament is destroyed.
Resistive switching memory device. 제 13 항에 있어서,
상기 절연층은, 상기 저항 스위칭층의 측벽을 형성하여, 상기 저항 스위칭층을 개별화하는,
저항 스위칭 메모리 소자.According to claim 13,
The insulating layer forms a sidewall of the resistance switching layer to individualize the resistance switching layer.
Resistive switching memory device. 제 13 항에 있어서,
상기 절연층은, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 알루미늄 산화물, 지르코늄 산화물, 텅스텐 산화물, 망간 산화물, 니켈 산화물, 마그네슘 산화물, 및 구리 산화물 중 적어도 어느 하나를 포함하는,
저항 스위칭 메모리 소자.According to claim 13,
The insulating layer may include at least one of silicon oxide, silicon nitride, silicon oxynitride, hafnium oxide, titanium oxide, tantalum oxide, aluminum oxide, zirconium oxide, tungsten oxide, manganese oxide, nickel oxide, magnesium oxide, and copper oxide. including,
Resistive switching memory device. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020210017595A 2021-02-08 2021-02-08 Resistive switching memory device having halide perovskite and method of manufacturing the same KR102497052B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210017595A KR102497052B1 (en) 2021-02-08 2021-02-08 Resistive switching memory device having halide perovskite and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210017595A KR102497052B1 (en) 2021-02-08 2021-02-08 Resistive switching memory device having halide perovskite and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20220114288A KR20220114288A (en) 2022-08-17
KR102497052B1 true KR102497052B1 (en) 2023-02-09

Family

ID=83110671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210017595A KR102497052B1 (en) 2021-02-08 2021-02-08 Resistive switching memory device having halide perovskite and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102497052B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4526587B2 (en) * 2006-07-27 2010-08-18 パナソニック株式会社 Nonvolatile semiconductor memory device and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8420478B2 (en) * 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
US8395927B2 (en) * 2010-06-18 2013-03-12 Sandisk 3D Llc Memory cell with resistance-switching layers including breakdown layer
GB2528330B (en) 2014-07-18 2021-08-04 Unifai Holdings Ltd A method of video analysis
KR101828131B1 (en) * 2015-10-28 2018-02-09 세종대학교산학협력단 Resistance change memory device including organic-inorganic hybrid perovskite as resistance change layer and method for fabricating the same
KR102464065B1 (en) * 2016-01-27 2022-11-08 에스케이하이닉스 주식회사 switching device and method of fabricating the same, and resistive random access memory having the switching device as selection device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4526587B2 (en) * 2006-07-27 2010-08-18 パナソニック株式会社 Nonvolatile semiconductor memory device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20220114288A (en) 2022-08-17

Similar Documents

Publication Publication Date Title
JP5154138B2 (en) Variable resistance random access memory device with n + interface layer
US7511294B2 (en) Resistive memory element with shortened erase time
KR100790861B1 (en) Resistive memory device comprising nanodot and manufacturing method for the same
KR101530118B1 (en) Memristive junction with intrinsic rectifier
US8912524B2 (en) Defect gradient to boost nonvolatile memory performance
KR100731936B1 (en) Asymmetric crystalline structure memory cell and forming method thereof
KR102527408B1 (en) method of fabricating switching device and resistive random access memory
US9177998B2 (en) Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array
EP3381066B1 (en) A memristor device and a method of fabrication thereof
KR20080064353A (en) Resistive random access memory and manufacturing method for the same
EP3602561B1 (en) A switching resistor and method of making such a device
US20090302301A1 (en) Resistance ram device having a carbon nano-tube and method for manufacturing the same
JP2007158325A (en) Crosspoint resistor memory device with bidirectional schottky diode
US8207068B2 (en) Method of fabricating a resistance based memory device and the memory device
KR102464065B1 (en) switching device and method of fabricating the same, and resistive random access memory having the switching device as selection device
US20110253966A1 (en) Ionic-modulated dopant profile control in nanoscale switching devices
US9666798B1 (en) Switching elements, resistive random access memory devices including the same, and methods of manufacturing the switching elements and the resistive random access memory devices
KR102497052B1 (en) Resistive switching memory device having halide perovskite and method of manufacturing the same
US11600775B2 (en) Conductive amorphous oxide contact layers
KR102380915B1 (en) Memristor device, method of manufacturing the memristor device, and memory device having the memristor device
KR20100133761A (en) Resistive random access memory device and method for fabricating the same
US20170256589A1 (en) Switching element, switching element array, and resistive random access memory including switching element, and methods of manufacturing the same
KR102432688B1 (en) multi-layered selector device and method of manufacturing the same
KR102432689B1 (en) multi-layered selector device and method of manufacturing the same
WO2011025506A1 (en) Low-power nanoscale switching device with an amorphous switching material

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right