JP2007158325A - Crosspoint resistor memory device with bidirectional schottky diode - Google Patents

Crosspoint resistor memory device with bidirectional schottky diode Download PDF

Info

Publication number
JP2007158325A
JP2007158325A JP2006315744A JP2006315744A JP2007158325A JP 2007158325 A JP2007158325 A JP 2007158325A JP 2006315744 A JP2006315744 A JP 2006315744A JP 2006315744 A JP2006315744 A JP 2006315744A JP 2007158325 A JP2007158325 A JP 2007158325A
Authority
JP
Japan
Prior art keywords
metal
forming
work function
schottky diode
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006315744A
Other languages
Japanese (ja)
Inventor
Sheng Teng Hsu
シェン・テン・スー
Tingkai Li
ティンカイ・リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/295,778 external-priority patent/US20070015348A1/en
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2007158325A publication Critical patent/JP2007158325A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of fabricating a bidirectional Schottky diode having a metal/semiconductor/metal back-to-back structure, which is utilizable as a current limiter of a resistor memory device. <P>SOLUTION: The method includes: a step of providing a substrate 102; a step of forming a metal bottom electrode 104 on the substrate, the bottom electrode having a first work function; a step of forming a semiconductor layer 106 on the metal bottom electrode, the semiconductor layer having a second work function that is less than the first work function; and a step of forming a metal top electrode 108 on the semiconductor layer, the metal top electrode having a third work function greater than the second work function. The metal top and bottom electrodes are preferably formed of materials such as Pt, Au, Ag, TiN, Ta, Ru, and TaN. It is further preferred that the metal top electrode and the metal bottom electrode are formed of the same material and, therefore, have an identical work function. The semiconductor layer is formed of a material such as amorphous silicon, polycrystalline Si, InOx, and ZnO. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、一般的には集積回路製造プロセスに関し、特に、背中合わせ構造の双方向(back−to−back)ショットキーダイオードとして機能する金属/半導体/金属(MSM)構造体を備えたクロスポイント型抵抗メモリ装置に関する。   The present invention relates generally to integrated circuit manufacturing processes, and more particularly to a cross-point type with a metal / semiconductor / metal (MSM) structure that functions as a back-to-back Schottky diode. The present invention relates to a resistance memory device.

クロスポイント型メモリアレイは、マトリックス状に並んだメモリ素子(メモリセル)から成り、電気的な接続点がx軸(即ちワード線)とy軸(即ちビット線)に沿って並んでいる。実施形態によっては、デジタル値が各メモリ素子の抵抗状態(高抵抗或いは低抵抗)として記憶されるものもある。メモリセルの記憶状態は、選択されたメモリ素子に接続するワード線に電圧を印加することによって読み出される。抵抗或いは記憶状態は、選択されたメモリセルに接続するビット線の出力電圧として読み出される。   The cross-point type memory array is composed of memory elements (memory cells) arranged in a matrix, and electrical connection points are arranged along the x-axis (ie, word line) and y-axis (ie, bit line). In some embodiments, the digital value is stored as the resistance state (high resistance or low resistance) of each memory element. The storage state of the memory cell is read by applying a voltage to the word line connected to the selected memory element. The resistance or storage state is read as the output voltage of the bit line connected to the selected memory cell.

クロスポイント型抵抗メモリアレイは、読み出し時に障害(誤読み出し)を起こし易いという問題がある。読み出し動作の一部として、電流は選択されたワード線から、選択されたメモリセルを経由して選択されたビット線に流れるが、同時に選択されたビット線と交差する非選択ワード線にも、非選択メモリセルを介して流れる。非選択ワード線に電流が流れることによって、出力インピーダンスが減少し、それに従い出力電圧も減少する。記憶状態を明確に区別するためには、出力電圧は明確に区別できる必要がある。   The cross-point type resistive memory array has a problem that it tends to cause a failure (incorrect reading) at the time of reading. As part of the read operation, current flows from the selected word line to the selected bit line via the selected memory cell, but simultaneously to the unselected word line that intersects the selected bit line, It flows through unselected memory cells. When current flows through the unselected word line, the output impedance decreases, and the output voltage also decreases accordingly. In order to clearly distinguish the memory states, the output voltages need to be clearly distinguishable.

非選択の抵抗メモリセルに不要な電流が流れる問題は、直列接続したダイオードを用いることによって対処できる。ダイオードは逆バイアスでは電流が流れにくいためである。しかし、この特徴によって、1ダイオード/1抵抗(1D1R)型のメモリセルへの書き込みが困難になる。ダイオードの逆バイアスはメモリ抵抗(メモリ素子)に十分な書き込み電圧が印加されず使用できない。従って、1D1Rセルは、単極性型の書き込み(メモリ素子の抵抗を高抵抗化する書き込み電圧と低抵抗化する書き込み電圧が同極性となる書き込み)に適している。更に、ダイオードは、最適な動作を得るために単結晶のシリコンから形成することが望ましい。しかし、薄膜堆積プロセスを用いて大きな結晶粒子を形成することは困難である。   The problem of unnecessary current flowing through unselected resistance memory cells can be dealt with by using a diode connected in series. This is because current is difficult to flow in the diode in reverse bias. However, this feature makes it difficult to write to a 1 diode / 1 resistance (1D1R) type memory cell. The reverse bias of the diode cannot be used because a sufficient write voltage is not applied to the memory resistor (memory element). Therefore, the 1D1R cell is suitable for unipolar writing (writing in which the writing voltage for increasing the resistance of the memory element has the same polarity as the writing voltage for decreasing the resistance). Furthermore, the diode is preferably formed from single crystal silicon for optimal operation. However, it is difficult to form large crystal grains using a thin film deposition process.

面積の大きいクロスポイント型抵抗メモリアレイの読み出し時におけるクロストークを最小限に抑えるため、多くのクロスポイント型抵抗メモリアレイ構造が提案されてきた。1D1R型メモリセルは、単極性型の書き込みに大変適している。しかし、良質のダイオードは、単結晶のシリコン上でしか製造できない。多層3次元アレイでは、堆積したシリコンの再結晶化によってダイオードの上部層を形成するが、その結果得られるダイオードは通常電気的特性を殆ど示さない。しかも、ダイオードをかなり厚いシリコン膜から形成する必要がある。   Many crosspoint resistive memory array structures have been proposed in order to minimize crosstalk during reading of a large area crosspoint resistive memory array. The 1D1R type memory cell is very suitable for unipolar type writing. However, good quality diodes can only be manufactured on single crystal silicon. In multilayer three-dimensional arrays, the top layer of the diode is formed by recrystallization of the deposited silicon, but the resulting diode usually exhibits little electrical properties. In addition, it is necessary to form the diode from a considerably thick silicon film.

下記特許文献1は、メモリ抵抗と直列に接続された金属/絶縁体/金属(MIM)構造のメモリセルを提案している。MIM構造体は、低バイアスでは非導電性である。バイアス電圧が一定値よりも高い場合、その導電性は大幅に増加する。この電圧は、「電流上昇電圧」または「バリスタ電圧」と呼ばれる。MIM構造体は、高電流領域に対して高電界が発生することにより、インパクトイオン化が生じる。広く知られているように、MIM構造体は、高い電流密度ストレスに晒されると不安定になる。これは、絶縁体に高電界が印加された時に、絶縁体に深いトラップ状態が生じ、局地的なアバランシェ降伏が生じるためである。結果として、電流電圧特性は、電流が比較的小さい状態においてのみ、可逆性を持つことになる。従って、非オーミックのMIM構造体は、多数の書き込み動作を必要とするクロスポイント型メモリセルには適さない。尚、具体的なMIM材料、或いは、MIM構造体の製造方法については、下記特許文献1では開示されていない。   The following Patent Document 1 proposes a metal / insulator / metal (MIM) memory cell connected in series with a memory resistor. The MIM structure is non-conductive at low bias. When the bias voltage is higher than a certain value, its conductivity is greatly increased. This voltage is called “current rise voltage” or “varistor voltage”. In the MIM structure, impact ionization occurs when a high electric field is generated in a high current region. As is well known, MIM structures become unstable when exposed to high current density stress. This is because when a high electric field is applied to the insulator, a deep trap state occurs in the insulator and local avalanche breakdown occurs. As a result, the current-voltage characteristic is reversible only when the current is relatively small. Therefore, the non-ohmic MIM structure is not suitable for a cross-point type memory cell that requires a large number of write operations. Note that a specific MIM material or a method for manufacturing an MIM structure is not disclosed in Patent Document 1 below.

米国特許第6,753,561号明細書US Pat. No. 6,753,561

本発明は、上記従来の抵抗メモリ装置の問題点に鑑みてなされたもので、その目的は、薄膜堆積プロセスで容易に形成でき、高電圧バイアス状態で双方向に電流を流し、低電圧バイアス状態で電流を遮断可能な双方向ダイオードを実現して、抵抗メモリ装置の電流リミッタとして応用することにある。   The present invention has been made in view of the above-described problems of the conventional resistance memory device, and its object is to easily form it by a thin film deposition process, in which a current flows bidirectionally in a high voltage bias state, and in a low voltage bias state. A bidirectional diode capable of interrupting the current is realized and applied as a current limiter of the resistance memory device.

これより、高電圧の(順及び逆)バイアス状態の下では順方向、逆方向ともに電流が流れるが、低電圧のバイアス状態の下では電流が遮断される双方向ダイオード装置について説明する。抵抗メモリセルに電流リミッタを追加することができる。これにより、高電圧の双極性型の書き込み(メモリ素子の抵抗を高抵抗化する書き込み電圧と低抵抗化する書き込み電圧が逆極性となる書き込み)が可能となり、低電圧の読み出し時には電流が非選択ワード線に流れないようにすることが可能となる。   A bidirectional diode device will now be described in which current flows in both the forward and reverse directions under a high voltage (forward and reverse) bias condition, but the current is interrupted under a low voltage bias condition. A current limiter can be added to the resistive memory cell. This enables high-voltage bipolar writing (writing in which the writing voltage for increasing the resistance of the memory element and the writing voltage for decreasing the resistance are opposite in polarity), and the current is not selected when reading at low voltage. It is possible not to flow through the word line.

従来の多くのクロスポイント型抵抗メモリアレイでは、電流が選択されたワード線から選択されたメモリセルを経由して選択されたビット線に流れると同時に、選択されたビット線と交差する非選択ワード線にも非選択メモリセルを介して流れることによって、読み出し時に障害(誤読み出し)が生じる虞があった。しかし、メモリセル内に電流リミッタを備えるクロスポイント型アレイであれば、非選択ワード線に電流が流れるのを最小限に抑え、出力(読み出し)電圧の変動を最小限に抑えることが可能である。   In many conventional cross-point resistive memory arrays, an unselected word that crosses a selected bit line while current flows from the selected word line through the selected memory cell to the selected bit line. There is a possibility that a failure (incorrect reading) may occur at the time of reading by flowing in the line through the non-selected memory cell. However, with a cross-point type array having a current limiter in a memory cell, it is possible to minimize the flow of current through unselected word lines and to minimize fluctuations in the output (read) voltage. .

金属/半導体/金属(MSM)の背中合わせ構造の双方向ショットキーバリア装置は、正負両方のバイアス電圧に関して対称的な非オーミック特性を現す。この装置は、抵抗クロスポイント型メモリアレイに対するメモリセル電流リミッタとして使用することができる。半導体の導電性は高く、トラップ状態の捕獲断面は小さいので、当該装置は高電界において安定した動作が可能である。MSM構造体の電流密度は、MIM構造体よりも数桁高くすることができる。   A metal / semiconductor / metal (MSM) back-to-back bi-directional Schottky barrier device exhibits non-ohmic characteristics that are symmetric with respect to both positive and negative bias voltages. This device can be used as a memory cell current limiter for a resistive cross point type memory array. Since the conductivity of a semiconductor is high and the trapping section in a trap state is small, the device can operate stably in a high electric field. The current density of the MSM structure can be several orders of magnitude higher than the MIM structure.

従って、金属/半導体/金属(MSM)の背中合わせ構造の双方向ショットキーダイオードの形成方法は、基板を提供する工程と、前記基板上に第1仕事関数を有する金属下部電極を形成する工程と、前記金属下部電極上に前記第1仕事関数よりも小さい第2仕事関数を有する半導体層を形成する工程と、前記半導体層上に前記第2仕事関数よりも大きい第3仕事関数を有する金属上部電極を形成する工程とを備える。   Accordingly, a method for forming a metal / semiconductor / metal (MSM) back-to-back bi-directional Schottky diode includes providing a substrate, forming a metal lower electrode having a first work function on the substrate, and Forming a semiconductor layer having a second work function smaller than the first work function on the metal lower electrode; and a metal upper electrode having a third work function larger than the second work function on the semiconductor layer. Forming a step.

金属上部電極及び金属下部電極は、Pt、Au、Ag、Ru、TiN、Ta、TaN等の材料で形成される。一実施形態において、金属上部電極と金属下部電極は、同じ仕事関数を有する同じ材料で形成される。半導体層は、非晶質シリコン、多結晶シリコン、InOx、ZnO等の材料で形成される。半導体層は、原子層成長法(ALD)、化学気相成長法(CVD)、物理的気相成長法(PVD)、スピンコーティング、直流(DC)スパッタリング、高周波(RF)スパッタリング、有機金属化学気相成長法(MOCVD)等のプロセスを用いて堆積される。   The metal upper electrode and the metal lower electrode are formed of a material such as Pt, Au, Ag, Ru, TiN, Ta, or TaN. In one embodiment, the metal top electrode and the metal bottom electrode are formed of the same material having the same work function. The semiconductor layer is formed of a material such as amorphous silicon, polycrystalline silicon, InOx, or ZnO. Semiconductor layers can be atomic layer deposition (ALD), chemical vapor deposition (CVD), physical vapor deposition (PVD), spin coating, direct current (DC) sputtering, radio frequency (RF) sputtering, organometallic chemical vapor. Deposited using a process such as phase growth (MOCVD).

また、金属/半導体/金属(MSM)の背中合わせ構造の双方向ショットキーダイオードを備える抵抗メモリ装置の形成方法は、メモリ抵抗下部電極を形成する工程と、前記メモリ抵抗下部電極上にメモリ抵抗材料を形成する工程と、前記メモリ抵抗材料上に第1仕事関数を有する双方向ショットキーダイオードの金属下部電極を形成する工程と、前記金属下部電極上に前記第1仕事関数よりも小さい第2仕事関数を有する双方向ショットキーダイオードの半導体層を形成する工程と、前記半導体層上に前記第2仕事関数よりも大きい第3仕事関数を有する双方向ショットキーダイオードの金属上部電極を形成する工程と、を備える。   Also, a method of forming a resistive memory device including a bidirectional Schottky diode having a metal / semiconductor / metal (MSM) back-to-back structure includes a step of forming a memory resistor lower electrode, and a memory resistor material on the memory resistor lower electrode. Forming a metal lower electrode of a bidirectional Schottky diode having a first work function on the memory resistance material; and a second work function smaller than the first work function on the metal lower electrode. Forming a semiconductor layer of the bidirectional Schottky diode having the following: forming a metal upper electrode of the bidirectional Schottky diode having a third work function larger than the second work function on the semiconductor layer; Is provided.

上述のMSM構造の双方向ショットキーダイオードの形成方法、抵抗メモリ装置の形成方法、MSM構造の双方向ショットキーダイオード、及び、MSM構造の双方向ショットキーダイオードを備える抵抗メモリ装置について、更に詳細に以下において説明する。   The above-described MSM structure bidirectional Schottky diode formation method, resistance memory device formation method, MSM structure bidirectional Schottky diode, and resistance memory device including the MSM structure bidirectional Schottky diode are described in more detail. This will be described below.

図1は、本発明に係る金属/半導体/金属(MSM)の背中合わせ構造の双方向ショットキーダイオードの部分断面図である。双方向ショットキーダイオード100は、基板102と、基板102上に重なる金属下部電極(MBE)104を備える。基板102は特定の材料に限らず、Si、Ge、SiO、GeAs、ガラス、石英、プラスチックといった材料から成る。金属下部電極104は、第1仕事関数を有する。半導体層(S)106は金属下部電極104の上に重なり、第1仕事関数よりも小さい第2仕事関数を有する。金属上部電極108は半導体層106の上に重なり、第2仕事関数よりも大きい第3仕事関数を有する。 FIG. 1 is a partial cross-sectional view of a bidirectional Schottky diode having a metal / semiconductor / metal (MSM) back-to-back structure according to the present invention. The bidirectional Schottky diode 100 includes a substrate 102 and a metal lower electrode (MBE) 104 that overlaps the substrate 102. The substrate 102 is not limited to a specific material, and is made of a material such as Si, Ge, SiO 2 , GeAs, glass, quartz, or plastic. The metal lower electrode 104 has a first work function. The semiconductor layer (S) 106 overlaps the metal lower electrode 104 and has a second work function smaller than the first work function. The metal upper electrode 108 overlies the semiconductor layer 106 and has a third work function that is greater than the second work function.

仕事関数は、電子ボルト(eV)で表され、金属のフェルミ準位から遠点まで電子を取り出すために必要な最小エネルギーの指標である。一般に、金属の仕事関数は、その金属の自由原子のイオン化エネルギーの約半分である。金属/半導体の界面を持つショットキーダイオードの設計において、仕事関数は重要な考慮事項である。仕事関数は、一般に半導体チャネル領域上に金属ゲート電極を用いるMOSFET装置の閾値電圧に密接な関係がある。   The work function is expressed in electron volts (eV), and is an index of the minimum energy necessary for extracting electrons from the Fermi level of metal to a far point. In general, the work function of a metal is about half of the ionization energy of the metal's free atoms. Work function is an important consideration in the design of Schottky diodes with metal / semiconductor interfaces. The work function is generally closely related to the threshold voltage of a MOSFET device that uses a metal gate electrode on a semiconductor channel region.

金属上部電極108と金属下部電極104は、Pt、Au、Ag、Ru、TiN、Ta、TaNといった材料から成る。但し、導電性電極材料として用いられる材料が他にもあることが従来技術で公知となっている。一実施形態において、金属上部電極108と金属下部電極104は同じ材料から成り、そのため、同じ仕事関数を有する。半導体層106は非晶質シリコン、多結晶シリコン、InOx、ZnOといった材料から成る。但し、上述ように、双方向ショットキーダイオード100はこの一連の材料に必ずしも限られるものではない。   The metal upper electrode 108 and the metal lower electrode 104 are made of materials such as Pt, Au, Ag, Ru, TiN, Ta, and TaN. However, it is known in the prior art that there are other materials used as conductive electrode materials. In one embodiment, the metal top electrode 108 and the metal bottom electrode 104 are made of the same material and therefore have the same work function. The semiconductor layer 106 is made of a material such as amorphous silicon, polycrystalline silicon, InOx, or ZnO. However, as described above, the bidirectional Schottky diode 100 is not necessarily limited to this series of materials.

一実施形態において、半導体層106は約10〜100nmの範囲の膜厚110を有する。金属上部電極108と金属下部電極104は夫々、約30〜200nmの範囲の膜厚112を有する。但し、金属上部電極108は必ずしも金属下部電極104と同じ膜厚である必要はない。他の実施形態において、半導体層106はn型ドーパントまたはp型ドーパントを含む。   In one embodiment, the semiconductor layer 106 has a thickness 110 in the range of about 10-100 nm. The metal upper electrode 108 and the metal lower electrode 104 each have a film thickness 112 in the range of about 30 to 200 nm. However, the metal upper electrode 108 does not necessarily have the same film thickness as the metal lower electrode 104. In other embodiments, the semiconductor layer 106 includes an n-type dopant or a p-type dopant.

図2は、MSM構造の双方向ショットキーダイオードを備えた抵抗メモリ装置の部分断面図である。抵抗メモリ装置200は、メモリ抵抗下部電極(MRBE)202と、メモリ抵抗下部電極202上に重なるメモリ抵抗(MR)材料204を備える。双方向ショットキーダイオード100は、メモリ抵抗材料204上に重なる。図1に示すように、双方向ショットキーダイオード100は第1仕事関数を有する金属下部電極104を備え、当該金属下部電極104はメモリ抵抗材料204上に形成されている。半導体層106は金属下部電極104の上に重なり、第1仕事関数よりも小さい第2仕事関数を有する。金属上部電極108は半導体層106の上に重なり、第2仕事関数よりも大きい第3仕事関数を有する。MSM構造の双方向ショットキーダイオード100の詳細は、上記図1の説明にて示されており、簡略化のため重複する説明は省略する。   FIG. 2 is a partial cross-sectional view of a resistive memory device including a bidirectional Schottky diode having an MSM structure. The resistive memory device 200 includes a memory resistance lower electrode (MRBE) 202 and a memory resistance (MR) material 204 overlying the memory resistance lower electrode 202. Bidirectional Schottky diode 100 overlies memory resistive material 204. As shown in FIG. 1, the bidirectional Schottky diode 100 includes a metal lower electrode 104 having a first work function, and the metal lower electrode 104 is formed on a memory resistance material 204. The semiconductor layer 106 overlies the metal lower electrode 104 and has a second work function that is smaller than the first work function. The metal upper electrode 108 overlies the semiconductor layer 106 and has a third work function that is greater than the second work function. The details of the bidirectional Schottky diode 100 having the MSM structure are shown in the description of FIG. 1 described above, and a duplicate description is omitted for the sake of brevity.

図3は、図2の抵抗メモリ装置の一実施形態の部分断面図である。この実施形態の抵抗メモリ装置200は、図2に示された抵抗メモリ装置の全ての要素を備え、更に、メモリ抵抗材料204と金属下部電極104の間にメモリ抵抗上部電極(MRTE)300を備える。   FIG. 3 is a partial cross-sectional view of one embodiment of the resistive memory device of FIG. The resistive memory device 200 of this embodiment includes all the elements of the resistive memory device shown in FIG. 2, and further includes a memory resistive upper electrode (MRTE) 300 between the memory resistive material 204 and the metal lower electrode 104. .

図2または3に示すように、メモリ抵抗下部電極202上に重なるメモリ抵抗材料204は、Pr0.3Ca0.7MnO(PCMO)、巨大磁気抵抗(CMR)膜、遷移金属酸化物、モット絶縁体、高温超伝導体(HTSC)、ペロブスカイト材料等の材料で形成される。 As shown in FIG. 2 or 3, the memory resistance material 204 overlying the memory resistance lower electrode 202 is composed of Pr 0.3 Ca 0.7 MnO 3 (PCMO), a giant magnetoresistance (CMR) film, a transition metal oxide, It is formed of a material such as a Mott insulator, a high temperature superconductor (HTSC), a perovskite material, or the like.

双方向ショットキーダイオード100の金属上部電極108は、接続する抵抗メモリセルのメモリアレイにおいてワード線と成り得る。メモリアレイでは、従来技術で公知であるように、複数の抵抗メモリ装置200が、各ビット線及び各ワード線に夫々接続している。次に、メモリ抵抗下部電極202はメモリアレイにおいて他の抵抗メモリ装置(図示せず)に接続しているビット線である。図では双方向ショットキーダイオード100はメモリセルの「上側」に形成されているが、これとは反対に、他の実施形態では抵抗メモリセルの「下側」に形成される(図示せず)。即ち、双方向ショットキーダイオード100の金属下部電極104がビット線となり、メモリ抵抗下部電極202は双方向ショットキーダイオード100の金属上部電極108上に形成される。また、メモリ抵抗上部電極300はワード線となる。メモリ抵抗上部電極及びメモリ抵抗下部電極としては、Pt、Ir、Au、Ag、Ru、TiN、Ti、Al、AlCu、Pd、Rh、W、Cr、導電性酸化物といった材料を用いて形成することが可能である。   The metal upper electrode 108 of the bidirectional Schottky diode 100 can be a word line in a memory array of connected resistive memory cells. In the memory array, as is known in the prior art, a plurality of resistive memory devices 200 are connected to each bit line and each word line, respectively. Next, the memory resistance lower electrode 202 is a bit line connected to another resistance memory device (not shown) in the memory array. In the figure, the bidirectional Schottky diode 100 is formed on the “upper side” of the memory cell. On the other hand, in other embodiments, it is formed on the “lower side” of the resistive memory cell (not shown). . That is, the metal lower electrode 104 of the bidirectional Schottky diode 100 serves as a bit line, and the memory resistor lower electrode 202 is formed on the metal upper electrode 108 of the bidirectional Schottky diode 100. The memory resistance upper electrode 300 serves as a word line. The memory resistance upper electrode and the memory resistance lower electrode are formed using materials such as Pt, Ir, Au, Ag, Ru, TiN, Ti, Al, AlCu, Pd, Rh, W, Cr, and conductive oxide. Is possible.

クロスポイント型抵抗メモリアレイでは、書き込み干渉(他のメモリセルの記憶状態に対する干渉)、書き込み障害(誤書き込み)、及び、読み出し障害(誤読み出し)を最小限にするために、メモリセル毎にメモリ抵抗と直列に接続されたダイオード等の電流制限装置が必要となる。メモリセル毎のメモリ抵抗に直列なダイオードを備えるクロスポイント型メモリアレイは、単極性型電圧パルスを用いた書き込みのみが可能である。金属多層膜上では良質のダイオードが製造できないため、抵抗クロスポイント型メモリアレイとダイオード/メモリ抵抗との統合は不可能である。また、金属/絶縁体/金属(MIM)構造はたとえ微小な電流密度の動作においても信頼性に乏しく、MIM電流リミッタをダイオードの代わりに用いることはできない。信頼性が低い原因は、絶縁体における深い捕獲状態と、局地的な絶縁破壊にある。絶縁体を半導体材料に置き換えれば、双方向ショットキーダイオードの形成が可能である。   In the cross-point type resistive memory array, in order to minimize write interference (interference with the storage state of other memory cells), write failure (erroneous write), and read failure (erroneous read), a memory is provided for each memory cell. A current limiting device such as a diode connected in series with the resistor is required. A cross-point type memory array including a diode in series with a memory resistance for each memory cell can only be written using a unipolar voltage pulse. Since a high-quality diode cannot be manufactured on a metal multilayer film, it is impossible to integrate a resistance cross-point memory array and a diode / memory resistor. Also, the metal / insulator / metal (MIM) structure is unreliable even at very low current density operation, and the MIM current limiter cannot be used in place of the diode. Low reliability is due to the deep trapped state in the insulator and local breakdown. If the insulator is replaced with a semiconductor material, a bidirectional Schottky diode can be formed.

図4はクロスポイント型抵抗メモリアレイのメモリセルの部分断面図である。メモリ抵抗材料としてPCMOが使われている。一実施形態では、メモリ抵抗の下部電極及び上部電極であるM1、M2は、Pt、Au、Ag、TiN、Ta、Ru、TaN等の貴金属或いは金属化合物、及び、類似の材料で形成される。双方向ショットキーダイオードの金属下部電極M3と金属上部電極M4の仕事関数は、双方向ショットキーダイオードの半導体Sの仕事関数よりも大きい。一実施形態において、双方向ショットキーダイオードがバイアス電圧の発生に関して対称的な特性を持つように、電極M3、M4には同じ材料を用いることが望ましい。メモリ抵抗の上部電極M2が双方向ショットキーダイオードの形成に適するのであれば、金属下部電極M3はなくても構わない。電極M3、M4に適する材料としては、Pt、TiN、Ag、Au、Ta、Ti、Ru、及び、TaNがある。   FIG. 4 is a partial cross-sectional view of a memory cell of a cross-point type resistive memory array. PCMO is used as a memory resistance material. In one embodiment, the lower and upper electrodes M1, M2 of the memory resistor are made of a noble metal or metal compound such as Pt, Au, Ag, TiN, Ta, Ru, TaN, and similar materials. The work function of the metal lower electrode M3 and the metal upper electrode M4 of the bidirectional Schottky diode is larger than the work function of the semiconductor S of the bidirectional Schottky diode. In one embodiment, it is desirable to use the same material for the electrodes M3, M4 so that the bidirectional Schottky diode has symmetrical characteristics with respect to bias voltage generation. If the upper electrode M2 of the memory resistor is suitable for forming a bidirectional Schottky diode, the metal lower electrode M3 may be omitted. Suitable materials for the electrodes M3 and M4 include Pt, TiN, Ag, Au, Ta, Ti, Ru, and TaN.

図5は、MSM構造の双方向ショットキーダイオード装置の望ましい電流電圧特性を示すグラフである。   FIG. 5 is a graph showing desirable current-voltage characteristics of a bidirectional Schottky diode device having an MSM structure.

図6(a)及び6(b)は、金属/Al/金属ダイオードのMIM構造の電気的特性を示すグラフである。Al薄膜の堆積には、原子層成長法(ALD)を用いることができる。図6(a)と図6(b)のAlの膜厚は、夫々5.5nmと30nmである。図6(a)と図6(b)に示すように、降伏電流は絶縁体の膜厚には殆ど依存しない。最大電流密度は約0.1A/cmと小さく、クロスポイント型抵抗メモリアレイの応用には適さない。また、その電流レベルでは、絶縁体は非常に不安定である。 FIGS. 6A and 6B are graphs showing the electrical characteristics of the MIM structure of metal / Al 2 O 3 / metal diode. Atomic layer deposition (ALD) can be used to deposit the Al 2 O 3 thin film. The film thicknesses of Al 2 O 3 in FIGS. 6A and 6B are 5.5 nm and 30 nm, respectively. As shown in FIGS. 6A and 6B, the breakdown current hardly depends on the film thickness of the insulator. The maximum current density is as small as about 0.1 A / cm 2 , which is not suitable for the application of a cross-point type resistive memory array. Also, at that current level, the insulator is very unstable.

図7及び図8は、夫々、非晶質シリコンMSM構造体と酸化亜鉛MSM構造体の電気的特性を示す図である。非晶質シリコンMSM構造体と酸化亜鉛MSM構造体は、何れも高電流密度を安定して扱うことができる。MSM構造体の最大電流密度は、半導体層の膜厚に依存している。1000A/cmよりも高い電流密度を有する信頼性の高い装置を得ることが可能である。非晶質シリコンMSM構造体及び酸化亜鉛MSM構造体のデータのみが特に示されているが、半導体の仕事関数が金属電極の仕事関数よりも低い半導体材料であれば本発明に係る双方向ショットキーダイオードに用いることができる。 7 and 8 are diagrams showing electrical characteristics of the amorphous silicon MSM structure and the zinc oxide MSM structure, respectively. Both the amorphous silicon MSM structure and the zinc oxide MSM structure can stably handle a high current density. The maximum current density of the MSM structure depends on the thickness of the semiconductor layer. It is possible to obtain a highly reliable device with a current density higher than 1000 A / cm 2 . Although only the data of the amorphous silicon MSM structure and the zinc oxide MSM structure are specifically shown, if the semiconductor material has a lower work function than the work function of the metal electrode, the bidirectional Schottky according to the present invention It can be used for a diode.

MSM構造体は、双方向ショットキーダイオードとして機能する。電流密度は、半導体に関しては金属のバリアの高さに依存する。MSM構造体の直列抵抗は、半導体材料の膜厚及び抵抗を減少させることによって減少する。半導体層の膜厚が薄すぎると、双方向ショットキーダイオードのリーク電流が増加し、低電圧バイアス電流が過度に増加して実際のメモリセルの応用には適さなくなる。双方向ショットキーダイオードの目的はメモリアレイの非選択メモリセルを通る電流を制限することであり、双方向ショットキーダイオードの電流電圧特性はゼロバイアス電圧を中心に対称である必要はない。従って、双方向ショットキーダイオードの上部及び下部電極は同じ材料である必要はない。   The MSM structure functions as a bidirectional Schottky diode. Current density depends on the height of the metal barrier for semiconductors. The series resistance of the MSM structure is reduced by reducing the thickness and resistance of the semiconductor material. If the thickness of the semiconductor layer is too thin, the leakage current of the bidirectional Schottky diode increases and the low voltage bias current increases excessively, making it unsuitable for actual memory cell applications. The purpose of the bidirectional Schottky diode is to limit the current through unselected memory cells of the memory array, and the current-voltage characteristics of the bidirectional Schottky diode need not be symmetric around the zero bias voltage. Therefore, the upper and lower electrodes of the bidirectional Schottky diode need not be the same material.

本製造工程は以下の通りである。
1.シリコンが集積されたサポート回路の完成後、層間シリコン酸化物を堆積させる。シリコンウェハの表面を平坦化させる。コンタクトビアをエッチングにより開口し、W、WSi、TiN、n+不純物がドープされた多結晶シリコン等の適切なコンタクト材料を充填する。
2.メモリ抵抗下部電極M1、PCMO(メモリ抵抗材料)、メモリ抵抗上部電極M2、及び、金属下部電極M3を堆積させる。
3.次に、半導体層Sを物理的気相成長法(PVD)、化学気相成長法(CVD)、有機金属成長(MOD)等の適切な最新の方法を用いて堆積させる。半導体層Sはドープしてもしなくても何れでも構わない。半導体層Sの膜厚は、約10〜100nmである。
4.金属上部電極M4とハードマスクを堆積させる。
5.金属上部電極M4、半導体層S、金属下部電極M3、メモリ抵抗上部電極M2、PCMO、及び、メモリ抵抗下部電極M1をプラズマエッチングし、単一の積層構造から成るMSM構造体とメモリ抵抗が直列に接続した抵抗メモリ装置を形成する。メモリセル積層構造のエッチングは、複数のマスクを用いてもよいし、エッチング工程を簡略化してもよい。
6.Al、Si等の保護絶縁層を堆積させる。
7.パッシベーション酸化膜を堆積させる。
8.最新技術を用いて、層間金属配線処理を行う。
This manufacturing process is as follows.
1. After completion of the silicon-supported support circuit, an interlayer silicon oxide is deposited. The surface of the silicon wafer is flattened. Contact vias are opened by etching and filled with a suitable contact material such as W, WSi 2 , TiN, polycrystalline silicon doped with n + impurities.
2. A memory resistance lower electrode M1, a PCMO (memory resistance material), a memory resistance upper electrode M2, and a metal lower electrode M3 are deposited.
3. Next, the semiconductor layer S is deposited using a suitable state-of-the-art method such as physical vapor deposition (PVD), chemical vapor deposition (CVD), or metal organic growth (MOD). The semiconductor layer S may or may not be doped. The film thickness of the semiconductor layer S is about 10 to 100 nm.
4). A metal upper electrode M4 and a hard mask are deposited.
5. The metal upper electrode M4, the semiconductor layer S, the metal lower electrode M3, the memory resistor upper electrode M2, the PCMO, and the memory resistor lower electrode M1 are plasma-etched, and the MSM structure having a single stacked structure and the memory resistor are connected in series. A connected resistive memory device is formed. The etching of the memory cell stack structure may use a plurality of masks or simplify the etching process.
6). A protective insulating layer such as Al 2 O 3 or Si 3 N 4 is deposited.
7). A passivation oxide film is deposited.
8). Interlayer metal wiring processing is performed using the latest technology.

図9は、金属/半導体/金属の背中合わせ構造の双方向ショットキーダイオードの形成方法を示すフローチャートである。形成方法は、明瞭性のために工程の番号順に示されているが、この番号は必ずしも工程の順序を決定付けるものではない。これらの工程は省略されたり、並行して行われたり、順序の厳守を要件とせずに行われることもある。形成方法はステップ#900から始まる。   FIG. 9 is a flowchart illustrating a method of forming a bidirectional Schottky diode having a metal / semiconductor / metal back-to-back structure. The forming methods are shown in the order of the process numbers for the sake of clarity, but this number does not necessarily determine the order of the processes. These steps may be omitted, performed in parallel, or performed without requiring strict ordering. The forming method begins at step # 900.

ステップ#902では、基板を提供する。ステップ#904では、基板上に重なり、第1仕事関数を有する金属下部電極(MBE)を形成する。ステップ#906では、金属下部電極上に重なり、第1仕事関数よりも小さい第2仕事関数を有する半導体層を形成する。一実施形態では、ステップ#907が追加され、半導体層をn型或いはp型のドーパントでドープする。ステップ#908では、半導体層上に重なり、第2仕事関数よりも大きい第3仕事関数を有する金属上部電極(MTE)を形成する。   In step # 902, a substrate is provided. In step # 904, a metal lower electrode (MBE) that overlaps the substrate and has the first work function is formed. In step # 906, a semiconductor layer having a second work function smaller than the first work function is formed on the metal lower electrode. In one embodiment, step # 907 is added to dope the semiconductor layer with an n-type or p-type dopant. In step # 908, a metal upper electrode (MTE) is formed that overlaps the semiconductor layer and has a third work function larger than the second work function.

一実施形態では、金属上部電極を形成する工程(ステップ#908)及び金属下部電極を形成する工程(ステップ#904)において、Pt、Au、Ag、TiN、Ta、Ru、TaN等の材料で各金属電極を形成する。他の実施形態において、ステップ#904及び#908で、金属下部電極及び金属上部電極を夫々同じ材料で形成する。この場合は、金属上部電極と金属下部電極は、同じ仕事関数を有する。   In one embodiment, in the step of forming the metal upper electrode (step # 908) and the step of forming the metal lower electrode (step # 904), each of the materials such as Pt, Au, Ag, TiN, Ta, Ru, TaN is used. A metal electrode is formed. In another embodiment, in steps # 904 and # 908, the metal lower electrode and the metal upper electrode are each formed of the same material. In this case, the metal upper electrode and the metal lower electrode have the same work function.

別の実施形態では、ステップ#906の半導体層を形成する工程において、非晶質シリコン、多結晶シリコン、InOx、ZnO等の材料で半導体層を形成する。ステップ#906では、原子層成長法(ALD)、化学気相成長法(CVD)、物理的気相成長法(PVD)、スピンコーティング、直流(DC)スパッタリング、高周波(RF)スパッタリング、有機金属化学気相成長法(MOCVD)等のプロセスを用いて半導体材料を堆積させる。   In another embodiment, in the step of forming the semiconductor layer in step # 906, the semiconductor layer is formed of a material such as amorphous silicon, polycrystalline silicon, InOx, or ZnO. In step # 906, atomic layer deposition (ALD), chemical vapor deposition (CVD), physical vapor deposition (PVD), spin coating, direct current (DC) sputtering, radio frequency (RF) sputtering, organometallic chemistry The semiconductor material is deposited using a process such as vapor deposition (MOCVD).

一実施形態では、ステップ#906の半導体層を形成する工程において、約10〜100nmの範囲の膜厚になるまで半導体材料を堆積させる。ステップ#908の金属上部電極を形成する工程、及び、ステップ#904の金属下部電極を形成する工程においては、約30〜200nmの範囲の膜厚で各電極を形成する。   In one embodiment, the semiconductor material is deposited in the step # 906 of forming the semiconductor layer until the film thickness is in the range of about 10-100 nm. In the step of forming the metal upper electrode in step # 908 and the step of forming the metal lower electrode in step # 904, each electrode is formed with a film thickness in the range of about 30 to 200 nm.

図10は、MSM構造の双方向ショットキーダイオードを備えた抵抗メモリ装置の形成方法を示すフローチャートである。形成方法はステップ#1000から始まる。ステップ#1002では、メモリ抵抗下部電極(MRBE)を形成する。ステップ#1004では、メモリ抵抗下部電極上に重なるメモリ抵抗(MR)材料を形成する。ステップ#1006では、メモリ抵抗材料上に重なり、第1仕事関数を有するMSM金属下部電極(MBE)を形成する。一実施形態では、ステップ#1005にて、メモリ抵抗材料とMSM金属下部電極の間にメモリ抵抗上部電極(MRTE)を形成する。ステップ#1008では、金属下部電極上に重なり、第1仕事関数よりも小さい第2仕事関数を有するMSM半導体層を形成する。ステップ#1010では、半導体層上に重なり、第2仕事関数よりも大きい第3仕事関数を有するMSM金属上部電極(MTE)を形成する。   FIG. 10 is a flowchart illustrating a method of forming a resistive memory device including a bidirectional Schottky diode having an MSM structure. The forming method begins at step # 1000. In Step # 1002, a memory resistance lower electrode (MRBE) is formed. In step # 1004, a memory resistance (MR) material is formed overlying the memory resistance lower electrode. Step # 1006 forms an MSM metal bottom electrode (MBE) overlying the memory resistive material and having a first work function. In one embodiment, in step # 1005, a memory resistor upper electrode (MRTE) is formed between the memory resistor material and the MSM metal lower electrode. In step # 1008, an MSM semiconductor layer having a second work function smaller than the first work function is formed on the metal lower electrode. In step # 1010, an MSM metal upper electrode (MTE) is formed that overlaps the semiconductor layer and has a third work function greater than the second work function.

ステップ#1004にて、メモリ抵抗下部電極上にメモリ抵抗材料を形成する工程において、PCMO、CMR膜、遷移金属酸化物、モット絶縁体、HTSC、ペロブスカイト材料等の材料を用いてメモリ抵抗を形成する。   In step # 1004, in the step of forming a memory resistance material on the memory resistance lower electrode, a memory resistance is formed using a material such as PCMO, CMR film, transition metal oxide, Mott insulator, HTSC, perovskite material, etc. .

双方向ショットキーダイオードの形成方法についての詳細は図9にて示されており、簡略化のため重複する説明は省略する。尚、本製造工程では、メモリ抵抗(MR)を下層に位置するように双方向ショットキーダイオードよりも先に形成しているが、他の実施形態にて双方向ショットキーダイオードを下層に位置するようにメモリ抵抗(MR)よりも先に形成することも可能である。   Details of the method of forming the bidirectional Schottky diode are shown in FIG. 9, and redundant description is omitted for simplification. In this manufacturing process, the memory resistor (MR) is formed before the bidirectional Schottky diode so as to be positioned in the lower layer. However, in another embodiment, the bidirectional Schottky diode is positioned in the lower layer. Thus, it is possible to form it before the memory resistance (MR).

以上、金属/半導体/金属(MSM)の背中合わせ構造の双方向ショットキーダイオード、当該双方向ショットキーダイオードを備えた抵抗メモリ装置、及び、対応する各形成方法について説明した。本発明を説明するために、プロセスの詳細について例を挙げた。同様に、抵抗メモリ装置は、応用の一例として示した。しかし、本発明はこれらの例に限定されるものではない。本発明方法の他の変形及び実施形態は、当業者によって想起されるであろう。   The bi-directional Schottky diode having the metal / semiconductor / metal (MSM) back-to-back structure, the resistive memory device including the bi-directional Schottky diode, and the corresponding forming methods have been described above. In order to illustrate the present invention, examples of process details were given. Similarly, a resistive memory device is shown as an example of application. However, the present invention is not limited to these examples. Other variations and embodiments of the method of the invention will occur to those skilled in the art.

金属/半導体/金属(MSM)の背中合わせ構造の双方向ショットキーダイオードの部分断面図Partial cross-sectional view of metal / semiconductor / metal (MSM) back-to-back bi-directional Schottky diode 双方向ショットキーダイオードを備えた抵抗メモリ装置の部分断面図Partial cross-sectional view of a resistive memory device with a bidirectional Schottky diode 図2の抵抗メモリ装置の一実施形態の部分断面図2 is a partial cross-sectional view of one embodiment of the resistive memory device of FIG. クロスポイント型抵抗メモリアレイのメモリセルの部分断面図Partial cross-sectional view of memory cell of cross-point type resistive memory array 双方向ショットキーダイオード装置の望ましい電流電圧特性を示すグラフGraph showing desirable current-voltage characteristics of bidirectional Schottky diode device 金属/Al/金属ダイオードの電気的特性を示すグラフGraph showing electrical characteristics of metal / Al 2 O 3 / metal diode 非晶質シリコンMSM構造体の電気的特性を示す図The figure which shows the electrical property of an amorphous silicon MSM structure 酸化亜鉛MSM構造体の電気的特性を示す図The figure which shows the electrical property of the zinc oxide MSM structure 金属/半導体/金属(MSM)の背中合わせ構造の双方向ショットキーダイオードの形成方法を示すフローチャートFlow chart illustrating a method of forming a metal / semiconductor / metal (MSM) back-to-back bi-directional Schottky diode 双方向ショットキーダイオードを備えた抵抗メモリ装置の形成方法を示すフローチャートFlowchart illustrating a method of forming a resistive memory device having a bidirectional Schottky diode

符号の説明Explanation of symbols

100: 本発明に係る金属/半導体/金属(MSM)の背中合わせ構造の双方向ショットキーダイオード
102: 基板
104: 金属下部電極
106: 半導体層
108: 金属上部電極
110: 半導体層の膜厚
112: 金属下部電極と金属上部電極の膜厚
200: 本発明に係る双方向ショットキーダイオードを備えた抵抗メモリ装置
202: メモリ抵抗下部電極
204: メモリ抵抗材料
300: メモリ抵抗上部電極
100: Bidirectional Schottky diode of metal / semiconductor / metal (MSM) back-to-back structure according to the present invention 102: Substrate 104: Metal lower electrode 106: Semiconductor layer 108: Metal upper electrode 110: Semiconductor layer thickness 112: Metal Film thickness of lower electrode and metal upper electrode 200: Resistive memory device having bidirectional Schottky diode according to the present invention 202: Memory resistor lower electrode 204: Memory resistor material 300: Memory resistor upper electrode

Claims (21)

金属/半導体/金属の背中合わせ構造の双方向ショットキーダイオードの形成方法であって、
基板を提供する工程と、
前記基板上に第1仕事関数を有する金属下部電極を形成する工程と、
前記金属下部電極上に前記第1仕事関数よりも小さい第2仕事関数を有する半導体層を形成する工程と、
前記半導体層上に前記第2仕事関数よりも大きい第3仕事関数を有する金属上部電極を形成する工程と、
を備えることを特徴とする双方向ショットキーダイオードの形成方法。
A method of forming a bidirectional Schottky diode having a metal / semiconductor / metal back-to-back structure comprising:
Providing a substrate; and
Forming a metal lower electrode having a first work function on the substrate;
Forming a semiconductor layer having a second work function smaller than the first work function on the metal lower electrode;
Forming a metal upper electrode having a third work function larger than the second work function on the semiconductor layer;
A method for forming a bidirectional Schottky diode, comprising:
前記金属下部電極を形成する工程と前記金属上部電極を形成する工程において、前記金属下部電極と前記金属上部電極を、同じ仕事関数を有する同じ材料で形成することを特徴とする請求項1に記載の双方向ショットキーダイオードの形成方法。   The metal lower electrode and the metal upper electrode are formed of the same material having the same work function in the step of forming the metal lower electrode and the step of forming the metal upper electrode. Forming a bidirectional Schottky diode. 前記金属下部電極を形成する工程と前記金属上部電極を形成する工程において、前記金属下部電極と前記金属上部電極を、Pt、Au、Ag、TiN、Ta、Ru、TaNから成るグループから選択される材料で形成することを特徴とする請求項1に記載の双方向ショットキーダイオードの形成方法。   In the step of forming the metal lower electrode and the step of forming the metal upper electrode, the metal lower electrode and the metal upper electrode are selected from the group consisting of Pt, Au, Ag, TiN, Ta, Ru, TaN. 2. The method of forming a bidirectional Schottky diode according to claim 1, wherein the bidirectional Schottky diode is formed of a material. 前記半導体層を形成する工程において、前記半導体層を、非晶質シリコン、多結晶シリコン、InOx、ZnOから成るグループから選択される材料で形成することを特徴とする請求項1に記載の双方向ショットキーダイオードの形成方法。   2. The bidirectional device according to claim 1, wherein in the step of forming the semiconductor layer, the semiconductor layer is formed of a material selected from the group consisting of amorphous silicon, polycrystalline silicon, InOx, and ZnO. Method for forming Schottky diode. 前記半導体層を形成する工程において、前記半導体層を、原子層成長法(ALD)、化学気相成長法(CVD)、物理的気相成長法(PVD)、スピンコーティング、直流(DC)スパッタリング、高周波(RF)スパッタリング、有機金属化学気相成長法(MOCVD)から成るグループから選択されるプロセスを用いて堆積することを特徴とする請求項1に記載の双方向ショットキーダイオードの形成方法。   In the step of forming the semiconductor layer, the semiconductor layer is formed by atomic layer deposition (ALD), chemical vapor deposition (CVD), physical vapor deposition (PVD), spin coating, direct current (DC) sputtering, The method of forming a bidirectional Schottky diode according to claim 1, wherein the deposition is performed using a process selected from the group consisting of radio frequency (RF) sputtering, metal organic chemical vapor deposition (MOCVD). 前記半導体層を形成する工程において、前記半導体層を、約10〜100nmの範囲の膜厚で堆積することを特徴とする請求項1に記載の双方向ショットキーダイオードの形成方法。   2. The method of forming a bidirectional Schottky diode according to claim 1, wherein, in the step of forming the semiconductor layer, the semiconductor layer is deposited with a film thickness in a range of about 10 to 100 nm. 前記金属下部電極を形成する工程と前記金属上部電極を形成する工程において、前記金属下部電極と前記金属上部電極を、夫々約30〜200nmの範囲の膜厚で形成することを特徴とする請求項1に記載の双方向ショットキーダイオードの形成方法。   The step of forming the metal lower electrode and the step of forming the metal upper electrode are characterized in that the metal lower electrode and the metal upper electrode are each formed with a film thickness in the range of about 30 to 200 nm. 2. A method of forming a bidirectional Schottky diode according to 1. 前記半導体層をn型ドーパント及びp型ドーパントから成るグループから選択されるドーパントでドーピングすることを更に特徴とする請求項1に記載の双方向ショットキーダイオードの形成方法。   2. The method of forming a bidirectional Schottky diode according to claim 1, further comprising doping the semiconductor layer with a dopant selected from the group consisting of an n-type dopant and a p-type dopant. 金属/半導体/金属の背中合わせ構造の双方向ショットキーダイオードを備える抵抗メモリ装置の形成方法であって、
メモリ抵抗下部電極を形成する工程と、
前記メモリ抵抗下部電極上にメモリ抵抗材料を形成する工程と、
前記メモリ抵抗材料上に第1仕事関数を有する双方向ショットキーダイオードの金属下部電極を形成する工程と、
前記金属下部電極上に前記第1仕事関数よりも小さい第2仕事関数を有する双方向ショットキーダイオードの半導体層を形成する工程と、
前記半導体層上に前記第2仕事関数よりも大きい第3仕事関数を有する双方向ショットキーダイオードの金属上部電極を形成する工程と、
を備えることを特徴とする抵抗メモリ装置の形成方法。
A method of forming a resistive memory device comprising a bidirectional Schottky diode having a metal / semiconductor / metal back-to-back structure comprising:
Forming a memory resistor lower electrode; and
Forming a memory resistance material on the memory resistance lower electrode;
Forming a metal bottom electrode of a bidirectional Schottky diode having a first work function on the memory resistance material;
Forming a semiconductor layer of a bidirectional Schottky diode having a second work function smaller than the first work function on the metal lower electrode;
Forming a metal upper electrode of a bidirectional Schottky diode having a third work function larger than the second work function on the semiconductor layer;
A method for forming a resistance memory device.
前記メモリ抵抗材料と前記金属下部電極の間にメモリ抵抗上部電極を形成することを特徴とする請求項9に記載の抵抗メモリ装置の形成方法。   10. The method of forming a resistance memory device according to claim 9, wherein a memory resistance upper electrode is formed between the memory resistance material and the metal lower electrode. 前記メモリ抵抗材料を形成する工程において、前記メモリ抵抗材料を、Pr0.3Ca0.7MnO(PCMO)、巨大磁気抵抗(CMR)膜、遷移金属酸化物、モット絶縁体、高温超伝導体(HTSC)、ペロブスカイト材料を含むグループから選択される材料で形成することを特徴とする請求項9に記載の抵抗メモリ装置の形成方法。 In the step of forming the memory resistance material, the memory resistance material is selected from Pr 0.3 Ca 0.7 MnO 3 (PCMO), giant magnetoresistance (CMR) film, transition metal oxide, Mott insulator, high temperature superconductivity 10. The method of forming a resistive memory device according to claim 9, wherein the resistive memory device is formed of a material selected from a group including a body (HTSC) and a perovskite material. 基板と、
前記基板上に第1仕事関数を有する金属下部電極と、
前記金属下部電極上に前記第1仕事関数よりも小さい第2仕事関数を有する半導体層と、
前記半導体層上に前記第2仕事関数よりも大きい第3仕事関数を有する金属上部電極と、を備えてなり、
金属/半導体/金属の背中合わせ構造を有する双方向ショットキーダイオード。
A substrate,
A metal lower electrode having a first work function on the substrate;
A semiconductor layer having a second work function smaller than the first work function on the metal lower electrode;
A metal upper electrode having a third work function larger than the second work function on the semiconductor layer,
Bidirectional Schottky diode having a metal / semiconductor / metal back-to-back structure.
前記金属上部電極と前記金属下部電極が、同じ仕事関数を有する同じ材料であることを特徴とする請求項12に記載の双方向ショットキーダイオード。   The bidirectional Schottky diode according to claim 12, wherein the metal upper electrode and the metal lower electrode are made of the same material having the same work function. 前記金属上部電極と前記金属下部電極が、Pt、Au、Ag、TiN、Ta、Ru、TaNから成るグループから選択される材料で形成されていることを特徴とする請求項12に記載の双方向ショットキーダイオード。   The bidirectional metal according to claim 12, wherein the metal upper electrode and the metal lower electrode are formed of a material selected from the group consisting of Pt, Au, Ag, TiN, Ta, Ru, and TaN. Schottky diode. 前記半導体層が、非晶質シリコン、多結晶シリコン、InOx、ZnOから成るグループから選択される材料で形成されていることを特徴とする請求項12に記載の双方向ショットキーダイオード。   The bidirectional Schottky diode according to claim 12, wherein the semiconductor layer is formed of a material selected from the group consisting of amorphous silicon, polycrystalline silicon, InOx, and ZnO. 前記半導体層が、約10〜100nmの範囲の膜厚を有することを特徴とする請求項12に記載の双方向ショットキーダイオード。   The bidirectional Schottky diode according to claim 12, wherein the semiconductor layer has a thickness in a range of about 10 to 100 nm. 前記金属上部電極と前記金属下部電極が夫々、約30〜200nmの範囲の膜厚を有することを特徴とする請求項12に記載の双方向ショットキーダイオード。   The bidirectional Schottky diode according to claim 12, wherein the metal upper electrode and the metal lower electrode each have a film thickness in the range of about 30 to 200 nm. 前記半導体層が、n型ドーパント及びp型ドーパントから成るグループから選択されるドーパントでドーピングされていることを特徴とする請求項12に記載の双方向ショットキーダイオード。   The bidirectional Schottky diode according to claim 12, wherein the semiconductor layer is doped with a dopant selected from the group consisting of an n-type dopant and a p-type dopant. 金属/半導体/金属の背中合わせ構造の双方向ショットキーダイオードを備えてなる抵抗メモリ装置であって、
メモリ抵抗下部電極と、
前記メモリ抵抗下部電極上に形成されたメモリ抵抗材料と、
前記メモリ抵抗材料上に形成された第1仕事関数を有する金属下部電極と、
前記金属下部電極上に形成された前記第1仕事関数よりも小さい第2仕事関数を有する半導体層と、
前記半導体層上に形成された前記第2仕事関数よりも大きい第3仕事関数を有する金属上部電極と、
を備えてなることを特徴とする抵抗メモリ装置。
A resistive memory device comprising a bidirectional Schottky diode having a metal / semiconductor / metal back-to-back structure,
A memory resistor bottom electrode;
A memory resistance material formed on the memory resistance lower electrode;
A metal lower electrode having a first work function formed on the memory resistance material;
A semiconductor layer formed on the metal lower electrode and having a second work function smaller than the first work function;
A metal upper electrode having a third work function larger than the second work function formed on the semiconductor layer;
A resistive memory device comprising:
前記メモリ抵抗材料と前記金属下部電極の間にメモリ抵抗上部電極を備えることを特徴とする請求項19に記載の抵抗メモリ装置。   The resistance memory device of claim 19, further comprising a memory resistance upper electrode between the memory resistance material and the metal lower electrode. 前記メモリ抵抗材料が、Pr0.3Ca0.7MnO(PCMO)、巨大磁気抵抗(CMR)膜、遷移金属酸化物、モット絶縁体、高温超伝導体(HTSC)、ペロブスカイト材料を含むグループから選択される材料で形成されていることを特徴とする請求項19に記載の抵抗メモリ装置。 The memory resistance material includes Pr 0.3 Ca 0.7 MnO 3 (PCMO), giant magnetoresistance (CMR) film, transition metal oxide, Mott insulator, high temperature superconductor (HTSC), perovskite material The resistive memory device according to claim 19, wherein the resistive memory device is made of a material selected from the group consisting of:
JP2006315744A 2005-12-07 2006-11-22 Crosspoint resistor memory device with bidirectional schottky diode Pending JP2007158325A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/295,778 US20070015348A1 (en) 2005-07-18 2005-12-07 Crosspoint resistor memory device with back-to-back Schottky diodes

Publications (1)

Publication Number Publication Date
JP2007158325A true JP2007158325A (en) 2007-06-21

Family

ID=38242193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006315744A Pending JP2007158325A (en) 2005-12-07 2006-11-22 Crosspoint resistor memory device with bidirectional schottky diode

Country Status (1)

Country Link
JP (1) JP2007158325A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283680A (en) * 2008-05-22 2009-12-03 Toshiba Corp Nonvolatile storage and manufacturing method thereof
WO2010032468A1 (en) * 2008-09-19 2010-03-25 パナソニック株式会社 Storage element and storage device
WO2011008650A1 (en) * 2009-07-13 2011-01-20 Seagate Technology Llc Schottky diode switch and memory units containing the same
WO2011155678A1 (en) * 2010-06-11 2011-12-15 광주과학기술원 A resistance random access memory having a cross point structure, and a method for manufacturing same
US8227872B2 (en) 2009-06-03 2012-07-24 Samsung Electronics Co., Ltd. Heterojunction diode, method of manufacturing the same, and electronic device including the heterojunction diode
US8227788B2 (en) 2008-11-19 2012-07-24 Panasonic Corporation Nonvolatile memory element, and nonvolatile memory device
WO2013001742A1 (en) * 2011-06-27 2013-01-03 パナソニック株式会社 Nonvolatile semiconductor storage element, nonvolatile semiconductor storage device, and method for manufacturing nonvolatile semiconductor storage device
JP2017537463A (en) * 2014-10-16 2017-12-14 マイクロン テクノロジー, インク. Selective device for memory cell application
JP2018147924A (en) * 2017-03-01 2018-09-20 株式会社東芝 Semiconductor memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031728A (en) * 2002-06-27 2004-01-29 Matsushita Electric Ind Co Ltd Storage
US6753561B1 (en) * 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031728A (en) * 2002-06-27 2004-01-29 Matsushita Electric Ind Co Ltd Storage
US6753561B1 (en) * 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283680A (en) * 2008-05-22 2009-12-03 Toshiba Corp Nonvolatile storage and manufacturing method thereof
WO2010032468A1 (en) * 2008-09-19 2010-03-25 パナソニック株式会社 Storage element and storage device
US8399875B1 (en) 2008-11-19 2013-03-19 Panasonic Corporation Nonvolatile memory element, and nonvolatile memory device
US8227788B2 (en) 2008-11-19 2012-07-24 Panasonic Corporation Nonvolatile memory element, and nonvolatile memory device
US8227872B2 (en) 2009-06-03 2012-07-24 Samsung Electronics Co., Ltd. Heterojunction diode, method of manufacturing the same, and electronic device including the heterojunction diode
WO2011008650A1 (en) * 2009-07-13 2011-01-20 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8198181B1 (en) 2009-07-13 2012-06-12 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8288749B2 (en) 2009-07-13 2012-10-16 Seagate Technology Llc Schottky diode switch and memory units containing the same
JP2012533192A (en) * 2009-07-13 2012-12-20 シーゲイト テクノロジー エルエルシー Schottky diode switch and memory unit including the same
KR101124403B1 (en) * 2010-06-11 2012-03-20 광주과학기술원 Method for manufacturing resistive switching memory with cross-point structure and resistive switching memory with cross-point structure prepared by using the method
WO2011155678A1 (en) * 2010-06-11 2011-12-15 광주과학기술원 A resistance random access memory having a cross point structure, and a method for manufacturing same
WO2013001742A1 (en) * 2011-06-27 2013-01-03 パナソニック株式会社 Nonvolatile semiconductor storage element, nonvolatile semiconductor storage device, and method for manufacturing nonvolatile semiconductor storage device
JP5291269B2 (en) * 2011-06-27 2013-09-18 パナソニック株式会社 Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and manufacturing method thereof
US9252189B2 (en) 2011-06-27 2016-02-02 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and method for manufacturing nonvolatile semiconductor memory device
JP2017537463A (en) * 2014-10-16 2017-12-14 マイクロン テクノロジー, インク. Selective device for memory cell application
US10109677B2 (en) 2014-10-16 2018-10-23 Micron Technology, Inc. Select device for memory cell applications
US10608048B2 (en) 2014-10-16 2020-03-31 Micron Technology, Inc. Select device for memory cell applications
JP2018147924A (en) * 2017-03-01 2018-09-20 株式会社東芝 Semiconductor memory device

Similar Documents

Publication Publication Date Title
US20070015348A1 (en) Crosspoint resistor memory device with back-to-back Schottky diodes
US9030862B2 (en) Resistive-switching nonvolatile memory elements
US7968419B2 (en) Back-to-back metal/semiconductor/metal (MSM) Schottky diode
US9029187B1 (en) Using multi-layer MIMCAPs with defective barrier layers as selector element for a cross bar memory array
US8803120B2 (en) Diode and resistive memory device structures
JP5154138B2 (en) Variable resistance random access memory device with n + interface layer
US8847188B2 (en) Switching device and memory device including the same
US8405061B2 (en) Semiconductor memory device using variable resistance element or phase-change element as memory device
US9177998B2 (en) Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array
JP2007158325A (en) Crosspoint resistor memory device with bidirectional schottky diode
JP5309615B2 (en) Resistance change type memory and manufacturing method thereof
US9000407B2 (en) ReRAM materials stack for low-operating-power and high-density applications
JP2007311772A (en) Bidirectional schottky diode having metal/semiconductor/metal laminate structure, and its method of forming
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
US9865809B2 (en) Nonvolatile resistance change element
US20140252300A1 (en) Memory arrays and methods of forming the same
US20170062522A1 (en) Combining Materials in Different Components of Selector Elements of Integrated Circuits
USRE47382E1 (en) Back-to-back metal/semiconductor/metal (MSM) Schottky diode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120124