WO2021192218A1 - 半導体パワーモジュールおよび電力変換装置 - Google Patents

Abstract

半導体パワーモジュール（１）は、放熱用導体（２）と、絶縁層（３）と、正電極板（４）および負電極板（５）と、正極端子（４１）および負極端子（５１）と、上アーム半導体素子（７）と、下アーム半導体素子（８）と、第１接続導体（１１）と、第２接続導体（１２）とを備える。Ｌｐが、正極端子（４１）から上アーム半導体素子（７）の正極までの電流経路における実効インダクタンスを示し、Ｌｎが、負極端子（５１）から負電極板（５）、第１接続導体（１１）を経由し下アーム半導体素子（８）の負極までの電流経路における実効インダクタンスを示し、Ｃｐが、正電極板（４）と放熱用導体（２）との間の静電容量を示し、Ｃｎが、負電極板（５）と放熱用導体（２）との間の静電容量を示すとする。このとき、０．９＜（Ｌｐ×Ｃｐ）／（Ｌｎ×Ｃｎ）＜１／０．９である。

Description

半導体パワーモジュールおよび電力変換装置

　本開示は、半導体パワーモジュールおよび電力変換装置に関する。

　近年、電力変換装置へＳｉＣ（Silicon　Carbide）およびＧａＮ（Gallium　Nitride）等のワイドバンドギャップ半導体の適用が進められている。これらを適用した電力変換装置は、Ｓｉ（Silicon）と比較して、スイッチング速度またはキャリア周波数が１０倍以上に増加する場合もある。キャリア周波数の高周波化によって受動部品の小型化が可能な一方で、ノイズレベルの大幅な増大を招いている。

　半導体パワーモジュールを用いて構成される電力変換装置では、半導体素子のスイッチング動作および、電力変換装置により駆動されるモータにおける電位変動などがノイズの発生源となることが知られている。このようなノイズは各種電子機器の誤動作の要因となるため、ノイズフィルタを挿入することによるノイズの抑制が行なわれている。

　例えば特開２０１３－９９００１号公報（特許文献１）には、正電極バスバー側と負電極バスバー側の寄生インダクタンスおよび静電容量のアンバランスを改善し、ノイズ抑制が可能なスイッチング素子装置が記載されている。

特開２０１３－９９００１号公報

　特開２０１３－９９００１号公報（特許文献１）に開示されたスイッチング素子装置では、正電極バスバーと負電極バスバーの間に配置された導体は、空間を空けて配置されている。このため、各バスバーと導体との間に生じる静電容量は、半導体パワーモジュール内で正電極または負電極と放熱用導体間に生じる静電容量に比べて小さい。従って、モジュール内部に施すノイズ対策に比べてノイズ抑制効果が小さく、同等の効果を得る場合に半導体パワーモジュールが大型化するという問題がある。

　本開示は、上記のような問題点を解決するため、小型でノイズ抑制効果が得られる半導体パワーモジュールおよび電力変換装置を開示することを目的とする。

　本開示は、半導体パワーモジュールに関する。半導体パワーモジュールは、接地された放熱用導体と、放熱用導体上に形成された絶縁層と、絶縁層上に設けられた正電極板および負電極板と、正電極板および負電極板にそれぞれ接続された正極端子および負極端子と、正電極板上に配置され、正電極板と正極が接続された上アーム半導体素子と、負電極板上に配置された下アーム半導体素子と、下アーム半導体素子の負極と負電極板とを接続する第１接続導体と、下アーム半導体素子の正極と上アーム半導体素子の負極とを接続する第２接続導体とを備える。Ｌｐが、正極端子から上アーム半導体素子の正極までの電流経路における実効インダクタンスを示し、Ｌｎが、負極端子から負電極板、第１接続導体を経由し下アーム半導体素子の負極までの電流経路における実効インダクタンスを示し、Ｃｐが、正電極板と放熱用導体との間の静電容量を示し、Ｃｎが、負電極板と放熱用導体との間の静電容量を示すとき、０．９＜（Ｌｐ×Ｃｐ）／（Ｌｎ×Ｃｎ）＜１／０．９である。

　本開示に示される半導体パワーモジュールおよび電力変換装置は、正極端子側および負極端子側における半導体パワーモジュール内部の実効インダクタンスと静電容量のアンバランスを改善し、放熱用導体へ流れ込むノイズ電流を相殺するので、外部へ流出するノイズ電流を抑制可能である。

実施の形態１の半導体パワーモジュールの構成を示す模式断面図である。 図１の半導体パワーモジュールの俯瞰図である。 上アーム半導体素子７としてダイオードを採用した回路図である。 上アーム半導体素子７としてＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor）を採用した回路図である。 実施の形態１の半導体パワーモジュールのノイズ低減効果を示すためハーフブリッジ回路である。 寄生インダクタンスおよび静電容量が、Ｌｐ＝１０ｎＨ、Ｌｎ＝１０ｎＨ、Ｃｐ＝５０ｐＦ、Ｃｎ＝５０ｐＦの条件におけるターンオン動作を示す波形図である。 寄生インダクタンスおよび静電容量が、Ｌｐ＝５ｎＨ、Ｌｎ＝１０ｎＨ、Ｃｐ＝５０ｐＦ、Ｃｎ＝５０ｐＦの条件におけるターンオン動作を示す波形図である。 寄生インダクタンスおよび静電容量が、Ｌｐ＝５ｎＨ、Ｌｎ＝１０ｎＨ、Ｃｐ＝５０ｐＦ、Ｃｎ＝２５ｐＦの条件におけるターンオン動作を示す波形図である。 寄生インダクタンスおよび静電容量が、Ｌｐ＝５ｎＨ、Ｌｎ＝１０ｎＨ、Ｃｐ＝１００ｐＦ、Ｃｎ＝５０ｐＦの条件におけるターンオン動作を示す波形図である。 Ｌｐを変化させた場合のノイズレベルを示比較した図である。 周波数スペクトルの説明のための台形波である。 周波数ｆに対する包絡線関数Ｅｎｖｅｌｏｐｅ（ｆ）、および、境界関数Ｂｏｕｎｄｓ（ｆ）を示した両対数グラフである。 ２種類の台形波における境界関数Ｂｏｕｎｄｓ（ｆ）を示したグラフである。 下アーム半導体素子８の具体的な第１構成例を示す模式断面図である。 下アーム半導体素子８の具体的な第２構成例を示す模式断面図である。 下アーム半導体素子８の具体的な第３構成例を示す模式断面図である。 下アーム半導体素子８の具体的な第４構成例を示す模式断面図である。 （Ｌｐ×Ｃｐ）と（Ｌｎ×Ｃｎ）の比を調整する前の半導体パワーモジュールの構成例である。 Ｌｐを増加させる第１構成例を示す図である。 Ｌｐを増加させる第２構成例を示す図である。 Ｌｐを増加させる第３構成例を示す図である。 Ｌｐを増加させる第４構成例を示す図である。 Ｌｐを増加させる第５構成例を示す図である。 Ｌｐを増加させる第６構成例を示す図である。 Ｌｐを増加させる第７構成例を示す図である。 Ｌｎを減少させる第８構成例を示す図である。 Ｃｎを減少させる第９構成例を示す図である。 Ｃｐを増加させる第１０構成例を示す図である。 Ｃｎを減少させ、Ｃｐを増加させる第１１構成例を示す図である。 Ｃｎを減少させ、Ｃｐを増加させる第１２構成例を示す。 実施の形態５の半導体パワーモジュールの構成を示す回路図である。 Ｌｐ＝Ｌｎ＝１０ｎＨ、Ｃｐ＝Ｃｎ＝５０ｐＦの条件において、静電容量Ｃａｃを変化させた場合のノイズレベルを比較した図である。 Ｌｐ＝９ｎＨ、Ｌｎ＝１０ｎＨ、Ｃｐ＝Ｃｎ＝５０ｐＦの条件において、Ｃａｃを変化させた場合のノイズレベルを比較した図である。 本実施の形態の電力変換装置を適用した電力変換システムの構成を示すブロック図である。

　以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は原則として繰り返さない。

　実施の形態１．
　以下、実施の形態１の半導体パワーモジュールを、図１～図９を参照して説明する。

　図１は、実施の形態１の半導体パワーモジュールの構成を示す模式断面図である。図２は、図１の半導体パワーモジュールの俯瞰図である。

　図１、図２を参照して、半導体パワーモジュール１は、放熱用導体２と、絶縁層３と、正電極板４および負電極板５と、正極端子４１および負極端子５１と、上アーム半導体素子７と、下アーム半導体素子８と、接続導体１１と、接続導体１２と、接続導体１３と、封止材１５とを備える。ただし、図２では、理解の容易のために、封止材１５は図示省略している。

　絶縁層３は、放熱用導体２上に形成される。正電極板４および負電極板５は、絶縁層３上に設けられる。正極端子４１および負極端子５１は、正電極板４および負電極板５にそれぞれ電気的に接続される。上アーム半導体素子７は、正電極板４上に配置される。上アーム半導体素子７は、裏面に形成された正極７ｐと、表面に形成された負極７ｎとを有する。下アーム半導体素子８は、ともに表面に形成された正極８ｐおよび負極８ｎを有する。上アーム半導体素子７の正極７ｐは、正電極板４と電気的に接続される。下アーム半導体素子８は、負電極板５上に配置される。接続導体１１は、下アーム半導体素子８の負極８ｎと負電極板５とを接続する。接続導体１２は、上アーム半導体素子７の負極７ｎと下アーム半導体素子８の正極８ｐとを接続する。接続導体１３は、入出力端子６１と上アーム半導体素子７の負極７ｎとを接続する。なお、接続導体１３は、入出力端子６１と下アーム半導体素子８の正極８ｐとを接続してもよい。

　半導体素子がダイオードの場合は、アノードが負極、カソードが正極に対応し、半導体素子がＰチャネル型ＭＯＳＦＥＴの場合には、ドレインが負極、ソースが正極に対応し、半導体素子がＮチャネル型ＭＯＳＦＥＴの場合には、ドレインが正極、ソースが負極に対応する。

　正電極板４および負電極板５は、絶縁層３を挟んで放熱用導体２と対向している。このため、正電極板４と放熱用導体２の間には静電容量Ｃｐが形成され、負電極板５と放熱用導体２の間には静電容量Ｃｎが形成される。

　また、正極端子４１から、正電極板４を経由し、上アーム半導体素子７の正極７ｐまでの電流経路には、寄生インダクタンスＬｐが存在し、負極端子５１から、負電極板５、接続導体１１を経由し、下アーム半導体素子８の負極８ｎまでの電流経路には、寄生インダクタンスＬｎが存在する。

　図１は模式断面図のため、正極端子４１と絶縁層３との間の高さ方向の距離が、入出力端子６１と絶縁層３との間の高さ方向の距離と異なっているが、これらの距離は同じであってもよい。

　次に、図３，図４を用いて半導体パワーモジュール１の回路構成を説明する。図３は、上アーム半導体素子７としてダイオードを採用した回路図である。図４は、上アーム半導体素子７としてＭＯＳＦＥＴを採用した回路図である。

　図３、図４を参照して、半導体パワーモジュール１は、接地された放熱用導体２と、正極端子４１と、負極端子５１と、入出力端子６１と、上アーム半導体素子７と、下アーム半導体素子８とを備える。上アーム半導体素子７は、入出力端子６１と正極端子４１との間に接続される。下アーム半導体素子８は、入出力端子６１と負極端子５１との間に接続される。

　ここでは図示しないが、上アーム半導体素子７はＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）などであってもよい。また、上アーム半導体素子７および下アーム半導体素子８は、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）の外に、シリコン（Ｓｉ）または酸化ガリウム（ＧａＯ）などの半導体で形成してもよい。

　図３および図４の回路図では、正極端子４１から上アーム半導体素子７までの電流経路には寄生インダクタンスＬｐが存在し、負極端子５１から下アーム半導体素子８までの電流経路に寄生インダクタンスＬｎが存在する。また、正極端子４１と放熱用導体２との間には、静電容量Ｃｐが形成される。負極端子５１と放熱用導体２との間には、静電容量Ｃｎが形成される。放熱用導体２は、感電を防止する目的で直接接地あるいは電力変換装置の筐体を介し接地される。これにより静電容量Ｃｐ，Ｃｎは接地電位に接続される。

　図１に示すように、上アーム半導体素子７に接続された正電極板４および下アーム半導体素子８に接続された負電極板５は、薄い絶縁層３を介し放熱用導体２に配置される。このため、上アーム半導体素子７および下アーム半導体素子８と放熱用導体２との間には静電容量が存在している。半導体パワーモジュール１が上アーム半導体素子７および下アーム半導体素子８を直列に接続したアーム直列体を有する場合、半導体パワーモジュール１は、正極端子４１、負極端子５１、および、入出力端子６１を備える。それぞれの電極と放熱用導体２との間に静電容量Ｃｐ，Ｃｎが形成される。ここで、上アーム半導体素子７は正極端子４１と入出力端子６１との間に電気的に接続され、下アーム半導体素子８は入出力端子６１と負極端子５１との間に電気的に接続される。

　ここで、上アーム半導体素子７および下アーム半導体素子８に縦型半導体素子を使用する場合と、横型半導体素子を使用する場合について検討する。

　縦型半導体素子の場合、表面に負極を有し、裏面に正極を有し、一般的に正極が電極に向けて接続される。このため、上アーム半導体素子は正電極上に搭載され、下アーム半導体素子は入出力電極上に搭載され、電気的に接続されることとなる。この場合は、負電極に半導体素子が搭載されず、正電極および入出力電極に対して面積が小さくなることから、負電極に形成される静電容量も小さくなる傾向にある。

　一方、横型半導体素子の場合、表面に正極および負極を有し、裏面は電極を有さず、裏面を電極に向けて、直接または絶縁物を介して接続する。直接接続する場合、裏面の電位は接続された電極と同電位となる。一方、絶縁物を介して接続する場合、裏面の電位は浮遊電位となる。なお、横型半導体素子の構造によっては、裏面にも電極を備える場合がある。横型半導体素子は、一般に横型半導体素子の負極と同電位になる電極上に直接または絶縁物を介して接続する。このため、上アーム素子は出力電極上に搭載され、下アーム素子は負電極上に搭載される。各電極と横型半導体素子の負極とは、アルミワイヤなどの導体を用いて接続され同電位となる。即ち、横型半導体素子の裏面の電位は、負極と同電位になるか、浮遊電位になる。このような構成の場合、正電極に半導体素子が搭載されず、負電極および入出力電極に対して正電極の面積が小さくなることから、正電極に形成される静電容量も小さくなる傾向にある。

　放熱用導体は、感電を防止する目的で直接接地あるいは電力変換装置の筐体を介し接地される。このため半導体素子がスイッチング動作を行なった場合、電圧変化に伴い、前述の静電容量を介しノイズ電流が外部へ流れる。

　入出力電極では、半導体素子のスイッチング動作により正電極の電圧と負電極の電圧が交互に印加され、この電圧変化に伴い、入出力電極の静電容量を介してノイズ電流が外部へ流れる。

　正電極および負電極では、寄生インダクタンスに起因した電圧変動に伴い、それぞれの静電容量を介してノイズ電流が流れる。通常、正電極側からのノイズ電流と負電極側からのノイズ電流は打ち消し合う方向に働くが、正電極側と負電極側の寄生インダクタンスおよび静電容量のアンバランスによって、一部が相殺されず外部に流出する。

　本実施の形態では、上記のような寄生インダクタンスおよび静電容量のアンバランスを改善し、外部へ流出するノイズ電流を低減する。

　以下、静電容量Ｃｐに流れる電流について説明する。初めに、静電容量Ｃｐを流れる電流をＩｃｐとすると、静電容量両端にかかる電圧Ｖｃｐを用いて、電流Ｉｃｐは、次の式（１）で表すことができる。

　正極端子４１の電位が一定とすると、静電容量Ｃｐの両端電圧Ｖｃｐは、静電容量の初期電圧Ｖ_０から、寄生インダクタンスＬｐの両端電圧が減算された値となる。従って、静電容量Ｃｐの両端電圧Ｖｃｐは寄生インダクタンスＬｐを流れる電流ｉを用いて次の式（２）で表すことができる。

　ただし、式（２）では、正極端子４１から寄生インダクタンスＬｐに向かって流れる電流の向きを正とした。式（１）および式（２）の結果から、静電容量Ｃｐを流れる電流Ｉｃｐは次の式（３）で表すことができる。

　同様に、負極端子５１から寄生インダクタンスＬｎに向かって流れる電流の向きを正とすると、静電容量Ｃｎを流れる電流Ｉｃｎは次の式（４）で表すことができる。

　通常、電流の向きは負極側と正極側で逆のため、正極側ではｉ＝Ｉ、負極側ではｉ＝－Ｉと置き換える。さらに、静電容量Ｃｐと静電容量Ｃｎを流れる電流が相殺する条件であるＩｃｐ＋Ｉｃｎ＝０から以下の式（５）および式（６）が得られる。

　この式が成立するためには係数がゼロであればよいため、（Ｌｐ×Ｃｐ）＝（Ｌｎ×Ｃｎ）が得られる。即ち、（Ｌｐ×Ｃｐ）と（Ｌｎ×Ｃｎ）が等しいとき、ノイズ電流が相殺され、外部へ流出するノイズ電流を抑制することができる。

　図５は、実施の形態１の半導体パワーモジュールのノイズ低減効果を示すためハーフブリッジ回路である。

　図５の回路は、図３に示した半導体パワーモジュール１の回路構成に加えて、直流電圧源１６、負荷インダクタンス１７、駆動回路１８、および抵抗１９をさらに備える。直流電圧源１６は、正極端子４１と負極端子５１の間に接続され、負極端子５１を基準とした正の電圧を正極端子４１に与える。負荷インダクタンス１７は、正極端子４１と入出力端子６１の間に接続される。駆動回路１８は、下アーム半導体素子８の制御電極に接続され、下アーム半導体素子８のオンオフ動作を制御する。抵抗１９は、放熱用導体２と接地電位間に接続され、接地配線における寄生抵抗を表す。なお、抵抗１９の抵抗値は１Ωに設定した。

　次に図６から図９を参照して、下アーム半導体素子８がターンオンした時の回路動作を説明する。ターンオン条件は、４００Ｖ，１０Ａに設定した。なお、ここでは、下アーム半導体素子８の正極と負極の間にかかる電圧をＶｄｓ、正極から負極に向かって流れる電流をＩｄｓで示した。また、放熱用導体２に向かって静電容量Ｃｐ、Ｃｎをそれぞれ流れる電流をＩｃｐ、Ｉｃｎで示し、放熱用導体２から抵抗１９を介し接地電位に流れる電流をＩｃｏｍで示した。

　図６は、寄生インダクタンスおよび静電容量が、Ｌｐ＝１０ｎＨ、Ｌｎ＝１０ｎＨ、Ｃｐ＝５０ｐＦ、Ｃｎ＝５０ｐＦの条件におけるターンオン動作を示す波形図である。

　図６では、ターンオン時の電圧Ｖｄｓの変化、および、電流Ｉｄｓの変化に伴う寄生インダクタンスの電圧振動によって、静電容量Ｃｐ，Ｃｎを介して放熱用導体２にノイズ電流が流れている。寄生インダクタンスまたは静電容量の大きさによって、静電容量Ｃｐ，Ｃｎを流れるノイズ電流の大きさまたは振動周波数は変化し、打ち消せなかった場合、ノイズ電流が外部へ流出する。図６では（Ｌｐ×Ｃｐ）＝（Ｌｎ×Ｃｎ）の条件を満たし、電流Ｉｃｐと電流Ｉｃｎが相殺されるため、外部へ流出する電流Ｉｃｏｍはゼロとなる。

　図７は、寄生インダクタンスおよび静電容量が、Ｌｐ＝５ｎＨ、Ｌｎ＝１０ｎＨ、Ｃｐ＝５０ｐＦ、Ｃｎ＝５０ｐＦの条件におけるターンオン動作を示す波形図である。

　図７では、ターンオン時の電圧Ｖｄｓ、および、電流Ｉｄｓは、図６とほぼ同等であるが、寄生インダクタンスＬｐが減少したことにより電流Ｉｄｓの振動振幅は減少している。図７では（Ｌｐ×Ｃｐ）≠（Ｌｎ×Ｃｎ）の条件であり、電流Ｉｃｐと電流Ｉｃｎとは、振幅および共振周波数が異なる。電流Ｉｃｐと電流Ｉｃｎとが相殺されないため、図７では外部へ電流Ｉｃｏｍが流出する。

　図８は、寄生インダクタンスおよび静電容量が、Ｌｐ＝５ｎＨ、Ｌｎ＝１０ｎＨ、Ｃｐ＝５０ｐＦ、Ｃｎ＝２５ｐＦの条件におけるターンオン動作を示す波形図である。

　図８では、（Ｌｐ×Ｃｐ）＝（Ｌｎ×Ｃｎ）の条件を満たすように、図７の条件から静電容量Ｃｎを調整した。電流Ｉｃｐと電流Ｉｃｎが相殺されるため、外部へ流出する電流Ｉｃｏｍはゼロとなる。

　図９は、寄生インダクタンスおよび静電容量が、Ｌｐ＝５ｎＨ、Ｌｎ＝１０ｎＨ、Ｃｐ＝１００ｐＦ、Ｃｎ＝５０ｐＦの条件におけるターンオン動作を示す波形図である。

　図９では、（Ｌｐ×Ｃｐ）＝（Ｌｎ×Ｃｎ）の条件を満たすように、図７の条件から静電容量Ｃｐを調整した。電流Ｉｃｐと電流Ｉｃｎが相殺されるため、外部へ流出する電流Ｉｃｏｍはゼロとなる。

　このように、寄生インダクタンスＬｐおよびＬｎと、静電容量ＣｐおよびＣｎとが、（Ｌｐ×Ｃｐ）＝（Ｌｎ×Ｃｎ）の条件を満たす場合、即ち、（Ｌｐ×Ｃｐ）と（Ｌｎ×Ｃｎ）が等しいとき、放熱用導体２を介して外部へ流出するノイズ電流を抑制することが可能である。

　なお、実施の形態においては寄生インダクタンスＬｐとＬｎとの間に存在する相互インダクタンスについて示していないが、相互インダクタンスが無視できない場合、相互インダクタンスを考慮し、実効インダクタンスＬｐおよびＬｎを用いて計算を行なえばよい。

　実施の形態２．
　以下、実施の形態２の半導体パワーモジュールを、図１０～図１３を参照して説明する。

　実施の形態１では、（Ｌｐ×Ｃｐ）と（Ｌｎ×Ｃｎ）との比が１の場合、すなわち（Ｌｐ×Ｃｐ）／（Ｌｎ×Ｃｎ）＝１の場合における効果を示した。実施の形態２では、（Ｌｐ×Ｃｐ）と（Ｌｎ×Ｃｎ）のいずれか大きい方に対する他方の比を０～１の範囲で示し、ノイズ低減効果について説明する。ここでは、Ｌｎ＝１０ｎＨ、Ｃｐ＝５０ｐＦ、Ｃｎ＝５０ｐＦの条件を固定し、Ｌｐを０ｎＨ、９ｎＨ、９．９ｎＨ、９．９９ｎＨ、１０ｎＨと変化させた場合の比較結果を示す。（Ｌｎ×Ｃｎ）に対する（Ｌｐ×Ｃｐ）の比で表すと、Ｌｐの値に対応する比は、それぞれ０、０．９、０．９９、０．９９９、１である。これらをパーセント誤差で表すと、それぞれ１００％、１０％、１％、０．１％、０％である。ノイズレベルは、ノイズ電流Ｉｃｏｍを高速フーリエ変換（ＦＦＴ：Fast　Fourier　Transform）することで比較する。

　図１０は、Ｌｐを変化させた場合のノイズレベルを示比較した図である。図１０において、Ｌｐ＝０ｎＨ、９ｎＨ、９．９ｎＨ、９．９９ｎＨ、１０ｎＨと変化させた。

　図１０では、（Ｌｎ×Ｃｎ）に対する（Ｌｐ×Ｃｐ）の比が１に近づくほどノイズが低減し、誤差が１／１０、即ち、精度が１０倍になる毎に２０ｄＢ減少している。なお、Ｌｐ＝０ｎＨの８０～９０ＭＨｚ付近では寄生インダクタンスが大きく異なるため共振点が他条件と異なっている。

　ここで、ノイズ源となる半導体素子のスイッチング波形について、ＳｉＣまたはＧａＮ適用によるノイズ増加量について説明する。簡単のため、スイッチング波形を台形波とみなし、台形波の周波数スペクトルをノイズレベルとして説明する。

　図１１は、周波数スペクトルの説明のための台形波である。
　図１１では、台形波は振幅Ａ、周期Ｔ、パルス幅ｔ、立上がり時間ｔ_ｒ、立下がり時間ｔ_ｆで定義する。ここでは、ｔ_ｒ＝ｔ_ｆとして説明する。台形波における周波数スペクトルの包絡線関数Ｅｎｖｅｌｏｐｅは、周波数ｆを用いて次の式（７）で表すことができる。

　ここで、｜ｓｉｎ（ｘ）／ｘ｜の振幅が、ｘ＞１において１／ｘで減衰することを考慮すると、包絡線関数Ｅｎｖｅｌｏｐｅのピーク値の境界は、次式（８）の関数Ｂｏｕｎｄｓを用いて表すことができる。

　図１２は、周波数ｆに対する包絡線関数Ｅｎｖｅｌｏｐｅ（ｆ）、および、境界関数Ｂｏｕｎｄｓ（ｆ）を示した両対数グラフである。

　図１２では、包絡線関数Ｅｎｖｅｌｏｐｅ（ｆ）を点線で、境界関数Ｂｏｕｎｄｓ（ｆ）を実線で示した。図１２の境界関数Ｂｏｕｎｄｓ（ｆ）は、ｆ＜１／πｔの領域では一定のノイズレベルを示し、１／πｔ＜ｆ＜１／πｔ_ｒの領域では、周波数ｆに応じて減少する。周波数ｆが１０倍になるとノイズレベルは１／１０となり、デシベルで表すと－２０ｄＢの変化である。また、１／πｔ_ｒ＜ｆの領域では、周波数ｆが１０倍になるとノイズレベルは１／１００になるため、－４０ｄＢの変化となる。

　境界関数Ｂｏｕｎｄｓ（ｆ）を用いて、従来のＳｉを使用する電力変換装置を基準とした場合のＳｉＣまたはＧａＮを使用する電力変換装置のノイズレベルの増加について説明する。

　図１３は、２種類の台形波における境界関数Ｂｏｕｎｄｓ（ｆ）を示したグラフである。

　図１３の破線は、従来のＳｉを使用する電力変換装置を想定した台形波の境界関数である。ここでは、駆動周波数１０ｋＨｚ、オンデューティ５０％を想定し、台形波の各パラメータは、周期Ｔ＝１００μｓ、パルス幅ｔ＝５０μｓ、立上がりおよび立下り時間ｔ_ｒ＝１００ｎｓに設定した。図１３の実線はＳｉＣまたはＧａＮを適用した電力変換装置を想定した台形波の境界関数である。ここでは、Ｓｉを使用する電力変換装置の台形波に対し、駆動周波数が１０倍の１００ｋＨｚを想定して、台形波の各パラメータは、周期Ｔ、パルス幅ｔ、および、立上がり立下り時間ｔ_ｒを１／１０に設定した。２種類の境界関数を比較すると、ＳｉＣまたはＧａＮを適用した場合は、Ｓｉを使用する場合と比べて、同一周波数において２０～４０ｄＢ増大している。

　このように、ＳｉＣまたはＧａＮの適用時には、ノイズレベルが２０ｄＢ以上増加することが想定される。このため、静電容量ＣｐおよびＣｎを介して外部へ流出するノイズ電流を、従来と同等のノイズレベルにするには、２０ｄＢのノイズ低減が必要である。（Ｌｎ×Ｃｎ）に対する（Ｌｐ×Ｃｐ）の比がゼロ、即ち、Ｌｐ＝０ｎＨの場合を最悪条件として、２０ｄＢのノイズ低減を実現する条件を検討する。

　再度図１０を参照すると、（Ｌｎ×Ｃｎ）に対する（Ｌｐ×Ｃｐ）の比を０．９以上、即ち、Ｌｐ＝９～１０ｎＨに設定すれば、Ｌｐ＝０ｎＨの場合に比べて２０ｄＢのノイズ低減を実現できることがわかる。

　実施の形態３．
　実施の形態３は、下アーム半導体素子８の具体的な構成に関する。

　図１４は、下アーム半導体素子８の具体的な第１構成例を示す模式断面図である。
　図１４の下アーム半導体素子８は、ノーマリオフ型の横型半導体素子８１を含む。横型半導体素子８１は表面に正極８１ｐおよび負極８１ｎを有し、裏面が負電極板５に接続される。図１４の構成では、横型半導体素子８１の負極８１ｎに接続導体１１が接続され、横型半導体素子８１の正極８１ｐに接続導体１２が接続される。図１４の構成によれば、横型半導体素子８１の負極８１ｎおよび正極８１ｐが、それぞれ下アーム半導体素子８の負極８ｎおよび正極８ｐに相当する。横型半導体素子８１の裏面は負電極板５と同電位となる。

　図１５は、下アーム半導体素子８の具体的な第２構成例を示す模式断面図である。
　図１５の下アーム半導体素子８は、ノーマリオフ型の横型半導体素子８１と絶縁層８２とを含む。横型半導体素子８１の裏面は、絶縁層８２を介して負電極板５に接続される。図１５の構成によれば、横型半導体素子８１の負極８１ｎおよび正極８１ｐが、それぞれ下アーム半導体素子８の負極８ｎおよび正極８ｐに相当する。横型半導体素子８１の裏面は浮遊電位となる。

　図１６は、下アーム半導体素子８の具体的な第３構成例を示す模式断面図である。
　図１６の下アーム半導体素子８は、ノーマリオン型の横型半導体素子８３とノーマリオフ型の縦型半導体素子８４とを含んで構成される。横型半導体素子８３の裏面は負電極板５に接続され、ノーマリオフ型の縦型半導体素子８４の正極８４ｐはノーマリオン型の横型半導体素子８３表面の負極８３ｎに電気的に接続される。接続導体１１は、ノーマリオフ型の縦型半導体素子８４の負極８４ｎと負電極板５とに接続される。また、図示しないが、ノーマリオン型の横型半導体素子８３のゲート電極は、負電極板５または負電極板５と同電位の場所に電気的に接続される。図１６の構成によれば、縦型半導体素子８４の負極８４ｎと、横型半導体素子８３の正極８３ｐが、それぞれ図１の下アーム半導体素子８の負極８ｎと正極８ｐに相当する。横型半導体素子８３の裏面は負電極板５と同電位となる。

　図１７は、下アーム半導体素子８の具体的な第４構成例を示す模式断面図である。
　図１７の下アーム半導体素子８は、図１６の構成要素に加え、絶縁層８２を含む。横型半導体素子８３の裏面と負電極板５との間に絶縁層８２が介在する。図１７の構成によれば、縦型半導体素子８４の負極８４ｎと、横型半導体素子８３の正極８３ｐが、それぞれ図１の下アーム半導体素子８の負極８ｎと正極８ｐに相当する。横型半導体素子８３の裏面は浮遊電位となる。

　図１６および図１７の下アーム半導体素子８は、縦型半導体素子８４と横型半導体素子８３とがカスコード接続された構成である。この構成は、一般にノーマリオン型の半導体素子をノーマリオフ型の半導体素子として利用するための構成として知られている。

　実施の形態４．
　実施の形態４の半導体パワーモジュール１を、図１８～図３０を参照して説明する。実施の形態４は、（Ｌｐ×Ｃｐ）と（Ｌｎ×Ｃｎ）のいずれか大きい方に対する他方の比を０．９以上とするためのＬ値およびＣ値を調整する手法の具体的な構成例に関する。

　図１８は、（Ｌｐ×Ｃｐ）と（Ｌｎ×Ｃｎ）の比を調整する前の半導体パワーモジュールの構成例である。なお、理解の容易のため、封止材１５は図示していない。図１８の構成例では、正電極板４と負電極板５とが同一面積である。この場合、放熱用導体２との間に形成される静電容量ＣｐおよびＣｎの容量値は同じである。正極端子４１から上アーム半導体素子７までの電流経路と比べると、負極端子５１から下アーム半導体素子８までの電流経路には、接続導体１１が存在する。負電極板５に対し、接続導体１１は断面積が小さいため、負極側の寄生インダクタンスＬｎは正極側の寄生インダクタンスＬｐより大きくなる傾向にある。即ち、図１８の構成例においては、（Ｌｐ×Ｃｐ）＜（Ｌｎ×Ｃｎ）の関係がある。従って、（Ｌｐ×Ｃｐ）と（Ｌｎ×Ｃｎ）のいずれか大きい方に対する他方の比を０．９以上とするためには、ＬｐまたはＣｐを増加させるか、ＬｎまたはＣｎを減少させる必要がある。

　図１９～図２６および図２７～図３０を参照して、Ｌ値およびＣ値を調整する具体的な構成例を説明する。

　図１９～図２６には、Ｌ値を調整した半導体パワーモジュール１の電極および接続導体の構成例を示す。

　図１９は、Ｌｐを増加させる第１構成例を示す図である。図１９では、Ｌｐを増加させるため、上アーム半導体素子７と正極端子４１の距離を下アーム半導体素子８と負極端子５１の距離よりも大きくしている。

　図２０は、Ｌｐを増加させる第２構成例を示す図である。図２０では、Ｌｐを増加させるため、正電極板４と正極端子４１とを、接続導体１４で接続する構成としている。

　図２１は、Ｌｐを増加させる第３構成例を示す図である。図２１では、Ｌｐを増加させるため、正電極板４において、正極端子４１との接合部近傍にスリット２０ａおよび２０ｂを追加し、電流の通電断面積を小さくしている。

　図２２は、Ｌｐを増加させる第４構成例を示す図である。図２２では、Ｌｐを増加させるため、正電極板４において、正極端子４１との接合部近傍にスリット２０ｃを追加し、電流の通電断面積を小さくするとともに、上アーム半導体素子７までの電流経路を延長させている。

　図２３は、Ｌｐを増加させる第５構成例を示す図である。図２３では、Ｌｐを増加させるため、正電極板４において、正極端子４１との接合部近傍にスリット２０ｄを追加し、電流の通電断面積を小さくするとともに、上アーム半導体素子７までの電流経路を延長させている。

　図２４は、Ｌｐを増加させる第６構成例を示す図である。図２４では、Ｌｐを増加させるため、正電極板４において、正極端子４１との接合部近傍にスリット２０ｅを追加し、電流の通電断面積を小さくするとともに、上アーム半導体素子７までの電流経路を延長させている。

　図２５は、Ｌｐを増加させる第７構成例を示す図である。図２５では、Ｌｐを増加させるため、正電極板４において、正極端子４１との接合部近傍にスリット２０ｆを追加し、電流の通電断面積を小さくするとともに、上アーム半導体素子７までの電流経路を延長させている。

　図２６は、Ｌｎを減少させる第８構成例を示す図である。図２６では、Ｌｎを減少させるため、接続導体１１ａおよび１１ｂを用いて、接続導体の数を２本に増やしている。なお、接続導体の数を２本よりも多くしてもよい。

　また、図示しないが、Ｌｎを減少させるため、接続導体１１の断面積を増加させてもよい。Ｌｎを増加させるために負電極板５にスリットを追加してもよい。

　図２７～図３０に、Ｃ値を調整した半導体パワーモジュール１の電極および接続導体の構成を示す。

　図２７は、Ｃｎを減少させる第９構成例を示す図である。図２７では、Ｃｎを減少させるため、負電極板５の面積を正電極板４の面積よりも小さくしている。

　図２８は、Ｃｐを増加させる第１０構成例を示す図である。図２８では、Ｃｐを増加させるため、正電極板４の面積を負電極板５の面積よりも大きくしている。なお、図２８の例では、正極端子４１から上アーム半導体素子７までの通電断面積が増加するため、Ｌｐが減少する場合がある。

　図２９は、Ｃｎを減少させ、Ｃｐを増加させる第１１構成例を示す図である。図２９では、Ｃｎを減少させ、Ｃｐを増加させるため、負電極板５の面積を減少させ、正電極板４の面積を増加させて、負電極板５の面積を正電極板４の面積よりも小さくしている。なお、図２９の例では、負極端子５１から接続導体１１までの通電断面積が減少し、正極端子４１から上アーム半導体素子７までの通電断面積が増加するため、Ｌｎが増加し、Ｌｐが減少する場合がある。

　図３０は、Ｃｎを減少させ、Ｃｐを増加させる第１２構成例を示す。図３０では、Ｃｎを減少させ、Ｃｐを増加させるため、図２７に示した構成において、負電極板５を削減した場所に正電極板４を延長させている。

　また、図示しないが、静電容量Ｃｐ、Ｃｎを調整するために、部分的に絶縁層３の厚みを増減させたり、部分的に比誘電率の異なる素材を用いたりしてもよい。Ｃｎを増加させ、Ｃｐを減少させるために、負電極板５および正電極板４の面積を変更してもよい。

　本実施の形態に記載のＬ値およびＣ値の調整方法は、上記のうち複数の方法を組み合わせてもよい。また、端子の配置を変更するなどの方法によってＬ値を変更しても良く、Ｌ値およびＣ値の調整方法は、本実施の形態に記載の調整方法に限定されるものではない。

　実施の形態４の半導体パワーモジュール１によれば、（Ｌｐ×Ｃｐ）と（Ｌｎ×Ｃｎ）のいずれか大きい方に対する他方の比を０．９以上に調整することができる。すなわち、０．９＜（Ｌｐ×Ｃｐ）／（Ｌｎ×Ｃｎ）＜１／０．９となるように半導体パワーモジュール１を調整することができ、ノイズレベルの低減が可能である。

　実施の形態５．
　実施の形態５の半導体パワーモジュール１を、図１および図３１～図３３を参照して説明する。

　図１では、入出力端子６１は、絶縁層３と距離をあけて配置されている。上アーム半導体素子７が正電極板４の上に配置され、下アーム半導体素子８が負電極板５の上に配置されることから、入出力電極板が不要なためである。絶縁層３の上に入出力電極板を配置しないため、入出力端子６１と放熱用導体２との間の静電容量Ｃａｃは、ＣｐおよびＣｎと比較して小さい。

　ここで、平行平板の間に生じる静電容量について説明する。真空中の誘電率ε_０、比誘電率ε_ｒ、平行平板の対向面積をＳ、平行平板の距離をｄとすると、静電容量Ｃは以下の式（９）で表すことができる。

　例えば、絶縁層３または封止材１５の比誘電率をε_ｒ＝４、対向面積Ｓ＝１０ｍｍ^２、距離をｄ＝１ｍｍとすると、静電容量Ｃは以下の式（１０）のように求まる。

　図３１は、実施の形態５の半導体パワーモジュールの構成を示す回路図である。
　図３１では、実施の形態１における図３の構成に加え、入出力端子６１と放熱用導体２との間に存在する静電容量Ｃａｃが示されている。

　図３２は、Ｌｐ＝Ｌｎ＝１０ｎＨ、Ｃｐ＝Ｃｎ＝５０ｐＦの条件において、静電容量Ｃａｃを変化させた場合のノイズレベルを比較した図である。静電容量Ｃａｃは、０ｐＦ、０．１ｐＦ、１ｐＦ、１０ｐＦ、１００ｐＦと変化させた。なお、Ｃａｃ＝０ｐＦは、図１０におけるＬｐ＝１０ｎＨのグラフと同一である。

　図３２では、静電容量Ｃａｃが１０倍になる毎にノイズレベルが２０ｄＢ増加していることが示されている。図３２に示した寄生インダクタンスＬｐおよびＬｎ、静電容量ＣｐおよびＣｎの条件では、Ｃａｃ＝１ｐＦにおけるノイズレベルと、図１０における（Ｌｐ×Ｃｐ）の（Ｌｎ×Ｃｎ）に対する比が０．９となるＬｐ＝９ｎＨのノイズレベルとが３０ＭＨｚ以上の周波数帯でほぼ同等である。

　図３３は、Ｌｐ＝９ｎＨ、Ｌｎ＝１０ｎＨ、Ｃｐ＝Ｃｎ＝５０ｐＦの条件において、Ｃａｃを変化させた場合のノイズレベルを比較した図である。静電容量Ｃａｃは、０ｐＦ、０．１ｐＦ、１ｐＦ、１０ｐＦ、１００ｐＦと変化させた。

　図３３では、周波数３０ＭＨｚ以上ではＣａｃ＝０ｐＦ、０．１ｐＦ、１ｐＦのノイズレベルがほぼ一致しており、実施の形態１におけるノイズ低減効果を最大化するためには静電容量Ｃａｃを１ｐＦ以下にすることが望ましい。

　なお、寄生インダクタンスＬｐ，Ｌｎおよび静電容量Ｃｐ，Ｃｎの値によって、ノイズ低減効果が最大化される静電容量Ｃａｃの値は変化するが、おおむね静電容量Ｃａｃを１ｐＦ以下にするとよい。また、静電容量Ｃａｃを１ｐＦ以下にすることは、入出力端子６１と放熱用導体２との距離を大きくすること、または、入出力端子６１と放熱用導体２との対向面積を小さくすることによって実現可能である。

　実施の形態５の半導体パワーモジュール１によれば、入出力端子６１と放熱用導体２との間に生じる静電容量Ｃａｃを小さくすることによって、ノイズ低減効果を最大化することができる。

　実施の形態６．
　本実施の形態は、上述した実施の形態１～６の半導体パワーモジュール１を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態６として、三相のインバータに本開示を適用した場合について説明する。

　図３４は、本実施の形態の電力変換装置を適用した電力変換システムの構成を示すブロック図である。

　図３４に示す電力変換システム４００は、電源１００、コンデンサ１０１、スナバコンデンサ１０２、外部インダクタンス１０４および１０５、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。

　電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図３４に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。

　負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車もしくは電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。

　以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子（７ａ～７ｃ，８ａ～８ｃ）と還流ダイオード（図示せず）を備えており、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態の主変換回路２０１は２レベルの三相フルブリッジ回路である。

　主変換回路２０１は、３つの半導体パワーモジュール１ａ，１ｂ，１ｃを備える。主変換回路２０１の半導体パワーモジュール１ａ，１ｂ，１ｃの少なくともいずれかは、上述した実施の形態１～５のいずれかの半導体パワーモジュール１に相当する。３つの半導体パワーモジュール１ａ，１ｂ，１ｃの各々は、上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。

　また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示せず）を備えているが、駆動回路は半導体パワーモジュール１ａ，１ｂ，１ｃに内蔵されていてもよいし、半導体パワーモジュール１ａ，１ｂ，１ｃとは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子のしきい値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子のしきい値電圧以下の電圧信号（オフ信号）となる。

　制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。

　本実施の形態に係る電力変換装置２００では、主変換回路２０１を構成する半導体パワーモジュール１ａ，１ｂ，１ｃとして実施の形態１～５のいずれかの半導体パワーモジュールを適用するため、ノイズの低減を実現することができる。

　半導体パワーモジュール１ａ，１ｂ，１ｃの正極端子４１ａ，４１ｂ，４１ｃはスナバコンデンサ１０２の第１端に接続され、負極端子５１ａ、５１ｂ、５１ｃはスナバコンデンサ１０２の第２端に接続される。スナバコンデンサ１０２の両端は、外部インダクタンス１０４および１０５を介してコンデンサ１０１の両端に接続される。コンデンサ１０１の負極側は接地ノードに接続される。３つの半導体パワーモジュール１ａ，１ｂ，１ｃによって、寄生インダクタンスＬｐａ，Ｌｐｂ，Ｌｐｃ，Ｌｎａ，Ｌｎｂ，Ｌｎｃおよび静電容量Ｃｐａ，Ｃｐｂ，Ｃｐｃ，Ｃｎａ，Ｃｎｂ，Ｃｎｃが形成される。

　主変換回路２０１の構成において、（Ｌｐａ×Ｃｐａ）と（Ｌｎａ×Ｃｎａ）のいずれか大きい方に対する他方の比を０．９以上とし、かつ、（Ｌｐｂ×Ｃｐｂ）と（Ｌｎｂ×Ｃｎｂ）のいずれか大きい方に対する他方の比を０．９以上とし、かつ、（Ｌｐｃ×Ｃｐｃ）と（Ｌｎｃ×Ｃｎｃ）のいずれか大きい方に対する他方の比を０．９以上とする。

　言い換えると、以下の式（１１）、（１２）、（１３）が同時に成立するように半導体パワーモジュール１ａ，１ｂ，１ｃを構成する。
０．９＜（Ｌｐａ×Ｃｐａ）／（Ｌｎａ×Ｃｎａ）＜１／０．９　…（１１）
０．９＜（Ｌｐｂ×Ｃｐｂ）／（Ｌｎｂ×Ｃｎｂ）＜１／０．９　…（１２）
０．９＜（Ｌｐｃ×Ｃｐｃ）／（Ｌｎｃ×Ｃｎｃ）＜１／０．９　…（１３）
　このように半導体パワーモジュール１ａ，１ｂ，１ｃを構成することによって、ノイズを低減した電力変換装置２００を提供することが可能である。

　なお、ここでは図４に記載した半導体パワーモジュールを適用した電力変換装置２００を示したが、図３または図３１に示した半導体パワーモジュールを電力変換装置２００に適用してもよい。

　本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルまたはマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本開示を適用することも可能である。

　また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機もしくはレーザー加工機、または誘導加熱調理器もしくは非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。

　（まとめ）
　以上の実施の形態について、再び図面を参照して総括する。

　本開示は、半導体パワーモジュールに関する。図１～図３４で説明した半導体パワーモジュール１は、接地された放熱用導体２と、放熱用導体２上に形成された絶縁層３と、正電極板４および負電極板５と、正極端子４１および負極端子５１と、上アーム半導体素子７と、下アーム半導体素子８と、第１接続導体１１と、第２接続導体１２とを備える。

　正電極板４および負電極板５は、絶縁層３上に設けられる。正極端子４１および負極端子５１は、正電極板４および負電極板５にそれぞれ接続される。上アーム半導体素子７は、正電極板４上に配置され、正電極板４と正極が接続される。下アーム半導体素子８は、負電極板５上に配置される。第１接続導体１１は、下アーム半導体素子８の負極８ｎと負電極板５とを接続する。第２接続導体１２は、下アーム半導体素子８の正極８ｐと上アーム半導体素子７の負極７ｎとを接続する。

　Ｌｐが、正極端子４１から上アーム半導体素子７の正極までの電流経路における実効インダクタンスを示し、Ｌｎが、負極端子５１から負電極板５、第１接続導体１１を経由し下アーム半導体素子８の負極８ｎまでの電流経路における実効インダクタンスを示し、Ｃｐが、正電極板４と放熱用導体２との間の静電容量を示し、Ｃｎが、負電極板５と放熱用導体２との間の静電容量を示すとき、０．９＜（Ｌｐ×Ｃｐ）／（Ｌｎ×Ｃｎ）＜１／０．９である。

　このように半導体パワーモジュール１を構成することによって、正極端子４１側および負極端子５１側の半導体パワーモジュール１内部の実効インダクタンスと静電容量とのアンバランスが改善される。これによって、放熱用導体へ流れ込むノイズ電流が相殺され、外部へ流出するノイズ電流を抑制することが可能である。

　図１４～図１７に示すように、下アーム半導体素子８は、横型半導体素子８１または８３を含む。

　図１４および図１５に示すように、横型半導体素子８１は、ノーマリオフ型の半導体素子である。横型半導体素子８１の正極８１ｐと負極８１ｎは、それぞれ下アーム半導体素子８の正極８ｐと負極８ｎに対応する。

　このように、下アーム半導体素子８に横型半導体素子８１を適用することで、実効インダクタンスと静電容量とのアンバランスを改善した半導体パワーモジュールを実現し、ノイズ低減が可能である。

　図１６および図１７に示すように、横型半導体素子８３は、ノーマリオン型の半導体素子である。下アーム半導体素子８は、ノーマリオフ型の縦型半導体素子８４をさらに含む。横型半導体素子８３の負極８３ｎと縦型半導体素子８４の正極８４ｐとが接続される。横型半導体素子８３の正極８３ｐは、下アーム半導体素子８の正極８ｐに対応し、縦型半導体素子８４の負極８４ｎは、下アーム半導体素子８の負極８ｎに対応する。

　このように、下アーム半導体素子８に横型半導体素子８３および縦型半導体素子８４を適用することで、実効インダクタンスと静電容量とのアンバランスを改善した半導体パワーモジュールを実現し、ノイズ低減が可能である。

　図１、図２に示すように、半導体パワーモジュール１は、入出力端子６１と、入出力端子６１を上アーム半導体素子の負極に接続する第３接続導体１３とをさらに備える。入出力端子６１は、絶縁層３から距離をあけて配置される。入出力端子６１と放熱用導体２との間に形成される静電容量は、１ｐＦ以下である。なお、第３接続導体１３は、入出力端子６１を下アーム半導体素子の正極に接続する導体であってもよい。

　このように半導体パワーモジュール１を構成することによって、入出力端子６１の静電容量を小さくすることができる。これによって、半導体パワーモジュール１は、実効インダクタンスと静電容量とのアンバランス改善によるノイズ低減効果をいっそう発揮することができる。

　上アーム半導体素子７の材質は、炭化ケイ素であり、下アーム半導体素子８に含まれる横型半導体素子の材質は、窒化ガリウムである。

　すなわち、ＳｉＣまたはＧａＮを半導体基板に使用するパワー半導体素子を使用する場合においても、スイッチング速度またはキャリア周波数増加に伴うノイズ増加を抑制することが可能である。

　本開示は、他の局面では、上記の半導体パワーモジュール１を備えた、電力変換装置２００に関する。実施の形態１～５に示した半導体パワーモジュールを備えることによって、ノイズを低減した電力変換装置２００を提供することが可能である。

　なお、以上の実施の形態１から６において、端子、電極、半導体素子は直接接続されるか、または、はんだ若しくは導電性接着剤で間接的に接続されていてもよい。接続導体１１～１４はアルミまたは銅などの導電体で形成され、ワイヤに限らず、リボンワイヤ、板などの形状であってもよい。また、放熱用導体２は薄い板状であってもよい。

　今回開示された各実施の形態は、矛盾しない範囲で適宜組み合わせて実施することも予定されている。今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

　１，１ａ，１ｂ，１ｃ　半導体パワーモジュール、２　放熱用導体、３，８２　絶縁層、４　正電極板、５　負電極板、７　上アーム半導体素子、８　下アーム半導体素子、１１，１１ａ，１２，１３，１４　接続導体、１５　封止材、１６　直流電圧源、１７　負荷インダクタンス、１８　駆動回路、１９　抵抗、２０ａ，２０ｃ，２０ｄ，２０ｅ，２０ｆ　スリット、４１，４１ａ，４１ｂ，４１ｃ　正極端子、５１，５１ａ　負極端子、６１　入出力端子、８１，８３　横型半導体素子、８４　縦型半導体素子、１００　電源、１０１　コンデンサ、１０２　スナバコンデンサ、１０４　外部インダクタンス、２００　電力変換装置、２０１　主変換回路、２０３　制御回路、３００　負荷、４００　電力変換システム、Ｃ，Ｃｎ，Ｃｎａ，Ｃｎｂ，Ｃｎｃ，Ｃｐ，Ｃｐａ，Ｃｐｂ，Ｃｐｃ　静電容量、Ｌｎ，Ｌｎａ，Ｌｎｂ，Ｌｎｃ，Ｌｐ，Ｌｐａ，Ｌｐｂ，Ｌｐｃ　寄生インダクタンス。

Claims (7)

1. 　接地された放熱用導体と、
   　前記放熱用導体上に形成された絶縁層と、
   　前記絶縁層上に設けられた正電極板および負電極板と、
   　前記正電極板および前記負電極板にそれぞれ接続された正極端子および負極端子と、
   　前記正電極板上に配置され、前記正電極板と正極が接続された上アーム半導体素子と、
   　前記負電極板上に配置された下アーム半導体素子と、
   　前記下アーム半導体素子の負極と前記負電極板とを接続する第１接続導体と、
   　前記下アーム半導体素子の正極と前記上アーム半導体素子の負極とを接続する第２接続導体とを備え、
   　Ｌｐが、前記正極端子から前記上アーム半導体素子の正極までの電流経路における実効インダクタンスを示し、
   　Ｌｎが、前記負極端子から前記負電極板、前記第１接続導体を経由し前記下アーム半導体素子の負極までの電流経路における実効インダクタンスを示し、
   　Ｃｐが、前記正電極板と前記放熱用導体との間の静電容量を示し、
   　Ｃｎが、前記負電極板と前記放熱用導体との間の静電容量を示すとき、
   　０．９＜（Ｌｐ×Ｃｐ）／（Ｌｎ×Ｃｎ）＜１／０．９
   　である半導体パワーモジュール。
2. 　前記下アーム半導体素子は、横型半導体素子を含む、請求項１に記載の半導体パワーモジュール。
3. 　前記横型半導体素子は、ノーマリオフ型の半導体素子であり、
   　前記横型半導体素子の正極と負極は、それぞれ前記下アーム半導体素子の正極と負極である、請求項２に記載の半導体パワーモジュール。
4. 　前記横型半導体素子は、ノーマリオン型の半導体素子であり、
   　前記下アーム半導体素子は、ノーマリオフ型の縦型半導体素子をさらに含み、
   　前記横型半導体素子の負極と前記縦型半導体素子の正極とが接続され、
   　前記横型半導体素子の正極は、前記下アーム半導体素子の正極に対応し、
   　前記縦型半導体素子の負極は、前記下アーム半導体素子の負極に対応する、請求項２に記載の半導体パワーモジュール。
5. 　入出力端子と、
   　前記入出力端子を前記上アーム半導体素子の負極、または前記下アーム半導体素子の正極のいずれか一方に接続する第３接続導体とをさらに備え、
   　前記入出力端子は、前記絶縁層から距離をあけて配置され、
   　前記入出力端子と前記放熱用導体との間に形成される静電容量は、１ｐＦ以下である、請求項２に記載の半導体パワーモジュール。
6. 　前記上アーム半導体素子の材質は、炭化ケイ素であり、
   　前記横型半導体素子の材質は、窒化ガリウムである、請求項２～５のいずれか１項に記載の半導体パワーモジュール。
7. 　請求項１～６のいずれか１項に記載の半導体パワーモジュールを有し、入力される電力を変換して出力する主変換回路と、
   　前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
   　を備えた電力変換装置。

Images