WO2021177517A1 - 읽기 오류의 제거가 가능한 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법 - Google Patents

읽기 오류의 제거가 가능한 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법 Download PDF

Info

Publication number
WO2021177517A1
WO2021177517A1 PCT/KR2020/010183 KR2020010183W WO2021177517A1 WO 2021177517 A1 WO2021177517 A1 WO 2021177517A1 KR 2020010183 W KR2020010183 W KR 2020010183W WO 2021177517 A1 WO2021177517 A1 WO 2021177517A1
Authority
WO
WIPO (PCT)
Prior art keywords
mtj
nmos
voltage
auxiliary
auxiliary nmos
Prior art date
Application number
PCT/KR2020/010183
Other languages
English (en)
French (fr)
Inventor
나태희
Original Assignee
인천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인천대학교 산학협력단 filed Critical 인천대학교 산학협력단
Publication of WO2021177517A1 publication Critical patent/WO2021177517A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type
    • H03K3/35625—Bistable circuits of the master-slave type using complementary field-effect transistors

Definitions

  • the present invention relates to a method of operating a nonvolatile flip-flop capable of removing a read error in a data recovery mode.
  • the nonvolatile flip-flop has a characteristic of retaining data even when the power supply is cut off, and a magnetic tunnel junction (MTJ) is used as an element for storing data in the nonvolatile flip-flop.
  • MTJ magnetic tunnel junction
  • the operation of the nonvolatile flip-flop can be divided into an operation mode in which data write operation is performed while power is supplied, a sleep mode that preserves data when power is not supplied, and a data recovery mode to read data stored in the MTJ.
  • the nonvolatile flip-flop 1 presented in the prior art document is a master latch 10 , a slave latch 20 connected to the master latch 10 , and the slave latch 20 . It is composed of a sensing circuit 30 connected thereto and a data writing circuit 40 for writing data.
  • the sensing circuit 30 is configured to include a first magnetic tunnel junction (MTJ) 11 and a second MTJ 12 for data storage.
  • MTJ magnetic tunnel junction
  • FIG. 2 shows an operation process of the nonvolatile flip-flop 1 in the data recovery mode presented in the prior art document.
  • Step (a) is a precharge step, and the first voltage V DD is applied to the sensing circuit 30 through a power supply to increase the gate voltages of the first NMOS 13 and the second NMOS 14 .
  • the first capacitor 15 and the second capacitor 16 are charged to the first voltage V DD .
  • Step (b) is an offset-cancelling step, and the power is turned off to cut off the connection between the power and the sensing circuit 30 .
  • the first NMOS 13 and the second NMOS 14 have a diode-connected configuration, and accordingly, the first capacitor 15 and the second capacitor 16 are discharged.
  • the charging voltage of the first capacitor 15 and the second capacitor 16 reaches the threshold voltage V th of the first NMOS 13 and the second NMOS 14 .
  • V th the threshold voltage of the first NMOS 13 and the second NMOS 14 .
  • the determined overdrive voltage becomes independent of the threshold voltage V th . That is, there is an effect of removing the mismatch of the threshold voltage (V th ) to some extent, so that some resistance to the offset occurs.
  • Step (c) is a re-precharge step, in which the first output voltage V OUTB and the second output voltage V OUT are charged to the ground GND. In this case, the charging voltages of the first capacitor 15 and the second capacitor 16 are maintained at the threshold voltage V th .
  • Step (d) is a comparison step, between the first MTJ 11 and the second MTJ 12 in order to restore data stored in the first MTJ 11 and the second MTJ 12 .
  • Perform a resistance comparison In relation to this, in step (d), the first voltage V DD is again applied to the sensing circuit 30 through the power source. At this time, in step (d), due to the cross-coupled of the first capacitor 15 and the second capacitor 16, a positive feedback occurs, and through this, the first output The voltage V OUTB and the second output voltage V OUT change. At this time, in step (d), the resistance comparison between the first MTJ 11 and the second MTJ 12 is performed based on the difference between the first output voltage V OUTB and the second output voltage V OUT . will perform
  • the first output voltage V OUTB is the second output voltage. It increases faster than the voltage (V OUT ).
  • the first output voltage V OUTB is transferred to the gate of the second NMOS 14 by capacitive coupling. Accordingly, the gate voltage of the second NMOS 14 becomes 'the threshold voltage (V th ) + the first output voltage (V OUTB )'. Similarly, the gate voltage of the first NMOS 13 becomes 'the threshold voltage (V th ) + the second output voltage (V OUT )'.
  • the first output voltage (V OUTB) is the second output voltage is higher than (V OUT), a second NMOS (14) the second output voltage (V OUT) is reduced by the discharge.
  • the gate voltage of the first NMOS 13 is low, the first output voltage V OUTB is increased by the first NMOS 13 . This process is repeated (positive feedback), so that the first output voltage V OUTB continues to increase and the second output voltage V OUT continues to decrease.
  • the nonvolatile flip-flop 1 presented in the prior art document can remove the offset generated due to the mismatch of the threshold voltage (V th ) through the offset canceling step, so that data can be restored even through a low power supply. There is this.
  • the nonvolatile flip-flop 1 presented in the prior art document does not completely block the connection between the first MTJ 11 and the second MTJ 12 in the offset canceling step, the effect of removing the offset is maximized. There is a problem that cannot be done.
  • the MTJ has a low resistance (R L ) when current flows from the top electrode to the bottom electrode, as shown in the figure shown in FIG. 3 , and the current flows from the bottom electrode to the top electrode When flowing, it has a characteristic of having a high resistance (R H ).
  • the MTJ has a characteristic that the resistance varies according to the direction in which the current flows. Accordingly, in the data writing process, by appropriately adjusting the direction of the current applied to the MTJ to change the resistance of the MTJ to a low resistance (R L ) or a high resistance (R H ), it is possible to store predetermined data in the MTJ.
  • the operation in the data recovery mode described above with reference to FIG. 2 is performed by determining whether the resistance of the first MTJ 11 and the second MTJ 12 is a low resistance (R L ) or a high resistance ( RH ). It can be seen as a process of distinguishing what kind of data is stored in the MTJ.
  • the upper electrodes of the first MTJ 11 and the second MTJ 12 are power-side nodes, respectively. is connected to, and the lower electrode is connected to a node from which the first output voltage V OUTB and the second output voltage V OUT are output, respectively, as shown in FIG.
  • step (d) of the data recovery mode As shown in the figure, when a read current flows from the upper electrode to the lower electrode in the direction of the arrow in the first MTJ 11 and the second MTJ 12, the first MTJ 11 and the second MTJ 12 according to the characteristics of the MTJ 2 The resistance of the MTJ 12 may be changed to a low resistance R L .
  • the resistance of the first MTJ 11 is a low resistance R L
  • the second MTJ ( The resistance of 12) can be seen as a situation composed of a high resistance (R H ).
  • R H a high resistance
  • the second MTJ 12 a problem in which the resistance is changed from a high resistance (RH ) to a low resistance (R L ) may occur.
  • the second MTJ 12 since the second output voltage V OUT gradually decreases, due to a potential difference from the first voltage V DD applied to the sensing circuit 30 through the power source, the second MTJ 12 ) gradually increases, and this may cause a problem in that the resistance of the second MTJ 12 easily changes from a high resistance (RH ) to a low resistance (R L ).
  • the present invention allows the effect of offset removal to be maximized by blocking the connection between the first magnetic tunnel junction (MTJ) and the second MTJ in the offset canceling step of the data recovery mode of the nonvolatile flip-flop.
  • MTJ magnetic tunnel junction
  • Another object of the present invention is to propose a technique capable of minimizing a read error due to a change in resistance of an MTJ in a data recovery mode of a nonvolatile flip-flop.
  • the master latch 110, the slave latch 120 connected to the master latch 110, the sensing circuit 130 connected to the slave latch 120 - the sensing circuit 130 includes a first Magnetic Tunnel Junction (MTJ) 111 and a second MTJ 112 for data storage - and data recovery of a non-volatile flip-flop comprising a data writing circuit 140 for writing data
  • MTJ Magnetic Tunnel Junction
  • V DD a first voltage
  • a first auxiliary NMOS 117 for switching connection/disconnection between the power source 101 and the first MTJ 111 at the bottom electrode of the first MTJ 111 is connected, and a second auxiliary NMOS 118 for switching connection/disconnection between the power source 101 and the second MTJ 112 is connected to the lower electrode of the second MTJ 112 , and the first A top electrode of the MTJ 111 is a node from which the first output voltage V OUTB is output, and is connected to the first NMOS 113 , and the top electrode of the second MTJ 112 is the first
  • the second output voltage V OUT is a node that is output and is connected to the second NMOS 114
  • the offset canceling step includes the first auxiliary NMOS 117 connected to the lower electrode of the first MTJ 111 and the By turning off the second auxiliary NMOS 118 connected to the lower electrode of the second MTJ 112 , the connection between the first MTJ 111 and the second MTJ 11
  • the present invention can maximize the effect of offset removal by blocking the connection between the first magnetic tunnel junction (MTJ) and the second MTJ in the offset canceling step of the data recovery mode of the nonvolatile flip-flop.
  • MTJ magnetic tunnel junction
  • the present invention can minimize a read error due to a change in the resistance of the MTJ in the data recovery mode of the nonvolatile flip-flop.
  • FIGS. 1 and 2 are diagrams for explaining the structure and operation of a nonvolatile flip-flop disclosed in the prior art document.
  • 3 is a diagram for explaining the operation characteristics of the MTJ.
  • FIG. 4 is a diagram illustrating a structure of a nonvolatile flip-flop according to an embodiment of the present invention.
  • FIG. 5 is a diagram for explaining a voltage controller in a nonvolatile flip-flop according to an embodiment of the present invention.
  • FIG. 6 is a flowchart illustrating a method of operating a nonvolatile flip-flop according to an embodiment of the present invention.
  • each of the components, functional blocks or means may be composed of one or more sub-components, and the electrical, electronic, and mechanical functions performed by each component are electronic.
  • a circuit, an integrated circuit, an ASIC (Application Specific Integrated Circuit), etc. may be implemented as various well-known devices or mechanical elements, and may be implemented separately or two or more may be integrated into one.
  • FIG. 4 is a diagram illustrating a structure of a nonvolatile flip-flop according to an embodiment of the present invention.
  • the nonvolatile flip-flop 100 has a master latch 110 and a master latch ( A slave latch 120 connected to 110), a sensing circuit 130 connected to the slave latch 120 (the sensing circuit 130 includes a first MTJ (Magnetic Tunnel Junction) 111 for storing data and The second MTJ 112 is included) and a data write circuit 140 for writing data.
  • a master latch 110 and a master latch
  • a sensing circuit 130 connected to the slave latch 120
  • the sensing circuit 130 includes a first MTJ (Magnetic Tunnel Junction) 111 for storing data and The second MTJ 112 is included
  • a data write circuit 140 for writing data.
  • the nonvolatile flip-flop 100 according to the present invention is different from the nonvolatile flip-flop 1 presented in the prior art document shown in FIG. 1 , the first MTJ 111 and the second MTJ 112 . ) and a first auxiliary NMOS 117 and a second auxiliary NMOS 118 for adjusting the connection and disconnection between the two.
  • the first auxiliary NMOS 117 is connected to the bottom electrode of the first MTJ 111 to switch the connection/disconnection between the power supply 101 and the first MTJ 111
  • the second auxiliary NMOS 118 is connected to the lower electrode of the second MTJ 112 to switch connection/disconnection between the power source 101 and the second MTJ 112 .
  • a top electrode of the first MTJ 111 is a node from which a first output voltage V OUTB is output, and is connected to the first NMOS 113
  • a top electrode of the second MTJ 112 . is a node from which the second output voltage V OUT is output and is connected to the second NMOS 114 .
  • the nonvolatile flip-flop 100 according to the present invention is different from the nonvolatile flip-flop 1 presented in the prior art document shown in FIG. 1 , the first MTJ 111 and the second MTJ 112 .
  • ) is configured such that the lower electrode is connected to the power supply-side node, and the upper electrode is connected to the load-side node.
  • the first MTJ 111 and the second MTJ 112 in the nonvolatile flip-flop 100 according to the present invention are the first MTJs of the nonvolatile flip-flop 1 presented in the prior art document.
  • the MTJ 11 and the second MTJ 12 are connected in the opposite direction to the connection direction.
  • the nonvolatile flip-flop 100 controls the on/off of the first auxiliary NMOS 117 and the second auxiliary NMOS 118, the first auxiliary NMOS 117 and the A voltage controller 119 for applying a control voltage V DDH to the gate of the second auxiliary NMOS 118 may be additionally provided.
  • a control voltage applied to the gates of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 through the voltage controller 119 in the data recovery mode By maintaining the magnitude of (V DDH ) higher than the auxiliary threshold voltage (V subth ) of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 , the first MTJ 111 and the second MTJ ( 112), while maintaining the connection between the first auxiliary NMOS 117 and the second auxiliary NMOS 117 through the voltage control unit 119, unlike the nonvolatile flip-flop 1 presented in the prior art document in the offset canceling step.
  • the second A connection between the first MTJ 111 and the second MTJ 112 may be blocked.
  • the first auxiliary NMOS 117 through the voltage controller 119 is ) and the control voltage V DDH applied to the second auxiliary NMOS 118 are maintained at a value greater than the first voltage V DD applied to the sensing circuit 130 , so that the first auxiliary NMOS A mismatch between ( 117 ) and the auxiliary threshold voltage V subth generated by the second auxiliary NMOS 118 can be prevented.
  • the voltage control unit 119 is configured to include the first auxiliary NMOS 117 and the second auxiliary NMOS 117 through a charge pump 120 as shown in the circuit structure of FIG. 5 . 2 It may be configured to apply the control voltage V DDH to the gate of the auxiliary NMOS 118 , and the charge pump 120 is connected to the power supply 101 , and is input through the power supply 101 . It may be configured to receive a voltage.
  • the charge pump 120 in order to maintain the level of the control voltage V DDH output through the charge pump 120 to be greater than the first voltage V DD applied to the sensing circuit 130 , the charge pump 120 is configured to receive an input voltage from the power source 101 .
  • the first voltage V DD when the first voltage V DD is applied to the charge pump 120 through the power supply 101 , in a first phase, the first voltage V DD is applied through the upper terminal of the charge pump 120 .
  • the charging capacitor C CP As one voltage V DD is supplied, the charging capacitor C CP is charged to the first voltage V DD , and in a second step, the first voltage V is passed through the lower terminal of the charge pump 120 .
  • DD is supplied, capacitive coupling occurs, and thus, the control voltage V DDH output through the charge pump 120 has a greater value than the first voltage V DD .
  • Step S610 is a precharge step, and a first voltage V DD is applied to the sensing circuit 130 through the power source 101 , and the first NMOS 113 and the second NMOS 114 are By changing the gate voltage to the first voltage V DD , the first capacitor 115 and the second capacitor 116 are charged to the first voltage V DD .
  • step S610 the first voltage V DD is applied as an input voltage to the charge pump 120 through the power source 101 , and the first auxiliary NMOS
  • the magnitudes of the control voltage V DDH applied to the gates of 117 and the second auxiliary NMOS 118 are determined by the auxiliary threshold voltages of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 ( V subth ), the first auxiliary NMOS 117 and the second auxiliary NMOS 118 are turned on to maintain the connection between the first MTJ 111 and the second MTJ 112 . .
  • Step S620 is an offset canceling step, by turning off the power source 101 to cut off the connection between the power source 101 and the sensing circuit 130, and the first NMOS 113 and the second NMOS ( As the 114 is in a diode-connected configuration, the first capacitor 115 and the second capacitor 116 are discharged, so that the first capacitor 115 and the second capacitor 116 are separated. By allowing the charging voltage to reach the threshold voltage V th of the first NMOS 113 and the second NMOS 114 , an offset generated due to a mismatch of the threshold voltage V th is removed.
  • step S620 the first auxiliary NMOS 117 connected to the lower electrode of the first MTJ 111 and the second auxiliary NMOS 118 connected to the lower electrode of the second MTJ 112 are turned off. By doing so, the connection between the first MTJ 111 and the second MTJ 112 is cut off.
  • step S620 the control voltage V DDH is applied to the first auxiliary NMOS 117 and the second auxiliary NMOS 118 by the voltage control unit 119 .
  • ) is lower than the auxiliary threshold voltage (V subth ) of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 , so that the first auxiliary NMOS 117 and the second auxiliary NMOS 118 are adjusted. ) can be turned off.
  • step S620 the voltage input applied to the charge pump 120 is cut off by turning off the power supply 101 , so that the first auxiliary NMOS 117 and the The magnitude of the control voltage V DDH applied to the gate of the second auxiliary NMOS 118 is smaller than the auxiliary threshold voltage V subth of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 .
  • the first auxiliary NMOS 117 and the second auxiliary NMOS 118 may be turned off to cut off the connection between the first MTJ 111 and the second MTJ 112 .
  • Step S630 is a re-precharge step, in which the first output voltage V OUTB and the second output voltage V OUT are charged to the ground GND. (In this case, the first The charging voltage of the capacitor 115 and the second capacitor 116 is maintained at the threshold voltage (V th ))
  • Step S640 is a comparison step, in which the first voltage V DD is again applied to the sensing circuit 130 through the power source 101 , and the first capacitor 115 and the second capacitor 116 are applied. ) based on a difference between the first output voltage V OUTB and the second output voltage V OUT that changes based on positive feedback due to cross-coupled, the first Resistance comparison between the first MTJ 111 and the second MTJ 112 is performed to restore data stored in the MTJ 111 and the second MTJ 112 .
  • step S640 the first voltage V DD is applied as an input voltage to the charge pump 120 through the power source 101 , and the first auxiliary NMOS
  • the magnitudes of the control voltage V DDH applied to the gates of 117 and the second auxiliary NMOS 118 are determined by the auxiliary threshold voltages of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 ( V subth ), the first auxiliary NMOS 117 and the second auxiliary NMOS 118 are turned on to maintain the connection between the first MTJ 111 and the second MTJ 112 .
  • the first output voltage V OUTB is greater than the second output voltage V OUT .
  • the resistance of the first MTJ 111 is smaller than the resistance of the second MTJ 112 , the data stored in the first MTJ 111 and the second MTJ 112 .
  • the method may further include a data restoration step of restoring '1' to the data stored in the first MTJ 111 and the second MTJ 112.
  • the nonvolatile flip-flop 100 As described above, in the nonvolatile flip-flop 100 according to the present invention, the lower electrodes of the first MTJ 111 and the second MTJ 112 are connected to the power supply node, and the upper electrode is connected to the load node. Consists of. For this reason, the nonvolatile flip-flop 100 according to the present invention performs the resistance comparison between the first MTJ 111 and the second MTJ 112 between the first MTJ 111 and the second MTJ. It can operate so that the resistance change in 112 does not occur, which acts as a factor to minimize the possibility of errors occurring due to data restoration.
  • step S640 the comparison step of step S640 will be described as follows.
  • the first MTJ 111 is set to a low resistance R L
  • the 2 MTJ 112 is set to a high resistance (RH ).
  • the first voltage V DD is applied to the sensing circuit 130 in step S640 , by positive feedback due to the cross coupling of the first capacitor 115 and the second capacitor 116 , the The first output voltage V OUTB continues to increase, and the second output voltage V OUT continues to decrease.
  • the read current I 1 and the read current I 2 indicated by arrows respectively flow from the lower electrode to the upper electrode in the first MTJ 111 and the second MTJ 112 .
  • the resistance of the first MTJ 111 is a situation having a low resistance R L
  • the second 1 The resistance of the MTJ 111 will be in danger of being changed to a high resistance (R H ) due to its characteristics.
  • the first output voltage V OUTB continues to increase, the potential difference between both ends of the first MTJ 111 is decreased, and thus, the read current I 1 flowing through the first MTJ 111 is decreased. will be very small. Therefore, the effect of the read current I 1 on the first MTJ 111 is insignificant, so that the resistance of the first MTJ 111 does not change from the low resistance R L to the high resistance R H .
  • the read current I 2 flowing from the lower electrode to the upper electrode may have a large value.
  • the resistance of the second MTJ 112 continues to be high even if the read current I 2 flows from the bottom electrode to the top electrode direction. (R H ) will be maintained.
  • the non-volatile flip-flop 100 provides a connection between the first MTJ 111 and the second MTJ 112.
  • the connection direction By configuring in a direction opposite to the connection direction, the possibility of a read error occurring due to a change in resistance of the first MTJ 111 and the second MTJ 112 during the data restoration process can be significantly reduced.
  • the nonvolatile flip-flop 100 includes a logic signal output unit capable of outputting a logic signal for distinguishing the precharge step, the offset canceling step, the re-precharge step, and the comparison step, and a corresponding logic Based on the signal, it may further include a configuration of a step divider capable of classifying each step.
  • the logic signal output unit may include a predetermined logic element corresponding to the pre-charging step, the offset canceling step, the re-precharging step, and the comparing step, wherein the logic signal output unit is non-volatile
  • the flip-flop 100 When the flip-flop 100 enters each stage, it may be configured to output a logic value of '1' through a logic element according to the corresponding stage.
  • the step dividing unit determines which logic element outputs a logic value of '1' among the logic elements corresponding to the precharge step, the offset canceling step, the re-precharge step, and the comparison step, It is possible to distinguish which stage the volatile flip-flop 100 has entered.
  • the nonvolatile flip-flop 100 distinguishes the precharge step, the offset canceling step, the re-precharge step, and the comparison step through the step dividing unit, and separates the precharge step and the reload step.
  • the first auxiliary NMOS 117 and the second auxiliary NMOS are connected through the voltage controller 119 so that the first MTJ 111 and the second MTJ 112 are connected to each other.
  • a control voltage V DDH may be applied to the gate of 118 at a value greater than the auxiliary threshold voltage V subth , and in the offset canceling step, the first MTJ 111 and the second MTJ 112 .
  • the control voltage V DDH applied to the gates of the first auxiliary NMOS 117 and the second auxiliary NMOS 118 through the voltage controller 119 is lower than the auxiliary threshold voltage V subth so that It can be adjusted to a lower value.
  • the first auxiliary NMOS 117 and the second auxiliary NMOS 118 are configured to adjust the connection and disconnection between the first MTJ 111 and the second MTJ 112 . It may be replaced with various switching devices (eg, PMOS, BJT, etc.).

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법이 개시된다. 본 발명은 비휘발성 플립플롭의 데이터 복원 모드의 오프셋 캔슬링 단계에서 제1 MTJ(Magnetic Tunnel Junction)와 제2 MTJ 간의 연결이 차단되도록 함으로써, 오프셋 제거의 효과를 극대화할 수 있다. 또한, 본 발명은 비휘발성 플립플롭의 데이터 복원 모드에서 MTJ의 저항 변화로 인한 읽기 오류를 최소화할 수 있다.

Description

읽기 오류의 제거가 가능한 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법
본 발명은 읽기 오류의 제거가 가능한 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법에 대한 것이다.
비휘발성 플립플롭은 전원 공급이 차단된 상태에서도 데이터를 보존할 수 있는 특징을 가지고 있으며, 이러한 비휘발성 플립플롭에는 데이터를 저장하기 위한 소자로 자기 터널 접합(Magnetic Tunnel Junction: MTJ)이 사용된다.
비휘발성 플립플롭의 동작은 전원이 공급된 상태에서 데이터 쓰기 동작을 수행하는 동작 모드와 전원이 공급되지 않는 상태에서 데이터를 보존하는 슬립 모드 및 MTJ에 저장된 데이터를 읽어들이기 위한 데이터 복원 모드로 구분될 수 있다.
선행기술문헌인 'Song, B., Choi, S., Kang, S. H., et al, "Offset-cancellation sensingcircuit-based nonvolatile flip-flop operating in near-threshold voltage region," IEEE Trans. Circuits Syst. I, Reg. Papers, 2019, 66, (8), pp.2693-2972.'에서는 도 1에 도시된 구조와 같은 비휘발성 플립플롭을 제시하고 있다.
도 1을 참조하면, 상기 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)은 마스터 래치(10), 상기 마스터 래치(10)에 연결되는 슬레이브 래치(20), 상기 슬레이브 래치(20)에 연결되는 센싱 회로(30) 및 데이터의 쓰기를 수행하는 데이터 쓰기 회로(40)로 구성된다. 이때, 상기 센싱 회로(30)는 데이터의 저장을 위한 제1 MTJ(Magnetic Tunnel Junction)(11)와 제2 MTJ(12)를 포함하도록 구성된다.
관련해서, 도 2에는 상기 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)의 데이터 복원 모드에서의 동작 과정이 도시되어 있다.
이하에서는 도 2를 참조하여, 상기 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)의 데이터 복원 모드에서의 동작을 설명하기로 한다.
(a) 단계는 프리차지(precharge) 단계로, 전원을 통해 상기 센싱 회로(30)에 제1 전압(VDD)을 인가하여 제1 NMOS(13)와 제2 NMOS(14)의 게이트 전압을 상기 제1 전압(VDD)으로 변화시킴으로써, 제1 커패시터(15)와 제2 커패시터(16)를 제1 전압(VDD)으로 충전한다.
(b) 단계는 오프셋 캔슬링(offset-cancelling) 단계로, 상기 전원을 오프시켜 상기 전원과 상기 센싱 회로(30) 간의 연결을 차단한다. 이때, 상기 제1 NMOS(13)와 상기 제2 NMOS(14)는 다이오드 연결 구성(diode-connected configuration)이 되고, 이에 따라, 상기 제1 커패시터(15)와 상기 제2 커패시터(16)가 방전되기 시작하여 상기 제1 커패시터(15)와 상기 제2 커패시터(16)의 충전 전압이 상기 제1 NMOS(13)와 상기 제2 NMOS(14)의 문턱 전압(Vth)에 도달하게 된다. 이로 인해, 상기 제1 NMOS(13)와 상기 제2 NMOS(14)의 게이트에는 상기 문턱 전압(Vth)만 남게 되기 때문에 상기 제1 NMOS(13)와 상기 제2 NMOS(14)의 전류를 결정하는 오버드라이브 전압이 상기 문턱 전압(Vth)과 무관해진다. 즉, 상기 문턱 전압(Vth)의 미스매치를 어느 정도 제거하는 효과가 있어서 오프셋에 약간의 내성이 생긴다
(c) 단계는 리-프리차지(Re-precharge) 단계로, 제1 출력 전압(VOUTB)과 제2 출력 전압(VOUT)이 그라운드(GND)로 충전된다. 이때, 상기 제1 커패시터(15)와 상기 제2 커패시터(16)의 충전 전압은 상기 문턱 전압(Vth)으로 유지된다.
(d) 단계는 비교 단계로, 상기 제1 MTJ(11)와 상기 제2 MTJ(12)에 저장되어 있는 데이터를 복원하기 위해서, 상기 제1 MTJ(11)와 상기 제2 MTJ(12) 간의 저항 비교를 수행한다. 관련해서, (d) 단계에서는 상기 전원을 통해 상기 센싱 회로(30)에 상기 제1 전압(VDD)을 다시 인가한다. 이때, (d) 단계에서는 상기 제1 커패시터(15)와 상기 제2 커패시터(16)의 교차 결합(cross-coupled)으로 인해, 포지티브 피드백(positive feedback)이 발생하고, 이를 통해, 상기 제1 출력 전압(VOUTB)과 상기 제2 출력 전압(VOUT)이 변화한다. 이때, (d) 단계에서는 상기 제1 출력 전압(VOUTB)과 상기 제2 출력 전압(VOUT) 간의 차이를 기초로 상기 제1 MTJ(11)와 상기 제2 MTJ(12) 간의 저항 비교를 수행하게 된다.
만약, 상기 제1 MTJ(11)의 저항이 상기 제2 MTJ(12)보다 작다고 가정(데이터 '0'이 저장되어 있는 상황)하는 경우, 상기 제1 출력 전압(VOUTB)이 상기 제2 출력 전압(VOUT)보다 빠르게 증가하게 된다. 관련해서, 상기 제1 출력 전압(VOUTB)은 capacitive coupling에 의해 제2 NMOS(14)의 게이트에 전달된다. 따라서, 제2 NMOS(14)의 게이트 전압은 '상기 문턱 전압(Vth) + 상기 제1 출력 전압(VOUTB)'이 된다. 마찬가지로 제1 NMOS(13)의 게이트 전압은 '상기 문턱 전압(Vth) + 상기 제2 출력 전압(VOUT)'이 된다. 상기 제1 출력 전압(VOUTB)이 상기 제2 출력 전압(VOUT) 보다 높기 때문에, 제2 NMOS(14)에 의해 상기 제2 출력 전압(VOUT)은 방전되어 감소하게 된다. 반면, 제1 NMOS(13)의 게이트 전압은 낮기 때문에 상기 제1 출력 전압(VOUTB)은 제1 NMOS(13)에 의해 증가하게 된다. 이러한 과정이 반복되어(positive feedback), 상기 제1 출력 전압(VOUTB)은 계속 증가, 상기 제2 출력 전압(VOUT)은 계속 감소하게 된다.
상기 선행기술문헌에 제시된 비휘발성 플립플롭(1)은 오프셋 캔슬링 단계를 통해 문턱 전압(Vth)의 미스매치로 인해 발생되는 오프셋을 제거할 수 있어, 낮은 전원을 통해서도 데이터를 복원할 수 있는 장점이 있다.
하지만, 상기 선행기술문헌에 제시된 비휘발성 플립플롭(1)은 오프셋 캔슬링 단계에서 상기 제1 MTJ(11)와 상기 제2 MTJ(12)의 연결을 완전히 차단하지 못하기 때문에 오프셋 제거의 효과가 극대화되지 못하는 문제가 존재한다.
따라서, 상기 선행기술문헌에 제시된 비휘발성 플립플롭(1)의 데이터 복원 모드의 동작을 구성하는 오프셋 캔슬링 단계에서 상기 제1 MTJ(11)와 상기 제2 MTJ(12) 간의 연결을 완전히 차단하여 오프셋 제거의 효과를 극대화할 수 있는 개선 방안에 대한 연구가 필요하다.
또한, MTJ는 도 3에 도시된 그림과 같이, 상단 전극(top electrode)에서 하단 전극(bottom electrode)으로 전류가 흐르는 경우, 낮은 저항(RL)을 갖게 되고, 하단 전극에서 상단 전극으로 전류가 흐르는 경우, 높은 저항(RH)을 갖게 되는 특성을 가지고 있다.
즉, MTJ는 전류가 흐르는 방향에 따라 저항이 가변되는 특성을 가지고 있다. 따라서, 데이터 쓰기 과정에서, MTJ에 인가되는 전류의 방향을 적절히 조정하여 MTJ의 저항을 낮은 저항(RL) 또는 높은 저항(RH)으로 변화시킴으로써, MTJ에 소정의 데이터를 저장할 수 있게 된다.
관련해서, 앞서 도 2를 통해 설명한 데이터 복원 모드에서의 동작은 상기 제1 MTJ(11)와 상기 제2 MTJ(12)의 저항이 낮은 저항(RL)인지 높은 저항(RH)인지 판별하여 MTJ에 저장된 데이터가 어떤 데이터인지를 구별하는 과정이라고 볼 수 있다.
하지만, 선행기술문헌에서 제시하고 있는 종래의 비휘발성 플립플롭(1)은 도 1에 도시된 그림과 같이, 상기 제1 MTJ(11)와 상기 제2 MTJ(12)의 상단 전극이 각각 전원측 노드에 연결되어 있고, 하단 전극이 각각 상기 제1 출력 전압(VOUTB)과 상기 제2 출력 전압(VOUT)이 출력되는 노드에 연결되어 있어서, 데이터 복원 모드의 (d) 단계에서 도 2에 도시된 그림처럼, 상기 제1 MTJ(11)와 상기 제2 MTJ(12)에 화살표 방향인 상단 전극에서 하단 전극으로 읽기 전류가 흐르게 되면, MTJ의 특성에 의해 상기 제1 MTJ(11)와 상기 제2 MTJ(12)의 저항이 낮은 저항(RL)으로 변화될 수 있다.
전술한 예시에서 상기 제1 MTJ(11)의 저항이 상기 제2 MTJ(12)보다 작다고 가정하였기 때문에, 상기 제1 MTJ(11)의 저항은 낮은 저항(RL)으로, 상기 제2 MTJ(12)의 저항은 높은 저항(RH)으로 구성되어 있는 상황이라고 볼 수 있다. 이로 인해, (d) 단계에서 상기 제1 MTJ(11)와 상기 제2 MTJ(12)에 화살표 방향인 상단 전극에서 하단 전극으로 읽기 전류가 흐르게 되면, 상기 제1 MTJ(11)에 대해서는 문제가 없지만, 상기 제2 MTJ(12)에 대해서는 저항이 높은 저항(RH)에서 낮은 저항(RL)으로 변화되는 문제가 발생할 수 있다.
특히, 상기 제2 출력 전압(VOUT)이 점점 감소하게 되기 때문에, 상기 전원을 통해 상기 센싱 회로(30)에 인가되는 상기 제1 전압(VDD)과 전위차로 인해, 상기 제2 MTJ(12)에 인가되는 읽기 전류가 점점 증가하게 되고, 이로 인해 상기 제2 MTJ(12)의 저항이 높은 저항(RH)에서 낮은 저항(RL)으로 쉽게 변하는 문제가 발생할 수 있다.
데이터 복원 모드에서는 상기 제1 MTJ(11)와 상기 제2 MTJ(12) 간의 저항을 비교하여 MTJ에 어떤 데이터가 저장되어 있는지를 판별해야 하는데, 상기 제2 MTJ(12)의 저항이 높은 저항(RH)에서 낮은 저항(RL)으로 변화해 버리면, 상기 제1 MTJ(11)의 저항과 상기 제2 MTJ(12)의 저항 간의 차이가 없어져 버려서 데이터 읽기 실패가 발생할 가능성이 높아진다.
따라서, 상기 선행기술문헌에 제시된 비휘발성 플립플롭(1)의 데이터 복원 모드에서 MTJ의 저항 변화로 인한 읽기 오류를 최소화할 수 있는 기술에 대한 연구가 필요하다.
본 발명은 비휘발성 플립플롭의 데이터 복원 모드의 오프셋 캔슬링 단계에서 제1 MTJ(Magnetic Tunnel Junction)와 제2 MTJ 간의 연결이 차단되도록 함으로써, 오프셋 제거의 효과가 극대화될 수 있도록 한다.
또한, 본 발명은 비휘발성 플립플롭의 데이터 복원 모드에서 MTJ의 저항 변화로 인한 읽기 오류를 최소화할 수 있는 기술을 제시하고자 한다.
본 발명의 일실시예에 따른 마스터 래치(110), 상기 마스터 래치(110)에 연결되는 슬레이브 래치(120), 상기 슬레이브 래치(120)에 연결되는 센싱 회로(130) - 상기 센싱 회로(130)는 데이터의 저장을 위한 제1 MTJ(Magnetic Tunnel Junction)(111)와 제2 MTJ(112)를 포함함 - 및 데이터의 쓰기를 수행하는 데이터 쓰기 회로(140)로 구성된 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법은 전원(101)을 통해 상기 센싱 회로(130)에 제1 전압(VDD)을 인가하여 제1 NMOS(N채널 MOSFET)(113)와 제2 NMOS(114)의 게이트 전압을 상기 제1 전압(VDD)으로 변화시킴으로써, 제1 커패시터(115)와 제2 커패시터(116)를 제1 전압(VDD)으로 충전하는 프리차지(precharge) 단계, 상기 전원(101)을 오프시켜, 상기 전원(101)과 상기 센싱 회로(130) 간의 연결을 차단하고, 상기 제1 NMOS(113)와 상기 제2 NMOS(114)가 다이오드 연결 구성(diode-connected configuration)이 됨에 따라, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)가 방전되어 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 충전 전압이 상기 제1 NMOS(113)와 상기 제2 NMOS(114)의 문턱 전압(Vth)에 도달하도록 함으로써, 상기 문턱 전압(Vth)의 미스매치로 인해 발생되는 오프셋(offset)을 제거하는 오프셋 캔슬링 단계, 제1 출력 전압(VOUTB)과 제2 출력 전압(VOUT)이 그라운드(GND)로 충전 - 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 충전 전압은 상기 문턱 전압(Vth)으로 유지됨 - 되도록 하는 리-프리차지(Re-precharge) 단계 및 상기 전원(101)을 통해 상기 센싱 회로(130)에 상기 제1 전압(VDD)을 다시 인가하고, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 교차 결합(cross-coupled)으로 인한 포지티브 피드백(positive feedback)에 기반하여 변화하는 상기 제1 출력 전압(VOUTB)과 상기 제2 출력 전압(VOUT)의 차이를 기초로, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에 저장되어 있는 데이터를 복원하기 위한 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 저항 비교를 수행하는 비교 단계를 포함하고, 상기 제1 MTJ(111)의 하단 전극(bottom electrode)에는 상기 전원(101)과 상기 제1 MTJ(111) 간의 연결/차단을 스위칭하기 위한 제1 보조 NMOS(117)가 연결되고, 상기 제2 MTJ(112)의 하단 전극에는 상기 전원(101)과 상기 제2 MTJ(112) 간의 연결/차단을 스위칭하기 위한 제2 보조 NMOS(118)가 연결되며, 상기 제1 MTJ(111)의 상단 전극(top electrode)은 상기 제1 출력 전압(VOUTB)이 출력되는 노드로서 상기 제1 NMOS(113)에 연결되고, 상기 제2 MTJ(112)의 상단 전극은 상기 제2 출력 전압(VOUT)이 출력되는 노드로서 상기 제2 NMOS(114)에 연결되며, 상기 오프셋 캔슬링 단계는 상기 제1 MTJ(111)의 하단 전극에 연결된 상기 제1 보조 NMOS(117)와 상기 제2 MTJ(112)의 하단 전극에 연결된 상기 제2 보조 NMOS(118)를 오프시킴으로써, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 차단한다.
본 발명은 비휘발성 플립플롭의 데이터 복원 모드의 오프셋 캔슬링 단계에서 제1 MTJ(Magnetic Tunnel Junction)와 제2 MTJ 간의 연결이 차단되도록 함으로써, 오프셋 제거의 효과를 극대화할 수 있다.
또한, 본 발명은 비휘발성 플립플롭의 데이터 복원 모드에서 MTJ의 저항 변화로 인한 읽기 오류를 최소화할 수 있다.
도 1과 도 2는 선행기술문헌에 개시된 비휘발성 플립플롭의 구조와 동작을 설명하기 위한 도면이다.
도 3은 MTJ의 동작 특성을 설명하기 위한 도면이다.
도 4는 본 발명의 일실시예에 따른 비휘발성 플립플롭의 구조를 도시한 도면이다.
도 5는 본 발명의 일실시예에 따른 비휘발성 플립플롭에서 전압 제어부를 설명하기 위한 도면이다.
도 6은 본 발명의 일실시예에 따른 비휘발성 플립플롭의 동작 방법을 도시한 순서도이다.
이하에서는 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명하기로 한다. 이러한 설명은 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였으며, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 본 명세서 상에서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 사람에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
본 문서에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 본 발명의 다양한 실시예들에 있어서, 각 구성요소들, 기능 블록들 또는 수단들은 하나 또는 그 이상의 하부 구성요소로 구성될 수 있고, 각 구성요소들이 수행하는 전기, 전자, 기계적 기능들은 전자회로, 집적회로, ASIC(Application Specific Integrated Circuit) 등 공지된 다양한 소자들 또는 기계적 요소들로 구현될 수 있으며, 각각 별개로 구현되거나 2 이상이 하나로 통합되어 구현될 수도 있다.
도 4는 본 발명의 일실시예에 따른 비휘발성 플립플롭의 구조를 도시한 도면이다.
도 4를 참조하면, 본 발명에 따른 비휘발성 플립플롭(100)은 도 1에 도시된 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)과 같이, 마스터 래치(110), 상기 마스터 래치(110)에 연결되는 슬레이브 래치(120), 상기 슬레이브 래치(120)에 연결되는 센싱 회로(130)(상기 센싱 회로(130)는 데이터의 저장을 위한 제1 MTJ(Magnetic Tunnel Junction)(111)와 제2 MTJ(112)를 포함함) 및 데이터의 쓰기를 수행하는 데이터 쓰기 회로(140)로 구성된다.
이때, 본 발명에 따른 비휘발성 플립플롭(100)은 도 1에 도시된 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)과 달리, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결과 차단을 조정하기 위한 제1 보조 NMOS(117)와 제2 보조 NMOS(118)를 추가로 구비한다.
이때, 상기 제1 MTJ(111)의 하단 전극(bottom electrode)에 상기 제1 보조 NMOS(117)가 연결되어, 전원(101)과 상기 제1 MTJ(111) 간의 연결/차단을 스위칭하게 되고, 상기 제2 MTJ(112)의 하단 전극에 상기 제2 보조 NMOS(118)가 연결되어, 상기 전원(101)과 상기 제2 MTJ(112) 간의 연결/차단을 스위칭하게 된다.
그리고, 상기 제1 MTJ(111)의 상단 전극(top electrode)은 제1 출력 전압(VOUTB)이 출력되는 노드로서 제1 NMOS(113)에 연결되고, 상기 제2 MTJ(112)의 상단 전극은 제2 출력 전압(VOUT)이 출력되는 노드로서 상기 제2 NMOS(114)에 연결된다.
즉, 본 발명에 따른 비휘발성 플립플롭(100)은 도 1에 도시된 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)과 달리, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)의 하단 전극이 전원측 노드에 연결되고, 상단 전극이 부하측 노드에 연결되도록 구성된다. 다시 말해서, 본 발명에 따른 비휘발성 플립플롭(100)에서의 상기 제1 MTJ(111)와 상기 제2 MTJ(112)는 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)의 상기 제1 MTJ(11)와 상기 제2 MTJ(12)의 연결 방향과 반대 방향으로 연결된다.
그리고, 본 발명에 따른 비휘발성 플립플롭(100)은 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 온/오프를 제어하기 위해, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 제어 전압(VDDH)을 인가하는 전압 제어부(119)를 추가로 구비할 수 있다.
이때, 본 발명에 따른 비휘발성 플립플롭(100)은 데이터 복원 모드에서, 전압 제어부(119)를 통해 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 인가되는 제어 전압(VDDH)의 크기를 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 보조 문턱 전압(Vsubth)보다 높게 유지함으로써, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 유지하다가, 오프셋 캔슬링 단계에서 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)과 달리, 상기 전압 제어부(119)를 통해 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 인가되는 제어 전압(VDDH)의 크기를 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 보조 문턱 전압(Vsubth)보다 낮게 조정함으로써, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 차단할 수 있다.
이때, 본 발명에 따른 비휘발성 플립플롭(100)은 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결이 유지될 때, 전압 제어부(119)를 통해서 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)에 인가되는 제어 전압(VDDH)의 크기를 상기 센싱 회로(130)에 인가되는 제1 전압(VDD)보다 큰 값으로 유지함으로써, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)에 의해 발생되는 보조 문턱 전압(Vsubth)의 미스매치를 방지할 수 있다.
이때, 본 발명의 일실시예에 따르면, 상기 전압 제어부(119)는 도 5에 도시된 회로 구조와 같이, 차지 펌프(Charge Pump)(120)를 통해 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 상기 제어 전압(VDDH)을 인가하도록 구성되어 있을 수 있고, 상기 차지 펌프(120)는 상기 전원(101)과 연결되어 있어, 상기 전원(101)을 통해 입력 전압을 인가받도록 구성되어 있을 수 있다.
본 발명에서는 상기 차지 펌프(120)를 통해 출력되는 상기 제어 전압(VDDH)의 크기가 상기 센싱 회로(130)에 인가되는 상기 제1 전압(VDD)보다 큰 값으로 유지되도록 하기 위해, 상기 차지 펌프(120)를 상기 전원(101)과 연결해 둠으로써, 상기 차지 펌프(120)가 상기 전원(101)으로부터 입력 전압을 인가받도록 구성된다.
이와 관련해서, 상기 전원(101)을 통해 상기 제1 전압(VDD)이 상기 차지 펌프(120)에 인가되면, 첫 번째 단계(phase)에서는 상기 차지 펌프(120)의 상단 터미널을 통해 상기 제1 전압(VDD)이 공급됨으로써, 충전 커패시터(CCP)가 상기 제1 전압(VDD)으로 충전되고, 두 번째 단계에서는 상기 차지 펌프(120)의 하단 터미널을 통해 상기 제1 전압(VDD)이 공급됨으로써, 용량성 결합(capacitive coupling)이 발생하게 되고, 이로 인해, 상기 차지 펌프(120)를 통해서 출력되는 제어 전압(VDDH)은 상기 제1 전압(VDD) 보다 큰 값을 갖게 된다.
이하에서는, 도 6을 참조하여 본 발명의 일실시예에 따른 비휘발성 플립플롭(100)의 동작 방법을 설명하기로 한다.
단계(S610)은 프리차지(precharge) 단계로, 전원(101)을 통해 상기 센싱 회로(130)에 제1 전압(VDD)을 인가하여 제1 NMOS(113)와 제2 NMOS(114)의 게이트 전압을 상기 제1 전압(VDD)으로 변화시킴으로써, 제1 커패시터(115)와 제2 커패시터(116)를 제1 전압(VDD)으로 충전한다.
이때, 본 발명의 일실시예에 따르면, 단계(S610)에서는 상기 전원(101)을 통해 상기 차지 펌프(120)에 상기 제1 전압(VDD)을 입력 전압으로 인가하여, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 인가되는 상기 제어 전압(VDDH)의 크기를 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 상기 보조 문턱 전압(Vsubth)보다 크게 조정함으로써, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)를 온시켜, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 유지할 수 있다.
단계(S620)은 오프셋 캔슬링 단계로, 상기 전원(101)을 오프시켜, 상기 전원(101)과 상기 센싱 회로(130) 간의 연결을 차단하고, 상기 제1 NMOS(113)와 상기 제2 NMOS(114)가 다이오드 연결 구성(diode-connected configuration)이 됨에 따라, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)가 방전되어 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 충전 전압이 상기 제1 NMOS(113)와 상기 제2 NMOS(114)의 문턱 전압(Vth)에 도달하도록 함으로써, 상기 문턱 전압(Vth)의 미스매치로 인해 발생되는 오프셋을 제거한다.
이때, 단계(S620)에서는 상기 제1 MTJ(111)의 하단 전극에 연결된 상기 제1 보조 NMOS(117)와 상기 제2 MTJ(112)의 하단 전극에 연결된 상기 제2 보조 NMOS(118)를 오프시킴으로써, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 차단한다.
이때, 본 발명의 일실시예에 따르면, 단계(S620)에서는 상기 전압 제어부(119)에 의해 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)에 인가되는 상기 제어 전압(VDDH)의 크기를 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 보조 문턱 전압(Vsubth)보다 낮게 조정함으로써, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)를 오프시킬 수 있다.
이때, 본 발명의 일실시예에 따르면, 단계(S620)에서는 상기 전원(101)의 오프를 통해 상기 차지 펌프(120)에 인가되는 전압 입력을 차단하여, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 인가되는 상기 제어 전압(VDDH)의 크기를 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 상기 보조 문턱 전압(Vsubth)보다 작게 조정함으로써, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)를 오프시켜, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 차단할 수 있다.
단계(S630)은 리-프리차지(Re-precharge) 단계로, 제1 출력 전압(VOUTB)과 제2 출력 전압(VOUT)이 그라운드(GND)로 충전되도록 한다.(이때, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 충전 전압은 상기 문턱 전압(Vth)으로 유지됨)
단계(S640)은 비교 단계로, 상기 전원(101)을 통해 상기 센싱 회로(130)에 상기 제1 전압(VDD)을 다시 인가하고, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 교차 결합(cross-coupled)으로 인한 포지티브 피드백(positive feedback)에 기반하여 변화하는 상기 제1 출력 전압(VOUTB)과 상기 제2 출력 전압(VOUT)의 차이를 기초로, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에 저장되어 있는 데이터를 복원하기 위한 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 저항 비교를 수행한다.
이때, 본 발명의 일실시예에 따르면, 단계(S640)에서는 상기 전원(101)을 통해 상기 차지 펌프(120)에 상기 제1 전압(VDD)을 입력 전압으로 인가하여, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 인가되는 상기 제어 전압(VDDH)의 크기를 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 상기 보조 문턱 전압(Vsubth)보다 크게 조정함으로써, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)를 온시켜, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 유지할 수 있다.
이때, 본 발명의 일실시예에 따르면, 비휘발성 플립플롭(100)의 동작 방법은 단계(S640)에서, 상기 제1 출력 전압(VOUTB)이 상기 제2 출력 전압(VOUT)보다 큰 것으로 확인됨에 따라, 상기 제1 MTJ(111)의 저항이 상기 제2 MTJ(112)의 저항보다 작은 것으로 확인되는 경우, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에 저장되어 있는 데이터로 '0'을 복원하고, 단계(S640)에서, 상기 제1 출력 전압(VOUTB)이 상기 제2 출력 전압(VOUT)보다 작은 것으로 확인됨에 따라, 상기 제1 MTJ(111)의 저항이 상기 제2 MTJ(112)의 저항보다 큰 것으로 확인되는 경우, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에 저장되어 있는 데이터로 '1'을 복원하는 데이터 복원 단계를 더 포함할 수 있다.
본 발명에 따른 비휘발성 플립플롭(100)는 앞서 설명한 바와 같이, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)의 하단 전극이 전원측 노드에 연결되고, 상단 전극이 부하측 노드에 연결되도록 구성되어 있다. 이로 인해, 본 발명에 따른 비휘발성 플립플롭(100)은 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 저항 비교를 수행하는 과정에서 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에 저항 변화가 발생하지 않도록 동작할 수 있고, 이는 데이터 복원에 따른 오류 발생 가능성을 최소화하는 요소로 작용한다.
관련해서, 상기 제1 MTJ(111)의 저항이 상기 제2 MTJ(112)의 저항보다 작은 상황을 가정해서, 단계(S640)의 비교 단계를 설명하면 다음과 같다.
우선, 상기 제1 MTJ(111)의 저항이 상기 제2 MTJ(112)의 저항보다 작은 상황을 가정하였기 때문에, 상기 제1 MTJ(111)는 낮은 저항(RL)으로 설정되어 있고, 상기 제2 MTJ(112)는 높은 저항(RH)으로 설정되어 있다.
단계(S640)에서 상기 제1 전압(VDD)이 상기 센싱 회로(130)에 인가되면, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 교차 결합으로 인한 포지티브 피드백에 의해, 상기 제1 출력 전압(VOUTB)은 계속 증가하게 되고, 상기 제2 출력 전압(VOUT)은 계속 감소하게 된다. 그리고, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에는 하단 전극에서 상단 전극 방향으로, 화살표로 표시한 읽기 전류 I1과 읽기 전류 I2가 각각 흐르게 된다.
MTJ의 특성상 MTJ의 하단 전극에서 상단 전극 방향으로 전류가 흐르는 경우, MTJ의 저항은 높은 저항(RH)으로 변하게 된다.
관련해서, 상기 제1 MTJ(111)의 저항은 낮은 저항(RL)을 가지고 있는 상황이라서, 상기 제1 MTJ(111)에서 읽기 전류 I1이 하단 전극에서 상단 전극 방향으로 흐르게 되면, 상기 제1 MTJ(111)의 저항은 그 특성으로 인해 높은 저항(RH)으로 변화될 위험이 있을 것이다. 하지만, 상기 제1 출력 전압(VOUTB)은 계속 증가하기 때문에 상기 제1 MTJ(111)의 양단의 전위차는 감소하게 되고, 이로 인해, 상기 제1 MTJ(111)에 흐르는 읽기 전류 I1의 크기는 매우 작아질 것이다. 그래서, 상기 읽기 전류 I1이 상기 제1 MTJ(111)에 미치는 영향이 미미하여 상기 제1 MTJ(111)의 저항은 낮은 저항(RL)에서 높은 저항(RH)으로 변화하지 않게 된다.
그리고, 상기 제2 MTJ(112)에 대해서는 상기 제2 출력 전압(VOUT)이 감소하게 됨에 따라 상기 제2 MTJ(112)의 양단의 전위차가 증가하게 되고, 이로 인해, 상기 제2 MTJ(112)의 하단 전극에서 상단 전극 방향으로 흐르는 읽기 전류 I2는 큰 값을 가질 수 있다. 하지만, 상기 제2 MTJ(112)는 이미 높은 저항(RH)을 가지고 있는 상황이라서, 하단 전극에서 상단 전극 방향으로 읽기 전류 I2가 흐르더라도 상기 제2 MTJ(112)의 저항은 계속 높은 저항(RH)을 유지하게 된다.
결국, 본 발명에 따른 비휘발성 플립플롭(100)은 상기 제1 MTJ(111)와 상기 제2 MTJ(112)의 연결을 선행기술문헌에서 제시하고 있는 비휘발성 플립플롭(1)에서의 MTJ의 연결 방향과 반대 방향으로 구성함으로써, 데이터 복원 과정에서 상기 제1 MTJ(111)와 상기 제2 MTJ(112)의 저항 변화로 인한 읽기 오류의 발생 가능성을 현저히 낮출 수 있다.
본 발명에 따른 비휘발성 플립플롭(100)은 상기 프리차지 단계, 상기 오프셋 캔슬링 단계, 상기 리-프리차지 단계 및 상기 비교 단계를 구분하기 위한 논리 신호를 출력할 수 있는 논리 신호 출력부와 해당 논리 신호를 기반으로, 각 단계를 구분할 수 있는 단계 구분부의 구성을 더 포함할 수 있다.
관련해서, 상기 논리 신호 출력부는 상기 프리차지 단계, 상기 오프셋 캔슬링 단계, 상기 리-프리차지 단계 및 상기 비교 단계에 대응되는 소정의 논리 소자로 구성될 수 있고, 이때, 상기 논리 신호 출력부는 비휘발성 플립플롭(100)이 각 단계에 진입하였을 때, 대응되는 단계에 따른 논리 소자를 통해 '1'의 논리 값을 출력하도록 구성될 수 있다.
이때, 상기 단계 구분부는 상기 프리차지 단계, 상기 오프셋 캔슬링 단계, 상기 리-프리차지 단계 및 상기 비교 단계에 대응되는 논리 소자 중 '1'의 논리 값이 출력되는 논리 소자가 무엇인지 확인함으로써, 비휘발성 플립플롭(100)이 현재 어느 단계에 진입하였는지를 구분할 수 있다.
이때, 본 발명에 따른 비휘발성 플립플롭(100)은 상기 단계 구분부를 통해 상기 프리차지 단계, 상기 오프셋 캔슬링 단계, 상기 리-프리차지 단계 및 상기 비교 단계를 구분해서, 상기 프리차지 단계, 상기 리-프리차지 단계 및 상기 비교 단계에서는 상기 제1 MTJ(111)와 상기 제2 MTJ(112)가 서로 연결되도록 상기 전압 제어부(119)를 통해 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 제어 전압(VDDH)을 상기 보조 문턱 전압(Vsubth)보다 큰 값으로 인가할 수 있고, 상기 오프셋 캔슬링 단계에서는 상기 제1 MTJ(111)와 상기 제2 MTJ(112)가 서로 차단되도록 상기 전압 제어부(119)를 통해 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 인가되는 제어 전압(VDDH)을 상기 보조 문턱 전압(Vsubth)보다 낮은 값으로 조정할 수 있다.
본 발명의 일실시예에 따르면, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)는 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결과 차단을 조정하기 위한 다양한 스위칭 소자들(예컨대, PMOS, BJT 등)로 대체될 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (5)

  1. 마스터 래치(110), 상기 마스터 래치(110)에 연결되는 슬레이브 래치(120), 상기 슬레이브 래치(120)에 연결되는 센싱 회로(130) - 상기 센싱 회로(130)는 데이터의 저장을 위한 제1 MTJ(Magnetic Tunnel Junction)(111)와 제2 MTJ(112)를 포함함 - 및 데이터의 쓰기를 수행하는 데이터 쓰기 회로(140)로 구성된 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법에 있어서,
    전원(101)을 통해 상기 센싱 회로(130)에 제1 전압(VDD)을 인가하여 제1 NMOS(N채널 MOSFET)(113)와 제2 NMOS(114)의 게이트 전압을 상기 제1 전압(VDD)으로 변화시킴으로써, 제1 커패시터(115)와 제2 커패시터(116)를 제1 전압(VDD)으로 충전하는 프리차지(precharge) 단계;
    상기 전원(101)을 오프시켜, 상기 전원(101)과 상기 센싱 회로(130) 간의 연결을 차단하고, 상기 제1 NMOS(113)와 상기 제2 NMOS(114)가 다이오드 연결 구성(diode-connected configuration)이 됨에 따라, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)가 방전되어 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 충전 전압이 상기 제1 NMOS(113)와 상기 제2 NMOS(114)의 문턱 전압(Vth)에 도달하도록 함으로써, 상기 문턱 전압(Vth)의 미스매치로 인해 발생되는 오프셋(offset)을 제거하는 오프셋 캔슬링 단계;
    제1 출력 전압(VOUTB)과 제2 출력 전압(VOUT)이 그라운드(GND)로 충전 - 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 충전 전압은 상기 문턱 전압(Vth)으로 유지됨 - 되도록 하는 리-프리차지(Re-precharge) 단계; 및
    상기 전원(101)을 통해 상기 센싱 회로(130)에 상기 제1 전압(VDD)을 다시 인가하고, 상기 제1 커패시터(115)와 상기 제2 커패시터(116)의 교차 결합(cross-coupled)으로 인한 포지티브 피드백(positive feedback)에 기반하여 변화하는 상기 제1 출력 전압(VOUTB)과 상기 제2 출력 전압(VOUT)의 차이를 기초로, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에 저장되어 있는 데이터를 복원하기 위한 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 저항 비교를 수행하는 비교 단계
    를 포함하고,
    상기 제1 MTJ(111)의 하단 전극(bottom electrode)에는 상기 전원(101)과 상기 제1 MTJ(111) 간의 연결/차단을 스위칭하기 위한 제1 보조 NMOS(117)가 연결되고, 상기 제2 MTJ(112)의 하단 전극에는 상기 전원(101)과 상기 제2 MTJ(112) 간의 연결/차단을 스위칭하기 위한 제2 보조 NMOS(118)가 연결되며,
    상기 제1 MTJ(111)의 상단 전극(top electrode)은 상기 제1 출력 전압(VOUTB)이 출력되는 노드로서 상기 제1 NMOS(113)에 연결되고, 상기 제2 MTJ(112)의 상단 전극은 상기 제2 출력 전압(VOUT)이 출력되는 노드로서 상기 제2 NMOS(114)에 연결되며,
    상기 오프셋 캔슬링 단계는
    상기 제1 MTJ(111)의 하단 전극에 연결된 상기 제1 보조 NMOS(117)와 상기 제2 MTJ(112)의 하단 전극에 연결된 상기 제2 보조 NMOS(118)를 오프시킴으로써, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 차단하는 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법.
  2. 제1항에 있어서,
    상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)에는 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 온/오프를 제어하기 위해, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 제어 전압(VDDH)을 인가하는 전압 제어부(119)가 연결되어 있고,
    상기 오프셋 캔슬링 단계는
    상기 전압 제어부(119)에 의해 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)에 인가되는 상기 제어 전압(VDDH)의 크기를 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 보조 문턱 전압(Vsubth)보다 낮게 조정함으로써, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)를 오프시키는 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법.
  3. 제2항에 있어서,
    상기 전압 제어부(119)는 차지 펌프(Charge Pump)(120)를 통해 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 상기 제어 전압(VDDH)을 인가하도록 구성되고, 상기 차지 펌프(120)는 상기 전원(101)과 연결되어 있어, 상기 전원(101)을 통해 입력 전압을 인가받도록 구성되어 있으며,
    상기 프리차지 단계와 상기 비교 단계는
    상기 전원(101)을 통해 상기 차지 펌프(120)에 상기 제1 전압(VDD)을 입력 전압으로 인가하여, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 인가되는 상기 제어 전압(VDDH)의 크기를 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 상기 보조 문턱 전압(Vsubth)보다 크게 조정함으로써, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)를 온시켜, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 유지하고,
    상기 오프셋 캔슬링 단계는
    상기 전원(101)의 오프를 통해 상기 차지 펌프(120)에 인가되는 전압 입력을 차단하여, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 게이트에 인가되는 상기 제어 전압(VDDH)의 크기를 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)의 상기 보조 문턱 전압(Vsubth)보다 작게 조정함으로써, 상기 제1 보조 NMOS(117)와 상기 제2 보조 NMOS(118)를 오프시켜, 상기 제1 MTJ(111)와 상기 제2 MTJ(112) 간의 연결을 차단하는 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법.
  4. 제1항에 있어서,
    상기 비교 단계에서, 상기 제1 출력 전압(VOUTB)이 상기 제2 출력 전압(VOUT)보다 큰 것으로 확인됨에 따라, 상기 제1 MTJ(111)의 저항이 상기 제2 MTJ(112)의 저항보다 작은 것으로 확인되는 경우, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에 저장되어 있는 데이터로 '0'을 복원하고, 상기 비교 단계에서, 상기 제1 출력 전압(VOUTB)이 상기 제2 출력 전압(VOUT)보다 작은 것으로 확인됨에 따라, 상기 제1 MTJ(111)의 저항이 상기 제2 MTJ(112)의 저항보다 큰 것으로 확인되는 경우, 상기 제1 MTJ(111)와 상기 제2 MTJ(112)에 저장되어 있는 데이터로 '1'을 복원하는 데이터 복원 단계
    를 더 포함하는 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 방법에 따른 동작을 수행하는 비휘발성 플립플롭.
PCT/KR2020/010183 2020-03-02 2020-08-03 읽기 오류의 제거가 가능한 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법 WO2021177517A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0025949 2020-03-02
KR1020200025949A KR102239742B1 (ko) 2020-03-02 2020-03-02 읽기 오류의 제거가 가능한 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법

Publications (1)

Publication Number Publication Date
WO2021177517A1 true WO2021177517A1 (ko) 2021-09-10

Family

ID=75439647

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/010183 WO2021177517A1 (ko) 2020-03-02 2020-08-03 읽기 오류의 제거가 가능한 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법

Country Status (2)

Country Link
KR (1) KR102239742B1 (ko)
WO (1) WO2021177517A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040141363A1 (en) * 2002-04-10 2004-07-22 Matsushita Electric Industrial Co., Ltd. Non-volatile flip flop
US20050134307A1 (en) * 2003-12-17 2005-06-23 Stojanovic Vladimir M. Offset cancellation in a multi-level signaling system
US20160322093A1 (en) * 2015-04-30 2016-11-03 University Of South Florida Non-Volatile Flip-Flop with Enhanced-Scan Capability to Sustain Sudden Power Failure
KR20170100786A (ko) * 2016-02-26 2017-09-05 연세대학교 산학협력단 병렬 연결 기반의 비휘발성 플립플롭 및 그 동작방법
US10319425B1 (en) * 2018-03-29 2019-06-11 QUALCOMM Technologies Incorporated Offset-cancellation sensing circuit (OCSC)-based non-volatile (NV) memory circuits

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9852783B1 (en) * 2016-09-23 2017-12-26 Qualcomm Technologies, Inc. Metal-oxide semiconductor (MOS) transistor offset-cancelling (OC), zero-sensing (ZS) dead zone, current-latched sense amplifiers (SAs) (CLSAs) (OCZS-SAs) for sensing differential voltages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040141363A1 (en) * 2002-04-10 2004-07-22 Matsushita Electric Industrial Co., Ltd. Non-volatile flip flop
US20050134307A1 (en) * 2003-12-17 2005-06-23 Stojanovic Vladimir M. Offset cancellation in a multi-level signaling system
US20160322093A1 (en) * 2015-04-30 2016-11-03 University Of South Florida Non-Volatile Flip-Flop with Enhanced-Scan Capability to Sustain Sudden Power Failure
KR20170100786A (ko) * 2016-02-26 2017-09-05 연세대학교 산학협력단 병렬 연결 기반의 비휘발성 플립플롭 및 그 동작방법
US10319425B1 (en) * 2018-03-29 2019-06-11 QUALCOMM Technologies Incorporated Offset-cancellation sensing circuit (OCSC)-based non-volatile (NV) memory circuits

Also Published As

Publication number Publication date
KR102239742B1 (ko) 2021-04-12

Similar Documents

Publication Publication Date Title
US10594146B2 (en) Battery control circuit for multiple cells employing level shift circuits to avoid fault
US5332931A (en) High speed differential comparator
JPH0756618B2 (ja) 通電中に接続可能な電気回路
JPH0585090B2 (ko)
US5028815A (en) Clocked comparator with offset reduction
EP0147842B1 (en) Data comparison circuit constructed with smaller number of transistors
TW201434236A (zh) 藉助參考電壓資訊來進行平衡控制的電池系統及其平衡控制方法
US5361042A (en) Compensated offset voltage, low gain, high bandwidth, full swing, wide common mode range, CMOS differential voltage amplifier
US20160322808A1 (en) Power supply protection device and method thereof
WO2021177517A1 (ko) 읽기 오류의 제거가 가능한 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법
US10454468B1 (en) Method and apparatus for band-gap based power-on-reset including fast, low power and accurate brownout detection
US4850000A (en) Gated shift register
EP1158654B1 (en) Charge pump booster device with transfer and recovery of the charge
US12009039B2 (en) Error compensation circuit for analog capacitor memory circuits
KR102278218B1 (ko) 읽기 오류의 제거가 가능한 차지 펌프 기반의 비휘발성 플립플롭의 데이터 복원 모드에서의 동작 방법
CN1734938B (zh) 半导体集成电路
WO2021246827A1 (ko) 컨버터
US4937473A (en) Switching state retention circuit
US11790966B2 (en) Nonvolatile logic circuit
CN211830259U (zh) 一种用于多节电池充电的防电池反接均衡电路
US5929662A (en) Analog comparator and method
US20050157479A1 (en) Bus device insertion and removal system
JPH0794969A (ja) 高速電流感知増幅器
CN100576194C (zh) 用于热插拔的系统和方法
CN117392951B (zh) 电源检测电路、硅基显示面板和显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20923381

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20923381

Country of ref document: EP

Kind code of ref document: A1