WO2021090657A1 - 半導体装置および電子機器 - Google Patents

半導体装置および電子機器 Download PDF

Info

Publication number
WO2021090657A1
WO2021090657A1 PCT/JP2020/038900 JP2020038900W WO2021090657A1 WO 2021090657 A1 WO2021090657 A1 WO 2021090657A1 JP 2020038900 W JP2020038900 W JP 2020038900W WO 2021090657 A1 WO2021090657 A1 WO 2021090657A1
Authority
WO
WIPO (PCT)
Prior art keywords
material layer
insulating film
pair
electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/038900
Other languages
English (en)
French (fr)
Inventor
伸也 盛田
竹内　克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US17/755,355 priority Critical patent/US12283592B2/en
Publication of WO2021090657A1 publication Critical patent/WO2021090657A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof

Definitions

  • This disclosure relates to semiconductor devices and electronic devices.
  • Gallium nitride which is a wide-gap semiconductor material, has features such as a high breakdown voltage, high-temperature operation, and a high saturation drift rate. Further, the two-dimensional electron gas (2DEG) formed in the GaN-based heterojunction is characterized by high mobility and high sheet electron density. Due to these features, the GaN-based hetero FET is capable of low resistance, high speed, and high withstand voltage operation, and is therefore expected to be applied to power devices and RF devices.
  • 2DEG two-dimensional electron gas
  • a barrier layer is arranged on the GaN layer forming the channel layer. Since 2DEG is generated by the polarization generated between the channel layer, Al 1-xy Ga x In y N (however, 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1) is generally used as the material for forming the barrier layer. Used for.
  • the composition is appropriately selected so as to achieve good characteristics, but it is generally known that the leakage current in the Schottky junction formed between the gate electrode and the barrier layer increases depending on the composition. .. In that case, the leakage current can be reduced by arranging the gate electrode via the gate insulating film.
  • PID Pulsma Induced Damage
  • the gate insulating film is formed of a very thin film. Therefore, in order to realize a semiconductor device with stable performance, it is required to form a gate electrode immediately after forming the gate insulating film so as not to give extra damage to the gate insulating film.
  • an object of the present disclosure is a semiconductor device capable of forming a low withstand voltage capacitor by using an insulating film formed in the same layer as the gate insulating film without partially thinning the film, and such a semiconductor.
  • an electronic device equipped with a device To have an electronic device equipped with a device.
  • the semiconductor device for achieving the above object is Semiconductor material layer forming a channel layer, A pair of source / drain electrodes formed on the semiconductor material layer, and A gate electrode, which is arranged between a pair of source / drain electrodes and is formed on a semiconductor material layer via a gate insulating film.
  • a gate electrode which is arranged between a pair of source / drain electrodes and is formed on a semiconductor material layer via a gate insulating film.
  • Have and An insulating film formed in the same layer as the gate insulating film is sandwiched between the pair of electrodes between at least one of the pair of source / drain electrodes and the gate electrode, and the dielectric breakdown voltage of the gate insulating film is increased.
  • a connection path is formed using a capacitor that breaks down at a low voltage. It is a semiconductor device.
  • the electronic device for achieving the above object is Semiconductor material layer forming a channel layer, A pair of source / drain electrodes formed on the semiconductor material layer, and A gate electrode, which is arranged between a pair of source / drain electrodes and is formed on a semiconductor material layer via a gate insulating film.
  • a gate electrode which is arranged between a pair of source / drain electrodes and is formed on a semiconductor material layer via a gate insulating film.
  • Have and An insulating film formed in the same layer as the gate insulating film is sandwiched between the pair of electrodes between at least one of the pair of source / drain electrodes and the gate electrode, and the dielectric breakdown voltage of the gate insulating film is increased.
  • a connection path is formed using a capacitor that breaks down at a low voltage. It is an electronic device equipped with a semiconductor device.
  • FIG. 1 is a schematic partial plan view for explaining the configuration of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 2 is a schematic partial cross-sectional view for explaining the configuration of the semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 3 is a schematic partial plan view for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present disclosure.
  • FIG. 4 is a schematic partial plan view for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present disclosure, following FIG.
  • FIG. 5 is a schematic partial plan view for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present disclosure, following FIG. 4.
  • FIG. 4 is a schematic partial plan view for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present disclosure, following FIG. 4.
  • FIG. 4 is a schematic partial plan view for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present disclosure, following FIG. 4.
  • FIG. 4 is a schematic partial plan view for
  • FIG. 6 is a schematic partial plan view for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present disclosure
  • FIG. 7 is a schematic partial plan view for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present disclosure
  • FIG. 8 is a schematic partial plan view for explaining the configuration of the semiconductor device according to the second embodiment of the present disclosure.
  • FIG. 9 is a schematic partial cross-sectional view for explaining the configuration of the semiconductor device according to the second embodiment of the present disclosure.
  • FIG. 10 is a schematic partial plan view for explaining a method of manufacturing a semiconductor device according to the second embodiment of the present disclosure.
  • FIG. 11 is a schematic partial plan view for explaining a method of manufacturing a semiconductor device according to a second embodiment of the present disclosure, following FIG. 10.
  • FIG. 12 is a schematic partial plan view for explaining the configuration of the semiconductor device according to the third embodiment of the present disclosure.
  • FIG. 13 is a schematic partial cross-sectional view for explaining the configuration of the semiconductor device according to the third embodiment of the present disclosure.
  • FIG. 14 is a schematic partial plan view for explaining a method of manufacturing a semiconductor device according to the third embodiment of the present disclosure.
  • FIG. 15 is a schematic partial plan view for explaining a method of manufacturing a semiconductor device according to a third embodiment of the present disclosure, following FIG.
  • FIG. 16 is a schematic partial plan view for explaining a method of manufacturing a semiconductor device according to a third embodiment of the present disclosure, following FIG. FIG.
  • FIG. 17 is a schematic partial plan view for explaining a method of manufacturing a semiconductor device according to a third embodiment of the present disclosure, following FIG.
  • FIG. 18 is a schematic configuration diagram for explaining the configuration of a wireless communication device using the semiconductor device according to the present disclosure.
  • FIG. 19 is a block diagram showing an example of a schematic configuration of a vehicle control system.
  • FIG. 20 is an explanatory diagram showing an example of installation positions of the vehicle exterior information detection unit and the image pickup unit.
  • the semiconductor device according to the present disclosure the semiconductor device manufactured by the method for manufacturing the semiconductor device according to the present disclosure, and the semiconductor device included in the electronic device according to the present disclosure are simply referred to as [the semiconductor device of the present disclosure. ] May be called.
  • the semiconductor device of the present disclosure is Semiconductor material layer forming a channel layer, A pair of source / drain electrodes formed on the semiconductor material layer, and A gate electrode, which is arranged between a pair of source / drain electrodes and is formed on a semiconductor material layer via a gate insulating film.
  • a gate electrode which is arranged between a pair of source / drain electrodes and is formed on a semiconductor material layer via a gate insulating film.
  • Have and An insulating film formed in the same layer as the gate insulating film is sandwiched between the pair of electrodes between at least one of the pair of source / drain electrodes and the gate electrode, and the dielectric breakdown voltage of the gate insulating film is increased.
  • a connection path is formed using a capacitor that breaks down at a low voltage. It is a semiconductor device.
  • the conductive material layer constituting the source / drain electrode can be made of a metal material.
  • one of the pair of electrodes forming the capacitor is formed by using a conductive material layer formed in the same layer as the conductive material layer forming the source / drain electrode, and the conductive material layer is formed on the conductive material layer.
  • the configuration may be such that an insulating film forming a capacitor is formed.
  • the other electrode of the pair of electrodes forming the capacitor is configured by using a conductive material layer formed in the same layer as the conductive material layer constituting the gate electrode. It can be in the mode of
  • one of the pair of electrodes forming the capacitor is composed of a semiconductor material electrode formed in the same layer as the semiconductor material layer forming the channel layer, and further.
  • An insulating film that forms a capacitor is formed on the surface.
  • One end of the semiconductor material electrode is connected to at least one of the pair of source / drain electrodes via a relay wiring formed in the same layer as the conductive material layer constituting the source / drain electrode.
  • the width between the end of the relay wiring and the end of the other electrode of the capacitor can be set narrower than the width between the end of the source / drain electrode and the end of the gate electrode. ..
  • connection path may be configured to be electrically cut off.
  • the configuration may be such that a process of electrically blocking is performed by removing a part of the connection path.
  • the configuration may be such that a part of the connection path is electrically cut off by increasing the resistance.
  • a part of the connection path is configured by using the semiconductor material layer, and the resistance is increased by implanting ions into the portion of the connection path composed of the semiconductor material layer. It can be configured.
  • a capacitor and a resistor element connected in series with the capacitor are interposed between at least one of the pair of source / drain electrodes and the gate electrode.
  • the configuration may be such that a connection path is formed.
  • the resistance element may be formed by using a semiconductor material layer formed in the same layer as the semiconductor material layer forming the channel layer.
  • the semiconductor material layer forming the channel layer can be configured to be made of gallium nitride.
  • the method for manufacturing a semiconductor device is as follows. An insulating film formed in the same layer as the gate insulating film is sandwiched between the pair of electrodes between at least one of the pair of source / drain electrodes and the gate electrode, and the dielectric breakdown voltage of the gate insulating film is increased. The process of forming a connection path using a capacitor that breaks down at a low voltage, Have.
  • the step may include a step of forming a connection path via a capacitor that breaks down at a voltage lower than the breakdown voltage of the gate insulating film and a resistance element connected in series with the capacitor. ..
  • Examples of the electronic device provided with the semiconductor device of the present disclosure include a wireless communication device constituting a communication system and the like, and a semiconductor module such as an IC constituting these.
  • a wireless communication device a device having a communication frequency of the UHF (Ultra High Frequency) band or higher is particularly effective.
  • each drawing used in the following description is a schematic one and does not show an actual size or a ratio thereof.
  • FIG. 2 which will be described later, shows the cross-sectional structure of the semiconductor device, but does not show the ratios such as width, height, and thickness.
  • the first embodiment relates to a semiconductor device, a method for manufacturing the semiconductor device, and an electronic device according to the present disclosure.
  • FIG. 1 is a schematic partial plan view for explaining the configuration of the semiconductor device according to the first embodiment of the present disclosure. More specifically, it shows one of a large number of semiconductor devices formed on a wafer-like substrate. The same applies to other drawings described later.
  • the equivalent circuit diagram of the semiconductor device is shown on the right side of FIG.
  • the semiconductor device 1 is Semiconductor material layer 11 forming a channel layer, A pair of source / drain electrodes 12, 12A formed on the semiconductor material layer 11 and The gate electrode 31, which is arranged between the pair of source / drain electrodes 12 and 12A and is formed on the semiconductor material layer 11 via the gate insulating film, have.
  • the semiconductor device 1 is a field effect transistor having an insulated gate structure.
  • FIG. 1 the planar shape of each element is represented by hatching.
  • the gate insulating film is not shown in FIG.
  • the gate insulating film and the insulating film formed in the same layer as the gate insulating film will be described in detail later with reference to FIG. 2 described later.
  • connection path PT is formed with a capacitor C S to breakdown at a lower voltage than the breakdown voltage of the pair of sandwiching the electrode is configured and the gate insulating film.
  • FIG. 2 is a schematic partial cross-sectional view for explaining the configuration of the semiconductor device according to the first embodiment of the present disclosure. More specifically, the cross sections of the portions of reference numerals A, B, and C indicated by the alternate long and short dash lines in FIG. 1 are schematically shown. For convenience of illustration, the dimensions of each component in FIG. 2 may differ from the dimensions shown in FIG. The planar shape of each element will be described with reference to FIGS. 3 to 7 for explaining a method for manufacturing a semiconductor device.
  • the semiconductor device 1 is formed on the substrate 10.
  • a semiconductor material layer 11 that forms a channel layer is formed on the substrate 10.
  • the substrate 10 is formed of, for example, a single crystal GaN substrate in relation to the lattice constant with the semiconductor material layer 11 formed on the substrate 10.
  • the hatched portion shows the planar shape of the semiconductor material layer 11.
  • the semiconductor material layer 11 is made of gallium nitride (GaN), and for example, an epitaxial growth layer of GaN is used.
  • the semiconductor material layer 11 is formed as a u-GaN layer to which impurities are not added.
  • a barrier layer (not shown) is formed on the semiconductor material layer 11. Since 2DEG is generated by the polarization generated with the semiconductor material layer 11, Al 1-xy Ga x In y N (provided that 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1) or the like is used as a material for forming the barrier layer. Commonly used.
  • a buffer layer may be provided between them. By controlling the lattice constant with the buffer layer, it is possible to improve the crystal state of the semiconductor material layer 11 and control the warp of the wafer-like substrate.
  • the substrate 1 is made of single crystal silicon, AlN, AlGaN, GaN and the like are used as an example of such a buffer layer.
  • the planar shape of the semiconductor material layer 11 is substantially rectangular.
  • a pair of source / drain electrodes 12 and 12A are formed on the semiconductor material layer 11.
  • the hatched portion shows the planar shape of the pair of source / drain electrodes 12, 12A.
  • the portions indicated by reference numerals 12B and 12C will be described later.
  • the conductive material layer constituting the source / drain electrodes 12 and 12A is made of a metal material, and is formed of, for example, a metal such as aluminum (Al), copper (Cu), or gold (Au), or an alloy containing these as a main component. ing.
  • One electrode 12C of the pair of electrodes forming a capacitor C S is constructed using a conductive material layer and the conductive material layer formed on the same layer which forms the source / drain electrodes 12, 12A. Further, as shown in FIGS. 1, 2 and 4, one electrode 12C is connected to the source / drain electrode 12A via the relay wiring 12B.
  • the relay wiring 12B is also configured by using a conductive material layer formed in the same layer as the conductive material layer constituting the source / drain electrodes 12, 12A.
  • a pair of source / drain electrodes 12, 12A, one electrode 12C of the relay wiring 12B and the capacitor C S is formed a conductive material layer formed on the same layer suitably patterned like.
  • the interlayer insulating layer 21 is formed on the entire surface including the pair of source / drain electrodes 12, 12A, the relay wiring 12B, and one electrode 12C.
  • the interlayer insulating layer 21 an opening OP1 of the semiconductor material layer 11 under the gate electrode 31 is exposed, an opening portion of one electrode 12C of the capacitor C S is exposed OP2 Is provided.
  • the portion of the semiconductor material layer 11 exposed by the opening OP1 and the portion of the electrode 12C exposed by the opening OP2 are hatched.
  • the insulating film 22 constituting the gate insulating film is formed over the entire surface including the interlayer insulating layer 21 and the openings OP1 and OP2.
  • the insulating film 22 is made of, for example, aluminum oxide (Al 2 O 3 ) or hafnium oxide (HfO 2 ) having a thickness of about 10 nanometers, or a laminate thereof.
  • the portion of the insulating film 22 formed in the opening OP1 constitutes the gate insulating film 22A.
  • the portion of the insulating film 22 formed in the opening OP2 constitutes an insulating film 22C to be used in the capacitor C S.
  • the gate electrode 31 is formed so as to cover the gate insulating film 22A formed in the opening OP1.
  • the gate electrode 31 is arranged between the pair of source / drain electrodes 12 and 12A, and is formed on the semiconductor material layer 11 via the gate insulating film 22A.
  • the hatched portion in FIG. 6 shows the planar shape of the gate electrode 31.
  • the portions indicated by reference numerals 31B and 31C will be described later.
  • the gate electrode 31 is made of, for example, a material similar to the conductive material constituting the pair of source / drain electrodes 12, 12A.
  • an insulating flattening film 32 is formed on the entire surface including the gate electrode 31.
  • the other electrode 31C of the pair of electrodes forming a capacitor C S is constructed using a conductive material layer and the conductive material layer formed on the same layer which forms the gate electrode 31.
  • the capacitor CS is formed by sandwiching the insulating film 22C of the same layer as the gate insulating film between the one electrode 12C and the other electrode 31C described above.
  • the other electrode 31C and the gate electrode 31 are connected by a relay wiring 31B extending from the gate electrode 31.
  • Gate electrode 31, the other electrode 31C of the relay wiring 31B and the capacitor C S is formed a conductive material layer formed on the same layer suitably patterned like.
  • Capacitor C S which is formed as described above, is configured to breakdown at a lower voltage than the breakdown voltage of the gate insulating film 22C.
  • the insulating film 22C to be used in the capacitor C S is formed on one of the electrodes 12C.
  • the gate insulating film 22A is formed on the semiconductor material layer 11.
  • one electrode 12C is configured by using a conductive material layer forming the source / drain electrodes 12, 12A. Therefore, the surface roughness of one electrode 12C is larger than that of the semiconductor material layer 11. Since the insulating film 22C formed on the electrode 12C having a large surface roughness is affected by the roughness of the lower layer, the film thickness and the uniformity of the shape are deteriorated. In particular, locally thin parts and places where electric fields are concentrated are likely to be the starting points of dielectric breakdown. Therefore, the breakdown voltage is lowered with respect to the gate insulating film 22A formed on the relatively flat semiconductor material layer 11.
  • the gate electrode 31 When the gate electrode 31 is charged in a plasma process such as RIE during the semiconductor device manufacturing process, the insulating film 22C having a low breaking voltage breaks before the gate insulating film 22A. As a result, a leak path is formed between the gate electrode 31 and the source / drain electrode 12A, so that the voltage applied to the gate insulating film 22A is reduced. Therefore, it is possible to reduce destruction and performance deterioration due to charging during the semiconductor device manufacturing process.
  • a plasma process such as RIE during the semiconductor device manufacturing process
  • connection path PT is subjected to a process of electrically blocking it.
  • the portion indicated by reference numeral 40 indicates a portion where the blocking process has been performed.
  • the method for manufacturing the semiconductor device 1 is as follows. An insulating film formed in the same layer as the gate insulating film is sandwiched between the pair of electrodes between at least one of the pair of source / drain electrodes and the gate electrode, and the dielectric breakdown voltage of the gate insulating film is increased.
  • a step of electrically blocking the connection path is performed after the final plasma step in the semiconductor manufacturing step is completed.
  • 3 to 7 are schematic partial plan views for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present disclosure. From the viewpoint of legibility, the display of the insulating layer and the insulating film is omitted in the plan view in principle.
  • Step-100 (see FIG. 3) First, the semiconductor material layer 11 that forms the channel layer is formed on the substrate 10. Specifically, the substrate 10 is prepared, and the semiconductor material layer 11 is formed on the substrate 10 by a well-known film forming method or patterning method.
  • Step-110 (see FIG. 4)
  • the source / drain electrodes 12, 12A, the relay wiring 12B, and the first electrode 12C are formed.
  • a conductive material layer made of a metal material is formed on the entire surface including the semiconductor material layer 11.
  • the patterning process, to form the one electrode 12C to form source / drain electrodes 12, 12A, the relay wiring 12B and the capacitor C S to a predetermined position.
  • Step-120 (see FIG. 5)
  • the interlayer insulating layer 21 is formed on the entire surface. Thereafter, it provided the opening OP1 that portion of the semiconductor material layer 11 located under the gate electrode 31 is exposed, and an opening OP2 that part of one of the electrodes 12C of the capacitor C S is exposed.
  • Step-130 (see FIG. 6)
  • the insulating film 22 constituting the gate insulating film 22A and the like is formed on the entire surface.
  • the gate electrode 31 to a predetermined position to form the other electrode 31C that forms a relay wiring 31B and the capacitor C S.
  • a conductive material layer made of a metal material is formed on the entire surface.
  • the gate electrode 31 using well-known patterning method, the gate electrode 31 to a predetermined position to form the other electrode 31C that forms a relay wiring 31B and the capacitor C S.
  • an insulating flattening film 32 is formed on the entire surface including the gate electrode 31.
  • the semiconductor device 1 can be manufactured by the above steps.
  • a process of electrically blocking the connection path may be performed after the final plasma process in the semiconductor manufacturing process is completed.
  • the portion indicated by reference numeral 40 in FIG. 7 indicates a portion where the blocking process has been performed.
  • the second embodiment also relates to a semiconductor device, a method for manufacturing the semiconductor device, and an electronic device according to the present disclosure.
  • FIG. 8 is a schematic partial plan view for explaining the configuration of the semiconductor device according to the second embodiment of the present disclosure.
  • a capacitor C s between at least one of the pair of source / drain electrodes 12 and 12A (source / drain electrode 12A in the example shown in the figure) and the gate electrode 31.
  • a connection path PT is formed via a resistance element 211 connected in series with the capacitor C s.
  • the resistance element 211 is formed in the same layer as the semiconductor material layer 11 that forms the channel layer.
  • FIG. 9 is a schematic partial cross-sectional view for explaining the configuration of the semiconductor device according to the second embodiment of the present disclosure. More specifically, the cross section of the portion of reference numeral A, B, C indicated by the alternate long and short dash line in FIG. 8 is schematically shown. For convenience of illustration, the dimensions of each component in FIG. 9 may differ from the dimensions shown in FIG. The planar shape of each element will be described with reference to FIGS. 10 and 11 for explaining a method for manufacturing a semiconductor device.
  • the semiconductor device 2 has a configuration in which the relay wiring 12B is removed from the semiconductor device 1 shown in FIG. 1 and replaced with a resistance element 211 formed in the same layer as the semiconductor material layer 11 forming the channel layer. .. If the resistance element 211 is sufficiently higher than the input impedance of the semiconductor device 2, even if the capacitor C s leaks, the deterioration of characteristics such as a decrease in gain can be reduced to a level at which there is no practical problem.
  • the resistance value of the resistance element 211 can be set to a desired value by appropriately setting the width and length of the semiconductor material layer.
  • the semiconductor material layer may be subjected to a treatment such as ion implantation to increase the resistance.
  • FIGS. 10 and 11 are schematic partial plan views for explaining a method of manufacturing a semiconductor device according to the second embodiment of the present disclosure. From the viewpoint of legibility, the display of the insulating layer and the insulating film is omitted in the plan view in principle.
  • Step-200 First, the semiconductor material layer 11 that forms the channel layer is formed on the substrate 10. Specifically, the substrate 10 is prepared, and the semiconductor material layer 11 is formed on the substrate 10 by a well-known film forming method or patterning method. Further, the semiconductor material layer which is the same layer as the semiconductor material layer 11 is appropriately patterned to form the resistance element 211.
  • Step-210 (see FIG. 11) Then, a one electrode 12C to form the source / drain electrodes 12,12A and capacitor C S. A conductive material layer made of a metal material is formed on the entire surface including the semiconductor material layer 11. Thereafter, the patterning process, to form the one electrode 12C to form the source / drain electrodes 12,12A and capacitor C S in position.
  • the semiconductor device 2 can be manufactured by performing the same steps as in [Step-120] and [Step-130] described in the first embodiment.
  • a third embodiment also relates to a semiconductor device, a method for manufacturing the semiconductor device, and an electronic device according to the present disclosure.
  • FIG. 12 is a schematic partial plan view for explaining the configuration of the semiconductor device according to the third embodiment of the present disclosure.
  • the planar shape of each element will be described with reference to FIGS. 14 to 17 for explaining a method for manufacturing a semiconductor device.
  • one of the pair of electrodes forming the capacitor uses a conductive material layer formed in the same layer as the conductive material layer constituting the source / drain electrode. It was configured, and an insulating film forming a capacitor was formed on the insulating film.
  • one of the pair of electrodes forming the capacitor is the semiconductor material electrode 311C formed in the same layer as the semiconductor material layer 11 forming the channel layer.
  • An insulating film forming a capacitor is formed on the insulating film.
  • the hatched portion in FIG. 14 shows the planar shape of the semiconductor material layer 11 and the semiconductor material electrode 311C.
  • FIG. 13 is a schematic partial cross-sectional view for explaining the configuration of the semiconductor device according to the second embodiment of the present disclosure. More specifically, the cross section of the portion of the reference numerals A, B, and C indicated by the alternate long and short dash line in FIG. 12 is schematically shown. For convenience of illustration, the dimensions of each component in FIG. 13 may differ from the dimensions shown in FIG.
  • one end of the semiconductor material electrode 311C is a pair of source / drain via a relay wiring 312B formed in the same layer as the conductive material layer constituting the source / drain electrodes 12 and 12A. It is connected to at least one of the electrodes 12 and 12A (source / drain electrode 12A in the example shown in the figure).
  • the hatched portion in FIG. 15 shows the planar shape of the pair of source / drain electrodes 12, 12A and the relay wiring 312B.
  • the other electrode 331C of the pair of electrodes forming a capacitor C S is constructed using a conductive material layer and the conductive material layer formed on the same layer which forms the gate electrode 31. Width between the end of the other electrode 331C of the end portion and the capacitor C S of the relay wiring 312B GP3 is between the ends of the gate electrode 31 of the source / drain electrodes 12, 12A (codes GP1, It is set narrower than (represented by GP2).
  • the insulating film 22C to be used in the capacitor C S is formed on the semiconductor material electrode 311C. Therefore, the breakdown voltage does not decrease due to the difference in the roughness of the substrate.
  • the short width GP3 between the end of the other electrode 331C of the end portion and the capacitor C S of the relay wiring 12B the distance of a depletion layer formed in the semiconductor material electrode 311C becomes shorter, the gate insulating film The electric field acting on the insulating film 22C becomes stronger than the electric field acting on the 22A, and the breakdown voltage decreases. Thereby, the same effect as that of the first embodiment can be obtained.
  • FIG. 14 to 17 are schematic partial plan views for explaining the manufacturing method of the semiconductor device according to the third embodiment of the present disclosure. From the viewpoint of legibility, the display of the insulating layer and the insulating film is omitted in the plan view in principle.
  • the semiconductor material layer 11 that forms the channel layer is formed on the substrate 10. Specifically, the substrate 10 is prepared, and the semiconductor material layer 11 is formed on the substrate 10 by a well-known film forming method or patterning method. Further, the semiconductor material layer which is the same layer as the semiconductor material layer 11 is appropriately patterned to form the semiconductor material electrode 311C.
  • Step-310 (see FIG. 15) Next, the source / drain electrodes 12, 12A and the relay wiring 312B are formed. A conductive material layer made of a metal material is formed on the entire surface including the semiconductor material layer 11. After that, the source / drain electrodes 12, 12A and the relay wiring 312B can be formed at predetermined positions by the patterning method.
  • Step-320 (see FIG. 16) Next, the interlayer insulating layer 21 is formed on the entire surface. Thereafter, it provided the opening OP1 that portion of the semiconductor material layer 11 located under the gate electrode 31 is exposed, and an opening OP2 that part of one of the electrodes 311C of the capacitor C S is exposed.
  • Step-330 (see FIG. 17) Next, the insulating film 22 constituting the gate insulating film 22A and the like is formed on the entire surface. Thereafter, the gate electrode 31 to a predetermined position to form the other electrode 331C that forms a relay wiring 31B and the capacitor C S. A conductive material layer made of a metal material is formed on the entire surface. Can then be formed using well-known patterning method, the gate electrode 31 in place, the other electrode 31C that forms a relay wiring 31B and the capacitor C S. Then, an insulating flattening film 32 is formed on the entire surface including the gate electrode 31.
  • the semiconductor device 3 can be manufactured by the above steps.
  • a low withstand voltage capacitor can be configured by using an insulating film formed in the same layer as the gate insulating film without partially thinning the film. Therefore, it is not necessary to form a mask or the like necessary for partial thinning, and damage to the gate insulating film due to partial thinning does not occur. Then, it is possible to suppress the destruction and deterioration of the gate insulating film due to the PID during the manufacturing process of the semiconductor device. Further, since the protection from the time of forming the gate electrode is effective, the device can be protected against all plasma processes.
  • the semiconductor device of the present disclosure can be used, for example, in an electronic device constituting a wireless communication device in a mobile communication system or the like.
  • it is suitable for use as an RF switch or a power amplifier. That is, by using the semiconductor device of the present disclosure having excellent high frequency characteristics and high efficiency characteristics for the RF switch and power amplifier of the wireless communication device, it is possible to achieve high speed, high efficiency and low power consumption of wireless communication. ..
  • the usage time can be extended by increasing the speed, efficiency, and power consumption, and the convenience can be further improved.
  • FIG. 18 shows an example of an electronic device constituting a wireless communication device.
  • the electronic device 400 is a mobile phone system having multiple functions such as voice, data communication, and LAN connection.
  • the electronic device 400 includes, for example, an antenna ANT, an antenna switch circuit 410, a high power amplifier (HPA) 420, a high frequency integrated circuit RFIC (Radio Frequency Integrated Circuit) 430, a base band unit 440, and an audio output unit MIC. It has a data output unit DT and an interface unit I / F (for example, wireless LAN (W-LAN; Wireless Local Area Network), Bluetooth (registered trademark), etc.).
  • the high-frequency integrated circuit RFIC 430 and the baseband unit 440 are connected by an interface unit I / F.
  • the transmission signal output from the baseband unit 440 is a high-frequency integrated circuit RFIC430 and high power. It is output to the antenna ANT via the amplifier (HPA) 420 and the antenna switch circuit 410.
  • HPA amplifier
  • the received signal is input to the baseband unit 440 via the antenna switch circuit 410 and the high frequency integrated circuit RFIC430.
  • the signal processed by the baseband unit 440 is output from an audio output unit MIC, a data output unit DT, and an output unit such as an interface unit I / F.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure includes any type of movement such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, robots, construction machines, agricultural machines (tractors), and the like. It may be realized as a device mounted on the body.
  • FIG. 19 is a block diagram showing a schematic configuration example of a vehicle control system 7000, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 7000 includes a plurality of electronic control units connected via the communication network 7010.
  • the vehicle control system 7000 includes a drive system control unit 7100, a body system control unit 7200, a battery control unit 7300, an external information detection unit 7400, an in-vehicle information detection unit 7500, and an integrated control unit 7600. ..
  • the communication network 7010 connecting these plurality of control units conforms to any standard such as CAN (Controller Area Network), LIN (Local Interconnect Network), LAN (Local Area Network) or FlexRay (registered trademark). It may be an in-vehicle communication network.
  • CAN Controller Area Network
  • LIN Local Interconnect Network
  • LAN Local Area Network
  • FlexRay registered trademark
  • Each control unit includes a microcomputer that performs arithmetic processing according to various programs, a storage unit that stores a program executed by the microcomputer or parameters used for various arithmetics, and a drive circuit that drives various control target devices. To be equipped.
  • Each control unit is provided with a network I / F for communicating with other control units via the communication network 7010, and is provided by wired communication or wireless communication with devices or sensors inside or outside the vehicle. A communication I / F for performing communication is provided. In FIG.
  • control unit 7600 the microcomputer 7610, the general-purpose communication I / F 7620, the dedicated communication I / F 7630, the positioning unit 7640, the beacon receiving unit 7650, the in-vehicle device I / F 7660, the audio image output unit 7670, The vehicle-mounted network I / F 7680 and the storage unit 7690 are shown.
  • Other control units also include a microcomputer, a communication I / F, a storage unit, and the like.
  • the drive system control unit 7100 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 7100 provides a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating a braking force of a vehicle.
  • the drive system control unit 7100 may have a function as a control device such as ABS (Antilock Brake System) or ESC (Electronic Stability Control).
  • the vehicle condition detection unit 7110 is connected to the drive system control unit 7100.
  • the vehicle state detection unit 7110 may include, for example, a gyro sensor that detects the angular velocity of the axial rotation motion of the vehicle body, an acceleration sensor that detects the acceleration of the vehicle, an accelerator pedal operation amount, a brake pedal operation amount, or steering wheel steering. Includes at least one of the sensors for detecting angular velocity, engine speed, wheel speed, and the like.
  • the drive system control unit 7100 performs arithmetic processing using a signal input from the vehicle state detection unit 7110 to control an internal combustion engine, a drive motor, an electric power steering device, a braking device, and the like.
  • the body system control unit 7200 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 7200 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as head lamps, back lamps, brake lamps, blinkers or fog lamps.
  • the body system control unit 7200 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 7200 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the battery control unit 7300 controls the secondary battery 7310, which is the power supply source of the drive motor, according to various programs. For example, information such as the battery temperature, the battery output voltage, or the remaining capacity of the battery is input to the battery control unit 7300 from the battery device including the secondary battery 7310. The battery control unit 7300 performs arithmetic processing using these signals to control the temperature of the secondary battery 7310 or the cooling device provided in the battery device.
  • the vehicle outside information detection unit 7400 detects information outside the vehicle equipped with the vehicle control system 7000.
  • the image pickup unit 7410 and the vehicle exterior information detection unit 7420 is connected to the vehicle exterior information detection unit 7400.
  • the imaging unit 7410 includes at least one of a ToF (Time Of Flight) camera, a stereo camera, a monocular camera, an infrared camera, and other cameras.
  • the vehicle exterior information detection unit 7420 is used to detect, for example, the current weather or an environmental sensor for detecting the weather, or other vehicles, obstacles, pedestrians, etc. around the vehicle equipped with the vehicle control system 7000. At least one of the ambient information detection sensors is included.
  • the environmental sensor may be, for example, at least one of a raindrop sensor that detects rainy weather, a fog sensor that detects fog, a sunshine sensor that detects the degree of sunshine, and a snow sensor that detects snowfall.
  • the ambient information detection sensor may be at least one of an ultrasonic sensor, a radar device, and a LIDAR (Light Detection and Ranging, Laser Imaging Detection and Ranging) device.
  • the image pickup unit 7410 and the vehicle exterior information detection unit 7420 may be provided as independent sensors or devices, or may be provided as a device in which a plurality of sensors or devices are integrated.
  • FIG. 20 shows an example of the installation positions of the image pickup unit 7410 and the vehicle exterior information detection unit 7420.
  • the imaging units 7910, 7912, 7914, 7916, 7918 are provided, for example, at at least one of the front nose, side mirrors, rear bumpers, back door, and upper part of the windshield of the vehicle interior of the vehicle 7900.
  • the image pickup unit 7910 provided on the front nose and the image pickup section 7918 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 7900.
  • the imaging units 7912 and 7914 provided in the side mirrors mainly acquire images of the side of the vehicle 7900.
  • the image pickup unit 7916 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 7900.
  • the imaging unit 7918 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 20 shows an example of the photographing range of each of the imaging units 7910, 7912, 7914, 7916.
  • the imaging range a indicates the imaging range of the imaging unit 7910 provided on the front nose
  • the imaging ranges b and c indicate the imaging ranges of the imaging units 7912 and 7914 provided on the side mirrors, respectively
  • the imaging range d indicates the imaging range d.
  • the imaging range of the imaging unit 7916 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 7910, 7912, 7914, 7916, a bird's-eye view image of the vehicle 7900 as viewed from above can be obtained.
  • the vehicle exterior information detection units 7920, 7922, 7924, 7926, 7928, 7930 provided on the front, rear, side, corners and the upper part of the windshield in the vehicle interior of the vehicle 7900 may be, for example, an ultrasonic sensor or a radar device.
  • the vehicle exterior information detection units 7920, 7926, 7930 provided on the front nose, rear bumper, back door, and upper part of the windshield in the vehicle interior of the vehicle 7900 may be, for example, a lidar device.
  • These out-of-vehicle information detection units 7920 to 7930 are mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, or the like.
  • the vehicle outside information detection unit 7400 causes the image pickup unit 7410 to capture an image of the outside of the vehicle and receives the captured image data. Further, the vehicle exterior information detection unit 7400 receives detection information from the connected vehicle exterior information detection unit 7420. When the vehicle exterior information detection unit 7420 is an ultrasonic sensor, a radar device, or a lidar device, the vehicle exterior information detection unit 7400 transmits ultrasonic waves, electromagnetic waves, or the like, and receives the received reflected wave information.
  • the vehicle exterior information detection unit 7400 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on a road surface based on the received information.
  • the vehicle exterior information detection unit 7400 may perform an environment recognition process for recognizing rainfall, fog, road surface conditions, etc., based on the received information.
  • the vehicle outside information detection unit 7400 may calculate the distance to an object outside the vehicle based on the received information.
  • the vehicle exterior information detection unit 7400 may perform image recognition processing or distance detection processing for recognizing a person, a vehicle, an obstacle, a sign, a character on the road surface, or the like based on the received image data.
  • the vehicle exterior information detection unit 7400 performs processing such as distortion correction or alignment on the received image data, and synthesizes the image data captured by different imaging units 7410 to generate a bird's-eye view image or a panoramic image. May be good.
  • the vehicle exterior information detection unit 7400 may perform the viewpoint conversion process using the image data captured by different imaging units 7410.
  • the in-vehicle information detection unit 7500 detects the in-vehicle information.
  • a driver state detection unit 7510 that detects the driver's state is connected to the in-vehicle information detection unit 7500.
  • the driver state detection unit 7510 may include a camera that captures the driver, a biosensor that detects the driver's biological information, a microphone that collects sound in the vehicle interior, and the like.
  • the biosensor is provided on, for example, the seat surface or the steering wheel, and detects the biometric information of the passenger sitting on the seat or the driver holding the steering wheel.
  • the in-vehicle information detection unit 7500 may calculate the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 7510, and may determine whether the driver is dozing or not. You may.
  • the in-vehicle information detection unit 7500 may perform processing such as noise canceling processing on the collected audio signal.
  • the integrated control unit 7600 controls the overall operation in the vehicle control system 7000 according to various programs.
  • An input unit 7800 is connected to the integrated control unit 7600.
  • the input unit 7800 is realized by a device such as a touch panel, a button, a microphone, a switch or a lever, which can be input-operated by a passenger. Data obtained by recognizing the voice input by the microphone may be input to the integrated control unit 7600.
  • the input unit 7800 may be, for example, a remote control device using infrared rays or other radio waves, or an externally connected device such as a mobile phone or a PDA (Personal Digital Assistant) that supports the operation of the vehicle control system 7000. You may.
  • the input unit 7800 may be, for example, a camera, in which case the passenger can input information by gesture. Alternatively, data obtained by detecting the movement of the wearable device worn by the passenger may be input. Further, the input unit 7800 may include, for example, an input control circuit that generates an input signal based on the information input by the passenger or the like using the input unit 7800 and outputs the input signal to the integrated control unit 7600. By operating the input unit 7800, the passenger or the like inputs various data to the vehicle control system 7000 and instructs the processing operation.
  • the storage unit 7690 may include a ROM (Read Only Memory) for storing various programs executed by the microcomputer, and a RAM (Random Access Memory) for storing various parameters, calculation results, sensor values, and the like. Further, the storage unit 7690 may be realized by a magnetic storage device such as an HDD (Hard Disc Drive), a semiconductor storage device, an optical storage device, an optical magnetic storage device, or the like.
  • ROM Read Only Memory
  • RAM Random Access Memory
  • the general-purpose communication I / F 7620 is a general-purpose communication I / F that mediates communication with various devices existing in the external environment 7750.
  • General-purpose communication I / F7620 is a cellular communication protocol such as GSM (registered trademark) (Global System of Mobile communications), WiMAX, LTE (Long Term Evolution) or LTE-A (LTE-Advanced), or wireless LAN (Wi-Fi).
  • GSM Global System of Mobile communications
  • WiMAX Wireless F
  • LTE Long Term Evolution
  • LTE-A Long Term Evolution-A
  • Wi-Fi wireless LAN
  • Other wireless communication protocols such as (also referred to as (registered trademark)) and Bluetooth (registered trademark) may be implemented.
  • the general-purpose communication I / F 7620 connects to a device (for example, an application server or a control server) existing on an external network (for example, the Internet, a cloud network, or a business-specific network) via, for example, a base station or an access point. You may. Further, the general-purpose communication I / F7620 uses, for example, P2P (Peer To Peer) technology, and is a terminal existing in the vicinity of the vehicle (for example, a terminal of a driver, a pedestrian, or a store, or an MTC (Machine Type Communication) terminal). May be connected with.
  • P2P Peer To Peer
  • MTC Machine Type Communication
  • the dedicated communication I / F 7630 is a communication I / F that supports a communication protocol formulated for use in a vehicle.
  • the dedicated communication I / F7630 uses a standard protocol such as WAVE (Wireless Access in Vehicle Environment), DSRC (Dedicated Short Range Communications), or cellular communication protocol, which is a combination of lower layer IEEE802.11p and upper layer IEEE1609. May be implemented.
  • Dedicated communication I / F7630 typically includes vehicle-to-vehicle (Vehicle to Vehicle) communication, road-to-vehicle (Vehicle to Infrastructure) communication, vehicle-to-home (Vehicle to Home) communication, and pedestrian-to-pedestrian (Vehicle to Pedestrian) communication. ) Carry out V2X communication, a concept that includes one or more of the communications.
  • the positioning unit 7640 receives, for example, a GNSS signal from a GNSS (Global Navigation Satellite System) satellite (for example, a GPS signal from a GPS (Global Positioning System) satellite), executes positioning, and executes positioning, and the latitude, longitude, and altitude of the vehicle. Generate location information including.
  • the positioning unit 7640 may specify the current position by exchanging signals with the wireless access point, or may acquire position information from a terminal such as a mobile phone, PHS, or smartphone having a positioning function.
  • the beacon receiving unit 7650 receives radio waves or electromagnetic waves transmitted from a radio station or the like installed on the road, and acquires information such as the current position, traffic jam, road closure, or required time.
  • the function of the beacon receiving unit 7650 may be included in the above-mentioned dedicated communication I / F 7630.
  • the in-vehicle device I / F 7660 is a communication interface that mediates the connection between the microcomputer 7610 and various in-vehicle devices 7760 existing in the vehicle.
  • the in-vehicle device I / F7660 may establish a wireless connection using a wireless communication protocol such as wireless LAN, Bluetooth (registered trademark), NFC (Near Field Communication) or WUSB (Wireless USB).
  • a wireless communication protocol such as wireless LAN, Bluetooth (registered trademark), NFC (Near Field Communication) or WUSB (Wireless USB).
  • the in-vehicle device I / F7660 is via a connection terminal (and a cable if necessary) (not shown), USB (Universal Serial Bus), HDMI (registered trademark) (High-Definition Multimedia Interface), or MHL (Mobile).
  • a wired connection such as High-definition Link may be established.
  • the in-vehicle device 7760 may include, for example, at least one of a passenger's mobile device or wearable device, or an information device carried or attached to the vehicle.
  • the in-vehicle device 7760 may include a navigation device that searches for a route to an arbitrary destination.
  • the in-vehicle device I / F 7660 exchanges control signals or data signals with these in-vehicle devices 7760.
  • the in-vehicle network I / F7680 is an interface that mediates communication between the microcomputer 7610 and the communication network 7010.
  • the vehicle-mounted network I / F7680 transmits and receives signals and the like according to a predetermined protocol supported by the communication network 7010.
  • the microcomputer 7610 of the integrated control unit 7600 is via at least one of general-purpose communication I / F7620, dedicated communication I / F7630, positioning unit 7640, beacon receiving unit 7650, in-vehicle device I / F7660, and in-vehicle network I / F7680. Based on the information acquired in the above, the vehicle control system 7000 is controlled according to various programs. For example, the microcomputer 7610 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the acquired information inside and outside the vehicle, and outputs a control command to the drive system control unit 7100. May be good.
  • the microcomputer 7610 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. Cooperative control may be performed for the purpose of.
  • the microcomputer 7610 automatically travels autonomously without relying on the driver's operation by controlling the driving force generator, steering mechanism, braking device, etc. based on the acquired information on the surroundings of the vehicle. Coordinated control for the purpose of driving or the like may be performed.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 7610 has information acquired via at least one of general-purpose communication I / F7620, dedicated communication I / F7630, positioning unit 7640, beacon receiving unit 7650, in-vehicle device I / F7660, and in-vehicle network I / F7680. Based on the above, three-dimensional distance information between the vehicle and an object such as a surrounding structure or a person may be generated, and local map information including the peripheral information of the current position of the vehicle may be created. Further, the microcomputer 7610 may predict a danger such as a vehicle collision, a pedestrian or the like approaching or entering a closed road based on the acquired information, and may generate a warning signal.
  • the warning signal may be, for example, a signal for generating a warning sound or turning on a warning lamp.
  • the audio image output unit 7670 transmits an output signal of at least one of audio and image to an output device capable of visually or audibly notifying information to the passengers of the vehicle or outside the vehicle.
  • an audio speaker 7710, a display unit 7720, and an instrument panel 7730 are exemplified as output devices.
  • the display unit 7720 may include, for example, at least one of an onboard display and a heads-up display.
  • the display unit 7720 may have an AR (Augmented Reality) display function.
  • the output device may be other devices other than these devices, such as headphones, wearable devices such as eyeglass-type displays worn by passengers, and projectors or lamps.
  • the display device displays the results obtained by various processes performed by the microcomputer 7610 or the information received from other control units in various formats such as texts, images, tables, and graphs. Display visually.
  • the audio output device converts an audio signal composed of reproduced audio data, acoustic data, or the like into an analog signal and outputs the audio signal audibly.
  • At least two control units connected via the communication network 7010 may be integrated as one control unit.
  • each control unit may be composed of a plurality of control units.
  • the vehicle control system 7000 may include another control unit (not shown).
  • the other control unit may have a part or all of the functions carried out by any of the control units. That is, as long as information is transmitted and received via the communication network 7010, predetermined arithmetic processing may be performed by any control unit.
  • a sensor or device connected to one of the control units may be connected to the other control unit, and the plurality of control units may send and receive detection information to and from each other via the communication network 7010. .
  • the technology according to the present disclosure can be applied to, for example, various devices that control communication among the configurations described above.
  • the technology of the present disclosure can also have the following configurations.
  • A1 Semiconductor material layer forming a channel layer, A pair of source / drain electrodes formed on the semiconductor material layer, and A gate electrode, which is arranged between a pair of source / drain electrodes and is formed on a semiconductor material layer via a gate insulating film. Have and An insulating film formed in the same layer as the gate insulating film is sandwiched between the pair of electrodes between at least one of the pair of source / drain electrodes and the gate electrode, and the dielectric breakdown voltage of the gate insulating film is increased. A connection path is formed using a capacitor that breaks down at a low voltage. Semiconductor device. [A2] The conductive material layer constituting the source / drain electrode is made of a metallic material.
  • One of the pair of electrodes forming the capacitor is formed by using a conductive material layer formed in the same layer as the conductive material layer constituting the source / drain electrode, and the capacitor is formed on the conductive material layer. Insulating film is formed, The semiconductor device according to the above [A2].
  • the other electrode of the pair of electrodes forming the capacitor is formed by using a conductive material layer formed in the same layer as the conductive material layer constituting the gate electrode. The semiconductor device according to any one of the above [A1] to [A3].
  • One of the pair of electrodes forming the capacitor is composed of a semiconductor material electrode formed in the same layer as the semiconductor material layer forming the channel layer, and an insulating film forming the capacitor is formed on the semiconductor material electrode.
  • One end of the semiconductor material electrode is connected to at least one of the pair of source / drain electrodes via a relay wiring formed in the same layer as the conductive material layer constituting the source / drain electrode.
  • the width between the end of the relay wire and the end of the other electrode of the capacitor is set narrower than between the end of the source / drain electrode and the end of the gate electrode.
  • connection path It is treated to be electrically shut off by removing part of the connection path.
  • a part of the connection path is made to have high resistance, so that it is electrically cut off.
  • a part of the connection path is composed of a semiconductor material layer. High resistance is achieved by ion implantation in the part of the connection path composed of the semiconductor material layer.
  • a connection path is formed between at least one of the pair of source / drain electrodes and the gate electrode via a capacitor and a resistance element connected in series with the capacitor.
  • the resistance element is formed by using a semiconductor material layer formed in the same layer as the semiconductor material layer forming the channel layer.
  • the semiconductor material layer is made of gallium nitride, The semiconductor device according to any one of the above [A1] to [A11].
  • [B1] Semiconductor material layer forming a channel layer, A pair of source / drain electrodes formed on the semiconductor material layer, and A gate electrode, which is arranged between a pair of source / drain electrodes and is formed on a semiconductor material layer via a gate insulating film. It is a manufacturing method of a semiconductor device having An insulating film formed in the same layer as the gate insulating film is sandwiched between the pair of electrodes between at least one of the pair of source / drain electrodes and the gate electrode, and the dielectric breakdown voltage of the gate insulating film is increased. The process of forming a connection path using a capacitor that breaks down at a low voltage, Have, Manufacturing method of semiconductor devices.
  • [C1] Semiconductor material layer forming a channel layer, A pair of source / drain electrodes formed on the semiconductor material layer, and A gate electrode, which is arranged between a pair of source / drain electrodes and is formed on a semiconductor material layer via a gate insulating film. Have and An insulating film formed in the same layer as the gate insulating film is sandwiched between the pair of electrodes between at least one of the pair of source / drain electrodes and the gate electrode, and the dielectric breakdown voltage of the gate insulating film is increased. A connection path is formed using a capacitor that breaks down at a low voltage. Electronic equipment equipped with semiconductor devices. [C2] The conductive material layer constituting the source / drain electrode is made of a metallic material.
  • One of the pair of electrodes forming the capacitor is formed by using a conductive material layer formed in the same layer as the conductive material layer constituting the source / drain electrode, and the capacitor is formed on the conductive material layer. Insulating film is formed, The electronic device according to the above [C2].
  • the other electrode of the pair of electrodes forming the capacitor is formed by using a conductive material layer formed in the same layer as the conductive material layer constituting the gate electrode. The electronic device according to any one of the above [C1] to [C3].
  • One of the pair of electrodes forming the capacitor is composed of a semiconductor material electrode formed in the same layer as the semiconductor material layer forming the channel layer, and an insulating film forming the capacitor is formed on the semiconductor material electrode.
  • One end of the semiconductor material electrode is connected to at least one of the pair of source / drain electrodes via a relay wiring formed in the same layer as the conductive material layer constituting the source / drain electrode.
  • the width between the end of the relay wire and the end of the other electrode of the capacitor is set narrower than between the end of the source / drain electrode and the end of the gate electrode.
  • connection path It is treated to be electrically shut off by removing part of the connection path.
  • a part of the connection path is made to have high resistance, so that it is electrically cut off.
  • a part of the connection path is composed of a semiconductor material layer, and is composed of a semiconductor material layer. High resistance is achieved by ion implantation in the part of the connection path composed of the semiconductor material layer.
  • a connection path is formed between at least one of the pair of source / drain electrodes and the gate electrode via a capacitor and a resistance element connected in series with the capacitor.
  • the electronic device according to any one of the above [C1] to [C5].
  • the resistance element is formed by using a semiconductor material layer formed in the same layer as the semiconductor material layer forming the channel layer.
  • the semiconductor material layer is made of gallium nitride, The electronic device according to any one of the above [C1] to [C11].

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】半導体装置は、チャネル層を形成する半導体材料層、半導体材料層上に形成された一対のソース／ドレイン電極、及び、一対のソース／ドレイン電極の間に配置されており、ゲート絶縁膜を介して半導体材料層上に形成されているゲート電極、を有しており、一対のソース／ドレイン電極の少なくとも一方とゲート電極との間には、ゲート絶縁膜と同層で形成された絶縁膜を一対の電極に挟んで構成されており且つゲート絶縁膜の絶縁破壊電圧よりも低い電圧で絶縁破壊するキャパシタを用いた接続経路が形成されている。

Description

半導体装置および電子機器
　本開示は、半導体装置および電子機器に関する。
　ワイドギャップ半導体材料である窒化ガリウム（ＧａＮ）は、絶縁破壊電圧が高く、高温動作が可能であり、飽和ドリフト速度が高いなどといった特徴を有している。また、ＧａＮ系ヘテロ接合に形成される二次元電子ガス（２ＤＥＧ）は、移動度が高くかつシート電子密度が高いという特徴がある。これらの特徴により、ＧａＮ系ヘテロＦＥＴは低抵抗、高速、高耐圧動作が可能であるため、パワーデバイスやＲＦデバイスなどへの適用が期待されている。
　一般的なＧａＮ系ヘテロＦＥＴ（ＨＦＥＴ）の場合、チャネル層を形成するＧａＮ層の上にバリア層が配される。チャネル層との間で発生する分極によって２ＤＥＧを発生させるため、バリア層を形成する材料としてＡｌ1-x-yＧａxＩｎyＮ（但し０≦ｘ＜１，０≦ｙ＜１）などが一般的に用いられる。良好な特性を実現できるように組成は適宜選択されるが、組成によっては、ゲート電極とバリア層との間に形成されるショットキー接合におけるリーク電流が高くなることが一般的に知られている。その場合、ゲート絶縁膜を介してゲート電極を配置することによって、リーク電流を低減させることができる。
　半導体装置の製造プロセスでは、プラズマを用いたエッチングなどの製造工程において、導体層配線にチャージされた電荷によってダメージを受けるＰＩＤ（Plasma Induced Damage）と言われる現象が発生する。このため、低耐圧のキャパシタをゲート電極に接続し、低耐圧のキャパシタが絶縁破壊することによってチャージされた電荷を逃がすといったことが提案されている（例えば、特許文献１を参照）。
特開２００１－２８４５７９号公報
　ゲート絶縁膜と同層で形成された絶縁膜を用いて低耐圧のキャパシタを形成するといった場合、キャパシタ形成部分の絶縁膜を部分的に薄くするといった工程が必要である。しかしながら、ゲート絶縁膜は非常に薄い膜で形成されている。このため、性能の安定した半導体装置を実現する為には、ゲート絶縁膜を形成した後すぐにゲート電極を形成してゲート絶縁膜に余分なダメージを与えないといったことが要求される。
　従って、本開示の目的は、ゲート絶縁膜と同層で形成された絶縁膜を用いて、部分的な薄膜化をすることなく低耐圧のキャパシタを構成することができる半導体装置、及び、係る半導体装置を備えた電子機器を有することにある。
　上記の目的を達成するための本発明に係る半導体装置は、
　チャネル層を形成する半導体材料層、
　半導体材料層上に形成された一対のソース／ドレイン電極、及び、
　一対のソース／ドレイン電極の間に配置されており、ゲート絶縁膜を介して半導体材料層上に形成されているゲート電極、
を有しており、
　一対のソース／ドレイン電極の少なくとも一方とゲート電極との間には、ゲート絶縁膜と同層で形成された絶縁膜を一対の電極に挟んで構成されており且つゲート絶縁膜の絶縁破壊電圧よりも低い電圧で絶縁破壊するキャパシタを用いた接続経路が形成されている、
半導体装置である。
　上記の目的を達成するための本発明に係る電子機器は、
　チャネル層を形成する半導体材料層、
　半導体材料層上に形成された一対のソース／ドレイン電極、及び、
　一対のソース／ドレイン電極の間に配置されており、ゲート絶縁膜を介して半導体材料層上に形成されているゲート電極、
を有しており、
　一対のソース／ドレイン電極の少なくとも一方とゲート電極との間には、ゲート絶縁膜と同層で形成された絶縁膜を一対の電極に挟んで構成されており且つゲート絶縁膜の絶縁破壊電圧よりも低い電圧で絶縁破壊するキャパシタを用いた接続経路が形成されている、
半導体装置を備えた電子機器である。
図１は、本開示の第１の実施形態に係る半導体装置の構成を説明するための模式的な一部平面図である。 図２は、本開示の第１の実施形態に係る半導体装置の構成を説明するための模式的な一部断面図である。 図３は、本開示の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図４は、図３に引き続き、本開示の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図５は、図４に引き続き、本開示の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図６は、図５に引き続き、本開示の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図７は、図６に引き続き、本開示の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図８は、本開示の第２の実施形態に係る半導体装置の構成を説明するための模式的な一部平面図である。 図９は、本開示の第２の実施形態に係る半導体装置の構成を説明するための模式的な一部断面図である。 図１０は、本開示の第２の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図１１は、図１０に引き続き、本開示の第２の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図１２は、本開示の第３の実施形態に係る半導体装置の構成を説明するための模式的な一部平面図である。 図１３は、本開示の第３の実施形態に係る半導体装置の構成を説明するための模式的な一部断面図である。 図１４は、本開示の第３の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図１５は、図１４に引き続き、本開示の第３の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図１６は、図１５に引き続き、本開示の第３の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図１７は、図１６に引き続き、本開示の第３の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図１８は、本開示に係る半導体装置を用いた無線通信装置の構成を説明するための模式的な構成図である。 図１９は、車両制御システムの概略的な構成の一例を示すブロック図である。 図２０は、車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、図面を参照して、実施形態に基づいて本開示を説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値や材料は例示である。以下の説明において、同一要素または同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は、以下の順序で行う。
１．本開示に係る、半導体装置および半導体装置の製造方法、並びに電子機器、全般に関する説明
２．第１の実施形態
３．第２の実施形態
４．第３の実施形態
５．電子機器の説明
６．応用例
７．その他
［本開示に係る、半導体装置および半導体装置の製造方法、並びに電子機器、全般に関する説明］
　以下の説明において、本開示に係る半導体装置、本開示に係る半導体装置の製造方法によって製造される半導体装置、及び、本開示に係る電子機器が備える半導体装置を、単に、［本開示の半導体装置］と呼ぶ場合がある。
　上述したように、本開示の半導体装置は、
　チャネル層を形成する半導体材料層、
　半導体材料層上に形成された一対のソース／ドレイン電極、及び、
　一対のソース／ドレイン電極の間に配置されており、ゲート絶縁膜を介して半導体材料層上に形成されているゲート電極、
を有しており、
　一対のソース／ドレイン電極の少なくとも一方とゲート電極との間には、ゲート絶縁膜と同層で形成された絶縁膜を一対の電極に挟んで構成されており且つゲート絶縁膜の絶縁破壊電圧よりも低い電圧で絶縁破壊するキャパシタを用いた接続経路が形成されている、
半導体装置である。
　そして、本開示の半導体装置において、ソース／ドレイン電極を構成する導電材料層は金属材料から成る構成とすることができる。この場合において、キャパシタを形成する一対の電極のうち一方の電極は、ソース／ドレイン電極を構成する導電材料層と同層で形成された導電材料層を用いて構成されており、その上に、キャパシタを形成する絶縁膜が形成されている構成とすることができる。
　上述した好ましい構成を含む本開示の半導体装置において、キャパシタを形成する一対の電極のうち他方の電極は、ゲート電極を構成する導電材料層と同層で形成された導電材料層を用いて構成されている態様とすることができる。
　あるいは又、本開示の半導体装置において、キャパシタを形成する一対の電極のうち一方の電極は、チャネル層を形成する半導体材料層と同層で形成された半導体材料電極から構成されており、その上に、キャパシタを形成する絶縁膜が形成されており、
　半導体材料電極の一端は、ソース／ドレイン電極を構成する導電材料層と同層で形成された中継配線を介して、一対のソース／ドレイン電極の少なくとも一方に接続されており、
　中継配線の端部とキャパシタの他方の電極の端部との間の幅は、ソース／ドレイン電極の端部とゲート電極の端部との間よりも狭く設定されている構成とすることができる。
　上述した各種の好ましい構成を含む本開示の半導体装置において、接続経路には電気的に遮断する処理が施されている構成とすることができる。この場合において、接続経路の一部が除去されることによって電気的に遮断する処理が施されている構成とすることができる。あるいは又、接続経路の一部が高抵抗化されることによって電気的に遮断する処理が施されている構成とすることができる。この場合において、接続経路の一部は、半導体材料層を用いて構成されており、半導体材料層から構成された接続経路の部分にイオン注入が施されることによって高抵抗化が施されている構成とすることができる。
　あるいは又、上述した各種の好ましい構成を含む本開示の半導体装置において、一対のソース／ドレイン電極の少なくとも一方とゲート電極との間には、キャパシタとキャパシタに直列接続された抵抗素子とを介して接続経路が形成されている構成とすることができる。この場合において、抵抗素子は、チャネル層を形成する半導体材料層と同層で形成された半導体材料層を用いて形成されている構成とすることができる。
　上述した各種の好ましい構成を含む本開示の半導体装置において、チャネル層を形成する半導体材料層は窒化ガリウムから成る構成とすることができる。
　本開示に係る半導体装置の製造方法は、
　一対のソース／ドレイン電極の少なくとも一方とゲート電極との間には、ゲート絶縁膜と同層で形成された絶縁膜を一対の電極に挟んで構成されており且つゲート絶縁膜の絶縁破壊電圧よりも低い電圧で絶縁破壊するキャパシタを用いた接続経路を形成する工程、
を有する。
　この場合において、更に、半導体製造工程における最終のプラズマ工程が終了した後に接続経路を電気的に遮断する処理を施す工程を行なう構成とすることができる。
　あるいは又、この場合において、ゲート絶縁膜の絶縁破壊電圧よりも低い電圧で絶縁破壊するキャパシタとキャパシタに直列接続された抵抗素子とを介した接続経路を形成する工程を有する工程とすることができる。
　本開示の半導体装置を備えた電子機器として、例えば、通信システムなどを構成する無線通信装置や、これらを構成するＩＣなどの半導体モジュールなどを挙げることができる。このような無線通信装置としては、通信周波数がＵＨＦ（Ultra High Frequency）帯以上のもので特に効果が発揮される。
　本明細書における各種の条件は、数学的に厳密に成立する場合の他、実質的に成立する場合にも満たされる。設計上あるいは製造上生ずる種々のばらつきの存在は許容される。また、以下の説明で用いる各図面は模式的なものであり、実際の寸法やその割合を示すものではない。例えば、後述する図２は半導体装置の断面構造を示すが、幅、高さ、厚さなどの割合を示すものではない。
［第１の実施形態］
　第１の実施形態は、本開示に係る、半導体装置および半導体装置の製造方法、並びに電子機器に関する。
　図１は、本開示の第１の実施形態に係る半導体装置の構成を説明するための模式的な一部平面図である。より具体的には、ウエハ状基板に形成される多数の半導体装置のうちの１つを示す。後述する他の図面においても同様である。尚、図１の右側には、半導体装置の等価回路図を示す。
　第１の実施形態に係る半導体装置１は、
　チャネル層を形成する半導体材料層１１、
　半導体材料層１１上に形成された一対のソース／ドレイン電極１２，１２Ａ、及び、
　一対のソース／ドレイン電極１２，１２Ａの間に配置されており、ゲート絶縁膜を介して半導体材料層１１上に形成されているゲート電極３１、
を有している。半導体装置１は、絶縁ゲート構造を持つ電界効果型トランジスタである。図１において、各要素の平面形状をハッチングで表した。尚、図示の都合上、図１においてゲート絶縁膜は示されていない。ゲート絶縁膜およびゲート絶縁膜と同層で形成された絶縁膜については、後述する図２を参照して後で詳しく説明する。
　そして、一対のソース／ドレイン電極１２，１２Ａの少なくとも一方（図に示す例では、ソース／ドレイン電極１２Ａ）とゲート電極３１との間には、ゲート絶縁膜と同層で形成された絶縁膜を一対の電極に挟んで構成されており且つゲート絶縁膜の絶縁破壊電圧よりも低い電圧で絶縁破壊するキャパシタＣSを用いた接続経路ＰＴが形成されている。
　図２は、本開示の第１の実施形態に係る半導体装置の構成を説明するための模式的な一部断面図である。より具体的には、図１において一点鎖線で示す符号Ａ，Ｂ，Ｃの部分の断面を模式的に示した。図示の都合上、図２における各構成要素の寸法は、図１に示される寸法と相違する場合がある。尚、各要素の平面形状については、半導体装置の製造方法を説明するための図３ないし図７を適宜参照して説明する。
　半導体装置１は、基板１０の上に形成されている。基板１０上には、チャネル層を形成する半導体材料層１１が形成されている。基板１０は、その上に形成される半導体材料層１１との格子定数との関係から、例えば単結晶ＧａＮ基板から形成されている。図３においてハッチングを付した部分が半導体材料層１１の平面形状を示す。
　半導体材料層１１は窒化ガリウム（ＧａＮ）から成り、例えばＧａＮのエピタキシャル成長層が用いられる。半導体材料層１１は、不純物を添加しないｕ－ＧａＮ層として形成されている。半導体材料層１１の上には、図示せぬバリア層が形成されている。半導体材料層１１との間で発生する分極によって２ＤＥＧを発生させるため、バリア層を形成する材料としてＡｌ1-x-yＧａxＩｎyＮ（但し０≦ｘ＜１，０≦ｙ＜１）などが一般的に用いられる。
　尚、基板１０を構成する材料と半導体材料層１１を構成する材料との格子定数が相違する場合には、これらの間にバッファ層を設ければよい。バッファ層によって格子定数を制御する事で、半導体材料層１１の結晶状態を良好にするとともに、ウエハ状基板の反りを制御することができる。例えば、基板１が単結晶シリコンから成る場合、このようなバッファ層の一例として、ＡｌＮ、ＡｌＧａＮ、ＧａＮなどが用いられる。
　図３に示すように、半導体材料層１１の平面形状は略矩形である。図１及び図２に示すように、半導体材料層１１上には、一対のソース／ドレイン電極１２，１２Ａが形成されている。図４においてハッチングを付した部分が一対のソース／ドレイン電極１２，１２Ａの平面形状を示す。符号１２Ｂ、符号１２Ｃで示す部分ついては後述する。ソース／ドレイン電極１２，１２Ａを構成する導電材料層は金属材料から成り、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）等の金属あるいはこれらを主成分とする合金等から形成されている。
　キャパシタＣSを形成する一対の電極のうち一方の電極１２Ｃは、ソース／ドレイン電極１２，１２Ａを構成する導電材料層と同層で形成された導電材料層を用いて構成されている。また、図１、図２および図４に示すように、一方の電極１２Ｃは、中継配線１２Ｂを介して、ソース／ドレイン電極１２Ａに接続されている。中継配線１２Ｂも、ソース／ドレイン電極１２，１２Ａを構成する導電材料層と同層で形成された導電材料層を用いて構成されている。一対のソース／ドレイン電極１２，１２Ａ、中継配線１２ＢおよびキャパシタＣSの一方の電極１２Ｃは、同層で形成された導電材料層を適宜パターニング等して形成されている。
　図２に示すように、一対のソース／ドレイン電極１２，１２Ａ、中継配線１２Ｂおよび一方の電極１２Ｃ上を含む全面に、層間絶縁層２１が形成されている。図２および図５に示すように、層間絶縁層２１には、ゲート電極３１の下の半導体材料層１１が露出する開口ＯＰ１と、キャパシタＣSの一方の電極１２Ｃの一部が露出する開口ＯＰ２が設けられている。図５においては、開口ＯＰ１によって露出する半導体材料層１１の部分と、開口ＯＰ２によって露出する電極１２Ｃの部分とにハッチングを付した。
　図２に示すように、ゲート絶縁膜を構成する絶縁膜２２は、層間絶縁層２１や開口ＯＰ１，ＯＰ２上を含む全面に亘って形成されている。絶縁膜２２は、例えば厚さが１０ナノメートル程度のアルミニウム酸化物（Ａｌ2Ｏ3）やハフニウム酸化物（ＨｆＯ2）、あるいはその積層などによって構成されている。開口ＯＰ１内に形成された絶縁膜２２の部分がゲート絶縁膜２２Ａを構成する。また、開口ＯＰ２内に形成された絶縁膜２２の部分がキャパシタＣSに用いられる絶縁膜２２Ｃを構成する。
　そして、開口ＯＰ１内に形成されたゲート絶縁膜２２Ａを覆うように、ゲート電極３１が形成されている。図１に示すように、ゲート電極３１は、一対のソース／ドレイン電極１２，１２Ａの間に配置されており、ゲート絶縁膜２２Ａを介して半導体材料層１１上に形成されている。図６においてハッチングを付した部分がゲート電極３１の平面形状を示す。符号３１Ｂ、符号３１Ｃで示す部分ついては後述する。ゲート電極３１は例えば一対のソース／ドレイン電極１２，１２Ａを構成する導電材料と同様の材料を用いて構成されている。また、ゲート電極３１上を含む全面には、絶縁性の平坦化膜３２が形成されている。
　キャパシタＣSを形成する一対の電極のうち他方の電極３１Ｃは、ゲート電極３１を構成する導電材料層と同層で形成された導電材料層を用いて構成されている。上述した一方の電極１２Ｃと他方の電極３１Ｃとで、ゲート絶縁膜と同層の絶縁膜２２Ｃが挟まれることによって、キャパシタＣSが形成される。他方の電極３１Ｃとゲート電極３１とは、ゲート電極３１から延在する中継配線３１Ｂによって接続されている。ゲート電極３１、中継配線３１ＢおよびキャパシタＣSの他方の電極３１Ｃは、同層で形成された導電材料層を適宜パターニング等して形成されている。
　以上のようにして形成されたキャパシタＣSは、ゲート絶縁膜２２Ｃの絶縁破壊電圧よりも低い電圧で絶縁破壊するように構成されている。
　図２に示すように、キャパシタＣSに用いられる絶縁膜２２Ｃは、一方の電極１２Ｃ上に形成されている。これに対し、ゲート絶縁膜２２Ａは、半導体材料層１１の上に形成されている。ここで、一方の電極１２Ｃは、ソース／ドレイン電極１２，１２Ａを形成する導電材料層を用いて構成されている。従って、一方の電極１２Ｃの表面ラフネスは、半導体材料層１１よりも大きい。表面ラフネスが大きい一方の電極１２Ｃ上に形成された絶縁膜２２Ｃは、下層のラフネスの影響を受ける為、膜厚や形状の均一性が悪化する。特に、局所的に厚み薄い部分や、電界が集中する個所は絶縁破壊の起点となりやすい。従って、相対的に平坦な半導体材料層１１上に形成されたゲート絶縁膜２２Ａに対して、破壊電圧は低下する。
　半導体装置製造プロセス中にＲＩＥ等のプラズマ工程で、ゲート電極３１にチャージが起こると、破壊電圧の低い絶縁膜２２Ｃがゲート絶縁膜２２Ａよりも先に破壊する。これによって、ゲート電極３１とソース／ドレイン電極１２Ａとの間でリークパスが形成されるので、ゲート絶縁膜２２Ａに加わる電圧は低減する。従って、半導体装置製造プロセス中のチャージによる破壊や性能劣化を低減することができる。
　尚、ゲート電極３１とソース／ドレイン電極１２Ａとの間でリークパスが形成されると、製品としての半導体装置１の動作に影響が出る。このため、製品として出荷がされる際に、接続経路ＰＴには電気的に遮断する処理が施される。
　具体的には、一般的なウェットエッチングやレーザによる切断、ダイシング工程などによって、接続経路の一部が除去されることによって電気的に遮断する処理が施されている構成とすることができる。図７において符号４０で示す部分が、遮断する処理が行われた箇所を示す。
　次いで、半導体装置１の製造方法について説明する。
　上述したように、半導体装置１の製造方法は、
　一対のソース／ドレイン電極の少なくとも一方とゲート電極との間には、ゲート絶縁膜と同層で形成された絶縁膜を一対の電極に挟んで構成されており且つゲート絶縁膜の絶縁破壊電圧よりも低い電圧で絶縁破壊するキャパシタを用いた接続経路を形成する工程、
を有する。第１の実施形態にあっては、更に、半導体製造工程における最終のプラズマ工程が終了した後に接続経路を電気的に遮断する処理を施す工程を行なう。
　図３ないし図７は、本開示の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。尚、判読性の観点から、平面図にあっては原則として絶縁層や絶縁膜の表示を省略した。
　　［工程－１００］（図３参照）
　先ず、基板１０上にチャネル層を形成する半導体材料層１１を形成する。具体的には、基板１０を準備し、その上に、周知の成膜方法やパターニング方法によって、半導体材料層１１を形成する。
　　［工程－１１０］（図４参照）
　次いで、ソース／ドレイン電極１２，１２Ａ、中継配線１２Ｂおよび第１の電極１２Ｃを形成する。半導体材料層１１上を含む全面に、金属材料から成る導電材料層を形成する。その後、パターニング方法によって、所定の位置にソース／ドレイン電極１２，１２Ａ、中継配線１２ＢおよびキャパシタＣSを形成する一方の電極１２Ｃを形成する。
　　［工程－１２０］（図５参照）
　次いで、全面に層間絶縁層２１を形成する。その後、ゲート電極３１の下に位置する半導体材料層１１の部分が露出する開口ＯＰ１と、キャパシタＣSの一方の電極１２Ｃの一部が露出する開口ＯＰ２とを設ける。
　　［工程－１３０］（図６参照）
　次いで、ゲート絶縁膜２２Ａなどを構成する絶縁膜２２を全面に形成する。その後、所定の位置にゲート電極３１、中継配線３１ＢおよびキャパシタＣSを形成する他方の電極３１Ｃを形成する。全面に金属材料から成る導電材料層を形成する。次いで、周知のパターニング方法を用いて、所定の位置にゲート電極３１、中継配線３１ＢおよびキャパシタＣSを形成する他方の電極３１Ｃを形成する。そして、ゲート電極３１上を含む全面に、絶縁性の平坦化膜３２を形成する。
　以上の工程によって、半導体装置１を製造することができる。
　尚、更に、半導体製造工程における最終のプラズマ工程が終了した後に接続経路を電気的に遮断する処理を施す工程を行っても良い。上述したように、図７において符号４０で示す部分が、遮断する処理が行われた箇所を示す。
［第２の実施形態］
　第２の実施形態も、本開示に係る、半導体装置および半導体装置の製造方法、並びに電子機器に関する。
　　図８は、本開示の第２の実施形態に係る半導体装置の構成を説明するための模式的な一部平面図である。
　第２の実施形態に係る半導体装置２において、一対のソース／ドレイン電極１２，１２Ａの少なくとも一方（図に示す例ではソース／ドレイン電極１２Ａ）とゲート電極３１との間には、キャパシタＣsとキャパシタＣsに直列接続された抵抗素子２１１とを介した接続経路ＰＴが形成されている。抵抗素子２１１は、チャネル層を形成する半導体材料層１１と同層で形成されている。
　図９は、本開示の第２の実施形態に係る半導体装置の構成を説明するための模式的な一部断面図である。より具体的には、図８において一点鎖線で示す符号Ａ，Ｂ，Ｃの部分の断面を模式的に示した。尚、図示の都合上、図９における各構成要素の寸法は、図８に示される寸法と相違する場合がある。尚、各要素の平面形状については、半導体装置の製造方法を説明するための図１０および図１１を適宜参照して説明する。
　半導体装置２は、図１に示す半導体装置１に対して、中継配線１２Ｂを除去し、チャネル層を形成する半導体材料層１１と同層で形成されている抵抗素子２１１で置き換えたといった構成である。抵抗素子２１１が半導体装置２の入力インピーダンスに対して充分高ければ、キャパシタＣsがリークしたとしても、ゲイン低下等の特性劣化を実用上問題のないレベルに低減する事ができる。
　抵抗素子２１１の抵抗値は、半導体材料層の幅や長さを適宜設定することによって所望の値に設定することができる。尚、場合によっては、半導体材料層にイオン注入を施して高抵抗化するといった処理を施してもよい。
　次いで、半導体装置２の製造方法について説明する。
　図１０および図１１は、本開示の第２の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。尚、判読性の観点から、平面図にあっては原則として絶縁層や絶縁膜の表示を省略した。
　　［工程－２００］（図１０参照）
　先ず、基板１０上にチャネル層を形成する半導体材料層１１を形成する。具体的には、基板１０を準備し、その上に、周知の成膜方法やパターニング方法によって、半導体材料層１１を形成する。また、半導体材料層１１と同層の半導体材料層を適宜パターニングし、抵抗素子２１１を形成する。
　　［工程－２１０］（図１１参照）
　次いで、ソース／ドレイン電極１２，１２ＡおよびキャパシタＣSを形成する一方の電極１２Ｃを形成する。半導体材料層１１上を含む全面に、金属材料から成る導電材料層を形成する。その後、パターニング方法によって、所定の位置にソース／ドレイン電極１２，１２ＡおよびキャパシタＣSを形成する一方の電極１２Ｃを形成する。
　　［工程－２２０］
　次いで、第１の実施形態において説明した［工程－１２０］および［工程－１３０］と同様の工程を行うことによって、半導体装置２を製造することができる。
［第３の実施形態］
　第３の実施形態も、本開示に係る、半導体装置および半導体装置の製造方法、並びに電子機器に関する。
　図１２は、本開示の第３の実施形態に係る半導体装置の構成を説明するための模式的な一部平面図である。尚、各要素の平面形状については、半導体装置の製造方法を説明するための図１４ないし図１７を適宜参照して説明する。
　第１の実施形態および第２の実施形態において、キャパシタを形成する一対の電極のうち一方の電極は、ソース／ドレイン電極を構成する導電材料層と同層で形成された導電材料層を用いて構成されており、その上に、キャパシタを形成する絶縁膜が形成されていた。
　これに対し、第３の実施形態に係る半導体装置３において、キャパシタを形成する一対の電極のうち一方の電極は、チャネル層を形成する半導体材料層１１と同層で形成された半導体材料電極３１１Ｃから構成されており、その上に、キャパシタを形成する絶縁膜が形成されている。図１４においてハッチングで示す部分が半導体材料層１１と半導体材料電極３１１Ｃの平面形状を示す。
　図１３は、本開示の第２の実施形態に係る半導体装置の構成を説明するための模式的な一部断面図である。より具体的には、図１２において一点鎖線で示す符号Ａ，Ｂ，Ｃの部分の断面を模式的に示した。尚、図示の都合上、図１３における各構成要素の寸法は、図１２に示される寸法と相違する場合がある。
　図１２及び図１３に示すように、半導体材料電極３１１Ｃの一端は、ソース／ドレイン電極１２，１２Ａを構成する導電材料層と同層で形成された中継配線３１２Ｂを介して、一対のソース／ドレイン電極１２，１２Ａの少なくとも一方（図に示す例ではソース／ドレイン電極１２Ａ）に接続されている。図１５においてハッチングで示す部分が一対のソース／ドレイン電極１２，１２Ａおよび中継配線３１２Ｂの平面形状を示す。
　キャパシタＣSを形成する一対の電極のうち他方の電極３３１Ｃは、ゲート電極３１を構成する導電材料層と同層で形成された導電材料層を用いて構成されている。中継配線３１２Ｂの端部とキャパシタＣSの他方の電極３３１Ｃの端部との間の幅ＧＰ３は、ソース／ドレイン電極１２，１２Ａの端部とゲート電極３１の端部との間（符号ＧＰ１，ＧＰ２で表す）よりも狭く設定されている。
　第１の実施形態や第２の実施形態とは異なり、キャパシタＣSに用いられる絶縁膜２２Ｃは、半導体材料電極３１１Ｃに形成されている。従って、下地のラフネスの相違に起因する絶縁破壊電圧の低下は生じない。しかしながら、中継配線１２Ｂの端部とキャパシタＣSの他方の電極３３１Ｃの端部との間の幅ＧＰ３が短いため、半導体材料電極３１１Ｃに形成される空乏層の距離が短くなるため、ゲート絶縁膜２２Ａに作用する電界よりも絶縁膜２２Ｃに作用する電界が強くなり、絶縁破壊電圧が低下する。これによって、第１の実施形態などと同様の効果を得ることができる。
　次いで、半導体装置３の製造方法について説明する。
　図１４ないし図１７は、本開示の第３の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。尚、判読性の観点から、平面図にあっては原則として絶縁層や絶縁膜の表示を省略した。
　　［工程－３００］（図１４参照）
　先ず、基板１０上にチャネル層を形成する半導体材料層１１を形成する。具体的には、基板１０を準備し、その上に、周知の成膜方法やパターニング方法によって、半導体材料層１１を形成する。また、半導体材料層１１と同層の半導体材料層を適宜パターニングし、半導体材料電極３１１Ｃを形成する。
　　［工程－３１０］（図１５参照）
　次いで、ソース／ドレイン電極１２，１２Ａおよび中継配線３１２Ｂを形成する。半導体材料層１１上を含む全面に、金属材料から成る導電材料層を形成する。その後、パターニング方法によって、所定の位置にソース／ドレイン電極１２，１２Ａおよび中継配線３１２Ｂを形成することができる。
　　［工程－３２０］（図１６参照）
　次いで、全面に層間絶縁層２１を形成する。その後、ゲート電極３１の下に位置する半導体材料層１１の部分が露出する開口ＯＰ１と、キャパシタＣSの一方の電極３１１Ｃの一部が露出する開口ＯＰ２とを設ける。
　　［工程－３３０］（図１７参照）
　次いで、ゲート絶縁膜２２Ａなどを構成する絶縁膜２２を全面に形成する。その後、所定の位置にゲート電極３１、中継配線３１ＢおよびキャパシタＣSを形成する他方の電極３３１Ｃを形成する。全面に金属材料から成る導電材料層を形成する。次いで、周知のパターニング方法を用いて、所定の位置にゲート電極３１、中継配線３１ＢおよびキャパシタＣSを形成する他方の電極３１Ｃを形成することができる。そして、ゲート電極３１上を含む全面に、絶縁性の平坦化膜３２を形成する。
　以上の工程によって、半導体装置３を製造することができる。
　以上説明した本開示に係る半導体装置にあっては、ゲート絶縁膜と同層で形成された絶縁膜を用いて、部分的な薄膜化をすることなく低耐圧のキャパシタを構成することができる。従って、部分的な薄膜化に必要なマスクなどを形成する必要がないし、また、部分的な薄膜化によるゲート絶縁膜へのダメージが生ずることもない。そして、半導体装置の製造プロセス中のＰＩＤに起因するゲート絶縁膜の破壊や劣化を抑制する事ができる。また、ゲート電極の形成時点からの保護が有効となるため、全てのプラズマ工程に対してデバイスを保護することができる。
［電子機器の説明］
　本開示の半導体装置は、例えば、移動体通信システムなどにおける無線通信装置などを構成する電子機器に用いることができる。特に、ＲＦスイッチやパワーアンプとして用いて好適である。すなわち、高周波特性や高効率特性に優れた本開示の半導体装置を無線通信装置のＲＦスイッチやパワーアンプに用いることにより、無線通信の高速化、高効率化および低消費電力化を図ることができる。特に、携帯通信端末においては、高速化、高効率化および低消費電力化によって使用時間を延ばすことができ、利便性をより向上させることができる。
　図１８は、無線通信装置を構成する電子機器の一例を表したものである。電子機器４００は、例えば、音声、データ通信、ＬＡＮ接続など多機能を有する携帯電話システムである。電子機器４００は、例えば、アンテナＡＮＴと、アンテナスイッチ回路４１０と、高電力増幅器（ＨＰＡ）４２０と、高周波集積回路ＲＦＩＣ（Radio Frequency Integrated Circuit）４３０と、ベースバンド部４４０と、音声出力部ＭＩＣ、データ出力部ＤＴと、インタフェース部Ｉ／Ｆ（例えば、無線ＬＡＮ（Ｗ－ＬＡＮ；Wireless Local Area Network）、Bluetooth（登録商標）、他）とを有している。高周波集積回路ＲＦＩＣ４３０とベースバンド部４４０とはインタフェース部Ｉ／Ｆにより接続されている。
　この電子機器４００は、送信時、すなわち、電子機器４００の送信系から送信信号をアンテナＡＮＴへと出力する場合には、ベースバンド部４４０から出力される送信信号は、高周波集積回路ＲＦＩＣ４３０、高電力増幅器（ＨＰＡ）４２０、およびアンテナスイッチ回路４１０を介してアンテナＡＮＴへと出力される。
　また、受信時、すなわち、アンテナＡＮＴで受信した信号を電子機器４００の受信系へ入力させる場合には、受信信号は、アンテナスイッチ回路４１０および高周波集積回路ＲＦＩＣ４３０を介してベースバンド部４４０に入力される。ベースバンド部４４０で処理された信号は、音声出力部ＭＩＣと、データ出力部ＤＴと、インタフェース部Ｉ／Ｆなどの出力部から出力される。
［応用例］
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図１９に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Controller　Area　Network）、ＬＩＮ（Local　Interconnect　Network）、ＬＡＮ（Local　Area　Network）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。
　各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図１９では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。
　駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Antilock　Brake　System）又はＥＳＣ（Electronic　Stability　Control）等の制御装置としての機能を有してもよい。
　駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。
　ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。
　車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Time　Of　Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。
　環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Light　Detection　and　Ranging、Laser　Imaging　Detection　and　Ranging）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。
　ここで、図２０は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０，７９１２，７９１４，７９１６，７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２，７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２０には、それぞれの撮像部７９１０，７９１２，７９１４，７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ，ｃは、それぞれサイドミラーに設けられた撮像部７９１２，７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０，７９１２，７９１４，７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。
　車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２６，７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０～７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。
　図１９に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。
　また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。
　車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。
　統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Personal　Digital　Assistant）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。
　記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Read　Only　Memory）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Random　Access　Memory）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Hard　Disc　Drive）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。
　汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（Global　System　of　Mobile　communications）、ＷｉＭＡＸ、ＬＴＥ（Long　Term　Evolution）若しくはＬＴＥ－Ａ（LTE－Advanced）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ－Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Peer　To　Peer）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Machine　Type　Communication）端末）と接続してもよい。
　専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Wireless　Access　in　Vehicle　Environment）、ＤＳＲＣ（Dedicated　Short　Range　Communications）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Vehicle　to　Vehicle）通信、路車間（Vehicle　to　Infrastructure）通信、車両と家との間（Vehicle　to　Home）の通信及び歩車間（Vehicle　to　Pedestrian）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。
　測位部７６４０は、例えば、ＧＮＳＳ（Global　Navigation　Satellite　System）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Global　Positioning　System）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。
　ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。
　車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Near　Field　Communication）又はＷＵＳＢ（Wireless　USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Universal　Serial　Bus）、ＨＤＭＩ（登録商標）（High-Definition　Multimedia　Interface）、又はＭＨＬ（Mobile　High-definition　Link）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。
　車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。
　統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced　Driver　Assistance　System）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。
　マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。
　音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１９の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Augmented　Reality）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。
　なお、図１９に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。
　本開示に係る技術は、以上説明した構成のうち、例えば、通信を司る種々の機器に適用され得る。
［その他］
　なお、本開示の技術は以下のような構成も取ることができる。
［Ａ１］
　チャネル層を形成する半導体材料層、
　半導体材料層上に形成された一対のソース／ドレイン電極、及び、
　一対のソース／ドレイン電極の間に配置されており、ゲート絶縁膜を介して半導体材料層上に形成されているゲート電極、
を有しており、
　一対のソース／ドレイン電極の少なくとも一方とゲート電極との間には、ゲート絶縁膜と同層で形成された絶縁膜を一対の電極に挟んで構成されており且つゲート絶縁膜の絶縁破壊電圧よりも低い電圧で絶縁破壊するキャパシタを用いた接続経路が形成されている、
半導体装置。
［Ａ２］
　ソース／ドレイン電極を構成する導電材料層は金属材料から成る、
上記［Ａ１］に記載の半導体装置。
［Ａ３］
　キャパシタを形成する一対の電極のうち一方の電極は、ソース／ドレイン電極を構成する導電材料層と同層で形成された導電材料層を用いて構成されており、その上に、キャパシタを形成する絶縁膜が形成されている、
上記［Ａ２］に記載の半導体装置。
［Ａ４］
　キャパシタを形成する一対の電極のうち他方の電極は、ゲート電極を構成する導電材料層と同層で形成された導電材料層を用いて構成されている、
上記［Ａ１］ないし［Ａ３］のいずれかに記載の半導体装置。
［Ａ５］
　キャパシタを形成する一対の電極のうち一方の電極は、チャネル層を形成する半導体材料層と同層で形成された半導体材料電極から構成されており、その上に、キャパシタを形成する絶縁膜が形成されており、
　半導体材料電極の一端は、ソース／ドレイン電極を構成する導電材料層と同層で形成された中継配線を介して、一対のソース／ドレイン電極の少なくとも一方に接続されており、
　中継配線の端部とキャパシタの他方の電極の端部との間の幅は、ソース／ドレイン電極の端部とゲート電極の端部との間よりも狭く設定されている、
上記［Ａ１］に記載の半導体装置。
［Ａ６］
　接続経路には電気的に遮断する処理が施されている、
上記［Ａ１］ないし［Ａ５］のいずれかに記載の半導体装置。
［Ａ７］
　接続経路の一部が除去されることによって電気的に遮断する処理が施されている、
上記［Ａ６］に記載の半導体装置。
［Ａ８］
　接続経路の一部が高抵抗化されることによって電気的に遮断する処理が施されている、
上記［Ａ６］に記載の半導体装置。
［Ａ９］
　接続経路の一部は、半導体材料層を用いて構成されており、
　半導体材料層から構成された接続経路の部分にイオン注入が施されることによって高抵抗化が施されている、
上記［Ａ８］に記載の半導体装置。
［Ａ１０］
　一対のソース／ドレイン電極の少なくとも一方とゲート電極との間には、キャパシタとキャパシタに直列接続された抵抗素子とを介した接続経路が形成されている、
上記［Ａ１］ないし［Ａ５］のいずれかに記載の半導体装置。
［Ａ１１］
　抵抗素子は、チャネル層を形成する半導体材料層と同層で形成された半導体材料層を用いて形成されている、
上記［Ａ１０］に記載の半導体装置。
［Ａ１２］
　半導体材料層は窒化ガリウムから成る、
上記［Ａ１］ないし［Ａ１１］のいずれかに記載の半導体装置。
［Ｂ１］
　チャネル層を形成する半導体材料層、
　半導体材料層上に形成された一対のソース／ドレイン電極、及び、
　一対のソース／ドレイン電極の間に配置されており、ゲート絶縁膜を介して半導体材料層上に形成されているゲート電極、
を有している半導体装置の製造方法であって、
　一対のソース／ドレイン電極の少なくとも一方とゲート電極との間には、ゲート絶縁膜と同層で形成された絶縁膜を一対の電極に挟んで構成されており且つゲート絶縁膜の絶縁破壊電圧よりも低い電圧で絶縁破壊するキャパシタを用いた接続経路を形成する工程、
を有する、
半導体装置の製造方法。
［Ｂ２］
　更に、半導体製造工程における最終のプラズマ工程が終了した後に接続経路を電気的に遮断する処理を施す工程を行なう、
上記［Ｂ１］に記載の半導体装置の製造方法。
［Ｂ３］
　ゲート絶縁膜の絶縁破壊電圧よりも低い電圧で絶縁破壊するキャパシタとキャパシタに直列接続された抵抗素子とを介した接続経路を形成する工程を有する、
上記［Ｂ１］に記載の半導体装置の製造方法。
［Ｃ１］
　チャネル層を形成する半導体材料層、
　半導体材料層上に形成された一対のソース／ドレイン電極、及び、
　一対のソース／ドレイン電極の間に配置されており、ゲート絶縁膜を介して半導体材料層上に形成されているゲート電極、
を有しており、
　一対のソース／ドレイン電極の少なくとも一方とゲート電極との間には、ゲート絶縁膜と同層で形成された絶縁膜を一対の電極に挟んで構成されており且つゲート絶縁膜の絶縁破壊電圧よりも低い電圧で絶縁破壊するキャパシタを用いた接続経路が形成されている、
半導体装置を備えた電子機器。
［Ｃ２］
　ソース／ドレイン電極を構成する導電材料層は金属材料から成る、
上記［Ｃ１］に記載の電子機器。
［Ｃ３］
　キャパシタを形成する一対の電極のうち一方の電極は、ソース／ドレイン電極を構成する導電材料層と同層で形成された導電材料層を用いて構成されており、その上に、キャパシタを形成する絶縁膜が形成されている、
上記［Ｃ２］に記載の電子機器。
［Ｃ４］
　キャパシタを形成する一対の電極のうち他方の電極は、ゲート電極を構成する導電材料層と同層で形成された導電材料層を用いて構成されている、
上記［Ｃ１］ないし［Ｃ３］のいずれかに記載の電子機器。
［Ｃ５］
　キャパシタを形成する一対の電極のうち一方の電極は、チャネル層を形成する半導体材料層と同層で形成された半導体材料電極から構成されており、その上に、キャパシタを形成する絶縁膜が形成されており、
　半導体材料電極の一端は、ソース／ドレイン電極を構成する導電材料層と同層で形成された中継配線を介して、一対のソース／ドレイン電極の少なくとも一方に接続されており、
　中継配線の端部とキャパシタの他方の電極の端部との間の幅は、ソース／ドレイン電極の端部とゲート電極の端部との間よりも狭く設定されている、
上記［Ｃ１］に記載の電子機器。
［Ｃ６］
　接続経路には電気的に遮断する処理が施されている、
上記［Ｃ１］ないし［Ｃ５］のいずれかに記載の電子機器。
［Ｃ７］
　接続経路の一部が除去されることによって電気的に遮断する処理が施されている、
上記［Ｃ６］に記載の電子機器。
［Ｃ８］
　接続経路の一部が高抵抗化されることによって電気的に遮断する処理が施されている、
上記［Ｃ６］に記載の電子機器。
［Ｃ９］
　接続経路の一部は、半導体材料層を用いて構成されており、
　半導体材料層から構成された接続経路の部分にイオン注入が施されることによって高抵抗化が施されている、
上記［Ｃ８］に記載の電子機器。
［Ｃ１０］
　一対のソース／ドレイン電極の少なくとも一方とゲート電極との間には、キャパシタとキャパシタに直列接続された抵抗素子とを介した接続経路が形成されている、
上記［Ｃ１］ないし［Ｃ５］のいずれかに記載の電子機器。
［Ｃ１１］
　抵抗素子は、チャネル層を形成する半導体材料層と同層で形成された半導体材料層を用いて形成されている、
上記［Ｃ１０］に記載の電子機器。
［Ｃ１２］
　半導体材料層は窒化ガリウムから成る、
上記［Ｃ１］ないし［Ｃ１１］のいずれかに記載の電子機器。
１，２，３・・・半導体装置、１０・・・基板、１１・・・半導体材料層、１２，１２Ａ・・・一対のソース／ドレイン電極、１２Ｂ・・・中継配線、１２Ｃ・・・キャパシタを形成する一方の電極、２１・・・層間絶縁層、２２・・・ゲート絶縁膜を構成する絶縁膜、２２Ａ・・・ゲート絶縁膜、２２Ｃ・・・キャパシタに用いられる絶縁膜、３１・・・ゲート電極、３１Ｂ・・・中継配線、３１Ｃ・・・キャパシタを形成する他方の電極、３２・・・平坦化膜、４０・・・接続経路の除去部、２１１・・・抵抗素子、３１１Ｃ・・・キャパシタを形成する一方の電極（半導体材料電極）、３１２Ｂ・・・中継配線、３３１Ｃ・・・キャパシタを形成する他方の電極、４００・・・電子機器、４１０・・・アンテナスイッチ回路、４２０・・・高電力増幅器（ＨＰＡ）、４３０・・・高周波集積回路ＲＦＩＣ、４４０・・・ベースバンド部、ＯＰ１，ＯＰ２・・・層間絶縁層に設けられた開口、ＴＲ・・・絶縁ゲート構造を持つ電界効果型トランジスタの部分、ＣS1・・・キャパシタ、ＰＴ・・・接続経路

Claims (7)

  1. 　チャネル層を形成する半導体材料層、
    　半導体材料層上に形成された一対のソース／ドレイン電極、及び、
    　一対のソース／ドレイン電極の間に配置されており、ゲート絶縁膜を介して半導体材料層上に形成されているゲート電極、
    を有しており、
    　一対のソース／ドレイン電極の少なくとも一方とゲート電極との間には、ゲート絶縁膜と同層で形成された絶縁膜を一対の電極に挟んで構成されており且つゲート絶縁膜の絶縁破壊電圧よりも低い電圧で絶縁破壊するキャパシタを用いた接続経路が形成されている、
    半導体装置。
  2. 　ソース／ドレイン電極を構成する導電材料層は金属材料から成る、
    請求項１に記載の半導体装置。
  3. 　キャパシタを形成する一対の電極のうち一方の電極は、ソース／ドレイン電極を構成する導電材料層と同層で形成された導電材料層を用いて構成されており、その上に、キャパシタを形成する絶縁膜が形成されている、
    請求項２に記載の半導体装置。
  4. 　キャパシタを形成する一対の電極のうち他方の電極は、ゲート電極を構成する導電材料層と同層で形成された導電材料層を用いて構成されている、
    請求項１に記載の半導体装置。
  5. 　キャパシタを形成する一対の電極のうち一方の電極は、チャネル層を形成する半導体材料層と同層で形成された半導体材料電極から構成されており、その上に、キャパシタを形成する絶縁膜が形成されており、
    　半導体材料電極の一端は、ソース／ドレイン電極を構成する導電材料層と同層で形成された中継配線を介して、一対のソース／ドレイン電極の少なくとも一方に接続されており、
    　中継配線の端部とキャパシタの他方の電極の端部との間の幅は、ソース／ドレイン電極の端部とゲート電極の端部との間よりも狭く設定されている、
    請求項１に記載の半導体装置。
  6. 　半導体材料層は窒化ガリウムから成る、
    請求項１に記載の半導体装置。
  7. 　チャネル層を形成する半導体材料層、
    　半導体材料層上に形成された一対のソース／ドレイン電極、及び、
    　一対のソース／ドレイン電極の間に配置されており、ゲート絶縁膜を介して半導体材料層上に形成されているゲート電極、
    を有しており、
    　一対のソース／ドレイン電極の少なくとも一方とゲート電極との間には、ゲート絶縁膜と同層で形成された絶縁膜を一対の電極に挟んで構成されており且つゲート絶縁膜の絶縁破壊電圧よりも低い電圧で絶縁破壊するキャパシタを用いた接続経路が形成されている、
    半導体装置を備えた電子機器。
PCT/JP2020/038900 2019-11-05 2020-10-15 半導体装置および電子機器 Ceased WO2021090657A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/755,355 US12283592B2 (en) 2019-11-05 2020-10-15 Semiconductor device and electronic equipment

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-200539 2019-11-05
JP2019200539A JP2021077665A (ja) 2019-11-05 2019-11-05 半導体装置および電子機器

Publications (1)

Publication Number Publication Date
WO2021090657A1 true WO2021090657A1 (ja) 2021-05-14

Family

ID=75849730

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/038900 Ceased WO2021090657A1 (ja) 2019-11-05 2020-10-15 半導体装置および電子機器

Country Status (3)

Country Link
US (1) US12283592B2 (ja)
JP (1) JP2021077665A (ja)
WO (1) WO2021090657A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023284020A1 (zh) * 2021-07-16 2023-01-19 长鑫存储技术有限公司 一种半导体测试结构及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12166033B2 (en) * 2020-11-26 2024-12-10 Innolux Corporation Electronic device
JP7673590B2 (ja) 2021-08-27 2025-05-09 セイコーエプソン株式会社 電気光学装置および電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143865A (en) * 1981-02-27 1982-09-06 Toshiba Corp Metal oxide semiconductor type semiconductor device
JPH05291309A (ja) * 1992-04-07 1993-11-05 Mitsubishi Electric Corp マイクロ波半導体装置
JP2015173237A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体装置
JP2016195195A (ja) * 2015-04-01 2016-11-17 株式会社東芝 半導体装置
WO2018153557A1 (de) * 2017-02-23 2018-08-30 Forschungsverbund Berlin E.V. Strahlungsdetektor und verfahren zu dessen herstellung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284579A (ja) 2000-03-28 2001-10-12 Toshiba Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143865A (en) * 1981-02-27 1982-09-06 Toshiba Corp Metal oxide semiconductor type semiconductor device
JPH05291309A (ja) * 1992-04-07 1993-11-05 Mitsubishi Electric Corp マイクロ波半導体装置
JP2015173237A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体装置
JP2016195195A (ja) * 2015-04-01 2016-11-17 株式会社東芝 半導体装置
WO2018153557A1 (de) * 2017-02-23 2018-08-30 Forschungsverbund Berlin E.V. Strahlungsdetektor und verfahren zu dessen herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023284020A1 (zh) * 2021-07-16 2023-01-19 长鑫存储技术有限公司 一种半导体测试结构及其制造方法

Also Published As

Publication number Publication date
JP2021077665A (ja) 2021-05-20
US20220399329A1 (en) 2022-12-15
US12283592B2 (en) 2025-04-22

Similar Documents

Publication Publication Date Title
US12464758B2 (en) Semiconductor device and electronic device
US11480658B2 (en) Imaging apparatus and distance measurement system
US12283592B2 (en) Semiconductor device and electronic equipment
WO2020100569A1 (ja) 制御装置、制御方法及びセンサ制御システム
CN114270624A (zh) 移动体安装的雷达天线、用于移动体安装的雷达天线的模块以及移动体安装的雷达天线系统
EP4080869A1 (en) Information processing device, information processing method, program, image capturing device, and image capturing system
WO2019215979A1 (ja) 画像処理装置、車載装置、画像処理方法及びプログラム
US20230019927A1 (en) Radar apparatus, manufacturing method of radar apparatus, and transmitter/receiver
CN111868778B (zh) 图像处理装置、图像处理方法以及存储介质
US20240120356A1 (en) Imaging device and electronic apparatus
EP3591915A1 (en) Transmission device and communication system
US20230238708A1 (en) Antenna device
EP3483904B1 (en) Electronic component, power supply device and electric vehicle
US11605662B2 (en) Imaging element, imaging device, electronic device, and method of manufacturing imaging element
US20250228029A1 (en) Semiconductor device and method of manufacturing semiconductor device
US11101309B2 (en) Imaging element, method for manufacturing imaging element, and electronic device
US20260101596A1 (en) Photoelectric converter, solid-state image sensor, and ranging system
EP4362099A1 (en) Imaging device and electronic apparatus
US20250359375A1 (en) Imaging device
US20250096526A1 (en) Semiconductor laser device, distance measurement device, and vehicle-mounted device
US20230412923A1 (en) Signal processing device, imaging device, and signal processing method
US10958359B2 (en) Communication apparatus and communication system
US20230335655A1 (en) Solid-state imaging apparatus and a manufacturing method thereof
WO2024150690A1 (ja) 固体撮像装置
WO2024237172A1 (ja) 発光装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20883723

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20883723

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 17755355

Country of ref document: US