WO2020251045A1 - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
WO2020251045A1
WO2020251045A1 PCT/JP2020/023307 JP2020023307W WO2020251045A1 WO 2020251045 A1 WO2020251045 A1 WO 2020251045A1 JP 2020023307 W JP2020023307 W JP 2020023307W WO 2020251045 A1 WO2020251045 A1 WO 2020251045A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
output voltage
state
overshoot
detection unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/023307
Other languages
English (en)
French (fr)
Inventor
公亮 佐藤
立石　哲夫
慎吾 橋口
勲 田古部
雄平 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US17/615,931 priority Critical patent/US12040709B2/en
Priority to DE112020002856.9T priority patent/DE112020002856T5/de
Priority to CN202080043689.XA priority patent/CN114041262B/zh
Priority to JP2021526172A priority patent/JP7610505B2/ja
Publication of WO2020251045A1 publication Critical patent/WO2020251045A1/ja
Anticipated expiration legal-status Critical
Priority to US18/742,699 priority patent/US12556093B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
    • B60R16/033—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for characterised by the use of electrical cells or batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters

Definitions

  • the invention disclosed in the present specification relates to a switching power supply device that steps down an input voltage to an output voltage.
  • the on-resistance of the short-circuit switch connected in parallel to the inductor is changed by repeating the on-state and the off-state of the short-circuit switch connected in parallel with the inductor. This suppresses the undershoot and overshoot of the output voltage.
  • a method that can suppress the overshoot of the output voltage without increasing the capacitance of the output capacitor a method that does not fluctuate the switching frequency is desirable. This is because when the switching frequency fluctuates, the noise frequency also fluctuates, so that the effect of the noise suppressing means (for example, a filter circuit) for suppressing the noise of the fixed frequency may be reduced.
  • the noise suppressing means for example, a filter circuit
  • the switching power supply device disclosed in the present specification is a switching power supply device that lowers the input voltage to the output voltage, and the first end is configured to be connectable to the application end of the input voltage, and the second end is.
  • a first switch configured to be connectable to the first end of the inductor, a first end configured to be connectable to the first end of the inductor and the second end of the first switch, and the second end being the input voltage.
  • a second switch configured to be connectable to a lower voltage application end, with the first end connected to the first end of the inductor, the second end of the first switch, and the first end of the second switch.
  • a third switch which is configured to be possible and whose second end can be connected to the second end of the inductor, a detection unit which detects the occurrence or a sign of overshoot of the output voltage, and the first switch.
  • the second switch and a control unit for controlling the on / off of the third switch are provided, and the control unit is described after the occurrence of the output voltage overshoot or a sign thereof is detected by the detection unit.
  • This is a configuration (first configuration) in which a control state is provided in which the first switch and the second switch are turned off and the third switch is turned on until the overshoot of the output voltage converges.
  • the control unit when the detection unit detects the occurrence or a sign of an overshoot of the output voltage, the control unit turns off the first switch and the second switch.
  • the third switch may be turned on (second configuration).
  • the detection unit also detects the convergence of the overshoot of the output voltage, and the control unit detects the convergence of the overshoot of the output voltage by the detection unit.
  • the third switch may be turned off (third configuration).
  • the detection unit also detects the convergence of the overshoot of the output voltage, and the control unit detects the occurrence or a sign of the overshoot of the output voltage by the detection unit.
  • the detection unit detects the convergence of the overshoot of the output voltage
  • the third switch is on
  • the first switch is turned off
  • at least the third switch is in the off state.
  • the second switch may be turned off, and the on state and the off state of the third switch may be switched at a fixed cycle (fourth configuration).
  • the off state period of the third switch may be a fixed period (fifth configuration).
  • the off state period of the third switch may be 1/10 or less of the fixed cycle (sixth configuration).
  • a configuration in which a voltage of 1.8 MHz or more and 2.1 MHz or less is generated at a connection node between the first switch and the second switch (seventh configuration). ) May be used.
  • the third switch may have a configuration (eighth configuration) including a first switch element and a second switch element connected in series with each other.
  • the first switch element and the second switch element are in the on state during the on state period of the third switch, and the third switch is in the off state period.
  • the first switch element may be in the off state and the second switch element may be in the on state (nineth configuration).
  • the switching power supply device having the eighth or ninth configuration may also be configured to include a clamp portion that clamps the voltage of the connection node between the first switch element and the second switch element within a predetermined range (tenth configuration). Good.
  • the switch control device disclosed in the present specification is a first switch in which the first end is configured to be connectable to the application end of the input voltage and the second end is configured to be connectable to the first end of the inductor.
  • the first end On / off, the first end is configured to be connectable to the first end of the inductor and the second end of the first switch, and the second end is configured to be connectable to the application end of a voltage lower than the input voltage.
  • the on / off of the second switch and the first end are configured to be connectable to the first end of the inductor, the second end of the first switch, and the first end of the second switch.
  • Is a switch control device that controls on / off of a third switch configured to be connectable to the second end of the inductor, and is a detection unit that detects the occurrence of overshoot of the output voltage or a sign thereof.
  • the acquisition unit that acquires the detection result and the on / off of the first switch, the second switch, and the third switch are controlled based on the detection result acquired by the acquisition unit, and the output is performed by the detection unit.
  • the first switch and the second switch are turned off and the third switch is turned on between the time when the voltage overshoot occurs or a sign thereof is detected and the time when the output voltage overshoot converges.
  • the suppression unit when the detection unit detects the occurrence or a sign of an overshoot of the output voltage, the suppression unit turns off the first switch and the second switch. , The third switch may be turned on to suppress the overshoot of the output voltage (12th configuration).
  • the detection unit also detects the convergence of the overshoot of the output voltage
  • the suppression unit detects the convergence of the overshoot of the output voltage by the detection unit.
  • the third switch may be turned off (the thirteenth configuration).
  • the detection unit also detects the convergence of the overshoot of the output voltage, and the suppression unit detects the occurrence or a sign of the overshoot of the output voltage by the detection unit.
  • the detection unit detects the convergence of the overshoot of the output voltage
  • the first switch is turned off, and at least the third switch is in the off state.
  • the second switch may be turned off, and the on state and the off state of the third switch may be switched at a fixed cycle to suppress overshoot of the output voltage (14th configuration).
  • the off state period of the third switch may be a fixed period (15th configuration).
  • the off state period of the third switch may be 1/10 or less of the fixed cycle (16th configuration).
  • connection node between the first switch and the second switch is configured to generate a voltage of 1.8 MHz or more and 2.1 MHz or less (17th configuration). ) May be used.
  • the third switch may have a configuration (18th configuration) including a first switch element and a second switch element connected in series with each other.
  • the first switch element and the second switch element are in the on state during the on state period of the third switch, and the third switch is in the off state period.
  • the first switch element may be in the off state and the second switch element may be in the on state (19th configuration).
  • the in-vehicle device disclosed in the present specification includes a switching power supply device having any of the above 1st to 10th configurations or a switch control device having any of the 11th to 19th configurations (20th configuration). Is.
  • the vehicle disclosed in the present specification has a configuration (21st configuration) including an in-vehicle device having the 20th configuration and a battery for supplying electric power to the in-vehicle device.
  • the figure which shows the 1st configuration example of the asynchronous rectification type switching power supply apparatus The figure which shows the 1st configuration example of the synchronous rectification type switching power supply apparatus.
  • the figure which shows the configuration example of the 3rd switch The figure which shows the other configuration example of the 3rd switch A time chart showing a first operation example of the switching power supply device according to the first configuration example when an output voltage overshoot occurs.
  • the figure which shows the state which the inductor current is regenerating Load current time chart A time chart showing a second operation example of the switching power supply device according to the first configuration example when an output voltage overshoot occurs.
  • the figure which shows the state which the inductor current is regenerating The figure which shows the state which the inductor current flows from the ground to the inductor through the body diode of the 2nd switch.
  • Waveform diagram of output voltage and switch voltage The figure which shows the state which the inductor current is regenerating The figure which shows the state which the inductor current flows from the inductor through the body diode of the 1st switch toward the application end of an input voltage.
  • Waveform diagram of output voltage and switch voltage The figure which shows the 2nd configuration example of the asynchronous rectification type switching power supply apparatus.
  • the figure which shows the state which the inductor current is regenerating (the first control pattern)
  • Waveform diagram of output voltage and switch voltage (first control pattern)
  • the figure which shows the state which the inductor current is regenerating (the first control pattern)
  • Waveform diagram of output voltage and switch voltage (first control pattern) The figure which shows the state which the inductor current is regenerating (the second control pattern) The figure which shows the state which the inductor current flows from the ground to the inductor through the body diode of the 2nd switch (the 2nd control pattern).
  • Waveform diagram of output voltage and switch voltage (second control pattern) The figure which shows the state which the inductor current is regenerating (the second control pattern) The figure which shows the state which the inductor current flows from the inductor through the body diode of the 1st switch toward the application end of an input voltage (second control pattern).
  • Waveform diagram of output voltage and switch voltage (second control pattern) The figure which shows the state which the inductor current is regenerating (the third control pattern) The figure which shows the state which the inductor current flows from the ground to the inductor through the body diode of the 2nd switch (the 3rd control pattern).
  • Waveform diagram of output voltage and switch voltage (third control pattern) The figure which shows the state which the inductor current is regenerating (the third control pattern) The figure which shows the state which the inductor current flows from the inductor through the body diode of the 1st switch toward the application end of an input voltage (third control pattern).
  • Waveform diagram of output voltage and switch voltage (third control pattern)
  • External view showing an example of a vehicle configuration The figure which shows the modification of the synchronous rectification type switching power supply device which concerns on 2nd configuration example.
  • the constant voltage means a voltage that is constant in an ideal state, and is actually a voltage that can fluctuate slightly due to a temperature change or the like.
  • a MOS transistor is a semiconductor whose gate structure is "a layer made of a semiconductor such as a conductor or polysilicon having a small resistance value", an “insulating layer”, and a "P-type, N-type, or intrinsic semiconductor".
  • a field-effect transistor consisting of at least three layers of "layers”. That is, the gate structure of a MOS transistor is not limited to a three-layer structure of metal, oxide, and semiconductor.
  • FIGS. 1A and 1B are diagrams showing a configuration example of a switching power supply device.
  • the switching power supply device 1 shown in FIGS. 1A and 1B is a switching power supply device that steps down the input voltage VIN to the output voltage VOUT, and includes a control unit CNT1, first to third switches SW1 to SW3, an inductor L1 and the like. It includes an output capacitor C1, an output feedback unit FB1, and a detection unit DET1.
  • the control unit CNT1 controls the on / off of the first to third switches SW1 to SW3 based on the outputs of the output return unit FB1 and the detection unit DET1.
  • the control unit CNT1 is a switch control device that controls on / off of the first to third switches SW1 to SW3.
  • the control unit CNT1 is the acquisition unit 2 that acquires the detection result of the detection unit DET1, and the first switch SW1, the second switch SW2, and the third switch SW based on the detection result of the detection unit DET1 acquired by the acquisition unit 2. It includes a suppression unit 3 that controls on / off and suppresses overshoot of the output voltage VOUT.
  • the suppression unit 3 when the detection unit DET1 detects the occurrence of an overshoot of the output voltage VOUT, the suppression unit 3 turns off the first switch SW1 and the second switch SW2, turns the third switch SW3 on, and outputs the voltage. Suppresses VOUT overshoot.
  • the suppression unit 3 has a first period from the detection of the occurrence of the overshoot of the output voltage VOUT by the detection unit DET1 to the detection of the convergence of the overshoot of the output voltage VOUT by the detection unit DET1.
  • the switch SW1 and the second switch SW2 are turned off, and the on state and the off state of the third switch SW3 are switched at a fixed cycle to suppress the overshoot of the output voltage VOUT.
  • the acquisition unit 2 and the suppression unit 3 may be realized by software, may be realized by a hardware circuit, or may be realized by collaboration between hardware and hardware, respectively.
  • the first switch SW1 is configured so that the first end can be connected to the application end of the input voltage VIN and the second end can be connected to the first end of the inductor L1.
  • the first switch SW1 conducts / cuts off the current path from the application end of the input voltage VIN to the inductor L1.
  • a P-channel type MOS transistor, an N-channel type MOS transistor, or the like can be used as the first switch SW1 for example.
  • a bootstrap circuit or the like may be provided in the switching power supply device 1 in order to generate a voltage larger than the input voltage VIN.
  • the first end of the second switch SW2 is configured to be connectable to the first end of the inductor L1 and the second end of the first switch SW1 so that the second end can be connected to the end to which the ground potential is applied.
  • the second switch SW2 conducts / cuts off the current path from the application end of the ground potential to the inductor L1.
  • the second switch SW2 may be configured so that the second end is lower than the input voltage VIN and can be connected to the application end of a voltage other than the ground potential.
  • a diode, an N-channel type MOS transistor, or the like can be used.
  • the switching power supply device 1 becomes the asynchronous rectifying type switching power supply device shown in FIG. 1A.
  • the control unit CNT1 controls the bias voltage applied to the switch SW2 (diode) by controlling the on / off of the switch SW1. Since the on / off of the switch SW2 (diode) is determined by the bias voltage applied to the switch SW2 (diode), the control unit CNT1 indirectly controls the on / off of the switch SW2 (diode).
  • the switching power supply device 1 when an N-channel type MOS transistor is used for the second switch SW2, the switching power supply device 1 becomes the synchronous rectification type switching power supply device shown in FIG. 1B.
  • the switching power supply device 1 when the switching power supply device 1 is a synchronous rectification type switching power supply device, the switching power supply device 1 may be configured to operate in the current continuous mode at the time of light load, has a backflow prevention function, and has a current discontinuous mode at the time of light load. It may be configured to operate with.
  • a pulsed switch voltage VSW is generated at the connection node of the first switch SW1 and the second switch SW2.
  • the inductor L1 and the output capacitor C1 smooth the pulsed switch voltage VSW to generate an output voltage VOUT, and supply the output voltage VOUT to the application end of the output voltage VOUT.
  • a load LD1 is connected to the application end of the output voltage VOUT, and the output voltage VOUT is supplied to the load LD1.
  • the third switch SW3 is configured so that the first end can be connected to the first end of the inductor L1, the second end of the first switch SW1, and the first end of the second switch SW2, and the second end is the first end of the inductor L1. It is configured to be connectable to two ends. In other words, the third switch SW3 is connected in parallel to the inductor L1.
  • an N-channel type MOS transistor or the like can be used as the third switch SW3, for example.
  • the third switch SW3 may be composed of a plurality of elements. Examples of the third switch SW3 composed of a plurality of elements include the third switch SW3 having two N-channel MOS transistors Q1 and Q2 in which the back gate shown in FIG. 1C is commonly connected, as shown in FIG. 1D. Examples thereof include a third switch including three N-channel type MOS transistors Q3 to Q5 to which a back gate is commonly connected.
  • the output feedback unit FB1 generates and outputs a feedback signal according to the output voltage VOUT.
  • the output feedback unit FB1 for example, a resistance voltage divider circuit that generates a feedback signal by resistance voltage dividing the output voltage VOUT can be used. Further, for example, the output feedback unit FB1 may be configured to acquire the output voltage VOUT and output the output voltage VOUT itself as a feedback signal.
  • the output feedback unit FB1 is configured to generate and output a feedback signal according to the current flowing through the inductor L1 (hereinafter referred to as “inductor current IL”) in addition to the feedback signal corresponding to the output voltage VOUT. May be good.
  • the output feedback unit FB1 also generates a feedback signal according to the inductor current IL, so that the current mode can be controlled.
  • the detection unit DET1 detects the occurrence and convergence of an overshoot of the output voltage VOUT.
  • a comparator that inputs the output voltage VOUT to the non-inverting input terminal and inputs a constant voltage (a voltage larger than the target value of the output voltage VOUT) to the inverting input terminal can be used.
  • the comparator switches the output signal from low level to high level when an overshoot of the output voltage VOUT occurs.
  • the comparator switches the output signal from high level to low level when the overshoot of the output voltage VOUT converges.
  • FIG. 2, which will be described later, illustrates this exemplary output signal.
  • the voltage divider of the output voltage VOUT may be input to the non-inverting input terminal of the comparator instead of the output voltage VOUT, and the voltage divider of the constant voltage may be input to the inverting input terminal of the comparator instead of the constant voltage.
  • the output voltage VOUT value at the time of overshoot occurrence detection and overshoot convergence detection are detected.
  • the value of the output voltage VOUT at the time point can be different from each other.
  • the detection unit DET1 does not necessarily have to detect the convergence of the overshoot of the output voltage VOUT. For example, when a counter is provided in the control unit CNT1 and a certain period of time measured by the counter elapses from the time when the detection unit DET1 detects the occurrence of an overshoot of the output voltage VOUT, the control unit CNT1 causes the overshoot of the output voltage VOUT to occur. It may be determined that the convergence has occurred.
  • the detection unit DET1 detects a sign of an overshoot of the output voltage VOUT and the detection unit DET1 detects a sign of an overshoot of the output voltage VOUT
  • the above-mentioned suppression The unit 3 may turn off the first switch SW1 and the second switch SW2 and turn on the third switch SW3 to suppress the overshoot of the output voltage VOUT.
  • the detection unit DET1 detects a sign of an overshoot of the output voltage VOUT and the detection unit DET1 detects a sign of an overshoot of the output voltage VOUT
  • the above-mentioned suppression The unit 3 may turn off the first switch SW1 and the second switch SW2, and switch between the on state and the off state of the third switch SW3 at a fixed cycle to suppress the overshoot of the output voltage VOUT.
  • FIG. 2 is a time chart showing a first operation example of the switching power supply device 1 when an overshoot of the output voltage VOUT occurs.
  • the switching power supply device 1 When the occurrence of overshoot of the output voltage VOUT is detected by the detection unit DET1, the switching power supply device 1 is in the second state START2 under the control of the control unit CNT1.
  • the occurrence of an overshoot of the output voltage VOUT is detected by the detection unit DET1 in the middle of the first state START1 (in the middle of the on-duty period of the switch SW), and the output of the detection unit DET1 changes from low level to high level.
  • the first switch SW1 In the first state START1, the first switch SW1 is in the on state, the second switch SW2 is in the off state, and the third switch SW3 is in the off state under the control of the control unit CNT1.
  • the first switch SW1 is in the off state
  • the second switch SW2 is in the off state
  • the third switch SW3 is in the on state under the control of the control unit CNT1.
  • the inductor L1 and the third switch SW3 are switched when the load current sharply increases.
  • the undershoot of the output voltage VOUT when the load current suddenly increases can also be suppressed.
  • the state of the switching power supply device 1 is maintained in the second state START2 until the convergence of the overshoot of the output voltage VOUT is detected by the detection unit DET1. While the second state START2 is maintained, the inductor current IL gradually decreases due to the on-resistance of the third switch SW3.
  • the state of the switching power supply device 1 is changed from the second state START2 to the first state. There is a transition to START1, but this transition is just an example. That is, after the end of the second state START2, the transition to a state other than the first state START1 may be performed.
  • the second state START2 is maintained without being interrupted from the occurrence of the overshoot of the output voltage VOUT to the convergence. However, if the overshoot of the output voltage VOUT can be suppressed, unlike this operation example, the second state START2 may be temporarily interrupted between the occurrence of the overshoot of the output voltage VOUT and the convergence. The second state START2 may be terminated without waiting for the overshoot of the output voltage VOUT to converge.
  • FIG. 5 is a time chart showing a second operation example of the switching power supply device 1 when an overshoot of the output voltage VOUT occurs.
  • the switching power supply device 1 When the occurrence of overshoot of the output voltage VOUT is detected by the detection unit DET1, the switching power supply device 1 is in the second state START2 under the control of the control unit CNT1.
  • the occurrence of an overshoot of the output voltage VOUT is detected by the detection unit DET1 in the middle of the first state START1 (in the middle of the on-duty period of the switch voltage VSW), and the output of the detection unit DET1 is from low level to high level. It is a time chart when it is switched to and the state of the switching power supply device 1 transitions from the 1st state STATE1 to the 2nd state STATE2.
  • the first switch SW1 and the second switch SW2 complementarily switch between the on state and the off state with a fixed cycle Tfix based on the periodic signal S1, and the third switch SW3 is turned off. It is in a state.
  • the periodic signal S1 is a signal in which a pulse is generated at a fixed period Tfix.
  • the periodic signal S1 may be a signal generated inside the control unit CNT1 or a signal generated outside the control unit CNT1 and acquired by the control unit CNT1. It is desirable to provide a dead time period in which both the first switch SW1 and the second switch SW2 are in the off state when the first switch SW1 and the second switch SW2 are complementarily switched between the on state and the off state.
  • the control unit CNT1 In the second state STATE2, under the control of the control unit CNT1, the first switch SW1 is turned off, the second switch SW2 is turned off, and the on state and the off state of the third switch SW3 are switched in a fixed cycle Tfix. .. In the second state START2, the control unit CNT1 switches between the on state and the off state of the third switch SW3 based on the periodic signal S1.
  • the state STATE 2-1 is a period in which the third switch SW3 is in the on state
  • the state START 2-2 is a period in which the third switch SW3 is in the off state.
  • the state of the switching power supply device 1 is maintained in the second state START2 until the convergence of the overshoot of the output voltage VOUT is detected by the detection unit DET1. While the second state START2 is maintained, the inductor current IL gradually decreases due to the on-resistance of the third switch SW3.
  • the state of the switching power supply device 1 is changed from the second state START2 to the third state. Transition to START3.
  • the first to third switches SW1 to SW3 are turned off by the control of the control unit CNT1.
  • the details of the state STATE2-1 and the state STATE2-2 will be described by taking as an example the case where the N-channel type MOS transistor is used for the first to third switches SW1 to SW3.
  • bipolar transistors may be used for the first to third switches SW1 to SW3, and a "reverse connection diode" may be connected in parallel to each bipolar transistor.
  • the direction in which the current of the "reverse connection diode” flows is opposite to the direction in which the current of the bipolar transistor connected in parallel with the "reverse connection diode" flows.
  • the current supply to the load LD1 side can be cut off.
  • the output voltage VOUT can be substantially clamped near the level at the time of overshoot occurrence. That is, by turning off the first switch SW1 and the second switch SW2 and turning on the third switch SW3 when an overshoot of the output voltage VOUT occurs, it is possible to prevent the output voltage VOUT from further increasing, and the output voltage can be prevented. Overshoot of VOUT can be suppressed.
  • the period of each state STATE2-2 is a fixed period. Specifically, the period of each state STATE2-2 is a fixed period corresponding to the pulse width of the periodic signal S1. It is desirable that the period of each state STATE2-2 is 1/10 or less of the fixed period Tfix. This is because if the period of each state START2-2 is longer than 1/10 of the fixed period Tfix, the time required for the overshoot of the output voltage VOUT to converge exceeds the permissible range.
  • the output voltage VOUT and the switch voltage VSW in the second state STATE are as shown in FIG.
  • the output voltage VOUT is magnified with respect to the switch voltage VSW with respect to the scale in the vertical direction of the paper surface of FIG.
  • the cycle of the switch voltage VSW is a fixed cycle Tfix. That is, since the frequency (switching frequency) of the switch voltage VSW does not fluctuate, the frequency of noise caused by the switching frequency also does not fluctuate. Therefore, there is no possibility that the effect of the noise suppressing means (for example, a filter circuit) for suppressing the noise of a fixed frequency is reduced.
  • the noise suppressing means for example, a filter circuit
  • the current supply to the load LD1 side can be cut off.
  • the output voltage VOUT can be substantially clamped near the level at the time of overshoot occurrence. That is, by turning off the first switch SW1 and the second switch SW2 and turning on the third switch SW3 when an overshoot of the output voltage VOUT occurs, it is possible to prevent the output voltage VOUT from further increasing, and the output voltage can be prevented. Overshoot of VOUT can be suppressed.
  • the output voltage VOUT and the switch voltage VSW in the second state STATE are as shown in FIG. Regarding the scale in the vertical direction of the paper surface of FIG. 11, the output voltage VOUT is enlarged with respect to the switch voltage VSW.
  • the cycle of the switch voltage VSW is a fixed cycle Tfix. That is, since the frequency (switching frequency) of the switch voltage VSW does not fluctuate, the frequency of noise caused by the switching frequency also does not fluctuate. Therefore, there is no possibility that the effect of the noise suppressing means (for example, a filter circuit) for suppressing the noise of a fixed frequency is reduced.
  • FIGS. 12A and 12B are diagrams showing a second configuration example of the switching power supply device.
  • the switching power supply device 11 shown in FIGS. 12A and 12B is a switching power supply device that steps down the input voltage VIN to the output voltage VOUT, and includes a control unit CNT1, first to third switches SW1 to SW3, an inductor L1 and the like. It includes an output capacitor C1, an output feedback unit FB1, and a detection unit DET1.
  • the diodes in FIGS. 12A and 12B are body diodes of MOS transistors.
  • the diodes in FIGS. 14, 15, 17, 17, 18, 20, 21, 23, 24, 26, 27, 29, 30, and 33, which will be described later, are also MOS transistors. It is a body diode of.
  • the suppression unit 3 controls on / off of the first switch SW1, the second switch SW2, and the third switch SW based on the detection result of the detection unit DET1 acquired by the acquisition unit 2, and the detection unit 3
  • the first switch SW1 and the second switch SW2 are turned off during the period from the detection of the occurrence of the overshoot of the output voltage VOUT by the DET1 to the detection of the convergence of the overshoot of the output voltage VOUT by the detection unit DET1.
  • the on state and the off state of the third switch SW3 are switched at a fixed cycle to suppress overshoot of the output voltage VOUT.
  • the switching power supply device 11 becomes the asynchronous rectifying type switching power supply device shown in FIG. 12A.
  • the control unit CNT1 controls the bias voltage applied to the switch SW2 (diode) by controlling the on / off of the switch SW1. Since the on / off of the switch SW2 (diode) is determined by the bias voltage applied to the switch SW2 (diode), the control unit CNT1 indirectly controls the on / off of the switch SW2 (diode).
  • the switching power supply device 11 becomes the synchronous rectification type switching power supply device shown in FIG. 12B.
  • the switching power supply device 11 may be configured to operate in the current continuous mode at the time of light load, has a backflow prevention function, and has a current discontinuous mode at the time of light load. It may be configured to operate with.
  • the third switch SW3 for example, an N-channel type MOS transistor or the like can be used.
  • the third switch SW3 includes a first switch element and a second switch element connected in series with each other.
  • two N-channel MOS transistors Q1 and Q2 are used as the first switch element and the second switch element.
  • the drain of the N-channel type MOS transistor Q1 is connected to the connection node of the first switch SW1 and the second switch SW2.
  • the source and back gate of the N-channel MOS transistor Q1 are connected to the source and back gate of the N-channel MOS transistor Q2.
  • the drain of the N-channel type MOS transistor Q2 is connected to the connection node of the inductor L1 and the output capacitor C1.
  • the N-channel type MOS transistor Q1 may be a transistor having a higher withstand voltage than the N-channel type MOS transistor Q2.
  • the detection unit DET1 detects the occurrence and convergence of an overshoot of the output voltage VOUT.
  • a comparator that inputs the output voltage VOUT to the non-inverting input terminal and inputs a constant voltage (a voltage larger than the target value of the output voltage VOUT) to the inverting input terminal can be used.
  • the comparator switches the output signal from low level to high level when an overshoot of the output voltage VOUT occurs.
  • the comparator switches the output signal from high level to low level when the overshoot of the output voltage VOUT converges.
  • FIG. 13, which will be described later, illustrates this exemplary output signal.
  • the voltage divider of the output voltage VOUT may be input to the non-inverting input terminal of the comparator instead of the output voltage VOUT, and the voltage divider of the constant voltage may be input to the inverting input terminal of the comparator instead of the constant voltage.
  • the output voltage VOUT value at the time of overshoot occurrence detection and overshoot convergence detection are detected.
  • the value of the output voltage VOUT at the time point can be different from each other.
  • the detection unit DET1 detects a sign of an overshoot of the output voltage VOUT and the detection unit DET1 detects a sign of an overshoot of the output voltage VOUT
  • the above-mentioned suppression The unit 3 may turn off the first switch SW1 and the second switch SW2, and switch between the on state and the off state of the third switch SW3 at a fixed cycle to suppress the overshoot of the output voltage VOUT.
  • FIG. 13 is a time chart showing the operation of the switching power supply device 11 when an overshoot of the output voltage VOUT occurs.
  • the switching power supply device 11 When the occurrence of overshoot of the output voltage VOUT is detected by the detection unit DET1, the switching power supply device 11 is in the second state START2 under the control of the control unit CNT1.
  • the occurrence of an overshoot of the output voltage VOUT is detected by the detection unit DET1 in the middle of the first state START1 (in the middle of the on-duty period of the switch voltage VSW), and the output of the detection unit DET1 is from low level to high level. It is a time chart when the state of the switching power supply device 11 changes from the first state STATE1 to the second state STATE2.
  • the first switch SW1 and the second switch SW2 complementarily switch between the on state and the off state with a fixed cycle Tfix based on the periodic signal S1, and the third switch SW3 is turned off. It is in a state.
  • the periodic signal S1 is a signal in which a pulse is generated at a fixed period Tfix.
  • the periodic signal S1 may be a signal generated inside the control unit CNT1 or a signal generated outside the control unit CNT1 and acquired by the control unit CNT1. It is desirable to provide a dead time period in which both the first switch SW1 and the second switch SW2 are in the off state when the first switch SW1 and the second switch SW2 are complementarily switched between the on state and the off state.
  • the first switch SW1 is turned off, the second switch SW2 is turned off, and the on state and the off state of the third switch SW3 are switched in a fixed cycle Tfix by the control of the control unit CNT1. ..
  • the control unit CNT1 switches between the on state and the off state of the third switch SW3 based on the periodic signal S1.
  • the state STATE 2-1 is a period in which the third switch SW3 is in the on state
  • the state START 2-2 is a period in which the third switch SW3 is in the off state.
  • the state of the switching power supply device 11 is maintained in the second state START2 until the convergence of the overshoot of the output voltage VOUT is detected by the detection unit DET1. While the second state START2 is maintained, the inductor current IL gradually decreases due to the on-resistance of the third switch SW3.
  • the state of the switching power supply device 11 changes from the second state START2 to the third state. Transition to START3.
  • the first to third switches SW1 to SW3 are turned off by the control of the control unit CNT1.
  • a bipolar transistor may be used for the first switch SW1 and the second switch SW2, and a "reverse connection diode" may be connected in parallel to each bipolar transistor.
  • the direction in which the current of the "reverse connection diode” flows is opposite to the direction in which the current of the bipolar transistor connected in parallel with the "reverse connection diode” flows.
  • a bipolar transistor may be used instead of the N-channel MOS transistors Q1 and Q2, and a "reverse connection diode” may be connected in parallel to each bipolar transistor.
  • the current supply to the load LD1 side can be cut off.
  • the output voltage VOUT can be substantially clamped near the level at the time of overshoot occurrence. That is, when the output voltage VOUT overshoot occurs, the first switch SW1 and the second switch SW2 are turned off, and the N-channel type MOS transistors Q1 and Q2 are turned on to prevent the output voltage VOUT from further increasing. It is possible to suppress the overshoot of the output voltage VOUT.
  • the inductor current IL includes the inductor L1, the body diode of the N-channel type MOS transistor Q1, and the N-channel type MOS. It regenerates in a closed circuit including the transistor Q2. Therefore, the switch voltage VSW becomes VOUT-Vf Q1 .
  • Vf Q1 is the forward voltage of the body diode of the N-channel type MOS transistor Q1.
  • the period of each state STATE2-2 is a fixed period. Specifically, the period of each state STATE2-2 is a fixed period corresponding to the pulse width of the periodic signal S1. It is desirable that the period of each state STATE2-2 is 1/10 or less of the fixed period Tfix. This is because if the period of each state START2-2 is longer than 1/10 of the fixed period Tfix, the time required for the overshoot of the output voltage VOUT to converge exceeds the permissible range.
  • the output voltage VOUT and the switch voltage VSW in the second state STATE are as shown in FIG. Regarding the scale in the vertical direction of the paper surface of FIG. 16, the output voltage VOUT is enlarged with respect to the switch voltage VSW.
  • the cycle of the switch voltage VSW is a fixed cycle Tfix. That is, since the frequency (switching frequency) of the switch voltage VSW does not fluctuate, the frequency of noise caused by the switching frequency also does not fluctuate. Therefore, there is no possibility that the effect of the noise suppressing means (for example, a filter circuit) for suppressing the noise of a fixed frequency is reduced.
  • the current supply to the load LD1 side can be cut off.
  • the output voltage VOUT can be substantially clamped near the level at the time of overshoot occurrence. That is, when the output voltage VOUT overshoot occurs, the first switch SW1 and the second switch SW2 are turned off, and the N-channel type MOS transistors Q1 and Q2 are turned on to prevent the output voltage VOUT from further increasing. It is possible to suppress the overshoot of the output voltage VOUT.
  • the output voltage VOUT and the switch voltage VSW in the second state STATE are as shown in FIG.
  • the output voltage VOUT is magnified with respect to the switch voltage VSW with respect to the scale in the vertical direction of the paper in FIG.
  • the cycle of the switch voltage VSW is a fixed cycle Tfix. That is, since the frequency (switching frequency) of the switch voltage VSW does not fluctuate, the frequency of noise caused by the switching frequency also does not fluctuate. Therefore, there is no possibility that the effect of the noise suppressing means (for example, a filter circuit) for suppressing the noise of a fixed frequency is reduced.
  • the noise suppressing means for example, a filter circuit
  • the current supply to the load LD1 side can be cut off.
  • the output voltage VOUT can be substantially clamped near the level at the time of overshoot occurrence. That is, when the output voltage VOUT overshoot occurs, the first switch SW1 and the second switch SW2 are turned off, and the N-channel type MOS transistors Q1 and Q2 are turned on to prevent the output voltage VOUT from further increasing. It is possible to suppress the overshoot of the output voltage VOUT.
  • the output voltage VOUT and the switch voltage VSW in the second state STATE are as shown in FIG.
  • the output voltage VOUT is magnified with respect to the switch voltage VSW with respect to the scale in the vertical direction of the paper surface of FIG.
  • the cycle of the switch voltage VSW is a fixed cycle Tfix. That is, since the frequency (switching frequency) of the switch voltage VSW does not fluctuate, the frequency of noise caused by the switching frequency also does not fluctuate. Therefore, there is no possibility that the effect of the noise suppressing means (for example, a filter circuit) for suppressing the noise of a fixed frequency is reduced.
  • the noise suppressing means for example, a filter circuit
  • the current supply to the load LD1 side can be cut off.
  • the output voltage VOUT can be substantially clamped near the level at the time of overshoot occurrence. That is, when the output voltage VOUT overshoot occurs, the first switch SW1 and the second switch SW2 are turned off, and the N-channel type MOS transistors Q1 and Q2 are turned on to prevent the output voltage VOUT from further increasing. It is possible to suppress the overshoot of the output voltage VOUT.
  • the inductor current IL is the inductor L1, the N-channel type MOS transistor Q1, and the N-channel type MOS transistor Q2. Regenerates in a closed circuit that includes a body diode. Therefore, the switch voltage VSW becomes VOUT + Vf Q2 .
  • Vf Q2 is the forward voltage of the body diode of the N-channel type MOS transistor Q2.
  • the output voltage VOUT and the switch voltage VSW in the second state STATE are as shown in FIG.
  • the output voltage VOUT is magnified with respect to the switch voltage VSW with respect to the scale in the vertical direction of the paper in FIG.
  • the cycle of the switch voltage VSW is a fixed cycle Tfix. That is, since the frequency (switching frequency) of the switch voltage VSW does not fluctuate, the frequency of noise caused by the switching frequency also does not fluctuate. Therefore, there is no possibility that the effect of the noise suppressing means (for example, a filter circuit) for suppressing the noise of a fixed frequency is reduced.
  • the noise suppressing means for example, a filter circuit
  • the current supply to the load LD1 side can be cut off.
  • the output voltage VOUT can be substantially clamped near the level at the time of overshoot occurrence. That is, when the output voltage VOUT overshoot occurs, the first switch SW1 and the second switch SW2 are turned off, and the N-channel type MOS transistors Q1 and Q2 are turned on to prevent the output voltage VOUT from further increasing. It is possible to suppress the overshoot of the output voltage VOUT.
  • the output voltage VOUT and the switch voltage VSW in the second state STATE are as shown in FIG. 28.
  • the output voltage VOUT is magnified with respect to the switch voltage VSW with respect to the scale in the vertical direction of the paper in FIG. 28.
  • the cycle of the switch voltage VSW is a fixed cycle Tfix. That is, since the frequency (switching frequency) of the switch voltage VSW does not fluctuate, the frequency of noise caused by the switching frequency also does not fluctuate. Therefore, there is no possibility that the effect of the noise suppressing means (for example, a filter circuit) for suppressing the noise of a fixed frequency is reduced.
  • the noise suppressing means for example, a filter circuit
  • the current supply to the load LD1 side can be cut off.
  • the output voltage VOUT can be substantially clamped near the level at the time of overshoot occurrence. That is, when the output voltage VOUT overshoot occurs, the first switch SW1 and the second switch SW2 are turned off, and the N-channel type MOS transistors Q1 and Q2 are turned on to prevent the output voltage VOUT from further increasing. It is possible to suppress the overshoot of the output voltage VOUT.
  • the inductor current IL applies the input voltage VIN from the inductor L1 via the body diode of the first switch SW1. It flows toward the edge. Therefore, the switch voltage VSW becomes VIN + Vf SW1 .
  • the output voltage VOUT and the switch voltage VSW in the second state STATE are as shown in FIG.
  • the output voltage VOUT is magnified with respect to the switch voltage VSW with respect to the scale in the vertical direction of the paper surface of FIG.
  • the cycle of the switch voltage VSW is a fixed cycle Tfix. That is, since the frequency (switching frequency) of the switch voltage VSW does not fluctuate, the frequency of noise caused by the switching frequency also does not fluctuate. Therefore, there is no possibility that the effect of the noise suppressing means (for example, a filter circuit) for suppressing the noise of a fixed frequency is reduced.
  • the noise suppressing means for example, a filter circuit
  • FIG. 32 is an external view showing a configuration example of a vehicle equipped with an in-vehicle device.
  • the vehicle X of this configuration example is equipped with in-vehicle devices X11 to X17 and a battery (not shown) for supplying electric power to these in-vehicle devices X11 to X17.
  • the in-vehicle device X11 is an engine control unit that performs engine-related control (injection control, electronic throttle control, idling control, oxygen sensor heater control, auto cruise control, etc.).
  • the in-vehicle device X12 is a lamp control unit that controls turning on and off such as HID [high intensity discharged lamp] and DRL [daytime running lamp].
  • the in-vehicle device X13 is a transmission control unit that performs control related to the transmission.
  • the in-vehicle device X14 is a body control unit that performs controls related to the movement of the vehicle X (ABS [anti-lock brake system] control, EPS [electric power steering] control, electronic suspension control, etc.).
  • ABS anti-lock brake system
  • EPS electric power steering
  • electronic suspension control etc.
  • the in-vehicle device X15 is a security control unit that controls drive such as a door lock and a security alarm.
  • the in-vehicle device X16 is an electronic device incorporated in the vehicle X at the factory shipment stage as a standard equipment or a manufacturer's option such as a wiper, an electric door mirror, a power window, an electric sunroof, an electric seat, and an air conditioner.
  • the in-vehicle device X17 is an electronic device that is arbitrarily attached to the vehicle X by the user, such as an in-vehicle A / V [audio / visual] device, a car navigation system, and an ETC [Electronic Toll Collection System].
  • both the switching power supply devices 1 and 11 described above can be incorporated into any of the in-vehicle devices X11 to X17.
  • control unit CNT1 may turn on the second switch SW2 in the state START2-2. Further, for example, when the inductor current IL is in the negative direction, the control unit CNT1 may turn on the first switch SW1 in the state START2-2.
  • the set value of the fixed period Tfix may be changeable. By changing the cycle of the cycle signal S1, the set value of the fixed cycle Tfix can be changed.
  • the control unit CNT1 when the inductor current IL is in the positive direction in the second control pattern or the third control pattern, the control unit CNT1 turns on the second switch SW2 in the state STATE2-2. It may be. Further, for example, when the inductor current IL is in the negative direction in the first control pattern or the third control pattern, the control unit CNT1 may turn on the first switch SW1 in the state START2-2.
  • the set value of the fixed cycle Tfix may be changeable. By changing the cycle of the cycle signal S1, the set value of the fixed cycle Tfix can be changed.
  • the body diode of the N-channel type MOS transistor Q3 is used as the clamp portion described above.
  • the drain of the N-channel type MOS transistor Q3 is connected to a connection node between the N-channel type MOS transistor Q1 used as the first switch element and the N-channel type MOS transistor Q2 used as the second switch element.
  • the gate and source of the N-channel MOS transistor Q3 are connected to the ground potential.
  • the lower limit of the voltage of the connection node between the N-channel type MOS transistor Q1 and the N-channel type MOS transistor Q2 is obtained by subtracting the forward voltage of the body diode of the N-channel type MOS transistor Q3 from the ground potential. Value.
  • the upper limit of the voltage of the connection node between the N-channel type MOS transistor Q1 and the N-channel type MOS transistor Q2 is the avalanche breakdown voltage of the body diode of the N-channel type MOS transistor Q3 from the ground potential. become.
  • the present invention can be used in a step-down switching power supply device used in all fields (home appliances field, automobile field, industrial machinery field, etc.).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

スイッチング電源装置は、第１端が入力電圧の印加端に接続可能に構成され、第２端がインダクタの第１端に接続可能に構成される第１スイッチと、第１端が前記インダクタの第１端に接続可能に構成され、第２端が前記入力電圧よりも低い電圧の印加端に接続可能に構成される第２スイッチと、第１端が前記インダクタの第１端に接続可能に構成され、第２端が前記インダクタの第２端に接続可能に構成される第３スイッチと、出力電圧のオーバーシュートの発生又はその予兆を検出する検出部と、前記第１スイッチ、前記第２スイッチ、及び前記第３スイッチのオン／オフを制御する制御部と、を備える。前記制御部は、前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されてから前記出力電圧のオーバーシュートが収束するまでの間に、前記第１スイッチ及び前記第２スイッチをオフ状態にし、前記第３スイッチをオン状態にする制御状態を設ける。

Description

スイッチング電源装置
　本明細書中に開示されている発明は、入力電圧を出力電圧に降圧するスイッチング電源装置に関する。
　入力電圧を出力電圧に降圧する降圧型スイッチング電源装置では、一般的に出力電流が急峻に減少すると、出力電圧にオーバーシュートが生じる。
米国特許第６２７１６５１号明細書（第５欄第２－４５行）
　出力コンデンサの静電容量を大きくすることで出力電圧のオーバーシュートを抑制することができる。しかしながら、出力コンデンサの静電容量を大きくすることは、装置の大型化及びコストアップの要因となる。このため、出力コンデンサの静電容量を大きくせずとも出力電圧のオーバーシュートを抑制できる手法が望まれている。
　特許文献１に開示されているスイッチング電源装置では、インダクタに並列接続される短絡スイッチのオン状態とオフ状態とを繰り返すことによって、又は、インダクタに並列接続される短絡スイッチのオン抵抗を変化させることによって、出力電圧のアンダーシュート及びオーバーシュートを抑制している。
　しかしながら、特許文献１に開示されているスイッチング電源装置は、出力電圧のオーバーシュートを抑制する際に、短絡スイッチと整流スイッチの両方をオンにするので、負荷から短絡スイッチ及び整流スイッチを介してグランドに電流が流れ、損失が大きくなるという問題を有している。
　また、出力コンデンサの静電容量を大きくせずとも出力電圧のオーバーシュートを抑制できる手法としては、スイッチング周波数が変動しない手法が望ましい。スイッチング周波数が変動すると、ノイズの周波数も変動するので、固定周波数のノイズを抑制するノイズ抑制手段（例えばフィルタ回路など）の効果が減少してしまうことがあるためである。
　本明細書中に開示されているスイッチング電源装置は、入力電圧を出力電圧に降圧するスイッチング電源装置であって、第１端が前記入力電圧の印加端に接続可能に構成され、第２端がインダクタの第１端に接続可能に構成される第１スイッチと、第１端が前記インダクタの第１端及び前記第１スイッチの第２端に接続可能に構成され、第２端が前記入力電圧よりも低い電圧の印加端に接続可能に構成される第２スイッチと、第１端が前記インダクタの第１端、前記第１スイッチの第２端、及び前記第２スイッチの第１端に接続可能に構成され、第２端が前記インダクタの第２端に接続可能に構成される第３スイッチと、前記出力電圧のオーバーシュートの発生又はその予兆を検出する検出部と、前記第１スイッチ、前記第２スイッチ、及び前記第３スイッチのオン／オフを制御する制御部と、を備え、前記制御部は、前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されてから前記出力電圧のオーバーシュートが収束するまでの間に、前記第１スイッチ及び前記第２スイッチをオフ状態にし、前記第３スイッチをオン状態にする制御状態を設ける構成（第１の構成）である。
　上記第１の構成のスイッチング電源装置において、前記制御部は、前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されると、前記第１スイッチ及び前記第２スイッチをオフ状態にし、前記第３スイッチをオン状態にする構成（第２の構成）としてもよい。
　上記第２の構成のスイッチング電源装置において、前記検出部は、前記出力電圧のオーバーシュートの収束も検出し、前記制御部は、前記検出部によって前記出力電圧のオーバーシュートの収束が検出されると、前記第３スイッチをオフ状態にする構成（第３の構成）としてもよい。
　上記第１の構成のスイッチング電源装置において、前記検出部は、前記出力電圧のオーバーシュートの収束も検出し、前記制御部は、前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されてから、前記検出部によって前記出力電圧のオーバーシュートの収束が検出されるまでの期間、少なくとも前記第３スイッチがオン状態であるときには前記第１スイッチをオフ状態にし、少なくとも前記第３スイッチがオン状態であるときには前記第２スイッチをオフ状態にし、前記第３スイッチのオン状態とオフ状態とを固定周期で切り替える構成（第４の構成）としてもよい。
　上記第４の構成のスイッチング電源装置において、前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されてから、前記検出部によって前記出力電圧のオーバーシュートの収束が検出されるまでの期間において、前記第３スイッチのオフ状態期間は固定期間である構成（第５の構成）としてもよい。
　上記第５の構成のスイッチング電源装置において、前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されてから、前記検出部によって前記出力電圧のオーバーシュートの収束が検出されるまでの期間において、前記第３スイッチのオフ状態期間は前記固定周期の１／１０以下である構成（第６の構成）としてもよい。
　上記第４～第６いずれかの構成のスイッチング電源装置において、前記第１スイッチと前記第２スイッチとの接続ノードに、１．８ＭＨｚ以上２．１ＭＨｚ以下の電圧を発生させる構成（第７の構成）としてもよい。
　上記第４～第７いずれかの構成のスイッチング電源装置において、前記第３スイッチは、互いに直列接続される第１スイッチ素子及び第２スイッチ素子を含む構成（第８の構成）としてもよい。
　上記第８の構成のスイッチング電源装置において、前記第３スイッチのオン状態期間において、前記第１スイッチ素子及び前記第２スイッチ素子はオン状態であって、前記第３スイッチのオフ状態期間において、前記第１スイッチ素子はオフ状態であり前記第２スイッチ素子はオン状態である構成（第９の構成）としてもよい。
　上記第８又は第９の構成のスイッチング電源装置において、前記第１スイッチ素子と前記第２スイッチ素子との接続ノードの電圧を所定範囲にクランプするクランプ部を備える構成（第１０の構成）としてもよい。
　本明細書中に開示されているスイッチ制御装置は、第１端が入力電圧の印加端に接続可能に構成され、第２端がインダクタの第１端に接続可能に構成される第１スイッチのオン／オフと、第１端が前記インダクタの第１端及び前記第１スイッチの第２端に接続可能に構成され、第２端が前記入力電圧よりも低い電圧の印加端に接続可能に構成される第２スイッチのオン／オフと、第１端が前記インダクタの第１端、前記第１スイッチの第２端、及び前記第２スイッチの第１端に接続可能に構成され、第２端が前記インダクタの第２端に接続可能に構成される第３スイッチのオン／オフと、を制御するスイッチ制御装置であって、前記出力電圧のオーバーシュートの発生又はその予兆を検出する検出部の検出結果を取得する取得部と、前記取得部によって取得された前記検出結果に基づき前記第１スイッチ、前記第２スイッチ、及び前記第３スイッチのオン／オフを制御し、前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されてから前記出力電圧のオーバーシュートが収束するまでの間に、前記第１スイッチ及び前記第２スイッチをオフ状態にし、前記第３スイッチをオン状態にする制御状態を設けて前記出力電圧のオーバーシュートを抑制する抑制部と、を備える構成（第１１の構成）である。
　上記第１１の構成のスイッチ制御装置において、前記抑制部は、前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されると、前記第１スイッチ及び前記第２スイッチをオフ状態にし、前記第３スイッチをオン状態にして前記出力電圧のオーバーシュートを抑制する構成（第１２の構成）としてもよい。
　上記第１２の構成のスイッチ制御装置において、前記検出部は、前記出力電圧のオーバーシュートの収束も検出し、前記抑制部は、前記検出部によって前記出力電圧のオーバーシュートの収束が検出されると、前記第３スイッチをオフ状態にする構成（第１３の構成）としてもよい。
　上記第１１の構成のスイッチ制御装置において、前記検出部は、前記出力電圧のオーバーシュートの収束も検出し、前記抑制部は、前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されてから、前記検出部によって前記出力電圧のオーバーシュートの収束が検出されるまでの期間、少なくとも前記第３スイッチがオン状態であるときには前記第１スイッチをオフ状態にし、少なくとも前記第３スイッチがオン状態であるときには前記第２スイッチをオフ状態にし、前記第３スイッチのオン状態とオフ状態とを固定周期で切り替えて前記出力電圧のオーバーシュートを抑制する構成（第１４の構成）としてもよい。
　上記第１４の構成のスイッチ制御装置において、前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されてから、前記検出部によって前記出力電圧のオーバーシュートの収束が検出されるまでの期間において、前記第３スイッチのオフ状態期間は固定期間である構成（第１５の構成）としてもよい。
　上記第１５の構成のスイッチ制御装置において、前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されてから、前記検出部によって前記出力電圧のオーバーシュートの収束が検出されるまでの期間において、前記第３スイッチのオフ状態期間は前記固定周期の１／１０以下である構成（第１６の構成）としてもよい。
　上記第１４～第１６いずれかの構成のスイッチ制御装置において、前記第１スイッチと前記第２スイッチとの接続ノードに、１．８ＭＨｚ以上２．１ＭＨｚ以下の電圧を発生させる構成（第１７の構成）としてもよい。
　上記第１４～第１７いずれかの構成のスイッチ制御装置において、前記第３スイッチは、互いに直列接続される第１スイッチ素子及び第２スイッチ素子を含む構成（第１８の構成）としてもよい。
　上記第１８の構成のスイッチ制御装置において、前記第３スイッチのオン状態期間において、前記第１スイッチ素子及び前記第２スイッチ素子はオン状態であって、前記第３スイッチのオフ状態期間において、前記第１スイッチ素子はオフ状態であり前記第２スイッチ素子はオン状態である構成（第１９の構成）としてもよい。
　本明細書中に開示されている車載機器は、上記第１～１０いずれかの構成のスイッチング電源装置又は上記第１１～第１９いずれかの構成のスイッチ制御装置を備える構成（第２０の構成）である。
　本明細書中に開示されている車両は、上記第２０の構成の車載機器と、前記車載機器に電力を供給するバッテリと、を備える構成（第２１の構成）である。
　本明細書中に開示されている発明によれば、スイッチング電源装置の出力電圧のオーバーシュートを抑制することができる。
非同期整流型スイッチング電源装置の第１構成例を示す図 同期整流型スイッチング電源装置の第１構成例を示す図 第３スイッチの構成例を示す図 第３スイッチの他の構成例を示す図 出力電圧のオーバーシュートが発生したときの第１構成例に係るスイッチング電源装置の第１動作例を示すタイムチャート インダクタ電流が回生している状態を示す図 負荷電流のタイムチャート 出力電圧のオーバーシュートが発生したときの第１構成例に係るスイッチング電源装置の第２動作例を示すタイムチャート インダクタ電流が回生している状態を示す図 インダクタ電流がグランドから第２スイッチのボディダイオードを介してインダクタに向かって流れる状態を示す図 出力電圧及びスイッチ電圧の波形図 インダクタ電流が回生している状態を示す図 インダクタ電流がインダクタから第１スイッチのボディダイオードを介して入力電圧の印加端に向かって流れる状態を示す図 出力電圧及びスイッチ電圧の波形図 非同期整流型スイッチング電源装置の第２構成例を示す図 同期整流型スイッチング電源装置の第２構成例を示す図 出力電圧のオーバーシュートが発生したときの第２構成例に係るスイッチング電源装置の動作例を示すタイムチャート インダクタ電流が回生している状態を示す図（第１制御パターン） インダクタ電流がグランドから第２スイッチのボディダイオードを介してインダクタに向かって流れる状態を示す図（第１制御パターン） 出力電圧及びスイッチ電圧の波形図（第１制御パターン） インダクタ電流が回生している状態を示す図（第１制御パターン） インダクタ電流がインダクタから第１スイッチのボディダイオードを介して入力電圧の印加端に向かって流れる状態を示す図（第１制御パターン） 出力電圧及びスイッチ電圧の波形図（第１制御パターン） インダクタ電流が回生している状態を示す図（第２制御パターン） インダクタ電流がグランドから第２スイッチのボディダイオードを介してインダクタに向かって流れる状態を示す図（第２制御パターン） 出力電圧及びスイッチ電圧の波形図（第２制御パターン） インダクタ電流が回生している状態を示す図（第２制御パターン） インダクタ電流がインダクタから第１スイッチのボディダイオードを介して入力電圧の印加端に向かって流れる状態を示す図（第２制御パターン） 出力電圧及びスイッチ電圧の波形図（第２制御パターン） インダクタ電流が回生している状態を示す図（第３制御パターン） インダクタ電流がグランドから第２スイッチのボディダイオードを介してインダクタに向かって流れる状態を示す図（第３制御パターン） 出力電圧及びスイッチ電圧の波形図（第３制御パターン） インダクタ電流が回生している状態を示す図（第３制御パターン） インダクタ電流がインダクタから第１スイッチのボディダイオードを介して入力電圧の印加端に向かって流れる状態を示す図（第３制御パターン） 出力電圧及びスイッチ電圧の波形図（第３制御パターン） 車両の一構成例を示す外観図 第２構成例に係る同期整流型スイッチング電源装置の変形例を示す図
　本明細書において、定電圧とは、理想的な状態において一定である電圧を意味しており、実際には温度変化等により僅かに変動し得る電圧である。
　本明細書において、ＭＯＳトランジスタとは、ゲートの構造が、「導電体または抵抗値が小さいポリシリコン等の半導体からなる層」、「絶縁層」、及び「Ｐ型、Ｎ型、又は真性の半導体層」”の少なくとも３層からなる電界効果トランジスタをいう。つまり、ＭＯＳトランジスタのゲートの構造は、金属、酸化物、及び半導体の３層構造に限定されない。
＜スイッチング電源装置の第１構成例＞
　図１Ａ及び図１Ｂは、スイッチング電源装置の構成例を示す図である。図１Ａ及び図１Ｂに示すスイッチング電源装置１は、入力電圧ＶＩＮを出力電圧ＶＯＵＴに降圧するスイッチング電源装置であって、制御部ＣＮＴ１と、第１～第３スイッチＳＷ１～ＳＷ３と、インダクタＬ１と、出力コンデンサＣ１と、出力帰還部ＦＢ１と、検出部ＤＥＴ１と、を備える。
　制御部ＣＮＴ１は、出力帰還部ＦＢ１及び検出部ＤＥＴ１の各出力に基づき、第１～第３スイッチＳＷ１～ＳＷ３のオン／オフを制御する。言い換えると、制御部ＣＮＴ１は、第１～第３スイッチＳＷ１～ＳＷ３のオン／オフを制御するスイッチ制御装置である。制御部ＣＮＴ１は、検出部ＤＥＴ１の検出結果を取得する取得部２と、取得部２によって取得された検出部ＤＥＴ１の検出結果に基づき第１スイッチＳＷ１、第２スイッチＳＷ２、及び第３スイッチＳＷのオン／オフを制御し、出力電圧ＶＯＵＴのオーバーシュートを抑制する抑制部３と、を備える。
　抑制部３は、例えば、検出部ＤＥＴ１によって出力電圧ＶＯＵＴのオーバーシュートの発生が検出されると、第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にし、第３スイッチＳＷ３をオン状態にして出力電圧ＶＯＵＴのオーバーシュートを抑制する。抑制部３は、他の例として、検出部ＤＥＴ１によって出力電圧ＶＯＵＴのオーバーシュートの発生が検出されてから、検出部ＤＥＴ１によって出力電圧ＶＯＵＴのオーバーシュートの収束が検出されるまでの期間、第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にし、第３スイッチＳＷ３のオン状態とオフ状態とを固定周期で切り替えて出力電圧ＶＯＵＴのオーバーシュートを抑制する。
　取得部２及び抑制部３はそれぞれ、ソフトウェア的に実現されてもよく、ハードウェア回路によって実現されてもよく、フトウェアとハードウェアとの協働によって実現されてもよい。
　第１スイッチＳＷ１は、第１端が入力電圧ＶＩＮの印加端に接続可能に構成され、第２端がインダクタＬ１の第１端に接続可能に構成される。第１スイッチＳＷ１は、入力電圧ＶＩＮの印加端からインダクタＬ１に至る電流経路を導通／遮断する。第１スイッチＳＷ１としては、例えばＰチャネル型ＭＯＳトランジスタ、Ｎチャネル型ＭＯＳトランジスタ等を用いることができる。例えば第１スイッチＳＷ１にＮチャネル型ＭＯＳトランジスタを用いる場合、入力電圧ＶＩＮより大きい電圧を生成するためにブートストラップ回路等をスイッチング電源装置１に設けるようにすればよい。
　第２スイッチＳＷ２は、第１端がインダクタＬ１の第１端及び第１スイッチＳＷ１の第２端に接続可能に構成され、第２端がグランド電位の印加端に接続可能に構成される。第２スイッチＳＷ２は、グランド電位の印加端からインダクタＬ１に至る電流経路を導通／遮断する。なお、本構成例とは異なり、第２スイッチＳＷ２は、第２端が入力電圧ＶＩＮよりも低く且つグランド電位以外の電圧の印加端に接続可能に構成されてもよい。第２スイッチＳＷ２としては、例えばダイオード、Ｎチャネル型ＭＯＳトランジスタ等を用いることができる。
　例えば第２スイッチＳＷ２にダイオードを用いる場合、スイッチング電源装置１は図１Ａに示す非同期整流型スイッチング電源装置になる。
　スイッチング電源装置１が非同期整流型スイッチング電源装置である場合、制御部ＣＮＴ１は、スイッチＳＷ１のオン／オフを制御することでスイッチＳＷ２（ダイオード）にかかるバイアス電圧を制御する。スイッチＳＷ２（ダイオード）のオン／オフはスイッチＳＷ２（ダイオード）にかかるバイアス電圧によって決まるので、制御部ＣＮＴ１は、スイッチＳＷ２（ダイオード）のオン／オフを間接的に制御している。
　例えば第２スイッチＳＷ２にＮチャネル型ＭＯＳトランジスタを用いる場合、スイッチング電源装置１は図１Ｂに示す同期整流型スイッチング電源装置になる。スイッチング電源装置１が同期整流型スイッチング電源装置である場合、スイッチング電源装置１は、軽負荷時に電流連続モードで動作する構成であってもよく、逆流防止機能を有し軽負荷時に電流不連続モードで動作する構成であってもよい。
　第１スイッチＳＷ１及び第２スイッチＳＷ２のスイッチングによって、第１スイッチＳＷ１と第２スイッチＳＷ２の接続ノードにパルス状のスイッチ電圧ＶＳＷが生成される。インダクタＬ１及び出力コンデンサＣ１は、パルス状のスイッチ電圧ＶＳＷを平滑化して出力電圧ＶＯＵＴを生成し、その出力電圧ＶＯＵＴを出力電圧ＶＯＵＴの印加端に供給する。出力電圧ＶＯＵＴの印加端には負荷ＬＤ１が接続され、負荷ＬＤ１に出力電圧ＶＯＵＴが供給される。
　第３スイッチＳＷ３は、第１端がインダクタＬ１の第１端、第１スイッチＳＷ１の第２端、及び第２スイッチＳＷ２の第１端に接続可能に構成され、第２端がインダクタＬ１の第２端に接続可能に構成される。言い換えると、第３スイッチＳＷ３は、インダクタＬ１に並列接続される。第３スイッチＳＷ３としては、例えばＮチャネル型ＭＯＳトランジスタ等を用いることができる。なお、第３スイッチＳＷ３は複数の素子によって構成されてもよい。複数の素子によって構成される第３スイッチＳＷ３としては、例えば、図１Ｃに示すバックゲートが共通接続された２つのＮチャネル型ＭＯＳトランジスタＱ１及びＱ２を備える第３スイッチＳＷ３、図１Ｄに示すようにバックゲートが共通接続された３つのＮチャネル型ＭＯＳトランジスタＱ３～Ｑ５を備える第３スイッチ等を挙げることができる。
　出力帰還部ＦＢ１は、出力電圧ＶＯＵＴに応じた帰還信号を生成して出力する。出力帰還部ＦＢ１としては、例えば出力電圧ＶＯＵＴを抵抗分圧して帰還信号を生成する抵抗分圧回路等を用いることができる。また例えば、出力帰還部ＦＢ１は、出力電圧ＶＯＵＴを取得し、出力電圧ＶＯＵＴそのものを帰還信号として出力する構成であってもよい。なお、出力帰還部ＦＢ１は、出力電圧ＶＯＵＴに応じた帰還信号に加えて、インダクタＬ１を流れる電流（以下、「インダクタ電流ＩＬ」という）に応じた帰還信号も生成して出力する構成であってもよい。出力帰還部ＦＢ１がインダクタ電流ＩＬに応じた帰還信号も生成することで電流モード制御が可能になる。
　検出部ＤＥＴ１は、出力電圧ＶＯＵＴのオーバーシュートの発生及び収束を検出する。検出部ＤＥＴ１としては、例えば出力電圧ＶＯＵＴを非反転入力端子に入力し定電圧（出力電圧ＶＯＵＴの目標値より大きい電圧）を反転入力端子に入力するコンパレータを用いることができる。上記コンパレータは、出力電圧ＶＯＵＴのオーバーシュートが発生すると、出力信号をローレベルからハイレベルに切り替える。上記コンパレータは、出力電圧ＶＯＵＴのオーバーシュートが収束すると、出力信号をハイレベルからローレベルに切り替える。後述する図２では、この例示の出力信号を図示している。
　なお、出力電圧ＶＯＵＴの代わりに出力電圧ＶＯＵＴの分圧をコンパレータの非反転入力端子に入力し、上記定電圧の代わりに上記定電圧の分圧をコンパレータの反転入力端子に入力してもよい。
　また、コンパレータをヒステリシスコンパレータにしたり、オーバーシュート発生検出用のコンパレータとオーバーシュート収束検出用のコンパレータとを別々に設けたりすることで、オーバーシュート発生検出時点の出力電圧ＶＯＵＴの値とオーバーシュート収束検出時点の出力電圧ＶＯＵＴの値とを互いに異なる値にすることができる。
　また、検出部ＤＥＴ１は、必ずしも出力電圧ＶＯＵＴのオーバーシュートの収束を検出しなくてもよい。例えば、制御部ＣＮＴ１にカウンタを設け、検出部ＤＥＴ１によって出力電圧ＶＯＵＴのオーバーシュートの発生が検出された時点から上記カウンタで計時した一定時間が経過すると、制御部ＣＮＴ１が出力電圧ＶＯＵＴのオーバーシュートは収束したと判定するようにしてもよい。
　なお、本構成例とは異なり、検出部ＤＥＴ１が出力電圧ＶＯＵＴのオーバーシュートの発生の予兆を検出し、検出部ＤＥＴ１によって出力電圧ＶＯＵＴのオーバーシュートの発生の予兆が検出されると、上述した抑制部３が第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にし、第３スイッチＳＷ３をオン状態にして出力電圧ＶＯＵＴのオーバーシュートを抑制するようにしてもよい。
　また、本構成例とは異なり、検出部ＤＥＴ１が出力電圧ＶＯＵＴのオーバーシュートの発生の予兆を検出し、検出部ＤＥＴ１によって出力電圧ＶＯＵＴのオーバーシュートの発生の予兆が検出されると、上述した抑制部３が第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にし、第３スイッチＳＷ３のオン状態とオフ状態とを固定周期で切り替えて出力電圧ＶＯＵＴのオーバーシュートを抑制するようにしてもよい。
　出力電圧ＶＯＵＴのオーバーシュートの発生の予兆を検出する手法としては、例えば負荷ＬＤ１が規則的に変動する負荷であって、或る特定の変動パターン後に急峻に軽負荷になる負荷である場合、或る特定の変動パターンに対応する負荷電流の変動パターンを検出すればよい。
＜出力電圧のオーバーシュート発生時におけるスイッチング電源装置の第１動作例＞
　図２は、出力電圧ＶＯＵＴのオーバーシュートが発生したときのスイッチング電源装置１の第１動作例を示すタイムチャートである。
　出力電圧ＶＯＵＴのオーバーシュートの発生が検出部ＤＥＴ１によって検出されると、制御部ＣＮＴ１の制御により、スイッチング電源装置１は第２状態ＳＴＡＴＥ２になる。図２は、第１状態ＳＴＡＴＥ１の途中（スイッチＳＷのオンデューティ期間の途中）で、出力電圧ＶＯＵＴのオーバーシュートの発生が検出部ＤＥＴ１によって検出されて検出部ＤＥＴ１の出力がローレベルからハイレベルに切り替わり、スイッチング電源装置１の状態が第１状態ＳＴＡＴＥ１から第２状態ＳＴＡＴＥ２に遷移した場合のタイムチャートである。第１状態ＳＴＡＴＥ１では、制御部ＣＮＴ１の制御により、第１スイッチＳＷ１がオン状態、第２スイッチＳＷ２がオフ状態、第３スイッチＳＷ３がオフ状態になっている。
　第２状態ＳＴＡＴＥ２では、制御部ＣＮＴ１の制御により、第１スイッチＳＷ１がオフ状態、第２スイッチＳＷ２がオフ状態、第３スイッチＳＷ３がオン状態になる。出力電圧ＶＯＵＴのオーバーシュートが発生してスイッチング電源装置１の状態が第２状態ＳＴＡＴＥ２になると、図３に示すようにインダクタ電流ＩＬはインダクタＬ１及び第３スイッチＳＷ３を含む閉回路で回生する。これにより、負荷ＬＤ１側への電流供給を遮断することができる。そして、第２状態ＳＴＡＴＥ２では、第１スイッチＳＷ１及び第２スイッチＳＷ２がオフ状態であるため、出力電圧ＶＯＵＴをオーバーシュート発生時のレベル付近にほぼクランプすることができる。すなわち、出力電圧ＶＯＵＴのオーバーシュート発生時に第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にし、第３スイッチＳＷ３をオン状態にすることで、出力電圧ＶＯＵＴがさらに増加することを防止でき、出力電圧ＶＯＵＴのオーバーシュートを抑制することができる。
　また、例えば、負荷電流（スイッチング電源装置１の出力電流）が図４に示すように急峻に減少した後に急峻に増加する場合、負荷電流が急峻に増加するときにインダクタＬ１及び第３スイッチＳＷ３を含む閉回路で蓄えられている回生エネルギーを負荷ＬＤ１側に開放することによって、負荷電流が急峻に増加したときの出力電圧ＶＯＵＴのアンダーシュートも抑制することができる。
　本動作例では、出力電圧ＶＯＵＴのオーバーシュートの収束が検出部ＤＥＴ１によって検出されるまで、スイッチング電源装置１の状態は第２状態ＳＴＡＴＥ２に維持される。第２状態ＳＴＡＴＥ２が維持されている間、インダクタ電流ＩＬは第３スイッチＳＷ３のオン抵抗によって徐々に減少する。図２では、出力電圧ＶＯＵＴのオーバーシュートの収束が検出部ＤＥＴ１によって検出されて検出部ＤＥＴ１の出力がハイレベルからローレベルに切り替わると、スイッチング電源装置１の状態が第２状態ＳＴＡＴＥ２から第１状態ＳＴＡＴＥ１に遷移しているが、この遷移はあくまで例示である。すなわち、第２状態ＳＴＡＴＥ２の終了後に、第１状態ＳＴＡＴＥ１以外の状態に遷移するようにしてもよい。
　本動作例では、出力電圧ＶＯＵＴのオーバーシュートの発生から収束までの間、第２状態ＳＴＡＴＥ２が一度も中断されることなく維持される。しかしながら、出力電圧ＶＯＵＴのオーバーシュートを抑制することができれば、本動作例とは異なり、出力電圧ＶＯＵＴのオーバーシュートの発生から収束までの間に第２状態ＳＴＡＴＥ２が一時的に中断されてもよく、出力電圧ＶＯＵＴのオーバーシュートの収束を待たずに第２状態ＳＴＡＴＥ２が終了されてもよい。
＜出力電圧のオーバーシュート発生時におけるスイッチング電源装置の第２動作例＞
　図５は、出力電圧ＶＯＵＴのオーバーシュートが発生したときのスイッチング電源装置１の第２動作例を示すタイムチャートである。
　出力電圧ＶＯＵＴのオーバーシュートの発生が検出部ＤＥＴ１によって検出されると、制御部ＣＮＴ１の制御により、スイッチング電源装置１は第２状態ＳＴＡＴＥ２になる。図５は、第１状態ＳＴＡＴＥ１の途中（スイッチ電圧ＶＳＷのオンデューティ期間の途中）で、出力電圧ＶＯＵＴのオーバーシュートの発生が検出部ＤＥＴ１によって検出されて検出部ＤＥＴ１の出力がローレベルからハイレベルに切り替わり、スイッチング電源装置１の状態が第１状態ＳＴＡＴＥ１から第２状態ＳＴＡＴＥ２に遷移した場合のタイムチャートである。
　第１状態ＳＴＡＴＥ１では、制御部ＣＮＴ１の制御により、第１スイッチＳＷ１と第２スイッチＳＷ２が周期信号Ｓ１に基づいて固定周期Ｔｆｉｘで相補的にオン状態とオフ状態を切り替え、第３スイッチＳＷ３がオフ状態になっている。周期信号Ｓ１は、固定周期Ｔｆｉｘでパルスが発生する信号である。周期信号Ｓ１は、制御部ＣＮＴ１の内部で生成される信号でもよく、制御部ＣＮＴ１の外部で生成されて制御部ＣＮＴ１によって取得される信号でもよい。なお、第１スイッチＳＷ１と第２スイッチＳＷ２の相補的にオン状態とオフ状態を切り替わりにおいて、第１スイッチＳＷ１と第２スイッチＳＷ２の双方がオフ状態になるデッドタイム期間を設けることが望ましい。
　第２状態ＳＴＡＴＥ２では、制御部ＣＮＴ１の制御により、第１スイッチＳＷ１がオフ状態になり、第２スイッチＳＷ２がオフ状態になり、第３スイッチＳＷ３のオン状態とオフ状態とが固定周期Ｔｆｉｘで切り替わる。第２状態ＳＴＡＴＥ２において、制御部ＣＮＴ１は、周期信号Ｓ１に基づいて第３スイッチＳＷ３のオン状態とオフ状態とを切り替える。
　第２状態ＳＴＡＴＥ２では、状態ＳＴＡＴＥ２－１と状態ＳＴＡＴＥ２－２との２つの状態が固定周期Ｔｆｉｘで繰り返される。状態ＳＴＡＴＥ２－１は第３スイッチＳＷ３がオン状態である期間であり、状態ＳＴＡＴＥ２－２は第３スイッチＳＷ３がオフ状態である期間である。
　本動作例では、出力電圧ＶＯＵＴのオーバーシュートの収束が検出部ＤＥＴ１によって検出されるまで、スイッチング電源装置１の状態は第２状態ＳＴＡＴＥ２に維持される。第２状態ＳＴＡＴＥ２が維持されている間、インダクタ電流ＩＬは第３スイッチＳＷ３のオン抵抗によって徐々に減少する。図５では、出力電圧ＶＯＵＴのオーバーシュートの収束が検出部ＤＥＴ１によって検出されて検出部ＤＥＴ１の出力がハイレベルからローレベルに切り替わると、スイッチング電源装置１の状態が第２状態ＳＴＡＴＥ２から第３状態ＳＴＡＴＥ３に遷移する。第３状態ＳＴＡＴＥ３では、制御部ＣＮＴ１の制御により、第１～第３スイッチＳＷ１～ＳＷ３がオフ状態になる。
　そして、第３状態ＳＴＡＴＥ３において、周期信号Ｓ１にパルスが発生すると、第３状態ＳＴＡＴＥ３から第１状態ＳＴＡＴＥ１に遷移する。
　以下、第１～第３スイッチＳＷ１～ＳＷ３にＮチャネル型ＭＯＳトランジスタを用いた場合を例に挙げて、状態ＳＴＡＴＥ２－１及び状態ＳＴＡＴＥ２－２の詳細を説明する。なお、この例とは異なり、例えば第１～第３スイッチＳＷ１～ＳＷ３にバイポーラトランジスタを用い、各バイポーラトランジスタに「逆接続ダイオード」を並列接続してもよい。「逆接続ダイオード」の電流が流れる方向（「逆接続ダイオード」のアノードからカソードに向かう方向）は、「逆接続ダイオード」に並列接続されるバイポーラトランジスタの電流が流れる方向と逆である。
　まずインダクタ電流ＩＬが正の向きである場合について説明する。
　状態ＳＴＡＴＥ２－１では、図６に示すように、第３スイッチＳＷ３がオン状態であるため、インダクタ電流ＩＬはインダクタＬ１及び第３スイッチＳＷ３を含む閉回路で回生し、スイッチ電圧ＶＳＷと出力電圧ＶＯＵＴとは略同一になる。
　状態ＳＴＡＴＥ２－１では、負荷ＬＤ１側への電流供給を遮断することができる。そして、状態ＳＴＡＴＥ２－１では、第１スイッチＳＷ１及び第２スイッチＳＷ２がオフ状態であるため、出力電圧ＶＯＵＴをオーバーシュート発生時のレベル付近にほぼクランプすることができる。すなわち、出力電圧ＶＯＵＴのオーバーシュート発生時に第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にし、第３スイッチＳＷ３をオン状態にすることで、出力電圧ＶＯＵＴがさらに増加することを防止でき、出力電圧ＶＯＵＴのオーバーシュートを抑制することができる。
　状態ＳＴＡＴＥ２－２では、図７に示すように、第３スイッチＳＷ３がオフ状態であるため、インダクタ電流ＩＬはグランドから第２スイッチＳＷ２のボディダイオードを介してインダクタＬ１に向かって流れる。したがって、スイッチ電圧ＶＳＷは－ＶｆＳＷ２になる。なお、ＶｆＳＷ２は第２スイッチＳＷ２のボディダイオードの順方向電圧である。
　本動作例では、個々の状態ＳＴＡＴＥ２－２の期間は固定期間である。具体的は、個々の状態ＳＴＡＴＥ２－２の期間は周期信号Ｓ１のパルス幅に相当する固定期間である。個々の状態ＳＴＡＴＥ２－２の期間は固定周期Ｔｆｉｘの１／１０以下であることが望ましい。個々の状態ＳＴＡＴＥ２－２の期間が固定周期Ｔｆｉｘの１／１０より長いと、出力電圧ＶＯＵＴのオーバーシュートが収束するまでに要する時間が許容範囲を超えるからである。
　インダクタ電流ＩＬが正の向きである場合、第２状態ＳＴＡＴＥでの出力電圧ＶＯＵＴ及びスイッチ電圧ＶＳＷは、図８に示すようになる。なお、図８の紙面縦方向の縮尺に関して、出力電圧ＶＯＵＴはスイッチ電圧ＶＳＷに対して拡大されている。図８から分かるように、スイッチ電圧ＶＳＷの周期は固定周期Ｔｆｉｘになる。すなわち、スイッチ電圧ＶＳＷの周波数（スイッチング周波数）が変動しないので、スイッチング周波数に起因するノイズの周波数も変動しない。したがって、固定周波数のノイズを抑制するノイズ抑制手段（例えばフィルタ回路など）の効果が減少してしまうおそれがない。
　次にインダクタ電流ＩＬが負の向きである場合について説明する。
　状態ＳＴＡＴＥ２－１では、図９に示すように、第３スイッチＳＷ３がオン状態であるため、インダクタ電流ＩＬはインダクタＬ１及び第３スイッチＳＷ３を含む閉回路で回生し、スイッチ電圧ＶＳＷと出力電圧ＶＯＵＴとは略同一になる。
　状態ＳＴＡＴＥ２－１では、負荷ＬＤ１側への電流供給を遮断することができる。そして、状態ＳＴＡＴＥ２－１では、第１スイッチＳＷ１及び第２スイッチＳＷ２がオフ状態であるため、出力電圧ＶＯＵＴをオーバーシュート発生時のレベル付近にほぼクランプすることができる。すなわち、出力電圧ＶＯＵＴのオーバーシュート発生時に第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にし、第３スイッチＳＷ３をオン状態にすることで、出力電圧ＶＯＵＴがさらに増加することを防止でき、出力電圧ＶＯＵＴのオーバーシュートを抑制することができる。
　状態ＳＴＡＴＥ２－２では、図１０に示すように、第３スイッチＳＷ３がオフ状態であるため、インダクタ電流ＩＬはインダクタＬ１から第１スイッチＳＷ１のボディダイオードを介して入力電圧ＶＩＮの印加端に向かって流れる。したがって、スイッチ電圧ＶＳＷはＶＩＮ＋ＶｆＳＷ１になる。なお、ＶｆＳＷ１は第１スイッチＳＷ１のボディダイオードの順方向電圧である。
　インダクタ電流ＩＬが負の向きである場合、第２状態ＳＴＡＴＥでの出力電圧ＶＯＵＴ及びスイッチ電圧ＶＳＷは、図１１に示すようになる。なお、図１１の紙面縦方向の縮尺に関して、出力電圧ＶＯＵＴはスイッチ電圧ＶＳＷに対して拡大されている。図１１から分かるように、スイッチ電圧ＶＳＷの周期は固定周期Ｔｆｉｘになる。すなわち、スイッチ電圧ＶＳＷの周波数（スイッチング周波数）が変動しないので、スイッチング周波数に起因するノイズの周波数も変動しない。したがって、固定周波数のノイズを抑制するノイズ抑制手段（例えばフィルタ回路など）の効果が減少してしまうおそれがない。
＜スイッチング電源装置の第２構成例＞
　図１２Ａ及び図１２Ｂは、スイッチング電源装置の第２構成例を示す図である。なお、図１２Ａ及び図１２Ｂにおいて、図１Ａ及び図１Ｂと同様の部分については適宜説明を省略する。図１２Ａ及び図１２Ｂに示すスイッチング電源装置１１は、入力電圧ＶＩＮを出力電圧ＶＯＵＴに降圧するスイッチング電源装置であって、制御部ＣＮＴ１と、第１～第３スイッチＳＷ１～ＳＷ３と、インダクタＬ１と、出力コンデンサＣ１と、出力帰還部ＦＢ１と、検出部ＤＥＴ１と、を備える。なお、図１２Ａ及び図１２Ｂ中のダイオードは、ＭＯＳトランジスタのボディダイオードである。同様に、後述する図１４、図１５、図１７、図１８、図２０、図２１、図２３、図２４、図２６、図２７、図２９、図３０、及び図３３中のダイオードもＭＯＳトランジスタのボディダイオードである。
　本構成例では、抑制部３は、取得部２によって取得された検出部ＤＥＴ１の検出結果に基づき第１スイッチＳＷ１、第２スイッチＳＷ２、及び第３スイッチＳＷのオン／オフを制御し、検出部ＤＥＴ１によって出力電圧ＶＯＵＴのオーバーシュートの発生が検出されてから、検出部ＤＥＴ１によって出力電圧ＶＯＵＴのオーバーシュートの収束が検出されるまでの期間、第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にし、第３スイッチＳＷ３のオン状態とオフ状態とを固定周期で切り替えて出力電圧ＶＯＵＴのオーバーシュートを抑制する。
　例えば第２スイッチＳＷ２にダイオードを用いる場合、スイッチング電源装置１１は図１２Ａに示す非同期整流型スイッチング電源装置になる。
　スイッチング電源装置１１が非同期整流型スイッチング電源装置である場合、制御部ＣＮＴ１は、スイッチＳＷ１のオン／オフを制御することでスイッチＳＷ２（ダイオード）にかかるバイアス電圧を制御する。スイッチＳＷ２（ダイオード）のオン／オフはスイッチＳＷ２（ダイオード）にかかるバイアス電圧によって決まるので、制御部ＣＮＴ１は、スイッチＳＷ２（ダイオード）のオン／オフを間接的に制御している。
　例えば第２スイッチＳＷ２にＮチャネル型ＭＯＳトランジスタを用いる場合、スイッチング電源装置１１は図１２Ｂに示す同期整流型スイッチング電源装置になる。スイッチング電源装置１１が同期整流型スイッチング電源装置である場合、スイッチング電源装置１１は、軽負荷時に電流連続モードで動作する構成であってもよく、逆流防止機能を有し軽負荷時に電流不連続モードで動作する構成であってもよい。
　第３スイッチＳＷ３としては、例えばＮチャネル型ＭＯＳトランジスタ等を用いることができる。第３スイッチＳＷ３は、互いに直列接続される第１スイッチ素子及び第２スイッチ素子を含む。図１Ａ及び図１Ｂに示す構成例では、第１スイッチ素子及び第２スイッチ素子として、２つのＮチャネル型ＭＯＳトランジスタＱ１及びＱ２が用いられる。Ｎチャネル型ＭＯＳトランジスタＱ１のドレインは、第１スイッチＳＷ１と第２スイッチＳＷ２の接続ノードに接続される。Ｎチャネル型ＭＯＳトランジスタＱ１のソース及びバックゲートは、Ｎチャネル型ＭＯＳトランジスタＱ２のソース及びバックゲートに接続される。Ｎチャネル型ＭＯＳトランジスタＱ２のドレインは、インダクタＬ１と出力コンデンサＣ１の接続ノードに接続される。Ｎチャネル型ＭＯＳトランジスタＱ１は入力側に設けられ、Ｎチャネル型ＭＯＳトランジスタＱ２は出力側に設けられるので、Ｎチャネル型ＭＯＳトランジスタＱ１はＮチャネル型ＭＯＳトランジスタＱ２よりも高耐圧のトランジスタにするとよい。
　検出部ＤＥＴ１は、出力電圧ＶＯＵＴのオーバーシュートの発生及び収束を検出する。検出部ＤＥＴ１としては、例えば出力電圧ＶＯＵＴを非反転入力端子に入力し定電圧（出力電圧ＶＯＵＴの目標値より大きい電圧）を反転入力端子に入力するコンパレータを用いることができる。上記コンパレータは、出力電圧ＶＯＵＴのオーバーシュートが発生すると、出力信号をローレベルからハイレベルに切り替える。上記コンパレータは、出力電圧ＶＯＵＴのオーバーシュートが収束すると、出力信号をハイレベルからローレベルに切り替える。後述する図１３では、この例示の出力信号を図示している。
　なお、出力電圧ＶＯＵＴの代わりに出力電圧ＶＯＵＴの分圧をコンパレータの非反転入力端子に入力し、上記定電圧の代わりに上記定電圧の分圧をコンパレータの反転入力端子に入力してもよい。
　また、コンパレータをヒステリシスコンパレータにしたり、オーバーシュート発生検出用のコンパレータとオーバーシュート収束検出用のコンパレータとを別々に設けたりすることで、オーバーシュート発生検出時点の出力電圧ＶＯＵＴの値とオーバーシュート収束検出時点の出力電圧ＶＯＵＴの値とを互いに異なる値にすることができる。
　なお、本構成例とは異なり、検出部ＤＥＴ１が出力電圧ＶＯＵＴのオーバーシュートの発生の予兆を検出し、検出部ＤＥＴ１によって出力電圧ＶＯＵＴのオーバーシュートの発生の予兆が検出されると、上述した抑制部３が第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にし、第３スイッチＳＷ３のオン状態とオフ状態とを固定周期で切り替えて出力電圧ＶＯＵＴのオーバーシュートを抑制するようにしてもよい。
　出力電圧ＶＯＵＴのオーバーシュートの発生の予兆を検出する手法としては、例えば負荷ＬＤ１が規則的に変動する負荷であって、或る特定の変動パターン後に急峻に軽負荷になる負荷である場合、或る特定の変動パターンに対応する負荷電流の変動パターンを検出すればよい。
＜出力電圧のオーバーシュート発生時におけるスイッチング電源装置の動作例＞
　図１３は、出力電圧ＶＯＵＴのオーバーシュートが発生したときのスイッチング電源装置１１の動作を示すタイムチャートである。
　出力電圧ＶＯＵＴのオーバーシュートの発生が検出部ＤＥＴ１によって検出されると、制御部ＣＮＴ１の制御により、スイッチング電源装置１１は第２状態ＳＴＡＴＥ２になる。図１３は、第１状態ＳＴＡＴＥ１の途中（スイッチ電圧ＶＳＷのオンデューティ期間の途中）で、出力電圧ＶＯＵＴのオーバーシュートの発生が検出部ＤＥＴ１によって検出されて検出部ＤＥＴ１の出力がローレベルからハイレベルに切り替わり、スイッチング電源装置１１の状態が第１状態ＳＴＡＴＥ１から第２状態ＳＴＡＴＥ２に遷移した場合のタイムチャートである。
　第１状態ＳＴＡＴＥ１では、制御部ＣＮＴ１の制御により、第１スイッチＳＷ１と第２スイッチＳＷ２が周期信号Ｓ１に基づいて固定周期Ｔｆｉｘで相補的にオン状態とオフ状態を切り替え、第３スイッチＳＷ３がオフ状態になっている。周期信号Ｓ１は、固定周期Ｔｆｉｘでパルスが発生する信号である。周期信号Ｓ１は、制御部ＣＮＴ１の内部で生成される信号でもよく、制御部ＣＮＴ１の外部で生成されて制御部ＣＮＴ１によって取得される信号でもよい。なお、第１スイッチＳＷ１と第２スイッチＳＷ２の相補的にオン状態とオフ状態を切り替わりにおいて、第１スイッチＳＷ１と第２スイッチＳＷ２の双方がオフ状態になるデッドタイム期間を設けることが望ましい。
　第２状態ＳＴＡＴＥ２では、制御部ＣＮＴ１の制御により、第１スイッチＳＷ１がオフ状態になり、第２スイッチＳＷ２がオフ状態になり、第３スイッチＳＷ３のオン状態とオフ状態とが固定周期Ｔｆｉｘで切り替わる。第２状態ＳＴＡＴＥ２において、制御部ＣＮＴ１は、周期信号Ｓ１に基づいて第３スイッチＳＷ３のオン状態とオフ状態とを切り替える。
　第２状態ＳＴＡＴＥ２では、状態ＳＴＡＴＥ２－１と状態ＳＴＡＴＥ２－２との２つの状態が固定周期Ｔｆｉｘで繰り返される。状態ＳＴＡＴＥ２－１は第３スイッチＳＷ３がオン状態である期間であり、状態ＳＴＡＴＥ２－２は第３スイッチＳＷ３がオフ状態である期間である。
　本動作例では、出力電圧ＶＯＵＴのオーバーシュートの収束が検出部ＤＥＴ１によって検出されるまで、スイッチング電源装置１１の状態は第２状態ＳＴＡＴＥ２に維持される。第２状態ＳＴＡＴＥ２が維持されている間、インダクタ電流ＩＬは第３スイッチＳＷ３のオン抵抗によって徐々に減少する。図１３では、出力電圧ＶＯＵＴのオーバーシュートの収束が検出部ＤＥＴ１によって検出されて検出部ＤＥＴ１の出力がハイレベルからローレベルに切り替わると、スイッチング電源装置１１の状態が第２状態ＳＴＡＴＥ２から第３状態ＳＴＡＴＥ３に遷移する。第３状態ＳＴＡＴＥ３では、制御部ＣＮＴ１の制御により、第１～第３スイッチＳＷ１～ＳＷ３がオフ状態になる。
　そして、第３状態ＳＴＡＴＥ３において、周期信号Ｓ１にパルスが発生すると、第３状態ＳＴＡＴＥ３から第１状態ＳＴＡＴＥ１に遷移する。
　以下、第１スイッチＳＷ１及び第２スイッチＳＷ２にＮチャネル型ＭＯＳトランジスタを用いた場合を例に挙げて、状態ＳＴＡＴＥ２－１及び状態ＳＴＡＴＥ２－２の詳細を３つの制御パターンに分けて説明する。なお、この例とは異なり、例えば第１スイッチＳＷ１及び第２スイッチＳＷ２にバイポーラトランジスタを用い、各バイポーラトランジスタに「逆接続ダイオード」を並列接続してもよい。「逆接続ダイオード」の電流が流れる方向（「逆接続ダイオード」のアノードからカソードに向かう方向）は、「逆接続ダイオード」に並列接続されるバイポーラトランジスタの電流が流れる方向と逆である。同様に、Ｎチャネル型ＭＯＳトランジスタＱ１及びＱ２の代わりにバイポーラトランジスタを用い、各バイポーラトランジスタに「逆接続ダイオード」を並列接続してもよい。
＜第１制御パターン＞
　まずインダクタ電流ＩＬが正の向きである場合について説明する。
　状態ＳＴＡＴＥ２－１では、図１４に示すように、Ｎチャネル型ＭＯＳトランジスタＱ１及びＱ２がオン状態であるため、インダクタ電流ＩＬはインダクタＬ１並びにＮチャネル型ＭＯＳトランジスタＱ１及びＱ２を含む閉回路で回生し、スイッチ電圧ＶＳＷと出力電圧ＶＯＵＴとは略同一になる。
　状態ＳＴＡＴＥ２－１では、負荷ＬＤ１側への電流供給を遮断することができる。そして、状態ＳＴＡＴＥ２－１では、第１スイッチＳＷ１及び第２スイッチＳＷ２がオフ状態であるため、出力電圧ＶＯＵＴをオーバーシュート発生時のレベル付近にほぼクランプすることができる。すなわち、出力電圧ＶＯＵＴのオーバーシュート発生時に第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にし、Ｎチャネル型ＭＯＳトランジスタＱ１及びＱ２をオン状態にすることで、出力電圧ＶＯＵＴがさらに増加することを防止でき、出力電圧ＶＯＵＴのオーバーシュートを抑制することができる。
　状態ＳＴＡＴＥ２－２では、図１５に示すように、Ｎチャネル型ＭＯＳトランジスタＱ１がオフ状態であるため、インダクタ電流ＩＬは、インダクタＬ１と、Ｎチャネル型ＭＯＳトランジスタＱ１のボディダイオードと、Ｎチャネル型ＭＯＳトランジスタＱ２とを含む閉回路で回生する。したがって、スイッチ電圧ＶＳＷはＶＯＵＴ－ＶｆＱ１になる。なお、ＶｆＱ１はＮチャネル型ＭＯＳトランジスタＱ１のボディダイオードの順方向電圧である。
　本動作例では、個々の状態ＳＴＡＴＥ２－２の期間は固定期間である。具体的は、個々の状態ＳＴＡＴＥ２－２の期間は周期信号Ｓ１のパルス幅に相当する固定期間である。個々の状態ＳＴＡＴＥ２－２の期間は固定周期Ｔｆｉｘの１／１０以下であることが望ましい。個々の状態ＳＴＡＴＥ２－２の期間が固定周期Ｔｆｉｘの１／１０より長いと、出力電圧ＶＯＵＴのオーバーシュートが収束するまでに要する時間が許容範囲を超えるからである。
　インダクタ電流ＩＬが正の向きである場合、第２状態ＳＴＡＴＥでの出力電圧ＶＯＵＴ及びスイッチ電圧ＶＳＷは、図１６に示すようになる。なお、図１６の紙面縦方向の縮尺に関して、出力電圧ＶＯＵＴはスイッチ電圧ＶＳＷに対して拡大されている。図１６から分かるように、スイッチ電圧ＶＳＷの周期は固定周期Ｔｆｉｘになる。すなわち、スイッチ電圧ＶＳＷの周波数（スイッチング周波数）が変動しないので、スイッチング周波数に起因するノイズの周波数も変動しない。したがって、固定周波数のノイズを抑制するノイズ抑制手段（例えばフィルタ回路など）の効果が減少してしまうおそれがない。
　次にインダクタ電流ＩＬが負の向きである場合について説明する。
　状態ＳＴＡＴＥ２－１では、図１７に示すように、Ｎチャネル型ＭＯＳトランジスタＱ１及びＱ２がオン状態であるため、インダクタ電流ＩＬはインダクタＬ１並びにＮチャネル型ＭＯＳトランジスタＱ１及びＱ２を含む閉回路で回生し、スイッチ電圧ＶＳＷと出力電圧ＶＯＵＴとは略同一になる。
　状態ＳＴＡＴＥ２－１では、負荷ＬＤ１側への電流供給を遮断することができる。そして、状態ＳＴＡＴＥ２－１では、第１スイッチＳＷ１及び第２スイッチＳＷ２がオフ状態であるため、出力電圧ＶＯＵＴをオーバーシュート発生時のレベル付近にほぼクランプすることができる。すなわち、出力電圧ＶＯＵＴのオーバーシュート発生時に第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にし、Ｎチャネル型ＭＯＳトランジスタＱ１及びＱ２をオン状態にすることで、出力電圧ＶＯＵＴがさらに増加することを防止でき、出力電圧ＶＯＵＴのオーバーシュートを抑制することができる。
　状態ＳＴＡＴＥ２－２では、図１８に示すように、Ｎチャネル型ＭＯＳトランジスタＱ１がオフ状態であるため、インダクタ電流ＩＬはインダクタＬ１から第１スイッチＳＷ１のボディダイオードを介して入力電圧ＶＩＮの印加端に向かって流れる。したがって、スイッチ電圧ＶＳＷはＶＩＮ＋ＶｆＳＷ１になる。なお、ＶｆＳＷ１は第１スイッチＳＷ１のボディダイオードの順方向電圧である。
　インダクタ電流ＩＬが負の向きである場合、第２状態ＳＴＡＴＥでの出力電圧ＶＯＵＴ及びスイッチ電圧ＶＳＷは、図１９に示すようになる。なお、図１９の紙面縦方向の縮尺に関して、出力電圧ＶＯＵＴはスイッチ電圧ＶＳＷに対して拡大されている。図１９から分かるように、スイッチ電圧ＶＳＷの周期は固定周期Ｔｆｉｘになる。すなわち、スイッチ電圧ＶＳＷの周波数（スイッチング周波数）が変動しないので、スイッチング周波数に起因するノイズの周波数も変動しない。したがって、固定周波数のノイズを抑制するノイズ抑制手段（例えばフィルタ回路など）の効果が減少してしまうおそれがない。
＜第２制御パターン＞
　まずインダクタ電流ＩＬが正の向きである場合について説明する。
　状態ＳＴＡＴＥ２－１では、図２０に示すように、Ｎチャネル型ＭＯＳトランジスタＱ１及びＱ２がオン状態であるため、インダクタ電流ＩＬはインダクタＬ１並びにＮチャネル型ＭＯＳトランジスタＱ１及びＱ２を含む閉回路で回生し、スイッチ電圧ＶＳＷと出力電圧ＶＯＵＴとは略同一になる。
　状態ＳＴＡＴＥ２－１では、負荷ＬＤ１側への電流供給を遮断することができる。そして、状態ＳＴＡＴＥ２－１では、第１スイッチＳＷ１及び第２スイッチＳＷ２がオフ状態であるため、出力電圧ＶＯＵＴをオーバーシュート発生時のレベル付近にほぼクランプすることができる。すなわち、出力電圧ＶＯＵＴのオーバーシュート発生時に第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にし、Ｎチャネル型ＭＯＳトランジスタＱ１及びＱ２をオン状態にすることで、出力電圧ＶＯＵＴがさらに増加することを防止でき、出力電圧ＶＯＵＴのオーバーシュートを抑制することができる。
　状態ＳＴＡＴＥ２－２では、図２１に示すように、Ｎチャネル型ＭＯＳトランジスタＱ２がオフ状態であるため、インダクタ電流ＩＬはグランドから第２スイッチＳＷ２のボディダイオードを介してインダクタＬ１に向かって流れる。したがって、スイッチ電圧ＶＳＷは－ＶｆＳＷ２になる。なお、ＶｆＳＷ２は第２スイッチＳＷ２のボディダイオードの順方向電圧である。
　インダクタ電流ＩＬが正の向きである場合、第２状態ＳＴＡＴＥでの出力電圧ＶＯＵＴ及びスイッチ電圧ＶＳＷは、図２２に示すようになる。なお、図２２の紙面縦方向の縮尺に関して、出力電圧ＶＯＵＴはスイッチ電圧ＶＳＷに対して拡大されている。図２２から分かるように、スイッチ電圧ＶＳＷの周期は固定周期Ｔｆｉｘになる。すなわち、スイッチ電圧ＶＳＷの周波数（スイッチング周波数）が変動しないので、スイッチング周波数に起因するノイズの周波数も変動しない。したがって、固定周波数のノイズを抑制するノイズ抑制手段（例えばフィルタ回路など）の効果が減少してしまうおそれがない。
　次にインダクタ電流ＩＬが負の向きである場合について説明する。
　状態ＳＴＡＴＥ２－１では、図２３に示すように、Ｎチャネル型ＭＯＳトランジスタＱ１及びＱ２がオン状態であるため、インダクタ電流ＩＬはインダクタＬ１並びにＮチャネル型ＭＯＳトランジスタＱ１及びＱ２を含む閉回路で回生し、スイッチ電圧ＶＳＷと出力電圧ＶＯＵＴとは略同一になる。
　状態ＳＴＡＴＥ２－１では、負荷ＬＤ１側への電流供給を遮断することができる。そして、状態ＳＴＡＴＥ２－１では、第１スイッチＳＷ１及び第２スイッチＳＷ２がオフ状態であるため、出力電圧ＶＯＵＴをオーバーシュート発生時のレベル付近にほぼクランプすることができる。すなわち、出力電圧ＶＯＵＴのオーバーシュート発生時に第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にし、Ｎチャネル型ＭＯＳトランジスタＱ１及びＱ２をオン状態にすることで、出力電圧ＶＯＵＴがさらに増加することを防止でき、出力電圧ＶＯＵＴのオーバーシュートを抑制することができる。
　状態ＳＴＡＴＥ２－２では、図２４に示すように、Ｎチャネル型ＭＯＳトランジスタＱ２がオフ状態であるため、インダクタ電流ＩＬは、インダクタＬ１と、Ｎチャネル型ＭＯＳトランジスタＱ１と、Ｎチャネル型ＭＯＳトランジスタＱ２のボディダイオードとを含む閉回路で回生する。したがって、スイッチ電圧ＶＳＷはＶＯＵＴ＋ＶｆＱ２になる。なお、ＶｆＱ２はＮチャネル型ＭＯＳトランジスタＱ２のボディダイオードの順方向電圧である。
　インダクタ電流ＩＬが負の向きである場合、第２状態ＳＴＡＴＥでの出力電圧ＶＯＵＴ及びスイッチ電圧ＶＳＷは、図２５に示すようになる。なお、図２５の紙面縦方向の縮尺に関して、出力電圧ＶＯＵＴはスイッチ電圧ＶＳＷに対して拡大されている。図２５から分かるように、スイッチ電圧ＶＳＷの周期は固定周期Ｔｆｉｘになる。すなわち、スイッチ電圧ＶＳＷの周波数（スイッチング周波数）が変動しないので、スイッチング周波数に起因するノイズの周波数も変動しない。したがって、固定周波数のノイズを抑制するノイズ抑制手段（例えばフィルタ回路など）の効果が減少してしまうおそれがない。
＜第３制御パターン＞
　まずインダクタ電流ＩＬが正の向きである場合について説明する。
　状態ＳＴＡＴＥ２－１では、図２６に示すように、Ｎチャネル型ＭＯＳトランジスタＱ１及びＱ２がオン状態であるため、インダクタ電流ＩＬはインダクタＬ１並びにＮチャネル型ＭＯＳトランジスタＱ１及びＱ２を含む閉回路で回生し、スイッチ電圧ＶＳＷと出力電圧ＶＯＵＴとは略同一になる。
　状態ＳＴＡＴＥ２－１では、負荷ＬＤ１側への電流供給を遮断することができる。そして、状態ＳＴＡＴＥ２－１では、第１スイッチＳＷ１及び第２スイッチＳＷ２がオフ状態であるため、出力電圧ＶＯＵＴをオーバーシュート発生時のレベル付近にほぼクランプすることができる。すなわち、出力電圧ＶＯＵＴのオーバーシュート発生時に第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にし、Ｎチャネル型ＭＯＳトランジスタＱ１及びＱ２をオン状態にすることで、出力電圧ＶＯＵＴがさらに増加することを防止でき、出力電圧ＶＯＵＴのオーバーシュートを抑制することができる。
　状態ＳＴＡＴＥ２－２では、図２７に示すように、Ｎチャネル型ＭＯＳトランジスタＱ１及びＱ２がオフ状態であるため、インダクタ電流ＩＬはグランドから第２スイッチＳＷ２のボディダイオードを介してインダクタＬ１に向かって流れる。したがって、スイッチ電圧ＶＳＷは－ＶｆＳＷ２になる。
　インダクタ電流ＩＬが正の向きである場合、第２状態ＳＴＡＴＥでの出力電圧ＶＯＵＴ及びスイッチ電圧ＶＳＷは、図２８に示すようになる。なお、図２８の紙面縦方向の縮尺に関して、出力電圧ＶＯＵＴはスイッチ電圧ＶＳＷに対して拡大されている。図２８から分かるように、スイッチ電圧ＶＳＷの周期は固定周期Ｔｆｉｘになる。すなわち、スイッチ電圧ＶＳＷの周波数（スイッチング周波数）が変動しないので、スイッチング周波数に起因するノイズの周波数も変動しない。したがって、固定周波数のノイズを抑制するノイズ抑制手段（例えばフィルタ回路など）の効果が減少してしまうおそれがない。
　次にインダクタ電流ＩＬが負の向きである場合について説明する。
　状態ＳＴＡＴＥ２－１では、図２９に示すように、Ｎチャネル型ＭＯＳトランジスタＱ１及びＱ２がオン状態であるため、インダクタ電流ＩＬはインダクタＬ１並びにＮチャネル型ＭＯＳトランジスタＱ１及びＱ２を含む閉回路で回生し、スイッチ電圧ＶＳＷと出力電圧ＶＯＵＴとは略同一になる。
　状態ＳＴＡＴＥ２－１では、負荷ＬＤ１側への電流供給を遮断することができる。そして、状態ＳＴＡＴＥ２－１では、第１スイッチＳＷ１及び第２スイッチＳＷ２がオフ状態であるため、出力電圧ＶＯＵＴをオーバーシュート発生時のレベル付近にほぼクランプすることができる。すなわち、出力電圧ＶＯＵＴのオーバーシュート発生時に第１スイッチＳＷ１及び第２スイッチＳＷ２をオフ状態にし、Ｎチャネル型ＭＯＳトランジスタＱ１及びＱ２をオン状態にすることで、出力電圧ＶＯＵＴがさらに増加することを防止でき、出力電圧ＶＯＵＴのオーバーシュートを抑制することができる。
　状態ＳＴＡＴＥ２－２では、図３０に示すように、Ｎチャネル型ＭＯＳトランジスタＱ１及びＱ２がオフ状態であるため、インダクタ電流ＩＬはインダクタＬ１から第１スイッチＳＷ１のボディダイオードを介して入力電圧ＶＩＮの印加端に向かって流れる。したがって、スイッチ電圧ＶＳＷはＶＩＮ＋ＶｆＳＷ１になる。
　インダクタ電流ＩＬが負の向きである場合、第２状態ＳＴＡＴＥでの出力電圧ＶＯＵＴ及びスイッチ電圧ＶＳＷは、図３１に示すようになる。なお、図３１の紙面縦方向の縮尺に関して、出力電圧ＶＯＵＴはスイッチ電圧ＶＳＷに対して拡大されている。図３１から分かるように、スイッチ電圧ＶＳＷの周期は固定周期Ｔｆｉｘになる。すなわち、スイッチ電圧ＶＳＷの周波数（スイッチング周波数）が変動しないので、スイッチング周波数に起因するノイズの周波数も変動しない。したがって、固定周波数のノイズを抑制するノイズ抑制手段（例えばフィルタ回路など）の効果が減少してしまうおそれがない。
＜用途＞
　次に、先に説明したスイッチング電源装置１及び１１の用途例について説明する。図３２は、車載機器を搭載した車両の一構成例を示す外観図である。本構成例の車両Ｘは、車載機器Ｘ１１～Ｘ１７と、これらの車載機器Ｘ１１～Ｘ１７に電力を供給するバッテリ（不図示）と、を搭載している。
　車載機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。
　車載機器Ｘ１２は、ＨＩＤ［high　intensity　discharged　lamp］やＤＲＬ［daytime　running　lamp］などの点消灯制御を行うランプコントロールユニットである。
　車載機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
　車載機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock　brake　system］制御、ＥＰＳ［electric　power　Steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。
　車載機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
　車載機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、電動サンルーフ、電動シート、及び、エアコンなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。
　車載機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［Electronic　Toll　Collection　System］など、ユーザの任意で車両Ｘに装着される電子機器である。
　なお、先に説明したスイッチング電源装置１及び１１はいずれも、車載機器Ｘ１１～Ｘ１７のいずれにも組み込むことが可能である。
＜留意点＞
　なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
　上述した第２動作例において、例えば、インダクタ電流ＩＬが正の向きである場合、制御部ＣＮＴ１が状態ＳＴＡＴＥ２－２において第２スイッチＳＷ２をオン状態にしてもよい。また、例えば、インダクタ電流ＩＬが負の向きである場合、制御部ＣＮＴ１が状態ＳＴＡＴＥ２－２において第１スイッチＳＷ１をオン状態にしてもよい。
　上述した第２動作例において、例えば、固定周期Ｔｆｉｘの設定値は変更可能であってもよい。周期信号Ｓ１の周期を変更することで、固定周期Ｔｆｉｘの設定値を変更することができる。
　上述したスイッチング電源装置１１の動作例において、例えば、第２制御パターン又は第３制御パターンでインダクタ電流ＩＬが正の向きである場合、制御部ＣＮＴ１が状態ＳＴＡＴＥ２－２において第２スイッチＳＷ２をオン状態にしてもよい。また、例えば、第１制御パターン又は第３制御パターンでインダクタ電流ＩＬが負の向きである場合、制御部ＣＮＴ１が状態ＳＴＡＴＥ２－２において第１スイッチＳＷ１をオン状態にしてもよい。
　上述したスイッチング電源装置１１の動作例において、例えば、固定周期Ｔｆｉｘの設定値は変更可能であってもよい。周期信号Ｓ１の周期を変更することで、固定周期Ｔｆｉｘの設定値を変更することができる。
　上述したスイッチング電源装置１１において、上述した第１スイッチ素子と上述した第２スイッチ素子との接続ノードの電圧を所定範囲にクランプするクランプ部を設けることが望ましい。例えば、図３３に示す変形例では、Ｎチャネル型ＭＯＳトランジスタＱ３のボディダイオードを上述したクランプ部として用いている。Ｎチャネル型ＭＯＳトランジスタＱ３のドレインは、第１スイッチ素子として用いられるＮチャネル型ＭＯＳトランジスタＱ１と第２スイッチ素子として用いられるＮチャネル型ＭＯＳトランジスタＱ２との接続ノードに接続される。Ｎチャネル型ＭＯＳトランジスタＱ３のゲート及びソースはグランド電位に接続される。図３３に示す変形例では、Ｎチャネル型ＭＯＳトランジスタＱ１とＮチャネル型ＭＯＳトランジスタＱ２との接続ノードの電圧の下限値は、グランド電位からＮチャネル型ＭＯＳトランジスタＱ３のボディダイオードの順方向電圧を引いた値になる。また、図３３に示す変形例では、Ｎチャネル型ＭＯＳトランジスタＱ１とＮチャネル型ＭＯＳトランジスタＱ２との接続ノードの電圧の上限値は、グランド電位からＮチャネル型ＭＯＳトランジスタＱ３のボディダイオードのアバランシェ降伏電圧になる。
　本発明は、あらゆる分野（家電分野、自動車分野、産業機械分野など）で用いられる降圧型スイッチング電源装置に利用することが可能である。
　　　１、１１　スイッチング電源装置
　　　２　取得部
　　　３　抑制部
　　　Ｃ１　出力コンデンサ
　　　ＣＮＴ１　制御部
　　　ＤＥＴ１　検出部
　　　ＦＢ１　出力帰還部
　　　Ｌ１　インダクタ
　　　ＬＤ１　負荷
　　　Ｑ１～Ｑ５　Ｎチャネル型ＭＯＳトランジスタ
　　　ＳＷ１～ＳＷ３　第１～第３スイッチ
　　　Ｘ　車両
　　　Ｘ１１～Ｘ１７　車載機器

Claims (21)

  1. 　入力電圧を出力電圧に降圧するスイッチング電源装置であって、
    　第１端が前記入力電圧の印加端に接続可能に構成され、第２端がインダクタの第１端に接続可能に構成される第１スイッチと、
    　第１端が前記インダクタの第１端及び前記第１スイッチの第２端に接続可能に構成され、第２端が前記入力電圧よりも低い電圧の印加端に接続可能に構成される第２スイッチと、
    　第１端が前記インダクタの第１端、前記第１スイッチの第２端、及び前記第２スイッチの第１端に接続可能に構成され、第２端が前記インダクタの第２端に接続可能に構成される第３スイッチと、
    　前記出力電圧のオーバーシュートの発生又はその予兆を検出する検出部と、
    　前記第１スイッチ、前記第２スイッチ、及び前記第３スイッチのオン／オフを制御する制御部と、
    　を備え、
    　前記制御部は、
    　前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されてから前記出力電圧のオーバーシュートが収束するまでの間に、前記第１スイッチ及び前記第２スイッチをオフ状態にし、前記第３スイッチをオン状態にする制御状態を設ける、スイッチング電源装置。
  2. 　前記制御部は、
    　前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されると、前記第１スイッチ及び前記第２スイッチをオフ状態にし、前記第３スイッチをオン状態にする、請求項１に記載のスイッチング電源装置。
  3. 　前記検出部は、前記出力電圧のオーバーシュートの収束も検出し、
    　前記制御部は、
    　前記検出部によって前記出力電圧のオーバーシュートの収束が検出されると、前記第３スイッチをオフ状態にする、請求項２に記載のスイッチング電源装置。
  4. 　前記検出部は、前記出力電圧のオーバーシュートの収束も検出し、
    　前記制御部は、
    　前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されてから、前記検出部によって前記出力電圧のオーバーシュートの収束が検出されるまでの期間、少なくとも前記第３スイッチがオン状態であるときには前記第１スイッチをオフ状態にし、少なくとも前記第３スイッチがオン状態であるときには前記第２スイッチをオフ状態にし、前記第３スイッチのオン状態とオフ状態とを固定周期で切り替える、請求項１に記載のスイッチング電源装置。
  5. 　前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されてから、前記検出部によって前記出力電圧のオーバーシュートの収束が検出されるまでの期間において、前記第３スイッチのオフ状態期間は固定期間である、請求項４に記載のスイッチング電源装置。
  6. 　前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されてから、前記検出部によって前記出力電圧のオーバーシュートの収束が検出されるまでの期間において、前記第３スイッチのオフ状態期間は前記固定周期の１／１０以下である、請求項５に記載のスイッチング電源装置。
  7. 　前記第１スイッチと前記第２スイッチとの接続ノードに、１．８ＭＨｚ以上２．１ＭＨｚ以下の電圧を発生させる、請求項４～６のいずれか一項に記載のスイッチング電源装置。
  8. 　前記第３スイッチは、互いに直列接続される第１スイッチ素子及び第２スイッチ素子を含む、請求項４～７のいずれか一項に記載のスイッチング電源装置。
  9. 　前記第３スイッチのオン状態期間において、前記第１スイッチ素子及び前記第２スイッチ素子はオン状態であって、
    　前記第３スイッチのオフ状態期間において、前記第１スイッチ素子はオフ状態であり前記第２スイッチ素子はオン状態である、請求項８に記載のスイッチング電源装置。
  10. 　前記第１スイッチ素子と前記第２スイッチ素子との接続ノードの電圧を所定範囲にクランプするクランプ部を備える、請求項８または請求項９に記載のスイッチング電源装置。
  11. 　第１端が入力電圧の印加端に接続可能に構成され、第２端がインダクタの第１端に接続可能に構成される第１スイッチのオン／オフと、第１端が前記インダクタの第１端及び前記第１スイッチの第２端に接続可能に構成され、第２端が前記入力電圧よりも低い電圧の印加端に接続可能に構成される第２スイッチのオン／オフと、第１端が前記インダクタの第１端、前記第１スイッチの第２端、及び前記第２スイッチの第１端に接続可能に構成され、第２端が前記インダクタの第２端に接続可能に構成される第３スイッチのオン／オフと、を制御するスイッチ制御装置であって、
    　前記出力電圧のオーバーシュートの発生又はその予兆を検出する検出部の検出結果を取得する取得部と、
    　前記取得部によって取得された前記検出結果に基づき前記第１スイッチ、前記第２スイッチ、及び前記第３スイッチのオン／オフを制御し、前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されてから前記出力電圧のオーバーシュートが収束するまでの間に、前記第１スイッチ及び前記第２スイッチをオフ状態にし、前記第３スイッチをオン状態にする制御状態を設けて前記出力電圧のオーバーシュートを抑制する抑制部と、
    　を備える、スイッチ制御装置。
  12. 　前記抑制部は、前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されると、前記第１スイッチ及び前記第２スイッチをオフ状態にし、前記第３スイッチをオン状態にして前記出力電圧のオーバーシュートを抑制する、請求項１１に記載のスイッチ制御装置。
  13. 　前記検出部は、前記出力電圧のオーバーシュートの収束も検出し、
    　前記抑制部は、
    　前記検出部によって前記出力電圧のオーバーシュートの収束が検出されると、前記第３スイッチをオフ状態にする、請求項１２に記載のスイッチ制御装置。
  14. 　前記検出部は、前記出力電圧のオーバーシュートの収束も検出し、
    　前記抑制部は、前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されてから、前記検出部によって前記出力電圧のオーバーシュートの収束が検出されるまでの期間、少なくとも前記第３スイッチがオン状態であるときには前記第１スイッチをオフ状態にし、少なくとも前記第３スイッチがオン状態であるときには前記第２スイッチをオフ状態にし、前記第３スイッチのオン状態とオフ状態とを固定周期で切り替えて前記出力電圧のオーバーシュートを抑制する、請求項１１に記載のスイッチ制御装置。
  15. 　前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されてから、前記検出部によって前記出力電圧のオーバーシュートの収束が検出されるまでの期間において、前記第３スイッチのオフ状態期間は固定期間である、請求項１４に記載のスイッチ制御装置。
  16. 　前記検出部によって前記出力電圧のオーバーシュートの発生又はその予兆が検出されてから、前記検出部によって前記出力電圧のオーバーシュートの収束が検出されるまでの期間において、前記第３スイッチのオフ状態期間は前記固定周期の１／１０以下である、請求項１５に記載のスイッチ制御装置。
  17. 　前記第１スイッチと前記第２スイッチとの接続ノードに、１．８ＭＨｚ以上２．１ＭＨｚ以下の電圧を発生させる、請求項１４～１６のいずれか一項に記載のスイッチ制御装置。
  18. 　前記第３スイッチは、互いに直列接続される第１スイッチ素子及び第２スイッチ素子を含む、請求項１４～１７のいずれか一項に記載のスイッチ制御装置。
  19. 　前記第３スイッチのオン状態期間において、前記第１スイッチ素子及び前記第２スイッチ素子はオン状態であって、
    　前記第３スイッチのオフ状態期間において、前記第１スイッチ素子はオフ状態であり前記第２スイッチ素子はオン状態である、請求項１８に記載のスイッチ制御装置。
  20. 　請求項１～１０のいずれか一項に記載のスイッチング電源装置又は請求項１１～１９のいずれか一項に記載のスイッチ制御装置を備える、車載機器。
  21. 　請求項２０に記載の車載機器と、
    　前記車載機器に電力を供給するバッテリと、
    　を備える、車両。
PCT/JP2020/023307 2019-06-14 2020-06-12 スイッチング電源装置 Ceased WO2020251045A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US17/615,931 US12040709B2 (en) 2019-06-14 2020-06-12 Switching power supply device
DE112020002856.9T DE112020002856T5 (de) 2019-06-14 2020-06-12 Schaltnetzteilvorrichtung
CN202080043689.XA CN114041262B (zh) 2019-06-14 2020-06-12 开关电源装置
JP2021526172A JP7610505B2 (ja) 2019-06-14 2020-06-12 スイッチング電源装置
US18/742,699 US12556093B2 (en) 2019-06-14 2024-06-13 Switching power supply device, switching control device, and vehicle-mounted appliance

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2019-110968 2019-06-14
JP2019110968 2019-06-14
JP2020-037659 2020-03-05
JP2020-037654 2020-03-05
JP2020037659 2020-03-05
JP2020037654 2020-03-05

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/615,931 A-371-Of-International US12040709B2 (en) 2019-06-14 2020-06-12 Switching power supply device
US18/742,699 Continuation-In-Part US12556093B2 (en) 2019-06-14 2024-06-13 Switching power supply device, switching control device, and vehicle-mounted appliance

Publications (1)

Publication Number Publication Date
WO2020251045A1 true WO2020251045A1 (ja) 2020-12-17

Family

ID=73782021

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/023307 Ceased WO2020251045A1 (ja) 2019-06-14 2020-06-12 スイッチング電源装置

Country Status (5)

Country Link
US (1) US12040709B2 (ja)
JP (1) JP7610505B2 (ja)
CN (1) CN114041262B (ja)
DE (1) DE112020002856T5 (ja)
WO (1) WO2020251045A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12556093B2 (en) 2019-06-14 2026-02-17 Rohm Co., Ltd. Switching power supply device, switching control device, and vehicle-mounted appliance
JP7513120B2 (ja) * 2021-01-05 2024-07-09 三菱電機株式会社 ノイズ抑制装置
JP2023177381A (ja) * 2022-06-02 2023-12-14 三菱電機株式会社 フィルタ装置、電源装置、及び、フィルタ回路の制御装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271651B1 (en) * 2000-04-20 2001-08-07 Volterra Semiconductor Corporation Inductor shorting switch for a switching voltage regulator
JP2010525786A (ja) * 2007-04-25 2010-07-22 アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド 還流ダイオードを備えた降圧スイッチングレギュレータ
JP2012253949A (ja) * 2011-06-03 2012-12-20 Fujitsu Ltd Ｄｃ−ｄｃコンバータ、及び、電子装置
JP2015156777A (ja) * 2014-02-21 2015-08-27 三菱電機株式会社 スイッチング電源装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509721B1 (en) * 2001-08-27 2003-01-21 Koninklijke Philips Electronics N.V. Buck regulator with ability to handle rapid reduction of load current
US7928714B2 (en) * 2007-07-10 2011-04-19 Texas Instruments Incorporated Load-induced voltage overshoot detection and correction in switching power supplies
JP2009100602A (ja) * 2007-10-18 2009-05-07 Yamaha Corp Ｄｃ−ｄｃコンバータ
US9362829B2 (en) * 2012-07-20 2016-06-07 The Hong Kong University Of Science And Technology Voltage regulation associated with a switching converter and a set of linear regulators
US9178420B1 (en) * 2012-08-06 2015-11-03 Maxim Integrated Products, Inc. Inductive bypass, storage and release improves buck response
US9859793B2 (en) * 2014-01-07 2018-01-02 Endura Technologies LLC Switched power stage with inductor bypass and a method for controlling same
US10412797B2 (en) * 2016-05-13 2019-09-10 Allegro Microsystems, Llc Apparatus and methods for converter mode and load configuration control
US10454370B2 (en) * 2018-03-14 2019-10-22 Alpha And Omega Semiconductor (Cayman) Limited Three quarter bridge for buck-derived switch-mode power supplies
US10574132B2 (en) * 2018-03-14 2020-02-25 Alpha And Omega Semiconductor (Cayman) Limited Inductor with bypass switch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271651B1 (en) * 2000-04-20 2001-08-07 Volterra Semiconductor Corporation Inductor shorting switch for a switching voltage regulator
JP2010525786A (ja) * 2007-04-25 2010-07-22 アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド 還流ダイオードを備えた降圧スイッチングレギュレータ
JP2012253949A (ja) * 2011-06-03 2012-12-20 Fujitsu Ltd Ｄｃ−ｄｃコンバータ、及び、電子装置
JP2015156777A (ja) * 2014-02-21 2015-08-27 三菱電機株式会社 スイッチング電源装置

Also Published As

Publication number Publication date
US12040709B2 (en) 2024-07-16
JPWO2020251045A1 (ja) 2020-12-17
CN114041262B (zh) 2024-03-26
JP7610505B2 (ja) 2025-01-08
DE112020002856T5 (de) 2022-02-24
US20220321007A1 (en) 2022-10-06
CN114041262A (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
US11848611B2 (en) Switching power supply device
US7679942B2 (en) Step-down DC-to-DC converter
US20150002125A1 (en) Dc-dc converter
EP3361615A1 (en) Switching regulator and control device therefor
US9218012B2 (en) Power supply device, vehicle-mounted device, and vehicle
JP4788420B2 (ja) 電源装置
JP7610505B2 (ja) スイッチング電源装置
CN107408884B (zh) 电力转换装置及电力转换装置的控制方法
US9252664B2 (en) DC-DC converter with short-circuit protection
JP6154584B2 (ja) 電源装置、並びに、これを用いた車載機器及び車両
JP2020135372A (ja) 電源回路
CN111384851B (zh) 一种dc-dc转换器的控制方法及装置
JP2017073872A (ja) チャージポンプ回路
JP6637754B2 (ja) 電源回路およびそれを備える電子装置
JP2019213317A (ja) 半導体装置
US20240322690A1 (en) Switching power supply device, switch control device, vehicle-mounted appliance, and vehicle
JP2017121164A (ja) スイッチングレギュレータ
JPWO2017208705A1 (ja) スイッチングレギュレータ、半導体集積回路、及び電子機器
JP2017077138A (ja) 半導体装置
US20230198397A1 (en) Switching power supply device, switch control device, vehicle-mounted appliance, and vehicle
US12425020B2 (en) Switch circuit, switched capacitor converter, and vehicle
US20240313652A1 (en) Switching power supply device, switch control device, vehicle-mounted appliance, and vehicle
JP7714327B2 (ja) モータ駆動装置、及びモータ駆動方法
JP2023115986A (ja) 電源回路及び車両
WO2023248891A1 (ja) スイッチ制御装置、スイッチング電源装置、車載機器、及び車両

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20822292

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021526172

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20822292

Country of ref document: EP

Kind code of ref document: A1