WO2020209028A1 - 受光装置、撮像装置および距離測定装置 - Google Patents

受光装置、撮像装置および距離測定装置 Download PDF

Info

Publication number
WO2020209028A1
WO2020209028A1 PCT/JP2020/012220 JP2020012220W WO2020209028A1 WO 2020209028 A1 WO2020209028 A1 WO 2020209028A1 JP 2020012220 W JP2020012220 W JP 2020012220W WO 2020209028 A1 WO2020209028 A1 WO 2020209028A1
Authority
WO
WIPO (PCT)
Prior art keywords
light receiving
output
unit
region
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/012220
Other languages
English (en)
French (fr)
Inventor
恭佑 伊東
悠介 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US17/594,108 priority Critical patent/US11849200B2/en
Publication of WO2020209028A1 publication Critical patent/WO2020209028A1/ja
Anticipated expiration legal-status Critical
Priority to US18/531,446 priority patent/US12323686B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/52—Elements optimising image sensor operation, e.g. for electromagnetic interference [EMI] protection or temperature control by heat transfer or cooling elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C3/00—Measuring distances in line of sight; Optical rangefinders
    • G01C3/02—Details
    • G01C3/06—Use of electric means to obtain final indication
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G01S7/4816—Constructional features, e.g. arrangements of optical elements of receivers alone
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/497—Means for monitoring or calibrating
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/65—Control of camera operation in relation to power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors

Definitions

  • the present disclosure relates to a light receiving device, for example, a light receiving device suitable for application to an avalanche photodiode.
  • the present disclosure also relates to an imaging device and a distance measuring device including a light receiving device.
  • An avalanche photodiode has a Geiger mode that operates with a bias voltage higher than the breakdown voltage and a linear mode that operates with a slightly higher bias voltage near the breakdown voltage.
  • Geiger mode avalanche photodiodes are also called single photon avalanche photodiodes (SPADs).
  • SPAD is a device that can detect one photon for each pixel by doubling the carriers generated by photoelectric conversion in the PN junction region of high electric field provided for each pixel.
  • Patent Document 1 discloses a SPAD capable of reducing crosstalk to adjacent pixels due to light emission in a high electric field region and suppressing deterioration of the dark count rate due to the generation of dark current.
  • the detection efficiency (Photon Detection. Efficiency: PDE) can be guaranteed only in a specific temperature range. It is desirable to provide a light receiving device capable of expanding the guaranteed range of the PDE, and an image pickup device and a distance measuring device provided with such a light receiving device.
  • the light receiving device includes a pixel array in which light receiving elements including a high electric field region and a photoelectric conversion region are provided for each pixel.
  • the plurality of light receiving elements provided for each pixel include a plurality of types of elements in which the temperature regions of high detection efficiency (Photon Detection. Efficiency: PDE) are different from each other and a part of the temperature regions overlap each other.
  • PDE Photon Detection. Efficiency
  • the image pickup apparatus includes the pixel array and a signal processing unit that generates a captured image based on a signal output from the pixel array.
  • the distance measuring device includes the pixel array and a signal processing unit that measures the distance to the subject based on the signal output from the pixel array.
  • the plurality of light receiving elements provided for each pixel have a plurality of PDE temperature regions that are different from each other and a part of the temperature regions that overlap each other. Includes different types of elements.
  • the light receiving element whose high detection efficiency temperature region is relatively distributed on the low temperature side is used among the plurality of types of light receiving elements, and the charge is read out at a high temperature.
  • FIG. 1 It is a figure which shows the schematic configuration example of the light receiving device which concerns on 1st Embodiment of this disclosure. It is a figure which shows the example which made up the light receiving device of FIG. 1 by a plurality of chips. It is a figure which shows the example which made up the light receiving device of FIG. 1 by a plurality of chips. It is a figure which shows the example which made up the light receiving device of FIG. 1 by one chip. It is a figure which shows the schematic structure example of the logic circuit of FIG. (A) is a figure showing a circuit configuration example of each pixel of the low temperature light receiving part of FIG. (B) is a figure showing a circuit configuration example of each pixel of the high temperature light receiving part of FIG.
  • FIG. 6 (A) and 6 (B) are diagrams showing an example of the temperature dependence of PDE in APD. It is a figure which shows an example of the switching procedure of each light receiving part in the light receiving device of FIG.
  • 6 (A) and 6 (B) are diagrams showing an example of the temperature dependence of PDE in APD. It is a figure which shows an example of the switching procedure of each light receiving part in the light receiving device of FIG. It is a figure which shows one modification of the schematic structure of the light receiving device of FIG. It is a figure which shows an example of the temperature dependence of PDE in APD of the light receiving device of FIG. It is a figure which shows an example of the switching procedure of each light receiving part in the light receiving device of FIG. It is a figure which shows the schematic configuration example of the light receiving device which concerns on 2nd Embodiment of this disclosure. It is a figure which shows the example which made up the light receiving device of FIG. 19 by a plurality of chips.
  • FIG. 19 It is a figure which shows the example which made up the light receiving device of FIG. 19 by a plurality of chips. It is a figure which shows the example which made up the light receiving device of FIG. 19 by one chip. It is a figure which shows the schematic structure example of the logic circuit of FIG. (A) is a figure which shows the circuit structure example of the low temperature pixel of FIG. (B) It is a figure which shows the circuit structure example of the high temperature pixel of FIG. It is a figure which shows the cross-sectional composition example of the low temperature pixel of FIG. It is a figure which shows the cross-sectional composition example of the high temperature pixel of FIG. It is a figure which shows the example of the upper surface structure of the light receiving part of FIG.
  • FIG. 3 is a diagram showing an example in which the light receiving device of FIG. 32 is composed of a plurality of chips.
  • FIG. 3 is a diagram showing an example in which the light receiving device of FIG.
  • FIG. 32 is composed of a plurality of chips. It is a figure which shows the example which made up the light receiving device of FIG. 32 with one chip. It is a figure which shows the schematic structure example of the logic circuit of FIG. (A) is a figure which shows the circuit configuration example of the low temperature sub-pixel of FIG. 32. (B) is a diagram showing a circuit configuration example of the high temperature sub-pixel of FIG. 32. It is a figure which shows the cross-sectional composition example of each pixel of FIG. It is a figure which shows the example of the upper surface structure of the light receiving part of FIG. 32. It is a figure which shows an example of the temperature dependence of PDE in APD of the light receiving device of FIG.
  • FIG. 32 It is a figure which shows one modification of the schematic structure of the light receiving device of FIG. 32. It is a figure which shows an example of the switching method of a light receiving part, an output signal or a sub pixel. It is a figure which shows one modification of the schematic structure of the light receiving device of FIG. 44. It is a figure which shows one modification of the schematic structure of the light receiving device of FIG. 45. It is a figure which shows one modification of the schematic structure of the light receiving device of FIG. It is a figure which shows the application example to the image pickup apparatus of the light receiving device which concerns on each said embodiment and the modification. It is a figure which shows the application example to the distance measuring apparatus of the light receiving device which concerns on each said embodiment and the modification. It is a block diagram which shows an example of the schematic structure of a vehicle control system. It is explanatory drawing which shows an example of the installation position of the vehicle exterior information detection unit and the image pickup unit.
  • APD avalanche photodiode
  • the technology described below can be applied to light receiving devices. Further, since it can be particularly applied to an avalanche photodiode (APD) as a light receiving device, APD will be described here as an example.
  • the APD has a Geiger mode that operates with a bias voltage higher than the breakdown voltage and a linear mode that operates with a slightly higher bias voltage near the breakdown voltage. Geiger mode avalanche photodiodes are also called single photon avalanche photodiodes (SPADs).
  • SPAD is a device capable of detecting one photon for each pixel by multiplying the carrier generated by photoelectric conversion in a PN junction region of a high electric field provided for each pixel.
  • FIG. 1 shows a schematic configuration example of the light receiving device 1.
  • the light receiving device 1 includes, for example, two light receiving units (a low temperature light receiving unit 10 and a high temperature light receiving unit 20), a logic circuit 30, and a thermometer 40.
  • the low temperature light receiving unit 10 has a pixel array 10A.
  • the pixel array 10A includes a plurality of pixels 11.
  • the high temperature light receiving unit 20 has a pixel array 20A.
  • the pixel array 10A includes a plurality of pixels 21.
  • the pixel arrays 10A and 20A correspond to a specific example of the "pixel array" of the present disclosure.
  • the pixel array 10A and the pixel array 20A are arranged next to each other.
  • the logic circuit 30 outputs the output signal Dout obtained based on the output signals from the two light receiving units (low temperature light receiving unit 10 and high temperature light receiving unit 20) to the outside. Pixels 11 and 21 will be described in detail later.
  • the two light receiving parts are formed on separate chips (chip 1A, chip 1B), for example, as shown in FIG.
  • a low temperature light receiving portion 10 is formed on the chip 1A
  • a high temperature light receiving portion 20 is formed on the chip 1B.
  • the chips 1A and 1B include, for example, a silicon substrate.
  • the low temperature light receiving unit 10 is formed on the silicon substrate (first semiconductor substrate) of the chip 1A
  • the high temperature light receiving unit 20 is the silicon substrate of the chip 1B, that is, the silicon substrate included in the low temperature light receiving unit 10. Is formed on a separate silicon substrate (second semiconductor substrate).
  • the logic circuit 30 is formed on a chip 1C separate from the chips 1A and 1B, for example, and the thermometer 40 is formed on a chip 1C separate from the chips 1A, 1B and 1C, for example. It is formed in 1D.
  • the chips 1A and 1B may be bonded on the chip 1C, or the chips 1A, 1B, 1C and 1D may be bonded on a common support substrate.
  • the chip 1D may be attached to the back surface of the chip 1C.
  • two light receiving units (low temperature light receiving unit 10 and high temperature light receiving unit 20) may be formed on a common chip 1E, for example, as shown in FIG.
  • the chip 1E is configured to include, for example, a silicon substrate, and two light receiving portions (low temperature light receiving portion 10 and high temperature light receiving portion 20) are formed on a common silicon substrate.
  • the logic circuit 30 may be formed on the same chip 1E as the two light receiving units (low temperature light receiving unit 10 and high temperature light receiving unit 20), for example, as shown in FIG. ..
  • the two light receiving parts (low temperature light receiving part 10 and high temperature light receiving part 20) and the logic circuit 30 are formed on a common silicon substrate.
  • two light receiving units (low temperature light receiving unit 10, high temperature light receiving unit 20), a logic circuit 30, and a thermometer 40 are formed on a common chip 1F, for example, as shown in FIG. It may have been.
  • the chip 1F is configured to include, for example, a silicon substrate, and the two light receiving units (low temperature light receiving unit 10, high temperature light receiving unit 20), the logic circuit 30, and the thermometer 40 share a common silicon substrate. Is formed in.
  • the thermometer 40 measures the temperature of the two light receiving units (low temperature light receiving unit 10 and high temperature light receiving unit 20), and outputs the measurement result to the logic circuit 30.
  • the thermometer 40 is composed of, for example, a silicon diode temperature sensor.
  • the thermometer 40 may be composed of, for example, a silicon diode temperature sensor, or may be composed of another temperature sensor.
  • FIG. 5 shows a schematic configuration example of the logic circuit 30.
  • FIG. 6A shows an example of a circuit configuration of each pixel 11.
  • FIG. 6B shows an example of a circuit configuration of each pixel 21.
  • the logic circuit 30 includes, for example, a pixel drive unit 31, a MUX (multiplexer) 32, a signal processing unit 33, and an input / output unit 34.
  • the pixel drive unit 31 drives each pixel 11 in the low temperature light receiving unit 10.
  • the MUX 32, the signal processing unit 33, and the input / output unit 34 process the output from the low temperature light receiving unit 10.
  • the output of the input / output unit 34 is referred to as an output signal D1.
  • the logic circuit 30 further includes, for example, a pixel drive unit 35, a MUX (multiplexer) 36, a signal processing unit 37, an input / output unit 38, a control unit 39, and power supply units 41 and 42.
  • the pixel drive unit 35 drives each pixel 21 in the high temperature light receiving unit 20.
  • the MUX 36, the signal processing unit 37, and the input / output unit 38 process the output from the high temperature light receiving unit 20.
  • the output of the input / output unit 38 is referred to as an output signal D2.
  • the power supply unit 41 supplies a predetermined voltage (for example, power supply voltages Va, Ve) to each pixel 11.
  • the power supply unit 42 supplies a predetermined voltage (for example, power supply voltages Vb, Ve) to each pixel 21.
  • the low temperature light receiving unit 10 has a plurality of pixels 11 arranged two-dimensionally.
  • Each pixel 11 includes, for example, an APD (avalanche photodiode) 12 and a transistor Tr1 electrically connected to the node of the APD 12.
  • the APD 12 corresponds to a specific example of the "first light receiving element" of the present disclosure.
  • the transistor Tr1 is turned on according to the control signal input to the gate, so that the detection signal generated by the APD 12 is output to the signal line DTL (described later).
  • the transistor Tr1 is composed of, for example, a field effect transistor thin film transistor (TFT).
  • TFT field effect transistor thin film transistor
  • the high temperature light receiving unit 20 has a plurality of pixels 21 arranged two-dimensionally.
  • Each pixel 21 includes, for example, an APD (avalanche photodiode) 22 and a transistor Tr2 electrically connected to the node of the APD 22.
  • the APD22 corresponds to a specific example of the "second light receiving element" of the present disclosure.
  • the transistor Tr2 is turned on according to the control signal input to the gate, so that the detection signal generated by the APD 22 is output to the signal line DTL.
  • the transistor Tr2 is composed of, for example, a field effect transistor thin film transistor (TFT).
  • TFT field effect transistor thin film transistor
  • APDs 12 and 22 are photodiodes (single photon avalanche photodiodes) that amplify the electric charge generated when incident light is incident and output the detection signal obtained thereby.
  • the power supply voltage Va supplied to the anode of the APD 12 is, for example, a negative bias (negative potential) of about ⁇ 20 V.
  • the power supply voltage Vb supplied to the anode of the APD 22 is, for example, a negative bias (negative potential) of about ⁇ 20 V.
  • the power supply voltage Va and the power supply voltage Vb may be equal to each other or different from each other.
  • the power supply voltage Ve is supplied to the cathodes of the APDs 12 and 22 via the source and drain of the transistors Tr1 and Tr2.
  • the power supply voltage Ve is, for example, a positive potential of about 3 V.
  • the transistors Tr1 and Tr2 are constant current sources that operate in the saturation region, and perform passive quenching by acting as a quenching resistor.
  • the low temperature light receiving unit 10 and the high temperature light receiving unit 20 each further have a plurality of signal line DTLs and a plurality of gate line GTLs.
  • the low temperature light receiving unit 10 and the high temperature light receiving unit 20 further have a plurality of power supply lines PWL1 and PWL2 and a ground line GND, respectively.
  • the low temperature light receiving unit 10 further includes a switch element SW1, inverters INV1 and INV2, and a latch circuit 18.
  • the high temperature light receiving unit 20 further includes a switch element SW2, inverters INV3 and 4, and a latch circuit 28.
  • the signal line DTL is a wiring for reading the detection signal from the APDs 12 and 22.
  • the gate line GTL is a wiring for inputting a control signal for on / off control of the transistors Tr1 and Tr2 to the gate of the transistors Tr1 and Tr2.
  • the power line PWL1 is a wiring for determining the anode potentials of the APDs 12 and 22.
  • the power line PWL2 is a wiring for determining the cathode potential of the APDs 12 and 22.
  • the gates of the transistors Tr1 and Tr2 are connected to the gate line GTL.
  • the source or drain of the transistors Tr1 and Tr2 is connected to the cathode of the APD12 and 22 and the input terminals of the inverters INV1 and INV3.
  • the output terminals of the inverters INV1 and INV3 are connected to the signal line DTL. Of the sources and drains of the transistors Tr1 and Tr2, the electrodes that are not connected to the cathode are connected to the power supply line PWL2.
  • the cathodes of the APDs 12 and 22 are connected to the source or drain of the transistors Tr1 and Tr2, and the anodes of the APDs 12 and 22 are connected to the power supply line PWL1.
  • the input terminals of the inverters INV2 and INV4 are connected to the latch circuits 18 and 28, and the output terminals of the inverters INV2 and INV4 are connected to the on / off control terminals of the switch elements SW1 and SW2.
  • the switch element SW1 is connected to the APD 12 in parallel.
  • the switch element SW2 is connected to the APD 22 in parallel.
  • the switch elements SW1 and SW2 turn on and off, for example, the gating control signal which is the output of the latch circuits 18 and 28 according to the gating inverting signal inverted by the inverters INV2 and INV4.
  • the latch circuits 18 and 28 are gating controls that control the pixels 11 and 21 to either active pixels or inactive pixels based on the trigger signal SET supplied from the pixel drive units 31 and 35 and the address data DEC.
  • the signal is supplied to the inverters INV2 and INV4.
  • the inverters INV2 and INV4 generate a gating inversion signal in which the gating control signal is inverted and supply it to the switch elements SW1 and SW2.
  • the trigger signal SET is a timing signal indicating the timing for switching the gating control signal
  • the address data DEC is set as the active pixel among a plurality of pixels 11 and 21 arranged in a matrix in the pixel arrays 10A and 20A. It is data which shows the address of the pixel to perform.
  • the trigger signal SET and the address data DEC are supplied from the pixel drive units 31 and 35.
  • the latch circuits 18 and 28 read the address data DEC at a predetermined timing indicated by the trigger signal SET. Then, when the pixel addresses indicated by the address data DEC include their own (pixels 11 and 21) pixel addresses, the latch circuits 18 and 28 set their own pixels 11 and 21 as active pixels. The gating control signal of Hi (1) is output. On the other hand, when the pixel address indicated by the address data DEC does not include the pixel address of its own (pixels 11 and 21), Lo (0) for setting its own pixels 11 and 21 as inactive pixels. Outputs a gating control signal.
  • the Lo (0) gating inversion signal inverted by the inverters INV2 and INV4 is supplied to the switch elements SW1 and SW2.
  • the gating inversion signal of Hi (1) is supplied to the switch elements SW1 and SW2. Therefore, the switch elements SW1 and SW2 are turned off (disconnected) when the pixels 11 and 21 are set as active pixels, and turned on (connected) when the pixels 11 and 21 are set as inactive pixels.
  • the inverters INV2 and INV4 output a Hi detection signal when the cathode voltage as an input signal is Lo, and output a Lo detection signal when the cathode voltage is Hi.
  • the inverters INV2 and INV4 are output units that output the incident of photons on the APDs 12 and 22 as a detection signal.
  • FIG. 7 is a graph showing changes in the cathode voltage VS and the detection signal PFout of the APDs 12 and 22 in response to the incident of photons.
  • the power supply voltage Ve is supplied to the cathodes of the APDs 12 and 22 and the power supply voltages Va and Vb are supplied to the anodes, a reverse voltage larger than the yield voltage VBD is applied to the APDs 12 and 22 to cause the APDs 12 and 22. Is set to Geiger mode. In this state, the cathode voltage VS of the APDs 12 and 22 is the same as the power supply voltage Ve, for example, at time t0 in FIG.
  • APDs 12 and 22 When a photon is incident on APDs 12 and 22 set in Geiger mode, avalanche multiplication occurs and a current flows through APDs 12 and 22.
  • the cathode voltage VS of APD12, 22 becomes lower than 0V
  • the anode-cathode voltage of APD12, 22 becomes lower than the yield voltage VBD, so that the avalanche amplification is stopped.
  • the current generated by the avalanche amplification flows through the transistors Tr1 and Tr2 to generate a voltage drop, and the cathode voltage VS becomes lower than the breakdown voltage VBD as the generated voltage drop causes the avalanche amplification.
  • the operation of stopping is the quenching operation.
  • the inverters INV2 and INV4 output the Lo detection signal PFout when the cathode voltage VS, which is the input voltage, is equal to or higher than the predetermined threshold voltage Vth, and the Hi detection signal PFout when the cathode voltage VS is less than the predetermined threshold voltage Vth. Is output. Therefore, when a photon is incident on the APDs 12 and 22, an avalanche multiplication occurs, the cathode voltage VS decreases, and the threshold voltage Vth is lowered, the detection signal PFout is inverted from a low level to a high level.
  • the cathode voltage VS rises, and becomes the threshold voltage Vth or more, the detection signal PFout is inverted from the high level to the low level.
  • the gating inversion signal of Hi (1) is supplied to the switch elements SW1 and SW2, and the switch elements SW1 and SW2 are turned on.
  • the switch elements SW1 and SW2 are turned on, the cathode voltage VS of the APDs 12 and 22 becomes 0V.
  • the voltage between the anode and the cathode of the APDs 12 and 22 becomes equal to or lower than the yield voltage VBD, so that even if photons enter the APDs 12 and 22, they do not react.
  • the pixel drive unit 31 is composed of, for example, a shift register, an address decoder, or the like, and drives each pixel 11 in units of lines, for example.
  • the detection signal output from each pixel 11 of the pixel row selectively scanned by the pixel drive unit 31 is supplied to the MUX 32 via each signal line DTL.
  • the pixel drive unit 35 is composed of, for example, a shift register, an address decoder, or the like, and drives each pixel 21 in units of rows, for example.
  • the detection signal output from each pixel 21 of the pixel row selectively scanned by the pixel drive unit 35 is supplied to the MUX 36 via each signal line DTL.
  • MUX 32, 36 selects the output from the active pixel according to the switching between the active pixel and the inactive pixel in the pixel arrays 10A and 20A. Then, the MUX 32 and 36 output the pixel signal input from the selected active pixel to the signal processing units 33 and 37.
  • the signal processing units 33 and 37 are, for example, time measuring units.
  • the time measuring unit receives light after the light source emits light based on the pixel signals of the active pixels supplied from the MUXs 32 and 36 and the emission timing signal indicating the emission timing of the light source (described later). Generate a count value corresponding to the time until it is done.
  • the time measurement unit is also called a TDC (Time to Digital Converter).
  • the light emission timing signal is supplied from the outside via the input / output units 34 and 38.
  • the signal processing units 33 and 37 may be counter units.
  • the counter unit counts, for example, the number of detection signals input from the MUXs 32 and 36 for a predetermined period, and outputs the count value for each pixel obtained thereby.
  • the power supply unit 41 is connected to each power supply line PWL1 connected to each pixel 11, and a negative bias voltage (power supply voltage Va) is applied to each power supply line PWL to which each pixel 11 is connected.
  • the power supply unit 41 is further connected to each power supply line PWL2 connected to each pixel 11, and applies a predetermined voltage (power supply voltage Ve) to each power supply line PWL2 to which each pixel 11 is connected.
  • the power supply unit 42 is connected to each power supply line PWL1 connected to each pixel 21, and applies a negative bias voltage (power supply voltage Vb) to each power supply line PWL1 connected to each pixel 21.
  • the power supply unit 42 is further connected to each power supply line PWL2 connected to each pixel 21, and applies a predetermined voltage (power supply voltage Ve) to each power supply line PWL2 connected to each pixel 21.
  • the power supply voltage Va preferably has a value that maximizes the PDE of the APD12.
  • the power supply voltage Vb preferably has a value that maximizes the PDE of the APD22.
  • the input / output unit 34 selects whether or not to output the output signal D1 output from the signal processing unit 33 as the output signal Dout according to the control from the control unit 39.
  • the input / output unit 38 selects whether or not to output the output signal D2 output from the signal processing unit 37 as the output signal Dout according to the control from the control unit 39.
  • the input / output unit 34 selects whether or not to output the output signal D1 output from the signal processing unit 33 as the output signal Dout according to the temperature of the thermometer 40.
  • the input / output unit 38 selects whether or not to output the output signal D2 output from the signal processing unit 37 as the output signal Dout according to the temperature of the thermometer 40.
  • the control unit 39 receives a clock or the like given from the outside, and also outputs data such as internal information of the light receiving device 1.
  • the control unit 39 further has a timing generator that generates various timing signals, and based on the various timing signals generated by the timing generator, the pixel drive units 31, 35, MUX 32, 36, and the signal processing unit 33 , 37, input / output units 34, 38, power supply units 41, 42, and the like.
  • the control unit 39 controls the output from the logic circuit 30. In the present embodiment, the control unit 39 outputs either the output signal D1 or the output signal D2 from the logic circuit 30 as the output signal Dout.
  • the control unit 39 includes the pixel drive unit 31, MUX 32, the signal processing unit 33 and the input / output unit 34, and the pixel drive unit 35, MUX 36, the signal processing unit 37 and the input / output unit 38 according to the temperature of the thermometer 40.
  • the logic circuit 30 may be controlled so as to drive only one of them.
  • the control unit 39 may control the power supply units 41 and 42 so as to apply a negative bias voltage to only one of each APD 12 and each APD 22 according to the temperature of the thermometer 40.
  • FIG. 8 shows a cross-sectional configuration example of each pixel 11 of the low temperature light receiving unit 10.
  • the low temperature light receiving unit 10 has, for example, an n-type semiconductor region 12a and a p-type semiconductor region 12b.
  • the p-type semiconductor region 12b is formed in contact with the lower portion of the n-type semiconductor region 12a.
  • the n-type semiconductor region 12a and the p-type semiconductor region 12b are formed in the well layer 12c.
  • the well layer 12c may be an n-type semiconductor layer or a p-type semiconductor layer.
  • the well layer 12c is preferably an n-type semiconductor layer or a p-type semiconductor layer having a low impurity concentration of 1 ⁇ 10 14 cm -3 or less, for example. In this case, the well layer 12c is likely to be depleted, and the PDE of APD12 can be improved.
  • the n-type semiconductor region 12a is, for example, Si (silicon) and is an n-type semiconductor region having a high impurity concentration.
  • the p-type semiconductor region 12b is, for example, Si (silicon) and is a p-type semiconductor region having a high impurity concentration.
  • the p-type semiconductor region 12b constitutes a pn junction at the interface with the n-type semiconductor region 12a.
  • the region including the pn junction is the high electric field region, and the n-type semiconductor region 12a is the photoelectric conversion region.
  • the p-type semiconductor region 12b has a multiplication region that avalanche-amplifies the carriers generated by the incident light to be detected.
  • the p-type semiconductor region 12b is preferably depleted.
  • the PDE of the APD 12 can be improved.
  • the n-type semiconductor region 12a functions as a cathode and is connected to a circuit via a contact 16.
  • the anode 12d with respect to the cathode is in the same layer as the n-type semiconductor region 12a, and is formed between the n-type semiconductor region 12a and the separation region 13.
  • the anode 12d is connected to the circuit via the contact 17.
  • a separation region 13 for separating the APD 12s is formed, and a hole accumulation region 12e is formed between the separation region 13 and the well layer 12c.
  • the hole storage region 12e is formed below the anode 12d and is formed in a state of being electrically connected to the anode 12d. Further, the hole accumulation region 12e is formed between the well layer 12c and the separation region 13. Further, the hole accumulation region 12e is also formed in contact with the lower part of the well layer 12c.
  • the hole accumulation region 12e is formed in a portion where different materials are in contact with each other.
  • the separation region 13 is made of, for example, a silicon oxide film, and is made of a material different from that of the well layer 12c. In this case, the hole accumulation region 12e is formed in order to suppress the dark current generated at the interface.
  • the hole storage region 12e can be formed as, for example, a p-type semiconductor region.
  • the separation region 13 is formed between two APD 12s adjacent to each other and separates each APD 12. That is, the separation region 13 is formed so that a multiplication region is formed in a one-to-one correspondence with each APD 12.
  • the separation region 13 is formed in a two-dimensional grid pattern so as to completely surround each APD 12.
  • the separation region 13 is formed so as to penetrate from the upper surface side to the lower surface side of the well layer 12c in the stacking direction.
  • the separation region 13 may have a configuration in which only a part of the separation region 13 penetrates and is inserted halfway through the substrate, other than the configuration in which the separation region 13 completely penetrates from the upper surface side to the lower surface side.
  • FIG. 9 shows a plan configuration example of the low temperature light receiving unit 10.
  • FIG. 9 shows an example in which four 2 ⁇ 2 APD12s are arranged. As described above, each APD 12 is separated from each other by a separation region 13 formed in a grid pattern. An anode 12d is formed inside the separation region 13. An n-type semiconductor region 12a is formed in the central portion of the APD 12, and a well layer 12c is formed between the anode 12d and the n-type semiconductor region 12a.
  • the n-type semiconductor region 12a has, for example, a quadrangular shape.
  • the planar shape of the n-type semiconductor region 12a is not limited to a quadrangular shape, and may be, for example, a circular shape.
  • n-type semiconductor region 12a When the n-type semiconductor region 12a has a quadrangular shape, a wide area of the multiplication region can be secured, so that PDE can be improved. When the n-type semiconductor region 12a has a circular shape, electric field concentration in the APD 12 can be suppressed, and unintended breakdown can be reduced.
  • FIG. 10 shows a cross-sectional configuration example of each pixel 21 of the high temperature light receiving unit 20.
  • the high temperature light receiving unit 20 has, for example, an n-type semiconductor region 22a and a p-type semiconductor region 22b.
  • the p-type semiconductor region 22b is formed in contact with the lower portion of the n-type semiconductor region 22a.
  • the n-type semiconductor region 22a and the p-type semiconductor region 22b are formed in the well layer 22c.
  • the well layer 22c may be an n-type semiconductor layer or a p-type semiconductor layer.
  • the well layer 22c is preferably an n-type semiconductor layer or a p-type semiconductor layer having a low impurity concentration of 1 ⁇ 10 14 cm -3 or less, for example. In this case, the well layer 22c is easily depleted, and the PDE of the APD 22 can be improved.
  • the n-type semiconductor region 22a is, for example, Si (silicon) and is an n-type semiconductor region having a high impurity concentration.
  • the p-type semiconductor region 22b is, for example, Si (silicon) and is a p-type semiconductor region having a high impurity concentration.
  • the p-type semiconductor region 22b constitutes a pn junction at the interface with the n-type semiconductor region 22a.
  • the region including the pn junction is the high electric field region, and the n-type semiconductor region 22a is the photoelectric conversion region.
  • the p-type semiconductor region 22b has a multiplication region that avalanche-amplifies the carriers generated by the incident light to be detected.
  • the p-type semiconductor region 22b is preferably depleted.
  • the PDE of the APD 22 can be improved.
  • the n-type semiconductor region 22a functions as a cathode and is connected to a circuit via a contact 26.
  • the anode 22d with respect to the cathode is in the same layer as the n-type semiconductor region 22a, and is formed between the n-type semiconductor region 22a and the separation region 23.
  • the anode 22d is connected to the circuit via the contact 27.
  • a separation region 23 for separating the APDs 22 from each other is formed, and a hole accumulation region 22e is formed between the separation region 23 and the well layer 22c.
  • the hole storage region 22e is formed below the anode 22d and is formed in a state of being electrically connected to the anode 22d. Further, the hole accumulation region 22e is formed between the well layer 22c and the separation region 23. Further, the hole accumulation region 22e is also formed in contact with the lower part of the well layer 22c.
  • the hole accumulation region 22e is formed in a portion where different materials are in contact with each other.
  • the separation region 23 is made of, for example, a silicon oxide film, and is made of a material different from that of the well layer 22c. In this case, the hole accumulation region 22e is formed in order to suppress the dark current generated at the interface.
  • the hole storage region 22e can be formed as, for example, a p-type semiconductor region.
  • the separation region 23 is formed between two APD 22s adjacent to each other and separates each APD 22. That is, the separation region 23 is formed so that a multiplication region is formed in a one-to-one correspondence with each APD 22.
  • the separation region 23 is formed in a two-dimensional grid pattern so as to completely surround each APD 22.
  • the separation region 23 is formed so as to penetrate from the upper surface side to the lower surface side of the well layer 22c in the stacking direction.
  • the separation region 23 may have a configuration in which only a part of the separation region 23 penetrates and is inserted halfway through the substrate, other than the configuration in which the separation region 23 penetrates completely from the upper surface side to the lower surface side.
  • FIG. 11 shows an example of a plan configuration of the high temperature light receiving unit 20.
  • FIG. 11 shows an example in which four 2 ⁇ 2 APD22s are arranged.
  • each APD 22 is separated from each other by a separation region 23 formed in a grid pattern.
  • An anode 22d is formed inside the separation region 23.
  • An n-type semiconductor region 22a is formed in the central portion of the APD 22, and a well layer 22c is formed between the anode 22d and the n-type semiconductor region 22a.
  • the n-type semiconductor region 22a has, for example, a quadrangular shape.
  • the planar shape of the n-type semiconductor region 22a is not limited to a quadrangular shape, and may be, for example, a circular shape.
  • n-type semiconductor region 22a When the n-type semiconductor region 22a has a quadrangular shape, a wide area of the multiplication region can be secured, so that PDE can be improved. When the n-type semiconductor region 22a has a circular shape, electric field concentration in the APD 22 can be suppressed, and unintended breakdown can be reduced.
  • FIG. 12 shows an example of the temperature dependence of the PDEs of APDs 12 and 22.
  • APD12 has a high PDE in the low temperature range.
  • APD22 has a high PDE in a high temperature region.
  • the high PDE temperature region is relatively distributed on the low temperature side.
  • the high PDE temperature region is relatively distributed on the high temperature side.
  • the high PDE temperature region of APD12 and the high PDE temperature region of APD22 are different from each other, and a part of the high PDE temperature region of APD12 and a part of the high PDE temperature region of APD22 are They overlap each other.
  • the “high PDE temperature region” refers to a temperature region larger than half the peak value in the PDE temperature distribution. As shown in FIG. 12, in the overlapping region OL of the high PDE in the APDs 12 and 22, the region on the high temperature side of the high PDE temperature region of the APD 12 and the region on the low temperature side of the high PDE temperature region of the APD 22 They overlap each other.
  • At least one of the thickness of the type semiconductor regions 12d and 22d) and the area of the multiplication region (p-type semiconductor regions 12d and 22d) are different from each other.
  • the high PDE temperature region of APD12 and the high PDE temperature region of APD22 are different from each other.
  • FIG. 13 shows an example of the switching procedure of the low temperature light receiving unit 10 and the high temperature light receiving unit 20 (output signals D1 and D2).
  • the control unit 39 determines whether or not the temperature of the thermometer 40 is equal to or higher than a predetermined temperature (threshold value Tth) in the overlapping region OL (step S101).
  • a predetermined temperature threshold value Tth
  • the control unit 39 receives light for low temperature by, for example, stopping the operations of the pixel drive unit 31, MUX 32, the signal processing unit 33, and the input / output unit 34.
  • the operation of the unit 10 is stopped, and the high temperature light receiving unit 20 is driven by operating the pixel drive unit 35, the MUX 36, the signal processing unit 37, and the input / output unit 38 (step S102).
  • the control unit 39 may control the power supply units 41 and 42 so as to apply a negative bias voltage only to each APD 22.
  • the output signal D1 is not output from the low temperature light receiving unit 10
  • the output signal D2 is output from the high temperature light receiving unit 20.
  • the control unit 39 outputs the output signal D2 from the logic circuit 30 as the output signal Dout (step S103).
  • step S101 when the temperature of the thermometer 40 is less than the threshold value Tth, the control unit 39 operates, for example, the pixel drive unit 31, the MUX 32, the signal processing unit 33, and the input / output unit 34 to reduce the temperature.
  • the control unit 39 may control the power supply units 41 and 42 so as to apply a negative bias voltage only to each APD 12.
  • the output signal D1 is output from the low temperature light receiving unit 10
  • the output signal D2 is not output from the high temperature light receiving unit 20.
  • the control unit 39 outputs the output signal D1 from the logic circuit 30 as the output signal Dout (step S105).
  • the control unit 39 executes steps S101 to S105 above (step S106) unless instructed to end the measurement by the light receiving device 1.
  • the control unit 39 stops the operation of the low temperature light receiving unit 10 and the high temperature light receiving unit 20 by, for example, stopping the operation of the logic circuit 30. Step S107).
  • control unit 39 may execute the following switching procedure.
  • FIG. 15 shows an example of the switching procedure of the low temperature light receiving unit 10 and the high temperature light receiving unit 20 (output signal D1 and output signal D2).
  • the control unit 39 determines whether or not the temperature of the thermometer 40 is equal to or higher than the upper limit temperature (threshold value Tth2) of the overlapping region OL (step S201).
  • the control unit 39 receives light for low temperature by, for example, stopping the operations of the pixel drive unit 31, MUX 32, the signal processing unit 33, and the input / output unit 34.
  • the operation of the unit 10 is stopped, and the high temperature light receiving unit 20 is driven by operating the pixel drive unit 35, the MUX 36, the signal processing unit 37, and the input / output unit 38 (step S202).
  • the control unit 39 may control the power supply units 41 and 42 so as to apply a negative bias voltage only to each APD 22.
  • the output signal D1 is not output from the low temperature light receiving unit 10
  • the output signal D2 is output from the high temperature light receiving unit 20.
  • the control unit 39 outputs the output signal D2 from the logic circuit 30 as the output signal Dout (step S203).
  • step S201 when the temperature of the thermometer 40 is less than the threshold value Tth2, the control unit 39 determines whether or not the temperature of the thermometer 40 is equal to or less than the lower limit temperature (threshold value Tth1) of the overlapping region OL. (Step S204).
  • the control unit 39 operates, for example, the pixel drive unit 31, the MUX 32, the signal processing unit 33, and the input / output unit 34 to operate the low temperature light receiving unit 10.
  • the operation of the high temperature light receiving unit 20 is stopped by stopping the operations of the pixel driving unit 35, the MUX 36, the signal processing unit 37, and the input / output unit 38 (step S205).
  • control unit 39 may control the power supply units 41 and 42 so as to apply a negative bias voltage only to each APD 12.
  • the output signal D1 is output from the low temperature light receiving unit 10, and the output signal D2 is not output from the high temperature light receiving unit 20.
  • the control unit 39 outputs the output signal D1 from the logic circuit 30 as the output signal Dout (step S206).
  • step S204 when the temperature of the thermometer 40 is higher than the threshold value Tth1, the control unit 39 operates, for example, the pixel drive unit 31, MUX 32, the signal processing unit 33, and the input / output unit 34 to receive low temperature light.
  • the high temperature light receiving unit 20 is driven by operating the pixel drive unit 35, the MUX 36, the signal processing unit 37, and the input / output unit 38 (step S207).
  • the control unit 39 controls the power supply units 41 and 42 so as to apply a negative bias voltage to the APDs 12 and 22.
  • the output signal D1 is output from the low temperature light receiving unit 10
  • the output signal D2 is output from the high temperature light receiving unit 20.
  • the control unit 39 outputs a signal obtained by adding the output signal D1 and the output signal D2 from the logic circuit 30 as the output signal Dout (step S208).
  • the control unit 39 executes steps S208 to S208 from step S201 above unless instructed to end the measurement by the light receiving device 1 (step S209).
  • the control unit 39 stops the operation of the low temperature light receiving unit 10 and the high temperature light receiving unit 20 by, for example, stopping the operation of the logic circuit 30. Step S210).
  • the control unit 39 controls the power supply units 41 and 42 so as not to apply a negative bias voltage to the APDs 12 and 22, for example.
  • the control unit 39 always drives the low temperature light receiving unit 10 and the high temperature light receiving unit 20 regardless of the temperature of the thermometer 40, and adds the output signal D1 and the output signal D2 as the output signal Dout.
  • the signal may be output from the logic circuit 30.
  • the avalanche photodiode has a Geiger mode that operates with a bias voltage higher than the breakdown voltage and a linear mode that operates with a slightly higher bias voltage near the breakdown voltage.
  • Geiger mode avalanche photodiodes are also called single photon avalanche photodiodes (SPADs).
  • the SPAD is a device capable of detecting one photon for each pixel by doubling the carriers generated by photoelectric conversion in a PN junction region of a high electric field provided for each pixel.
  • the plurality of light receiving elements provided for each of the pixels 11 and 21 include two types of light receiving elements (APD12, 22) in which the temperature regions of the PDEs are different from each other and a part of the temperature regions overlap each other. include.
  • APD12, 22 the APD12 whose temperature region with high detection efficiency is relatively distributed on the low temperature side is used among the two types of light receiving elements, and when the charge is read out at a high temperature
  • the APD22 in which the temperature region with high detection efficiency is relatively distributed on the high temperature side among the two types of light receiving elements, the decrease in PDE is suppressed at both low temperature and high temperature.
  • the guaranteed range of PDE can be expanded as compared with the case where only one of APD12 and APD22 is used.
  • the chip 1A and the chip 1B are manufactured in separate steps. be able to. As a result, the manufacturing process can be simplified and the yield can be improved as compared with the case where the plurality of APD12s and the plurality of APD22s are formed on a common chip.
  • the plurality of APDs 12 and 22 are formed on a common semiconductor substrate, the plurality of APDs 12 are formed as compared with the case where the plurality of APDs 12 and the plurality of APDs 22 are formed on different semiconductor substrates.
  • the gap between the formed pixel array 10A and the pixel array 20A on which a plurality of APDs 22 are formed can be narrowed.
  • the optical axis of the pixel array 10A and the optical axis of the pixel array 20A can be brought close to each other, so that it becomes easy to design an optical system that guides the incident light to the pixel array 10A and the pixel array 20A.
  • power supply units 41 and 42 for applying a negative bias voltage to the APDs 12 and 22 are provided. Thereby, the PDE of each APD12, 22 can be improved.
  • each APD 12 when the power supply units 41 and 42 are controlled so as to apply a negative bias voltage to only one of each APD 12 and each APD 22 according to the temperature of the thermometer 40, each APD 12 Compared with the case where a negative bias voltage is applied to, 22, the power consumption can be reduced.
  • the output signal is set as an output signal Dout.
  • a signal obtained by adding D1 and the output signal D2 can be output. As a result, it is possible to output a signal having a high signal level and a low S / N ratio as compared with the case where only one of the output signal D1 and the output signal D2 is output as the output signal Dout.
  • the power supply units 41 and 42 when the power supply units 41 and 42 apply a common negative bias voltage to each APD 12 and each APD 22, the power supply units 41 and 42 can be configured by one power supply unit. In that case, the light receiving device 1 can be miniaturized.
  • the power supply units 41 and 42 apply a negative bias voltage of a value corresponding to each APD 12 and each APD 22 to each APD 12 and each APD 22, the power supply units 41 and 42 apply a negative bias voltage. It is possible to set the PDE of each APD12 and each APD22 to the maximum value. Therefore, by setting the negative bias voltage to a value that maximizes the PDE of each APD12 and each APD22, the guaranteed range of PDE can be expanded as compared with the case where the negative bias voltage is common to each APD12 and each APD22. Can be done.
  • the light receiving device 1 may further include a medium temperature light receiving unit 50, for example, as shown in FIG.
  • the medium temperature light receiving unit 50 has a pixel array 50A.
  • the pixel array 50A includes a plurality of pixels 51.
  • the pixel arrays 10A, 20A, and 50A correspond to a specific example of the "pixel array" of the present disclosure. At least one of the pixel array 10A and the pixel array 20A and the pixel array 50A are arranged next to each other.
  • the three light receiving parts are formed on separate chips (semiconductor substrate (for example, silicon substrate)). You may be.
  • the three light receiving parts are, for example, on a common chip (semiconductor substrate (for example, silicon substrate)). It may be formed.
  • the thermometer 40 measures the temperatures of the three light receiving units (low temperature light receiving unit 10, high temperature light receiving unit 20, and medium temperature light receiving unit 50), and the measurement result is obtained by the logic circuit 60. Output to.
  • the logic circuit 60 is provided instead of the logic circuit 30.
  • the logic circuit 60 has a circuit for driving a plurality of pixels 51 in addition to the configuration included in the logic circuit 30.
  • the circuit for driving the plurality of pixels 51 is composed of, for example, a circuit common to the pixel drive unit 31, the MUX 32, the signal processing unit 33, the input / output unit 34, and the power supply unit 41.
  • the medium temperature light receiving unit 50 has a plurality of pixels 51 arranged two-dimensionally.
  • Each pixel 51 includes, for example, an APD (avalanche photodiode) 52 and a transistor electrically connected to the node of the APD 52.
  • the transistor is turned on according to the control signal input to the gate, so that the detection signal generated by the APD 52 is output to the signal line DTL.
  • the transistor is composed of, for example, a field effect transistor (TFT).
  • the control unit 39 controls the output from the logic circuit 30.
  • the control unit 39 outputs any of the output signal D1, the output signal D2, and the output signal D3 as the output signal Dout from the logic circuit 30.
  • the output signal D3 is data corresponding to the detection signal output from each pixel 51 of the pixel row selected by the pixel drive unit in the medium temperature light receiving unit 50.
  • the control unit 39 drives only various circuits for driving any of the three light receiving units (low temperature light receiving unit 10, high temperature light receiving unit 20, medium temperature light receiving unit 50) according to the temperature of the thermometer 40.
  • the logic circuit 60 may be controlled so as to do so.
  • the control unit 39 has a negative bias voltage only for each APD included in any of the three light receiving units (low temperature light receiving unit 10, high temperature light receiving unit 20, medium temperature light receiving unit 50) according to the temperature of the thermometer 40.
  • the power supply unit may be controlled so as to apply.
  • FIG. 17 shows an example of the temperature dependence of the PDE of APD12, 22, 52.
  • APD12 has a high PDE in the low temperature range.
  • APD22 has a high PDE in the high temperature region.
  • APD52 has a high PDE in the mid-temperature range.
  • the high PDE temperature region is relatively distributed on the low temperature side.
  • the high PDE temperature region is relatively distributed on the high temperature side.
  • the high PDE temperature region is relatively distributed on the medium temperature side.
  • the high PDE temperature range of APD12, the high PDE temperature range of APD22, and the high PDE temperature range of APD52 are different from each other. Further, a part of the high PDE temperature region of APD12 and a part of the high PDE temperature region of APD52 overlap each other, and a part of the high PDE temperature region of APD52 and the high PDE temperature of APD22 are overlapped with each other. Part of the area overlaps with each other. As shown in FIG. 17, in the overlapping region OL1 of the high PDE in the APDs 12 and 52, the region on the high temperature side of the high PDE temperature region of the APD12 and the region on the low temperature side of the high PDE temperature region of the APD52 They overlap each other.
  • At least one of the impurity concentration contained in the multiplying region, the type of impurities contained in the multiplying region, the thickness of the multiplying region, and the area of the multiplying region are different from each other.
  • the high PDE temperature region of APD12, the high PDE temperature region of APD22, and the high PDE temperature region of APD52 are different from each other.
  • FIG. 18 shows an example of the switching procedure of the low temperature light receiving unit 10, the high temperature light receiving unit 20, and the medium temperature light receiving unit 50 (output signals D1, D2, D3).
  • the control unit 39 determines whether or not the temperature of the thermometer 40 is equal to or higher than a predetermined temperature (threshold value Tth4) in the overlapping region OL2 (step S301).
  • a predetermined temperature threshold value Tth4
  • the control unit 39 receives light for low temperature by, for example, stopping the operation of various circuits for driving the light receiving unit 10 for low temperature and the light receiving unit 50 for medium temperature. The operation of the unit 10 and the medium temperature light receiving unit 50 is stopped.
  • control unit 39 drives the high temperature light receiving unit 20 by, for example, operating various circuits for driving the high temperature light receiving unit 20 (step S302). At this time, the control unit 39 may control the power supply unit so as to apply a negative bias voltage only to each APD 22. As a result, the output signals D1 and D3 are not output from the low temperature light receiving unit 10 and the medium temperature light receiving unit 50, and the output signal D2 is output from the high temperature light receiving unit 20. At this time, the control unit 39 outputs the output signal D2 from the logic circuit 30 as the output signal Dout (step S303).
  • step S301 when the temperature of the thermometer 40 is less than the threshold value Tth4, the control unit 39 determines whether or not the temperature of the thermometer 40 is equal to or less than a predetermined temperature (threshold value Tth3) in the overlapping region OL1.
  • a predetermined temperature threshold value Tth3
  • the control unit 39 stops the operation of various circuits for driving the medium temperature light receiving unit 50 and the high temperature light receiving unit 20, for example, to stop the operation of the medium temperature light receiving unit 20 The operation of the unit 50 and the high temperature light receiving unit 20 is stopped. Further, the control unit 39 drives the low temperature light receiving unit 10 by, for example, operating various circuits for driving the low temperature light receiving unit 10 (step S305).
  • control unit 39 may control the power supply unit so as to apply a negative bias voltage only to each APD 12.
  • the output signals D2 and D3 are not output from the medium temperature light receiving unit 50 and the high temperature light receiving unit 20, and the output signal D1 is output from the low temperature light receiving unit 10.
  • the control unit 39 outputs the output signal D1 from the logic circuit 30 as the output signal Dout (step S306).
  • step S304 when the temperature of the thermometer 40 is higher than the threshold value Tth3, the control unit 39 stops the operation of various circuits for driving the low temperature light receiving unit 10 and the high temperature light receiving unit 20, for example, to reduce the temperature.
  • the control unit 39 drives the medium temperature light receiving unit 50 by, for example, operating various circuits for driving the medium temperature light receiving unit 50 (step S307).
  • the control unit 39 may control the power supply unit so as to apply a negative bias voltage only to each APD 52.
  • the control unit 39 outputs the output signal D3 from the logic circuit 30 as the output signal Dout (step S308).
  • the control unit 39 executes steps S308 to S308 from step S301 above unless instructed to end the measurement by the light receiving device 1 (step S309).
  • the control unit 39 stops the operation of the logic circuit 30, for example, the low temperature light receiving unit 10, the medium temperature light receiving unit 50, and the high temperature light receiving unit 20. (Step S310).
  • the plurality of light receiving elements provided for each of the pixels 11, 21, 51 have three types of light receiving elements (APD 12, 22, 52) in which the temperature regions of the PDEs are different from each other and a part of the temperature regions overlap each other. )It is included.
  • the APD12 in which the temperature region with high detection efficiency is relatively distributed on the low temperature side is used among the three types of light receiving elements.
  • the APD 52 is used, in which the temperature region with high detection efficiency is relatively distributed on the medium temperature side among the three types of light receiving elements.
  • the APD22 in which the temperature region with high detection efficiency is relatively distributed on the high temperature side is used among the three types of light receiving elements.
  • the decrease in PDE is suppressed at low temperature, medium temperature, and high temperature.
  • the guaranteed range of PDE can be expanded as compared with the case where only any one of APD12, APD22 and APD52 is used.
  • FIG. 19 shows a schematic configuration example of the light receiving device 2.
  • the light receiving device 2 includes, for example, one light receiving unit 70, a logic circuit 80, and a thermometer 40.
  • the light receiving unit 70 has a pixel array 70A.
  • the pixel array 70A includes a plurality of pixels 71 and 72.
  • the pixel array 70A corresponds to a specific example of the "pixel array" of the present disclosure.
  • the logic circuit 80 outputs the output signal Dout generated based on the output signal Dout'from the light receiving unit 70 to the outside. Pixels 71 and 72 will be described in detail later.
  • the light receiving unit 70 is formed on a chip 2A separate from the chip provided with the logic circuit 80 and the thermometer 40.
  • the chip 2A is configured to include, for example, a silicon substrate.
  • the light receiving portion 70 is formed on the silicon substrate (first semiconductor substrate) of the chip 2A.
  • the logic circuit 80 is formed on the chip 2B separate from the chip 2A, for example, and the thermometer 40 is formed on the chip 2C separate from the chips 2A and 2B, for example. ing.
  • the chip 2A may be bonded on the chip 2B, or the chips 2A, 2B, and 2C may be bonded on a common support substrate.
  • the chip 2C may be attached to the back surface of the chip 2B.
  • the light receiving unit 70 and the logic circuit 80 may be formed on a common chip 2D, for example, as shown in FIG.
  • the chip 2D is configured to include, for example, a silicon substrate, and the light receiving unit 70 and the logic circuit 80 are formed on a common silicon substrate.
  • the light receiving unit 70, the logic circuit 80, and the thermometer 40 may be formed on a common chip 2E, for example, as shown in FIG.
  • the chip 2E is configured to include, for example, a silicon substrate, and the light receiving unit 70, the logic circuit 80, and the thermometer 40 are formed on a common silicon substrate.
  • the thermometer 40 measures the temperature of the light receiving unit 70 and outputs the measurement result to the logic circuit 80.
  • the thermometer 40 is composed of, for example, a silicon diode temperature sensor.
  • the thermometer 40 may be composed of, for example, a silicon diode temperature sensor, or may be composed of another temperature sensor.
  • FIG. 23 shows a schematic configuration example of the logic circuit 80.
  • FIG. 24A shows a circuit configuration example of each pixel 71.
  • FIG. 24B shows an example of a circuit configuration of each pixel 72.
  • the logic circuit 80 includes, for example, a pixel drive unit 81, a MUX 82, a signal processing unit 83, an input / output unit 84, a control unit 85, and a power supply unit 86.
  • the pixel driving unit 81 drives the pixels 71 and 72 in the light receiving unit 70.
  • the MUX 82, the signal processing unit 83, and the input / output unit 84 process the output from the light receiving unit 70.
  • the output of the input / output unit 84 is referred to as an output signal Dout.
  • the power supply unit 86 supplies a predetermined voltage (power supply voltage Vc, Ve) to each of the pixels 71 and 72.
  • the light receiving unit 70 has a plurality of pixels 71 and 72 arranged two-dimensionally.
  • the plurality of pixels 71, 72 are arranged alternately in the row direction and the column direction in, for example, the pixel array 70A.
  • Each pixel 71 includes, for example, an APD (avalanche photodiode) 73 and a transistor Tr1 electrically connected to the node of the APD 73.
  • the APD73 corresponds to a specific example of the "first light receiving element" of the present disclosure.
  • the transistor Tr1 is turned on according to the control signal input to the gate, so that the detection signal generated by the APD 73 is output to the signal line DTL.
  • the transistor Tr1 is composed of, for example, a field effect transistor thin film transistor (TFT).
  • Each pixel 72 includes, for example, an APD (avalanche photodiode) 74 and a transistor Tr2 electrically connected to the node of the APD 74.
  • APD74 corresponds to a specific example of the "second light receiving element" of the present disclosure.
  • the transistor Tr2 is turned on according to the control signal input to the gate, so that the detection signal generated by the APD 74 is output to the signal line DTL.
  • the transistor Tr2 is composed of, for example, a field effect transistor thin film transistor (TFT).
  • the APDs 73 and 74 are photodiodes (single photon avalanche photodiodes) that amplify the generated charge when incident light is incident and output the detection signal obtained thereby.
  • the power supply voltage Vc supplied to the anodes of the APDs 73 and 74 has, for example, a negative bias (negative potential) of about ⁇ 20 V.
  • the power supply voltage Ve is supplied to the cathodes of the APDs 73 and 74 via the source and drain of the transistors Tr1 and Tr2.
  • the power supply voltage Ve is, for example, a positive potential of about 3 V.
  • the transistors Tr1 and Tr2 are constant current sources that operate in the saturation region, and perform passive quenching by acting as a quenching resistor.
  • the light receiving unit 70 further has a plurality of signal line DTLs and a plurality of gate line GTLs.
  • the light receiving unit 70 further has a plurality of power supply lines PWL1 and PWL2 and a ground line GND.
  • the light receiving unit 70 further has a switch element SW1, an inverter INV1, INV2 and a latch circuit 18 in each pixel 71, and has a switch element SW2, an inverter INV3, INV4 and a latch circuit 28 in each pixel 72. ing.
  • the signal line DTL is a wiring for reading the detection signal from the APDs 73 and 74.
  • the gate line GTL is a wiring for inputting a control signal for on / off control of the transistors Tr1 and Tr2 to the gate of the transistors Tr1 and Tr2.
  • the power line PWL1 is a wiring for determining the anode potential of the APDs 73 and 74.
  • the power line PWL2 is a wiring for determining the cathode potential of the APDs 73 and 74.
  • the gates of the transistors Tr1 and Tr2 are connected to the gate line GTL.
  • the source or drain of the transistors Tr1 and Tr2 is connected to the cathode of the APD73 and 74 and the input terminals of the inverters INV1 and INV3.
  • the output terminals of the inverters INV1 and INV3 are connected to the signal line DTL.
  • the electrodes that are not connected to the cathode are connected to the power supply line PWL2.
  • the cathode of APD73,74 is connected to the source or drain of transistors Tr1 and Tr2, and the anode of APD73,74 is connected to the power supply line PWL1.
  • the input terminals of the inverters INV2 and INV4 are connected to the latch circuits 18 and 28, and the output terminals of the inverters INV2 and INV4 are connected to the on / off control terminal of the switch element SW1.
  • the switch element SW1 is connected in parallel to the APD73.
  • the switch element SW2 is connected to the APD 74 in parallel.
  • the switch elements SW1 and SW2 turn on and off, for example, the gating control signal which is the output of the latch circuits 18 and 28 according to the gating inverting signal inverted by the inverters INV2 and INV4.
  • the latch circuits 18 and 28 provide a gating control signal for controlling the pixels 71 and 72 to either active pixels or inactive pixels based on the trigger signal SET supplied from the pixel drive unit 81 and the address data DEC. It is supplied to the inverters INV2 and INV4.
  • the inverters INV2 and INV4 generate a gating inversion signal in which the gating control signal is inverted and supply it to the switch elements SW1 and SW2.
  • the trigger signal SET is a timing signal indicating the timing for switching the gating control signal
  • the address data DEC is a pixel set as an active pixel among a plurality of pixels 71 and 72 arranged in a matrix in the pixel array 70A. It is the data which shows the address of.
  • the trigger signal SET and the address data DEC are supplied from the pixel drive unit 81.
  • the latch circuits 18 and 28 read the address data DEC at a predetermined timing indicated by the trigger signal SET. Then, when the pixel addresses indicated by the address data DEC include their own (pixels 71, 72) pixel addresses, the latch circuits 18 and 28 set their own pixels 71 and 72 as active pixels. The gating control signal of Hi (1) is output. On the other hand, when the pixel address indicated by the address data DEC does not include the pixel address of oneself (pixels 71, 72), Lo (0) for setting one's own pixels 71, 72 as an inactive pixel. Outputs a gating control signal.
  • the Lo (0) gating inversion signal inverted by the inverters INV2 and INV4 is supplied to the switch elements SW1 and SW2.
  • the gating inversion signal of Hi (1) is supplied to the switch elements SW1 and SW2. Therefore, the switch elements SW1 and SW2 are turned off (disconnected) when the pixels 71 and 72 are set as active pixels, and turned on (connected) when the pixels 71 and 72 are set as inactive pixels.
  • the inverters INV2 and INV4 output a Hi detection signal when the cathode voltage as an input signal is Lo, and output a Lo detection signal when the cathode voltage is Hi.
  • the inverters INV2 and INV4 are output units that output the incident of photons on the APDs 73 and 74 as a detection signal.
  • each pixel 71, 72 will be described.
  • the switch elements SW1 and SW2 are set to off as described above.
  • the power supply voltage Ve is supplied to the cathode of the APD73 and 74 and the power supply voltages Va and Vb are supplied to the anode, a reverse voltage larger than the yield voltage VBD is applied to the APD73 and 74 to cause the APD73 and 74. Is set to Geiger mode. In this state, the cathode voltage VS of the APDs 73 and 74 is the same as the power supply voltage Ve, for example, at time t0 in FIG.
  • the cathode voltage VS of APD73,74 becomes lower than 0V
  • the anode-cathode voltage of APD73,74 becomes lower than the yield voltage VBD, so that the avalanche amplification is stopped.
  • the current generated by the avalanche amplification flows through the transistors Tr1 and Tr2 to generate a voltage drop, and the cathode voltage VS becomes lower than the breakdown voltage VBD as the generated voltage drop causes the avalanche amplification.
  • the operation of stopping is the quenching operation.
  • the inverters INV2 and INV4 output the Lo detection signal PFout when the cathode voltage VS, which is the input voltage, is equal to or higher than the predetermined threshold voltage Vth, and the Hi detection signal PFout when the cathode voltage VS is less than the predetermined threshold voltage Vth. Is output. Therefore, when a photon is incident on the APDs 73 and 74, an avalanche multiplication occurs, the cathode voltage VS decreases, and the threshold voltage Vth falls below the threshold voltage Vth, the detection signal PFout is inverted from a low level to a high level. On the other hand, when the avalanche multiplication of APD73 and 74 converges, the cathode voltage VS rises, and becomes the threshold voltage Vth or more, the detection signal PFout is inverted from the high level to the low level.
  • the gating inversion signal of Hi (1) is supplied to the switch elements SW1 and SW2, and the switch elements SW1 and SW2 are turned on.
  • the switch elements SW1 and SW2 are turned on, the cathode voltage VS of the APDs 73 and 74 becomes 0V.
  • the voltage between the anode and the cathode of the APDs 73 and 74 becomes equal to or less than the yield voltage VBD, so that even if photons enter the APDs 73 and 74, they do not react.
  • the pixel drive unit 81 is composed of, for example, a shift register, an address decoder, or the like, and drives each pixel 71, 72, for example, in row units.
  • the detection signal output from each pixel 71, 72 of the pixel row selectively scanned by the pixel drive unit 81 is supplied to the MUX 82 via each signal line DTL.
  • the MUX82 selects the output from the active pixel according to the switching between the active pixel and the inactive pixel in the pixel array 70A. Then, the MUX 82 outputs the pixel signal input from the selected active pixel to the signal processing unit 83.
  • the signal processing unit 83 is, for example, a time measuring unit.
  • the time measuring unit is based on the pixel signal of the active pixel supplied from the MUX82 and the light emission timing signal indicating the light emission timing of the light source (described later), from the light source emitting light to the active pixel receiving light. Generate a count value corresponding to the time of.
  • the time measurement unit is also called a TDC (Time to Digital Converter).
  • the light emission timing signal is supplied from the outside via the input / output unit 84.
  • the signal processing unit 83 may be a counter unit.
  • the counter unit counts, for example, the number of detection signals input from the MUX 82 for a predetermined period, and outputs the count value for each pixel obtained thereby.
  • the power supply unit 86 is connected to each power supply line PWL1 connected to each pixel 71 and 72, and a negative bias voltage (power supply voltage Vc) is applied to each power supply line PWL1 to which each pixel 71 and 72 is connected.
  • the power supply unit 86 is further connected to each power supply line PWL2 connected to each pixel 71 and 72, and a predetermined voltage (power supply voltage Ve) is applied to each power supply line PWL2 to which each pixel 71 and 72 is connected.
  • the power supply voltage Vc preferably has a value that maximizes the PDEs of APD73 and 74.
  • the input / output unit 84 receives the output signal D1 obtained from each pixel 71 and the output signal D2 obtained from each pixel 72 from the output signal Dout'output from the signal processing unit 83 according to the control from the control unit 85. Extract one.
  • the input / output unit 84 outputs the signal obtained by the extraction as an output signal Dout.
  • the input / output unit 84 selects either the output signal D1 or the output signal D2 according to the temperature of the thermometer 40.
  • the signal processing unit 83 is a time measuring unit
  • the input / output unit 84 supplies the light emission timing signal supplied from the control unit 85 to the pixel drive unit 81 and the signal processing unit 83.
  • the control unit 85 receives a clock or the like given from the outside, and also outputs data such as internal information of the light receiving device 2.
  • the control unit 85 further has a timing generator that generates various timing signals, and based on the various timing signals generated by the timing generator, the pixel drive unit 81, the MUX 82, the signal processing unit 83, and the input / output unit Drive control of the 84 and the power supply unit 86 and the like is performed.
  • the control unit 85 controls the output from the logic circuit 80.
  • the control unit 85 outputs an output signal Dout including either the output signal D1 or the output signal D2 from the input / output unit 84.
  • the control unit 85 instructs the input / output unit 84 whether to select the output signal D1 or the output signal D2 according to the temperature of the thermometer 40.
  • FIG. 25 shows an example of cross-sectional configuration of each pixel 71 for low temperature.
  • Each pixel 71 has, for example, an n-type semiconductor region 73a and a p-type semiconductor region 73b.
  • the p-type semiconductor region 73b is formed in contact with the lower portion of the n-type semiconductor region 73a.
  • the n-type semiconductor region 73a and the p-type semiconductor region 73b are formed in the well layer 73c.
  • the well layer 73c may be an n-type semiconductor layer or a p-type semiconductor layer.
  • the well layer 73c is preferably an n-type semiconductor layer or a p-type semiconductor layer having a low impurity concentration of 1 ⁇ 10 14 cm -3 or less, for example. In this case, the well layer 73c is likely to be depleted, and the PDE of the APD73 can be improved.
  • the n-type semiconductor region 73a is, for example, Si (silicon) and is an n-type semiconductor region having a high impurity concentration.
  • the p-type semiconductor region 73b is, for example, Si (silicon) and is a p-type semiconductor region having a high impurity concentration.
  • the p-type semiconductor region 73b constitutes a pn junction at the interface with the n-type semiconductor region 73a.
  • the region including the pn junction is the high electric field region, and the n-type semiconductor region 73a is the photoelectric conversion region.
  • the p-type semiconductor region 73b has a multiplication region that avalanche-amplifies the carriers generated by the incident light to be detected.
  • the p-type semiconductor region 73b is preferably depleted. In this case, the PDE of the APD73 can be improved.
  • the n-type semiconductor region 73a functions as a cathode and is connected to a circuit via a contact 78.
  • the anode 73d with respect to the cathode is in the same layer as the n-type semiconductor region 73a, and is formed between the n-type semiconductor region 73a and the separation region 75.
  • the anode 73d is connected to the circuit via the contact 79.
  • a separation region 75 for separating two APDs 73, 74 adjacent to each other is formed, and a hole accumulation region 73e is formed between the separation region 75 and the well layer 73c.
  • the hole storage region 73e is formed below the anode 73d and is formed in a state of being electrically connected to the anode 73d. Further, the hole accumulation region 73e is formed between the well layer 73c and the separation region 75. Further, the hole accumulation region 73e is also formed in contact with the lower part of the well layer 73c.
  • the hole accumulation region 73e is formed in a portion where different materials are in contact with each other. In the example shown in FIG.
  • the separation region 75 is made of, for example, a silicon oxide film, and is made of a material different from that of the well layer 73c.
  • the hole accumulation region 73e is formed in order to suppress the dark current generated at the interface.
  • the hole storage region 73e can be formed as, for example, a p-type semiconductor region.
  • the separation region 75 is formed between two APDs 73 and 74 adjacent to each other, and separates the APDs 73 and 74. That is, the separation region 75 is formed so that a multiplication region is formed one-to-one with each of the APDs 73 and 74.
  • the separation region 75 is formed in a two-dimensional grid pattern so as to completely surround each of the APDs 73 and 74.
  • the separation region 75 is formed so as to penetrate from the upper surface side to the lower surface side of the well layer 73c in the stacking direction.
  • the separation region 75 may have a configuration in which only a part of the separation region 75 penetrates and is inserted halfway through the substrate, other than a configuration in which the separation region 75 penetrates completely from the upper surface side to the lower surface side.
  • FIG. 26 shows an example of cross-sectional configuration of each pixel 72 for high temperature.
  • Each pixel 72 has, for example, an n-type semiconductor region 74a and a p-type semiconductor region 74b.
  • the p-type semiconductor region 74b is formed in contact with the lower portion of the n-type semiconductor region 74a.
  • the n-type semiconductor region 74a and the p-type semiconductor region 74b are formed in the well layer 74c.
  • the well layer 74c may be an n-type semiconductor layer or a p-type semiconductor layer.
  • the well layer 74c is preferably an n-type semiconductor layer or a p-type semiconductor layer having a low impurity concentration of 1 ⁇ 10 14 cm -3 or less, for example. In this case, the well layer 74c is easily depleted, and the PDE of the APD 74 can be improved.
  • the n-type semiconductor region 74a is, for example, Si (silicon) and is an n-type semiconductor region having a high impurity concentration.
  • the p-type semiconductor region 74b is, for example, Si (silicon) and is a p-type semiconductor region having a high impurity concentration.
  • the p-type semiconductor region 74b constitutes a pn junction at the interface with the n-type semiconductor region 74a.
  • the region including the pn junction is the high electric field region, and the n-type semiconductor region 74a is the photoelectric conversion region.
  • the p-type semiconductor region 74b has a multiplication region that avalanche-amplifies the carriers generated by the incident light to be detected.
  • the p-type semiconductor region 74b is preferably depleted. In this case, the PDE of the APD 74 can be improved.
  • the n-type semiconductor region 74a functions as a cathode and is connected to a circuit via a contact 78.
  • the anode 74d with respect to the cathode is in the same layer as the n-type semiconductor region 74a, and is formed between the n-type semiconductor region 74a and the separation region 75.
  • the anode 73d is connected to the circuit via the contact 79.
  • a separation region 75 for separating two APDs 73 and 74 adjacent to each other is formed, and a hole accumulation region 74e is formed between the separation region 75 and the well layer 74c.
  • the hole storage region 74e is formed below the anode 74d and is formed in a state of being electrically connected to the anode 74d. Further, the hole accumulation region 74e is formed between the well layer 74c and the separation region 75. Further, the hole accumulation region 74e is also formed in contact with the lower part of the well layer 74c.
  • the hole accumulation region 74e is formed in a portion where different materials are in contact with each other. In the example shown in FIG.
  • the separation region 75 is made of, for example, a silicon oxide film, and is made of a material different from that of the well layer 74c.
  • the hole accumulation region 74e is formed in order to suppress the dark current generated at the interface.
  • the hole storage region 74e can be formed as, for example, a p-type semiconductor region.
  • FIG. 27 shows an example of the plan configuration of the light receiving unit 70.
  • FIG. 27 shows an example in which four 2 ⁇ 2 APDs (two APD73s and two APD74s) are arranged.
  • the APDs 73 and 74 are separated from each other by the separation regions 75 formed in a grid pattern.
  • Anodes 73d and 74d are formed inside the separation region 75.
  • N-type semiconductor regions 73a and 74a are formed in the central portion of the APDs 73 and 74, and well layers 73c and 74c are formed between the anodes 73d and 74d and the n-type semiconductor regions 73a and 74a. ..
  • the n-type semiconductor regions 73a and 74a have, for example, a rectangular shape.
  • the planar shape of the n-type semiconductor regions 73a and 74a is not limited to a quadrangular shape, and may be, for example, a circular shape.
  • the n-type semiconductor regions 73a and 74a are rectangular, the area of the multiplication region can be secured widely, so that the PDE can be improved.
  • the n-type semiconductor regions 73a and 74a are circular, the electric field concentration in the APDs 73 and 74 can be suppressed, and an unintended breakdown can be reduced.
  • FIG. 28 shows an example of the temperature dependence of the PDEs of APD73 and 74.
  • APD73 has a high PDE in the low temperature range.
  • APD74 has a high PDE in a high temperature region.
  • the high PDE temperature region is relatively distributed on the low temperature side.
  • the high PDE temperature region is relatively distributed on the high temperature side.
  • the high PDE temperature region of the APD73 and the high PDE temperature region of the APD74 are different from each other, and a part of the high PDE temperature region of the APD73 and a part of the high PDE temperature region of the APD74 are They overlap each other.
  • the “high PDE temperature region” refers to a temperature region larger than half the peak value in the PDE temperature distribution. As shown in FIG. 28, in the overlapping region OL of the high PDE in the APD73 and 74, the region on the high temperature side of the high PDE temperature region of the APD73 and the region on the low temperature side of the high PDE temperature region of the APD74 are located. They overlap each other.
  • At least one of the thickness of the type semiconductor regions 73b and 74b) and the area of the multiplication region (p-type semiconductor regions 73b and 74b) are different from each other.
  • the high PDE temperature region of the APD73 and the high PDE temperature region of the APD74 are different from each other.
  • FIG. 29 shows an example of the switching procedure of the output signals D1 and D2.
  • the control unit 85 determines whether or not the temperature of the thermometer 40 is equal to or higher than a predetermined temperature (threshold value Tth) in the overlapping region OL (step S401). When the temperature of the thermometer 40 is equal to or higher than the threshold value Tth, the control unit 85 outputs a control signal instructing the selection of the output signal D2 to the input / output unit 84.
  • the input / output unit 84 extracts the output signal D2 from the output signal Dout'output from the signal processing unit 83 based on the control signal from the control unit 85 (step S402).
  • the input / output unit 84 outputs the output signal D2 obtained by extraction as an output signal Dout (step S403).
  • step S401 when the temperature of the thermometer 40 is less than the threshold value Tth, the control unit 85 outputs a control signal instructing the selection of the output signal D1 to the input / output unit 84.
  • the input / output unit 84 extracts the output signal D1 from the output signal Dout'output from the signal processing unit 83 based on the control signal from the control unit 85 (step S404).
  • the input / output unit 84 outputs the output signal D2 obtained by extraction as an output signal Dout (step S405).
  • the control unit 85 executes steps S401 to S405 described above (step S406) unless instructed to end the measurement by the light receiving device 2.
  • the control unit 85 stops the operation of the light receiving unit 70, for example, by stopping the operation of the logic circuit 80 (step S407).
  • control unit 85 may execute the following switching procedure.
  • FIG. 31 shows an example of the switching procedure of the output signals D1 and D2.
  • the control unit 85 determines whether or not the temperature of the thermometer 40 is equal to or higher than the upper limit temperature (threshold value Tth2) of the overlapping region OL (step S501). When the temperature of the thermometer 40 is equal to or higher than the threshold value Tth2, the control unit 85 outputs a control signal instructing the selection of the output signal D2 to the input / output unit 84.
  • the input / output unit 84 extracts the output signal D2 from the output signal Dout'output from the signal processing unit 83 based on the control signal from the control unit 85 (step S502).
  • the input / output unit 84 outputs the output signal D2 obtained by extraction as an output signal Dout (step S503).
  • step S501 when the temperature of the thermometer 40 is less than the threshold value Tth2, the control unit 85 determines whether or not the temperature of the thermometer 40 is equal to or less than the threshold value Tth1 (step S504).
  • the control unit 85 outputs a control signal instructing the selection of the output signal D1 to the input / output unit 84.
  • the input / output unit 84 extracts the output signal D1 from the output signal Dout'output from the signal processing unit 83 based on the control signal from the control unit 85 (step S505).
  • the input / output unit 84 outputs the output signal D1 obtained by extraction as an output signal Dout (step S506).
  • step S504 when the temperature of the thermometer 40 is larger than the threshold value Tth1, the control unit 85 outputs a control signal instructing the selection of the output signals D1 and D2 to the input / output unit 84.
  • the input / output unit 84 extracts output signals D1 and D2 from the output signal Dout'output from the signal processing unit 83 based on the control signal from the control unit 85 (step S507).
  • the input / output unit 84 outputs the output signals D1 and D2 obtained by the extraction as the output signal Dout (step S508).
  • the control unit 85 executes steps S501 to S508 above (step S509) unless instructed to end the measurement by the light receiving device 2.
  • the control unit 85 stops the operation of the light receiving unit 70, for example, by stopping the operation of the logic circuit 80 (step S510).
  • the control unit 85 controls the power supply unit 86 so as not to apply a negative bias voltage to the APDs 73 and 74, for example.
  • control unit 85 may always drive the light receiving unit 70 regardless of the temperature of the thermometer 40, and output a signal including the output signals D1 and D2 from the logic circuit 80 as the output signal Dout.
  • the plurality of light receiving elements provided for each of the pixels 71 and 72 include two types of light receiving elements (APD73, 74) in which the temperature regions of the PDEs are different from each other and a part of the temperature regions overlap each other. It has been.
  • the APD73 in which the temperature region with high detection efficiency is relatively distributed on the low temperature side is used among the two types of light receiving elements, and when the charge is read out at a high temperature.
  • the APD74 in which the temperature region with high detection efficiency is relatively distributed on the high temperature side among the two types of light receiving elements, the decrease in PDE is suppressed at both low temperature and high temperature.
  • the guaranteed range of PDE can be expanded as compared with the case where only one of APD73 and APD74 is used.
  • a plurality of APDs 73 and 74 are alternately arranged in the pixel array 70A.
  • the distance between the APD73 and the APD74 located at the common coordinates can be shortened as compared with the case where the plurality of APD73s and the plurality of APD74s are formed in separate regions.
  • the optical axes of the plurality of APD73s and the optical axes of the plurality of APD74s can be brought close to each other, it becomes easy to design an optical system that guides the incident light to the pixel array 70A.
  • a power supply unit 86 for applying a negative bias voltage Vc to each of the APDs 73 and 74 is provided. Thereby, the PDE of each APD73,74 can be improved.
  • a negative bias voltage Vc common to the APDs 73 and 74 is applied by the power supply unit 86.
  • the light receiving device 2 can be miniaturized as compared with the case where different negative bias voltages are applied to the APDs 73 and 74.
  • FIG. 32 shows a schematic configuration example of the light receiving device 3.
  • the light receiving device 3 includes, for example, one light receiving unit 110, a logic circuit 120, and a thermometer 130.
  • the light receiving unit 110 has a pixel array 110A.
  • the pixel array 110A includes a plurality of pixels Px.
  • the pixel array 110A corresponds to a specific example of the "pixel array" of the present disclosure.
  • the logic circuit 120 outputs the output signal Dout generated based on the output from the light receiving unit 110 to the outside.
  • Each pixel Px is configured to include a low-temperature sub-pixel Pa and a high-temperature sub-pixel Pb. The sub-pixels Pa and Pb will be described in detail later.
  • the light receiving unit 110 is formed on a chip 3A separate from the chip provided with the logic circuit 120 and the thermometer 130.
  • the chip 3A is configured to include, for example, a silicon substrate.
  • the light receiving unit 110 is formed on the silicon substrate (semiconductor substrate) of the chip 3A.
  • the logic circuit 120 is formed on the chip 3B separate from the chip 3A, for example, and the thermometer 130 is formed on the chip 3C separate from the chips 3A and 3B, for example. ing.
  • the chip 3A may be bonded on the chip 3B, or the chips 3A, 3B, and 3C may be bonded on a common support substrate.
  • the chip 3C may be attached to the back surface of the chip 3B.
  • the light receiving unit 110 and the logic circuit 120 may be formed on a common chip 3D, for example, as shown in FIG. 34.
  • the chip 3D is configured to include, for example, a silicon substrate, and the light receiving unit 110 and the logic circuit 120 are formed on a common silicon substrate.
  • the light receiving unit 110, the logic circuit 120, and the thermometer 130 may be formed on a common chip 3E, for example, as shown in FIG. 35.
  • the chip 3E is configured to include, for example, a silicon substrate, and the light receiving unit 110, the logic circuit 120, and the thermometer 130 are formed on a common silicon substrate.
  • the thermometer 130 measures the temperature of the light receiving unit 110 and outputs the measurement result to the logic circuit 120.
  • the thermometer 130 is composed of, for example, a silicon diode temperature sensor.
  • the thermometer 130 may be composed of, for example, a silicon diode temperature sensor, or may be composed of another temperature sensor.
  • FIG. 36 shows a schematic configuration example of the logic circuit 120.
  • FIG. 37A shows an example of a circuit configuration of each pixel Pa.
  • FIG. 37B shows an example of a circuit configuration of each pixel Pb.
  • the logic circuit 120 includes, for example, a pixel drive unit 121, a MUX 122, a signal processing unit 123, an input / output unit 124, a control unit 125, and a power supply unit 126.
  • the pixel driving unit 121 drives each pixel Px in the light receiving unit 110.
  • the MUX 122, the signal processing unit 123, and the input / output unit 124 process the output from the light receiving unit 110.
  • the output of the input / output unit 124 is referred to as an output signal Dout.
  • the power supply unit 126 supplies a predetermined voltage (power supply voltage Va, Vb, Ve) to each pixel Px.
  • the light receiving unit 110 has sub-pixels Pa and Pb for each pixel Px.
  • the sub-pixel Pa includes, for example, an APD (avalanche photodiode) 111 and a transistor Tr1 electrically connected to the node of the APD 111.
  • APD111 corresponds to a specific example of the "first light receiving element" of the present disclosure.
  • the transistor Tr1 is turned on according to the control signal input to the gate, so that the detection signal generated by the APD 111 is output to the signal line DTL.
  • the transistor Tr1 is composed of, for example, a field effect transistor thin film transistor (TFT).
  • the sub-pixel Pb includes, for example, an APD (avalanche photodiode) 112 and a transistor Tr2 electrically connected to the node of the APD 112.
  • the APD112 corresponds to a specific example of the "second light receiving element" of the present disclosure.
  • the transistor Tr2 is turned on according to the control signal input to the gate, so that the detection signal generated by the APD 112 is output to the signal line DTL.
  • the transistor Tr2 is composed of, for example, a field effect transistor thin film transistor (TFT).
  • the APDs 111 and 112 are photodiodes (single photon avalanche photodiodes) that amplify the electric charge generated when incident light is incident and output the detection signal obtained thereby.
  • the power supply voltage Va supplied to the anode of the APD 111 is, for example, a negative bias (negative potential) of about ⁇ 20 V.
  • the power supply voltage Vb supplied to the anode of the APD 112 has, for example, a negative bias (negative potential) of about ⁇ 20 V.
  • the power supply voltage Va and the power supply voltage Vb may be equal to each other or different from each other.
  • a power supply voltage Ve is supplied to the cathodes of the APDs 111 and 112 via the source and drain of the transistors Tr1 and Tr2.
  • the power supply voltage Ve is, for example, a positive potential of about 3 V.
  • the transistors Tr1 and Tr2 are constant current sources that operate in the saturation region, and perform passive quenching by acting as a quenching
  • the light receiving unit 110 further has a plurality of signal line DTLs and a plurality of gate line GTLs.
  • the light receiving unit 110 further has a plurality of power supply lines PWL1 and PWL2 and a ground line GND.
  • the light receiving unit 110 further has a switch element SW1, an inverter INV1, INV2 and a latch circuit 18 in the sub-pixel Pa, and has a switch element SW2, an inverter INV3, INV4 and a latch circuit 28 in the sub-pixel Pb. ing.
  • the signal line DTL is wiring for reading the detection signal from the APDs 111 and 112.
  • the gate line GTL is a wiring for inputting a control signal for on / off control of the transistors Tr1 and Tr2 to the gate of the transistors Tr1 and Tr2.
  • the power line PWL1 is a wiring for determining the anode potentials of the APDs 111 and 112.
  • the power line PWL2 is a wiring for determining the cathode potential of the APDs 111 and 112.
  • the gate of the transistors Tr1 and Tr2 is connected to the gate line GTL, the source or drain of the transistors Tr1 and Tr2 is connected to the node of APD111 and 112, and the electrode of the source and drain of the transistors Tr1 and Tr2 which is not connected to the node signals. It is connected to the line DTL.
  • the nodes of APD111 and 112 are connected to the source or drain of transistors Tr1 and Tr2, and the anodes of APD111 and 112 are connected to the power supply line PWL1.
  • the input terminals of the inverters INV2 and INV4 are connected to the latch circuits 18 and 28, and the output terminals of the inverters INV2 and INV4 are connected to the on / off control terminal of the switch element SW1.
  • the switch element SW1 is connected in parallel to the APDs 111 and 112.
  • the switch elements SW1 and SW2 turn on and off, for example, the gating control signal which is the output of the latch circuits 18 and 28 according to the gating inverting signal inverted by the inverters INV2 and INV4.
  • the latch circuits 18 and 28 are gating control signals that control the sub-pixels Pa and Pb to either active pixels or inactive pixels based on the trigger signal SET supplied from the pixel drive unit 121 and the address data DEC. Is supplied to the inverters INV2 and INV4.
  • the inverters INV2 and INV4 generate a gating inversion signal in which the gating control signal is inverted and supply it to the switch elements SW1 and SW2.
  • the trigger signal SET is a timing signal indicating the timing for switching the gating control signal
  • the address data DEC is set as the active pixel among the plurality of sub-pixels Pa and Pb arranged in a matrix in the pixel array 110A. This is data indicating the pixel address.
  • the trigger signal SET and the address data DEC are supplied from the pixel drive unit 121.
  • the latch circuits 18 and 28 read the address data DEC at a predetermined timing indicated by the trigger signal SET. Then, when the pixel addresses indicated by the address data DEC include the pixel addresses of their own (sub-pixels Pa, Pb), the latch circuits 18 and 28 set their own sub-pixels Pa and Pb as active pixels. The Gating control signal of Hi (1) is output. On the other hand, when the pixel address indicated by the address data DEC does not include the pixel address of its own (sub-pixels Pa, Pb), Lo (0) for setting its own sub-pixels Pa, Pb as inactive pixels. ) Gating control signal is output.
  • the Lo (0) gating inversion signal inverted by the inverters INV2 and INV4 is supplied to the switch elements SW1 and SW2.
  • the gating inversion signal of Hi (1) is supplied to the switch elements SW1 and SW2. Therefore, the switch elements SW1 and SW2 are turned off (disconnected) when the sub-pixels Pa and Pb are set as active pixels, and turned on (connected) when they are set as inactive pixels.
  • the inverters INV2 and INV4 output a Hi detection signal when the cathode voltage as an input signal is Lo, and output a Lo detection signal when the cathode voltage is Hi.
  • the inverters INV2 and INV4 are output units that output the incident of photons on the APDs 12 and 22 as a detection signal.
  • each sub-pixel Pa and Pb are active pixels, the switch elements SW1 and SW2 are set to off as described above.
  • the power supply voltage Ve is supplied to the cathodes of the APDs 111 and 112 and the power supply voltages Va and Vb are supplied to the anodes, a reverse voltage larger than the yield voltage VBD is applied to the APDs 111 and 112, whereby the APDs 111 and 112 Is set to Geiger mode.
  • the cathode voltage VS of the APDs 111 and 112 is the same as the power supply voltage Ve, for example, at time t0 in FIG.
  • the cathode voltage VS of APD111,112 becomes lower than 0V
  • the anode-cathode voltage of APD111, 112 becomes lower than the yield voltage VBD, so that the avalanche amplification is stopped.
  • the current generated by the avalanche amplification flows through the transistors Tr1 and Tr2 to generate a voltage drop, and the cathode voltage VS becomes lower than the breakdown voltage VBD as the generated voltage drop causes the avalanche amplification.
  • the operation of stopping is the quenching operation.
  • the inverters INV2 and INV4 output the Lo detection signal PFout when the cathode voltage VS, which is the input voltage, is equal to or higher than the predetermined threshold voltage Vth, and the Hi detection signal PFout when the cathode voltage VS is less than the predetermined threshold voltage Vth. Is output. Therefore, when a photon is incident on the APDs 111 and 112, an avalanche multiplication occurs, the cathode voltage VS decreases, and the threshold voltage Vth falls below the threshold voltage Vth, the detection signal PFout is inverted from a low level to a high level. On the other hand, when the avalanche multiplication of APD111 and 112 converges, the cathode voltage VS rises, and becomes the threshold voltage Vth or more, the detection signal PFout is inverted from the high level to the low level.
  • the gating inversion signal of Hi (1) is supplied to the switch elements SW1 and SW2, and the switch elements SW1 and SW2 are turned on.
  • the switch elements SW1 and SW2 are turned on, the cathode voltage VS of the APDs 111 and 112 becomes 0V.
  • the voltage between the anode and the cathode of the APDs 111 and 112 becomes equal to or less than the yield voltage VBD, so that even if photons enter the APDs 111 and 112, they do not react.
  • the pixel drive unit 121 is configured by, for example, a shift register, an address decoder, or the like, and drives each sub-pixel Pa, Pb, for example, in row units.
  • the detection signals output from the sub-pixels Pa and Pb of the pixel row selectively scanned by the pixel drive unit 121 are supplied to the MUX 122 via each signal line DTL.
  • the MUX 122 selects the output from the active pixel according to the switching between the active pixel and the inactive pixel in the pixel array 110A. Then, the MUX 122 outputs the pixel signal input from the selected active pixel to the signal processing unit 123.
  • the signal processing unit 123 is, for example, a time measuring unit.
  • the time measuring unit is based on the pixel signal of the active pixel supplied from the MUX 122 and the light emission timing signal indicating the light emission timing of the light source (described later), from the light source emitting light to the active pixel receiving light. Generate a count value corresponding to the time of.
  • the time measurement unit is also called a TDC (Time to Digital Converter).
  • the light emission timing signal is supplied from the outside via the input / output unit 124.
  • the signal processing unit 123 may be a counter unit.
  • the counter unit counts, for example, the number of detection signals input from the MUX 122 for a predetermined period, and outputs the count value for each pixel obtained thereby.
  • the power supply unit 126 is connected to each power supply line PWL1 connected to each sub-pixel Pa, and applies a negative bias voltage (power supply voltage Va) to each power supply line PWL1 connected to each sub-pixel Pa.
  • the power supply unit 126 is further connected to each power supply line PWL2 connected to each sub-pixel Pa, and applies a predetermined voltage (power supply voltage Ve) to each power supply line PWL2 connected to each sub-pixel Pa.
  • the power supply unit 126 is connected to each power supply line PWL1 connected to each sub-pixel Pb, and applies a negative bias voltage (power supply voltage Vb) to each power supply line PWL1 connected to each sub-pixel Pb.
  • the power supply unit 126 is further connected to each power supply line PWL2 connected to each sub-pixel Pb, and applies a predetermined voltage (power supply voltage Ve) to each power supply line PWL2 connected to each sub-pixel Pb.
  • the power supply voltage Va preferably has a value that maximizes the PDE of the APD111.
  • the power supply voltage Vb preferably has a value that maximizes the PDE of the APD112.
  • the input / output unit 124 receives the output signal D1 obtained from each sub-pixel Pa and the output signal obtained from each sub-pixel Pb from the output signal Dout'output from the signal processing unit 123 according to the control from the control unit 125. Extract any of D2.
  • the input / output unit 124 outputs the signal obtained by the extraction as an output signal Dout.
  • the input / output unit 124 selects either the output signal D1 or the output signal D2 according to the temperature of the thermometer 130.
  • the signal processing unit 123 is a time measuring unit
  • the input / output unit 124 supplies the light emission timing signal supplied from the control unit 125 to the pixel driving unit 121 and the signal processing unit 123.
  • the control unit 125 receives a clock or the like given from the outside, and also outputs data such as internal information of the light receiving device 3.
  • the control unit 125 further has a timing generator that generates various timing signals, and based on the various timing signals generated by the timing generator, the pixel drive unit 121, the MUX 122, the signal processing unit 123, and the input / output unit Drive control of 124 and the power supply unit 126 is performed.
  • the control unit 125 causes the input / output unit 124 to output an output signal Dout including either the output signal D1 or the output signal D2.
  • the control unit 125 instructs the input / output unit 124 whether to select the output signal D1 or the output signal D2 according to the temperature of the thermometer 130.
  • FIG. 38 shows an example of cross-sectional configuration of each pixel Px.
  • Each pixel Px has, for example, an n-type semiconductor region 113a and a p-type semiconductor region 113b, 113f.
  • the p-type semiconductor regions 113b and 113f are formed in contact with the lower portion of the n-type semiconductor region 113a.
  • the p-type semiconductor region 113b belongs to the APD111 of the sub-pixel Pa
  • the p-type semiconductor region 113f belongs to the APD112 of the sub-pixel Pb.
  • the n-type semiconductor region 113a and the p-type semiconductor region 113b are formed in the well layer 113c belonging to the APD 111 of the sub-pixel Pa.
  • the n-type semiconductor region 113a and the p-type semiconductor region 113f are formed in the well layer 113g belonging to the APD 112 of the sub-pixel Pb.
  • the well layers 113c and 113g may be an n-type semiconductor layer or a p-type semiconductor layer.
  • the well layers 113c and 113 g are preferably an n-type semiconductor layer or a p-type semiconductor layer having a low impurity concentration of 1 ⁇ 10 14 cm -3 or less, for example. In this case, the well layers 113c and 113g are easily depleted, and the PDE of APD111 and 112 can be improved.
  • the n-type semiconductor region 113a is, for example, Si (silicon) and is an n-type semiconductor region having a high impurity concentration.
  • the p-type semiconductor regions 113b and 113f are, for example, Si (silicon) and are p-type semiconductor regions having a high impurity concentration.
  • the p-type semiconductor regions 113b and 113f form a pn junction at the interface with the n-type semiconductor region 113a.
  • the region including the pn junction is the high electric field region, and the n-type semiconductor region 113a is the photoelectric conversion region.
  • the p-type semiconductor regions 113b and 113f have a multiplication region that avalanche-amplifies the carriers generated by the incident light to be detected.
  • the p-type semiconductor regions 113b and 113f are preferably depleted. In this case, the PDE of APD111 and 112 can be improved.
  • the n-type semiconductor region 113a functions as a cathode and is connected to a circuit via a contact 116a.
  • the anode 113d belonging to the APD 111 of the sub-pixel Pa with respect to the cathode is in the same layer as the n-type semiconductor region 113a, and is formed between the n-type semiconductor region 113a and the separation region 114.
  • the anode 113d is connected to the circuit via the contact 116b.
  • the anode 113h belonging to the APD 112 of the sub-pixel Pb with respect to the cathode is in the same layer as the n-type semiconductor region 113a, and is formed between the n-type semiconductor region 113a and the separation region 114.
  • the anode 113h is connected to the circuit via the contact 116c.
  • a separation region 114 for separating each pixel Px is formed.
  • a hole accumulation region 113e is formed between the separation region 114 and the well layer 113c.
  • a hole accumulation region 113i is formed between the separation region 114 and the well layer 113g.
  • the hole storage region 113e is formed below the anode 113d and is formed in a state of being electrically connected to the anode 113d.
  • the hole storage region 113i is formed below the anode 113h and is formed in a state of being electrically connected to the anode 113h.
  • the hole accumulation region 113e is formed between the well layer 113c and the separation region 114. Further, the hole accumulation region 113e is also formed in contact with the lower part of the well layer 113c.
  • the hole accumulation region 113i is formed between the well layer 113g and the separation region 114. Further, the hole accumulation region 113i is also formed in contact with the lower part of the well layer 113g.
  • the hole accumulation regions 113e and 113i are formed in portions where different materials are in contact with each other.
  • the separation region 114 is made of, for example, a silicon oxide film, and is made of a material different from the well layers 113c and 113g.
  • the hole storage regions 113e and 113i are formed in order to suppress the dark current generated at the interface.
  • the hole storage regions 113e and 113i can be formed as, for example, a p-type semiconductor region.
  • a separation region 115 for separating the sub-pixels Pa and Pb is formed.
  • the separation region 115 is formed in contact with the lower portion of the n-type semiconductor region 113a.
  • the separation region 115 includes a p-type semiconductor region 113b, a well layer 113c and a hole storage region 113e belonging to the APD 111 of the sub-pixel Pa, and a p-type semiconductor region 113f, a well layer 113g and a hole storage region 113i belonging to the APD 112 of the sub-pixel Pb. Is formed between.
  • the separation region 115 includes a p-type semiconductor region 113b, a well layer 113c and a hole storage region 113e belonging to the APD 111 of the sub-pixel Pa, and a p-type semiconductor region 113f, a well layer 113g and a hole storage region 113i belonging to the APD 112 of the sub-pixel Pb. Is separated.
  • Separation areas 114 and 115 are formed between each pixel Px and separate each APD 111 and 112. That is, the separation regions 114 and 115 are formed so that the multiplication region is formed one-to-one with the APD 111 and 112, respectively.
  • the separation regions 114 and 115 are formed in a two-dimensional grid pattern so as to surround the APDs 111 and 112.
  • the separation region 114 is formed so as to penetrate from the upper surface side to the lower surface side of the well layers 113c and 113 g in the stacking direction.
  • the separation region 114 may be configured to penetrate only a part of the separation region 114 and be inserted halfway through the substrate, other than the configuration in which the separation region 114 completely penetrates from the upper surface side to the lower surface side.
  • FIG. 39 shows an example of a plan configuration of the light receiving unit 110.
  • FIG. 39 shows an example in which four 2 ⁇ 2 pixels Px are arranged.
  • the APDs 111 and 112 are separated from each other by the separation regions 114 and 115 formed in a grid pattern.
  • Anodes 113d and 113h are formed inside the separation regions 114 and 115.
  • An n-type semiconductor region 113a is formed in the central portion of each pixel Px, and well layers 113c and 113g are formed between the anodes 113d and 113h and the n-type semiconductor region 113a.
  • the n-type semiconductor region 113a has, for example, a quadrangular shape.
  • the planar shape of the n-type semiconductor region 113a is not limited to a quadrangular shape, and may be, for example, a circular shape.
  • a quadrangular shape When the n-type semiconductor region 113a has a quadrangular shape, a wide area of the multiplication region can be secured, so that PDE can be improved.
  • the n-type semiconductor region 113a has a circular shape, electric field concentration in the APDs 111 and 112 can be suppressed, and unintended breakdown can be reduced.
  • FIG. 40 shows an example of the temperature dependence of the PDEs of APD111 and 112.
  • APD111 has a high PDE in the low temperature range.
  • APD112 has a high PDE in a high temperature region.
  • the high PDE temperature region is relatively distributed on the low temperature side.
  • the high PDE temperature region is relatively distributed on the high temperature side.
  • the high PDE temperature region of APD111 and the high PDE temperature region of APD112 are different from each other, and a part of the high PDE temperature region of APD111 and a part of the high PDE temperature region of APD112 are They overlap each other.
  • the “high PDE temperature region” refers to a temperature region larger than half the peak value in the PDE temperature distribution. As shown in FIG. 40, in the overlapping region OL of the high PDE in the APD 111 and 112, the region on the high temperature side of the high PDE temperature region of the APD 111 and the region on the low temperature side of the high PDE temperature region of the APD 112 They overlap each other.
  • At least one of the thickness of the type semiconductor regions 113b and 113f) and the area of the multiplication region (p-type semiconductor regions 113b and 113f) are different from each other.
  • the high PDE temperature region of the APD111 and the high PDE temperature region of the APD112 are different from each other.
  • FIG. 41 shows an example of the switching procedure of the output signals D1 and D2.
  • the control unit 125 determines whether or not the temperature of the thermometer 130 is equal to or higher than a predetermined temperature (threshold value Tth) in the overlapping region OL (step S601). When the temperature of the thermometer 130 is equal to or higher than the threshold value Tth, the control unit 125 outputs a control signal instructing the selection of the output signal D2 to the input / output unit 124.
  • the input / output unit 124 extracts the output signal D2 from the output signal Dout'output from the signal processing unit 123 based on the control signal from the control unit 125 (step S602).
  • the input / output unit 124 outputs the output signal D2 obtained by extraction as an output signal Dout (step S603).
  • step S601 when the temperature of the thermometer 130 is less than the threshold value Tth, the control unit 125 outputs a control signal instructing the selection of the output signal D1 to the input / output unit 124.
  • the input / output unit 124 extracts the output signal D1 from the output signal Dout'output from the signal processing unit 123 based on the control signal from the control unit 125 (step S604).
  • the input / output unit 124 outputs the output signal D2 obtained by extraction as an output signal Dout (step S605).
  • the control unit 125 executes steps S601 to S605 above (step S606) unless instructed to end the measurement by the light receiving device 3.
  • the control unit 125 stops the operation of the light receiving unit 110, for example, by stopping the operation of the logic circuit 120 (step S607).
  • control unit 125 may execute the following switching procedure.
  • FIG. 43 shows an example of the switching procedure of the output signals D1 and D2.
  • the control unit 125 determines whether or not the temperature of the thermometer 130 is equal to or higher than the upper limit temperature (threshold value Tth2) of the overlapping region OL (step S701). When the temperature of the thermometer 130 is equal to or higher than the threshold value Tth2, the control unit 125 outputs a control signal instructing the selection of the output signal D2 to the input / output unit 124.
  • the input / output unit 124 extracts the output signal D2 from the output signal Dout'output from the signal processing unit 123 based on the control signal from the control unit 125 (step S702).
  • the input / output unit 124 outputs the output signal D2 obtained by extraction as an output signal Dout (step S703).
  • step S701 when the temperature of the thermometer 130 is less than the threshold value Tth2, the control unit 125 determines whether or not the temperature of the thermometer 130 is equal to or less than the threshold value Tth1 (step S704).
  • the control unit 125 outputs a control signal instructing the selection of the output signal D1 to the input / output unit 124.
  • the input / output unit 124 extracts the output signal D1 from the output signal Dout'output from the signal processing unit 123 based on the control signal from the control unit 125 (step S705).
  • the input / output unit 124 outputs the output signal D1 obtained by extraction as an output signal Dout (step S706).
  • step S704 when the temperature of the thermometer 130 is larger than the threshold value Tth1, the control unit 125 outputs a control signal instructing the selection of the output signals D1 and D2 to the input / output unit 124.
  • the input / output unit 124 extracts output signals D1 and D2 from the output signal Dout'output from the signal processing unit 123 based on the control signal from the control unit 125 (step S707).
  • the input / output unit 124 outputs the output signals D1 and D2 obtained by the extraction as the output signal Dout (step S708).
  • the control unit 125 executes steps S701 to S708 above (step S709) unless instructed to end the measurement by the light receiving device 3.
  • the control unit 125 stops the operation of the light receiving unit 110, for example, by stopping the operation of the logic circuit 120 (step S710).
  • the control unit 125 controls the power supply unit 126 so as not to apply a negative bias voltage to the APDs 111 and 112, for example.
  • control unit 125 may always drive the light receiving unit 110 regardless of the temperature of the thermometer 130, and output a signal including the output signals D1 and D2 from the logic circuit 120 as the output signal Dout.
  • the plurality of light receiving elements provided for each of the sub-pixels Pa and Pb include two types of light receiving elements (APD111, 112) in which the temperature regions of the PDEs are different from each other and a part of the temperature regions overlap each other. include.
  • APD111, 112 the APD111 whose temperature region with high detection efficiency is relatively distributed on the low temperature side is used, and when the charge is read out at a high temperature
  • the decrease in PDE is suppressed at both low temperature and high temperature.
  • the guaranteed range of PDE can be expanded as compared with the case where only one of APD111 and APD112 is used.
  • each pixel Px includes sub-pixels Pa and Pb, the sub-pixel Pa contains APD111, and the sub-pixel Pb contains APD112.
  • the distance between the APD 111 and the APD 112 located at the common coordinates can be shortened as compared with the case where the plurality of APD 111s and the plurality of APD 112s are formed in separate regions.
  • the optical axes of the plurality of APD 111s and the optical axes of the plurality of APD 112s can be brought close to each other, it becomes easy to design an optical system that guides the incident light to the pixel array 110A.
  • a power supply unit 126 for applying a negative bias voltage to each of the APDs 111 and 112 is provided. Thereby, the PDE of each APD111, 112 can be improved.
  • the light receiving device 3 when a negative bias voltage common to the APDs 111 and 112 is applied by the power supply unit 126, the light receiving device 3 is compared with the case where different negative bias voltages are applied to the APDs 111 and 112. Can be miniaturized.
  • the logic circuits 30, 80, 120 may output an output signal Dout including an output signal D1 and an output signal D2.
  • the logic circuits 30, 80, 120 may output a signal obtained by blending the output signal D1 and the output signal D2 at a predetermined blend ratio as the output signal Dout.
  • the logic circuit 30 generates a signal obtained by blending the output signal D1 and the output signal D2 at a predetermined blend ratio, for example, as shown in FIG. 44, and the generated signal. May have an output control unit 43 that outputs the output signal Dout.
  • the control unit 39 instructs the output signal D1 and the output signal D2 to be blended at a predetermined blend ratio when a negative bias is applied to both the APDs 12 and 22 (hereinafter, "" Control signal ctl ”) is output to the output control unit 43.
  • the control unit 39 outputs the control signal ctl to the output control unit 43.
  • the logic circuit 80 generates and generates a signal in which the output signal D1 and the output signal D2 are blended at a predetermined blend ratio, for example, as shown in FIG. 45. It may have an output control unit 87 that outputs the output signal as an output signal Dout.
  • the control unit 85 outputs the control signal ctl to the output control unit 87 when a negative bias is applied to both the APDs 73 and 74. For example, when the temperature of the thermometer 40 is larger than the threshold value Tth1 and smaller than the threshold value Tth2, the control unit 85 outputs the control signal ctl to the output control unit 87.
  • the logic circuit 120 generates and generates a signal in which the output signal D1 and the output signal D2 are blended at a predetermined blend ratio, for example, as shown in FIG. It may have an output control unit 127 that outputs the output signal as an output signal Dout.
  • the control unit 125 outputs the control signal ctl to the output control unit 127.
  • the signal obtained by blending the output signal D1 and the output signal D2 at a predetermined blend ratio is output as the output signal Dout.
  • the output signal Dout it is possible to output a signal having a high signal level and a low S / N ratio as compared with the case where only one of the output signal D1 and the output signal D2 is output as the output signal Dout.
  • thermometers 40 and 130 may be omitted.
  • FIG. 47 shows a modified example of the light receiving device 1 of FIG.
  • FIG. 48 shows a modified example of the light receiving device 2 of FIG.
  • FIG. 49 shows a modified example of the light receiving device 3 of FIG. 32.
  • the logic circuit 30 controls the power supply units 41 and 42 so as to apply a negative bias to only one of the APD 12 and the APD 22 based on the output signals D1 and D2.
  • the logic circuit 30 of the APD 12 and the APD 22 is based on the magnitude relation of the signal levels of the output signals D1 and D2 or the magnitude relation of the S / N ratio of the output signals D1 and D2.
  • the power supply units 41 and 42 are controlled so that a negative bias is applied to only one of them.
  • step S101 of FIG. 13 when the signal level of the output signal D2 is equal to or higher than the signal level of the output signal D1, or the S / N ratio of the output signal D2 is the S / N ratio of the output signal D1.
  • step S102 is executed.
  • step S101 of FIG. 13 when the signal level of the output signal D2 is smaller than the signal level of the output signal D1, or the S / N ratio of the output signal D2 is S of the output signal D1. If it is smaller than the / N ratio, step S104 is executed.
  • the power supply units 41 and 42 are controlled so as to apply a negative bias to only one of the APD 12 and the APD 22 based on the output signals D1 and D2.
  • the guaranteed range of PDE can be expanded even without the thermometer 40.
  • the logic circuit 80 controls the input / output unit 84 so as to output any one of the output signals D1 and D2 as the output signal Dout based on the output signals D1 and D2. As shown in FIG. 50, the logic circuit 80 is based on, for example, the magnitude relation of the signal levels of the output signals D1 and D2, or the magnitude relation of the S / N ratio of the output signals D1 and D2. The input / output unit 84 is controlled so that any one of D2 is output as an output signal Dout.
  • step S401 of FIG. 29 when the signal level of the output signal D2 is equal to or higher than the signal level of the output signal D1, or the S / N ratio of the output signal D2 is the S / N ratio of the output signal D1.
  • step S402 is executed.
  • step S401 of FIG. 29 when the signal level of the output signal D2 is smaller than the signal level of the output signal D1, or the S / N ratio of the output signal D2 is S of the output signal D1. If it is smaller than the / N ratio, step S404 is executed.
  • the input / output unit 84 is controlled so as to output any one of the output signals D1 and D2 as the output signal Dout based on the output signals D1 and D2.
  • the guaranteed range of PDE can be expanded even without the thermometer 40.
  • the logic circuit 120 controls the input / output unit 124 so as to output any one of the output signals D1 and D2 as the output signal Dout based on the output signals D1 and D2. For example, as shown in FIG. 50, the logic circuit 120 is based on the magnitude relation of the signal levels of the output signals D1 and D2 or the magnitude relation of the S / N ratio of the output signals D1 and D2. The input / output unit 124 is controlled so that any one of D2 is output as an output signal Dout.
  • step S601 of FIG. 41 when the signal level of the output signal D2 is equal to or higher than the signal level of the output signal D1, or the S / N ratio of the output signal D2 is the S / N ratio of the output signal D1. In the above case, step S602 is executed.
  • step S601 of FIG. 41 when the signal level of the output signal D2 is smaller than the signal level of the output signal D1, or the S / N ratio of the output signal D2 is S of the output signal D1. If it is smaller than the / N ratio, step S604 is executed.
  • the input / output unit 124 is controlled so as to output any one of the output signals D1 and D2 as the output signal Dout based on the output signals D1 and D2.
  • the guaranteed range of PDE can be expanded even without the thermometer 130.
  • thermometers 40 and 130 may be omitted.
  • FIG. 51 shows a modified example of the light receiving device 1 of FIG. 44.
  • FIG. 52 shows a modified example of the light receiving device 2 of FIG. 45.
  • FIG. 53 shows a modified example of the light receiving device 3 of FIG.
  • the logic circuit 30 generates a signal obtained by blending the output signal D1 and the output signal D2 at a predetermined blend ratio, and outputs the generated signal as an output signal Dout. It is assumed that it has 43.
  • the control unit 39 outputs the control signal ctl to the output control unit 43 based on the output signals D1 and D2.
  • the control unit 39 controls the control signal based on the magnitude relation of the signal levels of the output signals D1 and D2 or the magnitude relation of the S / N ratio of the output signals D1 and D2.
  • the ctl is output to the output control unit 43.
  • the logic circuit 80 generates a signal obtained by blending the output signal D1 and the output signal D2 at a predetermined blend ratio, and outputs the generated signal as an output signal Dout.
  • the control unit 85 outputs the control signal ctl to the output control unit 87 based on the output signals D1 and D2.
  • the control unit 85 outputs and controls the control signal ctl based on the magnitude relation of the signal levels of the output signals D1 and D2 or the magnitude relation of the S / N ratio of the output signals D1 and D2. Output to unit 87.
  • the logic circuit 120 generates a signal obtained by blending the output signal D1 and the output signal D2 at a predetermined blend ratio, and outputs the generated signal as an output signal Dout.
  • the control unit 125 outputs the control signal ctl to the output control unit 127 based on the output signals D1 and D2.
  • the control unit 125 outputs and controls the control signal ctl based on the magnitude relation of the signal levels of the output signals D1 and D2 or the magnitude relation of the S / N ratio of the output signals D1 and D2. Output to unit 127.
  • a signal obtained by blending the output signal D1 and the output signal D2 at a predetermined blend ratio is output as the output signal Dout based on the output signals D1 and D2.
  • a signal having a high signal level and a low S / N ratio is output as the output signal Dout.
  • FIG. 54 shows an example of a schematic configuration of an image pickup device 4 provided with light receiving devices 1, 2, and 3.
  • the image pickup device 4 is, for example, an image pickup device such as a digital still camera or a video camera, or an electronic device such as a mobile terminal device such as a smartphone or a tablet terminal.
  • the image pickup device 4 includes, for example, light receiving devices 1, 2, 3, an optical system 61, a shutter device 62, a control circuit 63, a DSP circuit 64, a frame memory 65, a display unit 66, a storage unit 67, an operation unit 68, and a power supply unit 69. It has.
  • the light receiving devices 1, 2, 3 and the DSP circuit 64, the frame memory 65, the display unit 66, the storage unit 67, the operation unit 68, and the power supply unit 69 are connected to each other via the bus line 53. ..
  • the signal processing units 33, 37, 83, 123 provided in the light receiving devices 1, 2, and 3 are the above-mentioned counter units.
  • the optical system 61 is configured to have one or a plurality of lenses, guides light (incident light) from a subject to light receiving devices 1, 2, and 3, and connects the light to the light receiving surfaces of the light receiving devices 1, 2, and 3. Make an image.
  • the shutter device 62 is arranged between the optical system 61 and the light receiving devices 1, 2 and 3, and controls the light irradiation period and the light shielding period to the light receiving devices 1, 2 and 3 according to the control of the control circuit 63.
  • the light receiving devices 1, 2 and 3 accumulate detection signals for a certain period of time according to the light imaged on the light receiving surface via the optical system 61 and the shutter device 62.
  • the detection signals (counter values for each pixel) stored in the light receiving devices 1, 2 and 3 are transferred to the DSP circuit 64 as pixel signals according to the drive signal (timing signal) supplied from the control circuit 63. That is, the light receiving devices 1, 2 and 3 receive the image light (incident light) incident through the optical system 61 and the shutter device 62, and the pixel signal corresponding to the received image light (incident light) is a DSP circuit. Output to 64.
  • the control circuit 63 outputs a drive signal for controlling the transfer operation of the light receiving devices 1, 2 and 3 and the shutter operation of the shutter device 62 to drive the light receiving devices 1, 2 and 3 and the shutter device 62.
  • the DSP circuit 64 is a signal processing circuit that generates an captured image based on pixel signals output from the light receiving devices 1, 2, and 3.
  • the frame memory 65 temporarily holds the captured image generated by the DSP circuit 64 in frame units.
  • the display unit 66 is composed of a panel-type display device such as a liquid crystal panel or an organic EL (ElectroLuminescence) panel, and displays moving images or still images captured by the light receiving devices 1, 2, and 3.
  • the storage unit 67 records the image data of the moving image or the still image captured by the light receiving devices 1, 2, and 3 on a recording medium such as a semiconductor memory or a hard disk.
  • the operation unit 68 issues operation commands for various functions of the image pickup apparatus 4 according to the operation by the user.
  • the power supply unit 69 appropriately supplies various power sources serving as operating power sources for the light receiving devices 1, 2, 3, DSP circuit 64, frame memory 65, display unit 66, storage unit 67, and operation unit 68 to these supply targets. To do.
  • the light receiving devices 1, 2, and 3 are applied to the image pickup device 4. This makes it possible to guarantee the image pickup device 4 in a wide temperature range.
  • FIG. 55 shows an example of a schematic configuration of a distance measuring device 5 including light receiving devices 1, 2, and 3.
  • the distance measuring device 5 measures the distance to the subject 100 by a TOF (Time Of Flight) method.
  • the distance measuring device 5 includes a light source 91 as a light source, and light receiving devices 1, 2, and 3 as a light receiving unit.
  • the distance measuring device 5 includes, for example, a light source 91, light receiving devices 1, 2, 3, lenses 92, 94, a driver 93, a signal processing unit 95, a control unit 96, a display unit 97, and a storage unit 98.
  • the signal processing units 33, 37, 83, 123 provided in the light receiving devices 1, 2, and 3 are the above-mentioned time measuring units.
  • the light receiving devices 1, 2, and 3 detect the light reflected by the subject 100.
  • the lens 92 is a lens for collimating the light emitted from the light source 91 into parallel light, and is a collimating lens.
  • the lens 94 is a lens for condensing the light reflected by the subject 100 and guiding it to the light receiving devices 1, 2, and 3, and is a condensing lens.
  • the driver 93 is a driver circuit for driving the light source 91.
  • the signal processing unit 95 is a circuit for generating a signal corresponding to the difference between the signal input from the light receiving devices 1, 2 and 3 and the reference signal from the control unit 96.
  • the control unit 96 includes, for example, a Time to Digital Converter (TDC).
  • the reference signal may be a signal input from the control unit 96, or may be an output signal of the detection unit that directly detects the output of the light source 91.
  • the control unit 96 is, for example, a processor that controls light receiving devices 1, 2, 3, a driver 93, a signal processing unit 95, a display unit 97, and a storage unit 98.
  • the control unit 96 is a circuit that measures the distance to the subject 100 based on the signal generated by the signal processing unit 95.
  • the control unit 96 generates a video signal for displaying information about the distance to the subject 100, and outputs the video signal to the display unit 97.
  • the display unit 97 displays information about the distance to the subject 100 based on the video signal input from the control unit 96.
  • the control unit 96 stores information about the distance to the subject 100 in the storage unit 98.
  • the light receiving devices 1, 2, and 3 are applied to the distance measuring device 5. This makes it possible to guarantee the distance measuring device 5 in a wide temperature range.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 56 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 provides a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, blinkers or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • an imaging unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or characters on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform coordinated control for the purpose of automatic driving that runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the external information detection unit 12030, and performs coordinated control for the purpose of antiglare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits an output signal of at least one of audio and image to an output device capable of visually or audibly notifying information to the passenger or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a heads-up display.
  • FIG. 57 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the vehicle 12100 has image pickup units 12101, 12102, 12103, 12104, 12105 as image pickup units 12031.
  • the imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100, for example.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirrors mainly acquire images of the side of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the images in front acquired by the imaging units 12101 and 12105 are mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 57 shows an example of the photographing range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging range of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range of the imaging units 12102 and 12103.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 as viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera composed of a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object within the imaging range 12111 to 12114 based on the distance information obtained from the imaging units 12101 to 12104, and a temporal change of this distance (relative velocity with respect to the vehicle 12100).
  • a predetermined speed for example, 0 km / h or more.
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in front of the preceding vehicle in advance, and can perform automatic braking control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 identifies obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104.
  • pedestrian recognition includes, for example, a procedure for extracting feature points in an image captured by an imaging unit 12101 to 12104 as an infrared camera, and pattern matching processing for a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 When the microcomputer 12051 determines that a pedestrian is present in the captured images of the imaging units 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 outputs a square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the light receiving devices 1, 2, and 3 can be applied to the imaging unit 12031.
  • the present disclosure may have the following structure.
  • a light receiving element including a high electric field region and a photoelectric conversion region is provided for each pixel, and the plurality of light receiving elements provided for each pixel have different temperature regions of high detection efficiency (Photon Detection. Efficiency: PDE).
  • the plurality of light receiving elements include a plurality of first light receiving elements in which a high detection efficiency temperature region is relatively distributed on a low temperature side, and a plurality of second light receiving elements in which a high detection efficiency temperature region is relatively distributed on a high temperature side.
  • the plurality of first light receiving elements are formed on the first semiconductor substrate, and the plurality of first light receiving elements are formed on the first semiconductor substrate.
  • the plurality of light receiving elements include a plurality of first light receiving elements in which a high detection efficiency temperature region is relatively distributed on a low temperature side, and a plurality of second light receiving elements in which a high detection efficiency temperature region is relatively distributed on a high temperature side.
  • the plurality of light receiving elements include a plurality of first light receiving elements in which a high detection efficiency temperature region is relatively distributed on a low temperature side, and a plurality of second light receiving elements in which a high detection efficiency temperature region is relatively distributed on a high temperature side.
  • the plurality of light receiving elements include a plurality of first light receiving elements in which a high detection efficiency temperature region is relatively distributed on a low temperature side, and a plurality of second light receiving elements in which a high detection efficiency temperature region is relatively distributed on a high temperature side. Includes light receiving element, The light receiving device according to (1), wherein the plurality of first light receiving elements and the plurality of second light receiving elements are alternately arranged in the pixel array.
  • the plurality of light receiving elements include a plurality of first light receiving elements in which a high detection efficiency temperature region is relatively distributed on a low temperature side, and a plurality of second light receiving elements in which a high detection efficiency temperature region is relatively distributed on a high temperature side.
  • each of the pixels includes one first light receiving element and one second light receiving element as sub-pixels.
  • a thermometer that measures the temperature of the pixel array and (6) further includes a control unit that controls the power supply unit so that the negative bias is applied to only one of the first light receiving element and the second light receiving element according to the temperature of the thermometer (6).
  • the power supply unit is controlled so that the negative bias is applied to only one of the first light receiving element and the second light receiving element.
  • the light receiving device according to (6) further including a control unit.
  • a thermometer that measures the temperature of the pixel array and The light receiving light according to (6), further including a control unit that controls the power supply unit so as to apply the negative bias to both the first light receiving element and the second light receiving element according to the temperature of the thermometer. apparatus.
  • a light receiving element including a high electric field region and a photoelectric conversion region is provided for each pixel, and the plurality of light receiving elements provided for each pixel have different temperature regions of high detection efficiency (Photon Detection. Efficiency: PDE).
  • PDE Photon Detection. Efficiency
  • An image pickup apparatus including a signal processing unit that generates a captured image based on a signal output from the pixel array.
  • a light receiving element including a high electric field region and a photoelectric conversion region is provided for each pixel, and the plurality of light receiving elements provided for each pixel have different temperature regions of high detection efficiency (Photon Detection. Efficiency: PDE).
  • PDE Photon Detection. Efficiency
  • a distance measuring device including a signal processing unit that measures a distance to a subject based on a signal output from the pixel array.
  • the temperature regions of the PDEs are different from each other and a part of the temperature regions overlap each other in the plurality of light receiving elements provided for each pixel. Since a plurality of types of elements are included, it is possible to suppress a decrease in PDE at both low temperature and high temperature. As a result, it is possible to expand the guaranteed range of PDE.
  • the effects of the present disclosure are not necessarily limited to the effects described herein, and may be any of the effects described herein.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Optical Distance (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

本開示の一実施の形態に係る受光装置は、高電界領域および光電変換領域を含む受光素子が画素ごとに設けられた画素アレイを備えている。画素ごとに設けられた複数の受光素子には、高ＰＤＥの温度領域が互いに異なるとともに高ＰＤＥの温度領域の一部が互いに重なり合う複数種類の素子が含まれている。

Description

受光装置、撮像装置および距離測定装置
　本開示は、受光装置に関し、例えば、アバランシェフォトダイオードに適用して好適な受光装置に関する。また、本開示は、受光装置を備えた撮像装置および距離測定装置に関する。
　アバランシェフォトダイオード（avalanche photodiode：ＡＰＤ）には、ブレークダウン電圧よりも高いバイアス電圧で動作させるガイガーモードと、ブレークダウン電圧近傍の少し高いバイアス電圧で動作させるリニアモードとがある。ガイガーモードのアバランシェフォトダイオードは、シングルフォトンアバランシェフォトダイオード（ＳＰＡＤ）とも呼ばれている。
　ＳＰＡＤは、光電変換により発生したキャリアを画素毎に設けられた高電界のＰＮ接合領域で倍増させることで、１個のフォトンを画素毎に検出することができるデバイスである。下記の特許文献１には、高電界領域での発光による隣接画素へのクロストークを低減し、暗電流の発生によるダークカウントレートの悪化を抑制することの可能なＳＰＡＤが開示されている。
国際公開ＷＯ２０１７／０７４５３０
　ところで、ＳＰＡＤでは、ブレークダウン電圧の温度依存性から、低温での電荷読み出しが難しい。また、高温では、増倍領域の空乏化に伴うアバランシェ確率が低下する。つまり、検出効率（Photon Detection. Efficiency：ＰＤＥ）は、特定の温度範囲でしか保証できない。ＰＤＥの保証範囲を広げることの可能な受光装置、ならびにそのような受光装置を備えた撮像装置および距離測定装置を提供することが望ましい。
　本開示の一実施の形態に係る受光装置は、高電界領域および光電変換領域を含む受光素子が画素ごとに設けられた画素アレイを備えている。画素ごとに設けられた複数の受光素子には、高検出効率（Photon Detection. Efficiency：ＰＤＥ）の温度領域が互いに異なるとともに温度領域の一部が互いに重なり合う複数種類の素子が含まれている。
　本開示の一実施の形態に係る撮像装置は、上記画素アレイと、上記画素アレイから出力された信号に基づいて撮像画像を生成する信号処理部とを備えている。
　本開示の一実施の形態に係る距離測定装置は、上記画素アレイと、上記画素アレイから出力された信号に基づいて被検体までの距離を計測する信号処理部とを備えている。
　本開示の一実施の形態に係る受光装置、撮像装置および距離測定装置では、画素ごとに設けられた複数の受光素子には、ＰＤＥの温度領域が互いに異なるとともに温度領域の一部が互いに重なり合う複数種類の素子が含まれている。これにより、例えば、低温での電荷読み出しの際には、複数種類の受光素子のうち、高検出効率の温度領域が相対的に低温側に分布する受光素子を用い、高温での電荷読み出しの際には、複数種類の受光素子のうち、高検出効率の温度領域が相対的に高温側に分布する受光素子を用いることにより、低温時および高温時のいずれにおいても、ＰＤＥの低下が抑制される。
本開示の第１の実施形態に係る受光装置の概略構成例を表す図である。 図１の受光装置を複数のチップで構成した例を表す図である。 図１の受光装置を複数のチップで構成した例を表す図である。 図１の受光装置を１つのチップで構成した例を表す図である。 図１のロジック回路の概略構成例を表す図である。 （Ａ）図１の低温用受光部の各画素の回路構成例を表す図である。（Ｂ）図１の高温用受光部の各画素の回路構成例を表す図である。 光子の入射に応じたＡＰＤのカソード電圧および検出信号の変化を表す図である。 図１の低温用受光部の各画素の断面構成例を表す図である。 図１の低温用受光部の上面構成例を表す図である。 図１の高温用受光部の各画素の断面構成例を表す図である。 図１の高温用受光部の上面構成例を表す図である。 図６（Ａ）、図６（Ｂ）のＡＰＤにおけるＰＤＥの温度依存性の一例を表す図である。 図１の受光装置における各受光部の切り換え手順の一例を表す図である。 図６（Ａ）、図６（Ｂ）のＡＰＤにおけるＰＤＥの温度依存性の一例を表す図である。 図１の受光装置における各受光部の切り換え手順の一例を表す図である。 図１の受光装置の概略構成の一変形例を表す図である。 図１６の受光装置のＡＰＤにおけるＰＤＥの温度依存性の一例を表す図である。 図１６の受光装置における各受光部の切り換え手順の一例を表す図である。 本開示の第２の実施形態に係る受光装置の概略構成例を表す図である。 図１９の受光装置を複数のチップで構成した例を表す図である。 図１９の受光装置を複数のチップで構成した例を表す図である。 図１９の受光装置を１つのチップで構成した例を表す図である。 図１９のロジック回路の概略構成例を表す図である。 （Ａ）図１９の低温用画素の回路構成例を表す図である。（Ｂ）図１９の高温用画素の回路構成例を表す図である。 図１９の低温用画素の断面構成例を表す図である。 図１９の高温用画素の断面構成例を表す図である。 図１９の受光部の上面構成例を表す図である。 図１９の受光装置のＡＰＤにおけるＰＤＥの温度依存性の一例を表す図である。 図１９の受光装置における出力信号の切り換え手順の一例を表す図である。 図１９の受光装置のＡＰＤにおけるＰＤＥの温度依存性の一例を表す図である。 図１９の受光装置における出力信号の切り換え手順の一例を表す図である。 本開示の第３の実施形態に係る受光装置の概略構成例を表す図である。 図３２の受光装置を複数のチップで構成した例を表す図である。 図３２の受光装置を複数のチップで構成した例を表す図である。 図３２の受光装置を１つのチップで構成した例を表す図である。 図３２のロジック回路の概略構成例を表す図である。 （Ａ）図３２の低温用副画素の回路構成例を表す図である。（Ｂ）図３２の高温用副画素の回路構成例を表す図である。 図３２の各画素の断面構成例を表す図である。 図３２の受光部の上面構成例を表す図である。 図３２の受光装置のＡＰＤにおけるＰＤＥの温度依存性の一例を表す図である。 図３２の受光装置における各副画素の切り換え手順の一例を表す図である。 図３２の受光装置のＡＰＤにおけるＰＤＥの温度依存性の一例を表す図である。 図３２の受光装置における各副画素の切り換え手順の一例を表す図である。 図５の受光装置の概略構成の一変形例を表す図である。 図２３の受光装置の概略構成の一変形例を表す図である。 図３６の受光装置の概略構成の一変形例を表す図である。 図１の受光装置の概略構成の一変形例を表す図である。 図１９の受光装置の概略構成の一変形例を表す図である。 図３２の受光装置の概略構成の一変形例を表す図である。 受光部、出力信号もしくは副画素の切り換え方法の一例を表す図である。 図４４の受光装置の概略構成の一変形例を表す図である。 図４５の受光装置の概略構成の一変形例を表す図である。 図４６の受光装置の概略構成の一変形例を表す図である。 上記各実施の形態およびその変形例に係る受光装置の撮像装置への適用例を表す図である。 上記各実施の形態およびその変形例に係る受光装置の距離測定装置への適用例を表す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本開示を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

　１．第１の実施の形態（受光装置）…図１～図１５
　２．第１の実施の形態の変形例（受光装置）…図１６～図１８
　３．第２の実施の形態（受光装置）…図１９～図３１
　４．第３の実施の形態（受光装置）…図３２～図４３
　５．各実施の形態に共通の変形例（受光装置）…図４４～図５３
　６．適用例
　　　　　適用例１（撮像装置）…図５４
　　　　　適用例２（距離測定装置）…図５５
　７．応用例
　　　　　応用例（移動体）…図５６、図５７
　以下に説明する本技術は、受光装置に適用できる。また、受光装置として特にアバランシェフォトダイオード（ＡＰＤ）に適用できるため、ここでは、ＡＰＤを例に挙げて説明する。ＡＰＤには、ブレークダウン電圧よりも高いバイアス電圧で動作させるガイガーモードと、ブレークダウン電圧近傍の少し高いバイアス電圧で動作させるリニアモードとがある。ガイガーモードのアバランシェフォトダイオードは、シングルフォトンアバランシェフォトダイオード（ＳＰＡＤ）とも呼ばれている。
　ＳＰＡＤは、光電変換により発生したキャリアを画素毎に設けられた高電界のＰＮ接合領域で増倍させることで、１個のフォトンを画素毎に検出することができるデバイスである。本技術は、ＡＰＤのうちＳＰＡＤに適用することで、より高い効果を得ることができる。
＜１．第１の実施の形態＞
[構成]
　本開示の第１の実施形態に係る受光装置１について説明する。図１は、受光装置１の概略構成例を表したものである。受光装置１は、例えば、２つの受光部（低温用受光部１０、高温用受光部２０）と、ロジック回路３０と、温度計４０とを備えている。低温用受光部１０は、画素アレイ１０Ａを有している。画素アレイ１０Ａには、複数の画素１１が含まれている。高温用受光部２０は、画素アレイ２０Ａを有している。画素アレイ１０Ａには、複数の画素２１が含まれている。画素アレイ１０Ａ，２０Ａが、本開示の「画素アレイ」の一具体例に相当する。画素アレイ１０Ａと画素アレイ２０Ａとは互いに隣り合って配置されている。ロジック回路３０は、２つの受光部（低温用受光部１０、高温用受光部２０）からの出力信号に基づいて得られた出力信号Ｄｏｕｔを外部へ出力する。画素１１，２１については、後に詳述する。
　受光装置１において、２つの受光部（低温用受光部１０、高温用受光部２０）は、例えば、図２に示したように、別々のチップ（チップ１Ａ、チップ１Ｂ）に形成されている。チップ１Ａには低温用受光部１０が形成され、チップ１Ｂには高温用受光部２０が形成されている。チップ１Ａ，１Ｂは、例えば、シリコン基板を含んで構成されている。低温用受光部１０は、チップ１Ａのシリコン基板（第１半導体基板）に形成されており、高温用受光部２０は、チップ１Ｂのシリコン基板、つまり、低温用受光部１０に含まれるシリコン基板とは別体のシリコン基板（第２半導体基板）に形成されている。
　また、受光装置１において、ロジック回路３０は、例えば、チップ１Ａ，１Ｂとは別体のチップ１Ｃに形成されており、温度計４０は、例えば、チップ１Ａ，１Ｂ，１Ｃとは別体のチップ１Ｄに形成されている。このとき、チップ１Ａ，１Ｂが、チップ１Ｃ上に貼り合わされていてもよいし、チップ１Ａ，１Ｂ，１Ｃ，１Ｄが共通の支持基板上に貼り合わされていてもよい。チップ１Ｄは、チップ１Ｃの裏面に貼り合わされていてもよい。
　なお、受光装置１において、２つの受光部（低温用受光部１０、高温用受光部２０）が、例えば、図３に示したように、共通のチップ１Ｅに形成されていてもよい。このとき、チップ１Ｅは、例えば、シリコン基板を含んで構成されており、２つの受光部（低温用受光部１０、高温用受光部２０）が、共通のシリコン基板に形成されている。また、受光装置１において、ロジック回路３０は、例えば、図３に示したように、２つの受光部（低温用受光部１０、高温用受光部２０）と同じチップ１Ｅに形成されていてもよい。このとき、２つの受光部（低温用受光部１０、高温用受光部２０）およびロジック回路３０が、共通のシリコン基板に形成されている。
　また、受光装置１において、２つの受光部（低温用受光部１０、高温用受光部２０）、ロジック回路３０および温度計４０が、例えば、図４に示したように、共通のチップ１Ｆに形成されていてもよい。このとき、チップ１Ｆは、例えば、シリコン基板を含んで構成されており、２つの受光部（低温用受光部１０、高温用受光部２０）、ロジック回路３０および温度計４０が、共通のシリコン基板に形成されている。
　温度計４０は、２つの受光部（低温用受光部１０、高温用受光部２０）の温度を計測し、計測結果をロジック回路３０に出力する。チップ１Ｄ，１Ｆがシリコン基板を含んで構成されている場合、温度計４０は、例えば、シリコンダイオード温度センサで構成されている。温度計４０がチップ１Ｄに形成されている場合、温度計４０は、例えば、シリコンダイオード温度センサで構成されていてもよいし、他の温度センサで構成されていてもよい。
　図５は、ロジック回路３０の概略構成例を表したものである。図６（Ａ）は、各画素１１の回路構成例を表したものである。図６（Ｂ）は、各画素２１の回路構成例を表したものである。ロジック回路３０は、例えば、画素駆動部３１、ＭＵＸ（マルチプレクサ）３２、信号処理部３３および入出力部３４を有している。画素駆動部３１は、低温用受光部１０内の各画素１１を駆動する。ＭＵＸ３２、信号処理部３３および入出力部３４は、低温用受光部１０からの出力を処理する。以下、入出力部３４の出力を出力信号Ｄ１と称する。ロジック回路３０は、例えば、さらに、画素駆動部３５、ＭＵＸ（マルチプレクサ）３６、信号処理部３７、入出力部３８、制御部３９および電源部４１，４２を有している。画素駆動部３５は、高温用受光部２０内の各画素２１を駆動する。ＭＵＸ３６、信号処理部３７および入出力部３８は、高温用受光部２０からの出力を処理する。以下、入出力部３８の出力を出力信号Ｄ２と称する。電源部４１は、各画素１１に所定の電圧（例えば、電源電圧Ｖａ，Ｖｅ）を供給する。電源部４２は、各画素２１に所定の電圧（例えば、電源電圧Ｖｂ，Ｖｅ）を供給する。
　低温用受光部１０は、上述したように、２次元配置された複数の画素１１を有している。各画素１１は、例えば、ＡＰＤ（avalanche photodiode）１２と、ＡＰＤ１２のノードに電気的に接続されたトランジスタＴｒ１とを含んでいる。ＡＰＤ１２が、本開示の「第１受光素子」の一具体例に相当する。トランジスタＴｒ１は、ゲートに入力される制御信号に応じてオン状態となることにより、ＡＰＤ１２で生成された検出信号を信号線ＤＴＬ（後述）に出力する。トランジスタＴｒ１は、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
　高温用受光部２０は、上述したように、２次元配置された複数の画素２１を有している。各画素２１は、例えば、ＡＰＤ（avalanche photodiode）２２と、ＡＰＤ２２のノードに電気的に接続されたトランジスタＴｒ２とを含んでいる。ＡＰＤ２２が、本開示の「第２受光素子」の一具体例に相当する。トランジスタＴｒ２は、ゲートに入力される制御信号に応じてオン状態となることにより、ＡＰＤ２２で生成された検出信号を信号線ＤＴＬに出力する。トランジスタＴｒ２は、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
　ＡＰＤ１２，２２は、入射光が入射されたとき、発生する電荷をアバランシェ増幅させ、それにより得られた検出信号を出力するフォトダイオード（単一光子アバランシェフォトダイオード）である。ＡＰＤ１２のアノードに供給される電源電圧Ｖａは、例えば、－２０Ｖ程度の負バイアス（負の電位）である。ＡＰＤ２２のアノードに供給される電源電圧Ｖｂは、例えば、－２０Ｖ程度の負バイアス（負の電位）である。電源電圧Ｖａと電源電圧Ｖｂとは、互いに等しくなっていてもよいし、互いに異なっていてもよい。ＡＰＤ１２，２２のカソードには、トランジスタＴｒ１，Ｔｒ２のソース・ドレインを介して、電源電圧Ｖｅが供給される。電源電圧Ｖｅは、例えば、３Ｖ程度の正の電位である。トランジスタＴｒ１，Ｔｒ２は、飽和領域で動作する定電流源であり、クエンチング抵抗として働くことにより、パッシブクエンチを行う。
　低温用受光部１０および高温用受光部２０は、それぞれ、さらに、複数の信号線ＤＴＬおよび複数のゲート線ＧＴＬを有している。低温用受光部１０および高温用受光部２０は、それぞれ、さらに、複数の電源線ＰＷＬ１，ＰＷＬ２およびグラウンド線ＧＮＤを有している。低温用受光部１０は、さらに、スイッチ素子ＳＷ１、インバータＩＮＶ１，ＩＮＶ２およびラッチ回路１８を有している。高温用受光部２０は、さらに、スイッチ素子ＳＷ２、インバータＩＮＶ３，４およびラッチ回路２８を有している。
　信号線ＤＴＬは、ＡＰＤ１２，２２から検出信号を読み出すための配線である。ゲート線ＧＴＬは、トランジスタＴｒ１，Ｔｒ２をオンオフ制御する制御信号をトランジスタＴｒ１，Ｔｒ２のゲートに入力するための配線である。電源線ＰＷＬ１は、ＡＰＤ１２，２２のアノード電位を決めるための配線である。電源線ＰＷＬ２は、ＡＰＤ１２，２２のカソード電位を決めるための配線である。トランジスタＴｒ１，Ｔｒ２のゲートがゲート線ＧＴＬに接続されている。トランジスタＴｒ１，Ｔｒ２のソースまたはドレインがＡＰＤ１２，２２のカソードと、インバータＩＮＶ１，ＩＮＶ３の入力端子とに接続されている。インバータＩＮＶ１，ＩＮＶ３の出力端子が信号線ＤＴＬに接続されている。トランジスタＴｒ１，Ｔｒ２のソースおよびドレインのうちカソードに未接続の電極が電源線ＰＷＬ２に接続されている。ＡＰＤ１２，２２のカソードがトランジスタＴｒ１，Ｔｒ２のソースまたはドレインに接続され、ＡＰＤ１２，２２のアノードが電源線ＰＷＬ１に接続されている。インバータＩＮＶ２，ＩＮＶ４の入力端子がラッチ回路１８，２８に接続され、インバータＩＮＶ２，ＩＮＶ４の出力端子がスイッチ素子ＳＷ１，ＳＷ２のオンオフ制御端子に接続されている。スイッチ素子ＳＷ１はＡＰＤ１２に並列に接続されている。スイッチ素子ＳＷ２はＡＰＤ２２に並列に接続されている。
　スイッチ素子ＳＷ１，ＳＷ２は、例えば、ラッチ回路１８，２８の出力であるゲーティング制御信号を、インバータＩＮＶ２，ＩＮＶ４で反転させたゲーティング反転信号に応じてオンオフさせる。ラッチ回路１８，２８は、画素駆動部３１，３５から供給されるトリガ信号ＳＥＴと、アドレスデータＤＥＣとに基づいて、画素１１，２１をアクティブ画素または非アクティブ画素のいずれかに制御するゲーティング制御信号をインバータＩＮＶ２，ＩＮＶ４に供給する。インバータＩＮＶ２，ＩＮＶ４は、ゲーティング制御信号を反転させたゲーティング反転信号を生成し、スイッチ素子ＳＷ１，ＳＷ２に供給する。
　トリガ信号ＳＥＴは、ゲーティング制御信号を切り替えるタイミングを示すタイミング信号であり、アドレスデータＤＥＣは、画素アレイ１０Ａ，２０Ａ内の行列状に配置された複数の画素１１，２１のうち、アクティブ画素に設定する画素のアドレスを示すデータである。トリガ信号ＳＥＴとアドレスデータＤＥＣは、画素駆動部３１，３５から供給される。
　ラッチ回路１８，２８は、トリガ信号ＳＥＴが示す所定のタイミングで、アドレスデータＤＥＣを読み込む。そして、ラッチ回路１８，２８は、アドレスデータＤＥＣが示す画素アドレスに自分（の画素１１，２１）の画素アドレスが含まれている場合には、自身の画素１１，２１をアクティブ画素に設定するためのＨｉ（１）のゲーティング制御信号を出力する。一方、アドレスデータＤＥＣが示す画素アドレスに自分（の画素１１，２１）の画素アドレスが含まれていない場合には、自身の画素１１，２１を非アクティブ画素に設定するためのＬｏ（０）のゲーティング制御信号を出力する。これにより、画素１１，２１がアクティブ画素とされる場合には、インバータＩＮＶ２，ＩＮＶ４によって反転されたＬｏ（０）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給される。一方、画素１１，２１が非アクティブ画素とされる場合には、Ｈｉ（１）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給される。したがって、スイッチ素子ＳＷ１，ＳＷ２は、画素１１，２１がアクティブ画素に設定される場合にオフし（非接続とされ）、非アクティブ画素に設定される場合にオンされる（接続される）。インバータＩＮＶ２，ＩＮＶ４は、入力信号としてのカソード電圧がＬｏのとき、Ｈｉの検出信号を出力し、カソード電圧がＨｉのとき、Ｌｏの検出信号を出力する。インバータＩＮＶ２，ＩＮＶ４は、ＡＰＤ１２，２２への光子の入射を検出信号として出力する出力部である。
　次に、各画素１１，２１の動作について説明する。図７は、光子の入射に応じたＡＰＤ１２，２２のカソード電圧ＶＳおよび検出信号ＰＦｏｕｔの変化を示すグラフである。まず、画素１１，２１がアクティブ画素である場合、上述したように、スイッチ素子ＳＷ１，ＳＷ２はオフに設定される。
　ＡＰＤ１２，２２のカソードには電源電圧Ｖｅが供給され、アノードには電源電圧Ｖａ，Ｖｂが供給されることから、ＡＰＤ１２，２２に降伏電圧ＶＢＤより大きい逆電圧が印加されることにより、ＡＰＤ１２，２２がガイガーモードに設定される。この状態では、ＡＰＤ１２，２２のカソード電圧ＶＳは、例えば図７の時刻ｔ０のように、電源電圧Ｖｅと同じである。
　ガイガーモードに設定されたＡＰＤ１２，２２に光子が入射すると、アバランシェ増倍が発生し、ＡＰＤ１２，２２に電流が流れる。
　図７の時刻ｔ１において、アバランシェ増倍が発生し、ＡＰＤ１２，２２に電流が流れたとすると、時刻ｔ１以降、ＡＰＤ１２，２２に電流が流れることにより、トランジスタＴｒ１，Ｔｒ２にも電流が流れ、トランジスタＴｒ１，Ｔｒ２の抵抗成分により電圧降下が発生する。
　時刻ｔ２において、ＡＰＤ１２，２２のカソード電圧ＶＳが０Ｖよりも低くなると、ＡＰＤ１２，２２のアノード・カソード間電圧が降伏電圧ＶＢＤよりも低い状態となるので、アバランシェ増幅が停止する。ここで、アバランシェ増幅により発生する電流がトランジスタＴｒ１，Ｔｒ２に流れることで電圧降下を発生させ、発生した電圧降下に伴って、カソード電圧ＶＳが降伏電圧ＶＢＤよりも低い状態となることで、アバランシェ増幅を停止させる動作がクエンチ動作である。
　アバランシェ増幅が停止するとトランジスタＴｒ１，Ｔｒ２の抵抗に流れる電流が徐々に減少して、時刻ｔ４において、再びカソード電圧ＶＳが元の電源電圧Ｖｅまで戻り、次の新たなフォトンを検出できる状態となる（リチャージ動作）。
　インバータＩＮＶ２，ＩＮＶ４は、入力電圧であるカソード電圧ＶＳが所定の閾値電圧Ｖｔｈ以上のとき、Ｌｏの検出信号ＰＦｏｕｔを出力し、カソード電圧ＶＳが所定の閾値電圧Ｖｔｈ未満のとき、Ｈｉの検出信号ＰＦｏｕｔを出力する。従って、ＡＰＤ１２，２２に光子が入射し、アバランシェ増倍が発生してカソード電圧ＶＳが低下し、閾値電圧Ｖｔｈを下回ると、検出信号ＰＦｏｕｔは、ローレベルからハイレベルに反転する。一方、ＡＰＤ１２，２２のアバランシェ増倍が収束し、カソード電圧ＶＳが上昇し、閾値電圧Ｖｔｈ以上になると、検出信号ＰＦｏｕｔは、ハイレベルからローレベルに反転する。
　なお、画素１１，２１が非アクティブ画素とされる場合には、Ｈｉ（１）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給され、スイッチ素子ＳＷ１，ＳＷ２がオンされる。スイッチ素子ＳＷ１，ＳＷ２がオンされると、ＡＰＤ１２，２２のカソード電圧ＶＳが０Ｖとなる。その結果、ＡＰＤ１２，２２のアノード・カソード間電圧が降伏電圧ＶＢＤ以下となるので、ＡＰＤ１２，２２に光子が入ってきても反応しない状態となる。
　画素駆動部３１は、例えば、シフトレジスタやアドレスデコーダ等によって構成され、各画素１１を、例えば行単位で駆動する。画素駆動部３１によって選択走査された画素行の各画素１１から出力された検出信号は、各信号線ＤＴＬを介してＭＵＸ３２に供給される。画素駆動部３５は、例えば、シフトレジスタやアドレスデコーダ等によって構成され、各画素２１を、例えば行単位で駆動する。画素駆動部３５によって選択走査された画素行の各画素２１から出力された検出信号は、各信号線ＤＴＬを介してＭＵＸ３６に供給される。
　ＭＵＸ３２，３６は、画素アレイ１０Ａ，２０Ａ内のアクティブ画素と非アクティブ画素の切替えにしたがい、アクティブ画素からの出力を選択する。そして、ＭＵＸ３２，３６は、選択したアクティブ画素から入力される画素信号を信号処理部３３，３７へ出力する。
　信号処理部３３，３７は、例えば、時間計測部である。時間計測部は、ＭＵＸ３２，３６から供給されるアクティブ画素の画素信号と、光源（後述）の発光タイミングを示す発光タイミング信号とに基づいて、光源が光を発光してからアクティブ画素が光を受光するまでの時間に対応するカウント値を生成する。時間計測部は、ＴＤＣ（Time to Digital Converter）とも呼ばれる。発光タイミング信号は、入出力部３４，３８を介して外部か
ら供給される。
　なお、信号処理部３３，３７は、カウンタ部であってもよい。カウンタ部は、例えば、所定の期間、ＭＵＸ３２，３６から入力される検出信号の数をカウントし、それにより得られた画素ごとのカウント値を出力する。
　電源部４１は、各画素１１に接続された各電源線ＰＷＬ１に接続されており、各画素１１が接続された各電源線ＰＷＬに負バイアス電圧（電源電圧Ｖａ）を印加する。電源部４１は、さらに、各画素１１に接続された各電源線ＰＷＬ２に接続されており、各画素１１が接続された各電源線ＰＷＬ２に所定の電圧（電源電圧Ｖｅ）を印加する。電源部４２は、各画素２１に接続された各電源線ＰＷＬ１に接続されており、各画素２１に接続された各電源線ＰＷＬ１に負バイアス電圧（電源電圧Ｖｂ）を印加する。電源部４２は、さらに、各画素２１に接続された各電源線ＰＷＬ２に接続されており、各画素２１に接続された各電源線ＰＷＬ２に所定の電圧（電源電圧Ｖｅ）を印加する。電源電圧Ｖａは、ＡＰＤ１２のＰＤＥが最大となる値となっていることが好ましい。電源電圧Ｖｂは、ＡＰＤ２２のＰＤＥが最大となる値となっていることが好ましい。
　入出力部３４は、制御部３９からの制御に従って、信号処理部３３から出力された出力信号Ｄ１を出力信号Ｄｏｕｔとして出力するか否かを選択する。入出力部３８は、制御部３９からの制御に従って、信号処理部３７から出力された出力信号Ｄ２を出力信号Ｄｏｕｔとして出力するか否かを選択する。入出力部３４は、温度計４０の温度に応じて、信号処理部３３から出力された出力信号Ｄ１を出力信号Ｄｏｕｔとして出力するか否かを選択する。入出力部３８は、温度計４０の温度に応じて、信号処理部３７から出力された出力信号Ｄ２を出力信号Ｄｏｕｔとして出力するか否かを選択する。信号処理部３３，３７が時間計測部である場合、入出力部３４，３８は、制御部３９から供給される発光タイミング信号を画素駆動部３１，３５および信号処理部３３，３７に供給する。
　制御部３９は、外部から与えられるクロックなどを受け取り、また、受光装置１の内部情報などのデータを出力する。制御部３９は、さらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に、画素駆動部３１，３５、ＭＵＸ３２，３６、信号処理部３３，３７、入出力部３４，３８および電源部４１，４２などの駆動制御を行う。制御部３９は、ロジック回路３０からの出力を制御する。本実施の形態では、制御部３９は、出力信号Ｄ１および出力信号Ｄ２のいずれか一方を、出力信号Ｄｏｕｔとしてロジック回路３０から出力させる。制御部３９は、温度計４０の温度に応じて、画素駆動部３１、ＭＵＸ３２、信号処理部３３および入出力部３４、ならびに、画素駆動部３５、ＭＵＸ３６、信号処理部３７および入出力部３８のいずれか一方だけを駆動するようロジック回路３０を制御してもよい。制御部３９は、温度計４０の温度に応じて、各ＡＰＤ１２および各ＡＰＤ２２のいずれか一方にだけ負バイアス電圧を印加するよう電源部４１，４２を制御してもよい。
　図８は、低温用受光部１０の各画素１１の断面構成例を表したものである。低温用受光部１０は、例えば、ｎ型半導体領域１２ａおよびｐ型半導体領域１２ｂを有している。ｐ型半導体領域１２ｂは、ｎ型半導体領域１２ａの下部に接して形成されている。ｎ型半導体領域１２ａおよびｐ型半導体領域１２ｂは、ウェル層１２ｃ内に形成されている。ウェル層１２ｃは、ｎ型半導体層であってもよいし、ｐ型半導体層であってもよい。ウェル層１２ｃは、例えば、１×１０14ｃｍ-3以下の低不純物濃度のｎ型半導体層またはｐ型半導体層であることが好ましい。この場合、ウェル層１２ｃは空乏化しやすく、ＡＰＤ１２のＰＤＥの向上を図ることができる。
　ｎ型半導体領域１２ａは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｎ型半導体領域である。ｐ型半導体領域１２ｂは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｐ型半導体領域である。ｐ型半導体領域１２ｂは、ｎ型半導体領域１２ａとの界面でｐｎ接合を構成している。このｐｎ接合を含む領域が高電界領域となり、ｎ型半導体領域１２ａが光電変換領域となる。ｐ型半導体領域１２ｂは、被検出光の入射によって生じたキャリアをアバランシェ増幅する増倍領域を有する。ｐ型半導体領域１２ｂは、空乏化していることが好ましい。この場合、ＡＰＤ１２のＰＤＥの向上を図ることができる。ｎ型半導体領域１２ａは、カソードとして機能し、コンタクト１６を介して、回路に接続されている。カソードに対するアノード１２ｄは、ｎ型半導体領域１２ａと同層であり、ｎ型半導体領域１２ａと分離領域１３との間に形成されている。アノード１２ｄは、コンタクト１７を介して回路に接続されている。
　ＡＰＤ１２同士を分離するための分離領域１３が形成されており、分離領域１３とウェル層１２ｃとの間にはホール（ｈｏｌｅ）蓄積領域１２ｅが形成されている。ホール蓄積領域１２ｅは、アノード１２ｄの下側に形成され、アノード１２ｄと電気的に接続された状態で形成されている。また、ホール蓄積領域１２ｅは、ウェル層１２ｃと分離領域１３との間に形成されている。さらに、ホール蓄積領域１２ｅは、ウェル層１２ｃの下部にも接して形成されている。ホール蓄積領域１２ｅは、異なる材質が接する部分に形成される。図８に示した例では、分離領域１３は、例えばシリコン酸化膜からなり、ウェル層１２ｃとは異なる材料で構成されている。この場合、界面で発生する暗電流を抑制するためにホール蓄積領域１２ｅが形成されている。ホール蓄積領域１２ｅは、例えば、ｐ型半導体領域として形成することができる。
　分離領域１３は、互いに隣接する２つのＡＰＤ１２の間に形成され、各ＡＰＤ１２を分離する。すなわち、分離領域１３は、各ＡＰＤ１２と１対１に対応して増倍領域が形成されるように形成される。分離領域１３は、各ＡＰＤ１２の周囲を完全に囲うように２次元格子状に形成される。分離領域１３は、積層方向でウェル層１２ｃの上面側から下面側まで貫通して形成されている。なお、分離領域１３は、上面側から下面側まで全部貫通する構成以外、例えば、一部分のみ貫通し、基板の途中まで挿入されている構成となっていてもよい。
　図９は、低温用受光部１０の平面構成例を表したものである。図９には、２×２の４個のＡＰＤ１２が配置されている例が示されている。上述したように、各ＡＰＤ１２は、格子状に形成された分離領域１３によって互いに分離されている。分離領域１３の内側には、アノード１２ｄが形成されている。ＡＰＤ１２の中央部分には、ｎ型半導体領域１２ａが形成されており、アノード１２ｄとｎ型半導体領域１２ａとの間には、ウェル層１２ｃが形成されている。ｎ型半導体領域１２ａは、例えば、四角形状となっている。ｎ型半導体領域１２ａの平面形状は、四角形状に限られるものではなく、例えば、円形状となっていてもよい。ｎ型半導体領域１２ａを四角形状とした場合、増倍領域の面積を広く確保することができるので、ＰＤＥを向上させることができる。ｎ型半導体領域１２ａを円形状とした場合、ＡＰＤ１２内での電界集中を抑制することができ、意図しないブレイクダウンを低減することができる。
　図１０は、高温用受光部２０の各画素２１の断面構成例を表したものである。高温用受光部２０は、例えば、ｎ型半導体領域２２ａおよびｐ型半導体領域２２ｂを有している。ｐ型半導体領域２２ｂは、ｎ型半導体領域２２ａの下部に接して形成されている。ｎ型半導体領域２２ａおよびｐ型半導体領域２２ｂは、ウェル層２２ｃ内に形成されている。ウェル層２２ｃは、ｎ型半導体層であってもよいし、ｐ型半導体層であってもよい。ウェル層２２ｃは、例えば、１×１０14ｃｍ-3以下の低不純物濃度のｎ型半導体層またはｐ型半導体層であることが好ましい。この場合、ウェル層２２ｃは空乏化しやすく、ＡＰＤ２２のＰＤＥの向上を図ることができる。
　ｎ型半導体領域２２ａは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｎ型半導体領域である。ｐ型半導体領域２２ｂは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｐ型半導体領域である。ｐ型半導体領域２２ｂは、ｎ型半導体領域２２ａとの界面でｐｎ接合を構成している。このｐｎ接合を含む領域が高電界領域となり、ｎ型半導体領域２２ａが光電変換領域となる。ｐ型半導体領域２２ｂは、被検出光の入射によって生じたキャリアをアバランシェ増幅する増倍領域を有する。ｐ型半導体領域２２ｂは、空乏化していることが好ましい。この場合、ＡＰＤ２２のＰＤＥの向上を図ることができる。ｎ型半導体領域２２ａは、カソードとして機能し、コンタクト２６を介して、回路に接続されている。カソードに対するアノード２２ｄは、ｎ型半導体領域２２ａと同層であり、ｎ型半導体領域２２ａと分離領域２３との間に形成されている。アノード２２ｄは、コンタクト２７を介して回路に接続されている。
　ＡＰＤ２２同士を分離するための分離領域２３が形成されており、分離領域２３とウェル層２２ｃとの間にはホール（ｈｏｌｅ）蓄積領域２２ｅが形成されている。ホール蓄積領域２２ｅは、アノード２２ｄの下側に形成され、アノード２２ｄと電気的に接続された状態で形成されている。また、ホール蓄積領域２２ｅは、ウェル層２２ｃと分離領域２３との間に形成されている。さらに、ホール蓄積領域２２ｅは、ウェル層２２ｃの下部にも接して形成されている。ホール蓄積領域２２ｅは、異なる材質が接する部分に形成される。図１０に示した例では、分離領域２３は、例えばシリコン酸化膜からなり、ウェル層２２ｃとは異なる材料で構成されている。この場合、界面で発生する暗電流を抑制するためにホール蓄積領域２２ｅが形成されている。ホール蓄積領域２２ｅは、例えば、ｐ型半導体領域として形成することができる。
　分離領域２３は、互いに隣接する２つのＡＰＤ２２の間に形成され、各ＡＰＤ２２を分離する。すなわち、分離領域２３は、各ＡＰＤ２２と１対１に対応して増倍領域が形成されるように形成される。分離領域２３は、各ＡＰＤ２２の周囲を完全に囲うように２次元格子状に形成される。分離領域２３は、積層方向でウェル層２２ｃの上面側から下面側まで貫通して形成されている。なお、分離領域２３は、上面側から下面側まで全部貫通する構成以外、例えば、一部分のみ貫通し、基板の途中まで挿入されている構成となっていてもよい。
　図１１は、高温用受光部２０の平面構成例を表したものである。図１１には、２×２の４個のＡＰＤ２２が配置されている例が示されている。上述したように、各ＡＰＤ２２は、格子状に形成された分離領域２３によって互いに分離されている。分離領域２３の内側には、アノード２２ｄが形成されている。ＡＰＤ２２の中央部分には、ｎ型半導体領域２２ａが形成されており、アノード２２ｄとｎ型半導体領域２２ａとの間には、ウェル層２２ｃが形成されている。ｎ型半導体領域２２ａは、例えば、四角形状となっている。ｎ型半導体領域２２ａの平面形状は、四角形状に限られるものではなく、例えば、円形状となっていてもよい。ｎ型半導体領域２２ａを四角形状とした場合、増倍領域の面積を広く確保することができるので、ＰＤＥを向上させることができる。ｎ型半導体領域２２ａを円形状とした場合、ＡＰＤ２２内での電界集中を抑制することができ、意図しないブレイクダウンを低減することができる。
　図１２は、ＡＰＤ１２，２２のＰＤＥの温度依存性の一例を表したものである。ＡＰＤ１２は、低温域において高いＰＤＥを有している。一方、ＡＰＤ２２は、高温域において高いＰＤＥを有している。ＡＰＤ１２では、高ＰＤＥの温度領域が相対的に低温側に分布している。ＡＰＤ２２では、高ＰＤＥの温度領域が相対的に高温側に分布している。
　ＡＰＤ１２の高ＰＤＥの温度領域と、ＡＰＤ２２の高ＰＤＥの温度領域とが互いに異なっており、さらに、ＡＰＤ１２の高ＰＤＥの温度領域の一部と、ＡＰＤ２２の高ＰＤＥの温度領域の一部とが、互いに重なり合っている。「高ＰＤＥの温度領域」とは、ＰＤＥの温度分布において、ピーク値の半分の値よりも大きな温度領域を指している。図１２に示したように、ＡＰＤ１２，２２における高ＰＤＥの重なり領域ＯＬにおいて、ＡＰＤ１２の高ＰＤＥの温度領域のうち高温側の領域と、ＡＰＤ２２の高ＰＤＥの温度領域のうち低温側の領域とが互いに重なり合っている。
　ＡＰＤ１２とＡＰＤ２２とでは、例えば、増倍領域（ｐ型半導体領域１２ｄ，２２ｄ）に含まれる不純物濃度、増倍領域（ｐ型半導体領域１２ｄ，２２ｄ）に含まれる不純物の種類、増倍領域（ｐ型半導体領域１２ｄ，２２ｄ）の厚さ、および増倍領域（ｐ型半導体領域１２ｄ，２２ｄ）の面積の少なくとも１つが互いに異なっている。これにより、ＡＰＤ１２の高ＰＤＥの温度領域と、ＡＰＤ２２の高ＰＤＥの温度領域とが互いに異なっている。
[動作]
　次に、低温用受光部１０および高温用受光部２０（出力信号Ｄ１，Ｄ２）の切り換え手順について説明する。
　図１３は、低温用受光部１０および高温用受光部２０（出力信号Ｄ１，Ｄ２）の切り換え手順の一例を表したものである。制御部３９は、温度計４０の温度が、重なり領域ＯＬ内の所定の温度（閾値Ｔｔｈ）以上か否かを判定する（ステップＳ１０１）。温度計４０の温度が閾値Ｔｔｈ以上となっている場合には、制御部３９は、例えば画素駆動部３１、ＭＵＸ３２、信号処理部３３および入出力部３４の動作を停止するなどして低温用受光部１０の動作を停止するとともに、画素駆動部３５、ＭＵＸ３６、信号処理部３７および入出力部３８を動作させるなどして高温用受光部２０を駆動する（ステップＳ１０２）。このとき、制御部３９は、各ＡＰＤ２２にだけ負バイアス電圧を印加するよう電源部４１，４２を制御してもよい。その結果、低温用受光部１０からは出力信号Ｄ１が出力されず、高温用受光部２０からは出力信号Ｄ２が出力される。このとき、制御部３９は、出力信号Ｄｏｕｔとして、出力信号Ｄ２をロジック回路３０から出力させる（ステップＳ１０３）。
　ステップＳ１０１において、温度計４０の温度が閾値Ｔｔｈ未満となっている場合には、制御部３９は、例えば画素駆動部３１、ＭＵＸ３２、信号処理部３３および入出力部３４を動作させるなどして低温用受光部１０を駆動するとともに、画素駆動部３５、ＭＵＸ３６、信号処理部３７および入出力部３８の動作を停止するなどして高温用受光部２０の動作を停止する（ステップＳ１０４）。このとき、制御部３９は、各ＡＰＤ１２にだけ負バイアス電圧を印加するよう電源部４１，４２を制御してもよい。その結果、低温用受光部１０からは出力信号Ｄ１が出力され、高温用受光部２０からは出力信号Ｄ２が出力されない。このとき、制御部３９は、出力信号Ｄｏｕｔとして、出力信号Ｄ１をロジック回路３０から出力させる（ステップＳ１０５）。
　制御部３９は、受光装置１による計測を終了する指示がない限り、上記のステップＳ１０１からステップＳ１０５を実行する（ステップＳ１０６）。制御部３９は、受光装置１による計測を終了する指示があった場合には、例えばロジック回路３０の動作を停止するなどして低温用受光部１０および高温用受光部２０の動作を停止する（ステップＳ１０７）。
　なお、例えば、図１４に示したように、重なり領域ＯＬの下限および上限にそれぞれ閾値Ｔｔｈ１，Ｔｔｈ２が設定されている場合には、制御部３９は、以下の切り換え手順を実行してもよい。
　図１５は、低温用受光部１０および高温用受光部２０（出力信号Ｄ１および出力信号Ｄ２）の切り換え手順の一例を表したものである。制御部３９は、温度計４０の温度が、重なり領域ＯＬの上限の温度（閾値Ｔｔｈ２）以上か否かを判定する（ステップＳ２０１）。温度計４０の温度が閾値Ｔｔｈ２以上となっている場合には、制御部３９は、例えば画素駆動部３１、ＭＵＸ３２、信号処理部３３および入出力部３４の動作を停止するなどして低温用受光部１０の動作を停止するとともに、画素駆動部３５、ＭＵＸ３６、信号処理部３７および入出力部３８を動作させるなどして高温用受光部２０を駆動する（ステップＳ２０２）。このとき、制御部３９は、各ＡＰＤ２２にだけ負バイアス電圧を印加するよう電源部４１，４２を制御してもよい。その結果、低温用受光部１０からは出力信号Ｄ１が出力されず、高温用受光部２０からは出力信号Ｄ２が出力される。このとき、制御部３９は、出力信号Ｄｏｕｔとして、出力信号Ｄ２をロジック回路３０から出力させる（ステップＳ２０３）。
　ステップＳ２０１において、温度計４０の温度が閾値Ｔｔｈ２未満となっている場合には、制御部３９は、温度計４０の温度が重なり領域ＯＬの下限の温度（閾値Ｔｔｈ１）以下か否かを判定する（ステップＳ２０４）。温度計４０の温度が閾値Ｔｔｈ１以下となっている場合には、制御部３９は、例えば画素駆動部３１、ＭＵＸ３２、信号処理部３３および入出力部３４を動作させるなどして低温用受光部１０を駆動するとともに、画素駆動部３５、ＭＵＸ３６、信号処理部３７および入出力部３８の動作を停止するなどして高温用受光部２０の動作を停止する（ステップＳ２０５）。このとき、制御部３９は、各ＡＰＤ１２にだけ負バイアス電圧を印加するよう電源部４１，４２を制御してもよい。その結果、低温用受光部１０からは出力信号Ｄ１が出力され、高温用受光部２０からは出力信号Ｄ２が出力されない。このとき、制御部３９は、出力信号Ｄｏｕｔとして、出力信号Ｄ１をロジック回路３０から出力させる（ステップＳ２０６）。
　ステップＳ２０４において、温度計４０の温度が閾値Ｔｔｈ１よりも大きい場合には、制御部３９は、例えば画素駆動部３１、ＭＵＸ３２、信号処理部３３および入出力部３４を動作させるなどして低温用受光部１０を駆動するとともに、画素駆動部３５、ＭＵＸ３６、信号処理部３７および入出力部３８を動作させるなどして高温用受光部２０を駆動する（ステップＳ２０７）。このとき、制御部３９は、各ＡＰＤ１２，２２に負バイアス電圧を印加するよう電源部４１，４２を制御する。その結果、低温用受光部１０からは出力信号Ｄ１が出力され、高温用受光部２０からは出力信号Ｄ２が出力される。このとき、制御部３９は、出力信号Ｄｏｕｔとして、出力信号Ｄ１と出力信号Ｄ２とを足し合わせた信号をロジック回路３０から出力させる（ステップＳ２０８）。
　制御部３９は、受光装置１による計測を終了する指示がない限り、上記のステップＳ２０１からステップＳ２０８を実行する（ステップＳ２０９）。制御部３９は、受光装置１による計測を終了する指示があった場合には、例えばロジック回路３０の動作を停止するなどして低温用受光部１０および高温用受光部２０の動作を停止する（ステップＳ２１０）。このとき、制御部３９は、例えば、各ＡＰＤ１２，２２に負バイアス電圧を印加しないよう電源部４１，４２を制御する。
　なお、制御部３９は、温度計４０の温度によらず、常に、低温用受光部１０および高温用受光部２０を駆動し、出力信号Ｄｏｕｔとして、出力信号Ｄ１と出力信号Ｄ２とを足し合わせた信号をロジック回路３０から出力させてもよい。
[効果]
　次に、本実施の形態に係る受光装置１の効果について説明する。
　アバランシェフォトダイオード（ＡＰＤ）には、ブレークダウン電圧よりも高いバイアス電圧で動作させるガイガーモードと、ブレークダウン電圧近傍の少し高いバイアス電圧で動作させるリニアモードとがある。ガイガーモードのアバランシェフォトダイオードは、シングルフォトンアバランシェフォトダイオード（ＳＰＡＤ）とも呼ばれている。ＳＰＡＤは、光電変換により発生したキャリアを画素毎に設けられた高電界のＰＮ接合領域で倍増させることで、１個のフォトンを画素毎に検出することができるデバイスである。
　ところで、ＳＰＡＤでは、ブレークダウン電圧の温度依存性から、低温での電荷読み出しが難しい。また、高温では、増倍領域の空乏化に伴うアバランシェ確率が低下する。つまり、ＰＤＥは、特定の温度範囲でしか保証できない。
　一方、本実施形態では、画素１１，２１ごとに設けられた複数の受光素子には、ＰＤＥの温度領域が互いに異なるとともに温度領域の一部が互いに重なり合う２種類の受光素子（ＡＰＤ１２，２２）が含まれている。これにより、例えば、低温での電荷読み出しの際には、２種類の受光素子のうち、高検出効率の温度領域が相対的に低温側に分布するＡＰＤ１２を用い、高温での電荷読み出しの際には、２種類の受光素子のうち、高検出効率の温度領域が相対的に高温側に分布するＡＰＤ２２を用いることにより、低温時および高温時のいずれにおいても、ＰＤＥの低下が抑制される。その結果、ＡＰＤ１２およびＡＰＤ２２のいずれかだけを用いた場合と比べて、ＰＤＥの保証範囲を広げることができる。
　また、本実施形態において、複数のＡＰＤ１２がチップ１Ａの半導体基板に形成され、複数のＡＰＤ２２がチップ１Ｂの半導体基板に形成されている場合には、チップ１Ａとチップ１Ｂを別々の工程で製造することができる。これにより、複数のＡＰＤ１２および複数のＡＰＤ２２を共通のチップに形成する場合と比べて、製造工程を簡素化することができ、歩留まりを向上させることができる。
　また、本実施形態において、複数のＡＰＤ１２，２２が共通の半導体基板に形成されている場合には、複数のＡＰＤ１２および複数のＡＰＤ２２を別々の半導体基板に形成した場合と比べて、複数のＡＰＤ１２が形成された画素アレイ１０Ａと、複数のＡＰＤ２２が形成された画素アレイ２０Ａとの間隙を狭く形成することができる。これにより、画素アレイ１０Ａの光軸と画素アレイ２０Ａの光軸を近づけることができるので、入射光を画素アレイ１０Ａおよび画素アレイ２０Ａに導く光学系の設計が容易となる。
　また、本実施形態では、各ＡＰＤ１２，２２に負バイアス電圧を印加する電源部４１，４２が設けられている。これにより、各ＡＰＤ１２，２２のＰＤＥを向上させることができる。
　また、本実施形態において、温度計４０の温度に応じて、各ＡＰＤ１２および各ＡＰＤ２２のいずれか一方にだけ負バイアス電圧を印加するよう電源部４１，４２が制御されている場合には、各ＡＰＤ１２，２２に負バイアス電圧を印加した場合と比べて、電力消費量を低減することができる。
　また、本実施形態において、温度計４０の温度に応じて、各ＡＰＤ１２および各ＡＰＤ２２に負バイアス電圧を印加するよう電源部４１，４２が制御されている場合には、出力信号Ｄｏｕｔとして、出力信号Ｄ１と出力信号Ｄ２とを足し合わせた信号を出力することができる。その結果、出力信号Ｄｏｕｔとして、出力信号Ｄ１および出力信号Ｄ２のいずれか一方だけを出力した場合と比べて、信号レベルが高く、Ｓ／Ｎ比の低い信号を出力することが可能となる。
　また、本実施形態において、電源部４１，４２が各ＡＰＤ１２および各ＡＰＤ２２に共通の負バイアス電圧を印加する場合、電源部４１，４２を１つの電源部で構成することができる。その場合、受光装置１を小型化することができる。
　また、本実施形態において、電源部４１，４２が各ＡＰＤ１２および各ＡＰＤ２２に、各ＡＰＤ１２および各ＡＰＤ２２に応じた値の負バイアス電圧を印加する場合、電源部４１，４２は、負バイアス電圧を、各ＡＰＤ１２および各ＡＰＤ２２のＰＤＥが最大となる値に設定することが可能となる。従って、負バイアス電圧を、各ＡＰＤ１２および各ＡＰＤ２２のＰＤＥが最大となる値に設定することにより、負バイアス電圧を各ＡＰＤ１２および各ＡＰＤ２２で共通とした場合と比べて、ＰＤＥの保証範囲を広げることができる。
＜２．第１の実施の形態の変形例＞
[[変形例Ａ]]
[構成]
　上記実施の形態において、受光装置１は、例えば、図１６に示したように、中温用受光部５０を更に備えていてもよい。中温用受光部５０は、画素アレイ５０Ａを有している。画素アレイ５０Ａには、複数の画素５１が含まれている。本変形例では、画素アレイ１０Ａ，２０Ａ，５０Ａが、本開示の「画素アレイ」の一具体例に相当する。画素アレイ１０Ａおよび画素アレイ２０Ａの少なくとも一方と画素アレイ５０Ａとが互いに隣り合って配置されている。
　本変形例に係る受光装置１において、３つの受光部（低温用受光部１０、高温用受光部２０、中温用受光部５０）は、別々のチップ（半導体基板（例えばシリコン基板））に形成されていてもよい。本変形例に係る受光装置１において、３つの受光部（低温用受光部１０、高温用受光部２０、中温用受光部５０）は、例えば、共通のチップ（半導体基板（例えばシリコン基板））に形成されていてもよい。
　本変形例に係る受光装置１において、温度計４０は、３つの受光部（低温用受光部１０、高温用受光部２０、中温用受光部５０）の温度を計測し、計測結果をロジック回路６０に出力する。本変形例では、ロジック回路３０の代わりにロジック回路６０が設けられている。ロジック回路６０は、ロジック回路３０に含まれる構成の他に、さらに、複数の画素５１を駆動するための回路を有している。複数の画素５１を駆動するための回路は、例えば、画素駆動部３１、ＭＵＸ３２、信号処理部３３、入出力部３４および電源部４１と共通の回路で構成されている。
　中温用受光部５０は、上述したように、２次元配置された複数の画素５１を有している。各画素５１は、例えば、ＡＰＤ（avalanche photodiode）５２と、ＡＰＤ５２のノードに電気的に接続されたトランジスタとを含んでいる。トランジスタは、ゲートに入力される制御信号に応じてオン状態となることにより、ＡＰＤ５２で生成された検出信号を信号線ＤＴＬに出力する。トランジスタは、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
　本変形例に係る受光装置１において、制御部３９は、ロジック回路３０からの出力を制御する。本変形例では、制御部３９は、出力信号Ｄ１、出力信号Ｄ２および出力信号Ｄ３のいずれかを、出力信号Ｄｏｕｔとしてロジック回路３０から出力させる。出力信号Ｄ３は、中温用受光部５０において画素駆動部で選択された画素行の各画素５１から出力された検出信号に対応するデータである。制御部３９は、温度計４０の温度に応じて、３つの受光部（低温用受光部１０、高温用受光部２０、中温用受光部５０）のいずれかを駆動するための各種回路だけを駆動するようロジック回路６０を制御してもよい。制御部３９は、温度計４０の温度に応じて、３つの受光部（低温用受光部１０、高温用受光部２０、中温用受光部５０）のいずれかに含まれる各ＡＰＤにだけ負バイアス電圧を印加するよう電源部を制御してもよい。
　図１７は、ＡＰＤ１２，２２，５２のＰＤＥの温度依存性の一例を表したものである。ＡＰＤ１２は、低温域において高いＰＤＥを有している。ＡＰＤ２２は、高温域において高いＰＤＥを有している。ＡＰＤ５２は、中温域において高いＰＤＥを有している。ＡＰＤ１２では、高ＰＤＥの温度領域が相対的に低温側に分布している。ＡＰＤ２２では、高ＰＤＥの温度領域が相対的に高温側に分布している。ＡＰＤ５２では、高ＰＤＥの温度領域が相対的に中温側に分布している。
　ＡＰＤ１２の高ＰＤＥの温度領域と、ＡＰＤ２２の高ＰＤＥの温度領域と、ＡＰＤ５２の高ＰＤＥの温度領域とが互いに異なっている。さらに、ＡＰＤ１２の高ＰＤＥの温度領域の一部と、ＡＰＤ５２の高ＰＤＥの温度領域の一部とが、互いに重なり合っており、ＡＰＤ５２の高ＰＤＥの温度領域の一部と、ＡＰＤ２２の高ＰＤＥの温度領域の一部とが、互いに重なり合っている。図１７に示したように、ＡＰＤ１２，５２における高ＰＤＥの重なり領域ＯＬ１において、ＡＰＤ１２の高ＰＤＥの温度領域のうち高温側の領域と、ＡＰＤ５２の高ＰＤＥの温度領域のうち低温側の領域とが互いに重なり合っている。また、図１７に示したように、ＡＰＤ５２，２２における高ＰＤＥの重なり領域ＯＬにおいて、ＡＰＤ５２の高ＰＤＥの温度領域のうち高温側の領域と、ＡＰＤ２２の高ＰＤＥの温度領域のうち低温側の領域とが互いに重なり合っている。
　ＡＰＤ１２、ＡＰＤ２２およびＡＰＤ５２では、例えば、増倍領域に含まれる不純物濃度、増倍領域に含まれる不純物の種類、増倍領域の厚さ、および増倍領域の面積の少なくとも１つが互いに異なっている。これにより、ＡＰＤ１２の高ＰＤＥの温度領域と、ＡＰＤ２２の高ＰＤＥの温度領域と、ＡＰＤ５２の高ＰＤＥの温度領域とが互いに異なっている。
[動作]
　次に、低温用受光部１０、高温用受光部２０および中温用受光部５０（出力信号Ｄ１，Ｄ２，Ｄ３）の切り換え手順について説明する。
　図１８は、低温用受光部１０、高温用受光部２０および中温用受光部５０（出力信号Ｄ１，Ｄ２，Ｄ３）の切り換え手順の一例を表したものである。制御部３９は、温度計４０の温度が、重なり領域ＯＬ２内の所定の温度（閾値Ｔｔｈ４）以上か否かを判定する（ステップＳ３０１）。温度計４０の温度が閾値Ｔｔｈ４以上となっている場合には、制御部３９は、例えば低温用受光部１０および中温用受光部５０を駆動する各種回路の動作を停止するなどして低温用受光部１０および中温用受光部５０の動作を停止する。さらに、制御部３９は、例えば高温用受光部２０を駆動する各種回路を動作させるなどして高温用受光部２０を駆動する（ステップＳ３０２）。このとき、制御部３９は、各ＡＰＤ２２にだけ負バイアス電圧を印加するよう電源部を制御してもよい。その結果、低温用受光部１０および中温用受光部５０からは出力信号Ｄ１，Ｄ３が出力されず、高温用受光部２０からは出力信号Ｄ２が出力される。このとき、制御部３９は、出力信号Ｄｏｕｔとして、出力信号Ｄ２をロジック回路３０から出力させる（ステップＳ３０３）。
　ステップＳ３０１において、温度計４０の温度が閾値Ｔｔｈ４未満となっている場合には、制御部３９は、温度計４０の温度が重なり領域ＯＬ１内の所定の温度（閾値Ｔｔｈ３）以下か否かを判定する（ステップＳ３０４）。温度計４０の温度が閾値Ｔｔｈ３以下となっている場合には、制御部３９は、例えば中温用受光部５０および高温用受光部２０を駆動する各種回路の動作を停止するなどして中温用受光部５０および高温用受光部２０の動作を停止する。さらに、制御部３９は、例えば低温用受光部１０を駆動する各種回路を動作させるなどして低温用受光部１０を駆動する（ステップＳ３０５）。このとき、制御部３９は、各ＡＰＤ１２にだけ負バイアス電圧を印加するよう電源部を制御してもよい。その結果、中温用受光部５０および高温用受光部２０からは出力信号Ｄ２，Ｄ３が出力されず、低温用受光部１０からは出力信号Ｄ１が出力される。このとき、制御部３９は、出力信号Ｄｏｕｔとして、出力信号Ｄ１をロジック回路３０から出力させる（ステップＳ３０６）。
　ステップＳ３０４において、温度計４０の温度が閾値Ｔｔｈ３よりも大きい場合には、制御部３９は、例えば低温用受光部１０および高温用受光部２０を駆動する各種回路の動作を停止するなどして低温用受光部１０および高温用受光部２０の動作を停止する。さらに、制御部３９は、例えば中温用受光部５０を駆動する各種回路を動作させるなどして中温用受光部５０を駆動する（ステップＳ３０７）。このとき、制御部３９は、各ＡＰＤ５２にだけ負バイアス電圧を印加するよう電源部を制御してもよい。その結果、低温用受光部１０および高温用受光部２０からは出力信号Ｄ１，Ｄ２が出力されず、中温用受光部５０からは出力信号Ｄ３が出力される。このとき、制御部３９は、出力信号Ｄｏｕｔとして、出力信号Ｄ３をロジック回路３０から出力させる（ステップＳ３０８）。
　制御部３９は、受光装置１による計測を終了する指示がない限り、上記のステップＳ３０１からステップＳ３０８を実行する（ステップＳ３０９）。制御部３９は、受光装置１による計測を終了する指示があった場合には、例えばロジック回路３０の動作を停止するなどして低温用受光部１０，中温用受光部５０および高温用受光部２０の動作を停止する（ステップＳ３１０）。
[効果]
　次に、本変形例に係る受光装置１の効果について説明する。本変形例では、画素１１，２１，５１ごとに設けられた複数の受光素子には、ＰＤＥの温度領域が互いに異なるとともに温度領域の一部が互いに重なり合う３種類の受光素子（ＡＰＤ１２，２２，５２）が含まれている。これにより、例えば、低温での電荷読み出しの際には、３種類の受光素子のうち、高検出効率の温度領域が相対的に低温側に分布するＡＰＤ１２を用いる。また、例えば、中温での電荷読み出しの際には、３種類の受光素子のうち、高検出効率の温度領域が相対的に中温側に分布するＡＰＤ５２を用いる。また、例えば、高温での電荷読み出しの際には、３種類の受光素子のうち、高検出効率の温度領域が相対的に高温側に分布するＡＰＤ２２を用いる。これにより、低温時、中温時および高温時のいずれにおいても、ＰＤＥの低下が抑制される。その結果、ＡＰＤ１２、ＡＰＤ２２およびＡＰＤ５２のいずれかだけを用いた場合と比べて、ＰＤＥの保証範囲を広げることができる。
＜３．第２の実施の形態＞
[構成]
　次に、本開示の第２の実施形態に係る受光装置２について説明する。図１９は、受光装置２の概略構成例を表したものである。受光装置２は、例えば、１つの受光部７０と、ロジック回路８０と、温度計４０とを備えている。受光部７０は、画素アレイ７０Ａを有している。画素アレイ７０Ａには、複数の画素７１，７２が含まれている。画素アレイ７０Ａが、本開示の「画素アレイ」の一具体例に相当する。ロジック回路８０は、受光部７０からの出力信号Ｄｏｕｔ’に基づいて生成した出力信号Ｄｏｕｔを外部へ出力する。画素７１，７２については、後に詳述する。
　受光装置２において、受光部７０は、例えば、図２０に示したように、ロジック回路８０や温度計４０が設けられたチップとは別体のチップ２Ａに形成されている。チップ２Ａは、例えば、シリコン基板を含んで構成されている。受光部７０は、チップ２Ａのシリコン基板（第１半導体基板）に形成されている。
　また、受光装置２において、ロジック回路８０は、例えば、チップ２Ａとは別体のチップ２Ｂに形成されており、温度計４０は、例えば、チップ２Ａ，２Ｂとは別体のチップ２Ｃに形成されている。このとき、チップ２Ａが、チップ２Ｂ上に貼り合わされていてもよいし、チップ２Ａ，２Ｂ，２Ｃが共通の支持基板上に貼り合わされていてもよい。チップ２Ｃは、チップ２Ｂの裏面に貼り合わされていてもよい。
　なお、受光装置２において、受光部７０およびロジック回路８０が、例えば、図２１に示したように、共通のチップ２Ｄに形成されていてもよい。このとき、チップ２Ｄは、例えば、シリコン基板を含んで構成されており、受光部７０およびロジック回路８０が、共通のシリコン基板に形成されている。また、受光装置２において、受光部７０、ロジック回路８０および温度計４０が、例えば、図２２に示したように、共通のチップ２Ｅに形成されていてもよい。このとき、チップ２Ｅは、例えば、シリコン基板を含んで構成されており、受光部７０、ロジック回路８０および温度計４０が、共通のシリコン基板に形成されている。
　温度計４０は、受光部７０の温度を計測し、計測結果をロジック回路８０に出力する。チップ２Ｅがシリコン基板を含んで構成されている場合、温度計４０は、例えば、シリコンダイオード温度センサで構成されている。温度計４０がチップ２Ｃに形成されている場合、温度計４０は、例えば、シリコンダイオード温度センサで構成されていてもよいし、他の温度センサで構成されていてもよい。
　図２３は、ロジック回路８０の概略構成例を表したものである。図２４（Ａ）は、各画素７１の回路構成例を表したものである。図２４（Ｂ）は、各画素７２の回路構成例を表したものである。ロジック回路８０は、例えば、画素駆動部８１、ＭＵＸ８２、信号処理部８３、入出力部８４、制御部８５および電源部８６を有している。画素駆動部８１は、受光部７０内の各画素７１，７２を駆動する。ＭＵＸ８２、信号処理部８３および入出力部８４は、受光部７０からの出力を処理する。以下、入出力部８４の出力を出力信号Ｄｏｕｔと称する。電源部８６は、各画素７１，７２に所定の電圧（電源電圧Ｖｃ，Ｖｅ）を供給する。
　受光部７０は、上述したように、２次元配置された複数の画素７１，７２を有している。複数の画素７１，７２は、例えば、画素アレイ７０Ａにおいて行方向および列方向において交互に配置されている。
　各画素７１は、例えば、ＡＰＤ（avalanche photodiode）７３と、ＡＰＤ７３のノードに電気的に接続されたトランジスタＴｒ１とを含んでいる。ＡＰＤ７３が、本開示の「第１受光素子」の一具体例に相当する。トランジスタＴｒ１は、ゲートに入力される制御信号に応じてオン状態となることにより、ＡＰＤ７３で生成された検出信号を信号線ＤＴＬに出力する。トランジスタＴｒ１は、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
　各画素７２は、例えば、ＡＰＤ（avalanche photodiode）７４と、ＡＰＤ７４のノードに電気的に接続されたトランジスタＴｒ２とを含んでいる。ＡＰＤ７４が、本開示の「第２受光素子」の一具体例に相当する。トランジスタＴｒ２は、ゲートに入力される制御信号に応じてオン状態となることにより、ＡＰＤ７４で生成された検出信号を信号線ＤＴＬに出力する。トランジスタＴｒ２は、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
　ＡＰＤ７３，７４は、入射光が入射されたとき、発生する電荷をアバランシェ増幅させ、それにより得られた検出信号を出力するフォトダイオード（単一光子アバランシェフォトダイオード）である。ＡＰＤ７３，７４のアノードに供給される電源電圧Ｖｃは、例えば、－２０Ｖ程度の負バイアス（負の電位）である。ＡＰＤ７３，７４のカソードには、トランジスタＴｒ１，Ｔｒ２のソース・ドレインを介して、電源電圧Ｖｅが供給される。電源電圧Ｖｅは、例えば、３Ｖ程度の正の電位である。トランジスタＴｒ１，Ｔｒ２は、飽和領域で動作する定電流源であり、クエンチング抵抗として働くことにより、パッシブクエンチを行う。
　受光部７０は、さらに、複数の信号線ＤＴＬおよび複数のゲート線ＧＴＬを有している。受光部７０は、さらに、複数の電源線ＰＷＬ１，ＰＷＬ２およびグラウンド線ＧＮＤを有している。受光部７０は、さらに、各画素７１において、スイッチ素子ＳＷ１、インバータＩＮＶ１，ＩＮＶ２およびラッチ回路１８を有しており、各画素７２において、スイッチ素子ＳＷ２、インバータＩＮＶ３，ＩＮＶ４およびラッチ回路２８を有している。
　信号線ＤＴＬは、ＡＰＤ７３，７４から検出信号を読み出すための配線である。ゲート線ＧＴＬは、トランジスタＴｒ１，Ｔｒ２をオンオフ制御する制御信号をトランジスタＴｒ１，Ｔｒ２のゲートに入力するための配線である。電源線ＰＷＬ１は、ＡＰＤ７３，７４のアノード電位を決めるための配線である。電源線ＰＷＬ２は、ＡＰＤ７３，７４のカソード電位を決めるための配線である。トランジスタＴｒ１，Ｔｒ２のゲートがゲート線ＧＴＬに接続されている。トランジスタＴｒ１，Ｔｒ２のソースまたはドレインがＡＰＤ７３，７４のカソードと、インバータＩＮＶ１，ＩＮＶ３の入力端子とに接続されている。インバータＩＮＶ１，ＩＮＶ３の出力端子が信号線ＤＴＬに接続されている。トランジスタＴｒ１，Ｔｒ２のソースおよびドレインのうちカソードに未接続の電極が電源線ＰＷＬ２に接続されている。ＡＰＤ７３，７４のカソードがトランジスタＴｒ１，Ｔｒ２のソースまたはドレインに接続され、ＡＰＤ７３，７４のアノードが電源線ＰＷＬ１に接続されている。インバータＩＮＶ２，ＩＮＶ４の入力端子がラッチ回路１８，２８に接続され、インバータＩＮＶ２，ＩＮＶ４の出力端子がスイッチ素子ＳＷ１のオンオフ制御端子に接続されている。スイッチ素子ＳＷ１はＡＰＤ７３に並列に接続されている。スイッチ素子ＳＷ２はＡＰＤ７４に並列に接続されている。
　スイッチ素子ＳＷ１，ＳＷ２は、例えば、ラッチ回路１８，２８の出力であるゲーティング制御信号を、インバータＩＮＶ２，ＩＮＶ４で反転させたゲーティング反転信号に応じてオンオフさせる。ラッチ回路１８，２８は、画素駆動部８１から供給されるトリガ信号ＳＥＴと、アドレスデータＤＥＣとに基づいて、画素７１，７２をアクティブ画素または非アクティブ画素のいずれかに制御するゲーティング制御信号をインバータＩＮＶ２，ＩＮＶ４に供給する。インバータＩＮＶ２，ＩＮＶ４は、ゲーティング制御信号を反転させたゲーティング反転信号を生成し、スイッチ素子ＳＷ１，ＳＷ２に供給する。
　トリガ信号ＳＥＴは、ゲーティング制御信号を切り替えるタイミングを示すタイミング信号であり、アドレスデータＤＥＣは、画素アレイ７０Ａ内の行列状に配置された複数の画素７１，７２のうち、アクティブ画素に設定する画素のアドレスを示すデータである。トリガ信号ＳＥＴとアドレスデータＤＥＣは、画素駆動部８１から供給される。
　ラッチ回路１８，２８は、トリガ信号ＳＥＴが示す所定のタイミングで、アドレスデータＤＥＣを読み込む。そして、ラッチ回路１８，２８は、アドレスデータＤＥＣが示す画素アドレスに自分（の画素７１，７２）の画素アドレスが含まれている場合には、自身の画素７１，７２をアクティブ画素に設定するためのＨｉ（１）のゲーティング制御信号を出力する。一方、アドレスデータＤＥＣが示す画素アドレスに自分（の画素７１，７２）の画素アドレスが含まれていない場合には、自身の画素７１，７２を非アクティブ画素に設定するためのＬｏ（０）のゲーティング制御信号を出力する。これにより、画素７１，７２がアクティブ画素とされる場合には、インバータＩＮＶ２，ＩＮＶ４によって反転されたＬｏ（０）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給される。一方、画素７１，７２が非アクティブ画素とされる場合には、Ｈｉ（１）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給される。したがって、スイッチ素子ＳＷ１，ＳＷ２は、画素７１，７２がアクティブ画素に設定される場合にオフし（非接続とされ）、非アクティブ画素に設定される場合にオンされる（接続される）。インバータＩＮＶ２，ＩＮＶ４は、入力信号としてのカソード電圧がＬｏのとき、Ｈｉの検出信号を出力し、カソード電圧がＨｉのとき、Ｌｏの検出信号を出力する。インバータＩＮＶ２，ＩＮＶ４は、ＡＰＤ７３，７４への光子の入射を検出信号として出力する出力部である。
　次に、各画素７１，７２の動作について説明する。まず、画素７１，７２がアクティブ画素である場合、上述したように、スイッチ素子ＳＷ１，ＳＷ２はオフに設定される。
　ＡＰＤ７３，７４のカソードには電源電圧Ｖｅが供給され、アノードには電源電圧Ｖａ，Ｖｂが供給されることから、ＡＰＤ７３，７４に降伏電圧ＶＢＤより大きい逆電圧が印加されることにより、ＡＰＤ７３，７４がガイガーモードに設定される。この状態では、ＡＰＤ７３，７４のカソード電圧ＶＳは、例えば図７の時刻ｔ０のように、電源電圧Ｖｅと同じである。
　ガイガーモードに設定されたＡＰＤ７３，７４に光子が入射すると、アバランシェ増倍が発生し、ＡＰＤ７３，７４に電流が流れる。
　図７の時刻ｔ１において、アバランシェ増倍が発生し、ＡＰＤ７３，７４に電流が流れたとすると、時刻ｔ１以降、ＡＰＤ７３，７４に電流が流れることにより、トランジスタＴｒ１，Ｔｒ２にも電流が流れ、トランジスタＴｒ１，Ｔｒ２の抵抗成分により電圧降下が発生する。
　時刻ｔ２において、ＡＰＤ７３，７４のカソード電圧ＶＳが０Ｖよりも低くなると、ＡＰＤ７３，７４のアノード・カソード間電圧が降伏電圧ＶＢＤよりも低い状態となるので、アバランシェ増幅が停止する。ここで、アバランシェ増幅により発生する電流がトランジスタＴｒ１，Ｔｒ２に流れることで電圧降下を発生させ、発生した電圧降下に伴って、カソード電圧ＶＳが降伏電圧ＶＢＤよりも低い状態となることで、アバランシェ増幅を停止させる動作がクエンチ動作である。
　アバランシェ増幅が停止するとトランジスタＴｒ１，Ｔｒ２の抵抗に流れる電流が徐々に減少して、時刻ｔ４において、再びカソード電圧ＶＳが元の電源電圧Ｖｅまで戻り、次の新たなフォトンを検出できる状態となる（リチャージ動作）。
　インバータＩＮＶ２，ＩＮＶ４は、入力電圧であるカソード電圧ＶＳが所定の閾値電圧Ｖｔｈ以上のとき、Ｌｏの検出信号ＰＦｏｕｔを出力し、カソード電圧ＶＳが所定の閾値電圧Ｖｔｈ未満のとき、Ｈｉの検出信号ＰＦｏｕｔを出力する。従って、ＡＰＤ７３，７４に光子が入射し、アバランシェ増倍が発生してカソード電圧ＶＳが低下し、閾値電圧Ｖｔｈを下回ると、検出信号ＰＦｏｕｔは、ローレベルからハイレベルに反転する。一方、ＡＰＤ７３，７４のアバランシェ増倍が収束し、カソード電圧ＶＳが上昇し、閾値電圧Ｖｔｈ以上になると、検出信号ＰＦｏｕｔは、ハイレベルからローレベルに反転する。
　なお、画素７１，７２が非アクティブ画素とされる場合には、Ｈｉ（１）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給され、スイッチ素子ＳＷ１，ＳＷ２がオンされる。スイッチ素子ＳＷ１，ＳＷ２がオンされると、ＡＰＤ７３，７４のカソード電圧ＶＳが０Ｖとなる。その結果、ＡＰＤ７３，７４のアノード・カソード間電圧が降伏電圧ＶＢＤ以下となるので、ＡＰＤ７３，７４に光子が入ってきても反応しない状態となる。
　画素駆動部８１は、例えば、シフトレジスタやアドレスデコーダ等によって構成され、各画素７１，７２を、例えば行単位で駆動する。画素駆動部８１によって選択走査された画素行の各画素７１，７２から出力された検出信号は、各信号線ＤＴＬを介してＭＵＸ８２に供給される。
　ＭＵＸ８２は、画素アレイ７０Ａ内のアクティブ画素と非アクティブ画素の切替えにしたがい、アクティブ画素からの出力を選択する。そして、ＭＵＸ８２は、選択したアクティブ画素から入力される画素信号を信号処理部８３へ出力する。
　信号処理部８３は、例えば、時間計測部である。時間計測部は、ＭＵＸ８２から供給されるアクティブ画素の画素信号と、光源（後述）の発光タイミングを示す発光タイミング信号とに基づいて、光源が光を発光してからアクティブ画素が光を受光するまでの時間に対応するカウント値を生成する。時間計測部は、ＴＤＣ（Time to Digital Converter）とも呼ばれる。発光タイミング信号は、入出力部８４を介して外部から供給される。
　なお、信号処理部８３は、カウンタ部であってもよい。カウンタ部は、例えば、所定の期間、ＭＵＸ８２から入力される検出信号の数をカウントし、それにより得られた画素ごとのカウント値を出力する。
　電源部８６は、各画素７１，７２に接続された各電源線ＰＷＬ１に接続されており、各画素７１，７２が接続された各電源線ＰＷＬ１に負バイアス電圧（電源電圧Ｖｃ）を印加する。電源部８６は、さらに、各画素７１，７２に接続された各電源線ＰＷＬ２に接続されており、各画素７１，７２が接続された各電源線ＰＷＬ２に所定の電圧（電源電圧Ｖｅ）を印加する。電源電圧Ｖｃは、ＡＰＤ７３，７４のＰＤＥがともに最大となる値となっていることが好ましい。
　入出力部８４は、制御部８５からの制御に従って、信号処理部８３から出力された出力信号Ｄｏｕｔ’から、各画素７１から得られた出力信号Ｄ１および各画素７２から得られた出力信号Ｄ２のいずれかを抽出する。入出力部８４は、抽出により得られた信号を出力信号Ｄｏｕｔとして出力する。入出力部８４は、温度計４０の温度に応じて、出力信号Ｄ１および出力信号Ｄ２のいずれかを選択する。信号処理部８３が時間計測部である場合、入出力部８４は、制御部８５から供給される発光タイミング信号を画素駆動部８１および信号処理部８３に供給する。
　制御部８５は、外部から与えられるクロックなどを受け取り、また、受光装置２の内部情報などのデータを出力する。制御部８５は、さらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に、画素駆動部８１、ＭＵＸ８２、信号処理部８３、入出力部８４および電源部８６などの駆動制御を行う。制御部８５は、ロジック回路８０からの出力を制御する。本実施の形態では、制御部８５は、出力信号Ｄ１および出力信号Ｄ２のいずれかを含む出力信号Ｄｏｕｔを入出力部８４から出力させる。制御部８５は、温度計４０の温度に応じて、出力信号Ｄ１および出力信号Ｄ２のいずれを選択するか、入出力部８４に指示する。
　図２５は、低温用の各画素７１の断面構成例を表したものである。各画素７１は、例えば、ｎ型半導体領域７３ａおよびｐ型半導体領域７３ｂを有している。ｐ型半導体領域７３ｂは、ｎ型半導体領域７３ａの下部に接して形成されている。ｎ型半導体領域７３ａおよびｐ型半導体領域７３ｂは、ウェル層７３ｃ内に形成されている。ウェル層７３ｃは、ｎ型半導体層であってもよいし、ｐ型半導体層であってもよい。ウェル層７３ｃは、例えば、１×１０14ｃｍ-3以下の低不純物濃度のｎ型半導体層またはｐ型半導体層であることが好ましい。この場合、ウェル層７３ｃは空乏化しやすく、ＡＰＤ７３のＰＤＥの向上を図ることができる。
　ｎ型半導体領域７３ａは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｎ型半導体領域である。ｐ型半導体領域７３ｂは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｐ型半導体領域である。ｐ型半導体領域７３ｂは、ｎ型半導体領域７３ａとの界面でｐｎ接合を構成している。このｐｎ接合を含む領域が高電界領域となり、ｎ型半導体領域７３ａが光電変換領域となる。ｐ型半導体領域７３ｂは、被検出光の入射によって生じたキャリアをアバランシェ増幅する増倍領域を有する。ｐ型半導体領域７３ｂは、空乏化していることが好ましい。この場合、ＡＰＤ７３のＰＤＥの向上を図ることができる。ｎ型半導体領域７３ａは、カソードとして機能し、コンタクト７８を介して、回路に接続されている。カソードに対するアノード７３ｄは、ｎ型半導体領域７３ａと同層であり、ｎ型半導体領域７３ａと分離領域７５との間に形成されている。アノード７３ｄは、コンタクト７９を介して回路に接続されている。
　互いに隣接する２つのＡＰＤ７３，７４同士を分離するための分離領域７５が形成されており、分離領域７５とウェル層７３ｃとの間にはホール（ｈｏｌｅ）蓄積領域７３ｅが形成されている。ホール蓄積領域７３ｅは、アノード７３ｄの下側に形成され、アノード７３ｄと電気的に接続された状態で形成されている。また、ホール蓄積領域７３ｅは、ウェル層７３ｃと分離領域７５との間に形成されている。さらに、ホール蓄積領域７３ｅは、ウェル層７３ｃの下部にも接して形成されている。ホール蓄積領域７３ｅは、異なる材質が接する部分に形成される。図２５に示した例では、分離領域７５は、例えばシリコン酸化膜からなり、ウェル層７３ｃとは異なる材料で構成されている。この場合、界面で発生する暗電流を抑制するためにホール蓄積領域７３ｅが形成されている。ホール蓄積領域７３ｅは、例えば、ｐ型半導体領域として形成することができる。
　分離領域７５は、互いに隣接する２つのＡＰＤ７３，７４の間に形成され、各ＡＰＤ７３，７４を分離する。すなわち、分離領域７５は、各ＡＰＤ７３，７４と１対１に対応して増倍領域が形成されるように形成される。分離領域７５は、各ＡＰＤ７３，７４の周囲を完全に囲うように２次元格子状に形成される。分離領域７５は、積層方向でウェル層７３ｃの上面側から下面側まで貫通して形成されている。なお、分離領域７５は、上面側から下面側まで全部貫通する構成以外、例えば、一部分のみ貫通し、基板の途中まで挿入されている構成となっていてもよい。
　図２６は、高温用の各画素７２の断面構成例を表したものである。各画素７２は、例えば、ｎ型半導体領域７４ａおよびｐ型半導体領域７４ｂを有している。ｐ型半導体領域７４ｂは、ｎ型半導体領域７４ａの下部に接して形成されている。ｎ型半導体領域７４ａおよびｐ型半導体領域７４ｂは、ウェル層７４ｃ内に形成されている。ウェル層７４ｃは、ｎ型半導体層であってもよいし、ｐ型半導体層であってもよい。ウェル層７４ｃは、例えば、１×１０14ｃｍ-3以下の低不純物濃度のｎ型半導体層またはｐ型半導体層であることが好ましい。この場合、ウェル層７４ｃは空乏化しやすく、ＡＰＤ７４のＰＤＥの向上を図ることができる。
　ｎ型半導体領域７４ａは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｎ型半導体領域である。ｐ型半導体領域７４ｂは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｐ型半導体領域である。ｐ型半導体領域７４ｂは、ｎ型半導体領域７４ａとの界面でｐｎ接合を構成している。このｐｎ接合を含む領域が高電界領域となり、ｎ型半導体領域７４ａが光電変換領域となる。ｐ型半導体領域７４ｂは、被検出光の入射によって生じたキャリアをアバランシェ増幅する増倍領域を有する。ｐ型半導体領域７４ｂは、空乏化していることが好ましい。この場合、ＡＰＤ７４のＰＤＥの向上を図ることができる。ｎ型半導体領域７４ａは、カソードとして機能し、コンタクト７８を介して、回路に接続されている。カソードに対するアノード７４ｄは、ｎ型半導体領域７４ａと同層であり、ｎ型半導体領域７４ａと分離領域７５との間に形成されている。アノード７３ｄは、コンタクト７９を介して回路に接続されている。
　互いに隣接する２つのＡＰＤ７３，７４同士を分離するための分離領域７５が形成されており、分離領域７５とウェル層７４ｃとの間にはホール（ｈｏｌｅ）蓄積領域７４ｅが形成されている。ホール蓄積領域７４ｅは、アノード７４ｄの下側に形成され、アノード７４ｄと電気的に接続された状態で形成されている。また、ホール蓄積領域７４ｅは、ウェル層７４ｃと分離領域７５との間に形成されている。さらに、ホール蓄積領域７４ｅは、ウェル層７４ｃの下部にも接して形成されている。ホール蓄積領域７４ｅは、異なる材質が接する部分に形成される。図２６に示した例では、分離領域７５は、例えばシリコン酸化膜からなり、ウェル層７４ｃとは異なる材料で構成されている。この場合、界面で発生する暗電流を抑制するためにホール蓄積領域７４ｅが形成されている。ホール蓄積領域７４ｅは、例えば、ｐ型半導体領域として形成することができる。
　図２７は、受光部７０の平面構成例を表したものである。図２７には、２×２の４個のＡＰＤ（２個のＡＰＤ７３および２個のＡＰＤ７４）が配置されている例が示されている。上述したように、各ＡＰＤ７３，７４は、格子状に形成された分離領域７５によって互いに分離されている。分離領域７５の内側には、アノード７３ｄ，７４ｄが形成されている。ＡＰＤ７３，７４の中央部分には、ｎ型半導体領域７３ａ，７４ａが形成されており、アノード７３ｄ，７４ｄとｎ型半導体領域７３ａ，７４ａとの間には、ウェル層７３ｃ，７４ｃが形成されている。ｎ型半導体領域７３ａ，７４ａは、例えば、四角形状となっている。ｎ型半導体領域７３ａ，７４ａの平面形状は、四角形状に限られるものではなく、例えば、円形状となっていてもよい。ｎ型半導体領域７３ａ，７４ａを四角形状とした場合、増倍領域の面積を広く確保することができるので、ＰＤＥを向上させることができる。ｎ型半導体領域７３ａ，７４ａを円形状とした場合、ＡＰＤ７３，７４内での電界集中を抑制することができ、意図しないブレイクダウンを低減することができる。
　図２８は、ＡＰＤ７３，７４のＰＤＥの温度依存性の一例を表したものである。ＡＰＤ７３は、低温域において高いＰＤＥを有している。一方、ＡＰＤ７４は、高温域において高いＰＤＥを有している。ＡＰＤ７３では、高ＰＤＥの温度領域が相対的に低温側に分布している。ＡＰＤ７４では、高ＰＤＥの温度領域が相対的に高温側に分布している。
　ＡＰＤ７３の高ＰＤＥの温度領域と、ＡＰＤ７４の高ＰＤＥの温度領域とが互いに異なっており、さらに、ＡＰＤ７３の高ＰＤＥの温度領域の一部と、ＡＰＤ７４の高ＰＤＥの温度領域の一部とが、互いに重なり合っている。「高ＰＤＥの温度領域」とは、ＰＤＥの温度分布において、ピーク値の半分の値よりも大きな温度領域を指している。図２８に示したように、ＡＰＤ７３，７４における高ＰＤＥの重なり領域ＯＬにおいて、ＡＰＤ７３の高ＰＤＥの温度領域のうち高温側の領域と、ＡＰＤ７４の高ＰＤＥの温度領域のうち低温側の領域とが互いに重なり合っている。
　ＡＰＤ７３とＡＰＤ７４とでは、例えば、増倍領域（ｐ型半導体領域７３ｂ，７４ｂ）に含まれる不純物濃度、増倍領域（ｐ型半導体領域７３ｂ，７４ｂ）に含まれる不純物の種類、増倍領域（ｐ型半導体領域７３ｂ，７４ｂ）の厚さ、および増倍領域（ｐ型半導体領域７３ｂ，７４ｂ）の面積の少なくとも１つが互いに異なっている。これにより、ＡＰＤ７３の高ＰＤＥの温度領域と、ＡＰＤ７４の高ＰＤＥの温度領域とが互いに異なっている。
[動作]
　次に、出力信号Ｄ１，Ｄ２の切り換え手順について説明する。
　図２９は、出力信号Ｄ１，Ｄ２の切り換え手順の一例を表したものである。制御部８５は、温度計４０の温度が、重なり領域ＯＬ内の所定の温度（閾値Ｔｔｈ）以上か否かを判定する（ステップＳ４０１）。温度計４０の温度が閾値Ｔｔｈ以上となっている場合には、制御部８５は、出力信号Ｄ２の選択を指示する制御信号を入出力部８４に出力する。入出力部８４は、制御部８５からの制御信号に基づいて、信号処理部８３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ２を抽出する（ステップＳ４０２）。入出力部８４は、抽出により得られた出力信号Ｄ２を出力信号Ｄｏｕｔとして出力する（ステップＳ４０３）。
　ステップＳ４０１において、温度計４０の温度が閾値Ｔｔｈ未満となっている場合には、制御部８５は、出力信号Ｄ１の選択を指示する制御信号を入出力部８４に出力する。入出力部８４は、制御部８５からの制御信号に基づいて、信号処理部８３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ１を抽出する（ステップＳ４０４）。入出力部８４は、抽出により得られた出力信号Ｄ２を出力信号Ｄｏｕｔとして出力する（ステップＳ４０５）。
　制御部８５は、受光装置２による計測を終了する指示がない限り、上記のステップＳ４０１からステップＳ４０５を実行する（ステップＳ４０６）。制御部８５は、受光装置２による計測を終了する指示があった場合には、例えばロジック回路８０の動作を停止するなどして受光部７０の動作を停止する（ステップＳ４０７）。
　なお、例えば、図３０に示したように、重なり領域ＯＬの下限および上限にそれぞれ閾値Ｔｔｈ１，Ｔｔｈ２が設定されている場合には、制御部８５は、以下の切り換え手順を実行してもよい。
　図３１は、出力信号Ｄ１，Ｄ２の切り換え手順の一例を表したものである。制御部８５は、温度計４０の温度が、重なり領域ＯＬの上限の温度（閾値Ｔｔｈ２）以上か否かを判定する（ステップＳ５０１）。温度計４０の温度が閾値Ｔｔｈ２以上となっている場合には、制御部８５は、出力信号Ｄ２の選択を指示する制御信号を入出力部８４に出力する。入出力部８４は、制御部８５からの制御信号に基づいて、信号処理部８３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ２を抽出する（ステップＳ５０２）。入出力部８４は、抽出により得られた出力信号Ｄ２を出力信号Ｄｏｕｔとして出力する（ステップＳ５０３）。
　ステップＳ５０１において、温度計４０の温度が閾値Ｔｔｈ２未満となっている場合には、制御部８５は、温度計４０の温度が閾値Ｔｔｈ１以下か否かを判定する（ステップＳ５０４）。温度計４０の温度が閾値Ｔｔｈ１以下となっている場合には、制御部８５は、出力信号Ｄ１の選択を指示する制御信号を入出力部８４に出力する。入出力部８４は、制御部８５からの制御信号に基づいて、信号処理部８３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ１を抽出する（ステップＳ５０５）。入出力部８４は、抽出により得られた出力信号Ｄ１を出力信号Ｄｏｕｔとして出力する（ステップＳ５０６）。
　ステップＳ５０４において、温度計４０の温度が閾値Ｔｔｈ１よりも大きい場合には、制御部８５は、出力信号Ｄ１，Ｄ２の選択を指示する制御信号を入出力部８４に出力する。入出力部８４は、制御部８５からの制御信号に基づいて、信号処理部８３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ１，Ｄ２を抽出する（ステップＳ５０７）。入出力部８４は、抽出により得られた出力信号Ｄ１，Ｄ２を出力信号Ｄｏｕｔとして出力する（ステップＳ５０８）。
　制御部８５は、受光装置２による計測を終了する指示がない限り、上記のステップＳ５０１からステップＳ５０８を実行する（ステップＳ５０９）。制御部８５は、受光装置２による計測を終了する指示があった場合には、例えばロジック回路８０の動作を停止するなどして受光部７０の動作を停止する（ステップＳ５１０）。このとき、制御部８５は、例えば、各ＡＰＤ７３，７４に負バイアス電圧を印加しないよう電源部８６を制御する。
　なお、制御部８５は、温度計４０の温度によらず、常に、受光部７０を駆動し、出力信号Ｄｏｕｔとして、出力信号Ｄ１，Ｄ２を含む信号をロジック回路８０から出力させてもよい。
[効果]
　次に、本実施の形態に係る受光装置２の効果について説明する。
　本実施の形態では、画素７１，７２ごとに設けられた複数の受光素子には、ＰＤＥの温度領域が互いに異なるとともに温度領域の一部が互いに重なり合う２種類の受光素子（ＡＰＤ７３，７４）が含まれている。これにより、例えば、低温での電荷読み出しの際には、２種類の受光素子のうち、高検出効率の温度領域が相対的に低温側に分布するＡＰＤ７３を用い、高温での電荷読み出しの際には、２種類の受光素子のうち、高検出効率の温度領域が相対的に高温側に分布するＡＰＤ７４を用いることにより、低温時および高温時のいずれにおいても、ＰＤＥの低下が抑制される。その結果、ＡＰＤ７３およびＡＰＤ７４のいずれかだけを用いた場合と比べて、ＰＤＥの保証範囲を広げることができる。
　また、本実施形態では、複数のＡＰＤ７３，７４が画素アレイ７０Ａにおいて交互に配置されている。これにより、複数のＡＰＤ７３および複数のＡＰＤ７４をそれぞれ別々の領域に形成した場合と比べて、共通の座標に位置するＡＰＤ７３およびＡＰＤ７４間の距離を縮めることができる。その結果、複数のＡＰＤ７３の光軸と複数のＡＰＤ７４の光軸を近づけることができるので、入射光を画素アレイ７０Ａに導く光学系の設計が容易となる。
　また、本実施形態では、各ＡＰＤ７３，７４に負バイアス電圧Ｖｃを印加する電源部８６が設けられている。これにより、各ＡＰＤ７３，７４のＰＤＥを向上させることができる。
　また、本実施形態では、各ＡＰＤ７３，７４に共通の負バイアス電圧Ｖｃが電源部８６によって印加される。これにより、各ＡＰＤ７３，７４に互いに異なる負バイアス電圧を印加する場合と比べて、受光装置２を小型化することができる。
＜４．第３の実施の形態＞
[構成]
　次に、本開示の第３の実施形態に係る受光装置３について説明する。図３２は、受光装置３の概略構成例を表したものである。受光装置３は、例えば、１つの受光部１１０と、ロジック回路１２０と、温度計１３０とを備えている。受光部１１０は、画素アレイ１１０Ａを有している。画素アレイ１１０Ａには、複数の画素Ｐｘが含まれている。画素アレイ１１０Ａが、本開示の「画素アレイ」の一具体例に相当する。ロジック回路１２０は、受光部１１０からの出力に基づいて生成された出力信号Ｄｏｕｔを外部へ出力する。各画素Ｐｘは、低温用の副画素Ｐａと、高温用の副画素Ｐｂとを含んで構成されている。副画素Ｐａ，Ｐｂについては、後に詳述する。
　受光装置３において、受光部１１０は、例えば、図３３に示したように、ロジック回路１２０や温度計１３０が設けられたチップとは別体のチップ３Ａに形成されている。チップ３Ａは、例えば、シリコン基板を含んで構成されている。受光部１１０は、チップ３Ａのシリコン基板（半導体基板）に形成されている。
　また、受光装置３において、ロジック回路１２０は、例えば、チップ３Ａとは別体のチップ３Ｂに形成されており、温度計１３０は、例えば、チップ３Ａ，３Ｂとは別体のチップ３Ｃに形成されている。このとき、チップ３Ａが、チップ３Ｂ上に貼り合わされていてもよいし、チップ３Ａ，３Ｂ，３Ｃが共通の支持基板上に貼り合わされていてもよい。チップ３Ｃは、チップ３Ｂの裏面に貼り合わされていてもよい。
　なお、受光装置３において、受光部１１０およびロジック回路１２０が、例えば、図３４に示したように、共通のチップ３Ｄに形成されていてもよい。このとき、チップ３Ｄは、例えば、シリコン基板を含んで構成されており、受光部１１０およびロジック回路１２０が、共通のシリコン基板に形成されている。また、受光装置３において、受光部１１０、ロジック回路１２０および温度計１３０が、例えば、図３５に示したように、共通のチップ３Ｅに形成されていてもよい。このとき、チップ３Ｅは、例えば、シリコン基板を含んで構成されており、受光部１１０、ロジック回路１２０および温度計１３０が、共通のシリコン基板に形成されている。
　温度計１３０は、受光部１１０の温度を計測し、計測結果をロジック回路１２０に出力する。チップ３Ｅがシリコン基板を含んで構成されている場合、温度計１３０は、例えば、シリコンダイオード温度センサで構成されている。温度計１３０がチップ３Ｃに形成されている場合、温度計１３０は、例えば、シリコンダイオード温度センサで構成されていてもよいし、他の温度センサで構成されていてもよい。
　図３６は、ロジック回路１２０の概略構成例を表したものである。図３７（Ａ）は、各画素Ｐａの回路構成例を表したものである。図３７（Ｂ）は、各画素Ｐｂの回路構成例を表したものである。ロジック回路１２０は、例えば、画素駆動部１２１、ＭＵＸ１２２、信号処理部１２３、入出力部１２４、制御部１２５および電源部１２６を有している。画素駆動部１２１は、受光部１１０内の各画素Ｐｘを駆動する。ＭＵＸ１２２、信号処理部１２３および入出力部１２４は、受光部１１０からの出力を処理する。以下、入出力部１２４の出力を出力信号Ｄｏｕｔと称する。電源部１２６は、各画素Ｐｘに所定の電圧（電源電圧Ｖａ，Ｖｂ，Ｖｅ）を供給する。
　受光部１１０は、上述したように、画素Ｐｘごとに副画素Ｐａ，Ｐｂを有している。
　副画素Ｐａは、例えば、ＡＰＤ（avalanche photodiode）１１１と、ＡＰＤ１１１のノードに電気的に接続されたトランジスタＴｒ１とを含んでいる。ＡＰＤ１１１が、本開示の「第１受光素子」の一具体例に相当する。トランジスタＴｒ１は、ゲートに入力される制御信号に応じてオン状態となることにより、ＡＰＤ１１１で生成された検出信号を信号線ＤＴＬに出力する。トランジスタＴｒ１は、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
　副画素Ｐｂは、例えば、ＡＰＤ（avalanche photodiode）１１２と、ＡＰＤ１１２のノードに電気的に接続されたトランジスタＴｒ２とを含んでいる。ＡＰＤ１１２が、本開示の「第２受光素子」の一具体例に相当する。トランジスタＴｒ２は、ゲートに入力される制御信号に応じてオン状態となることにより、ＡＰＤ１１２で生成された検出信号を信号線ＤＴＬに出力する。トランジスタＴｒ２は、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
　ＡＰＤ１１１，１１２は、入射光が入射されたとき、発生する電荷をアバランシェ増幅させ、それにより得られた検出信号を出力するフォトダイオード（単一光子アバランシェフォトダイオード）である。ＡＰＤ１１１のアノードに供給される電源電圧Ｖａは、例えば、－２０Ｖ程度の負バイアス（負の電位）である。ＡＰＤ１１２のアノードに供給される電源電圧Ｖｂは、例えば、－２０Ｖ程度の負バイアス（負の電位）である。電源電圧Ｖａと電源電圧Ｖｂとは、互いに等しくなっていてもよいし、互いに異なっていてもよい。ＡＰＤ１１１，１１２のカソードには、トランジスタＴｒ１，Ｔｒ２のソース・ドレインを介して、電源電圧Ｖｅが供給される。電源電圧Ｖｅは、例えば、３Ｖ程度の正の電位である。トランジスタＴｒ１，Ｔｒ２は、飽和領域で動作する定電流源であり、クエンチング抵抗として働くことにより、パッシブクエンチを行う。
　受光部１１０は、さらに、複数の信号線ＤＴＬおよび複数のゲート線ＧＴＬを有している。受光部１１０は、さらに、複数の電源線ＰＷＬ１，ＰＷＬ２およびグラウンド線ＧＮＤを有している。受光部１１０は、さらに、副画素Ｐａにおいて、スイッチ素子ＳＷ１、インバータＩＮＶ１，ＩＮＶ２およびラッチ回路１８を有しており、副画素Ｐｂにおいて、スイッチ素子ＳＷ２、インバータＩＮＶ３，ＩＮＶ４およびラッチ回路２８を有している。
　信号線ＤＴＬは、ＡＰＤ１１１，１１２から検出信号を読み出すための配線である。ゲート線ＧＴＬは、トランジスタＴｒ１，Ｔｒ２をオンオフ制御する制御信号をトランジスタＴｒ１，Ｔｒ２のゲートに入力するための配線である。電源線ＰＷＬ１は、ＡＰＤ１１１，１１２のアノード電位を決めるための配線である。電源線ＰＷＬ２は、ＡＰＤ１１１，１１２のカソード電位を決めるための配線である。トランジスタＴｒ１，Ｔｒ２のゲートがゲート線ＧＴＬに接続され、トランジスタＴｒ１，Ｔｒ２のソースまたはドレインがＡＰＤ１１１，１１２のノードに接続され、トランジスタＴｒ１，Ｔｒ２のソースおよびドレインのうちノードに未接続の電極が信号線ＤＴＬに接続されている。ＡＰＤ１１１，１１２のノードがトランジスタＴｒ１，Ｔｒ２のソースまたはドレインに接続され、ＡＰＤ１１１，１１２のアノードが電源線ＰＷＬ１に接続されている。インバータＩＮＶ２，ＩＮＶ４の入力端子がラッチ回路１８，２８に接続され、インバータＩＮＶ２，ＩＮＶ４の出力端子がスイッチ素子ＳＷ１のオンオフ制御端子に接続されている。スイッチ素子ＳＷ１はＡＰＤ１１１，１１２に並列に接続されている。
　スイッチ素子ＳＷ１，ＳＷ２は、例えば、ラッチ回路１８，２８の出力であるゲーティング制御信号を、インバータＩＮＶ２，ＩＮＶ４で反転させたゲーティング反転信号に応じてオンオフさせる。ラッチ回路１８，２８は、画素駆動部１２１から供給されるトリガ信号ＳＥＴと、アドレスデータＤＥＣとに基づいて、副画素Ｐａ，Ｐｂをアクティブ画素または非アクティブ画素のいずれかに制御するゲーティング制御信号をインバータＩＮＶ２，ＩＮＶ４に供給する。インバータＩＮＶ２，ＩＮＶ４は、ゲーティング制御信号を反転させたゲーティング反転信号を生成し、スイッチ素子ＳＷ１，ＳＷ２に供給する。
　トリガ信号ＳＥＴは、ゲーティング制御信号を切り替えるタイミングを示すタイミング信号であり、アドレスデータＤＥＣは、画素アレイ１１０Ａ内の行列状に配置された複数の副画素Ｐａ，Ｐｂのうち、アクティブ画素に設定する画素のアドレスを示すデータである。トリガ信号ＳＥＴとアドレスデータＤＥＣは、画素駆動部１２１から供給される。
　ラッチ回路１８，２８は、トリガ信号ＳＥＴが示す所定のタイミングで、アドレスデータＤＥＣを読み込む。そして、ラッチ回路１８，２８は、アドレスデータＤＥＣが示す画素アドレスに自分（の副画素Ｐａ，Ｐｂ）の画素アドレスが含まれている場合には、自身の副画素Ｐａ，Ｐｂをアクティブ画素に設定するためのＨｉ（１）のゲーティング制御信号を出力する。一方、アドレスデータＤＥＣが示す画素アドレスに自分（の副画素Ｐａ，Ｐｂ）の画素アドレスが含まれていない場合には、自身の副画素Ｐａ，Ｐｂを非アクティブ画素に設定するためのＬｏ（０）のゲーティング制御信号を出力する。これにより、副画素Ｐａ，Ｐｂがアクティブ画素とされる場合には、インバータＩＮＶ２，ＩＮＶ４によって反転されたＬｏ（０）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給される。一方、副画素Ｐａ，Ｐｂが非アクティブ画素とされる場合には、Ｈｉ（１）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給される。したがって、スイッチ素子ＳＷ１，ＳＷ２は、副画素Ｐａ，Ｐｂがアクティブ画素に設定される場合にオフし（非接続とされ）、非アクティブ画素に設定される場合にオンされる（接続される）。インバータＩＮＶ２，ＩＮＶ４は、入力信号としてのカソード電圧がＬｏのとき、Ｈｉの検出信号を出力し、カソード電圧がＨｉのとき、Ｌｏの検出信号を出力する。インバータＩＮＶ２，ＩＮＶ４は、ＡＰＤ１２，２２への光子の入射を検出信号として出力する出力部である。
　次に、各副画素Ｐａ，Ｐｂの動作について説明する。まず、副画素Ｐａ，Ｐｂがアクティブ画素である場合、上述したように、スイッチ素子ＳＷ１，ＳＷ２はオフに設定される。
　ＡＰＤ１１１，１１２のカソードには電源電圧Ｖｅが供給され、アノードには電源電圧Ｖａ，Ｖｂが供給されることから、ＡＰＤ１１１，１１２に降伏電圧ＶＢＤより大きい逆電圧が印加されることにより、ＡＰＤ１１１，１１２がガイガーモードに設定される。この状態では、ＡＰＤ１１１，１１２のカソード電圧ＶＳは、例えば図７の時刻ｔ０のように、電源電圧Ｖｅと同じである。
　ガイガーモードに設定されたＡＰＤ１１１，１１２に光子が入射すると、アバランシェ増倍が発生し、ＡＰＤ１１１，１１２に電流が流れる。
　図７の時刻ｔ１において、アバランシェ増倍が発生し、ＡＰＤ１１１，１１２に電流が流れたとすると、時刻ｔ１以降、ＡＰＤ１１１，１１２に電流が流れることにより、トランジスタＴｒ１，Ｔｒ２にも電流が流れ、トランジスタＴｒ１，Ｔｒ２の抵抗成分により電圧降下が発生する。
　時刻ｔ２において、ＡＰＤ１１１，１１２のカソード電圧ＶＳが０Ｖよりも低くなると、ＡＰＤ１１１，１１２のアノード・カソード間電圧が降伏電圧ＶＢＤよりも低い状態となるので、アバランシェ増幅が停止する。ここで、アバランシェ増幅により発生する電流がトランジスタＴｒ１，Ｔｒ２に流れることで電圧降下を発生させ、発生した電圧降下に伴って、カソード電圧ＶＳが降伏電圧ＶＢＤよりも低い状態となることで、アバランシェ増幅を停止させる動作がクエンチ動作である。
　アバランシェ増幅が停止するとトランジスタＴｒ１，Ｔｒ２の抵抗に流れる電流が徐々に減少して、時刻ｔ４において、再びカソード電圧ＶＳが元の電源電圧Ｖｅまで戻り、次の新たなフォトンを検出できる状態となる（リチャージ動作）。
　インバータＩＮＶ２，ＩＮＶ４は、入力電圧であるカソード電圧ＶＳが所定の閾値電圧Ｖｔｈ以上のとき、Ｌｏの検出信号ＰＦｏｕｔを出力し、カソード電圧ＶＳが所定の閾値電圧Ｖｔｈ未満のとき、Ｈｉの検出信号ＰＦｏｕｔを出力する。従って、ＡＰＤ１１１，１１２に光子が入射し、アバランシェ増倍が発生してカソード電圧ＶＳが低下し、閾値電圧Ｖｔｈを下回ると、検出信号ＰＦｏｕｔは、ローレベルからハイレベルに反転する。一方、ＡＰＤ１１１，１１２のアバランシェ増倍が収束し、カソード電圧ＶＳが上昇し、閾値電圧Ｖｔｈ以上になると、検出信号ＰＦｏｕｔは、ハイレベルからローレベルに反転する。
　なお、副画素Ｐａ，Ｐｂが非アクティブ画素とされる場合には、Ｈｉ（１）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給され、スイッチ素子ＳＷ１，ＳＷ２がオンされる。スイッチ素子ＳＷ１，ＳＷ２がオンされると、ＡＰＤ１１１，１１２のカソード電圧ＶＳが０Ｖとなる。その結果、ＡＰＤ１１１，１１２のアノード・カソード間電圧が降伏電圧ＶＢＤ以下となるので、ＡＰＤ１１１，１１２に光子が入ってきても反応しない状態となる。
　画素駆動部１２１は、例えば、シフトレジスタやアドレスデコーダ等によって構成され、各副画素Ｐａ，Ｐｂを、例えば行単位で駆動する。画素駆動部１２１によって選択走査された画素行の各副画素Ｐａ，Ｐｂから出力された検出信号は、各信号線ＤＴＬを介してＭＵＸ１２２に供給される。
　ＭＵＸ１２２は、画素アレイ１１０Ａ内のアクティブ画素と非アクティブ画素の切替えにしたがい、アクティブ画素からの出力を選択する。そして、ＭＵＸ１２２は、選択したアクティブ画素から入力される画素信号を信号処理部１２３へ出力する。
　信号処理部１２３は、例えば、時間計測部である。時間計測部は、ＭＵＸ１２２から供給されるアクティブ画素の画素信号と、光源（後述）の発光タイミングを示す発光タイミング信号とに基づいて、光源が光を発光してからアクティブ画素が光を受光するまでの時間に対応するカウント値を生成する。時間計測部は、ＴＤＣ（Time to Digital Converter）とも呼ばれる。発光タイミング信号は、入出力部１２４を介して外部から供給される。
　なお、信号処理部１２３は、カウンタ部であってもよい。カウンタ部は、例えば、所定の期間、ＭＵＸ１２２から入力される検出信号の数をカウントし、それにより得られた画素ごとのカウント値を出力する。
　電源部１２６は、各副画素Ｐａに接続された各電源線ＰＷＬ１に接続されており、各副画素Ｐａに接続された各電源線ＰＷＬ１に負バイアス電圧（電源電圧Ｖａ）を印加する。電源部１２６は、さらに、各副画素Ｐａに接続された各電源線ＰＷＬ２に接続されており、各副画素Ｐａに接続された各電源線ＰＷＬ２に所定の電圧（電源電圧Ｖｅ）を印加する。電源部１２６は、各副画素Ｐｂに接続された各電源線ＰＷＬ１に接続されており、各副画素Ｐｂに接続された各電源線ＰＷＬ１に負バイアス電圧（電源電圧Ｖｂ）を印加する。電源部１２６は、さらに、各副画素Ｐｂに接続された各電源線ＰＷＬ２に接続されており、各副画素Ｐｂに接続された各電源線ＰＷＬ２に所定の電圧（電源電圧Ｖｅ）を印加する。電源電圧Ｖａは、ＡＰＤ１１１のＰＤＥが最大となる値となっていることが好ましい。電源電圧Ｖｂは、ＡＰＤ１１２のＰＤＥが最大となる値となっていることが好ましい。
　入出力部１２４は、制御部１２５からの制御に従って、信号処理部１２３から出力された出力信号Ｄｏｕｔ’から、各副画素Ｐａから得られた出力信号Ｄ１および各副画素Ｐｂから得られた出力信号Ｄ２のいずれかを抽出する。入出力部１２４は、抽出により得られた信号を出力信号Ｄｏｕｔとして出力する。入出力部１２４は、温度計１３０の温度に応じて、出力信号Ｄ１および出力信号Ｄ２のいずれかを選択する。信号処理部１２３が時間計測部である場合、入出力部１２４は、制御部１２５から供給される発光タイミング信号を画素駆動部１２１および信号処理部１２３に供給する。
　制御部１２５は、外部から与えられるクロックなどを受け取り、また、受光装置３の内部情報などのデータを出力する。制御部１２５は、さらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に、画素駆動部１２１、ＭＵＸ１２２、信号処理部１２３、入出力部１２４および電源部１２６などの駆動制御を行う。制御部１２５は、入出力部１２４を制御することにより、出力信号Ｄ１および出力信号Ｄ２のいずれかを含む出力信号Ｄｏｕｔを入出力部１２４から出力させる。制御部１２５は、温度計１３０の温度に応じて、出力信号Ｄ１および出力信号Ｄ２のいずれを選択するか、入出力部１２４に指示する。
　図３８は、各画素Ｐｘの断面構成例を表したものである。各画素Ｐｘは、例えば、ｎ型半導体領域１１３ａおよびｐ型半導体領域１１３ｂ，１１３ｆを有している。ｐ型半導体領域１１３ｂ，１１３ｆは、ｎ型半導体領域１１３ａの下部に接して形成されている。ｐ型半導体領域１１３ｂは、副画素ＰａのＡＰＤ１１１に属しており、ｐ型半導体領域１１３ｆは、副画素ＰｂのＡＰＤ１１２に属している。ｎ型半導体領域１１３ａおよびｐ型半導体領域１１３ｂは、副画素ＰａのＡＰＤ１１１に属するウェル層１１３ｃ内に形成されている。ｎ型半導体領域１１３ａおよびｐ型半導体領域１１３ｆは、副画素ＰｂのＡＰＤ１１２に属するウェル層１１３ｇ内に形成されている。ウェル層１１３ｃ，１１３ｇは、ｎ型半導体層であってもよいし、ｐ型半導体層であってもよい。ウェル層１１３ｃ，１１３ｇは、例えば、１×１０14ｃｍ-3以下の低不純物濃度のｎ型半導体層またはｐ型半導体層であることが好ましい。この場合、ウェル層１１３ｃ，１１３ｇは空乏化しやすく、ＡＰＤ１１１，１１２のＰＤＥの向上を図ることができる。
　ｎ型半導体領域１１３ａは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｎ型半導体領域である。ｐ型半導体領域１１３ｂ，１１３ｆは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｐ型半導体領域である。ｐ型半導体領域１１３ｂ，１１３ｆは、ｎ型半導体領域１１３ａとの界面でｐｎ接合を構成している。このｐｎ接合を含む領域が高電界領域となり、ｎ型半導体領域１１３ａが光電変換領域となる。ｐ型半導体領域１１３ｂ，１１３ｆは、被検出光の入射によって生じたキャリアをアバランシェ増幅する増倍領域を有する。ｐ型半導体領域１１３ｂ，１１３ｆは、空乏化していることが好ましい。この場合、ＡＰＤ１１１，１１２のＰＤＥの向上を図ることができる。ｎ型半導体領域１１３ａは、カソードとして機能し、コンタクト１１６ａを介して、回路に接続されている。カソードに対する、副画素ＰａのＡＰＤ１１１に属するアノード１１３ｄは、ｎ型半導体領域１１３ａと同層であり、ｎ型半導体領域１１３ａと分離領域１１４との間に形成されている。アノード１１３ｄは、コンタクト１１６ｂを介して回路に接続されている。カソードに対する、副画素ＰｂのＡＰＤ１１２に属するアノード１１３ｈは、ｎ型半導体領域１１３ａと同層であり、ｎ型半導体領域１１３ａと分離領域１１４との間に形成されている。アノード１１３ｈは、コンタクト１１６ｃを介して回路に接続されている。
　各画素Ｐｘを分離するための分離領域１１４が形成されている。分離領域１１４とウェル層１１３ｃとの間にはホール（ｈｏｌｅ）蓄積領域１１３ｅが形成されている。分離領域１１４とウェル層１１３ｇとの間にはホール（ｈｏｌｅ）蓄積領域１１３ｉが形成されている。ホール蓄積領域１１３ｅは、アノード１１３ｄの下側に形成され、アノード１１３ｄと電気的に接続された状態で形成されている。ホール蓄積領域１１３ｉは、アノード１１３ｈの下側に形成され、アノード１１３ｈと電気的に接続された状態で形成されている。また、ホール蓄積領域１１３ｅは、ウェル層１１３ｃと分離領域１１４との間に形成されている。さらに、ホール蓄積領域１１３ｅは、ウェル層１１３ｃの下部にも接して形成されている。また、ホール蓄積領域１１３ｉは、ウェル層１１３ｇと分離領域１１４との間に形成されている。さらに、ホール蓄積領域１１３ｉは、ウェル層１１３ｇの下部にも接して形成されている。ホール蓄積領域１１３ｅ，１１３ｉは、異なる材質が接する部分に形成される。図３８に示した例では、分離領域１１４は、例えばシリコン酸化膜からなり、ウェル層１１３ｃ，１１３ｇとは異なる材料で構成されている。この場合、界面で発生する暗電流を抑制するためにホール蓄積領域１１３ｅ，１１３ｉが形成されている。ホール蓄積領域１１３ｅ，１１３ｉは、例えば、ｐ型半導体領域として形成することができる。
　さらに、各画素Ｐｘにおいて、副画素Ｐａ，Ｐｂを分離するための分離領域１１５が形成されている。分離領域１１５は、ｎ型半導体領域１１３ａの下部に接して形成されている。分離領域１１５は、副画素ＰａのＡＰＤ１１１に属するｐ型半導体領域１１３ｂ、ウェル層１１３ｃおよびホール蓄積領域１１３ｅと、副画素ＰｂのＡＰＤ１１２に属するｐ型半導体領域１１３ｆ、ウェル層１１３ｇおよびホール蓄積領域１１３ｉとの間に形成されている。分離領域１１５は、副画素ＰａのＡＰＤ１１１に属するｐ型半導体領域１１３ｂ、ウェル層１１３ｃおよびホール蓄積領域１１３ｅと、副画素ＰｂのＡＰＤ１１２に属するｐ型半導体領域１１３ｆ、ウェル層１１３ｇおよびホール蓄積領域１１３ｉとを分離している。
　分離領域１１４，１１５は、各画素Ｐｘの間に形成され、各ＡＰＤ１１１，１１２を分離する。すなわち、分離領域１１４，１１５は、各ＡＰＤ１１１，１１２と１対１に対応して増倍領域が形成されるように形成される。分離領域１１４，１１５は、各ＡＰＤ１１１，１１２の周囲を囲うように２次元格子状に形成される。分離領域１１４は、積層方向でウェル層１１３ｃ，１１３ｇの上面側から下面側まで貫通して形成されている。なお、分離領域１１４は、上面側から下面側まで全部貫通する構成以外、例えば、一部分のみ貫通し、基板の途中まで挿入されている構成となっていてもよい。
　図３９は、受光部１１０の平面構成例を表したものである。図３９には、２×２の４個の画素Ｐｘが配置されている例が示されている。上述したように、各ＡＰＤ１１１，１１２は、格子状に形成された分離領域１１４，１１５によって互いに分離されている。分離領域１１４，１１５の内側には、アノード１１３ｄ，１１３ｈが形成されている。各画素Ｐｘの中央部分には、ｎ型半導体領域１１３ａが形成されており、アノード１１３ｄ，１１３ｈとｎ型半導体領域１１３ａとの間には、ウェル層１１３ｃ，１１３ｇが形成されている。ｎ型半導体領域１１３ａは、例えば、四角形状となっている。ｎ型半導体領域１１３ａ平面形状は、四角形状に限られるものではなく、例えば、円形状となっていてもよい。ｎ型半導体領域１１３ａを四角形状とした場合、増倍領域の面積を広く確保することができるので、ＰＤＥを向上させることができる。ｎ型半導体領域１１３ａを円形状とした場合、ＡＰＤ１１１，１１２内での電界集中を抑制することができ、意図しないブレイクダウンを低減することができる。
　図４０は、ＡＰＤ１１１，１１２のＰＤＥの温度依存性の一例を表したものである。ＡＰＤ１１１は、低温域において高いＰＤＥを有している。一方、ＡＰＤ１１２は、高温域において高いＰＤＥを有している。ＡＰＤ１１１では、高ＰＤＥの温度領域が相対的に低温側に分布している。ＡＰＤ１１２では、高ＰＤＥの温度領域が相対的に高温側に分布している。
　ＡＰＤ１１１の高ＰＤＥの温度領域と、ＡＰＤ１１２の高ＰＤＥの温度領域とが互いに異なっており、さらに、ＡＰＤ１１１の高ＰＤＥの温度領域の一部と、ＡＰＤ１１２の高ＰＤＥの温度領域の一部とが、互いに重なり合っている。「高ＰＤＥの温度領域」とは、ＰＤＥの温度分布において、ピーク値の半分の値よりも大きな温度領域を指している。図４０に示したように、ＡＰＤ１１１，１１２における高ＰＤＥの重なり領域ＯＬにおいて、ＡＰＤ１１１の高ＰＤＥの温度領域のうち高温側の領域と、ＡＰＤ１１２の高ＰＤＥの温度領域のうち低温側の領域とが互いに重なり合っている。
　ＡＰＤ１１１とＡＰＤ１１２とでは、例えば、増倍領域（ｐ型半導体領域１１３ｂ，１１３ｆ）に含まれる不純物濃度、増倍領域（ｐ型半導体領域１１３ｂ，１１３ｆ）に含まれる不純物の種類、増倍領域（ｐ型半導体領域１１３ｂ，１１３ｆ）の厚さ、および増倍領域（ｐ型半導体領域１１３ｂ，１１３ｆ）の面積の少なくとも１つが互いに異なっている。これにより、ＡＰＤ１１１の高ＰＤＥの温度領域と、ＡＰＤ１１２の高ＰＤＥの温度領域とが互いに異なっている。
[動作]
　次に、出力信号Ｄ１，Ｄ２の切り換え手順について説明する。
　図４１は、出力信号Ｄ１，Ｄ２の切り換え手順の一例を表したものである。制御部１２５は、温度計１３０の温度が、重なり領域ＯＬ内の所定の温度（閾値Ｔｔｈ）以上か否かを判定する（ステップＳ６０１）。温度計１３０の温度が閾値Ｔｔｈ以上となっている場合には、制御部１２５は、出力信号Ｄ２の選択を指示する制御信号を入出力部１２４に出力する。入出力部１２４は、制御部１２５からの制御信号に基づいて、信号処理部１２３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ２を抽出する（ステップＳ６０２）。入出力部１２４は、抽出により得られた出力信号Ｄ２を出力信号Ｄｏｕｔとして出力する（ステップＳ６０３）。
　ステップＳ６０１において、温度計１３０の温度が閾値Ｔｔｈ未満となっている場合には、制御部１２５は、出力信号Ｄ１の選択を指示する制御信号を入出力部１２４に出力する。入出力部１２４は、制御部１２５からの制御信号に基づいて、信号処理部１２３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ１を抽出する（ステップＳ６０４）。入出力部１２４は、抽出により得られた出力信号Ｄ２を出力信号Ｄｏｕｔとして出力する（ステップＳ６０５）。
　制御部１２５は、受光装置３による計測を終了する指示がない限り、上記のステップＳ６０１からステップＳ６０５を実行する（ステップＳ６０６）。制御部１２５は、受光装置３による計測を終了する指示があった場合には、例えばロジック回路１２０の動作を停止するなどして受光部１１０の動作を停止する（ステップＳ６０７）。
　なお、例えば、図４２に示したように、重なり領域ＯＬの下限および上限にそれぞれ閾値Ｔｔｈ１，Ｔｔｈ２が設定されている場合には、制御部１２５は、以下の切り換え手順を実行してもよい。
　図４３は、出力信号Ｄ１，Ｄ２の切り換え手順の一例を表したものである。制御部１２５は、温度計１３０の温度が、重なり領域ＯＬの上限の温度（閾値Ｔｔｈ２）以上か否かを判定する（ステップＳ７０１）。温度計１３０の温度が閾値Ｔｔｈ２以上となっている場合には、制御部１２５は、出力信号Ｄ２の選択を指示する制御信号を入出力部１２４に出力する。入出力部１２４は、制御部１２５からの制御信号に基づいて、信号処理部１２３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ２を抽出する（ステップＳ７０２）。入出力部１２４は、抽出により得られた出力信号Ｄ２を出力信号Ｄｏｕｔとして出力する（ステップＳ７０３）。
　ステップＳ７０１において、温度計１３０の温度が閾値Ｔｔｈ２未満となっている場合には、制御部１２５は、温度計１３０の温度が閾値Ｔｔｈ１以下か否かを判定する（ステップＳ７０４）。温度計１３０の温度が閾値Ｔｔｈ１以下となっている場合には、制御部１２５は、出力信号Ｄ１の選択を指示する制御信号を入出力部１２４に出力する。入出力部１２４は、制御部１２５からの制御信号に基づいて、信号処理部１２３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ１を抽出する（ステップＳ７０５）。入出力部１２４は、抽出により得られた出力信号Ｄ１を出力信号Ｄｏｕｔとして出力する（ステップＳ７０６）。
　ステップＳ７０４において、温度計１３０の温度が閾値Ｔｔｈ１よりも大きい場合には、制御部１２５は、出力信号Ｄ１，Ｄ２の選択を指示する制御信号を入出力部１２４に出力する。入出力部１２４は、制御部１２５からの制御信号に基づいて、信号処理部１２３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ１，Ｄ２を抽出する（ステップＳ７０７）。入出力部１２４は、抽出により得られた出力信号Ｄ１，Ｄ２を出力信号Ｄｏｕｔとして出力する（ステップＳ７０８）。
　制御部１２５は、受光装置３による計測を終了する指示がない限り、上記のステップＳ７０１からステップＳ７０８を実行する（ステップＳ７０９）。制御部１２５は、受光装置３による計測を終了する指示があった場合には、例えばロジック回路１２０の動作を停止するなどして受光部１１０の動作を停止する（ステップＳ７１０）。このとき、制御部１２５は、例えば、各ＡＰＤ１１１，１１２に負バイアス電圧を印加しないよう電源部１２６を制御する。
　なお、制御部１２５は、温度計１３０の温度によらず、常に、受光部１１０を駆動し、出力信号Ｄｏｕｔとして、出力信号Ｄ１，Ｄ２を含む信号をロジック回路１２０から出力させてもよい。
[効果]
　次に、本実施の形態に係る受光装置３の効果について説明する。
　本実施の形態では、副画素Ｐａ，Ｐｂごとに設けられた複数の受光素子には、ＰＤＥの温度領域が互いに異なるとともに温度領域の一部が互いに重なり合う２種類の受光素子（ＡＰＤ１１１，１１２）が含まれている。これにより、例えば、低温での電荷読み出しの際には、２種類の受光素子のうち、高検出効率の温度領域が相対的に低温側に分布するＡＰＤ１１１を用い、高温での電荷読み出しの際には、２種類の受光素子のうち、高検出効率の温度領域が相対的に高温側に分布するＡＰＤ１１２を用いることにより、低温時および高温時のいずれにおいても、ＰＤＥの低下が抑制される。その結果、ＡＰＤ１１１およびＡＰＤ１１２のいずれかだけを用いた場合と比べて、ＰＤＥの保証範囲を広げることができる。
　また、本実施形態では、各画素Ｐｘには、副画素Ｐａ，Ｐｂが含まれており、副画素ＰａにはＡＰＤ１１１が含まれ、副画素ＰｂにはＡＰＤ１１２が含まれている。これにより、複数のＡＰＤ１１１および複数のＡＰＤ１１２をそれぞれ別々の領域に形成した場合と比べて、共通の座標に位置するＡＰＤ１１１およびＡＰＤ１１２間の距離を縮めることができる。その結果、複数のＡＰＤ１１１の光軸と複数のＡＰＤ１１２の光軸を近づけることができるので、入射光を画素アレイ１１０Ａに導く光学系の設計が容易となる。
　また、本実施形態では、各ＡＰＤ１１１，１１２に負バイアス電圧を印加する電源部１２６が設けられている。これにより、各ＡＰＤ１１１，１１２のＰＤＥを向上させることができる。
　また、本実施形態において、各ＡＰＤ１１１，１１２に共通の負バイアス電圧が電源部１２６によって印加される場合には、各ＡＰＤ１１１，１１２に互いに異なる負バイアス電圧を印加する場合と比べて、受光装置３を小型化することができる。
＜５．各実施の形態に共通の変形例＞
　次に、各実施の形態に共通の変形例について説明する。
[[変形例Ｂ]]
　上記各実施の形態およびその変形例において、ロジック回路３０，８０，１２０が、出力信号Ｄ１と、出力信号Ｄ２とを含む出力信号Ｄｏｕｔを出力する場合があった。この場合に、ロジック回路３０，８０，１２０が、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号を出力信号Ｄｏｕｔとして出力してもよい。
　例えば、第１の実施の形態において、ロジック回路３０が、例えば、図４４に示したように、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号を生成し、生成した信号を出力信号Ｄｏｕｔとして出力する出力制御部４３を有していてもよい。この場合、制御部３９は、ＡＰＤ１２，２２の双方に負バイアスが印加されているときに、出力信号Ｄ１と出力信号Ｄ２とを所定のブレンド比率でブレンドすることを指示する制御信号（以下、「制御信号ｃｔｌ」と称する。）を出力制御部４３に出力する。制御部３９は、例えば、温度計４０の温度が閾値Ｔｔｈ１より大きく閾値Ｔｔｈ２よりも小さいとき、制御信号ｃｔｌを出力制御部４３に出力する。
　また、例えば、第２の実施の形態において、ロジック回路８０が、例えば、図４５に示したように、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号を生成し、生成した信号を出力信号Ｄｏｕｔとして出力する出力制御部８７を有していてもよい。この場合、制御部８５は、ＡＰＤ７３，７４の双方に負バイアスが印加されているときに、制御信号ｃｔｌを出力制御部８７に出力する。制御部８５は、例えば、温度計４０の温度が閾値Ｔｔｈ１より大きく閾値Ｔｔｈ２よりも小さいとき、制御信号ｃｔｌを出力制御部８７に出力する。
　また、例えば、第３の実施の形態において、ロジック回路１２０が、例えば、図４６に示したように、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号を生成し、生成した信号を出力信号Ｄｏｕｔとして出力する出力制御部１２７を有していてもよい。この場合、制御部１２５は、例えば、温度計１３０の温度が閾値Ｔｔｈ１より大きく閾値Ｔｔｈ２よりも小さいとき、制御信号ｃｔｌを出力制御部１２７に出力する。
　このように、本変形例では、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号が出力信号Ｄｏｕｔとして出力される。これにより、出力信号Ｄｏｕｔとして、出力信号Ｄ１および出力信号Ｄ２のいずれか一方だけを出力した場合と比べて、信号レベルが高く、Ｓ／Ｎ比の低い信号を出力することが可能となる。
[[変形例Ｃ]]
　上記各実施の形態およびその変形例において、例えば、図４７、図４８、図４９に示したように、温度計４０，１３０が省略されていてもよい。なお、図４７には、図１の受光装置１の一変形例が示されている。図４８には、図１９の受光装置２の一変形例が示されている。図４９には、図３２の受光装置３の一変形例が示されている。
　この場合、ロジック回路３０は、出力信号Ｄ１，Ｄ２に基づいて、ＡＰＤ１２およびＡＰＤ２２のいずれか一方にだけ負バイアスを印加するよう電源部４１，４２を制御する。ロジック回路３０は、例えば、図５０に示したように、出力信号Ｄ１，Ｄ２の信号レベルの大小関係、または、出力信号Ｄ１，Ｄ２のＳ／Ｎ比の大小関係に基づいて、ＡＰＤ１２およびＡＰＤ２２のいずれか一方にだけ負バイアスを印加するよう電源部４１，４２を制御する。
　ロジック回路３０は、例えば、図１３のステップＳ１０１において、出力信号Ｄ２の信号レベルが出力信号Ｄ１の信号レベル以上の場合、または、出力信号Ｄ２のＳ／Ｎ比が出力信号Ｄ１のＳ／Ｎ比以上の場合、ステップＳ１０２を実行する。一方、ロジック回路３０は、例えば、図１３のステップＳ１０１において、出力信号Ｄ２の信号レベルが出力信号Ｄ１の信号レベルよりも小さい場合、または、出力信号Ｄ２のＳ／Ｎ比が出力信号Ｄ１のＳ／Ｎ比よりも小さい場合、ステップＳ１０４を実行する。
　このように、ロジック回路３０では、出力信号Ｄ１，Ｄ２に基づいて、ＡＰＤ１２およびＡＰＤ２２のいずれか一方にだけ負バイアスを印加するよう電源部４１，４２の制御が行われる。これにより、温度計４０がなくても、ＰＤＥの保証範囲を広げることができる。
　また、ロジック回路８０は、出力信号Ｄ１，Ｄ２に基づいて、出力信号Ｄ１，Ｄ２のいずれかを出力信号Ｄｏｕｔとして出力するよう入出力部８４を制御する。ロジック回路８０は、例えば、図５０に示したように、出力信号Ｄ１，Ｄ２の信号レベルの大小関係、または、出力信号Ｄ１，Ｄ２のＳ／Ｎ比の大小関係に基づいて、出力信号Ｄ１，Ｄ２のいずれかを出力信号Ｄｏｕｔとして出力するよう入出力部８４を制御する。
　ロジック回路８０は、例えば、図２９のステップＳ４０１において、出力信号Ｄ２の信号レベルが出力信号Ｄ１の信号レベル以上の場合、または、出力信号Ｄ２のＳ／Ｎ比が出力信号Ｄ１のＳ／Ｎ比以上の場合、ステップＳ４０２を実行する。一方、ロジック回路８０は、例えば、図２９のステップＳ４０１において、出力信号Ｄ２の信号レベルが出力信号Ｄ１の信号レベルよりも小さい場合、または、出力信号Ｄ２のＳ／Ｎ比が出力信号Ｄ１のＳ／Ｎ比よりも小さい場合、ステップＳ４０４を実行する。
　このように、本変形例では、出力信号Ｄ１，Ｄ２に基づいて、出力信号Ｄ１，Ｄ２のいずれかを出力信号Ｄｏｕｔとして出力するよう入出力部８４が制御される。これにより、温度計４０がなくても、ＰＤＥの保証範囲を広げることができる。
　また、ロジック回路１２０は、出力信号Ｄ１，Ｄ２に基づいて、出力信号Ｄ１，Ｄ２のいずれかを出力信号Ｄｏｕｔとして出力するよう入出力部１２４を制御する。ロジック回路１２０は、例えば、図５０に示したように、出力信号Ｄ１，Ｄ２の信号レベルの大小関係、または、出力信号Ｄ１，Ｄ２のＳ／Ｎ比の大小関係に基づいて、出力信号Ｄ１，Ｄ２のいずれかを出力信号Ｄｏｕｔとして出力するよう入出力部１２４を制御する。
　ロジック回路１２０は、例えば、図４１のステップＳ６０１において、出力信号Ｄ２の信号レベルが出力信号Ｄ１の信号レベル以上の場合、または、出力信号Ｄ２のＳ／Ｎ比が出力信号Ｄ１のＳ／Ｎ比以上の場合、ステップＳ６０２を実行する。一方、ロジック回路１２０は、例えば、図４１のステップＳ６０１において、出力信号Ｄ２の信号レベルが出力信号Ｄ１の信号レベルよりも小さい場合、または、出力信号Ｄ２のＳ／Ｎ比が出力信号Ｄ１のＳ／Ｎ比よりも小さい場合、ステップＳ６０４を実行する。
　このように、本変形例では、出力信号Ｄ１，Ｄ２に基づいて、出力信号Ｄ１，Ｄ２のいずれかを出力信号Ｄｏｕｔとして出力するよう入出力部１２４が制御される。これにより、温度計１３０がなくても、ＰＤＥの保証範囲を広げることができる。
[[変形例Ｄ]]
　上記変形例Ｂにおいて、例えば、図５１、図５２、図５３に示したように、温度計４０，１３０が省略されていてもよい。なお、図５１には、図４４の受光装置１の一変形例が示されている。図５２には、図４５の受光装置２の一変形例が示されている。図５３には、図４６の受光装置３の一変形例が示されている。
　ロジック回路３０が、例えば、図５１に示したように、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号を生成し、生成した信号を出力信号Ｄｏｕｔとして出力する出力制御部４３を有しているとする。この場合、制御部３９は、出力信号Ｄ１，Ｄ２に基づいて、制御信号ｃｔｌを出力制御部４３に出力する。制御部３９は、例えば、例えば、図５０に示したように、出力信号Ｄ１，Ｄ２の信号レベルの大小関係、または、出力信号Ｄ１，Ｄ２のＳ／Ｎ比の大小関係に基づいて、制御信号ｃｔｌを出力制御部４３に出力する。
　ロジック回路８０が、例えば、図５２に示したように、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号を生成し、生成した信号を出力信号Ｄｏｕｔとして出力する出力制御部８７を有していてもよい。この場合、制御部８５は、出力信号Ｄ１，Ｄ２に基づいて、制御信号ｃｔｌを出力制御部８７に出力する。制御部８５は、図５０に示したように、出力信号Ｄ１，Ｄ２の信号レベルの大小関係、または、出力信号Ｄ１，Ｄ２のＳ／Ｎ比の大小関係に基づいて、制御信号ｃｔｌを出力制御部８７に出力する。
　ロジック回路１２０が、例えば、図５３に示したように、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号を生成し、生成した信号を出力信号Ｄｏｕｔとして出力する出力制御部１２７を有していてもよい。この場合、制御部１２５は、出力信号Ｄ１，Ｄ２に基づいて、制御信号ｃｔｌを出力制御部１２７に出力する。制御部１２５は、図５０に示したように、出力信号Ｄ１，Ｄ２の信号レベルの大小関係、または、出力信号Ｄ１，Ｄ２のＳ／Ｎ比の大小関係に基づいて、制御信号ｃｔｌを出力制御部１２７に出力する。
　このように、本変形例では、出力信号Ｄ１，Ｄ２に基づいて、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号が出力信号Ｄｏｕｔとして出力される。これにより、出力信号Ｄｏｕｔとして、出力信号Ｄ１および出力信号Ｄ２のいずれか一方だけを出力した場合と比べて、信号レベルが高く、Ｓ／Ｎ比の低い信号を出力することが可能となる。
＜６．適用例＞
　以下に、上記各実施の形態およびそれらの変形例に係る受光装置１，２，３（以下、単に「受光装置１，２，３」と称する。）の適用例について説明する。
[適用例１]
　図５４は、受光装置１，２，３を備えた撮像装置４の概略構成の一例を表したものである。撮像装置４は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。撮像装置４は、例えば、受光装置１，２，３、光学系６１、シャッタ装置６２、制御回路６３、ＤＳＰ回路６４、フレームメモリ６５、表示部６６、記憶部６７、操作部６８および電源部６９を備えている。撮像装置４において、受光装置１，２，３、ＤＳＰ回路６４、フレームメモリ６５、表示部６６、記憶部６７、操作部６８および電源部６９は、バスライン５３を介して相互に接続されている。撮像装置４において、受光装置１，２，３に設けられた信号処理部３３，３７，８３，１２３は、上述のカウンタ部となっている。
　光学系６１は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を受光装置１，２，３に導き、受光装置１，２，３の受光面に結像させる。シャッタ装置６２は、光学系６１および受光装置１，２，３の間に配置され、制御回路６３の制御に従って、受光装置１，２，３への光照射期間および遮光期間を制御する。受光装置１，２，３は、光学系６１およびシャッタ装置６２を介して受光面に結像される光に応じて、一定期間、検出信号を蓄積する。受光装置１，２，３に蓄積された検出信号（画素ごとのカウンタ値）は、画素信号として、制御回路６３から供給される駆動信号（タイミング信号）に従ってＤＳＰ回路６４に転送される。つまり、受光装置１，２，３は、光学系６１およびシャッタ装置６２を介して入射された像光（入射光）を受光し、受光した像光（入射光）に応じた画素信号をＤＳＰ回路６４に出力する。制御回路６３は、受光装置１，２，３の転送動作、および、シャッタ装置６２のシャッタ動作を制御する駆動信号を出力して、受光装置１，２，３およびシャッタ装置６２を駆動する。
　ＤＳＰ回路６４は、受光装置１，２，３から出力される画素信号に基づいて、撮像画像を生成する信号処理回路である。フレームメモリ６５は、ＤＳＰ回路６４により生成された撮像画像を、フレーム単位で一時的に保持する。表示部６６は、例えば、液晶パネルや有機EL（Electro Luminescence）パネル等のパネル型表示装置からなり、受光装置１，２，３で撮像された動画又は静止画を表示する。記憶部６７は、受光装置１，２，３で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。操作部６８は、ユーザによる操作に従い、撮像装置４が有する各種の機能についての操作指令を発する。電源部６９は、受光装置１，２，３、ＤＳＰ回路６４、フレームメモリ６５、表示部６６、記憶部６７および操作部６８の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　本適用例では、受光装置１，２，３が撮像装置４に適用される。これにより、撮像装置４を幅広い温度範囲で保証することが可能となる。
[適用例２]
　図５５は、受光装置１，２，３を備えた距離測定装置５の概略構成の一例を表したものである。距離測定装置５は、ＴＯＦ（Time Of Flight）方式により被検体１００までの距離を測定するものである。距離測定装置５は、光源として光源９１を備えており、受光部として受光装置１，２，３を備えている。距離測定装置５は、例えば、光源９１、受光装置１，２，３、レンズ９２，９４、ドライバ９３、信号処理部９５、制御部９６、表示部９７および記憶部９８を備えている。距離測定装置５において、受光装置１，２，３に設けられた信号処理部３３，３７，８３，１２３は、上述の時間計測部となっている。
　受光装置１，２，３は、被検体１００で反射された光を検出する。レンズ９２は、光源９１から出射された光を平行光化するためのレンズであり、コリメートレンズである。レンズ９４は、被検体１００で反射された光を集光し、受光装置１，２，３に導くためのレンズであり、集光レンズである。
　ドライバ９３は、光源９１を駆動するためのドライバ回路である。信号処理部９５は、受光装置１，２，３から入力された信号と、制御部９６から参照信号との差分に対応する信号を生成するための回路である。制御部９６は、例えば、Time to Digital Converter (TDC)を含んで構成されている。参照信号は、制御部９６から入力される信号であってもよいし、光源９１の出力を直接検出する検出部の出力信号であってもよい。制御部９６は、例えば、受光装置１，２，３、ドライバ９３、信号処理部９５、表示部９７および記憶部９８を制御するプロセッサである。制御部９６は、信号処理部９５で生成された信号に基づいて、被検体１００までの距離を計測する回路である。制御部９６は、被検体１００までの距離についての情報を表示するための映像信号を生成し、表示部９７に出力する。表示部９７は、制御部９６から入力された映像信号に基づいて、被検体１００までの距離についての情報を表示する。制御部９６は、被検体１００までの距離についての情報を記憶部９８に格納する。
　本適用例では、受光装置１，２，３が距離測定装置５に適用される。これにより、距離測定装置５を幅広い温度範囲で保証することが可能となる。
　＜７．応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図５６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図５６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検出した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図５７は、撮像部１２０３１の設置位置の例を示す図である。
　図５７は、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図５７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、受光装置１，２，３は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、撮像部１２０３１を幅広い温度範囲で保証することが可能となる。
　以上、複数の実施の形態およびそれらの変形例、適用例および応用例を挙げて本開示を説明したが、本開示は実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
　また、例えば、本開示は以下のような構成を取ることができる。
（１）
　高電界領域および光電変換領域を含む受光素子が画素ごとに設けられ、かつ前記画素ごとに設けられた複数の前記受光素子には高検出効率（Photon Detection. Efficiency：ＰＤＥ）の温度領域が互いに異なるとともに前記温度領域の一部が互いに重なり合う複数種類の素子が含まれる画素アレイを備えた
　受光装置。
（２）
　複数の前記受光素子には、高検出効率の温度領域が相対的に低温側に分布する複数の第１受光素子と、高検出効率の温度領域が相対的に高温側に分布する複数の第２受光素子が含まれ、
　前記複数の第１受光素子は、第１半導体基板に形成され、
　前記複数の第２受光素子は、前記第１半導体基板とは別体の第２半導体基板に形成されている
　（１）に記載の受光装置。
（３）
　複数の前記受光素子には、高検出効率の温度領域が相対的に低温側に分布する複数の第１受光素子と、高検出効率の温度領域が相対的に高温側に分布する複数の第２受光素子が含まれ、
　前記複数の第１受光素子および前記複数の第２受光素子は、共通の半導体基板に形成されている
　（１）に記載の受光装置。
（４）
　複数の前記受光素子には、高検出効率の温度領域が相対的に低温側に分布する複数の第１受光素子と、高検出効率の温度領域が相対的に高温側に分布する複数の第２受光素子が含まれ、
　前記複数の第１受光素子および前記複数の第２受光素子は、前記画素アレイにおいて交互に配置されている
　（１）に記載の受光装置。
（５）
　複数の前記受光素子には、高検出効率の温度領域が相対的に低温側に分布する複数の第１受光素子と、高検出効率の温度領域が相対的に高温側に分布する複数の第２受光素子が含まれ、
　各前記画素には、１つの前記第１受光素子および１つの前記第２受光素子がそれぞれ副画素として含まれている
　（１）に記載の受光装置。
（６）
　各前記受光素子に負バイアス電圧を印加する電源部を更に備えた
　（１）ないし（５）のいずれか１つに記載の受光装置。
（７）
　前記画素アレイの温度を計る温度計と、
　前記温度計の温度に応じて、前記第１受光素子および前記第２受光素子のいずれか一方にだけ前記負バイアスを印加するよう前記電源部を制御する制御部と
　を更に備えた
　（６）に記載の受光装置。
（８）
　前記第１受光素子および前記第２受光素子から出力された信号に基づいて、前記第１受光素子および前記第２受光素子のいずれか一方にだけ前記負バイアスを印加するよう前記電源部を制御する制御部と
　を更に備えた
　（６）に記載の受光装置。
（９）
　前記画素アレイの温度を計る温度計と、
　前記温度計の温度に応じて、前記第１受光素子および前記第２受光素子の双方に前記負バイアスを印加するよう前記電源部を制御する制御部と
　を更に備えた
　（６）に記載の受光装置。
（１０）
　前記第１受光素子および前記第２受光素子から出力された信号に基づいて、前記第１受光素子および前記第２受光素子の双方に前記負バイアスを印加するよう前記電源部を制御する制御部と
　を更に備えた
　（６）に記載の受光装置。
（１１）
　前記第１受光素子および前記第２受光素子の双方に前記負バイアスが印加されているときに、前記第１受光素子から出力された信号と、前記第２受光素子から出力された信号とのブレンド比率を制御する出力制御部を更に備えた
　（９）に記載の受光装置。
（１２）
　前記第１受光素子および前記第２受光素子から出力された信号に基づいて、前記第１受光素子から出力された信号と、前記第２受光素子から出力された信号とのブレンド比率を制御する出力制御部を更に備えた
　（１０）に記載の受光装置。
（１３）
　前記電源部は、各前記受光素子に共通の負バイアス電圧を印加する
　（６）に記載の受光装置。
（１４）
　前記電源部は、各前記受光素子に、前記受光画素に応じた値の負バイアス電圧を印加する
　（６）に記載の受光装置。
（１５）
　高電界領域および光電変換領域を含む受光素子が画素ごとに設けられ、かつ前記画素ごとに設けられた複数の前記受光素子には高検出効率（Photon Detection. Efficiency：ＰＤＥ）の温度領域が互いに異なるとともに前記温度領域の一部が互いに重なり合う複数種類の素子が含まれる画素アレイと、
　前記画素アレイから出力された信号に基づいて撮像画像を生成する信号処理部と
を備えた
　撮像装置。
（１６）
　高電界領域および光電変換領域を含む受光素子が画素ごとに設けられ、かつ前記画素ごとに設けられた複数の前記受光素子には高検出効率（Photon Detection. Efficiency：ＰＤＥ）の温度領域が互いに異なるとともに前記温度領域の一部が互いに重なり合う複数種類の素子が含まれる画素アレイと、
　前記画素アレイから出力された信号に基づいて被検体までの距離を計測する信号処理部と
を備えた
　距離測定装置。
　本開示の一実施の形態に係る受光装置、撮像装置および距離測定装置によれば、画素ごとに設けられた複数の受光素子に、ＰＤＥの温度領域が互いに異なるとともに温度領域の一部が互いに重なり合う複数種類の素子が含まれるようにしたので、低温時および高温時のいずれにおいても、ＰＤＥの低下を抑制することが可能である。その結果、ＰＤＥの保証範囲を広げることが可能である。なお、本開示の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
　本出願は、日本国特許庁において２０１９年４月１２日に出願された日本特許出願番号第２０１９－０７６１０６号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (16)

  1. 　高電界領域および光電変換領域を含む受光素子が画素ごとに設けられ、かつ前記画素ごとに設けられた複数の前記受光素子には高検出効率（Photon Detection. Efficiency：ＰＤＥ）の温度領域が互いに異なるとともに前記温度領域の一部が互いに重なり合う複数種類の素子が含まれる画素アレイを備えた
    　受光装置。
  2. 　複数の前記受光素子には、高検出効率の温度領域が相対的に低温側に分布する複数の第１受光素子と、高検出効率の温度領域が相対的に高温側に分布する複数の第２受光素子が含まれ、
    　前記複数の第１受光素子は、第１半導体基板に形成され、
    　前記複数の第２受光素子は、前記第１半導体基板とは別体の第２半導体基板に形成されている
    　請求項１に記載の受光装置。
  3. 　複数の前記受光素子には、高検出効率の温度領域が相対的に低温側に分布する複数の第１受光素子と、高検出効率の温度領域が相対的に高温側に分布する複数の第２受光素子が含まれ、
    　前記複数の第１受光素子および前記複数の第２受光素子は、共通の半導体基板に形成されている
    　請求項１に記載の受光装置。
  4. 　複数の前記受光素子には、高検出効率の温度領域が相対的に低温側に分布する複数の第１受光素子と、高検出効率の温度領域が相対的に高温側に分布する複数の第２受光素子が含まれ、
    　前記複数の第１受光素子および前記複数の第２受光素子は、前記画素アレイにおいて交互に配置されている
    　請求項１に記載の受光装置。
  5. 　複数の前記受光素子には、高検出効率の温度領域が相対的に低温側に分布する複数の第１受光素子と、高検出効率の温度領域が相対的に高温側に分布する複数の第２受光素子が含まれ、
    　各前記画素には、１つの前記第１受光素子および１つの前記第２受光素子がそれぞれ副画素として含まれている
    　請求項１に記載の受光装置。
  6. 　各前記受光素子に負バイアス電圧を印加する電源部を更に備えた
    　請求項１に記載の受光装置。
  7. 　前記画素アレイの温度を計る温度計と、
    　前記温度計の温度に応じて、前記第１受光素子および前記第２受光素子のいずれか一方にだけ前記負バイアスを印加するよう前記電源部を制御する制御部と
    　を更に備えた
    　請求項６に記載の受光装置。
  8. 　前記第１受光素子および前記第２受光素子から出力された信号に基づいて、前記第１受光素子および前記第２受光素子のいずれか一方にだけ前記負バイアスを印加するよう前記電源部を制御する制御部と
    　を更に備えた
    　請求項６に記載の受光装置。
  9. 　前記画素アレイの温度を計る温度計と、
    　前記温度計の温度に応じて、前記第１受光素子および前記第２受光素子の双方に前記負バイアスを印加するよう前記電源部を制御する制御部と
    　を更に備えた
    　請求項６に記載の受光装置。
  10. 　前記第１受光素子および前記第２受光素子から出力された信号に基づいて、前記第１受光素子および前記第２受光素子の双方に前記負バイアスを印加するよう前記電源部を制御する制御部と
    　を更に備えた
    　請求項６に記載の受光装置。
  11. 　前記第１受光素子および前記第２受光素子の双方に前記負バイアスが印加されているときに、前記第１受光素子から出力された信号と、前記第２受光素子から出力された信号とのブレンド比率を制御する出力制御部を更に備えた
    　請求項９に記載の受光装置。
  12. 　前記第１受光素子および前記第２受光素子から出力された信号に基づいて、前記第１受光素子から出力された信号と、前記第２受光素子から出力された信号とのブレンド比率を制御する出力制御部を更に備えた
    　請求項１０に記載の受光装置。
  13. 　前記電源部は、各前記受光素子に共通の負バイアス電圧を印加する
    　請求項６に記載の受光装置。
  14. 　前記電源部は、各前記受光素子に、前記受光画素に応じた値の負バイアス電圧を印加する
    　請求項６に記載の受光装置。
  15. 　高電界領域および光電変換領域を含む受光素子が画素ごとに設けられ、かつ前記画素ごとに設けられた複数の前記受光素子には高検出効率（Photon Detection. Efficiency：ＰＤＥ）の温度領域が互いに異なるとともに前記温度領域の一部が互いに重なり合う複数種類の素子が含まれる画素アレイと、
    　前記画素アレイから出力された信号に基づいて撮像画像を生成する信号処理部と
    を備えた
    　撮像装置。
  16. 　高電界領域および光電変換領域を含む受光素子が画素ごとに設けられ、かつ前記画素ごとに設けられた複数の前記受光素子には高検出効率（Photon Detection. Efficiency：ＰＤＥ）の温度領域が互いに異なるとともに前記温度領域の一部が互いに重なり合う複数種類の素子が含まれる画素アレイと、
    　前記画素アレイから出力された信号に基づいて被検体までの距離を計測する信号処理部と
    を備えた
    　距離測定装置。
PCT/JP2020/012220 2019-04-12 2020-03-19 受光装置、撮像装置および距離測定装置 Ceased WO2020209028A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/594,108 US11849200B2 (en) 2019-04-12 2020-03-19 Light-receiving device, imaging device, and distance measurement device for expanded range of photon detection efficiency
US18/531,446 US12323686B2 (en) 2019-04-12 2023-12-06 Light-receiving device, imaging device, and distance measurement device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019076106A JP2020174149A (ja) 2019-04-12 2019-04-12 受光装置、撮像装置および距離測定装置
JP2019-076106 2019-04-12

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/594,108 A-371-Of-International US11849200B2 (en) 2019-04-12 2020-03-19 Light-receiving device, imaging device, and distance measurement device for expanded range of photon detection efficiency
US18/531,446 Continuation US12323686B2 (en) 2019-04-12 2023-12-06 Light-receiving device, imaging device, and distance measurement device

Publications (1)

Publication Number Publication Date
WO2020209028A1 true WO2020209028A1 (ja) 2020-10-15

Family

ID=72750553

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/012220 Ceased WO2020209028A1 (ja) 2019-04-12 2020-03-19 受光装置、撮像装置および距離測定装置

Country Status (3)

Country Link
US (2) US11849200B2 (ja)
JP (1) JP2020174149A (ja)
WO (1) WO2020209028A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020103882A1 (de) * 2020-02-14 2021-08-19 Valeo Schalter Und Sensoren Gmbh Kameravorrichtung, kraftfahrzeug, verfahren und computerprogrammprodukt
US11211433B2 (en) * 2020-05-04 2021-12-28 Intel Corporation In-display sensors and viewing angle adjustment microassemblies
US12119334B2 (en) 2020-10-14 2024-10-15 Canon Kabushiki Kaisha Photoelectric conversion apparatus, photo-detection system, and movable body
US20240055457A1 (en) * 2021-01-20 2024-02-15 Sony Semiconductor Solutions Corporation Photodetection device, electronic device, and distance measuring system
JP7653793B2 (ja) * 2021-01-22 2025-03-31 キヤノン株式会社 光電変換装置、光電変換システムおよび移動体
CN116802809A (zh) * 2021-01-27 2023-09-22 索尼半导体解决方案公司 光检测装置及测距装置
JPWO2022181097A1 (ja) * 2021-02-26 2022-09-01
JP2024023058A (ja) * 2022-08-08 2024-02-21 ソニーセミコンダクタソリューションズ株式会社 光検出装置および光検出システム
CN119375897A (zh) * 2023-07-25 2025-01-28 爱思开海力士有限公司 用于感测距离的图像感测装置
JP2025034105A (ja) * 2023-08-30 2025-03-13 キヤノン株式会社 光電変換装置、光電変換システム、移動体および機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266552A (ja) * 1996-03-28 1997-10-07 Canon Inc 光電変換装置
US20100328508A1 (en) * 2007-10-26 2010-12-30 Trixell S.A.S. Method for Processing Images Arising from a Photosensitive Detector and Photosensitive Detector
JP2013016638A (ja) * 2011-07-04 2013-01-24 Hamamatsu Photonics Kk フォトダイオードアレイモジュール
JP2018157032A (ja) * 2017-03-16 2018-10-04 株式会社東芝 光検出装置およびこれを用いた被写体検知システム
JP2018166242A (ja) * 2017-03-28 2018-10-25 ソニーセミコンダクタソリューションズ株式会社 画像処理装置、画像処理方法、および電子機器
JP2019021826A (ja) * 2017-07-20 2019-02-07 株式会社豊田中央研究所 光検出器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0792066B1 (en) 1996-02-26 2004-11-03 Canon Kabushiki Kaisha Photoelectric conversion apparatus and driving method thereof
WO2007125873A1 (ja) * 2006-04-24 2007-11-08 Asahi Kasei Emd Corporation 赤外線センサ
US10298859B2 (en) * 2013-11-01 2019-05-21 Flir Systems Ab Enhanced visual representation of infrared data values
WO2017074530A1 (en) 2015-10-26 2017-05-04 Sos Thomas A Thrombus removal and intravascular distal embolic protection device
WO2017073344A1 (ja) * 2015-10-27 2017-05-04 富士フイルム株式会社 撮像システム、並びにオブジェクト検出装置及びその作動方法
JP6650261B2 (ja) * 2015-12-21 2020-02-19 浜松ホトニクス株式会社 光電変換素子
US10746533B2 (en) * 2017-08-02 2020-08-18 Dmg Mori Co., Ltd. Relative position detection means and displacement detection device
US20190187256A1 (en) * 2017-12-19 2019-06-20 Samsung Electronics Co., Ltd. Non-spad pixels for direct time-of-flight range measurement

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266552A (ja) * 1996-03-28 1997-10-07 Canon Inc 光電変換装置
US20100328508A1 (en) * 2007-10-26 2010-12-30 Trixell S.A.S. Method for Processing Images Arising from a Photosensitive Detector and Photosensitive Detector
JP2013016638A (ja) * 2011-07-04 2013-01-24 Hamamatsu Photonics Kk フォトダイオードアレイモジュール
JP2018157032A (ja) * 2017-03-16 2018-10-04 株式会社東芝 光検出装置およびこれを用いた被写体検知システム
JP2018166242A (ja) * 2017-03-28 2018-10-25 ソニーセミコンダクタソリューションズ株式会社 画像処理装置、画像処理方法、および電子機器
JP2019021826A (ja) * 2017-07-20 2019-02-07 株式会社豊田中央研究所 光検出器

Also Published As

Publication number Publication date
US20240107142A1 (en) 2024-03-28
US12323686B2 (en) 2025-06-03
US11849200B2 (en) 2023-12-19
JP2020174149A (ja) 2020-10-22
US20220182523A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
WO2020209028A1 (ja) 受光装置、撮像装置および距離測定装置
US20220272297A1 (en) Imaging apparatus and imaging system
US11102433B2 (en) Solid-state imaging device having a photoelectric conversion element with multiple electrodes
CN111739899B (zh) 受光装置以及测距系统
TW202406165A (zh) 受光裝置
JP7511562B2 (ja) 受光装置及び受光装置の制御方法、並びに、測距装置
CN112513678A (zh) 光电检测器和距离测量设备
US11350050B2 (en) Semiconductor integrated circuit and imaging device
CN120712786A (zh) 光检测装置
WO2025177720A1 (ja) 光検出装置および光検出システム
CN121773724A (zh) 光接收元件和距离测量系统
EP4123708A1 (en) Solid-state imaging element and electronic device
WO2025187718A1 (en) Light detection device and electronic apparatus
KR20260039647A (ko) 광검출기 및 광검출 시스템
WO2026014138A1 (ja) 光検出装置および光検出システム
CN116547986A (zh) 固态成像元件、成像设备和控制固态成像单元的方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20788473

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20788473

Country of ref document: EP

Kind code of ref document: A1