WO2020169448A1 - Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils - Google Patents

Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils Download PDF

Info

Publication number
WO2020169448A1
WO2020169448A1 PCT/EP2020/053787 EP2020053787W WO2020169448A1 WO 2020169448 A1 WO2020169448 A1 WO 2020169448A1 EP 2020053787 W EP2020053787 W EP 2020053787W WO 2020169448 A1 WO2020169448 A1 WO 2020169448A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
connection
electrically conductive
semiconductor chip
optoelectronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2020/053787
Other languages
English (en)
French (fr)
Inventor
Matthias Goldbach
Andreas DOBNER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US17/432,407 priority Critical patent/US20220199873A1/en
Priority to CN202080015555.7A priority patent/CN113454796B/zh
Publication of WO2020169448A1 publication Critical patent/WO2020169448A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/93—Interconnections
    • H10F77/933—Interconnections for devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Definitions

  • An optoelectronic component is specified. Furthermore, a method for producing an optoelectronic
  • One problem to be solved is to specify an optoelectronic component that is particularly compact. Another object to be solved is to specify a method for producing such an optoelectronic component.
  • this includes
  • optoelectronic component an optoelectronic
  • the radiation emitted during operation of the semiconductor chip can be, for example, near-ultraviolet radiation, visible light and / or near-infrared radiation.
  • Semiconductor chips detected electromagnetic radiation near ultraviolet radiation, visible light and / or
  • the optoelectronic semiconductor chip is a radiation-emitting semiconductor chip
  • the semiconductor chip is, for example, a light-emitting diode chip or a laser diode chip. If the optoelectronic semiconductor chip is a radiation-detecting chip
  • the optoelectronic semiconductor chip is, for example, a photodetector.
  • the optoelectronic semiconductor chip comprises, in particular, a bottom surface that extends in lateral directions and that of a top surface of the optoelectronic
  • the bottom surface and the top surface are connected to one another by at least one side surface.
  • the bottom surface of the semiconductor chip and the top surface of the semiconductor chip each have one
  • Chip contact surface which are designed to be electrically conductive contactable. That is, to energize the
  • optoelectronic semiconductor chip is, for example, a flip chip. This has, for example, two
  • Chip contact surfaces are provided.
  • the chip contact areas are
  • the chip contact surfaces on the bottom surface are electrically conductively contacted for energizing the semiconductor chip.
  • the optoelectronic component it is possible for the optoelectronic component to have a multiplicity of optoelectronic semiconductor chips.
  • the semiconductor chips are designed to emit or detect electromagnetic radiation during operation. The one emitted or detected by different semiconductor chips
  • electromagnetic radiation can be light of different colors, for example.
  • the semiconductor chips can, for example, be designed to emit or detect light in a red, yellow, green or blue color.
  • the optoelectronic component comprises a connection carrier on which the semiconductor chip is arranged.
  • the semiconductor chip is
  • connection carrier has, for example, a main extension plane. Lateral directions are
  • connection carrier and the connection carrier are preferably aligned parallel to the main extension plane and a vertical direction is aligned perpendicular to the lateral direction.
  • Semiconductor chips are stacked one above the other in the vertical direction, for example.
  • the semiconductor chip has
  • an expansion in lateral directions that is smaller than an expansion in lateral directions of the connection carrier.
  • the overlap For example, the overlap
  • the optoelectronic component has the multitude of
  • the semiconductor chips are arranged, for example, on the connection carrier.
  • the semiconductor chips for example, completely overlap the connection carrier.
  • the semiconductor chips are arranged on the connection carrier, for example, in the manner of a matrix, that is to say along columns and rows.
  • the semiconductor chips are arranged, for example, at grid points of a regular grid.
  • the regular grid can be a triangular grid, a
  • the semiconductor chips are, for example, arranged laterally spaced from one another.
  • the connection carrier comprises, for example, a base body which comprises a semiconductor material or a ceramic material.
  • the semiconductor material includes
  • Connection carrier comprise an electrically conductive metal which is embedded in the base body of the connection carrier and / or is applied to the base body.
  • embedded can mean that the electrically conductive metal lies against the base body, lies partially or completely within the base body and / or of the base body on at least part of its otherwise exposed outer surface
  • the electrically conductive metal can be in direct direct contact with the base body.
  • this includes
  • optoelectronic component an electrically conductive
  • Connection carrier is electrically connected.
  • An electrically conductive connection is, for example, in direct contact with the semiconductor chip. Furthermore, the electrically conductive connection can be in direct contact with the connection carrier.
  • the electrically conductive connection is formed, for example, with a metal or an electrically conductive adhesive. In addition, the electrically conductive connection can be a combination of several metals
  • the electrically conductive connection has, for example, a height in the vertical direction which is between at least 1 gm and at most 15 gm.
  • the level of the electrically conductive connection is within the manufacturing tolerance
  • the electrically conductive one Connection has, for example, a width in lateral directions that is comparatively large compared to the height of the electrically conductive connection.
  • the width of the electrically conductive connection can be, for example, a factor of 10 or 100 or 1000 greater than the height of the electrically conductive connection.
  • the optoelectronic component it is possible for the optoelectronic component to have a multiplicity of electrically conductive connections.
  • the component has a multiplicity of electrically conductive connections when the component comprises the multiplicity of semiconductor chips.
  • At least one of the electrically conductive connections has, for example, a first mounting surface for the
  • the electrically conductive connection can, for example, have an enlarged extent in lateral directions. That is, the width of the electrically conductive connection is greater in the area of the first mounting surface than the width of the electrically conductive connection, for example in one
  • the first mounting surface represents, for example, a mounting surface for all semiconductor chips.
  • At least two of the electrically conductive connections can have a second mounting surface for one
  • Mounting surface have the associated electrically conductive Connections no increased expansion in lateral
  • the optoelectronic semiconductor chip is, for example, a flip chip.
  • the chip contact areas are electrically conductively contacted, for example, by one electrically conductive connection.
  • the component has a multiplicity of semiconductor chips
  • at least two of the electrically conductive connections in the region of the second mounting area represent a mounting area for one semiconductor chip in each case.
  • this includes
  • the electrically insulating material can be permeable, transparent, reflective, in particular diffusely reflective, or absorbent for the radiation emitted or detected by the semiconductor chip.
  • the electrically insulating material is formed, for example, with a matrix material.
  • the matrix material is formed, for example, from a plastic, such as a silicone, an epoxy or an epoxy hybrid material.
  • a colorant such as carbon black or a pigment can be added to the matrix material. So it can be electric
  • insulating material appear black or white or colored.
  • the insulating material appear black or white or colored.
  • Matrix material for example particles, in particular
  • the particles comprise or contain, for example, at least one of the following materials at least one of the following materials: TiOg, BaSC> 4, CnO, ⁇ cqg
  • connection carrier side surfaces of the connection carrier are completely covered by the electrically insulating material.
  • a top surface of the connection carrier is, for example, flush with the electrically insulating material. It is also possible for side surfaces of the semiconductor chip to be completely covered by the electrically insulating material. For example, the electrically insulating material closes flush or flat with a top surface of the
  • the electrically insulating material completely covers all side surfaces of the semiconductor chips.
  • the electrically conductive connection is in places on the electrical
  • the electrically conductive connection is for example in places with the
  • electrically insulating material in direct contact and covers its outer surface in places.
  • this includes
  • Semiconductor chip and / or the connection carrier is electrically conductively connected, and - An electrically insulating material that the
  • Semiconductor chip and / or the connection carrier at least
  • the electrically conductive connection is arranged in places on the electrically insulating material.
  • the optoelectronic component described here now makes use, inter alia, of the idea that the semiconductor chip is arranged on a connection carrier.
  • Such an arrangement allows the component to have a height in the vertical direction which is particularly low, for example a maximum of 0.45 mm.
  • the component can thus be designed to be particularly compact in lateral directions and
  • Connection carrier the component can continue to be cooled particularly well.
  • this includes
  • the carrier is formed, for example, from a metallic material or consists of it.
  • the carrier is or comprises, for example, a lead frame.
  • the component can be contacted in an electrically conductive manner via the carrier.
  • connection carrier is arranged on the carrier.
  • Connection carrier does not affect the carrier in lateral directions. That is, in plan view, the connection carrier overlaps the carrier, for example completely.
  • the semiconductor chip is arranged, for example, on a top surface of the connection carrier. In this case, there is an opposite bottom surface of the connection carrier
  • connection carrier for example arranged on the carrier.
  • the bottom surface of the connection carrier is for example by means of a
  • Adhesion promoting layer over the entire surface of the carrier
  • the bonding layer mediates
  • connection carrier for example a mechanically stable and thermally conductive connection between the connection carrier and the carrier.
  • Adhesion-promoting layer can, for example, be designed to be electrically conductive or electrically insulating.
  • the semiconductor chip is arranged, for example, on a bottom surface of the connection carrier.
  • contact elements are arranged between the top surface of the connection carrier and the carrier.
  • the contact elements can, for example, provide an electrically conductive contact between the connection carrier and the carrier.
  • connection carrier and the carrier electrically conductive. If the optoelectronic component has the multiplicity of semiconductor chips and the multiplicity of electrically conductive connections, the electrically conductive connections connect the
  • connection carrier Semiconductor chips, the connection carrier and the carrier
  • connection carrier is arranged in a cavity of the carrier.
  • the carrier comprises a carrier plate and a carrier wall.
  • the support wall surrounds the support base, for example
  • the support wall can be the support base for example protrude in the vertical direction so that the support wall and the support base form a cavity.
  • the support wall is structured, for example.
  • the carrier wall has regions which are arranged at a distance from one another in lateral directions.
  • the areas of the support wall that are spaced apart from one another have no direct electrically conductive contact with one another, for example.
  • the areas of the support wall surround the support base in places, for example. At least one
  • the area of the support wall is, for example, in direct electrically conductive contact with the support base. Furthermore, it is possible that at least one further area of the
  • the support wall is not in direct electrically conductive contact with the support base.
  • the laterally spaced-apart regions of the support wall have, for example, a triangular, square, hexagonal, round, oval or elliptical shape in plan view. It is also possible that
  • connection carrier is surrounded by the carrier in lateral directions.
  • connection carrier is surrounded by the carrier wall in lateral directions.
  • a top surface of the support wall is, for example, in a common plane with the
  • connection carrier Arranged top surface of the connection carrier.
  • the cavity of the carrier is filled with a first encasing body which is designed to be electrically insulating.
  • the first Enclosure body embeds the connection carrier, for example. "Embedded” can mean that the
  • Connection carrier lies partially or completely within the first encasing body and from the first
  • Enclosure body is enclosed on at least part of its otherwise exposed outer surface.
  • the first encasing body can be in direct direct contact with the connection carrier.
  • the structured carrier wall prefferably embedded in the first encasing body.
  • side surfaces are structured
  • the first covers
  • Enclosure body a side surface of the connection carrier completely.
  • the first encasing body is in direct contact with the connection carrier in this case.
  • the first sheathing body closes, for example, flush with the top surface of the connection carrier. Furthermore, the first covering body can be flush with the top surface of the connection carrier.
  • a top surface of the carrier base is completely covered, for example, with the first enveloping body, which is not covered by the connection carrier.
  • the electrically conductive connection is on a top surface of the carrier, on a top surface of the connection carrier and on one
  • the An electrically conductive connection is, for example, in direct contact with the carrier, with the connection carrier and with the first encasing body.
  • the electrically conductive connection is for example between the semiconductor chip and the
  • connection carrier arranged.
  • the semiconductor chip and the electrically conductive connection are, for example, in direct electrically conductive contact.
  • the optoelectronic component has, for example, the
  • the electrically conductive connections can be arranged on a cover surface of the carrier, on a cover surface of the connection carrier and on a cover surface of the first encasing body.
  • the semiconductor chips can for example be arranged directly on the electrically conductive connections. In this case, one or more electrically conductive connections are assigned to the semiconductor chips.
  • the first is N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl
  • Sheath body formed at least in places with the electrically insulating material. It is also possible that the first encasing body from the electrically
  • the semiconductor chip is embedded in a second encapsulation body.
  • embedded can mean that the semiconductor chip lies partially or completely within the second encasing body and is enclosed by the second encasing body on at least a part of its otherwise exposed outer surface.
  • the second encasing body can be in direct
  • the optoelectronic component has the multitude of
  • the second encapsulation body embeds all semiconductor chips.
  • the second wrapping body is arranged, for example, on the first wrapping body.
  • the second wrapping body covers, for example, a top surface of the first
  • the second covering body can completely cover the electrically conductive connection or the multiplicity of electrically conductive connections.
  • the top surface of the carrier wall can furthermore be completely covered by the second enveloping body.
  • the second sheath body can at least
  • Enclosure body consists of the electrically insulating material.
  • first cover body and the second cover body are electrically made of the same
  • the first wrapping body and the second wrapping body have different materials from one another.
  • the electrically insulating material of the first encasing body is different from the electrical one
  • the via is on at least one of the spaced areas of the support wall.
  • the plated-through hole is in direct contact with the carrier, for example.
  • the via is with it
  • the via is arranged to the side of the semiconductor chip.
  • the top surface of the via is arranged, for example, in a common plane with the top surface of the semiconductor chip.
  • Vias is arranged in places on the carrier.
  • the plated-through holes are each arranged on one of the regions of the carrier wall.
  • the plated-through hole comprises, for example, an electrically conductive material or consists of it.
  • the electrically conductive material is, for example, a metal or a semiconductor material.
  • the electrically conductive material contains or consists for example of silicon, which can be doped or undoped.
  • Via lies partially or completely within the second encapsulation body and from the second
  • the optoelectronic component is enclosed on at least part of its otherwise exposed outer surface.
  • the second sheathing body can be in direct direct contact with the plated-through hole.
  • the optoelectronic component has the multiplicity of plated-through holes, the second encasing body embeds all of the plated-through holes.
  • the optoelectronic component comprises a further electrically conductive connection.
  • the further electrically conductive connection is, for example, with a metal or an electrical one
  • the further electrically conductive connection can comprise a combination of several metals.
  • the further electrically conductive connection has
  • the height of the further electrically conductive connection is in particular constant over an entire extent of the further electrically conductive connection
  • the further electrically conductive connection has, for example, a width in lateral directions which is comparatively large compared to the height of the further electrically conductive connection
  • the width of the further electrically conductive connection can be, for example, a factor of 10 or 100 or 1000 greater than the height of the further electrically conductive connection.
  • the optoelectronic component it is possible for the optoelectronic component to have a large number of further electrically conductive ones
  • the component has a multiplicity of further electrically conductive connections if the component comprises the multiplicity of semiconductor chips and the multiplicity of vias.
  • the further electrically conductive connection is, for example, in direct contact with the second encasing body, the semiconductor chip and the plated-through hole.
  • the plated-through hole provides an electrically conductive one, for example
  • the optoelectronic component has, for example, the
  • the further electrically conductive connections are on the top surface of the second encasing body, on the top surface of the
  • the further electrically conductive connection connects the semiconductor chip and the via in an electrically conductive manner.
  • Optoelectronic component for example, the multiplicity of semiconductor chips, the multiplicity of vias and the multiplicity of further electrically conductive connections, for example one of the further connections
  • contact elements are arranged on a top surface of the connection carrier.
  • the contact elements comprise, for example, an electrically conductive material.
  • the contact elements are formed by solder balls.
  • the dimensions of the component can advantageously be further reduced in the vertical direction as well as in the lateral directions compared to a component described here which has a carrier.
  • the semiconductor chip is arranged on an opposite bottom surface of the connection carrier. In this case it is the
  • Semiconductor chip for example, a flip chip.
  • Chip contact areas of the semiconductor chip are electrically conductive and mechanically stable on the connection carrier, for example by means of a further adhesion-promoting layer
  • the further adhesion promoting layer comprises, for example, a solder material or an electrical one
  • connection carrier has no electrically conductive connection and no further electrically conductive connection.
  • connection carrier Plating arranged on the connection carrier.
  • the plated-through hole is arranged on the bottom surface of the connection carrier.
  • the plated-through hole can also be embedded in the connection carrier. "Embedded” can mean that the plated-through hole rests against the connection carrier, lies partially or completely within the connection carrier and / or from the
  • Connection carrier is enclosed on at least part of its otherwise exposed outer surface.
  • the Via are in direct direct contact with the connection carrier.
  • the third enveloping body is arranged, for example, on the bottom surface of the connection carrier and completely covers it. "Embedded” can mean that the plated-through hole, the semiconductor chip and the connection carrier each lie partially or completely within the third encasing body and are each enclosed by the third encasing body on at least part of its otherwise exposed outer surface Contact with the via, the semiconductor chip and the connection carrier.
  • Encapsulation body completely covers the side surfaces of the via, the side surfaces of the semiconductor chip and the side surfaces of the connection carrier.
  • the electrically conductive connection is on a top surface of the third
  • Encapsulation body arranged on a top surface of the semiconductor chip and on a top surface of the via.
  • the third is
  • Sheath body formed at least in places with the electrically insulating material. It is also possible that the third encasing body from the electrically
  • Connection carrier an integrated circuit.
  • the integrated circuit is for example integrated by an
  • Circuit (English: “integrated circuit”, “IC” for short) formed or has such a.
  • IC integrated circuit
  • Circuit includes, for example, a control unit, an evaluation unit and / or a control unit.
  • control unit and the evaluation unit read and check, for example, the state of the semiconductor chip.
  • control unit can, for example, control the state of an assigned semiconductor chip and, for example, switch it on or off.
  • the semiconductor chip is designed as a photodetector, the semiconductor chip can be integrated, for example, by means of the
  • Circuit such as the control unit and the evaluation unit, are read out.
  • the optoelectronic component surface mountable. If the optoelectronic component has the carrier, for example, then the carrier can be electrically conductively contactable from a side facing away from the connection carrier. If the optoelectronic component does not have a carrier, for example, the contact elements are on the top surface of the Connection carrier are arranged, so can
  • Contact elements can be contacted in an electrically conductive manner.
  • the is electrical
  • Cover comprises an opening which corresponds to an extension in lateral directions of the semiconductor chip.
  • the cover can be the top surface of the
  • the cover can completely cover the electrically conductive connection.
  • the cover can be the other
  • the cover is for example with another
  • the further matrix material is formed, for example, from a plastic, such as a silicone, an epoxy or an epoxy hybrid material. Furthermore, for example, particles, in particular light-reflecting or light-absorbing particles, can be introduced into the further matrix material.
  • the cover protects the
  • electrically conductive connection and the insulating material advantageously from external influences.
  • the optoelectronic component has a large number of
  • the cover comprises a plurality of openings.
  • the semiconductor chips are each arranged in an opening here, for example.
  • electromagnetic radiation from one semiconductor chip each can pass through the openings.
  • a method for producing an optoelectronic component is also specified. This method is particularly suitable for making one here described optoelectronic component. That is, an optoelectronic component described here can be produced with the described method or is made with the
  • a connection carrier is provided.
  • an optoelectronic semiconductor chip is applied to the connection carrier.
  • the semiconductor chip and / or the connection carrier is embedded in an electrically insulating material.
  • the material of the semiconductor chip and / or the connection carrier is embedded in an electrically insulating material.
  • electrically insulating material is in a flowable form when it is applied, for example. In this case the material becomes electrical after application
  • an electrically conductive connection is applied, which is connected to the semiconductor chip and / or the connection carrier in an electrically conductive manner.
  • the electrically conductive connection can be produced, for example, by sputtering and / or deposition, for example electroless or galvanic deposition.
  • Wirebond process can be dispensed with.
  • the electrically conductive connection is in places on the
  • connection carrier is embedded in a first encasing body.
  • the first sheathing body consists for example of the electrically insulating material.
  • the first wrapping body is produced by means of film-assisted casting.
  • the method comprises embedding the semiconductor chip in a second one
  • the second wrapping body is made of
  • the second casing body is produced by means of film-assisted casting.
  • a tool for example, which has two tool halves or consists of two tool halves. At least one tool half is preferably lined with a film.
  • the film has the task of preventing the electrically insulating material from sticking to the tool.
  • connection carrier with the carrier, the plated-through hole and / or the semiconductor chip is inserted into a cavity of the
  • the electrically insulating material that surrounds the connection carrier with the carrier, the via and / or is to be injected onto the semiconductor chip is initially in solid form, for example.
  • the electrically insulating material that is to be injected is brought into a liquid form, for example by heating, and injected into the cavity.
  • the electrically insulating material is then cured and the
  • Connection carrier with the carrier, the plated-through hole and / or the semiconductor chip demolded.
  • the electrically insulating material can be by means of a
  • Figures 1, 2, 3, 4, 5, 6 and 7 are schematic representations of process stages in the production of a
  • Figures 8, 9, 10, 11 and 12 are schematic representations of process stages in the production of a
  • FIG. 13 shows a schematic illustration of an optoelectronic component according to an exemplary embodiment
  • FIG. 14 shows a schematic illustration of an optoelectronic component in accordance with an exemplary embodiment
  • FIG Figure 15 is a schematic sectional view of a
  • FIGS. 1 to 7 show method steps of an embodiment of a method described here for producing a
  • the carrier comprises a carrier plate 8 and a carrier wall 7.
  • the carrier wall 7 projects beyond the carrier base 8 in the vertical direction, so that the carrier wall 7 and the carrier base 8 form a cavity.
  • the connection carrier 3 is arranged here in the cavity 6 a of the carrier 6.
  • the carrier wall 7 is structured and has regions 7c which are spaced apart from one another in lateral directions
  • the regions of the support wall 7c that are spaced apart from one another do not have any direct electrically conductive contact with one another.
  • the areas of the support wall 7c surround the support base 8 in places. Two areas of the carrier wall 7c are in direct electrically conductive contact with the carrier base 8. The other areas of the carrier wall 7c are not in direct electrically conductive contact with the Carrier bottom 8.
  • Support wall 7c have a quadrangular shape in plan view.
  • an insulating material 5 is introduced into the cavity 6a.
  • the electrically insulating material 5 surrounds the connection carrier 3 and the carrier 7 at least in places.
  • Enclosure body 11 consists here of the electrical
  • connection carrier 3 and the areas of the carrier wall 7c.
  • connection carrier 3a Side surfaces of the connection carrier 3a are from the first
  • Carrier wall 7c with the exception of the side surfaces of the structured carrier wall 7 facing away from the connection carrier 3, is completely covered by the first encasing body 11.
  • Connection carrier 3 facing away from the side surfaces
  • the structured support wall 7a are freely accessible.
  • the first enveloping body 11 ends flush with a top surface of the carrier wall 7b.
  • electrically conductive connections 4 are made on the top surface of the connection carrier 3, the top surface of the areas of the
  • Connection carrier 3 the top surface of the areas of
  • Top surface of the areas of the support wall 7b and a top surface of the first encasing body 11 in a common plane are arranged, the electrically conductive connections 4 extend substantially in lateral directions. “Essentially” means that the common plane can have slight unevenness due to manufacturing tolerances.
  • At least one of the electrically conductive connections 4 has a first mounting surface 4a for a semiconductor chip. In the area of the first mounting surface 4a, the electrically conductive connection 4 has an enlarged dimension
  • optoelectronic semiconductor chips 2 are arranged on the connection carrier 3.
  • the semiconductor chips 2 are designed, for example, to emit or detect light of different colors.
  • the emitted or detected electromagnetic radiation can be light of different colors, for example.
  • the semiconductor chips 2 can be designed here to be electromagnetic
  • To emit or detect radiation in particular light of red (R), green (G) or blue (B) color.
  • the semiconductor chips are here on one of the electrically conductive connections 4, in particular on the first
  • Connection 4 is between the semiconductor chip 2 and the
  • Connection carrier 3 arranged.
  • the semiconductor chips 2 and the regions of the carrier wall 7c are in direct, electrically conductive contact by means of the electrically conductive connections 4.
  • plated-through holes 9 are arranged in places on the carrier.
  • the plated-through holes 9 are on at least one of the spaced-apart regions of the carrier wall 7c arranged and are with the support wall 7 in direct
  • the plated-through holes 9 are thus arranged at a distance from the semiconductor chips in lateral directions.
  • the vias 9 are here to the side of the
  • Vias 9b are arranged in a common plane with the top surface of the semiconductor chips 2b.
  • a second wrapping body 12 is applied to the first wrapping body 11.
  • Wrapping body 12 covers the top surface of the first
  • Enclosure body 11 completely. Furthermore, the second sheathing body 12 completely covers the electrically conductive connections 4. The top surface of the carrier wall 7b is furthermore completely covered by the second enveloping body 12.
  • Semiconductor chips 2b, the top surface of the plated-through holes 9b and a top surface of the second encasing body 12 lie in a common plane.
  • the further electrically conductive connections 10 are each with the top surface of the semiconductor chips 2b, the top surface of the
  • Enclosure body 12 in direct contact.
  • the other electrically conductive connections 10 connect the
  • Semiconductor chips 2 and the vias 9 are electrically conductive.
  • Enclosure body 12 are arranged in a common plane, the further electrically conductive extend
  • Connections 10 essentially in lateral directions. "Essentially" means the common plane through
  • Manufacturing tolerances may have slight unevenness.
  • a cover 14 is applied to the second encasing body 12.
  • the cover comprises an opening 16 through which electromagnetic radiation from the semiconductor chips 2 can pass.
  • FIGS. 8 to 12 show method steps of an exemplary embodiment of a method described here for producing a
  • regions of the support wall 7c that are spaced apart from one another according to FIG. 8 have different shapes in plan view.
  • a region of the support wall 7c which is in direct contact with the base plate 8 has a top view
  • the remaining areas of the support wall 7c have a round shape in plan view.
  • a first encasing body 11 is applied.
  • the regions of the carrier wall 7c, which have a round shape in plan view, are here completely surrounded by the first encasing body 11. That is, side surfaces of the areas of the support wall 7c which are round in plan view
  • electrically conductive connections 4 are applied analogously to the exemplary embodiment in connection with FIG.
  • a second mounting surface 4b for a semiconductor chip is formed by at least two of the electrically conductive connections 4.
  • conductive connections 4 do not have an enlarged extension in lateral directions.
  • optoelectronic semiconductor chips 2 are arranged on the connection carrier 3.
  • the semiconductor chips 2 can be designed here to be electromagnetic
  • To emit or detect radiation in particular light of red (R), green (G) or blue (B) color.
  • the semiconductor chips are here arranged on at least two of the electrically conductive connections 4, which form the second mounting surface 4b.
  • the at least two electrically conductive connections 4 are arranged between the semiconductor chip 2 and the connection carrier 3.
  • the semiconductor chip 2 is arranged on the semiconductor chip 2 and the connection carrier 3.
  • optoelectronic semiconductor chips 2 to flip chips which each have two contact surfaces on a side facing the connection carrier 3.
  • the contact surfaces are each assigned to one of the at least two electrically conductive connections 4 of the mounting surface 4b.
  • the optoelectronic component 1 does not have any plated-through holes 9.
  • FIG. 13 a schematic illustration of an optoelectronic component is shown in accordance with an exemplary embodiment.
  • the optoelectronic component 1 according to FIG. 13, in contrast to a component 1 in conjunction with the
  • FIG. 12 does not have a second
  • Enclosure body 12 A cover 14 is applied to the first enveloping body 11.
  • the cover comprises an opening 16 for each semiconductor chip 2, in which the
  • Semiconductor chips 2 are arranged.
  • FIGS. 14 and 15 are schematic representations of an optoelectronic component 1 according to a
  • the semiconductor chips 2 are arranged on a bottom surface of the connection carrier 3c.
  • the Semiconductor chips 2 are in direct electrically conductive contact with connection carrier 3. According to this exemplary embodiment, there are no electrically conductive ones
  • Connections 10 arranged on the bottom surface of the connection carrier 3c.
  • plated-through holes 9 are arranged on the connection carrier 3.
  • the via 9 is on the
  • connection carrier 3c Arranged bottom surface of the connection carrier 3c.
  • Vias 9 can according to this
  • Connection carrier 3 lie.
  • the third encasing body 13 is arranged on the bottom surface of the connection carrier 9c and completely covers it. Furthermore, the third enveloping body 13 completely covers the side surfaces of the connection carrier 3a, the side surfaces of the plated-through holes 9a and the side surfaces of the semiconductor chips 2a.
  • Enclosure body 13 lie in a common plane.
  • the third encasing body 13 consists of the electrically insulating material 5.
  • Electrically conductive connections 4 are on the top surface of the plated-through holes 9b, the top surface of the
  • Enclosing body 13 arranged and are with the top surface of the vias 9b, the top surface of the Semiconductor chips 2b and the top surface of the third encapsulation body 13 in direct contact. Since the top surface of the vias 9b, the top surface of the
  • Enclosure body 13 are arranged in a common plane, the electrically conductive connections 4 extend essentially in lateral directions. "Essentially” means the common plane through
  • Manufacturing tolerances may have slight unevenness.
  • the electrically conductive connections 4 each connect a via 9 to one of the semiconductor chips 2 in an electrically conductive manner.
  • contact elements 15 are arranged on a top surface of the connection carrier 3b.
  • the contact elements 15 are formed here, for example, by solder balls.
  • the connection carrier 3 can be contacted in an electrically conductive manner by means of the contact elements 15. In this case the
  • optoelectronic component 1 does not have a carrier 6.

Landscapes

  • Led Device Packages (AREA)

Abstract

Es wird ein optoelektronisches Bauteil (1) angegeben, mit - einem optoelektronischen Halbleiterchip (2), der im Betrieb dazu ausgebildet ist, elektromagnetische Strahlung zu emittieren oder zu detektieren, - einem Anschlussträger (3), auf dem der Halbleiterchip (2) angeordnet ist, - einer elektrisch leitenden Verbindung (4), die mit dem Halbleiterchip (2) und/oder dem Anschlussträger (3) elektrisch leitend verbunden ist, und - einem elektrisch isolierenden Material (5), das den Halbleiterchip (2) und/oder den Anschlussträger (3) zumindest stellenweise umgibt, wobei - die elektrisch leitende Verbindung (4) stellenweise auf dem elektrisch isolierenden Material (5) angeordnet ist. Weiterhin wird ein Verfahren zur Herstellung eines optoelektronischen Bauteils angegeben.

Description

Beschreibung
OPTOELEKTRONISCHES BAUTEIL UND VERFAHREN ZUR HERSTELLUNG
EINES OPTOELEKTRONISCHEN BAUTEILS
Es wird ein optoelektronisches Bauteil angegeben. Ferner wird ein Verfahren zur Herstellung eines optoelektronischen
Bauteils angegeben.
Eine zu lösende Aufgabe besteht darin, ein optoelektronisches Bauteil anzugeben, das besonders kompakt ist. Eine weitere zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines solchen optoelektronischen Bauteils anzugeben.
Gemäß zumindest einer Ausführungsform umfasst das
optoelektronische Bauteil einen optoelektronischen
Halbleiterchip, der dazu ausgebildet ist, im Betrieb
elektromagnetische Strahlung zu emittieren oder zu
detektieren. Die im Betrieb des Halbleiterchips emittierte Strahlung kann beispielsweise nahultraviolette Strahlung, sichtbares Licht und/oder nahinfrarote Strahlung sein.
Alternativ ist es möglich, dass die im Betrieb des
Halbleiterchips detektierte elektromagnetische Strahlung nahultraviolette Strahlung, sichtbares Licht und/oder
nahinfrarote Strahlung ist.
Handelt es sich bei dem optoelektronischen Halbleiterchip um einen strahlungsemittierenden Halbleiterchip, so ist der Halbleiterchip beispielsweise ein Leuchtdiodenchip oder ein Laserdiodenchip. Handelt es sich bei dem optoelektronischen Halbleiterchip um einen strahlungsdetektierenden
Halbleiterchip, handelt es sich bei dem optoelektronischen Halbleiterchip beispielsweise um einen Fotodetektor. Der optoelektronische Halbleiterchip umfasst insbesondere eine Bodenfläche, die sich in lateralen Richtungen erstreckt, und die einer Deckfläche des optoelektronischen
Halbleiterchips gegenüberliegt. Bodenfläche und Deckfläche sind durch zumindest eine Seitenfläche miteinander verbunden. Beispielsweise weisen die Bodenfläche des Halbleiterchips und die Deckfläche des Halbleiterchips jeweils eine
Chipkontaktfläche auf, die elektrisch leitend kontaktierbar ausgebildet sind. Das heißt, zur Bestromung des
Halbleiterchips sind die Chipkontaktflächen auf der
Bodenfläche des Halbleiterchips und auf der Deckfläche des Halbleiterchips elektrisch leitend kontaktiert.
Alternativ ist es möglich, dass es sich bei dem
optoelektronischen Halbleiterchip beispielsweise um einen Flip-Chip handelt. Dieser weist beispielsweise zwei
Chipkontaktflächen auf. Die Chipkontaktflächen sind
beispielsweise an der Bodenfläche des Halbleiterchips
angeordnet. In diesem Fall sind die Chipkontaktflächen an der Bodenfläche zur Bestromung des Halbleiterchips elektrisch leitend kontaktiert.
Beispielsweise ist es möglich, dass das optoelektronische Bauteil eine Vielzahl von optoelektronischen Halbleiterchips aufweist. Die Halbleiterchips sind in diesem Fall dazu ausgebildet, im Betrieb elektromagnetische Strahlung zu emittieren oder zu detektieren. Die von unterschiedlichen Halbleiterchips emittierte oder detektierte
elektromagnetische Strahlung kann beispielsweise Licht unterschiedlicher Farbe sein. Die Halbleiterchips können beispielsweise dazu ausgebildet sein, Licht roter, gelber, grüner oder blauer Farbe zu emittieren oder zu detektieren. Gemäß zumindest einer Ausführungsform umfasst das optoelektronische Bauteil einen Anschlussträger, auf dem der Halbleiterchip angeordnet ist. Der Halbleiterchip ist
beispielsweise elektrisch leitend mit dem Anschlussträger verbunden. Der Anschlussträger weist beispielsweise eine Haupterstreckungsebene auf. Laterale Richtungen sind
bevorzugt parallel zur Haupterstreckungsebene ausgerichtet und eine vertikale Richtung ist senkrecht zu der lateralen Richtung ausgerichtet. Der Anschlussträger und der
Halbleiterchip sind beispielsweise in vertikaler Richtung übereinander gestapelt. Der Halbleiterchip weist
beispielsweise eine Ausdehnung in lateralen Richtungen auf, die kleiner als eine Ausdehnung in lateralen Richtungen des Anschlussträgers ist. Beispielsweise überlappen der
Halbleiterchip und der Anschlussträger in Draufsicht
vollständig .
Weist das optoelektronische Bauteil die Vielzahl von
Halbleiterchips auf, sind die Halbleiterchips beispielsweise auf dem Anschlussträger angeordnet. Die Halbleiterchips überlappen dabei mit dem Anschlussträger beispielsweise vollständig. Die Halbleiterchips sind auf dem Anschlussträger beispielsweise matrixartig, das heißt entlang von Spalten und Zeilen, angeordnet. Die Halbleiterchips sind beispielsweise an Gitterpunkten eines regelmäßigen Gitters angeordnet. Das regelmäßige Gitter kann ein Dreiecksgitter, ein
Vierecksgitter, ein hexagonales Gitter oder ein vieleckiges Gitter sein.
Die Halbleiterchips sind beispielsweise lateral beabstandet zueinander angeordnet. Der Anschlussträger umfasst beispielsweise einen Grundkörper, der ein Halbleitermaterial oder ein keramisches Material umfasst. Beispielsweise umfasst das Halbleitermaterial
Silizium und/oder Galliumnitrid. Weiterhin kann der
Anschlussträger ein elektrisch leitendes Metall umfassen, das in dem Grundkörper des Anschlussträgers eingebettet ist und/oder auf den Grundkörper aufgebracht ist. „Eingebettet" kann dabei heißen, dass das elektrisch leitende Metall an dem Grundkörper anliegt, teilweise oder vollständig innerhalb des Grundkörpers liegt und/oder von dem Grundkörper an zumindest einem Teil seiner ansonsten freiliegenden Außenfläche
umschlossen ist. Hierbei kann das elektrisch leitende Metall in direktem unmittelbarem Kontakt mit dem Grundkörper stehen.
Gemäß zumindest einer Ausführungsform umfasst das
optoelektronische Bauteil eine elektrisch leitende
Verbindung, die mit dem Halbleiterchip und/oder dem
Anschlussträger elektrisch leitend verbunden ist. Die
elektrisch leitende Verbindung steht beispielsweise in direktem Kontakt zum Halbleiterchip. Weiterhin kann die elektrisch leitende Verbindung in direktem Kontakt zu dem Anschlussträger stehen. Die elektrisch leitende Verbindung ist beispielsweise mit einem Metall oder einem elektrisch leitfähigen Klebstoff gebildet. Zudem kann die elektrisch leitende Verbindung eine Kombination mehrerer Metalle
umfassen .
Die elektrisch leitende Verbindung weist beispielsweise eine Höhe in vertikaler Richtung auf, die zwischen wenigstens 1 gm und höchstens 15 gm liegt. Die Höhe der elektrisch leitenden Verbindung ist im Rahmen der Herstellungstoleranz
insbesondere konstant über eine gesamte Ausdehnung der elektrisch leitenden Verbindung. Die elektrisch leitende Verbindung weist beispielsweise eine Breite in lateralen Richtungen auf, die vergleichsweise groß gegenüber der Höhe der elektrisch leitenden Verbindung ist. Die Breite der elektrisch leitenden Verbindung kann beispielsweise um den Faktor 10 oder 100 oder 1000 größer sein als die Höhe der elektrisch leitenden Verbindung.
Beispielsweise ist es möglich, dass das optoelektronische Bauteil eine Vielzahl von elektrisch leitenden Verbindungen aufweist. Insbesondere weist das Bauteil eine Vielzahl von elektrisch leitenden Verbindungen auf, wenn das Bauteil die Vielzahl von Halbleiterchips umfasst. Die elektrisch
leitenden Verbindungen verbinden in diesem Fall die
Halbleiterchips und/oder den Anschlussträger elektrisch leitend untereinander.
Zumindest eine der elektrisch leitenden Verbindungen weist beispielsweise eine erste Montagefläche für den
Halbleiterchip auf. In dem Bereich der ersten Montagefläche kann die elektrisch leitende Verbindung beispielsweise eine vergrößerte Ausdehnung in lateralen Richtungen aufweisen. Das heißt, die Breite der elektrisch leitenden Verbindung ist im Bereich der ersten Montagefläche größer als die Bereite der elektrisch leitenden Verbindung beispielsweise in einem
Bereich über dem elektrisch isolierenden Material. Weist das Bauteil eine Vielzahl von Halbleiterchips auf, stellt die erste Montagefläche beispielsweise eine Montagefläche für alle Halbleiterchips dar.
Alternativ können zumindest zwei der elektrisch leitenden Verbindungen eine zweite Montagefläche für einen
Halbleiterchip bilden. In dem Bereich der zweiten
Montagefläche weisen die dazugehörigen elektrisch leitenden Verbindungen keine vergrößerte Ausdehnung in lateralen
Richtungen auf. In diesem Fall handelt es sich bei dem optoelektronischen Halbleiterchip beispielsweise um einen Flip-Chip. Die Chipkontaktflächen sind beispielsweise von jeweils einer elektrisch leitenden Verbindung elektrisch leitend kontaktiert.
Weist das Bauteil eine Vielzahl von Halbleiterchips auf, stellen zumindest zwei der elektrisch leitenden Verbindungen im Bereich der zweiten Montagefläche eine Montagefläche für jeweils ein Halbleiterchip dar.
Gemäß zumindest einer Ausführungsform umfasst das
optoelektronische Bauteil ein elektrisch isolierendes
Material, das den Halbleiterchip und/oder den Anschlussträger zumindest stellenweise umgibt. Das elektrisch isolierende Material kann durchlässig, transparent, reflektierend, insbesondere diffus reflektierend, oder absorbierend für die vom Halbleiterchip emittierte oder detektierte Strahlung sein. Das elektrisch isolierende Material ist beispielsweise mit einem Matrixmaterial gebildet. Das Matrixmaterial ist beispielsweise aus einem Kunststoff, wie ein Silikon, einem Epoxid oder einem Epoxidhybridmaterial gebildet.
Dem Matrixmaterial kann ein Färbemittel wie Ruß oder ein Pigment beigegeben sein. Somit kann das elektrisch
isolierende Material schwarz oder auch weiß oder farbig erscheinen. Alternativ oder zusätzlich können in das
Matrixmaterial beispielsweise Partikel, insbesondere
lichtreflektierende und/oder lichtstreuende Partikel, eingebracht sein. Die Partikel umfassen beispielsweise zumindest eines der folgenden Materialien oder enthalten zumindest eines der folgenden Materialien: TiOg, BaSC>4, CnO, ΐcqg ·
Beispielsweise werden Seitenflächen des Anschlussträgers vollständig von dem elektrisch isolierenden Material bedeckt. Eine Deckfläche des Anschlussträgers schließt beispielsweise plan mit dem elektrisch isolierenden Material ab. Weiterhin ist es möglich, dass Seitenflächen des Halbleiterchips von dem elektrisch isolierenden Material vollständig bedeckt sind. Beispielsweise schließt das elektrisch isolierende Material bündig oder plan mit einer Deckfläche des
Halbleiterchips ab. Weist das optoelektronische Bauteil die Vielzahl der Halbleiterchips auf, bedeckt das elektrisch isolierende Material alle Seitenflächen der Halbleiterchips vollständig .
Gemäß zumindest einer Aus führungs form ist die elektrisch leitende Verbindung stellenweise auf dem elektrisch
isolierenden Material angeordnet. Die elektrisch leitende Verbindung steht beispielsweise stellenweise mit dem
elektrisch isolierenden Material in direktem Kontakt und bedeckt dessen Außenfläche stellenweise.
In mindestens einer Aus führungs form umfasst das
optoelektronische Bauteil:
- einen optoelektronischen Halbleiterchip, der im Betrieb dazu ausgebildet ist, elektromagnetische Strahlung zu
emittieren oder zu detektieren,
- einen Anschlussträger, auf dem der Halbleiterchip
angeordnet ist,
- eine elektrisch leitende Verbindung, die mit dem
Halbleiterchip und/oder dem Anschlussträger elektrisch leitend verbunden ist, und - ein elektrisch isolierendes Material, das den
Halbleiterchip und/oder den Anschlussträger zumindest
stellenweise umgibt, wobei
- die elektrisch leitende Verbindung stellenweise auf dem elektrisch isolierenden Material angeordnet ist.
Das hier beschriebene optoelektronische Bauteil macht nun unter anderem von der Idee Gebrauch, dass der Halbleiterchip auf einem Anschlussträger angeordnet ist. Durch eine solche Anordnung kann das Bauteil eine Höhe in vertikaler Richtung aufweisen, die besonders gering ist, zum Beispiel höchstens 0,45 mm beträgt. Weiterhin kann das Bauteil so besonders kompakt in lateralen Richtungen ausgebildet sein und
beispielsweise eine Länge und eine Breite von jeweils
höchstens 2,5 mm, insbesondere höchstens 2,2 mm, aufweisen. Durch die Anordnung des Halbleiterchips auf dem
Anschlussträger kann das Bauteil weiterhin besonders gut entwärmt werden.
Gemäß zumindest einer Ausführungsform umfasst das
optoelektronische Bauteil einen Träger. Der Träger ist beispielsweise aus einem metallischen Material gebildet oder besteht daraus. Der Träger ist oder umfasst beispielsweise einen Leiterrahmen (englisch: „leadframe") . Über den Träger ist das Bauteil elektrisch leitend kontaktierbar.
Gemäß zumindest einer Ausführungsform ist der Anschlussträger auf dem Träger angeordnet. Beispielsweise überragt der
Anschlussträger den Träger in lateralen Richtungen nicht. Das heißt, in Draufsicht überlappt der Anschlussträger mit dem Träger beispielsweise vollständig. Der Halbleiterchip ist beispielsweise auf einer Deckfläche des Anschlussträgers angeordnet. In diesem Fall ist eine gegenüberliegende Bodenfläche des Anschlussträgers
beispielsweise auf dem Träger angeordnet. Die Bodenfläche des Anschlussträgers ist beispielsweise mittels einer
Haftvermittlungsschicht vollflächig auf dem Träger
angeordnet. Die Haftvermittlungsschicht vermittelt
beispielsweise eine mechanisch stabile und thermisch leitende Verbindung von dem Anschlussträger und dem Träger. Die
Haftvermittlungsschicht kann beispielsweise elektrisch leitend oder elektrisch isolierend ausgebildet sein.
Alternativ ist der Halbleiterchip beispielsweise auf einer Bodenfläche des Anschlussträgers angeordnet. In diesem Fall sind zwischen der Deckfläche des Anschlussträgers und dem Träger Kontaktelemente angeordnet. Die Kontaktelemente können beispielsweise einen elektrisch leitenden Kontakt zwischen dem Anschlussträger und dem Träger vermitteln.
Gemäß zumindest einer Ausführungsform verbindet die
elektrisch leitende Verbindung den Halbleiterchip, den
Anschlussträger und den Träger elektrisch leitend. Weist das optoelektronische Bauteil die Vielzahl von Halbleiterchips und die Vielzahl von elektrisch leitenden Verbindungen auf, verbinden die elektrisch leitenden Verbindungen die
Halbleiterchips, den Anschlussträger und den Träger
elektrisch leitend.
Gemäß zumindest einer Ausführungsform ist der Anschlussträger in einer Kavität des Trägers angeordnet. Beispielsweise umfasst der Träger eine Trägerplatte und eine Trägerwand. Die Trägerwand umgibt den Trägerboden beispielsweise
stellenweise. Die Trägerwand kann den Trägerboden beispielsweise in vertikaler Richtung überragen, sodass die Trägerwand und der Trägerboden eine Kavität bilden.
Die Trägerwand ist beispielsweise strukturiert. In diesem Fall weist die Trägerwand Bereiche auf, die in lateralen Richtungen voneinander beabstandet angeordnet sind. Die voneinander beabstandeten Bereiche der Trägerwand weisen beispielsweise keinen direkten elektrisch leitenden Kontakt untereinander auf. Die Bereiche der Trägerwand umgeben den Trägerboden beispielsweise stellenweise. Zumindest ein
Bereich der Trägerwand steht beispielsweise in direktem elektrisch leitendem Kontakt mit dem Trägerboden. Weiterhin ist es möglich, dass zumindest ein weiterer Bereich der
Trägerwand nicht in direktem elektrisch leitendem Kontakt mit dem Trägerboden steht.
Die lateral beabstandeten Bereiche der Trägerwand weisen in Draufsicht beispielsweise eine dreieckige, eine viereckige, eine sechseckige, eine runde Form, eine ovale Form oder eine elliptische Form auf. Weiterhin ist es möglich, dass
unterschiedliche Bereiche eine voneinander verschiedene Form aufweisen .
Gemäß zumindest einer Ausführungsform ist der Anschlussträger von dem Träger in lateralen Richtungen umgeben.
Beispielsweise ist der Anschlussträger von der Trägerwand in lateralen Richtungen umgeben. Eine Deckfläche der Trägerwand ist beispielsweise in einer gemeinsamen Ebene mit der
Deckfläche des Anschlussträgers angeordnet.
Gemäß zumindest einer Ausführungsform ist die Kavität des Trägers mit einem ersten Umhüllungskörper gefüllt, der elektrisch isolierend ausgebildet ist. Der erste Umhüllungskörper bettet den Anschlussträger beispielsweise ein. „Eingebettet" kann dabei heißen, dass der
Anschlussträger teilweise oder vollständig innerhalb des ersten Umhüllungskörpers liegt und von dem ersten
Umhüllungskörper an zumindest einem Teil seiner ansonsten freiliegenden Außenfläche umschlossen ist. Hierbei kann der erste Umhüllungskörper in direktem unmittelbarem Kontakt mit dem Anschlussträger stehen.
Weiterhin ist es möglich, dass die strukturierte Trägerwand in den ersten Umhüllungskörper eingebettet ist.
Beispielsweise sind Seitenflächen der strukturierten
Trägerwand vollständig vom ersten Umhüllungskörper bedeckt. Alternativ ist es möglich, dass die dem Anschlussträger abgewandten Seitenflächen der strukturierten Trägerwand frei zugänglich sind und damit nicht mit dem ersten
Umhüllungskörper bedeckt sind.
Gemäß zumindest einer Ausführungsform bedeckt der erste
Umhüllungskörper eine Seitenfläche des Anschlussträgers vollständig. Der erste Umhüllungskörper steht in diesem Fall in direktem Kontakt zu dem Anschlussträger . Weiterhin
schließt der erste Umhüllungskörper beispielsweise bündig mit der Deckfläche des Anschlussträgers ab. Weiterhin kann der erste Umhüllungskörper bündig mit der Deckfläche der
Trägerwand abschließen. Eine Deckfläche des Trägerbodens ist beispielsweise mit dem ersten Umhüllungskörper vollständig bedeckt, die nicht von dem Anschlussträger bedeckt ist.
Gemäß zumindest einer Ausführungsform ist die elektrisch leitende Verbindung auf einer Deckfläche des Trägers, auf einer Deckfläche des Anschlussträgers und auf einer
Deckfläche des ersten Umhüllungskörpers angeordnet. Die elektrisch leitende Verbindung steht beispielsweise in direktem Kontakt zu dem Träger, zu dem Anschlussträger und zu dem ersten Umhüllungskörper. Beispielsweise ist es möglich, dass der Halbleiterchip auf der elektrisch leitenden
Verbindung angeordnet ist. Die elektrisch leitende Verbindung ist beispielsweise zwischen dem Halbleiterchip und dem
Anschlussträger angeordnet. Der Halbleiterchip und die elektrisch leitende Verbindung stehen beispielsweise in direktem elektrisch leitendem Kontakt.
Weist das optoelektronische Bauteil beispielsweise die
Vielzahl von Halbleiterchips und die Vielzahl von elektrisch leitenden Verbindungen auf, können die elektrisch leitenden Verbindungen auf einer Deckfläche des Trägers, auf einer Deckfläche des Anschlussträgers und auf einer Deckfläche des ersten Umhüllungskörpers angeordnet sein. Die Halbleiterchips können beispielsweise direkt auf den elektrisch leitenden Verbindungen angeordnet sein. Den Halbleiterchips sind in diesem Fall jeweils ein oder mehrere elektrisch leitende Verbindungen zugeordnet.
Gemäß zumindest einer Ausführungsform ist der erste
Umhüllungskörper zumindest stellenweise mit dem elektrisch isolierenden Material gebildet. Weiterhin ist es möglich, dass der erste Umhüllungskörper aus dem elektrisch
isolierenden Material besteht.
Gemäß zumindest einer Ausführungsform ist der Halbleiterchip in einem zweiten Umhüllungskörper eingebettet. „Eingebettet" kann dabei heißen, dass der Halbleiterchip teilweise oder vollständig innerhalb des zweiten Umhüllungskörpers liegt und von dem zweiten Umhüllungskörper an zumindest einem Teil seiner ansonsten freiliegenden Außenfläche umschlossen ist. Hierbei kann der zweite Umhüllungskörper in direktem
unmittelbarem Kontakt mit dem Halbleiterchip stehen. Weist das optoelektronische Bauteil die Vielzahl von
Halbleiterchips auf, bettet der zweite Umhüllungskörper alle Halbleiterchips ein.
Der zweite Umhüllungskörper ist beispielsweise auf dem ersten Umhüllungskörper angeordnet. Der zweite Umhüllungskörper bedeckt beispielsweise eine Deckfläche des ersten
Umhüllungskörpers vollständig. Weiterhin kann der zweite Umhüllungskörper die elektrisch leitende Verbindung oder die Vielzahl von elektrisch leitenden Verbindungen vollständig überdecken. Die Deckfläche der Trägerwand kann weiterhin von dem zweiten Umhüllungskörper vollständig bedeckt sein.
Weiterhin kann der zweite Umhüllungskörper zumindest
stellenweise mit dem elektrisch isolierenden Material gebildet sein. Es ist möglich, dass der zweite
Umhüllungskörper aus dem elektrisch isolierenden Material besteht .
Es ist möglich, dass der erste Umhüllungskörper und der zweite Umhüllungskörper aus dem gleichen elektrisch
isolierenden Material gebildet sind oder daraus bestehen. Alternativ weisen der erste Umhüllungskörper und der zweite Umhüllungskörper voneinander verschiedene Materialien auf. Beispielsweise ist das elektrisch isolierende Material des ersten Umhüllungskörpers verschieden vom elektrisch
isolierenden Material des zweiten Umhüllungskörpers.
Gemäß zumindest einer Ausführungsform ist eine
Durchkontaktierung stellenweise auf dem Träger angeordnet. Beispielsweise ist die Durchkontaktierung auf zumindest einem der beabstandeten Bereiche der Trägerwand angeordnet. Die Durchkontaktierung steht beispielsweise mit dem Träger in direktem Kontakt. Die Durchkontaktierung ist damit
beispielsweise in lateralen Richtungen beabstandet zu dem Halbleiterchip angeordnet. Das heißt, die Durchkontaktierung ist seitlich von dem Halbleiterchip angeordnet. Eine
Deckfläche der Durchkontaktierung ist beispielsweise in einer gemeinsamen Ebene mit der Deckfläche des Halbleiterchips angeordnet .
Weiterhin ist es möglich, dass eine Vielzahl an
Durchkontaktierungen stellenweise auf dem Träger angeordnet ist. Die Durchkontaktierungen sind in diesem Fall jeweils auf einem der Bereiche der Trägerwand angeordnet.
Die Durchkontaktierung umfasst beispielsweise ein elektrisch leitendes Material oder besteht daraus. Das elektrisch leitende Material ist beispielsweise ein Metall oder ein Halbleitermaterial. Das elektrisch leitende Material enthält oder besteht beispielsweise aus Silizium, das dotiert oder undotiert sein kann.
Gemäß zumindest einer Ausführungsform ist die
Durchkontaktierung in den zweiten Umhüllungskörper
eingebettet. „Eingebettet" kann dabei heißen, dass die
Durchkontaktierung teilweise oder vollständig innerhalb des zweiten Umhüllungskörpers liegt und von dem zweiten
Umhüllungskörper an zumindest einem Teil seiner ansonsten freiliegenden Außenfläche umschlossen ist. Hierbei kann der zweite Umhüllungskörper in direktem unmittelbarem Kontakt mit der Durchkontaktierung stehen. Weist das optoelektronische Bauteil die Vielzahl von Durchkontaktierungen auf, bettet der zweite Umhüllungskörper alle Durchkontaktierungen ein. Gemäß zumindest einer Ausführungsform umfasst das optoelektronische Bauteil eine weitere elektrisch leitende Verbindung. Die weitere elektrisch leitende Verbindung ist beispielsweise mit einem Metall oder einem elektrisch
leitfähigen Klebstoff gebildet. Zudem kann die weitere elektrisch leitende Verbindung eine Kombination mehrerer Metalle umfassen.
Die weitere elektrisch leitende Verbindung weist
beispielsweise eine Höhe in vertikaler Richtung auf, die zwischen wenigstens 1 gm und höchstens 15 gm liegt. Die Höhe der weiteren elektrisch leitenden Verbindung ist im Rahmen der Herstellungstoleranz insbesondere konstant über eine gesamte Ausdehnung der weiteren elektrisch leitenden
Verbindung. Die weitere elektrisch leitende Verbindung weist beispielsweise eine Breite in lateralen Richtungen auf, die vergleichsweise groß gegenüber der Höhe der weiteren
elektrisch leitenden Verbindung ist. Die Breite der weiteren elektrisch leitenden Verbindung kann beispielsweise um den Faktor 10 oder 100 oder 1000 größer sein als die Höhe der weiteren elektrisch leitenden Verbindung.
Beispielsweise ist es möglich, dass das optoelektronische Bauteil eine Vielzahl von weiteren elektrisch leitenden
Verbindungen aufweist. Insbesondere weist das Bauteil eine Vielzahl von weiteren elektrisch leitenden Verbindungen, wenn das Bauteil die Vielzahl von Halbleiterchips und die Vielzahl von Durchkontaktierungen umfasst.
Gemäß zumindest einer Ausführungsform ist die weitere
elektrisch leitende Verbindung auf einer Deckfläche des zweiten Umhüllungskörpers, auf einer Deckfläche des
Halbleiterchips und auf einer Deckfläche der Durchkontaktierung angeordnet. Die weitere elektrisch leitende Verbindung steht beispielsweise in direktem Kontakt mit dem zweiten Umhüllungskörper, dem Halbleiterchip und der Durchkontaktierung. Die Durchkontaktierung vermittelt in diesem Fall beispielsweise eine elektrisch leitende
Verbindung zwischen der weiteren elektrisch leitenden
Verbindung und dem Träger.
Weist das optoelektronische Bauteil beispielsweise die
Vielzahl von Halbleiterchips und die Vielzahl von weiteren elektrisch leitenden Verbindungen auf, sind die weiteren elektrisch leitenden Verbindungen auf der Deckfläche des zweiten Umhüllungskörpers, auf der Deckfläche der
Halbleiterchips und auf der Deckfläche der
Durchkontaktierungen angeordnet.
Gemäß zumindest einer Ausführungsform verbindet die weitere elektrisch leitende Verbindung den Halbleiterchip und die Durchkontaktierung elektrisch leitend. Weist das
optoelektronische Bauteil beispielsweise die Vielzahl von Halbleiterchips, die Vielzahl von Durchkontaktierungen und die Vielzahl von weiteren elektrisch leitenden Verbindungen auf, so ist beispielsweise jeweils eine der weiteren
elektrisch leitenden Verbindungen mit jeweils einem der Halbleiterchips und jeweils einer der Durchkontaktierungen elektrisch leitend verbunden und steht mit den zugeordneten Komponenten in direktem Kontakt.
Gemäß zumindest einer Ausführungsform sind Kontaktelemente auf einer Deckfläche des Anschlussträgers angeordnet. Die Kontaktelemente umfassen beispielsweise ein elektrisch leitendes Material. Beispielsweise sind die Kontaktelemente durch Lötkugeln gebildet. Mittels der Kontaktelemente kann der Anschlussträger elektrisch leitend kontaktiert sein. In diesem Fall weist das optoelektronische Bauteil
beispielsweise keinen Träger auf. Gemäß diesem
Ausführungsbeispiel können die Abmessungen des Bauteils im Vergleich zu einem hier beschriebenen Bauteil, das einen Träger aufweist, in vertikaler Richtung sowie in lateralen Richtungen vorteilhafterweise weiter verkleinert sein.
Gemäß zumindest einer Ausführungsform ist der Halbleiterchip auf einer gegenüberliegenden Bodenfläche des Anschlussträgers angeordnet. In diesem Fall handelt es sich bei dem
Halbleiterchip beispielsweise um einen Flip-Chip. Die
Chipkontaktflächen des Halbleiterchips sind beispielsweise mittels einer weiteren Haftvermittlungsschicht elektrisch leitend und mechanisch stabil auf dem Anschlussträger
befestigt. Die weitere Haftvermittlungsschicht umfasst beispielsweise ein Lotmaterial oder einen elektrisch
leitenden Klebstoff. Beispielsweise weist die Bodenfläche des Anschlussträgers in diesem Falle keine elektrisch leitende Verbindung und keine weitere elektrisch leitende Verbindung auf .
Gemäß zumindest einer Ausführungsform ist eine
Durchkontaktierung auf dem Anschlussträger angeordnet.
Beispielsweise ist die Durchkontaktierung auf der Bodenfläche des Anschlussträgers angeordnet. Die Durchkontaktierung kann in diesem Fall auch in den Anschlussträger eingebettet sein. „Eingebettet" kann dabei heißen, dass die Durchkontaktierung an dem Anschlussträger anliegt, teilweise oder vollständig innerhalb des Anschlussträgers liegt und/oder von dem
Anschlussträger an zumindest einem Teil seiner ansonsten freiliegenden Außenfläche umschlossen ist. Hierbei kann die Durchkontaktierung in direktem unmittelbarem Kontakt mit dem Anschlussträger stehen.
Gemäß zumindest einer Ausführungsform sind die
Durchkontaktierung, der Halbleiterchip und der
Anschlussträger in einem dritten Umhüllungskörper
eingebettet. Der dritte Umhüllungskörper ist beispielsweise auf der Bodenfläche des Anschlussträgers angeordnet und bedeckt diesen vollständig. „Eingebettet" kann dabei heißen, dass die Durchkontaktierung, der Halbleiterchip und der Anschlussträger jeweils teilweise oder vollständig innerhalb des dritten Umhüllungskörpers liegen und von dem dritten Umhüllungskörper jeweils an zumindest einem Teil seiner ansonsten freiliegenden Außenfläche umschlossen ist. Hierbei kann der dritte Umhüllungskörper in direktem unmittelbarem Kontakt mit der Durchkontaktierung, dem Halbleiterchip und dem Anschlussträger stehen.
Beispielsweise ist es möglich, dass der dritte
Umhüllungskörper die Seitenflächen der Durchkontaktierung, die Seitenflächen des Halbleiterchips und die Seitenflächen des Anschlussträgers vollständig bedeckt.
Gemäß zumindest einer Ausführungsform ist die elektrisch leitende Verbindung auf einer Deckfläche des dritten
Umhüllungskörpers, auf einer Deckfläche des Halbleiterchips und auf einer Deckfläche der Durchkontaktierung angeordnet.
Gemäß zumindest einer Ausführungsform ist der dritte
Umhüllungskörper zumindest stellenweise mit dem elektrisch isolierenden Material gebildet. Weiterhin ist es möglich, dass der dritte Umhüllungskörper aus dem elektrisch
isolierenden Material besteht. Gemäß zumindest einer Ausführungsform verbindet die
elektrisch leitende Verbindung den Halbleiterchip und die Durchkontaktierung elektrisch leitend.
Gemäß zumindest einer Ausführungsform umfasst der
Anschlussträger eine integrierte Schaltung. Die integrierte Schaltung ist beispielsweise durch einen integrierten
Schaltkreis (englisch: „integrated Circuit", kurz „IC") gebildet oder weist einen solchen auf. Die integrierte
Schaltung umfasst beispielsweise eine Kontrolleinheit, eine Auswerteeinheit und/oder eine Ansteuereinheit. Die
Kontrolleinheit und die Auswerteeinheit lesen und überprüfen beispielsweise den Zustand des Halbleiterchips.
Weist das optoelektronische Bauteil die Vielzahl der
Halbleiterchips auf, lesen und überprüfen die Kontrolleinheit und die Auswerteeinheit beispielsweise jeweils den Zustand eines zugeordneten Halbleiterchips. Die Ansteuereinheit kann beispielsweise den Zustand eines zugeordneten Halbleiterchips steuern und beispielsweise an- oder ausschalten.
Ist der Halbleiterchip als Fotodetektor ausgebildet, kann der Halbleiterchip beispielsweise mittels der integrierten
Schaltung, wie der Kontrolleinheit und der Auswerteeinheit, ausgelesen werden.
Gemäß zumindest einer Ausführungsform ist das
optoelektronische Bauteil oberflächenmontierbar. Weist das optoelektronische Bauteil beispielsweise den Träger auf, so kann der Träger von einer dem Anschlussträger abgewandten Seite elektrisch leitend kontaktierbar sein. Weist das optoelektronische Bauteil beispielsweise keinen Träger auf, wobei die Kontaktelemente auf der Deckfläche des Anschlussträgers angeordnet sind, so können die
Kontaktelemente elektrisch leitend kontaktierbar sein.
Gemäß einer Aus führungs form ist auf dem elektrisch
isolierenden Material eine Abdeckung angeordnet. Die
Abdeckung umfasst eine Öffnung, die einer Ausdehnung in lateralen Richtungen des Halbleiterchips entspricht.
Weiterhin kann die Abdeckung die Deckfläche der
Durchkontaktierung vollständig bedecken. Weiterhin kann die Abdeckung die elektrisch leitende Verbindung vollständig bedecken. Alternativ kann die Abdeckung die weitere
elektrisch leitende Verbindung vollständig bedecken.
Die Abdeckung ist beispielsweise mit einem weiteren
Matrixmaterial gebildet. Das weitere Matrixmaterial ist beispielsweise aus einem Kunststoff, wie ein Silikon, einem Epoxid oder einem Epoxidhybridmaterial gebildet. Weiterhin können in das weitere Matrixmaterial beispielsweise Partikel, insbesondere lichtreflektierende oder lichtabsorbierende Partikel, eingebracht sein. Die Abdeckung schützt die
elektrisch leitende Verbindung und das isolierende Material vorteilhafterweise von äußeren Einwirkungen.
Weist das optoelektronische Bauteil eine Vielzahl von
Halbleiterchips auf, umfasst die Abdeckung eine Vielzahl von Öffnungen. Die Halbleiterchips sind hier beispielsweise jeweils in einer Öffnung angeordnet. Alternativ ist es möglich, dass durch die Öffnungen jeweils elektromagnetische Strahlung von jeweils einem Halbleiterchip durchtreten kann.
Es wird darüber hinaus ein Verfahren zur Herstellung eines optoelektronischen Bauteils angegeben. Dieses Verfahren eignet sich insbesondere zur Herstellung eines hier beschriebenen optoelektronischen Bauteils. Das heißt, ein hier beschriebenes optoelektronisches Bauteil ist mit dem beschriebenen Verfahren herstellbar oder wird mit dem
beschriebenen Verfahren hergestellt. Sämtliche in Verbindung mit dem optoelektronischen Bauteil offenbarten Merkmale sind daher auch in Verbindung mit dem Verfahren offenbart und umgekehrt .
Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Anschlussträger bereitgestellt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird ein optoelektronischer Halbleiterchip auf den Anschlussträger aufgebracht .
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Halbleiterchip und/oder der Anschlussträger in ein elektrisch isolierendes Material eingebettet. Das Material des
elektrisch isolierenden Materials liegt beispielsweise beim Aufbringen in einer fließfähigen Form vor. In diesem Fall wird das Material nach dem Aufbringen zum elektrisch
isolierenden Material ausgehärtet.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine elektrisch leitende Verbindung aufgebracht, die mit dem Halbleiterchip und/oder dem Anschlussträger elektrisch leitend verbunden ist. Die elektrisch leitende Verbindung kann beispielsweise durch Sputtern und/oder Abscheiden, zum Beispiel stromloses oder galvanisches Abscheiden, erzeugt werden. Durch das Aufbringen der elektrisch leitenden
Verbindung kann vorteilhafterweise auf ein aufwendiges
Wirebondverfahren verzichtet werden. Gemäß zumindest einer Ausführungsform des Verfahrens ist die elektrisch leitende Verbindung stellenweise auf dem
elektrisch isolierenden Material angeordnet.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Anschlussträger in einen ersten Umhüllungskörper eingebettet. Der erste Umhüllungskörper besteht beispielsweise aus dem elektrisch isolierenden Material.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der erste Umhüllungskörper mittels folienunterstütztem Gießen erzeugt .
Gemäß zumindest einer Ausführungsform umfasst das Verfahren das Einbetten des Halbleiterchips in einen zweiten
Umhüllungskörper. Der zweite Umhüllungskörper besteht
beispielsweise aus dem elektrisch isolierenden Material.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der zweite Umhüllungskörper mittels folienunterstütztem Gießen erzeugt .
Beim folienunterstützten Gießen (englisch: „foil assisted molding", kurz „FAM") wird beispielsweise ein Werkzeug eingesetzt, das zwei Werkzeughälften aufweist oder aus zwei Werkzeughälften besteht. Zumindest eine Werkzeughälfte ist bevorzugt mit einer Folie ausgekleidet. Die Folie hat die Aufgabe, ein Anhaften des elektrisch isolierenden Materials an dem Werkzeug zu vermeiden. Der zu umspritzende
Anschlussträger mit dem Träger, der Durchkontaktierung und/oder dem Halbleiterchip wird in eine Kavität des
Werkzeugs eingelegt. Das elektrisch isolierende Material, das um den Anschlussträger mit dem Träger, der Durchkontaktierung und/oder dem Halbleiterchip gespritzt werden soll, liegt beispielsweise zunächst in fester Form vor. Das elektrisch isolierende Material, das gespritzt werden soll, wird beispielsweise durch Heizen in eine flüssige Form gebracht und in die Kavität eingespritzt. Nachfolgend wird das elektrisch isolierende Material ausgehärtet und der
Anschlussträger mit dem Träger, der Durchkontaktierung und/oder dem Halbleiterchip entformt.
Alternativ zu dem folienunterstützten Gießen kann das elektrisch isolierende Material mittels einem
Formgussverfahren aufgebracht werden.
Im Folgenden werden das hier beschriebene optoelektronische Bauteil sowie das hier beschriebene Verfahren anhand von Ausführungsbeispielen und den zugehörigen Figuren näher erläutert .
Es zeigen:
Figuren 1, 2, 3, 4, 5, 6 und 7 schematische Darstellungen von Verfahrensstadien bei der Herstellung eines
optoelektronischen Bauteils gemäß einem Ausführungsbeispiel,
Figuren 8, 9, 10, 11 und 12 schematische Darstellungen von Verfahrensstadien bei der Herstellung eines
optoelektronischen Bauteils gemäß einem Ausführungsbeispiel,
Figur 13 schematische Darstellung eines optoelektronischen Bauteils gemäß einem Ausführungsbeispiel,
Figur 14 schematische Darstellung eines optoelektronischen Bauteils gemäß einem Ausführungsbeispiel, und Figur 15 schematische Schnittdarstellung eines
optoelektronischen Bauteils gemäß einem Ausführungsbeispiel.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren
dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere
Verständlichkeit übertrieben groß dargestellt sein.
Die schematischen Schnittdarstellungen der Figuren 1 bis 7 zeigen Verfahrensschritte eines Ausführungsbeispiels eines hier beschriebenen Verfahrens zur Herstellung eines
strahlungsemittierenden Halbleiterbauteils 1.
Zunächst wird ein Anschlussträger 3 und ein Träger 6
bereitgestellt, wie in Figur 1 gezeigt. Der Träger umfasst eine Trägerplatte 8 und eine Trägerwand 7. Die Trägerwand 7 überragt den Trägerboden 8 in vertikaler Richtung, sodass die Trägerwand 7 und der Trägerboden 8 eine Kavität bilden. Der Anschlussträger 3 ist hier in der Kavität 6a des Trägers 6 angeordnet .
Die Trägerwand 7 ist strukturiert und weist Bereiche 7c auf, die in lateralen Richtungen voneinander beabstandet
angeordnet sind. Die voneinander beabstandeten Bereiche der Trägerwand 7c weisen keinen direkten elektrisch leitenden Kontakt untereinander auf. Die Bereiche der Trägerwand 7c umgeben den Trägerboden 8 stellenweise. Zwei Bereiche der Trägerwand 7c stehen in direktem elektrisch leitendem Kontakt mit dem Trägerboden 8. Die anderen Bereiche der Trägerwand 7c stehen nicht in direktem elektrisch leitendem Kontakt mit dem Trägerboden 8. Die lateral beabstandeten Bereiche der
Trägerwand 7c weisen in Draufsicht eine viereckige Form auf.
Gemäß Figur 2 wird in einem nächsten Verfahrensschritt ein isolierendes Material 5 in die Kavität 6a eingebracht. Das elektrisch isolierende Material 5 umgibt den Anschlussträger 3 und den Träger 7 zumindest stellenweise. Ein erster
Umhüllungskörper 11 besteht hier aus dem elektrisch
isolierenden Material 5 und bettet den Anschlussträger 3 und die Bereiche der Trägerwand 7c ein.
Seitenflächen des Anschlussträgers 3a werden vom ersten
Umhüllungskörper 11 vollständig bedeckt. Weiterhin schließt der erste Umhüllungskörper 11 plan mit einer Deckfläche des Anschlussträgers 3b ab. Weiterhin sind die Bereiche der
Trägerwand 7c, bis auf die dem Anschlussträger 3 abgewandten Seitenflächen der strukturierten Trägerwand 7, vom ersten Umhüllungskörper 11 vollständig bedeckt. Die dem
Anschlussträger 3 abgewandten Seitenflächen der
strukturierten Trägerwand 7a sind frei zugänglich. Der erste Umhüllungskörper 11 schließt plan mit einer Deckfläche der Trägerwand 7b ab.
In einem weiteren Schritt, wie in Figur 3 gezeigt, werden elektrisch leitende Verbindungen 4 auf die Deckfläche des Anschlussträgers 3, die Deckfläche der Bereiche der
Trägerwand 7b und auf den ersten Umhüllungskörper 11
aufgebracht und stehen mit der Deckfläche des
Anschlussträgers 3, der Deckfläche der Bereiche der
Trägerwand 7b und dem ersten Umhüllungskörper 11 in direktem Kontakt. Da die Deckfläche des Anschlussträgers 3, die
Deckfläche der Bereiche der Trägerwand 7b und eine Deckfläche des ersten Umhüllungskörpers 11 in einer gemeinsamen Ebene angeordnet sind, erstrecken sich die elektrisch leitenden Verbindungen 4 im Wesentlichen in lateralen Richtungen. „Im Wesentlichen" bedeutet, dass die gemeinsame Ebene durch Herstellungstoleranzen geringe Unebenheiten aufweisen kann.
Zumindest eine der elektrisch leitenden Verbindungen 4 weist eine erste Montagefläche 4a für einen Halbleiterchip auf. In dem Bereich der ersten Montagefläche 4a weist die elektrisch leitende Verbindung 4 eine vergrößerte Ausdehnung in
lateralen Richtungen auf.
Gemäß Figur 4 werden optoelektronische Halbleiterchips 2 auf dem Anschlussträger 3 angeordnet. Die Halbleiterchips 2 sind beispielsweise dazu ausgebildet, Licht unterschiedlicher Farbe zu emittieren oder zu detektieren. Die emittierte oder detektierte elektromagnetische Strahlung kann beispielsweise Licht unterschiedlicher Farbe sein. Die Halbleiterchips 2 können hier dazu ausgebildet sein, elektromagnetische
Strahlung, insbesondere Licht roter (R) , grüner (G) oder blauer (B) Farbe, zu emittieren oder zu detektieren.
Die Halbleiterchips sind hier auf einer der elektrisch leitenden Verbindung 4, insbesondere auf der ersten
Montagefläche 4a, angeordnet. Die elektrisch leitende
Verbindung 4 ist zwischen dem Halbleiterchip 2 und dem
Anschlussträger 3 angeordnet. Die Halbleiterchips 2 und die Bereiche der Trägerwand 7c stehen mittels der elektrisch leitenden Verbindungen 4 in direktem elektrisch leitendem Kontakt .
Weiterhin sind Durchkontaktierungen 9 stellenweise auf dem Träger angeordnet. Die Durchkontaktierungen 9 sind auf zumindest einem der beabstandeten Bereiche der Trägerwand 7c angeordnet und stehen mit der Trägerwand 7 in direktem
Kontakt. Die Durchkontaktierungen 9 sind damit in lateralen Richtungen beabstandet zu den Halbleiterchips angeordnet. Die Durchkontaktierungen 9 sind hierbei seitlich von den
Halbleiterchips angeordnet. Eine Deckfläche der
Durchkontaktierungen 9b sind in einer gemeinsamen Ebene mit der Deckfläche der Halbleiterchips 2b angeordnet.
Wie in Figur 5 gezeigt, wird in einem weiteren
Verfahrensschritt ein zweiter Umhüllungskörper 12 auf dem ersten Umhüllungskörper 11 aufgebracht. Der zweite
Umhüllungskörper 12 bedeckt die Deckfläche des ersten
Umhüllungskörper 11 vollständig. Weiterhin bedeckt der zweite Umhüllungskörper 12 die elektrisch leitenden Verbindungen 4 vollständig. Die Deckfläche der Trägerwand 7b ist weiterhin von dem zweiten Umhüllungskörper 12 vollständig bedeckt.
Weiterhin werden die Halbleiterchips 2 und die
Durchkontaktierungen 9 in den zweiten Umhüllungskörper 12 eingebettet. Das heißt, dass die Seitenflächen der
Halbleiterchips 2a und die Seitenflächen der
Durchkontaktierungen 9a vollständig vom zweiten
Umhüllungskörper 12 bedeckt sind. Die Deckfläche der
Halbleiterchips 2b, die Deckfläche der Durchkontaktierungen 9b und eine Deckfläche des zweiten Umhüllungskörpers 12 liegen in einer gemeinsamen Ebene.
Gemäß Figur 6 werden in einem weiteren Verfahrensschritt weitere elektrisch leitende Verbindungen 10 auf die
Deckfläche der Halbleiterchips 2b, die Deckfläche der
Durchkontaktierungen 9b und eine Deckfläche des zweiten
Umhüllungskörpers 12 aufgebracht. Die weiteren elektrisch leitenden Verbindungen 10 stehen jeweils mit der Deckfläche der Halbleiterchips 2b, der Deckfläche der
Durchkontaktierungen 9b und der Deckfläche des zweiten
Umhüllungskörpers 12 in direktem Kontakt. Die weiteren elektrisch leitenden Verbindungen 10 verbinden die
Halbleiterchips 2 und die Durchkontaktierungen 9 elektrisch leitend .
Da die Deckfläche der Halbleiterchips 2b, die Deckfläche der Durchkontaktierungen 9b und die Deckfläche des zweiten
Umhüllungskörpers 12 in einer gemeinsamen Ebene angeordnet sind, erstrecken sich die weiteren elektrisch leitenden
Verbindungen 10 im Wesentlichen in lateralen Richtungen. „Im Wesentlichen" bedeutet, dass die gemeinsame Ebene durch
Herstellungstoleranzen geringe Unebenheiten aufweisen kann.
In einem nächsten Verfahrensschritt wird eine Abdeckung 14 auf dem zweiten Umhüllungskörper 12 aufgebracht werden. Die Abdeckung umfasst je Halbleiterchip 2 eine Öffnung 16, durch die elektromagnetische Strahlung der Halbleiterchips 2 durchtreten kann.
Die schematischen Schnittdarstellungen der Figuren 8 bis 12 zeigen Verfahrensschritte eines Ausführungsbeispiels eines hier beschriebenen Verfahrens zur Herstellung eines
strahlungsemittierenden Halbleiterbauteils 1.
Im Unterschied zum Verfahrensschritt in Verbindung mit der Figur 1 weisen die voneinander beabstandeten Bereiche der Trägerwand 7c gemäß Figur 8 in Draufsicht verschiedene Formen auf. Ein Bereich der Trägerwand 7c, der mit der Bodenplatte 8 in direktem Kontakt steht, weist in Draufsicht eine
viereckige Form auf. Die restlichen Bereiche der Trägerwand 7c weisen in Draufsicht eine runde Form auf. Gemäß Figur 9 wird wie im Ausführungsbeispiel in Verbindung mit der Figur 2 ein erster Umhüllungskörper 11 aufgebracht. Die Bereiche der Trägerwand 7c, die in Draufsicht eine runde Form aufweisen, sind hier von dem ersten Umhüllungskörper 11 vollständig umgeben. Das heißt, Seitenflächen der Bereiche der Trägerwand 7c, die in Draufsicht eine runde Form
aufweisen, werden von dem ersten Umhüllungskörper 11
vollständig bedeckt.
In einem nächsten Verfahrensschritt werden, wie in Figur 10 gezeigt, analog zum Ausführungsbeispiel in Verbindung mit der Figur 3 elektrisch leitende Verbindungen 4 aufgebracht. Im Unterschied zur Figur 3 ist eine zweite Montagefläche 4b für einen Halbleiterchip durch zumindest zwei der elektrisch leitenden Verbindungen 4 gebildet. In dem Bereich der zweiten Montagefläche 4b weisen die dazugehörigen elektrisch
leitenden Verbindungen 4 keine vergrößerte Ausdehnung in lateralen Richtungen auf.
Gemäß Figur 11 werden in einem weiteren Verfahrensschritt analog zur Figur 4 optoelektronische Halbleiterchips 2 auf dem Anschlussträger 3 angeordnet. Die Halbleiterchips 2 können hier dazu ausgebildet sein, elektromagnetische
Strahlung, insbesondere Licht roter (R) , grüner (G) oder blauer (B) Farbe, zu emittieren oder zu detektieren.
Die Halbleiterchips sind hier im Unterschied zur Figur 4 auf zumindest zwei der elektrisch leitenden Verbindungen 4 angeordnet, die die zweite Montagefläche 4b bilden. Die zumindest zwei elektrisch leitenden Verbindungen 4 sind zwischen dem Halbleiterchip 2 und dem Anschlussträger 3 angeordnet . In diesem Ausführungsbeispiel handelt es sich bei den
optoelektronischen Halbleiterchips 2 um Flip-Chips, die jeweils an einer dem Anschlussträger 3 zugewandten Seite zwei Kontaktflächen aufweisen. Die Kontaktflächen sind jeweils einer der zumindest zwei elektrisch leitenden Verbindungen 4 der Montagefläche 4b zugeordnet.
Wie in Figur 12 gezeigt, wird in einem nächsten Schritt analog zum Ausführungsbeispiel in Verbindung mit der Figur 5 ein zweiter Umhüllungskörper 12 auf dem ersten
Umhüllungskörper 11 aufgebracht. Im Unterschied zum
Ausführungsbeispiel in Verbindung mit der Figur 5 weist das optoelektronische Bauteil 1 keine Durchkontaktierungen 9 auf.
Gemäß der Figur 13 ist eine schematische Darstellung eines optoelektronischen Bauteils gemäß einem Ausführungsbeispiel dargestellt .
Das optoelektronische Bauteil 1 gemäß der Figur 13 weist im Unterschied zu einem Bauteil 1 in Verbindung mit dem
Ausführungsbeispiel der Figur 12 keinen zweiten
Umhüllungskörper 12 auf. Auf dem ersten Umhüllungskörper 11 ist eine Abdeckung 14 aufgebracht. Die Abdeckung umfasst je Halbleiterchip 2 eine Öffnung 16, in denen die
Halbleiterchips 2 angeordnet sind.
Gemäß der Figuren 14 und 15 sind schematische Darstellung eines optoelektronischen Bauteils 1 gemäß einem
Ausführungsbeispiel dargestellt.
Bei dem optoelektronischen Bauteil 1, wie in den Figuren 14 und 15 dargestellt, sind die Halbleiterchips 2 auf einer Bodenfläche des Anschlussträgers 3c angeordnet. Die Halbleiterchips 2 stehen hierbei in direktem elektrisch leitendem Kontakt zu dem Anschlussträger 3. Gemäß diesem Ausführungsbeispiel sind keine elektrisch leitenden
Verbindungen 4 und keine weiteren elektrisch leitenden
Verbindungen 10 auf der Bodenfläche des Anschlussträgers 3c angeordnet .
Weiterhin sind Durchkontaktierungen 9 auf dem Anschlussträger 3 angeordnet. Die Durchkontaktierung 9 ist auf der
Bodenfläche des Anschlussträgers 3c angeordnet. Die
Durchkontaktierungen 9 können gemäß diesem
Ausführungsbeispiel auch teilweise innerhalb des
Anschlussträgers 3 liegen.
Weiterhin sind die Durchkontaktierungen 9, die
Halbleiterchips 2 und der Anschlussträger 3 in einem dritten Umhüllungskörper 13 eingebettet. Der dritte Umhüllungskörper 13 ist auf der Bodenfläche des Anschlussträgers 9c angeordnet und bedeckt diesen vollständig. Weiterhin bedeckt der dritte Umhüllungskörper 13 die Seitenflächen des Anschlussträgers 3a, die Seitenflächen der Durchkontaktierungen 9a und die Seitenflächen der Halbleiterchips 2a vollständig. Eine
Deckfläche der Durchkontaktierungen 9b, eine Deckfläche der Halbleiterchips 2b und eine Deckfläche des dritten
Umhüllungskörpers 13 liegen in einer gemeinsamen Ebene. Hier besteht der dritte Umhüllungskörper 13 aus dem elektrisch isolierenden Material 5.
Elektrisch leitende Verbindungen 4 sind auf der Deckfläche der Durchkontaktierungen 9b, der Deckfläche der
Halbleiterchips 2b und der Deckfläche des dritten
Umhüllungskörpers 13 angeordnet und stehen mit der Deckfläche der Durchkontaktierungen 9b, der Deckfläche der Halbleiterchips 2b und der Deckfläche des dritten Umhüllungskörpers 13 in direktem Kontakt. Da die Deckfläche der Durchkontaktierungen 9b, die Deckfläche der
Halbleiterchips 2b und die Deckfläche des dritten
Umhüllungskörpers 13 in einer gemeinsamen Ebene angeordnet sind, erstrecken sich die elektrisch leitenden Verbindungen 4 im Wesentlichen in lateralen Richtungen. „Im Wesentlichen" bedeutet, dass die gemeinsame Ebene durch
Herstellungstoleranzen geringe Unebenheiten aufweisen kann.
Die elektrisch leitenden Verbindungen 4 verbinden jeweils eine Durchkontaktierung 9 mit einem der Halbleiterchips 2 elektrisch leitend.
Gemäß Figur 15 sind auf einer Deckfläche des Anschlussträgers 3b Kontaktelemente 15 angeordnet. Die Kontaktelemente 15 sind hier beispielsweise durch Lötkugeln gebildet. Mittels der Kontaktelemente 15 kann der Anschlussträger 3 elektrisch leitend kontaktiert sein. In diesem Fall weist das
optoelektronische Bauteil 1 keinen Träger 6 auf.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2019 104 436.7, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist. Bezugszeichenliste
1 optoelektronisches Bauteil
2 optoelektronischer Halbleiterchip
2a Seitenfläche Halbleiterchip
2b Deckfläche Halbleiterchip
3 Anschlussträger
3a Seitenfläche Anschlussträger
3b Deckfläche Anschlussträger
3c Bodenfläche Anschlussträger
4 elektrisch leitende Verbindung
4a erste Montagefläche
4b zweite Montagefläche
5 elektrisch isolierendes Material
6 Träger
6a Kavität
7 Trägerwand
7a Seitenfläche Trägerwand
7b Deckfläche Trägerwand
7c Bereiche Trägerwand
8 Trägerboden
9 Durchkontaktierung
9a Seitenfläche Durchkontaktierung
9b Deckfläche Durchkontaktierung
10 weitere elektrisch leitende Verbindung
11 erster Umhüllungskörper
12 zweiter Umhüllungskörper
13 dritter Umhüllungskörper
14 Abdeckung
15 Kontaktelemente
16 Öffnung
17 integrierte Schaltung
R Rot G Grün B Blau

Claims

Patentansprüche
1. Optoelektronisches Bauteil (1) mit
- einem optoelektronischen Halbleiterchip (2), der dazu ausgebildet ist, elektromagnetische Strahlung zu emittieren oder zu detektieren,
- einem Anschlussträger (3), auf dem der Halbleiterchip (2) angeordnet ist,
- einem Träger (6), auf dem der Anschlussträger (3)
angeordnet ist,
- einer elektrisch leitenden Verbindung (4), die mit dem Halbleiterchip (2) und/oder dem Anschlussträger (3)
elektrisch leitend verbunden ist, und
- einem elektrisch isolierenden Material (5), das den
Halbleiterchip (2) und/oder den Anschlussträger (3) zumindest stellenweise umgibt, wobei
- die elektrisch leitende Verbindung (4) stellenweise auf dem elektrisch isolierenden Material (5) angeordnet ist, und
- der Träger (6) einen Leiterrahmen umfasst.
2. Optoelektronisches Bauteil (1) nach dem vorhergehenden Anspruch, bei dem die elektrisch leitende Verbindung (4), den Halbleiterchip (2), den Anschlussträger (3) und den
Träger (6) elektrisch leitend verbindet.
3. Optoelektronisches Bauteil (1) nach dem vorhergehenden Anspruch, bei dem
- der Anschlussträger (3) in einer Kavität (6a) des Trägers (6) angeordnet ist, und
- der Anschlussträger (3) von dem Träger (6) in lateralen Richtungen umgeben ist.
4. Optoelektronisches Bauteil (1) nach dem vorhergehenden Anspruch, bei dem
- die Kavität (6a) des Trägers (6) mit einem ersten
Umhüllungskörper (11) gefüllt ist, der elektrisch isolierend ausgebildet ist, und
- der erste Umhüllungskörper (11) eine Seitenfläche des
Anschlussträgers (3a) vollständig bedeckt.
5. Optoelektronisches Bauteil (1) nach einem der
vorhergehenden Ansprüche, bei dem
- die elektrisch leitende Verbindung (4) auf einer Deckfläche des Trägers (6), auf einer Deckfläche des Anschlussträgers (3b) und auf einer Deckfläche des ersten Umhüllungskörpers
(11) angeordnet ist, und
- der erste Umhüllungskörper (11) zumindest stellenweise mit dem elektrisch isolierenden Material (5) gebildet ist.
6. Optoelektronisches Bauteil (1) nach einem der
vorhergehenden Ansprüche, bei dem
- der Halbleiterchip (2) in einem zweiten Umhüllungskörper
(12) eingebettet ist.
7. Optoelektronisches Bauteil (1) dem vorhergehenden
Anspruch, bei dem
- eine Durchkontaktierung (9) stellenweise auf dem Träger (6) angeordnet ist, und
- die Durchkontaktierung (9) in den zweiten Umhüllungskörper (12) eingebettet ist.
8. Optoelektronisches Bauteil (1) nach dem vorhergehenden Anspruch
mit einer weiteren elektrisch leitenden Verbindung (4), bei dem - die weitere elektrisch leitende Verbindung (4) auf einer Deckfläche des zweiten Umhüllungskörpers (12), auf einer Deckfläche des Halbleiterchips (2b) und auf einer Deckfläche der Durchkontaktierung (9b) angeordnet ist, und
- die weitere elektrisch leitende Verbindung (4), den
Halbleiterchip (2) und die Durchkontaktierung (9) elektrisch leitend verbindet.
9. Optoelektronisches Bauteil (1) nach dem vorhergehenden Anspruch 1, bei dem
- Kontaktelemente (15) auf der Deckfläche des
Anschlussträgers (3b) angeordnet sind, und
- der Halbleiterchip (2) auf einer gegenüberliegenden
Bodenfläche des Anschlussträgers (3c) angeordnet ist.
10. Optoelektronisches Bauteil (1) nach einem der Ansprüche 1 oder 9, bei dem
- eine Durchkontaktierung (9) auf dem Anschlussträger (3) angeordnet ist,
- die Durchkontaktierung (9), der Halbleiterchip (2) und der Anschlussträger (3) in einen dritten Umhüllungskörper (13) eingebettet sind,
- die elektrisch leitende Verbindung (4) auf einer Deckfläche des dritten Umhüllungskörpers (13), auf einer Deckfläche des Halbleiterchips (2b) und auf einer Deckfläche der
Durchkontaktierung (9b) angeordnet ist,
- der dritte Umhüllungskörper (13) zumindest stellenweise mit dem elektrisch isolierenden Material (5) gebildet ist, und
- die elektrisch leitende Verbindung (4), den Halbleiterchip (2) und die Durchkontaktierung (9) elektrisch leitend
verbindet .
11. Optoelektronisches Bauteil (1) nach einem der vorhergehenden Ansprüche,
bei dem der Anschlussträger (3) eine integrierte Schaltung (17) umfasst.
12. Optoelektronisches Bauteil (1) nach einem der
vorhergehenden Ansprüche,
bei dem das optoelektronische Bauteil (1)
oberflächenmontierbar ist.
13. Verfahren zur Herstellung eines optoelektronischen
Bauteils (1) mit den folgenden Schritten:
- Bereitstellen eines Anschlussträgers (3),
- Aufbringen eines optoelektronischen Halbleiterchips (2) auf den Anschlussträger (3),
- Einbetten des Halbleiterchips (2) und/oder des
Anschlussträgers (3) in einem elektrisch isolierenden
Material (5), und
- Aufbringen einer elektrisch leitenden Verbindung (4), die mit dem Halbleiterchip (2) und/oder dem Anschlussträger (3) elektrisch leitend verbunden ist, wobei
- die elektrisch leitende Verbindung (4) stellenweise auf dem elektrisch isolierenden Material (5) angeordnet ist,
- der Anschlussträgers (3) auf einem Träger (6) angeordnet ist, und
- der Träger (6) einen Leiterrahmen umfasst.
14. Verfahren nach dem vorhergehenden Anspruch, wobei
- der Anschlussträger (3) in einen ersten Umhüllungskörper (11) eigebettet wird, und
- der erste Umhüllungskörper (11) mittels folienunterstütztem Gießen erzeugt wird.
15. Verfahren nach einem der Ansprüche 13 oder 14, wobei
- der Halbleiterchip (2) mit einem zweiten Umhüllungskörper (12) umhüllt wird, und
- der zweite Umhüllungskörper (12) mittels
folienunterstütztem Gießen erzeugt wird.
PCT/EP2020/053787 2019-02-21 2020-02-13 Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils Ceased WO2020169448A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/432,407 US20220199873A1 (en) 2019-02-21 2020-02-13 Optoelectronic component and method for producing an optoelectronic component
CN202080015555.7A CN113454796B (zh) 2019-02-21 2020-02-13 光电子器件和用于制造光电子器件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019104436.7 2019-02-21
DE102019104436.7A DE102019104436A1 (de) 2019-02-21 2019-02-21 Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Publications (1)

Publication Number Publication Date
WO2020169448A1 true WO2020169448A1 (de) 2020-08-27

Family

ID=69650565

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/053787 Ceased WO2020169448A1 (de) 2019-02-21 2020-02-13 Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Country Status (4)

Country Link
US (1) US20220199873A1 (de)
CN (1) CN113454796B (de)
DE (1) DE102019104436A1 (de)
WO (1) WO2020169448A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020133315A1 (de) * 2020-12-14 2022-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische vorrichtung, leuchtanordnung und bestückungsgurt

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110062471A1 (en) * 2009-09-17 2011-03-17 Koninklijke Philips Electronics N.V. Led module with high index lens
KR20130117107A (ko) * 2012-04-17 2013-10-25 서울반도체 주식회사 발광다이오드 패키지
KR20150053561A (ko) * 2013-11-08 2015-05-18 엘지이노텍 주식회사 발광소자 어레이
US20190019780A1 (en) * 2017-07-11 2019-01-17 Samsung Electronics Co., Ltd. Light emitting device package

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
US7923746B2 (en) * 2008-03-12 2011-04-12 Industrial Technology Research Institute Light emitting diode package structure and method for fabricating the same
CN102047455A (zh) * 2008-08-21 2011-05-04 旭硝子株式会社 发光装置
CN102804427A (zh) * 2009-06-23 2012-11-28 旭硝子株式会社 发光装置
EP2530749A1 (de) * 2010-01-28 2012-12-05 Asahi Glass Company, Limited Substrat zur montage eines lichtemittierenden elements, verfahren zu seiner herstellung sowie lichtemittierende vorrichtung damit
CN102770977A (zh) * 2010-02-25 2012-11-07 旭硝子株式会社 发光元件搭载用基板及发光装置
JP5640632B2 (ja) * 2010-03-12 2014-12-17 旭硝子株式会社 発光装置
DE102010026343A1 (de) * 2010-07-07 2012-03-29 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
JP5905267B2 (ja) * 2012-01-16 2016-04-20 富士機械製造株式会社 発光素子パッケージ及びその製造方法
DE102013103226A1 (de) * 2013-03-28 2014-10-02 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013225552A1 (de) * 2013-12-11 2015-06-11 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE102015104185A1 (de) * 2015-03-20 2016-09-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015104886A1 (de) * 2015-03-30 2016-10-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102015116855A1 (de) * 2015-10-05 2017-04-06 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einem Leiterrahmen mit einer Versteifungsstruktur
DE102015117486A1 (de) * 2015-10-14 2017-04-20 Osram Oled Gmbh Organische Leuchtdiode und Anordnung mit einer organischen Leuchtdiode
JP6642552B2 (ja) * 2017-11-08 2020-02-05 日亜化学工業株式会社 発光装置
US11073725B2 (en) * 2018-03-26 2021-07-27 Nichia Corporation Method of manufacturing light emitting module, and light emitting module
US11056615B2 (en) * 2018-09-28 2021-07-06 Nichia Corporation Method for manufacturing light emitting module with concave surface light guide plate
KR102614775B1 (ko) * 2018-12-17 2023-12-19 삼성전자주식회사 광원 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110062471A1 (en) * 2009-09-17 2011-03-17 Koninklijke Philips Electronics N.V. Led module with high index lens
KR20130117107A (ko) * 2012-04-17 2013-10-25 서울반도체 주식회사 발광다이오드 패키지
KR20150053561A (ko) * 2013-11-08 2015-05-18 엘지이노텍 주식회사 발광소자 어레이
US20190019780A1 (en) * 2017-07-11 2019-01-17 Samsung Electronics Co., Ltd. Light emitting device package

Also Published As

Publication number Publication date
US20220199873A1 (en) 2022-06-23
DE102019104436A1 (de) 2020-08-27
CN113454796A (zh) 2021-09-28
CN113454796B (zh) 2024-12-24

Similar Documents

Publication Publication Date Title
DE102016119002B4 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
EP2462633A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
EP2583319A1 (de) Optoelektronisches bauteil
DE102012102420B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2009132618A1 (de) Oberflächenmontierbares leuchtdioden-modul und verfahren zur herstellung eines oberflächenmontierbaren leuchtdioden-moduls
WO2016150841A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2015018843A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
WO2017198656A1 (de) Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil
WO2019002098A1 (de) Optoelektronisches halbleiterbauteil und anordnung mit einem optoelektronischen halbleiterbauteil
DE112022002802B4 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102013207111B4 (de) Optoelektronisches Bauelement
DE102010049961A1 (de) Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
WO2014048699A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102008049069B4 (de) Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung
DE102019104436A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
WO2017167792A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips, solcher halbleiterchip und modul mit einem solchen halbleiterchip
WO2025120140A1 (de) Optoelektronisches bauelement
WO2017050617A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102018125506A1 (de) Optoelektronische Vorrichtung und Verfahren zur Herstellung von optoelektronischen Vorrichtungen
DE102018104290B4 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
EP2345076B1 (de) Oberflächenmontierbare vorrichtung
WO2016071308A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2015117946A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102018131296A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20706651

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20706651

Country of ref document: EP

Kind code of ref document: A1